ezGPIO_fullMux_ctrl_macro.h 4.4 MB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572573574575576577578579580581582583584585586587588589590591592593594595596597598599600601602603604605606607608609610611612613614615616617618619620621622623624625626627628629630631632633634635636637638639640641642643644645646647648649650651652653654655656657658659660661662663664665666667668669670671672673674675676677678679680681682683684685686687688689690691692693694695696697698699700701702703704705706707708709710711712713714715716717718719720721722723724725726727728729730731732733734735736737738739740741742743744745746747748749750751752753754755756757758759760761762763764765766767768769770771772773774775776777778779780781782783784785786787788789790791792793794795796797798799800801802803804805806807808809810811812813814815816817818819820821822823824825826827828829830831832833834835836837838839840841842843844845846847848849850851852853854855856857858859860861862863864865866867868869870871872873874875876877878879880881882883884885886887888889890891892893894895896897898899900901902903904905906907908909910911912913914915916917918919920921922923924925926927928929930931932933934935936937938939940941942943944945946947948949950951952953954955956957958959960961962963964965966967968969970971972973974975976977978979980981982983984985986987988989990991992993994995996997998999100010011002100310041005100610071008100910101011101210131014101510161017101810191020102110221023102410251026102710281029103010311032103310341035103610371038103910401041104210431044104510461047104810491050105110521053105410551056105710581059106010611062106310641065106610671068106910701071107210731074107510761077107810791080108110821083108410851086108710881089109010911092109310941095109610971098109911001101110211031104110511061107110811091110111111121113111411151116111711181119112011211122112311241125112611271128112911301131113211331134113511361137113811391140114111421143114411451146114711481149115011511152115311541155115611571158115911601161116211631164116511661167116811691170117111721173117411751176117711781179118011811182118311841185118611871188118911901191119211931194119511961197119811991200120112021203120412051206120712081209121012111212121312141215121612171218121912201221122212231224122512261227122812291230123112321233123412351236123712381239124012411242124312441245124612471248124912501251125212531254125512561257125812591260126112621263126412651266126712681269127012711272127312741275127612771278127912801281128212831284128512861287128812891290129112921293129412951296129712981299130013011302130313041305130613071308130913101311131213131314131513161317131813191320132113221323132413251326132713281329133013311332133313341335133613371338133913401341134213431344134513461347134813491350135113521353135413551356135713581359136013611362136313641365136613671368136913701371137213731374137513761377137813791380138113821383138413851386138713881389139013911392139313941395139613971398139914001401140214031404140514061407140814091410141114121413141414151416141714181419142014211422142314241425142614271428142914301431143214331434143514361437143814391440144114421443144414451446144714481449145014511452145314541455145614571458145914601461146214631464146514661467146814691470147114721473147414751476147714781479148014811482148314841485148614871488148914901491149214931494149514961497149814991500150115021503150415051506150715081509151015111512151315141515151615171518151915201521152215231524152515261527152815291530153115321533153415351536153715381539154015411542154315441545154615471548154915501551155215531554155515561557155815591560156115621563156415651566156715681569157015711572157315741575157615771578157915801581158215831584158515861587158815891590159115921593159415951596159715981599160016011602160316041605160616071608160916101611161216131614161516161617161816191620162116221623162416251626162716281629163016311632163316341635163616371638163916401641164216431644164516461647164816491650165116521653165416551656165716581659166016611662166316641665166616671668166916701671167216731674167516761677167816791680168116821683168416851686168716881689169016911692169316941695169616971698169917001701170217031704170517061707170817091710171117121713171417151716171717181719172017211722172317241725172617271728172917301731173217331734173517361737173817391740174117421743174417451746174717481749175017511752175317541755175617571758175917601761176217631764176517661767176817691770177117721773177417751776177717781779178017811782178317841785178617871788178917901791179217931794179517961797179817991800180118021803180418051806180718081809181018111812181318141815181618171818181918201821182218231824182518261827182818291830183118321833183418351836183718381839184018411842184318441845184618471848184918501851185218531854185518561857185818591860186118621863186418651866186718681869187018711872187318741875187618771878187918801881188218831884188518861887188818891890189118921893189418951896189718981899190019011902190319041905190619071908190919101911191219131914191519161917191819191920192119221923192419251926192719281929193019311932193319341935193619371938193919401941194219431944194519461947194819491950195119521953195419551956195719581959196019611962196319641965196619671968196919701971197219731974197519761977197819791980198119821983198419851986198719881989199019911992199319941995199619971998199920002001200220032004200520062007200820092010201120122013201420152016201720182019202020212022202320242025202620272028202920302031203220332034203520362037203820392040204120422043204420452046204720482049205020512052205320542055205620572058205920602061206220632064206520662067206820692070207120722073207420752076207720782079208020812082208320842085208620872088208920902091209220932094209520962097209820992100210121022103210421052106210721082109211021112112211321142115211621172118211921202121212221232124212521262127212821292130213121322133213421352136213721382139214021412142214321442145214621472148214921502151215221532154215521562157215821592160216121622163216421652166216721682169217021712172217321742175217621772178217921802181218221832184218521862187218821892190219121922193219421952196219721982199220022012202220322042205220622072208220922102211221222132214221522162217221822192220222122222223222422252226222722282229223022312232223322342235223622372238223922402241224222432244224522462247224822492250225122522253225422552256225722582259226022612262226322642265226622672268226922702271227222732274227522762277227822792280228122822283228422852286228722882289229022912292229322942295229622972298229923002301230223032304230523062307230823092310231123122313231423152316231723182319232023212322232323242325232623272328232923302331233223332334233523362337233823392340234123422343234423452346234723482349235023512352235323542355235623572358235923602361236223632364236523662367236823692370237123722373237423752376237723782379238023812382238323842385238623872388238923902391239223932394239523962397239823992400240124022403240424052406240724082409241024112412241324142415241624172418241924202421242224232424242524262427242824292430243124322433243424352436243724382439244024412442244324442445244624472448244924502451245224532454245524562457245824592460246124622463246424652466246724682469247024712472247324742475247624772478247924802481248224832484248524862487248824892490249124922493249424952496249724982499250025012502250325042505250625072508250925102511251225132514251525162517251825192520252125222523252425252526252725282529253025312532253325342535253625372538253925402541254225432544254525462547254825492550255125522553255425552556255725582559256025612562256325642565256625672568256925702571257225732574257525762577257825792580258125822583258425852586258725882589259025912592259325942595259625972598259926002601260226032604260526062607260826092610261126122613261426152616261726182619262026212622262326242625262626272628262926302631263226332634263526362637263826392640264126422643264426452646264726482649265026512652265326542655265626572658265926602661266226632664266526662667266826692670267126722673267426752676267726782679268026812682268326842685268626872688268926902691269226932694269526962697269826992700270127022703270427052706270727082709271027112712271327142715271627172718271927202721272227232724272527262727272827292730273127322733273427352736273727382739274027412742274327442745274627472748274927502751275227532754275527562757275827592760276127622763276427652766276727682769277027712772277327742775277627772778277927802781278227832784278527862787278827892790279127922793279427952796279727982799280028012802280328042805280628072808280928102811281228132814281528162817281828192820282128222823282428252826282728282829283028312832283328342835283628372838283928402841284228432844284528462847284828492850285128522853285428552856285728582859286028612862286328642865286628672868286928702871287228732874287528762877287828792880288128822883288428852886288728882889289028912892289328942895289628972898289929002901290229032904290529062907290829092910291129122913291429152916291729182919292029212922292329242925292629272928292929302931293229332934293529362937293829392940294129422943294429452946294729482949295029512952295329542955295629572958295929602961296229632964296529662967296829692970297129722973297429752976297729782979298029812982298329842985298629872988298929902991299229932994299529962997299829993000300130023003300430053006300730083009301030113012301330143015301630173018301930203021302230233024302530263027302830293030303130323033303430353036303730383039304030413042304330443045304630473048304930503051305230533054305530563057305830593060306130623063306430653066306730683069307030713072307330743075307630773078307930803081308230833084308530863087308830893090309130923093309430953096309730983099310031013102310331043105310631073108310931103111311231133114311531163117311831193120312131223123312431253126312731283129313031313132313331343135313631373138313931403141314231433144314531463147314831493150315131523153315431553156315731583159316031613162316331643165316631673168316931703171317231733174317531763177317831793180318131823183318431853186318731883189319031913192319331943195319631973198319932003201320232033204320532063207320832093210321132123213321432153216321732183219322032213222322332243225322632273228322932303231323232333234323532363237323832393240324132423243324432453246324732483249325032513252325332543255325632573258325932603261326232633264326532663267326832693270327132723273327432753276327732783279328032813282328332843285328632873288328932903291329232933294329532963297329832993300330133023303330433053306330733083309331033113312331333143315331633173318331933203321332233233324332533263327332833293330333133323333333433353336333733383339334033413342334333443345334633473348334933503351335233533354335533563357335833593360336133623363336433653366336733683369337033713372337333743375337633773378337933803381338233833384338533863387338833893390339133923393339433953396339733983399340034013402340334043405340634073408340934103411341234133414341534163417341834193420342134223423342434253426342734283429343034313432343334343435343634373438343934403441344234433444344534463447344834493450345134523453345434553456345734583459346034613462346334643465346634673468346934703471347234733474347534763477347834793480348134823483348434853486348734883489349034913492349334943495349634973498349935003501350235033504350535063507350835093510351135123513351435153516351735183519352035213522352335243525352635273528352935303531353235333534353535363537353835393540354135423543354435453546354735483549355035513552355335543555355635573558355935603561356235633564356535663567356835693570357135723573357435753576357735783579358035813582358335843585358635873588358935903591359235933594359535963597359835993600360136023603360436053606360736083609361036113612361336143615361636173618361936203621362236233624362536263627362836293630363136323633363436353636363736383639364036413642364336443645364636473648364936503651365236533654365536563657365836593660366136623663366436653666366736683669367036713672367336743675367636773678367936803681368236833684368536863687368836893690369136923693369436953696369736983699370037013702370337043705370637073708370937103711371237133714371537163717371837193720372137223723372437253726372737283729373037313732373337343735373637373738373937403741374237433744374537463747374837493750375137523753375437553756375737583759376037613762376337643765376637673768376937703771377237733774377537763777377837793780378137823783378437853786378737883789379037913792379337943795379637973798379938003801380238033804380538063807380838093810381138123813381438153816381738183819382038213822382338243825382638273828382938303831383238333834383538363837383838393840384138423843384438453846384738483849385038513852385338543855385638573858385938603861386238633864386538663867386838693870387138723873387438753876387738783879388038813882388338843885388638873888388938903891389238933894389538963897389838993900390139023903390439053906390739083909391039113912391339143915391639173918391939203921392239233924392539263927392839293930393139323933393439353936393739383939394039413942394339443945394639473948394939503951395239533954395539563957395839593960396139623963396439653966396739683969397039713972397339743975397639773978397939803981398239833984398539863987398839893990399139923993399439953996399739983999400040014002400340044005400640074008400940104011401240134014401540164017401840194020402140224023402440254026402740284029403040314032403340344035403640374038403940404041404240434044404540464047404840494050405140524053405440554056405740584059406040614062406340644065406640674068406940704071407240734074407540764077407840794080408140824083408440854086408740884089409040914092409340944095409640974098409941004101410241034104410541064107410841094110411141124113411441154116411741184119412041214122412341244125412641274128412941304131413241334134413541364137413841394140414141424143414441454146414741484149415041514152415341544155415641574158415941604161416241634164416541664167416841694170417141724173417441754176417741784179418041814182418341844185418641874188418941904191419241934194419541964197419841994200420142024203420442054206420742084209421042114212421342144215421642174218421942204221422242234224422542264227422842294230423142324233423442354236423742384239424042414242424342444245424642474248424942504251425242534254425542564257425842594260426142624263426442654266426742684269427042714272427342744275427642774278427942804281428242834284428542864287428842894290429142924293429442954296429742984299430043014302430343044305430643074308430943104311431243134314431543164317431843194320432143224323432443254326432743284329433043314332433343344335433643374338433943404341434243434344434543464347434843494350435143524353435443554356435743584359436043614362436343644365436643674368436943704371437243734374437543764377437843794380438143824383438443854386438743884389439043914392439343944395439643974398439944004401440244034404440544064407440844094410441144124413441444154416441744184419442044214422442344244425442644274428442944304431443244334434443544364437443844394440444144424443444444454446444744484449445044514452445344544455445644574458445944604461446244634464446544664467446844694470447144724473447444754476447744784479448044814482448344844485448644874488448944904491449244934494449544964497449844994500450145024503450445054506450745084509451045114512451345144515451645174518451945204521452245234524452545264527452845294530453145324533453445354536453745384539454045414542454345444545454645474548454945504551455245534554455545564557455845594560456145624563456445654566456745684569457045714572457345744575457645774578457945804581458245834584458545864587458845894590459145924593459445954596459745984599460046014602460346044605460646074608460946104611461246134614461546164617461846194620462146224623462446254626462746284629463046314632463346344635463646374638463946404641464246434644464546464647464846494650465146524653465446554656465746584659466046614662466346644665466646674668466946704671467246734674467546764677467846794680468146824683468446854686468746884689469046914692469346944695469646974698469947004701470247034704470547064707470847094710471147124713471447154716471747184719472047214722472347244725472647274728472947304731473247334734473547364737473847394740474147424743474447454746474747484749475047514752475347544755475647574758475947604761476247634764476547664767476847694770477147724773477447754776477747784779478047814782478347844785478647874788478947904791479247934794479547964797479847994800480148024803480448054806480748084809481048114812481348144815481648174818481948204821482248234824482548264827482848294830483148324833483448354836483748384839484048414842484348444845484648474848484948504851485248534854485548564857485848594860486148624863486448654866486748684869487048714872487348744875487648774878487948804881488248834884488548864887488848894890489148924893489448954896489748984899490049014902490349044905490649074908490949104911491249134914491549164917491849194920492149224923492449254926492749284929493049314932493349344935493649374938493949404941494249434944494549464947494849494950495149524953495449554956495749584959496049614962496349644965496649674968496949704971497249734974497549764977497849794980498149824983498449854986498749884989499049914992499349944995499649974998499950005001500250035004500550065007500850095010501150125013501450155016501750185019502050215022502350245025502650275028502950305031503250335034503550365037503850395040504150425043504450455046504750485049505050515052505350545055505650575058505950605061506250635064506550665067506850695070507150725073507450755076507750785079508050815082508350845085508650875088508950905091509250935094509550965097509850995100510151025103510451055106510751085109511051115112511351145115511651175118511951205121512251235124512551265127512851295130513151325133513451355136513751385139514051415142514351445145514651475148514951505151515251535154515551565157515851595160516151625163516451655166516751685169517051715172517351745175517651775178517951805181518251835184518551865187518851895190519151925193519451955196519751985199520052015202520352045205520652075208520952105211521252135214521552165217521852195220522152225223522452255226522752285229523052315232523352345235523652375238523952405241524252435244524552465247524852495250525152525253525452555256525752585259526052615262526352645265526652675268526952705271527252735274527552765277527852795280528152825283528452855286528752885289529052915292529352945295529652975298529953005301530253035304530553065307530853095310531153125313531453155316531753185319532053215322532353245325532653275328532953305331533253335334533553365337533853395340534153425343534453455346534753485349535053515352535353545355535653575358535953605361536253635364536553665367536853695370537153725373537453755376537753785379538053815382538353845385538653875388538953905391539253935394539553965397539853995400540154025403540454055406540754085409541054115412541354145415541654175418541954205421542254235424542554265427542854295430543154325433543454355436543754385439544054415442544354445445544654475448544954505451545254535454545554565457545854595460546154625463546454655466546754685469547054715472547354745475547654775478547954805481548254835484548554865487548854895490549154925493549454955496549754985499550055015502550355045505550655075508550955105511551255135514551555165517551855195520552155225523552455255526552755285529553055315532553355345535553655375538553955405541554255435544554555465547554855495550555155525553555455555556555755585559556055615562556355645565556655675568556955705571557255735574557555765577557855795580558155825583558455855586558755885589559055915592559355945595559655975598559956005601560256035604560556065607560856095610561156125613561456155616561756185619562056215622562356245625562656275628562956305631563256335634563556365637563856395640564156425643564456455646564756485649565056515652565356545655565656575658565956605661566256635664566556665667566856695670567156725673567456755676567756785679568056815682568356845685568656875688568956905691569256935694569556965697569856995700570157025703570457055706570757085709571057115712571357145715571657175718571957205721572257235724572557265727572857295730573157325733573457355736573757385739574057415742574357445745574657475748574957505751575257535754575557565757575857595760576157625763576457655766576757685769577057715772577357745775577657775778577957805781578257835784578557865787578857895790579157925793579457955796579757985799580058015802580358045805580658075808580958105811581258135814581558165817581858195820582158225823582458255826582758285829583058315832583358345835583658375838583958405841584258435844584558465847584858495850585158525853585458555856585758585859586058615862586358645865586658675868586958705871587258735874587558765877587858795880588158825883588458855886588758885889589058915892589358945895589658975898589959005901590259035904590559065907590859095910591159125913591459155916591759185919592059215922592359245925592659275928592959305931593259335934593559365937593859395940594159425943594459455946594759485949595059515952595359545955595659575958595959605961596259635964596559665967596859695970597159725973597459755976597759785979598059815982598359845985598659875988598959905991599259935994599559965997599859996000600160026003600460056006600760086009601060116012601360146015601660176018601960206021602260236024602560266027602860296030603160326033603460356036603760386039604060416042604360446045604660476048604960506051605260536054605560566057605860596060606160626063606460656066606760686069607060716072607360746075607660776078607960806081608260836084608560866087608860896090609160926093609460956096609760986099610061016102610361046105610661076108610961106111611261136114611561166117611861196120612161226123612461256126612761286129613061316132613361346135613661376138613961406141614261436144614561466147614861496150615161526153615461556156615761586159616061616162616361646165616661676168616961706171617261736174617561766177617861796180618161826183618461856186618761886189619061916192619361946195619661976198619962006201620262036204620562066207620862096210621162126213621462156216621762186219622062216222622362246225622662276228622962306231623262336234623562366237623862396240624162426243624462456246624762486249625062516252625362546255625662576258625962606261626262636264626562666267626862696270627162726273627462756276627762786279628062816282628362846285628662876288628962906291629262936294629562966297629862996300630163026303630463056306630763086309631063116312631363146315631663176318631963206321632263236324632563266327632863296330633163326333633463356336633763386339634063416342634363446345634663476348634963506351635263536354635563566357635863596360636163626363636463656366636763686369637063716372637363746375637663776378637963806381638263836384638563866387638863896390639163926393639463956396639763986399640064016402640364046405640664076408640964106411641264136414641564166417641864196420642164226423642464256426642764286429643064316432643364346435643664376438643964406441644264436444644564466447644864496450645164526453645464556456645764586459646064616462646364646465646664676468646964706471647264736474647564766477647864796480648164826483648464856486648764886489649064916492649364946495649664976498649965006501650265036504650565066507650865096510651165126513651465156516651765186519652065216522652365246525652665276528652965306531653265336534653565366537653865396540654165426543654465456546654765486549655065516552655365546555655665576558655965606561656265636564656565666567656865696570657165726573657465756576657765786579658065816582658365846585658665876588658965906591659265936594659565966597659865996600660166026603660466056606660766086609661066116612661366146615661666176618661966206621662266236624662566266627662866296630663166326633663466356636663766386639664066416642664366446645664666476648664966506651665266536654665566566657665866596660666166626663666466656666666766686669667066716672667366746675667666776678667966806681668266836684668566866687668866896690669166926693669466956696669766986699670067016702670367046705670667076708670967106711671267136714671567166717671867196720672167226723672467256726672767286729673067316732673367346735673667376738673967406741674267436744674567466747674867496750675167526753675467556756675767586759676067616762676367646765676667676768676967706771677267736774677567766777677867796780678167826783678467856786678767886789679067916792679367946795679667976798679968006801680268036804680568066807680868096810681168126813681468156816681768186819682068216822682368246825682668276828682968306831683268336834683568366837683868396840684168426843684468456846684768486849685068516852685368546855685668576858685968606861686268636864686568666867686868696870687168726873687468756876687768786879688068816882688368846885688668876888688968906891689268936894689568966897689868996900690169026903690469056906690769086909691069116912691369146915691669176918691969206921692269236924692569266927692869296930693169326933693469356936693769386939694069416942694369446945694669476948694969506951695269536954695569566957695869596960696169626963696469656966696769686969697069716972697369746975697669776978697969806981698269836984698569866987698869896990699169926993699469956996699769986999700070017002700370047005700670077008700970107011701270137014701570167017701870197020702170227023702470257026702770287029703070317032703370347035703670377038703970407041704270437044704570467047704870497050705170527053705470557056705770587059706070617062706370647065706670677068706970707071707270737074707570767077707870797080708170827083708470857086708770887089709070917092709370947095709670977098709971007101710271037104710571067107710871097110711171127113711471157116711771187119712071217122712371247125712671277128712971307131713271337134713571367137713871397140714171427143714471457146714771487149715071517152715371547155715671577158715971607161716271637164716571667167716871697170717171727173717471757176717771787179718071817182718371847185718671877188718971907191719271937194719571967197719871997200720172027203720472057206720772087209721072117212721372147215721672177218721972207221722272237224722572267227722872297230723172327233723472357236723772387239724072417242724372447245724672477248724972507251725272537254725572567257725872597260726172627263726472657266726772687269727072717272727372747275727672777278727972807281728272837284728572867287728872897290729172927293729472957296729772987299730073017302730373047305730673077308730973107311731273137314731573167317731873197320732173227323732473257326732773287329733073317332733373347335733673377338733973407341734273437344734573467347734873497350735173527353735473557356735773587359736073617362736373647365736673677368736973707371737273737374737573767377737873797380738173827383738473857386738773887389739073917392739373947395739673977398739974007401740274037404740574067407740874097410741174127413741474157416741774187419742074217422742374247425742674277428742974307431743274337434743574367437743874397440744174427443744474457446744774487449745074517452745374547455745674577458745974607461746274637464746574667467746874697470747174727473747474757476747774787479748074817482748374847485748674877488748974907491749274937494749574967497749874997500750175027503750475057506750775087509751075117512751375147515751675177518751975207521752275237524752575267527752875297530753175327533753475357536753775387539754075417542754375447545754675477548754975507551755275537554755575567557755875597560756175627563756475657566756775687569757075717572757375747575757675777578757975807581758275837584758575867587758875897590759175927593759475957596759775987599760076017602760376047605760676077608760976107611761276137614761576167617761876197620762176227623762476257626762776287629763076317632763376347635763676377638763976407641764276437644764576467647764876497650765176527653765476557656765776587659766076617662766376647665766676677668766976707671767276737674767576767677767876797680768176827683768476857686768776887689769076917692769376947695769676977698769977007701770277037704770577067707770877097710771177127713771477157716771777187719772077217722772377247725772677277728772977307731773277337734773577367737773877397740774177427743774477457746774777487749775077517752775377547755775677577758775977607761776277637764776577667767776877697770777177727773777477757776777777787779778077817782778377847785778677877788778977907791779277937794779577967797779877997800780178027803780478057806780778087809781078117812781378147815781678177818781978207821782278237824782578267827782878297830783178327833783478357836783778387839784078417842784378447845784678477848784978507851785278537854785578567857785878597860786178627863786478657866786778687869787078717872787378747875787678777878787978807881788278837884788578867887788878897890789178927893789478957896789778987899790079017902790379047905790679077908790979107911791279137914791579167917791879197920792179227923792479257926792779287929793079317932793379347935793679377938793979407941794279437944794579467947794879497950795179527953795479557956795779587959796079617962796379647965796679677968796979707971797279737974797579767977797879797980798179827983798479857986798779887989799079917992799379947995799679977998799980008001800280038004800580068007800880098010801180128013801480158016801780188019802080218022802380248025802680278028802980308031803280338034803580368037803880398040804180428043804480458046804780488049805080518052805380548055805680578058805980608061806280638064806580668067806880698070807180728073807480758076807780788079808080818082808380848085808680878088808980908091809280938094809580968097809880998100810181028103810481058106810781088109811081118112811381148115811681178118811981208121812281238124812581268127812881298130813181328133813481358136813781388139814081418142814381448145814681478148814981508151815281538154815581568157815881598160816181628163816481658166816781688169817081718172817381748175817681778178817981808181818281838184818581868187818881898190819181928193819481958196819781988199820082018202820382048205820682078208820982108211821282138214821582168217821882198220822182228223822482258226822782288229823082318232823382348235823682378238823982408241824282438244824582468247824882498250825182528253825482558256825782588259826082618262826382648265826682678268826982708271827282738274827582768277827882798280828182828283828482858286828782888289829082918292829382948295829682978298829983008301830283038304830583068307830883098310831183128313831483158316831783188319832083218322832383248325832683278328832983308331833283338334833583368337833883398340834183428343834483458346834783488349835083518352835383548355835683578358835983608361836283638364836583668367836883698370837183728373837483758376837783788379838083818382838383848385838683878388838983908391839283938394839583968397839883998400840184028403840484058406840784088409841084118412841384148415841684178418841984208421842284238424842584268427842884298430843184328433843484358436843784388439844084418442844384448445844684478448844984508451845284538454845584568457845884598460846184628463846484658466846784688469847084718472847384748475847684778478847984808481848284838484848584868487848884898490849184928493849484958496849784988499850085018502850385048505850685078508850985108511851285138514851585168517851885198520852185228523852485258526852785288529853085318532853385348535853685378538853985408541854285438544854585468547854885498550855185528553855485558556855785588559856085618562856385648565856685678568856985708571857285738574857585768577857885798580858185828583858485858586858785888589859085918592859385948595859685978598859986008601860286038604860586068607860886098610861186128613861486158616861786188619862086218622862386248625862686278628862986308631863286338634863586368637863886398640864186428643864486458646864786488649865086518652865386548655865686578658865986608661866286638664866586668667866886698670867186728673867486758676867786788679868086818682868386848685868686878688868986908691869286938694869586968697869886998700870187028703870487058706870787088709871087118712871387148715871687178718871987208721872287238724872587268727872887298730873187328733873487358736873787388739874087418742874387448745874687478748874987508751875287538754875587568757875887598760876187628763876487658766876787688769877087718772877387748775877687778778877987808781878287838784878587868787878887898790879187928793879487958796879787988799880088018802880388048805880688078808880988108811881288138814881588168817881888198820882188228823882488258826882788288829883088318832883388348835883688378838883988408841884288438844884588468847884888498850885188528853885488558856885788588859886088618862886388648865886688678868886988708871887288738874887588768877887888798880888188828883888488858886888788888889889088918892889388948895889688978898889989008901890289038904890589068907890889098910891189128913891489158916891789188919892089218922892389248925892689278928892989308931893289338934893589368937893889398940894189428943894489458946894789488949895089518952895389548955895689578958895989608961896289638964896589668967896889698970897189728973897489758976897789788979898089818982898389848985898689878988898989908991899289938994899589968997899889999000900190029003900490059006900790089009901090119012901390149015901690179018901990209021902290239024902590269027902890299030903190329033903490359036903790389039904090419042904390449045904690479048904990509051905290539054905590569057905890599060906190629063906490659066906790689069907090719072907390749075907690779078907990809081908290839084908590869087908890899090909190929093909490959096909790989099910091019102910391049105910691079108910991109111911291139114911591169117911891199120912191229123912491259126912791289129913091319132913391349135913691379138913991409141914291439144914591469147914891499150915191529153915491559156915791589159916091619162916391649165916691679168916991709171917291739174917591769177917891799180918191829183918491859186918791889189919091919192919391949195919691979198919992009201920292039204920592069207920892099210921192129213921492159216921792189219922092219222922392249225922692279228922992309231923292339234923592369237923892399240924192429243924492459246924792489249925092519252925392549255925692579258925992609261926292639264926592669267926892699270927192729273927492759276927792789279928092819282928392849285928692879288928992909291929292939294929592969297929892999300930193029303930493059306930793089309931093119312931393149315931693179318931993209321932293239324932593269327932893299330933193329333933493359336933793389339934093419342934393449345934693479348934993509351935293539354935593569357935893599360936193629363936493659366936793689369937093719372937393749375937693779378937993809381938293839384938593869387938893899390939193929393939493959396939793989399940094019402940394049405940694079408940994109411941294139414941594169417941894199420942194229423942494259426942794289429943094319432943394349435943694379438943994409441944294439444944594469447944894499450945194529453945494559456945794589459946094619462946394649465946694679468946994709471947294739474947594769477947894799480948194829483948494859486948794889489949094919492949394949495949694979498949995009501950295039504950595069507950895099510951195129513951495159516951795189519952095219522952395249525952695279528952995309531953295339534953595369537953895399540954195429543954495459546954795489549955095519552955395549555955695579558955995609561956295639564956595669567956895699570957195729573957495759576957795789579958095819582958395849585958695879588958995909591959295939594959595969597959895999600960196029603960496059606960796089609961096119612961396149615961696179618961996209621962296239624962596269627962896299630963196329633963496359636963796389639964096419642964396449645964696479648964996509651965296539654965596569657965896599660966196629663966496659666966796689669967096719672967396749675967696779678967996809681968296839684968596869687968896899690969196929693969496959696969796989699970097019702970397049705970697079708970997109711971297139714971597169717971897199720972197229723972497259726972797289729973097319732973397349735973697379738973997409741974297439744974597469747974897499750975197529753975497559756975797589759976097619762976397649765976697679768976997709771977297739774977597769777977897799780978197829783978497859786978797889789979097919792979397949795979697979798979998009801980298039804980598069807980898099810981198129813981498159816981798189819982098219822982398249825982698279828982998309831983298339834983598369837983898399840984198429843984498459846984798489849985098519852985398549855985698579858985998609861986298639864986598669867986898699870987198729873987498759876987798789879988098819882988398849885988698879888988998909891989298939894989598969897989898999900990199029903990499059906990799089909991099119912991399149915991699179918991999209921992299239924992599269927992899299930993199329933993499359936993799389939994099419942994399449945994699479948994999509951995299539954995599569957995899599960996199629963996499659966996799689969997099719972997399749975997699779978997999809981998299839984998599869987998899899990999199929993999499959996999799989999100001000110002100031000410005100061000710008100091001010011100121001310014100151001610017100181001910020100211002210023100241002510026100271002810029100301003110032100331003410035100361003710038100391004010041100421004310044100451004610047100481004910050100511005210053100541005510056100571005810059100601006110062100631006410065100661006710068100691007010071100721007310074100751007610077100781007910080100811008210083100841008510086100871008810089100901009110092100931009410095100961009710098100991010010101101021010310104101051010610107101081010910110101111011210113101141011510116101171011810119101201012110122101231012410125101261012710128101291013010131101321013310134101351013610137101381013910140101411014210143101441014510146101471014810149101501015110152101531015410155101561015710158101591016010161101621016310164101651016610167101681016910170101711017210173101741017510176101771017810179101801018110182101831018410185101861018710188101891019010191101921019310194101951019610197101981019910200102011020210203102041020510206102071020810209102101021110212102131021410215102161021710218102191022010221102221022310224102251022610227102281022910230102311023210233102341023510236102371023810239102401024110242102431024410245102461024710248102491025010251102521025310254102551025610257102581025910260102611026210263102641026510266102671026810269102701027110272102731027410275102761027710278102791028010281102821028310284102851028610287102881028910290102911029210293102941029510296102971029810299103001030110302103031030410305103061030710308103091031010311103121031310314103151031610317103181031910320103211032210323103241032510326103271032810329103301033110332103331033410335103361033710338103391034010341103421034310344103451034610347103481034910350103511035210353103541035510356103571035810359103601036110362103631036410365103661036710368103691037010371103721037310374103751037610377103781037910380103811038210383103841038510386103871038810389103901039110392103931039410395103961039710398103991040010401104021040310404104051040610407104081040910410104111041210413104141041510416104171041810419104201042110422104231042410425104261042710428104291043010431104321043310434104351043610437104381043910440104411044210443104441044510446104471044810449104501045110452104531045410455104561045710458104591046010461104621046310464104651046610467104681046910470104711047210473104741047510476104771047810479104801048110482104831048410485104861048710488104891049010491104921049310494104951049610497104981049910500105011050210503105041050510506105071050810509105101051110512105131051410515105161051710518105191052010521105221052310524105251052610527105281052910530105311053210533105341053510536105371053810539105401054110542105431054410545105461054710548105491055010551105521055310554105551055610557105581055910560105611056210563105641056510566105671056810569105701057110572105731057410575105761057710578105791058010581105821058310584105851058610587105881058910590105911059210593105941059510596105971059810599106001060110602106031060410605106061060710608106091061010611106121061310614106151061610617106181061910620106211062210623106241062510626106271062810629106301063110632106331063410635106361063710638106391064010641106421064310644106451064610647106481064910650106511065210653106541065510656106571065810659106601066110662106631066410665106661066710668106691067010671106721067310674106751067610677106781067910680106811068210683106841068510686106871068810689106901069110692106931069410695106961069710698106991070010701107021070310704107051070610707107081070910710107111071210713107141071510716107171071810719107201072110722107231072410725107261072710728107291073010731107321073310734107351073610737107381073910740107411074210743107441074510746107471074810749107501075110752107531075410755107561075710758107591076010761107621076310764107651076610767107681076910770107711077210773107741077510776107771077810779107801078110782107831078410785107861078710788107891079010791107921079310794107951079610797107981079910800108011080210803108041080510806108071080810809108101081110812108131081410815108161081710818108191082010821108221082310824108251082610827108281082910830108311083210833108341083510836108371083810839108401084110842108431084410845108461084710848108491085010851108521085310854108551085610857108581085910860108611086210863108641086510866108671086810869108701087110872108731087410875108761087710878108791088010881108821088310884108851088610887108881088910890108911089210893108941089510896108971089810899109001090110902109031090410905109061090710908109091091010911109121091310914109151091610917109181091910920109211092210923109241092510926109271092810929109301093110932109331093410935109361093710938109391094010941109421094310944109451094610947109481094910950109511095210953109541095510956109571095810959109601096110962109631096410965109661096710968109691097010971109721097310974109751097610977109781097910980109811098210983109841098510986109871098810989109901099110992109931099410995109961099710998109991100011001110021100311004110051100611007110081100911010110111101211013110141101511016110171101811019110201102111022110231102411025110261102711028110291103011031110321103311034110351103611037110381103911040110411104211043110441104511046110471104811049110501105111052110531105411055110561105711058110591106011061110621106311064110651106611067110681106911070110711107211073110741107511076110771107811079110801108111082110831108411085110861108711088110891109011091110921109311094110951109611097110981109911100111011110211103111041110511106111071110811109111101111111112111131111411115111161111711118111191112011121111221112311124111251112611127111281112911130111311113211133111341113511136111371113811139111401114111142111431114411145111461114711148111491115011151111521115311154111551115611157111581115911160111611116211163111641116511166111671116811169111701117111172111731117411175111761117711178111791118011181111821118311184111851118611187111881118911190111911119211193111941119511196111971119811199112001120111202112031120411205112061120711208112091121011211112121121311214112151121611217112181121911220112211122211223112241122511226112271122811229112301123111232112331123411235112361123711238112391124011241112421124311244112451124611247112481124911250112511125211253112541125511256112571125811259112601126111262112631126411265112661126711268112691127011271112721127311274112751127611277112781127911280112811128211283112841128511286112871128811289112901129111292112931129411295112961129711298112991130011301113021130311304113051130611307113081130911310113111131211313113141131511316113171131811319113201132111322113231132411325113261132711328113291133011331113321133311334113351133611337113381133911340113411134211343113441134511346113471134811349113501135111352113531135411355113561135711358113591136011361113621136311364113651136611367113681136911370113711137211373113741137511376113771137811379113801138111382113831138411385113861138711388113891139011391113921139311394113951139611397113981139911400114011140211403114041140511406114071140811409114101141111412114131141411415114161141711418114191142011421114221142311424114251142611427114281142911430114311143211433114341143511436114371143811439114401144111442114431144411445114461144711448114491145011451114521145311454114551145611457114581145911460114611146211463114641146511466114671146811469114701147111472114731147411475114761147711478114791148011481114821148311484114851148611487114881148911490114911149211493114941149511496114971149811499115001150111502115031150411505115061150711508115091151011511115121151311514115151151611517115181151911520115211152211523115241152511526115271152811529115301153111532115331153411535115361153711538115391154011541115421154311544115451154611547115481154911550115511155211553115541155511556115571155811559115601156111562115631156411565115661156711568115691157011571115721157311574115751157611577115781157911580115811158211583115841158511586115871158811589115901159111592115931159411595115961159711598115991160011601116021160311604116051160611607116081160911610116111161211613116141161511616116171161811619116201162111622116231162411625116261162711628116291163011631116321163311634116351163611637116381163911640116411164211643116441164511646116471164811649116501165111652116531165411655116561165711658116591166011661116621166311664116651166611667116681166911670116711167211673116741167511676116771167811679116801168111682116831168411685116861168711688116891169011691116921169311694116951169611697116981169911700117011170211703117041170511706117071170811709117101171111712117131171411715117161171711718117191172011721117221172311724117251172611727117281172911730117311173211733117341173511736117371173811739117401174111742117431174411745117461174711748117491175011751117521175311754117551175611757117581175911760117611176211763117641176511766117671176811769117701177111772117731177411775117761177711778117791178011781117821178311784117851178611787117881178911790117911179211793117941179511796117971179811799118001180111802118031180411805118061180711808118091181011811118121181311814118151181611817118181181911820118211182211823118241182511826118271182811829118301183111832118331183411835118361183711838118391184011841118421184311844118451184611847118481184911850118511185211853118541185511856118571185811859118601186111862118631186411865118661186711868118691187011871118721187311874118751187611877118781187911880118811188211883118841188511886118871188811889118901189111892118931189411895118961189711898118991190011901119021190311904119051190611907119081190911910119111191211913119141191511916119171191811919119201192111922119231192411925119261192711928119291193011931119321193311934119351193611937119381193911940119411194211943119441194511946119471194811949119501195111952119531195411955119561195711958119591196011961119621196311964119651196611967119681196911970119711197211973119741197511976119771197811979119801198111982119831198411985119861198711988119891199011991119921199311994119951199611997119981199912000120011200212003120041200512006120071200812009120101201112012120131201412015120161201712018120191202012021120221202312024120251202612027120281202912030120311203212033120341203512036120371203812039120401204112042120431204412045120461204712048120491205012051120521205312054120551205612057120581205912060120611206212063120641206512066120671206812069120701207112072120731207412075120761207712078120791208012081120821208312084120851208612087120881208912090120911209212093120941209512096120971209812099121001210112102121031210412105121061210712108121091211012111121121211312114121151211612117121181211912120121211212212123121241212512126121271212812129121301213112132121331213412135121361213712138121391214012141121421214312144121451214612147121481214912150121511215212153121541215512156121571215812159121601216112162121631216412165121661216712168121691217012171121721217312174121751217612177121781217912180121811218212183121841218512186121871218812189121901219112192121931219412195121961219712198121991220012201122021220312204122051220612207122081220912210122111221212213122141221512216122171221812219122201222112222122231222412225122261222712228122291223012231122321223312234122351223612237122381223912240122411224212243122441224512246122471224812249122501225112252122531225412255122561225712258122591226012261122621226312264122651226612267122681226912270122711227212273122741227512276122771227812279122801228112282122831228412285122861228712288122891229012291122921229312294122951229612297122981229912300123011230212303123041230512306123071230812309123101231112312123131231412315123161231712318123191232012321123221232312324123251232612327123281232912330123311233212333123341233512336123371233812339123401234112342123431234412345123461234712348123491235012351123521235312354123551235612357123581235912360123611236212363123641236512366123671236812369123701237112372123731237412375123761237712378123791238012381123821238312384123851238612387123881238912390123911239212393123941239512396123971239812399124001240112402124031240412405124061240712408124091241012411124121241312414124151241612417124181241912420124211242212423124241242512426124271242812429124301243112432124331243412435124361243712438124391244012441124421244312444124451244612447124481244912450124511245212453124541245512456124571245812459124601246112462124631246412465124661246712468124691247012471124721247312474124751247612477124781247912480124811248212483124841248512486124871248812489124901249112492124931249412495124961249712498124991250012501125021250312504125051250612507125081250912510125111251212513125141251512516125171251812519125201252112522125231252412525125261252712528125291253012531125321253312534125351253612537125381253912540125411254212543125441254512546125471254812549125501255112552125531255412555125561255712558125591256012561125621256312564125651256612567125681256912570125711257212573125741257512576125771257812579125801258112582125831258412585125861258712588125891259012591125921259312594125951259612597125981259912600126011260212603126041260512606126071260812609126101261112612126131261412615126161261712618126191262012621126221262312624126251262612627126281262912630126311263212633126341263512636126371263812639126401264112642126431264412645126461264712648126491265012651126521265312654126551265612657126581265912660126611266212663126641266512666126671266812669126701267112672126731267412675126761267712678126791268012681126821268312684126851268612687126881268912690126911269212693126941269512696126971269812699127001270112702127031270412705127061270712708127091271012711127121271312714127151271612717127181271912720127211272212723127241272512726127271272812729127301273112732127331273412735127361273712738127391274012741127421274312744127451274612747127481274912750127511275212753127541275512756127571275812759127601276112762127631276412765127661276712768127691277012771127721277312774127751277612777127781277912780127811278212783127841278512786127871278812789127901279112792127931279412795127961279712798127991280012801128021280312804128051280612807128081280912810128111281212813128141281512816128171281812819128201282112822128231282412825128261282712828128291283012831128321283312834128351283612837128381283912840128411284212843128441284512846128471284812849128501285112852128531285412855128561285712858128591286012861128621286312864128651286612867128681286912870128711287212873128741287512876128771287812879128801288112882128831288412885128861288712888128891289012891128921289312894128951289612897128981289912900129011290212903129041290512906129071290812909129101291112912129131291412915129161291712918129191292012921129221292312924129251292612927129281292912930129311293212933129341293512936129371293812939129401294112942129431294412945129461294712948129491295012951129521295312954129551295612957129581295912960129611296212963129641296512966129671296812969129701297112972129731297412975129761297712978129791298012981129821298312984129851298612987129881298912990129911299212993129941299512996129971299812999130001300113002130031300413005130061300713008130091301013011130121301313014130151301613017130181301913020130211302213023130241302513026130271302813029130301303113032130331303413035130361303713038130391304013041130421304313044130451304613047130481304913050130511305213053130541305513056130571305813059130601306113062130631306413065130661306713068130691307013071130721307313074130751307613077130781307913080130811308213083130841308513086130871308813089130901309113092130931309413095130961309713098130991310013101131021310313104131051310613107131081310913110131111311213113131141311513116131171311813119131201312113122131231312413125131261312713128131291313013131131321313313134131351313613137131381313913140131411314213143131441314513146131471314813149131501315113152131531315413155131561315713158131591316013161131621316313164131651316613167131681316913170131711317213173131741317513176131771317813179131801318113182131831318413185131861318713188131891319013191131921319313194131951319613197131981319913200132011320213203132041320513206132071320813209132101321113212132131321413215132161321713218132191322013221132221322313224132251322613227132281322913230132311323213233132341323513236132371323813239132401324113242132431324413245132461324713248132491325013251132521325313254132551325613257132581325913260132611326213263132641326513266132671326813269132701327113272132731327413275132761327713278132791328013281132821328313284132851328613287132881328913290132911329213293132941329513296132971329813299133001330113302133031330413305133061330713308133091331013311133121331313314133151331613317133181331913320133211332213323133241332513326133271332813329133301333113332133331333413335133361333713338133391334013341133421334313344133451334613347133481334913350133511335213353133541335513356133571335813359133601336113362133631336413365133661336713368133691337013371133721337313374133751337613377133781337913380133811338213383133841338513386133871338813389133901339113392133931339413395133961339713398133991340013401134021340313404134051340613407134081340913410134111341213413134141341513416134171341813419134201342113422134231342413425134261342713428134291343013431134321343313434134351343613437134381343913440134411344213443134441344513446134471344813449134501345113452134531345413455134561345713458134591346013461134621346313464134651346613467134681346913470134711347213473134741347513476134771347813479134801348113482134831348413485134861348713488134891349013491134921349313494134951349613497134981349913500135011350213503135041350513506135071350813509135101351113512135131351413515135161351713518135191352013521135221352313524135251352613527135281352913530135311353213533135341353513536135371353813539135401354113542135431354413545135461354713548135491355013551135521355313554135551355613557135581355913560135611356213563135641356513566135671356813569135701357113572135731357413575135761357713578135791358013581135821358313584135851358613587135881358913590135911359213593135941359513596135971359813599136001360113602136031360413605136061360713608136091361013611136121361313614136151361613617136181361913620136211362213623136241362513626136271362813629136301363113632136331363413635136361363713638136391364013641136421364313644136451364613647136481364913650136511365213653136541365513656136571365813659136601366113662136631366413665136661366713668136691367013671136721367313674136751367613677136781367913680136811368213683136841368513686136871368813689136901369113692136931369413695136961369713698136991370013701137021370313704137051370613707137081370913710137111371213713137141371513716137171371813719137201372113722137231372413725137261372713728137291373013731137321373313734137351373613737137381373913740137411374213743137441374513746137471374813749137501375113752137531375413755137561375713758137591376013761137621376313764137651376613767137681376913770137711377213773137741377513776137771377813779137801378113782137831378413785137861378713788137891379013791137921379313794137951379613797137981379913800138011380213803138041380513806138071380813809138101381113812138131381413815138161381713818138191382013821138221382313824138251382613827138281382913830138311383213833138341383513836138371383813839138401384113842138431384413845138461384713848138491385013851138521385313854138551385613857138581385913860138611386213863138641386513866138671386813869138701387113872138731387413875138761387713878138791388013881138821388313884138851388613887138881388913890138911389213893138941389513896138971389813899139001390113902139031390413905139061390713908139091391013911139121391313914139151391613917139181391913920139211392213923139241392513926139271392813929139301393113932139331393413935139361393713938139391394013941139421394313944139451394613947139481394913950139511395213953139541395513956139571395813959139601396113962139631396413965139661396713968139691397013971139721397313974139751397613977139781397913980139811398213983139841398513986139871398813989139901399113992139931399413995139961399713998139991400014001140021400314004140051400614007140081400914010140111401214013140141401514016140171401814019140201402114022140231402414025140261402714028140291403014031140321403314034140351403614037140381403914040140411404214043140441404514046140471404814049140501405114052140531405414055140561405714058140591406014061140621406314064140651406614067140681406914070140711407214073140741407514076140771407814079140801408114082140831408414085140861408714088140891409014091140921409314094140951409614097140981409914100141011410214103141041410514106141071410814109141101411114112141131411414115141161411714118141191412014121141221412314124141251412614127141281412914130141311413214133141341413514136141371413814139141401414114142141431414414145141461414714148141491415014151141521415314154141551415614157141581415914160141611416214163141641416514166141671416814169141701417114172141731417414175141761417714178141791418014181141821418314184141851418614187141881418914190141911419214193141941419514196141971419814199142001420114202142031420414205142061420714208142091421014211142121421314214142151421614217142181421914220142211422214223142241422514226142271422814229142301423114232142331423414235142361423714238142391424014241142421424314244142451424614247142481424914250142511425214253142541425514256142571425814259142601426114262142631426414265142661426714268142691427014271142721427314274142751427614277142781427914280142811428214283142841428514286142871428814289142901429114292142931429414295142961429714298142991430014301143021430314304143051430614307143081430914310143111431214313143141431514316143171431814319143201432114322143231432414325143261432714328143291433014331143321433314334143351433614337143381433914340143411434214343143441434514346143471434814349143501435114352143531435414355143561435714358143591436014361143621436314364143651436614367143681436914370143711437214373143741437514376143771437814379143801438114382143831438414385143861438714388143891439014391143921439314394143951439614397143981439914400144011440214403144041440514406144071440814409144101441114412144131441414415144161441714418144191442014421144221442314424144251442614427144281442914430144311443214433144341443514436144371443814439144401444114442144431444414445144461444714448144491445014451144521445314454144551445614457144581445914460144611446214463144641446514466144671446814469144701447114472144731447414475144761447714478144791448014481144821448314484144851448614487144881448914490144911449214493144941449514496144971449814499145001450114502145031450414505145061450714508145091451014511145121451314514145151451614517145181451914520145211452214523145241452514526145271452814529145301453114532145331453414535145361453714538145391454014541145421454314544145451454614547145481454914550145511455214553145541455514556145571455814559145601456114562145631456414565145661456714568145691457014571145721457314574145751457614577145781457914580145811458214583145841458514586145871458814589145901459114592145931459414595145961459714598145991460014601146021460314604146051460614607146081460914610146111461214613146141461514616146171461814619146201462114622146231462414625146261462714628146291463014631146321463314634146351463614637146381463914640146411464214643146441464514646146471464814649146501465114652146531465414655146561465714658146591466014661146621466314664146651466614667146681466914670146711467214673146741467514676146771467814679146801468114682146831468414685146861468714688146891469014691146921469314694146951469614697146981469914700147011470214703147041470514706147071470814709147101471114712147131471414715147161471714718147191472014721147221472314724147251472614727147281472914730147311473214733147341473514736147371473814739147401474114742147431474414745147461474714748147491475014751147521475314754147551475614757147581475914760147611476214763147641476514766147671476814769147701477114772147731477414775147761477714778147791478014781147821478314784147851478614787147881478914790147911479214793147941479514796147971479814799148001480114802148031480414805148061480714808148091481014811148121481314814148151481614817148181481914820148211482214823148241482514826148271482814829148301483114832148331483414835148361483714838148391484014841148421484314844148451484614847148481484914850148511485214853148541485514856148571485814859148601486114862148631486414865148661486714868148691487014871148721487314874148751487614877148781487914880148811488214883148841488514886148871488814889148901489114892148931489414895148961489714898148991490014901149021490314904149051490614907149081490914910149111491214913149141491514916149171491814919149201492114922149231492414925149261492714928149291493014931149321493314934149351493614937149381493914940149411494214943149441494514946149471494814949149501495114952149531495414955149561495714958149591496014961149621496314964149651496614967149681496914970149711497214973149741497514976149771497814979149801498114982149831498414985149861498714988149891499014991149921499314994149951499614997149981499915000150011500215003150041500515006150071500815009150101501115012150131501415015150161501715018150191502015021150221502315024150251502615027150281502915030150311503215033150341503515036150371503815039150401504115042150431504415045150461504715048150491505015051150521505315054150551505615057150581505915060150611506215063150641506515066150671506815069150701507115072150731507415075150761507715078150791508015081150821508315084150851508615087150881508915090150911509215093150941509515096150971509815099151001510115102151031510415105151061510715108151091511015111151121511315114151151511615117151181511915120151211512215123151241512515126151271512815129151301513115132151331513415135151361513715138151391514015141151421514315144151451514615147151481514915150151511515215153151541515515156151571515815159151601516115162151631516415165151661516715168151691517015171151721517315174151751517615177151781517915180151811518215183151841518515186151871518815189151901519115192151931519415195151961519715198151991520015201152021520315204152051520615207152081520915210152111521215213152141521515216152171521815219152201522115222152231522415225152261522715228152291523015231152321523315234152351523615237152381523915240152411524215243152441524515246152471524815249152501525115252152531525415255152561525715258152591526015261152621526315264152651526615267152681526915270152711527215273152741527515276152771527815279152801528115282152831528415285152861528715288152891529015291152921529315294152951529615297152981529915300153011530215303153041530515306153071530815309153101531115312153131531415315153161531715318153191532015321153221532315324153251532615327153281532915330153311533215333153341533515336153371533815339153401534115342153431534415345153461534715348153491535015351153521535315354153551535615357153581535915360153611536215363153641536515366153671536815369153701537115372153731537415375153761537715378153791538015381153821538315384153851538615387153881538915390153911539215393153941539515396153971539815399154001540115402154031540415405154061540715408154091541015411154121541315414154151541615417154181541915420154211542215423154241542515426154271542815429154301543115432154331543415435154361543715438154391544015441154421544315444154451544615447154481544915450154511545215453154541545515456154571545815459154601546115462154631546415465154661546715468154691547015471154721547315474154751547615477154781547915480154811548215483154841548515486154871548815489154901549115492154931549415495154961549715498154991550015501155021550315504155051550615507155081550915510155111551215513155141551515516155171551815519155201552115522155231552415525155261552715528155291553015531155321553315534155351553615537155381553915540155411554215543155441554515546155471554815549155501555115552155531555415555155561555715558155591556015561155621556315564155651556615567155681556915570155711557215573155741557515576155771557815579155801558115582155831558415585155861558715588155891559015591155921559315594155951559615597155981559915600156011560215603156041560515606156071560815609156101561115612156131561415615156161561715618156191562015621156221562315624156251562615627156281562915630156311563215633156341563515636156371563815639156401564115642156431564415645156461564715648156491565015651156521565315654156551565615657156581565915660156611566215663156641566515666156671566815669156701567115672156731567415675156761567715678156791568015681156821568315684156851568615687156881568915690156911569215693156941569515696156971569815699157001570115702157031570415705157061570715708157091571015711157121571315714157151571615717157181571915720157211572215723157241572515726157271572815729157301573115732157331573415735157361573715738157391574015741157421574315744157451574615747157481574915750157511575215753157541575515756157571575815759157601576115762157631576415765157661576715768157691577015771157721577315774157751577615777157781577915780157811578215783157841578515786157871578815789157901579115792157931579415795157961579715798157991580015801158021580315804158051580615807158081580915810158111581215813158141581515816158171581815819158201582115822158231582415825158261582715828158291583015831158321583315834158351583615837158381583915840158411584215843158441584515846158471584815849158501585115852158531585415855158561585715858158591586015861158621586315864158651586615867158681586915870158711587215873158741587515876158771587815879158801588115882158831588415885158861588715888158891589015891158921589315894158951589615897158981589915900159011590215903159041590515906159071590815909159101591115912159131591415915159161591715918159191592015921159221592315924159251592615927159281592915930159311593215933159341593515936159371593815939159401594115942159431594415945159461594715948159491595015951159521595315954159551595615957159581595915960159611596215963159641596515966159671596815969159701597115972159731597415975159761597715978159791598015981159821598315984159851598615987159881598915990159911599215993159941599515996159971599815999160001600116002160031600416005160061600716008160091601016011160121601316014160151601616017160181601916020160211602216023160241602516026160271602816029160301603116032160331603416035160361603716038160391604016041160421604316044160451604616047160481604916050160511605216053160541605516056160571605816059160601606116062160631606416065160661606716068160691607016071160721607316074160751607616077160781607916080160811608216083160841608516086160871608816089160901609116092160931609416095160961609716098160991610016101161021610316104161051610616107161081610916110161111611216113161141611516116161171611816119161201612116122161231612416125161261612716128161291613016131161321613316134161351613616137161381613916140161411614216143161441614516146161471614816149161501615116152161531615416155161561615716158161591616016161161621616316164161651616616167161681616916170161711617216173161741617516176161771617816179161801618116182161831618416185161861618716188161891619016191161921619316194161951619616197161981619916200162011620216203162041620516206162071620816209162101621116212162131621416215162161621716218162191622016221162221622316224162251622616227162281622916230162311623216233162341623516236162371623816239162401624116242162431624416245162461624716248162491625016251162521625316254162551625616257162581625916260162611626216263162641626516266162671626816269162701627116272162731627416275162761627716278162791628016281162821628316284162851628616287162881628916290162911629216293162941629516296162971629816299163001630116302163031630416305163061630716308163091631016311163121631316314163151631616317163181631916320163211632216323163241632516326163271632816329163301633116332163331633416335163361633716338163391634016341163421634316344163451634616347163481634916350163511635216353163541635516356163571635816359163601636116362163631636416365163661636716368163691637016371163721637316374163751637616377163781637916380163811638216383163841638516386163871638816389163901639116392163931639416395163961639716398163991640016401164021640316404164051640616407164081640916410164111641216413164141641516416164171641816419164201642116422164231642416425164261642716428164291643016431164321643316434164351643616437164381643916440164411644216443164441644516446164471644816449164501645116452164531645416455164561645716458164591646016461164621646316464164651646616467164681646916470164711647216473164741647516476164771647816479164801648116482164831648416485164861648716488164891649016491164921649316494164951649616497164981649916500165011650216503165041650516506165071650816509165101651116512165131651416515165161651716518165191652016521165221652316524165251652616527165281652916530165311653216533165341653516536165371653816539165401654116542165431654416545165461654716548165491655016551165521655316554165551655616557165581655916560165611656216563165641656516566165671656816569165701657116572165731657416575165761657716578165791658016581165821658316584165851658616587165881658916590165911659216593165941659516596165971659816599166001660116602166031660416605166061660716608166091661016611166121661316614166151661616617166181661916620166211662216623166241662516626166271662816629166301663116632166331663416635166361663716638166391664016641166421664316644166451664616647166481664916650166511665216653166541665516656166571665816659166601666116662166631666416665166661666716668166691667016671166721667316674166751667616677166781667916680166811668216683166841668516686166871668816689166901669116692166931669416695166961669716698166991670016701167021670316704167051670616707167081670916710167111671216713167141671516716167171671816719167201672116722167231672416725167261672716728167291673016731167321673316734167351673616737167381673916740167411674216743167441674516746167471674816749167501675116752167531675416755167561675716758167591676016761167621676316764167651676616767167681676916770167711677216773167741677516776167771677816779167801678116782167831678416785167861678716788167891679016791167921679316794167951679616797167981679916800168011680216803168041680516806168071680816809168101681116812168131681416815168161681716818168191682016821168221682316824168251682616827168281682916830168311683216833168341683516836168371683816839168401684116842168431684416845168461684716848168491685016851168521685316854168551685616857168581685916860168611686216863168641686516866168671686816869168701687116872168731687416875168761687716878168791688016881168821688316884168851688616887168881688916890168911689216893168941689516896168971689816899169001690116902169031690416905169061690716908169091691016911169121691316914169151691616917169181691916920169211692216923169241692516926169271692816929169301693116932169331693416935169361693716938169391694016941169421694316944169451694616947169481694916950169511695216953169541695516956169571695816959169601696116962169631696416965169661696716968169691697016971169721697316974169751697616977169781697916980169811698216983169841698516986169871698816989169901699116992169931699416995169961699716998169991700017001170021700317004170051700617007170081700917010170111701217013170141701517016170171701817019170201702117022170231702417025170261702717028170291703017031170321703317034170351703617037170381703917040170411704217043170441704517046170471704817049170501705117052170531705417055170561705717058170591706017061170621706317064170651706617067170681706917070170711707217073170741707517076170771707817079170801708117082170831708417085170861708717088170891709017091170921709317094170951709617097170981709917100171011710217103171041710517106171071710817109171101711117112171131711417115171161711717118171191712017121171221712317124171251712617127171281712917130171311713217133171341713517136171371713817139171401714117142171431714417145171461714717148171491715017151171521715317154171551715617157171581715917160171611716217163171641716517166171671716817169171701717117172171731717417175171761717717178171791718017181171821718317184171851718617187171881718917190171911719217193171941719517196171971719817199172001720117202172031720417205172061720717208172091721017211172121721317214172151721617217172181721917220172211722217223172241722517226172271722817229172301723117232172331723417235172361723717238172391724017241172421724317244172451724617247172481724917250172511725217253172541725517256172571725817259172601726117262172631726417265172661726717268172691727017271172721727317274172751727617277172781727917280172811728217283172841728517286172871728817289172901729117292172931729417295172961729717298172991730017301173021730317304173051730617307173081730917310173111731217313173141731517316173171731817319173201732117322173231732417325173261732717328173291733017331173321733317334173351733617337173381733917340173411734217343173441734517346173471734817349173501735117352173531735417355173561735717358173591736017361173621736317364173651736617367173681736917370173711737217373173741737517376173771737817379173801738117382173831738417385173861738717388173891739017391173921739317394173951739617397173981739917400174011740217403174041740517406174071740817409174101741117412174131741417415174161741717418174191742017421174221742317424174251742617427174281742917430174311743217433174341743517436174371743817439174401744117442174431744417445174461744717448174491745017451174521745317454174551745617457174581745917460174611746217463174641746517466174671746817469174701747117472174731747417475174761747717478174791748017481174821748317484174851748617487174881748917490174911749217493174941749517496174971749817499175001750117502175031750417505175061750717508175091751017511175121751317514175151751617517175181751917520175211752217523175241752517526175271752817529175301753117532175331753417535175361753717538175391754017541175421754317544175451754617547175481754917550175511755217553175541755517556175571755817559175601756117562175631756417565175661756717568175691757017571175721757317574175751757617577175781757917580175811758217583175841758517586175871758817589175901759117592175931759417595175961759717598175991760017601176021760317604176051760617607176081760917610176111761217613176141761517616176171761817619176201762117622176231762417625176261762717628176291763017631176321763317634176351763617637176381763917640176411764217643176441764517646176471764817649176501765117652176531765417655176561765717658176591766017661176621766317664176651766617667176681766917670176711767217673176741767517676176771767817679176801768117682176831768417685176861768717688176891769017691176921769317694176951769617697176981769917700177011770217703177041770517706177071770817709177101771117712177131771417715177161771717718177191772017721177221772317724177251772617727177281772917730177311773217733177341773517736177371773817739177401774117742177431774417745177461774717748177491775017751177521775317754177551775617757177581775917760177611776217763177641776517766177671776817769177701777117772177731777417775177761777717778177791778017781177821778317784177851778617787177881778917790177911779217793177941779517796177971779817799178001780117802178031780417805178061780717808178091781017811178121781317814178151781617817178181781917820178211782217823178241782517826178271782817829178301783117832178331783417835178361783717838178391784017841178421784317844178451784617847178481784917850178511785217853178541785517856178571785817859178601786117862178631786417865178661786717868178691787017871178721787317874178751787617877178781787917880178811788217883178841788517886178871788817889178901789117892178931789417895178961789717898178991790017901179021790317904179051790617907179081790917910179111791217913179141791517916179171791817919179201792117922179231792417925179261792717928179291793017931179321793317934179351793617937179381793917940179411794217943179441794517946179471794817949179501795117952179531795417955179561795717958179591796017961179621796317964179651796617967179681796917970179711797217973179741797517976179771797817979179801798117982179831798417985179861798717988179891799017991179921799317994179951799617997179981799918000180011800218003180041800518006180071800818009180101801118012180131801418015180161801718018180191802018021180221802318024180251802618027180281802918030180311803218033180341803518036180371803818039180401804118042180431804418045180461804718048180491805018051180521805318054180551805618057180581805918060180611806218063180641806518066180671806818069180701807118072180731807418075180761807718078180791808018081180821808318084180851808618087180881808918090180911809218093180941809518096180971809818099181001810118102181031810418105181061810718108181091811018111181121811318114181151811618117181181811918120181211812218123181241812518126181271812818129181301813118132181331813418135181361813718138181391814018141181421814318144181451814618147181481814918150181511815218153181541815518156181571815818159181601816118162181631816418165181661816718168181691817018171181721817318174181751817618177181781817918180181811818218183181841818518186181871818818189181901819118192181931819418195181961819718198181991820018201182021820318204182051820618207182081820918210182111821218213182141821518216182171821818219182201822118222182231822418225182261822718228182291823018231182321823318234182351823618237182381823918240182411824218243182441824518246182471824818249182501825118252182531825418255182561825718258182591826018261182621826318264182651826618267182681826918270182711827218273182741827518276182771827818279182801828118282182831828418285182861828718288182891829018291182921829318294182951829618297182981829918300183011830218303183041830518306183071830818309183101831118312183131831418315183161831718318183191832018321183221832318324183251832618327183281832918330183311833218333183341833518336183371833818339183401834118342183431834418345183461834718348183491835018351183521835318354183551835618357183581835918360183611836218363183641836518366183671836818369183701837118372183731837418375183761837718378183791838018381183821838318384183851838618387183881838918390183911839218393183941839518396183971839818399184001840118402184031840418405184061840718408184091841018411184121841318414184151841618417184181841918420184211842218423184241842518426184271842818429184301843118432184331843418435184361843718438184391844018441184421844318444184451844618447184481844918450184511845218453184541845518456184571845818459184601846118462184631846418465184661846718468184691847018471184721847318474184751847618477184781847918480184811848218483184841848518486184871848818489184901849118492184931849418495184961849718498184991850018501185021850318504185051850618507185081850918510185111851218513185141851518516185171851818519185201852118522185231852418525185261852718528185291853018531185321853318534185351853618537185381853918540185411854218543185441854518546185471854818549185501855118552185531855418555185561855718558185591856018561185621856318564185651856618567185681856918570185711857218573185741857518576185771857818579185801858118582185831858418585185861858718588185891859018591185921859318594185951859618597185981859918600186011860218603186041860518606186071860818609186101861118612186131861418615186161861718618186191862018621186221862318624186251862618627186281862918630186311863218633186341863518636186371863818639186401864118642186431864418645186461864718648186491865018651186521865318654186551865618657186581865918660186611866218663186641866518666186671866818669186701867118672186731867418675186761867718678186791868018681186821868318684186851868618687186881868918690186911869218693186941869518696186971869818699187001870118702187031870418705187061870718708187091871018711187121871318714187151871618717187181871918720187211872218723187241872518726187271872818729187301873118732187331873418735187361873718738187391874018741187421874318744187451874618747187481874918750187511875218753187541875518756187571875818759187601876118762187631876418765187661876718768187691877018771187721877318774187751877618777187781877918780187811878218783187841878518786187871878818789187901879118792187931879418795187961879718798187991880018801188021880318804188051880618807188081880918810188111881218813188141881518816188171881818819188201882118822188231882418825188261882718828188291883018831188321883318834188351883618837188381883918840188411884218843188441884518846188471884818849188501885118852188531885418855188561885718858188591886018861188621886318864188651886618867188681886918870188711887218873188741887518876188771887818879188801888118882188831888418885188861888718888188891889018891188921889318894188951889618897188981889918900189011890218903189041890518906189071890818909189101891118912189131891418915189161891718918189191892018921189221892318924189251892618927189281892918930189311893218933189341893518936189371893818939189401894118942189431894418945189461894718948189491895018951189521895318954189551895618957189581895918960189611896218963189641896518966189671896818969189701897118972189731897418975189761897718978189791898018981189821898318984189851898618987189881898918990189911899218993189941899518996189971899818999190001900119002190031900419005190061900719008190091901019011190121901319014190151901619017190181901919020190211902219023190241902519026190271902819029190301903119032190331903419035190361903719038190391904019041190421904319044190451904619047190481904919050190511905219053190541905519056190571905819059190601906119062190631906419065190661906719068190691907019071190721907319074190751907619077190781907919080190811908219083190841908519086190871908819089190901909119092190931909419095190961909719098190991910019101191021910319104191051910619107191081910919110191111911219113191141911519116191171911819119191201912119122191231912419125191261912719128191291913019131191321913319134191351913619137191381913919140191411914219143191441914519146191471914819149191501915119152191531915419155191561915719158191591916019161191621916319164191651916619167191681916919170191711917219173191741917519176191771917819179191801918119182191831918419185191861918719188191891919019191191921919319194191951919619197191981919919200192011920219203192041920519206192071920819209192101921119212192131921419215192161921719218192191922019221192221922319224192251922619227192281922919230192311923219233192341923519236192371923819239192401924119242192431924419245192461924719248192491925019251192521925319254192551925619257192581925919260192611926219263192641926519266192671926819269192701927119272192731927419275192761927719278192791928019281192821928319284192851928619287192881928919290192911929219293192941929519296192971929819299193001930119302193031930419305193061930719308193091931019311193121931319314193151931619317193181931919320193211932219323193241932519326193271932819329193301933119332193331933419335193361933719338193391934019341193421934319344193451934619347193481934919350193511935219353193541935519356193571935819359193601936119362193631936419365193661936719368193691937019371193721937319374193751937619377193781937919380193811938219383193841938519386193871938819389193901939119392193931939419395193961939719398193991940019401194021940319404194051940619407194081940919410194111941219413194141941519416194171941819419194201942119422194231942419425194261942719428194291943019431194321943319434194351943619437194381943919440194411944219443194441944519446194471944819449194501945119452194531945419455194561945719458194591946019461194621946319464194651946619467194681946919470194711947219473194741947519476194771947819479194801948119482194831948419485194861948719488194891949019491194921949319494194951949619497194981949919500195011950219503195041950519506195071950819509195101951119512195131951419515195161951719518195191952019521195221952319524195251952619527195281952919530195311953219533195341953519536195371953819539195401954119542195431954419545195461954719548195491955019551195521955319554195551955619557195581955919560195611956219563195641956519566195671956819569195701957119572195731957419575195761957719578195791958019581195821958319584195851958619587195881958919590195911959219593195941959519596195971959819599196001960119602196031960419605196061960719608196091961019611196121961319614196151961619617196181961919620196211962219623196241962519626196271962819629196301963119632196331963419635196361963719638196391964019641196421964319644196451964619647196481964919650196511965219653196541965519656196571965819659196601966119662196631966419665196661966719668196691967019671196721967319674196751967619677196781967919680196811968219683196841968519686196871968819689196901969119692196931969419695196961969719698196991970019701197021970319704197051970619707197081970919710197111971219713197141971519716197171971819719197201972119722197231972419725197261972719728197291973019731197321973319734197351973619737197381973919740197411974219743197441974519746197471974819749197501975119752197531975419755197561975719758197591976019761197621976319764197651976619767197681976919770197711977219773197741977519776197771977819779197801978119782197831978419785197861978719788197891979019791197921979319794197951979619797197981979919800198011980219803198041980519806198071980819809198101981119812198131981419815198161981719818198191982019821198221982319824198251982619827198281982919830198311983219833198341983519836198371983819839198401984119842198431984419845198461984719848198491985019851198521985319854198551985619857198581985919860198611986219863198641986519866198671986819869198701987119872198731987419875198761987719878198791988019881198821988319884198851988619887198881988919890198911989219893198941989519896198971989819899199001990119902199031990419905199061990719908199091991019911199121991319914199151991619917199181991919920199211992219923199241992519926199271992819929199301993119932199331993419935199361993719938199391994019941199421994319944199451994619947199481994919950199511995219953199541995519956199571995819959199601996119962199631996419965199661996719968199691997019971199721997319974199751997619977199781997919980199811998219983199841998519986199871998819989199901999119992199931999419995199961999719998199992000020001200022000320004200052000620007200082000920010200112001220013200142001520016200172001820019200202002120022200232002420025200262002720028200292003020031200322003320034200352003620037200382003920040200412004220043200442004520046200472004820049200502005120052200532005420055200562005720058200592006020061200622006320064200652006620067200682006920070200712007220073200742007520076200772007820079200802008120082200832008420085200862008720088200892009020091200922009320094200952009620097200982009920100201012010220103201042010520106201072010820109201102011120112201132011420115201162011720118201192012020121201222012320124201252012620127201282012920130201312013220133201342013520136201372013820139201402014120142201432014420145201462014720148201492015020151201522015320154201552015620157201582015920160201612016220163201642016520166201672016820169201702017120172201732017420175201762017720178201792018020181201822018320184201852018620187201882018920190201912019220193201942019520196201972019820199202002020120202202032020420205202062020720208202092021020211202122021320214202152021620217202182021920220202212022220223202242022520226202272022820229202302023120232202332023420235202362023720238202392024020241202422024320244202452024620247202482024920250202512025220253202542025520256202572025820259202602026120262202632026420265202662026720268202692027020271202722027320274202752027620277202782027920280202812028220283202842028520286202872028820289202902029120292202932029420295202962029720298202992030020301203022030320304203052030620307203082030920310203112031220313203142031520316203172031820319203202032120322203232032420325203262032720328203292033020331203322033320334203352033620337203382033920340203412034220343203442034520346203472034820349203502035120352203532035420355203562035720358203592036020361203622036320364203652036620367203682036920370203712037220373203742037520376203772037820379203802038120382203832038420385203862038720388203892039020391203922039320394203952039620397203982039920400204012040220403204042040520406204072040820409204102041120412204132041420415204162041720418204192042020421204222042320424204252042620427204282042920430204312043220433204342043520436204372043820439204402044120442204432044420445204462044720448204492045020451204522045320454204552045620457204582045920460204612046220463204642046520466204672046820469204702047120472204732047420475204762047720478204792048020481204822048320484204852048620487204882048920490204912049220493204942049520496204972049820499205002050120502205032050420505205062050720508205092051020511205122051320514205152051620517205182051920520205212052220523205242052520526205272052820529205302053120532205332053420535205362053720538205392054020541205422054320544205452054620547205482054920550205512055220553205542055520556205572055820559205602056120562205632056420565205662056720568205692057020571205722057320574205752057620577205782057920580205812058220583205842058520586205872058820589205902059120592205932059420595205962059720598205992060020601206022060320604206052060620607206082060920610206112061220613206142061520616206172061820619206202062120622206232062420625206262062720628206292063020631206322063320634206352063620637206382063920640206412064220643206442064520646206472064820649206502065120652206532065420655206562065720658206592066020661206622066320664206652066620667206682066920670206712067220673206742067520676206772067820679206802068120682206832068420685206862068720688206892069020691206922069320694206952069620697206982069920700207012070220703207042070520706207072070820709207102071120712207132071420715207162071720718207192072020721207222072320724207252072620727207282072920730207312073220733207342073520736207372073820739207402074120742207432074420745207462074720748207492075020751207522075320754207552075620757207582075920760207612076220763207642076520766207672076820769207702077120772207732077420775207762077720778207792078020781207822078320784207852078620787207882078920790207912079220793207942079520796207972079820799208002080120802208032080420805208062080720808208092081020811208122081320814208152081620817208182081920820208212082220823208242082520826208272082820829208302083120832208332083420835208362083720838208392084020841208422084320844208452084620847208482084920850208512085220853208542085520856208572085820859208602086120862208632086420865208662086720868208692087020871208722087320874208752087620877208782087920880208812088220883208842088520886208872088820889208902089120892208932089420895208962089720898208992090020901209022090320904209052090620907209082090920910209112091220913209142091520916209172091820919209202092120922209232092420925209262092720928209292093020931209322093320934209352093620937209382093920940209412094220943209442094520946209472094820949209502095120952209532095420955209562095720958209592096020961209622096320964209652096620967209682096920970209712097220973209742097520976209772097820979209802098120982209832098420985209862098720988209892099020991209922099320994209952099620997209982099921000210012100221003210042100521006210072100821009210102101121012210132101421015210162101721018210192102021021210222102321024210252102621027210282102921030210312103221033210342103521036210372103821039210402104121042210432104421045210462104721048210492105021051210522105321054210552105621057210582105921060210612106221063210642106521066210672106821069210702107121072210732107421075210762107721078210792108021081210822108321084210852108621087210882108921090210912109221093210942109521096210972109821099211002110121102211032110421105211062110721108211092111021111211122111321114211152111621117211182111921120211212112221123211242112521126211272112821129211302113121132211332113421135211362113721138211392114021141211422114321144211452114621147211482114921150211512115221153211542115521156211572115821159211602116121162211632116421165211662116721168211692117021171211722117321174211752117621177211782117921180211812118221183211842118521186211872118821189211902119121192211932119421195211962119721198211992120021201212022120321204212052120621207212082120921210212112121221213212142121521216212172121821219212202122121222212232122421225212262122721228212292123021231212322123321234212352123621237212382123921240212412124221243212442124521246212472124821249212502125121252212532125421255212562125721258212592126021261212622126321264212652126621267212682126921270212712127221273212742127521276212772127821279212802128121282212832128421285212862128721288212892129021291212922129321294212952129621297212982129921300213012130221303213042130521306213072130821309213102131121312213132131421315213162131721318213192132021321213222132321324213252132621327213282132921330213312133221333213342133521336213372133821339213402134121342213432134421345213462134721348213492135021351213522135321354213552135621357213582135921360213612136221363213642136521366213672136821369213702137121372213732137421375213762137721378213792138021381213822138321384213852138621387213882138921390213912139221393213942139521396213972139821399214002140121402214032140421405214062140721408214092141021411214122141321414214152141621417214182141921420214212142221423214242142521426214272142821429214302143121432214332143421435214362143721438214392144021441214422144321444214452144621447214482144921450214512145221453214542145521456214572145821459214602146121462214632146421465214662146721468214692147021471214722147321474214752147621477214782147921480214812148221483214842148521486214872148821489214902149121492214932149421495214962149721498214992150021501215022150321504215052150621507215082150921510215112151221513215142151521516215172151821519215202152121522215232152421525215262152721528215292153021531215322153321534215352153621537215382153921540215412154221543215442154521546215472154821549215502155121552215532155421555215562155721558215592156021561215622156321564215652156621567215682156921570215712157221573215742157521576215772157821579215802158121582215832158421585215862158721588215892159021591215922159321594215952159621597215982159921600216012160221603216042160521606216072160821609216102161121612216132161421615216162161721618216192162021621216222162321624216252162621627216282162921630216312163221633216342163521636216372163821639216402164121642216432164421645216462164721648216492165021651216522165321654216552165621657216582165921660216612166221663216642166521666216672166821669216702167121672216732167421675216762167721678216792168021681216822168321684216852168621687216882168921690216912169221693216942169521696216972169821699217002170121702217032170421705217062170721708217092171021711217122171321714217152171621717217182171921720217212172221723217242172521726217272172821729217302173121732217332173421735217362173721738217392174021741217422174321744217452174621747217482174921750217512175221753217542175521756217572175821759217602176121762217632176421765217662176721768217692177021771217722177321774217752177621777217782177921780217812178221783217842178521786217872178821789217902179121792217932179421795217962179721798217992180021801218022180321804218052180621807218082180921810218112181221813218142181521816218172181821819218202182121822218232182421825218262182721828218292183021831218322183321834218352183621837218382183921840218412184221843218442184521846218472184821849218502185121852218532185421855218562185721858218592186021861218622186321864218652186621867218682186921870218712187221873218742187521876218772187821879218802188121882218832188421885218862188721888218892189021891218922189321894218952189621897218982189921900219012190221903219042190521906219072190821909219102191121912219132191421915219162191721918219192192021921219222192321924219252192621927219282192921930219312193221933219342193521936219372193821939219402194121942219432194421945219462194721948219492195021951219522195321954219552195621957219582195921960219612196221963219642196521966219672196821969219702197121972219732197421975219762197721978219792198021981219822198321984219852198621987219882198921990219912199221993219942199521996219972199821999220002200122002220032200422005220062200722008220092201022011220122201322014220152201622017220182201922020220212202222023220242202522026220272202822029220302203122032220332203422035220362203722038220392204022041220422204322044220452204622047220482204922050220512205222053220542205522056220572205822059220602206122062220632206422065220662206722068220692207022071220722207322074220752207622077220782207922080220812208222083220842208522086220872208822089220902209122092220932209422095220962209722098220992210022101221022210322104221052210622107221082210922110221112211222113221142211522116221172211822119221202212122122221232212422125221262212722128221292213022131221322213322134221352213622137221382213922140221412214222143221442214522146221472214822149221502215122152221532215422155221562215722158221592216022161221622216322164221652216622167221682216922170221712217222173221742217522176221772217822179221802218122182221832218422185221862218722188221892219022191221922219322194221952219622197221982219922200222012220222203222042220522206222072220822209222102221122212222132221422215222162221722218222192222022221222222222322224222252222622227222282222922230222312223222233222342223522236222372223822239222402224122242222432224422245222462224722248222492225022251222522225322254222552225622257222582225922260222612226222263222642226522266222672226822269222702227122272222732227422275222762227722278222792228022281222822228322284222852228622287222882228922290222912229222293222942229522296222972229822299223002230122302223032230422305223062230722308223092231022311223122231322314223152231622317223182231922320223212232222323223242232522326223272232822329223302233122332223332233422335223362233722338223392234022341223422234322344223452234622347223482234922350223512235222353223542235522356223572235822359223602236122362223632236422365223662236722368223692237022371223722237322374223752237622377223782237922380223812238222383223842238522386223872238822389223902239122392223932239422395223962239722398223992240022401224022240322404224052240622407224082240922410224112241222413224142241522416224172241822419224202242122422224232242422425224262242722428224292243022431224322243322434224352243622437224382243922440224412244222443224442244522446224472244822449224502245122452224532245422455224562245722458224592246022461224622246322464224652246622467224682246922470224712247222473224742247522476224772247822479224802248122482224832248422485224862248722488224892249022491224922249322494224952249622497224982249922500225012250222503225042250522506225072250822509225102251122512225132251422515225162251722518225192252022521225222252322524225252252622527225282252922530225312253222533225342253522536225372253822539225402254122542225432254422545225462254722548225492255022551225522255322554225552255622557225582255922560225612256222563225642256522566225672256822569225702257122572225732257422575225762257722578225792258022581225822258322584225852258622587225882258922590225912259222593225942259522596225972259822599226002260122602226032260422605226062260722608226092261022611226122261322614226152261622617226182261922620226212262222623226242262522626226272262822629226302263122632226332263422635226362263722638226392264022641226422264322644226452264622647226482264922650226512265222653226542265522656226572265822659226602266122662226632266422665226662266722668226692267022671226722267322674226752267622677226782267922680226812268222683226842268522686226872268822689226902269122692226932269422695226962269722698226992270022701227022270322704227052270622707227082270922710227112271222713227142271522716227172271822719227202272122722227232272422725227262272722728227292273022731227322273322734227352273622737227382273922740227412274222743227442274522746227472274822749227502275122752227532275422755227562275722758227592276022761227622276322764227652276622767227682276922770227712277222773227742277522776227772277822779227802278122782227832278422785227862278722788227892279022791227922279322794227952279622797227982279922800228012280222803228042280522806228072280822809228102281122812228132281422815228162281722818228192282022821228222282322824228252282622827228282282922830228312283222833228342283522836228372283822839228402284122842228432284422845228462284722848228492285022851228522285322854228552285622857228582285922860228612286222863228642286522866228672286822869228702287122872228732287422875228762287722878228792288022881228822288322884228852288622887228882288922890228912289222893228942289522896228972289822899229002290122902229032290422905229062290722908229092291022911229122291322914229152291622917229182291922920229212292222923229242292522926229272292822929229302293122932229332293422935229362293722938229392294022941229422294322944229452294622947229482294922950229512295222953229542295522956229572295822959229602296122962229632296422965229662296722968229692297022971229722297322974229752297622977229782297922980229812298222983229842298522986229872298822989229902299122992229932299422995229962299722998229992300023001230022300323004230052300623007230082300923010230112301223013230142301523016230172301823019230202302123022230232302423025230262302723028230292303023031230322303323034230352303623037230382303923040230412304223043230442304523046230472304823049230502305123052230532305423055230562305723058230592306023061230622306323064230652306623067230682306923070230712307223073230742307523076230772307823079230802308123082230832308423085230862308723088230892309023091230922309323094230952309623097230982309923100231012310223103231042310523106231072310823109231102311123112231132311423115231162311723118231192312023121231222312323124231252312623127231282312923130231312313223133231342313523136231372313823139231402314123142231432314423145231462314723148231492315023151231522315323154231552315623157231582315923160231612316223163231642316523166231672316823169231702317123172231732317423175231762317723178231792318023181231822318323184231852318623187231882318923190231912319223193231942319523196231972319823199232002320123202232032320423205232062320723208232092321023211232122321323214232152321623217232182321923220232212322223223232242322523226232272322823229232302323123232232332323423235232362323723238232392324023241232422324323244232452324623247232482324923250232512325223253232542325523256232572325823259232602326123262232632326423265232662326723268232692327023271232722327323274232752327623277232782327923280232812328223283232842328523286232872328823289232902329123292232932329423295232962329723298232992330023301233022330323304233052330623307233082330923310233112331223313233142331523316233172331823319233202332123322233232332423325233262332723328233292333023331233322333323334233352333623337233382333923340233412334223343233442334523346233472334823349233502335123352233532335423355233562335723358233592336023361233622336323364233652336623367233682336923370233712337223373233742337523376233772337823379233802338123382233832338423385233862338723388233892339023391233922339323394233952339623397233982339923400234012340223403234042340523406234072340823409234102341123412234132341423415234162341723418234192342023421234222342323424234252342623427234282342923430234312343223433234342343523436234372343823439234402344123442234432344423445234462344723448234492345023451234522345323454234552345623457234582345923460234612346223463234642346523466234672346823469234702347123472234732347423475234762347723478234792348023481234822348323484234852348623487234882348923490234912349223493234942349523496234972349823499235002350123502235032350423505235062350723508235092351023511235122351323514235152351623517235182351923520235212352223523235242352523526235272352823529235302353123532235332353423535235362353723538235392354023541235422354323544235452354623547235482354923550235512355223553235542355523556235572355823559235602356123562235632356423565235662356723568235692357023571235722357323574235752357623577235782357923580235812358223583235842358523586235872358823589235902359123592235932359423595235962359723598235992360023601236022360323604236052360623607236082360923610236112361223613236142361523616236172361823619236202362123622236232362423625236262362723628236292363023631236322363323634236352363623637236382363923640236412364223643236442364523646236472364823649236502365123652236532365423655236562365723658236592366023661236622366323664236652366623667236682366923670236712367223673236742367523676236772367823679236802368123682236832368423685236862368723688236892369023691236922369323694236952369623697236982369923700237012370223703237042370523706237072370823709237102371123712237132371423715237162371723718237192372023721237222372323724237252372623727237282372923730237312373223733237342373523736237372373823739237402374123742237432374423745237462374723748237492375023751237522375323754237552375623757237582375923760237612376223763237642376523766237672376823769237702377123772237732377423775237762377723778237792378023781237822378323784237852378623787237882378923790237912379223793237942379523796237972379823799238002380123802238032380423805238062380723808238092381023811238122381323814238152381623817238182381923820238212382223823238242382523826238272382823829238302383123832238332383423835238362383723838238392384023841238422384323844238452384623847238482384923850238512385223853238542385523856238572385823859238602386123862238632386423865238662386723868238692387023871238722387323874238752387623877238782387923880238812388223883238842388523886238872388823889238902389123892238932389423895238962389723898238992390023901239022390323904239052390623907239082390923910239112391223913239142391523916239172391823919239202392123922239232392423925239262392723928239292393023931239322393323934239352393623937239382393923940239412394223943239442394523946239472394823949239502395123952239532395423955239562395723958239592396023961239622396323964239652396623967239682396923970239712397223973239742397523976239772397823979239802398123982239832398423985239862398723988239892399023991239922399323994239952399623997239982399924000240012400224003240042400524006240072400824009240102401124012240132401424015240162401724018240192402024021240222402324024240252402624027240282402924030240312403224033240342403524036240372403824039240402404124042240432404424045240462404724048240492405024051240522405324054240552405624057240582405924060240612406224063240642406524066240672406824069240702407124072240732407424075240762407724078240792408024081240822408324084240852408624087240882408924090240912409224093240942409524096240972409824099241002410124102241032410424105241062410724108241092411024111241122411324114241152411624117241182411924120241212412224123241242412524126241272412824129241302413124132241332413424135241362413724138241392414024141241422414324144241452414624147241482414924150241512415224153241542415524156241572415824159241602416124162241632416424165241662416724168241692417024171241722417324174241752417624177241782417924180241812418224183241842418524186241872418824189241902419124192241932419424195241962419724198241992420024201242022420324204242052420624207242082420924210242112421224213242142421524216242172421824219242202422124222242232422424225242262422724228242292423024231242322423324234242352423624237242382423924240242412424224243242442424524246242472424824249242502425124252242532425424255242562425724258242592426024261242622426324264242652426624267242682426924270242712427224273242742427524276242772427824279242802428124282242832428424285242862428724288242892429024291242922429324294242952429624297242982429924300243012430224303243042430524306243072430824309243102431124312243132431424315243162431724318243192432024321243222432324324243252432624327243282432924330243312433224333243342433524336243372433824339243402434124342243432434424345243462434724348243492435024351243522435324354243552435624357243582435924360243612436224363243642436524366243672436824369243702437124372243732437424375243762437724378243792438024381243822438324384243852438624387243882438924390243912439224393243942439524396243972439824399244002440124402244032440424405244062440724408244092441024411244122441324414244152441624417244182441924420244212442224423244242442524426244272442824429244302443124432244332443424435244362443724438244392444024441244422444324444244452444624447244482444924450244512445224453244542445524456244572445824459244602446124462244632446424465244662446724468244692447024471244722447324474244752447624477244782447924480244812448224483244842448524486244872448824489244902449124492244932449424495244962449724498244992450024501245022450324504245052450624507245082450924510245112451224513245142451524516245172451824519245202452124522245232452424525245262452724528245292453024531245322453324534245352453624537245382453924540245412454224543245442454524546245472454824549245502455124552245532455424555245562455724558245592456024561245622456324564245652456624567245682456924570245712457224573245742457524576245772457824579245802458124582245832458424585245862458724588245892459024591245922459324594245952459624597245982459924600246012460224603246042460524606246072460824609246102461124612246132461424615246162461724618246192462024621246222462324624246252462624627246282462924630246312463224633246342463524636246372463824639246402464124642246432464424645246462464724648246492465024651246522465324654246552465624657246582465924660246612466224663246642466524666246672466824669246702467124672246732467424675246762467724678246792468024681246822468324684246852468624687246882468924690246912469224693246942469524696246972469824699247002470124702247032470424705247062470724708247092471024711247122471324714247152471624717247182471924720247212472224723247242472524726247272472824729247302473124732247332473424735247362473724738247392474024741247422474324744247452474624747247482474924750247512475224753247542475524756247572475824759247602476124762247632476424765247662476724768247692477024771247722477324774247752477624777247782477924780247812478224783247842478524786247872478824789247902479124792247932479424795247962479724798247992480024801248022480324804248052480624807248082480924810248112481224813248142481524816248172481824819248202482124822248232482424825248262482724828248292483024831248322483324834248352483624837248382483924840248412484224843248442484524846248472484824849248502485124852248532485424855248562485724858248592486024861248622486324864248652486624867248682486924870248712487224873248742487524876248772487824879248802488124882248832488424885248862488724888248892489024891248922489324894248952489624897248982489924900249012490224903249042490524906249072490824909249102491124912249132491424915249162491724918249192492024921249222492324924249252492624927249282492924930249312493224933249342493524936249372493824939249402494124942249432494424945249462494724948249492495024951249522495324954249552495624957249582495924960249612496224963249642496524966249672496824969249702497124972249732497424975249762497724978249792498024981249822498324984249852498624987249882498924990249912499224993249942499524996249972499824999250002500125002250032500425005250062500725008250092501025011250122501325014250152501625017250182501925020250212502225023250242502525026250272502825029250302503125032250332503425035250362503725038250392504025041250422504325044250452504625047250482504925050250512505225053250542505525056250572505825059250602506125062250632506425065250662506725068250692507025071250722507325074250752507625077250782507925080250812508225083250842508525086250872508825089250902509125092250932509425095250962509725098250992510025101251022510325104251052510625107251082510925110251112511225113251142511525116251172511825119251202512125122251232512425125251262512725128251292513025131251322513325134251352513625137251382513925140251412514225143251442514525146251472514825149251502515125152251532515425155251562515725158251592516025161251622516325164251652516625167251682516925170251712517225173251742517525176251772517825179251802518125182251832518425185251862518725188251892519025191251922519325194251952519625197251982519925200252012520225203252042520525206252072520825209252102521125212252132521425215252162521725218252192522025221252222522325224252252522625227252282522925230252312523225233252342523525236252372523825239252402524125242252432524425245252462524725248252492525025251252522525325254252552525625257252582525925260252612526225263252642526525266252672526825269252702527125272252732527425275252762527725278252792528025281252822528325284252852528625287252882528925290252912529225293252942529525296252972529825299253002530125302253032530425305253062530725308253092531025311253122531325314253152531625317253182531925320253212532225323253242532525326253272532825329253302533125332253332533425335253362533725338253392534025341253422534325344253452534625347253482534925350253512535225353253542535525356253572535825359253602536125362253632536425365253662536725368253692537025371253722537325374253752537625377253782537925380253812538225383253842538525386253872538825389253902539125392253932539425395253962539725398253992540025401254022540325404254052540625407254082540925410254112541225413254142541525416254172541825419254202542125422254232542425425254262542725428254292543025431254322543325434254352543625437254382543925440254412544225443254442544525446254472544825449254502545125452254532545425455254562545725458254592546025461254622546325464254652546625467254682546925470254712547225473254742547525476254772547825479254802548125482254832548425485254862548725488254892549025491254922549325494254952549625497254982549925500255012550225503255042550525506255072550825509255102551125512255132551425515255162551725518255192552025521255222552325524255252552625527255282552925530255312553225533255342553525536255372553825539255402554125542255432554425545255462554725548255492555025551255522555325554255552555625557255582555925560255612556225563255642556525566255672556825569255702557125572255732557425575255762557725578255792558025581255822558325584255852558625587255882558925590255912559225593255942559525596255972559825599256002560125602256032560425605256062560725608256092561025611256122561325614256152561625617256182561925620256212562225623256242562525626256272562825629256302563125632256332563425635256362563725638256392564025641256422564325644256452564625647256482564925650256512565225653256542565525656256572565825659256602566125662256632566425665256662566725668256692567025671256722567325674256752567625677256782567925680256812568225683256842568525686256872568825689256902569125692256932569425695256962569725698256992570025701257022570325704257052570625707257082570925710257112571225713257142571525716257172571825719257202572125722257232572425725257262572725728257292573025731257322573325734257352573625737257382573925740257412574225743257442574525746257472574825749257502575125752257532575425755257562575725758257592576025761257622576325764257652576625767257682576925770257712577225773257742577525776257772577825779257802578125782257832578425785257862578725788257892579025791257922579325794257952579625797257982579925800258012580225803258042580525806258072580825809258102581125812258132581425815258162581725818258192582025821258222582325824258252582625827258282582925830258312583225833258342583525836258372583825839258402584125842258432584425845258462584725848258492585025851258522585325854258552585625857258582585925860258612586225863258642586525866258672586825869258702587125872258732587425875258762587725878258792588025881258822588325884258852588625887258882588925890258912589225893258942589525896258972589825899259002590125902259032590425905259062590725908259092591025911259122591325914259152591625917259182591925920259212592225923259242592525926259272592825929259302593125932259332593425935259362593725938259392594025941259422594325944259452594625947259482594925950259512595225953259542595525956259572595825959259602596125962259632596425965259662596725968259692597025971259722597325974259752597625977259782597925980259812598225983259842598525986259872598825989259902599125992259932599425995259962599725998259992600026001260022600326004260052600626007260082600926010260112601226013260142601526016260172601826019260202602126022260232602426025260262602726028260292603026031260322603326034260352603626037260382603926040260412604226043260442604526046260472604826049260502605126052260532605426055260562605726058260592606026061260622606326064260652606626067260682606926070260712607226073260742607526076260772607826079260802608126082260832608426085260862608726088260892609026091260922609326094260952609626097260982609926100261012610226103261042610526106261072610826109261102611126112261132611426115261162611726118261192612026121261222612326124261252612626127261282612926130261312613226133261342613526136261372613826139261402614126142261432614426145261462614726148261492615026151261522615326154261552615626157261582615926160261612616226163261642616526166261672616826169261702617126172261732617426175261762617726178261792618026181261822618326184261852618626187261882618926190261912619226193261942619526196261972619826199262002620126202262032620426205262062620726208262092621026211262122621326214262152621626217262182621926220262212622226223262242622526226262272622826229262302623126232262332623426235262362623726238262392624026241262422624326244262452624626247262482624926250262512625226253262542625526256262572625826259262602626126262262632626426265262662626726268262692627026271262722627326274262752627626277262782627926280262812628226283262842628526286262872628826289262902629126292262932629426295262962629726298262992630026301263022630326304263052630626307263082630926310263112631226313263142631526316263172631826319263202632126322263232632426325263262632726328263292633026331263322633326334263352633626337263382633926340263412634226343263442634526346263472634826349263502635126352263532635426355263562635726358263592636026361263622636326364263652636626367263682636926370263712637226373263742637526376263772637826379263802638126382263832638426385263862638726388263892639026391263922639326394263952639626397263982639926400264012640226403264042640526406264072640826409264102641126412264132641426415264162641726418264192642026421264222642326424264252642626427264282642926430264312643226433264342643526436264372643826439264402644126442264432644426445264462644726448264492645026451264522645326454264552645626457264582645926460264612646226463264642646526466264672646826469264702647126472264732647426475264762647726478264792648026481264822648326484264852648626487264882648926490264912649226493264942649526496264972649826499265002650126502265032650426505265062650726508265092651026511265122651326514265152651626517265182651926520265212652226523265242652526526265272652826529265302653126532265332653426535265362653726538265392654026541265422654326544265452654626547265482654926550265512655226553265542655526556265572655826559265602656126562265632656426565265662656726568265692657026571265722657326574265752657626577265782657926580265812658226583265842658526586265872658826589265902659126592265932659426595265962659726598265992660026601266022660326604266052660626607266082660926610266112661226613266142661526616266172661826619266202662126622266232662426625266262662726628266292663026631266322663326634266352663626637266382663926640266412664226643266442664526646266472664826649266502665126652266532665426655266562665726658266592666026661266622666326664266652666626667266682666926670266712667226673266742667526676266772667826679266802668126682266832668426685266862668726688266892669026691266922669326694266952669626697266982669926700267012670226703267042670526706267072670826709267102671126712267132671426715267162671726718267192672026721267222672326724267252672626727267282672926730267312673226733267342673526736267372673826739267402674126742267432674426745267462674726748267492675026751267522675326754267552675626757267582675926760267612676226763267642676526766267672676826769267702677126772267732677426775267762677726778267792678026781267822678326784267852678626787267882678926790267912679226793267942679526796267972679826799268002680126802268032680426805268062680726808268092681026811268122681326814268152681626817268182681926820268212682226823268242682526826268272682826829268302683126832268332683426835268362683726838268392684026841268422684326844268452684626847268482684926850268512685226853268542685526856268572685826859268602686126862268632686426865268662686726868268692687026871268722687326874268752687626877268782687926880268812688226883268842688526886268872688826889268902689126892268932689426895268962689726898268992690026901269022690326904269052690626907269082690926910269112691226913269142691526916269172691826919269202692126922269232692426925269262692726928269292693026931269322693326934269352693626937269382693926940269412694226943269442694526946269472694826949269502695126952269532695426955269562695726958269592696026961269622696326964269652696626967269682696926970269712697226973269742697526976269772697826979269802698126982269832698426985269862698726988269892699026991269922699326994269952699626997269982699927000270012700227003270042700527006270072700827009270102701127012270132701427015270162701727018270192702027021270222702327024270252702627027270282702927030270312703227033270342703527036270372703827039270402704127042270432704427045270462704727048270492705027051270522705327054270552705627057270582705927060270612706227063270642706527066270672706827069270702707127072270732707427075270762707727078270792708027081270822708327084270852708627087270882708927090270912709227093270942709527096270972709827099271002710127102271032710427105271062710727108271092711027111271122711327114271152711627117271182711927120271212712227123271242712527126271272712827129271302713127132271332713427135271362713727138271392714027141271422714327144271452714627147271482714927150271512715227153271542715527156271572715827159271602716127162271632716427165271662716727168271692717027171271722717327174271752717627177271782717927180271812718227183271842718527186271872718827189271902719127192271932719427195271962719727198271992720027201272022720327204272052720627207272082720927210272112721227213272142721527216272172721827219272202722127222272232722427225272262722727228272292723027231272322723327234272352723627237272382723927240272412724227243272442724527246272472724827249272502725127252272532725427255272562725727258272592726027261272622726327264272652726627267272682726927270272712727227273272742727527276272772727827279272802728127282272832728427285272862728727288272892729027291272922729327294272952729627297272982729927300273012730227303273042730527306273072730827309273102731127312273132731427315273162731727318273192732027321273222732327324273252732627327273282732927330273312733227333273342733527336273372733827339273402734127342273432734427345273462734727348273492735027351273522735327354273552735627357273582735927360273612736227363273642736527366273672736827369273702737127372273732737427375273762737727378273792738027381273822738327384273852738627387273882738927390273912739227393273942739527396273972739827399274002740127402274032740427405274062740727408274092741027411274122741327414274152741627417274182741927420274212742227423274242742527426274272742827429274302743127432274332743427435274362743727438274392744027441274422744327444274452744627447274482744927450274512745227453274542745527456274572745827459274602746127462274632746427465274662746727468274692747027471274722747327474274752747627477274782747927480274812748227483274842748527486274872748827489274902749127492274932749427495274962749727498274992750027501275022750327504275052750627507275082750927510275112751227513275142751527516275172751827519275202752127522275232752427525275262752727528275292753027531275322753327534275352753627537275382753927540275412754227543275442754527546275472754827549275502755127552275532755427555275562755727558275592756027561275622756327564275652756627567275682756927570275712757227573275742757527576275772757827579275802758127582275832758427585275862758727588275892759027591275922759327594275952759627597275982759927600276012760227603276042760527606276072760827609276102761127612276132761427615276162761727618276192762027621276222762327624276252762627627276282762927630276312763227633276342763527636276372763827639276402764127642276432764427645276462764727648276492765027651276522765327654276552765627657276582765927660276612766227663276642766527666276672766827669276702767127672276732767427675276762767727678276792768027681276822768327684276852768627687276882768927690276912769227693276942769527696276972769827699277002770127702277032770427705277062770727708277092771027711277122771327714277152771627717277182771927720277212772227723277242772527726277272772827729277302773127732277332773427735277362773727738277392774027741277422774327744277452774627747277482774927750277512775227753277542775527756277572775827759277602776127762277632776427765277662776727768277692777027771277722777327774277752777627777277782777927780277812778227783277842778527786277872778827789277902779127792277932779427795277962779727798277992780027801278022780327804278052780627807278082780927810278112781227813278142781527816278172781827819278202782127822278232782427825278262782727828278292783027831278322783327834278352783627837278382783927840278412784227843278442784527846278472784827849278502785127852278532785427855278562785727858278592786027861278622786327864278652786627867278682786927870278712787227873278742787527876278772787827879278802788127882278832788427885278862788727888278892789027891278922789327894278952789627897278982789927900279012790227903279042790527906279072790827909279102791127912279132791427915279162791727918279192792027921279222792327924279252792627927279282792927930279312793227933279342793527936279372793827939279402794127942279432794427945279462794727948279492795027951279522795327954279552795627957279582795927960279612796227963279642796527966279672796827969279702797127972279732797427975279762797727978279792798027981279822798327984279852798627987279882798927990279912799227993279942799527996279972799827999280002800128002280032800428005280062800728008280092801028011280122801328014280152801628017280182801928020280212802228023280242802528026280272802828029280302803128032280332803428035280362803728038280392804028041280422804328044280452804628047280482804928050280512805228053280542805528056280572805828059280602806128062280632806428065280662806728068280692807028071280722807328074280752807628077280782807928080280812808228083280842808528086280872808828089280902809128092280932809428095280962809728098280992810028101281022810328104281052810628107281082810928110281112811228113281142811528116281172811828119281202812128122281232812428125281262812728128281292813028131281322813328134281352813628137281382813928140281412814228143281442814528146281472814828149281502815128152281532815428155281562815728158281592816028161281622816328164281652816628167281682816928170281712817228173281742817528176281772817828179281802818128182281832818428185281862818728188281892819028191281922819328194281952819628197281982819928200282012820228203282042820528206282072820828209282102821128212282132821428215282162821728218282192822028221282222822328224282252822628227282282822928230282312823228233282342823528236282372823828239282402824128242282432824428245282462824728248282492825028251282522825328254282552825628257282582825928260282612826228263282642826528266282672826828269282702827128272282732827428275282762827728278282792828028281282822828328284282852828628287282882828928290282912829228293282942829528296282972829828299283002830128302283032830428305283062830728308283092831028311283122831328314283152831628317283182831928320283212832228323283242832528326283272832828329283302833128332283332833428335283362833728338283392834028341283422834328344283452834628347283482834928350283512835228353283542835528356283572835828359283602836128362283632836428365283662836728368283692837028371283722837328374283752837628377283782837928380283812838228383283842838528386283872838828389283902839128392283932839428395283962839728398283992840028401284022840328404284052840628407284082840928410284112841228413284142841528416284172841828419284202842128422284232842428425284262842728428284292843028431284322843328434284352843628437284382843928440284412844228443284442844528446284472844828449284502845128452284532845428455284562845728458284592846028461284622846328464284652846628467284682846928470284712847228473284742847528476284772847828479284802848128482284832848428485284862848728488284892849028491284922849328494284952849628497284982849928500285012850228503285042850528506285072850828509285102851128512285132851428515285162851728518285192852028521285222852328524285252852628527285282852928530285312853228533285342853528536285372853828539285402854128542285432854428545285462854728548285492855028551285522855328554285552855628557285582855928560285612856228563285642856528566285672856828569285702857128572285732857428575285762857728578285792858028581285822858328584285852858628587285882858928590285912859228593285942859528596285972859828599286002860128602286032860428605286062860728608286092861028611286122861328614286152861628617286182861928620286212862228623286242862528626286272862828629286302863128632286332863428635286362863728638286392864028641286422864328644286452864628647286482864928650286512865228653286542865528656286572865828659286602866128662286632866428665286662866728668286692867028671286722867328674286752867628677286782867928680286812868228683286842868528686286872868828689286902869128692286932869428695286962869728698286992870028701287022870328704287052870628707287082870928710287112871228713287142871528716287172871828719287202872128722287232872428725287262872728728287292873028731287322873328734287352873628737287382873928740287412874228743287442874528746287472874828749287502875128752287532875428755287562875728758287592876028761287622876328764287652876628767287682876928770287712877228773287742877528776287772877828779287802878128782287832878428785287862878728788287892879028791287922879328794287952879628797287982879928800288012880228803288042880528806288072880828809288102881128812288132881428815288162881728818288192882028821288222882328824288252882628827288282882928830288312883228833288342883528836288372883828839288402884128842288432884428845288462884728848288492885028851288522885328854288552885628857288582885928860288612886228863288642886528866288672886828869288702887128872288732887428875288762887728878288792888028881288822888328884288852888628887288882888928890288912889228893288942889528896288972889828899289002890128902289032890428905289062890728908289092891028911289122891328914289152891628917289182891928920289212892228923289242892528926289272892828929289302893128932289332893428935289362893728938289392894028941289422894328944289452894628947289482894928950289512895228953289542895528956289572895828959289602896128962289632896428965289662896728968289692897028971289722897328974289752897628977289782897928980289812898228983289842898528986289872898828989289902899128992289932899428995289962899728998289992900029001290022900329004290052900629007290082900929010290112901229013290142901529016290172901829019290202902129022290232902429025290262902729028290292903029031290322903329034290352903629037290382903929040290412904229043290442904529046290472904829049290502905129052290532905429055290562905729058290592906029061290622906329064290652906629067290682906929070290712907229073290742907529076290772907829079290802908129082290832908429085290862908729088290892909029091290922909329094290952909629097290982909929100291012910229103291042910529106291072910829109291102911129112291132911429115291162911729118291192912029121291222912329124291252912629127291282912929130291312913229133291342913529136291372913829139291402914129142291432914429145291462914729148291492915029151291522915329154291552915629157291582915929160291612916229163291642916529166291672916829169291702917129172291732917429175291762917729178291792918029181291822918329184291852918629187291882918929190291912919229193291942919529196291972919829199292002920129202292032920429205292062920729208292092921029211292122921329214292152921629217292182921929220292212922229223292242922529226292272922829229292302923129232292332923429235292362923729238292392924029241292422924329244292452924629247292482924929250292512925229253292542925529256292572925829259292602926129262292632926429265292662926729268292692927029271292722927329274292752927629277292782927929280292812928229283292842928529286292872928829289292902929129292292932929429295292962929729298292992930029301293022930329304293052930629307293082930929310293112931229313293142931529316293172931829319293202932129322293232932429325293262932729328293292933029331293322933329334293352933629337293382933929340293412934229343293442934529346293472934829349293502935129352293532935429355293562935729358293592936029361293622936329364293652936629367293682936929370293712937229373293742937529376293772937829379293802938129382293832938429385293862938729388293892939029391293922939329394293952939629397293982939929400294012940229403294042940529406294072940829409294102941129412294132941429415294162941729418294192942029421294222942329424294252942629427294282942929430294312943229433294342943529436294372943829439294402944129442294432944429445294462944729448294492945029451294522945329454294552945629457294582945929460294612946229463294642946529466294672946829469294702947129472294732947429475294762947729478294792948029481294822948329484294852948629487294882948929490294912949229493294942949529496294972949829499295002950129502295032950429505295062950729508295092951029511295122951329514295152951629517295182951929520295212952229523295242952529526295272952829529295302953129532295332953429535295362953729538295392954029541295422954329544295452954629547295482954929550295512955229553295542955529556295572955829559295602956129562295632956429565295662956729568295692957029571295722957329574295752957629577295782957929580295812958229583295842958529586295872958829589295902959129592295932959429595295962959729598295992960029601296022960329604296052960629607296082960929610296112961229613296142961529616296172961829619296202962129622296232962429625296262962729628296292963029631296322963329634296352963629637296382963929640296412964229643296442964529646296472964829649296502965129652296532965429655296562965729658296592966029661296622966329664296652966629667296682966929670296712967229673296742967529676296772967829679296802968129682296832968429685296862968729688296892969029691296922969329694296952969629697296982969929700297012970229703297042970529706297072970829709297102971129712297132971429715297162971729718297192972029721297222972329724297252972629727297282972929730297312973229733297342973529736297372973829739297402974129742297432974429745297462974729748297492975029751297522975329754297552975629757297582975929760297612976229763297642976529766297672976829769297702977129772297732977429775297762977729778297792978029781297822978329784297852978629787297882978929790297912979229793297942979529796297972979829799298002980129802298032980429805298062980729808298092981029811298122981329814298152981629817298182981929820298212982229823298242982529826298272982829829298302983129832298332983429835298362983729838298392984029841298422984329844298452984629847298482984929850298512985229853298542985529856298572985829859298602986129862298632986429865298662986729868298692987029871298722987329874298752987629877298782987929880298812988229883298842988529886298872988829889298902989129892298932989429895298962989729898298992990029901299022990329904299052990629907299082990929910299112991229913299142991529916299172991829919299202992129922299232992429925299262992729928299292993029931299322993329934299352993629937299382993929940299412994229943299442994529946299472994829949299502995129952299532995429955299562995729958299592996029961299622996329964299652996629967299682996929970299712997229973299742997529976299772997829979299802998129982299832998429985299862998729988299892999029991299922999329994299952999629997299982999930000300013000230003300043000530006300073000830009300103001130012300133001430015300163001730018300193002030021300223002330024300253002630027300283002930030300313003230033300343003530036300373003830039300403004130042300433004430045300463004730048300493005030051300523005330054300553005630057300583005930060300613006230063300643006530066300673006830069300703007130072300733007430075300763007730078300793008030081300823008330084300853008630087300883008930090300913009230093300943009530096300973009830099301003010130102301033010430105301063010730108301093011030111301123011330114301153011630117301183011930120301213012230123301243012530126301273012830129301303013130132301333013430135301363013730138301393014030141301423014330144301453014630147301483014930150301513015230153301543015530156301573015830159301603016130162301633016430165301663016730168301693017030171301723017330174301753017630177301783017930180301813018230183301843018530186301873018830189301903019130192301933019430195301963019730198301993020030201302023020330204302053020630207302083020930210302113021230213302143021530216302173021830219302203022130222302233022430225302263022730228302293023030231302323023330234302353023630237302383023930240302413024230243302443024530246302473024830249302503025130252302533025430255302563025730258302593026030261302623026330264302653026630267302683026930270302713027230273302743027530276302773027830279302803028130282302833028430285302863028730288302893029030291302923029330294302953029630297302983029930300303013030230303303043030530306303073030830309303103031130312303133031430315303163031730318303193032030321303223032330324303253032630327303283032930330303313033230333303343033530336303373033830339303403034130342303433034430345303463034730348303493035030351303523035330354303553035630357303583035930360303613036230363303643036530366303673036830369303703037130372303733037430375303763037730378303793038030381303823038330384303853038630387303883038930390303913039230393303943039530396303973039830399304003040130402304033040430405304063040730408304093041030411304123041330414304153041630417304183041930420304213042230423304243042530426304273042830429304303043130432304333043430435304363043730438304393044030441304423044330444304453044630447304483044930450304513045230453304543045530456304573045830459304603046130462304633046430465304663046730468304693047030471304723047330474304753047630477304783047930480304813048230483304843048530486304873048830489304903049130492304933049430495304963049730498304993050030501305023050330504305053050630507305083050930510305113051230513305143051530516305173051830519305203052130522305233052430525305263052730528305293053030531305323053330534305353053630537305383053930540305413054230543305443054530546305473054830549305503055130552305533055430555305563055730558305593056030561305623056330564305653056630567305683056930570305713057230573305743057530576305773057830579305803058130582305833058430585305863058730588305893059030591305923059330594305953059630597305983059930600306013060230603306043060530606306073060830609306103061130612306133061430615306163061730618306193062030621306223062330624306253062630627306283062930630306313063230633306343063530636306373063830639306403064130642306433064430645306463064730648306493065030651306523065330654306553065630657306583065930660306613066230663306643066530666306673066830669306703067130672306733067430675306763067730678306793068030681306823068330684306853068630687306883068930690306913069230693306943069530696306973069830699307003070130702307033070430705307063070730708307093071030711307123071330714307153071630717307183071930720307213072230723307243072530726307273072830729307303073130732307333073430735307363073730738307393074030741307423074330744307453074630747307483074930750307513075230753307543075530756307573075830759307603076130762307633076430765307663076730768307693077030771307723077330774307753077630777307783077930780307813078230783307843078530786307873078830789307903079130792307933079430795307963079730798307993080030801308023080330804308053080630807308083080930810308113081230813308143081530816308173081830819308203082130822308233082430825308263082730828308293083030831308323083330834308353083630837308383083930840308413084230843308443084530846308473084830849308503085130852308533085430855308563085730858308593086030861308623086330864308653086630867308683086930870308713087230873308743087530876308773087830879308803088130882308833088430885308863088730888308893089030891308923089330894308953089630897308983089930900309013090230903309043090530906309073090830909309103091130912309133091430915309163091730918309193092030921309223092330924309253092630927309283092930930309313093230933309343093530936309373093830939309403094130942309433094430945309463094730948309493095030951309523095330954309553095630957309583095930960309613096230963309643096530966309673096830969309703097130972309733097430975309763097730978309793098030981309823098330984309853098630987309883098930990309913099230993309943099530996309973099830999310003100131002310033100431005310063100731008310093101031011310123101331014310153101631017310183101931020310213102231023310243102531026310273102831029310303103131032310333103431035310363103731038310393104031041310423104331044310453104631047310483104931050310513105231053310543105531056310573105831059310603106131062310633106431065310663106731068310693107031071310723107331074310753107631077310783107931080310813108231083310843108531086310873108831089310903109131092310933109431095310963109731098310993110031101311023110331104311053110631107311083110931110311113111231113311143111531116311173111831119311203112131122311233112431125311263112731128311293113031131311323113331134311353113631137311383113931140311413114231143311443114531146311473114831149311503115131152311533115431155311563115731158311593116031161311623116331164311653116631167311683116931170311713117231173311743117531176311773117831179311803118131182311833118431185311863118731188311893119031191311923119331194311953119631197311983119931200312013120231203312043120531206312073120831209312103121131212312133121431215312163121731218312193122031221312223122331224312253122631227312283122931230312313123231233312343123531236312373123831239312403124131242312433124431245312463124731248312493125031251312523125331254312553125631257312583125931260312613126231263312643126531266312673126831269312703127131272312733127431275312763127731278312793128031281312823128331284312853128631287312883128931290312913129231293312943129531296312973129831299313003130131302313033130431305313063130731308313093131031311313123131331314313153131631317313183131931320313213132231323313243132531326313273132831329313303133131332313333133431335313363133731338313393134031341313423134331344313453134631347313483134931350313513135231353313543135531356313573135831359313603136131362313633136431365313663136731368313693137031371313723137331374313753137631377313783137931380313813138231383313843138531386313873138831389313903139131392313933139431395313963139731398313993140031401314023140331404314053140631407314083140931410314113141231413314143141531416314173141831419314203142131422314233142431425314263142731428314293143031431314323143331434314353143631437314383143931440314413144231443314443144531446314473144831449314503145131452314533145431455314563145731458314593146031461314623146331464314653146631467314683146931470314713147231473314743147531476314773147831479314803148131482314833148431485314863148731488314893149031491314923149331494314953149631497314983149931500315013150231503315043150531506315073150831509315103151131512315133151431515315163151731518315193152031521315223152331524315253152631527315283152931530315313153231533315343153531536315373153831539315403154131542315433154431545315463154731548315493155031551315523155331554315553155631557315583155931560315613156231563315643156531566315673156831569315703157131572315733157431575315763157731578315793158031581315823158331584315853158631587315883158931590315913159231593315943159531596315973159831599316003160131602316033160431605316063160731608316093161031611316123161331614316153161631617316183161931620316213162231623316243162531626316273162831629316303163131632316333163431635316363163731638316393164031641316423164331644316453164631647316483164931650316513165231653316543165531656316573165831659316603166131662316633166431665316663166731668316693167031671316723167331674316753167631677316783167931680316813168231683316843168531686316873168831689316903169131692316933169431695316963169731698316993170031701317023170331704317053170631707317083170931710317113171231713317143171531716317173171831719317203172131722317233172431725317263172731728317293173031731317323173331734317353173631737317383173931740317413174231743317443174531746317473174831749317503175131752317533175431755317563175731758317593176031761317623176331764317653176631767317683176931770317713177231773317743177531776317773177831779317803178131782317833178431785317863178731788317893179031791317923179331794317953179631797317983179931800318013180231803318043180531806318073180831809318103181131812318133181431815318163181731818318193182031821318223182331824318253182631827318283182931830318313183231833318343183531836318373183831839318403184131842318433184431845318463184731848318493185031851318523185331854318553185631857318583185931860318613186231863318643186531866318673186831869318703187131872318733187431875318763187731878318793188031881318823188331884318853188631887318883188931890318913189231893318943189531896318973189831899319003190131902319033190431905319063190731908319093191031911319123191331914319153191631917319183191931920319213192231923319243192531926319273192831929319303193131932319333193431935319363193731938319393194031941319423194331944319453194631947319483194931950319513195231953319543195531956319573195831959319603196131962319633196431965319663196731968319693197031971319723197331974319753197631977319783197931980319813198231983319843198531986319873198831989319903199131992319933199431995319963199731998319993200032001320023200332004320053200632007320083200932010320113201232013320143201532016320173201832019320203202132022320233202432025320263202732028320293203032031320323203332034320353203632037320383203932040320413204232043320443204532046320473204832049320503205132052320533205432055320563205732058320593206032061320623206332064320653206632067320683206932070320713207232073320743207532076320773207832079320803208132082320833208432085320863208732088320893209032091320923209332094320953209632097320983209932100321013210232103321043210532106321073210832109321103211132112321133211432115321163211732118321193212032121321223212332124321253212632127321283212932130321313213232133321343213532136321373213832139321403214132142321433214432145321463214732148321493215032151321523215332154321553215632157321583215932160321613216232163321643216532166321673216832169321703217132172321733217432175321763217732178321793218032181321823218332184321853218632187321883218932190321913219232193321943219532196321973219832199322003220132202322033220432205322063220732208322093221032211322123221332214322153221632217322183221932220322213222232223322243222532226322273222832229322303223132232322333223432235322363223732238322393224032241322423224332244322453224632247322483224932250322513225232253322543225532256322573225832259322603226132262322633226432265322663226732268322693227032271322723227332274322753227632277322783227932280322813228232283322843228532286322873228832289322903229132292322933229432295322963229732298322993230032301323023230332304323053230632307323083230932310323113231232313323143231532316323173231832319323203232132322323233232432325323263232732328323293233032331323323233332334323353233632337323383233932340323413234232343323443234532346323473234832349323503235132352323533235432355323563235732358323593236032361323623236332364323653236632367323683236932370323713237232373323743237532376323773237832379323803238132382323833238432385323863238732388323893239032391323923239332394323953239632397323983239932400324013240232403324043240532406324073240832409324103241132412324133241432415324163241732418324193242032421324223242332424324253242632427324283242932430324313243232433324343243532436324373243832439324403244132442324433244432445324463244732448324493245032451324523245332454324553245632457324583245932460324613246232463324643246532466324673246832469324703247132472324733247432475324763247732478324793248032481324823248332484324853248632487324883248932490324913249232493324943249532496324973249832499325003250132502325033250432505325063250732508325093251032511325123251332514325153251632517325183251932520325213252232523325243252532526325273252832529325303253132532325333253432535325363253732538325393254032541325423254332544325453254632547325483254932550325513255232553325543255532556325573255832559325603256132562325633256432565325663256732568325693257032571325723257332574325753257632577325783257932580325813258232583325843258532586325873258832589325903259132592325933259432595325963259732598325993260032601326023260332604326053260632607326083260932610326113261232613326143261532616326173261832619326203262132622326233262432625326263262732628326293263032631326323263332634326353263632637326383263932640326413264232643326443264532646326473264832649326503265132652326533265432655326563265732658326593266032661326623266332664326653266632667326683266932670326713267232673326743267532676326773267832679326803268132682326833268432685326863268732688326893269032691326923269332694326953269632697326983269932700327013270232703327043270532706327073270832709327103271132712327133271432715327163271732718327193272032721327223272332724327253272632727327283272932730327313273232733327343273532736327373273832739327403274132742327433274432745327463274732748327493275032751327523275332754327553275632757327583275932760327613276232763327643276532766327673276832769327703277132772327733277432775327763277732778327793278032781327823278332784327853278632787327883278932790327913279232793327943279532796327973279832799328003280132802328033280432805328063280732808328093281032811328123281332814328153281632817328183281932820328213282232823328243282532826328273282832829328303283132832328333283432835328363283732838328393284032841328423284332844328453284632847328483284932850328513285232853328543285532856328573285832859328603286132862328633286432865328663286732868328693287032871328723287332874328753287632877328783287932880328813288232883328843288532886328873288832889328903289132892328933289432895328963289732898328993290032901329023290332904329053290632907329083290932910329113291232913329143291532916329173291832919329203292132922329233292432925329263292732928329293293032931329323293332934329353293632937329383293932940329413294232943329443294532946329473294832949329503295132952329533295432955329563295732958329593296032961329623296332964329653296632967329683296932970329713297232973329743297532976329773297832979329803298132982329833298432985329863298732988329893299032991329923299332994329953299632997329983299933000330013300233003330043300533006330073300833009330103301133012330133301433015330163301733018330193302033021330223302333024330253302633027330283302933030330313303233033330343303533036330373303833039330403304133042330433304433045330463304733048330493305033051330523305333054330553305633057330583305933060330613306233063330643306533066330673306833069330703307133072330733307433075330763307733078330793308033081330823308333084330853308633087330883308933090330913309233093330943309533096330973309833099331003310133102331033310433105331063310733108331093311033111331123311333114331153311633117331183311933120331213312233123331243312533126331273312833129331303313133132331333313433135331363313733138331393314033141331423314333144331453314633147331483314933150331513315233153331543315533156331573315833159331603316133162331633316433165331663316733168331693317033171331723317333174331753317633177331783317933180331813318233183331843318533186331873318833189331903319133192331933319433195331963319733198331993320033201332023320333204332053320633207332083320933210332113321233213332143321533216332173321833219332203322133222332233322433225332263322733228332293323033231332323323333234332353323633237332383323933240332413324233243332443324533246332473324833249332503325133252332533325433255332563325733258332593326033261332623326333264332653326633267332683326933270332713327233273332743327533276332773327833279332803328133282332833328433285332863328733288332893329033291332923329333294332953329633297332983329933300333013330233303333043330533306333073330833309333103331133312333133331433315333163331733318333193332033321333223332333324333253332633327333283332933330333313333233333333343333533336333373333833339333403334133342333433334433345333463334733348333493335033351333523335333354333553335633357333583335933360333613336233363333643336533366333673336833369333703337133372333733337433375333763337733378333793338033381333823338333384333853338633387333883338933390333913339233393333943339533396333973339833399334003340133402334033340433405334063340733408334093341033411334123341333414334153341633417334183341933420334213342233423334243342533426334273342833429334303343133432334333343433435334363343733438334393344033441334423344333444334453344633447334483344933450334513345233453334543345533456334573345833459334603346133462334633346433465334663346733468334693347033471334723347333474334753347633477334783347933480334813348233483334843348533486334873348833489334903349133492334933349433495334963349733498334993350033501335023350333504335053350633507335083350933510335113351233513335143351533516335173351833519335203352133522335233352433525335263352733528335293353033531335323353333534335353353633537335383353933540335413354233543335443354533546335473354833549335503355133552335533355433555335563355733558335593356033561335623356333564335653356633567335683356933570335713357233573335743357533576335773357833579335803358133582335833358433585335863358733588335893359033591335923359333594335953359633597335983359933600336013360233603336043360533606336073360833609336103361133612336133361433615336163361733618336193362033621336223362333624336253362633627336283362933630336313363233633336343363533636336373363833639336403364133642336433364433645336463364733648336493365033651336523365333654336553365633657336583365933660336613366233663336643366533666336673366833669336703367133672336733367433675336763367733678336793368033681336823368333684336853368633687336883368933690336913369233693336943369533696336973369833699337003370133702337033370433705337063370733708337093371033711337123371333714337153371633717337183371933720337213372233723337243372533726337273372833729337303373133732337333373433735337363373733738337393374033741337423374333744337453374633747337483374933750337513375233753337543375533756337573375833759337603376133762337633376433765337663376733768337693377033771337723377333774337753377633777337783377933780337813378233783337843378533786337873378833789337903379133792337933379433795337963379733798337993380033801338023380333804338053380633807338083380933810338113381233813338143381533816338173381833819338203382133822338233382433825338263382733828338293383033831338323383333834338353383633837338383383933840338413384233843338443384533846338473384833849338503385133852338533385433855338563385733858338593386033861338623386333864338653386633867338683386933870338713387233873338743387533876338773387833879338803388133882338833388433885338863388733888338893389033891338923389333894338953389633897338983389933900339013390233903339043390533906339073390833909339103391133912339133391433915339163391733918339193392033921339223392333924339253392633927339283392933930339313393233933339343393533936339373393833939339403394133942339433394433945339463394733948339493395033951339523395333954339553395633957339583395933960339613396233963339643396533966339673396833969339703397133972339733397433975339763397733978339793398033981339823398333984339853398633987339883398933990339913399233993339943399533996339973399833999340003400134002340033400434005340063400734008340093401034011340123401334014340153401634017340183401934020340213402234023340243402534026340273402834029340303403134032340333403434035340363403734038340393404034041340423404334044340453404634047340483404934050340513405234053340543405534056340573405834059340603406134062340633406434065340663406734068340693407034071340723407334074340753407634077340783407934080340813408234083340843408534086340873408834089340903409134092340933409434095340963409734098340993410034101341023410334104341053410634107341083410934110341113411234113341143411534116341173411834119341203412134122341233412434125341263412734128341293413034131341323413334134341353413634137341383413934140341413414234143341443414534146341473414834149341503415134152341533415434155341563415734158341593416034161341623416334164341653416634167341683416934170341713417234173341743417534176341773417834179341803418134182341833418434185341863418734188341893419034191341923419334194341953419634197341983419934200342013420234203342043420534206342073420834209342103421134212342133421434215342163421734218342193422034221342223422334224342253422634227342283422934230342313423234233342343423534236342373423834239342403424134242342433424434245342463424734248342493425034251342523425334254342553425634257342583425934260342613426234263342643426534266342673426834269342703427134272342733427434275342763427734278342793428034281342823428334284342853428634287342883428934290342913429234293342943429534296342973429834299343003430134302343033430434305343063430734308343093431034311343123431334314343153431634317343183431934320343213432234323343243432534326343273432834329343303433134332343333433434335343363433734338343393434034341343423434334344343453434634347343483434934350343513435234353343543435534356343573435834359343603436134362343633436434365343663436734368343693437034371343723437334374343753437634377343783437934380343813438234383343843438534386343873438834389343903439134392343933439434395343963439734398343993440034401344023440334404344053440634407344083440934410344113441234413344143441534416344173441834419344203442134422344233442434425344263442734428344293443034431344323443334434344353443634437344383443934440344413444234443344443444534446344473444834449344503445134452344533445434455344563445734458344593446034461344623446334464344653446634467344683446934470344713447234473344743447534476344773447834479344803448134482344833448434485344863448734488344893449034491344923449334494344953449634497344983449934500345013450234503345043450534506345073450834509345103451134512345133451434515345163451734518345193452034521345223452334524345253452634527345283452934530345313453234533345343453534536345373453834539345403454134542345433454434545345463454734548345493455034551345523455334554345553455634557345583455934560345613456234563345643456534566345673456834569345703457134572345733457434575345763457734578345793458034581345823458334584345853458634587345883458934590345913459234593345943459534596345973459834599346003460134602346033460434605346063460734608346093461034611346123461334614346153461634617346183461934620346213462234623346243462534626346273462834629346303463134632346333463434635346363463734638346393464034641346423464334644346453464634647346483464934650346513465234653346543465534656346573465834659346603466134662346633466434665346663466734668346693467034671346723467334674346753467634677346783467934680346813468234683346843468534686346873468834689346903469134692346933469434695346963469734698346993470034701347023470334704347053470634707347083470934710347113471234713347143471534716347173471834719347203472134722347233472434725347263472734728347293473034731347323473334734347353473634737347383473934740347413474234743347443474534746347473474834749347503475134752347533475434755347563475734758347593476034761347623476334764347653476634767347683476934770347713477234773347743477534776347773477834779347803478134782347833478434785347863478734788347893479034791347923479334794347953479634797347983479934800348013480234803348043480534806348073480834809348103481134812348133481434815348163481734818348193482034821348223482334824348253482634827348283482934830348313483234833348343483534836348373483834839348403484134842348433484434845348463484734848348493485034851348523485334854348553485634857348583485934860348613486234863348643486534866348673486834869348703487134872348733487434875348763487734878348793488034881348823488334884348853488634887348883488934890348913489234893348943489534896348973489834899349003490134902349033490434905349063490734908349093491034911349123491334914349153491634917349183491934920349213492234923349243492534926349273492834929349303493134932349333493434935349363493734938349393494034941349423494334944349453494634947349483494934950349513495234953349543495534956349573495834959349603496134962349633496434965349663496734968349693497034971349723497334974349753497634977349783497934980349813498234983349843498534986349873498834989349903499134992349933499434995349963499734998349993500035001350023500335004350053500635007350083500935010350113501235013350143501535016350173501835019350203502135022350233502435025350263502735028350293503035031350323503335034350353503635037350383503935040350413504235043350443504535046350473504835049350503505135052350533505435055350563505735058350593506035061350623506335064350653506635067350683506935070350713507235073350743507535076350773507835079350803508135082350833508435085350863508735088350893509035091350923509335094350953509635097350983509935100351013510235103351043510535106351073510835109351103511135112351133511435115351163511735118351193512035121351223512335124351253512635127351283512935130351313513235133351343513535136351373513835139351403514135142351433514435145351463514735148351493515035151351523515335154351553515635157351583515935160351613516235163351643516535166351673516835169351703517135172351733517435175351763517735178351793518035181351823518335184351853518635187351883518935190351913519235193351943519535196351973519835199352003520135202352033520435205352063520735208352093521035211352123521335214352153521635217352183521935220352213522235223352243522535226352273522835229352303523135232352333523435235352363523735238352393524035241352423524335244352453524635247352483524935250352513525235253352543525535256352573525835259352603526135262352633526435265352663526735268352693527035271352723527335274352753527635277352783527935280352813528235283352843528535286352873528835289352903529135292352933529435295352963529735298352993530035301353023530335304353053530635307353083530935310353113531235313353143531535316353173531835319353203532135322353233532435325353263532735328353293533035331353323533335334353353533635337353383533935340353413534235343353443534535346353473534835349353503535135352353533535435355353563535735358353593536035361353623536335364353653536635367353683536935370353713537235373353743537535376353773537835379353803538135382353833538435385353863538735388353893539035391353923539335394353953539635397353983539935400354013540235403354043540535406354073540835409354103541135412354133541435415354163541735418354193542035421354223542335424354253542635427354283542935430354313543235433354343543535436354373543835439354403544135442354433544435445354463544735448354493545035451354523545335454354553545635457354583545935460354613546235463354643546535466354673546835469354703547135472354733547435475354763547735478354793548035481354823548335484354853548635487354883548935490354913549235493354943549535496354973549835499355003550135502355033550435505355063550735508355093551035511355123551335514355153551635517355183551935520355213552235523355243552535526355273552835529355303553135532355333553435535355363553735538355393554035541355423554335544355453554635547355483554935550355513555235553355543555535556355573555835559355603556135562355633556435565355663556735568355693557035571355723557335574355753557635577355783557935580355813558235583355843558535586355873558835589355903559135592355933559435595355963559735598355993560035601356023560335604356053560635607356083560935610356113561235613356143561535616356173561835619356203562135622356233562435625356263562735628356293563035631356323563335634356353563635637356383563935640356413564235643356443564535646356473564835649356503565135652356533565435655356563565735658356593566035661356623566335664356653566635667356683566935670356713567235673356743567535676356773567835679356803568135682356833568435685356863568735688356893569035691356923569335694356953569635697356983569935700357013570235703357043570535706357073570835709357103571135712357133571435715357163571735718357193572035721357223572335724357253572635727357283572935730357313573235733357343573535736357373573835739357403574135742357433574435745357463574735748357493575035751357523575335754357553575635757357583575935760357613576235763357643576535766357673576835769357703577135772357733577435775357763577735778357793578035781357823578335784357853578635787357883578935790357913579235793357943579535796357973579835799358003580135802358033580435805358063580735808358093581035811358123581335814358153581635817358183581935820358213582235823358243582535826358273582835829358303583135832358333583435835358363583735838358393584035841358423584335844358453584635847358483584935850358513585235853358543585535856358573585835859358603586135862358633586435865358663586735868358693587035871358723587335874358753587635877358783587935880358813588235883358843588535886358873588835889358903589135892358933589435895358963589735898358993590035901359023590335904359053590635907359083590935910359113591235913359143591535916359173591835919359203592135922359233592435925359263592735928359293593035931359323593335934359353593635937359383593935940359413594235943359443594535946359473594835949359503595135952359533595435955359563595735958359593596035961359623596335964359653596635967359683596935970359713597235973359743597535976359773597835979359803598135982359833598435985359863598735988359893599035991359923599335994359953599635997359983599936000360013600236003360043600536006360073600836009360103601136012360133601436015360163601736018360193602036021360223602336024360253602636027360283602936030360313603236033360343603536036360373603836039360403604136042360433604436045360463604736048360493605036051360523605336054360553605636057360583605936060360613606236063360643606536066360673606836069360703607136072360733607436075360763607736078360793608036081360823608336084360853608636087360883608936090360913609236093360943609536096360973609836099361003610136102361033610436105361063610736108361093611036111361123611336114361153611636117361183611936120361213612236123361243612536126361273612836129361303613136132361333613436135361363613736138361393614036141361423614336144361453614636147361483614936150361513615236153361543615536156361573615836159361603616136162361633616436165361663616736168361693617036171361723617336174361753617636177361783617936180361813618236183361843618536186361873618836189361903619136192361933619436195361963619736198361993620036201362023620336204362053620636207362083620936210362113621236213362143621536216362173621836219362203622136222362233622436225362263622736228362293623036231362323623336234362353623636237362383623936240362413624236243362443624536246362473624836249362503625136252362533625436255362563625736258362593626036261362623626336264362653626636267362683626936270362713627236273362743627536276362773627836279362803628136282362833628436285362863628736288362893629036291362923629336294362953629636297362983629936300363013630236303363043630536306363073630836309363103631136312363133631436315363163631736318363193632036321363223632336324363253632636327363283632936330363313633236333363343633536336363373633836339363403634136342363433634436345363463634736348363493635036351363523635336354363553635636357363583635936360363613636236363363643636536366363673636836369363703637136372363733637436375363763637736378363793638036381363823638336384363853638636387363883638936390363913639236393363943639536396363973639836399364003640136402364033640436405364063640736408364093641036411364123641336414364153641636417364183641936420364213642236423364243642536426364273642836429364303643136432364333643436435364363643736438364393644036441364423644336444364453644636447364483644936450364513645236453364543645536456364573645836459364603646136462364633646436465364663646736468364693647036471364723647336474364753647636477364783647936480364813648236483364843648536486364873648836489364903649136492364933649436495364963649736498364993650036501365023650336504365053650636507365083650936510365113651236513365143651536516365173651836519365203652136522365233652436525365263652736528365293653036531365323653336534365353653636537365383653936540365413654236543365443654536546365473654836549365503655136552365533655436555365563655736558365593656036561365623656336564365653656636567365683656936570365713657236573365743657536576365773657836579365803658136582365833658436585365863658736588365893659036591365923659336594365953659636597365983659936600366013660236603366043660536606366073660836609366103661136612366133661436615366163661736618366193662036621366223662336624366253662636627366283662936630366313663236633366343663536636366373663836639366403664136642366433664436645366463664736648366493665036651366523665336654366553665636657366583665936660366613666236663366643666536666366673666836669366703667136672366733667436675366763667736678366793668036681366823668336684366853668636687366883668936690366913669236693366943669536696366973669836699367003670136702367033670436705367063670736708367093671036711367123671336714367153671636717367183671936720367213672236723367243672536726367273672836729367303673136732367333673436735367363673736738367393674036741367423674336744367453674636747367483674936750367513675236753367543675536756367573675836759367603676136762367633676436765367663676736768367693677036771367723677336774367753677636777367783677936780367813678236783367843678536786367873678836789367903679136792367933679436795367963679736798367993680036801368023680336804368053680636807368083680936810368113681236813368143681536816368173681836819368203682136822368233682436825368263682736828368293683036831368323683336834368353683636837368383683936840368413684236843368443684536846368473684836849368503685136852368533685436855368563685736858368593686036861368623686336864368653686636867368683686936870368713687236873368743687536876368773687836879368803688136882368833688436885368863688736888368893689036891368923689336894368953689636897368983689936900369013690236903369043690536906369073690836909369103691136912369133691436915369163691736918369193692036921369223692336924369253692636927369283692936930369313693236933369343693536936369373693836939369403694136942369433694436945369463694736948369493695036951369523695336954369553695636957369583695936960369613696236963369643696536966369673696836969369703697136972369733697436975369763697736978369793698036981369823698336984369853698636987369883698936990369913699236993369943699536996369973699836999370003700137002370033700437005370063700737008370093701037011370123701337014370153701637017370183701937020370213702237023370243702537026370273702837029370303703137032370333703437035370363703737038370393704037041370423704337044370453704637047370483704937050370513705237053370543705537056370573705837059370603706137062370633706437065370663706737068370693707037071370723707337074370753707637077370783707937080370813708237083370843708537086370873708837089370903709137092370933709437095370963709737098370993710037101371023710337104371053710637107371083710937110371113711237113371143711537116371173711837119371203712137122371233712437125371263712737128371293713037131371323713337134371353713637137371383713937140371413714237143371443714537146371473714837149371503715137152371533715437155371563715737158371593716037161371623716337164371653716637167371683716937170371713717237173371743717537176371773717837179371803718137182371833718437185371863718737188371893719037191371923719337194371953719637197371983719937200372013720237203372043720537206372073720837209372103721137212372133721437215372163721737218372193722037221372223722337224372253722637227372283722937230372313723237233372343723537236372373723837239372403724137242372433724437245372463724737248372493725037251372523725337254372553725637257372583725937260372613726237263372643726537266372673726837269372703727137272372733727437275372763727737278372793728037281372823728337284372853728637287372883728937290372913729237293372943729537296372973729837299373003730137302373033730437305373063730737308373093731037311373123731337314373153731637317373183731937320373213732237323373243732537326373273732837329373303733137332373333733437335373363733737338373393734037341373423734337344373453734637347373483734937350373513735237353373543735537356373573735837359373603736137362373633736437365373663736737368373693737037371373723737337374373753737637377373783737937380373813738237383373843738537386373873738837389373903739137392373933739437395373963739737398373993740037401374023740337404374053740637407374083740937410374113741237413374143741537416374173741837419374203742137422374233742437425374263742737428374293743037431374323743337434374353743637437374383743937440374413744237443374443744537446374473744837449374503745137452374533745437455374563745737458374593746037461374623746337464374653746637467374683746937470374713747237473374743747537476374773747837479374803748137482374833748437485374863748737488374893749037491374923749337494374953749637497374983749937500375013750237503375043750537506375073750837509375103751137512375133751437515375163751737518375193752037521375223752337524375253752637527375283752937530375313753237533375343753537536375373753837539375403754137542375433754437545375463754737548375493755037551375523755337554375553755637557375583755937560375613756237563375643756537566375673756837569375703757137572375733757437575375763757737578375793758037581375823758337584375853758637587375883758937590375913759237593375943759537596375973759837599376003760137602376033760437605376063760737608376093761037611376123761337614376153761637617376183761937620376213762237623376243762537626376273762837629376303763137632376333763437635376363763737638376393764037641376423764337644376453764637647376483764937650376513765237653376543765537656376573765837659376603766137662376633766437665376663766737668376693767037671376723767337674376753767637677376783767937680376813768237683376843768537686376873768837689376903769137692376933769437695376963769737698376993770037701377023770337704377053770637707377083770937710377113771237713377143771537716377173771837719377203772137722377233772437725377263772737728377293773037731377323773337734377353773637737377383773937740377413774237743377443774537746377473774837749377503775137752377533775437755377563775737758377593776037761377623776337764377653776637767377683776937770377713777237773377743777537776377773777837779377803778137782377833778437785377863778737788377893779037791377923779337794377953779637797377983779937800378013780237803378043780537806378073780837809378103781137812378133781437815378163781737818378193782037821378223782337824378253782637827378283782937830378313783237833378343783537836378373783837839378403784137842378433784437845378463784737848378493785037851378523785337854378553785637857378583785937860378613786237863378643786537866378673786837869378703787137872378733787437875378763787737878378793788037881378823788337884378853788637887378883788937890378913789237893378943789537896378973789837899379003790137902379033790437905379063790737908379093791037911379123791337914379153791637917379183791937920379213792237923379243792537926379273792837929379303793137932379333793437935379363793737938379393794037941379423794337944379453794637947379483794937950379513795237953379543795537956379573795837959379603796137962379633796437965379663796737968379693797037971379723797337974379753797637977379783797937980379813798237983379843798537986379873798837989379903799137992379933799437995379963799737998379993800038001380023800338004380053800638007380083800938010380113801238013380143801538016380173801838019380203802138022380233802438025380263802738028380293803038031380323803338034380353803638037380383803938040380413804238043380443804538046380473804838049380503805138052380533805438055380563805738058380593806038061380623806338064380653806638067380683806938070380713807238073380743807538076380773807838079380803808138082380833808438085380863808738088380893809038091380923809338094380953809638097380983809938100381013810238103381043810538106381073810838109381103811138112381133811438115381163811738118381193812038121381223812338124381253812638127381283812938130381313813238133381343813538136381373813838139381403814138142381433814438145381463814738148381493815038151381523815338154381553815638157381583815938160381613816238163381643816538166381673816838169381703817138172381733817438175381763817738178381793818038181381823818338184381853818638187381883818938190381913819238193381943819538196381973819838199382003820138202382033820438205382063820738208382093821038211382123821338214382153821638217382183821938220382213822238223382243822538226382273822838229382303823138232382333823438235382363823738238382393824038241382423824338244382453824638247382483824938250382513825238253382543825538256382573825838259382603826138262382633826438265382663826738268382693827038271382723827338274382753827638277382783827938280382813828238283382843828538286382873828838289382903829138292382933829438295382963829738298382993830038301383023830338304383053830638307383083830938310383113831238313383143831538316383173831838319383203832138322383233832438325383263832738328383293833038331383323833338334383353833638337383383833938340383413834238343383443834538346383473834838349383503835138352383533835438355383563835738358383593836038361383623836338364383653836638367383683836938370383713837238373383743837538376383773837838379383803838138382383833838438385383863838738388383893839038391383923839338394383953839638397383983839938400384013840238403384043840538406384073840838409384103841138412384133841438415384163841738418384193842038421384223842338424384253842638427384283842938430384313843238433384343843538436384373843838439384403844138442384433844438445384463844738448384493845038451384523845338454384553845638457384583845938460384613846238463384643846538466384673846838469384703847138472384733847438475384763847738478384793848038481384823848338484384853848638487384883848938490384913849238493384943849538496384973849838499385003850138502385033850438505385063850738508385093851038511385123851338514385153851638517385183851938520385213852238523385243852538526385273852838529385303853138532385333853438535385363853738538385393854038541385423854338544385453854638547385483854938550385513855238553385543855538556385573855838559385603856138562385633856438565385663856738568385693857038571385723857338574385753857638577385783857938580385813858238583385843858538586385873858838589385903859138592385933859438595385963859738598385993860038601386023860338604386053860638607386083860938610386113861238613386143861538616386173861838619386203862138622386233862438625386263862738628386293863038631386323863338634386353863638637386383863938640386413864238643386443864538646386473864838649386503865138652386533865438655386563865738658386593866038661386623866338664386653866638667386683866938670386713867238673386743867538676386773867838679386803868138682386833868438685386863868738688386893869038691386923869338694386953869638697386983869938700387013870238703387043870538706387073870838709387103871138712387133871438715387163871738718387193872038721387223872338724387253872638727387283872938730387313873238733387343873538736387373873838739387403874138742387433874438745387463874738748387493875038751387523875338754387553875638757387583875938760387613876238763387643876538766387673876838769387703877138772387733877438775387763877738778387793878038781387823878338784387853878638787387883878938790387913879238793387943879538796387973879838799388003880138802388033880438805388063880738808388093881038811388123881338814388153881638817388183881938820388213882238823388243882538826388273882838829388303883138832388333883438835388363883738838388393884038841388423884338844388453884638847388483884938850388513885238853388543885538856388573885838859388603886138862388633886438865388663886738868388693887038871388723887338874388753887638877388783887938880388813888238883388843888538886388873888838889388903889138892388933889438895388963889738898388993890038901389023890338904389053890638907389083890938910389113891238913389143891538916389173891838919389203892138922389233892438925389263892738928389293893038931389323893338934389353893638937389383893938940389413894238943389443894538946389473894838949389503895138952389533895438955389563895738958389593896038961389623896338964389653896638967389683896938970389713897238973389743897538976389773897838979389803898138982389833898438985389863898738988389893899038991389923899338994389953899638997389983899939000390013900239003390043900539006390073900839009390103901139012390133901439015390163901739018390193902039021390223902339024390253902639027390283902939030390313903239033390343903539036390373903839039390403904139042390433904439045390463904739048390493905039051390523905339054390553905639057390583905939060390613906239063390643906539066390673906839069390703907139072390733907439075390763907739078390793908039081390823908339084390853908639087390883908939090390913909239093390943909539096390973909839099391003910139102391033910439105391063910739108391093911039111391123911339114391153911639117391183911939120391213912239123391243912539126391273912839129391303913139132391333913439135391363913739138391393914039141391423914339144391453914639147391483914939150391513915239153391543915539156391573915839159391603916139162391633916439165391663916739168391693917039171391723917339174391753917639177391783917939180391813918239183391843918539186391873918839189391903919139192391933919439195391963919739198391993920039201392023920339204392053920639207392083920939210392113921239213392143921539216392173921839219392203922139222392233922439225392263922739228392293923039231392323923339234392353923639237392383923939240392413924239243392443924539246392473924839249392503925139252392533925439255392563925739258392593926039261392623926339264392653926639267392683926939270392713927239273392743927539276392773927839279392803928139282392833928439285392863928739288392893929039291392923929339294392953929639297392983929939300393013930239303393043930539306393073930839309393103931139312393133931439315393163931739318393193932039321393223932339324393253932639327393283932939330393313933239333393343933539336393373933839339393403934139342393433934439345393463934739348393493935039351393523935339354393553935639357393583935939360393613936239363393643936539366393673936839369393703937139372393733937439375393763937739378393793938039381393823938339384393853938639387393883938939390393913939239393393943939539396393973939839399394003940139402394033940439405394063940739408394093941039411394123941339414394153941639417394183941939420394213942239423394243942539426394273942839429394303943139432394333943439435394363943739438394393944039441394423944339444394453944639447394483944939450394513945239453394543945539456394573945839459394603946139462394633946439465394663946739468394693947039471394723947339474394753947639477394783947939480394813948239483394843948539486394873948839489394903949139492394933949439495394963949739498394993950039501395023950339504395053950639507395083950939510395113951239513395143951539516395173951839519395203952139522395233952439525395263952739528395293953039531395323953339534395353953639537395383953939540395413954239543395443954539546395473954839549395503955139552395533955439555395563955739558395593956039561395623956339564395653956639567395683956939570395713957239573395743957539576395773957839579395803958139582395833958439585395863958739588395893959039591395923959339594395953959639597395983959939600396013960239603396043960539606396073960839609396103961139612396133961439615396163961739618396193962039621396223962339624396253962639627396283962939630396313963239633396343963539636396373963839639396403964139642396433964439645396463964739648396493965039651396523965339654396553965639657396583965939660396613966239663396643966539666396673966839669396703967139672396733967439675396763967739678396793968039681396823968339684396853968639687396883968939690396913969239693396943969539696396973969839699397003970139702397033970439705397063970739708397093971039711397123971339714397153971639717397183971939720397213972239723397243972539726397273972839729397303973139732397333973439735397363973739738397393974039741397423974339744397453974639747397483974939750397513975239753397543975539756397573975839759397603976139762397633976439765397663976739768397693977039771397723977339774397753977639777397783977939780397813978239783397843978539786397873978839789397903979139792397933979439795397963979739798397993980039801398023980339804398053980639807398083980939810398113981239813398143981539816398173981839819398203982139822398233982439825398263982739828398293983039831398323983339834398353983639837398383983939840398413984239843398443984539846398473984839849398503985139852398533985439855398563985739858398593986039861398623986339864398653986639867398683986939870398713987239873398743987539876398773987839879398803988139882398833988439885398863988739888398893989039891398923989339894398953989639897398983989939900399013990239903399043990539906399073990839909399103991139912399133991439915399163991739918399193992039921399223992339924399253992639927399283992939930399313993239933399343993539936399373993839939399403994139942399433994439945399463994739948399493995039951399523995339954399553995639957399583995939960399613996239963399643996539966399673996839969399703997139972399733997439975399763997739978399793998039981399823998339984399853998639987399883998939990399913999239993399943999539996399973999839999400004000140002400034000440005400064000740008400094001040011400124001340014400154001640017400184001940020400214002240023400244002540026400274002840029400304003140032400334003440035400364003740038400394004040041400424004340044400454004640047400484004940050400514005240053400544005540056400574005840059400604006140062400634006440065400664006740068400694007040071400724007340074400754007640077400784007940080400814008240083400844008540086400874008840089400904009140092400934009440095400964009740098400994010040101401024010340104401054010640107401084010940110401114011240113401144011540116401174011840119401204012140122401234012440125401264012740128401294013040131401324013340134401354013640137401384013940140401414014240143401444014540146401474014840149401504015140152401534015440155401564015740158401594016040161401624016340164401654016640167401684016940170401714017240173401744017540176401774017840179401804018140182401834018440185401864018740188401894019040191401924019340194401954019640197401984019940200402014020240203402044020540206402074020840209402104021140212402134021440215402164021740218402194022040221402224022340224402254022640227402284022940230402314023240233402344023540236402374023840239402404024140242402434024440245402464024740248402494025040251402524025340254402554025640257402584025940260402614026240263402644026540266402674026840269402704027140272402734027440275402764027740278402794028040281402824028340284402854028640287402884028940290402914029240293402944029540296402974029840299403004030140302403034030440305403064030740308403094031040311403124031340314403154031640317403184031940320403214032240323403244032540326403274032840329403304033140332403334033440335403364033740338403394034040341403424034340344403454034640347403484034940350403514035240353403544035540356403574035840359403604036140362403634036440365403664036740368403694037040371403724037340374403754037640377403784037940380403814038240383403844038540386403874038840389403904039140392403934039440395403964039740398403994040040401404024040340404404054040640407404084040940410404114041240413404144041540416404174041840419404204042140422404234042440425404264042740428404294043040431404324043340434404354043640437404384043940440404414044240443404444044540446404474044840449404504045140452404534045440455404564045740458404594046040461404624046340464404654046640467404684046940470404714047240473404744047540476404774047840479404804048140482404834048440485404864048740488404894049040491404924049340494404954049640497404984049940500405014050240503405044050540506405074050840509405104051140512405134051440515405164051740518405194052040521405224052340524405254052640527405284052940530405314053240533405344053540536405374053840539405404054140542405434054440545405464054740548405494055040551405524055340554405554055640557405584055940560405614056240563405644056540566405674056840569405704057140572405734057440575405764057740578405794058040581405824058340584405854058640587405884058940590405914059240593405944059540596405974059840599406004060140602406034060440605406064060740608406094061040611406124061340614406154061640617406184061940620406214062240623406244062540626406274062840629406304063140632406334063440635406364063740638406394064040641406424064340644406454064640647406484064940650406514065240653406544065540656406574065840659406604066140662406634066440665406664066740668406694067040671406724067340674406754067640677406784067940680406814068240683406844068540686406874068840689406904069140692406934069440695406964069740698406994070040701407024070340704407054070640707407084070940710407114071240713407144071540716407174071840719407204072140722407234072440725407264072740728407294073040731407324073340734407354073640737407384073940740407414074240743407444074540746407474074840749407504075140752407534075440755407564075740758407594076040761407624076340764407654076640767407684076940770407714077240773407744077540776407774077840779407804078140782407834078440785407864078740788407894079040791407924079340794407954079640797407984079940800408014080240803408044080540806408074080840809408104081140812408134081440815408164081740818408194082040821408224082340824408254082640827408284082940830408314083240833408344083540836408374083840839408404084140842408434084440845408464084740848408494085040851408524085340854408554085640857408584085940860408614086240863408644086540866408674086840869408704087140872408734087440875408764087740878408794088040881408824088340884408854088640887408884088940890408914089240893408944089540896408974089840899409004090140902409034090440905409064090740908409094091040911409124091340914409154091640917409184091940920409214092240923409244092540926409274092840929409304093140932409334093440935409364093740938409394094040941409424094340944409454094640947409484094940950409514095240953409544095540956409574095840959409604096140962409634096440965409664096740968409694097040971409724097340974409754097640977409784097940980409814098240983409844098540986409874098840989409904099140992409934099440995409964099740998409994100041001410024100341004410054100641007410084100941010410114101241013410144101541016410174101841019410204102141022410234102441025410264102741028410294103041031410324103341034410354103641037410384103941040410414104241043410444104541046410474104841049410504105141052410534105441055410564105741058410594106041061410624106341064410654106641067410684106941070410714107241073410744107541076410774107841079410804108141082410834108441085410864108741088410894109041091410924109341094410954109641097410984109941100411014110241103411044110541106411074110841109411104111141112411134111441115411164111741118411194112041121411224112341124411254112641127411284112941130411314113241133411344113541136411374113841139411404114141142411434114441145411464114741148411494115041151411524115341154411554115641157411584115941160411614116241163411644116541166411674116841169411704117141172411734117441175411764117741178411794118041181411824118341184411854118641187411884118941190411914119241193411944119541196411974119841199412004120141202412034120441205412064120741208412094121041211412124121341214412154121641217412184121941220412214122241223412244122541226412274122841229412304123141232412334123441235412364123741238412394124041241412424124341244412454124641247412484124941250412514125241253412544125541256412574125841259412604126141262412634126441265412664126741268412694127041271412724127341274412754127641277412784127941280412814128241283412844128541286412874128841289412904129141292412934129441295412964129741298412994130041301413024130341304413054130641307413084130941310413114131241313413144131541316413174131841319413204132141322413234132441325413264132741328413294133041331413324133341334413354133641337413384133941340413414134241343413444134541346413474134841349413504135141352413534135441355413564135741358413594136041361413624136341364413654136641367413684136941370413714137241373413744137541376413774137841379413804138141382413834138441385413864138741388413894139041391413924139341394413954139641397413984139941400414014140241403414044140541406414074140841409414104141141412414134141441415414164141741418414194142041421414224142341424414254142641427414284142941430414314143241433414344143541436414374143841439414404144141442414434144441445414464144741448414494145041451414524145341454414554145641457414584145941460414614146241463414644146541466414674146841469414704147141472414734147441475414764147741478414794148041481414824148341484414854148641487414884148941490414914149241493414944149541496414974149841499415004150141502415034150441505415064150741508415094151041511415124151341514415154151641517415184151941520415214152241523415244152541526415274152841529415304153141532415334153441535415364153741538415394154041541415424154341544415454154641547415484154941550415514155241553415544155541556415574155841559415604156141562415634156441565415664156741568415694157041571415724157341574415754157641577415784157941580415814158241583415844158541586415874158841589415904159141592415934159441595415964159741598415994160041601416024160341604416054160641607416084160941610416114161241613416144161541616416174161841619416204162141622416234162441625416264162741628416294163041631416324163341634416354163641637416384163941640416414164241643416444164541646416474164841649416504165141652416534165441655416564165741658416594166041661416624166341664416654166641667416684166941670416714167241673416744167541676416774167841679416804168141682416834168441685416864168741688416894169041691416924169341694416954169641697416984169941700417014170241703417044170541706417074170841709417104171141712417134171441715417164171741718417194172041721417224172341724417254172641727417284172941730417314173241733417344173541736417374173841739417404174141742417434174441745417464174741748417494175041751417524175341754417554175641757417584175941760417614176241763417644176541766417674176841769417704177141772417734177441775417764177741778417794178041781417824178341784417854178641787417884178941790417914179241793417944179541796417974179841799418004180141802418034180441805418064180741808418094181041811418124181341814418154181641817418184181941820418214182241823418244182541826418274182841829418304183141832418334183441835418364183741838418394184041841418424184341844418454184641847418484184941850418514185241853418544185541856418574185841859418604186141862418634186441865418664186741868418694187041871418724187341874418754187641877418784187941880418814188241883418844188541886418874188841889418904189141892418934189441895418964189741898418994190041901419024190341904419054190641907419084190941910419114191241913419144191541916419174191841919419204192141922419234192441925419264192741928419294193041931419324193341934419354193641937419384193941940419414194241943419444194541946419474194841949419504195141952419534195441955419564195741958419594196041961419624196341964419654196641967419684196941970419714197241973419744197541976419774197841979419804198141982419834198441985419864198741988419894199041991419924199341994419954199641997419984199942000420014200242003420044200542006420074200842009420104201142012420134201442015420164201742018420194202042021420224202342024420254202642027420284202942030420314203242033420344203542036420374203842039420404204142042420434204442045420464204742048420494205042051420524205342054420554205642057420584205942060420614206242063420644206542066420674206842069420704207142072420734207442075420764207742078420794208042081420824208342084420854208642087420884208942090420914209242093420944209542096420974209842099421004210142102421034210442105421064210742108421094211042111421124211342114421154211642117421184211942120421214212242123421244212542126421274212842129421304213142132421334213442135421364213742138421394214042141421424214342144421454214642147421484214942150421514215242153421544215542156421574215842159421604216142162421634216442165421664216742168421694217042171421724217342174421754217642177421784217942180421814218242183421844218542186421874218842189421904219142192421934219442195421964219742198421994220042201422024220342204422054220642207422084220942210422114221242213422144221542216422174221842219422204222142222422234222442225422264222742228422294223042231422324223342234422354223642237422384223942240422414224242243422444224542246422474224842249422504225142252422534225442255422564225742258422594226042261422624226342264422654226642267422684226942270422714227242273422744227542276422774227842279422804228142282422834228442285422864228742288422894229042291422924229342294422954229642297422984229942300423014230242303423044230542306423074230842309423104231142312423134231442315423164231742318423194232042321423224232342324423254232642327423284232942330423314233242333423344233542336423374233842339423404234142342423434234442345423464234742348423494235042351423524235342354423554235642357423584235942360423614236242363423644236542366423674236842369423704237142372423734237442375423764237742378423794238042381423824238342384423854238642387423884238942390423914239242393423944239542396423974239842399424004240142402424034240442405424064240742408424094241042411424124241342414424154241642417424184241942420424214242242423424244242542426424274242842429424304243142432424334243442435424364243742438424394244042441424424244342444424454244642447424484244942450424514245242453424544245542456424574245842459424604246142462424634246442465424664246742468424694247042471424724247342474424754247642477424784247942480424814248242483424844248542486424874248842489424904249142492424934249442495424964249742498424994250042501425024250342504425054250642507425084250942510425114251242513425144251542516425174251842519425204252142522425234252442525425264252742528425294253042531425324253342534425354253642537425384253942540425414254242543425444254542546425474254842549425504255142552425534255442555425564255742558425594256042561425624256342564425654256642567425684256942570425714257242573425744257542576425774257842579425804258142582425834258442585425864258742588425894259042591425924259342594425954259642597425984259942600426014260242603426044260542606426074260842609426104261142612426134261442615426164261742618426194262042621426224262342624426254262642627426284262942630426314263242633426344263542636426374263842639426404264142642426434264442645426464264742648426494265042651426524265342654426554265642657426584265942660426614266242663426644266542666426674266842669426704267142672426734267442675426764267742678426794268042681426824268342684426854268642687426884268942690426914269242693426944269542696426974269842699427004270142702427034270442705427064270742708427094271042711427124271342714427154271642717427184271942720427214272242723427244272542726427274272842729427304273142732427334273442735427364273742738427394274042741427424274342744427454274642747427484274942750427514275242753427544275542756427574275842759427604276142762427634276442765427664276742768427694277042771427724277342774427754277642777427784277942780427814278242783427844278542786427874278842789427904279142792427934279442795427964279742798427994280042801428024280342804428054280642807428084280942810428114281242813428144281542816428174281842819428204282142822428234282442825428264282742828428294283042831428324283342834428354283642837428384283942840428414284242843428444284542846428474284842849428504285142852428534285442855428564285742858428594286042861428624286342864428654286642867428684286942870428714287242873428744287542876428774287842879428804288142882428834288442885428864288742888428894289042891428924289342894428954289642897428984289942900429014290242903429044290542906429074290842909429104291142912429134291442915429164291742918429194292042921429224292342924429254292642927429284292942930429314293242933429344293542936429374293842939429404294142942429434294442945429464294742948429494295042951429524295342954429554295642957429584295942960429614296242963429644296542966429674296842969429704297142972429734297442975429764297742978429794298042981429824298342984429854298642987429884298942990429914299242993429944299542996429974299842999430004300143002430034300443005430064300743008430094301043011430124301343014430154301643017430184301943020430214302243023430244302543026430274302843029430304303143032430334303443035430364303743038430394304043041430424304343044430454304643047430484304943050430514305243053430544305543056430574305843059430604306143062430634306443065430664306743068430694307043071430724307343074430754307643077430784307943080430814308243083430844308543086430874308843089430904309143092430934309443095430964309743098430994310043101431024310343104431054310643107431084310943110431114311243113431144311543116431174311843119431204312143122431234312443125431264312743128431294313043131431324313343134431354313643137431384313943140431414314243143431444314543146431474314843149431504315143152431534315443155431564315743158431594316043161431624316343164431654316643167431684316943170431714317243173431744317543176431774317843179431804318143182431834318443185431864318743188431894319043191431924319343194431954319643197431984319943200432014320243203432044320543206432074320843209432104321143212432134321443215432164321743218432194322043221432224322343224432254322643227432284322943230432314323243233432344323543236432374323843239432404324143242432434324443245432464324743248432494325043251432524325343254432554325643257432584325943260432614326243263432644326543266432674326843269432704327143272432734327443275432764327743278432794328043281432824328343284432854328643287432884328943290432914329243293432944329543296432974329843299433004330143302433034330443305433064330743308433094331043311433124331343314433154331643317433184331943320433214332243323433244332543326433274332843329433304333143332433334333443335433364333743338433394334043341433424334343344433454334643347433484334943350433514335243353433544335543356433574335843359433604336143362433634336443365433664336743368433694337043371433724337343374433754337643377433784337943380433814338243383433844338543386433874338843389433904339143392433934339443395433964339743398433994340043401434024340343404434054340643407434084340943410434114341243413434144341543416434174341843419434204342143422434234342443425434264342743428434294343043431434324343343434434354343643437434384343943440434414344243443434444344543446434474344843449434504345143452434534345443455434564345743458434594346043461434624346343464434654346643467434684346943470434714347243473434744347543476434774347843479434804348143482434834348443485434864348743488434894349043491434924349343494434954349643497434984349943500435014350243503435044350543506435074350843509435104351143512435134351443515435164351743518435194352043521435224352343524435254352643527435284352943530435314353243533435344353543536435374353843539435404354143542435434354443545435464354743548435494355043551435524355343554435554355643557435584355943560435614356243563435644356543566435674356843569435704357143572435734357443575435764357743578435794358043581435824358343584435854358643587435884358943590435914359243593435944359543596435974359843599436004360143602436034360443605436064360743608436094361043611436124361343614436154361643617436184361943620436214362243623436244362543626436274362843629436304363143632436334363443635436364363743638436394364043641436424364343644436454364643647436484364943650436514365243653436544365543656436574365843659436604366143662436634366443665436664366743668436694367043671436724367343674436754367643677436784367943680436814368243683436844368543686436874368843689436904369143692436934369443695436964369743698436994370043701437024370343704437054370643707437084370943710437114371243713437144371543716437174371843719437204372143722437234372443725437264372743728437294373043731437324373343734437354373643737437384373943740437414374243743437444374543746437474374843749437504375143752437534375443755437564375743758437594376043761437624376343764437654376643767437684376943770437714377243773437744377543776437774377843779437804378143782437834378443785437864378743788437894379043791437924379343794437954379643797437984379943800438014380243803438044380543806438074380843809438104381143812438134381443815438164381743818438194382043821438224382343824438254382643827438284382943830438314383243833438344383543836438374383843839438404384143842438434384443845438464384743848438494385043851438524385343854438554385643857438584385943860438614386243863438644386543866438674386843869438704387143872438734387443875438764387743878438794388043881438824388343884438854388643887438884388943890438914389243893438944389543896438974389843899439004390143902439034390443905439064390743908439094391043911439124391343914439154391643917439184391943920439214392243923439244392543926439274392843929439304393143932439334393443935439364393743938439394394043941439424394343944439454394643947439484394943950439514395243953439544395543956439574395843959439604396143962439634396443965439664396743968439694397043971439724397343974439754397643977439784397943980439814398243983439844398543986439874398843989439904399143992439934399443995439964399743998439994400044001440024400344004440054400644007440084400944010440114401244013440144401544016440174401844019440204402144022440234402444025440264402744028440294403044031440324403344034440354403644037440384403944040440414404244043440444404544046440474404844049440504405144052440534405444055440564405744058440594406044061440624406344064440654406644067440684406944070440714407244073440744407544076440774407844079440804408144082440834408444085440864408744088440894409044091440924409344094440954409644097440984409944100441014410244103441044410544106441074410844109441104411144112441134411444115441164411744118441194412044121441224412344124441254412644127441284412944130441314413244133441344413544136441374413844139441404414144142441434414444145441464414744148441494415044151441524415344154441554415644157441584415944160441614416244163441644416544166441674416844169441704417144172441734417444175441764417744178441794418044181441824418344184441854418644187441884418944190441914419244193441944419544196441974419844199442004420144202442034420444205442064420744208442094421044211442124421344214442154421644217442184421944220442214422244223442244422544226442274422844229442304423144232442334423444235442364423744238442394424044241442424424344244442454424644247442484424944250442514425244253442544425544256442574425844259442604426144262442634426444265442664426744268442694427044271442724427344274442754427644277442784427944280442814428244283442844428544286442874428844289442904429144292442934429444295442964429744298442994430044301443024430344304443054430644307443084430944310443114431244313443144431544316443174431844319443204432144322443234432444325443264432744328443294433044331443324433344334443354433644337443384433944340443414434244343443444434544346443474434844349443504435144352443534435444355443564435744358443594436044361443624436344364443654436644367443684436944370443714437244373443744437544376443774437844379443804438144382443834438444385443864438744388443894439044391443924439344394443954439644397443984439944400444014440244403444044440544406444074440844409444104441144412444134441444415444164441744418444194442044421444224442344424444254442644427444284442944430444314443244433444344443544436444374443844439444404444144442444434444444445444464444744448444494445044451444524445344454444554445644457444584445944460444614446244463444644446544466444674446844469444704447144472444734447444475444764447744478444794448044481444824448344484444854448644487444884448944490444914449244493444944449544496444974449844499445004450144502445034450444505445064450744508445094451044511445124451344514445154451644517445184451944520445214452244523445244452544526445274452844529445304453144532445334453444535445364453744538445394454044541445424454344544445454454644547445484454944550445514455244553445544455544556445574455844559445604456144562445634456444565445664456744568445694457044571445724457344574445754457644577445784457944580445814458244583445844458544586445874458844589445904459144592445934459444595445964459744598445994460044601446024460344604446054460644607446084460944610446114461244613446144461544616446174461844619446204462144622446234462444625446264462744628446294463044631446324463344634446354463644637446384463944640446414464244643446444464544646446474464844649446504465144652446534465444655446564465744658446594466044661446624466344664446654466644667446684466944670446714467244673446744467544676446774467844679446804468144682446834468444685446864468744688446894469044691446924469344694446954469644697446984469944700447014470244703447044470544706447074470844709447104471144712447134471444715447164471744718447194472044721447224472344724447254472644727447284472944730447314473244733447344473544736447374473844739447404474144742447434474444745447464474744748447494475044751447524475344754447554475644757447584475944760447614476244763447644476544766447674476844769447704477144772447734477444775447764477744778447794478044781447824478344784447854478644787447884478944790447914479244793447944479544796447974479844799448004480144802448034480444805448064480744808448094481044811448124481344814448154481644817448184481944820448214482244823448244482544826448274482844829448304483144832448334483444835448364483744838448394484044841448424484344844448454484644847448484484944850448514485244853448544485544856448574485844859448604486144862448634486444865448664486744868448694487044871448724487344874448754487644877448784487944880448814488244883448844488544886448874488844889448904489144892448934489444895448964489744898448994490044901449024490344904449054490644907449084490944910449114491244913449144491544916449174491844919449204492144922449234492444925449264492744928449294493044931449324493344934449354493644937449384493944940449414494244943449444494544946449474494844949449504495144952449534495444955449564495744958449594496044961449624496344964449654496644967449684496944970449714497244973449744497544976449774497844979449804498144982449834498444985449864498744988449894499044991449924499344994449954499644997449984499945000450014500245003450044500545006450074500845009450104501145012450134501445015450164501745018450194502045021450224502345024450254502645027450284502945030450314503245033450344503545036450374503845039450404504145042450434504445045450464504745048450494505045051450524505345054450554505645057450584505945060450614506245063450644506545066450674506845069450704507145072450734507445075450764507745078450794508045081450824508345084450854508645087450884508945090450914509245093450944509545096450974509845099451004510145102451034510445105451064510745108451094511045111451124511345114451154511645117451184511945120451214512245123451244512545126451274512845129451304513145132451334513445135451364513745138451394514045141451424514345144451454514645147451484514945150451514515245153451544515545156451574515845159451604516145162451634516445165451664516745168451694517045171451724517345174451754517645177451784517945180451814518245183451844518545186451874518845189451904519145192451934519445195451964519745198451994520045201452024520345204452054520645207452084520945210452114521245213452144521545216452174521845219452204522145222452234522445225452264522745228452294523045231452324523345234452354523645237452384523945240452414524245243452444524545246452474524845249452504525145252452534525445255452564525745258452594526045261452624526345264452654526645267452684526945270452714527245273452744527545276452774527845279452804528145282452834528445285452864528745288452894529045291452924529345294452954529645297452984529945300453014530245303453044530545306453074530845309453104531145312453134531445315453164531745318453194532045321453224532345324453254532645327453284532945330453314533245333453344533545336453374533845339453404534145342453434534445345453464534745348453494535045351453524535345354453554535645357453584535945360453614536245363453644536545366453674536845369453704537145372453734537445375453764537745378453794538045381453824538345384453854538645387453884538945390453914539245393453944539545396453974539845399454004540145402454034540445405454064540745408454094541045411454124541345414454154541645417454184541945420454214542245423454244542545426454274542845429454304543145432454334543445435454364543745438454394544045441454424544345444454454544645447454484544945450454514545245453454544545545456454574545845459454604546145462454634546445465454664546745468454694547045471454724547345474454754547645477454784547945480454814548245483454844548545486454874548845489454904549145492454934549445495454964549745498454994550045501455024550345504455054550645507455084550945510455114551245513455144551545516455174551845519455204552145522455234552445525455264552745528455294553045531455324553345534455354553645537455384553945540455414554245543455444554545546455474554845549455504555145552455534555445555455564555745558455594556045561455624556345564455654556645567455684556945570455714557245573455744557545576455774557845579455804558145582455834558445585455864558745588455894559045591455924559345594455954559645597455984559945600456014560245603456044560545606456074560845609456104561145612456134561445615456164561745618456194562045621456224562345624456254562645627456284562945630456314563245633456344563545636456374563845639456404564145642456434564445645456464564745648456494565045651456524565345654456554565645657456584565945660456614566245663456644566545666456674566845669456704567145672456734567445675456764567745678456794568045681456824568345684456854568645687456884568945690456914569245693456944569545696456974569845699457004570145702457034570445705457064570745708457094571045711457124571345714457154571645717457184571945720457214572245723457244572545726457274572845729457304573145732457334573445735457364573745738457394574045741457424574345744457454574645747457484574945750457514575245753457544575545756457574575845759457604576145762457634576445765457664576745768457694577045771457724577345774457754577645777457784577945780457814578245783457844578545786457874578845789457904579145792457934579445795457964579745798457994580045801458024580345804458054580645807458084580945810458114581245813458144581545816458174581845819458204582145822458234582445825458264582745828458294583045831458324583345834458354583645837458384583945840458414584245843458444584545846458474584845849458504585145852458534585445855458564585745858458594586045861458624586345864458654586645867458684586945870458714587245873458744587545876458774587845879458804588145882458834588445885458864588745888458894589045891458924589345894458954589645897458984589945900459014590245903459044590545906459074590845909459104591145912459134591445915459164591745918459194592045921459224592345924459254592645927459284592945930459314593245933459344593545936459374593845939459404594145942459434594445945459464594745948459494595045951459524595345954459554595645957459584595945960459614596245963459644596545966459674596845969459704597145972459734597445975459764597745978459794598045981459824598345984459854598645987459884598945990459914599245993459944599545996459974599845999460004600146002460034600446005460064600746008460094601046011460124601346014460154601646017460184601946020460214602246023460244602546026460274602846029460304603146032460334603446035460364603746038460394604046041460424604346044460454604646047460484604946050460514605246053460544605546056460574605846059460604606146062460634606446065460664606746068460694607046071460724607346074460754607646077460784607946080460814608246083460844608546086460874608846089460904609146092460934609446095460964609746098460994610046101461024610346104461054610646107461084610946110461114611246113461144611546116461174611846119461204612146122461234612446125461264612746128461294613046131461324613346134461354613646137461384613946140461414614246143461444614546146461474614846149461504615146152461534615446155461564615746158461594616046161461624616346164461654616646167461684616946170461714617246173461744617546176461774617846179461804618146182461834618446185461864618746188461894619046191461924619346194461954619646197461984619946200462014620246203462044620546206462074620846209462104621146212462134621446215462164621746218462194622046221462224622346224462254622646227462284622946230462314623246233462344623546236462374623846239462404624146242462434624446245462464624746248462494625046251462524625346254462554625646257462584625946260462614626246263462644626546266462674626846269462704627146272462734627446275462764627746278462794628046281462824628346284462854628646287462884628946290462914629246293462944629546296462974629846299463004630146302463034630446305463064630746308463094631046311463124631346314463154631646317463184631946320463214632246323463244632546326463274632846329463304633146332463334633446335463364633746338463394634046341463424634346344463454634646347463484634946350463514635246353463544635546356463574635846359463604636146362463634636446365463664636746368463694637046371463724637346374463754637646377463784637946380463814638246383463844638546386463874638846389463904639146392463934639446395463964639746398463994640046401464024640346404464054640646407464084640946410464114641246413464144641546416464174641846419464204642146422464234642446425464264642746428464294643046431464324643346434464354643646437464384643946440464414644246443464444644546446464474644846449464504645146452464534645446455464564645746458464594646046461464624646346464464654646646467464684646946470464714647246473464744647546476464774647846479464804648146482464834648446485464864648746488464894649046491464924649346494464954649646497464984649946500465014650246503465044650546506465074650846509465104651146512465134651446515465164651746518465194652046521465224652346524465254652646527465284652946530465314653246533465344653546536465374653846539465404654146542465434654446545465464654746548465494655046551465524655346554465554655646557465584655946560465614656246563465644656546566465674656846569465704657146572465734657446575465764657746578465794658046581465824658346584465854658646587465884658946590465914659246593465944659546596465974659846599466004660146602466034660446605466064660746608466094661046611466124661346614466154661646617466184661946620466214662246623466244662546626466274662846629466304663146632466334663446635466364663746638466394664046641466424664346644466454664646647466484664946650466514665246653466544665546656466574665846659466604666146662466634666446665466664666746668466694667046671466724667346674466754667646677466784667946680466814668246683466844668546686466874668846689466904669146692466934669446695466964669746698466994670046701467024670346704467054670646707467084670946710467114671246713467144671546716467174671846719467204672146722467234672446725467264672746728467294673046731467324673346734467354673646737467384673946740467414674246743467444674546746467474674846749467504675146752467534675446755467564675746758467594676046761467624676346764467654676646767467684676946770467714677246773467744677546776467774677846779467804678146782467834678446785467864678746788467894679046791467924679346794467954679646797467984679946800468014680246803468044680546806468074680846809468104681146812468134681446815468164681746818468194682046821468224682346824468254682646827468284682946830468314683246833468344683546836468374683846839468404684146842468434684446845468464684746848468494685046851468524685346854468554685646857468584685946860468614686246863468644686546866468674686846869468704687146872468734687446875468764687746878468794688046881468824688346884468854688646887468884688946890468914689246893468944689546896468974689846899469004690146902469034690446905469064690746908469094691046911469124691346914469154691646917469184691946920469214692246923469244692546926469274692846929469304693146932469334693446935469364693746938469394694046941469424694346944469454694646947469484694946950469514695246953469544695546956469574695846959469604696146962469634696446965469664696746968469694697046971469724697346974469754697646977469784697946980469814698246983469844698546986469874698846989469904699146992469934699446995469964699746998469994700047001470024700347004470054700647007470084700947010470114701247013470144701547016470174701847019470204702147022470234702447025470264702747028470294703047031470324703347034470354703647037470384703947040470414704247043470444704547046470474704847049470504705147052470534705447055470564705747058470594706047061470624706347064470654706647067470684706947070470714707247073470744707547076470774707847079470804708147082470834708447085470864708747088470894709047091470924709347094470954709647097470984709947100471014710247103471044710547106471074710847109471104711147112471134711447115471164711747118471194712047121471224712347124471254712647127471284712947130471314713247133471344713547136471374713847139471404714147142471434714447145471464714747148471494715047151471524715347154471554715647157471584715947160471614716247163471644716547166471674716847169471704717147172471734717447175471764717747178471794718047181471824718347184471854718647187471884718947190471914719247193471944719547196471974719847199472004720147202472034720447205472064720747208472094721047211472124721347214472154721647217472184721947220472214722247223472244722547226472274722847229472304723147232472334723447235472364723747238472394724047241472424724347244472454724647247472484724947250472514725247253472544725547256472574725847259472604726147262472634726447265472664726747268472694727047271472724727347274472754727647277472784727947280472814728247283472844728547286472874728847289472904729147292472934729447295472964729747298472994730047301473024730347304473054730647307473084730947310473114731247313473144731547316473174731847319473204732147322473234732447325473264732747328473294733047331473324733347334473354733647337473384733947340473414734247343473444734547346473474734847349473504735147352473534735447355473564735747358473594736047361473624736347364473654736647367473684736947370473714737247373473744737547376473774737847379473804738147382473834738447385473864738747388473894739047391473924739347394473954739647397473984739947400474014740247403474044740547406474074740847409474104741147412474134741447415474164741747418474194742047421474224742347424474254742647427474284742947430474314743247433474344743547436474374743847439474404744147442474434744447445474464744747448474494745047451474524745347454474554745647457474584745947460474614746247463474644746547466474674746847469474704747147472474734747447475474764747747478474794748047481474824748347484474854748647487474884748947490474914749247493474944749547496474974749847499475004750147502475034750447505475064750747508475094751047511475124751347514475154751647517475184751947520475214752247523475244752547526475274752847529475304753147532475334753447535475364753747538475394754047541475424754347544475454754647547475484754947550475514755247553475544755547556475574755847559475604756147562475634756447565475664756747568475694757047571475724757347574475754757647577475784757947580475814758247583475844758547586475874758847589475904759147592475934759447595475964759747598475994760047601476024760347604476054760647607476084760947610476114761247613476144761547616476174761847619476204762147622476234762447625476264762747628476294763047631476324763347634476354763647637476384763947640476414764247643476444764547646476474764847649476504765147652476534765447655476564765747658476594766047661476624766347664476654766647667476684766947670476714767247673476744767547676476774767847679476804768147682476834768447685476864768747688476894769047691476924769347694476954769647697476984769947700477014770247703477044770547706477074770847709477104771147712477134771447715477164771747718477194772047721477224772347724477254772647727477284772947730477314773247733477344773547736477374773847739477404774147742477434774447745477464774747748477494775047751477524775347754477554775647757477584775947760477614776247763477644776547766477674776847769477704777147772477734777447775477764777747778477794778047781477824778347784477854778647787477884778947790477914779247793477944779547796477974779847799478004780147802478034780447805478064780747808478094781047811478124781347814478154781647817478184781947820478214782247823478244782547826478274782847829478304783147832478334783447835478364783747838478394784047841478424784347844478454784647847478484784947850478514785247853478544785547856478574785847859478604786147862478634786447865478664786747868478694787047871478724787347874478754787647877478784787947880478814788247883478844788547886478874788847889478904789147892478934789447895478964789747898478994790047901479024790347904479054790647907479084790947910479114791247913479144791547916479174791847919479204792147922479234792447925479264792747928479294793047931479324793347934479354793647937479384793947940479414794247943479444794547946479474794847949479504795147952479534795447955479564795747958479594796047961479624796347964479654796647967479684796947970479714797247973479744797547976479774797847979479804798147982479834798447985479864798747988479894799047991479924799347994479954799647997479984799948000480014800248003480044800548006480074800848009480104801148012480134801448015480164801748018480194802048021480224802348024480254802648027480284802948030480314803248033480344803548036480374803848039480404804148042480434804448045480464804748048480494805048051480524805348054480554805648057480584805948060480614806248063480644806548066480674806848069480704807148072480734807448075480764807748078480794808048081480824808348084480854808648087480884808948090480914809248093480944809548096480974809848099481004810148102481034810448105481064810748108481094811048111481124811348114481154811648117481184811948120481214812248123481244812548126481274812848129481304813148132481334813448135481364813748138481394814048141481424814348144481454814648147481484814948150481514815248153481544815548156481574815848159481604816148162481634816448165481664816748168481694817048171481724817348174481754817648177481784817948180481814818248183481844818548186481874818848189481904819148192481934819448195481964819748198481994820048201482024820348204482054820648207482084820948210482114821248213482144821548216482174821848219482204822148222482234822448225482264822748228482294823048231482324823348234482354823648237482384823948240482414824248243482444824548246482474824848249482504825148252482534825448255482564825748258482594826048261482624826348264482654826648267482684826948270482714827248273482744827548276482774827848279482804828148282482834828448285482864828748288482894829048291482924829348294482954829648297482984829948300483014830248303483044830548306483074830848309483104831148312483134831448315483164831748318483194832048321483224832348324483254832648327483284832948330483314833248333483344833548336483374833848339483404834148342483434834448345483464834748348483494835048351483524835348354483554835648357483584835948360483614836248363483644836548366483674836848369483704837148372483734837448375483764837748378483794838048381483824838348384483854838648387483884838948390483914839248393483944839548396483974839848399484004840148402484034840448405484064840748408484094841048411484124841348414484154841648417484184841948420484214842248423484244842548426484274842848429484304843148432484334843448435484364843748438484394844048441484424844348444484454844648447484484844948450484514845248453484544845548456484574845848459484604846148462484634846448465484664846748468484694847048471484724847348474484754847648477484784847948480484814848248483484844848548486484874848848489484904849148492484934849448495484964849748498484994850048501485024850348504485054850648507485084850948510485114851248513485144851548516485174851848519485204852148522485234852448525485264852748528485294853048531485324853348534485354853648537485384853948540485414854248543485444854548546485474854848549485504855148552485534855448555485564855748558485594856048561485624856348564485654856648567485684856948570485714857248573485744857548576485774857848579485804858148582485834858448585485864858748588485894859048591485924859348594485954859648597485984859948600486014860248603486044860548606486074860848609486104861148612486134861448615486164861748618486194862048621486224862348624486254862648627486284862948630486314863248633486344863548636486374863848639486404864148642486434864448645486464864748648486494865048651486524865348654486554865648657486584865948660486614866248663486644866548666486674866848669486704867148672486734867448675486764867748678486794868048681486824868348684486854868648687486884868948690486914869248693486944869548696486974869848699487004870148702487034870448705487064870748708487094871048711487124871348714487154871648717487184871948720487214872248723487244872548726487274872848729487304873148732487334873448735487364873748738487394874048741487424874348744487454874648747487484874948750487514875248753487544875548756487574875848759487604876148762487634876448765487664876748768487694877048771487724877348774487754877648777487784877948780487814878248783487844878548786487874878848789487904879148792487934879448795487964879748798487994880048801488024880348804488054880648807488084880948810488114881248813488144881548816488174881848819488204882148822488234882448825488264882748828488294883048831488324883348834488354883648837488384883948840488414884248843488444884548846488474884848849488504885148852488534885448855488564885748858488594886048861488624886348864488654886648867488684886948870488714887248873488744887548876488774887848879488804888148882488834888448885488864888748888488894889048891488924889348894488954889648897488984889948900489014890248903489044890548906489074890848909489104891148912489134891448915489164891748918489194892048921489224892348924489254892648927489284892948930489314893248933489344893548936489374893848939489404894148942489434894448945489464894748948489494895048951489524895348954489554895648957489584895948960489614896248963489644896548966489674896848969489704897148972489734897448975489764897748978489794898048981489824898348984489854898648987489884898948990489914899248993489944899548996489974899848999490004900149002490034900449005490064900749008490094901049011490124901349014490154901649017490184901949020490214902249023490244902549026490274902849029490304903149032490334903449035490364903749038490394904049041490424904349044490454904649047490484904949050490514905249053490544905549056490574905849059490604906149062490634906449065490664906749068490694907049071490724907349074490754907649077490784907949080490814908249083490844908549086490874908849089490904909149092490934909449095490964909749098490994910049101491024910349104491054910649107491084910949110491114911249113491144911549116491174911849119491204912149122491234912449125491264912749128491294913049131491324913349134491354913649137491384913949140491414914249143491444914549146491474914849149491504915149152491534915449155491564915749158491594916049161491624916349164491654916649167491684916949170491714917249173491744917549176491774917849179491804918149182491834918449185491864918749188491894919049191491924919349194491954919649197491984919949200492014920249203492044920549206492074920849209492104921149212492134921449215492164921749218492194922049221492224922349224492254922649227492284922949230492314923249233492344923549236492374923849239492404924149242492434924449245492464924749248492494925049251492524925349254492554925649257492584925949260492614926249263492644926549266492674926849269492704927149272492734927449275492764927749278492794928049281492824928349284492854928649287492884928949290492914929249293492944929549296492974929849299493004930149302493034930449305493064930749308493094931049311493124931349314493154931649317493184931949320493214932249323493244932549326493274932849329493304933149332493334933449335493364933749338493394934049341493424934349344493454934649347493484934949350493514935249353493544935549356493574935849359493604936149362493634936449365493664936749368493694937049371493724937349374493754937649377493784937949380493814938249383493844938549386493874938849389493904939149392493934939449395493964939749398493994940049401494024940349404494054940649407494084940949410494114941249413494144941549416494174941849419494204942149422494234942449425494264942749428494294943049431494324943349434494354943649437494384943949440494414944249443494444944549446494474944849449494504945149452494534945449455494564945749458494594946049461494624946349464494654946649467494684946949470494714947249473494744947549476494774947849479494804948149482494834948449485494864948749488494894949049491494924949349494494954949649497494984949949500495014950249503495044950549506495074950849509495104951149512495134951449515495164951749518495194952049521495224952349524495254952649527495284952949530495314953249533495344953549536495374953849539495404954149542495434954449545495464954749548495494955049551495524955349554495554955649557495584955949560495614956249563495644956549566495674956849569495704957149572495734957449575495764957749578495794958049581495824958349584495854958649587495884958949590495914959249593495944959549596495974959849599496004960149602496034960449605496064960749608496094961049611496124961349614496154961649617496184961949620496214962249623496244962549626496274962849629496304963149632496334963449635496364963749638496394964049641496424964349644496454964649647496484964949650496514965249653496544965549656496574965849659496604966149662496634966449665496664966749668496694967049671496724967349674496754967649677496784967949680496814968249683496844968549686496874968849689496904969149692496934969449695496964969749698496994970049701497024970349704497054970649707497084970949710497114971249713497144971549716497174971849719497204972149722497234972449725497264972749728497294973049731497324973349734497354973649737497384973949740497414974249743497444974549746497474974849749497504975149752497534975449755497564975749758497594976049761497624976349764497654976649767497684976949770497714977249773497744977549776497774977849779497804978149782497834978449785497864978749788497894979049791497924979349794497954979649797497984979949800498014980249803498044980549806498074980849809498104981149812498134981449815498164981749818498194982049821498224982349824498254982649827498284982949830498314983249833498344983549836498374983849839498404984149842498434984449845498464984749848498494985049851498524985349854498554985649857498584985949860498614986249863498644986549866498674986849869498704987149872498734987449875498764987749878498794988049881498824988349884498854988649887498884988949890498914989249893498944989549896498974989849899499004990149902499034990449905499064990749908499094991049911499124991349914499154991649917499184991949920499214992249923499244992549926499274992849929499304993149932499334993449935499364993749938499394994049941499424994349944499454994649947499484994949950499514995249953499544995549956499574995849959499604996149962499634996449965499664996749968499694997049971499724997349974499754997649977499784997949980499814998249983499844998549986499874998849989499904999149992499934999449995499964999749998499995000050001500025000350004500055000650007500085000950010500115001250013500145001550016500175001850019500205002150022500235002450025500265002750028500295003050031500325003350034500355003650037500385003950040500415004250043500445004550046500475004850049500505005150052500535005450055500565005750058500595006050061500625006350064500655006650067500685006950070500715007250073500745007550076500775007850079500805008150082500835008450085500865008750088500895009050091500925009350094500955009650097500985009950100501015010250103501045010550106501075010850109501105011150112501135011450115501165011750118501195012050121501225012350124501255012650127501285012950130501315013250133501345013550136501375013850139501405014150142501435014450145501465014750148501495015050151501525015350154501555015650157501585015950160501615016250163501645016550166501675016850169501705017150172501735017450175501765017750178501795018050181501825018350184501855018650187501885018950190501915019250193501945019550196501975019850199502005020150202502035020450205502065020750208502095021050211502125021350214502155021650217502185021950220502215022250223502245022550226502275022850229502305023150232502335023450235502365023750238502395024050241502425024350244502455024650247502485024950250502515025250253502545025550256502575025850259502605026150262502635026450265502665026750268502695027050271502725027350274502755027650277502785027950280502815028250283502845028550286502875028850289502905029150292502935029450295502965029750298502995030050301503025030350304503055030650307503085030950310503115031250313503145031550316503175031850319503205032150322503235032450325503265032750328503295033050331503325033350334503355033650337503385033950340503415034250343503445034550346503475034850349503505035150352503535035450355503565035750358503595036050361503625036350364503655036650367503685036950370503715037250373503745037550376503775037850379503805038150382503835038450385503865038750388503895039050391503925039350394503955039650397503985039950400504015040250403504045040550406504075040850409504105041150412504135041450415504165041750418504195042050421504225042350424504255042650427504285042950430504315043250433504345043550436504375043850439504405044150442504435044450445504465044750448504495045050451504525045350454504555045650457504585045950460504615046250463504645046550466504675046850469504705047150472504735047450475504765047750478504795048050481504825048350484504855048650487504885048950490504915049250493504945049550496504975049850499505005050150502505035050450505505065050750508505095051050511505125051350514505155051650517505185051950520505215052250523505245052550526505275052850529505305053150532505335053450535505365053750538505395054050541505425054350544505455054650547505485054950550505515055250553505545055550556505575055850559505605056150562505635056450565505665056750568505695057050571505725057350574505755057650577505785057950580505815058250583505845058550586505875058850589505905059150592505935059450595505965059750598505995060050601506025060350604506055060650607506085060950610506115061250613506145061550616506175061850619506205062150622506235062450625506265062750628506295063050631506325063350634506355063650637506385063950640506415064250643506445064550646506475064850649506505065150652506535065450655506565065750658506595066050661506625066350664506655066650667506685066950670506715067250673506745067550676506775067850679506805068150682506835068450685506865068750688506895069050691506925069350694506955069650697506985069950700507015070250703507045070550706507075070850709507105071150712507135071450715507165071750718507195072050721507225072350724507255072650727507285072950730507315073250733507345073550736507375073850739507405074150742507435074450745507465074750748507495075050751507525075350754507555075650757507585075950760507615076250763507645076550766507675076850769507705077150772507735077450775507765077750778507795078050781507825078350784507855078650787507885078950790507915079250793507945079550796507975079850799508005080150802508035080450805508065080750808508095081050811508125081350814508155081650817508185081950820508215082250823508245082550826508275082850829508305083150832508335083450835508365083750838508395084050841508425084350844508455084650847508485084950850508515085250853508545085550856508575085850859508605086150862508635086450865508665086750868508695087050871508725087350874508755087650877508785087950880508815088250883508845088550886508875088850889508905089150892508935089450895508965089750898508995090050901509025090350904509055090650907509085090950910509115091250913509145091550916509175091850919509205092150922509235092450925509265092750928509295093050931509325093350934509355093650937509385093950940509415094250943509445094550946509475094850949509505095150952509535095450955509565095750958509595096050961509625096350964509655096650967509685096950970509715097250973509745097550976509775097850979509805098150982509835098450985509865098750988509895099050991509925099350994509955099650997509985099951000510015100251003510045100551006510075100851009510105101151012510135101451015510165101751018510195102051021510225102351024510255102651027510285102951030510315103251033510345103551036510375103851039510405104151042510435104451045510465104751048510495105051051510525105351054510555105651057510585105951060510615106251063510645106551066510675106851069510705107151072510735107451075510765107751078510795108051081510825108351084510855108651087510885108951090510915109251093510945109551096510975109851099511005110151102511035110451105511065110751108511095111051111511125111351114511155111651117511185111951120511215112251123511245112551126511275112851129511305113151132511335113451135511365113751138511395114051141511425114351144511455114651147511485114951150511515115251153511545115551156511575115851159511605116151162511635116451165511665116751168511695117051171511725117351174511755117651177511785117951180511815118251183511845118551186511875118851189511905119151192511935119451195511965119751198511995120051201512025120351204512055120651207512085120951210512115121251213512145121551216512175121851219512205122151222512235122451225512265122751228512295123051231512325123351234512355123651237512385123951240512415124251243512445124551246512475124851249512505125151252512535125451255512565125751258512595126051261512625126351264512655126651267512685126951270512715127251273512745127551276512775127851279512805128151282512835128451285512865128751288512895129051291512925129351294512955129651297512985129951300513015130251303513045130551306513075130851309513105131151312513135131451315513165131751318513195132051321513225132351324513255132651327513285132951330513315133251333513345133551336513375133851339513405134151342513435134451345513465134751348513495135051351513525135351354513555135651357513585135951360513615136251363513645136551366513675136851369513705137151372513735137451375513765137751378513795138051381513825138351384513855138651387513885138951390513915139251393513945139551396513975139851399514005140151402514035140451405514065140751408514095141051411514125141351414514155141651417514185141951420514215142251423514245142551426514275142851429514305143151432514335143451435514365143751438514395144051441514425144351444514455144651447514485144951450514515145251453514545145551456514575145851459514605146151462514635146451465514665146751468514695147051471514725147351474514755147651477514785147951480514815148251483514845148551486514875148851489514905149151492514935149451495514965149751498514995150051501515025150351504515055150651507515085150951510515115151251513515145151551516515175151851519515205152151522515235152451525515265152751528515295153051531515325153351534515355153651537515385153951540515415154251543515445154551546515475154851549515505155151552515535155451555515565155751558515595156051561515625156351564515655156651567515685156951570515715157251573515745157551576515775157851579515805158151582515835158451585515865158751588515895159051591515925159351594515955159651597515985159951600516015160251603516045160551606516075160851609516105161151612516135161451615516165161751618516195162051621516225162351624516255162651627516285162951630516315163251633516345163551636516375163851639516405164151642516435164451645516465164751648516495165051651516525165351654516555165651657516585165951660516615166251663516645166551666516675166851669516705167151672516735167451675516765167751678516795168051681516825168351684516855168651687516885168951690516915169251693516945169551696516975169851699517005170151702517035170451705517065170751708517095171051711517125171351714517155171651717517185171951720517215172251723517245172551726517275172851729517305173151732517335173451735517365173751738517395174051741517425174351744517455174651747517485174951750517515175251753517545175551756517575175851759517605176151762517635176451765517665176751768517695177051771517725177351774517755177651777517785177951780517815178251783517845178551786517875178851789517905179151792517935179451795517965179751798517995180051801518025180351804518055180651807518085180951810518115181251813518145181551816518175181851819518205182151822518235182451825518265182751828518295183051831518325183351834518355183651837518385183951840518415184251843518445184551846518475184851849518505185151852518535185451855518565185751858518595186051861518625186351864518655186651867518685186951870518715187251873518745187551876518775187851879518805188151882518835188451885518865188751888518895189051891518925189351894518955189651897518985189951900519015190251903519045190551906519075190851909519105191151912519135191451915519165191751918519195192051921519225192351924519255192651927519285192951930519315193251933519345193551936519375193851939519405194151942519435194451945519465194751948519495195051951519525195351954519555195651957519585195951960519615196251963519645196551966519675196851969519705197151972519735197451975519765197751978519795198051981519825198351984519855198651987519885198951990519915199251993519945199551996519975199851999520005200152002520035200452005520065200752008520095201052011520125201352014520155201652017520185201952020520215202252023520245202552026520275202852029520305203152032520335203452035520365203752038520395204052041520425204352044520455204652047520485204952050520515205252053520545205552056520575205852059520605206152062520635206452065520665206752068520695207052071520725207352074520755207652077520785207952080520815208252083520845208552086520875208852089520905209152092520935209452095520965209752098520995210052101521025210352104521055210652107521085210952110521115211252113521145211552116521175211852119521205212152122521235212452125521265212752128521295213052131521325213352134521355213652137521385213952140521415214252143521445214552146521475214852149521505215152152521535215452155521565215752158521595216052161521625216352164521655216652167521685216952170521715217252173521745217552176521775217852179521805218152182521835218452185521865218752188521895219052191521925219352194521955219652197521985219952200522015220252203522045220552206522075220852209522105221152212522135221452215522165221752218522195222052221522225222352224522255222652227522285222952230522315223252233522345223552236522375223852239522405224152242522435224452245522465224752248522495225052251522525225352254522555225652257522585225952260522615226252263522645226552266522675226852269522705227152272522735227452275522765227752278522795228052281522825228352284522855228652287522885228952290522915229252293522945229552296522975229852299523005230152302523035230452305523065230752308523095231052311523125231352314523155231652317523185231952320523215232252323523245232552326523275232852329523305233152332523335233452335523365233752338523395234052341523425234352344523455234652347523485234952350523515235252353523545235552356523575235852359523605236152362523635236452365523665236752368523695237052371523725237352374523755237652377523785237952380523815238252383523845238552386523875238852389523905239152392523935239452395523965239752398523995240052401524025240352404524055240652407524085240952410524115241252413524145241552416524175241852419524205242152422524235242452425524265242752428524295243052431524325243352434524355243652437524385243952440524415244252443524445244552446524475244852449524505245152452524535245452455524565245752458524595246052461524625246352464524655246652467524685246952470524715247252473524745247552476524775247852479524805248152482524835248452485524865248752488524895249052491524925249352494524955249652497524985249952500525015250252503525045250552506525075250852509525105251152512525135251452515525165251752518525195252052521525225252352524525255252652527525285252952530525315253252533525345253552536525375253852539525405254152542525435254452545525465254752548525495255052551525525255352554525555255652557525585255952560525615256252563525645256552566525675256852569525705257152572525735257452575525765257752578525795258052581525825258352584525855258652587525885258952590525915259252593525945259552596525975259852599526005260152602526035260452605526065260752608526095261052611526125261352614526155261652617526185261952620526215262252623526245262552626526275262852629526305263152632526335263452635526365263752638526395264052641526425264352644526455264652647526485264952650526515265252653526545265552656526575265852659526605266152662526635266452665526665266752668526695267052671526725267352674526755267652677526785267952680526815268252683526845268552686526875268852689526905269152692526935269452695526965269752698526995270052701527025270352704527055270652707527085270952710527115271252713527145271552716527175271852719527205272152722527235272452725527265272752728527295273052731527325273352734527355273652737527385273952740527415274252743527445274552746527475274852749527505275152752527535275452755527565275752758527595276052761527625276352764527655276652767527685276952770527715277252773527745277552776527775277852779527805278152782527835278452785527865278752788527895279052791527925279352794527955279652797527985279952800528015280252803528045280552806528075280852809528105281152812528135281452815528165281752818528195282052821528225282352824528255282652827528285282952830528315283252833528345283552836528375283852839528405284152842528435284452845528465284752848528495285052851528525285352854528555285652857528585285952860528615286252863528645286552866528675286852869528705287152872528735287452875528765287752878528795288052881528825288352884528855288652887528885288952890528915289252893528945289552896528975289852899529005290152902529035290452905529065290752908529095291052911529125291352914529155291652917529185291952920529215292252923529245292552926529275292852929529305293152932529335293452935529365293752938529395294052941529425294352944529455294652947529485294952950529515295252953529545295552956529575295852959529605296152962529635296452965529665296752968529695297052971529725297352974529755297652977529785297952980529815298252983529845298552986529875298852989529905299152992529935299452995529965299752998529995300053001530025300353004530055300653007530085300953010530115301253013530145301553016530175301853019530205302153022530235302453025530265302753028530295303053031530325303353034530355303653037530385303953040530415304253043530445304553046530475304853049530505305153052530535305453055530565305753058530595306053061530625306353064530655306653067530685306953070530715307253073530745307553076530775307853079530805308153082530835308453085530865308753088530895309053091530925309353094530955309653097530985309953100531015310253103531045310553106531075310853109531105311153112531135311453115531165311753118531195312053121531225312353124531255312653127531285312953130531315313253133531345313553136531375313853139531405314153142531435314453145531465314753148531495315053151531525315353154531555315653157531585315953160531615316253163531645316553166531675316853169531705317153172531735317453175531765317753178531795318053181531825318353184531855318653187531885318953190531915319253193531945319553196531975319853199532005320153202532035320453205532065320753208532095321053211532125321353214532155321653217532185321953220532215322253223532245322553226532275322853229532305323153232532335323453235532365323753238532395324053241532425324353244532455324653247532485324953250532515325253253532545325553256532575325853259532605326153262532635326453265532665326753268532695327053271532725327353274532755327653277532785327953280532815328253283532845328553286532875328853289532905329153292532935329453295532965329753298532995330053301533025330353304533055330653307533085330953310533115331253313533145331553316533175331853319533205332153322533235332453325533265332753328533295333053331533325333353334533355333653337533385333953340533415334253343533445334553346533475334853349533505335153352533535335453355533565335753358533595336053361533625336353364533655336653367533685336953370533715337253373533745337553376533775337853379533805338153382533835338453385533865338753388533895339053391533925339353394533955339653397533985339953400534015340253403534045340553406534075340853409534105341153412534135341453415534165341753418534195342053421534225342353424534255342653427534285342953430534315343253433534345343553436534375343853439534405344153442534435344453445534465344753448534495345053451534525345353454534555345653457534585345953460534615346253463534645346553466534675346853469534705347153472534735347453475534765347753478534795348053481534825348353484534855348653487534885348953490534915349253493534945349553496534975349853499535005350153502535035350453505535065350753508535095351053511535125351353514535155351653517535185351953520535215352253523535245352553526535275352853529535305353153532535335353453535535365353753538535395354053541535425354353544535455354653547535485354953550535515355253553535545355553556535575355853559535605356153562535635356453565535665356753568535695357053571535725357353574535755357653577535785357953580535815358253583535845358553586535875358853589535905359153592535935359453595535965359753598535995360053601536025360353604536055360653607536085360953610536115361253613536145361553616536175361853619536205362153622536235362453625536265362753628536295363053631536325363353634536355363653637536385363953640536415364253643536445364553646536475364853649536505365153652536535365453655536565365753658536595366053661536625366353664536655366653667536685366953670536715367253673536745367553676536775367853679536805368153682536835368453685536865368753688536895369053691536925369353694536955369653697536985369953700537015370253703537045370553706537075370853709537105371153712537135371453715537165371753718537195372053721537225372353724537255372653727537285372953730537315373253733537345373553736537375373853739537405374153742537435374453745537465374753748537495375053751537525375353754537555375653757537585375953760537615376253763537645376553766537675376853769537705377153772537735377453775537765377753778537795378053781537825378353784537855378653787537885378953790537915379253793537945379553796537975379853799538005380153802538035380453805538065380753808538095381053811538125381353814538155381653817538185381953820538215382253823538245382553826538275382853829538305383153832538335383453835538365383753838538395384053841538425384353844538455384653847538485384953850538515385253853538545385553856538575385853859538605386153862538635386453865538665386753868538695387053871538725387353874538755387653877538785387953880538815388253883538845388553886538875388853889538905389153892538935389453895538965389753898538995390053901539025390353904539055390653907539085390953910539115391253913539145391553916539175391853919539205392153922539235392453925539265392753928539295393053931539325393353934539355393653937539385393953940539415394253943539445394553946539475394853949539505395153952539535395453955539565395753958539595396053961539625396353964539655396653967539685396953970539715397253973539745397553976539775397853979539805398153982539835398453985539865398753988539895399053991539925399353994539955399653997539985399954000540015400254003540045400554006540075400854009540105401154012540135401454015540165401754018540195402054021540225402354024540255402654027540285402954030540315403254033540345403554036540375403854039540405404154042540435404454045540465404754048540495405054051540525405354054540555405654057540585405954060540615406254063540645406554066540675406854069540705407154072540735407454075540765407754078540795408054081540825408354084540855408654087540885408954090540915409254093540945409554096540975409854099541005410154102541035410454105541065410754108541095411054111541125411354114541155411654117541185411954120541215412254123541245412554126541275412854129541305413154132541335413454135541365413754138541395414054141541425414354144541455414654147541485414954150541515415254153541545415554156541575415854159541605416154162541635416454165541665416754168541695417054171541725417354174541755417654177541785417954180541815418254183541845418554186541875418854189541905419154192541935419454195541965419754198541995420054201542025420354204542055420654207542085420954210542115421254213542145421554216542175421854219542205422154222542235422454225542265422754228542295423054231542325423354234542355423654237542385423954240542415424254243542445424554246542475424854249542505425154252542535425454255542565425754258542595426054261542625426354264542655426654267542685426954270542715427254273542745427554276542775427854279542805428154282542835428454285542865428754288542895429054291542925429354294542955429654297542985429954300543015430254303543045430554306543075430854309543105431154312543135431454315543165431754318543195432054321543225432354324543255432654327543285432954330543315433254333543345433554336543375433854339543405434154342543435434454345543465434754348543495435054351543525435354354543555435654357543585435954360543615436254363543645436554366543675436854369543705437154372543735437454375543765437754378543795438054381543825438354384543855438654387543885438954390543915439254393543945439554396543975439854399544005440154402544035440454405544065440754408544095441054411544125441354414544155441654417544185441954420544215442254423544245442554426544275442854429544305443154432544335443454435544365443754438544395444054441544425444354444544455444654447544485444954450544515445254453544545445554456544575445854459544605446154462544635446454465544665446754468544695447054471544725447354474544755447654477544785447954480544815448254483544845448554486544875448854489544905449154492544935449454495544965449754498544995450054501545025450354504545055450654507545085450954510545115451254513545145451554516545175451854519545205452154522545235452454525545265452754528545295453054531545325453354534545355453654537545385453954540545415454254543545445454554546545475454854549545505455154552545535455454555545565455754558545595456054561545625456354564545655456654567545685456954570545715457254573545745457554576545775457854579545805458154582545835458454585545865458754588545895459054591545925459354594545955459654597545985459954600546015460254603546045460554606546075460854609546105461154612546135461454615546165461754618546195462054621546225462354624546255462654627546285462954630546315463254633546345463554636546375463854639546405464154642546435464454645546465464754648546495465054651546525465354654546555465654657546585465954660546615466254663546645466554666546675466854669546705467154672546735467454675546765467754678546795468054681546825468354684546855468654687546885468954690546915469254693546945469554696546975469854699547005470154702547035470454705547065470754708547095471054711547125471354714547155471654717547185471954720547215472254723547245472554726547275472854729547305473154732547335473454735547365473754738547395474054741547425474354744547455474654747547485474954750547515475254753547545475554756547575475854759547605476154762547635476454765547665476754768547695477054771547725477354774547755477654777547785477954780547815478254783547845478554786547875478854789547905479154792547935479454795547965479754798547995480054801548025480354804548055480654807548085480954810548115481254813548145481554816548175481854819548205482154822548235482454825548265482754828548295483054831548325483354834548355483654837548385483954840548415484254843548445484554846548475484854849548505485154852548535485454855548565485754858548595486054861548625486354864548655486654867548685486954870548715487254873548745487554876548775487854879548805488154882548835488454885548865488754888548895489054891548925489354894548955489654897548985489954900549015490254903549045490554906549075490854909549105491154912549135491454915549165491754918549195492054921549225492354924549255492654927549285492954930549315493254933549345493554936549375493854939549405494154942549435494454945549465494754948549495495054951549525495354954549555495654957549585495954960549615496254963549645496554966549675496854969549705497154972549735497454975549765497754978549795498054981549825498354984549855498654987549885498954990549915499254993549945499554996549975499854999550005500155002550035500455005550065500755008550095501055011550125501355014550155501655017550185501955020550215502255023550245502555026550275502855029550305503155032550335503455035550365503755038550395504055041550425504355044550455504655047550485504955050550515505255053550545505555056550575505855059550605506155062550635506455065550665506755068550695507055071550725507355074550755507655077550785507955080550815508255083550845508555086550875508855089550905509155092550935509455095550965509755098550995510055101551025510355104551055510655107551085510955110551115511255113551145511555116551175511855119551205512155122551235512455125551265512755128551295513055131551325513355134551355513655137551385513955140551415514255143551445514555146551475514855149551505515155152551535515455155551565515755158551595516055161551625516355164551655516655167551685516955170551715517255173551745517555176551775517855179551805518155182551835518455185551865518755188551895519055191551925519355194551955519655197551985519955200552015520255203552045520555206552075520855209552105521155212552135521455215552165521755218552195522055221552225522355224552255522655227552285522955230552315523255233552345523555236552375523855239552405524155242552435524455245552465524755248552495525055251552525525355254552555525655257552585525955260552615526255263552645526555266552675526855269552705527155272552735527455275552765527755278552795528055281552825528355284552855528655287552885528955290552915529255293552945529555296552975529855299553005530155302553035530455305553065530755308553095531055311553125531355314553155531655317553185531955320553215532255323553245532555326553275532855329553305533155332553335533455335553365533755338553395534055341553425534355344553455534655347553485534955350553515535255353553545535555356553575535855359553605536155362553635536455365553665536755368553695537055371553725537355374553755537655377553785537955380553815538255383553845538555386553875538855389553905539155392553935539455395553965539755398553995540055401554025540355404554055540655407554085540955410554115541255413554145541555416554175541855419554205542155422554235542455425554265542755428554295543055431554325543355434554355543655437554385543955440554415544255443554445544555446554475544855449554505545155452554535545455455554565545755458554595546055461554625546355464554655546655467554685546955470554715547255473554745547555476554775547855479554805548155482554835548455485554865548755488554895549055491554925549355494554955549655497554985549955500555015550255503555045550555506555075550855509555105551155512555135551455515555165551755518555195552055521555225552355524555255552655527555285552955530555315553255533555345553555536555375553855539555405554155542555435554455545555465554755548555495555055551555525555355554555555555655557555585555955560555615556255563555645556555566555675556855569555705557155572555735557455575555765557755578555795558055581555825558355584555855558655587555885558955590555915559255593555945559555596555975559855599556005560155602556035560455605556065560755608556095561055611556125561355614556155561655617556185561955620556215562255623556245562555626556275562855629556305563155632556335563455635556365563755638556395564055641556425564355644556455564655647556485564955650556515565255653556545565555656556575565855659556605566155662556635566455665556665566755668556695567055671556725567355674556755567655677556785567955680556815568255683556845568555686556875568855689556905569155692556935569455695556965569755698556995570055701557025570355704557055570655707557085570955710557115571255713557145571555716557175571855719557205572155722557235572455725557265572755728557295573055731557325573355734557355573655737557385573955740557415574255743557445574555746557475574855749557505575155752557535575455755557565575755758557595576055761557625576355764557655576655767557685576955770557715577255773557745577555776557775577855779557805578155782557835578455785557865578755788557895579055791557925579355794557955579655797557985579955800558015580255803558045580555806558075580855809558105581155812558135581455815558165581755818558195582055821558225582355824558255582655827558285582955830558315583255833558345583555836558375583855839558405584155842558435584455845558465584755848558495585055851558525585355854558555585655857558585585955860558615586255863558645586555866558675586855869558705587155872558735587455875558765587755878558795588055881558825588355884558855588655887558885588955890558915589255893558945589555896558975589855899559005590155902559035590455905559065590755908559095591055911559125591355914559155591655917559185591955920559215592255923559245592555926559275592855929559305593155932559335593455935559365593755938559395594055941559425594355944559455594655947559485594955950559515595255953559545595555956559575595855959559605596155962559635596455965559665596755968559695597055971559725597355974559755597655977559785597955980559815598255983559845598555986559875598855989559905599155992559935599455995559965599755998559995600056001560025600356004560055600656007560085600956010560115601256013560145601556016560175601856019560205602156022560235602456025560265602756028560295603056031560325603356034560355603656037560385603956040560415604256043560445604556046560475604856049560505605156052560535605456055560565605756058560595606056061560625606356064560655606656067560685606956070560715607256073560745607556076560775607856079560805608156082560835608456085560865608756088560895609056091560925609356094560955609656097560985609956100561015610256103561045610556106561075610856109561105611156112561135611456115561165611756118561195612056121561225612356124561255612656127561285612956130561315613256133561345613556136561375613856139561405614156142561435614456145561465614756148561495615056151561525615356154561555615656157561585615956160561615616256163561645616556166561675616856169561705617156172561735617456175561765617756178561795618056181561825618356184561855618656187561885618956190561915619256193561945619556196561975619856199562005620156202562035620456205562065620756208562095621056211562125621356214562155621656217562185621956220562215622256223562245622556226562275622856229562305623156232562335623456235562365623756238562395624056241562425624356244562455624656247562485624956250562515625256253562545625556256562575625856259562605626156262562635626456265562665626756268562695627056271562725627356274562755627656277562785627956280562815628256283562845628556286562875628856289562905629156292562935629456295562965629756298562995630056301563025630356304563055630656307563085630956310563115631256313563145631556316563175631856319563205632156322563235632456325563265632756328563295633056331563325633356334563355633656337563385633956340563415634256343563445634556346563475634856349563505635156352563535635456355563565635756358563595636056361563625636356364563655636656367563685636956370563715637256373563745637556376563775637856379563805638156382563835638456385563865638756388563895639056391563925639356394563955639656397563985639956400564015640256403564045640556406564075640856409564105641156412564135641456415564165641756418564195642056421564225642356424564255642656427564285642956430564315643256433564345643556436564375643856439564405644156442564435644456445564465644756448564495645056451564525645356454564555645656457564585645956460564615646256463564645646556466564675646856469564705647156472564735647456475564765647756478564795648056481564825648356484564855648656487564885648956490564915649256493564945649556496564975649856499565005650156502565035650456505565065650756508565095651056511565125651356514565155651656517565185651956520565215652256523565245652556526565275652856529565305653156532565335653456535565365653756538565395654056541565425654356544565455654656547565485654956550565515655256553565545655556556565575655856559565605656156562565635656456565565665656756568565695657056571565725657356574565755657656577565785657956580565815658256583565845658556586565875658856589565905659156592565935659456595565965659756598565995660056601566025660356604566055660656607566085660956610566115661256613566145661556616566175661856619566205662156622566235662456625566265662756628566295663056631566325663356634566355663656637566385663956640566415664256643566445664556646566475664856649566505665156652566535665456655566565665756658566595666056661566625666356664566655666656667566685666956670566715667256673566745667556676566775667856679566805668156682566835668456685566865668756688566895669056691566925669356694566955669656697566985669956700567015670256703567045670556706567075670856709567105671156712567135671456715567165671756718567195672056721567225672356724567255672656727567285672956730567315673256733567345673556736567375673856739567405674156742567435674456745567465674756748567495675056751567525675356754567555675656757567585675956760567615676256763567645676556766567675676856769567705677156772567735677456775567765677756778567795678056781567825678356784567855678656787567885678956790567915679256793567945679556796567975679856799568005680156802568035680456805568065680756808568095681056811568125681356814568155681656817568185681956820568215682256823568245682556826568275682856829568305683156832568335683456835568365683756838568395684056841568425684356844568455684656847568485684956850568515685256853568545685556856568575685856859568605686156862568635686456865568665686756868568695687056871568725687356874568755687656877568785687956880568815688256883568845688556886568875688856889568905689156892568935689456895568965689756898568995690056901569025690356904569055690656907569085690956910569115691256913569145691556916569175691856919569205692156922569235692456925569265692756928569295693056931569325693356934569355693656937569385693956940569415694256943569445694556946569475694856949569505695156952569535695456955569565695756958569595696056961569625696356964569655696656967569685696956970569715697256973569745697556976569775697856979569805698156982569835698456985569865698756988569895699056991569925699356994569955699656997569985699957000570015700257003570045700557006570075700857009570105701157012570135701457015570165701757018570195702057021570225702357024570255702657027570285702957030570315703257033570345703557036570375703857039570405704157042570435704457045570465704757048570495705057051570525705357054570555705657057570585705957060570615706257063570645706557066570675706857069570705707157072570735707457075570765707757078570795708057081570825708357084570855708657087570885708957090570915709257093570945709557096570975709857099571005710157102571035710457105571065710757108571095711057111571125711357114571155711657117571185711957120571215712257123571245712557126571275712857129571305713157132571335713457135571365713757138571395714057141571425714357144571455714657147571485714957150571515715257153571545715557156571575715857159571605716157162571635716457165571665716757168571695717057171571725717357174571755717657177571785717957180571815718257183571845718557186571875718857189571905719157192571935719457195571965719757198571995720057201572025720357204572055720657207572085720957210572115721257213572145721557216572175721857219572205722157222572235722457225572265722757228572295723057231572325723357234572355723657237572385723957240572415724257243572445724557246572475724857249572505725157252572535725457255572565725757258572595726057261572625726357264572655726657267572685726957270572715727257273572745727557276572775727857279572805728157282572835728457285572865728757288572895729057291572925729357294572955729657297572985729957300573015730257303573045730557306573075730857309573105731157312573135731457315573165731757318573195732057321573225732357324573255732657327573285732957330573315733257333573345733557336573375733857339573405734157342573435734457345573465734757348573495735057351573525735357354573555735657357573585735957360573615736257363573645736557366573675736857369573705737157372573735737457375573765737757378573795738057381573825738357384573855738657387573885738957390573915739257393573945739557396573975739857399574005740157402574035740457405574065740757408574095741057411574125741357414574155741657417574185741957420574215742257423574245742557426574275742857429574305743157432574335743457435574365743757438574395744057441574425744357444574455744657447574485744957450574515745257453574545745557456574575745857459574605746157462574635746457465574665746757468574695747057471574725747357474574755747657477574785747957480574815748257483574845748557486574875748857489574905749157492574935749457495574965749757498574995750057501575025750357504575055750657507575085750957510575115751257513575145751557516575175751857519575205752157522575235752457525575265752757528575295753057531575325753357534575355753657537575385753957540575415754257543575445754557546575475754857549575505755157552575535755457555575565755757558575595756057561575625756357564575655756657567575685756957570575715757257573575745757557576575775757857579575805758157582575835758457585575865758757588575895759057591575925759357594575955759657597575985759957600576015760257603576045760557606576075760857609576105761157612576135761457615576165761757618576195762057621576225762357624576255762657627576285762957630576315763257633576345763557636576375763857639576405764157642576435764457645576465764757648576495765057651576525765357654576555765657657576585765957660576615766257663576645766557666576675766857669576705767157672576735767457675576765767757678576795768057681576825768357684576855768657687576885768957690576915769257693576945769557696576975769857699577005770157702577035770457705577065770757708577095771057711577125771357714577155771657717577185771957720577215772257723577245772557726577275772857729577305773157732577335773457735577365773757738577395774057741577425774357744577455774657747577485774957750577515775257753577545775557756577575775857759577605776157762577635776457765577665776757768577695777057771577725777357774577755777657777577785777957780577815778257783577845778557786577875778857789577905779157792577935779457795577965779757798577995780057801578025780357804578055780657807578085780957810578115781257813578145781557816578175781857819578205782157822578235782457825578265782757828578295783057831578325783357834578355783657837578385783957840578415784257843578445784557846578475784857849578505785157852578535785457855578565785757858578595786057861578625786357864578655786657867578685786957870578715787257873578745787557876578775787857879578805788157882578835788457885578865788757888578895789057891578925789357894578955789657897578985789957900579015790257903579045790557906579075790857909579105791157912579135791457915579165791757918579195792057921579225792357924579255792657927579285792957930579315793257933579345793557936579375793857939579405794157942579435794457945579465794757948579495795057951579525795357954579555795657957579585795957960579615796257963579645796557966579675796857969579705797157972579735797457975579765797757978579795798057981579825798357984579855798657987579885798957990579915799257993579945799557996579975799857999580005800158002580035800458005580065800758008580095801058011580125801358014580155801658017580185801958020580215802258023580245802558026580275802858029580305803158032580335803458035580365803758038580395804058041580425804358044580455804658047580485804958050580515805258053580545805558056580575805858059580605806158062580635806458065580665806758068580695807058071580725807358074580755807658077580785807958080580815808258083580845808558086580875808858089580905809158092580935809458095580965809758098580995810058101581025810358104581055810658107581085810958110581115811258113581145811558116581175811858119581205812158122581235812458125581265812758128581295813058131581325813358134581355813658137581385813958140581415814258143581445814558146581475814858149581505815158152581535815458155581565815758158581595816058161581625816358164581655816658167581685816958170581715817258173581745817558176581775817858179581805818158182581835818458185581865818758188581895819058191581925819358194581955819658197581985819958200582015820258203582045820558206582075820858209582105821158212582135821458215582165821758218582195822058221582225822358224582255822658227582285822958230582315823258233582345823558236582375823858239582405824158242582435824458245582465824758248582495825058251582525825358254582555825658257582585825958260582615826258263582645826558266582675826858269582705827158272582735827458275582765827758278582795828058281582825828358284582855828658287582885828958290582915829258293582945829558296582975829858299583005830158302583035830458305583065830758308583095831058311583125831358314583155831658317583185831958320583215832258323583245832558326583275832858329583305833158332583335833458335583365833758338583395834058341583425834358344583455834658347583485834958350583515835258353583545835558356583575835858359583605836158362583635836458365583665836758368583695837058371583725837358374583755837658377583785837958380583815838258383583845838558386583875838858389583905839158392583935839458395583965839758398583995840058401584025840358404584055840658407584085840958410584115841258413584145841558416584175841858419584205842158422584235842458425584265842758428584295843058431584325843358434584355843658437584385843958440584415844258443584445844558446584475844858449584505845158452584535845458455584565845758458584595846058461584625846358464584655846658467584685846958470584715847258473584745847558476584775847858479584805848158482584835848458485584865848758488584895849058491584925849358494584955849658497584985849958500585015850258503585045850558506585075850858509585105851158512585135851458515585165851758518585195852058521585225852358524585255852658527585285852958530585315853258533585345853558536585375853858539585405854158542585435854458545585465854758548585495855058551585525855358554585555855658557585585855958560585615856258563585645856558566585675856858569585705857158572585735857458575585765857758578585795858058581585825858358584585855858658587585885858958590585915859258593585945859558596585975859858599586005860158602586035860458605586065860758608586095861058611586125861358614586155861658617586185861958620586215862258623586245862558626586275862858629586305863158632586335863458635586365863758638586395864058641586425864358644586455864658647586485864958650586515865258653586545865558656586575865858659586605866158662586635866458665586665866758668586695867058671586725867358674586755867658677586785867958680586815868258683586845868558686586875868858689586905869158692586935869458695586965869758698586995870058701587025870358704587055870658707587085870958710587115871258713587145871558716587175871858719587205872158722587235872458725587265872758728587295873058731587325873358734587355873658737587385873958740587415874258743587445874558746587475874858749587505875158752587535875458755587565875758758587595876058761587625876358764587655876658767587685876958770587715877258773587745877558776587775877858779587805878158782587835878458785587865878758788587895879058791587925879358794587955879658797587985879958800588015880258803588045880558806588075880858809588105881158812588135881458815588165881758818588195882058821588225882358824588255882658827588285882958830588315883258833588345883558836588375883858839588405884158842588435884458845588465884758848588495885058851588525885358854588555885658857588585885958860588615886258863588645886558866588675886858869588705887158872588735887458875588765887758878588795888058881588825888358884588855888658887588885888958890588915889258893588945889558896588975889858899589005890158902589035890458905589065890758908589095891058911589125891358914589155891658917589185891958920589215892258923589245892558926589275892858929589305893158932589335893458935589365893758938589395894058941589425894358944589455894658947589485894958950589515895258953589545895558956589575895858959589605896158962589635896458965589665896758968589695897058971589725897358974589755897658977589785897958980589815898258983589845898558986589875898858989589905899158992589935899458995589965899758998589995900059001590025900359004590055900659007590085900959010590115901259013590145901559016590175901859019590205902159022590235902459025590265902759028590295903059031590325903359034590355903659037590385903959040590415904259043590445904559046590475904859049590505905159052590535905459055590565905759058590595906059061590625906359064590655906659067590685906959070590715907259073590745907559076590775907859079590805908159082590835908459085590865908759088590895909059091590925909359094590955909659097590985909959100591015910259103591045910559106591075910859109591105911159112591135911459115591165911759118591195912059121591225912359124591255912659127591285912959130591315913259133591345913559136591375913859139591405914159142591435914459145591465914759148591495915059151591525915359154591555915659157591585915959160591615916259163591645916559166591675916859169591705917159172591735917459175591765917759178591795918059181591825918359184591855918659187591885918959190591915919259193591945919559196591975919859199592005920159202592035920459205592065920759208592095921059211592125921359214592155921659217592185921959220592215922259223592245922559226592275922859229592305923159232592335923459235592365923759238592395924059241592425924359244592455924659247592485924959250592515925259253592545925559256592575925859259592605926159262592635926459265592665926759268592695927059271592725927359274592755927659277592785927959280592815928259283592845928559286592875928859289592905929159292592935929459295592965929759298592995930059301593025930359304593055930659307593085930959310593115931259313593145931559316593175931859319593205932159322593235932459325593265932759328593295933059331593325933359334593355933659337593385933959340593415934259343593445934559346593475934859349593505935159352593535935459355593565935759358593595936059361593625936359364593655936659367593685936959370593715937259373593745937559376593775937859379593805938159382593835938459385593865938759388593895939059391593925939359394593955939659397593985939959400594015940259403594045940559406594075940859409594105941159412594135941459415594165941759418594195942059421594225942359424594255942659427594285942959430594315943259433594345943559436594375943859439594405944159442594435944459445594465944759448594495945059451594525945359454594555945659457594585945959460594615946259463594645946559466594675946859469594705947159472594735947459475594765947759478594795948059481594825948359484594855948659487594885948959490594915949259493594945949559496594975949859499595005950159502595035950459505595065950759508595095951059511595125951359514595155951659517595185951959520595215952259523595245952559526595275952859529595305953159532595335953459535595365953759538595395954059541595425954359544595455954659547595485954959550595515955259553595545955559556595575955859559595605956159562595635956459565595665956759568595695957059571595725957359574595755957659577595785957959580595815958259583595845958559586595875958859589595905959159592595935959459595595965959759598595995960059601596025960359604596055960659607596085960959610596115961259613596145961559616596175961859619596205962159622596235962459625596265962759628596295963059631596325963359634596355963659637596385963959640596415964259643596445964559646596475964859649596505965159652596535965459655596565965759658596595966059661596625966359664596655966659667596685966959670596715967259673596745967559676596775967859679596805968159682596835968459685596865968759688596895969059691596925969359694596955969659697596985969959700597015970259703597045970559706597075970859709597105971159712597135971459715597165971759718597195972059721597225972359724597255972659727597285972959730597315973259733597345973559736597375973859739597405974159742597435974459745597465974759748597495975059751597525975359754597555975659757597585975959760597615976259763597645976559766597675976859769597705977159772597735977459775597765977759778597795978059781597825978359784597855978659787597885978959790597915979259793597945979559796597975979859799598005980159802598035980459805598065980759808598095981059811598125981359814598155981659817598185981959820598215982259823598245982559826598275982859829598305983159832598335983459835598365983759838598395984059841598425984359844598455984659847598485984959850598515985259853598545985559856598575985859859598605986159862598635986459865598665986759868598695987059871598725987359874598755987659877598785987959880598815988259883598845988559886598875988859889598905989159892598935989459895598965989759898598995990059901599025990359904599055990659907599085990959910599115991259913599145991559916599175991859919599205992159922599235992459925599265992759928599295993059931599325993359934599355993659937599385993959940599415994259943599445994559946599475994859949599505995159952599535995459955599565995759958599595996059961599625996359964599655996659967599685996959970599715997259973599745997559976599775997859979599805998159982599835998459985599865998759988599895999059991599925999359994599955999659997599985999960000600016000260003600046000560006600076000860009600106001160012600136001460015600166001760018600196002060021600226002360024600256002660027600286002960030600316003260033600346003560036600376003860039600406004160042600436004460045600466004760048600496005060051600526005360054600556005660057600586005960060600616006260063600646006560066600676006860069600706007160072600736007460075600766007760078600796008060081600826008360084600856008660087600886008960090600916009260093600946009560096600976009860099601006010160102601036010460105601066010760108601096011060111601126011360114601156011660117601186011960120601216012260123601246012560126601276012860129601306013160132601336013460135601366013760138601396014060141601426014360144601456014660147601486014960150601516015260153601546015560156601576015860159601606016160162601636016460165601666016760168601696017060171601726017360174601756017660177601786017960180601816018260183601846018560186601876018860189601906019160192601936019460195601966019760198601996020060201602026020360204602056020660207602086020960210602116021260213602146021560216602176021860219602206022160222602236022460225602266022760228602296023060231602326023360234602356023660237602386023960240602416024260243602446024560246602476024860249602506025160252602536025460255602566025760258602596026060261602626026360264602656026660267602686026960270602716027260273602746027560276602776027860279602806028160282602836028460285602866028760288602896029060291602926029360294602956029660297602986029960300603016030260303603046030560306603076030860309603106031160312603136031460315603166031760318603196032060321603226032360324603256032660327603286032960330603316033260333603346033560336603376033860339603406034160342603436034460345603466034760348603496035060351603526035360354603556035660357603586035960360603616036260363603646036560366603676036860369603706037160372603736037460375603766037760378603796038060381603826038360384603856038660387603886038960390603916039260393603946039560396603976039860399604006040160402604036040460405604066040760408604096041060411604126041360414604156041660417604186041960420604216042260423604246042560426604276042860429604306043160432604336043460435604366043760438604396044060441604426044360444604456044660447604486044960450604516045260453604546045560456604576045860459604606046160462604636046460465604666046760468604696047060471604726047360474604756047660477604786047960480604816048260483604846048560486604876048860489604906049160492604936049460495604966049760498604996050060501605026050360504605056050660507605086050960510605116051260513605146051560516605176051860519605206052160522605236052460525605266052760528605296053060531605326053360534605356053660537605386053960540605416054260543605446054560546605476054860549605506055160552605536055460555605566055760558605596056060561605626056360564605656056660567605686056960570605716057260573605746057560576605776057860579605806058160582605836058460585605866058760588605896059060591605926059360594605956059660597605986059960600606016060260603606046060560606606076060860609606106061160612606136061460615606166061760618606196062060621606226062360624606256062660627606286062960630606316063260633606346063560636606376063860639606406064160642606436064460645606466064760648606496065060651606526065360654606556065660657606586065960660606616066260663606646066560666606676066860669606706067160672606736067460675606766067760678606796068060681606826068360684606856068660687606886068960690606916069260693606946069560696606976069860699607006070160702607036070460705607066070760708607096071060711607126071360714607156071660717607186071960720607216072260723607246072560726607276072860729607306073160732607336073460735607366073760738607396074060741607426074360744607456074660747607486074960750607516075260753607546075560756607576075860759607606076160762607636076460765607666076760768607696077060771607726077360774607756077660777607786077960780607816078260783607846078560786607876078860789607906079160792607936079460795607966079760798607996080060801608026080360804608056080660807608086080960810608116081260813608146081560816608176081860819608206082160822608236082460825608266082760828608296083060831608326083360834608356083660837608386083960840608416084260843608446084560846608476084860849608506085160852608536085460855608566085760858608596086060861608626086360864608656086660867608686086960870608716087260873608746087560876608776087860879608806088160882608836088460885608866088760888608896089060891608926089360894608956089660897608986089960900609016090260903609046090560906609076090860909609106091160912609136091460915609166091760918609196092060921609226092360924609256092660927609286092960930609316093260933609346093560936609376093860939609406094160942609436094460945609466094760948609496095060951609526095360954609556095660957609586095960960609616096260963609646096560966609676096860969609706097160972609736097460975609766097760978609796098060981609826098360984609856098660987609886098960990609916099260993609946099560996609976099860999610006100161002610036100461005610066100761008610096101061011610126101361014610156101661017610186101961020610216102261023610246102561026610276102861029610306103161032610336103461035610366103761038610396104061041610426104361044610456104661047610486104961050610516105261053610546105561056610576105861059610606106161062610636106461065610666106761068610696107061071610726107361074610756107661077610786107961080610816108261083610846108561086610876108861089610906109161092610936109461095610966109761098610996110061101611026110361104611056110661107611086110961110611116111261113611146111561116611176111861119611206112161122611236112461125611266112761128611296113061131611326113361134611356113661137611386113961140611416114261143611446114561146611476114861149611506115161152611536115461155611566115761158611596116061161611626116361164611656116661167611686116961170611716117261173611746117561176611776117861179611806118161182611836118461185611866118761188611896119061191611926119361194611956119661197611986119961200612016120261203612046120561206612076120861209612106121161212612136121461215612166121761218612196122061221612226122361224612256122661227612286122961230612316123261233612346123561236612376123861239612406124161242612436124461245612466124761248612496125061251612526125361254612556125661257612586125961260612616126261263612646126561266612676126861269612706127161272612736127461275612766127761278612796128061281612826128361284612856128661287612886128961290612916129261293612946129561296612976129861299613006130161302613036130461305613066130761308613096131061311613126131361314613156131661317613186131961320613216132261323613246132561326613276132861329613306133161332613336133461335613366133761338613396134061341613426134361344613456134661347613486134961350613516135261353613546135561356613576135861359613606136161362613636136461365613666136761368613696137061371613726137361374613756137661377613786137961380613816138261383613846138561386613876138861389613906139161392613936139461395613966139761398613996140061401614026140361404614056140661407614086140961410614116141261413614146141561416614176141861419614206142161422614236142461425614266142761428614296143061431614326143361434614356143661437614386143961440614416144261443614446144561446614476144861449614506145161452614536145461455614566145761458614596146061461614626146361464614656146661467614686146961470614716147261473614746147561476614776147861479614806148161482614836148461485614866148761488614896149061491614926149361494614956149661497614986149961500615016150261503615046150561506615076150861509615106151161512615136151461515615166151761518615196152061521615226152361524615256152661527615286152961530615316153261533615346153561536615376153861539615406154161542615436154461545615466154761548615496155061551615526155361554615556155661557615586155961560615616156261563615646156561566615676156861569615706157161572615736157461575615766157761578615796158061581615826158361584615856158661587615886158961590615916159261593615946159561596615976159861599616006160161602616036160461605616066160761608616096161061611616126161361614616156161661617616186161961620616216162261623616246162561626616276162861629616306163161632616336163461635616366163761638616396164061641616426164361644616456164661647616486164961650616516165261653616546165561656616576165861659616606166161662616636166461665616666166761668616696167061671616726167361674616756167661677616786167961680616816168261683616846168561686616876168861689616906169161692616936169461695616966169761698616996170061701617026170361704617056170661707617086170961710617116171261713617146171561716617176171861719617206172161722617236172461725617266172761728617296173061731617326173361734617356173661737617386173961740617416174261743617446174561746617476174861749617506175161752617536175461755617566175761758617596176061761617626176361764617656176661767617686176961770617716177261773617746177561776617776177861779617806178161782617836178461785617866178761788617896179061791617926179361794617956179661797617986179961800618016180261803618046180561806618076180861809618106181161812618136181461815618166181761818618196182061821618226182361824618256182661827618286182961830618316183261833618346183561836618376183861839618406184161842618436184461845618466184761848618496185061851618526185361854618556185661857618586185961860618616186261863618646186561866618676186861869618706187161872618736187461875618766187761878618796188061881618826188361884618856188661887618886188961890618916189261893618946189561896618976189861899619006190161902619036190461905619066190761908619096191061911619126191361914619156191661917619186191961920619216192261923619246192561926619276192861929619306193161932619336193461935619366193761938619396194061941619426194361944619456194661947619486194961950619516195261953619546195561956619576195861959619606196161962619636196461965619666196761968619696197061971619726197361974619756197661977619786197961980619816198261983619846198561986619876198861989619906199161992619936199461995619966199761998619996200062001620026200362004620056200662007620086200962010620116201262013620146201562016620176201862019620206202162022620236202462025620266202762028620296203062031620326203362034620356203662037620386203962040620416204262043620446204562046620476204862049620506205162052620536205462055620566205762058620596206062061620626206362064620656206662067620686206962070620716207262073620746207562076620776207862079620806208162082620836208462085620866208762088620896209062091620926209362094620956209662097620986209962100621016210262103621046210562106621076210862109621106211162112621136211462115621166211762118621196212062121621226212362124621256212662127621286212962130621316213262133621346213562136621376213862139621406214162142621436214462145621466214762148621496215062151621526215362154621556215662157621586215962160621616216262163621646216562166621676216862169621706217162172621736217462175621766217762178621796218062181621826218362184621856218662187621886218962190621916219262193621946219562196621976219862199622006220162202622036220462205622066220762208622096221062211622126221362214622156221662217622186221962220622216222262223622246222562226622276222862229622306223162232622336223462235622366223762238622396224062241622426224362244622456224662247622486224962250622516225262253622546225562256622576225862259622606226162262622636226462265622666226762268622696227062271622726227362274622756227662277622786227962280622816228262283622846228562286622876228862289622906229162292622936229462295622966229762298622996230062301623026230362304623056230662307623086230962310623116231262313623146231562316623176231862319623206232162322623236232462325623266232762328623296233062331623326233362334623356233662337623386233962340623416234262343623446234562346623476234862349623506235162352623536235462355623566235762358623596236062361623626236362364623656236662367623686236962370623716237262373623746237562376623776237862379623806238162382623836238462385623866238762388623896239062391623926239362394623956239662397623986239962400624016240262403624046240562406624076240862409624106241162412624136241462415624166241762418624196242062421624226242362424624256242662427624286242962430624316243262433624346243562436624376243862439624406244162442624436244462445624466244762448624496245062451624526245362454624556245662457624586245962460624616246262463624646246562466624676246862469624706247162472624736247462475624766247762478624796248062481624826248362484624856248662487624886248962490624916249262493624946249562496624976249862499625006250162502625036250462505625066250762508625096251062511625126251362514625156251662517625186251962520625216252262523625246252562526625276252862529625306253162532625336253462535625366253762538625396254062541625426254362544625456254662547625486254962550625516255262553625546255562556625576255862559625606256162562625636256462565625666256762568625696257062571625726257362574625756257662577625786257962580625816258262583625846258562586625876258862589625906259162592625936259462595625966259762598625996260062601626026260362604626056260662607626086260962610626116261262613626146261562616626176261862619626206262162622626236262462625626266262762628626296263062631626326263362634626356263662637626386263962640626416264262643626446264562646626476264862649626506265162652626536265462655626566265762658626596266062661626626266362664626656266662667626686266962670626716267262673626746267562676626776267862679626806268162682626836268462685626866268762688626896269062691626926269362694626956269662697626986269962700627016270262703627046270562706627076270862709627106271162712627136271462715627166271762718627196272062721627226272362724627256272662727627286272962730627316273262733627346273562736627376273862739627406274162742627436274462745627466274762748627496275062751627526275362754627556275662757627586275962760627616276262763627646276562766627676276862769627706277162772627736277462775627766277762778627796278062781627826278362784627856278662787627886278962790627916279262793627946279562796627976279862799628006280162802628036280462805628066280762808628096281062811628126281362814628156281662817628186281962820628216282262823628246282562826628276282862829628306283162832628336283462835628366283762838628396284062841628426284362844628456284662847628486284962850628516285262853628546285562856628576285862859628606286162862628636286462865628666286762868628696287062871628726287362874628756287662877628786287962880628816288262883628846288562886628876288862889628906289162892628936289462895628966289762898628996290062901629026290362904629056290662907629086290962910629116291262913629146291562916629176291862919629206292162922629236292462925629266292762928629296293062931629326293362934629356293662937629386293962940629416294262943629446294562946629476294862949629506295162952629536295462955629566295762958629596296062961629626296362964629656296662967629686296962970629716297262973629746297562976629776297862979629806298162982629836298462985629866298762988629896299062991629926299362994629956299662997629986299963000630016300263003630046300563006630076300863009630106301163012630136301463015630166301763018630196302063021630226302363024630256302663027630286302963030630316303263033630346303563036630376303863039630406304163042630436304463045630466304763048630496305063051630526305363054630556305663057630586305963060630616306263063630646306563066630676306863069630706307163072630736307463075630766307763078630796308063081630826308363084630856308663087630886308963090630916309263093630946309563096630976309863099631006310163102631036310463105631066310763108631096311063111631126311363114631156311663117631186311963120631216312263123631246312563126631276312863129631306313163132631336313463135631366313763138631396314063141631426314363144631456314663147631486314963150631516315263153631546315563156631576315863159631606316163162631636316463165631666316763168631696317063171631726317363174631756317663177631786317963180631816318263183631846318563186631876318863189631906319163192631936319463195631966319763198631996320063201632026320363204632056320663207632086320963210632116321263213632146321563216632176321863219632206322163222632236322463225632266322763228632296323063231632326323363234632356323663237632386323963240632416324263243632446324563246632476324863249632506325163252632536325463255632566325763258632596326063261632626326363264632656326663267632686326963270632716327263273632746327563276632776327863279632806328163282632836328463285632866328763288632896329063291632926329363294632956329663297632986329963300633016330263303633046330563306633076330863309633106331163312633136331463315633166331763318633196332063321633226332363324633256332663327633286332963330633316333263333633346333563336633376333863339633406334163342633436334463345633466334763348633496335063351633526335363354633556335663357633586335963360633616336263363633646336563366633676336863369633706337163372633736337463375633766337763378633796338063381633826338363384633856338663387633886338963390633916339263393633946339563396633976339863399634006340163402634036340463405634066340763408634096341063411634126341363414634156341663417634186341963420634216342263423634246342563426634276342863429634306343163432634336343463435634366343763438634396344063441634426344363444634456344663447634486344963450634516345263453634546345563456634576345863459634606346163462634636346463465634666346763468634696347063471634726347363474634756347663477634786347963480634816348263483634846348563486634876348863489634906349163492634936349463495634966349763498634996350063501635026350363504635056350663507635086350963510635116351263513635146351563516635176351863519635206352163522635236352463525635266352763528635296353063531635326353363534635356353663537635386353963540635416354263543635446354563546635476354863549635506355163552635536355463555635566355763558635596356063561635626356363564635656356663567635686356963570635716357263573635746357563576635776357863579635806358163582635836358463585635866358763588635896359063591635926359363594635956359663597635986359963600636016360263603636046360563606636076360863609636106361163612636136361463615636166361763618636196362063621636226362363624636256362663627636286362963630636316363263633636346363563636636376363863639636406364163642636436364463645636466364763648636496365063651636526365363654636556365663657636586365963660636616366263663636646366563666636676366863669636706367163672636736367463675636766367763678636796368063681636826368363684636856368663687636886368963690636916369263693636946369563696636976369863699637006370163702637036370463705637066370763708637096371063711637126371363714637156371663717637186371963720637216372263723637246372563726637276372863729637306373163732637336373463735637366373763738637396374063741637426374363744637456374663747637486374963750637516375263753637546375563756637576375863759637606376163762637636376463765637666376763768637696377063771637726377363774637756377663777637786377963780637816378263783637846378563786637876378863789637906379163792637936379463795637966379763798637996380063801638026380363804638056380663807638086380963810638116381263813638146381563816638176381863819638206382163822638236382463825638266382763828638296383063831638326383363834638356383663837638386383963840638416384263843638446384563846638476384863849638506385163852638536385463855638566385763858638596386063861638626386363864638656386663867638686386963870638716387263873638746387563876638776387863879638806388163882638836388463885638866388763888638896389063891638926389363894638956389663897638986389963900639016390263903639046390563906639076390863909639106391163912639136391463915639166391763918639196392063921639226392363924639256392663927639286392963930639316393263933639346393563936639376393863939639406394163942639436394463945639466394763948639496395063951639526395363954639556395663957639586395963960639616396263963639646396563966639676396863969639706397163972639736397463975639766397763978639796398063981639826398363984639856398663987639886398963990639916399263993639946399563996639976399863999640006400164002640036400464005640066400764008640096401064011640126401364014640156401664017640186401964020640216402264023640246402564026640276402864029640306403164032640336403464035640366403764038640396404064041640426404364044640456404664047640486404964050640516405264053640546405564056640576405864059640606406164062640636406464065640666406764068640696407064071640726407364074640756407664077640786407964080640816408264083640846408564086640876408864089640906409164092640936409464095640966409764098640996410064101641026410364104641056410664107641086410964110641116411264113641146411564116641176411864119641206412164122641236412464125641266412764128641296413064131641326413364134641356413664137641386413964140641416414264143641446414564146641476414864149641506415164152641536415464155641566415764158641596416064161641626416364164641656416664167641686416964170641716417264173641746417564176641776417864179641806418164182641836418464185641866418764188641896419064191641926419364194641956419664197641986419964200642016420264203642046420564206642076420864209642106421164212642136421464215642166421764218642196422064221642226422364224642256422664227642286422964230642316423264233642346423564236642376423864239642406424164242642436424464245642466424764248642496425064251642526425364254642556425664257642586425964260642616426264263642646426564266642676426864269642706427164272642736427464275642766427764278642796428064281642826428364284642856428664287642886428964290642916429264293642946429564296642976429864299643006430164302643036430464305643066430764308643096431064311643126431364314643156431664317643186431964320643216432264323643246432564326643276432864329643306433164332643336433464335643366433764338643396434064341643426434364344643456434664347643486434964350643516435264353643546435564356643576435864359643606436164362643636436464365643666436764368643696437064371643726437364374643756437664377643786437964380643816438264383643846438564386643876438864389643906439164392643936439464395643966439764398643996440064401644026440364404644056440664407644086440964410644116441264413644146441564416644176441864419644206442164422644236442464425644266442764428644296443064431644326443364434644356443664437644386443964440644416444264443644446444564446644476444864449644506445164452644536445464455644566445764458644596446064461644626446364464644656446664467644686446964470644716447264473644746447564476644776447864479644806448164482644836448464485644866448764488644896449064491644926449364494644956449664497644986449964500645016450264503645046450564506645076450864509645106451164512645136451464515645166451764518645196452064521645226452364524645256452664527645286452964530645316453264533645346453564536645376453864539645406454164542645436454464545645466454764548645496455064551645526455364554645556455664557645586455964560645616456264563645646456564566645676456864569645706457164572645736457464575645766457764578645796458064581645826458364584645856458664587645886458964590645916459264593645946459564596645976459864599646006460164602646036460464605646066460764608646096461064611646126461364614646156461664617646186461964620646216462264623646246462564626646276462864629646306463164632646336463464635646366463764638646396464064641646426464364644646456464664647646486464964650646516465264653646546465564656646576465864659646606466164662646636466464665646666466764668646696467064671646726467364674646756467664677646786467964680646816468264683646846468564686646876468864689646906469164692646936469464695646966469764698646996470064701647026470364704647056470664707647086470964710647116471264713647146471564716647176471864719647206472164722647236472464725647266472764728647296473064731647326473364734647356473664737647386473964740647416474264743647446474564746647476474864749647506475164752647536475464755647566475764758647596476064761647626476364764647656476664767647686476964770647716477264773647746477564776647776477864779647806478164782647836478464785647866478764788647896479064791647926479364794647956479664797647986479964800648016480264803648046480564806648076480864809648106481164812648136481464815648166481764818648196482064821648226482364824648256482664827648286482964830648316483264833648346483564836648376483864839648406484164842648436484464845648466484764848648496485064851648526485364854648556485664857648586485964860648616486264863648646486564866648676486864869648706487164872648736487464875648766487764878648796488064881648826488364884648856488664887648886488964890648916489264893648946489564896648976489864899649006490164902649036490464905649066490764908649096491064911649126491364914649156491664917649186491964920649216492264923649246492564926649276492864929649306493164932649336493464935649366493764938649396494064941649426494364944649456494664947649486494964950649516495264953649546495564956649576495864959649606496164962649636496464965649666496764968649696497064971649726497364974649756497664977649786497964980649816498264983649846498564986649876498864989649906499164992649936499464995649966499764998649996500065001650026500365004650056500665007650086500965010650116501265013650146501565016650176501865019650206502165022650236502465025650266502765028650296503065031650326503365034650356503665037650386503965040650416504265043650446504565046650476504865049650506505165052650536505465055650566505765058650596506065061650626506365064650656506665067650686506965070650716507265073650746507565076650776507865079650806508165082650836508465085650866508765088650896509065091650926509365094650956509665097650986509965100651016510265103651046510565106651076510865109651106511165112651136511465115651166511765118651196512065121651226512365124651256512665127651286512965130651316513265133651346513565136651376513865139651406514165142651436514465145651466514765148651496515065151651526515365154651556515665157651586515965160651616516265163651646516565166651676516865169651706517165172651736517465175651766517765178651796518065181651826518365184651856518665187651886518965190651916519265193651946519565196651976519865199652006520165202652036520465205652066520765208652096521065211652126521365214652156521665217652186521965220652216522265223652246522565226652276522865229652306523165232652336523465235652366523765238652396524065241652426524365244652456524665247652486524965250652516525265253652546525565256652576525865259652606526165262652636526465265652666526765268652696527065271652726527365274652756527665277652786527965280652816528265283652846528565286652876528865289652906529165292652936529465295652966529765298652996530065301653026530365304653056530665307653086530965310653116531265313653146531565316653176531865319653206532165322653236532465325653266532765328653296533065331653326533365334653356533665337653386533965340653416534265343653446534565346653476534865349653506535165352653536535465355653566535765358653596536065361653626536365364653656536665367653686536965370653716537265373653746537565376653776537865379653806538165382653836538465385653866538765388653896539065391653926539365394653956539665397653986539965400654016540265403654046540565406654076540865409654106541165412654136541465415654166541765418654196542065421654226542365424654256542665427654286542965430654316543265433654346543565436654376543865439654406544165442654436544465445654466544765448654496545065451654526545365454654556545665457654586545965460654616546265463654646546565466654676546865469654706547165472654736547465475654766547765478654796548065481654826548365484654856548665487654886548965490654916549265493654946549565496654976549865499655006550165502655036550465505655066550765508655096551065511655126551365514655156551665517655186551965520655216552265523655246552565526655276552865529655306553165532655336553465535655366553765538655396554065541655426554365544655456554665547655486554965550655516555265553655546555565556655576555865559655606556165562655636556465565655666556765568655696557065571655726557365574655756557665577655786557965580655816558265583655846558565586655876558865589655906559165592655936559465595655966559765598655996560065601656026560365604656056560665607656086560965610656116561265613656146561565616656176561865619656206562165622656236562465625656266562765628656296563065631656326563365634656356563665637656386563965640656416564265643656446564565646656476564865649656506565165652656536565465655656566565765658656596566065661656626566365664656656566665667656686566965670656716567265673656746567565676656776567865679656806568165682656836568465685656866568765688656896569065691656926569365694656956569665697656986569965700657016570265703657046570565706657076570865709657106571165712657136571465715657166571765718657196572065721657226572365724657256572665727657286572965730657316573265733657346573565736657376573865739657406574165742657436574465745657466574765748657496575065751657526575365754657556575665757657586575965760657616576265763657646576565766657676576865769657706577165772657736577465775657766577765778657796578065781657826578365784657856578665787657886578965790657916579265793657946579565796657976579865799658006580165802658036580465805658066580765808658096581065811658126581365814658156581665817658186581965820658216582265823658246582565826658276582865829658306583165832658336583465835658366583765838658396584065841658426584365844658456584665847658486584965850658516585265853658546585565856658576585865859658606586165862658636586465865658666586765868658696587065871658726587365874658756587665877658786587965880658816588265883658846588565886658876588865889658906589165892658936589465895658966589765898658996590065901659026590365904659056590665907659086590965910659116591265913659146591565916659176591865919659206592165922659236592465925659266592765928659296593065931659326593365934659356593665937659386593965940659416594265943659446594565946659476594865949659506595165952659536595465955659566595765958659596596065961659626596365964659656596665967659686596965970659716597265973659746597565976659776597865979659806598165982659836598465985659866598765988659896599065991659926599365994659956599665997659986599966000660016600266003660046600566006660076600866009660106601166012660136601466015660166601766018660196602066021660226602366024660256602666027660286602966030660316603266033660346603566036660376603866039660406604166042660436604466045660466604766048660496605066051660526605366054660556605666057660586605966060660616606266063660646606566066660676606866069660706607166072660736607466075660766607766078660796608066081660826608366084660856608666087660886608966090660916609266093660946609566096660976609866099661006610166102661036610466105661066610766108661096611066111661126611366114661156611666117661186611966120661216612266123661246612566126661276612866129661306613166132661336613466135661366613766138661396614066141661426614366144661456614666147661486614966150661516615266153661546615566156661576615866159661606616166162661636616466165661666616766168661696617066171661726617366174661756617666177661786617966180661816618266183661846618566186661876618866189661906619166192661936619466195661966619766198661996620066201662026620366204662056620666207662086620966210662116621266213662146621566216662176621866219662206622166222662236622466225662266622766228662296623066231662326623366234662356623666237662386623966240662416624266243662446624566246662476624866249662506625166252662536625466255662566625766258662596626066261662626626366264662656626666267662686626966270662716627266273662746627566276662776627866279662806628166282662836628466285662866628766288662896629066291662926629366294662956629666297662986629966300663016630266303663046630566306663076630866309663106631166312663136631466315663166631766318663196632066321663226632366324663256632666327663286632966330663316633266333663346633566336663376633866339663406634166342663436634466345663466634766348663496635066351663526635366354663556635666357663586635966360663616636266363663646636566366663676636866369663706637166372663736637466375663766637766378663796638066381663826638366384663856638666387663886638966390663916639266393663946639566396663976639866399664006640166402664036640466405664066640766408664096641066411664126641366414664156641666417664186641966420664216642266423664246642566426664276642866429664306643166432664336643466435664366643766438664396644066441664426644366444664456644666447664486644966450664516645266453664546645566456664576645866459664606646166462664636646466465664666646766468664696647066471664726647366474664756647666477664786647966480664816648266483664846648566486664876648866489664906649166492664936649466495664966649766498664996650066501665026650366504665056650666507665086650966510665116651266513665146651566516665176651866519665206652166522665236652466525665266652766528665296653066531665326653366534665356653666537665386653966540665416654266543665446654566546665476654866549665506655166552665536655466555665566655766558665596656066561665626656366564665656656666567665686656966570665716657266573665746657566576665776657866579665806658166582665836658466585665866658766588665896659066591665926659366594665956659666597665986659966600666016660266603666046660566606666076660866609666106661166612666136661466615666166661766618666196662066621666226662366624666256662666627666286662966630666316663266633666346663566636666376663866639666406664166642666436664466645666466664766648666496665066651666526665366654666556665666657666586665966660666616666266663666646666566666666676666866669666706667166672666736667466675666766667766678666796668066681666826668366684666856668666687666886668966690666916669266693666946669566696666976669866699667006670166702667036670466705667066670766708667096671066711667126671366714667156671666717667186671966720667216672266723667246672566726667276672866729667306673166732667336673466735667366673766738667396674066741667426674366744667456674666747667486674966750667516675266753667546675566756667576675866759667606676166762667636676466765667666676766768667696677066771667726677366774667756677666777667786677966780667816678266783667846678566786667876678866789667906679166792667936679466795667966679766798667996680066801668026680366804668056680666807668086680966810668116681266813668146681566816668176681866819668206682166822668236682466825668266682766828668296683066831668326683366834668356683666837668386683966840668416684266843668446684566846668476684866849668506685166852668536685466855668566685766858668596686066861668626686366864668656686666867668686686966870668716687266873668746687566876668776687866879668806688166882668836688466885668866688766888668896689066891668926689366894668956689666897668986689966900669016690266903669046690566906669076690866909669106691166912669136691466915669166691766918669196692066921669226692366924669256692666927669286692966930669316693266933669346693566936669376693866939669406694166942669436694466945669466694766948669496695066951669526695366954669556695666957669586695966960669616696266963669646696566966669676696866969669706697166972669736697466975669766697766978669796698066981669826698366984669856698666987669886698966990669916699266993669946699566996669976699866999670006700167002670036700467005670066700767008670096701067011670126701367014670156701667017670186701967020670216702267023670246702567026670276702867029670306703167032670336703467035670366703767038670396704067041670426704367044670456704667047670486704967050670516705267053670546705567056670576705867059670606706167062670636706467065670666706767068670696707067071670726707367074670756707667077670786707967080670816708267083670846708567086670876708867089670906709167092670936709467095670966709767098670996710067101671026710367104671056710667107671086710967110671116711267113671146711567116671176711867119671206712167122671236712467125671266712767128671296713067131671326713367134671356713667137671386713967140671416714267143671446714567146671476714867149671506715167152671536715467155671566715767158671596716067161671626716367164671656716667167671686716967170671716717267173671746717567176671776717867179671806718167182671836718467185671866718767188671896719067191671926719367194671956719667197671986719967200672016720267203672046720567206672076720867209672106721167212672136721467215672166721767218672196722067221672226722367224672256722667227672286722967230672316723267233672346723567236672376723867239672406724167242672436724467245672466724767248672496725067251672526725367254672556725667257672586725967260672616726267263672646726567266672676726867269672706727167272672736727467275672766727767278672796728067281672826728367284672856728667287672886728967290672916729267293672946729567296672976729867299673006730167302673036730467305673066730767308673096731067311673126731367314673156731667317673186731967320673216732267323673246732567326673276732867329673306733167332673336733467335673366733767338673396734067341673426734367344673456734667347673486734967350673516735267353673546735567356673576735867359673606736167362673636736467365673666736767368673696737067371673726737367374673756737667377673786737967380673816738267383673846738567386673876738867389673906739167392673936739467395673966739767398673996740067401674026740367404674056740667407674086740967410674116741267413674146741567416674176741867419674206742167422674236742467425674266742767428674296743067431674326743367434674356743667437674386743967440674416744267443674446744567446674476744867449674506745167452674536745467455674566745767458674596746067461674626746367464674656746667467674686746967470674716747267473674746747567476674776747867479674806748167482674836748467485674866748767488674896749067491674926749367494674956749667497674986749967500675016750267503675046750567506675076750867509675106751167512675136751467515675166751767518675196752067521675226752367524675256752667527675286752967530675316753267533675346753567536675376753867539675406754167542675436754467545675466754767548675496755067551675526755367554675556755667557675586755967560675616756267563675646756567566675676756867569675706757167572675736757467575675766757767578675796758067581675826758367584675856758667587675886758967590675916759267593675946759567596675976759867599676006760167602676036760467605676066760767608676096761067611676126761367614676156761667617676186761967620676216762267623676246762567626676276762867629676306763167632676336763467635676366763767638676396764067641676426764367644676456764667647676486764967650676516765267653676546765567656676576765867659676606766167662676636766467665676666766767668676696767067671676726767367674676756767667677676786767967680676816768267683676846768567686676876768867689676906769167692676936769467695676966769767698676996770067701677026770367704677056770667707677086770967710677116771267713677146771567716677176771867719677206772167722677236772467725677266772767728677296773067731677326773367734677356773667737677386773967740677416774267743677446774567746677476774867749677506775167752677536775467755677566775767758677596776067761677626776367764677656776667767677686776967770677716777267773677746777567776677776777867779677806778167782677836778467785677866778767788677896779067791677926779367794677956779667797677986779967800678016780267803678046780567806678076780867809678106781167812678136781467815678166781767818678196782067821678226782367824678256782667827678286782967830678316783267833678346783567836678376783867839678406784167842678436784467845678466784767848678496785067851678526785367854678556785667857678586785967860678616786267863678646786567866678676786867869678706787167872678736787467875678766787767878678796788067881678826788367884678856788667887678886788967890678916789267893678946789567896678976789867899679006790167902679036790467905679066790767908679096791067911679126791367914679156791667917679186791967920679216792267923679246792567926679276792867929679306793167932679336793467935679366793767938679396794067941679426794367944679456794667947679486794967950679516795267953679546795567956679576795867959679606796167962679636796467965679666796767968679696797067971679726797367974679756797667977679786797967980679816798267983679846798567986679876798867989679906799167992679936799467995679966799767998679996800068001680026800368004680056800668007680086800968010680116801268013680146801568016680176801868019680206802168022680236802468025680266802768028680296803068031680326803368034680356803668037680386803968040680416804268043680446804568046680476804868049680506805168052680536805468055680566805768058680596806068061680626806368064680656806668067680686806968070680716807268073680746807568076680776807868079680806808168082680836808468085680866808768088680896809068091680926809368094680956809668097680986809968100681016810268103681046810568106681076810868109681106811168112681136811468115681166811768118681196812068121681226812368124681256812668127681286812968130681316813268133681346813568136681376813868139681406814168142681436814468145681466814768148681496815068151681526815368154681556815668157681586815968160681616816268163681646816568166681676816868169681706817168172681736817468175681766817768178681796818068181681826818368184681856818668187681886818968190681916819268193681946819568196681976819868199682006820168202682036820468205682066820768208682096821068211682126821368214682156821668217682186821968220682216822268223682246822568226682276822868229682306823168232682336823468235682366823768238682396824068241682426824368244682456824668247682486824968250682516825268253682546825568256682576825868259682606826168262682636826468265682666826768268682696827068271682726827368274682756827668277682786827968280682816828268283682846828568286682876828868289682906829168292682936829468295682966829768298682996830068301683026830368304683056830668307683086830968310683116831268313683146831568316683176831868319683206832168322683236832468325683266832768328683296833068331683326833368334683356833668337683386833968340683416834268343683446834568346683476834868349683506835168352683536835468355683566835768358683596836068361683626836368364683656836668367683686836968370683716837268373683746837568376683776837868379683806838168382683836838468385683866838768388683896839068391683926839368394683956839668397683986839968400684016840268403684046840568406684076840868409684106841168412684136841468415684166841768418684196842068421684226842368424684256842668427684286842968430684316843268433684346843568436684376843868439684406844168442684436844468445684466844768448684496845068451684526845368454684556845668457684586845968460684616846268463684646846568466684676846868469684706847168472684736847468475684766847768478684796848068481684826848368484684856848668487684886848968490684916849268493684946849568496684976849868499685006850168502685036850468505685066850768508685096851068511685126851368514685156851668517685186851968520685216852268523685246852568526685276852868529685306853168532685336853468535685366853768538685396854068541685426854368544685456854668547685486854968550685516855268553685546855568556685576855868559685606856168562685636856468565685666856768568685696857068571685726857368574685756857668577685786857968580685816858268583685846858568586685876858868589685906859168592685936859468595685966859768598685996860068601686026860368604686056860668607686086860968610686116861268613686146861568616686176861868619686206862168622686236862468625686266862768628686296863068631686326863368634686356863668637686386863968640686416864268643686446864568646686476864868649686506865168652686536865468655686566865768658686596866068661686626866368664686656866668667686686866968670686716867268673686746867568676686776867868679686806868168682686836868468685686866868768688686896869068691686926869368694686956869668697686986869968700687016870268703687046870568706687076870868709687106871168712687136871468715687166871768718687196872068721687226872368724687256872668727687286872968730687316873268733687346873568736687376873868739687406874168742687436874468745687466874768748687496875068751687526875368754687556875668757687586875968760687616876268763687646876568766687676876868769687706877168772687736877468775687766877768778687796878068781687826878368784687856878668787687886878968790687916879268793687946879568796687976879868799688006880168802688036880468805688066880768808688096881068811688126881368814688156881668817688186881968820688216882268823688246882568826688276882868829688306883168832688336883468835688366883768838688396884068841688426884368844688456884668847688486884968850688516885268853688546885568856688576885868859688606886168862688636886468865688666886768868688696887068871688726887368874688756887668877688786887968880688816888268883688846888568886688876888868889688906889168892688936889468895688966889768898688996890068901689026890368904689056890668907689086890968910689116891268913689146891568916689176891868919689206892168922689236892468925689266892768928689296893068931689326893368934689356893668937689386893968940689416894268943689446894568946689476894868949689506895168952689536895468955689566895768958689596896068961689626896368964689656896668967689686896968970689716897268973689746897568976689776897868979689806898168982689836898468985689866898768988689896899068991689926899368994689956899668997689986899969000690016900269003690046900569006690076900869009690106901169012690136901469015690166901769018690196902069021690226902369024690256902669027690286902969030690316903269033690346903569036690376903869039690406904169042690436904469045690466904769048690496905069051690526905369054690556905669057690586905969060690616906269063690646906569066690676906869069690706907169072690736907469075690766907769078690796908069081690826908369084690856908669087690886908969090690916909269093690946909569096690976909869099691006910169102691036910469105691066910769108691096911069111691126911369114691156911669117691186911969120691216912269123691246912569126691276912869129691306913169132691336913469135691366913769138691396914069141691426914369144691456914669147691486914969150691516915269153691546915569156691576915869159691606916169162691636916469165691666916769168691696917069171691726917369174691756917669177691786917969180691816918269183691846918569186691876918869189691906919169192691936919469195691966919769198691996920069201692026920369204692056920669207692086920969210692116921269213692146921569216692176921869219692206922169222692236922469225692266922769228692296923069231692326923369234692356923669237692386923969240692416924269243692446924569246692476924869249692506925169252692536925469255692566925769258692596926069261692626926369264692656926669267692686926969270692716927269273692746927569276692776927869279692806928169282692836928469285692866928769288692896929069291692926929369294692956929669297692986929969300693016930269303693046930569306693076930869309693106931169312693136931469315693166931769318693196932069321693226932369324693256932669327693286932969330693316933269333693346933569336693376933869339693406934169342693436934469345693466934769348693496935069351693526935369354693556935669357693586935969360693616936269363693646936569366693676936869369693706937169372693736937469375693766937769378693796938069381693826938369384693856938669387693886938969390693916939269393693946939569396693976939869399694006940169402694036940469405694066940769408694096941069411694126941369414694156941669417694186941969420694216942269423694246942569426694276942869429694306943169432694336943469435694366943769438694396944069441694426944369444694456944669447694486944969450694516945269453694546945569456694576945869459694606946169462694636946469465694666946769468694696947069471694726947369474694756947669477694786947969480694816948269483694846948569486694876948869489694906949169492694936949469495694966949769498694996950069501695026950369504695056950669507695086950969510695116951269513695146951569516695176951869519695206952169522695236952469525695266952769528695296953069531695326953369534695356953669537695386953969540695416954269543695446954569546695476954869549695506955169552695536955469555695566955769558695596956069561695626956369564695656956669567695686956969570695716957269573695746957569576695776957869579695806958169582695836958469585695866958769588695896959069591695926959369594695956959669597695986959969600696016960269603696046960569606696076960869609696106961169612696136961469615696166961769618696196962069621696226962369624696256962669627696286962969630696316963269633696346963569636696376963869639696406964169642696436964469645696466964769648696496965069651696526965369654696556965669657696586965969660696616966269663696646966569666696676966869669696706967169672696736967469675696766967769678696796968069681696826968369684696856968669687696886968969690696916969269693696946969569696696976969869699697006970169702697036970469705697066970769708697096971069711697126971369714697156971669717697186971969720697216972269723697246972569726697276972869729697306973169732697336973469735697366973769738697396974069741697426974369744697456974669747697486974969750697516975269753697546975569756697576975869759697606976169762697636976469765697666976769768697696977069771697726977369774697756977669777697786977969780697816978269783697846978569786697876978869789697906979169792697936979469795697966979769798697996980069801698026980369804698056980669807698086980969810698116981269813698146981569816698176981869819698206982169822698236982469825698266982769828698296983069831698326983369834698356983669837698386983969840698416984269843698446984569846698476984869849698506985169852698536985469855698566985769858698596986069861698626986369864698656986669867698686986969870698716987269873698746987569876698776987869879698806988169882698836988469885698866988769888698896989069891698926989369894698956989669897698986989969900699016990269903699046990569906699076990869909699106991169912699136991469915699166991769918699196992069921699226992369924699256992669927699286992969930699316993269933699346993569936699376993869939699406994169942699436994469945699466994769948699496995069951699526995369954699556995669957699586995969960699616996269963699646996569966699676996869969699706997169972699736997469975699766997769978699796998069981699826998369984699856998669987699886998969990699916999269993699946999569996699976999869999700007000170002700037000470005700067000770008700097001070011700127001370014700157001670017700187001970020700217002270023700247002570026700277002870029700307003170032700337003470035700367003770038700397004070041700427004370044700457004670047700487004970050700517005270053700547005570056700577005870059700607006170062700637006470065700667006770068700697007070071700727007370074700757007670077700787007970080700817008270083700847008570086700877008870089700907009170092700937009470095700967009770098700997010070101701027010370104701057010670107701087010970110701117011270113701147011570116701177011870119701207012170122701237012470125701267012770128701297013070131701327013370134701357013670137701387013970140701417014270143701447014570146701477014870149701507015170152701537015470155701567015770158701597016070161701627016370164701657016670167701687016970170701717017270173701747017570176701777017870179701807018170182701837018470185701867018770188701897019070191701927019370194701957019670197701987019970200702017020270203702047020570206702077020870209702107021170212702137021470215702167021770218702197022070221702227022370224702257022670227702287022970230702317023270233702347023570236702377023870239702407024170242702437024470245702467024770248702497025070251702527025370254702557025670257702587025970260702617026270263702647026570266702677026870269702707027170272702737027470275702767027770278702797028070281702827028370284702857028670287702887028970290702917029270293702947029570296702977029870299703007030170302703037030470305703067030770308703097031070311703127031370314703157031670317703187031970320703217032270323703247032570326703277032870329703307033170332703337033470335703367033770338703397034070341703427034370344703457034670347703487034970350703517035270353703547035570356703577035870359703607036170362703637036470365703667036770368703697037070371703727037370374703757037670377703787037970380703817038270383703847038570386703877038870389703907039170392703937039470395703967039770398703997040070401704027040370404704057040670407704087040970410704117041270413704147041570416704177041870419704207042170422704237042470425704267042770428704297043070431704327043370434704357043670437704387043970440704417044270443704447044570446704477044870449704507045170452704537045470455704567045770458704597046070461704627046370464704657046670467704687046970470704717047270473704747047570476704777047870479704807048170482704837048470485704867048770488704897049070491704927049370494704957049670497704987049970500705017050270503705047050570506705077050870509705107051170512705137051470515705167051770518705197052070521705227052370524705257052670527705287052970530705317053270533705347053570536705377053870539705407054170542705437054470545705467054770548705497055070551705527055370554705557055670557705587055970560705617056270563705647056570566705677056870569705707057170572705737057470575705767057770578705797058070581705827058370584705857058670587705887058970590705917059270593705947059570596705977059870599706007060170602706037060470605706067060770608706097061070611706127061370614706157061670617706187061970620706217062270623706247062570626706277062870629706307063170632706337063470635706367063770638706397064070641706427064370644706457064670647706487064970650706517065270653706547065570656706577065870659706607066170662706637066470665706667066770668706697067070671706727067370674706757067670677706787067970680706817068270683706847068570686706877068870689706907069170692706937069470695706967069770698706997070070701707027070370704707057070670707707087070970710707117071270713707147071570716707177071870719707207072170722707237072470725707267072770728707297073070731707327073370734707357073670737707387073970740707417074270743707447074570746707477074870749707507075170752707537075470755707567075770758707597076070761707627076370764707657076670767707687076970770707717077270773707747077570776707777077870779707807078170782707837078470785707867078770788707897079070791707927079370794707957079670797707987079970800708017080270803708047080570806708077080870809708107081170812708137081470815708167081770818708197082070821708227082370824708257082670827708287082970830708317083270833708347083570836708377083870839708407084170842708437084470845708467084770848708497085070851708527085370854708557085670857708587085970860708617086270863708647086570866708677086870869708707087170872708737087470875708767087770878708797088070881708827088370884708857088670887708887088970890708917089270893708947089570896708977089870899709007090170902709037090470905709067090770908709097091070911709127091370914709157091670917709187091970920709217092270923709247092570926709277092870929709307093170932709337093470935709367093770938709397094070941709427094370944709457094670947709487094970950709517095270953709547095570956709577095870959709607096170962709637096470965709667096770968709697097070971709727097370974709757097670977709787097970980709817098270983709847098570986709877098870989709907099170992709937099470995709967099770998709997100071001710027100371004710057100671007710087100971010710117101271013710147101571016710177101871019710207102171022710237102471025710267102771028710297103071031710327103371034710357103671037710387103971040710417104271043710447104571046710477104871049710507105171052710537105471055710567105771058710597106071061710627106371064710657106671067710687106971070710717107271073710747107571076710777107871079710807108171082710837108471085710867108771088710897109071091710927109371094710957109671097710987109971100711017110271103711047110571106711077110871109711107111171112711137111471115711167111771118711197112071121711227112371124711257112671127711287112971130711317113271133711347113571136711377113871139711407114171142711437114471145711467114771148711497115071151711527115371154711557115671157711587115971160711617116271163711647116571166711677116871169711707117171172711737117471175711767117771178711797118071181711827118371184711857118671187711887118971190711917119271193711947119571196711977119871199712007120171202712037120471205712067120771208712097121071211712127121371214712157121671217712187121971220712217122271223712247122571226712277122871229712307123171232712337123471235712367123771238712397124071241712427124371244712457124671247712487124971250712517125271253712547125571256712577125871259712607126171262712637126471265712667126771268712697127071271712727127371274712757127671277712787127971280712817128271283712847128571286712877128871289712907129171292712937129471295712967129771298712997130071301713027130371304713057130671307713087130971310713117131271313713147131571316713177131871319713207132171322713237132471325713267132771328713297133071331713327133371334713357133671337713387133971340713417134271343713447134571346713477134871349713507135171352713537135471355713567135771358713597136071361713627136371364713657136671367713687136971370713717137271373713747137571376713777137871379713807138171382713837138471385713867138771388713897139071391713927139371394713957139671397713987139971400714017140271403714047140571406714077140871409714107141171412714137141471415714167141771418714197142071421714227142371424714257142671427714287142971430714317143271433714347143571436714377143871439714407144171442714437144471445714467144771448714497145071451714527145371454714557145671457714587145971460714617146271463714647146571466714677146871469714707147171472714737147471475714767147771478714797148071481714827148371484714857148671487714887148971490714917149271493714947149571496714977149871499715007150171502715037150471505715067150771508715097151071511715127151371514715157151671517715187151971520715217152271523715247152571526715277152871529715307153171532715337153471535715367153771538715397154071541715427154371544715457154671547715487154971550715517155271553715547155571556715577155871559715607156171562715637156471565715667156771568715697157071571715727157371574715757157671577715787157971580715817158271583715847158571586715877158871589715907159171592715937159471595715967159771598715997160071601716027160371604716057160671607716087160971610716117161271613716147161571616716177161871619716207162171622716237162471625716267162771628716297163071631716327163371634716357163671637716387163971640716417164271643716447164571646716477164871649716507165171652716537165471655716567165771658716597166071661716627166371664716657166671667716687166971670716717167271673716747167571676716777167871679716807168171682716837168471685716867168771688716897169071691716927169371694716957169671697716987169971700717017170271703717047170571706717077170871709717107171171712717137171471715717167171771718717197172071721717227172371724717257172671727717287172971730717317173271733717347173571736717377173871739717407174171742717437174471745717467174771748717497175071751717527175371754717557175671757717587175971760717617176271763717647176571766717677176871769717707177171772717737177471775717767177771778717797178071781717827178371784717857178671787717887178971790717917179271793717947179571796717977179871799718007180171802718037180471805718067180771808718097181071811718127181371814718157181671817718187181971820718217182271823718247182571826718277182871829718307183171832718337183471835718367183771838718397184071841718427184371844718457184671847718487184971850718517185271853718547185571856718577185871859718607186171862718637186471865718667186771868718697187071871718727187371874718757187671877718787187971880718817188271883718847188571886718877188871889718907189171892718937189471895718967189771898718997190071901719027190371904719057190671907719087190971910719117191271913719147191571916719177191871919719207192171922719237192471925719267192771928719297193071931719327193371934719357193671937719387193971940719417194271943719447194571946719477194871949719507195171952719537195471955719567195771958719597196071961719627196371964719657196671967719687196971970719717197271973719747197571976719777197871979719807198171982719837198471985719867198771988719897199071991719927199371994719957199671997719987199972000720017200272003720047200572006720077200872009720107201172012720137201472015720167201772018720197202072021720227202372024720257202672027720287202972030720317203272033720347203572036720377203872039720407204172042720437204472045720467204772048720497205072051720527205372054720557205672057720587205972060720617206272063720647206572066720677206872069720707207172072720737207472075720767207772078720797208072081720827208372084720857208672087720887208972090720917209272093720947209572096720977209872099721007210172102721037210472105721067210772108721097211072111721127211372114721157211672117721187211972120721217212272123721247212572126721277212872129721307213172132721337213472135721367213772138721397214072141721427214372144721457214672147721487214972150721517215272153721547215572156721577215872159721607216172162721637216472165721667216772168721697217072171721727217372174721757217672177721787217972180721817218272183721847218572186721877218872189721907219172192721937219472195721967219772198721997220072201722027220372204722057220672207722087220972210722117221272213722147221572216722177221872219722207222172222722237222472225722267222772228722297223072231722327223372234722357223672237722387223972240722417224272243722447224572246722477224872249722507225172252722537225472255722567225772258722597226072261722627226372264722657226672267722687226972270722717227272273722747227572276722777227872279722807228172282722837228472285722867228772288722897229072291722927229372294722957229672297722987229972300723017230272303723047230572306723077230872309723107231172312723137231472315723167231772318723197232072321723227232372324723257232672327723287232972330723317233272333723347233572336723377233872339723407234172342723437234472345723467234772348723497235072351723527235372354723557235672357723587235972360723617236272363723647236572366723677236872369723707237172372723737237472375723767237772378723797238072381723827238372384723857238672387723887238972390723917239272393723947239572396723977239872399724007240172402724037240472405724067240772408724097241072411724127241372414724157241672417724187241972420724217242272423724247242572426724277242872429724307243172432724337243472435724367243772438724397244072441724427244372444724457244672447724487244972450724517245272453724547245572456724577245872459724607246172462724637246472465724667246772468724697247072471724727247372474724757247672477724787247972480724817248272483724847248572486724877248872489724907249172492724937249472495724967249772498724997250072501725027250372504725057250672507725087250972510725117251272513725147251572516725177251872519725207252172522725237252472525725267252772528725297253072531725327253372534725357253672537725387253972540725417254272543725447254572546725477254872549725507255172552725537255472555725567255772558725597256072561725627256372564725657256672567725687256972570725717257272573725747257572576725777257872579725807258172582725837258472585725867258772588725897259072591725927259372594725957259672597725987259972600726017260272603726047260572606726077260872609726107261172612726137261472615726167261772618726197262072621726227262372624726257262672627726287262972630726317263272633726347263572636726377263872639726407264172642726437264472645726467264772648726497265072651726527265372654726557265672657726587265972660726617266272663726647266572666726677266872669726707267172672726737267472675726767267772678726797268072681726827268372684726857268672687726887268972690726917269272693726947269572696726977269872699727007270172702727037270472705727067270772708727097271072711727127271372714727157271672717727187271972720727217272272723727247272572726727277272872729727307273172732727337273472735727367273772738727397274072741727427274372744727457274672747727487274972750727517275272753727547275572756727577275872759727607276172762727637276472765727667276772768727697277072771727727277372774727757277672777727787277972780727817278272783727847278572786727877278872789727907279172792727937279472795727967279772798727997280072801728027280372804728057280672807728087280972810728117281272813728147281572816728177281872819728207282172822728237282472825728267282772828728297283072831728327283372834728357283672837728387283972840728417284272843728447284572846728477284872849728507285172852728537285472855728567285772858728597286072861728627286372864728657286672867728687286972870728717287272873728747287572876728777287872879728807288172882728837288472885728867288772888728897289072891728927289372894728957289672897728987289972900729017290272903729047290572906729077290872909729107291172912729137291472915729167291772918729197292072921729227292372924729257292672927729287292972930729317293272933729347293572936729377293872939729407294172942729437294472945729467294772948729497295072951729527295372954729557295672957729587295972960729617296272963729647296572966729677296872969729707297172972729737297472975729767297772978729797298072981729827298372984729857298672987729887298972990729917299272993729947299572996729977299872999730007300173002730037300473005730067300773008730097301073011730127301373014730157301673017730187301973020730217302273023730247302573026730277302873029730307303173032730337303473035730367303773038730397304073041730427304373044730457304673047730487304973050730517305273053730547305573056730577305873059730607306173062730637306473065730667306773068730697307073071730727307373074730757307673077730787307973080730817308273083730847308573086730877308873089730907309173092730937309473095730967309773098730997310073101731027310373104731057310673107731087310973110731117311273113731147311573116731177311873119731207312173122731237312473125731267312773128731297313073131731327313373134731357313673137731387313973140731417314273143731447314573146731477314873149731507315173152731537315473155731567315773158731597316073161731627316373164731657316673167731687316973170731717317273173731747317573176731777317873179731807318173182731837318473185731867318773188731897319073191731927319373194731957319673197731987319973200732017320273203732047320573206732077320873209732107321173212732137321473215732167321773218732197322073221732227322373224732257322673227732287322973230732317323273233732347323573236732377323873239732407324173242732437324473245732467324773248732497325073251732527325373254732557325673257732587325973260732617326273263732647326573266732677326873269732707327173272732737327473275732767327773278732797328073281732827328373284732857328673287732887328973290732917329273293732947329573296732977329873299733007330173302733037330473305733067330773308733097331073311733127331373314733157331673317733187331973320733217332273323733247332573326733277332873329733307333173332733337333473335733367333773338733397334073341733427334373344733457334673347733487334973350733517335273353733547335573356733577335873359733607336173362733637336473365733667336773368733697337073371733727337373374733757337673377733787337973380733817338273383733847338573386733877338873389733907339173392733937339473395733967339773398733997340073401734027340373404734057340673407734087340973410734117341273413734147341573416734177341873419734207342173422734237342473425734267342773428734297343073431734327343373434734357343673437734387343973440734417344273443734447344573446734477344873449734507345173452734537345473455734567345773458734597346073461734627346373464734657346673467734687346973470734717347273473734747347573476734777347873479734807348173482734837348473485734867348773488734897349073491734927349373494734957349673497734987349973500735017350273503735047350573506735077350873509735107351173512735137351473515735167351773518735197352073521735227352373524735257352673527735287352973530735317353273533735347353573536735377353873539735407354173542735437354473545735467354773548735497355073551735527355373554735557355673557735587355973560735617356273563735647356573566735677356873569735707357173572735737357473575735767357773578735797358073581735827358373584735857358673587735887358973590735917359273593735947359573596735977359873599736007360173602736037360473605736067360773608736097361073611736127361373614736157361673617736187361973620736217362273623736247362573626736277362873629736307363173632736337363473635736367363773638736397364073641736427364373644736457364673647736487364973650736517365273653736547365573656736577365873659736607366173662736637366473665736667366773668736697367073671736727367373674736757367673677736787367973680736817368273683736847368573686736877368873689736907369173692736937369473695736967369773698736997370073701737027370373704737057370673707737087370973710737117371273713737147371573716737177371873719737207372173722737237372473725737267372773728737297373073731737327373373734737357373673737737387373973740737417374273743737447374573746737477374873749737507375173752737537375473755737567375773758737597376073761737627376373764737657376673767737687376973770737717377273773737747377573776737777377873779737807378173782737837378473785737867378773788737897379073791737927379373794737957379673797737987379973800738017380273803738047380573806738077380873809738107381173812738137381473815738167381773818738197382073821738227382373824738257382673827738287382973830738317383273833738347383573836738377383873839738407384173842738437384473845738467384773848738497385073851738527385373854738557385673857738587385973860738617386273863738647386573866738677386873869738707387173872738737387473875738767387773878738797388073881738827388373884738857388673887738887388973890738917389273893738947389573896738977389873899739007390173902739037390473905739067390773908739097391073911739127391373914739157391673917739187391973920739217392273923739247392573926739277392873929739307393173932739337393473935739367393773938739397394073941739427394373944739457394673947739487394973950739517395273953739547395573956739577395873959739607396173962739637396473965739667396773968739697397073971739727397373974739757397673977739787397973980739817398273983739847398573986739877398873989739907399173992739937399473995739967399773998739997400074001740027400374004740057400674007740087400974010740117401274013740147401574016740177401874019740207402174022740237402474025740267402774028740297403074031740327403374034740357403674037740387403974040740417404274043740447404574046740477404874049740507405174052740537405474055740567405774058740597406074061740627406374064740657406674067740687406974070740717407274073740747407574076740777407874079740807408174082740837408474085740867408774088740897409074091740927409374094740957409674097740987409974100741017410274103741047410574106741077410874109741107411174112741137411474115741167411774118741197412074121741227412374124741257412674127741287412974130741317413274133741347413574136741377413874139741407414174142741437414474145741467414774148741497415074151741527415374154741557415674157741587415974160741617416274163741647416574166741677416874169741707417174172741737417474175741767417774178741797418074181741827418374184741857418674187741887418974190741917419274193741947419574196741977419874199742007420174202742037420474205742067420774208742097421074211742127421374214742157421674217742187421974220742217422274223742247422574226742277422874229742307423174232742337423474235742367423774238742397424074241742427424374244742457424674247742487424974250742517425274253742547425574256742577425874259742607426174262742637426474265742667426774268742697427074271742727427374274742757427674277742787427974280742817428274283742847428574286742877428874289742907429174292742937429474295742967429774298742997430074301743027430374304743057430674307743087430974310743117431274313743147431574316743177431874319743207432174322743237432474325743267432774328743297433074331743327433374334743357433674337743387433974340743417434274343743447434574346743477434874349743507435174352743537435474355743567435774358743597436074361743627436374364743657436674367743687436974370743717437274373743747437574376743777437874379743807438174382743837438474385743867438774388743897439074391743927439374394743957439674397743987439974400744017440274403744047440574406744077440874409744107441174412744137441474415744167441774418744197442074421744227442374424744257442674427744287442974430744317443274433744347443574436744377443874439744407444174442744437444474445744467444774448744497445074451744527445374454744557445674457744587445974460744617446274463744647446574466744677446874469744707447174472744737447474475744767447774478744797448074481744827448374484744857448674487744887448974490744917449274493744947449574496744977449874499745007450174502745037450474505745067450774508745097451074511745127451374514745157451674517745187451974520745217452274523745247452574526745277452874529745307453174532745337453474535745367453774538745397454074541745427454374544745457454674547745487454974550745517455274553745547455574556745577455874559745607456174562745637456474565745667456774568745697457074571745727457374574745757457674577745787457974580745817458274583745847458574586745877458874589745907459174592745937459474595745967459774598745997460074601746027460374604746057460674607746087460974610746117461274613746147461574616746177461874619746207462174622746237462474625746267462774628746297463074631746327463374634746357463674637746387463974640746417464274643746447464574646746477464874649746507465174652746537465474655746567465774658746597466074661746627466374664746657466674667746687466974670746717467274673746747467574676746777467874679746807468174682746837468474685746867468774688746897469074691746927469374694746957469674697746987469974700747017470274703747047470574706747077470874709747107471174712747137471474715747167471774718747197472074721747227472374724747257472674727747287472974730747317473274733747347473574736747377473874739747407474174742747437474474745747467474774748747497475074751747527475374754747557475674757747587475974760747617476274763747647476574766747677476874769747707477174772747737477474775747767477774778747797478074781747827478374784747857478674787747887478974790747917479274793747947479574796747977479874799748007480174802748037480474805748067480774808748097481074811748127481374814748157481674817748187481974820748217482274823748247482574826748277482874829748307483174832748337483474835748367483774838748397484074841748427484374844748457484674847748487484974850748517485274853748547485574856748577485874859748607486174862748637486474865748667486774868748697487074871748727487374874748757487674877748787487974880748817488274883748847488574886748877488874889748907489174892748937489474895748967489774898748997490074901749027490374904749057490674907749087490974910749117491274913749147491574916749177491874919749207492174922749237492474925749267492774928749297493074931749327493374934749357493674937749387493974940749417494274943749447494574946749477494874949749507495174952749537495474955749567495774958749597496074961749627496374964749657496674967749687496974970749717497274973749747497574976749777497874979749807498174982749837498474985749867498774988749897499074991749927499374994749957499674997749987499975000750017500275003750047500575006750077500875009750107501175012750137501475015750167501775018750197502075021750227502375024750257502675027750287502975030750317503275033750347503575036750377503875039750407504175042750437504475045750467504775048750497505075051750527505375054750557505675057750587505975060750617506275063750647506575066750677506875069750707507175072750737507475075750767507775078750797508075081750827508375084750857508675087750887508975090750917509275093750947509575096750977509875099751007510175102751037510475105751067510775108751097511075111751127511375114751157511675117751187511975120751217512275123751247512575126751277512875129751307513175132751337513475135751367513775138751397514075141751427514375144751457514675147751487514975150751517515275153751547515575156751577515875159751607516175162751637516475165751667516775168751697517075171751727517375174751757517675177751787517975180751817518275183751847518575186751877518875189751907519175192751937519475195751967519775198751997520075201752027520375204752057520675207752087520975210752117521275213752147521575216752177521875219752207522175222752237522475225752267522775228752297523075231752327523375234752357523675237752387523975240752417524275243752447524575246752477524875249752507525175252752537525475255752567525775258752597526075261752627526375264752657526675267752687526975270752717527275273752747527575276752777527875279752807528175282752837528475285752867528775288752897529075291752927529375294752957529675297752987529975300753017530275303753047530575306753077530875309753107531175312753137531475315753167531775318753197532075321753227532375324753257532675327753287532975330753317533275333753347533575336753377533875339753407534175342753437534475345753467534775348753497535075351753527535375354753557535675357753587535975360753617536275363753647536575366753677536875369753707537175372753737537475375753767537775378753797538075381753827538375384753857538675387753887538975390753917539275393753947539575396753977539875399754007540175402754037540475405754067540775408754097541075411754127541375414754157541675417754187541975420754217542275423754247542575426754277542875429754307543175432754337543475435754367543775438754397544075441754427544375444754457544675447754487544975450754517545275453754547545575456754577545875459754607546175462754637546475465754667546775468754697547075471754727547375474754757547675477754787547975480754817548275483754847548575486754877548875489754907549175492754937549475495754967549775498754997550075501755027550375504755057550675507755087550975510755117551275513755147551575516755177551875519755207552175522755237552475525755267552775528755297553075531755327553375534755357553675537755387553975540755417554275543755447554575546755477554875549755507555175552755537555475555755567555775558755597556075561755627556375564755657556675567755687556975570755717557275573755747557575576755777557875579755807558175582755837558475585755867558775588755897559075591755927559375594755957559675597755987559975600756017560275603756047560575606756077560875609756107561175612756137561475615756167561775618756197562075621756227562375624756257562675627756287562975630756317563275633756347563575636756377563875639756407564175642756437564475645756467564775648756497565075651756527565375654756557565675657756587565975660756617566275663756647566575666756677566875669756707567175672756737567475675756767567775678756797568075681756827568375684756857568675687756887568975690756917569275693756947569575696756977569875699757007570175702757037570475705757067570775708757097571075711757127571375714757157571675717757187571975720757217572275723757247572575726757277572875729757307573175732757337573475735757367573775738757397574075741757427574375744757457574675747757487574975750757517575275753757547575575756757577575875759757607576175762757637576475765757667576775768757697577075771757727577375774757757577675777757787577975780757817578275783757847578575786757877578875789757907579175792757937579475795757967579775798757997580075801758027580375804758057580675807758087580975810758117581275813758147581575816758177581875819758207582175822758237582475825758267582775828758297583075831758327583375834758357583675837758387583975840758417584275843758447584575846758477584875849758507585175852758537585475855758567585775858758597586075861758627586375864758657586675867758687586975870758717587275873758747587575876758777587875879758807588175882758837588475885758867588775888758897589075891758927589375894758957589675897758987589975900759017590275903759047590575906759077590875909759107591175912759137591475915759167591775918759197592075921759227592375924759257592675927759287592975930759317593275933759347593575936759377593875939759407594175942759437594475945759467594775948759497595075951759527595375954759557595675957759587595975960759617596275963759647596575966759677596875969759707597175972759737597475975759767597775978759797598075981759827598375984759857598675987759887598975990759917599275993759947599575996759977599875999760007600176002760037600476005760067600776008760097601076011760127601376014760157601676017760187601976020760217602276023760247602576026760277602876029760307603176032760337603476035760367603776038760397604076041760427604376044760457604676047760487604976050760517605276053760547605576056760577605876059760607606176062760637606476065760667606776068760697607076071760727607376074760757607676077760787607976080760817608276083760847608576086760877608876089760907609176092760937609476095760967609776098760997610076101761027610376104761057610676107761087610976110761117611276113761147611576116761177611876119761207612176122761237612476125761267612776128761297613076131761327613376134761357613676137761387613976140761417614276143761447614576146761477614876149761507615176152761537615476155761567615776158761597616076161761627616376164761657616676167761687616976170761717617276173761747617576176761777617876179761807618176182761837618476185761867618776188761897619076191761927619376194761957619676197761987619976200762017620276203762047620576206762077620876209762107621176212762137621476215762167621776218762197622076221762227622376224762257622676227762287622976230762317623276233762347623576236762377623876239762407624176242762437624476245762467624776248762497625076251762527625376254762557625676257762587625976260762617626276263762647626576266762677626876269762707627176272762737627476275762767627776278762797628076281762827628376284762857628676287762887628976290762917629276293762947629576296762977629876299763007630176302763037630476305763067630776308763097631076311763127631376314763157631676317763187631976320763217632276323763247632576326763277632876329763307633176332763337633476335763367633776338763397634076341763427634376344763457634676347763487634976350763517635276353763547635576356763577635876359763607636176362763637636476365763667636776368763697637076371763727637376374763757637676377763787637976380763817638276383763847638576386763877638876389763907639176392763937639476395763967639776398763997640076401764027640376404764057640676407764087640976410764117641276413764147641576416764177641876419764207642176422764237642476425764267642776428764297643076431764327643376434764357643676437764387643976440764417644276443764447644576446764477644876449764507645176452764537645476455764567645776458764597646076461764627646376464764657646676467764687646976470764717647276473764747647576476764777647876479764807648176482764837648476485764867648776488764897649076491764927649376494764957649676497764987649976500765017650276503765047650576506765077650876509765107651176512765137651476515765167651776518765197652076521765227652376524765257652676527765287652976530765317653276533765347653576536765377653876539765407654176542765437654476545765467654776548765497655076551765527655376554765557655676557765587655976560765617656276563765647656576566765677656876569765707657176572765737657476575765767657776578765797658076581765827658376584765857658676587765887658976590765917659276593765947659576596765977659876599766007660176602766037660476605766067660776608766097661076611766127661376614766157661676617766187661976620766217662276623766247662576626766277662876629766307663176632766337663476635766367663776638766397664076641766427664376644766457664676647766487664976650766517665276653766547665576656766577665876659766607666176662766637666476665766667666776668766697667076671766727667376674766757667676677766787667976680766817668276683766847668576686766877668876689766907669176692766937669476695766967669776698766997670076701767027670376704767057670676707767087670976710767117671276713767147671576716767177671876719767207672176722767237672476725767267672776728767297673076731767327673376734767357673676737767387673976740767417674276743767447674576746767477674876749767507675176752767537675476755767567675776758767597676076761767627676376764767657676676767767687676976770767717677276773767747677576776767777677876779767807678176782767837678476785767867678776788767897679076791767927679376794767957679676797767987679976800768017680276803768047680576806768077680876809768107681176812768137681476815768167681776818768197682076821768227682376824768257682676827768287682976830768317683276833768347683576836768377683876839768407684176842768437684476845768467684776848768497685076851768527685376854768557685676857768587685976860768617686276863768647686576866768677686876869768707687176872768737687476875768767687776878768797688076881768827688376884768857688676887768887688976890768917689276893768947689576896768977689876899769007690176902769037690476905769067690776908769097691076911769127691376914769157691676917769187691976920769217692276923769247692576926769277692876929769307693176932769337693476935769367693776938769397694076941769427694376944769457694676947769487694976950769517695276953769547695576956769577695876959769607696176962769637696476965769667696776968769697697076971769727697376974769757697676977769787697976980769817698276983769847698576986769877698876989769907699176992769937699476995769967699776998769997700077001770027700377004770057700677007770087700977010770117701277013770147701577016770177701877019770207702177022770237702477025770267702777028770297703077031770327703377034770357703677037770387703977040770417704277043770447704577046770477704877049770507705177052770537705477055770567705777058770597706077061770627706377064770657706677067770687706977070770717707277073770747707577076770777707877079770807708177082770837708477085770867708777088770897709077091770927709377094770957709677097770987709977100771017710277103771047710577106771077710877109771107711177112771137711477115771167711777118771197712077121771227712377124771257712677127771287712977130771317713277133771347713577136771377713877139771407714177142771437714477145771467714777148771497715077151771527715377154771557715677157771587715977160771617716277163771647716577166771677716877169771707717177172771737717477175771767717777178771797718077181771827718377184771857718677187771887718977190771917719277193771947719577196771977719877199772007720177202772037720477205772067720777208772097721077211772127721377214772157721677217772187721977220772217722277223772247722577226772277722877229772307723177232772337723477235772367723777238772397724077241772427724377244772457724677247772487724977250772517725277253772547725577256772577725877259772607726177262772637726477265772667726777268772697727077271772727727377274772757727677277772787727977280772817728277283772847728577286772877728877289772907729177292772937729477295772967729777298772997730077301773027730377304773057730677307773087730977310773117731277313773147731577316773177731877319773207732177322773237732477325773267732777328773297733077331773327733377334773357733677337773387733977340773417734277343773447734577346773477734877349773507735177352773537735477355773567735777358773597736077361773627736377364773657736677367773687736977370773717737277373773747737577376773777737877379773807738177382773837738477385773867738777388773897739077391773927739377394773957739677397773987739977400774017740277403774047740577406774077740877409774107741177412774137741477415774167741777418774197742077421774227742377424774257742677427774287742977430774317743277433774347743577436774377743877439774407744177442774437744477445774467744777448774497745077451774527745377454774557745677457774587745977460774617746277463774647746577466774677746877469774707747177472774737747477475774767747777478774797748077481774827748377484774857748677487774887748977490774917749277493774947749577496774977749877499775007750177502775037750477505775067750777508775097751077511775127751377514775157751677517775187751977520775217752277523775247752577526775277752877529775307753177532775337753477535775367753777538775397754077541775427754377544775457754677547775487754977550775517755277553775547755577556775577755877559775607756177562775637756477565775667756777568775697757077571775727757377574775757757677577775787757977580775817758277583775847758577586775877758877589775907759177592775937759477595775967759777598775997760077601776027760377604776057760677607776087760977610776117761277613776147761577616776177761877619776207762177622776237762477625776267762777628776297763077631776327763377634776357763677637776387763977640776417764277643776447764577646776477764877649776507765177652776537765477655776567765777658776597766077661776627766377664776657766677667776687766977670776717767277673776747767577676776777767877679776807768177682776837768477685776867768777688776897769077691776927769377694776957769677697776987769977700777017770277703777047770577706777077770877709777107771177712777137771477715777167771777718777197772077721777227772377724777257772677727777287772977730777317773277733777347773577736777377773877739777407774177742777437774477745777467774777748777497775077751777527775377754777557775677757777587775977760777617776277763777647776577766777677776877769777707777177772777737777477775777767777777778777797778077781777827778377784777857778677787777887778977790777917779277793777947779577796777977779877799778007780177802778037780477805778067780777808778097781077811778127781377814778157781677817778187781977820778217782277823778247782577826778277782877829778307783177832778337783477835778367783777838778397784077841778427784377844778457784677847778487784977850778517785277853778547785577856778577785877859778607786177862778637786477865778667786777868778697787077871778727787377874778757787677877778787787977880778817788277883778847788577886778877788877889778907789177892778937789477895778967789777898778997790077901779027790377904779057790677907779087790977910779117791277913779147791577916779177791877919779207792177922779237792477925779267792777928779297793077931779327793377934779357793677937779387793977940779417794277943779447794577946779477794877949779507795177952779537795477955779567795777958779597796077961779627796377964779657796677967779687796977970779717797277973779747797577976779777797877979779807798177982779837798477985779867798777988779897799077991779927799377994779957799677997779987799978000780017800278003780047800578006780077800878009780107801178012780137801478015780167801778018780197802078021780227802378024780257802678027780287802978030780317803278033780347803578036780377803878039780407804178042780437804478045780467804778048780497805078051780527805378054780557805678057780587805978060780617806278063780647806578066780677806878069780707807178072780737807478075780767807778078780797808078081780827808378084780857808678087780887808978090780917809278093780947809578096780977809878099781007810178102781037810478105781067810778108781097811078111781127811378114781157811678117781187811978120781217812278123781247812578126781277812878129781307813178132781337813478135781367813778138781397814078141781427814378144781457814678147781487814978150781517815278153781547815578156781577815878159781607816178162781637816478165781667816778168781697817078171781727817378174781757817678177781787817978180781817818278183781847818578186781877818878189781907819178192781937819478195781967819778198781997820078201782027820378204782057820678207782087820978210782117821278213782147821578216782177821878219782207822178222782237822478225782267822778228782297823078231782327823378234782357823678237782387823978240782417824278243782447824578246782477824878249782507825178252782537825478255782567825778258782597826078261782627826378264782657826678267782687826978270782717827278273782747827578276782777827878279782807828178282782837828478285782867828778288782897829078291782927829378294782957829678297782987829978300783017830278303783047830578306783077830878309783107831178312783137831478315783167831778318783197832078321783227832378324783257832678327783287832978330783317833278333783347833578336783377833878339783407834178342783437834478345783467834778348783497835078351783527835378354783557835678357783587835978360783617836278363783647836578366783677836878369783707837178372783737837478375783767837778378783797838078381783827838378384783857838678387783887838978390783917839278393783947839578396783977839878399784007840178402784037840478405784067840778408784097841078411784127841378414784157841678417784187841978420784217842278423784247842578426784277842878429784307843178432784337843478435784367843778438784397844078441784427844378444784457844678447784487844978450784517845278453784547845578456784577845878459784607846178462784637846478465784667846778468784697847078471784727847378474784757847678477784787847978480784817848278483784847848578486784877848878489784907849178492784937849478495784967849778498784997850078501785027850378504785057850678507785087850978510785117851278513785147851578516785177851878519785207852178522785237852478525785267852778528785297853078531785327853378534785357853678537785387853978540785417854278543785447854578546785477854878549785507855178552785537855478555785567855778558785597856078561785627856378564785657856678567785687856978570785717857278573785747857578576785777857878579785807858178582785837858478585785867858778588785897859078591785927859378594785957859678597785987859978600786017860278603786047860578606786077860878609786107861178612786137861478615786167861778618786197862078621786227862378624786257862678627786287862978630786317863278633786347863578636786377863878639786407864178642786437864478645786467864778648786497865078651786527865378654786557865678657786587865978660786617866278663786647866578666786677866878669786707867178672786737867478675786767867778678786797868078681786827868378684786857868678687786887868978690786917869278693786947869578696786977869878699787007870178702787037870478705787067870778708787097871078711787127871378714787157871678717787187871978720787217872278723787247872578726787277872878729787307873178732787337873478735787367873778738787397874078741787427874378744787457874678747787487874978750787517875278753787547875578756787577875878759787607876178762787637876478765787667876778768787697877078771787727877378774787757877678777787787877978780787817878278783787847878578786787877878878789787907879178792787937879478795787967879778798787997880078801788027880378804788057880678807788087880978810788117881278813788147881578816788177881878819788207882178822788237882478825788267882778828788297883078831788327883378834788357883678837788387883978840788417884278843788447884578846788477884878849788507885178852788537885478855788567885778858788597886078861788627886378864788657886678867788687886978870788717887278873788747887578876788777887878879788807888178882788837888478885788867888778888788897889078891788927889378894788957889678897788987889978900789017890278903789047890578906789077890878909789107891178912789137891478915789167891778918789197892078921789227892378924789257892678927789287892978930789317893278933789347893578936789377893878939789407894178942789437894478945789467894778948789497895078951789527895378954789557895678957789587895978960789617896278963789647896578966789677896878969789707897178972789737897478975789767897778978789797898078981789827898378984789857898678987789887898978990789917899278993789947899578996789977899878999790007900179002790037900479005790067900779008790097901079011790127901379014790157901679017790187901979020790217902279023790247902579026790277902879029790307903179032790337903479035790367903779038790397904079041790427904379044790457904679047790487904979050790517905279053790547905579056790577905879059790607906179062790637906479065790667906779068790697907079071790727907379074790757907679077790787907979080790817908279083790847908579086790877908879089790907909179092790937909479095790967909779098790997910079101791027910379104791057910679107791087910979110791117911279113791147911579116791177911879119791207912179122791237912479125791267912779128791297913079131791327913379134791357913679137791387913979140791417914279143791447914579146791477914879149791507915179152791537915479155791567915779158791597916079161791627916379164791657916679167791687916979170791717917279173791747917579176791777917879179791807918179182791837918479185791867918779188791897919079191791927919379194791957919679197791987919979200792017920279203792047920579206792077920879209792107921179212792137921479215792167921779218792197922079221792227922379224792257922679227792287922979230792317923279233792347923579236792377923879239792407924179242792437924479245792467924779248792497925079251792527925379254792557925679257792587925979260792617926279263792647926579266792677926879269792707927179272792737927479275792767927779278792797928079281792827928379284792857928679287792887928979290792917929279293792947929579296792977929879299793007930179302793037930479305793067930779308793097931079311793127931379314793157931679317793187931979320793217932279323793247932579326793277932879329793307933179332793337933479335793367933779338793397934079341793427934379344793457934679347793487934979350793517935279353793547935579356793577935879359793607936179362793637936479365793667936779368793697937079371793727937379374793757937679377793787937979380793817938279383793847938579386793877938879389793907939179392793937939479395793967939779398793997940079401794027940379404794057940679407794087940979410794117941279413794147941579416794177941879419794207942179422794237942479425794267942779428794297943079431794327943379434794357943679437794387943979440794417944279443794447944579446794477944879449794507945179452794537945479455794567945779458794597946079461794627946379464794657946679467794687946979470794717947279473794747947579476794777947879479794807948179482794837948479485794867948779488794897949079491794927949379494794957949679497794987949979500795017950279503795047950579506795077950879509795107951179512795137951479515795167951779518795197952079521795227952379524795257952679527795287952979530795317953279533795347953579536795377953879539795407954179542795437954479545795467954779548795497955079551795527955379554795557955679557795587955979560795617956279563795647956579566795677956879569795707957179572795737957479575795767957779578795797958079581795827958379584795857958679587795887958979590795917959279593795947959579596795977959879599796007960179602796037960479605796067960779608796097961079611796127961379614796157961679617796187961979620796217962279623796247962579626796277962879629796307963179632796337963479635796367963779638796397964079641796427964379644796457964679647796487964979650796517965279653796547965579656796577965879659796607966179662796637966479665796667966779668796697967079671796727967379674796757967679677796787967979680796817968279683796847968579686796877968879689796907969179692796937969479695796967969779698796997970079701797027970379704797057970679707797087970979710797117971279713797147971579716797177971879719797207972179722797237972479725797267972779728797297973079731797327973379734797357973679737797387973979740797417974279743797447974579746797477974879749797507975179752797537975479755797567975779758797597976079761797627976379764797657976679767797687976979770797717977279773797747977579776797777977879779797807978179782797837978479785797867978779788797897979079791797927979379794797957979679797797987979979800798017980279803798047980579806798077980879809798107981179812798137981479815798167981779818798197982079821798227982379824798257982679827798287982979830798317983279833798347983579836798377983879839798407984179842798437984479845798467984779848798497985079851798527985379854798557985679857798587985979860798617986279863798647986579866798677986879869798707987179872798737987479875798767987779878798797988079881798827988379884798857988679887798887988979890798917989279893798947989579896798977989879899799007990179902799037990479905799067990779908799097991079911799127991379914799157991679917799187991979920799217992279923799247992579926799277992879929799307993179932799337993479935799367993779938799397994079941799427994379944799457994679947799487994979950799517995279953799547995579956799577995879959799607996179962799637996479965799667996779968799697997079971799727997379974799757997679977799787997979980799817998279983799847998579986799877998879989799907999179992799937999479995799967999779998799998000080001800028000380004800058000680007800088000980010800118001280013800148001580016800178001880019800208002180022800238002480025800268002780028800298003080031800328003380034800358003680037800388003980040800418004280043800448004580046800478004880049800508005180052800538005480055800568005780058800598006080061800628006380064800658006680067800688006980070800718007280073800748007580076800778007880079800808008180082800838008480085800868008780088800898009080091800928009380094800958009680097800988009980100801018010280103801048010580106801078010880109801108011180112801138011480115801168011780118801198012080121801228012380124801258012680127801288012980130801318013280133801348013580136801378013880139801408014180142801438014480145801468014780148801498015080151801528015380154801558015680157801588015980160801618016280163801648016580166801678016880169801708017180172801738017480175801768017780178801798018080181801828018380184801858018680187801888018980190801918019280193801948019580196801978019880199802008020180202802038020480205802068020780208802098021080211802128021380214802158021680217802188021980220802218022280223802248022580226802278022880229802308023180232802338023480235802368023780238802398024080241802428024380244802458024680247802488024980250802518025280253802548025580256802578025880259802608026180262802638026480265802668026780268802698027080271802728027380274802758027680277802788027980280802818028280283802848028580286802878028880289802908029180292802938029480295802968029780298802998030080301803028030380304803058030680307803088030980310803118031280313803148031580316803178031880319803208032180322803238032480325803268032780328803298033080331803328033380334803358033680337803388033980340803418034280343803448034580346803478034880349803508035180352803538035480355803568035780358803598036080361803628036380364803658036680367803688036980370803718037280373803748037580376803778037880379803808038180382803838038480385803868038780388803898039080391803928039380394803958039680397803988039980400804018040280403804048040580406804078040880409804108041180412804138041480415804168041780418804198042080421804228042380424804258042680427804288042980430804318043280433804348043580436804378043880439804408044180442804438044480445804468044780448804498045080451804528045380454804558045680457804588045980460804618046280463804648046580466804678046880469804708047180472804738047480475804768047780478804798048080481804828048380484804858048680487804888048980490804918049280493804948049580496804978049880499805008050180502805038050480505805068050780508805098051080511805128051380514805158051680517805188051980520805218052280523805248052580526805278052880529805308053180532805338053480535805368053780538805398054080541805428054380544805458054680547805488054980550805518055280553805548055580556805578055880559805608056180562805638056480565805668056780568805698057080571805728057380574805758057680577805788057980580805818058280583805848058580586805878058880589805908059180592805938059480595805968059780598805998060080601806028060380604806058060680607806088060980610806118061280613806148061580616806178061880619806208062180622806238062480625806268062780628806298063080631806328063380634806358063680637806388063980640806418064280643806448064580646806478064880649806508065180652806538065480655806568065780658806598066080661806628066380664806658066680667806688066980670806718067280673806748067580676806778067880679806808068180682806838068480685806868068780688806898069080691806928069380694806958069680697806988069980700807018070280703807048070580706807078070880709807108071180712807138071480715807168071780718807198072080721807228072380724807258072680727807288072980730807318073280733807348073580736807378073880739807408074180742807438074480745807468074780748807498075080751807528075380754807558075680757807588075980760807618076280763807648076580766807678076880769807708077180772807738077480775807768077780778807798078080781807828078380784807858078680787807888078980790807918079280793807948079580796807978079880799808008080180802808038080480805808068080780808808098081080811808128081380814808158081680817808188081980820808218082280823808248082580826808278082880829808308083180832808338083480835808368083780838808398084080841808428084380844808458084680847808488084980850808518085280853808548085580856808578085880859808608086180862808638086480865808668086780868808698087080871808728087380874808758087680877808788087980880808818088280883808848088580886808878088880889808908089180892808938089480895808968089780898808998090080901809028090380904809058090680907809088090980910809118091280913809148091580916809178091880919809208092180922809238092480925809268092780928809298093080931809328093380934809358093680937809388093980940809418094280943809448094580946809478094880949809508095180952809538095480955809568095780958809598096080961809628096380964809658096680967809688096980970809718097280973809748097580976809778097880979809808098180982809838098480985809868098780988809898099080991809928099380994809958099680997809988099981000810018100281003810048100581006810078100881009810108101181012810138101481015810168101781018810198102081021810228102381024810258102681027810288102981030810318103281033810348103581036810378103881039810408104181042810438104481045810468104781048810498105081051810528105381054810558105681057810588105981060810618106281063810648106581066810678106881069810708107181072810738107481075810768107781078810798108081081810828108381084810858108681087810888108981090810918109281093810948109581096810978109881099811008110181102811038110481105811068110781108811098111081111811128111381114811158111681117811188111981120811218112281123811248112581126811278112881129811308113181132811338113481135811368113781138811398114081141811428114381144811458114681147811488114981150811518115281153811548115581156811578115881159811608116181162811638116481165811668116781168811698117081171811728117381174811758117681177811788117981180811818118281183811848118581186811878118881189811908119181192811938119481195811968119781198811998120081201812028120381204812058120681207812088120981210812118121281213812148121581216812178121881219812208122181222812238122481225812268122781228812298123081231812328123381234812358123681237812388123981240812418124281243812448124581246812478124881249812508125181252812538125481255812568125781258812598126081261812628126381264812658126681267812688126981270812718127281273812748127581276812778127881279812808128181282812838128481285812868128781288812898129081291812928129381294812958129681297812988129981300813018130281303813048130581306813078130881309813108131181312813138131481315813168131781318813198132081321813228132381324813258132681327813288132981330813318133281333813348133581336813378133881339813408134181342813438134481345813468134781348813498135081351813528135381354813558135681357813588135981360813618136281363813648136581366813678136881369813708137181372813738137481375813768137781378813798138081381813828138381384813858138681387813888138981390813918139281393813948139581396813978139881399814008140181402814038140481405814068140781408814098141081411814128141381414814158141681417814188141981420814218142281423814248142581426814278142881429814308143181432814338143481435814368143781438814398144081441814428144381444814458144681447814488144981450814518145281453814548145581456814578145881459814608146181462814638146481465814668146781468814698147081471814728147381474814758147681477814788147981480814818148281483814848148581486814878148881489814908149181492814938149481495814968149781498814998150081501815028150381504815058150681507815088150981510815118151281513815148151581516815178151881519815208152181522815238152481525815268152781528815298153081531815328153381534815358153681537815388153981540815418154281543815448154581546815478154881549815508155181552815538155481555815568155781558815598156081561815628156381564815658156681567815688156981570815718157281573815748157581576815778157881579815808158181582815838158481585815868158781588815898159081591815928159381594815958159681597815988159981600816018160281603816048160581606816078160881609816108161181612816138161481615816168161781618816198162081621816228162381624816258162681627816288162981630816318163281633816348163581636816378163881639816408164181642816438164481645816468164781648816498165081651816528165381654816558165681657816588165981660816618166281663816648166581666816678166881669816708167181672816738167481675816768167781678816798168081681816828168381684816858168681687816888168981690816918169281693816948169581696816978169881699817008170181702817038170481705817068170781708817098171081711817128171381714817158171681717817188171981720817218172281723817248172581726817278172881729817308173181732817338173481735817368173781738817398174081741817428174381744817458174681747817488174981750817518175281753817548175581756817578175881759817608176181762817638176481765817668176781768817698177081771817728177381774817758177681777817788177981780817818178281783817848178581786817878178881789817908179181792817938179481795817968179781798817998180081801818028180381804818058180681807818088180981810818118181281813818148181581816818178181881819818208182181822818238182481825818268182781828818298183081831818328183381834818358183681837818388183981840818418184281843818448184581846818478184881849818508185181852818538185481855818568185781858818598186081861818628186381864818658186681867818688186981870818718187281873818748187581876818778187881879818808188181882818838188481885818868188781888818898189081891818928189381894818958189681897818988189981900819018190281903819048190581906819078190881909819108191181912819138191481915819168191781918819198192081921819228192381924819258192681927819288192981930819318193281933819348193581936819378193881939819408194181942819438194481945819468194781948819498195081951819528195381954819558195681957819588195981960819618196281963819648196581966819678196881969819708197181972819738197481975819768197781978819798198081981819828198381984819858198681987819888198981990819918199281993819948199581996819978199881999820008200182002820038200482005820068200782008820098201082011820128201382014820158201682017820188201982020820218202282023820248202582026820278202882029820308203182032820338203482035820368203782038820398204082041820428204382044820458204682047820488204982050820518205282053820548205582056820578205882059820608206182062820638206482065820668206782068820698207082071820728207382074820758207682077820788207982080820818208282083820848208582086820878208882089820908209182092820938209482095820968209782098820998210082101821028210382104821058210682107821088210982110821118211282113821148211582116821178211882119821208212182122821238212482125821268212782128821298213082131821328213382134821358213682137821388213982140821418214282143821448214582146821478214882149821508215182152821538215482155821568215782158821598216082161821628216382164821658216682167821688216982170821718217282173821748217582176821778217882179821808218182182821838218482185821868218782188821898219082191821928219382194821958219682197821988219982200822018220282203822048220582206822078220882209822108221182212822138221482215822168221782218822198222082221822228222382224822258222682227822288222982230822318223282233822348223582236822378223882239822408224182242822438224482245822468224782248822498225082251822528225382254822558225682257822588225982260822618226282263822648226582266822678226882269822708227182272822738227482275822768227782278822798228082281822828228382284822858228682287822888228982290822918229282293822948229582296822978229882299823008230182302823038230482305823068230782308823098231082311823128231382314823158231682317823188231982320823218232282323823248232582326823278232882329823308233182332823338233482335823368233782338823398234082341823428234382344823458234682347823488234982350823518235282353823548235582356823578235882359823608236182362823638236482365823668236782368823698237082371823728237382374823758237682377823788237982380823818238282383823848238582386823878238882389823908239182392823938239482395823968239782398823998240082401824028240382404824058240682407824088240982410824118241282413824148241582416824178241882419824208242182422824238242482425824268242782428824298243082431824328243382434824358243682437824388243982440824418244282443824448244582446824478244882449824508245182452824538245482455824568245782458824598246082461824628246382464824658246682467824688246982470824718247282473824748247582476824778247882479824808248182482824838248482485824868248782488824898249082491824928249382494824958249682497824988249982500825018250282503825048250582506825078250882509825108251182512825138251482515825168251782518825198252082521825228252382524825258252682527825288252982530825318253282533825348253582536825378253882539825408254182542825438254482545825468254782548825498255082551825528255382554825558255682557825588255982560825618256282563825648256582566825678256882569825708257182572825738257482575825768257782578825798258082581825828258382584825858258682587825888258982590825918259282593825948259582596825978259882599826008260182602826038260482605826068260782608826098261082611826128261382614826158261682617826188261982620826218262282623826248262582626826278262882629826308263182632826338263482635826368263782638826398264082641826428264382644826458264682647826488264982650826518265282653826548265582656826578265882659826608266182662826638266482665826668266782668826698267082671826728267382674826758267682677826788267982680826818268282683826848268582686826878268882689826908269182692826938269482695826968269782698826998270082701827028270382704827058270682707827088270982710827118271282713827148271582716827178271882719827208272182722827238272482725827268272782728827298273082731827328273382734827358273682737827388273982740827418274282743827448274582746827478274882749827508275182752827538275482755827568275782758827598276082761827628276382764827658276682767827688276982770827718277282773827748277582776827778277882779827808278182782827838278482785827868278782788827898279082791827928279382794827958279682797827988279982800828018280282803828048280582806828078280882809828108281182812828138281482815828168281782818828198282082821828228282382824828258282682827828288282982830828318283282833828348283582836828378283882839828408284182842828438284482845828468284782848828498285082851828528285382854828558285682857828588285982860828618286282863828648286582866828678286882869828708287182872828738287482875828768287782878828798288082881828828288382884828858288682887828888288982890828918289282893828948289582896828978289882899829008290182902829038290482905829068290782908829098291082911829128291382914829158291682917829188291982920829218292282923829248292582926829278292882929829308293182932829338293482935829368293782938829398294082941829428294382944829458294682947829488294982950829518295282953829548295582956829578295882959829608296182962829638296482965829668296782968829698297082971829728297382974829758297682977829788297982980829818298282983829848298582986829878298882989829908299182992829938299482995829968299782998829998300083001830028300383004830058300683007830088300983010830118301283013830148301583016830178301883019830208302183022830238302483025830268302783028830298303083031830328303383034830358303683037830388303983040830418304283043830448304583046830478304883049830508305183052830538305483055830568305783058830598306083061830628306383064830658306683067830688306983070830718307283073830748307583076830778307883079830808308183082830838308483085830868308783088830898309083091830928309383094830958309683097830988309983100831018310283103831048310583106831078310883109831108311183112831138311483115831168311783118831198312083121831228312383124831258312683127831288312983130831318313283133831348313583136831378313883139831408314183142831438314483145831468314783148831498315083151831528315383154831558315683157831588315983160831618316283163831648316583166831678316883169831708317183172831738317483175831768317783178831798318083181831828318383184831858318683187831888318983190831918319283193831948319583196831978319883199832008320183202832038320483205832068320783208832098321083211832128321383214832158321683217832188321983220832218322283223832248322583226832278322883229832308323183232832338323483235832368323783238832398324083241832428324383244832458324683247832488324983250832518325283253832548325583256832578325883259832608326183262832638326483265832668326783268832698327083271832728327383274832758327683277832788327983280832818328283283832848328583286832878328883289832908329183292832938329483295832968329783298832998330083301833028330383304833058330683307833088330983310833118331283313833148331583316833178331883319833208332183322833238332483325833268332783328833298333083331833328333383334833358333683337833388333983340833418334283343833448334583346833478334883349833508335183352833538335483355833568335783358833598336083361833628336383364833658336683367833688336983370833718337283373833748337583376833778337883379833808338183382833838338483385833868338783388833898339083391833928339383394833958339683397833988339983400834018340283403834048340583406834078340883409834108341183412834138341483415834168341783418834198342083421834228342383424834258342683427834288342983430834318343283433834348343583436834378343883439834408344183442834438344483445834468344783448834498345083451834528345383454834558345683457834588345983460834618346283463834648346583466834678346883469834708347183472834738347483475834768347783478834798348083481834828348383484834858348683487834888348983490834918349283493834948349583496834978349883499835008350183502835038350483505835068350783508835098351083511835128351383514835158351683517835188351983520835218352283523835248352583526835278352883529835308353183532835338353483535835368353783538835398354083541835428354383544835458354683547835488354983550835518355283553835548355583556835578355883559835608356183562835638356483565835668356783568835698357083571835728357383574835758357683577835788357983580835818358283583835848358583586835878358883589835908359183592835938359483595835968359783598835998360083601836028360383604836058360683607836088360983610836118361283613836148361583616836178361883619836208362183622836238362483625836268362783628836298363083631836328363383634836358363683637836388363983640836418364283643836448364583646836478364883649836508365183652836538365483655836568365783658836598366083661836628366383664836658366683667836688366983670836718367283673836748367583676836778367883679836808368183682836838368483685836868368783688836898369083691836928369383694836958369683697836988369983700837018370283703837048370583706837078370883709837108371183712837138371483715837168371783718837198372083721837228372383724837258372683727837288372983730837318373283733837348373583736837378373883739837408374183742837438374483745837468374783748837498375083751837528375383754837558375683757837588375983760837618376283763837648376583766837678376883769837708377183772837738377483775837768377783778837798378083781837828378383784837858378683787837888378983790837918379283793837948379583796837978379883799838008380183802838038380483805838068380783808838098381083811838128381383814838158381683817838188381983820838218382283823838248382583826838278382883829838308383183832838338383483835838368383783838838398384083841838428384383844838458384683847838488384983850838518385283853838548385583856838578385883859838608386183862838638386483865838668386783868838698387083871838728387383874838758387683877838788387983880838818388283883838848388583886838878388883889838908389183892838938389483895838968389783898838998390083901839028390383904839058390683907839088390983910839118391283913839148391583916839178391883919839208392183922839238392483925839268392783928839298393083931839328393383934839358393683937839388393983940839418394283943839448394583946839478394883949839508395183952839538395483955839568395783958839598396083961839628396383964839658396683967839688396983970839718397283973839748397583976839778397883979839808398183982839838398483985839868398783988839898399083991839928399383994839958399683997839988399984000840018400284003840048400584006840078400884009840108401184012840138401484015840168401784018840198402084021840228402384024840258402684027840288402984030840318403284033840348403584036840378403884039840408404184042840438404484045840468404784048840498405084051840528405384054840558405684057840588405984060840618406284063840648406584066840678406884069840708407184072840738407484075840768407784078840798408084081840828408384084840858408684087840888408984090840918409284093840948409584096840978409884099841008410184102841038410484105841068410784108841098411084111841128411384114841158411684117841188411984120841218412284123841248412584126841278412884129841308413184132841338413484135841368413784138841398414084141841428414384144841458414684147841488414984150841518415284153841548415584156841578415884159841608416184162841638416484165841668416784168841698417084171841728417384174841758417684177841788417984180841818418284183841848418584186841878418884189841908419184192841938419484195841968419784198841998420084201842028420384204842058420684207842088420984210842118421284213842148421584216842178421884219842208422184222842238422484225842268422784228842298423084231842328423384234842358423684237842388423984240842418424284243842448424584246842478424884249842508425184252842538425484255842568425784258842598426084261842628426384264842658426684267842688426984270842718427284273842748427584276842778427884279842808428184282842838428484285842868428784288842898429084291842928429384294842958429684297842988429984300843018430284303843048430584306843078430884309843108431184312843138431484315843168431784318843198432084321843228432384324843258432684327843288432984330843318433284333843348433584336843378433884339843408434184342843438434484345843468434784348843498435084351843528435384354843558435684357843588435984360843618436284363843648436584366843678436884369843708437184372843738437484375843768437784378843798438084381843828438384384843858438684387843888438984390843918439284393843948439584396843978439884399844008440184402844038440484405844068440784408844098441084411844128441384414844158441684417844188441984420844218442284423844248442584426844278442884429844308443184432844338443484435844368443784438844398444084441844428444384444844458444684447844488444984450844518445284453844548445584456844578445884459844608446184462844638446484465844668446784468844698447084471844728447384474844758447684477844788447984480844818448284483844848448584486844878448884489844908449184492844938449484495844968449784498844998450084501845028450384504845058450684507845088450984510845118451284513845148451584516845178451884519845208452184522845238452484525845268452784528845298453084531845328453384534845358453684537845388453984540845418454284543845448454584546845478454884549845508455184552845538455484555845568455784558845598456084561845628456384564845658456684567845688456984570845718457284573845748457584576845778457884579845808458184582845838458484585845868458784588845898459084591845928459384594845958459684597845988459984600846018460284603846048460584606846078460884609846108461184612846138461484615846168461784618846198462084621846228462384624846258462684627846288462984630846318463284633846348463584636846378463884639846408464184642846438464484645846468464784648846498465084651846528465384654846558465684657846588465984660846618466284663846648466584666846678466884669846708467184672846738467484675846768467784678846798468084681846828468384684846858468684687846888468984690846918469284693846948469584696846978469884699847008470184702847038470484705847068470784708847098471084711847128471384714847158471684717847188471984720847218472284723847248472584726847278472884729847308473184732847338473484735847368473784738847398474084741847428474384744847458474684747847488474984750847518475284753847548475584756847578475884759847608476184762847638476484765847668476784768847698477084771847728477384774847758477684777847788477984780847818478284783847848478584786847878478884789847908479184792847938479484795847968479784798847998480084801848028480384804848058480684807848088480984810848118481284813848148481584816848178481884819848208482184822848238482484825848268482784828848298483084831848328483384834848358483684837848388483984840848418484284843848448484584846848478484884849848508485184852848538485484855848568485784858848598486084861848628486384864848658486684867848688486984870848718487284873848748487584876848778487884879848808488184882848838488484885848868488784888848898489084891848928489384894848958489684897848988489984900849018490284903849048490584906849078490884909849108491184912849138491484915849168491784918849198492084921849228492384924849258492684927849288492984930849318493284933849348493584936849378493884939849408494184942849438494484945849468494784948849498495084951849528495384954849558495684957849588495984960849618496284963849648496584966849678496884969849708497184972849738497484975849768497784978849798498084981849828498384984849858498684987849888498984990849918499284993849948499584996849978499884999850008500185002850038500485005850068500785008850098501085011850128501385014850158501685017850188501985020850218502285023850248502585026850278502885029850308503185032850338503485035850368503785038850398504085041850428504385044850458504685047850488504985050850518505285053850548505585056850578505885059850608506185062850638506485065850668506785068850698507085071850728507385074850758507685077850788507985080850818508285083850848508585086850878508885089850908509185092850938509485095850968509785098850998510085101851028510385104851058510685107851088510985110851118511285113851148511585116851178511885119851208512185122851238512485125851268512785128851298513085131851328513385134851358513685137851388513985140851418514285143851448514585146851478514885149851508515185152851538515485155851568515785158851598516085161851628516385164851658516685167851688516985170851718517285173851748517585176851778517885179851808518185182851838518485185851868518785188851898519085191851928519385194851958519685197851988519985200852018520285203852048520585206852078520885209852108521185212852138521485215852168521785218852198522085221852228522385224852258522685227852288522985230852318523285233852348523585236852378523885239852408524185242852438524485245852468524785248852498525085251852528525385254852558525685257852588525985260852618526285263852648526585266852678526885269852708527185272852738527485275852768527785278852798528085281852828528385284852858528685287852888528985290852918529285293852948529585296852978529885299853008530185302853038530485305853068530785308853098531085311853128531385314853158531685317853188531985320853218532285323853248532585326853278532885329853308533185332853338533485335853368533785338853398534085341853428534385344853458534685347853488534985350853518535285353853548535585356853578535885359853608536185362853638536485365853668536785368853698537085371853728537385374853758537685377853788537985380853818538285383853848538585386853878538885389853908539185392853938539485395853968539785398853998540085401854028540385404854058540685407854088540985410854118541285413854148541585416854178541885419854208542185422854238542485425854268542785428854298543085431854328543385434854358543685437854388543985440854418544285443854448544585446854478544885449854508545185452854538545485455854568545785458854598546085461854628546385464854658546685467854688546985470854718547285473854748547585476854778547885479854808548185482854838548485485854868548785488854898549085491854928549385494854958549685497854988549985500855018550285503855048550585506855078550885509855108551185512855138551485515855168551785518855198552085521855228552385524855258552685527855288552985530855318553285533855348553585536855378553885539855408554185542855438554485545855468554785548855498555085551855528555385554855558555685557855588555985560855618556285563855648556585566855678556885569855708557185572855738557485575855768557785578855798558085581855828558385584855858558685587855888558985590855918559285593855948559585596855978559885599856008560185602856038560485605856068560785608856098561085611856128561385614856158561685617856188561985620856218562285623856248562585626856278562885629856308563185632856338563485635856368563785638856398564085641856428564385644856458564685647856488564985650856518565285653856548565585656856578565885659856608566185662856638566485665856668566785668856698567085671856728567385674856758567685677856788567985680856818568285683856848568585686856878568885689856908569185692856938569485695856968569785698856998570085701857028570385704857058570685707857088570985710857118571285713857148571585716857178571885719857208572185722857238572485725857268572785728857298573085731857328573385734857358573685737857388573985740857418574285743857448574585746857478574885749857508575185752857538575485755857568575785758857598576085761857628576385764857658576685767857688576985770857718577285773857748577585776857778577885779857808578185782857838578485785857868578785788857898579085791857928579385794857958579685797857988579985800858018580285803858048580585806858078580885809858108581185812858138581485815858168581785818858198582085821858228582385824858258582685827858288582985830858318583285833858348583585836858378583885839858408584185842858438584485845858468584785848858498585085851858528585385854858558585685857858588585985860858618586285863858648586585866858678586885869858708587185872858738587485875858768587785878858798588085881858828588385884858858588685887858888588985890858918589285893858948589585896858978589885899859008590185902859038590485905859068590785908859098591085911859128591385914859158591685917859188591985920859218592285923859248592585926859278592885929859308593185932859338593485935859368593785938859398594085941859428594385944859458594685947859488594985950859518595285953859548595585956859578595885959859608596185962859638596485965859668596785968859698597085971859728597385974859758597685977859788597985980859818598285983859848598585986859878598885989859908599185992859938599485995859968599785998859998600086001860028600386004860058600686007860088600986010860118601286013860148601586016860178601886019860208602186022860238602486025860268602786028860298603086031860328603386034860358603686037860388603986040860418604286043860448604586046860478604886049860508605186052860538605486055860568605786058860598606086061860628606386064860658606686067860688606986070860718607286073860748607586076860778607886079860808608186082860838608486085860868608786088860898609086091860928609386094860958609686097860988609986100861018610286103861048610586106861078610886109861108611186112861138611486115861168611786118861198612086121861228612386124861258612686127861288612986130861318613286133861348613586136861378613886139861408614186142861438614486145861468614786148861498615086151861528615386154861558615686157861588615986160861618616286163861648616586166861678616886169861708617186172861738617486175861768617786178861798618086181861828618386184861858618686187861888618986190861918619286193861948619586196861978619886199862008620186202862038620486205862068620786208862098621086211862128621386214862158621686217862188621986220862218622286223862248622586226862278622886229862308623186232862338623486235862368623786238862398624086241862428624386244862458624686247862488624986250862518625286253862548625586256862578625886259862608626186262862638626486265862668626786268862698627086271862728627386274862758627686277862788627986280862818628286283862848628586286862878628886289862908629186292862938629486295862968629786298862998630086301863028630386304863058630686307863088630986310863118631286313863148631586316863178631886319863208632186322863238632486325863268632786328863298633086331863328633386334863358633686337863388633986340863418634286343863448634586346863478634886349863508635186352863538635486355863568635786358863598636086361863628636386364863658636686367863688636986370863718637286373863748637586376863778637886379863808638186382863838638486385863868638786388863898639086391863928639386394863958639686397863988639986400864018640286403864048640586406864078640886409864108641186412864138641486415864168641786418864198642086421864228642386424864258642686427864288642986430864318643286433864348643586436864378643886439864408644186442864438644486445864468644786448864498645086451864528645386454864558645686457864588645986460864618646286463864648646586466864678646886469864708647186472864738647486475864768647786478864798648086481864828648386484864858648686487864888648986490864918649286493864948649586496864978649886499865008650186502865038650486505865068650786508865098651086511865128651386514865158651686517865188651986520865218652286523865248652586526865278652886529865308653186532865338653486535865368653786538865398654086541865428654386544865458654686547865488654986550865518655286553865548655586556865578655886559865608656186562865638656486565865668656786568865698657086571865728657386574865758657686577865788657986580865818658286583865848658586586865878658886589865908659186592865938659486595865968659786598865998660086601866028660386604866058660686607866088660986610866118661286613866148661586616866178661886619866208662186622866238662486625866268662786628866298663086631866328663386634866358663686637866388663986640866418664286643866448664586646866478664886649866508665186652866538665486655866568665786658866598666086661866628666386664866658666686667866688666986670866718667286673866748667586676866778667886679866808668186682866838668486685866868668786688866898669086691866928669386694866958669686697866988669986700867018670286703867048670586706867078670886709867108671186712867138671486715867168671786718867198672086721867228672386724867258672686727867288672986730867318673286733867348673586736867378673886739867408674186742867438674486745867468674786748867498675086751867528675386754867558675686757867588675986760867618676286763867648676586766867678676886769867708677186772867738677486775867768677786778867798678086781867828678386784867858678686787867888678986790867918679286793867948679586796867978679886799868008680186802868038680486805868068680786808868098681086811868128681386814868158681686817868188681986820868218682286823868248682586826868278682886829868308683186832868338683486835868368683786838868398684086841868428684386844868458684686847868488684986850868518685286853868548685586856868578685886859868608686186862868638686486865868668686786868868698687086871868728687386874868758687686877868788687986880868818688286883868848688586886868878688886889868908689186892868938689486895868968689786898868998690086901869028690386904869058690686907869088690986910869118691286913869148691586916869178691886919869208692186922869238692486925869268692786928869298693086931869328693386934869358693686937869388693986940869418694286943869448694586946869478694886949869508695186952869538695486955869568695786958869598696086961869628696386964869658696686967869688696986970869718697286973869748697586976869778697886979869808698186982869838698486985869868698786988869898699086991869928699386994869958699686997869988699987000870018700287003870048700587006870078700887009870108701187012870138701487015870168701787018870198702087021870228702387024870258702687027870288702987030870318703287033870348703587036870378703887039870408704187042870438704487045870468704787048870498705087051870528705387054870558705687057870588705987060870618706287063870648706587066870678706887069870708707187072870738707487075870768707787078870798708087081870828708387084870858708687087870888708987090870918709287093870948709587096870978709887099871008710187102871038710487105871068710787108871098711087111871128711387114871158711687117871188711987120871218712287123871248712587126871278712887129871308713187132871338713487135871368713787138871398714087141871428714387144871458714687147871488714987150871518715287153871548715587156871578715887159871608716187162871638716487165871668716787168871698717087171871728717387174871758717687177871788717987180871818718287183871848718587186871878718887189871908719187192871938719487195871968719787198871998720087201872028720387204872058720687207872088720987210872118721287213872148721587216872178721887219872208722187222872238722487225872268722787228872298723087231872328723387234872358723687237872388723987240872418724287243872448724587246872478724887249872508725187252872538725487255872568725787258872598726087261872628726387264872658726687267872688726987270872718727287273872748727587276872778727887279872808728187282872838728487285872868728787288872898729087291872928729387294872958729687297872988729987300873018730287303873048730587306873078730887309873108731187312873138731487315873168731787318873198732087321873228732387324873258732687327873288732987330873318733287333873348733587336873378733887339873408734187342873438734487345873468734787348873498735087351873528735387354873558735687357873588735987360873618736287363873648736587366873678736887369873708737187372873738737487375873768737787378873798738087381873828738387384873858738687387873888738987390873918739287393873948739587396873978739887399874008740187402874038740487405874068740787408874098741087411874128741387414874158741687417874188741987420874218742287423874248742587426874278742887429874308743187432874338743487435874368743787438874398744087441874428744387444874458744687447874488744987450874518745287453874548745587456874578745887459874608746187462874638746487465874668746787468874698747087471874728747387474874758747687477874788747987480874818748287483874848748587486874878748887489874908749187492874938749487495874968749787498874998750087501875028750387504875058750687507875088750987510875118751287513875148751587516875178751887519875208752187522875238752487525875268752787528875298753087531875328753387534875358753687537875388753987540875418754287543875448754587546875478754887549875508755187552875538755487555875568755787558875598756087561875628756387564875658756687567875688756987570875718757287573875748757587576875778757887579875808758187582875838758487585875868758787588875898759087591875928759387594875958759687597875988759987600876018760287603876048760587606876078760887609876108761187612876138761487615876168761787618876198762087621876228762387624876258762687627876288762987630876318763287633876348763587636876378763887639876408764187642876438764487645876468764787648876498765087651876528765387654876558765687657876588765987660876618766287663876648766587666876678766887669876708767187672876738767487675876768767787678876798768087681876828768387684876858768687687876888768987690876918769287693876948769587696876978769887699877008770187702877038770487705877068770787708877098771087711877128771387714877158771687717877188771987720877218772287723877248772587726877278772887729877308773187732877338773487735877368773787738877398774087741877428774387744877458774687747877488774987750877518775287753877548775587756877578775887759877608776187762877638776487765877668776787768877698777087771877728777387774877758777687777877788777987780877818778287783877848778587786877878778887789877908779187792877938779487795877968779787798877998780087801878028780387804878058780687807878088780987810878118781287813878148781587816878178781887819878208782187822878238782487825878268782787828878298783087831878328783387834878358783687837878388783987840878418784287843878448784587846878478784887849878508785187852878538785487855878568785787858878598786087861878628786387864878658786687867878688786987870878718787287873878748787587876878778787887879878808788187882878838788487885878868788787888878898789087891878928789387894878958789687897878988789987900879018790287903879048790587906879078790887909879108791187912879138791487915879168791787918879198792087921879228792387924879258792687927879288792987930879318793287933879348793587936879378793887939879408794187942879438794487945879468794787948879498795087951879528795387954879558795687957879588795987960879618796287963879648796587966879678796887969879708797187972879738797487975879768797787978879798798087981879828798387984879858798687987879888798987990879918799287993879948799587996879978799887999880008800188002880038800488005880068800788008880098801088011880128801388014880158801688017880188801988020880218802288023880248802588026880278802888029880308803188032880338803488035880368803788038880398804088041880428804388044880458804688047880488804988050880518805288053880548805588056880578805888059880608806188062880638806488065880668806788068880698807088071880728807388074880758807688077880788807988080880818808288083880848808588086880878808888089880908809188092880938809488095880968809788098880998810088101881028810388104881058810688107881088810988110881118811288113881148811588116881178811888119881208812188122881238812488125881268812788128881298813088131881328813388134881358813688137881388813988140881418814288143881448814588146881478814888149881508815188152881538815488155881568815788158881598816088161881628816388164881658816688167881688816988170881718817288173881748817588176881778817888179881808818188182881838818488185881868818788188881898819088191881928819388194881958819688197881988819988200882018820288203882048820588206882078820888209882108821188212882138821488215882168821788218882198822088221882228822388224882258822688227882288822988230882318823288233882348823588236882378823888239882408824188242882438824488245882468824788248882498825088251882528825388254882558825688257882588825988260882618826288263882648826588266882678826888269882708827188272882738827488275882768827788278882798828088281882828828388284882858828688287882888828988290882918829288293882948829588296882978829888299883008830188302883038830488305883068830788308883098831088311883128831388314883158831688317883188831988320883218832288323883248832588326883278832888329883308833188332883338833488335883368833788338883398834088341883428834388344883458834688347883488834988350883518835288353883548835588356883578835888359883608836188362883638836488365883668836788368883698837088371883728837388374883758837688377883788837988380883818838288383883848838588386883878838888389883908839188392883938839488395883968839788398883998840088401884028840388404884058840688407884088840988410884118841288413884148841588416884178841888419884208842188422884238842488425884268842788428884298843088431884328843388434884358843688437884388843988440884418844288443884448844588446884478844888449884508845188452884538845488455884568845788458884598846088461884628846388464884658846688467884688846988470884718847288473884748847588476884778847888479884808848188482884838848488485884868848788488884898849088491884928849388494884958849688497884988849988500885018850288503885048850588506885078850888509885108851188512885138851488515885168851788518885198852088521885228852388524885258852688527885288852988530885318853288533885348853588536885378853888539885408854188542885438854488545885468854788548885498855088551885528855388554885558855688557885588855988560885618856288563885648856588566885678856888569885708857188572885738857488575885768857788578885798858088581885828858388584885858858688587885888858988590885918859288593885948859588596885978859888599886008860188602886038860488605886068860788608886098861088611886128861388614886158861688617886188861988620886218862288623886248862588626886278862888629886308863188632886338863488635886368863788638886398864088641886428864388644886458864688647886488864988650886518865288653886548865588656886578865888659886608866188662886638866488665886668866788668886698867088671886728867388674886758867688677886788867988680886818868288683886848868588686886878868888689886908869188692886938869488695886968869788698886998870088701887028870388704887058870688707887088870988710887118871288713887148871588716887178871888719887208872188722887238872488725887268872788728887298873088731887328873388734887358873688737887388873988740887418874288743887448874588746887478874888749887508875188752887538875488755887568875788758887598876088761887628876388764887658876688767887688876988770887718877288773887748877588776887778877888779887808878188782887838878488785887868878788788887898879088791887928879388794887958879688797887988879988800888018880288803888048880588806888078880888809888108881188812888138881488815888168881788818888198882088821888228882388824888258882688827888288882988830888318883288833888348883588836888378883888839888408884188842888438884488845888468884788848888498885088851888528885388854888558885688857888588885988860888618886288863888648886588866888678886888869888708887188872888738887488875888768887788878888798888088881888828888388884888858888688887888888888988890888918889288893888948889588896888978889888899889008890188902889038890488905889068890788908889098891088911889128891388914889158891688917889188891988920889218892288923889248892588926889278892888929889308893188932889338893488935889368893788938889398894088941889428894388944889458894688947889488894988950889518895288953889548895588956889578895888959889608896188962889638896488965889668896788968889698897088971889728897388974889758897688977889788897988980889818898288983889848898588986889878898888989889908899188992889938899488995889968899788998889998900089001890028900389004890058900689007890088900989010890118901289013890148901589016890178901889019890208902189022890238902489025890268902789028890298903089031890328903389034890358903689037890388903989040890418904289043890448904589046890478904889049890508905189052890538905489055890568905789058890598906089061890628906389064890658906689067890688906989070890718907289073890748907589076890778907889079890808908189082890838908489085890868908789088890898909089091890928909389094890958909689097890988909989100891018910289103891048910589106891078910889109891108911189112891138911489115891168911789118891198912089121891228912389124891258912689127891288912989130891318913289133891348913589136891378913889139891408914189142891438914489145891468914789148891498915089151891528915389154891558915689157891588915989160891618916289163891648916589166891678916889169891708917189172891738917489175891768917789178891798918089181891828918389184891858918689187891888918989190891918919289193891948919589196891978919889199892008920189202892038920489205892068920789208892098921089211892128921389214892158921689217892188921989220892218922289223892248922589226892278922889229892308923189232892338923489235892368923789238892398924089241892428924389244892458924689247892488924989250892518925289253892548925589256892578925889259892608926189262892638926489265892668926789268892698927089271892728927389274892758927689277892788927989280892818928289283892848928589286892878928889289892908929189292892938929489295892968929789298892998930089301893028930389304893058930689307893088930989310893118931289313893148931589316893178931889319893208932189322893238932489325893268932789328893298933089331893328933389334893358933689337893388933989340893418934289343893448934589346893478934889349893508935189352893538935489355893568935789358893598936089361893628936389364893658936689367893688936989370893718937289373893748937589376893778937889379893808938189382893838938489385893868938789388893898939089391893928939389394893958939689397893988939989400894018940289403894048940589406894078940889409894108941189412894138941489415894168941789418894198942089421894228942389424894258942689427894288942989430894318943289433894348943589436894378943889439894408944189442894438944489445894468944789448894498945089451894528945389454894558945689457894588945989460894618946289463894648946589466894678946889469894708947189472894738947489475894768947789478894798948089481894828948389484894858948689487894888948989490894918949289493894948949589496894978949889499895008950189502895038950489505895068950789508895098951089511895128951389514895158951689517895188951989520895218952289523895248952589526895278952889529895308953189532895338953489535895368953789538895398954089541895428954389544895458954689547895488954989550895518955289553895548955589556895578955889559895608956189562895638956489565895668956789568895698957089571895728957389574895758957689577895788957989580895818958289583895848958589586895878958889589895908959189592895938959489595895968959789598895998960089601896028960389604896058960689607896088960989610896118961289613896148961589616896178961889619896208962189622896238962489625896268962789628896298963089631896328963389634896358963689637896388963989640896418964289643896448964589646896478964889649896508965189652896538965489655896568965789658896598966089661896628966389664896658966689667896688966989670896718967289673896748967589676896778967889679896808968189682896838968489685896868968789688896898969089691896928969389694896958969689697896988969989700897018970289703897048970589706897078970889709897108971189712897138971489715897168971789718897198972089721897228972389724897258972689727897288972989730897318973289733897348973589736897378973889739897408974189742897438974489745897468974789748897498975089751897528975389754897558975689757897588975989760897618976289763897648976589766897678976889769897708977189772897738977489775897768977789778897798978089781897828978389784897858978689787897888978989790897918979289793897948979589796897978979889799898008980189802898038980489805898068980789808898098981089811898128981389814898158981689817898188981989820898218982289823898248982589826898278982889829898308983189832898338983489835898368983789838898398984089841898428984389844898458984689847898488984989850898518985289853898548985589856898578985889859898608986189862898638986489865898668986789868898698987089871898728987389874898758987689877898788987989880898818988289883898848988589886898878988889889898908989189892898938989489895898968989789898898998990089901899028990389904899058990689907899088990989910899118991289913899148991589916899178991889919899208992189922899238992489925899268992789928899298993089931899328993389934899358993689937899388993989940899418994289943899448994589946899478994889949899508995189952899538995489955899568995789958899598996089961899628996389964899658996689967899688996989970899718997289973899748997589976899778997889979899808998189982899838998489985899868998789988899898999089991899928999389994899958999689997899988999990000900019000290003900049000590006900079000890009900109001190012900139001490015900169001790018900199002090021900229002390024900259002690027900289002990030900319003290033900349003590036900379003890039900409004190042900439004490045900469004790048900499005090051900529005390054900559005690057900589005990060900619006290063900649006590066900679006890069900709007190072900739007490075900769007790078900799008090081900829008390084900859008690087900889008990090900919009290093900949009590096900979009890099901009010190102901039010490105901069010790108901099011090111901129011390114901159011690117901189011990120901219012290123901249012590126901279012890129901309013190132901339013490135901369013790138901399014090141901429014390144901459014690147901489014990150901519015290153901549015590156901579015890159901609016190162901639016490165901669016790168901699017090171901729017390174901759017690177901789017990180901819018290183901849018590186901879018890189901909019190192901939019490195901969019790198901999020090201902029020390204902059020690207902089020990210902119021290213902149021590216902179021890219902209022190222902239022490225902269022790228902299023090231902329023390234902359023690237902389023990240902419024290243902449024590246902479024890249902509025190252902539025490255902569025790258902599026090261902629026390264902659026690267902689026990270902719027290273902749027590276902779027890279902809028190282902839028490285902869028790288902899029090291902929029390294902959029690297902989029990300903019030290303903049030590306903079030890309903109031190312903139031490315903169031790318903199032090321903229032390324903259032690327903289032990330903319033290333903349033590336903379033890339903409034190342903439034490345903469034790348903499035090351903529035390354903559035690357903589035990360903619036290363903649036590366903679036890369903709037190372903739037490375903769037790378903799038090381903829038390384903859038690387903889038990390903919039290393903949039590396903979039890399904009040190402904039040490405904069040790408904099041090411904129041390414904159041690417904189041990420904219042290423904249042590426904279042890429904309043190432904339043490435904369043790438904399044090441904429044390444904459044690447904489044990450904519045290453904549045590456904579045890459904609046190462904639046490465904669046790468904699047090471904729047390474904759047690477904789047990480904819048290483904849048590486904879048890489904909049190492904939049490495904969049790498904999050090501905029050390504905059050690507905089050990510905119051290513905149051590516905179051890519905209052190522905239052490525905269052790528905299053090531905329053390534905359053690537905389053990540905419054290543905449054590546905479054890549905509055190552905539055490555905569055790558905599056090561905629056390564905659056690567905689056990570905719057290573905749057590576905779057890579905809058190582905839058490585905869058790588905899059090591905929059390594905959059690597905989059990600906019060290603906049060590606906079060890609906109061190612906139061490615906169061790618906199062090621906229062390624906259062690627906289062990630906319063290633906349063590636906379063890639906409064190642906439064490645906469064790648906499065090651906529065390654906559065690657906589065990660906619066290663906649066590666906679066890669906709067190672906739067490675906769067790678906799068090681906829068390684906859068690687906889068990690906919069290693906949069590696906979069890699907009070190702907039070490705907069070790708907099071090711907129071390714907159071690717907189071990720907219072290723907249072590726907279072890729907309073190732907339073490735907369073790738907399074090741907429074390744907459074690747907489074990750907519075290753907549075590756907579075890759907609076190762907639076490765907669076790768907699077090771907729077390774907759077690777907789077990780907819078290783907849078590786907879078890789907909079190792907939079490795907969079790798907999080090801908029080390804908059080690807908089080990810908119081290813908149081590816908179081890819908209082190822908239082490825908269082790828908299083090831908329083390834908359083690837908389083990840908419084290843908449084590846908479084890849908509085190852908539085490855908569085790858908599086090861908629086390864908659086690867908689086990870908719087290873908749087590876908779087890879908809088190882908839088490885908869088790888908899089090891908929089390894908959089690897908989089990900909019090290903909049090590906909079090890909909109091190912909139091490915909169091790918909199092090921909229092390924909259092690927909289092990930909319093290933909349093590936909379093890939909409094190942909439094490945909469094790948909499095090951909529095390954909559095690957909589095990960909619096290963909649096590966909679096890969909709097190972909739097490975909769097790978909799098090981909829098390984909859098690987909889098990990909919099290993909949099590996909979099890999910009100191002910039100491005910069100791008910099101091011910129101391014910159101691017910189101991020910219102291023910249102591026910279102891029910309103191032910339103491035910369103791038910399104091041910429104391044910459104691047910489104991050910519105291053910549105591056910579105891059910609106191062910639106491065910669106791068910699107091071910729107391074910759107691077910789107991080910819108291083910849108591086910879108891089910909109191092910939109491095910969109791098910999110091101911029110391104911059110691107911089110991110911119111291113911149111591116911179111891119911209112191122911239112491125911269112791128911299113091131911329113391134911359113691137911389113991140911419114291143911449114591146911479114891149911509115191152911539115491155911569115791158911599116091161911629116391164911659116691167911689116991170911719117291173911749117591176911779117891179911809118191182911839118491185911869118791188911899119091191911929119391194911959119691197911989119991200912019120291203912049120591206912079120891209912109121191212912139121491215912169121791218912199122091221912229122391224912259122691227912289122991230912319123291233912349123591236912379123891239912409124191242912439124491245912469124791248912499125091251912529125391254912559125691257912589125991260912619126291263912649126591266912679126891269912709127191272912739127491275912769127791278912799128091281912829128391284912859128691287912889128991290912919129291293912949129591296912979129891299913009130191302913039130491305913069130791308913099131091311913129131391314913159131691317913189131991320913219132291323913249132591326913279132891329913309133191332913339133491335913369133791338913399134091341913429134391344913459134691347913489134991350913519135291353913549135591356913579135891359913609136191362913639136491365913669136791368913699137091371913729137391374913759137691377913789137991380913819138291383913849138591386913879138891389913909139191392913939139491395913969139791398913999140091401914029140391404914059140691407914089140991410914119141291413914149141591416914179141891419914209142191422914239142491425914269142791428914299143091431914329143391434914359143691437914389143991440914419144291443914449144591446914479144891449914509145191452914539145491455914569145791458914599146091461914629146391464914659146691467914689146991470914719147291473914749147591476914779147891479914809148191482914839148491485914869148791488914899149091491914929149391494914959149691497914989149991500915019150291503915049150591506915079150891509915109151191512915139151491515915169151791518915199152091521915229152391524915259152691527915289152991530915319153291533915349153591536915379153891539915409154191542915439154491545915469154791548915499155091551915529155391554915559155691557915589155991560915619156291563915649156591566915679156891569915709157191572915739157491575915769157791578915799158091581915829158391584915859158691587915889158991590915919159291593915949159591596915979159891599916009160191602916039160491605916069160791608916099161091611916129161391614916159161691617916189161991620916219162291623916249162591626916279162891629916309163191632916339163491635916369163791638916399164091641916429164391644916459164691647916489164991650916519165291653916549165591656916579165891659916609166191662916639166491665916669166791668916699167091671916729167391674916759167691677916789167991680916819168291683916849168591686916879168891689916909169191692916939169491695916969169791698916999170091701917029170391704917059170691707917089170991710917119171291713917149171591716917179171891719917209172191722917239172491725917269172791728917299173091731917329173391734917359173691737917389173991740917419174291743917449174591746917479174891749917509175191752917539175491755917569175791758917599176091761917629176391764917659176691767917689176991770917719177291773917749177591776917779177891779917809178191782917839178491785917869178791788917899179091791917929179391794917959179691797917989179991800918019180291803918049180591806918079180891809918109181191812918139181491815918169181791818918199182091821918229182391824918259182691827918289182991830918319183291833918349183591836918379183891839918409184191842918439184491845918469184791848918499185091851918529185391854918559185691857918589185991860918619186291863918649186591866918679186891869918709187191872918739187491875918769187791878918799188091881918829188391884918859188691887918889188991890918919189291893918949189591896918979189891899919009190191902919039190491905919069190791908919099191091911919129191391914919159191691917919189191991920919219192291923919249192591926919279192891929919309193191932919339193491935919369193791938919399194091941919429194391944919459194691947919489194991950919519195291953919549195591956919579195891959919609196191962919639196491965919669196791968919699197091971919729197391974919759197691977919789197991980919819198291983919849198591986919879198891989919909199191992919939199491995919969199791998919999200092001920029200392004920059200692007920089200992010920119201292013920149201592016920179201892019920209202192022920239202492025920269202792028920299203092031920329203392034920359203692037920389203992040920419204292043920449204592046920479204892049920509205192052920539205492055920569205792058920599206092061920629206392064920659206692067920689206992070920719207292073920749207592076920779207892079920809208192082920839208492085920869208792088920899209092091920929209392094920959209692097920989209992100921019210292103921049210592106921079210892109921109211192112921139211492115921169211792118921199212092121921229212392124921259212692127921289212992130921319213292133921349213592136921379213892139921409214192142921439214492145921469214792148921499215092151921529215392154921559215692157921589215992160921619216292163921649216592166921679216892169921709217192172921739217492175921769217792178921799218092181921829218392184921859218692187921889218992190921919219292193921949219592196921979219892199922009220192202922039220492205922069220792208922099221092211922129221392214922159221692217922189221992220922219222292223922249222592226922279222892229922309223192232922339223492235922369223792238922399224092241922429224392244922459224692247922489224992250922519225292253922549225592256922579225892259922609226192262922639226492265922669226792268922699227092271922729227392274922759227692277922789227992280922819228292283922849228592286922879228892289922909229192292922939229492295922969229792298922999230092301923029230392304923059230692307923089230992310923119231292313923149231592316923179231892319923209232192322923239232492325923269232792328923299233092331923329233392334923359233692337923389233992340923419234292343923449234592346923479234892349923509235192352923539235492355923569235792358923599236092361923629236392364923659236692367923689236992370923719237292373923749237592376923779237892379923809238192382923839238492385923869238792388923899239092391923929239392394923959239692397923989239992400924019240292403924049240592406924079240892409924109241192412924139241492415924169241792418924199242092421924229242392424924259242692427924289242992430924319243292433924349243592436924379243892439924409244192442924439244492445924469244792448924499245092451924529245392454924559245692457924589245992460924619246292463924649246592466924679246892469924709247192472924739247492475924769247792478924799248092481924829248392484924859248692487924889248992490924919249292493924949249592496924979249892499925009250192502925039250492505925069250792508925099251092511925129251392514925159251692517925189251992520925219252292523925249252592526925279252892529925309253192532925339253492535925369253792538925399254092541925429254392544925459254692547925489254992550925519255292553925549255592556925579255892559925609256192562925639256492565925669256792568925699257092571925729257392574925759257692577925789257992580925819258292583925849258592586925879258892589925909259192592925939259492595925969259792598925999260092601926029260392604926059260692607926089260992610926119261292613926149261592616926179261892619926209262192622926239262492625926269262792628926299263092631926329263392634926359263692637926389263992640926419264292643926449264592646926479264892649926509265192652926539265492655926569265792658926599266092661926629266392664926659266692667926689266992670926719267292673926749267592676926779267892679926809268192682926839268492685926869268792688926899269092691926929269392694926959269692697926989269992700927019270292703927049270592706927079270892709927109271192712927139271492715927169271792718927199272092721927229272392724927259272692727927289272992730927319273292733927349273592736927379273892739927409274192742927439274492745927469274792748927499275092751927529275392754927559275692757927589275992760927619276292763927649276592766927679276892769927709277192772927739277492775927769277792778927799278092781927829278392784927859278692787927889278992790927919279292793927949279592796927979279892799928009280192802928039280492805928069280792808928099281092811928129281392814928159281692817928189281992820928219282292823928249282592826928279282892829928309283192832928339283492835928369283792838928399284092841928429284392844928459284692847928489284992850928519285292853928549285592856928579285892859928609286192862928639286492865928669286792868928699287092871928729287392874928759287692877928789287992880928819288292883928849288592886928879288892889928909289192892928939289492895928969289792898928999290092901929029290392904929059290692907929089290992910929119291292913929149291592916929179291892919929209292192922929239292492925929269292792928929299293092931929329293392934929359293692937929389293992940929419294292943929449294592946929479294892949929509295192952929539295492955929569295792958929599296092961929629296392964929659296692967929689296992970929719297292973929749297592976929779297892979929809298192982929839298492985929869298792988929899299092991929929299392994929959299692997929989299993000930019300293003930049300593006930079300893009930109301193012930139301493015930169301793018930199302093021930229302393024930259302693027930289302993030930319303293033930349303593036930379303893039930409304193042930439304493045930469304793048930499305093051930529305393054930559305693057930589305993060930619306293063930649306593066930679306893069930709307193072930739307493075930769307793078930799308093081930829308393084930859308693087930889308993090930919309293093930949309593096930979309893099931009310193102931039310493105931069310793108931099311093111931129311393114931159311693117931189311993120931219312293123931249312593126931279312893129931309313193132931339313493135931369313793138931399314093141931429314393144931459314693147931489314993150931519315293153931549315593156931579315893159931609316193162931639316493165931669316793168931699317093171931729317393174931759317693177931789317993180931819318293183931849318593186931879318893189931909319193192931939319493195931969319793198931999320093201932029320393204932059320693207932089320993210932119321293213932149321593216932179321893219932209322193222932239322493225932269322793228932299323093231932329323393234932359323693237932389323993240932419324293243932449324593246932479324893249932509325193252932539325493255932569325793258932599326093261932629326393264932659326693267932689326993270932719327293273932749327593276932779327893279932809328193282932839328493285932869328793288932899329093291932929329393294932959329693297932989329993300933019330293303933049330593306933079330893309933109331193312933139331493315933169331793318933199332093321933229332393324933259332693327933289332993330933319333293333933349333593336933379333893339933409334193342933439334493345933469334793348933499335093351933529335393354933559335693357933589335993360933619336293363933649336593366933679336893369933709337193372933739337493375933769337793378933799338093381933829338393384933859338693387933889338993390933919339293393933949339593396933979339893399934009340193402934039340493405934069340793408934099341093411934129341393414934159341693417934189341993420934219342293423934249342593426934279342893429934309343193432934339343493435934369343793438934399344093441934429344393444934459344693447934489344993450934519345293453934549345593456934579345893459934609346193462934639346493465934669346793468934699347093471934729347393474934759347693477934789347993480934819348293483934849348593486934879348893489934909349193492934939349493495934969349793498934999350093501935029350393504935059350693507935089350993510935119351293513935149351593516935179351893519935209352193522935239352493525935269352793528935299353093531935329353393534935359353693537935389353993540935419354293543935449354593546935479354893549935509355193552935539355493555935569355793558935599356093561935629356393564935659356693567935689356993570935719357293573935749357593576935779357893579935809358193582935839358493585935869358793588935899359093591935929359393594935959359693597935989359993600936019360293603936049360593606936079360893609936109361193612936139361493615936169361793618936199362093621936229362393624936259362693627936289362993630936319363293633936349363593636936379363893639936409364193642936439364493645936469364793648936499365093651936529365393654936559365693657936589365993660936619366293663936649366593666936679366893669936709367193672936739367493675936769367793678936799368093681936829368393684936859368693687936889368993690936919369293693936949369593696936979369893699937009370193702937039370493705937069370793708937099371093711937129371393714937159371693717937189371993720937219372293723937249372593726937279372893729937309373193732937339373493735937369373793738937399374093741937429374393744937459374693747937489374993750937519375293753937549375593756937579375893759937609376193762937639376493765937669376793768937699377093771937729377393774937759377693777937789377993780937819378293783937849378593786937879378893789937909379193792937939379493795937969379793798937999380093801938029380393804938059380693807938089380993810938119381293813938149381593816938179381893819938209382193822938239382493825938269382793828938299383093831938329383393834938359383693837938389383993840938419384293843938449384593846938479384893849938509385193852938539385493855938569385793858938599386093861938629386393864938659386693867938689386993870938719387293873938749387593876938779387893879938809388193882938839388493885938869388793888938899389093891938929389393894938959389693897938989389993900939019390293903939049390593906939079390893909939109391193912939139391493915939169391793918939199392093921939229392393924939259392693927939289392993930939319393293933939349393593936939379393893939939409394193942939439394493945939469394793948939499395093951939529395393954939559395693957939589395993960939619396293963939649396593966939679396893969939709397193972939739397493975939769397793978939799398093981939829398393984939859398693987939889398993990939919399293993939949399593996939979399893999940009400194002940039400494005940069400794008940099401094011940129401394014940159401694017940189401994020940219402294023940249402594026940279402894029940309403194032940339403494035940369403794038940399404094041940429404394044940459404694047940489404994050940519405294053940549405594056940579405894059940609406194062940639406494065940669406794068940699407094071940729407394074940759407694077940789407994080940819408294083940849408594086940879408894089940909409194092940939409494095940969409794098940999410094101941029410394104941059410694107941089410994110941119411294113941149411594116941179411894119941209412194122941239412494125941269412794128941299413094131941329413394134941359413694137941389413994140941419414294143941449414594146941479414894149941509415194152941539415494155941569415794158941599416094161941629416394164941659416694167941689416994170941719417294173941749417594176941779417894179941809418194182941839418494185941869418794188941899419094191941929419394194941959419694197941989419994200942019420294203942049420594206942079420894209942109421194212942139421494215942169421794218942199422094221942229422394224942259422694227942289422994230942319423294233942349423594236942379423894239942409424194242942439424494245942469424794248942499425094251942529425394254942559425694257942589425994260942619426294263942649426594266942679426894269942709427194272942739427494275942769427794278942799428094281942829428394284942859428694287942889428994290942919429294293942949429594296942979429894299943009430194302943039430494305943069430794308943099431094311943129431394314943159431694317943189431994320943219432294323943249432594326943279432894329943309433194332943339433494335943369433794338943399434094341943429434394344943459434694347943489434994350943519435294353943549435594356943579435894359943609436194362943639436494365943669436794368943699437094371943729437394374943759437694377943789437994380943819438294383943849438594386943879438894389943909439194392943939439494395943969439794398943999440094401944029440394404944059440694407944089440994410944119441294413944149441594416944179441894419944209442194422944239442494425944269442794428944299443094431944329443394434944359443694437944389443994440944419444294443944449444594446944479444894449944509445194452944539445494455944569445794458944599446094461944629446394464944659446694467944689446994470944719447294473944749447594476944779447894479944809448194482944839448494485944869448794488944899449094491944929449394494944959449694497944989449994500945019450294503945049450594506945079450894509945109451194512945139451494515945169451794518945199452094521945229452394524945259452694527945289452994530945319453294533945349453594536945379453894539945409454194542945439454494545945469454794548945499455094551945529455394554945559455694557945589455994560945619456294563945649456594566945679456894569945709457194572945739457494575945769457794578945799458094581945829458394584945859458694587945889458994590945919459294593945949459594596945979459894599946009460194602946039460494605946069460794608946099461094611946129461394614946159461694617946189461994620946219462294623946249462594626946279462894629946309463194632946339463494635946369463794638946399464094641946429464394644946459464694647946489464994650946519465294653946549465594656946579465894659946609466194662946639466494665946669466794668946699467094671946729467394674946759467694677946789467994680946819468294683946849468594686946879468894689946909469194692946939469494695946969469794698946999470094701947029470394704947059470694707947089470994710947119471294713947149471594716947179471894719947209472194722947239472494725947269472794728947299473094731947329473394734947359473694737947389473994740947419474294743947449474594746947479474894749947509475194752947539475494755947569475794758947599476094761947629476394764947659476694767947689476994770947719477294773947749477594776947779477894779947809478194782947839478494785947869478794788947899479094791947929479394794947959479694797947989479994800948019480294803948049480594806948079480894809948109481194812948139481494815948169481794818948199482094821948229482394824948259482694827948289482994830948319483294833948349483594836948379483894839948409484194842948439484494845948469484794848948499485094851948529485394854948559485694857948589485994860948619486294863948649486594866948679486894869948709487194872948739487494875948769487794878948799488094881948829488394884948859488694887948889488994890948919489294893948949489594896948979489894899949009490194902949039490494905949069490794908949099491094911949129491394914949159491694917949189491994920949219492294923949249492594926949279492894929949309493194932949339493494935949369493794938949399494094941949429494394944949459494694947949489494994950949519495294953949549495594956949579495894959949609496194962949639496494965949669496794968949699497094971949729497394974949759497694977949789497994980949819498294983949849498594986949879498894989949909499194992949939499494995949969499794998949999500095001950029500395004950059500695007950089500995010950119501295013950149501595016950179501895019950209502195022950239502495025950269502795028950299503095031950329503395034950359503695037950389503995040950419504295043950449504595046950479504895049950509505195052950539505495055950569505795058950599506095061950629506395064950659506695067950689506995070950719507295073950749507595076950779507895079950809508195082950839508495085950869508795088950899509095091950929509395094950959509695097950989509995100951019510295103951049510595106951079510895109951109511195112951139511495115951169511795118951199512095121951229512395124951259512695127951289512995130951319513295133951349513595136951379513895139951409514195142951439514495145951469514795148951499515095151951529515395154951559515695157951589515995160951619516295163951649516595166951679516895169951709517195172951739517495175951769517795178951799518095181951829518395184951859518695187951889518995190951919519295193951949519595196951979519895199952009520195202952039520495205952069520795208952099521095211952129521395214952159521695217952189521995220952219522295223952249522595226952279522895229952309523195232952339523495235952369523795238952399524095241952429524395244952459524695247952489524995250952519525295253952549525595256952579525895259952609526195262952639526495265952669526795268952699527095271952729527395274952759527695277952789527995280952819528295283952849528595286952879528895289952909529195292952939529495295952969529795298952999530095301953029530395304953059530695307953089530995310953119531295313953149531595316953179531895319953209532195322953239532495325953269532795328953299533095331953329533395334953359533695337953389533995340953419534295343953449534595346953479534895349953509535195352953539535495355953569535795358953599536095361953629536395364953659536695367953689536995370953719537295373953749537595376953779537895379953809538195382953839538495385953869538795388953899539095391953929539395394953959539695397953989539995400954019540295403954049540595406954079540895409954109541195412954139541495415954169541795418954199542095421954229542395424954259542695427954289542995430954319543295433954349543595436954379543895439954409544195442954439544495445954469544795448954499545095451954529545395454954559545695457954589545995460954619546295463954649546595466954679546895469954709547195472954739547495475954769547795478954799548095481954829548395484954859548695487954889548995490954919549295493954949549595496954979549895499955009550195502955039550495505955069550795508955099551095511955129551395514955159551695517955189551995520955219552295523955249552595526955279552895529955309553195532955339553495535955369553795538955399554095541955429554395544955459554695547955489554995550955519555295553955549555595556955579555895559955609556195562955639556495565955669556795568955699557095571955729557395574955759557695577955789557995580955819558295583955849558595586955879558895589955909559195592955939559495595955969559795598955999560095601956029560395604956059560695607956089560995610956119561295613956149561595616956179561895619956209562195622956239562495625956269562795628956299563095631956329563395634956359563695637956389563995640956419564295643956449564595646956479564895649956509565195652956539565495655956569565795658956599566095661956629566395664956659566695667956689566995670956719567295673956749567595676956779567895679956809568195682956839568495685956869568795688956899569095691956929569395694956959569695697956989569995700957019570295703957049570595706957079570895709957109571195712957139571495715957169571795718957199572095721957229572395724957259572695727957289572995730957319573295733957349573595736957379573895739957409574195742957439574495745957469574795748957499575095751957529575395754957559575695757957589575995760957619576295763957649576595766957679576895769957709577195772957739577495775957769577795778957799578095781957829578395784957859578695787957889578995790957919579295793957949579595796957979579895799958009580195802958039580495805958069580795808958099581095811958129581395814958159581695817958189581995820958219582295823958249582595826958279582895829958309583195832958339583495835958369583795838958399584095841958429584395844958459584695847958489584995850958519585295853958549585595856958579585895859958609586195862958639586495865958669586795868958699587095871958729587395874958759587695877958789587995880958819588295883958849588595886958879588895889958909589195892958939589495895958969589795898958999590095901959029590395904959059590695907959089590995910959119591295913959149591595916959179591895919959209592195922959239592495925959269592795928959299593095931959329593395934959359593695937959389593995940959419594295943959449594595946959479594895949959509595195952959539595495955959569595795958959599596095961959629596395964959659596695967959689596995970959719597295973959749597595976959779597895979959809598195982959839598495985959869598795988959899599095991959929599395994959959599695997959989599996000960019600296003960049600596006960079600896009960109601196012960139601496015960169601796018960199602096021960229602396024960259602696027960289602996030960319603296033960349603596036960379603896039960409604196042960439604496045960469604796048960499605096051960529605396054960559605696057960589605996060960619606296063960649606596066960679606896069960709607196072960739607496075960769607796078960799608096081960829608396084960859608696087960889608996090960919609296093960949609596096960979609896099961009610196102961039610496105961069610796108961099611096111961129611396114961159611696117961189611996120961219612296123961249612596126961279612896129961309613196132961339613496135961369613796138961399614096141961429614396144961459614696147961489614996150961519615296153961549615596156961579615896159961609616196162961639616496165961669616796168961699617096171961729617396174961759617696177961789617996180961819618296183961849618596186961879618896189961909619196192961939619496195961969619796198961999620096201962029620396204962059620696207962089620996210962119621296213962149621596216962179621896219962209622196222962239622496225962269622796228962299623096231962329623396234962359623696237962389623996240962419624296243962449624596246962479624896249962509625196252962539625496255962569625796258962599626096261962629626396264962659626696267962689626996270962719627296273962749627596276962779627896279962809628196282962839628496285962869628796288962899629096291962929629396294962959629696297962989629996300963019630296303963049630596306963079630896309963109631196312963139631496315963169631796318963199632096321963229632396324963259632696327963289632996330963319633296333963349633596336963379633896339963409634196342963439634496345963469634796348963499635096351963529635396354963559635696357963589635996360963619636296363963649636596366963679636896369963709637196372963739637496375963769637796378963799638096381963829638396384963859638696387963889638996390963919639296393963949639596396963979639896399964009640196402964039640496405964069640796408964099641096411964129641396414964159641696417964189641996420964219642296423964249642596426964279642896429964309643196432964339643496435964369643796438964399644096441964429644396444964459644696447964489644996450964519645296453964549645596456964579645896459964609646196462964639646496465964669646796468964699647096471964729647396474964759647696477964789647996480964819648296483964849648596486964879648896489964909649196492964939649496495964969649796498964999650096501965029650396504965059650696507965089650996510965119651296513965149651596516965179651896519965209652196522965239652496525965269652796528965299653096531965329653396534965359653696537965389653996540965419654296543965449654596546965479654896549965509655196552965539655496555965569655796558965599656096561965629656396564965659656696567965689656996570965719657296573965749657596576965779657896579965809658196582965839658496585965869658796588965899659096591965929659396594965959659696597965989659996600966019660296603966049660596606966079660896609966109661196612966139661496615966169661796618966199662096621966229662396624966259662696627966289662996630966319663296633966349663596636966379663896639966409664196642966439664496645966469664796648966499665096651966529665396654966559665696657966589665996660966619666296663966649666596666966679666896669966709667196672966739667496675966769667796678966799668096681966829668396684966859668696687966889668996690966919669296693966949669596696966979669896699967009670196702967039670496705967069670796708967099671096711967129671396714967159671696717967189671996720967219672296723967249672596726967279672896729967309673196732967339673496735967369673796738967399674096741967429674396744967459674696747967489674996750967519675296753967549675596756967579675896759967609676196762967639676496765967669676796768967699677096771967729677396774967759677696777967789677996780967819678296783967849678596786967879678896789967909679196792967939679496795967969679796798967999680096801968029680396804968059680696807968089680996810968119681296813968149681596816968179681896819968209682196822968239682496825968269682796828968299683096831968329683396834968359683696837968389683996840968419684296843968449684596846968479684896849968509685196852968539685496855968569685796858968599686096861968629686396864968659686696867968689686996870968719687296873968749687596876968779687896879968809688196882968839688496885968869688796888968899689096891968929689396894968959689696897968989689996900969019690296903969049690596906969079690896909969109691196912969139691496915969169691796918969199692096921969229692396924969259692696927969289692996930969319693296933969349693596936969379693896939969409694196942969439694496945969469694796948969499695096951969529695396954969559695696957969589695996960969619696296963969649696596966969679696896969969709697196972969739697496975969769697796978969799698096981969829698396984969859698696987969889698996990969919699296993969949699596996969979699896999970009700197002970039700497005970069700797008970099701097011970129701397014970159701697017970189701997020970219702297023970249702597026970279702897029970309703197032970339703497035970369703797038970399704097041970429704397044970459704697047970489704997050970519705297053970549705597056970579705897059970609706197062970639706497065970669706797068970699707097071970729707397074970759707697077970789707997080970819708297083970849708597086970879708897089970909709197092970939709497095970969709797098970999710097101971029710397104971059710697107971089710997110971119711297113971149711597116971179711897119971209712197122971239712497125971269712797128971299713097131971329713397134971359713697137971389713997140971419714297143971449714597146971479714897149971509715197152971539715497155971569715797158971599716097161971629716397164971659716697167971689716997170971719717297173971749717597176971779717897179971809718197182971839718497185971869718797188971899719097191971929719397194971959719697197971989719997200972019720297203972049720597206972079720897209972109721197212972139721497215972169721797218972199722097221972229722397224972259722697227972289722997230972319723297233972349723597236972379723897239972409724197242972439724497245972469724797248972499725097251972529725397254972559725697257972589725997260972619726297263972649726597266972679726897269972709727197272972739727497275972769727797278972799728097281972829728397284972859728697287972889728997290972919729297293972949729597296972979729897299973009730197302973039730497305973069730797308973099731097311973129731397314973159731697317973189731997320973219732297323973249732597326973279732897329973309733197332973339733497335973369733797338973399734097341973429734397344973459734697347973489734997350973519735297353973549735597356973579735897359973609736197362973639736497365973669736797368973699737097371973729737397374973759737697377973789737997380973819738297383973849738597386973879738897389973909739197392973939739497395973969739797398973999740097401974029740397404974059740697407974089740997410974119741297413974149741597416974179741897419974209742197422974239742497425974269742797428974299743097431974329743397434974359743697437974389743997440974419744297443974449744597446974479744897449974509745197452974539745497455974569745797458974599746097461974629746397464974659746697467974689746997470974719747297473974749747597476974779747897479974809748197482974839748497485974869748797488974899749097491974929749397494974959749697497974989749997500975019750297503975049750597506975079750897509975109751197512975139751497515975169751797518975199752097521975229752397524975259752697527975289752997530975319753297533975349753597536975379753897539975409754197542975439754497545975469754797548975499755097551975529755397554975559755697557975589755997560975619756297563975649756597566975679756897569975709757197572975739757497575975769757797578975799758097581975829758397584975859758697587975889758997590975919759297593975949759597596975979759897599976009760197602976039760497605976069760797608976099761097611976129761397614976159761697617976189761997620976219762297623976249762597626976279762897629976309763197632976339763497635976369763797638976399764097641976429764397644976459764697647976489764997650976519765297653976549765597656976579765897659976609766197662976639766497665976669766797668976699767097671976729767397674976759767697677976789767997680976819768297683976849768597686976879768897689976909769197692976939769497695976969769797698976999770097701977029770397704977059770697707977089770997710977119771297713977149771597716977179771897719977209772197722977239772497725977269772797728977299773097731977329773397734977359773697737977389773997740977419774297743977449774597746977479774897749977509775197752977539775497755977569775797758977599776097761977629776397764977659776697767977689776997770977719777297773977749777597776977779777897779977809778197782977839778497785977869778797788977899779097791977929779397794977959779697797977989779997800978019780297803978049780597806978079780897809978109781197812978139781497815978169781797818978199782097821978229782397824978259782697827978289782997830978319783297833978349783597836978379783897839978409784197842978439784497845978469784797848978499785097851978529785397854978559785697857978589785997860978619786297863978649786597866978679786897869978709787197872978739787497875978769787797878978799788097881978829788397884978859788697887978889788997890978919789297893978949789597896978979789897899979009790197902979039790497905979069790797908979099791097911979129791397914979159791697917979189791997920979219792297923979249792597926979279792897929979309793197932979339793497935979369793797938979399794097941979429794397944979459794697947979489794997950979519795297953979549795597956979579795897959979609796197962979639796497965979669796797968979699797097971979729797397974979759797697977979789797997980979819798297983979849798597986979879798897989979909799197992979939799497995979969799797998979999800098001980029800398004980059800698007980089800998010980119801298013980149801598016980179801898019980209802198022980239802498025980269802798028980299803098031980329803398034980359803698037980389803998040980419804298043980449804598046980479804898049980509805198052980539805498055980569805798058980599806098061980629806398064980659806698067980689806998070980719807298073980749807598076980779807898079980809808198082980839808498085980869808798088980899809098091980929809398094980959809698097980989809998100981019810298103981049810598106981079810898109981109811198112981139811498115981169811798118981199812098121981229812398124981259812698127981289812998130981319813298133981349813598136981379813898139981409814198142981439814498145981469814798148981499815098151981529815398154981559815698157981589815998160981619816298163981649816598166981679816898169981709817198172981739817498175981769817798178981799818098181981829818398184981859818698187981889818998190981919819298193981949819598196981979819898199982009820198202982039820498205982069820798208982099821098211982129821398214982159821698217982189821998220982219822298223982249822598226982279822898229982309823198232982339823498235982369823798238982399824098241982429824398244982459824698247982489824998250982519825298253982549825598256982579825898259982609826198262982639826498265982669826798268982699827098271982729827398274982759827698277982789827998280982819828298283982849828598286982879828898289982909829198292982939829498295982969829798298982999830098301983029830398304983059830698307983089830998310983119831298313983149831598316983179831898319983209832198322983239832498325983269832798328983299833098331983329833398334983359833698337983389833998340983419834298343983449834598346983479834898349983509835198352983539835498355983569835798358983599836098361983629836398364983659836698367983689836998370983719837298373983749837598376983779837898379983809838198382983839838498385983869838798388983899839098391983929839398394983959839698397983989839998400984019840298403984049840598406984079840898409984109841198412984139841498415984169841798418984199842098421984229842398424984259842698427984289842998430984319843298433984349843598436984379843898439984409844198442984439844498445984469844798448984499845098451984529845398454984559845698457984589845998460984619846298463984649846598466984679846898469984709847198472984739847498475984769847798478984799848098481984829848398484984859848698487984889848998490984919849298493984949849598496984979849898499985009850198502985039850498505985069850798508985099851098511985129851398514985159851698517985189851998520985219852298523985249852598526985279852898529985309853198532985339853498535985369853798538985399854098541985429854398544985459854698547985489854998550985519855298553985549855598556985579855898559985609856198562985639856498565985669856798568985699857098571985729857398574985759857698577985789857998580985819858298583985849858598586985879858898589985909859198592985939859498595985969859798598985999860098601986029860398604986059860698607986089860998610986119861298613986149861598616986179861898619986209862198622986239862498625986269862798628986299863098631986329863398634986359863698637986389863998640986419864298643986449864598646986479864898649986509865198652986539865498655986569865798658986599866098661986629866398664986659866698667986689866998670986719867298673986749867598676986779867898679986809868198682986839868498685986869868798688986899869098691986929869398694986959869698697986989869998700987019870298703987049870598706987079870898709987109871198712987139871498715987169871798718987199872098721987229872398724987259872698727987289872998730987319873298733987349873598736987379873898739987409874198742987439874498745987469874798748987499875098751987529875398754987559875698757987589875998760987619876298763987649876598766987679876898769987709877198772987739877498775987769877798778987799878098781987829878398784987859878698787987889878998790987919879298793987949879598796987979879898799988009880198802988039880498805988069880798808988099881098811988129881398814988159881698817988189881998820988219882298823988249882598826988279882898829988309883198832988339883498835988369883798838988399884098841988429884398844988459884698847988489884998850988519885298853988549885598856988579885898859988609886198862988639886498865988669886798868988699887098871988729887398874988759887698877988789887998880988819888298883988849888598886988879888898889988909889198892988939889498895988969889798898988999890098901989029890398904989059890698907989089890998910989119891298913989149891598916989179891898919989209892198922989239892498925989269892798928989299893098931989329893398934989359893698937989389893998940989419894298943989449894598946989479894898949989509895198952989539895498955989569895798958989599896098961989629896398964989659896698967989689896998970989719897298973989749897598976989779897898979989809898198982989839898498985989869898798988989899899098991989929899398994989959899698997989989899999000990019900299003990049900599006990079900899009990109901199012990139901499015990169901799018990199902099021990229902399024990259902699027990289902999030990319903299033990349903599036990379903899039990409904199042990439904499045990469904799048990499905099051990529905399054990559905699057990589905999060990619906299063990649906599066990679906899069990709907199072990739907499075990769907799078990799908099081990829908399084990859908699087990889908999090990919909299093990949909599096990979909899099991009910199102991039910499105991069910799108991099911099111991129911399114991159911699117991189911999120991219912299123991249912599126991279912899129991309913199132991339913499135991369913799138991399914099141991429914399144991459914699147991489914999150991519915299153991549915599156991579915899159991609916199162991639916499165991669916799168991699917099171991729917399174991759917699177991789917999180991819918299183991849918599186991879918899189991909919199192991939919499195991969919799198991999920099201992029920399204992059920699207992089920999210992119921299213992149921599216992179921899219992209922199222992239922499225992269922799228992299923099231992329923399234992359923699237992389923999240992419924299243992449924599246992479924899249992509925199252992539925499255992569925799258992599926099261992629926399264992659926699267992689926999270992719927299273992749927599276992779927899279992809928199282992839928499285992869928799288992899929099291992929929399294992959929699297992989929999300993019930299303993049930599306993079930899309993109931199312993139931499315993169931799318993199932099321993229932399324993259932699327993289932999330993319933299333993349933599336993379933899339993409934199342993439934499345993469934799348993499935099351993529935399354993559935699357993589935999360993619936299363993649936599366993679936899369993709937199372993739937499375993769937799378993799938099381993829938399384993859938699387993889938999390993919939299393993949939599396993979939899399994009940199402994039940499405994069940799408994099941099411994129941399414994159941699417994189941999420994219942299423994249942599426994279942899429994309943199432994339943499435994369943799438994399944099441994429944399444994459944699447994489944999450994519945299453994549945599456994579945899459994609946199462994639946499465994669946799468994699947099471994729947399474994759947699477994789947999480994819948299483994849948599486994879948899489994909949199492994939949499495994969949799498994999950099501995029950399504995059950699507995089950999510995119951299513995149951599516995179951899519995209952199522995239952499525995269952799528995299953099531995329953399534995359953699537995389953999540995419954299543995449954599546995479954899549995509955199552995539955499555995569955799558995599956099561995629956399564995659956699567995689956999570995719957299573995749957599576995779957899579995809958199582995839958499585995869958799588995899959099591995929959399594995959959699597995989959999600996019960299603996049960599606996079960899609996109961199612996139961499615996169961799618996199962099621996229962399624996259962699627996289962999630996319963299633996349963599636996379963899639996409964199642996439964499645996469964799648996499965099651996529965399654996559965699657996589965999660996619966299663996649966599666996679966899669996709967199672996739967499675996769967799678996799968099681996829968399684996859968699687996889968999690996919969299693996949969599696996979969899699997009970199702997039970499705997069970799708997099971099711997129971399714997159971699717997189971999720997219972299723997249972599726997279972899729997309973199732997339973499735997369973799738997399974099741997429974399744997459974699747997489974999750997519975299753997549975599756997579975899759997609976199762997639976499765997669976799768997699977099771997729977399774997759977699777997789977999780997819978299783997849978599786997879978899789997909979199792997939979499795997969979799798997999980099801998029980399804998059980699807998089980999810998119981299813998149981599816998179981899819998209982199822998239982499825998269982799828998299983099831998329983399834998359983699837998389983999840998419984299843998449984599846998479984899849998509985199852998539985499855998569985799858998599986099861998629986399864998659986699867998689986999870998719987299873998749987599876998779987899879998809988199882998839988499885998869988799888998899989099891998929989399894998959989699897998989989999900999019990299903999049990599906999079990899909999109991199912999139991499915999169991799918999199992099921999229992399924999259992699927999289992999930999319993299933999349993599936999379993899939999409994199942999439994499945999469994799948999499995099951999529995399954999559995699957999589995999960999619996299963999649996599966999679996899969999709997199972999739997499975999769997799978999799998099981999829998399984999859998699987999889998999990999919999299993999949999599996999979999899999100000100001100002100003100004100005100006100007100008100009100010100011100012100013100014100015100016100017100018100019100020100021100022100023100024100025100026100027100028100029100030100031100032100033100034100035100036100037100038100039100040100041100042100043100044100045100046100047100048100049100050100051100052100053100054100055100056100057100058100059100060100061100062100063100064100065100066100067100068100069100070100071100072100073100074100075100076100077100078100079100080100081100082100083100084100085100086100087100088100089100090100091100092100093100094100095100096100097100098100099100100100101100102100103100104100105100106100107100108100109100110100111100112100113100114100115100116100117100118100119100120100121100122100123100124100125100126100127100128100129100130100131100132100133100134100135100136100137100138100139100140100141100142100143100144100145100146100147100148100149100150100151100152100153100154100155100156100157100158100159100160100161100162100163100164100165100166100167100168100169100170100171100172100173100174100175100176100177100178100179100180100181100182100183100184100185100186100187100188100189100190100191100192100193100194100195100196100197100198100199100200100201100202100203100204100205100206100207100208100209100210100211100212100213100214100215100216100217100218100219100220100221100222100223100224100225100226100227100228100229100230100231100232100233100234100235100236100237100238100239100240100241100242100243100244100245100246100247100248100249100250100251100252100253100254100255100256100257100258100259100260100261100262100263100264100265100266100267100268100269100270100271100272100273100274100275100276100277100278100279100280100281100282100283100284100285100286100287100288100289100290100291100292100293100294100295100296100297100298100299100300100301100302100303100304100305100306100307100308100309100310100311100312100313100314100315100316100317100318100319100320100321100322100323100324100325100326100327100328100329100330100331100332100333100334100335100336100337100338100339100340100341100342100343100344100345100346100347100348100349100350100351100352100353100354100355100356100357100358100359100360100361100362100363100364100365100366100367100368100369100370100371100372100373100374100375100376100377100378100379100380100381100382100383100384100385100386100387100388100389100390100391100392100393100394100395100396100397100398100399100400100401100402100403100404100405100406100407100408100409100410100411100412100413100414100415100416100417100418100419100420100421100422100423100424100425100426100427100428100429100430100431100432100433100434100435100436100437100438100439100440100441100442100443100444100445100446100447100448100449100450100451100452100453100454100455100456100457100458100459100460100461100462100463100464100465100466100467100468100469100470100471100472100473100474100475100476100477100478100479100480100481100482100483100484100485100486100487100488100489100490100491100492100493100494100495100496100497100498100499100500100501100502100503100504100505100506100507100508100509100510100511100512100513100514100515100516100517100518100519100520100521100522100523100524100525100526100527100528100529100530100531100532100533100534100535100536100537100538100539100540100541100542100543100544100545100546100547100548100549100550100551100552100553100554100555100556100557100558100559100560100561100562100563100564100565100566100567100568100569100570100571100572100573100574100575100576100577100578100579100580100581100582100583100584100585100586100587100588100589100590100591100592100593100594100595100596100597100598100599100600100601100602100603100604100605100606100607100608100609100610100611100612100613100614100615100616100617100618100619100620100621100622100623100624100625100626100627100628100629100630100631100632100633100634100635100636100637100638100639100640100641100642100643100644100645100646100647100648100649100650100651100652100653100654100655100656100657100658100659100660100661100662100663100664100665100666100667100668100669100670100671100672100673100674100675100676100677100678100679100680100681100682100683100684100685100686100687100688100689100690100691100692100693100694100695100696100697100698100699100700100701100702100703100704100705100706100707100708100709100710100711100712100713100714100715100716100717100718100719100720100721100722100723100724100725100726100727100728100729100730100731100732100733100734100735100736100737100738100739100740100741100742100743100744100745100746100747100748100749100750100751100752100753100754100755100756100757100758100759100760100761100762100763100764100765100766100767100768100769100770100771100772100773100774100775100776100777100778100779100780100781100782100783100784100785100786100787100788100789100790100791100792100793100794100795100796100797100798100799100800100801100802100803100804100805100806100807100808100809100810100811100812100813100814100815100816100817100818100819100820100821100822100823100824100825100826100827100828100829100830100831100832100833100834100835100836100837100838100839100840100841100842100843100844100845100846100847100848100849100850100851100852100853100854100855100856100857100858100859100860100861100862100863100864100865100866100867100868100869100870100871100872100873100874100875100876100877100878100879100880100881100882100883100884100885100886100887100888100889100890100891100892100893100894100895100896100897100898100899100900100901100902100903100904100905100906100907100908100909100910100911100912100913100914100915100916100917100918100919100920100921100922100923100924100925100926100927100928100929100930100931100932100933100934100935100936100937100938100939100940100941100942100943100944100945100946100947100948100949100950100951100952100953100954100955100956100957100958100959100960100961100962100963100964100965100966100967100968100969100970100971100972100973100974100975100976100977100978100979100980100981100982100983100984100985100986100987100988100989100990100991100992100993100994100995100996100997100998100999101000101001101002101003101004101005101006101007101008101009101010101011101012101013101014101015101016101017101018101019101020101021101022101023101024101025101026101027101028101029101030101031101032101033101034101035101036101037101038101039101040101041101042101043101044101045101046101047101048101049101050101051101052101053101054101055101056101057101058101059101060101061101062101063101064101065101066101067101068101069101070101071101072101073101074101075101076101077101078101079101080101081101082101083101084101085101086101087101088101089101090101091101092101093101094101095101096101097101098101099101100101101101102101103101104101105101106101107101108101109101110101111101112101113101114101115101116101117101118101119101120101121101122101123101124101125101126101127101128101129101130101131101132101133101134101135101136101137101138101139101140101141101142101143101144101145101146101147101148101149101150101151101152101153101154101155101156101157101158101159101160101161101162101163101164101165101166101167101168101169101170101171101172101173101174101175101176101177101178101179101180101181101182101183101184101185101186101187101188101189101190101191101192101193101194101195101196101197101198101199101200101201101202101203101204101205101206101207101208101209101210101211101212101213101214101215101216101217101218101219101220101221101222101223101224101225101226101227101228101229101230101231101232101233101234101235101236101237101238101239101240101241101242101243101244101245101246101247101248101249101250101251101252101253101254101255101256101257101258101259101260101261101262101263101264101265101266101267101268101269101270101271101272101273101274101275101276101277101278101279101280101281101282101283101284101285101286101287101288101289101290101291101292101293101294101295101296101297101298101299101300101301101302101303101304101305101306101307101308101309101310101311101312101313101314101315101316101317101318101319101320101321101322101323101324101325101326101327101328101329101330101331101332101333101334101335101336101337101338101339101340101341101342101343101344101345101346101347101348101349101350101351101352101353101354101355101356101357101358101359101360101361101362101363101364101365101366101367101368101369101370101371101372101373101374101375101376101377101378101379101380101381101382101383101384101385101386101387101388101389101390101391101392101393101394101395101396101397101398101399101400101401101402101403101404101405101406101407101408101409101410101411101412101413101414101415101416101417101418101419101420101421101422101423101424101425101426101427101428101429101430101431101432101433101434101435101436101437101438101439101440101441101442101443101444101445101446101447101448101449101450101451101452101453101454101455101456101457101458101459101460101461101462101463101464101465101466101467101468101469101470101471101472101473101474101475101476101477101478101479101480101481101482101483101484101485101486101487101488101489101490101491101492101493101494101495101496101497101498101499101500101501101502101503101504101505101506101507101508101509101510101511101512101513101514101515101516101517101518101519101520101521101522101523101524101525101526101527101528101529101530101531101532101533101534101535101536101537101538101539101540101541101542101543101544101545101546101547101548101549101550101551101552101553101554101555101556101557101558101559101560101561101562101563101564101565101566101567101568101569101570101571101572101573101574101575101576101577101578101579101580101581101582101583101584101585101586101587101588101589101590101591101592101593101594101595101596101597101598101599101600101601101602101603101604101605101606101607101608101609101610101611101612101613101614101615101616101617101618101619101620101621101622101623101624101625101626101627101628101629101630101631101632101633101634101635101636101637101638101639101640101641101642101643101644101645101646101647101648101649101650101651101652101653101654101655101656101657101658101659101660101661101662101663101664101665101666101667101668101669101670101671101672101673101674101675101676101677101678101679101680101681101682101683101684101685101686101687101688101689101690101691101692101693101694101695101696101697101698101699101700101701101702101703101704101705101706101707101708101709101710101711101712101713101714101715101716101717101718101719101720101721101722101723101724101725101726101727101728101729101730101731101732101733101734101735101736101737101738101739101740101741101742101743101744101745101746101747101748101749101750101751101752101753101754101755101756101757101758101759101760101761101762101763101764101765101766101767101768101769101770101771101772101773101774101775101776101777101778101779101780101781101782101783101784101785101786101787101788101789101790101791101792101793101794101795101796101797101798101799101800101801101802101803101804101805101806101807101808101809101810101811101812101813101814101815101816101817101818101819101820101821101822101823101824101825101826101827101828101829101830101831101832101833101834101835101836101837101838101839101840101841101842101843101844101845101846101847101848101849101850101851101852101853101854101855101856101857101858101859101860101861101862101863101864101865101866101867101868101869101870101871101872101873101874101875101876101877101878101879101880101881101882101883101884101885101886101887101888101889101890101891101892101893101894101895101896101897101898101899101900101901101902101903101904101905101906101907101908101909101910101911101912101913101914101915101916101917101918101919101920101921101922101923101924101925101926101927101928101929101930101931101932101933101934101935101936101937101938101939101940101941101942101943101944101945101946101947101948101949101950101951101952101953101954101955101956101957101958101959101960101961101962101963101964101965101966101967101968101969101970101971101972101973101974101975101976101977101978101979101980101981101982101983101984101985101986101987101988101989101990101991101992101993101994101995101996101997101998101999102000102001102002102003102004102005102006102007102008102009102010102011102012102013102014102015102016102017102018102019102020102021102022102023102024102025102026102027102028102029102030102031102032102033102034102035102036102037102038102039102040102041102042102043102044102045102046102047102048102049102050102051102052102053102054102055102056102057102058102059102060102061102062102063102064102065102066102067102068102069102070102071102072102073102074102075102076102077102078102079102080102081102082102083102084102085102086102087102088102089102090102091102092102093102094102095102096102097102098102099102100102101102102102103102104102105102106102107102108102109102110102111102112102113102114102115102116102117102118102119102120102121102122102123102124102125102126102127102128102129102130102131102132102133102134102135102136102137102138102139102140102141102142102143102144102145102146102147102148102149102150102151102152102153102154102155102156102157102158102159102160102161102162102163102164102165102166102167102168102169102170102171102172102173102174102175102176102177102178102179102180102181102182102183102184102185102186102187102188102189102190102191102192102193102194102195102196102197102198102199102200102201102202102203102204102205102206102207102208102209102210102211102212102213102214102215102216102217102218102219102220102221102222102223102224102225102226102227102228102229102230102231102232102233102234102235102236102237102238102239102240102241102242102243102244102245102246102247102248102249102250102251102252102253102254102255102256102257102258102259102260102261102262102263102264102265102266102267102268102269102270102271102272102273102274102275102276102277102278102279102280102281102282102283102284102285102286102287102288102289102290102291102292102293102294102295102296102297102298102299102300102301102302102303102304102305102306102307102308102309102310102311102312102313102314102315102316102317102318102319102320102321102322102323102324102325102326102327102328102329102330102331102332102333102334102335102336102337102338102339102340102341102342102343102344102345102346102347102348102349102350102351102352102353102354102355102356102357102358102359102360102361102362102363102364102365102366102367102368102369102370102371102372102373102374102375102376102377102378102379102380102381102382102383102384102385102386102387102388102389102390102391102392102393102394102395102396102397102398102399102400102401102402102403102404102405102406102407102408102409102410102411102412102413102414102415102416102417102418102419102420102421102422102423102424102425102426102427102428102429102430102431102432102433102434102435102436102437102438102439102440102441102442102443102444102445102446102447102448102449102450102451102452102453102454102455102456102457102458102459102460102461102462102463102464102465102466102467102468102469102470102471102472102473102474102475102476102477102478102479102480102481102482102483102484102485102486102487102488102489102490102491102492102493102494102495102496102497102498102499102500102501102502102503102504102505102506102507102508102509102510102511102512102513102514102515102516102517102518102519102520102521102522102523102524102525102526102527102528102529102530102531102532102533102534102535102536102537102538102539102540102541102542102543102544102545102546102547102548102549102550102551102552102553102554102555102556102557102558102559102560102561102562102563102564102565102566102567102568102569102570102571102572102573102574102575102576102577102578102579102580102581102582102583102584102585102586102587102588102589102590102591102592102593102594102595102596102597102598102599102600102601102602102603102604102605102606102607102608102609102610102611102612102613102614102615102616102617102618102619102620102621102622102623102624102625102626102627102628102629102630102631102632102633102634102635102636102637102638102639102640102641102642102643102644102645102646102647102648102649102650102651102652102653102654102655102656102657102658102659102660102661102662102663102664102665102666102667102668102669102670102671102672102673102674102675102676102677102678102679102680102681102682102683102684102685102686102687102688102689102690102691102692102693102694102695102696102697102698102699102700102701102702102703102704102705102706102707102708102709102710102711102712102713102714102715102716102717102718102719102720102721102722102723102724102725102726102727102728102729102730102731102732102733102734102735102736102737102738102739102740102741102742102743102744102745102746102747102748102749102750102751102752102753102754102755102756102757102758102759102760102761102762102763102764102765102766102767102768102769102770102771102772102773102774102775102776102777102778102779102780102781102782102783102784102785102786102787102788102789102790102791102792102793102794102795102796102797102798102799102800102801102802102803102804102805102806102807102808102809102810102811102812102813102814102815102816102817102818102819102820102821102822102823102824102825102826102827102828102829102830102831102832102833102834102835102836102837102838102839102840102841102842102843102844102845102846102847102848102849102850102851102852102853102854102855102856102857102858102859102860102861102862102863102864102865102866102867102868102869102870102871102872102873102874102875102876102877102878102879102880102881102882102883102884102885102886102887102888102889102890102891102892102893102894102895102896102897102898102899102900102901102902102903102904102905102906102907102908102909102910102911102912102913102914102915102916102917102918102919102920102921102922102923102924102925102926102927102928102929102930102931102932102933102934102935102936102937102938102939102940102941102942102943102944102945102946102947102948102949102950102951102952102953102954102955102956102957102958102959102960102961102962102963102964102965102966102967102968102969102970102971102972102973102974102975102976102977102978102979102980102981102982102983102984102985102986102987102988102989102990102991102992102993102994102995102996102997102998102999103000103001103002103003103004103005103006103007103008103009103010103011103012103013103014103015103016103017103018103019103020103021103022103023103024103025103026103027103028103029103030103031103032103033103034103035103036103037103038103039103040103041103042103043103044103045103046103047103048103049103050103051103052103053103054103055103056103057103058103059103060103061103062103063103064103065103066103067103068103069103070103071103072103073103074103075103076103077103078103079103080103081103082103083103084103085103086103087103088103089103090103091103092103093103094103095103096103097103098103099103100103101103102103103103104103105103106103107103108103109103110103111103112103113103114103115103116103117103118103119103120103121103122103123103124103125103126103127103128103129103130103131103132103133103134103135103136103137103138103139103140103141103142103143103144103145103146103147103148103149103150103151103152103153103154103155103156103157103158103159103160103161103162103163103164103165103166103167103168103169103170103171103172103173103174103175103176103177103178103179103180103181103182103183103184103185103186103187103188103189103190103191103192103193103194103195103196103197103198103199103200103201103202103203103204103205103206103207103208103209103210103211103212103213103214103215103216103217103218103219103220103221103222103223103224103225103226103227103228103229103230103231103232103233103234103235103236103237103238103239103240103241103242103243103244103245103246103247103248103249103250103251103252103253103254103255103256103257103258103259103260103261103262103263103264103265103266103267103268103269103270103271103272103273103274103275103276103277103278103279103280103281103282103283103284103285103286103287103288103289103290103291103292103293103294103295103296103297103298103299103300103301103302103303103304103305103306103307103308103309103310103311103312103313103314103315103316103317103318103319103320103321103322103323103324103325103326103327103328103329103330103331103332103333103334103335103336103337103338103339103340103341103342103343103344103345103346103347103348103349103350103351103352103353103354103355103356103357103358103359103360103361103362103363103364103365103366103367103368103369103370103371103372103373103374103375103376103377103378103379103380103381103382103383103384103385103386103387103388103389103390103391103392103393103394103395103396103397103398103399103400103401103402103403103404103405103406103407103408103409103410103411103412103413103414103415103416103417103418103419103420103421103422103423103424103425103426103427103428103429103430103431103432103433103434103435103436103437103438103439103440103441103442103443103444103445103446103447103448103449103450103451103452103453103454103455103456103457103458103459103460103461103462103463103464103465103466103467103468103469103470103471103472103473103474103475103476103477103478103479103480103481103482103483103484103485103486103487103488103489103490103491103492103493103494103495103496103497103498103499103500103501103502103503103504103505103506103507103508103509103510103511103512103513103514103515103516103517103518103519103520103521103522103523103524103525103526103527103528103529103530103531103532103533103534103535103536103537103538103539103540103541103542103543103544103545103546103547103548103549103550103551103552103553103554103555103556103557103558103559103560103561103562103563103564103565103566103567103568103569103570103571103572103573103574103575103576103577103578103579103580103581103582103583103584103585103586103587103588103589103590103591103592103593103594103595103596103597103598103599103600103601103602103603103604103605103606103607103608103609103610103611103612103613103614103615103616103617103618103619103620103621103622103623103624103625103626103627103628103629103630103631103632103633103634103635103636103637103638103639103640103641103642103643103644103645103646103647103648103649103650103651103652103653103654103655103656103657103658103659103660103661103662103663103664103665103666103667103668103669103670103671103672103673103674103675103676103677103678103679103680103681103682103683103684103685103686103687103688103689103690103691103692103693103694103695103696103697103698103699103700103701103702103703103704103705103706103707103708103709103710103711103712103713103714103715103716103717103718103719103720103721103722103723103724103725103726103727103728103729103730103731103732103733103734103735103736103737103738103739103740103741103742103743103744103745103746103747103748103749103750103751103752103753103754103755103756103757103758103759103760103761103762103763103764103765103766103767103768103769103770103771103772103773103774103775103776103777103778103779103780103781103782103783103784103785103786103787103788103789103790103791103792103793103794103795103796103797103798103799103800103801103802103803103804103805103806103807103808103809103810103811103812103813103814103815103816103817103818103819103820103821103822103823103824103825103826103827103828103829103830103831103832103833103834103835103836103837103838103839103840103841103842103843103844103845103846103847103848103849103850103851103852103853103854103855103856103857103858103859103860103861103862103863103864103865103866103867103868103869103870103871103872103873103874103875103876103877103878103879103880103881103882103883103884103885103886103887103888103889103890103891103892103893103894103895103896103897103898103899103900103901103902103903103904103905103906103907103908103909103910103911103912103913103914103915103916103917103918103919103920103921103922103923103924103925103926103927103928103929103930103931103932103933103934103935103936103937103938103939103940103941103942103943103944103945103946103947103948103949103950103951103952103953103954103955103956103957103958103959103960103961103962103963103964103965103966103967103968103969103970103971103972103973103974103975103976103977103978103979103980103981103982103983103984103985103986103987103988103989103990103991103992103993103994103995103996103997103998103999104000104001104002104003104004104005104006104007104008104009104010104011104012104013104014104015104016104017104018104019104020104021104022104023104024104025104026104027104028104029104030104031104032104033104034104035104036104037104038104039104040104041104042104043104044104045104046104047104048104049104050104051104052104053104054104055104056104057104058104059104060104061104062104063104064104065104066104067104068104069104070104071104072104073104074104075104076104077104078104079104080104081104082104083104084104085104086104087104088104089104090104091104092104093104094104095104096104097104098104099104100104101104102104103104104104105104106104107104108104109104110104111104112104113104114104115104116104117104118104119104120104121104122104123104124104125104126104127104128104129104130104131104132104133104134104135104136104137104138104139104140104141104142104143104144104145104146104147104148104149104150104151104152104153104154104155104156104157104158104159104160104161104162104163104164104165104166104167104168104169104170104171104172104173104174104175104176104177104178104179104180104181104182104183104184104185104186104187104188104189104190104191104192104193104194104195104196104197104198104199104200104201104202104203104204104205104206104207104208104209104210104211104212104213104214104215104216104217104218104219104220104221104222104223104224104225104226104227104228104229104230104231104232104233104234104235104236104237104238104239104240104241104242104243104244104245104246104247104248104249104250104251104252104253104254104255104256104257104258104259104260104261104262104263104264104265104266104267104268104269104270104271104272104273104274104275104276104277104278104279104280104281104282104283104284104285104286104287104288104289104290104291104292104293104294104295104296104297104298104299104300104301104302104303104304104305104306104307104308104309104310104311104312104313104314104315104316104317104318104319104320104321104322104323104324104325104326104327104328104329104330104331104332104333104334104335104336104337104338104339104340104341104342104343104344104345104346104347104348104349104350104351104352104353104354104355104356104357104358104359104360104361104362104363104364104365104366104367104368104369104370104371104372104373104374104375104376104377104378104379104380104381104382104383104384104385104386104387104388104389104390104391104392104393104394104395104396104397104398104399104400104401104402104403104404104405104406104407104408104409104410104411104412104413104414104415104416104417104418104419104420104421104422104423104424104425104426104427104428104429104430104431104432104433104434104435104436104437104438104439104440104441104442104443104444104445104446104447104448104449104450104451104452104453104454104455104456104457104458104459104460104461104462104463104464104465104466104467104468104469104470104471104472104473104474104475104476104477104478104479104480104481104482104483104484104485104486104487104488104489104490104491104492104493104494104495104496104497104498104499104500104501104502104503104504104505104506104507104508104509104510104511104512104513104514104515104516104517104518104519104520104521104522104523104524104525104526104527104528104529104530104531104532104533104534104535104536104537104538104539104540104541104542104543104544104545104546104547104548104549104550104551104552104553104554104555104556104557104558104559104560104561104562104563104564104565104566104567104568104569104570104571104572104573104574104575104576104577104578104579104580104581104582104583104584104585104586104587104588104589104590104591104592104593104594104595104596104597104598104599104600104601104602104603104604104605104606104607104608104609104610104611104612104613104614104615104616104617104618104619104620104621104622104623104624104625104626104627104628104629104630104631104632104633104634104635104636104637104638104639104640104641104642104643104644104645104646104647104648104649104650104651104652104653104654104655104656104657104658104659104660104661104662104663104664104665104666104667104668104669104670104671104672104673104674104675104676104677104678104679104680104681104682104683104684104685104686104687104688104689104690104691104692104693104694104695104696104697104698104699104700104701104702104703104704104705104706104707104708104709104710104711104712104713104714104715104716104717104718104719104720104721104722104723104724104725104726104727104728104729104730104731104732104733104734104735104736104737104738104739104740104741104742104743104744104745104746104747104748104749104750104751104752104753104754104755104756104757104758104759104760104761104762104763104764104765104766104767104768104769104770104771104772104773104774104775104776104777104778104779104780104781104782104783104784104785104786104787104788104789104790104791104792104793104794104795104796104797104798104799104800104801104802104803104804104805104806104807104808104809104810104811104812104813104814104815104816104817104818104819104820104821104822104823104824104825104826104827104828104829104830104831104832104833104834104835104836104837104838104839104840104841104842104843104844104845104846104847104848104849104850104851104852104853104854104855104856104857104858104859104860104861104862104863104864104865104866104867104868104869104870104871104872104873104874104875104876104877104878104879104880104881104882104883104884104885104886104887104888104889104890104891104892104893104894104895104896104897104898104899104900104901104902104903104904104905104906104907104908104909104910104911104912104913104914104915104916104917104918104919104920104921104922104923104924104925104926104927104928104929104930104931104932104933104934104935104936104937104938104939104940104941104942104943104944104945104946104947104948104949104950104951104952104953104954104955104956104957104958104959104960104961104962104963104964104965104966104967104968104969104970104971104972104973104974104975104976104977104978104979104980104981104982104983104984104985104986104987104988104989104990104991104992104993104994104995104996104997104998104999105000105001105002105003105004105005105006105007105008105009105010105011105012105013105014105015105016105017105018105019105020105021105022105023105024105025105026105027105028105029105030105031105032105033105034105035105036105037105038105039105040105041105042105043105044105045105046105047105048105049105050105051105052105053105054105055105056105057105058105059105060105061105062105063105064105065105066105067105068105069105070105071105072105073105074105075105076105077105078105079105080105081105082105083105084105085105086105087105088105089105090105091105092105093105094105095105096105097105098105099105100105101105102105103105104105105105106105107105108105109105110105111105112105113105114105115105116105117105118105119105120105121105122105123105124105125105126105127105128105129105130105131105132105133105134105135105136105137105138105139105140105141105142105143105144105145105146105147105148105149105150105151105152105153105154105155105156105157105158105159105160105161105162105163105164105165105166105167105168105169105170105171105172105173105174105175105176105177105178105179105180105181105182105183105184105185105186105187105188105189105190105191105192105193105194105195105196105197105198105199105200105201105202105203105204105205105206105207105208105209105210105211105212105213105214105215105216105217105218105219105220105221105222105223105224105225105226105227105228105229105230105231105232105233105234105235105236105237105238105239105240105241105242105243105244105245105246105247105248105249105250105251105252105253105254105255105256105257105258105259105260105261105262105263105264105265105266105267105268105269105270105271105272105273105274105275105276105277105278105279105280105281105282105283105284105285105286105287105288105289105290105291105292105293105294105295105296105297105298105299105300105301105302105303105304105305105306105307105308105309105310105311105312105313105314105315105316105317105318105319105320105321105322105323105324105325105326105327105328105329105330105331105332105333105334105335105336105337105338105339105340105341105342105343105344105345105346105347105348105349105350105351105352105353105354105355105356105357105358105359105360105361105362105363105364105365105366105367105368105369105370105371105372105373105374105375105376105377105378105379105380105381105382105383105384105385105386105387105388105389105390105391105392105393105394105395105396105397105398105399105400105401105402105403105404105405105406105407105408105409105410105411105412105413105414105415105416105417105418105419105420105421105422105423105424105425105426105427105428105429105430105431105432105433105434105435105436105437105438105439105440105441105442105443105444105445105446105447105448105449105450105451105452105453105454105455105456105457105458105459105460105461105462105463105464105465105466105467105468105469105470105471105472105473105474105475105476105477105478105479105480105481105482105483105484105485105486105487105488105489105490105491105492105493105494105495105496105497105498105499105500105501105502105503105504105505105506105507105508105509105510105511105512105513105514105515105516105517105518105519105520105521105522105523105524105525105526105527105528105529105530105531105532105533105534105535105536105537105538105539105540105541105542105543105544105545105546105547105548105549105550105551105552105553105554105555105556105557105558105559105560105561105562105563105564105565105566105567105568105569105570105571105572105573105574105575105576105577105578105579105580105581105582105583105584105585105586105587105588105589105590105591105592105593105594105595105596105597105598105599105600105601105602105603105604105605105606105607105608105609105610105611105612105613105614105615105616105617105618105619105620105621105622105623105624105625105626105627105628105629105630105631105632105633105634105635105636105637105638105639105640105641105642105643105644105645105646105647105648105649105650105651105652105653105654105655105656105657105658105659105660105661105662105663105664105665105666105667105668105669105670105671105672105673105674105675105676105677105678105679105680105681105682105683105684105685105686105687105688105689105690105691105692105693105694105695105696105697105698105699105700105701105702105703105704105705105706105707105708105709105710105711105712105713105714105715105716105717105718105719105720105721105722105723105724105725105726105727105728105729105730105731105732105733105734105735105736105737105738105739105740105741105742105743105744105745105746105747105748105749105750105751105752105753105754105755105756105757105758105759105760105761105762105763105764105765105766105767105768105769105770105771105772105773105774105775105776105777105778105779105780105781105782105783105784105785105786105787105788105789105790105791105792105793105794105795105796105797105798105799105800105801105802105803105804105805105806105807105808105809105810105811105812105813105814105815105816105817105818105819105820105821105822105823105824105825105826105827105828105829105830105831105832105833105834105835105836105837105838105839105840105841105842105843105844105845105846105847105848105849105850105851105852105853105854105855105856105857105858105859105860105861105862105863105864105865105866105867105868105869105870105871105872105873105874105875105876105877105878105879105880105881105882105883105884105885105886105887105888105889105890105891105892105893105894105895105896105897105898105899105900105901105902105903105904105905105906105907105908105909105910105911105912105913105914105915105916105917105918105919105920105921105922105923105924105925105926105927105928105929105930105931105932105933105934105935105936105937105938105939105940105941105942105943105944105945105946105947105948105949105950105951105952105953105954105955105956105957105958105959105960105961105962105963105964105965105966105967105968105969105970105971105972105973105974105975105976105977105978105979105980105981105982105983105984105985105986105987105988105989105990105991105992105993105994105995105996105997105998105999106000106001106002106003106004106005106006106007106008106009106010106011106012106013106014106015106016106017106018106019106020106021106022106023106024106025106026106027106028106029106030106031106032106033106034106035106036106037106038106039106040106041106042106043106044106045106046106047106048106049106050106051106052106053106054106055106056106057106058106059106060106061106062106063106064106065106066106067106068106069106070106071106072106073106074106075106076106077106078106079106080106081106082106083106084106085106086106087106088106089106090106091106092106093106094106095106096106097106098106099106100106101106102106103106104106105106106106107106108106109106110106111106112106113106114106115106116106117106118106119106120106121106122106123106124106125106126106127106128106129106130106131106132106133106134106135106136106137106138106139106140106141106142106143106144106145106146106147106148106149106150106151106152106153106154106155106156106157106158106159106160106161106162106163106164106165106166106167106168106169106170106171106172106173106174106175106176106177106178106179106180106181106182106183106184106185106186106187106188106189106190106191106192106193106194106195106196106197106198106199106200106201106202106203106204106205106206106207106208106209106210106211106212106213106214106215106216106217106218106219106220106221106222106223106224106225106226106227106228106229106230106231106232106233106234106235106236106237106238106239106240106241106242106243106244106245106246106247106248106249106250106251106252106253106254106255106256106257106258106259106260106261106262106263106264106265106266106267106268106269106270106271106272106273106274106275106276106277106278106279106280106281106282106283106284106285106286106287106288106289106290106291106292106293106294106295106296106297106298106299106300106301106302106303106304106305106306106307106308106309106310106311106312106313106314106315106316106317106318106319106320106321106322106323106324106325106326106327106328106329106330106331106332106333106334106335106336106337106338106339106340106341106342106343106344106345106346106347106348106349106350106351106352106353106354106355106356106357106358106359106360106361106362106363106364106365106366106367106368106369106370106371106372106373106374106375106376106377106378106379106380106381106382106383106384106385106386106387106388106389106390106391106392106393106394106395106396106397106398106399106400106401106402106403106404106405106406106407106408106409106410106411106412106413106414106415106416106417106418106419106420106421106422106423106424106425106426106427106428106429106430106431106432106433106434106435106436106437106438106439106440106441106442106443106444106445106446106447106448106449106450106451106452106453106454106455106456106457106458106459106460106461106462106463106464106465106466106467106468106469106470106471106472106473106474106475106476106477106478106479106480106481106482106483106484106485106486106487106488106489106490106491106492106493106494106495106496106497106498106499106500106501106502106503106504106505106506106507106508106509106510106511106512106513106514106515106516106517106518106519106520106521106522106523106524106525106526106527106528106529106530106531106532106533106534106535106536106537106538106539106540106541106542106543106544106545106546106547106548106549106550106551106552106553106554106555106556106557106558106559106560106561106562106563106564106565106566106567106568106569106570106571106572106573106574106575106576106577106578106579106580106581106582106583106584106585106586106587106588106589106590106591106592106593106594106595106596106597106598106599106600106601106602106603106604106605106606106607106608106609106610106611106612106613106614106615106616106617106618106619106620106621106622106623106624106625106626106627106628106629106630106631106632106633106634106635106636106637106638106639106640106641106642106643106644106645106646106647106648106649106650106651106652106653106654106655106656106657106658106659106660106661106662106663106664106665106666106667106668106669106670106671106672106673106674106675106676106677106678106679106680106681106682106683106684106685106686106687106688106689106690106691106692106693106694106695106696106697106698106699106700106701106702106703106704106705106706106707106708106709106710106711106712106713106714106715106716106717106718106719106720106721106722106723106724106725106726106727106728106729106730106731106732106733106734106735106736106737106738106739106740106741106742106743106744106745106746106747106748106749106750106751106752106753106754106755106756106757106758106759106760106761106762106763106764106765106766106767106768106769106770106771106772106773106774106775106776106777106778106779106780106781106782106783106784106785106786106787106788106789106790106791106792106793106794106795106796106797106798106799106800106801106802106803106804106805106806106807106808106809106810106811106812106813106814106815106816106817106818106819106820106821106822106823106824106825106826106827106828106829106830106831106832106833106834106835106836106837106838106839106840106841106842106843106844106845106846106847106848106849106850106851106852106853106854106855106856106857106858106859106860106861106862106863106864106865106866106867106868106869106870106871106872106873106874106875106876106877106878106879106880106881106882106883106884106885106886106887106888106889106890106891106892106893106894106895106896106897106898106899106900106901106902106903106904106905106906106907106908106909106910106911106912106913106914106915106916106917106918106919106920106921106922106923106924106925106926106927106928106929106930106931106932106933106934106935106936106937106938106939106940106941106942106943106944106945106946106947106948106949106950106951106952106953106954106955106956106957106958106959106960106961106962106963106964106965106966106967106968106969106970106971106972106973106974106975106976106977106978106979106980106981106982106983106984106985106986106987106988106989106990106991106992106993106994106995106996106997106998106999107000107001107002107003107004107005107006107007107008107009107010107011107012107013107014107015107016107017107018107019107020107021107022107023107024107025107026107027107028107029107030107031107032107033107034107035107036107037107038107039107040107041107042107043107044107045107046107047107048107049107050107051107052107053107054107055107056107057107058107059107060107061107062107063107064107065107066107067107068107069107070107071107072107073107074107075107076107077107078107079107080107081107082107083107084107085107086107087107088107089107090107091107092107093107094107095107096107097107098107099107100107101107102107103107104107105107106107107107108107109107110107111107112107113107114107115107116107117107118107119107120107121107122107123107124107125107126107127107128107129107130107131107132107133107134107135107136107137107138107139107140107141107142107143107144107145107146107147107148107149107150107151107152107153107154107155107156107157107158107159107160107161107162107163107164107165107166107167107168107169107170107171107172107173107174107175107176107177107178107179107180107181107182107183107184107185107186107187107188107189107190107191107192107193107194107195107196107197107198107199107200107201107202107203107204107205107206107207107208107209107210107211107212107213107214107215107216107217107218107219107220107221107222107223107224107225107226107227107228107229107230107231107232107233107234107235107236107237107238107239107240107241107242107243107244107245107246107247107248107249107250107251107252107253107254107255107256107257107258107259107260107261107262107263107264107265107266107267107268107269107270107271107272107273107274107275107276107277107278107279107280107281107282107283107284107285107286107287107288107289107290107291107292107293107294107295107296107297107298107299107300107301107302107303107304107305107306107307107308107309107310107311107312107313107314107315107316107317107318107319107320107321107322107323107324107325107326107327107328107329107330107331107332107333107334107335107336107337107338107339107340107341107342107343107344107345107346107347107348107349107350107351107352107353107354107355107356107357107358107359107360107361107362107363107364107365107366107367107368107369107370107371107372107373107374107375107376107377107378107379107380107381107382107383107384107385107386107387107388107389107390107391107392107393107394107395107396107397107398107399107400107401107402107403107404107405107406107407107408107409107410107411107412107413107414107415107416107417107418107419107420107421107422107423107424107425107426107427107428107429107430107431107432107433107434107435107436107437107438107439107440107441107442107443107444107445107446107447107448107449107450107451107452107453107454107455107456107457107458107459107460107461107462107463107464107465107466107467107468107469107470107471107472107473107474107475107476107477107478107479107480107481107482107483107484107485107486107487107488107489107490107491107492107493107494107495107496107497107498107499107500107501107502107503107504107505107506107507107508107509107510107511107512107513107514107515107516107517107518107519107520107521107522107523107524107525107526107527107528107529107530107531107532107533107534107535107536107537107538107539107540107541107542107543107544107545107546107547107548107549107550107551107552107553107554107555107556107557107558107559107560107561107562107563107564107565107566107567107568107569107570107571107572107573107574107575107576107577107578107579107580107581107582107583107584107585107586107587107588107589107590107591107592107593107594107595107596107597107598107599107600107601107602107603107604107605107606107607107608107609107610107611107612107613107614107615107616107617107618107619107620107621107622107623107624107625107626107627107628107629107630107631107632107633107634107635107636107637107638107639107640107641107642107643107644107645107646107647107648107649107650107651107652107653107654107655107656107657107658107659107660107661107662107663107664107665107666107667107668107669107670107671107672107673107674107675107676107677107678107679107680107681107682107683107684107685107686107687107688107689107690107691107692107693107694107695107696107697107698107699107700107701107702107703107704107705107706107707107708107709107710107711107712107713107714107715107716107717107718107719107720107721107722107723107724107725107726107727107728107729107730107731107732107733107734107735107736107737107738107739107740107741107742107743107744107745107746107747107748107749107750107751107752107753107754107755107756107757107758107759107760107761107762107763107764107765107766107767107768107769107770107771107772107773107774107775107776107777107778107779107780107781107782107783107784107785107786107787107788107789107790107791107792107793107794107795107796107797107798107799107800107801107802107803107804107805107806107807107808107809107810107811107812107813107814107815107816107817107818107819107820107821107822107823107824107825107826107827107828107829107830107831107832107833107834107835107836107837107838107839107840107841107842107843107844107845107846107847107848107849107850107851107852107853107854107855107856107857107858107859107860107861107862107863107864107865107866107867107868107869107870107871107872107873107874107875107876107877107878107879107880107881107882107883107884107885107886107887107888107889107890107891107892107893107894107895107896107897107898107899107900107901107902107903107904107905107906107907107908107909107910107911107912107913107914107915107916107917107918107919107920107921107922107923107924107925107926107927107928107929107930107931107932107933107934107935107936107937107938107939107940107941107942107943107944107945107946107947107948107949107950107951107952107953107954107955107956107957107958107959107960107961107962107963107964107965107966107967107968107969107970107971107972107973107974107975107976107977107978107979107980107981107982107983107984107985107986107987107988107989107990107991107992107993107994107995107996107997107998107999108000108001108002108003108004108005108006108007108008108009108010108011108012108013108014108015108016108017108018108019108020108021108022108023108024108025108026108027108028108029108030108031108032108033108034108035108036108037108038108039108040108041108042108043108044108045108046108047108048108049108050108051108052108053108054108055108056108057108058108059108060108061108062108063108064108065108066108067108068108069108070108071108072108073108074108075108076108077108078108079108080108081108082108083108084108085108086108087108088108089108090108091108092108093108094108095108096108097108098108099108100108101108102108103108104108105108106108107108108108109108110108111108112108113108114108115108116108117108118108119108120108121108122108123108124108125108126108127108128108129108130108131108132108133108134108135108136108137108138108139108140108141108142108143108144108145108146108147108148108149108150108151108152108153108154108155108156108157108158108159108160108161108162108163108164108165108166108167108168108169108170108171108172108173108174108175108176108177108178108179108180108181108182108183108184108185108186108187108188108189108190108191108192108193108194108195108196108197108198108199108200108201108202108203108204108205108206108207108208108209108210108211108212108213108214108215108216108217108218108219108220108221108222108223108224108225108226108227108228108229108230108231108232108233108234108235108236108237108238108239108240108241108242108243108244108245108246108247108248108249108250108251108252108253108254108255108256108257108258108259108260108261108262108263108264108265108266108267108268108269108270108271108272108273108274108275108276108277108278108279108280108281108282108283108284108285108286108287108288108289108290108291108292108293108294108295108296108297108298108299108300108301108302108303108304108305108306108307108308108309108310108311108312108313108314108315108316108317108318108319108320108321108322108323108324108325108326108327108328108329108330108331108332108333108334108335108336108337108338108339108340108341108342108343108344108345108346108347108348108349108350108351108352108353108354108355108356108357108358108359108360108361108362108363108364108365108366108367108368108369108370108371108372108373108374108375108376108377108378108379108380108381108382108383108384108385108386108387108388108389108390108391108392108393108394108395108396108397108398108399108400108401108402108403108404108405108406108407108408108409108410108411108412108413108414108415108416108417108418108419108420108421108422108423108424108425108426108427108428108429108430108431108432108433108434108435108436108437108438108439108440108441108442108443108444108445108446108447108448108449108450108451108452108453108454108455108456108457108458108459108460108461108462108463108464108465108466108467108468108469108470108471108472108473108474108475108476108477108478108479108480108481108482108483108484108485108486108487108488108489108490108491108492108493108494108495108496108497108498108499108500108501108502108503108504108505108506108507108508108509108510108511108512108513108514108515108516108517108518108519108520108521108522108523108524108525108526108527108528108529108530108531108532108533108534108535108536108537108538108539108540108541108542108543108544108545108546108547108548108549108550108551108552108553108554108555108556108557108558108559108560108561108562108563108564108565108566108567108568108569108570108571108572108573108574108575108576108577108578108579108580108581108582108583108584108585108586108587108588108589108590108591108592108593108594108595108596108597108598108599108600108601108602108603108604108605108606108607108608108609108610108611108612108613108614108615108616108617108618108619108620108621108622108623108624108625108626108627108628108629108630108631108632108633108634108635108636108637108638108639108640108641108642108643108644108645108646108647108648108649108650108651108652108653108654108655108656108657108658108659108660108661108662108663108664108665108666108667108668108669108670108671108672108673108674108675108676108677108678108679108680108681108682108683108684108685108686108687108688108689108690108691108692108693108694108695108696108697108698108699108700108701108702108703108704108705108706108707108708108709108710108711108712108713108714108715108716108717108718108719108720108721108722108723108724108725108726108727108728108729108730108731108732108733108734108735108736108737108738108739108740108741108742108743108744108745108746108747108748108749108750108751108752108753108754108755108756108757108758108759108760108761108762108763108764108765108766108767108768108769108770108771108772108773108774108775108776108777108778108779108780108781108782108783108784108785108786108787108788108789108790108791108792108793108794108795108796108797108798108799108800108801108802108803108804108805108806108807108808108809108810108811108812108813108814108815108816108817108818108819108820108821108822108823108824108825108826108827108828108829108830108831108832108833108834108835108836108837108838108839108840108841108842108843108844108845108846108847108848108849108850108851108852108853108854108855108856108857108858108859108860108861108862108863108864108865108866108867108868108869108870108871108872108873108874108875108876108877108878108879108880108881108882108883108884108885108886108887108888108889108890108891108892108893108894108895108896108897108898108899108900108901108902108903108904108905108906108907108908108909108910108911108912108913108914108915108916108917108918108919108920108921108922108923108924108925108926108927108928108929108930108931108932108933108934108935108936108937108938108939108940108941108942108943108944108945108946108947108948108949108950108951108952108953108954108955108956108957108958108959108960108961108962108963108964108965108966108967108968108969108970108971108972108973108974108975108976108977108978108979108980108981108982108983108984108985108986108987108988108989108990108991108992108993108994108995108996108997108998108999109000109001109002109003109004109005109006109007109008109009109010109011109012109013109014109015109016109017109018109019109020109021109022109023109024109025109026109027109028109029109030109031109032109033109034109035109036109037109038109039109040109041109042109043109044109045109046109047109048109049109050109051109052109053109054109055109056109057109058109059109060109061109062109063109064109065109066109067109068109069109070109071109072109073109074109075109076109077109078109079109080109081109082109083109084109085109086109087109088109089109090109091109092109093109094109095109096109097109098109099109100109101109102109103109104109105109106109107109108109109109110109111109112109113109114109115109116109117109118109119109120109121109122109123109124109125109126109127109128109129109130109131109132109133109134109135109136109137109138109139109140109141109142109143109144109145109146109147109148109149109150109151109152109153109154109155109156109157109158109159109160109161109162109163109164109165109166109167109168109169109170109171109172109173109174109175109176109177109178109179109180109181109182109183109184109185109186109187109188109189109190109191109192109193109194109195109196109197109198109199109200109201109202109203109204109205109206109207109208109209109210109211109212109213109214109215109216109217109218109219109220109221109222109223109224109225109226109227109228109229109230109231109232109233109234109235109236109237109238109239109240109241109242109243109244109245109246109247109248109249109250109251109252109253109254109255109256109257109258109259109260109261109262109263109264109265109266109267109268109269109270109271109272109273109274109275109276109277109278109279109280109281109282109283109284109285109286109287109288109289109290109291109292109293109294109295109296109297109298109299109300109301109302109303109304109305109306109307109308109309109310109311109312109313109314109315109316109317109318109319109320109321109322109323109324109325109326109327109328109329109330109331109332109333109334109335109336109337109338109339109340109341109342109343109344109345109346109347109348109349109350109351109352109353109354109355109356109357109358109359109360109361109362109363109364109365109366109367109368109369109370109371109372109373109374109375109376109377109378109379109380109381109382109383109384109385109386109387109388109389109390109391109392109393109394109395109396109397109398109399109400109401109402109403109404109405109406109407109408109409109410109411109412109413109414109415109416109417109418109419109420109421109422109423109424109425109426109427109428109429109430109431109432109433109434109435109436109437109438109439109440109441109442109443109444109445109446109447109448109449109450109451109452109453109454109455109456109457109458109459109460109461109462109463109464109465109466109467109468109469109470109471109472109473109474109475109476109477109478109479109480109481109482109483109484109485109486109487109488109489109490109491109492109493109494109495109496109497109498109499109500109501109502109503109504109505109506109507109508109509109510109511109512109513109514109515109516109517109518109519109520109521109522109523109524109525109526109527109528109529109530109531109532109533109534109535109536109537109538109539109540109541109542109543109544109545109546109547109548109549109550109551109552109553109554109555109556109557109558109559109560109561109562109563109564109565109566109567109568109569109570109571109572109573109574109575109576109577109578109579109580109581109582109583109584109585109586109587109588109589109590109591109592109593109594109595109596109597109598109599109600109601109602109603109604109605109606109607109608109609109610109611109612109613109614109615109616109617109618109619109620109621109622109623109624109625109626109627109628109629109630109631109632109633109634109635109636109637109638109639109640109641109642109643109644109645109646109647109648109649109650109651109652109653109654109655109656109657109658109659109660109661109662109663109664109665109666109667109668109669109670109671109672109673109674109675109676109677109678109679109680109681109682109683109684109685109686109687109688109689109690109691109692109693109694109695109696109697109698109699109700109701109702109703109704109705109706109707109708109709109710109711109712109713109714109715109716109717109718109719109720109721109722109723109724109725109726109727109728109729109730109731109732109733109734109735109736109737109738109739109740109741109742109743109744109745109746109747109748109749109750109751109752109753109754109755109756109757109758109759109760109761109762109763109764109765109766109767109768109769109770109771109772109773109774109775109776109777109778109779109780109781109782109783109784109785109786109787109788109789109790109791109792109793109794109795109796109797109798109799109800109801109802109803109804109805109806109807109808109809109810109811109812109813109814109815109816109817109818109819109820109821109822109823109824109825109826109827109828109829109830109831109832109833109834109835109836109837109838109839109840109841109842109843109844109845109846109847109848109849109850109851109852109853109854109855109856109857109858109859109860109861109862109863109864109865109866109867109868109869109870109871109872109873109874109875109876109877109878109879109880109881109882109883109884109885109886109887109888109889109890109891109892109893109894109895109896109897109898109899109900109901109902109903109904109905109906109907109908109909109910109911109912109913109914109915109916109917109918109919109920109921109922109923109924109925109926109927109928109929109930109931109932109933109934109935109936109937109938109939109940109941109942109943109944109945109946109947109948109949109950109951109952109953109954109955109956109957109958109959109960109961109962109963109964109965109966109967109968109969109970109971109972109973109974109975109976109977109978109979109980109981109982109983109984109985109986109987109988109989109990109991109992109993109994109995109996109997109998109999110000110001110002110003110004110005110006110007110008110009110010110011110012110013110014110015110016110017110018110019110020110021110022110023110024110025110026110027110028110029110030110031110032110033110034110035110036110037110038110039110040110041110042110043110044110045110046110047110048110049110050110051110052110053110054110055110056110057110058110059110060110061110062110063110064110065110066110067110068110069110070110071110072110073110074110075110076110077110078110079110080110081110082110083110084110085110086110087110088110089110090110091110092110093110094110095110096110097110098110099110100110101110102110103110104110105110106110107110108110109110110110111110112110113110114110115110116110117110118110119110120110121110122110123110124110125110126110127110128110129110130110131110132110133110134110135110136110137110138110139110140110141110142110143110144110145110146110147110148110149110150110151110152110153110154110155110156110157110158110159110160110161110162110163110164110165110166110167110168110169110170110171110172110173110174110175110176110177110178110179110180110181110182110183110184110185110186110187110188110189110190110191110192110193110194110195110196110197110198110199110200110201110202110203110204110205110206110207110208110209110210110211110212110213110214110215110216110217110218110219110220110221110222110223110224110225110226110227110228110229110230110231110232110233110234110235110236110237110238110239110240110241110242110243110244110245110246110247110248110249110250110251110252110253110254110255110256110257110258110259110260110261110262110263110264110265110266110267110268110269110270110271110272110273110274110275110276110277110278110279110280110281110282110283110284110285110286110287110288110289110290110291110292110293110294110295110296110297110298110299110300110301110302110303110304110305110306110307110308110309110310110311110312110313110314110315110316110317110318110319110320110321110322110323110324110325110326110327110328110329110330110331110332110333110334110335110336110337110338110339110340110341110342110343110344110345110346110347110348110349110350110351110352110353110354110355110356110357110358110359110360110361110362110363110364110365110366110367110368110369110370110371110372110373110374110375110376110377110378110379110380110381110382110383110384110385110386110387110388110389110390110391110392110393110394110395110396110397110398110399110400110401110402110403110404110405110406110407110408110409110410110411110412110413110414110415110416110417110418110419110420110421110422110423110424110425110426110427110428110429110430110431110432110433110434110435110436110437110438110439110440110441110442110443110444110445110446110447110448110449110450110451110452110453110454110455110456110457110458110459110460110461110462110463110464110465110466110467110468110469110470110471110472110473110474110475110476110477110478110479110480110481110482110483110484110485110486110487110488110489110490110491110492110493110494110495110496110497110498110499110500110501110502110503110504110505110506110507110508110509110510110511110512110513110514110515110516110517110518110519110520110521110522110523110524110525110526110527110528110529110530110531110532110533110534110535110536110537110538110539110540110541110542110543110544110545110546110547110548110549110550110551110552110553110554110555110556110557110558110559110560110561110562110563110564110565110566110567110568110569110570110571110572110573110574110575110576110577110578110579110580110581110582110583110584110585110586110587110588110589110590110591110592110593110594110595110596110597110598110599110600110601110602110603110604110605110606110607110608110609110610110611110612110613110614110615110616110617110618110619110620110621110622110623110624110625110626110627110628110629110630110631110632110633110634110635110636110637110638110639110640110641110642110643110644110645110646110647110648110649110650110651110652110653110654110655110656110657110658110659110660110661110662110663110664110665110666110667110668110669110670110671110672110673110674110675110676110677110678110679110680110681110682110683110684110685110686110687110688110689110690110691110692110693110694110695110696110697110698110699110700110701110702110703110704110705110706110707110708110709110710110711110712110713110714110715110716110717110718110719110720110721110722110723110724110725110726110727110728110729110730110731110732110733110734110735110736110737110738110739110740110741110742110743110744110745110746110747110748110749110750110751110752110753110754110755110756110757110758110759110760110761110762110763110764110765110766110767110768110769110770110771110772110773110774110775110776110777110778110779110780110781110782110783110784110785110786110787110788110789110790110791110792110793110794110795110796110797110798110799110800110801110802110803110804110805110806110807110808110809110810110811110812110813110814110815110816110817110818110819110820110821110822110823110824110825110826110827110828110829110830110831110832110833110834110835110836110837110838110839110840110841110842110843110844110845110846110847110848110849110850110851110852110853110854110855110856110857110858110859110860110861110862110863110864110865110866110867110868110869110870110871110872110873110874110875110876110877110878110879110880110881110882110883110884110885110886110887110888110889110890110891110892110893110894110895110896110897110898110899110900110901110902110903110904110905110906110907110908110909110910110911110912110913110914110915110916110917110918110919110920110921110922110923110924110925110926110927110928110929110930110931110932110933110934110935110936110937110938110939110940110941110942110943110944110945110946110947110948110949110950110951110952110953110954110955110956110957110958110959110960110961110962110963110964110965110966110967110968110969110970110971110972110973110974110975110976110977110978110979110980110981110982110983110984110985110986110987110988110989110990110991110992110993110994110995110996110997110998110999111000111001111002111003111004111005111006111007111008111009111010111011111012111013111014111015111016111017111018111019111020111021111022111023111024111025111026111027111028111029111030111031111032111033111034111035111036111037111038111039111040111041111042111043111044111045111046111047111048111049111050111051111052111053111054111055111056111057111058111059111060111061111062111063111064111065111066111067111068111069111070111071111072111073111074111075111076111077111078111079111080111081111082111083111084111085111086111087111088111089111090111091111092111093111094111095111096111097111098111099111100111101111102111103111104111105111106111107111108111109111110111111111112111113111114111115111116111117111118111119111120111121111122111123111124111125111126111127111128111129111130111131111132111133111134111135111136111137111138111139111140111141111142111143111144111145111146111147111148111149111150111151111152111153111154111155111156111157111158111159111160111161111162111163111164111165111166111167111168111169111170111171111172111173111174111175111176111177111178111179111180111181111182111183111184111185111186111187111188111189111190111191111192111193111194111195111196111197111198111199111200111201111202111203111204111205111206111207111208111209111210111211111212111213111214111215111216111217111218111219111220111221111222111223111224111225111226111227111228111229111230111231111232111233111234111235111236111237111238111239111240111241111242111243111244111245111246111247111248111249111250111251111252111253111254111255111256111257111258111259111260111261111262111263111264111265111266111267111268111269111270111271111272111273111274111275111276111277111278111279111280111281111282111283111284111285111286111287111288111289111290111291111292111293111294111295111296111297111298111299111300111301111302111303111304111305111306111307111308111309111310111311111312111313111314111315111316111317111318111319111320111321111322111323111324111325111326111327111328111329111330111331111332111333111334111335111336111337111338111339111340111341111342111343111344111345111346111347111348111349111350111351111352111353111354111355111356111357111358111359111360111361111362111363111364111365111366111367111368111369111370111371111372111373111374111375111376111377111378111379111380111381111382111383111384111385111386111387111388111389111390111391111392111393111394111395111396111397111398111399111400111401111402111403111404111405111406111407111408111409111410111411111412111413111414111415111416111417111418111419111420111421111422111423111424111425111426111427111428111429111430111431111432111433111434111435111436111437111438111439111440111441111442111443111444111445111446111447111448111449111450111451111452111453111454111455111456111457111458111459111460111461111462111463111464111465111466111467111468111469111470111471111472111473111474111475111476111477111478111479111480111481111482111483111484111485111486111487111488111489111490111491111492111493111494111495111496111497111498111499111500111501111502111503111504111505111506111507111508111509111510111511111512111513111514111515111516111517111518111519111520111521111522111523111524111525111526111527111528111529111530111531111532111533111534111535111536111537111538111539111540111541111542111543111544111545111546111547111548111549111550111551111552111553111554111555111556111557111558111559111560111561111562111563111564111565111566111567111568111569111570111571111572111573111574111575111576111577111578111579111580111581111582111583111584111585111586111587111588111589111590111591111592111593111594111595111596111597111598111599111600111601111602111603111604111605111606111607111608111609111610111611111612111613111614111615111616111617111618111619111620111621111622111623111624111625111626111627111628111629111630111631111632111633111634111635111636111637111638111639111640111641111642111643111644111645111646111647111648111649111650111651111652111653111654111655111656111657111658111659111660111661111662111663111664111665111666111667111668111669111670111671111672111673111674111675111676111677111678111679111680111681111682111683111684111685111686111687111688111689111690111691111692111693111694111695111696111697111698111699111700111701111702111703111704111705111706111707111708111709111710111711111712111713111714111715111716111717111718111719111720111721111722111723111724111725111726111727111728111729111730111731111732111733111734111735111736111737111738111739111740111741111742111743111744111745111746111747111748111749111750111751111752111753111754111755111756111757111758111759111760111761111762111763111764111765111766111767111768111769111770111771111772111773111774111775111776111777111778111779111780111781111782111783111784111785111786111787111788111789111790111791111792111793111794111795111796111797111798111799111800111801111802111803111804111805111806111807111808111809111810111811111812111813111814111815111816111817111818111819111820111821111822111823111824111825111826111827111828111829111830111831111832111833111834111835111836111837111838111839111840111841111842111843111844111845111846111847111848111849111850111851111852111853111854111855111856111857111858111859111860111861111862111863111864111865111866111867111868111869111870111871111872111873111874111875111876111877111878111879111880111881111882111883111884111885111886111887111888111889111890111891111892111893111894111895111896111897111898111899111900111901111902111903111904111905111906111907111908111909111910111911111912111913111914111915111916111917111918111919111920111921111922111923111924111925111926111927111928111929111930111931111932111933111934111935111936111937111938111939111940111941111942111943111944111945111946111947111948111949111950111951111952111953111954111955111956111957111958111959111960111961111962111963111964111965111966111967111968111969111970111971111972111973111974111975111976111977111978111979111980111981111982111983111984111985111986111987111988111989111990111991111992111993111994111995111996111997111998111999112000112001112002112003112004112005112006112007112008112009112010112011112012112013112014112015112016112017112018112019112020112021112022112023112024112025112026112027112028112029112030112031112032112033112034112035112036112037112038112039112040112041112042112043112044112045112046112047112048112049112050112051112052112053112054112055112056112057112058112059112060112061112062112063112064112065112066112067112068112069112070112071112072112073112074112075112076112077112078112079112080112081112082112083112084112085112086112087112088112089112090112091112092112093112094112095112096112097112098112099112100112101112102112103112104112105112106112107112108112109112110112111112112112113112114112115112116112117112118112119112120112121112122112123112124112125112126112127112128112129112130112131112132112133112134112135112136112137112138112139112140112141112142112143112144112145112146112147112148112149112150112151112152112153112154112155112156112157112158112159112160112161112162112163112164112165112166112167112168112169112170112171112172112173112174112175112176112177112178112179112180112181112182112183112184112185112186112187112188112189112190112191112192112193112194112195112196112197112198112199112200112201112202112203112204112205112206112207112208112209112210112211112212112213112214112215112216112217112218112219112220112221112222112223112224112225112226112227112228112229112230112231112232112233112234112235112236112237112238112239112240112241112242112243112244112245112246112247112248112249112250112251112252112253112254112255112256112257112258112259112260112261112262112263112264112265112266112267112268112269112270112271112272112273112274112275112276112277112278112279112280112281112282112283112284112285112286112287112288112289112290112291112292112293112294112295112296112297112298112299112300112301112302112303112304112305112306112307112308112309112310112311112312112313112314112315112316112317112318112319112320112321112322112323112324112325112326112327112328112329112330112331112332112333112334112335112336112337112338112339112340112341112342112343112344112345112346112347112348112349112350112351112352112353112354112355112356112357112358112359112360112361112362112363112364112365112366112367112368112369112370112371112372112373112374112375112376112377112378112379112380112381112382112383112384112385112386112387112388112389112390112391112392112393112394112395112396112397112398112399112400112401112402112403112404112405112406112407112408112409112410112411112412112413112414112415112416112417112418112419112420112421112422112423112424112425112426112427112428112429112430112431112432112433112434112435112436112437112438112439112440112441112442112443112444112445112446112447112448112449112450112451112452112453112454112455112456112457112458112459112460112461112462112463112464112465112466112467112468112469112470112471112472112473112474112475112476112477112478112479112480112481112482112483112484112485112486112487112488112489112490112491112492112493112494112495112496112497112498112499112500112501112502112503112504112505112506112507112508112509112510112511112512112513112514112515112516112517112518112519112520112521112522112523112524112525112526112527112528112529112530112531112532112533112534112535112536112537112538112539112540112541112542112543112544112545112546112547112548112549112550112551112552112553112554112555112556112557112558112559112560112561112562112563112564112565112566112567112568112569112570112571112572112573112574112575112576112577112578112579112580112581112582112583112584112585112586112587112588112589112590112591112592112593112594112595112596112597112598112599112600112601112602112603112604112605112606112607112608112609112610112611112612112613112614112615112616112617112618112619112620112621112622112623112624112625112626112627112628112629112630112631112632112633112634112635112636112637112638112639112640112641112642112643112644112645112646112647112648112649112650112651112652112653112654112655112656112657112658112659112660112661112662112663112664112665112666112667112668112669112670112671112672112673112674112675112676112677112678112679112680112681112682112683112684112685112686112687112688112689112690112691112692112693112694112695112696112697112698112699112700112701112702112703112704112705112706112707112708112709112710112711112712112713112714112715112716112717112718112719112720112721112722112723112724112725112726112727112728112729112730112731112732112733112734112735112736112737112738112739112740112741112742112743112744112745112746112747112748112749112750112751112752112753112754112755112756112757112758112759112760112761112762112763112764112765112766112767112768112769112770112771112772112773112774112775112776112777112778112779112780112781112782112783112784112785112786112787112788112789112790112791112792112793112794112795112796112797112798112799112800112801112802112803112804112805112806112807112808112809112810112811112812112813112814112815112816112817112818112819112820112821112822112823112824112825112826112827112828112829112830112831112832112833112834112835112836112837112838112839112840112841112842112843112844112845112846112847112848112849112850112851112852112853112854112855112856112857112858112859112860112861112862112863112864112865112866112867112868112869112870112871112872112873112874112875112876112877112878112879112880112881112882112883112884112885112886112887112888112889112890112891112892112893112894112895112896112897112898112899112900112901112902112903112904112905112906112907112908112909112910112911112912112913112914112915112916112917112918112919112920112921112922112923112924112925112926112927112928112929112930112931112932112933112934112935112936112937112938112939112940112941112942112943112944112945112946112947112948112949112950112951112952112953112954112955112956112957112958112959112960112961112962112963112964112965112966112967112968112969112970112971112972112973112974112975112976112977112978112979112980112981112982112983112984112985112986112987112988112989112990112991112992112993112994112995112996112997112998112999113000113001113002113003113004113005113006113007113008113009113010113011113012113013113014113015113016113017113018113019113020113021113022113023113024113025113026113027113028113029113030113031113032113033113034113035113036113037113038113039113040113041113042113043113044113045113046113047113048113049113050113051113052113053113054113055113056113057113058113059113060113061113062113063113064113065113066113067113068113069113070113071113072113073113074113075113076113077113078113079113080113081113082113083113084113085113086113087113088113089113090113091113092113093113094113095113096113097113098113099113100113101113102113103113104113105113106113107113108113109113110113111113112113113113114113115113116113117113118113119113120113121113122113123113124113125113126113127113128113129113130113131113132113133113134113135113136113137113138113139113140113141113142113143113144113145113146113147113148113149113150113151113152113153113154113155113156113157113158113159113160113161113162113163113164113165113166113167113168113169113170113171113172113173113174113175113176113177113178113179113180113181113182113183113184113185113186113187113188113189113190113191113192113193113194113195113196113197113198113199113200113201113202113203113204113205113206113207113208113209113210113211113212113213113214113215113216113217113218113219113220113221113222113223113224113225113226113227113228113229113230113231113232113233113234113235113236113237113238113239113240113241113242113243113244113245113246113247113248113249113250113251113252113253113254113255113256113257113258113259113260113261113262113263113264113265113266113267113268113269113270113271113272113273113274113275113276113277113278113279113280113281113282113283113284113285113286113287113288113289113290113291113292113293113294113295113296113297113298113299113300113301113302113303113304113305113306113307113308113309113310113311113312113313113314113315113316113317113318113319113320113321113322113323113324113325113326113327113328113329113330113331113332113333113334113335113336113337113338113339113340113341113342113343113344113345113346113347113348113349113350113351113352113353113354113355113356113357113358113359113360113361113362113363113364113365113366113367113368113369113370113371113372113373113374113375113376113377113378113379113380113381113382113383113384113385113386113387113388113389113390113391113392113393113394113395113396113397113398113399113400113401113402113403113404113405113406113407113408113409113410113411113412113413113414113415113416113417113418113419113420113421113422113423113424113425113426113427113428113429113430113431113432113433113434113435113436113437113438113439113440113441113442113443113444113445113446113447113448113449113450113451113452113453113454113455113456113457113458113459113460113461113462113463113464113465113466113467113468113469113470113471113472113473113474113475113476113477113478113479113480113481113482113483113484113485113486113487113488113489113490113491113492113493113494113495113496113497113498113499113500113501113502113503113504113505113506113507113508113509113510113511113512113513113514113515113516113517113518113519113520113521113522113523113524113525113526113527113528113529113530113531113532113533113534113535113536113537113538113539113540113541113542113543113544113545113546113547113548113549113550113551113552113553113554113555113556113557113558113559113560113561113562113563113564113565113566113567113568113569113570113571113572113573113574113575113576113577113578113579113580113581113582113583113584113585113586113587113588113589113590113591113592113593113594113595113596113597113598113599113600113601113602113603113604113605113606113607113608113609113610113611113612113613113614113615113616113617113618113619113620113621113622113623113624113625113626113627113628113629113630113631113632113633113634113635113636113637113638113639113640113641113642113643113644113645113646113647113648113649113650113651113652113653113654113655113656113657113658113659113660113661113662113663113664113665113666113667113668113669113670113671113672113673113674113675113676113677113678113679113680113681113682113683113684113685113686113687113688113689113690113691113692113693113694113695113696113697113698113699113700113701113702113703113704113705113706113707113708113709113710113711113712113713113714113715113716113717113718113719113720113721113722113723113724113725113726113727113728113729113730113731113732113733113734113735113736113737113738113739113740113741113742113743113744113745113746113747113748113749113750113751113752113753113754113755113756113757113758113759113760113761113762113763113764113765113766113767113768113769113770113771113772113773113774113775113776113777113778113779113780113781113782113783113784113785113786113787113788113789113790113791113792113793113794113795113796113797113798113799113800113801113802113803113804113805113806113807113808113809113810113811113812113813113814113815113816113817113818113819113820113821113822113823113824113825113826113827113828113829113830113831113832113833113834113835113836113837113838113839113840113841113842113843113844113845113846113847113848113849113850113851113852113853113854113855113856113857113858113859113860113861113862113863113864113865113866113867113868113869113870113871113872113873113874113875113876113877113878113879113880113881113882113883113884113885113886113887113888113889113890113891113892113893113894113895113896113897113898113899113900113901113902113903113904113905113906113907113908113909113910113911113912113913113914113915113916113917113918113919113920113921113922113923113924113925113926113927113928113929113930113931113932113933113934113935113936113937113938113939113940113941113942113943113944113945113946113947113948113949113950113951113952113953113954113955113956113957113958113959113960113961113962113963113964113965113966113967113968113969113970113971113972113973113974113975113976113977113978113979113980113981113982113983113984113985113986113987113988113989113990113991113992113993113994113995113996113997113998113999114000114001114002114003114004114005114006114007114008114009114010114011114012114013114014114015114016114017114018114019114020114021114022114023114024114025114026114027114028114029114030114031114032114033114034114035114036114037114038114039114040114041114042114043114044114045114046114047114048114049114050114051114052114053114054114055114056114057114058114059114060114061114062114063114064114065114066114067114068114069114070114071114072114073114074114075114076114077114078114079114080114081114082114083114084114085114086114087114088114089114090114091114092114093114094114095114096114097114098114099114100114101114102114103114104114105114106114107114108114109114110114111114112114113114114114115114116114117114118114119114120114121114122114123114124114125114126114127114128114129114130114131114132114133114134114135114136114137114138114139114140114141114142114143114144114145114146114147114148114149114150114151114152114153114154114155114156114157114158114159114160114161114162114163114164114165114166114167114168114169114170114171114172114173114174114175114176114177114178114179114180114181114182114183114184114185114186114187114188114189114190114191114192114193114194114195114196114197114198114199114200114201114202114203114204114205114206114207114208114209114210114211114212114213114214114215114216114217114218114219114220114221114222114223114224114225114226114227114228114229114230114231114232114233114234114235114236114237114238114239114240114241114242114243114244114245114246114247114248114249114250114251114252114253114254114255114256114257114258114259114260114261114262114263114264114265114266114267114268114269114270114271114272114273114274114275114276114277114278114279114280114281114282114283114284114285114286114287114288114289114290114291114292114293114294114295114296114297114298114299114300114301114302114303114304114305114306114307114308114309114310114311114312114313114314114315114316114317114318114319114320114321114322114323114324114325114326114327114328114329114330114331114332114333114334114335114336114337114338114339114340114341114342114343114344114345114346114347114348114349114350114351114352114353114354114355114356114357114358114359114360114361114362114363114364114365114366114367114368114369114370114371114372114373114374114375114376114377114378114379114380114381114382114383114384114385114386114387114388114389114390114391114392114393114394114395114396114397114398114399114400114401114402114403114404114405114406114407114408114409114410114411114412114413114414114415114416114417114418114419114420114421114422114423114424114425114426114427114428114429114430114431114432114433114434114435114436114437114438114439114440114441114442114443114444114445114446114447114448114449114450114451114452114453114454114455114456114457114458114459114460114461114462114463114464114465114466114467114468114469114470114471114472114473114474114475114476114477114478114479114480114481114482114483114484114485114486114487114488114489114490114491114492114493114494114495114496114497114498114499114500114501114502114503114504114505114506114507114508114509114510114511114512114513114514114515114516114517114518114519114520114521114522114523114524114525114526114527114528114529114530114531114532114533114534114535114536114537114538114539114540114541114542114543114544114545114546114547114548114549114550114551114552114553114554114555114556114557114558114559114560114561114562114563114564114565114566114567114568114569114570114571114572114573114574114575114576114577114578114579114580114581114582114583114584114585114586114587114588114589114590114591114592114593114594114595114596114597114598114599114600114601114602114603114604114605114606114607114608114609114610114611114612114613114614114615114616114617114618114619114620114621114622114623114624114625114626114627114628114629114630114631114632114633114634114635114636114637114638114639114640114641114642114643114644114645114646114647114648114649114650114651114652114653114654114655114656114657114658114659114660114661114662114663114664114665114666114667114668114669114670114671114672114673114674114675114676114677114678114679114680114681114682114683114684114685114686114687114688114689114690114691114692114693114694114695114696114697114698114699114700114701114702114703114704114705114706114707114708114709114710114711114712114713114714114715114716114717114718114719114720114721114722114723114724114725114726114727114728114729114730114731114732114733114734114735114736114737114738114739114740114741114742114743114744114745114746114747114748114749114750114751114752114753114754114755114756114757114758114759114760114761114762114763114764114765114766114767114768114769114770114771114772114773114774114775114776114777114778114779114780114781114782114783114784114785114786114787114788114789114790114791114792114793114794114795114796114797114798114799114800114801114802114803114804114805114806114807114808114809114810114811114812114813114814114815114816114817114818114819114820114821114822114823114824114825114826114827114828114829114830114831114832114833114834114835114836114837114838114839114840114841114842114843114844114845114846114847114848114849114850114851114852114853114854114855114856114857114858114859114860114861114862114863114864114865114866114867114868114869114870114871114872114873114874114875114876114877114878114879114880114881114882114883114884114885114886114887114888114889114890114891114892114893114894114895114896114897114898114899114900114901114902114903114904114905114906114907114908114909114910114911114912114913114914114915114916114917114918114919114920114921114922114923114924114925114926114927114928114929114930114931114932114933114934114935114936114937114938114939114940114941114942114943114944114945114946114947114948114949114950114951114952114953114954114955114956114957114958114959114960114961114962114963114964114965114966114967114968114969114970114971114972114973114974114975114976114977114978114979114980114981114982114983114984114985114986114987114988114989114990114991114992114993114994114995114996114997114998114999115000115001115002115003115004115005115006115007115008115009115010115011115012115013115014115015115016115017115018115019115020115021115022115023115024115025115026115027115028115029115030115031115032115033115034115035115036115037115038115039115040115041115042115043115044115045115046115047115048115049115050115051115052115053115054115055115056115057115058115059115060115061115062115063115064115065115066115067115068115069115070115071115072115073115074115075115076115077115078115079115080115081115082115083115084115085115086115087115088115089115090115091115092115093115094115095115096115097115098115099115100115101115102115103115104115105115106115107115108115109115110115111115112115113115114115115115116115117115118115119115120115121115122115123115124115125115126115127115128115129115130115131115132115133115134115135115136115137115138115139115140115141115142115143115144115145115146115147115148115149115150115151115152115153115154115155115156115157115158115159115160115161115162115163115164115165115166115167115168115169115170115171115172115173115174115175115176115177115178115179115180115181115182115183115184115185115186115187115188115189115190115191115192115193115194115195115196115197115198115199115200115201115202115203115204115205115206115207115208115209115210115211115212115213115214115215115216115217115218115219115220115221115222115223115224115225115226115227115228115229115230115231115232115233115234115235115236115237115238115239115240115241115242115243115244115245115246115247115248115249115250115251115252115253115254115255115256115257115258115259115260115261115262115263115264115265115266115267115268115269115270115271115272115273115274115275115276115277115278115279115280115281115282115283115284115285115286115287115288115289115290115291115292115293115294115295115296115297115298115299115300115301115302115303115304115305115306115307115308115309115310115311115312115313115314115315115316115317115318115319115320115321115322115323115324115325115326115327115328115329115330115331115332115333115334115335115336115337115338115339115340115341115342115343115344115345115346115347115348115349115350115351115352115353115354115355115356115357115358115359115360115361115362115363115364115365115366115367115368115369115370115371115372115373115374115375115376115377115378115379115380115381115382115383115384115385115386115387115388115389115390115391115392115393115394115395115396115397115398115399115400115401115402115403115404115405115406115407115408115409115410115411115412115413115414115415115416115417115418115419115420115421115422115423115424115425115426115427115428115429115430115431115432115433115434115435115436115437115438115439115440115441115442115443115444115445115446115447115448115449115450115451115452115453115454115455115456115457115458115459115460115461115462115463115464115465115466115467115468115469115470115471115472115473115474115475115476115477115478115479115480115481115482115483115484115485115486115487115488115489115490115491115492115493115494115495115496115497115498115499115500115501115502115503115504115505115506115507115508115509115510115511115512115513115514115515115516115517115518115519115520115521115522115523115524115525115526115527115528115529115530115531115532115533115534115535115536115537115538115539115540115541115542115543115544115545115546115547115548115549115550115551115552115553115554115555115556115557115558115559115560115561115562115563115564115565115566115567115568115569115570115571115572115573115574115575115576115577115578115579115580115581115582115583115584115585115586115587115588115589115590115591115592115593115594115595115596115597115598115599115600115601115602115603115604115605115606115607115608115609115610115611115612115613115614115615115616115617115618115619115620115621115622115623115624115625115626115627115628115629115630115631115632115633115634115635115636115637115638115639115640115641115642115643115644115645115646115647115648115649115650115651115652115653115654115655115656115657115658115659115660115661115662115663115664115665115666115667115668115669115670115671115672115673115674115675115676115677115678115679115680115681115682115683115684115685115686115687115688115689115690115691115692115693115694115695115696115697115698115699115700115701115702115703115704115705115706115707115708115709115710115711115712115713115714115715115716115717115718115719115720115721115722115723115724115725115726115727115728115729115730115731115732115733115734115735115736115737115738115739115740115741115742115743115744115745115746115747115748115749115750115751115752115753115754115755115756115757115758115759115760115761115762115763115764115765115766115767115768115769115770115771115772115773115774115775115776115777115778115779115780115781115782115783115784115785115786115787115788115789115790115791115792115793115794115795115796115797115798115799115800115801115802115803115804115805115806115807115808115809115810115811115812115813115814115815115816115817115818115819115820115821115822115823115824115825115826115827115828115829115830115831115832115833115834115835115836115837115838115839115840115841115842115843115844115845115846115847115848115849115850115851115852115853115854115855115856115857115858115859115860115861115862115863115864115865115866115867115868115869115870115871115872115873115874115875115876115877115878115879115880115881115882115883115884115885115886115887115888115889115890115891115892115893115894115895115896115897115898115899115900115901115902115903115904115905115906115907115908115909115910115911115912115913115914115915115916115917115918115919115920115921115922115923115924115925115926115927115928115929115930115931115932115933115934115935115936115937115938115939115940115941115942115943115944115945115946115947115948115949115950115951115952115953115954115955115956115957115958115959115960115961115962115963115964115965115966115967115968115969115970115971115972115973115974115975115976115977115978115979115980115981115982115983115984115985115986115987115988115989115990115991115992115993115994115995115996115997115998115999116000116001116002116003116004116005116006116007116008116009116010116011116012116013116014116015116016116017116018116019116020116021116022116023116024116025116026116027116028116029116030116031116032116033116034116035116036116037116038116039116040116041116042116043116044116045116046116047116048116049116050116051116052116053116054116055116056116057116058116059116060116061116062116063116064116065116066116067116068116069116070116071116072116073116074116075116076116077116078116079116080116081116082116083116084116085116086116087116088116089116090116091116092116093116094116095116096116097116098116099116100116101116102116103116104116105116106116107116108116109116110116111116112116113116114116115116116116117116118116119116120116121116122116123116124116125116126116127116128116129116130116131116132116133116134116135116136116137116138116139116140116141116142116143116144116145116146116147116148116149116150116151116152116153116154116155116156116157116158116159116160116161116162116163116164116165116166116167116168116169116170116171116172116173116174116175116176116177116178116179116180116181116182116183116184116185116186116187116188116189116190116191116192116193116194116195116196116197116198116199116200116201116202116203116204116205116206116207116208116209116210116211116212116213116214116215116216116217116218116219116220116221116222116223116224116225116226116227116228116229116230116231116232116233116234116235116236116237116238116239116240116241116242116243116244116245116246116247116248116249116250116251116252116253116254116255116256116257116258116259116260116261116262116263116264116265116266116267116268116269116270116271116272116273116274116275116276116277116278116279116280116281116282116283116284116285116286116287116288116289116290116291116292116293116294116295116296116297116298116299116300116301116302116303116304116305116306116307116308116309116310116311116312116313116314116315116316116317116318116319116320116321116322116323116324116325116326116327116328116329116330116331116332116333116334116335116336116337116338116339116340116341116342116343116344116345116346116347116348116349116350116351116352116353116354116355116356116357116358116359116360116361116362116363116364116365116366116367116368116369116370116371116372116373116374116375116376116377116378116379116380116381116382116383116384116385116386116387116388116389116390116391116392116393116394116395116396116397116398116399116400116401116402116403116404116405116406116407116408116409116410116411116412116413116414116415116416116417116418116419116420116421116422116423116424116425116426116427116428116429116430116431116432116433116434116435116436116437116438116439116440116441116442116443116444116445116446116447116448116449116450116451116452116453116454116455116456116457116458116459116460116461116462116463116464116465116466116467116468116469116470116471116472116473116474116475116476116477116478116479116480116481116482116483116484116485116486116487116488116489116490116491116492116493116494116495116496116497116498116499116500116501116502116503116504116505116506116507116508116509116510116511116512116513116514116515116516116517116518116519116520116521116522116523116524116525116526116527116528116529116530116531116532116533116534116535116536116537116538116539116540116541116542116543116544116545116546116547116548116549116550116551116552116553116554116555116556116557116558116559116560116561116562116563116564116565116566116567116568116569116570116571116572116573116574116575116576116577116578116579116580116581116582116583116584116585116586116587116588116589116590116591116592116593116594116595116596116597116598116599116600116601116602116603116604116605116606116607116608116609116610116611116612116613116614116615116616116617116618116619116620116621116622116623116624116625116626116627116628116629116630116631116632116633116634116635116636116637116638116639116640116641116642116643116644116645116646116647116648116649116650116651116652116653116654116655116656116657116658116659116660116661116662116663116664116665116666116667116668116669116670116671116672116673116674116675116676116677116678116679116680116681116682116683116684116685116686116687116688116689116690116691116692116693116694116695116696116697116698116699116700116701116702116703116704116705116706116707116708116709116710116711116712116713116714116715116716116717116718116719116720116721116722116723116724116725116726116727116728116729116730116731116732116733116734116735116736116737116738116739116740116741116742116743116744116745116746116747116748116749116750116751116752116753116754116755116756116757116758116759116760116761116762116763116764116765116766116767116768116769116770116771116772116773116774116775116776116777116778116779116780116781116782116783116784116785116786116787116788116789116790116791116792116793116794116795116796116797116798116799116800116801116802116803116804116805116806116807116808116809116810116811116812116813116814116815116816116817116818116819116820116821116822116823116824116825116826116827116828116829116830116831116832116833116834116835116836116837116838116839116840116841116842116843116844116845116846116847116848116849116850116851116852116853116854116855116856116857116858116859116860116861116862116863116864116865116866116867116868116869116870116871116872116873116874116875116876116877116878116879116880116881116882116883116884116885116886116887116888116889116890116891116892116893116894116895116896116897116898116899116900116901116902116903116904116905116906116907116908116909116910116911116912116913116914116915116916116917116918116919116920116921116922116923116924116925116926116927116928116929116930116931116932116933116934116935116936116937116938116939116940116941116942116943116944116945116946116947116948116949116950116951116952116953116954116955116956116957116958116959116960116961116962116963116964116965116966116967116968116969116970116971116972116973116974116975116976116977116978116979116980116981116982116983116984116985116986116987116988116989116990116991116992116993116994116995116996116997116998116999117000117001117002117003117004117005117006117007117008117009117010117011117012117013117014117015117016117017117018117019117020117021117022117023117024117025117026117027117028117029117030117031117032117033117034117035117036117037117038117039117040117041117042117043117044117045117046117047117048117049117050117051117052117053117054117055117056117057117058117059117060117061117062117063117064117065117066117067117068117069117070117071117072117073117074117075117076117077117078117079117080117081117082117083117084117085117086117087117088117089117090117091117092117093117094117095117096117097117098117099117100117101117102117103117104117105117106117107117108117109117110117111117112117113117114117115117116117117117118117119117120117121117122117123117124117125117126117127117128117129117130117131117132117133117134117135117136117137117138117139117140117141117142117143117144117145117146117147117148117149117150117151117152117153117154117155117156117157117158117159117160117161117162117163117164117165117166117167117168117169117170117171117172117173117174117175117176117177117178117179117180117181117182117183117184117185117186117187117188117189117190117191117192117193117194117195117196117197117198117199117200117201117202117203117204117205117206117207117208117209117210117211117212117213117214117215117216117217117218117219117220117221117222117223117224117225117226117227117228117229117230117231117232117233117234117235117236117237117238117239117240117241117242117243117244117245117246117247117248117249117250117251117252117253117254117255117256117257117258117259117260117261117262117263117264117265117266117267117268117269117270117271117272117273117274117275117276117277117278117279117280117281117282117283117284117285117286117287117288117289117290117291117292117293117294117295117296117297117298117299117300117301117302117303117304117305117306117307117308117309117310117311117312117313117314117315117316117317117318117319117320117321117322117323117324117325117326117327117328117329117330117331117332117333117334117335117336117337117338117339117340117341117342117343117344117345117346117347117348117349117350117351117352117353117354117355117356117357117358117359117360117361117362117363117364117365117366117367117368117369117370117371117372117373117374117375117376117377117378117379117380117381117382117383117384117385117386117387117388117389117390117391117392117393117394117395117396117397117398117399117400117401117402117403117404117405117406117407117408117409117410117411117412117413117414117415117416117417117418117419117420117421117422117423117424117425117426117427117428117429117430117431117432117433117434117435117436117437117438117439117440117441117442117443117444117445117446117447117448117449117450117451117452117453117454117455117456117457117458117459117460117461117462117463117464117465117466117467117468117469117470117471117472117473117474117475117476117477117478117479117480117481117482117483117484117485117486117487117488117489117490117491117492117493117494117495117496117497117498117499117500117501117502117503117504117505117506117507117508117509117510117511117512117513117514117515117516117517117518117519117520117521117522117523117524117525117526117527117528117529117530117531117532117533117534117535117536117537117538117539117540117541117542117543117544117545117546117547117548117549117550117551117552117553117554117555117556117557117558117559117560117561117562117563117564117565117566117567117568117569117570117571117572117573117574117575117576117577117578117579117580117581117582117583117584117585117586117587117588117589117590117591117592117593117594117595117596117597117598117599117600117601117602117603117604117605117606117607117608117609117610117611117612117613117614117615117616117617117618117619117620117621117622117623117624117625117626117627117628117629117630117631117632117633117634117635117636117637117638117639117640117641117642117643117644117645117646117647117648117649117650117651117652117653117654117655117656117657117658117659117660117661117662117663117664117665117666117667117668117669117670117671117672117673117674117675117676117677117678117679117680117681117682117683117684117685117686117687117688117689117690117691117692117693117694117695117696117697117698117699117700117701117702117703117704117705117706117707117708117709117710117711117712117713117714117715117716117717117718117719117720117721117722117723117724117725117726117727117728117729117730117731117732117733117734117735117736117737117738117739117740117741117742117743117744117745117746117747117748117749117750117751117752117753117754117755117756117757117758117759117760117761117762117763117764117765117766117767117768117769117770117771117772117773117774117775117776117777117778117779117780117781117782117783117784117785117786117787117788117789117790117791117792117793117794117795117796117797117798117799117800117801117802117803117804117805117806117807117808117809117810117811117812117813117814117815117816117817117818117819117820117821117822117823117824117825117826117827117828117829117830117831117832117833117834117835117836117837117838117839117840117841117842117843117844117845117846117847117848117849117850117851117852117853117854117855117856117857117858117859117860117861117862117863117864117865117866117867117868117869117870117871117872117873117874117875117876117877117878117879117880117881117882117883117884117885117886117887117888117889117890117891117892117893117894117895117896117897117898117899117900117901117902117903117904117905117906117907117908117909117910117911117912117913117914117915117916117917117918117919117920117921117922117923117924117925117926117927117928117929117930117931117932117933117934117935117936117937117938117939117940117941117942117943117944117945117946117947117948117949117950117951117952117953117954117955117956117957117958117959117960117961117962117963117964117965117966117967117968117969117970117971117972117973117974117975117976117977117978117979117980117981117982117983117984117985117986117987117988117989117990117991117992117993117994117995117996117997117998117999118000118001118002118003118004118005118006118007118008118009118010118011118012118013118014118015118016118017118018118019118020118021118022118023118024118025118026118027118028118029118030118031118032118033118034118035118036118037118038118039118040118041118042118043118044118045118046118047118048118049118050118051118052118053118054118055118056118057118058118059118060118061118062118063118064118065118066118067118068118069118070118071118072118073118074118075118076118077118078118079118080118081118082118083118084118085118086118087118088118089118090118091118092118093118094118095118096118097118098118099118100118101118102118103118104118105118106118107118108118109118110118111118112118113118114118115118116118117118118118119118120118121118122118123118124118125118126118127118128118129118130118131118132118133118134118135118136118137118138118139118140118141118142118143118144118145118146118147118148118149118150118151118152118153118154118155118156118157118158118159118160118161118162118163118164118165118166118167118168118169118170118171118172118173118174118175118176118177118178118179118180118181118182118183118184118185118186118187118188118189118190118191118192118193118194118195118196118197118198118199118200118201118202118203118204118205118206118207118208118209118210118211118212118213118214118215118216118217118218118219118220118221118222118223118224118225118226118227118228118229118230118231118232118233118234118235118236118237118238118239118240118241118242118243118244118245118246118247118248118249118250118251118252118253118254118255118256118257118258118259118260118261118262118263118264118265118266118267118268118269118270118271118272118273118274118275118276118277118278118279118280118281118282118283118284118285118286118287118288118289118290118291118292118293118294118295118296118297118298118299118300118301118302118303118304118305118306118307118308118309118310118311118312118313118314118315118316118317118318118319118320118321118322118323118324118325118326118327118328118329118330118331118332118333118334118335118336118337118338118339118340118341118342118343118344118345118346118347118348118349118350118351118352118353118354118355118356118357118358118359118360118361118362118363118364118365118366118367118368118369118370118371118372118373118374118375118376118377118378118379118380118381118382118383118384118385118386118387118388118389118390118391118392118393118394118395118396118397118398118399118400118401118402118403118404118405118406118407118408118409118410118411118412118413118414118415118416118417118418118419118420118421118422118423118424118425118426118427118428118429118430118431118432118433118434118435118436118437118438118439118440118441118442118443118444118445118446118447118448118449118450118451118452118453118454118455118456118457118458118459118460118461118462118463118464118465118466118467118468118469118470118471118472118473118474118475118476118477118478118479118480118481118482118483118484118485118486118487118488118489118490118491118492118493118494118495118496118497118498118499118500118501118502118503118504118505118506118507118508118509118510118511118512118513118514118515118516118517118518118519118520118521118522118523118524118525118526118527118528118529118530118531118532118533118534118535118536118537118538118539118540118541118542118543118544118545118546118547118548118549118550118551118552118553118554118555118556118557118558118559118560118561118562118563118564118565118566118567118568118569118570118571118572118573118574118575118576118577118578118579118580118581118582118583118584118585118586118587118588118589118590118591118592118593118594118595118596118597118598118599118600118601118602118603118604118605118606118607118608118609118610118611118612118613118614118615118616118617118618118619118620118621118622118623118624118625118626118627118628118629118630118631118632118633118634118635118636118637118638118639118640118641118642118643118644118645118646118647118648118649118650118651118652118653118654118655118656118657118658118659118660118661118662118663118664118665118666118667118668118669118670118671118672118673118674118675118676118677118678118679118680118681118682118683118684118685118686118687118688118689118690118691118692118693118694118695118696118697118698118699118700118701118702118703118704118705118706118707118708118709118710118711118712118713118714118715118716118717118718118719118720118721118722118723118724118725118726118727118728118729118730118731118732118733118734118735118736118737118738118739118740118741118742118743118744118745118746118747118748118749118750118751118752118753118754118755118756118757118758118759118760118761118762118763118764118765118766118767118768118769118770118771118772118773118774118775118776118777118778118779118780118781118782118783118784118785118786118787118788118789118790118791118792118793118794118795118796118797118798118799118800118801118802118803118804118805118806118807118808118809118810118811118812118813118814118815118816118817118818118819118820118821118822118823118824118825118826118827118828118829118830118831118832118833118834118835118836118837118838118839118840118841118842118843118844118845118846118847118848118849118850118851118852118853118854118855118856118857118858118859118860118861118862118863118864118865118866118867118868118869118870118871118872118873118874118875118876118877118878118879118880118881118882118883118884118885118886118887118888118889118890118891118892118893118894118895118896118897118898118899118900118901118902118903118904118905118906118907118908118909118910118911118912118913118914118915118916118917118918118919118920118921118922118923118924118925118926118927118928118929118930118931118932118933118934118935118936118937118938118939118940118941118942118943118944118945118946118947118948118949118950118951118952118953118954118955118956118957118958118959118960118961118962118963118964118965118966118967118968118969118970118971118972118973118974118975118976118977118978118979118980118981118982118983118984118985118986118987118988118989118990118991118992118993118994118995118996118997118998118999119000119001119002119003119004119005119006119007119008119009119010119011119012119013119014119015119016119017119018119019119020119021119022119023119024119025119026119027119028119029119030119031119032119033119034119035119036119037119038119039119040119041119042119043119044119045119046119047119048119049119050119051119052119053119054119055119056119057119058119059119060119061119062119063119064119065119066119067119068119069119070119071119072119073119074119075119076119077119078119079119080119081119082119083119084119085119086119087119088119089119090119091119092119093119094119095119096119097119098119099119100119101119102119103119104119105119106119107119108119109119110119111119112119113119114119115119116119117119118119119119120119121119122119123119124119125119126119127119128119129119130119131119132119133119134119135119136119137119138119139119140119141119142119143119144119145119146119147119148119149119150119151119152119153119154119155119156119157119158119159119160119161119162119163119164119165119166119167119168119169119170119171119172119173119174119175119176119177119178119179119180119181119182119183119184119185119186119187119188119189119190119191119192119193119194119195119196119197119198119199119200119201119202119203119204119205119206119207119208119209119210119211119212119213119214119215119216119217119218119219119220119221119222119223119224119225119226119227119228119229119230119231119232119233119234119235119236119237119238119239119240119241119242119243119244119245119246119247119248119249119250119251119252119253119254119255119256119257119258119259119260119261119262119263119264119265119266119267119268119269119270119271119272119273119274119275119276119277119278119279119280119281119282119283119284119285119286119287119288119289119290119291119292119293119294119295119296119297119298119299119300119301119302119303119304119305119306119307119308119309119310119311119312119313119314119315119316119317119318119319119320119321119322119323119324119325119326119327119328119329119330119331119332119333119334119335119336119337119338119339119340119341119342119343119344119345119346119347119348119349119350119351119352119353119354119355119356119357119358119359119360119361119362119363119364119365119366119367119368119369119370119371119372119373119374119375119376119377119378119379119380119381119382119383119384119385119386119387119388119389119390119391119392119393119394119395119396119397119398119399119400119401119402119403119404119405119406119407119408119409119410119411119412119413119414119415119416119417119418119419119420119421119422119423119424119425119426119427119428119429119430119431119432119433119434119435119436119437119438119439119440119441119442119443119444119445119446119447119448119449119450119451119452119453119454119455119456119457119458119459119460119461119462119463119464119465119466119467119468119469119470119471119472119473119474119475119476119477119478119479119480119481119482119483119484119485119486119487119488119489119490119491119492119493119494119495119496119497119498119499119500119501119502119503119504119505119506119507119508119509119510119511119512119513119514119515119516119517119518119519119520119521119522119523119524119525119526119527119528119529119530119531119532119533119534119535119536119537119538119539119540119541119542119543119544119545119546119547119548119549119550119551119552119553119554119555119556119557119558119559119560119561119562119563119564119565119566119567119568119569119570119571119572119573119574119575119576119577119578119579119580119581119582119583119584119585119586119587119588119589119590119591119592119593119594119595119596119597119598119599119600119601119602119603119604119605119606119607119608119609119610119611119612119613119614119615119616119617119618119619119620119621119622119623119624119625119626119627119628119629119630119631119632119633119634119635119636119637119638119639119640119641119642119643119644119645119646119647119648119649119650119651119652119653119654119655119656119657119658119659119660119661119662119663119664119665119666119667119668119669119670119671119672119673119674119675119676119677119678119679119680119681119682119683119684119685119686119687119688119689119690119691119692119693119694119695119696119697119698119699119700119701119702119703119704119705119706119707119708119709119710119711119712119713119714119715119716119717119718119719119720119721119722119723119724119725119726119727119728119729119730119731119732119733119734119735119736119737119738119739119740119741119742119743119744119745119746119747119748119749119750119751119752119753119754119755119756119757119758119759119760119761119762119763119764119765119766119767119768119769119770119771119772119773119774119775119776119777119778119779119780119781119782119783119784119785119786119787119788119789119790119791119792119793119794119795119796119797119798119799119800119801119802119803119804119805119806119807119808119809119810119811119812119813119814119815119816119817119818119819119820119821119822119823119824119825119826119827119828119829119830119831119832119833119834119835119836119837119838119839119840119841119842119843119844119845119846119847119848119849119850119851119852119853119854119855119856119857119858119859119860119861119862119863119864119865119866119867119868119869119870119871119872119873119874119875119876119877119878119879119880119881119882119883119884119885119886119887119888119889119890119891119892119893119894119895119896119897119898119899119900119901119902119903119904119905119906119907119908119909119910119911119912119913119914119915119916119917119918119919119920119921119922119923119924119925119926119927119928119929119930119931119932119933119934119935119936119937119938119939119940119941119942119943119944119945119946119947119948119949119950119951119952119953119954119955119956119957119958119959119960119961119962119963119964119965119966119967119968119969119970119971119972119973119974119975119976119977119978119979119980119981119982119983119984119985119986119987119988119989119990119991119992119993119994119995119996119997119998119999120000120001120002120003120004120005120006120007120008120009120010120011120012120013120014120015120016120017120018120019120020120021120022120023120024120025120026120027120028120029120030120031120032120033120034120035120036120037120038120039120040120041120042120043120044120045120046120047120048120049120050120051120052120053120054120055120056120057120058120059120060120061120062120063120064120065120066120067120068120069120070120071120072120073120074120075120076120077120078120079120080120081120082120083120084120085120086120087120088120089120090120091120092120093120094120095120096120097120098120099120100120101120102120103120104120105120106120107120108120109120110120111120112120113120114120115120116120117120118120119120120120121120122120123120124120125120126120127120128120129120130120131120132120133120134120135120136120137120138120139120140120141120142120143120144120145120146120147120148120149120150120151120152120153120154120155120156120157120158120159120160120161120162120163120164120165120166120167120168120169120170120171120172120173120174120175120176120177120178120179120180120181120182120183120184120185120186120187120188120189120190120191120192120193120194120195120196120197120198120199120200120201120202120203120204120205120206120207120208120209120210120211120212120213120214120215120216120217120218120219120220120221120222120223120224120225120226120227120228120229120230120231120232120233120234120235120236120237120238120239120240120241120242120243120244120245120246120247120248120249120250120251120252120253120254120255120256120257120258120259120260120261120262120263120264120265120266120267120268120269120270120271120272120273120274120275120276120277120278120279120280120281120282120283120284120285120286120287120288120289120290120291120292120293120294120295120296120297120298120299120300120301120302120303120304120305120306120307120308120309120310120311120312120313120314120315120316120317120318120319120320120321120322120323120324120325120326120327120328120329120330120331120332120333120334120335120336120337120338120339120340120341120342120343120344120345120346120347120348120349120350120351120352120353120354120355120356120357120358120359120360120361120362120363120364120365120366120367120368120369120370120371120372120373120374120375120376120377120378120379120380120381120382120383120384120385120386120387120388120389120390120391120392120393120394120395120396120397120398120399120400120401120402120403120404120405120406120407120408120409120410120411120412120413120414120415120416120417120418120419120420120421120422120423120424120425120426120427120428120429120430120431120432120433120434120435120436120437120438120439120440120441120442120443120444120445120446120447120448120449120450120451120452120453120454120455120456120457120458120459120460120461120462120463120464120465120466120467120468120469120470120471120472120473120474120475120476120477120478120479120480120481120482120483120484120485120486120487120488120489120490120491120492120493120494120495120496120497120498120499120500120501120502120503120504120505120506120507120508120509120510120511120512120513120514120515120516120517120518120519120520120521120522120523120524120525120526120527120528120529120530120531120532120533120534120535120536120537120538120539120540120541120542120543120544120545120546120547120548120549120550120551120552120553120554120555120556120557120558120559120560120561120562120563120564120565120566120567120568120569120570120571120572120573120574120575120576120577120578120579120580120581120582120583120584120585120586120587120588120589120590120591120592120593120594120595120596120597120598120599120600120601120602120603120604120605120606120607120608120609120610120611120612120613120614120615120616120617120618120619120620120621120622120623120624120625120626120627120628120629120630120631120632120633120634120635120636120637120638120639120640120641120642120643120644120645120646120647120648120649120650120651120652120653120654120655120656120657120658120659120660120661120662120663120664120665120666120667120668120669120670120671120672120673120674120675120676120677120678120679120680120681120682120683120684120685120686120687120688120689120690120691120692120693120694120695120696120697120698120699120700120701120702120703120704120705120706120707120708120709120710120711120712120713120714120715120716120717120718120719120720120721120722120723120724120725120726120727120728120729120730120731120732120733120734120735120736120737120738120739120740120741120742120743120744120745120746120747120748120749120750120751120752120753120754120755120756120757120758120759120760120761120762120763120764120765120766120767120768120769120770120771120772120773120774120775120776120777120778120779120780120781120782120783120784120785120786120787120788120789120790120791120792120793120794120795120796120797120798120799120800120801120802120803120804120805120806120807120808120809120810120811120812120813120814120815120816120817120818120819120820120821120822120823120824120825120826120827120828120829120830120831120832120833120834120835120836120837120838120839120840120841120842120843120844120845120846120847120848120849120850120851120852120853120854120855120856120857120858120859120860120861120862120863120864120865120866120867120868120869120870120871120872120873120874120875120876120877120878120879120880120881120882120883120884120885120886120887120888120889120890120891120892120893120894120895120896120897120898120899120900120901120902120903120904120905120906120907120908120909120910120911120912120913120914120915120916120917120918120919120920120921120922120923120924120925120926120927120928120929120930120931120932120933120934120935120936120937120938120939120940120941120942120943120944120945120946120947120948120949120950120951120952120953120954120955120956120957120958120959120960120961120962120963120964120965120966120967120968120969120970120971120972120973120974120975120976120977120978120979120980120981120982120983120984120985120986120987120988120989120990120991120992120993120994120995120996120997120998120999121000121001121002121003121004121005121006121007121008121009121010121011121012121013121014121015121016121017121018121019121020121021121022121023121024121025121026121027121028121029121030121031121032121033121034121035121036121037121038121039121040121041121042121043121044121045121046121047121048121049121050121051121052121053121054121055121056121057121058121059121060121061121062121063121064121065121066121067121068121069121070121071121072121073121074121075121076121077121078121079121080121081121082121083121084121085121086121087121088121089121090121091121092121093121094121095121096121097121098121099121100121101121102121103121104121105121106121107121108121109121110121111121112121113121114121115121116121117121118121119121120121121121122121123121124121125121126121127121128121129121130121131121132121133121134121135121136121137121138121139121140121141121142121143121144121145121146121147121148121149121150121151121152121153121154121155121156121157121158121159121160121161121162121163121164121165121166121167121168121169121170121171121172121173121174121175121176121177121178121179121180121181121182121183121184121185121186121187121188121189121190121191121192121193121194121195121196121197121198121199121200121201121202121203121204121205121206121207121208121209121210121211121212121213121214121215121216121217121218121219121220121221121222121223121224121225121226121227121228121229121230121231121232121233121234121235121236121237121238121239121240121241121242121243121244121245121246121247121248121249121250121251121252121253121254121255121256121257121258121259121260121261121262121263121264121265121266121267121268121269121270121271121272121273121274121275121276121277121278121279121280121281121282121283121284121285121286121287121288121289121290121291121292121293121294121295121296121297121298121299121300121301121302121303121304121305121306121307121308121309121310121311121312121313121314121315121316121317121318121319121320121321121322121323121324121325121326121327121328121329121330121331121332121333121334121335121336121337121338121339121340121341121342121343121344121345121346121347121348121349121350121351121352121353121354121355121356121357121358121359121360121361121362121363121364121365121366121367121368121369121370121371121372121373121374121375121376121377121378121379121380121381121382121383121384121385121386121387121388121389121390121391121392121393121394121395121396121397121398121399121400121401121402121403121404121405121406121407121408121409121410121411121412121413121414121415121416121417121418121419121420121421121422121423121424121425121426121427121428121429121430121431121432121433121434121435121436121437121438121439121440121441121442121443121444121445121446121447121448121449121450121451121452121453121454121455121456121457121458121459121460121461121462121463121464121465121466121467121468121469121470121471121472121473121474121475121476121477121478121479121480121481121482121483121484121485121486121487121488121489121490121491121492121493121494121495121496121497121498121499121500121501121502121503121504121505121506121507121508121509121510121511121512121513121514121515121516121517121518121519121520121521121522121523121524121525121526121527121528121529121530121531121532121533121534121535121536121537121538121539121540121541121542121543121544121545121546121547121548121549121550121551121552121553121554121555121556121557121558121559121560121561121562121563121564121565121566121567121568121569121570121571121572121573121574121575121576121577121578121579121580121581121582121583121584121585121586121587121588121589121590121591121592121593121594121595121596121597121598121599121600121601121602121603121604121605121606121607121608121609121610121611121612121613121614121615121616121617121618121619121620121621121622121623121624121625121626121627121628121629121630121631121632121633121634121635121636121637121638121639121640121641121642121643121644121645121646121647121648121649121650121651121652121653121654121655121656121657121658121659121660121661121662121663121664121665121666121667121668121669121670121671121672121673121674121675121676121677121678121679121680121681121682121683121684121685121686121687121688121689121690121691121692121693121694121695121696121697121698121699121700121701121702121703121704121705121706121707
  1. /******************************************************************
  2. *
  3. * ezGPIO_fullMux controller C MACRO generated by ezchip
  4. *
  5. ******************************************************************/
  6. #ifndef _EZGPIO_FULLMUX_MACRO_H_
  7. #define _EZGPIO_FULLMUX_MACRO_H_
  8. //#define EZGPIO_FULLMUX_BASE_ADDR 0x0
  9. #define gpioen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x0
  10. #define gpio_0_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x50
  11. #define gpio_0_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x54
  12. #define gpio_1_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x58
  13. #define gpio_1_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x5C
  14. #define gpio_2_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x60
  15. #define gpio_2_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x64
  16. #define gpio_3_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x68
  17. #define gpio_3_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x6C
  18. #define gpio_4_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x70
  19. #define gpio_4_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x74
  20. #define gpio_5_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x78
  21. #define gpio_5_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x7C
  22. #define gpio_6_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x80
  23. #define gpio_6_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x84
  24. #define gpio_7_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x88
  25. #define gpio_7_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x8C
  26. #define gpio_8_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x90
  27. #define gpio_8_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x94
  28. #define gpio_9_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x98
  29. #define gpio_9_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x9C
  30. #define gpio_10_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA0
  31. #define gpio_10_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA4
  32. #define gpio_11_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xA8
  33. #define gpio_11_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xAC
  34. #define gpio_12_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB0
  35. #define gpio_12_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB4
  36. #define gpio_13_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xB8
  37. #define gpio_13_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xBC
  38. #define gpio_14_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC0
  39. #define gpio_14_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC4
  40. #define gpio_15_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xC8
  41. #define gpio_15_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xCC
  42. #define gpio_16_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD0
  43. #define gpio_16_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD4
  44. #define gpio_17_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xD8
  45. #define gpio_17_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xDC
  46. #define gpio_18_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE0
  47. #define gpio_18_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE4
  48. #define gpio_19_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xE8
  49. #define gpio_19_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xEC
  50. #define gpio_20_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF0
  51. #define gpio_20_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF4
  52. #define gpio_21_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xF8
  53. #define gpio_21_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0xFC
  54. #define gpio_22_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x100
  55. #define gpio_22_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x104
  56. #define gpio_23_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x108
  57. #define gpio_23_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x10C
  58. #define gpio_24_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x110
  59. #define gpio_24_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x114
  60. #define gpio_25_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x118
  61. #define gpio_25_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x11C
  62. #define gpio_26_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x120
  63. #define gpio_26_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x124
  64. #define gpio_27_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x128
  65. #define gpio_27_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x12C
  66. #define gpio_28_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x130
  67. #define gpio_28_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x134
  68. #define gpio_29_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x138
  69. #define gpio_29_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x13C
  70. #define gpio_30_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x140
  71. #define gpio_30_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x144
  72. #define gpio_31_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x148
  73. #define gpio_31_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x14C
  74. #define gpio_32_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x150
  75. #define gpio_32_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x154
  76. #define gpio_33_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x158
  77. #define gpio_33_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x15C
  78. #define gpio_34_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x160
  79. #define gpio_34_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x164
  80. #define gpio_35_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x168
  81. #define gpio_35_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x16C
  82. #define gpio_36_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x170
  83. #define gpio_36_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x174
  84. #define gpio_37_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x178
  85. #define gpio_37_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x17C
  86. #define gpio_38_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x180
  87. #define gpio_38_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x184
  88. #define gpio_39_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x188
  89. #define gpio_39_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x18C
  90. #define gpio_40_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x190
  91. #define gpio_40_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x194
  92. #define gpio_41_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x198
  93. #define gpio_41_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x19C
  94. #define gpio_42_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A0
  95. #define gpio_42_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A4
  96. #define gpio_43_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1A8
  97. #define gpio_43_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1AC
  98. #define gpio_44_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B0
  99. #define gpio_44_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B4
  100. #define gpio_45_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1B8
  101. #define gpio_45_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1BC
  102. #define gpio_46_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C0
  103. #define gpio_46_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C4
  104. #define gpio_47_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1C8
  105. #define gpio_47_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1CC
  106. #define gpio_48_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D0
  107. #define gpio_48_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D4
  108. #define gpio_49_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1D8
  109. #define gpio_49_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1DC
  110. #define gpio_50_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E0
  111. #define gpio_50_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E4
  112. #define gpio_51_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1E8
  113. #define gpio_51_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1EC
  114. #define gpio_52_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F0
  115. #define gpio_52_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F4
  116. #define gpio_53_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1F8
  117. #define gpio_53_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x1FC
  118. #define gpio_54_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x200
  119. #define gpio_54_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x204
  120. #define gpio_55_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x208
  121. #define gpio_55_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x20C
  122. #define gpio_56_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x210
  123. #define gpio_56_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x214
  124. #define gpio_57_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x218
  125. #define gpio_57_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x21C
  126. #define gpio_58_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x220
  127. #define gpio_58_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x224
  128. #define gpio_59_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x228
  129. #define gpio_59_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x22C
  130. #define gpio_60_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x230
  131. #define gpio_60_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x234
  132. #define gpio_61_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x238
  133. #define gpio_61_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x23C
  134. #define gpio_62_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x240
  135. #define gpio_62_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x244
  136. #define gpio_63_dout_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x248
  137. #define gpio_63_doen_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x24C
  138. #define gpio_cpu_jtag_tck_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x250
  139. #define gpio_cpu_jtag_tdi_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x254
  140. #define gpio_cpu_jtag_tms_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x258
  141. #define gpio_cpu_jtag_trst_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x25C
  142. #define gpio_dmic_sdin_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x260
  143. #define gpio_dmic_sdin_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x264
  144. #define gpio_dsp_JTCK_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x268
  145. #define gpio_dsp_JTDI_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x26C
  146. #define gpio_dsp_JTMS_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x270
  147. #define gpio_dsp_TRST_pad_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x274
  148. #define gpio_i2c0_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x278
  149. #define gpio_i2c0_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x27C
  150. #define gpio_i2c1_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x280
  151. #define gpio_i2c1_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x284
  152. #define gpio_i2c2_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x288
  153. #define gpio_i2c2_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x28C
  154. #define gpio_i2c3_pad_sck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x290
  155. #define gpio_i2c3_pad_sda_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x294
  156. #define gpio_i2srx_bclk_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x298
  157. #define gpio_i2srx_lrck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x29C
  158. #define gpio_i2srx_sdin_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A0
  159. #define gpio_i2srx_sdin_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A4
  160. #define gpio_i2srx_sdin_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2A8
  161. #define gpio_i2stx_bclk_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2AC
  162. #define gpio_i2stx_lrck_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B0
  163. #define gpio_sdio0_pad_card_detect_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B4
  164. #define gpio_sdio0_pad_card_write_prt_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2B8
  165. #define gpio_sdio0_pad_ccmd_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2BC
  166. #define gpio_sdio0_pad_cdata_in_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C0
  167. #define gpio_sdio0_pad_cdata_in_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C4
  168. #define gpio_sdio0_pad_cdata_in_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2C8
  169. #define gpio_sdio0_pad_cdata_in_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2CC
  170. #define gpio_sdio0_pad_cdata_in_bit4_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D0
  171. #define gpio_sdio0_pad_cdata_in_bit5_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D4
  172. #define gpio_sdio0_pad_cdata_in_bit6_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2D8
  173. #define gpio_sdio0_pad_cdata_in_bit7_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2DC
  174. #define gpio_sdio1_pad_card_detect_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E0
  175. #define gpio_sdio1_pad_card_write_prt_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E4
  176. #define gpio_sdio1_pad_ccmd_in_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2E8
  177. #define gpio_sdio1_pad_cdata_in_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2EC
  178. #define gpio_sdio1_pad_cdata_in_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F0
  179. #define gpio_sdio1_pad_cdata_in_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F4
  180. #define gpio_sdio1_pad_cdata_in_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2F8
  181. #define gpio_sdio1_pad_cdata_in_bit4_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x2FC
  182. #define gpio_sdio1_pad_cdata_in_bit5_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x300
  183. #define gpio_sdio1_pad_cdata_in_bit6_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x304
  184. #define gpio_sdio1_pad_cdata_in_bit7_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x308
  185. #define gpio_spdif_rx_sdin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x30C
  186. #define gpio_spi0_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x310
  187. #define gpio_spi0_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x314
  188. #define gpio_spi1_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x318
  189. #define gpio_spi1_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x31C
  190. #define gpio_spi2_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x320
  191. #define gpio_spi2_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x324
  192. #define gpio_spi2ahb_pad_rxd_bit0_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x328
  193. #define gpio_spi2ahb_pad_rxd_bit1_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x32C
  194. #define gpio_spi2ahb_pad_rxd_bit2_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x330
  195. #define gpio_spi2ahb_pad_rxd_bit3_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x334
  196. #define gpio_spi2ahb_pad_ss_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x338
  197. #define gpio_spi2ahb_slv_sclkin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x33C
  198. #define gpio_spi3_pad_rxd_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x340
  199. #define gpio_spi3_pad_ss_in_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x344
  200. #define gpio_uart0_pad_ctsn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x348
  201. #define gpio_uart0_pad_dcdn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x34C
  202. #define gpio_uart0_pad_dsrn_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x350
  203. #define gpio_uart0_pad_rin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x354
  204. #define gpio_uart0_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x358
  205. #define gpio_uart1_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x35C
  206. #define gpio_uart2_pad_cts_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x360
  207. #define gpio_uart2_pad_dcd_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x364
  208. #define gpio_uart2_pad_dsr_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x368
  209. #define gpio_uart2_pad_ri_n_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x36C
  210. #define gpio_uart2_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x370
  211. #define gpio_uart3_pad_sin_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x374
  212. #define gpio_usb_over_current_REG_ADDR EZGPIO_FULLMUX_BASE_ADDR + 0x378
  213. #define SET_GPIO_EN { \
  214. uint32_t _ezchip_macro_read_value_=MA_INW(gpioen_REG_ADDR); \
  215. _ezchip_macro_read_value_ &= ~(0x1); \
  216. _ezchip_macro_read_value_ |= (0x1&0x1); \
  217. MA_OUTW(gpioen_REG_ADDR,_ezchip_macro_read_value_); \
  218. }
  219. #define SET_GPIO_0_dout_reverse_(en) { \
  220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  221. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  222. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  223. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  224. }
  225. #define SET_GPIO_0_dout_LOW { \
  226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  227. _ezchip_macro_read_value_ &= ~(0xFF); \
  228. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  229. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  230. }
  231. #define SET_GPIO_0_dout_HIGH { \
  232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  233. _ezchip_macro_read_value_ &= ~(0xFF); \
  234. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  235. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  236. }
  237. #define SET_GPIO_0_dout_clk_gmac_tophyref { \
  238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  239. _ezchip_macro_read_value_ &= ~(0xFF); \
  240. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  241. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  242. }
  243. #define SET_GPIO_0_dout_cpu_jtag_tdo { \
  244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  245. _ezchip_macro_read_value_ &= ~(0xFF); \
  246. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  247. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  248. }
  249. #define SET_GPIO_0_dout_cpu_jtag_tdo_oen { \
  250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  251. _ezchip_macro_read_value_ &= ~(0xFF); \
  252. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  253. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  254. }
  255. #define SET_GPIO_0_dout_dmic_clk_out { \
  256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  257. _ezchip_macro_read_value_ &= ~(0xFF); \
  258. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  259. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  260. }
  261. #define SET_GPIO_0_dout_dsp_JTDOEn_pad { \
  262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  263. _ezchip_macro_read_value_ &= ~(0xFF); \
  264. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  265. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  266. }
  267. #define SET_GPIO_0_dout_dsp_JTDO_pad { \
  268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  269. _ezchip_macro_read_value_ &= ~(0xFF); \
  270. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  271. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  272. }
  273. #define SET_GPIO_0_dout_i2c0_pad_sck_oe { \
  274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  275. _ezchip_macro_read_value_ &= ~(0xFF); \
  276. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  277. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  278. }
  279. #define SET_GPIO_0_dout_i2c0_pad_sda_oe { \
  280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  281. _ezchip_macro_read_value_ &= ~(0xFF); \
  282. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  283. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  284. }
  285. #define SET_GPIO_0_dout_i2c1_pad_sck_oe { \
  286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  287. _ezchip_macro_read_value_ &= ~(0xFF); \
  288. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  289. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  290. }
  291. #define SET_GPIO_0_dout_i2c1_pad_sda_oe { \
  292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  293. _ezchip_macro_read_value_ &= ~(0xFF); \
  294. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  295. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  296. }
  297. #define SET_GPIO_0_dout_i2c2_pad_sck_oe { \
  298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  299. _ezchip_macro_read_value_ &= ~(0xFF); \
  300. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  301. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  302. }
  303. #define SET_GPIO_0_dout_i2c2_pad_sda_oe { \
  304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  305. _ezchip_macro_read_value_ &= ~(0xFF); \
  306. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  307. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  308. }
  309. #define SET_GPIO_0_dout_i2c3_pad_sck_oe { \
  310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  311. _ezchip_macro_read_value_ &= ~(0xFF); \
  312. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  313. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  314. }
  315. #define SET_GPIO_0_dout_i2c3_pad_sda_oe { \
  316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  317. _ezchip_macro_read_value_ &= ~(0xFF); \
  318. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  319. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  320. }
  321. #define SET_GPIO_0_dout_i2srx_bclk_out { \
  322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  323. _ezchip_macro_read_value_ &= ~(0xFF); \
  324. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  325. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  326. }
  327. #define SET_GPIO_0_dout_i2srx_bclk_out_oen { \
  328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  329. _ezchip_macro_read_value_ &= ~(0xFF); \
  330. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  331. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  332. }
  333. #define SET_GPIO_0_dout_i2srx_lrck_out { \
  334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  335. _ezchip_macro_read_value_ &= ~(0xFF); \
  336. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  337. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  338. }
  339. #define SET_GPIO_0_dout_i2srx_lrck_out_oen { \
  340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  341. _ezchip_macro_read_value_ &= ~(0xFF); \
  342. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  343. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  344. }
  345. #define SET_GPIO_0_dout_i2srx_mclk_out { \
  346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  347. _ezchip_macro_read_value_ &= ~(0xFF); \
  348. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  349. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  350. }
  351. #define SET_GPIO_0_dout_i2stx_bclk_out { \
  352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  353. _ezchip_macro_read_value_ &= ~(0xFF); \
  354. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  355. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  356. }
  357. #define SET_GPIO_0_dout_i2stx_bclk_out_oen { \
  358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  359. _ezchip_macro_read_value_ &= ~(0xFF); \
  360. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  361. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  362. }
  363. #define SET_GPIO_0_dout_i2stx_lrck_out { \
  364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  365. _ezchip_macro_read_value_ &= ~(0xFF); \
  366. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  367. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  368. }
  369. #define SET_GPIO_0_dout_i2stx_lrckout_oen { \
  370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  371. _ezchip_macro_read_value_ &= ~(0xFF); \
  372. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  373. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  374. }
  375. #define SET_GPIO_0_dout_i2stx_mclk_out { \
  376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  377. _ezchip_macro_read_value_ &= ~(0xFF); \
  378. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  379. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  380. }
  381. #define SET_GPIO_0_dout_i2stx_sdout0 { \
  382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  383. _ezchip_macro_read_value_ &= ~(0xFF); \
  384. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  385. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  386. }
  387. #define SET_GPIO_0_dout_i2stx_sdout1 { \
  388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  389. _ezchip_macro_read_value_ &= ~(0xFF); \
  390. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  391. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  392. }
  393. #define SET_GPIO_0_dout_lcd_pad_csm_n { \
  394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  395. _ezchip_macro_read_value_ &= ~(0xFF); \
  396. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  397. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  398. }
  399. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit0 { \
  400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  401. _ezchip_macro_read_value_ &= ~(0xFF); \
  402. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  403. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  404. }
  405. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit1 { \
  406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  407. _ezchip_macro_read_value_ &= ~(0xFF); \
  408. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  409. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  410. }
  411. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit2 { \
  412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  413. _ezchip_macro_read_value_ &= ~(0xFF); \
  414. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  415. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  416. }
  417. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit3 { \
  418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  419. _ezchip_macro_read_value_ &= ~(0xFF); \
  420. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  421. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  422. }
  423. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit4 { \
  424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  425. _ezchip_macro_read_value_ &= ~(0xFF); \
  426. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  427. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  428. }
  429. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit5 { \
  430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  431. _ezchip_macro_read_value_ &= ~(0xFF); \
  432. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  433. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  434. }
  435. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit6 { \
  436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  437. _ezchip_macro_read_value_ &= ~(0xFF); \
  438. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  439. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  440. }
  441. #define SET_GPIO_0_dout_pwm_pad_oe_n_bit7 { \
  442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  443. _ezchip_macro_read_value_ &= ~(0xFF); \
  444. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  445. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  446. }
  447. #define SET_GPIO_0_dout_pwm_pad_out_bit0 { \
  448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  449. _ezchip_macro_read_value_ &= ~(0xFF); \
  450. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  451. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  452. }
  453. #define SET_GPIO_0_dout_pwm_pad_out_bit1 { \
  454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  455. _ezchip_macro_read_value_ &= ~(0xFF); \
  456. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  457. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  458. }
  459. #define SET_GPIO_0_dout_pwm_pad_out_bit2 { \
  460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  461. _ezchip_macro_read_value_ &= ~(0xFF); \
  462. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  463. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  464. }
  465. #define SET_GPIO_0_dout_pwm_pad_out_bit3 { \
  466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  467. _ezchip_macro_read_value_ &= ~(0xFF); \
  468. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  469. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  470. }
  471. #define SET_GPIO_0_dout_pwm_pad_out_bit4 { \
  472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  473. _ezchip_macro_read_value_ &= ~(0xFF); \
  474. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  475. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  476. }
  477. #define SET_GPIO_0_dout_pwm_pad_out_bit5 { \
  478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  479. _ezchip_macro_read_value_ &= ~(0xFF); \
  480. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  481. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  482. }
  483. #define SET_GPIO_0_dout_pwm_pad_out_bit6 { \
  484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  485. _ezchip_macro_read_value_ &= ~(0xFF); \
  486. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  487. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  488. }
  489. #define SET_GPIO_0_dout_pwm_pad_out_bit7 { \
  490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  491. _ezchip_macro_read_value_ &= ~(0xFF); \
  492. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  493. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  494. }
  495. #define SET_GPIO_0_dout_pwmdac_left_out { \
  496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  497. _ezchip_macro_read_value_ &= ~(0xFF); \
  498. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  499. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  500. }
  501. #define SET_GPIO_0_dout_pwmdac_right_out { \
  502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  503. _ezchip_macro_read_value_ &= ~(0xFF); \
  504. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  505. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  506. }
  507. #define SET_GPIO_0_dout_qspi_csn1_out { \
  508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  509. _ezchip_macro_read_value_ &= ~(0xFF); \
  510. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  511. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  512. }
  513. #define SET_GPIO_0_dout_qspi_csn2_out { \
  514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  515. _ezchip_macro_read_value_ &= ~(0xFF); \
  516. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  517. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  518. }
  519. #define SET_GPIO_0_dout_qspi_csn3_out { \
  520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  521. _ezchip_macro_read_value_ &= ~(0xFF); \
  522. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  523. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  524. }
  525. #define SET_GPIO_0_dout_register23_SCFG_cmsensor_rst0 { \
  526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  527. _ezchip_macro_read_value_ &= ~(0xFF); \
  528. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  529. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  530. }
  531. #define SET_GPIO_0_dout_register23_SCFG_cmsensor_rst1 { \
  532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  533. _ezchip_macro_read_value_ &= ~(0xFF); \
  534. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  535. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  536. }
  537. #define SET_GPIO_0_dout_register32_SCFG_gmac_phy_rstn { \
  538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  539. _ezchip_macro_read_value_ &= ~(0xFF); \
  540. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  541. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  542. }
  543. #define SET_GPIO_0_dout_sdio0_pad_card_power_en { \
  544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  545. _ezchip_macro_read_value_ &= ~(0xFF); \
  546. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  547. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  548. }
  549. #define SET_GPIO_0_dout_sdio0_pad_cclk_out { \
  550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  551. _ezchip_macro_read_value_ &= ~(0xFF); \
  552. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  553. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  554. }
  555. #define SET_GPIO_0_dout_sdio0_pad_ccmd_oe { \
  556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  557. _ezchip_macro_read_value_ &= ~(0xFF); \
  558. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  559. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  560. }
  561. #define SET_GPIO_0_dout_sdio0_pad_ccmd_out { \
  562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  563. _ezchip_macro_read_value_ &= ~(0xFF); \
  564. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  565. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  566. }
  567. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit0 { \
  568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  569. _ezchip_macro_read_value_ &= ~(0xFF); \
  570. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  571. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  572. }
  573. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit1 { \
  574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  575. _ezchip_macro_read_value_ &= ~(0xFF); \
  576. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  577. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  578. }
  579. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit2 { \
  580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  581. _ezchip_macro_read_value_ &= ~(0xFF); \
  582. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  583. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  584. }
  585. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit3 { \
  586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  587. _ezchip_macro_read_value_ &= ~(0xFF); \
  588. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  589. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  590. }
  591. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit4 { \
  592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  593. _ezchip_macro_read_value_ &= ~(0xFF); \
  594. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  595. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  596. }
  597. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit5 { \
  598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  599. _ezchip_macro_read_value_ &= ~(0xFF); \
  600. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  601. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  602. }
  603. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit6 { \
  604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  605. _ezchip_macro_read_value_ &= ~(0xFF); \
  606. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  607. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  608. }
  609. #define SET_GPIO_0_dout_sdio0_pad_cdata_oe_bit7 { \
  610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  611. _ezchip_macro_read_value_ &= ~(0xFF); \
  612. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  613. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  614. }
  615. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit0 { \
  616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  617. _ezchip_macro_read_value_ &= ~(0xFF); \
  618. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  619. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  620. }
  621. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit1 { \
  622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  623. _ezchip_macro_read_value_ &= ~(0xFF); \
  624. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  625. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  626. }
  627. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit2 { \
  628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  629. _ezchip_macro_read_value_ &= ~(0xFF); \
  630. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  631. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  632. }
  633. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit3 { \
  634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  635. _ezchip_macro_read_value_ &= ~(0xFF); \
  636. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  637. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  638. }
  639. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit4 { \
  640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  641. _ezchip_macro_read_value_ &= ~(0xFF); \
  642. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  643. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  644. }
  645. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit5 { \
  646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  647. _ezchip_macro_read_value_ &= ~(0xFF); \
  648. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  649. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  650. }
  651. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit6 { \
  652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  653. _ezchip_macro_read_value_ &= ~(0xFF); \
  654. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  655. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  656. }
  657. #define SET_GPIO_0_dout_sdio0_pad_cdata_out_bit7 { \
  658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  659. _ezchip_macro_read_value_ &= ~(0xFF); \
  660. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  661. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  662. }
  663. #define SET_GPIO_0_dout_sdio0_pad_rst_n { \
  664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  665. _ezchip_macro_read_value_ &= ~(0xFF); \
  666. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  667. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  668. }
  669. #define SET_GPIO_0_dout_sdio1_pad_card_power_en { \
  670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  671. _ezchip_macro_read_value_ &= ~(0xFF); \
  672. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  673. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  674. }
  675. #define SET_GPIO_0_dout_sdio1_pad_cclk_out { \
  676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  677. _ezchip_macro_read_value_ &= ~(0xFF); \
  678. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  679. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  680. }
  681. #define SET_GPIO_0_dout_sdio1_pad_ccmd_oe { \
  682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  683. _ezchip_macro_read_value_ &= ~(0xFF); \
  684. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  685. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  686. }
  687. #define SET_GPIO_0_dout_sdio1_pad_ccmd_out { \
  688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  689. _ezchip_macro_read_value_ &= ~(0xFF); \
  690. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  691. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  692. }
  693. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit0 { \
  694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  695. _ezchip_macro_read_value_ &= ~(0xFF); \
  696. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  697. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  698. }
  699. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit1 { \
  700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  701. _ezchip_macro_read_value_ &= ~(0xFF); \
  702. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  703. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  704. }
  705. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit2 { \
  706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  707. _ezchip_macro_read_value_ &= ~(0xFF); \
  708. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  709. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  710. }
  711. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit3 { \
  712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  713. _ezchip_macro_read_value_ &= ~(0xFF); \
  714. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  715. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  716. }
  717. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit4 { \
  718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  719. _ezchip_macro_read_value_ &= ~(0xFF); \
  720. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  721. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  722. }
  723. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit5 { \
  724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  725. _ezchip_macro_read_value_ &= ~(0xFF); \
  726. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  727. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  728. }
  729. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit6 { \
  730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  731. _ezchip_macro_read_value_ &= ~(0xFF); \
  732. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  733. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  734. }
  735. #define SET_GPIO_0_dout_sdio1_pad_cdata_oe_bit7 { \
  736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  737. _ezchip_macro_read_value_ &= ~(0xFF); \
  738. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  739. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  740. }
  741. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit0 { \
  742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  743. _ezchip_macro_read_value_ &= ~(0xFF); \
  744. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  745. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  746. }
  747. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit1 { \
  748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  749. _ezchip_macro_read_value_ &= ~(0xFF); \
  750. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  751. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  752. }
  753. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit2 { \
  754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  755. _ezchip_macro_read_value_ &= ~(0xFF); \
  756. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  757. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  758. }
  759. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit3 { \
  760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  761. _ezchip_macro_read_value_ &= ~(0xFF); \
  762. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  763. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  764. }
  765. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit4 { \
  766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  767. _ezchip_macro_read_value_ &= ~(0xFF); \
  768. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  769. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  770. }
  771. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit5 { \
  772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  773. _ezchip_macro_read_value_ &= ~(0xFF); \
  774. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  775. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  776. }
  777. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit6 { \
  778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  779. _ezchip_macro_read_value_ &= ~(0xFF); \
  780. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  781. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  782. }
  783. #define SET_GPIO_0_dout_sdio1_pad_cdata_out_bit7 { \
  784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  785. _ezchip_macro_read_value_ &= ~(0xFF); \
  786. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  787. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  788. }
  789. #define SET_GPIO_0_dout_sdio1_pad_rst_n { \
  790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  791. _ezchip_macro_read_value_ &= ~(0xFF); \
  792. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  793. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  794. }
  795. #define SET_GPIO_0_dout_spdif_tx_sdout { \
  796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  797. _ezchip_macro_read_value_ &= ~(0xFF); \
  798. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  799. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  800. }
  801. #define SET_GPIO_0_dout_spdif_tx_sdout_oen { \
  802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  803. _ezchip_macro_read_value_ &= ~(0xFF); \
  804. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  805. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  806. }
  807. #define SET_GPIO_0_dout_spi0_pad_oe_n { \
  808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  809. _ezchip_macro_read_value_ &= ~(0xFF); \
  810. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  811. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  812. }
  813. #define SET_GPIO_0_dout_spi0_pad_sck_out { \
  814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  815. _ezchip_macro_read_value_ &= ~(0xFF); \
  816. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  817. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  818. }
  819. #define SET_GPIO_0_dout_spi0_pad_ss_0_n { \
  820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  821. _ezchip_macro_read_value_ &= ~(0xFF); \
  822. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  823. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  824. }
  825. #define SET_GPIO_0_dout_spi0_pad_ss_1_n { \
  826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  827. _ezchip_macro_read_value_ &= ~(0xFF); \
  828. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  829. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  830. }
  831. #define SET_GPIO_0_dout_spi0_pad_txd { \
  832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  833. _ezchip_macro_read_value_ &= ~(0xFF); \
  834. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  835. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  836. }
  837. #define SET_GPIO_0_dout_spi1_pad_oe_n { \
  838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  839. _ezchip_macro_read_value_ &= ~(0xFF); \
  840. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  841. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  842. }
  843. #define SET_GPIO_0_dout_spi1_pad_sck_out { \
  844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  845. _ezchip_macro_read_value_ &= ~(0xFF); \
  846. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  847. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  848. }
  849. #define SET_GPIO_0_dout_spi1_pad_ss_0_n { \
  850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  851. _ezchip_macro_read_value_ &= ~(0xFF); \
  852. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  853. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  854. }
  855. #define SET_GPIO_0_dout_spi1_pad_ss_1_n { \
  856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  857. _ezchip_macro_read_value_ &= ~(0xFF); \
  858. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  859. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  860. }
  861. #define SET_GPIO_0_dout_spi1_pad_txd { \
  862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  863. _ezchip_macro_read_value_ &= ~(0xFF); \
  864. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  865. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  866. }
  867. #define SET_GPIO_0_dout_spi2_pad_oe_n { \
  868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  869. _ezchip_macro_read_value_ &= ~(0xFF); \
  870. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  871. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  872. }
  873. #define SET_GPIO_0_dout_spi2_pad_sck_out { \
  874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  875. _ezchip_macro_read_value_ &= ~(0xFF); \
  876. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  877. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  878. }
  879. #define SET_GPIO_0_dout_spi2_pad_ss_0_n { \
  880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  881. _ezchip_macro_read_value_ &= ~(0xFF); \
  882. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  883. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  884. }
  885. #define SET_GPIO_0_dout_spi2_pad_ss_1_n { \
  886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  887. _ezchip_macro_read_value_ &= ~(0xFF); \
  888. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  889. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  890. }
  891. #define SET_GPIO_0_dout_spi2_pad_txd { \
  892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  893. _ezchip_macro_read_value_ &= ~(0xFF); \
  894. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  895. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  896. }
  897. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit0 { \
  898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  899. _ezchip_macro_read_value_ &= ~(0xFF); \
  900. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  901. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  902. }
  903. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit1 { \
  904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  905. _ezchip_macro_read_value_ &= ~(0xFF); \
  906. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  907. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  908. }
  909. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit2 { \
  910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  911. _ezchip_macro_read_value_ &= ~(0xFF); \
  912. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  913. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  914. }
  915. #define SET_GPIO_0_dout_spi2ahb_pad_oe_n_bit3 { \
  916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  917. _ezchip_macro_read_value_ &= ~(0xFF); \
  918. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  919. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  920. }
  921. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit0 { \
  922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  923. _ezchip_macro_read_value_ &= ~(0xFF); \
  924. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  925. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  926. }
  927. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit1 { \
  928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  929. _ezchip_macro_read_value_ &= ~(0xFF); \
  930. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  931. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  932. }
  933. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit2 { \
  934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  935. _ezchip_macro_read_value_ &= ~(0xFF); \
  936. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  937. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  938. }
  939. #define SET_GPIO_0_dout_spi2ahb_pad_txd_bit3 { \
  940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  941. _ezchip_macro_read_value_ &= ~(0xFF); \
  942. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  943. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  944. }
  945. #define SET_GPIO_0_dout_spi3_pad_oe_n { \
  946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  947. _ezchip_macro_read_value_ &= ~(0xFF); \
  948. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  949. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  950. }
  951. #define SET_GPIO_0_dout_spi3_pad_sck_out { \
  952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  953. _ezchip_macro_read_value_ &= ~(0xFF); \
  954. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  955. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  956. }
  957. #define SET_GPIO_0_dout_spi3_pad_ss_0_n { \
  958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  959. _ezchip_macro_read_value_ &= ~(0xFF); \
  960. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  961. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  962. }
  963. #define SET_GPIO_0_dout_spi3_pad_ss_1_n { \
  964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  965. _ezchip_macro_read_value_ &= ~(0xFF); \
  966. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  967. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  968. }
  969. #define SET_GPIO_0_dout_spi3_pad_txd { \
  970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  971. _ezchip_macro_read_value_ &= ~(0xFF); \
  972. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  973. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  974. }
  975. #define SET_GPIO_0_dout_uart0_pad_dtrn { \
  976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  977. _ezchip_macro_read_value_ &= ~(0xFF); \
  978. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  979. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  980. }
  981. #define SET_GPIO_0_dout_uart0_pad_rtsn { \
  982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  983. _ezchip_macro_read_value_ &= ~(0xFF); \
  984. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  985. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  986. }
  987. #define SET_GPIO_0_dout_uart0_pad_sout { \
  988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  989. _ezchip_macro_read_value_ &= ~(0xFF); \
  990. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  991. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  992. }
  993. #define SET_GPIO_0_dout_uart1_pad_sout { \
  994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  995. _ezchip_macro_read_value_ &= ~(0xFF); \
  996. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  997. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  998. }
  999. #define SET_GPIO_0_dout_uart2_pad_dtr_n { \
  1000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1001. _ezchip_macro_read_value_ &= ~(0xFF); \
  1002. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  1003. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1004. }
  1005. #define SET_GPIO_0_dout_uart2_pad_rts_n { \
  1006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1007. _ezchip_macro_read_value_ &= ~(0xFF); \
  1008. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  1009. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1010. }
  1011. #define SET_GPIO_0_dout_uart2_pad_sout { \
  1012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1013. _ezchip_macro_read_value_ &= ~(0xFF); \
  1014. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  1015. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1016. }
  1017. #define SET_GPIO_0_dout_uart3_pad_sout { \
  1018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1019. _ezchip_macro_read_value_ &= ~(0xFF); \
  1020. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  1021. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1022. }
  1023. #define SET_GPIO_0_dout_usb_drv_bus { \
  1024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_dout_REG_ADDR); \
  1025. _ezchip_macro_read_value_ &= ~(0xFF); \
  1026. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  1027. MA_OUTW(gpio_0_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1028. }
  1029. #define SET_GPIO_0_doen_reverse_(en) { \
  1030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1031. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  1032. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  1033. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1034. }
  1035. #define SET_GPIO_0_doen_LOW { \
  1036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1037. _ezchip_macro_read_value_ &= ~(0xFF); \
  1038. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  1039. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1040. }
  1041. #define SET_GPIO_0_doen_HIGH { \
  1042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1043. _ezchip_macro_read_value_ &= ~(0xFF); \
  1044. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  1045. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1046. }
  1047. #define SET_GPIO_0_doen_clk_gmac_tophyref { \
  1048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1049. _ezchip_macro_read_value_ &= ~(0xFF); \
  1050. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  1051. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1052. }
  1053. #define SET_GPIO_0_doen_cpu_jtag_tdo { \
  1054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1055. _ezchip_macro_read_value_ &= ~(0xFF); \
  1056. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  1057. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1058. }
  1059. #define SET_GPIO_0_doen_cpu_jtag_tdo_oen { \
  1060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1061. _ezchip_macro_read_value_ &= ~(0xFF); \
  1062. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  1063. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1064. }
  1065. #define SET_GPIO_0_doen_dmic_clk_out { \
  1066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1067. _ezchip_macro_read_value_ &= ~(0xFF); \
  1068. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  1069. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1070. }
  1071. #define SET_GPIO_0_doen_dsp_JTDOEn_pad { \
  1072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1073. _ezchip_macro_read_value_ &= ~(0xFF); \
  1074. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  1075. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1076. }
  1077. #define SET_GPIO_0_doen_dsp_JTDO_pad { \
  1078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1079. _ezchip_macro_read_value_ &= ~(0xFF); \
  1080. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  1081. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1082. }
  1083. #define SET_GPIO_0_doen_i2c0_pad_sck_oe { \
  1084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1085. _ezchip_macro_read_value_ &= ~(0xFF); \
  1086. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  1087. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1088. }
  1089. #define SET_GPIO_0_doen_i2c0_pad_sda_oe { \
  1090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1091. _ezchip_macro_read_value_ &= ~(0xFF); \
  1092. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  1093. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1094. }
  1095. #define SET_GPIO_0_doen_i2c1_pad_sck_oe { \
  1096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1097. _ezchip_macro_read_value_ &= ~(0xFF); \
  1098. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  1099. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1100. }
  1101. #define SET_GPIO_0_doen_i2c1_pad_sda_oe { \
  1102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1103. _ezchip_macro_read_value_ &= ~(0xFF); \
  1104. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  1105. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1106. }
  1107. #define SET_GPIO_0_doen_i2c2_pad_sck_oe { \
  1108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1109. _ezchip_macro_read_value_ &= ~(0xFF); \
  1110. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  1111. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1112. }
  1113. #define SET_GPIO_0_doen_i2c2_pad_sda_oe { \
  1114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1115. _ezchip_macro_read_value_ &= ~(0xFF); \
  1116. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  1117. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1118. }
  1119. #define SET_GPIO_0_doen_i2c3_pad_sck_oe { \
  1120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1121. _ezchip_macro_read_value_ &= ~(0xFF); \
  1122. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  1123. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1124. }
  1125. #define SET_GPIO_0_doen_i2c3_pad_sda_oe { \
  1126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1127. _ezchip_macro_read_value_ &= ~(0xFF); \
  1128. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  1129. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1130. }
  1131. #define SET_GPIO_0_doen_i2srx_bclk_out { \
  1132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1133. _ezchip_macro_read_value_ &= ~(0xFF); \
  1134. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  1135. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1136. }
  1137. #define SET_GPIO_0_doen_i2srx_bclk_out_oen { \
  1138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1139. _ezchip_macro_read_value_ &= ~(0xFF); \
  1140. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  1141. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1142. }
  1143. #define SET_GPIO_0_doen_i2srx_lrck_out { \
  1144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1145. _ezchip_macro_read_value_ &= ~(0xFF); \
  1146. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  1147. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1148. }
  1149. #define SET_GPIO_0_doen_i2srx_lrck_out_oen { \
  1150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1151. _ezchip_macro_read_value_ &= ~(0xFF); \
  1152. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  1153. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1154. }
  1155. #define SET_GPIO_0_doen_i2srx_mclk_out { \
  1156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1157. _ezchip_macro_read_value_ &= ~(0xFF); \
  1158. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  1159. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1160. }
  1161. #define SET_GPIO_0_doen_i2stx_bclk_out { \
  1162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1163. _ezchip_macro_read_value_ &= ~(0xFF); \
  1164. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  1165. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1166. }
  1167. #define SET_GPIO_0_doen_i2stx_bclk_out_oen { \
  1168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1169. _ezchip_macro_read_value_ &= ~(0xFF); \
  1170. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  1171. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1172. }
  1173. #define SET_GPIO_0_doen_i2stx_lrck_out { \
  1174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1175. _ezchip_macro_read_value_ &= ~(0xFF); \
  1176. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  1177. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1178. }
  1179. #define SET_GPIO_0_doen_i2stx_lrckout_oen { \
  1180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1181. _ezchip_macro_read_value_ &= ~(0xFF); \
  1182. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  1183. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1184. }
  1185. #define SET_GPIO_0_doen_i2stx_mclk_out { \
  1186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1187. _ezchip_macro_read_value_ &= ~(0xFF); \
  1188. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  1189. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1190. }
  1191. #define SET_GPIO_0_doen_i2stx_sdout0 { \
  1192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1193. _ezchip_macro_read_value_ &= ~(0xFF); \
  1194. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  1195. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1196. }
  1197. #define SET_GPIO_0_doen_i2stx_sdout1 { \
  1198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1199. _ezchip_macro_read_value_ &= ~(0xFF); \
  1200. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  1201. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1202. }
  1203. #define SET_GPIO_0_doen_lcd_pad_csm_n { \
  1204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1205. _ezchip_macro_read_value_ &= ~(0xFF); \
  1206. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  1207. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1208. }
  1209. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit0 { \
  1210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1211. _ezchip_macro_read_value_ &= ~(0xFF); \
  1212. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  1213. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1214. }
  1215. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit1 { \
  1216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1217. _ezchip_macro_read_value_ &= ~(0xFF); \
  1218. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  1219. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1220. }
  1221. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit2 { \
  1222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1223. _ezchip_macro_read_value_ &= ~(0xFF); \
  1224. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  1225. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1226. }
  1227. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit3 { \
  1228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1229. _ezchip_macro_read_value_ &= ~(0xFF); \
  1230. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  1231. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1232. }
  1233. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit4 { \
  1234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1235. _ezchip_macro_read_value_ &= ~(0xFF); \
  1236. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  1237. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1238. }
  1239. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit5 { \
  1240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1241. _ezchip_macro_read_value_ &= ~(0xFF); \
  1242. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  1243. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1244. }
  1245. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit6 { \
  1246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1247. _ezchip_macro_read_value_ &= ~(0xFF); \
  1248. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  1249. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1250. }
  1251. #define SET_GPIO_0_doen_pwm_pad_oe_n_bit7 { \
  1252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1253. _ezchip_macro_read_value_ &= ~(0xFF); \
  1254. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  1255. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1256. }
  1257. #define SET_GPIO_0_doen_pwm_pad_out_bit0 { \
  1258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1259. _ezchip_macro_read_value_ &= ~(0xFF); \
  1260. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  1261. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1262. }
  1263. #define SET_GPIO_0_doen_pwm_pad_out_bit1 { \
  1264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1265. _ezchip_macro_read_value_ &= ~(0xFF); \
  1266. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  1267. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1268. }
  1269. #define SET_GPIO_0_doen_pwm_pad_out_bit2 { \
  1270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1271. _ezchip_macro_read_value_ &= ~(0xFF); \
  1272. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  1273. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1274. }
  1275. #define SET_GPIO_0_doen_pwm_pad_out_bit3 { \
  1276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1277. _ezchip_macro_read_value_ &= ~(0xFF); \
  1278. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  1279. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1280. }
  1281. #define SET_GPIO_0_doen_pwm_pad_out_bit4 { \
  1282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1283. _ezchip_macro_read_value_ &= ~(0xFF); \
  1284. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  1285. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1286. }
  1287. #define SET_GPIO_0_doen_pwm_pad_out_bit5 { \
  1288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1289. _ezchip_macro_read_value_ &= ~(0xFF); \
  1290. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  1291. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1292. }
  1293. #define SET_GPIO_0_doen_pwm_pad_out_bit6 { \
  1294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1295. _ezchip_macro_read_value_ &= ~(0xFF); \
  1296. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  1297. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1298. }
  1299. #define SET_GPIO_0_doen_pwm_pad_out_bit7 { \
  1300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1301. _ezchip_macro_read_value_ &= ~(0xFF); \
  1302. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  1303. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1304. }
  1305. #define SET_GPIO_0_doen_pwmdac_left_out { \
  1306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1307. _ezchip_macro_read_value_ &= ~(0xFF); \
  1308. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  1309. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1310. }
  1311. #define SET_GPIO_0_doen_pwmdac_right_out { \
  1312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1313. _ezchip_macro_read_value_ &= ~(0xFF); \
  1314. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  1315. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1316. }
  1317. #define SET_GPIO_0_doen_qspi_csn1_out { \
  1318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1319. _ezchip_macro_read_value_ &= ~(0xFF); \
  1320. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  1321. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1322. }
  1323. #define SET_GPIO_0_doen_qspi_csn2_out { \
  1324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1325. _ezchip_macro_read_value_ &= ~(0xFF); \
  1326. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  1327. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1328. }
  1329. #define SET_GPIO_0_doen_qspi_csn3_out { \
  1330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1331. _ezchip_macro_read_value_ &= ~(0xFF); \
  1332. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  1333. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1334. }
  1335. #define SET_GPIO_0_doen_register23_SCFG_cmsensor_rst0 { \
  1336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1337. _ezchip_macro_read_value_ &= ~(0xFF); \
  1338. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  1339. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1340. }
  1341. #define SET_GPIO_0_doen_register23_SCFG_cmsensor_rst1 { \
  1342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1343. _ezchip_macro_read_value_ &= ~(0xFF); \
  1344. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  1345. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1346. }
  1347. #define SET_GPIO_0_doen_register32_SCFG_gmac_phy_rstn { \
  1348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1349. _ezchip_macro_read_value_ &= ~(0xFF); \
  1350. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  1351. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1352. }
  1353. #define SET_GPIO_0_doen_sdio0_pad_card_power_en { \
  1354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1355. _ezchip_macro_read_value_ &= ~(0xFF); \
  1356. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  1357. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1358. }
  1359. #define SET_GPIO_0_doen_sdio0_pad_cclk_out { \
  1360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1361. _ezchip_macro_read_value_ &= ~(0xFF); \
  1362. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  1363. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1364. }
  1365. #define SET_GPIO_0_doen_sdio0_pad_ccmd_oe { \
  1366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1367. _ezchip_macro_read_value_ &= ~(0xFF); \
  1368. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  1369. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1370. }
  1371. #define SET_GPIO_0_doen_sdio0_pad_ccmd_out { \
  1372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1373. _ezchip_macro_read_value_ &= ~(0xFF); \
  1374. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  1375. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1376. }
  1377. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit0 { \
  1378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1379. _ezchip_macro_read_value_ &= ~(0xFF); \
  1380. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  1381. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1382. }
  1383. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit1 { \
  1384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1385. _ezchip_macro_read_value_ &= ~(0xFF); \
  1386. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  1387. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1388. }
  1389. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit2 { \
  1390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1391. _ezchip_macro_read_value_ &= ~(0xFF); \
  1392. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  1393. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1394. }
  1395. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit3 { \
  1396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1397. _ezchip_macro_read_value_ &= ~(0xFF); \
  1398. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  1399. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1400. }
  1401. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit4 { \
  1402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1403. _ezchip_macro_read_value_ &= ~(0xFF); \
  1404. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  1405. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1406. }
  1407. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit5 { \
  1408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1409. _ezchip_macro_read_value_ &= ~(0xFF); \
  1410. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  1411. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1412. }
  1413. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit6 { \
  1414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1415. _ezchip_macro_read_value_ &= ~(0xFF); \
  1416. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  1417. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1418. }
  1419. #define SET_GPIO_0_doen_sdio0_pad_cdata_oe_bit7 { \
  1420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1421. _ezchip_macro_read_value_ &= ~(0xFF); \
  1422. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  1423. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1424. }
  1425. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit0 { \
  1426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1427. _ezchip_macro_read_value_ &= ~(0xFF); \
  1428. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  1429. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1430. }
  1431. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit1 { \
  1432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1433. _ezchip_macro_read_value_ &= ~(0xFF); \
  1434. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  1435. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1436. }
  1437. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit2 { \
  1438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1439. _ezchip_macro_read_value_ &= ~(0xFF); \
  1440. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  1441. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1442. }
  1443. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit3 { \
  1444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1445. _ezchip_macro_read_value_ &= ~(0xFF); \
  1446. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  1447. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1448. }
  1449. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit4 { \
  1450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1451. _ezchip_macro_read_value_ &= ~(0xFF); \
  1452. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  1453. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1454. }
  1455. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit5 { \
  1456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1457. _ezchip_macro_read_value_ &= ~(0xFF); \
  1458. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  1459. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1460. }
  1461. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit6 { \
  1462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1463. _ezchip_macro_read_value_ &= ~(0xFF); \
  1464. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  1465. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1466. }
  1467. #define SET_GPIO_0_doen_sdio0_pad_cdata_out_bit7 { \
  1468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1469. _ezchip_macro_read_value_ &= ~(0xFF); \
  1470. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  1471. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1472. }
  1473. #define SET_GPIO_0_doen_sdio0_pad_rst_n { \
  1474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1475. _ezchip_macro_read_value_ &= ~(0xFF); \
  1476. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  1477. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1478. }
  1479. #define SET_GPIO_0_doen_sdio1_pad_card_power_en { \
  1480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1481. _ezchip_macro_read_value_ &= ~(0xFF); \
  1482. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  1483. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1484. }
  1485. #define SET_GPIO_0_doen_sdio1_pad_cclk_out { \
  1486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1487. _ezchip_macro_read_value_ &= ~(0xFF); \
  1488. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  1489. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1490. }
  1491. #define SET_GPIO_0_doen_sdio1_pad_ccmd_oe { \
  1492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1493. _ezchip_macro_read_value_ &= ~(0xFF); \
  1494. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  1495. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1496. }
  1497. #define SET_GPIO_0_doen_sdio1_pad_ccmd_out { \
  1498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1499. _ezchip_macro_read_value_ &= ~(0xFF); \
  1500. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  1501. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1502. }
  1503. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit0 { \
  1504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1505. _ezchip_macro_read_value_ &= ~(0xFF); \
  1506. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  1507. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1508. }
  1509. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit1 { \
  1510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1511. _ezchip_macro_read_value_ &= ~(0xFF); \
  1512. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  1513. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1514. }
  1515. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit2 { \
  1516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1517. _ezchip_macro_read_value_ &= ~(0xFF); \
  1518. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  1519. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1520. }
  1521. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit3 { \
  1522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1523. _ezchip_macro_read_value_ &= ~(0xFF); \
  1524. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  1525. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1526. }
  1527. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit4 { \
  1528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1529. _ezchip_macro_read_value_ &= ~(0xFF); \
  1530. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  1531. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1532. }
  1533. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit5 { \
  1534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1535. _ezchip_macro_read_value_ &= ~(0xFF); \
  1536. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  1537. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1538. }
  1539. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit6 { \
  1540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1541. _ezchip_macro_read_value_ &= ~(0xFF); \
  1542. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  1543. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1544. }
  1545. #define SET_GPIO_0_doen_sdio1_pad_cdata_oe_bit7 { \
  1546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1547. _ezchip_macro_read_value_ &= ~(0xFF); \
  1548. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  1549. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1550. }
  1551. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit0 { \
  1552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1553. _ezchip_macro_read_value_ &= ~(0xFF); \
  1554. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  1555. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1556. }
  1557. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit1 { \
  1558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1559. _ezchip_macro_read_value_ &= ~(0xFF); \
  1560. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  1561. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1562. }
  1563. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit2 { \
  1564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1565. _ezchip_macro_read_value_ &= ~(0xFF); \
  1566. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  1567. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1568. }
  1569. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit3 { \
  1570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1571. _ezchip_macro_read_value_ &= ~(0xFF); \
  1572. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  1573. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1574. }
  1575. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit4 { \
  1576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1577. _ezchip_macro_read_value_ &= ~(0xFF); \
  1578. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  1579. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1580. }
  1581. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit5 { \
  1582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1583. _ezchip_macro_read_value_ &= ~(0xFF); \
  1584. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  1585. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1586. }
  1587. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit6 { \
  1588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1589. _ezchip_macro_read_value_ &= ~(0xFF); \
  1590. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  1591. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1592. }
  1593. #define SET_GPIO_0_doen_sdio1_pad_cdata_out_bit7 { \
  1594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1595. _ezchip_macro_read_value_ &= ~(0xFF); \
  1596. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  1597. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1598. }
  1599. #define SET_GPIO_0_doen_sdio1_pad_rst_n { \
  1600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1601. _ezchip_macro_read_value_ &= ~(0xFF); \
  1602. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  1603. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1604. }
  1605. #define SET_GPIO_0_doen_spdif_tx_sdout { \
  1606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1607. _ezchip_macro_read_value_ &= ~(0xFF); \
  1608. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  1609. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1610. }
  1611. #define SET_GPIO_0_doen_spdif_tx_sdout_oen { \
  1612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1613. _ezchip_macro_read_value_ &= ~(0xFF); \
  1614. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  1615. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1616. }
  1617. #define SET_GPIO_0_doen_spi0_pad_oe_n { \
  1618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1619. _ezchip_macro_read_value_ &= ~(0xFF); \
  1620. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  1621. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1622. }
  1623. #define SET_GPIO_0_doen_spi0_pad_sck_out { \
  1624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1625. _ezchip_macro_read_value_ &= ~(0xFF); \
  1626. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  1627. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1628. }
  1629. #define SET_GPIO_0_doen_spi0_pad_ss_0_n { \
  1630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1631. _ezchip_macro_read_value_ &= ~(0xFF); \
  1632. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  1633. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1634. }
  1635. #define SET_GPIO_0_doen_spi0_pad_ss_1_n { \
  1636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1637. _ezchip_macro_read_value_ &= ~(0xFF); \
  1638. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  1639. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1640. }
  1641. #define SET_GPIO_0_doen_spi0_pad_txd { \
  1642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1643. _ezchip_macro_read_value_ &= ~(0xFF); \
  1644. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  1645. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1646. }
  1647. #define SET_GPIO_0_doen_spi1_pad_oe_n { \
  1648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1649. _ezchip_macro_read_value_ &= ~(0xFF); \
  1650. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  1651. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1652. }
  1653. #define SET_GPIO_0_doen_spi1_pad_sck_out { \
  1654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1655. _ezchip_macro_read_value_ &= ~(0xFF); \
  1656. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  1657. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1658. }
  1659. #define SET_GPIO_0_doen_spi1_pad_ss_0_n { \
  1660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1661. _ezchip_macro_read_value_ &= ~(0xFF); \
  1662. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  1663. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1664. }
  1665. #define SET_GPIO_0_doen_spi1_pad_ss_1_n { \
  1666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1667. _ezchip_macro_read_value_ &= ~(0xFF); \
  1668. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  1669. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1670. }
  1671. #define SET_GPIO_0_doen_spi1_pad_txd { \
  1672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1673. _ezchip_macro_read_value_ &= ~(0xFF); \
  1674. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  1675. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1676. }
  1677. #define SET_GPIO_0_doen_spi2_pad_oe_n { \
  1678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1679. _ezchip_macro_read_value_ &= ~(0xFF); \
  1680. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  1681. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1682. }
  1683. #define SET_GPIO_0_doen_spi2_pad_sck_out { \
  1684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1685. _ezchip_macro_read_value_ &= ~(0xFF); \
  1686. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  1687. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1688. }
  1689. #define SET_GPIO_0_doen_spi2_pad_ss_0_n { \
  1690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1691. _ezchip_macro_read_value_ &= ~(0xFF); \
  1692. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  1693. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1694. }
  1695. #define SET_GPIO_0_doen_spi2_pad_ss_1_n { \
  1696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1697. _ezchip_macro_read_value_ &= ~(0xFF); \
  1698. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  1699. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1700. }
  1701. #define SET_GPIO_0_doen_spi2_pad_txd { \
  1702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1703. _ezchip_macro_read_value_ &= ~(0xFF); \
  1704. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  1705. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1706. }
  1707. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit0 { \
  1708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1709. _ezchip_macro_read_value_ &= ~(0xFF); \
  1710. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  1711. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1712. }
  1713. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit1 { \
  1714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1715. _ezchip_macro_read_value_ &= ~(0xFF); \
  1716. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  1717. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1718. }
  1719. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit2 { \
  1720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1721. _ezchip_macro_read_value_ &= ~(0xFF); \
  1722. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  1723. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1724. }
  1725. #define SET_GPIO_0_doen_spi2ahb_pad_oe_n_bit3 { \
  1726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1727. _ezchip_macro_read_value_ &= ~(0xFF); \
  1728. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  1729. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1730. }
  1731. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit0 { \
  1732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1733. _ezchip_macro_read_value_ &= ~(0xFF); \
  1734. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  1735. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1736. }
  1737. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit1 { \
  1738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1739. _ezchip_macro_read_value_ &= ~(0xFF); \
  1740. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  1741. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1742. }
  1743. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit2 { \
  1744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1745. _ezchip_macro_read_value_ &= ~(0xFF); \
  1746. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  1747. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1748. }
  1749. #define SET_GPIO_0_doen_spi2ahb_pad_txd_bit3 { \
  1750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1751. _ezchip_macro_read_value_ &= ~(0xFF); \
  1752. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  1753. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1754. }
  1755. #define SET_GPIO_0_doen_spi3_pad_oe_n { \
  1756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1757. _ezchip_macro_read_value_ &= ~(0xFF); \
  1758. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  1759. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1760. }
  1761. #define SET_GPIO_0_doen_spi3_pad_sck_out { \
  1762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1763. _ezchip_macro_read_value_ &= ~(0xFF); \
  1764. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  1765. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1766. }
  1767. #define SET_GPIO_0_doen_spi3_pad_ss_0_n { \
  1768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1769. _ezchip_macro_read_value_ &= ~(0xFF); \
  1770. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  1771. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1772. }
  1773. #define SET_GPIO_0_doen_spi3_pad_ss_1_n { \
  1774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1775. _ezchip_macro_read_value_ &= ~(0xFF); \
  1776. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  1777. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1778. }
  1779. #define SET_GPIO_0_doen_spi3_pad_txd { \
  1780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1781. _ezchip_macro_read_value_ &= ~(0xFF); \
  1782. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  1783. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1784. }
  1785. #define SET_GPIO_0_doen_uart0_pad_dtrn { \
  1786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1787. _ezchip_macro_read_value_ &= ~(0xFF); \
  1788. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  1789. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1790. }
  1791. #define SET_GPIO_0_doen_uart0_pad_rtsn { \
  1792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1793. _ezchip_macro_read_value_ &= ~(0xFF); \
  1794. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  1795. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1796. }
  1797. #define SET_GPIO_0_doen_uart0_pad_sout { \
  1798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1799. _ezchip_macro_read_value_ &= ~(0xFF); \
  1800. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  1801. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1802. }
  1803. #define SET_GPIO_0_doen_uart1_pad_sout { \
  1804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1805. _ezchip_macro_read_value_ &= ~(0xFF); \
  1806. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  1807. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1808. }
  1809. #define SET_GPIO_0_doen_uart2_pad_dtr_n { \
  1810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1811. _ezchip_macro_read_value_ &= ~(0xFF); \
  1812. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  1813. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1814. }
  1815. #define SET_GPIO_0_doen_uart2_pad_rts_n { \
  1816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1817. _ezchip_macro_read_value_ &= ~(0xFF); \
  1818. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  1819. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1820. }
  1821. #define SET_GPIO_0_doen_uart2_pad_sout { \
  1822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1823. _ezchip_macro_read_value_ &= ~(0xFF); \
  1824. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  1825. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1826. }
  1827. #define SET_GPIO_0_doen_uart3_pad_sout { \
  1828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1829. _ezchip_macro_read_value_ &= ~(0xFF); \
  1830. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  1831. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1832. }
  1833. #define SET_GPIO_0_doen_usb_drv_bus { \
  1834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_0_doen_REG_ADDR); \
  1835. _ezchip_macro_read_value_ &= ~(0xFF); \
  1836. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  1837. MA_OUTW(gpio_0_doen_REG_ADDR,_ezchip_macro_read_value_); \
  1838. }
  1839. #define SET_GPIO_1_dout_reverse_(en) { \
  1840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1841. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  1842. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  1843. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1844. }
  1845. #define SET_GPIO_1_dout_LOW { \
  1846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1847. _ezchip_macro_read_value_ &= ~(0xFF); \
  1848. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  1849. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1850. }
  1851. #define SET_GPIO_1_dout_HIGH { \
  1852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1853. _ezchip_macro_read_value_ &= ~(0xFF); \
  1854. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  1855. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1856. }
  1857. #define SET_GPIO_1_dout_clk_gmac_tophyref { \
  1858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1859. _ezchip_macro_read_value_ &= ~(0xFF); \
  1860. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  1861. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1862. }
  1863. #define SET_GPIO_1_dout_cpu_jtag_tdo { \
  1864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1865. _ezchip_macro_read_value_ &= ~(0xFF); \
  1866. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  1867. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1868. }
  1869. #define SET_GPIO_1_dout_cpu_jtag_tdo_oen { \
  1870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1871. _ezchip_macro_read_value_ &= ~(0xFF); \
  1872. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  1873. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1874. }
  1875. #define SET_GPIO_1_dout_dmic_clk_out { \
  1876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1877. _ezchip_macro_read_value_ &= ~(0xFF); \
  1878. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  1879. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1880. }
  1881. #define SET_GPIO_1_dout_dsp_JTDOEn_pad { \
  1882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1883. _ezchip_macro_read_value_ &= ~(0xFF); \
  1884. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  1885. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1886. }
  1887. #define SET_GPIO_1_dout_dsp_JTDO_pad { \
  1888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1889. _ezchip_macro_read_value_ &= ~(0xFF); \
  1890. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  1891. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1892. }
  1893. #define SET_GPIO_1_dout_i2c0_pad_sck_oe { \
  1894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1895. _ezchip_macro_read_value_ &= ~(0xFF); \
  1896. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  1897. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1898. }
  1899. #define SET_GPIO_1_dout_i2c0_pad_sda_oe { \
  1900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1901. _ezchip_macro_read_value_ &= ~(0xFF); \
  1902. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  1903. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1904. }
  1905. #define SET_GPIO_1_dout_i2c1_pad_sck_oe { \
  1906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1907. _ezchip_macro_read_value_ &= ~(0xFF); \
  1908. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  1909. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1910. }
  1911. #define SET_GPIO_1_dout_i2c1_pad_sda_oe { \
  1912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1913. _ezchip_macro_read_value_ &= ~(0xFF); \
  1914. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  1915. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1916. }
  1917. #define SET_GPIO_1_dout_i2c2_pad_sck_oe { \
  1918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1919. _ezchip_macro_read_value_ &= ~(0xFF); \
  1920. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  1921. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1922. }
  1923. #define SET_GPIO_1_dout_i2c2_pad_sda_oe { \
  1924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1925. _ezchip_macro_read_value_ &= ~(0xFF); \
  1926. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  1927. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1928. }
  1929. #define SET_GPIO_1_dout_i2c3_pad_sck_oe { \
  1930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1931. _ezchip_macro_read_value_ &= ~(0xFF); \
  1932. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  1933. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1934. }
  1935. #define SET_GPIO_1_dout_i2c3_pad_sda_oe { \
  1936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1937. _ezchip_macro_read_value_ &= ~(0xFF); \
  1938. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  1939. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1940. }
  1941. #define SET_GPIO_1_dout_i2srx_bclk_out { \
  1942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1943. _ezchip_macro_read_value_ &= ~(0xFF); \
  1944. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  1945. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1946. }
  1947. #define SET_GPIO_1_dout_i2srx_bclk_out_oen { \
  1948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1949. _ezchip_macro_read_value_ &= ~(0xFF); \
  1950. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  1951. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1952. }
  1953. #define SET_GPIO_1_dout_i2srx_lrck_out { \
  1954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1955. _ezchip_macro_read_value_ &= ~(0xFF); \
  1956. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  1957. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1958. }
  1959. #define SET_GPIO_1_dout_i2srx_lrck_out_oen { \
  1960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1961. _ezchip_macro_read_value_ &= ~(0xFF); \
  1962. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  1963. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1964. }
  1965. #define SET_GPIO_1_dout_i2srx_mclk_out { \
  1966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1967. _ezchip_macro_read_value_ &= ~(0xFF); \
  1968. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  1969. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1970. }
  1971. #define SET_GPIO_1_dout_i2stx_bclk_out { \
  1972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1973. _ezchip_macro_read_value_ &= ~(0xFF); \
  1974. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  1975. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1976. }
  1977. #define SET_GPIO_1_dout_i2stx_bclk_out_oen { \
  1978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1979. _ezchip_macro_read_value_ &= ~(0xFF); \
  1980. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  1981. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1982. }
  1983. #define SET_GPIO_1_dout_i2stx_lrck_out { \
  1984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1985. _ezchip_macro_read_value_ &= ~(0xFF); \
  1986. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  1987. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1988. }
  1989. #define SET_GPIO_1_dout_i2stx_lrckout_oen { \
  1990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1991. _ezchip_macro_read_value_ &= ~(0xFF); \
  1992. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  1993. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  1994. }
  1995. #define SET_GPIO_1_dout_i2stx_mclk_out { \
  1996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  1997. _ezchip_macro_read_value_ &= ~(0xFF); \
  1998. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  1999. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2000. }
  2001. #define SET_GPIO_1_dout_i2stx_sdout0 { \
  2002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2003. _ezchip_macro_read_value_ &= ~(0xFF); \
  2004. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  2005. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2006. }
  2007. #define SET_GPIO_1_dout_i2stx_sdout1 { \
  2008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2009. _ezchip_macro_read_value_ &= ~(0xFF); \
  2010. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  2011. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2012. }
  2013. #define SET_GPIO_1_dout_lcd_pad_csm_n { \
  2014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2015. _ezchip_macro_read_value_ &= ~(0xFF); \
  2016. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  2017. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2018. }
  2019. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit0 { \
  2020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2021. _ezchip_macro_read_value_ &= ~(0xFF); \
  2022. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  2023. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2024. }
  2025. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit1 { \
  2026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2027. _ezchip_macro_read_value_ &= ~(0xFF); \
  2028. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  2029. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2030. }
  2031. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit2 { \
  2032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2033. _ezchip_macro_read_value_ &= ~(0xFF); \
  2034. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  2035. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2036. }
  2037. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit3 { \
  2038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2039. _ezchip_macro_read_value_ &= ~(0xFF); \
  2040. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  2041. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2042. }
  2043. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit4 { \
  2044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2045. _ezchip_macro_read_value_ &= ~(0xFF); \
  2046. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  2047. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2048. }
  2049. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit5 { \
  2050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2051. _ezchip_macro_read_value_ &= ~(0xFF); \
  2052. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  2053. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2054. }
  2055. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit6 { \
  2056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2057. _ezchip_macro_read_value_ &= ~(0xFF); \
  2058. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  2059. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2060. }
  2061. #define SET_GPIO_1_dout_pwm_pad_oe_n_bit7 { \
  2062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2063. _ezchip_macro_read_value_ &= ~(0xFF); \
  2064. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  2065. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2066. }
  2067. #define SET_GPIO_1_dout_pwm_pad_out_bit0 { \
  2068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2069. _ezchip_macro_read_value_ &= ~(0xFF); \
  2070. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  2071. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2072. }
  2073. #define SET_GPIO_1_dout_pwm_pad_out_bit1 { \
  2074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2075. _ezchip_macro_read_value_ &= ~(0xFF); \
  2076. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  2077. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2078. }
  2079. #define SET_GPIO_1_dout_pwm_pad_out_bit2 { \
  2080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2081. _ezchip_macro_read_value_ &= ~(0xFF); \
  2082. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  2083. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2084. }
  2085. #define SET_GPIO_1_dout_pwm_pad_out_bit3 { \
  2086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2087. _ezchip_macro_read_value_ &= ~(0xFF); \
  2088. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  2089. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2090. }
  2091. #define SET_GPIO_1_dout_pwm_pad_out_bit4 { \
  2092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2093. _ezchip_macro_read_value_ &= ~(0xFF); \
  2094. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  2095. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2096. }
  2097. #define SET_GPIO_1_dout_pwm_pad_out_bit5 { \
  2098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2099. _ezchip_macro_read_value_ &= ~(0xFF); \
  2100. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  2101. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2102. }
  2103. #define SET_GPIO_1_dout_pwm_pad_out_bit6 { \
  2104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2105. _ezchip_macro_read_value_ &= ~(0xFF); \
  2106. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  2107. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2108. }
  2109. #define SET_GPIO_1_dout_pwm_pad_out_bit7 { \
  2110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2111. _ezchip_macro_read_value_ &= ~(0xFF); \
  2112. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  2113. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2114. }
  2115. #define SET_GPIO_1_dout_pwmdac_left_out { \
  2116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2117. _ezchip_macro_read_value_ &= ~(0xFF); \
  2118. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  2119. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2120. }
  2121. #define SET_GPIO_1_dout_pwmdac_right_out { \
  2122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2123. _ezchip_macro_read_value_ &= ~(0xFF); \
  2124. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  2125. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2126. }
  2127. #define SET_GPIO_1_dout_qspi_csn1_out { \
  2128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2129. _ezchip_macro_read_value_ &= ~(0xFF); \
  2130. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  2131. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2132. }
  2133. #define SET_GPIO_1_dout_qspi_csn2_out { \
  2134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2135. _ezchip_macro_read_value_ &= ~(0xFF); \
  2136. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  2137. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2138. }
  2139. #define SET_GPIO_1_dout_qspi_csn3_out { \
  2140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2141. _ezchip_macro_read_value_ &= ~(0xFF); \
  2142. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  2143. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2144. }
  2145. #define SET_GPIO_1_dout_register23_SCFG_cmsensor_rst0 { \
  2146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2147. _ezchip_macro_read_value_ &= ~(0xFF); \
  2148. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  2149. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2150. }
  2151. #define SET_GPIO_1_dout_register23_SCFG_cmsensor_rst1 { \
  2152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2153. _ezchip_macro_read_value_ &= ~(0xFF); \
  2154. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  2155. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2156. }
  2157. #define SET_GPIO_1_dout_register32_SCFG_gmac_phy_rstn { \
  2158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2159. _ezchip_macro_read_value_ &= ~(0xFF); \
  2160. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  2161. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2162. }
  2163. #define SET_GPIO_1_dout_sdio0_pad_card_power_en { \
  2164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2165. _ezchip_macro_read_value_ &= ~(0xFF); \
  2166. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  2167. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2168. }
  2169. #define SET_GPIO_1_dout_sdio0_pad_cclk_out { \
  2170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2171. _ezchip_macro_read_value_ &= ~(0xFF); \
  2172. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  2173. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2174. }
  2175. #define SET_GPIO_1_dout_sdio0_pad_ccmd_oe { \
  2176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2177. _ezchip_macro_read_value_ &= ~(0xFF); \
  2178. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  2179. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2180. }
  2181. #define SET_GPIO_1_dout_sdio0_pad_ccmd_out { \
  2182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2183. _ezchip_macro_read_value_ &= ~(0xFF); \
  2184. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  2185. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2186. }
  2187. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit0 { \
  2188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2189. _ezchip_macro_read_value_ &= ~(0xFF); \
  2190. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  2191. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2192. }
  2193. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit1 { \
  2194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2195. _ezchip_macro_read_value_ &= ~(0xFF); \
  2196. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  2197. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2198. }
  2199. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit2 { \
  2200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2201. _ezchip_macro_read_value_ &= ~(0xFF); \
  2202. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  2203. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2204. }
  2205. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit3 { \
  2206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2207. _ezchip_macro_read_value_ &= ~(0xFF); \
  2208. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  2209. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2210. }
  2211. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit4 { \
  2212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2213. _ezchip_macro_read_value_ &= ~(0xFF); \
  2214. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  2215. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2216. }
  2217. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit5 { \
  2218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2219. _ezchip_macro_read_value_ &= ~(0xFF); \
  2220. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  2221. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2222. }
  2223. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit6 { \
  2224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2225. _ezchip_macro_read_value_ &= ~(0xFF); \
  2226. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  2227. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2228. }
  2229. #define SET_GPIO_1_dout_sdio0_pad_cdata_oe_bit7 { \
  2230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2231. _ezchip_macro_read_value_ &= ~(0xFF); \
  2232. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  2233. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2234. }
  2235. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit0 { \
  2236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2237. _ezchip_macro_read_value_ &= ~(0xFF); \
  2238. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  2239. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2240. }
  2241. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit1 { \
  2242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2243. _ezchip_macro_read_value_ &= ~(0xFF); \
  2244. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  2245. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2246. }
  2247. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit2 { \
  2248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2249. _ezchip_macro_read_value_ &= ~(0xFF); \
  2250. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  2251. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2252. }
  2253. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit3 { \
  2254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2255. _ezchip_macro_read_value_ &= ~(0xFF); \
  2256. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  2257. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2258. }
  2259. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit4 { \
  2260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2261. _ezchip_macro_read_value_ &= ~(0xFF); \
  2262. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  2263. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2264. }
  2265. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit5 { \
  2266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2267. _ezchip_macro_read_value_ &= ~(0xFF); \
  2268. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  2269. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2270. }
  2271. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit6 { \
  2272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2273. _ezchip_macro_read_value_ &= ~(0xFF); \
  2274. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  2275. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2276. }
  2277. #define SET_GPIO_1_dout_sdio0_pad_cdata_out_bit7 { \
  2278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2279. _ezchip_macro_read_value_ &= ~(0xFF); \
  2280. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  2281. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2282. }
  2283. #define SET_GPIO_1_dout_sdio0_pad_rst_n { \
  2284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2285. _ezchip_macro_read_value_ &= ~(0xFF); \
  2286. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  2287. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2288. }
  2289. #define SET_GPIO_1_dout_sdio1_pad_card_power_en { \
  2290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2291. _ezchip_macro_read_value_ &= ~(0xFF); \
  2292. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  2293. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2294. }
  2295. #define SET_GPIO_1_dout_sdio1_pad_cclk_out { \
  2296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2297. _ezchip_macro_read_value_ &= ~(0xFF); \
  2298. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  2299. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2300. }
  2301. #define SET_GPIO_1_dout_sdio1_pad_ccmd_oe { \
  2302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2303. _ezchip_macro_read_value_ &= ~(0xFF); \
  2304. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  2305. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2306. }
  2307. #define SET_GPIO_1_dout_sdio1_pad_ccmd_out { \
  2308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2309. _ezchip_macro_read_value_ &= ~(0xFF); \
  2310. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  2311. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2312. }
  2313. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit0 { \
  2314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2315. _ezchip_macro_read_value_ &= ~(0xFF); \
  2316. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  2317. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2318. }
  2319. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit1 { \
  2320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2321. _ezchip_macro_read_value_ &= ~(0xFF); \
  2322. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  2323. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2324. }
  2325. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit2 { \
  2326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2327. _ezchip_macro_read_value_ &= ~(0xFF); \
  2328. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  2329. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2330. }
  2331. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit3 { \
  2332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2333. _ezchip_macro_read_value_ &= ~(0xFF); \
  2334. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  2335. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2336. }
  2337. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit4 { \
  2338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2339. _ezchip_macro_read_value_ &= ~(0xFF); \
  2340. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  2341. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2342. }
  2343. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit5 { \
  2344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2345. _ezchip_macro_read_value_ &= ~(0xFF); \
  2346. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  2347. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2348. }
  2349. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit6 { \
  2350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2351. _ezchip_macro_read_value_ &= ~(0xFF); \
  2352. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  2353. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2354. }
  2355. #define SET_GPIO_1_dout_sdio1_pad_cdata_oe_bit7 { \
  2356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2357. _ezchip_macro_read_value_ &= ~(0xFF); \
  2358. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  2359. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2360. }
  2361. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit0 { \
  2362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2363. _ezchip_macro_read_value_ &= ~(0xFF); \
  2364. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  2365. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2366. }
  2367. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit1 { \
  2368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2369. _ezchip_macro_read_value_ &= ~(0xFF); \
  2370. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  2371. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2372. }
  2373. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit2 { \
  2374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2375. _ezchip_macro_read_value_ &= ~(0xFF); \
  2376. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  2377. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2378. }
  2379. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit3 { \
  2380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2381. _ezchip_macro_read_value_ &= ~(0xFF); \
  2382. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  2383. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2384. }
  2385. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit4 { \
  2386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2387. _ezchip_macro_read_value_ &= ~(0xFF); \
  2388. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  2389. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2390. }
  2391. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit5 { \
  2392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2393. _ezchip_macro_read_value_ &= ~(0xFF); \
  2394. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  2395. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2396. }
  2397. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit6 { \
  2398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2399. _ezchip_macro_read_value_ &= ~(0xFF); \
  2400. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  2401. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2402. }
  2403. #define SET_GPIO_1_dout_sdio1_pad_cdata_out_bit7 { \
  2404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2405. _ezchip_macro_read_value_ &= ~(0xFF); \
  2406. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  2407. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2408. }
  2409. #define SET_GPIO_1_dout_sdio1_pad_rst_n { \
  2410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2411. _ezchip_macro_read_value_ &= ~(0xFF); \
  2412. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  2413. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2414. }
  2415. #define SET_GPIO_1_dout_spdif_tx_sdout { \
  2416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2417. _ezchip_macro_read_value_ &= ~(0xFF); \
  2418. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  2419. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2420. }
  2421. #define SET_GPIO_1_dout_spdif_tx_sdout_oen { \
  2422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2423. _ezchip_macro_read_value_ &= ~(0xFF); \
  2424. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  2425. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2426. }
  2427. #define SET_GPIO_1_dout_spi0_pad_oe_n { \
  2428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2429. _ezchip_macro_read_value_ &= ~(0xFF); \
  2430. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  2431. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2432. }
  2433. #define SET_GPIO_1_dout_spi0_pad_sck_out { \
  2434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2435. _ezchip_macro_read_value_ &= ~(0xFF); \
  2436. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  2437. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2438. }
  2439. #define SET_GPIO_1_dout_spi0_pad_ss_0_n { \
  2440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2441. _ezchip_macro_read_value_ &= ~(0xFF); \
  2442. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  2443. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2444. }
  2445. #define SET_GPIO_1_dout_spi0_pad_ss_1_n { \
  2446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2447. _ezchip_macro_read_value_ &= ~(0xFF); \
  2448. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  2449. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2450. }
  2451. #define SET_GPIO_1_dout_spi0_pad_txd { \
  2452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2453. _ezchip_macro_read_value_ &= ~(0xFF); \
  2454. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  2455. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2456. }
  2457. #define SET_GPIO_1_dout_spi1_pad_oe_n { \
  2458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2459. _ezchip_macro_read_value_ &= ~(0xFF); \
  2460. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  2461. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2462. }
  2463. #define SET_GPIO_1_dout_spi1_pad_sck_out { \
  2464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2465. _ezchip_macro_read_value_ &= ~(0xFF); \
  2466. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  2467. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2468. }
  2469. #define SET_GPIO_1_dout_spi1_pad_ss_0_n { \
  2470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2471. _ezchip_macro_read_value_ &= ~(0xFF); \
  2472. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  2473. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2474. }
  2475. #define SET_GPIO_1_dout_spi1_pad_ss_1_n { \
  2476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2477. _ezchip_macro_read_value_ &= ~(0xFF); \
  2478. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  2479. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2480. }
  2481. #define SET_GPIO_1_dout_spi1_pad_txd { \
  2482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2483. _ezchip_macro_read_value_ &= ~(0xFF); \
  2484. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  2485. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2486. }
  2487. #define SET_GPIO_1_dout_spi2_pad_oe_n { \
  2488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2489. _ezchip_macro_read_value_ &= ~(0xFF); \
  2490. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  2491. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2492. }
  2493. #define SET_GPIO_1_dout_spi2_pad_sck_out { \
  2494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2495. _ezchip_macro_read_value_ &= ~(0xFF); \
  2496. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  2497. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2498. }
  2499. #define SET_GPIO_1_dout_spi2_pad_ss_0_n { \
  2500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2501. _ezchip_macro_read_value_ &= ~(0xFF); \
  2502. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  2503. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2504. }
  2505. #define SET_GPIO_1_dout_spi2_pad_ss_1_n { \
  2506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2507. _ezchip_macro_read_value_ &= ~(0xFF); \
  2508. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  2509. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2510. }
  2511. #define SET_GPIO_1_dout_spi2_pad_txd { \
  2512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2513. _ezchip_macro_read_value_ &= ~(0xFF); \
  2514. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  2515. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2516. }
  2517. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit0 { \
  2518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2519. _ezchip_macro_read_value_ &= ~(0xFF); \
  2520. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  2521. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2522. }
  2523. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit1 { \
  2524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2525. _ezchip_macro_read_value_ &= ~(0xFF); \
  2526. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  2527. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2528. }
  2529. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit2 { \
  2530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2531. _ezchip_macro_read_value_ &= ~(0xFF); \
  2532. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  2533. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2534. }
  2535. #define SET_GPIO_1_dout_spi2ahb_pad_oe_n_bit3 { \
  2536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2537. _ezchip_macro_read_value_ &= ~(0xFF); \
  2538. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  2539. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2540. }
  2541. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit0 { \
  2542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2543. _ezchip_macro_read_value_ &= ~(0xFF); \
  2544. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  2545. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2546. }
  2547. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit1 { \
  2548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2549. _ezchip_macro_read_value_ &= ~(0xFF); \
  2550. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  2551. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2552. }
  2553. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit2 { \
  2554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2555. _ezchip_macro_read_value_ &= ~(0xFF); \
  2556. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  2557. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2558. }
  2559. #define SET_GPIO_1_dout_spi2ahb_pad_txd_bit3 { \
  2560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2561. _ezchip_macro_read_value_ &= ~(0xFF); \
  2562. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  2563. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2564. }
  2565. #define SET_GPIO_1_dout_spi3_pad_oe_n { \
  2566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2567. _ezchip_macro_read_value_ &= ~(0xFF); \
  2568. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  2569. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2570. }
  2571. #define SET_GPIO_1_dout_spi3_pad_sck_out { \
  2572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2573. _ezchip_macro_read_value_ &= ~(0xFF); \
  2574. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  2575. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2576. }
  2577. #define SET_GPIO_1_dout_spi3_pad_ss_0_n { \
  2578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2579. _ezchip_macro_read_value_ &= ~(0xFF); \
  2580. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  2581. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2582. }
  2583. #define SET_GPIO_1_dout_spi3_pad_ss_1_n { \
  2584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2585. _ezchip_macro_read_value_ &= ~(0xFF); \
  2586. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  2587. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2588. }
  2589. #define SET_GPIO_1_dout_spi3_pad_txd { \
  2590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2591. _ezchip_macro_read_value_ &= ~(0xFF); \
  2592. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  2593. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2594. }
  2595. #define SET_GPIO_1_dout_uart0_pad_dtrn { \
  2596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2597. _ezchip_macro_read_value_ &= ~(0xFF); \
  2598. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  2599. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2600. }
  2601. #define SET_GPIO_1_dout_uart0_pad_rtsn { \
  2602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2603. _ezchip_macro_read_value_ &= ~(0xFF); \
  2604. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  2605. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2606. }
  2607. #define SET_GPIO_1_dout_uart0_pad_sout { \
  2608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2609. _ezchip_macro_read_value_ &= ~(0xFF); \
  2610. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  2611. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2612. }
  2613. #define SET_GPIO_1_dout_uart1_pad_sout { \
  2614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2615. _ezchip_macro_read_value_ &= ~(0xFF); \
  2616. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  2617. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2618. }
  2619. #define SET_GPIO_1_dout_uart2_pad_dtr_n { \
  2620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2621. _ezchip_macro_read_value_ &= ~(0xFF); \
  2622. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  2623. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2624. }
  2625. #define SET_GPIO_1_dout_uart2_pad_rts_n { \
  2626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2627. _ezchip_macro_read_value_ &= ~(0xFF); \
  2628. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  2629. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2630. }
  2631. #define SET_GPIO_1_dout_uart2_pad_sout { \
  2632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2633. _ezchip_macro_read_value_ &= ~(0xFF); \
  2634. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  2635. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2636. }
  2637. #define SET_GPIO_1_dout_uart3_pad_sout { \
  2638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2639. _ezchip_macro_read_value_ &= ~(0xFF); \
  2640. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  2641. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2642. }
  2643. #define SET_GPIO_1_dout_usb_drv_bus { \
  2644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_dout_REG_ADDR); \
  2645. _ezchip_macro_read_value_ &= ~(0xFF); \
  2646. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  2647. MA_OUTW(gpio_1_dout_REG_ADDR,_ezchip_macro_read_value_); \
  2648. }
  2649. #define SET_GPIO_1_doen_reverse_(en) { \
  2650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2651. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  2652. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  2653. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2654. }
  2655. #define SET_GPIO_1_doen_LOW { \
  2656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2657. _ezchip_macro_read_value_ &= ~(0xFF); \
  2658. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  2659. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2660. }
  2661. #define SET_GPIO_1_doen_HIGH { \
  2662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2663. _ezchip_macro_read_value_ &= ~(0xFF); \
  2664. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  2665. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2666. }
  2667. #define SET_GPIO_1_doen_clk_gmac_tophyref { \
  2668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2669. _ezchip_macro_read_value_ &= ~(0xFF); \
  2670. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  2671. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2672. }
  2673. #define SET_GPIO_1_doen_cpu_jtag_tdo { \
  2674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2675. _ezchip_macro_read_value_ &= ~(0xFF); \
  2676. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  2677. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2678. }
  2679. #define SET_GPIO_1_doen_cpu_jtag_tdo_oen { \
  2680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2681. _ezchip_macro_read_value_ &= ~(0xFF); \
  2682. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  2683. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2684. }
  2685. #define SET_GPIO_1_doen_dmic_clk_out { \
  2686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2687. _ezchip_macro_read_value_ &= ~(0xFF); \
  2688. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  2689. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2690. }
  2691. #define SET_GPIO_1_doen_dsp_JTDOEn_pad { \
  2692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2693. _ezchip_macro_read_value_ &= ~(0xFF); \
  2694. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  2695. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2696. }
  2697. #define SET_GPIO_1_doen_dsp_JTDO_pad { \
  2698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2699. _ezchip_macro_read_value_ &= ~(0xFF); \
  2700. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  2701. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2702. }
  2703. #define SET_GPIO_1_doen_i2c0_pad_sck_oe { \
  2704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2705. _ezchip_macro_read_value_ &= ~(0xFF); \
  2706. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  2707. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2708. }
  2709. #define SET_GPIO_1_doen_i2c0_pad_sda_oe { \
  2710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2711. _ezchip_macro_read_value_ &= ~(0xFF); \
  2712. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  2713. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2714. }
  2715. #define SET_GPIO_1_doen_i2c1_pad_sck_oe { \
  2716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2717. _ezchip_macro_read_value_ &= ~(0xFF); \
  2718. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  2719. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2720. }
  2721. #define SET_GPIO_1_doen_i2c1_pad_sda_oe { \
  2722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2723. _ezchip_macro_read_value_ &= ~(0xFF); \
  2724. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  2725. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2726. }
  2727. #define SET_GPIO_1_doen_i2c2_pad_sck_oe { \
  2728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2729. _ezchip_macro_read_value_ &= ~(0xFF); \
  2730. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  2731. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2732. }
  2733. #define SET_GPIO_1_doen_i2c2_pad_sda_oe { \
  2734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2735. _ezchip_macro_read_value_ &= ~(0xFF); \
  2736. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  2737. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2738. }
  2739. #define SET_GPIO_1_doen_i2c3_pad_sck_oe { \
  2740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2741. _ezchip_macro_read_value_ &= ~(0xFF); \
  2742. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  2743. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2744. }
  2745. #define SET_GPIO_1_doen_i2c3_pad_sda_oe { \
  2746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2747. _ezchip_macro_read_value_ &= ~(0xFF); \
  2748. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  2749. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2750. }
  2751. #define SET_GPIO_1_doen_i2srx_bclk_out { \
  2752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2753. _ezchip_macro_read_value_ &= ~(0xFF); \
  2754. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  2755. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2756. }
  2757. #define SET_GPIO_1_doen_i2srx_bclk_out_oen { \
  2758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2759. _ezchip_macro_read_value_ &= ~(0xFF); \
  2760. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  2761. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2762. }
  2763. #define SET_GPIO_1_doen_i2srx_lrck_out { \
  2764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2765. _ezchip_macro_read_value_ &= ~(0xFF); \
  2766. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  2767. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2768. }
  2769. #define SET_GPIO_1_doen_i2srx_lrck_out_oen { \
  2770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2771. _ezchip_macro_read_value_ &= ~(0xFF); \
  2772. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  2773. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2774. }
  2775. #define SET_GPIO_1_doen_i2srx_mclk_out { \
  2776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2777. _ezchip_macro_read_value_ &= ~(0xFF); \
  2778. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  2779. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2780. }
  2781. #define SET_GPIO_1_doen_i2stx_bclk_out { \
  2782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2783. _ezchip_macro_read_value_ &= ~(0xFF); \
  2784. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  2785. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2786. }
  2787. #define SET_GPIO_1_doen_i2stx_bclk_out_oen { \
  2788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2789. _ezchip_macro_read_value_ &= ~(0xFF); \
  2790. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  2791. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2792. }
  2793. #define SET_GPIO_1_doen_i2stx_lrck_out { \
  2794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2795. _ezchip_macro_read_value_ &= ~(0xFF); \
  2796. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  2797. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2798. }
  2799. #define SET_GPIO_1_doen_i2stx_lrckout_oen { \
  2800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2801. _ezchip_macro_read_value_ &= ~(0xFF); \
  2802. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  2803. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2804. }
  2805. #define SET_GPIO_1_doen_i2stx_mclk_out { \
  2806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2807. _ezchip_macro_read_value_ &= ~(0xFF); \
  2808. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  2809. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2810. }
  2811. #define SET_GPIO_1_doen_i2stx_sdout0 { \
  2812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2813. _ezchip_macro_read_value_ &= ~(0xFF); \
  2814. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  2815. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2816. }
  2817. #define SET_GPIO_1_doen_i2stx_sdout1 { \
  2818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2819. _ezchip_macro_read_value_ &= ~(0xFF); \
  2820. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  2821. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2822. }
  2823. #define SET_GPIO_1_doen_lcd_pad_csm_n { \
  2824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2825. _ezchip_macro_read_value_ &= ~(0xFF); \
  2826. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  2827. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2828. }
  2829. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit0 { \
  2830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2831. _ezchip_macro_read_value_ &= ~(0xFF); \
  2832. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  2833. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2834. }
  2835. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit1 { \
  2836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2837. _ezchip_macro_read_value_ &= ~(0xFF); \
  2838. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  2839. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2840. }
  2841. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit2 { \
  2842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2843. _ezchip_macro_read_value_ &= ~(0xFF); \
  2844. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  2845. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2846. }
  2847. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit3 { \
  2848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2849. _ezchip_macro_read_value_ &= ~(0xFF); \
  2850. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  2851. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2852. }
  2853. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit4 { \
  2854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2855. _ezchip_macro_read_value_ &= ~(0xFF); \
  2856. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  2857. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2858. }
  2859. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit5 { \
  2860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2861. _ezchip_macro_read_value_ &= ~(0xFF); \
  2862. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  2863. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2864. }
  2865. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit6 { \
  2866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2867. _ezchip_macro_read_value_ &= ~(0xFF); \
  2868. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  2869. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2870. }
  2871. #define SET_GPIO_1_doen_pwm_pad_oe_n_bit7 { \
  2872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2873. _ezchip_macro_read_value_ &= ~(0xFF); \
  2874. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  2875. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2876. }
  2877. #define SET_GPIO_1_doen_pwm_pad_out_bit0 { \
  2878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2879. _ezchip_macro_read_value_ &= ~(0xFF); \
  2880. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  2881. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2882. }
  2883. #define SET_GPIO_1_doen_pwm_pad_out_bit1 { \
  2884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2885. _ezchip_macro_read_value_ &= ~(0xFF); \
  2886. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  2887. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2888. }
  2889. #define SET_GPIO_1_doen_pwm_pad_out_bit2 { \
  2890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2891. _ezchip_macro_read_value_ &= ~(0xFF); \
  2892. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  2893. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2894. }
  2895. #define SET_GPIO_1_doen_pwm_pad_out_bit3 { \
  2896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2897. _ezchip_macro_read_value_ &= ~(0xFF); \
  2898. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  2899. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2900. }
  2901. #define SET_GPIO_1_doen_pwm_pad_out_bit4 { \
  2902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2903. _ezchip_macro_read_value_ &= ~(0xFF); \
  2904. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  2905. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2906. }
  2907. #define SET_GPIO_1_doen_pwm_pad_out_bit5 { \
  2908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2909. _ezchip_macro_read_value_ &= ~(0xFF); \
  2910. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  2911. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2912. }
  2913. #define SET_GPIO_1_doen_pwm_pad_out_bit6 { \
  2914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2915. _ezchip_macro_read_value_ &= ~(0xFF); \
  2916. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  2917. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2918. }
  2919. #define SET_GPIO_1_doen_pwm_pad_out_bit7 { \
  2920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2921. _ezchip_macro_read_value_ &= ~(0xFF); \
  2922. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  2923. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2924. }
  2925. #define SET_GPIO_1_doen_pwmdac_left_out { \
  2926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2927. _ezchip_macro_read_value_ &= ~(0xFF); \
  2928. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  2929. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2930. }
  2931. #define SET_GPIO_1_doen_pwmdac_right_out { \
  2932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2933. _ezchip_macro_read_value_ &= ~(0xFF); \
  2934. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  2935. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2936. }
  2937. #define SET_GPIO_1_doen_qspi_csn1_out { \
  2938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2939. _ezchip_macro_read_value_ &= ~(0xFF); \
  2940. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  2941. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2942. }
  2943. #define SET_GPIO_1_doen_qspi_csn2_out { \
  2944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2945. _ezchip_macro_read_value_ &= ~(0xFF); \
  2946. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  2947. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2948. }
  2949. #define SET_GPIO_1_doen_qspi_csn3_out { \
  2950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2951. _ezchip_macro_read_value_ &= ~(0xFF); \
  2952. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  2953. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2954. }
  2955. #define SET_GPIO_1_doen_register23_SCFG_cmsensor_rst0 { \
  2956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2957. _ezchip_macro_read_value_ &= ~(0xFF); \
  2958. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  2959. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2960. }
  2961. #define SET_GPIO_1_doen_register23_SCFG_cmsensor_rst1 { \
  2962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2963. _ezchip_macro_read_value_ &= ~(0xFF); \
  2964. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  2965. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2966. }
  2967. #define SET_GPIO_1_doen_register32_SCFG_gmac_phy_rstn { \
  2968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2969. _ezchip_macro_read_value_ &= ~(0xFF); \
  2970. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  2971. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2972. }
  2973. #define SET_GPIO_1_doen_sdio0_pad_card_power_en { \
  2974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2975. _ezchip_macro_read_value_ &= ~(0xFF); \
  2976. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  2977. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2978. }
  2979. #define SET_GPIO_1_doen_sdio0_pad_cclk_out { \
  2980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2981. _ezchip_macro_read_value_ &= ~(0xFF); \
  2982. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  2983. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2984. }
  2985. #define SET_GPIO_1_doen_sdio0_pad_ccmd_oe { \
  2986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2987. _ezchip_macro_read_value_ &= ~(0xFF); \
  2988. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  2989. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2990. }
  2991. #define SET_GPIO_1_doen_sdio0_pad_ccmd_out { \
  2992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2993. _ezchip_macro_read_value_ &= ~(0xFF); \
  2994. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  2995. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  2996. }
  2997. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit0 { \
  2998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  2999. _ezchip_macro_read_value_ &= ~(0xFF); \
  3000. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  3001. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3002. }
  3003. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit1 { \
  3004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3005. _ezchip_macro_read_value_ &= ~(0xFF); \
  3006. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  3007. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3008. }
  3009. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit2 { \
  3010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3011. _ezchip_macro_read_value_ &= ~(0xFF); \
  3012. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  3013. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3014. }
  3015. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit3 { \
  3016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3017. _ezchip_macro_read_value_ &= ~(0xFF); \
  3018. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  3019. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3020. }
  3021. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit4 { \
  3022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3023. _ezchip_macro_read_value_ &= ~(0xFF); \
  3024. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  3025. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3026. }
  3027. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit5 { \
  3028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3029. _ezchip_macro_read_value_ &= ~(0xFF); \
  3030. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  3031. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3032. }
  3033. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit6 { \
  3034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3035. _ezchip_macro_read_value_ &= ~(0xFF); \
  3036. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  3037. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3038. }
  3039. #define SET_GPIO_1_doen_sdio0_pad_cdata_oe_bit7 { \
  3040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3041. _ezchip_macro_read_value_ &= ~(0xFF); \
  3042. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  3043. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3044. }
  3045. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit0 { \
  3046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3047. _ezchip_macro_read_value_ &= ~(0xFF); \
  3048. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  3049. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3050. }
  3051. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit1 { \
  3052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3053. _ezchip_macro_read_value_ &= ~(0xFF); \
  3054. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  3055. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3056. }
  3057. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit2 { \
  3058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3059. _ezchip_macro_read_value_ &= ~(0xFF); \
  3060. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  3061. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3062. }
  3063. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit3 { \
  3064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3065. _ezchip_macro_read_value_ &= ~(0xFF); \
  3066. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  3067. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3068. }
  3069. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit4 { \
  3070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3071. _ezchip_macro_read_value_ &= ~(0xFF); \
  3072. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  3073. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3074. }
  3075. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit5 { \
  3076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3077. _ezchip_macro_read_value_ &= ~(0xFF); \
  3078. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  3079. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3080. }
  3081. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit6 { \
  3082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3083. _ezchip_macro_read_value_ &= ~(0xFF); \
  3084. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  3085. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3086. }
  3087. #define SET_GPIO_1_doen_sdio0_pad_cdata_out_bit7 { \
  3088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3089. _ezchip_macro_read_value_ &= ~(0xFF); \
  3090. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  3091. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3092. }
  3093. #define SET_GPIO_1_doen_sdio0_pad_rst_n { \
  3094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3095. _ezchip_macro_read_value_ &= ~(0xFF); \
  3096. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  3097. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3098. }
  3099. #define SET_GPIO_1_doen_sdio1_pad_card_power_en { \
  3100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3101. _ezchip_macro_read_value_ &= ~(0xFF); \
  3102. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  3103. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3104. }
  3105. #define SET_GPIO_1_doen_sdio1_pad_cclk_out { \
  3106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3107. _ezchip_macro_read_value_ &= ~(0xFF); \
  3108. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  3109. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3110. }
  3111. #define SET_GPIO_1_doen_sdio1_pad_ccmd_oe { \
  3112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3113. _ezchip_macro_read_value_ &= ~(0xFF); \
  3114. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  3115. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3116. }
  3117. #define SET_GPIO_1_doen_sdio1_pad_ccmd_out { \
  3118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3119. _ezchip_macro_read_value_ &= ~(0xFF); \
  3120. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  3121. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3122. }
  3123. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit0 { \
  3124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3125. _ezchip_macro_read_value_ &= ~(0xFF); \
  3126. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  3127. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3128. }
  3129. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit1 { \
  3130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3131. _ezchip_macro_read_value_ &= ~(0xFF); \
  3132. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  3133. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3134. }
  3135. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit2 { \
  3136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3137. _ezchip_macro_read_value_ &= ~(0xFF); \
  3138. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  3139. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3140. }
  3141. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit3 { \
  3142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3143. _ezchip_macro_read_value_ &= ~(0xFF); \
  3144. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  3145. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3146. }
  3147. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit4 { \
  3148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3149. _ezchip_macro_read_value_ &= ~(0xFF); \
  3150. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  3151. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3152. }
  3153. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit5 { \
  3154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3155. _ezchip_macro_read_value_ &= ~(0xFF); \
  3156. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  3157. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3158. }
  3159. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit6 { \
  3160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3161. _ezchip_macro_read_value_ &= ~(0xFF); \
  3162. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  3163. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3164. }
  3165. #define SET_GPIO_1_doen_sdio1_pad_cdata_oe_bit7 { \
  3166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3167. _ezchip_macro_read_value_ &= ~(0xFF); \
  3168. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  3169. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3170. }
  3171. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit0 { \
  3172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3173. _ezchip_macro_read_value_ &= ~(0xFF); \
  3174. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  3175. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3176. }
  3177. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit1 { \
  3178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3179. _ezchip_macro_read_value_ &= ~(0xFF); \
  3180. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  3181. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3182. }
  3183. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit2 { \
  3184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3185. _ezchip_macro_read_value_ &= ~(0xFF); \
  3186. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  3187. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3188. }
  3189. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit3 { \
  3190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3191. _ezchip_macro_read_value_ &= ~(0xFF); \
  3192. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  3193. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3194. }
  3195. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit4 { \
  3196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3197. _ezchip_macro_read_value_ &= ~(0xFF); \
  3198. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  3199. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3200. }
  3201. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit5 { \
  3202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3203. _ezchip_macro_read_value_ &= ~(0xFF); \
  3204. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  3205. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3206. }
  3207. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit6 { \
  3208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3209. _ezchip_macro_read_value_ &= ~(0xFF); \
  3210. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  3211. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3212. }
  3213. #define SET_GPIO_1_doen_sdio1_pad_cdata_out_bit7 { \
  3214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3215. _ezchip_macro_read_value_ &= ~(0xFF); \
  3216. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  3217. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3218. }
  3219. #define SET_GPIO_1_doen_sdio1_pad_rst_n { \
  3220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3221. _ezchip_macro_read_value_ &= ~(0xFF); \
  3222. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  3223. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3224. }
  3225. #define SET_GPIO_1_doen_spdif_tx_sdout { \
  3226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3227. _ezchip_macro_read_value_ &= ~(0xFF); \
  3228. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  3229. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3230. }
  3231. #define SET_GPIO_1_doen_spdif_tx_sdout_oen { \
  3232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3233. _ezchip_macro_read_value_ &= ~(0xFF); \
  3234. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  3235. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3236. }
  3237. #define SET_GPIO_1_doen_spi0_pad_oe_n { \
  3238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3239. _ezchip_macro_read_value_ &= ~(0xFF); \
  3240. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  3241. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3242. }
  3243. #define SET_GPIO_1_doen_spi0_pad_sck_out { \
  3244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3245. _ezchip_macro_read_value_ &= ~(0xFF); \
  3246. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  3247. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3248. }
  3249. #define SET_GPIO_1_doen_spi0_pad_ss_0_n { \
  3250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3251. _ezchip_macro_read_value_ &= ~(0xFF); \
  3252. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  3253. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3254. }
  3255. #define SET_GPIO_1_doen_spi0_pad_ss_1_n { \
  3256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3257. _ezchip_macro_read_value_ &= ~(0xFF); \
  3258. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  3259. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3260. }
  3261. #define SET_GPIO_1_doen_spi0_pad_txd { \
  3262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3263. _ezchip_macro_read_value_ &= ~(0xFF); \
  3264. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  3265. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3266. }
  3267. #define SET_GPIO_1_doen_spi1_pad_oe_n { \
  3268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3269. _ezchip_macro_read_value_ &= ~(0xFF); \
  3270. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  3271. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3272. }
  3273. #define SET_GPIO_1_doen_spi1_pad_sck_out { \
  3274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3275. _ezchip_macro_read_value_ &= ~(0xFF); \
  3276. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  3277. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3278. }
  3279. #define SET_GPIO_1_doen_spi1_pad_ss_0_n { \
  3280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3281. _ezchip_macro_read_value_ &= ~(0xFF); \
  3282. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  3283. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3284. }
  3285. #define SET_GPIO_1_doen_spi1_pad_ss_1_n { \
  3286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3287. _ezchip_macro_read_value_ &= ~(0xFF); \
  3288. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  3289. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3290. }
  3291. #define SET_GPIO_1_doen_spi1_pad_txd { \
  3292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3293. _ezchip_macro_read_value_ &= ~(0xFF); \
  3294. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  3295. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3296. }
  3297. #define SET_GPIO_1_doen_spi2_pad_oe_n { \
  3298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3299. _ezchip_macro_read_value_ &= ~(0xFF); \
  3300. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  3301. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3302. }
  3303. #define SET_GPIO_1_doen_spi2_pad_sck_out { \
  3304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3305. _ezchip_macro_read_value_ &= ~(0xFF); \
  3306. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  3307. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3308. }
  3309. #define SET_GPIO_1_doen_spi2_pad_ss_0_n { \
  3310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3311. _ezchip_macro_read_value_ &= ~(0xFF); \
  3312. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  3313. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3314. }
  3315. #define SET_GPIO_1_doen_spi2_pad_ss_1_n { \
  3316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3317. _ezchip_macro_read_value_ &= ~(0xFF); \
  3318. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  3319. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3320. }
  3321. #define SET_GPIO_1_doen_spi2_pad_txd { \
  3322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3323. _ezchip_macro_read_value_ &= ~(0xFF); \
  3324. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  3325. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3326. }
  3327. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit0 { \
  3328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3329. _ezchip_macro_read_value_ &= ~(0xFF); \
  3330. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  3331. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3332. }
  3333. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit1 { \
  3334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3335. _ezchip_macro_read_value_ &= ~(0xFF); \
  3336. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  3337. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3338. }
  3339. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit2 { \
  3340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3341. _ezchip_macro_read_value_ &= ~(0xFF); \
  3342. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  3343. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3344. }
  3345. #define SET_GPIO_1_doen_spi2ahb_pad_oe_n_bit3 { \
  3346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3347. _ezchip_macro_read_value_ &= ~(0xFF); \
  3348. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  3349. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3350. }
  3351. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit0 { \
  3352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3353. _ezchip_macro_read_value_ &= ~(0xFF); \
  3354. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  3355. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3356. }
  3357. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit1 { \
  3358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3359. _ezchip_macro_read_value_ &= ~(0xFF); \
  3360. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  3361. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3362. }
  3363. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit2 { \
  3364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3365. _ezchip_macro_read_value_ &= ~(0xFF); \
  3366. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  3367. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3368. }
  3369. #define SET_GPIO_1_doen_spi2ahb_pad_txd_bit3 { \
  3370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3371. _ezchip_macro_read_value_ &= ~(0xFF); \
  3372. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  3373. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3374. }
  3375. #define SET_GPIO_1_doen_spi3_pad_oe_n { \
  3376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3377. _ezchip_macro_read_value_ &= ~(0xFF); \
  3378. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  3379. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3380. }
  3381. #define SET_GPIO_1_doen_spi3_pad_sck_out { \
  3382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3383. _ezchip_macro_read_value_ &= ~(0xFF); \
  3384. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  3385. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3386. }
  3387. #define SET_GPIO_1_doen_spi3_pad_ss_0_n { \
  3388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3389. _ezchip_macro_read_value_ &= ~(0xFF); \
  3390. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  3391. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3392. }
  3393. #define SET_GPIO_1_doen_spi3_pad_ss_1_n { \
  3394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3395. _ezchip_macro_read_value_ &= ~(0xFF); \
  3396. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  3397. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3398. }
  3399. #define SET_GPIO_1_doen_spi3_pad_txd { \
  3400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3401. _ezchip_macro_read_value_ &= ~(0xFF); \
  3402. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  3403. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3404. }
  3405. #define SET_GPIO_1_doen_uart0_pad_dtrn { \
  3406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3407. _ezchip_macro_read_value_ &= ~(0xFF); \
  3408. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  3409. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3410. }
  3411. #define SET_GPIO_1_doen_uart0_pad_rtsn { \
  3412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3413. _ezchip_macro_read_value_ &= ~(0xFF); \
  3414. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  3415. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3416. }
  3417. #define SET_GPIO_1_doen_uart0_pad_sout { \
  3418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3419. _ezchip_macro_read_value_ &= ~(0xFF); \
  3420. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  3421. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3422. }
  3423. #define SET_GPIO_1_doen_uart1_pad_sout { \
  3424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3425. _ezchip_macro_read_value_ &= ~(0xFF); \
  3426. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  3427. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3428. }
  3429. #define SET_GPIO_1_doen_uart2_pad_dtr_n { \
  3430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3431. _ezchip_macro_read_value_ &= ~(0xFF); \
  3432. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  3433. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3434. }
  3435. #define SET_GPIO_1_doen_uart2_pad_rts_n { \
  3436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3437. _ezchip_macro_read_value_ &= ~(0xFF); \
  3438. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  3439. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3440. }
  3441. #define SET_GPIO_1_doen_uart2_pad_sout { \
  3442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3443. _ezchip_macro_read_value_ &= ~(0xFF); \
  3444. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  3445. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3446. }
  3447. #define SET_GPIO_1_doen_uart3_pad_sout { \
  3448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3449. _ezchip_macro_read_value_ &= ~(0xFF); \
  3450. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  3451. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3452. }
  3453. #define SET_GPIO_1_doen_usb_drv_bus { \
  3454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_1_doen_REG_ADDR); \
  3455. _ezchip_macro_read_value_ &= ~(0xFF); \
  3456. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  3457. MA_OUTW(gpio_1_doen_REG_ADDR,_ezchip_macro_read_value_); \
  3458. }
  3459. #define SET_GPIO_2_dout_reverse_(en) { \
  3460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3461. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  3462. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  3463. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3464. }
  3465. #define SET_GPIO_2_dout_LOW { \
  3466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3467. _ezchip_macro_read_value_ &= ~(0xFF); \
  3468. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  3469. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3470. }
  3471. #define SET_GPIO_2_dout_HIGH { \
  3472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3473. _ezchip_macro_read_value_ &= ~(0xFF); \
  3474. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  3475. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3476. }
  3477. #define SET_GPIO_2_dout_clk_gmac_tophyref { \
  3478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3479. _ezchip_macro_read_value_ &= ~(0xFF); \
  3480. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  3481. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3482. }
  3483. #define SET_GPIO_2_dout_cpu_jtag_tdo { \
  3484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3485. _ezchip_macro_read_value_ &= ~(0xFF); \
  3486. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  3487. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3488. }
  3489. #define SET_GPIO_2_dout_cpu_jtag_tdo_oen { \
  3490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3491. _ezchip_macro_read_value_ &= ~(0xFF); \
  3492. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  3493. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3494. }
  3495. #define SET_GPIO_2_dout_dmic_clk_out { \
  3496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3497. _ezchip_macro_read_value_ &= ~(0xFF); \
  3498. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  3499. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3500. }
  3501. #define SET_GPIO_2_dout_dsp_JTDOEn_pad { \
  3502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3503. _ezchip_macro_read_value_ &= ~(0xFF); \
  3504. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  3505. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3506. }
  3507. #define SET_GPIO_2_dout_dsp_JTDO_pad { \
  3508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3509. _ezchip_macro_read_value_ &= ~(0xFF); \
  3510. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  3511. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3512. }
  3513. #define SET_GPIO_2_dout_i2c0_pad_sck_oe { \
  3514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3515. _ezchip_macro_read_value_ &= ~(0xFF); \
  3516. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  3517. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3518. }
  3519. #define SET_GPIO_2_dout_i2c0_pad_sda_oe { \
  3520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3521. _ezchip_macro_read_value_ &= ~(0xFF); \
  3522. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  3523. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3524. }
  3525. #define SET_GPIO_2_dout_i2c1_pad_sck_oe { \
  3526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3527. _ezchip_macro_read_value_ &= ~(0xFF); \
  3528. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  3529. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3530. }
  3531. #define SET_GPIO_2_dout_i2c1_pad_sda_oe { \
  3532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3533. _ezchip_macro_read_value_ &= ~(0xFF); \
  3534. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  3535. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3536. }
  3537. #define SET_GPIO_2_dout_i2c2_pad_sck_oe { \
  3538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3539. _ezchip_macro_read_value_ &= ~(0xFF); \
  3540. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  3541. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3542. }
  3543. #define SET_GPIO_2_dout_i2c2_pad_sda_oe { \
  3544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3545. _ezchip_macro_read_value_ &= ~(0xFF); \
  3546. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  3547. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3548. }
  3549. #define SET_GPIO_2_dout_i2c3_pad_sck_oe { \
  3550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3551. _ezchip_macro_read_value_ &= ~(0xFF); \
  3552. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  3553. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3554. }
  3555. #define SET_GPIO_2_dout_i2c3_pad_sda_oe { \
  3556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3557. _ezchip_macro_read_value_ &= ~(0xFF); \
  3558. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  3559. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3560. }
  3561. #define SET_GPIO_2_dout_i2srx_bclk_out { \
  3562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3563. _ezchip_macro_read_value_ &= ~(0xFF); \
  3564. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  3565. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3566. }
  3567. #define SET_GPIO_2_dout_i2srx_bclk_out_oen { \
  3568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3569. _ezchip_macro_read_value_ &= ~(0xFF); \
  3570. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  3571. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3572. }
  3573. #define SET_GPIO_2_dout_i2srx_lrck_out { \
  3574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3575. _ezchip_macro_read_value_ &= ~(0xFF); \
  3576. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  3577. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3578. }
  3579. #define SET_GPIO_2_dout_i2srx_lrck_out_oen { \
  3580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3581. _ezchip_macro_read_value_ &= ~(0xFF); \
  3582. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  3583. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3584. }
  3585. #define SET_GPIO_2_dout_i2srx_mclk_out { \
  3586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3587. _ezchip_macro_read_value_ &= ~(0xFF); \
  3588. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  3589. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3590. }
  3591. #define SET_GPIO_2_dout_i2stx_bclk_out { \
  3592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3593. _ezchip_macro_read_value_ &= ~(0xFF); \
  3594. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  3595. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3596. }
  3597. #define SET_GPIO_2_dout_i2stx_bclk_out_oen { \
  3598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3599. _ezchip_macro_read_value_ &= ~(0xFF); \
  3600. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  3601. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3602. }
  3603. #define SET_GPIO_2_dout_i2stx_lrck_out { \
  3604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3605. _ezchip_macro_read_value_ &= ~(0xFF); \
  3606. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  3607. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3608. }
  3609. #define SET_GPIO_2_dout_i2stx_lrckout_oen { \
  3610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3611. _ezchip_macro_read_value_ &= ~(0xFF); \
  3612. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  3613. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3614. }
  3615. #define SET_GPIO_2_dout_i2stx_mclk_out { \
  3616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3617. _ezchip_macro_read_value_ &= ~(0xFF); \
  3618. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  3619. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3620. }
  3621. #define SET_GPIO_2_dout_i2stx_sdout0 { \
  3622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3623. _ezchip_macro_read_value_ &= ~(0xFF); \
  3624. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  3625. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3626. }
  3627. #define SET_GPIO_2_dout_i2stx_sdout1 { \
  3628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3629. _ezchip_macro_read_value_ &= ~(0xFF); \
  3630. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  3631. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3632. }
  3633. #define SET_GPIO_2_dout_lcd_pad_csm_n { \
  3634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3635. _ezchip_macro_read_value_ &= ~(0xFF); \
  3636. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  3637. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3638. }
  3639. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit0 { \
  3640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3641. _ezchip_macro_read_value_ &= ~(0xFF); \
  3642. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  3643. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3644. }
  3645. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit1 { \
  3646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3647. _ezchip_macro_read_value_ &= ~(0xFF); \
  3648. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  3649. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3650. }
  3651. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit2 { \
  3652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3653. _ezchip_macro_read_value_ &= ~(0xFF); \
  3654. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  3655. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3656. }
  3657. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit3 { \
  3658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3659. _ezchip_macro_read_value_ &= ~(0xFF); \
  3660. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  3661. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3662. }
  3663. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit4 { \
  3664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3665. _ezchip_macro_read_value_ &= ~(0xFF); \
  3666. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  3667. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3668. }
  3669. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit5 { \
  3670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3671. _ezchip_macro_read_value_ &= ~(0xFF); \
  3672. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  3673. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3674. }
  3675. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit6 { \
  3676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3677. _ezchip_macro_read_value_ &= ~(0xFF); \
  3678. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  3679. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3680. }
  3681. #define SET_GPIO_2_dout_pwm_pad_oe_n_bit7 { \
  3682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3683. _ezchip_macro_read_value_ &= ~(0xFF); \
  3684. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  3685. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3686. }
  3687. #define SET_GPIO_2_dout_pwm_pad_out_bit0 { \
  3688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3689. _ezchip_macro_read_value_ &= ~(0xFF); \
  3690. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  3691. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3692. }
  3693. #define SET_GPIO_2_dout_pwm_pad_out_bit1 { \
  3694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3695. _ezchip_macro_read_value_ &= ~(0xFF); \
  3696. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  3697. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3698. }
  3699. #define SET_GPIO_2_dout_pwm_pad_out_bit2 { \
  3700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3701. _ezchip_macro_read_value_ &= ~(0xFF); \
  3702. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  3703. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3704. }
  3705. #define SET_GPIO_2_dout_pwm_pad_out_bit3 { \
  3706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3707. _ezchip_macro_read_value_ &= ~(0xFF); \
  3708. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  3709. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3710. }
  3711. #define SET_GPIO_2_dout_pwm_pad_out_bit4 { \
  3712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3713. _ezchip_macro_read_value_ &= ~(0xFF); \
  3714. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  3715. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3716. }
  3717. #define SET_GPIO_2_dout_pwm_pad_out_bit5 { \
  3718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3719. _ezchip_macro_read_value_ &= ~(0xFF); \
  3720. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  3721. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3722. }
  3723. #define SET_GPIO_2_dout_pwm_pad_out_bit6 { \
  3724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3725. _ezchip_macro_read_value_ &= ~(0xFF); \
  3726. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  3727. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3728. }
  3729. #define SET_GPIO_2_dout_pwm_pad_out_bit7 { \
  3730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3731. _ezchip_macro_read_value_ &= ~(0xFF); \
  3732. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  3733. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3734. }
  3735. #define SET_GPIO_2_dout_pwmdac_left_out { \
  3736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3737. _ezchip_macro_read_value_ &= ~(0xFF); \
  3738. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  3739. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3740. }
  3741. #define SET_GPIO_2_dout_pwmdac_right_out { \
  3742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3743. _ezchip_macro_read_value_ &= ~(0xFF); \
  3744. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  3745. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3746. }
  3747. #define SET_GPIO_2_dout_qspi_csn1_out { \
  3748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3749. _ezchip_macro_read_value_ &= ~(0xFF); \
  3750. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  3751. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3752. }
  3753. #define SET_GPIO_2_dout_qspi_csn2_out { \
  3754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3755. _ezchip_macro_read_value_ &= ~(0xFF); \
  3756. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  3757. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3758. }
  3759. #define SET_GPIO_2_dout_qspi_csn3_out { \
  3760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3761. _ezchip_macro_read_value_ &= ~(0xFF); \
  3762. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  3763. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3764. }
  3765. #define SET_GPIO_2_dout_register23_SCFG_cmsensor_rst0 { \
  3766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3767. _ezchip_macro_read_value_ &= ~(0xFF); \
  3768. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  3769. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3770. }
  3771. #define SET_GPIO_2_dout_register23_SCFG_cmsensor_rst1 { \
  3772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3773. _ezchip_macro_read_value_ &= ~(0xFF); \
  3774. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  3775. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3776. }
  3777. #define SET_GPIO_2_dout_register32_SCFG_gmac_phy_rstn { \
  3778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3779. _ezchip_macro_read_value_ &= ~(0xFF); \
  3780. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  3781. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3782. }
  3783. #define SET_GPIO_2_dout_sdio0_pad_card_power_en { \
  3784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3785. _ezchip_macro_read_value_ &= ~(0xFF); \
  3786. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  3787. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3788. }
  3789. #define SET_GPIO_2_dout_sdio0_pad_cclk_out { \
  3790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3791. _ezchip_macro_read_value_ &= ~(0xFF); \
  3792. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  3793. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3794. }
  3795. #define SET_GPIO_2_dout_sdio0_pad_ccmd_oe { \
  3796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3797. _ezchip_macro_read_value_ &= ~(0xFF); \
  3798. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  3799. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3800. }
  3801. #define SET_GPIO_2_dout_sdio0_pad_ccmd_out { \
  3802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3803. _ezchip_macro_read_value_ &= ~(0xFF); \
  3804. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  3805. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3806. }
  3807. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit0 { \
  3808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3809. _ezchip_macro_read_value_ &= ~(0xFF); \
  3810. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  3811. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3812. }
  3813. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit1 { \
  3814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3815. _ezchip_macro_read_value_ &= ~(0xFF); \
  3816. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  3817. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3818. }
  3819. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit2 { \
  3820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3821. _ezchip_macro_read_value_ &= ~(0xFF); \
  3822. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  3823. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3824. }
  3825. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit3 { \
  3826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3827. _ezchip_macro_read_value_ &= ~(0xFF); \
  3828. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  3829. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3830. }
  3831. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit4 { \
  3832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3833. _ezchip_macro_read_value_ &= ~(0xFF); \
  3834. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  3835. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3836. }
  3837. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit5 { \
  3838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3839. _ezchip_macro_read_value_ &= ~(0xFF); \
  3840. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  3841. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3842. }
  3843. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit6 { \
  3844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3845. _ezchip_macro_read_value_ &= ~(0xFF); \
  3846. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  3847. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3848. }
  3849. #define SET_GPIO_2_dout_sdio0_pad_cdata_oe_bit7 { \
  3850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3851. _ezchip_macro_read_value_ &= ~(0xFF); \
  3852. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  3853. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3854. }
  3855. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit0 { \
  3856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3857. _ezchip_macro_read_value_ &= ~(0xFF); \
  3858. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  3859. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3860. }
  3861. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit1 { \
  3862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3863. _ezchip_macro_read_value_ &= ~(0xFF); \
  3864. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  3865. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3866. }
  3867. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit2 { \
  3868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3869. _ezchip_macro_read_value_ &= ~(0xFF); \
  3870. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  3871. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3872. }
  3873. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit3 { \
  3874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3875. _ezchip_macro_read_value_ &= ~(0xFF); \
  3876. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  3877. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3878. }
  3879. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit4 { \
  3880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3881. _ezchip_macro_read_value_ &= ~(0xFF); \
  3882. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  3883. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3884. }
  3885. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit5 { \
  3886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3887. _ezchip_macro_read_value_ &= ~(0xFF); \
  3888. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  3889. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3890. }
  3891. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit6 { \
  3892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3893. _ezchip_macro_read_value_ &= ~(0xFF); \
  3894. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  3895. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3896. }
  3897. #define SET_GPIO_2_dout_sdio0_pad_cdata_out_bit7 { \
  3898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3899. _ezchip_macro_read_value_ &= ~(0xFF); \
  3900. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  3901. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3902. }
  3903. #define SET_GPIO_2_dout_sdio0_pad_rst_n { \
  3904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3905. _ezchip_macro_read_value_ &= ~(0xFF); \
  3906. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  3907. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3908. }
  3909. #define SET_GPIO_2_dout_sdio1_pad_card_power_en { \
  3910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3911. _ezchip_macro_read_value_ &= ~(0xFF); \
  3912. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  3913. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3914. }
  3915. #define SET_GPIO_2_dout_sdio1_pad_cclk_out { \
  3916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3917. _ezchip_macro_read_value_ &= ~(0xFF); \
  3918. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  3919. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3920. }
  3921. #define SET_GPIO_2_dout_sdio1_pad_ccmd_oe { \
  3922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3923. _ezchip_macro_read_value_ &= ~(0xFF); \
  3924. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  3925. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3926. }
  3927. #define SET_GPIO_2_dout_sdio1_pad_ccmd_out { \
  3928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3929. _ezchip_macro_read_value_ &= ~(0xFF); \
  3930. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  3931. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3932. }
  3933. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit0 { \
  3934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3935. _ezchip_macro_read_value_ &= ~(0xFF); \
  3936. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  3937. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3938. }
  3939. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit1 { \
  3940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3941. _ezchip_macro_read_value_ &= ~(0xFF); \
  3942. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  3943. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3944. }
  3945. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit2 { \
  3946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3947. _ezchip_macro_read_value_ &= ~(0xFF); \
  3948. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  3949. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3950. }
  3951. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit3 { \
  3952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3953. _ezchip_macro_read_value_ &= ~(0xFF); \
  3954. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  3955. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3956. }
  3957. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit4 { \
  3958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3959. _ezchip_macro_read_value_ &= ~(0xFF); \
  3960. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  3961. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3962. }
  3963. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit5 { \
  3964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3965. _ezchip_macro_read_value_ &= ~(0xFF); \
  3966. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  3967. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3968. }
  3969. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit6 { \
  3970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3971. _ezchip_macro_read_value_ &= ~(0xFF); \
  3972. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  3973. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3974. }
  3975. #define SET_GPIO_2_dout_sdio1_pad_cdata_oe_bit7 { \
  3976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3977. _ezchip_macro_read_value_ &= ~(0xFF); \
  3978. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  3979. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3980. }
  3981. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit0 { \
  3982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3983. _ezchip_macro_read_value_ &= ~(0xFF); \
  3984. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  3985. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3986. }
  3987. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit1 { \
  3988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3989. _ezchip_macro_read_value_ &= ~(0xFF); \
  3990. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  3991. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3992. }
  3993. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit2 { \
  3994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  3995. _ezchip_macro_read_value_ &= ~(0xFF); \
  3996. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  3997. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  3998. }
  3999. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit3 { \
  4000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4001. _ezchip_macro_read_value_ &= ~(0xFF); \
  4002. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  4003. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4004. }
  4005. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit4 { \
  4006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4007. _ezchip_macro_read_value_ &= ~(0xFF); \
  4008. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  4009. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4010. }
  4011. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit5 { \
  4012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4013. _ezchip_macro_read_value_ &= ~(0xFF); \
  4014. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  4015. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4016. }
  4017. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit6 { \
  4018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4019. _ezchip_macro_read_value_ &= ~(0xFF); \
  4020. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  4021. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4022. }
  4023. #define SET_GPIO_2_dout_sdio1_pad_cdata_out_bit7 { \
  4024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4025. _ezchip_macro_read_value_ &= ~(0xFF); \
  4026. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  4027. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4028. }
  4029. #define SET_GPIO_2_dout_sdio1_pad_rst_n { \
  4030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4031. _ezchip_macro_read_value_ &= ~(0xFF); \
  4032. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  4033. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4034. }
  4035. #define SET_GPIO_2_dout_spdif_tx_sdout { \
  4036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4037. _ezchip_macro_read_value_ &= ~(0xFF); \
  4038. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  4039. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4040. }
  4041. #define SET_GPIO_2_dout_spdif_tx_sdout_oen { \
  4042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4043. _ezchip_macro_read_value_ &= ~(0xFF); \
  4044. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  4045. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4046. }
  4047. #define SET_GPIO_2_dout_spi0_pad_oe_n { \
  4048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4049. _ezchip_macro_read_value_ &= ~(0xFF); \
  4050. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  4051. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4052. }
  4053. #define SET_GPIO_2_dout_spi0_pad_sck_out { \
  4054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4055. _ezchip_macro_read_value_ &= ~(0xFF); \
  4056. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  4057. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4058. }
  4059. #define SET_GPIO_2_dout_spi0_pad_ss_0_n { \
  4060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4061. _ezchip_macro_read_value_ &= ~(0xFF); \
  4062. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  4063. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4064. }
  4065. #define SET_GPIO_2_dout_spi0_pad_ss_1_n { \
  4066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4067. _ezchip_macro_read_value_ &= ~(0xFF); \
  4068. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  4069. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4070. }
  4071. #define SET_GPIO_2_dout_spi0_pad_txd { \
  4072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4073. _ezchip_macro_read_value_ &= ~(0xFF); \
  4074. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  4075. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4076. }
  4077. #define SET_GPIO_2_dout_spi1_pad_oe_n { \
  4078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4079. _ezchip_macro_read_value_ &= ~(0xFF); \
  4080. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  4081. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4082. }
  4083. #define SET_GPIO_2_dout_spi1_pad_sck_out { \
  4084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4085. _ezchip_macro_read_value_ &= ~(0xFF); \
  4086. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  4087. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4088. }
  4089. #define SET_GPIO_2_dout_spi1_pad_ss_0_n { \
  4090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4091. _ezchip_macro_read_value_ &= ~(0xFF); \
  4092. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  4093. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4094. }
  4095. #define SET_GPIO_2_dout_spi1_pad_ss_1_n { \
  4096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4097. _ezchip_macro_read_value_ &= ~(0xFF); \
  4098. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  4099. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4100. }
  4101. #define SET_GPIO_2_dout_spi1_pad_txd { \
  4102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4103. _ezchip_macro_read_value_ &= ~(0xFF); \
  4104. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  4105. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4106. }
  4107. #define SET_GPIO_2_dout_spi2_pad_oe_n { \
  4108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4109. _ezchip_macro_read_value_ &= ~(0xFF); \
  4110. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  4111. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4112. }
  4113. #define SET_GPIO_2_dout_spi2_pad_sck_out { \
  4114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4115. _ezchip_macro_read_value_ &= ~(0xFF); \
  4116. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  4117. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4118. }
  4119. #define SET_GPIO_2_dout_spi2_pad_ss_0_n { \
  4120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4121. _ezchip_macro_read_value_ &= ~(0xFF); \
  4122. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  4123. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4124. }
  4125. #define SET_GPIO_2_dout_spi2_pad_ss_1_n { \
  4126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4127. _ezchip_macro_read_value_ &= ~(0xFF); \
  4128. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  4129. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4130. }
  4131. #define SET_GPIO_2_dout_spi2_pad_txd { \
  4132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4133. _ezchip_macro_read_value_ &= ~(0xFF); \
  4134. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  4135. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4136. }
  4137. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit0 { \
  4138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4139. _ezchip_macro_read_value_ &= ~(0xFF); \
  4140. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  4141. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4142. }
  4143. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit1 { \
  4144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4145. _ezchip_macro_read_value_ &= ~(0xFF); \
  4146. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  4147. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4148. }
  4149. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit2 { \
  4150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4151. _ezchip_macro_read_value_ &= ~(0xFF); \
  4152. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  4153. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4154. }
  4155. #define SET_GPIO_2_dout_spi2ahb_pad_oe_n_bit3 { \
  4156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4157. _ezchip_macro_read_value_ &= ~(0xFF); \
  4158. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  4159. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4160. }
  4161. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit0 { \
  4162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4163. _ezchip_macro_read_value_ &= ~(0xFF); \
  4164. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  4165. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4166. }
  4167. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit1 { \
  4168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4169. _ezchip_macro_read_value_ &= ~(0xFF); \
  4170. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  4171. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4172. }
  4173. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit2 { \
  4174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4175. _ezchip_macro_read_value_ &= ~(0xFF); \
  4176. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  4177. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4178. }
  4179. #define SET_GPIO_2_dout_spi2ahb_pad_txd_bit3 { \
  4180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4181. _ezchip_macro_read_value_ &= ~(0xFF); \
  4182. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  4183. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4184. }
  4185. #define SET_GPIO_2_dout_spi3_pad_oe_n { \
  4186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4187. _ezchip_macro_read_value_ &= ~(0xFF); \
  4188. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  4189. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4190. }
  4191. #define SET_GPIO_2_dout_spi3_pad_sck_out { \
  4192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4193. _ezchip_macro_read_value_ &= ~(0xFF); \
  4194. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  4195. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4196. }
  4197. #define SET_GPIO_2_dout_spi3_pad_ss_0_n { \
  4198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4199. _ezchip_macro_read_value_ &= ~(0xFF); \
  4200. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  4201. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4202. }
  4203. #define SET_GPIO_2_dout_spi3_pad_ss_1_n { \
  4204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4205. _ezchip_macro_read_value_ &= ~(0xFF); \
  4206. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  4207. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4208. }
  4209. #define SET_GPIO_2_dout_spi3_pad_txd { \
  4210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4211. _ezchip_macro_read_value_ &= ~(0xFF); \
  4212. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  4213. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4214. }
  4215. #define SET_GPIO_2_dout_uart0_pad_dtrn { \
  4216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4217. _ezchip_macro_read_value_ &= ~(0xFF); \
  4218. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  4219. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4220. }
  4221. #define SET_GPIO_2_dout_uart0_pad_rtsn { \
  4222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4223. _ezchip_macro_read_value_ &= ~(0xFF); \
  4224. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  4225. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4226. }
  4227. #define SET_GPIO_2_dout_uart0_pad_sout { \
  4228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4229. _ezchip_macro_read_value_ &= ~(0xFF); \
  4230. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  4231. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4232. }
  4233. #define SET_GPIO_2_dout_uart1_pad_sout { \
  4234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4235. _ezchip_macro_read_value_ &= ~(0xFF); \
  4236. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  4237. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4238. }
  4239. #define SET_GPIO_2_dout_uart2_pad_dtr_n { \
  4240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4241. _ezchip_macro_read_value_ &= ~(0xFF); \
  4242. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  4243. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4244. }
  4245. #define SET_GPIO_2_dout_uart2_pad_rts_n { \
  4246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4247. _ezchip_macro_read_value_ &= ~(0xFF); \
  4248. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  4249. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4250. }
  4251. #define SET_GPIO_2_dout_uart2_pad_sout { \
  4252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4253. _ezchip_macro_read_value_ &= ~(0xFF); \
  4254. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  4255. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4256. }
  4257. #define SET_GPIO_2_dout_uart3_pad_sout { \
  4258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4259. _ezchip_macro_read_value_ &= ~(0xFF); \
  4260. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  4261. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4262. }
  4263. #define SET_GPIO_2_dout_usb_drv_bus { \
  4264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_dout_REG_ADDR); \
  4265. _ezchip_macro_read_value_ &= ~(0xFF); \
  4266. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  4267. MA_OUTW(gpio_2_dout_REG_ADDR,_ezchip_macro_read_value_); \
  4268. }
  4269. #define SET_GPIO_2_doen_reverse_(en) { \
  4270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4271. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  4272. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  4273. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4274. }
  4275. #define SET_GPIO_2_doen_LOW { \
  4276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4277. _ezchip_macro_read_value_ &= ~(0xFF); \
  4278. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  4279. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4280. }
  4281. #define SET_GPIO_2_doen_HIGH { \
  4282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4283. _ezchip_macro_read_value_ &= ~(0xFF); \
  4284. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  4285. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4286. }
  4287. #define SET_GPIO_2_doen_clk_gmac_tophyref { \
  4288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4289. _ezchip_macro_read_value_ &= ~(0xFF); \
  4290. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  4291. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4292. }
  4293. #define SET_GPIO_2_doen_cpu_jtag_tdo { \
  4294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4295. _ezchip_macro_read_value_ &= ~(0xFF); \
  4296. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  4297. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4298. }
  4299. #define SET_GPIO_2_doen_cpu_jtag_tdo_oen { \
  4300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4301. _ezchip_macro_read_value_ &= ~(0xFF); \
  4302. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  4303. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4304. }
  4305. #define SET_GPIO_2_doen_dmic_clk_out { \
  4306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4307. _ezchip_macro_read_value_ &= ~(0xFF); \
  4308. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  4309. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4310. }
  4311. #define SET_GPIO_2_doen_dsp_JTDOEn_pad { \
  4312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4313. _ezchip_macro_read_value_ &= ~(0xFF); \
  4314. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  4315. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4316. }
  4317. #define SET_GPIO_2_doen_dsp_JTDO_pad { \
  4318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4319. _ezchip_macro_read_value_ &= ~(0xFF); \
  4320. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  4321. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4322. }
  4323. #define SET_GPIO_2_doen_i2c0_pad_sck_oe { \
  4324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4325. _ezchip_macro_read_value_ &= ~(0xFF); \
  4326. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  4327. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4328. }
  4329. #define SET_GPIO_2_doen_i2c0_pad_sda_oe { \
  4330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4331. _ezchip_macro_read_value_ &= ~(0xFF); \
  4332. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  4333. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4334. }
  4335. #define SET_GPIO_2_doen_i2c1_pad_sck_oe { \
  4336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4337. _ezchip_macro_read_value_ &= ~(0xFF); \
  4338. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  4339. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4340. }
  4341. #define SET_GPIO_2_doen_i2c1_pad_sda_oe { \
  4342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4343. _ezchip_macro_read_value_ &= ~(0xFF); \
  4344. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  4345. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4346. }
  4347. #define SET_GPIO_2_doen_i2c2_pad_sck_oe { \
  4348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4349. _ezchip_macro_read_value_ &= ~(0xFF); \
  4350. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  4351. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4352. }
  4353. #define SET_GPIO_2_doen_i2c2_pad_sda_oe { \
  4354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4355. _ezchip_macro_read_value_ &= ~(0xFF); \
  4356. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  4357. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4358. }
  4359. #define SET_GPIO_2_doen_i2c3_pad_sck_oe { \
  4360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4361. _ezchip_macro_read_value_ &= ~(0xFF); \
  4362. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  4363. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4364. }
  4365. #define SET_GPIO_2_doen_i2c3_pad_sda_oe { \
  4366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4367. _ezchip_macro_read_value_ &= ~(0xFF); \
  4368. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  4369. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4370. }
  4371. #define SET_GPIO_2_doen_i2srx_bclk_out { \
  4372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4373. _ezchip_macro_read_value_ &= ~(0xFF); \
  4374. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  4375. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4376. }
  4377. #define SET_GPIO_2_doen_i2srx_bclk_out_oen { \
  4378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4379. _ezchip_macro_read_value_ &= ~(0xFF); \
  4380. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  4381. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4382. }
  4383. #define SET_GPIO_2_doen_i2srx_lrck_out { \
  4384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4385. _ezchip_macro_read_value_ &= ~(0xFF); \
  4386. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  4387. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4388. }
  4389. #define SET_GPIO_2_doen_i2srx_lrck_out_oen { \
  4390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4391. _ezchip_macro_read_value_ &= ~(0xFF); \
  4392. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  4393. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4394. }
  4395. #define SET_GPIO_2_doen_i2srx_mclk_out { \
  4396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4397. _ezchip_macro_read_value_ &= ~(0xFF); \
  4398. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  4399. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4400. }
  4401. #define SET_GPIO_2_doen_i2stx_bclk_out { \
  4402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4403. _ezchip_macro_read_value_ &= ~(0xFF); \
  4404. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  4405. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4406. }
  4407. #define SET_GPIO_2_doen_i2stx_bclk_out_oen { \
  4408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4409. _ezchip_macro_read_value_ &= ~(0xFF); \
  4410. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  4411. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4412. }
  4413. #define SET_GPIO_2_doen_i2stx_lrck_out { \
  4414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4415. _ezchip_macro_read_value_ &= ~(0xFF); \
  4416. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  4417. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4418. }
  4419. #define SET_GPIO_2_doen_i2stx_lrckout_oen { \
  4420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4421. _ezchip_macro_read_value_ &= ~(0xFF); \
  4422. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  4423. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4424. }
  4425. #define SET_GPIO_2_doen_i2stx_mclk_out { \
  4426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4427. _ezchip_macro_read_value_ &= ~(0xFF); \
  4428. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  4429. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4430. }
  4431. #define SET_GPIO_2_doen_i2stx_sdout0 { \
  4432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4433. _ezchip_macro_read_value_ &= ~(0xFF); \
  4434. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  4435. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4436. }
  4437. #define SET_GPIO_2_doen_i2stx_sdout1 { \
  4438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4439. _ezchip_macro_read_value_ &= ~(0xFF); \
  4440. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  4441. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4442. }
  4443. #define SET_GPIO_2_doen_lcd_pad_csm_n { \
  4444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4445. _ezchip_macro_read_value_ &= ~(0xFF); \
  4446. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  4447. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4448. }
  4449. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit0 { \
  4450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4451. _ezchip_macro_read_value_ &= ~(0xFF); \
  4452. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  4453. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4454. }
  4455. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit1 { \
  4456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4457. _ezchip_macro_read_value_ &= ~(0xFF); \
  4458. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  4459. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4460. }
  4461. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit2 { \
  4462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4463. _ezchip_macro_read_value_ &= ~(0xFF); \
  4464. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  4465. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4466. }
  4467. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit3 { \
  4468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4469. _ezchip_macro_read_value_ &= ~(0xFF); \
  4470. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  4471. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4472. }
  4473. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit4 { \
  4474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4475. _ezchip_macro_read_value_ &= ~(0xFF); \
  4476. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  4477. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4478. }
  4479. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit5 { \
  4480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4481. _ezchip_macro_read_value_ &= ~(0xFF); \
  4482. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  4483. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4484. }
  4485. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit6 { \
  4486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4487. _ezchip_macro_read_value_ &= ~(0xFF); \
  4488. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  4489. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4490. }
  4491. #define SET_GPIO_2_doen_pwm_pad_oe_n_bit7 { \
  4492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4493. _ezchip_macro_read_value_ &= ~(0xFF); \
  4494. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  4495. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4496. }
  4497. #define SET_GPIO_2_doen_pwm_pad_out_bit0 { \
  4498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4499. _ezchip_macro_read_value_ &= ~(0xFF); \
  4500. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  4501. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4502. }
  4503. #define SET_GPIO_2_doen_pwm_pad_out_bit1 { \
  4504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4505. _ezchip_macro_read_value_ &= ~(0xFF); \
  4506. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  4507. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4508. }
  4509. #define SET_GPIO_2_doen_pwm_pad_out_bit2 { \
  4510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4511. _ezchip_macro_read_value_ &= ~(0xFF); \
  4512. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  4513. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4514. }
  4515. #define SET_GPIO_2_doen_pwm_pad_out_bit3 { \
  4516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4517. _ezchip_macro_read_value_ &= ~(0xFF); \
  4518. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  4519. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4520. }
  4521. #define SET_GPIO_2_doen_pwm_pad_out_bit4 { \
  4522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4523. _ezchip_macro_read_value_ &= ~(0xFF); \
  4524. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  4525. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4526. }
  4527. #define SET_GPIO_2_doen_pwm_pad_out_bit5 { \
  4528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4529. _ezchip_macro_read_value_ &= ~(0xFF); \
  4530. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  4531. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4532. }
  4533. #define SET_GPIO_2_doen_pwm_pad_out_bit6 { \
  4534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4535. _ezchip_macro_read_value_ &= ~(0xFF); \
  4536. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  4537. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4538. }
  4539. #define SET_GPIO_2_doen_pwm_pad_out_bit7 { \
  4540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4541. _ezchip_macro_read_value_ &= ~(0xFF); \
  4542. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  4543. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4544. }
  4545. #define SET_GPIO_2_doen_pwmdac_left_out { \
  4546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4547. _ezchip_macro_read_value_ &= ~(0xFF); \
  4548. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  4549. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4550. }
  4551. #define SET_GPIO_2_doen_pwmdac_right_out { \
  4552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4553. _ezchip_macro_read_value_ &= ~(0xFF); \
  4554. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  4555. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4556. }
  4557. #define SET_GPIO_2_doen_qspi_csn1_out { \
  4558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4559. _ezchip_macro_read_value_ &= ~(0xFF); \
  4560. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  4561. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4562. }
  4563. #define SET_GPIO_2_doen_qspi_csn2_out { \
  4564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4565. _ezchip_macro_read_value_ &= ~(0xFF); \
  4566. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  4567. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4568. }
  4569. #define SET_GPIO_2_doen_qspi_csn3_out { \
  4570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4571. _ezchip_macro_read_value_ &= ~(0xFF); \
  4572. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  4573. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4574. }
  4575. #define SET_GPIO_2_doen_register23_SCFG_cmsensor_rst0 { \
  4576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4577. _ezchip_macro_read_value_ &= ~(0xFF); \
  4578. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  4579. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4580. }
  4581. #define SET_GPIO_2_doen_register23_SCFG_cmsensor_rst1 { \
  4582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4583. _ezchip_macro_read_value_ &= ~(0xFF); \
  4584. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  4585. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4586. }
  4587. #define SET_GPIO_2_doen_register32_SCFG_gmac_phy_rstn { \
  4588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4589. _ezchip_macro_read_value_ &= ~(0xFF); \
  4590. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  4591. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4592. }
  4593. #define SET_GPIO_2_doen_sdio0_pad_card_power_en { \
  4594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4595. _ezchip_macro_read_value_ &= ~(0xFF); \
  4596. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  4597. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4598. }
  4599. #define SET_GPIO_2_doen_sdio0_pad_cclk_out { \
  4600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4601. _ezchip_macro_read_value_ &= ~(0xFF); \
  4602. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  4603. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4604. }
  4605. #define SET_GPIO_2_doen_sdio0_pad_ccmd_oe { \
  4606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4607. _ezchip_macro_read_value_ &= ~(0xFF); \
  4608. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  4609. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4610. }
  4611. #define SET_GPIO_2_doen_sdio0_pad_ccmd_out { \
  4612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4613. _ezchip_macro_read_value_ &= ~(0xFF); \
  4614. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  4615. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4616. }
  4617. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit0 { \
  4618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4619. _ezchip_macro_read_value_ &= ~(0xFF); \
  4620. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  4621. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4622. }
  4623. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit1 { \
  4624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4625. _ezchip_macro_read_value_ &= ~(0xFF); \
  4626. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  4627. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4628. }
  4629. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit2 { \
  4630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4631. _ezchip_macro_read_value_ &= ~(0xFF); \
  4632. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  4633. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4634. }
  4635. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit3 { \
  4636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4637. _ezchip_macro_read_value_ &= ~(0xFF); \
  4638. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  4639. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4640. }
  4641. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit4 { \
  4642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4643. _ezchip_macro_read_value_ &= ~(0xFF); \
  4644. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  4645. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4646. }
  4647. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit5 { \
  4648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4649. _ezchip_macro_read_value_ &= ~(0xFF); \
  4650. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  4651. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4652. }
  4653. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit6 { \
  4654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4655. _ezchip_macro_read_value_ &= ~(0xFF); \
  4656. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  4657. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4658. }
  4659. #define SET_GPIO_2_doen_sdio0_pad_cdata_oe_bit7 { \
  4660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4661. _ezchip_macro_read_value_ &= ~(0xFF); \
  4662. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  4663. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4664. }
  4665. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit0 { \
  4666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4667. _ezchip_macro_read_value_ &= ~(0xFF); \
  4668. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  4669. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4670. }
  4671. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit1 { \
  4672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4673. _ezchip_macro_read_value_ &= ~(0xFF); \
  4674. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  4675. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4676. }
  4677. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit2 { \
  4678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4679. _ezchip_macro_read_value_ &= ~(0xFF); \
  4680. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  4681. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4682. }
  4683. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit3 { \
  4684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4685. _ezchip_macro_read_value_ &= ~(0xFF); \
  4686. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  4687. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4688. }
  4689. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit4 { \
  4690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4691. _ezchip_macro_read_value_ &= ~(0xFF); \
  4692. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  4693. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4694. }
  4695. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit5 { \
  4696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4697. _ezchip_macro_read_value_ &= ~(0xFF); \
  4698. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  4699. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4700. }
  4701. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit6 { \
  4702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4703. _ezchip_macro_read_value_ &= ~(0xFF); \
  4704. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  4705. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4706. }
  4707. #define SET_GPIO_2_doen_sdio0_pad_cdata_out_bit7 { \
  4708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4709. _ezchip_macro_read_value_ &= ~(0xFF); \
  4710. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  4711. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4712. }
  4713. #define SET_GPIO_2_doen_sdio0_pad_rst_n { \
  4714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4715. _ezchip_macro_read_value_ &= ~(0xFF); \
  4716. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  4717. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4718. }
  4719. #define SET_GPIO_2_doen_sdio1_pad_card_power_en { \
  4720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4721. _ezchip_macro_read_value_ &= ~(0xFF); \
  4722. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  4723. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4724. }
  4725. #define SET_GPIO_2_doen_sdio1_pad_cclk_out { \
  4726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4727. _ezchip_macro_read_value_ &= ~(0xFF); \
  4728. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  4729. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4730. }
  4731. #define SET_GPIO_2_doen_sdio1_pad_ccmd_oe { \
  4732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4733. _ezchip_macro_read_value_ &= ~(0xFF); \
  4734. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  4735. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4736. }
  4737. #define SET_GPIO_2_doen_sdio1_pad_ccmd_out { \
  4738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4739. _ezchip_macro_read_value_ &= ~(0xFF); \
  4740. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  4741. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4742. }
  4743. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit0 { \
  4744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4745. _ezchip_macro_read_value_ &= ~(0xFF); \
  4746. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  4747. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4748. }
  4749. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit1 { \
  4750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4751. _ezchip_macro_read_value_ &= ~(0xFF); \
  4752. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  4753. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4754. }
  4755. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit2 { \
  4756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4757. _ezchip_macro_read_value_ &= ~(0xFF); \
  4758. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  4759. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4760. }
  4761. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit3 { \
  4762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4763. _ezchip_macro_read_value_ &= ~(0xFF); \
  4764. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  4765. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4766. }
  4767. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit4 { \
  4768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4769. _ezchip_macro_read_value_ &= ~(0xFF); \
  4770. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  4771. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4772. }
  4773. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit5 { \
  4774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4775. _ezchip_macro_read_value_ &= ~(0xFF); \
  4776. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  4777. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4778. }
  4779. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit6 { \
  4780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4781. _ezchip_macro_read_value_ &= ~(0xFF); \
  4782. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  4783. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4784. }
  4785. #define SET_GPIO_2_doen_sdio1_pad_cdata_oe_bit7 { \
  4786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4787. _ezchip_macro_read_value_ &= ~(0xFF); \
  4788. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  4789. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4790. }
  4791. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit0 { \
  4792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4793. _ezchip_macro_read_value_ &= ~(0xFF); \
  4794. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  4795. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4796. }
  4797. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit1 { \
  4798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4799. _ezchip_macro_read_value_ &= ~(0xFF); \
  4800. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  4801. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4802. }
  4803. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit2 { \
  4804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4805. _ezchip_macro_read_value_ &= ~(0xFF); \
  4806. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  4807. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4808. }
  4809. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit3 { \
  4810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4811. _ezchip_macro_read_value_ &= ~(0xFF); \
  4812. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  4813. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4814. }
  4815. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit4 { \
  4816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4817. _ezchip_macro_read_value_ &= ~(0xFF); \
  4818. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  4819. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4820. }
  4821. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit5 { \
  4822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4823. _ezchip_macro_read_value_ &= ~(0xFF); \
  4824. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  4825. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4826. }
  4827. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit6 { \
  4828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4829. _ezchip_macro_read_value_ &= ~(0xFF); \
  4830. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  4831. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4832. }
  4833. #define SET_GPIO_2_doen_sdio1_pad_cdata_out_bit7 { \
  4834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4835. _ezchip_macro_read_value_ &= ~(0xFF); \
  4836. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  4837. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4838. }
  4839. #define SET_GPIO_2_doen_sdio1_pad_rst_n { \
  4840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4841. _ezchip_macro_read_value_ &= ~(0xFF); \
  4842. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  4843. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4844. }
  4845. #define SET_GPIO_2_doen_spdif_tx_sdout { \
  4846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4847. _ezchip_macro_read_value_ &= ~(0xFF); \
  4848. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  4849. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4850. }
  4851. #define SET_GPIO_2_doen_spdif_tx_sdout_oen { \
  4852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4853. _ezchip_macro_read_value_ &= ~(0xFF); \
  4854. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  4855. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4856. }
  4857. #define SET_GPIO_2_doen_spi0_pad_oe_n { \
  4858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4859. _ezchip_macro_read_value_ &= ~(0xFF); \
  4860. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  4861. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4862. }
  4863. #define SET_GPIO_2_doen_spi0_pad_sck_out { \
  4864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4865. _ezchip_macro_read_value_ &= ~(0xFF); \
  4866. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  4867. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4868. }
  4869. #define SET_GPIO_2_doen_spi0_pad_ss_0_n { \
  4870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4871. _ezchip_macro_read_value_ &= ~(0xFF); \
  4872. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  4873. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4874. }
  4875. #define SET_GPIO_2_doen_spi0_pad_ss_1_n { \
  4876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4877. _ezchip_macro_read_value_ &= ~(0xFF); \
  4878. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  4879. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4880. }
  4881. #define SET_GPIO_2_doen_spi0_pad_txd { \
  4882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4883. _ezchip_macro_read_value_ &= ~(0xFF); \
  4884. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  4885. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4886. }
  4887. #define SET_GPIO_2_doen_spi1_pad_oe_n { \
  4888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4889. _ezchip_macro_read_value_ &= ~(0xFF); \
  4890. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  4891. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4892. }
  4893. #define SET_GPIO_2_doen_spi1_pad_sck_out { \
  4894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4895. _ezchip_macro_read_value_ &= ~(0xFF); \
  4896. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  4897. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4898. }
  4899. #define SET_GPIO_2_doen_spi1_pad_ss_0_n { \
  4900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4901. _ezchip_macro_read_value_ &= ~(0xFF); \
  4902. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  4903. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4904. }
  4905. #define SET_GPIO_2_doen_spi1_pad_ss_1_n { \
  4906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4907. _ezchip_macro_read_value_ &= ~(0xFF); \
  4908. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  4909. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4910. }
  4911. #define SET_GPIO_2_doen_spi1_pad_txd { \
  4912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4913. _ezchip_macro_read_value_ &= ~(0xFF); \
  4914. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  4915. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4916. }
  4917. #define SET_GPIO_2_doen_spi2_pad_oe_n { \
  4918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4919. _ezchip_macro_read_value_ &= ~(0xFF); \
  4920. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  4921. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4922. }
  4923. #define SET_GPIO_2_doen_spi2_pad_sck_out { \
  4924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4925. _ezchip_macro_read_value_ &= ~(0xFF); \
  4926. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  4927. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4928. }
  4929. #define SET_GPIO_2_doen_spi2_pad_ss_0_n { \
  4930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4931. _ezchip_macro_read_value_ &= ~(0xFF); \
  4932. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  4933. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4934. }
  4935. #define SET_GPIO_2_doen_spi2_pad_ss_1_n { \
  4936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4937. _ezchip_macro_read_value_ &= ~(0xFF); \
  4938. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  4939. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4940. }
  4941. #define SET_GPIO_2_doen_spi2_pad_txd { \
  4942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4943. _ezchip_macro_read_value_ &= ~(0xFF); \
  4944. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  4945. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4946. }
  4947. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit0 { \
  4948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4949. _ezchip_macro_read_value_ &= ~(0xFF); \
  4950. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  4951. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4952. }
  4953. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit1 { \
  4954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4955. _ezchip_macro_read_value_ &= ~(0xFF); \
  4956. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  4957. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4958. }
  4959. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit2 { \
  4960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4961. _ezchip_macro_read_value_ &= ~(0xFF); \
  4962. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  4963. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4964. }
  4965. #define SET_GPIO_2_doen_spi2ahb_pad_oe_n_bit3 { \
  4966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4967. _ezchip_macro_read_value_ &= ~(0xFF); \
  4968. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  4969. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4970. }
  4971. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit0 { \
  4972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4973. _ezchip_macro_read_value_ &= ~(0xFF); \
  4974. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  4975. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4976. }
  4977. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit1 { \
  4978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4979. _ezchip_macro_read_value_ &= ~(0xFF); \
  4980. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  4981. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4982. }
  4983. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit2 { \
  4984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4985. _ezchip_macro_read_value_ &= ~(0xFF); \
  4986. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  4987. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4988. }
  4989. #define SET_GPIO_2_doen_spi2ahb_pad_txd_bit3 { \
  4990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4991. _ezchip_macro_read_value_ &= ~(0xFF); \
  4992. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  4993. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  4994. }
  4995. #define SET_GPIO_2_doen_spi3_pad_oe_n { \
  4996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  4997. _ezchip_macro_read_value_ &= ~(0xFF); \
  4998. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  4999. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5000. }
  5001. #define SET_GPIO_2_doen_spi3_pad_sck_out { \
  5002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5003. _ezchip_macro_read_value_ &= ~(0xFF); \
  5004. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  5005. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5006. }
  5007. #define SET_GPIO_2_doen_spi3_pad_ss_0_n { \
  5008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5009. _ezchip_macro_read_value_ &= ~(0xFF); \
  5010. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  5011. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5012. }
  5013. #define SET_GPIO_2_doen_spi3_pad_ss_1_n { \
  5014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5015. _ezchip_macro_read_value_ &= ~(0xFF); \
  5016. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  5017. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5018. }
  5019. #define SET_GPIO_2_doen_spi3_pad_txd { \
  5020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5021. _ezchip_macro_read_value_ &= ~(0xFF); \
  5022. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  5023. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5024. }
  5025. #define SET_GPIO_2_doen_uart0_pad_dtrn { \
  5026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5027. _ezchip_macro_read_value_ &= ~(0xFF); \
  5028. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  5029. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5030. }
  5031. #define SET_GPIO_2_doen_uart0_pad_rtsn { \
  5032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5033. _ezchip_macro_read_value_ &= ~(0xFF); \
  5034. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  5035. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5036. }
  5037. #define SET_GPIO_2_doen_uart0_pad_sout { \
  5038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5039. _ezchip_macro_read_value_ &= ~(0xFF); \
  5040. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  5041. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5042. }
  5043. #define SET_GPIO_2_doen_uart1_pad_sout { \
  5044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5045. _ezchip_macro_read_value_ &= ~(0xFF); \
  5046. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  5047. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5048. }
  5049. #define SET_GPIO_2_doen_uart2_pad_dtr_n { \
  5050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5051. _ezchip_macro_read_value_ &= ~(0xFF); \
  5052. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  5053. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5054. }
  5055. #define SET_GPIO_2_doen_uart2_pad_rts_n { \
  5056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5057. _ezchip_macro_read_value_ &= ~(0xFF); \
  5058. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  5059. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5060. }
  5061. #define SET_GPIO_2_doen_uart2_pad_sout { \
  5062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5063. _ezchip_macro_read_value_ &= ~(0xFF); \
  5064. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  5065. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5066. }
  5067. #define SET_GPIO_2_doen_uart3_pad_sout { \
  5068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5069. _ezchip_macro_read_value_ &= ~(0xFF); \
  5070. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  5071. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5072. }
  5073. #define SET_GPIO_2_doen_usb_drv_bus { \
  5074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_2_doen_REG_ADDR); \
  5075. _ezchip_macro_read_value_ &= ~(0xFF); \
  5076. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  5077. MA_OUTW(gpio_2_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5078. }
  5079. #define SET_GPIO_3_dout_reverse_(en) { \
  5080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5081. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  5082. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  5083. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5084. }
  5085. #define SET_GPIO_3_dout_LOW { \
  5086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5087. _ezchip_macro_read_value_ &= ~(0xFF); \
  5088. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  5089. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5090. }
  5091. #define SET_GPIO_3_dout_HIGH { \
  5092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5093. _ezchip_macro_read_value_ &= ~(0xFF); \
  5094. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  5095. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5096. }
  5097. #define SET_GPIO_3_dout_clk_gmac_tophyref { \
  5098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5099. _ezchip_macro_read_value_ &= ~(0xFF); \
  5100. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  5101. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5102. }
  5103. #define SET_GPIO_3_dout_cpu_jtag_tdo { \
  5104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5105. _ezchip_macro_read_value_ &= ~(0xFF); \
  5106. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  5107. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5108. }
  5109. #define SET_GPIO_3_dout_cpu_jtag_tdo_oen { \
  5110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5111. _ezchip_macro_read_value_ &= ~(0xFF); \
  5112. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  5113. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5114. }
  5115. #define SET_GPIO_3_dout_dmic_clk_out { \
  5116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5117. _ezchip_macro_read_value_ &= ~(0xFF); \
  5118. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  5119. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5120. }
  5121. #define SET_GPIO_3_dout_dsp_JTDOEn_pad { \
  5122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5123. _ezchip_macro_read_value_ &= ~(0xFF); \
  5124. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  5125. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5126. }
  5127. #define SET_GPIO_3_dout_dsp_JTDO_pad { \
  5128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5129. _ezchip_macro_read_value_ &= ~(0xFF); \
  5130. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  5131. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5132. }
  5133. #define SET_GPIO_3_dout_i2c0_pad_sck_oe { \
  5134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5135. _ezchip_macro_read_value_ &= ~(0xFF); \
  5136. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  5137. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5138. }
  5139. #define SET_GPIO_3_dout_i2c0_pad_sda_oe { \
  5140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5141. _ezchip_macro_read_value_ &= ~(0xFF); \
  5142. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  5143. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5144. }
  5145. #define SET_GPIO_3_dout_i2c1_pad_sck_oe { \
  5146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5147. _ezchip_macro_read_value_ &= ~(0xFF); \
  5148. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  5149. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5150. }
  5151. #define SET_GPIO_3_dout_i2c1_pad_sda_oe { \
  5152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5153. _ezchip_macro_read_value_ &= ~(0xFF); \
  5154. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  5155. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5156. }
  5157. #define SET_GPIO_3_dout_i2c2_pad_sck_oe { \
  5158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5159. _ezchip_macro_read_value_ &= ~(0xFF); \
  5160. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  5161. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5162. }
  5163. #define SET_GPIO_3_dout_i2c2_pad_sda_oe { \
  5164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5165. _ezchip_macro_read_value_ &= ~(0xFF); \
  5166. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  5167. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5168. }
  5169. #define SET_GPIO_3_dout_i2c3_pad_sck_oe { \
  5170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5171. _ezchip_macro_read_value_ &= ~(0xFF); \
  5172. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  5173. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5174. }
  5175. #define SET_GPIO_3_dout_i2c3_pad_sda_oe { \
  5176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5177. _ezchip_macro_read_value_ &= ~(0xFF); \
  5178. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  5179. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5180. }
  5181. #define SET_GPIO_3_dout_i2srx_bclk_out { \
  5182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5183. _ezchip_macro_read_value_ &= ~(0xFF); \
  5184. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  5185. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5186. }
  5187. #define SET_GPIO_3_dout_i2srx_bclk_out_oen { \
  5188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5189. _ezchip_macro_read_value_ &= ~(0xFF); \
  5190. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  5191. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5192. }
  5193. #define SET_GPIO_3_dout_i2srx_lrck_out { \
  5194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5195. _ezchip_macro_read_value_ &= ~(0xFF); \
  5196. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  5197. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5198. }
  5199. #define SET_GPIO_3_dout_i2srx_lrck_out_oen { \
  5200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5201. _ezchip_macro_read_value_ &= ~(0xFF); \
  5202. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  5203. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5204. }
  5205. #define SET_GPIO_3_dout_i2srx_mclk_out { \
  5206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5207. _ezchip_macro_read_value_ &= ~(0xFF); \
  5208. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  5209. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5210. }
  5211. #define SET_GPIO_3_dout_i2stx_bclk_out { \
  5212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5213. _ezchip_macro_read_value_ &= ~(0xFF); \
  5214. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  5215. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5216. }
  5217. #define SET_GPIO_3_dout_i2stx_bclk_out_oen { \
  5218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5219. _ezchip_macro_read_value_ &= ~(0xFF); \
  5220. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  5221. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5222. }
  5223. #define SET_GPIO_3_dout_i2stx_lrck_out { \
  5224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5225. _ezchip_macro_read_value_ &= ~(0xFF); \
  5226. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  5227. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5228. }
  5229. #define SET_GPIO_3_dout_i2stx_lrckout_oen { \
  5230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5231. _ezchip_macro_read_value_ &= ~(0xFF); \
  5232. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  5233. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5234. }
  5235. #define SET_GPIO_3_dout_i2stx_mclk_out { \
  5236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5237. _ezchip_macro_read_value_ &= ~(0xFF); \
  5238. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  5239. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5240. }
  5241. #define SET_GPIO_3_dout_i2stx_sdout0 { \
  5242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5243. _ezchip_macro_read_value_ &= ~(0xFF); \
  5244. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  5245. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5246. }
  5247. #define SET_GPIO_3_dout_i2stx_sdout1 { \
  5248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5249. _ezchip_macro_read_value_ &= ~(0xFF); \
  5250. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  5251. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5252. }
  5253. #define SET_GPIO_3_dout_lcd_pad_csm_n { \
  5254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5255. _ezchip_macro_read_value_ &= ~(0xFF); \
  5256. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  5257. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5258. }
  5259. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit0 { \
  5260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5261. _ezchip_macro_read_value_ &= ~(0xFF); \
  5262. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  5263. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5264. }
  5265. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit1 { \
  5266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5267. _ezchip_macro_read_value_ &= ~(0xFF); \
  5268. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  5269. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5270. }
  5271. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit2 { \
  5272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5273. _ezchip_macro_read_value_ &= ~(0xFF); \
  5274. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  5275. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5276. }
  5277. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit3 { \
  5278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5279. _ezchip_macro_read_value_ &= ~(0xFF); \
  5280. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  5281. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5282. }
  5283. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit4 { \
  5284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5285. _ezchip_macro_read_value_ &= ~(0xFF); \
  5286. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  5287. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5288. }
  5289. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit5 { \
  5290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5291. _ezchip_macro_read_value_ &= ~(0xFF); \
  5292. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  5293. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5294. }
  5295. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit6 { \
  5296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5297. _ezchip_macro_read_value_ &= ~(0xFF); \
  5298. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  5299. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5300. }
  5301. #define SET_GPIO_3_dout_pwm_pad_oe_n_bit7 { \
  5302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5303. _ezchip_macro_read_value_ &= ~(0xFF); \
  5304. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  5305. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5306. }
  5307. #define SET_GPIO_3_dout_pwm_pad_out_bit0 { \
  5308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5309. _ezchip_macro_read_value_ &= ~(0xFF); \
  5310. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  5311. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5312. }
  5313. #define SET_GPIO_3_dout_pwm_pad_out_bit1 { \
  5314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5315. _ezchip_macro_read_value_ &= ~(0xFF); \
  5316. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  5317. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5318. }
  5319. #define SET_GPIO_3_dout_pwm_pad_out_bit2 { \
  5320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5321. _ezchip_macro_read_value_ &= ~(0xFF); \
  5322. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  5323. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5324. }
  5325. #define SET_GPIO_3_dout_pwm_pad_out_bit3 { \
  5326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5327. _ezchip_macro_read_value_ &= ~(0xFF); \
  5328. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  5329. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5330. }
  5331. #define SET_GPIO_3_dout_pwm_pad_out_bit4 { \
  5332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5333. _ezchip_macro_read_value_ &= ~(0xFF); \
  5334. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  5335. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5336. }
  5337. #define SET_GPIO_3_dout_pwm_pad_out_bit5 { \
  5338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5339. _ezchip_macro_read_value_ &= ~(0xFF); \
  5340. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  5341. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5342. }
  5343. #define SET_GPIO_3_dout_pwm_pad_out_bit6 { \
  5344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5345. _ezchip_macro_read_value_ &= ~(0xFF); \
  5346. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  5347. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5348. }
  5349. #define SET_GPIO_3_dout_pwm_pad_out_bit7 { \
  5350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5351. _ezchip_macro_read_value_ &= ~(0xFF); \
  5352. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  5353. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5354. }
  5355. #define SET_GPIO_3_dout_pwmdac_left_out { \
  5356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5357. _ezchip_macro_read_value_ &= ~(0xFF); \
  5358. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  5359. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5360. }
  5361. #define SET_GPIO_3_dout_pwmdac_right_out { \
  5362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5363. _ezchip_macro_read_value_ &= ~(0xFF); \
  5364. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  5365. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5366. }
  5367. #define SET_GPIO_3_dout_qspi_csn1_out { \
  5368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5369. _ezchip_macro_read_value_ &= ~(0xFF); \
  5370. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  5371. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5372. }
  5373. #define SET_GPIO_3_dout_qspi_csn2_out { \
  5374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5375. _ezchip_macro_read_value_ &= ~(0xFF); \
  5376. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  5377. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5378. }
  5379. #define SET_GPIO_3_dout_qspi_csn3_out { \
  5380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5381. _ezchip_macro_read_value_ &= ~(0xFF); \
  5382. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  5383. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5384. }
  5385. #define SET_GPIO_3_dout_register23_SCFG_cmsensor_rst0 { \
  5386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5387. _ezchip_macro_read_value_ &= ~(0xFF); \
  5388. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  5389. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5390. }
  5391. #define SET_GPIO_3_dout_register23_SCFG_cmsensor_rst1 { \
  5392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5393. _ezchip_macro_read_value_ &= ~(0xFF); \
  5394. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  5395. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5396. }
  5397. #define SET_GPIO_3_dout_register32_SCFG_gmac_phy_rstn { \
  5398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5399. _ezchip_macro_read_value_ &= ~(0xFF); \
  5400. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  5401. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5402. }
  5403. #define SET_GPIO_3_dout_sdio0_pad_card_power_en { \
  5404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5405. _ezchip_macro_read_value_ &= ~(0xFF); \
  5406. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  5407. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5408. }
  5409. #define SET_GPIO_3_dout_sdio0_pad_cclk_out { \
  5410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5411. _ezchip_macro_read_value_ &= ~(0xFF); \
  5412. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  5413. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5414. }
  5415. #define SET_GPIO_3_dout_sdio0_pad_ccmd_oe { \
  5416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5417. _ezchip_macro_read_value_ &= ~(0xFF); \
  5418. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  5419. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5420. }
  5421. #define SET_GPIO_3_dout_sdio0_pad_ccmd_out { \
  5422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5423. _ezchip_macro_read_value_ &= ~(0xFF); \
  5424. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  5425. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5426. }
  5427. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit0 { \
  5428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5429. _ezchip_macro_read_value_ &= ~(0xFF); \
  5430. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  5431. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5432. }
  5433. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit1 { \
  5434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5435. _ezchip_macro_read_value_ &= ~(0xFF); \
  5436. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  5437. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5438. }
  5439. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit2 { \
  5440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5441. _ezchip_macro_read_value_ &= ~(0xFF); \
  5442. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  5443. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5444. }
  5445. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit3 { \
  5446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5447. _ezchip_macro_read_value_ &= ~(0xFF); \
  5448. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  5449. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5450. }
  5451. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit4 { \
  5452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5453. _ezchip_macro_read_value_ &= ~(0xFF); \
  5454. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  5455. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5456. }
  5457. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit5 { \
  5458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5459. _ezchip_macro_read_value_ &= ~(0xFF); \
  5460. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  5461. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5462. }
  5463. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit6 { \
  5464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5465. _ezchip_macro_read_value_ &= ~(0xFF); \
  5466. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  5467. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5468. }
  5469. #define SET_GPIO_3_dout_sdio0_pad_cdata_oe_bit7 { \
  5470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5471. _ezchip_macro_read_value_ &= ~(0xFF); \
  5472. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  5473. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5474. }
  5475. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit0 { \
  5476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5477. _ezchip_macro_read_value_ &= ~(0xFF); \
  5478. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  5479. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5480. }
  5481. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit1 { \
  5482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5483. _ezchip_macro_read_value_ &= ~(0xFF); \
  5484. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  5485. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5486. }
  5487. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit2 { \
  5488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5489. _ezchip_macro_read_value_ &= ~(0xFF); \
  5490. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  5491. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5492. }
  5493. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit3 { \
  5494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5495. _ezchip_macro_read_value_ &= ~(0xFF); \
  5496. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  5497. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5498. }
  5499. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit4 { \
  5500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5501. _ezchip_macro_read_value_ &= ~(0xFF); \
  5502. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  5503. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5504. }
  5505. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit5 { \
  5506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5507. _ezchip_macro_read_value_ &= ~(0xFF); \
  5508. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  5509. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5510. }
  5511. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit6 { \
  5512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5513. _ezchip_macro_read_value_ &= ~(0xFF); \
  5514. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  5515. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5516. }
  5517. #define SET_GPIO_3_dout_sdio0_pad_cdata_out_bit7 { \
  5518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5519. _ezchip_macro_read_value_ &= ~(0xFF); \
  5520. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  5521. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5522. }
  5523. #define SET_GPIO_3_dout_sdio0_pad_rst_n { \
  5524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5525. _ezchip_macro_read_value_ &= ~(0xFF); \
  5526. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  5527. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5528. }
  5529. #define SET_GPIO_3_dout_sdio1_pad_card_power_en { \
  5530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5531. _ezchip_macro_read_value_ &= ~(0xFF); \
  5532. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  5533. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5534. }
  5535. #define SET_GPIO_3_dout_sdio1_pad_cclk_out { \
  5536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5537. _ezchip_macro_read_value_ &= ~(0xFF); \
  5538. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  5539. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5540. }
  5541. #define SET_GPIO_3_dout_sdio1_pad_ccmd_oe { \
  5542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5543. _ezchip_macro_read_value_ &= ~(0xFF); \
  5544. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  5545. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5546. }
  5547. #define SET_GPIO_3_dout_sdio1_pad_ccmd_out { \
  5548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5549. _ezchip_macro_read_value_ &= ~(0xFF); \
  5550. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  5551. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5552. }
  5553. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit0 { \
  5554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5555. _ezchip_macro_read_value_ &= ~(0xFF); \
  5556. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  5557. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5558. }
  5559. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit1 { \
  5560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5561. _ezchip_macro_read_value_ &= ~(0xFF); \
  5562. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  5563. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5564. }
  5565. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit2 { \
  5566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5567. _ezchip_macro_read_value_ &= ~(0xFF); \
  5568. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  5569. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5570. }
  5571. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit3 { \
  5572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5573. _ezchip_macro_read_value_ &= ~(0xFF); \
  5574. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  5575. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5576. }
  5577. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit4 { \
  5578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5579. _ezchip_macro_read_value_ &= ~(0xFF); \
  5580. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  5581. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5582. }
  5583. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit5 { \
  5584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5585. _ezchip_macro_read_value_ &= ~(0xFF); \
  5586. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  5587. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5588. }
  5589. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit6 { \
  5590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5591. _ezchip_macro_read_value_ &= ~(0xFF); \
  5592. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  5593. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5594. }
  5595. #define SET_GPIO_3_dout_sdio1_pad_cdata_oe_bit7 { \
  5596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5597. _ezchip_macro_read_value_ &= ~(0xFF); \
  5598. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  5599. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5600. }
  5601. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit0 { \
  5602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5603. _ezchip_macro_read_value_ &= ~(0xFF); \
  5604. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  5605. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5606. }
  5607. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit1 { \
  5608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5609. _ezchip_macro_read_value_ &= ~(0xFF); \
  5610. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  5611. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5612. }
  5613. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit2 { \
  5614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5615. _ezchip_macro_read_value_ &= ~(0xFF); \
  5616. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  5617. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5618. }
  5619. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit3 { \
  5620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5621. _ezchip_macro_read_value_ &= ~(0xFF); \
  5622. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  5623. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5624. }
  5625. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit4 { \
  5626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5627. _ezchip_macro_read_value_ &= ~(0xFF); \
  5628. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  5629. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5630. }
  5631. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit5 { \
  5632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5633. _ezchip_macro_read_value_ &= ~(0xFF); \
  5634. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  5635. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5636. }
  5637. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit6 { \
  5638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5639. _ezchip_macro_read_value_ &= ~(0xFF); \
  5640. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  5641. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5642. }
  5643. #define SET_GPIO_3_dout_sdio1_pad_cdata_out_bit7 { \
  5644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5645. _ezchip_macro_read_value_ &= ~(0xFF); \
  5646. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  5647. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5648. }
  5649. #define SET_GPIO_3_dout_sdio1_pad_rst_n { \
  5650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5651. _ezchip_macro_read_value_ &= ~(0xFF); \
  5652. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  5653. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5654. }
  5655. #define SET_GPIO_3_dout_spdif_tx_sdout { \
  5656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5657. _ezchip_macro_read_value_ &= ~(0xFF); \
  5658. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  5659. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5660. }
  5661. #define SET_GPIO_3_dout_spdif_tx_sdout_oen { \
  5662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5663. _ezchip_macro_read_value_ &= ~(0xFF); \
  5664. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  5665. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5666. }
  5667. #define SET_GPIO_3_dout_spi0_pad_oe_n { \
  5668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5669. _ezchip_macro_read_value_ &= ~(0xFF); \
  5670. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  5671. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5672. }
  5673. #define SET_GPIO_3_dout_spi0_pad_sck_out { \
  5674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5675. _ezchip_macro_read_value_ &= ~(0xFF); \
  5676. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  5677. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5678. }
  5679. #define SET_GPIO_3_dout_spi0_pad_ss_0_n { \
  5680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5681. _ezchip_macro_read_value_ &= ~(0xFF); \
  5682. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  5683. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5684. }
  5685. #define SET_GPIO_3_dout_spi0_pad_ss_1_n { \
  5686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5687. _ezchip_macro_read_value_ &= ~(0xFF); \
  5688. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  5689. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5690. }
  5691. #define SET_GPIO_3_dout_spi0_pad_txd { \
  5692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5693. _ezchip_macro_read_value_ &= ~(0xFF); \
  5694. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  5695. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5696. }
  5697. #define SET_GPIO_3_dout_spi1_pad_oe_n { \
  5698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5699. _ezchip_macro_read_value_ &= ~(0xFF); \
  5700. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  5701. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5702. }
  5703. #define SET_GPIO_3_dout_spi1_pad_sck_out { \
  5704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5705. _ezchip_macro_read_value_ &= ~(0xFF); \
  5706. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  5707. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5708. }
  5709. #define SET_GPIO_3_dout_spi1_pad_ss_0_n { \
  5710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5711. _ezchip_macro_read_value_ &= ~(0xFF); \
  5712. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  5713. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5714. }
  5715. #define SET_GPIO_3_dout_spi1_pad_ss_1_n { \
  5716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5717. _ezchip_macro_read_value_ &= ~(0xFF); \
  5718. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  5719. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5720. }
  5721. #define SET_GPIO_3_dout_spi1_pad_txd { \
  5722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5723. _ezchip_macro_read_value_ &= ~(0xFF); \
  5724. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  5725. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5726. }
  5727. #define SET_GPIO_3_dout_spi2_pad_oe_n { \
  5728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5729. _ezchip_macro_read_value_ &= ~(0xFF); \
  5730. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  5731. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5732. }
  5733. #define SET_GPIO_3_dout_spi2_pad_sck_out { \
  5734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5735. _ezchip_macro_read_value_ &= ~(0xFF); \
  5736. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  5737. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5738. }
  5739. #define SET_GPIO_3_dout_spi2_pad_ss_0_n { \
  5740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5741. _ezchip_macro_read_value_ &= ~(0xFF); \
  5742. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  5743. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5744. }
  5745. #define SET_GPIO_3_dout_spi2_pad_ss_1_n { \
  5746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5747. _ezchip_macro_read_value_ &= ~(0xFF); \
  5748. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  5749. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5750. }
  5751. #define SET_GPIO_3_dout_spi2_pad_txd { \
  5752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5753. _ezchip_macro_read_value_ &= ~(0xFF); \
  5754. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  5755. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5756. }
  5757. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit0 { \
  5758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5759. _ezchip_macro_read_value_ &= ~(0xFF); \
  5760. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  5761. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5762. }
  5763. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit1 { \
  5764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5765. _ezchip_macro_read_value_ &= ~(0xFF); \
  5766. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  5767. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5768. }
  5769. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit2 { \
  5770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5771. _ezchip_macro_read_value_ &= ~(0xFF); \
  5772. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  5773. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5774. }
  5775. #define SET_GPIO_3_dout_spi2ahb_pad_oe_n_bit3 { \
  5776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5777. _ezchip_macro_read_value_ &= ~(0xFF); \
  5778. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  5779. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5780. }
  5781. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit0 { \
  5782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5783. _ezchip_macro_read_value_ &= ~(0xFF); \
  5784. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  5785. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5786. }
  5787. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit1 { \
  5788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5789. _ezchip_macro_read_value_ &= ~(0xFF); \
  5790. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  5791. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5792. }
  5793. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit2 { \
  5794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5795. _ezchip_macro_read_value_ &= ~(0xFF); \
  5796. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  5797. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5798. }
  5799. #define SET_GPIO_3_dout_spi2ahb_pad_txd_bit3 { \
  5800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5801. _ezchip_macro_read_value_ &= ~(0xFF); \
  5802. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  5803. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5804. }
  5805. #define SET_GPIO_3_dout_spi3_pad_oe_n { \
  5806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5807. _ezchip_macro_read_value_ &= ~(0xFF); \
  5808. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  5809. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5810. }
  5811. #define SET_GPIO_3_dout_spi3_pad_sck_out { \
  5812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5813. _ezchip_macro_read_value_ &= ~(0xFF); \
  5814. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  5815. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5816. }
  5817. #define SET_GPIO_3_dout_spi3_pad_ss_0_n { \
  5818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5819. _ezchip_macro_read_value_ &= ~(0xFF); \
  5820. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  5821. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5822. }
  5823. #define SET_GPIO_3_dout_spi3_pad_ss_1_n { \
  5824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5825. _ezchip_macro_read_value_ &= ~(0xFF); \
  5826. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  5827. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5828. }
  5829. #define SET_GPIO_3_dout_spi3_pad_txd { \
  5830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5831. _ezchip_macro_read_value_ &= ~(0xFF); \
  5832. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  5833. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5834. }
  5835. #define SET_GPIO_3_dout_uart0_pad_dtrn { \
  5836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5837. _ezchip_macro_read_value_ &= ~(0xFF); \
  5838. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  5839. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5840. }
  5841. #define SET_GPIO_3_dout_uart0_pad_rtsn { \
  5842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5843. _ezchip_macro_read_value_ &= ~(0xFF); \
  5844. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  5845. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5846. }
  5847. #define SET_GPIO_3_dout_uart0_pad_sout { \
  5848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5849. _ezchip_macro_read_value_ &= ~(0xFF); \
  5850. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  5851. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5852. }
  5853. #define SET_GPIO_3_dout_uart1_pad_sout { \
  5854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5855. _ezchip_macro_read_value_ &= ~(0xFF); \
  5856. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  5857. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5858. }
  5859. #define SET_GPIO_3_dout_uart2_pad_dtr_n { \
  5860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5861. _ezchip_macro_read_value_ &= ~(0xFF); \
  5862. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  5863. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5864. }
  5865. #define SET_GPIO_3_dout_uart2_pad_rts_n { \
  5866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5867. _ezchip_macro_read_value_ &= ~(0xFF); \
  5868. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  5869. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5870. }
  5871. #define SET_GPIO_3_dout_uart2_pad_sout { \
  5872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5873. _ezchip_macro_read_value_ &= ~(0xFF); \
  5874. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  5875. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5876. }
  5877. #define SET_GPIO_3_dout_uart3_pad_sout { \
  5878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5879. _ezchip_macro_read_value_ &= ~(0xFF); \
  5880. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  5881. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5882. }
  5883. #define SET_GPIO_3_dout_usb_drv_bus { \
  5884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_dout_REG_ADDR); \
  5885. _ezchip_macro_read_value_ &= ~(0xFF); \
  5886. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  5887. MA_OUTW(gpio_3_dout_REG_ADDR,_ezchip_macro_read_value_); \
  5888. }
  5889. #define SET_GPIO_3_doen_reverse_(en) { \
  5890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5891. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  5892. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  5893. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5894. }
  5895. #define SET_GPIO_3_doen_LOW { \
  5896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5897. _ezchip_macro_read_value_ &= ~(0xFF); \
  5898. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  5899. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5900. }
  5901. #define SET_GPIO_3_doen_HIGH { \
  5902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5903. _ezchip_macro_read_value_ &= ~(0xFF); \
  5904. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  5905. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5906. }
  5907. #define SET_GPIO_3_doen_clk_gmac_tophyref { \
  5908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5909. _ezchip_macro_read_value_ &= ~(0xFF); \
  5910. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  5911. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5912. }
  5913. #define SET_GPIO_3_doen_cpu_jtag_tdo { \
  5914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5915. _ezchip_macro_read_value_ &= ~(0xFF); \
  5916. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  5917. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5918. }
  5919. #define SET_GPIO_3_doen_cpu_jtag_tdo_oen { \
  5920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5921. _ezchip_macro_read_value_ &= ~(0xFF); \
  5922. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  5923. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5924. }
  5925. #define SET_GPIO_3_doen_dmic_clk_out { \
  5926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5927. _ezchip_macro_read_value_ &= ~(0xFF); \
  5928. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  5929. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5930. }
  5931. #define SET_GPIO_3_doen_dsp_JTDOEn_pad { \
  5932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5933. _ezchip_macro_read_value_ &= ~(0xFF); \
  5934. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  5935. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5936. }
  5937. #define SET_GPIO_3_doen_dsp_JTDO_pad { \
  5938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5939. _ezchip_macro_read_value_ &= ~(0xFF); \
  5940. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  5941. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5942. }
  5943. #define SET_GPIO_3_doen_i2c0_pad_sck_oe { \
  5944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5945. _ezchip_macro_read_value_ &= ~(0xFF); \
  5946. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  5947. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5948. }
  5949. #define SET_GPIO_3_doen_i2c0_pad_sda_oe { \
  5950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5951. _ezchip_macro_read_value_ &= ~(0xFF); \
  5952. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  5953. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5954. }
  5955. #define SET_GPIO_3_doen_i2c1_pad_sck_oe { \
  5956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5957. _ezchip_macro_read_value_ &= ~(0xFF); \
  5958. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  5959. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5960. }
  5961. #define SET_GPIO_3_doen_i2c1_pad_sda_oe { \
  5962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5963. _ezchip_macro_read_value_ &= ~(0xFF); \
  5964. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  5965. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5966. }
  5967. #define SET_GPIO_3_doen_i2c2_pad_sck_oe { \
  5968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5969. _ezchip_macro_read_value_ &= ~(0xFF); \
  5970. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  5971. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5972. }
  5973. #define SET_GPIO_3_doen_i2c2_pad_sda_oe { \
  5974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5975. _ezchip_macro_read_value_ &= ~(0xFF); \
  5976. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  5977. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5978. }
  5979. #define SET_GPIO_3_doen_i2c3_pad_sck_oe { \
  5980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5981. _ezchip_macro_read_value_ &= ~(0xFF); \
  5982. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  5983. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5984. }
  5985. #define SET_GPIO_3_doen_i2c3_pad_sda_oe { \
  5986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5987. _ezchip_macro_read_value_ &= ~(0xFF); \
  5988. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  5989. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5990. }
  5991. #define SET_GPIO_3_doen_i2srx_bclk_out { \
  5992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5993. _ezchip_macro_read_value_ &= ~(0xFF); \
  5994. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  5995. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  5996. }
  5997. #define SET_GPIO_3_doen_i2srx_bclk_out_oen { \
  5998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  5999. _ezchip_macro_read_value_ &= ~(0xFF); \
  6000. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  6001. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6002. }
  6003. #define SET_GPIO_3_doen_i2srx_lrck_out { \
  6004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6005. _ezchip_macro_read_value_ &= ~(0xFF); \
  6006. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  6007. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6008. }
  6009. #define SET_GPIO_3_doen_i2srx_lrck_out_oen { \
  6010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6011. _ezchip_macro_read_value_ &= ~(0xFF); \
  6012. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  6013. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6014. }
  6015. #define SET_GPIO_3_doen_i2srx_mclk_out { \
  6016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6017. _ezchip_macro_read_value_ &= ~(0xFF); \
  6018. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  6019. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6020. }
  6021. #define SET_GPIO_3_doen_i2stx_bclk_out { \
  6022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6023. _ezchip_macro_read_value_ &= ~(0xFF); \
  6024. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  6025. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6026. }
  6027. #define SET_GPIO_3_doen_i2stx_bclk_out_oen { \
  6028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6029. _ezchip_macro_read_value_ &= ~(0xFF); \
  6030. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  6031. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6032. }
  6033. #define SET_GPIO_3_doen_i2stx_lrck_out { \
  6034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6035. _ezchip_macro_read_value_ &= ~(0xFF); \
  6036. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  6037. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6038. }
  6039. #define SET_GPIO_3_doen_i2stx_lrckout_oen { \
  6040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6041. _ezchip_macro_read_value_ &= ~(0xFF); \
  6042. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  6043. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6044. }
  6045. #define SET_GPIO_3_doen_i2stx_mclk_out { \
  6046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6047. _ezchip_macro_read_value_ &= ~(0xFF); \
  6048. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  6049. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6050. }
  6051. #define SET_GPIO_3_doen_i2stx_sdout0 { \
  6052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6053. _ezchip_macro_read_value_ &= ~(0xFF); \
  6054. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  6055. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6056. }
  6057. #define SET_GPIO_3_doen_i2stx_sdout1 { \
  6058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6059. _ezchip_macro_read_value_ &= ~(0xFF); \
  6060. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  6061. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6062. }
  6063. #define SET_GPIO_3_doen_lcd_pad_csm_n { \
  6064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6065. _ezchip_macro_read_value_ &= ~(0xFF); \
  6066. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  6067. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6068. }
  6069. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit0 { \
  6070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6071. _ezchip_macro_read_value_ &= ~(0xFF); \
  6072. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  6073. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6074. }
  6075. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit1 { \
  6076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6077. _ezchip_macro_read_value_ &= ~(0xFF); \
  6078. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  6079. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6080. }
  6081. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit2 { \
  6082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6083. _ezchip_macro_read_value_ &= ~(0xFF); \
  6084. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  6085. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6086. }
  6087. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit3 { \
  6088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6089. _ezchip_macro_read_value_ &= ~(0xFF); \
  6090. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  6091. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6092. }
  6093. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit4 { \
  6094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6095. _ezchip_macro_read_value_ &= ~(0xFF); \
  6096. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  6097. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6098. }
  6099. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit5 { \
  6100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6101. _ezchip_macro_read_value_ &= ~(0xFF); \
  6102. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  6103. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6104. }
  6105. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit6 { \
  6106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6107. _ezchip_macro_read_value_ &= ~(0xFF); \
  6108. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  6109. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6110. }
  6111. #define SET_GPIO_3_doen_pwm_pad_oe_n_bit7 { \
  6112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6113. _ezchip_macro_read_value_ &= ~(0xFF); \
  6114. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  6115. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6116. }
  6117. #define SET_GPIO_3_doen_pwm_pad_out_bit0 { \
  6118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6119. _ezchip_macro_read_value_ &= ~(0xFF); \
  6120. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  6121. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6122. }
  6123. #define SET_GPIO_3_doen_pwm_pad_out_bit1 { \
  6124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6125. _ezchip_macro_read_value_ &= ~(0xFF); \
  6126. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  6127. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6128. }
  6129. #define SET_GPIO_3_doen_pwm_pad_out_bit2 { \
  6130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6131. _ezchip_macro_read_value_ &= ~(0xFF); \
  6132. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  6133. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6134. }
  6135. #define SET_GPIO_3_doen_pwm_pad_out_bit3 { \
  6136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6137. _ezchip_macro_read_value_ &= ~(0xFF); \
  6138. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  6139. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6140. }
  6141. #define SET_GPIO_3_doen_pwm_pad_out_bit4 { \
  6142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6143. _ezchip_macro_read_value_ &= ~(0xFF); \
  6144. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  6145. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6146. }
  6147. #define SET_GPIO_3_doen_pwm_pad_out_bit5 { \
  6148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6149. _ezchip_macro_read_value_ &= ~(0xFF); \
  6150. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  6151. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6152. }
  6153. #define SET_GPIO_3_doen_pwm_pad_out_bit6 { \
  6154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6155. _ezchip_macro_read_value_ &= ~(0xFF); \
  6156. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  6157. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6158. }
  6159. #define SET_GPIO_3_doen_pwm_pad_out_bit7 { \
  6160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6161. _ezchip_macro_read_value_ &= ~(0xFF); \
  6162. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  6163. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6164. }
  6165. #define SET_GPIO_3_doen_pwmdac_left_out { \
  6166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6167. _ezchip_macro_read_value_ &= ~(0xFF); \
  6168. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  6169. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6170. }
  6171. #define SET_GPIO_3_doen_pwmdac_right_out { \
  6172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6173. _ezchip_macro_read_value_ &= ~(0xFF); \
  6174. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  6175. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6176. }
  6177. #define SET_GPIO_3_doen_qspi_csn1_out { \
  6178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6179. _ezchip_macro_read_value_ &= ~(0xFF); \
  6180. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  6181. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6182. }
  6183. #define SET_GPIO_3_doen_qspi_csn2_out { \
  6184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6185. _ezchip_macro_read_value_ &= ~(0xFF); \
  6186. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  6187. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6188. }
  6189. #define SET_GPIO_3_doen_qspi_csn3_out { \
  6190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6191. _ezchip_macro_read_value_ &= ~(0xFF); \
  6192. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  6193. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6194. }
  6195. #define SET_GPIO_3_doen_register23_SCFG_cmsensor_rst0 { \
  6196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6197. _ezchip_macro_read_value_ &= ~(0xFF); \
  6198. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  6199. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6200. }
  6201. #define SET_GPIO_3_doen_register23_SCFG_cmsensor_rst1 { \
  6202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6203. _ezchip_macro_read_value_ &= ~(0xFF); \
  6204. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  6205. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6206. }
  6207. #define SET_GPIO_3_doen_register32_SCFG_gmac_phy_rstn { \
  6208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6209. _ezchip_macro_read_value_ &= ~(0xFF); \
  6210. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  6211. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6212. }
  6213. #define SET_GPIO_3_doen_sdio0_pad_card_power_en { \
  6214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6215. _ezchip_macro_read_value_ &= ~(0xFF); \
  6216. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  6217. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6218. }
  6219. #define SET_GPIO_3_doen_sdio0_pad_cclk_out { \
  6220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6221. _ezchip_macro_read_value_ &= ~(0xFF); \
  6222. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  6223. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6224. }
  6225. #define SET_GPIO_3_doen_sdio0_pad_ccmd_oe { \
  6226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6227. _ezchip_macro_read_value_ &= ~(0xFF); \
  6228. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  6229. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6230. }
  6231. #define SET_GPIO_3_doen_sdio0_pad_ccmd_out { \
  6232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6233. _ezchip_macro_read_value_ &= ~(0xFF); \
  6234. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  6235. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6236. }
  6237. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit0 { \
  6238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6239. _ezchip_macro_read_value_ &= ~(0xFF); \
  6240. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  6241. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6242. }
  6243. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit1 { \
  6244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6245. _ezchip_macro_read_value_ &= ~(0xFF); \
  6246. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  6247. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6248. }
  6249. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit2 { \
  6250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6251. _ezchip_macro_read_value_ &= ~(0xFF); \
  6252. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  6253. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6254. }
  6255. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit3 { \
  6256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6257. _ezchip_macro_read_value_ &= ~(0xFF); \
  6258. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  6259. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6260. }
  6261. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit4 { \
  6262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6263. _ezchip_macro_read_value_ &= ~(0xFF); \
  6264. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  6265. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6266. }
  6267. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit5 { \
  6268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6269. _ezchip_macro_read_value_ &= ~(0xFF); \
  6270. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  6271. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6272. }
  6273. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit6 { \
  6274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6275. _ezchip_macro_read_value_ &= ~(0xFF); \
  6276. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  6277. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6278. }
  6279. #define SET_GPIO_3_doen_sdio0_pad_cdata_oe_bit7 { \
  6280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6281. _ezchip_macro_read_value_ &= ~(0xFF); \
  6282. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  6283. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6284. }
  6285. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit0 { \
  6286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6287. _ezchip_macro_read_value_ &= ~(0xFF); \
  6288. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  6289. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6290. }
  6291. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit1 { \
  6292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6293. _ezchip_macro_read_value_ &= ~(0xFF); \
  6294. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  6295. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6296. }
  6297. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit2 { \
  6298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6299. _ezchip_macro_read_value_ &= ~(0xFF); \
  6300. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  6301. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6302. }
  6303. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit3 { \
  6304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6305. _ezchip_macro_read_value_ &= ~(0xFF); \
  6306. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  6307. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6308. }
  6309. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit4 { \
  6310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6311. _ezchip_macro_read_value_ &= ~(0xFF); \
  6312. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  6313. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6314. }
  6315. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit5 { \
  6316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6317. _ezchip_macro_read_value_ &= ~(0xFF); \
  6318. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  6319. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6320. }
  6321. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit6 { \
  6322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6323. _ezchip_macro_read_value_ &= ~(0xFF); \
  6324. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  6325. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6326. }
  6327. #define SET_GPIO_3_doen_sdio0_pad_cdata_out_bit7 { \
  6328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6329. _ezchip_macro_read_value_ &= ~(0xFF); \
  6330. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  6331. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6332. }
  6333. #define SET_GPIO_3_doen_sdio0_pad_rst_n { \
  6334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6335. _ezchip_macro_read_value_ &= ~(0xFF); \
  6336. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  6337. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6338. }
  6339. #define SET_GPIO_3_doen_sdio1_pad_card_power_en { \
  6340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6341. _ezchip_macro_read_value_ &= ~(0xFF); \
  6342. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  6343. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6344. }
  6345. #define SET_GPIO_3_doen_sdio1_pad_cclk_out { \
  6346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6347. _ezchip_macro_read_value_ &= ~(0xFF); \
  6348. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  6349. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6350. }
  6351. #define SET_GPIO_3_doen_sdio1_pad_ccmd_oe { \
  6352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6353. _ezchip_macro_read_value_ &= ~(0xFF); \
  6354. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  6355. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6356. }
  6357. #define SET_GPIO_3_doen_sdio1_pad_ccmd_out { \
  6358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6359. _ezchip_macro_read_value_ &= ~(0xFF); \
  6360. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  6361. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6362. }
  6363. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit0 { \
  6364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6365. _ezchip_macro_read_value_ &= ~(0xFF); \
  6366. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  6367. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6368. }
  6369. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit1 { \
  6370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6371. _ezchip_macro_read_value_ &= ~(0xFF); \
  6372. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  6373. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6374. }
  6375. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit2 { \
  6376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6377. _ezchip_macro_read_value_ &= ~(0xFF); \
  6378. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  6379. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6380. }
  6381. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit3 { \
  6382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6383. _ezchip_macro_read_value_ &= ~(0xFF); \
  6384. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  6385. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6386. }
  6387. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit4 { \
  6388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6389. _ezchip_macro_read_value_ &= ~(0xFF); \
  6390. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  6391. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6392. }
  6393. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit5 { \
  6394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6395. _ezchip_macro_read_value_ &= ~(0xFF); \
  6396. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  6397. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6398. }
  6399. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit6 { \
  6400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6401. _ezchip_macro_read_value_ &= ~(0xFF); \
  6402. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  6403. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6404. }
  6405. #define SET_GPIO_3_doen_sdio1_pad_cdata_oe_bit7 { \
  6406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6407. _ezchip_macro_read_value_ &= ~(0xFF); \
  6408. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  6409. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6410. }
  6411. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit0 { \
  6412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6413. _ezchip_macro_read_value_ &= ~(0xFF); \
  6414. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  6415. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6416. }
  6417. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit1 { \
  6418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6419. _ezchip_macro_read_value_ &= ~(0xFF); \
  6420. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  6421. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6422. }
  6423. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit2 { \
  6424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6425. _ezchip_macro_read_value_ &= ~(0xFF); \
  6426. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  6427. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6428. }
  6429. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit3 { \
  6430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6431. _ezchip_macro_read_value_ &= ~(0xFF); \
  6432. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  6433. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6434. }
  6435. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit4 { \
  6436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6437. _ezchip_macro_read_value_ &= ~(0xFF); \
  6438. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  6439. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6440. }
  6441. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit5 { \
  6442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6443. _ezchip_macro_read_value_ &= ~(0xFF); \
  6444. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  6445. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6446. }
  6447. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit6 { \
  6448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6449. _ezchip_macro_read_value_ &= ~(0xFF); \
  6450. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  6451. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6452. }
  6453. #define SET_GPIO_3_doen_sdio1_pad_cdata_out_bit7 { \
  6454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6455. _ezchip_macro_read_value_ &= ~(0xFF); \
  6456. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  6457. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6458. }
  6459. #define SET_GPIO_3_doen_sdio1_pad_rst_n { \
  6460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6461. _ezchip_macro_read_value_ &= ~(0xFF); \
  6462. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  6463. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6464. }
  6465. #define SET_GPIO_3_doen_spdif_tx_sdout { \
  6466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6467. _ezchip_macro_read_value_ &= ~(0xFF); \
  6468. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  6469. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6470. }
  6471. #define SET_GPIO_3_doen_spdif_tx_sdout_oen { \
  6472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6473. _ezchip_macro_read_value_ &= ~(0xFF); \
  6474. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  6475. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6476. }
  6477. #define SET_GPIO_3_doen_spi0_pad_oe_n { \
  6478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6479. _ezchip_macro_read_value_ &= ~(0xFF); \
  6480. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  6481. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6482. }
  6483. #define SET_GPIO_3_doen_spi0_pad_sck_out { \
  6484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6485. _ezchip_macro_read_value_ &= ~(0xFF); \
  6486. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  6487. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6488. }
  6489. #define SET_GPIO_3_doen_spi0_pad_ss_0_n { \
  6490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6491. _ezchip_macro_read_value_ &= ~(0xFF); \
  6492. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  6493. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6494. }
  6495. #define SET_GPIO_3_doen_spi0_pad_ss_1_n { \
  6496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6497. _ezchip_macro_read_value_ &= ~(0xFF); \
  6498. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  6499. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6500. }
  6501. #define SET_GPIO_3_doen_spi0_pad_txd { \
  6502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6503. _ezchip_macro_read_value_ &= ~(0xFF); \
  6504. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  6505. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6506. }
  6507. #define SET_GPIO_3_doen_spi1_pad_oe_n { \
  6508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6509. _ezchip_macro_read_value_ &= ~(0xFF); \
  6510. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  6511. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6512. }
  6513. #define SET_GPIO_3_doen_spi1_pad_sck_out { \
  6514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6515. _ezchip_macro_read_value_ &= ~(0xFF); \
  6516. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  6517. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6518. }
  6519. #define SET_GPIO_3_doen_spi1_pad_ss_0_n { \
  6520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6521. _ezchip_macro_read_value_ &= ~(0xFF); \
  6522. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  6523. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6524. }
  6525. #define SET_GPIO_3_doen_spi1_pad_ss_1_n { \
  6526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6527. _ezchip_macro_read_value_ &= ~(0xFF); \
  6528. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  6529. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6530. }
  6531. #define SET_GPIO_3_doen_spi1_pad_txd { \
  6532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6533. _ezchip_macro_read_value_ &= ~(0xFF); \
  6534. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  6535. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6536. }
  6537. #define SET_GPIO_3_doen_spi2_pad_oe_n { \
  6538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6539. _ezchip_macro_read_value_ &= ~(0xFF); \
  6540. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  6541. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6542. }
  6543. #define SET_GPIO_3_doen_spi2_pad_sck_out { \
  6544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6545. _ezchip_macro_read_value_ &= ~(0xFF); \
  6546. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  6547. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6548. }
  6549. #define SET_GPIO_3_doen_spi2_pad_ss_0_n { \
  6550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6551. _ezchip_macro_read_value_ &= ~(0xFF); \
  6552. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  6553. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6554. }
  6555. #define SET_GPIO_3_doen_spi2_pad_ss_1_n { \
  6556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6557. _ezchip_macro_read_value_ &= ~(0xFF); \
  6558. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  6559. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6560. }
  6561. #define SET_GPIO_3_doen_spi2_pad_txd { \
  6562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6563. _ezchip_macro_read_value_ &= ~(0xFF); \
  6564. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  6565. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6566. }
  6567. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit0 { \
  6568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6569. _ezchip_macro_read_value_ &= ~(0xFF); \
  6570. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  6571. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6572. }
  6573. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit1 { \
  6574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6575. _ezchip_macro_read_value_ &= ~(0xFF); \
  6576. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  6577. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6578. }
  6579. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit2 { \
  6580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6581. _ezchip_macro_read_value_ &= ~(0xFF); \
  6582. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  6583. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6584. }
  6585. #define SET_GPIO_3_doen_spi2ahb_pad_oe_n_bit3 { \
  6586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6587. _ezchip_macro_read_value_ &= ~(0xFF); \
  6588. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  6589. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6590. }
  6591. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit0 { \
  6592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6593. _ezchip_macro_read_value_ &= ~(0xFF); \
  6594. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  6595. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6596. }
  6597. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit1 { \
  6598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6599. _ezchip_macro_read_value_ &= ~(0xFF); \
  6600. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  6601. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6602. }
  6603. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit2 { \
  6604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6605. _ezchip_macro_read_value_ &= ~(0xFF); \
  6606. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  6607. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6608. }
  6609. #define SET_GPIO_3_doen_spi2ahb_pad_txd_bit3 { \
  6610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6611. _ezchip_macro_read_value_ &= ~(0xFF); \
  6612. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  6613. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6614. }
  6615. #define SET_GPIO_3_doen_spi3_pad_oe_n { \
  6616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6617. _ezchip_macro_read_value_ &= ~(0xFF); \
  6618. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  6619. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6620. }
  6621. #define SET_GPIO_3_doen_spi3_pad_sck_out { \
  6622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6623. _ezchip_macro_read_value_ &= ~(0xFF); \
  6624. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  6625. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6626. }
  6627. #define SET_GPIO_3_doen_spi3_pad_ss_0_n { \
  6628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6629. _ezchip_macro_read_value_ &= ~(0xFF); \
  6630. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  6631. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6632. }
  6633. #define SET_GPIO_3_doen_spi3_pad_ss_1_n { \
  6634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6635. _ezchip_macro_read_value_ &= ~(0xFF); \
  6636. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  6637. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6638. }
  6639. #define SET_GPIO_3_doen_spi3_pad_txd { \
  6640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6641. _ezchip_macro_read_value_ &= ~(0xFF); \
  6642. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  6643. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6644. }
  6645. #define SET_GPIO_3_doen_uart0_pad_dtrn { \
  6646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6647. _ezchip_macro_read_value_ &= ~(0xFF); \
  6648. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  6649. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6650. }
  6651. #define SET_GPIO_3_doen_uart0_pad_rtsn { \
  6652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6653. _ezchip_macro_read_value_ &= ~(0xFF); \
  6654. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  6655. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6656. }
  6657. #define SET_GPIO_3_doen_uart0_pad_sout { \
  6658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6659. _ezchip_macro_read_value_ &= ~(0xFF); \
  6660. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  6661. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6662. }
  6663. #define SET_GPIO_3_doen_uart1_pad_sout { \
  6664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6665. _ezchip_macro_read_value_ &= ~(0xFF); \
  6666. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  6667. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6668. }
  6669. #define SET_GPIO_3_doen_uart2_pad_dtr_n { \
  6670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6671. _ezchip_macro_read_value_ &= ~(0xFF); \
  6672. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  6673. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6674. }
  6675. #define SET_GPIO_3_doen_uart2_pad_rts_n { \
  6676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6677. _ezchip_macro_read_value_ &= ~(0xFF); \
  6678. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  6679. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6680. }
  6681. #define SET_GPIO_3_doen_uart2_pad_sout { \
  6682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6683. _ezchip_macro_read_value_ &= ~(0xFF); \
  6684. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  6685. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6686. }
  6687. #define SET_GPIO_3_doen_uart3_pad_sout { \
  6688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6689. _ezchip_macro_read_value_ &= ~(0xFF); \
  6690. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  6691. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6692. }
  6693. #define SET_GPIO_3_doen_usb_drv_bus { \
  6694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_3_doen_REG_ADDR); \
  6695. _ezchip_macro_read_value_ &= ~(0xFF); \
  6696. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  6697. MA_OUTW(gpio_3_doen_REG_ADDR,_ezchip_macro_read_value_); \
  6698. }
  6699. #define SET_GPIO_4_dout_reverse_(en) { \
  6700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6701. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  6702. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  6703. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6704. }
  6705. #define SET_GPIO_4_dout_LOW { \
  6706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6707. _ezchip_macro_read_value_ &= ~(0xFF); \
  6708. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  6709. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6710. }
  6711. #define SET_GPIO_4_dout_HIGH { \
  6712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6713. _ezchip_macro_read_value_ &= ~(0xFF); \
  6714. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  6715. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6716. }
  6717. #define SET_GPIO_4_dout_clk_gmac_tophyref { \
  6718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6719. _ezchip_macro_read_value_ &= ~(0xFF); \
  6720. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  6721. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6722. }
  6723. #define SET_GPIO_4_dout_cpu_jtag_tdo { \
  6724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6725. _ezchip_macro_read_value_ &= ~(0xFF); \
  6726. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  6727. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6728. }
  6729. #define SET_GPIO_4_dout_cpu_jtag_tdo_oen { \
  6730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6731. _ezchip_macro_read_value_ &= ~(0xFF); \
  6732. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  6733. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6734. }
  6735. #define SET_GPIO_4_dout_dmic_clk_out { \
  6736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6737. _ezchip_macro_read_value_ &= ~(0xFF); \
  6738. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  6739. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6740. }
  6741. #define SET_GPIO_4_dout_dsp_JTDOEn_pad { \
  6742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6743. _ezchip_macro_read_value_ &= ~(0xFF); \
  6744. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  6745. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6746. }
  6747. #define SET_GPIO_4_dout_dsp_JTDO_pad { \
  6748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6749. _ezchip_macro_read_value_ &= ~(0xFF); \
  6750. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  6751. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6752. }
  6753. #define SET_GPIO_4_dout_i2c0_pad_sck_oe { \
  6754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6755. _ezchip_macro_read_value_ &= ~(0xFF); \
  6756. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  6757. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6758. }
  6759. #define SET_GPIO_4_dout_i2c0_pad_sda_oe { \
  6760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6761. _ezchip_macro_read_value_ &= ~(0xFF); \
  6762. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  6763. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6764. }
  6765. #define SET_GPIO_4_dout_i2c1_pad_sck_oe { \
  6766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6767. _ezchip_macro_read_value_ &= ~(0xFF); \
  6768. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  6769. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6770. }
  6771. #define SET_GPIO_4_dout_i2c1_pad_sda_oe { \
  6772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6773. _ezchip_macro_read_value_ &= ~(0xFF); \
  6774. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  6775. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6776. }
  6777. #define SET_GPIO_4_dout_i2c2_pad_sck_oe { \
  6778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6779. _ezchip_macro_read_value_ &= ~(0xFF); \
  6780. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  6781. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6782. }
  6783. #define SET_GPIO_4_dout_i2c2_pad_sda_oe { \
  6784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6785. _ezchip_macro_read_value_ &= ~(0xFF); \
  6786. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  6787. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6788. }
  6789. #define SET_GPIO_4_dout_i2c3_pad_sck_oe { \
  6790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6791. _ezchip_macro_read_value_ &= ~(0xFF); \
  6792. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  6793. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6794. }
  6795. #define SET_GPIO_4_dout_i2c3_pad_sda_oe { \
  6796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6797. _ezchip_macro_read_value_ &= ~(0xFF); \
  6798. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  6799. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6800. }
  6801. #define SET_GPIO_4_dout_i2srx_bclk_out { \
  6802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6803. _ezchip_macro_read_value_ &= ~(0xFF); \
  6804. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  6805. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6806. }
  6807. #define SET_GPIO_4_dout_i2srx_bclk_out_oen { \
  6808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6809. _ezchip_macro_read_value_ &= ~(0xFF); \
  6810. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  6811. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6812. }
  6813. #define SET_GPIO_4_dout_i2srx_lrck_out { \
  6814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6815. _ezchip_macro_read_value_ &= ~(0xFF); \
  6816. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  6817. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6818. }
  6819. #define SET_GPIO_4_dout_i2srx_lrck_out_oen { \
  6820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6821. _ezchip_macro_read_value_ &= ~(0xFF); \
  6822. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  6823. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6824. }
  6825. #define SET_GPIO_4_dout_i2srx_mclk_out { \
  6826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6827. _ezchip_macro_read_value_ &= ~(0xFF); \
  6828. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  6829. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6830. }
  6831. #define SET_GPIO_4_dout_i2stx_bclk_out { \
  6832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6833. _ezchip_macro_read_value_ &= ~(0xFF); \
  6834. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  6835. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6836. }
  6837. #define SET_GPIO_4_dout_i2stx_bclk_out_oen { \
  6838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6839. _ezchip_macro_read_value_ &= ~(0xFF); \
  6840. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  6841. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6842. }
  6843. #define SET_GPIO_4_dout_i2stx_lrck_out { \
  6844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6845. _ezchip_macro_read_value_ &= ~(0xFF); \
  6846. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  6847. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6848. }
  6849. #define SET_GPIO_4_dout_i2stx_lrckout_oen { \
  6850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6851. _ezchip_macro_read_value_ &= ~(0xFF); \
  6852. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  6853. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6854. }
  6855. #define SET_GPIO_4_dout_i2stx_mclk_out { \
  6856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6857. _ezchip_macro_read_value_ &= ~(0xFF); \
  6858. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  6859. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6860. }
  6861. #define SET_GPIO_4_dout_i2stx_sdout0 { \
  6862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6863. _ezchip_macro_read_value_ &= ~(0xFF); \
  6864. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  6865. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6866. }
  6867. #define SET_GPIO_4_dout_i2stx_sdout1 { \
  6868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6869. _ezchip_macro_read_value_ &= ~(0xFF); \
  6870. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  6871. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6872. }
  6873. #define SET_GPIO_4_dout_lcd_pad_csm_n { \
  6874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6875. _ezchip_macro_read_value_ &= ~(0xFF); \
  6876. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  6877. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6878. }
  6879. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit0 { \
  6880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6881. _ezchip_macro_read_value_ &= ~(0xFF); \
  6882. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  6883. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6884. }
  6885. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit1 { \
  6886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6887. _ezchip_macro_read_value_ &= ~(0xFF); \
  6888. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  6889. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6890. }
  6891. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit2 { \
  6892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6893. _ezchip_macro_read_value_ &= ~(0xFF); \
  6894. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  6895. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6896. }
  6897. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit3 { \
  6898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6899. _ezchip_macro_read_value_ &= ~(0xFF); \
  6900. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  6901. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6902. }
  6903. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit4 { \
  6904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6905. _ezchip_macro_read_value_ &= ~(0xFF); \
  6906. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  6907. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6908. }
  6909. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit5 { \
  6910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6911. _ezchip_macro_read_value_ &= ~(0xFF); \
  6912. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  6913. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6914. }
  6915. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit6 { \
  6916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6917. _ezchip_macro_read_value_ &= ~(0xFF); \
  6918. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  6919. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6920. }
  6921. #define SET_GPIO_4_dout_pwm_pad_oe_n_bit7 { \
  6922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6923. _ezchip_macro_read_value_ &= ~(0xFF); \
  6924. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  6925. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6926. }
  6927. #define SET_GPIO_4_dout_pwm_pad_out_bit0 { \
  6928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6929. _ezchip_macro_read_value_ &= ~(0xFF); \
  6930. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  6931. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6932. }
  6933. #define SET_GPIO_4_dout_pwm_pad_out_bit1 { \
  6934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6935. _ezchip_macro_read_value_ &= ~(0xFF); \
  6936. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  6937. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6938. }
  6939. #define SET_GPIO_4_dout_pwm_pad_out_bit2 { \
  6940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6941. _ezchip_macro_read_value_ &= ~(0xFF); \
  6942. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  6943. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6944. }
  6945. #define SET_GPIO_4_dout_pwm_pad_out_bit3 { \
  6946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6947. _ezchip_macro_read_value_ &= ~(0xFF); \
  6948. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  6949. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6950. }
  6951. #define SET_GPIO_4_dout_pwm_pad_out_bit4 { \
  6952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6953. _ezchip_macro_read_value_ &= ~(0xFF); \
  6954. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  6955. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6956. }
  6957. #define SET_GPIO_4_dout_pwm_pad_out_bit5 { \
  6958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6959. _ezchip_macro_read_value_ &= ~(0xFF); \
  6960. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  6961. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6962. }
  6963. #define SET_GPIO_4_dout_pwm_pad_out_bit6 { \
  6964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6965. _ezchip_macro_read_value_ &= ~(0xFF); \
  6966. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  6967. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6968. }
  6969. #define SET_GPIO_4_dout_pwm_pad_out_bit7 { \
  6970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6971. _ezchip_macro_read_value_ &= ~(0xFF); \
  6972. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  6973. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6974. }
  6975. #define SET_GPIO_4_dout_pwmdac_left_out { \
  6976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6977. _ezchip_macro_read_value_ &= ~(0xFF); \
  6978. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  6979. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6980. }
  6981. #define SET_GPIO_4_dout_pwmdac_right_out { \
  6982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6983. _ezchip_macro_read_value_ &= ~(0xFF); \
  6984. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  6985. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6986. }
  6987. #define SET_GPIO_4_dout_qspi_csn1_out { \
  6988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6989. _ezchip_macro_read_value_ &= ~(0xFF); \
  6990. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  6991. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6992. }
  6993. #define SET_GPIO_4_dout_qspi_csn2_out { \
  6994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  6995. _ezchip_macro_read_value_ &= ~(0xFF); \
  6996. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  6997. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  6998. }
  6999. #define SET_GPIO_4_dout_qspi_csn3_out { \
  7000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7001. _ezchip_macro_read_value_ &= ~(0xFF); \
  7002. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  7003. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7004. }
  7005. #define SET_GPIO_4_dout_register23_SCFG_cmsensor_rst0 { \
  7006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7007. _ezchip_macro_read_value_ &= ~(0xFF); \
  7008. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  7009. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7010. }
  7011. #define SET_GPIO_4_dout_register23_SCFG_cmsensor_rst1 { \
  7012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7013. _ezchip_macro_read_value_ &= ~(0xFF); \
  7014. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  7015. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7016. }
  7017. #define SET_GPIO_4_dout_register32_SCFG_gmac_phy_rstn { \
  7018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7019. _ezchip_macro_read_value_ &= ~(0xFF); \
  7020. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  7021. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7022. }
  7023. #define SET_GPIO_4_dout_sdio0_pad_card_power_en { \
  7024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7025. _ezchip_macro_read_value_ &= ~(0xFF); \
  7026. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  7027. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7028. }
  7029. #define SET_GPIO_4_dout_sdio0_pad_cclk_out { \
  7030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7031. _ezchip_macro_read_value_ &= ~(0xFF); \
  7032. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  7033. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7034. }
  7035. #define SET_GPIO_4_dout_sdio0_pad_ccmd_oe { \
  7036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7037. _ezchip_macro_read_value_ &= ~(0xFF); \
  7038. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  7039. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7040. }
  7041. #define SET_GPIO_4_dout_sdio0_pad_ccmd_out { \
  7042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7043. _ezchip_macro_read_value_ &= ~(0xFF); \
  7044. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  7045. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7046. }
  7047. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit0 { \
  7048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7049. _ezchip_macro_read_value_ &= ~(0xFF); \
  7050. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  7051. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7052. }
  7053. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit1 { \
  7054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7055. _ezchip_macro_read_value_ &= ~(0xFF); \
  7056. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  7057. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7058. }
  7059. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit2 { \
  7060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7061. _ezchip_macro_read_value_ &= ~(0xFF); \
  7062. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  7063. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7064. }
  7065. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit3 { \
  7066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7067. _ezchip_macro_read_value_ &= ~(0xFF); \
  7068. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  7069. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7070. }
  7071. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit4 { \
  7072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7073. _ezchip_macro_read_value_ &= ~(0xFF); \
  7074. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  7075. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7076. }
  7077. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit5 { \
  7078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7079. _ezchip_macro_read_value_ &= ~(0xFF); \
  7080. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  7081. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7082. }
  7083. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit6 { \
  7084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7085. _ezchip_macro_read_value_ &= ~(0xFF); \
  7086. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  7087. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7088. }
  7089. #define SET_GPIO_4_dout_sdio0_pad_cdata_oe_bit7 { \
  7090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7091. _ezchip_macro_read_value_ &= ~(0xFF); \
  7092. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  7093. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7094. }
  7095. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit0 { \
  7096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7097. _ezchip_macro_read_value_ &= ~(0xFF); \
  7098. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  7099. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7100. }
  7101. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit1 { \
  7102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7103. _ezchip_macro_read_value_ &= ~(0xFF); \
  7104. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  7105. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7106. }
  7107. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit2 { \
  7108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7109. _ezchip_macro_read_value_ &= ~(0xFF); \
  7110. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  7111. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7112. }
  7113. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit3 { \
  7114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7115. _ezchip_macro_read_value_ &= ~(0xFF); \
  7116. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  7117. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7118. }
  7119. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit4 { \
  7120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7121. _ezchip_macro_read_value_ &= ~(0xFF); \
  7122. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  7123. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7124. }
  7125. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit5 { \
  7126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7127. _ezchip_macro_read_value_ &= ~(0xFF); \
  7128. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  7129. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7130. }
  7131. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit6 { \
  7132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7133. _ezchip_macro_read_value_ &= ~(0xFF); \
  7134. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  7135. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7136. }
  7137. #define SET_GPIO_4_dout_sdio0_pad_cdata_out_bit7 { \
  7138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7139. _ezchip_macro_read_value_ &= ~(0xFF); \
  7140. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  7141. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7142. }
  7143. #define SET_GPIO_4_dout_sdio0_pad_rst_n { \
  7144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7145. _ezchip_macro_read_value_ &= ~(0xFF); \
  7146. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  7147. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7148. }
  7149. #define SET_GPIO_4_dout_sdio1_pad_card_power_en { \
  7150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7151. _ezchip_macro_read_value_ &= ~(0xFF); \
  7152. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  7153. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7154. }
  7155. #define SET_GPIO_4_dout_sdio1_pad_cclk_out { \
  7156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7157. _ezchip_macro_read_value_ &= ~(0xFF); \
  7158. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  7159. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7160. }
  7161. #define SET_GPIO_4_dout_sdio1_pad_ccmd_oe { \
  7162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7163. _ezchip_macro_read_value_ &= ~(0xFF); \
  7164. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  7165. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7166. }
  7167. #define SET_GPIO_4_dout_sdio1_pad_ccmd_out { \
  7168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7169. _ezchip_macro_read_value_ &= ~(0xFF); \
  7170. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  7171. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7172. }
  7173. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit0 { \
  7174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7175. _ezchip_macro_read_value_ &= ~(0xFF); \
  7176. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  7177. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7178. }
  7179. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit1 { \
  7180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7181. _ezchip_macro_read_value_ &= ~(0xFF); \
  7182. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  7183. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7184. }
  7185. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit2 { \
  7186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7187. _ezchip_macro_read_value_ &= ~(0xFF); \
  7188. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  7189. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7190. }
  7191. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit3 { \
  7192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7193. _ezchip_macro_read_value_ &= ~(0xFF); \
  7194. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  7195. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7196. }
  7197. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit4 { \
  7198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7199. _ezchip_macro_read_value_ &= ~(0xFF); \
  7200. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  7201. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7202. }
  7203. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit5 { \
  7204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7205. _ezchip_macro_read_value_ &= ~(0xFF); \
  7206. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  7207. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7208. }
  7209. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit6 { \
  7210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7211. _ezchip_macro_read_value_ &= ~(0xFF); \
  7212. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  7213. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7214. }
  7215. #define SET_GPIO_4_dout_sdio1_pad_cdata_oe_bit7 { \
  7216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7217. _ezchip_macro_read_value_ &= ~(0xFF); \
  7218. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  7219. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7220. }
  7221. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit0 { \
  7222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7223. _ezchip_macro_read_value_ &= ~(0xFF); \
  7224. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  7225. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7226. }
  7227. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit1 { \
  7228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7229. _ezchip_macro_read_value_ &= ~(0xFF); \
  7230. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  7231. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7232. }
  7233. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit2 { \
  7234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7235. _ezchip_macro_read_value_ &= ~(0xFF); \
  7236. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  7237. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7238. }
  7239. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit3 { \
  7240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7241. _ezchip_macro_read_value_ &= ~(0xFF); \
  7242. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  7243. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7244. }
  7245. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit4 { \
  7246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7247. _ezchip_macro_read_value_ &= ~(0xFF); \
  7248. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  7249. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7250. }
  7251. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit5 { \
  7252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7253. _ezchip_macro_read_value_ &= ~(0xFF); \
  7254. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  7255. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7256. }
  7257. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit6 { \
  7258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7259. _ezchip_macro_read_value_ &= ~(0xFF); \
  7260. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  7261. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7262. }
  7263. #define SET_GPIO_4_dout_sdio1_pad_cdata_out_bit7 { \
  7264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7265. _ezchip_macro_read_value_ &= ~(0xFF); \
  7266. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  7267. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7268. }
  7269. #define SET_GPIO_4_dout_sdio1_pad_rst_n { \
  7270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7271. _ezchip_macro_read_value_ &= ~(0xFF); \
  7272. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  7273. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7274. }
  7275. #define SET_GPIO_4_dout_spdif_tx_sdout { \
  7276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7277. _ezchip_macro_read_value_ &= ~(0xFF); \
  7278. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  7279. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7280. }
  7281. #define SET_GPIO_4_dout_spdif_tx_sdout_oen { \
  7282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7283. _ezchip_macro_read_value_ &= ~(0xFF); \
  7284. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  7285. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7286. }
  7287. #define SET_GPIO_4_dout_spi0_pad_oe_n { \
  7288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7289. _ezchip_macro_read_value_ &= ~(0xFF); \
  7290. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  7291. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7292. }
  7293. #define SET_GPIO_4_dout_spi0_pad_sck_out { \
  7294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7295. _ezchip_macro_read_value_ &= ~(0xFF); \
  7296. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  7297. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7298. }
  7299. #define SET_GPIO_4_dout_spi0_pad_ss_0_n { \
  7300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7301. _ezchip_macro_read_value_ &= ~(0xFF); \
  7302. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  7303. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7304. }
  7305. #define SET_GPIO_4_dout_spi0_pad_ss_1_n { \
  7306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7307. _ezchip_macro_read_value_ &= ~(0xFF); \
  7308. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  7309. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7310. }
  7311. #define SET_GPIO_4_dout_spi0_pad_txd { \
  7312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7313. _ezchip_macro_read_value_ &= ~(0xFF); \
  7314. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  7315. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7316. }
  7317. #define SET_GPIO_4_dout_spi1_pad_oe_n { \
  7318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7319. _ezchip_macro_read_value_ &= ~(0xFF); \
  7320. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  7321. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7322. }
  7323. #define SET_GPIO_4_dout_spi1_pad_sck_out { \
  7324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7325. _ezchip_macro_read_value_ &= ~(0xFF); \
  7326. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  7327. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7328. }
  7329. #define SET_GPIO_4_dout_spi1_pad_ss_0_n { \
  7330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7331. _ezchip_macro_read_value_ &= ~(0xFF); \
  7332. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  7333. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7334. }
  7335. #define SET_GPIO_4_dout_spi1_pad_ss_1_n { \
  7336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7337. _ezchip_macro_read_value_ &= ~(0xFF); \
  7338. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  7339. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7340. }
  7341. #define SET_GPIO_4_dout_spi1_pad_txd { \
  7342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7343. _ezchip_macro_read_value_ &= ~(0xFF); \
  7344. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  7345. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7346. }
  7347. #define SET_GPIO_4_dout_spi2_pad_oe_n { \
  7348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7349. _ezchip_macro_read_value_ &= ~(0xFF); \
  7350. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  7351. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7352. }
  7353. #define SET_GPIO_4_dout_spi2_pad_sck_out { \
  7354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7355. _ezchip_macro_read_value_ &= ~(0xFF); \
  7356. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  7357. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7358. }
  7359. #define SET_GPIO_4_dout_spi2_pad_ss_0_n { \
  7360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7361. _ezchip_macro_read_value_ &= ~(0xFF); \
  7362. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  7363. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7364. }
  7365. #define SET_GPIO_4_dout_spi2_pad_ss_1_n { \
  7366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7367. _ezchip_macro_read_value_ &= ~(0xFF); \
  7368. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  7369. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7370. }
  7371. #define SET_GPIO_4_dout_spi2_pad_txd { \
  7372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7373. _ezchip_macro_read_value_ &= ~(0xFF); \
  7374. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  7375. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7376. }
  7377. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit0 { \
  7378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7379. _ezchip_macro_read_value_ &= ~(0xFF); \
  7380. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  7381. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7382. }
  7383. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit1 { \
  7384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7385. _ezchip_macro_read_value_ &= ~(0xFF); \
  7386. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  7387. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7388. }
  7389. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit2 { \
  7390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7391. _ezchip_macro_read_value_ &= ~(0xFF); \
  7392. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  7393. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7394. }
  7395. #define SET_GPIO_4_dout_spi2ahb_pad_oe_n_bit3 { \
  7396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7397. _ezchip_macro_read_value_ &= ~(0xFF); \
  7398. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  7399. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7400. }
  7401. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit0 { \
  7402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7403. _ezchip_macro_read_value_ &= ~(0xFF); \
  7404. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  7405. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7406. }
  7407. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit1 { \
  7408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7409. _ezchip_macro_read_value_ &= ~(0xFF); \
  7410. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  7411. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7412. }
  7413. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit2 { \
  7414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7415. _ezchip_macro_read_value_ &= ~(0xFF); \
  7416. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  7417. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7418. }
  7419. #define SET_GPIO_4_dout_spi2ahb_pad_txd_bit3 { \
  7420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7421. _ezchip_macro_read_value_ &= ~(0xFF); \
  7422. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  7423. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7424. }
  7425. #define SET_GPIO_4_dout_spi3_pad_oe_n { \
  7426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7427. _ezchip_macro_read_value_ &= ~(0xFF); \
  7428. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  7429. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7430. }
  7431. #define SET_GPIO_4_dout_spi3_pad_sck_out { \
  7432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7433. _ezchip_macro_read_value_ &= ~(0xFF); \
  7434. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  7435. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7436. }
  7437. #define SET_GPIO_4_dout_spi3_pad_ss_0_n { \
  7438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7439. _ezchip_macro_read_value_ &= ~(0xFF); \
  7440. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  7441. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7442. }
  7443. #define SET_GPIO_4_dout_spi3_pad_ss_1_n { \
  7444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7445. _ezchip_macro_read_value_ &= ~(0xFF); \
  7446. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  7447. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7448. }
  7449. #define SET_GPIO_4_dout_spi3_pad_txd { \
  7450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7451. _ezchip_macro_read_value_ &= ~(0xFF); \
  7452. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  7453. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7454. }
  7455. #define SET_GPIO_4_dout_uart0_pad_dtrn { \
  7456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7457. _ezchip_macro_read_value_ &= ~(0xFF); \
  7458. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  7459. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7460. }
  7461. #define SET_GPIO_4_dout_uart0_pad_rtsn { \
  7462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7463. _ezchip_macro_read_value_ &= ~(0xFF); \
  7464. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  7465. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7466. }
  7467. #define SET_GPIO_4_dout_uart0_pad_sout { \
  7468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7469. _ezchip_macro_read_value_ &= ~(0xFF); \
  7470. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  7471. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7472. }
  7473. #define SET_GPIO_4_dout_uart1_pad_sout { \
  7474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7475. _ezchip_macro_read_value_ &= ~(0xFF); \
  7476. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  7477. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7478. }
  7479. #define SET_GPIO_4_dout_uart2_pad_dtr_n { \
  7480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7481. _ezchip_macro_read_value_ &= ~(0xFF); \
  7482. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  7483. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7484. }
  7485. #define SET_GPIO_4_dout_uart2_pad_rts_n { \
  7486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7487. _ezchip_macro_read_value_ &= ~(0xFF); \
  7488. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  7489. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7490. }
  7491. #define SET_GPIO_4_dout_uart2_pad_sout { \
  7492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7493. _ezchip_macro_read_value_ &= ~(0xFF); \
  7494. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  7495. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7496. }
  7497. #define SET_GPIO_4_dout_uart3_pad_sout { \
  7498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7499. _ezchip_macro_read_value_ &= ~(0xFF); \
  7500. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  7501. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7502. }
  7503. #define SET_GPIO_4_dout_usb_drv_bus { \
  7504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_dout_REG_ADDR); \
  7505. _ezchip_macro_read_value_ &= ~(0xFF); \
  7506. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  7507. MA_OUTW(gpio_4_dout_REG_ADDR,_ezchip_macro_read_value_); \
  7508. }
  7509. #define SET_GPIO_4_doen_reverse_(en) { \
  7510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7511. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  7512. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  7513. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7514. }
  7515. #define SET_GPIO_4_doen_LOW { \
  7516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7517. _ezchip_macro_read_value_ &= ~(0xFF); \
  7518. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  7519. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7520. }
  7521. #define SET_GPIO_4_doen_HIGH { \
  7522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7523. _ezchip_macro_read_value_ &= ~(0xFF); \
  7524. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  7525. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7526. }
  7527. #define SET_GPIO_4_doen_clk_gmac_tophyref { \
  7528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7529. _ezchip_macro_read_value_ &= ~(0xFF); \
  7530. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  7531. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7532. }
  7533. #define SET_GPIO_4_doen_cpu_jtag_tdo { \
  7534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7535. _ezchip_macro_read_value_ &= ~(0xFF); \
  7536. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  7537. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7538. }
  7539. #define SET_GPIO_4_doen_cpu_jtag_tdo_oen { \
  7540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7541. _ezchip_macro_read_value_ &= ~(0xFF); \
  7542. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  7543. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7544. }
  7545. #define SET_GPIO_4_doen_dmic_clk_out { \
  7546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7547. _ezchip_macro_read_value_ &= ~(0xFF); \
  7548. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  7549. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7550. }
  7551. #define SET_GPIO_4_doen_dsp_JTDOEn_pad { \
  7552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7553. _ezchip_macro_read_value_ &= ~(0xFF); \
  7554. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  7555. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7556. }
  7557. #define SET_GPIO_4_doen_dsp_JTDO_pad { \
  7558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7559. _ezchip_macro_read_value_ &= ~(0xFF); \
  7560. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  7561. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7562. }
  7563. #define SET_GPIO_4_doen_i2c0_pad_sck_oe { \
  7564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7565. _ezchip_macro_read_value_ &= ~(0xFF); \
  7566. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  7567. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7568. }
  7569. #define SET_GPIO_4_doen_i2c0_pad_sda_oe { \
  7570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7571. _ezchip_macro_read_value_ &= ~(0xFF); \
  7572. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  7573. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7574. }
  7575. #define SET_GPIO_4_doen_i2c1_pad_sck_oe { \
  7576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7577. _ezchip_macro_read_value_ &= ~(0xFF); \
  7578. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  7579. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7580. }
  7581. #define SET_GPIO_4_doen_i2c1_pad_sda_oe { \
  7582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7583. _ezchip_macro_read_value_ &= ~(0xFF); \
  7584. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  7585. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7586. }
  7587. #define SET_GPIO_4_doen_i2c2_pad_sck_oe { \
  7588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7589. _ezchip_macro_read_value_ &= ~(0xFF); \
  7590. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  7591. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7592. }
  7593. #define SET_GPIO_4_doen_i2c2_pad_sda_oe { \
  7594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7595. _ezchip_macro_read_value_ &= ~(0xFF); \
  7596. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  7597. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7598. }
  7599. #define SET_GPIO_4_doen_i2c3_pad_sck_oe { \
  7600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7601. _ezchip_macro_read_value_ &= ~(0xFF); \
  7602. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  7603. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7604. }
  7605. #define SET_GPIO_4_doen_i2c3_pad_sda_oe { \
  7606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7607. _ezchip_macro_read_value_ &= ~(0xFF); \
  7608. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  7609. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7610. }
  7611. #define SET_GPIO_4_doen_i2srx_bclk_out { \
  7612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7613. _ezchip_macro_read_value_ &= ~(0xFF); \
  7614. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  7615. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7616. }
  7617. #define SET_GPIO_4_doen_i2srx_bclk_out_oen { \
  7618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7619. _ezchip_macro_read_value_ &= ~(0xFF); \
  7620. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  7621. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7622. }
  7623. #define SET_GPIO_4_doen_i2srx_lrck_out { \
  7624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7625. _ezchip_macro_read_value_ &= ~(0xFF); \
  7626. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  7627. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7628. }
  7629. #define SET_GPIO_4_doen_i2srx_lrck_out_oen { \
  7630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7631. _ezchip_macro_read_value_ &= ~(0xFF); \
  7632. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  7633. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7634. }
  7635. #define SET_GPIO_4_doen_i2srx_mclk_out { \
  7636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7637. _ezchip_macro_read_value_ &= ~(0xFF); \
  7638. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  7639. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7640. }
  7641. #define SET_GPIO_4_doen_i2stx_bclk_out { \
  7642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7643. _ezchip_macro_read_value_ &= ~(0xFF); \
  7644. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  7645. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7646. }
  7647. #define SET_GPIO_4_doen_i2stx_bclk_out_oen { \
  7648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7649. _ezchip_macro_read_value_ &= ~(0xFF); \
  7650. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  7651. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7652. }
  7653. #define SET_GPIO_4_doen_i2stx_lrck_out { \
  7654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7655. _ezchip_macro_read_value_ &= ~(0xFF); \
  7656. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  7657. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7658. }
  7659. #define SET_GPIO_4_doen_i2stx_lrckout_oen { \
  7660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7661. _ezchip_macro_read_value_ &= ~(0xFF); \
  7662. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  7663. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7664. }
  7665. #define SET_GPIO_4_doen_i2stx_mclk_out { \
  7666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7667. _ezchip_macro_read_value_ &= ~(0xFF); \
  7668. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  7669. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7670. }
  7671. #define SET_GPIO_4_doen_i2stx_sdout0 { \
  7672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7673. _ezchip_macro_read_value_ &= ~(0xFF); \
  7674. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  7675. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7676. }
  7677. #define SET_GPIO_4_doen_i2stx_sdout1 { \
  7678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7679. _ezchip_macro_read_value_ &= ~(0xFF); \
  7680. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  7681. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7682. }
  7683. #define SET_GPIO_4_doen_lcd_pad_csm_n { \
  7684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7685. _ezchip_macro_read_value_ &= ~(0xFF); \
  7686. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  7687. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7688. }
  7689. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit0 { \
  7690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7691. _ezchip_macro_read_value_ &= ~(0xFF); \
  7692. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  7693. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7694. }
  7695. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit1 { \
  7696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7697. _ezchip_macro_read_value_ &= ~(0xFF); \
  7698. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  7699. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7700. }
  7701. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit2 { \
  7702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7703. _ezchip_macro_read_value_ &= ~(0xFF); \
  7704. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  7705. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7706. }
  7707. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit3 { \
  7708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7709. _ezchip_macro_read_value_ &= ~(0xFF); \
  7710. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  7711. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7712. }
  7713. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit4 { \
  7714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7715. _ezchip_macro_read_value_ &= ~(0xFF); \
  7716. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  7717. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7718. }
  7719. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit5 { \
  7720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7721. _ezchip_macro_read_value_ &= ~(0xFF); \
  7722. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  7723. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7724. }
  7725. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit6 { \
  7726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7727. _ezchip_macro_read_value_ &= ~(0xFF); \
  7728. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  7729. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7730. }
  7731. #define SET_GPIO_4_doen_pwm_pad_oe_n_bit7 { \
  7732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7733. _ezchip_macro_read_value_ &= ~(0xFF); \
  7734. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  7735. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7736. }
  7737. #define SET_GPIO_4_doen_pwm_pad_out_bit0 { \
  7738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7739. _ezchip_macro_read_value_ &= ~(0xFF); \
  7740. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  7741. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7742. }
  7743. #define SET_GPIO_4_doen_pwm_pad_out_bit1 { \
  7744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7745. _ezchip_macro_read_value_ &= ~(0xFF); \
  7746. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  7747. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7748. }
  7749. #define SET_GPIO_4_doen_pwm_pad_out_bit2 { \
  7750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7751. _ezchip_macro_read_value_ &= ~(0xFF); \
  7752. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  7753. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7754. }
  7755. #define SET_GPIO_4_doen_pwm_pad_out_bit3 { \
  7756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7757. _ezchip_macro_read_value_ &= ~(0xFF); \
  7758. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  7759. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7760. }
  7761. #define SET_GPIO_4_doen_pwm_pad_out_bit4 { \
  7762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7763. _ezchip_macro_read_value_ &= ~(0xFF); \
  7764. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  7765. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7766. }
  7767. #define SET_GPIO_4_doen_pwm_pad_out_bit5 { \
  7768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7769. _ezchip_macro_read_value_ &= ~(0xFF); \
  7770. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  7771. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7772. }
  7773. #define SET_GPIO_4_doen_pwm_pad_out_bit6 { \
  7774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7775. _ezchip_macro_read_value_ &= ~(0xFF); \
  7776. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  7777. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7778. }
  7779. #define SET_GPIO_4_doen_pwm_pad_out_bit7 { \
  7780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7781. _ezchip_macro_read_value_ &= ~(0xFF); \
  7782. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  7783. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7784. }
  7785. #define SET_GPIO_4_doen_pwmdac_left_out { \
  7786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7787. _ezchip_macro_read_value_ &= ~(0xFF); \
  7788. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  7789. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7790. }
  7791. #define SET_GPIO_4_doen_pwmdac_right_out { \
  7792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7793. _ezchip_macro_read_value_ &= ~(0xFF); \
  7794. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  7795. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7796. }
  7797. #define SET_GPIO_4_doen_qspi_csn1_out { \
  7798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7799. _ezchip_macro_read_value_ &= ~(0xFF); \
  7800. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  7801. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7802. }
  7803. #define SET_GPIO_4_doen_qspi_csn2_out { \
  7804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7805. _ezchip_macro_read_value_ &= ~(0xFF); \
  7806. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  7807. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7808. }
  7809. #define SET_GPIO_4_doen_qspi_csn3_out { \
  7810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7811. _ezchip_macro_read_value_ &= ~(0xFF); \
  7812. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  7813. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7814. }
  7815. #define SET_GPIO_4_doen_register23_SCFG_cmsensor_rst0 { \
  7816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7817. _ezchip_macro_read_value_ &= ~(0xFF); \
  7818. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  7819. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7820. }
  7821. #define SET_GPIO_4_doen_register23_SCFG_cmsensor_rst1 { \
  7822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7823. _ezchip_macro_read_value_ &= ~(0xFF); \
  7824. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  7825. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7826. }
  7827. #define SET_GPIO_4_doen_register32_SCFG_gmac_phy_rstn { \
  7828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7829. _ezchip_macro_read_value_ &= ~(0xFF); \
  7830. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  7831. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7832. }
  7833. #define SET_GPIO_4_doen_sdio0_pad_card_power_en { \
  7834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7835. _ezchip_macro_read_value_ &= ~(0xFF); \
  7836. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  7837. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7838. }
  7839. #define SET_GPIO_4_doen_sdio0_pad_cclk_out { \
  7840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7841. _ezchip_macro_read_value_ &= ~(0xFF); \
  7842. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  7843. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7844. }
  7845. #define SET_GPIO_4_doen_sdio0_pad_ccmd_oe { \
  7846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7847. _ezchip_macro_read_value_ &= ~(0xFF); \
  7848. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  7849. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7850. }
  7851. #define SET_GPIO_4_doen_sdio0_pad_ccmd_out { \
  7852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7853. _ezchip_macro_read_value_ &= ~(0xFF); \
  7854. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  7855. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7856. }
  7857. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit0 { \
  7858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7859. _ezchip_macro_read_value_ &= ~(0xFF); \
  7860. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  7861. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7862. }
  7863. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit1 { \
  7864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7865. _ezchip_macro_read_value_ &= ~(0xFF); \
  7866. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  7867. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7868. }
  7869. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit2 { \
  7870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7871. _ezchip_macro_read_value_ &= ~(0xFF); \
  7872. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  7873. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7874. }
  7875. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit3 { \
  7876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7877. _ezchip_macro_read_value_ &= ~(0xFF); \
  7878. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  7879. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7880. }
  7881. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit4 { \
  7882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7883. _ezchip_macro_read_value_ &= ~(0xFF); \
  7884. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  7885. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7886. }
  7887. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit5 { \
  7888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7889. _ezchip_macro_read_value_ &= ~(0xFF); \
  7890. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  7891. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7892. }
  7893. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit6 { \
  7894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7895. _ezchip_macro_read_value_ &= ~(0xFF); \
  7896. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  7897. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7898. }
  7899. #define SET_GPIO_4_doen_sdio0_pad_cdata_oe_bit7 { \
  7900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7901. _ezchip_macro_read_value_ &= ~(0xFF); \
  7902. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  7903. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7904. }
  7905. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit0 { \
  7906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7907. _ezchip_macro_read_value_ &= ~(0xFF); \
  7908. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  7909. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7910. }
  7911. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit1 { \
  7912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7913. _ezchip_macro_read_value_ &= ~(0xFF); \
  7914. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  7915. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7916. }
  7917. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit2 { \
  7918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7919. _ezchip_macro_read_value_ &= ~(0xFF); \
  7920. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  7921. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7922. }
  7923. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit3 { \
  7924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7925. _ezchip_macro_read_value_ &= ~(0xFF); \
  7926. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  7927. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7928. }
  7929. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit4 { \
  7930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7931. _ezchip_macro_read_value_ &= ~(0xFF); \
  7932. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  7933. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7934. }
  7935. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit5 { \
  7936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7937. _ezchip_macro_read_value_ &= ~(0xFF); \
  7938. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  7939. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7940. }
  7941. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit6 { \
  7942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7943. _ezchip_macro_read_value_ &= ~(0xFF); \
  7944. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  7945. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7946. }
  7947. #define SET_GPIO_4_doen_sdio0_pad_cdata_out_bit7 { \
  7948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7949. _ezchip_macro_read_value_ &= ~(0xFF); \
  7950. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  7951. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7952. }
  7953. #define SET_GPIO_4_doen_sdio0_pad_rst_n { \
  7954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7955. _ezchip_macro_read_value_ &= ~(0xFF); \
  7956. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  7957. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7958. }
  7959. #define SET_GPIO_4_doen_sdio1_pad_card_power_en { \
  7960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7961. _ezchip_macro_read_value_ &= ~(0xFF); \
  7962. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  7963. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7964. }
  7965. #define SET_GPIO_4_doen_sdio1_pad_cclk_out { \
  7966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7967. _ezchip_macro_read_value_ &= ~(0xFF); \
  7968. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  7969. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7970. }
  7971. #define SET_GPIO_4_doen_sdio1_pad_ccmd_oe { \
  7972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7973. _ezchip_macro_read_value_ &= ~(0xFF); \
  7974. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  7975. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7976. }
  7977. #define SET_GPIO_4_doen_sdio1_pad_ccmd_out { \
  7978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7979. _ezchip_macro_read_value_ &= ~(0xFF); \
  7980. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  7981. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7982. }
  7983. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit0 { \
  7984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7985. _ezchip_macro_read_value_ &= ~(0xFF); \
  7986. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  7987. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7988. }
  7989. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit1 { \
  7990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7991. _ezchip_macro_read_value_ &= ~(0xFF); \
  7992. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  7993. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  7994. }
  7995. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit2 { \
  7996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  7997. _ezchip_macro_read_value_ &= ~(0xFF); \
  7998. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  7999. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8000. }
  8001. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit3 { \
  8002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8003. _ezchip_macro_read_value_ &= ~(0xFF); \
  8004. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  8005. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8006. }
  8007. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit4 { \
  8008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8009. _ezchip_macro_read_value_ &= ~(0xFF); \
  8010. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  8011. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8012. }
  8013. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit5 { \
  8014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8015. _ezchip_macro_read_value_ &= ~(0xFF); \
  8016. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  8017. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8018. }
  8019. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit6 { \
  8020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8021. _ezchip_macro_read_value_ &= ~(0xFF); \
  8022. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  8023. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8024. }
  8025. #define SET_GPIO_4_doen_sdio1_pad_cdata_oe_bit7 { \
  8026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8027. _ezchip_macro_read_value_ &= ~(0xFF); \
  8028. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  8029. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8030. }
  8031. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit0 { \
  8032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8033. _ezchip_macro_read_value_ &= ~(0xFF); \
  8034. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  8035. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8036. }
  8037. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit1 { \
  8038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8039. _ezchip_macro_read_value_ &= ~(0xFF); \
  8040. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  8041. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8042. }
  8043. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit2 { \
  8044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8045. _ezchip_macro_read_value_ &= ~(0xFF); \
  8046. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  8047. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8048. }
  8049. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit3 { \
  8050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8051. _ezchip_macro_read_value_ &= ~(0xFF); \
  8052. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  8053. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8054. }
  8055. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit4 { \
  8056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8057. _ezchip_macro_read_value_ &= ~(0xFF); \
  8058. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  8059. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8060. }
  8061. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit5 { \
  8062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8063. _ezchip_macro_read_value_ &= ~(0xFF); \
  8064. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  8065. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8066. }
  8067. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit6 { \
  8068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8069. _ezchip_macro_read_value_ &= ~(0xFF); \
  8070. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  8071. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8072. }
  8073. #define SET_GPIO_4_doen_sdio1_pad_cdata_out_bit7 { \
  8074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8075. _ezchip_macro_read_value_ &= ~(0xFF); \
  8076. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  8077. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8078. }
  8079. #define SET_GPIO_4_doen_sdio1_pad_rst_n { \
  8080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8081. _ezchip_macro_read_value_ &= ~(0xFF); \
  8082. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  8083. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8084. }
  8085. #define SET_GPIO_4_doen_spdif_tx_sdout { \
  8086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8087. _ezchip_macro_read_value_ &= ~(0xFF); \
  8088. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  8089. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8090. }
  8091. #define SET_GPIO_4_doen_spdif_tx_sdout_oen { \
  8092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8093. _ezchip_macro_read_value_ &= ~(0xFF); \
  8094. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  8095. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8096. }
  8097. #define SET_GPIO_4_doen_spi0_pad_oe_n { \
  8098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8099. _ezchip_macro_read_value_ &= ~(0xFF); \
  8100. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  8101. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8102. }
  8103. #define SET_GPIO_4_doen_spi0_pad_sck_out { \
  8104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8105. _ezchip_macro_read_value_ &= ~(0xFF); \
  8106. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  8107. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8108. }
  8109. #define SET_GPIO_4_doen_spi0_pad_ss_0_n { \
  8110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8111. _ezchip_macro_read_value_ &= ~(0xFF); \
  8112. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  8113. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8114. }
  8115. #define SET_GPIO_4_doen_spi0_pad_ss_1_n { \
  8116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8117. _ezchip_macro_read_value_ &= ~(0xFF); \
  8118. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  8119. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8120. }
  8121. #define SET_GPIO_4_doen_spi0_pad_txd { \
  8122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8123. _ezchip_macro_read_value_ &= ~(0xFF); \
  8124. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  8125. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8126. }
  8127. #define SET_GPIO_4_doen_spi1_pad_oe_n { \
  8128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8129. _ezchip_macro_read_value_ &= ~(0xFF); \
  8130. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  8131. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8132. }
  8133. #define SET_GPIO_4_doen_spi1_pad_sck_out { \
  8134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8135. _ezchip_macro_read_value_ &= ~(0xFF); \
  8136. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  8137. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8138. }
  8139. #define SET_GPIO_4_doen_spi1_pad_ss_0_n { \
  8140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8141. _ezchip_macro_read_value_ &= ~(0xFF); \
  8142. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  8143. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8144. }
  8145. #define SET_GPIO_4_doen_spi1_pad_ss_1_n { \
  8146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8147. _ezchip_macro_read_value_ &= ~(0xFF); \
  8148. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  8149. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8150. }
  8151. #define SET_GPIO_4_doen_spi1_pad_txd { \
  8152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8153. _ezchip_macro_read_value_ &= ~(0xFF); \
  8154. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  8155. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8156. }
  8157. #define SET_GPIO_4_doen_spi2_pad_oe_n { \
  8158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8159. _ezchip_macro_read_value_ &= ~(0xFF); \
  8160. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  8161. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8162. }
  8163. #define SET_GPIO_4_doen_spi2_pad_sck_out { \
  8164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8165. _ezchip_macro_read_value_ &= ~(0xFF); \
  8166. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  8167. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8168. }
  8169. #define SET_GPIO_4_doen_spi2_pad_ss_0_n { \
  8170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8171. _ezchip_macro_read_value_ &= ~(0xFF); \
  8172. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  8173. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8174. }
  8175. #define SET_GPIO_4_doen_spi2_pad_ss_1_n { \
  8176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8177. _ezchip_macro_read_value_ &= ~(0xFF); \
  8178. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  8179. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8180. }
  8181. #define SET_GPIO_4_doen_spi2_pad_txd { \
  8182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8183. _ezchip_macro_read_value_ &= ~(0xFF); \
  8184. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  8185. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8186. }
  8187. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit0 { \
  8188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8189. _ezchip_macro_read_value_ &= ~(0xFF); \
  8190. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  8191. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8192. }
  8193. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit1 { \
  8194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8195. _ezchip_macro_read_value_ &= ~(0xFF); \
  8196. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  8197. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8198. }
  8199. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit2 { \
  8200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8201. _ezchip_macro_read_value_ &= ~(0xFF); \
  8202. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  8203. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8204. }
  8205. #define SET_GPIO_4_doen_spi2ahb_pad_oe_n_bit3 { \
  8206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8207. _ezchip_macro_read_value_ &= ~(0xFF); \
  8208. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  8209. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8210. }
  8211. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit0 { \
  8212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8213. _ezchip_macro_read_value_ &= ~(0xFF); \
  8214. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  8215. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8216. }
  8217. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit1 { \
  8218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8219. _ezchip_macro_read_value_ &= ~(0xFF); \
  8220. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  8221. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8222. }
  8223. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit2 { \
  8224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8225. _ezchip_macro_read_value_ &= ~(0xFF); \
  8226. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  8227. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8228. }
  8229. #define SET_GPIO_4_doen_spi2ahb_pad_txd_bit3 { \
  8230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8231. _ezchip_macro_read_value_ &= ~(0xFF); \
  8232. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  8233. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8234. }
  8235. #define SET_GPIO_4_doen_spi3_pad_oe_n { \
  8236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8237. _ezchip_macro_read_value_ &= ~(0xFF); \
  8238. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  8239. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8240. }
  8241. #define SET_GPIO_4_doen_spi3_pad_sck_out { \
  8242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8243. _ezchip_macro_read_value_ &= ~(0xFF); \
  8244. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  8245. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8246. }
  8247. #define SET_GPIO_4_doen_spi3_pad_ss_0_n { \
  8248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8249. _ezchip_macro_read_value_ &= ~(0xFF); \
  8250. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  8251. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8252. }
  8253. #define SET_GPIO_4_doen_spi3_pad_ss_1_n { \
  8254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8255. _ezchip_macro_read_value_ &= ~(0xFF); \
  8256. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  8257. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8258. }
  8259. #define SET_GPIO_4_doen_spi3_pad_txd { \
  8260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8261. _ezchip_macro_read_value_ &= ~(0xFF); \
  8262. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  8263. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8264. }
  8265. #define SET_GPIO_4_doen_uart0_pad_dtrn { \
  8266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8267. _ezchip_macro_read_value_ &= ~(0xFF); \
  8268. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  8269. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8270. }
  8271. #define SET_GPIO_4_doen_uart0_pad_rtsn { \
  8272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8273. _ezchip_macro_read_value_ &= ~(0xFF); \
  8274. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  8275. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8276. }
  8277. #define SET_GPIO_4_doen_uart0_pad_sout { \
  8278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8279. _ezchip_macro_read_value_ &= ~(0xFF); \
  8280. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  8281. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8282. }
  8283. #define SET_GPIO_4_doen_uart1_pad_sout { \
  8284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8285. _ezchip_macro_read_value_ &= ~(0xFF); \
  8286. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  8287. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8288. }
  8289. #define SET_GPIO_4_doen_uart2_pad_dtr_n { \
  8290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8291. _ezchip_macro_read_value_ &= ~(0xFF); \
  8292. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  8293. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8294. }
  8295. #define SET_GPIO_4_doen_uart2_pad_rts_n { \
  8296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8297. _ezchip_macro_read_value_ &= ~(0xFF); \
  8298. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  8299. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8300. }
  8301. #define SET_GPIO_4_doen_uart2_pad_sout { \
  8302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8303. _ezchip_macro_read_value_ &= ~(0xFF); \
  8304. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  8305. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8306. }
  8307. #define SET_GPIO_4_doen_uart3_pad_sout { \
  8308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8309. _ezchip_macro_read_value_ &= ~(0xFF); \
  8310. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  8311. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8312. }
  8313. #define SET_GPIO_4_doen_usb_drv_bus { \
  8314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_4_doen_REG_ADDR); \
  8315. _ezchip_macro_read_value_ &= ~(0xFF); \
  8316. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  8317. MA_OUTW(gpio_4_doen_REG_ADDR,_ezchip_macro_read_value_); \
  8318. }
  8319. #define SET_GPIO_5_dout_reverse_(en) { \
  8320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8321. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  8322. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  8323. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8324. }
  8325. #define SET_GPIO_5_dout_LOW { \
  8326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8327. _ezchip_macro_read_value_ &= ~(0xFF); \
  8328. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  8329. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8330. }
  8331. #define SET_GPIO_5_dout_HIGH { \
  8332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8333. _ezchip_macro_read_value_ &= ~(0xFF); \
  8334. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  8335. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8336. }
  8337. #define SET_GPIO_5_dout_clk_gmac_tophyref { \
  8338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8339. _ezchip_macro_read_value_ &= ~(0xFF); \
  8340. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  8341. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8342. }
  8343. #define SET_GPIO_5_dout_cpu_jtag_tdo { \
  8344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8345. _ezchip_macro_read_value_ &= ~(0xFF); \
  8346. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  8347. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8348. }
  8349. #define SET_GPIO_5_dout_cpu_jtag_tdo_oen { \
  8350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8351. _ezchip_macro_read_value_ &= ~(0xFF); \
  8352. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  8353. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8354. }
  8355. #define SET_GPIO_5_dout_dmic_clk_out { \
  8356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8357. _ezchip_macro_read_value_ &= ~(0xFF); \
  8358. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  8359. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8360. }
  8361. #define SET_GPIO_5_dout_dsp_JTDOEn_pad { \
  8362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8363. _ezchip_macro_read_value_ &= ~(0xFF); \
  8364. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  8365. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8366. }
  8367. #define SET_GPIO_5_dout_dsp_JTDO_pad { \
  8368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8369. _ezchip_macro_read_value_ &= ~(0xFF); \
  8370. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  8371. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8372. }
  8373. #define SET_GPIO_5_dout_i2c0_pad_sck_oe { \
  8374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8375. _ezchip_macro_read_value_ &= ~(0xFF); \
  8376. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  8377. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8378. }
  8379. #define SET_GPIO_5_dout_i2c0_pad_sda_oe { \
  8380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8381. _ezchip_macro_read_value_ &= ~(0xFF); \
  8382. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  8383. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8384. }
  8385. #define SET_GPIO_5_dout_i2c1_pad_sck_oe { \
  8386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8387. _ezchip_macro_read_value_ &= ~(0xFF); \
  8388. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  8389. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8390. }
  8391. #define SET_GPIO_5_dout_i2c1_pad_sda_oe { \
  8392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8393. _ezchip_macro_read_value_ &= ~(0xFF); \
  8394. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  8395. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8396. }
  8397. #define SET_GPIO_5_dout_i2c2_pad_sck_oe { \
  8398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8399. _ezchip_macro_read_value_ &= ~(0xFF); \
  8400. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  8401. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8402. }
  8403. #define SET_GPIO_5_dout_i2c2_pad_sda_oe { \
  8404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8405. _ezchip_macro_read_value_ &= ~(0xFF); \
  8406. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  8407. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8408. }
  8409. #define SET_GPIO_5_dout_i2c3_pad_sck_oe { \
  8410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8411. _ezchip_macro_read_value_ &= ~(0xFF); \
  8412. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  8413. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8414. }
  8415. #define SET_GPIO_5_dout_i2c3_pad_sda_oe { \
  8416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8417. _ezchip_macro_read_value_ &= ~(0xFF); \
  8418. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  8419. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8420. }
  8421. #define SET_GPIO_5_dout_i2srx_bclk_out { \
  8422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8423. _ezchip_macro_read_value_ &= ~(0xFF); \
  8424. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  8425. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8426. }
  8427. #define SET_GPIO_5_dout_i2srx_bclk_out_oen { \
  8428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8429. _ezchip_macro_read_value_ &= ~(0xFF); \
  8430. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  8431. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8432. }
  8433. #define SET_GPIO_5_dout_i2srx_lrck_out { \
  8434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8435. _ezchip_macro_read_value_ &= ~(0xFF); \
  8436. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  8437. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8438. }
  8439. #define SET_GPIO_5_dout_i2srx_lrck_out_oen { \
  8440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8441. _ezchip_macro_read_value_ &= ~(0xFF); \
  8442. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  8443. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8444. }
  8445. #define SET_GPIO_5_dout_i2srx_mclk_out { \
  8446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8447. _ezchip_macro_read_value_ &= ~(0xFF); \
  8448. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  8449. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8450. }
  8451. #define SET_GPIO_5_dout_i2stx_bclk_out { \
  8452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8453. _ezchip_macro_read_value_ &= ~(0xFF); \
  8454. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  8455. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8456. }
  8457. #define SET_GPIO_5_dout_i2stx_bclk_out_oen { \
  8458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8459. _ezchip_macro_read_value_ &= ~(0xFF); \
  8460. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  8461. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8462. }
  8463. #define SET_GPIO_5_dout_i2stx_lrck_out { \
  8464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8465. _ezchip_macro_read_value_ &= ~(0xFF); \
  8466. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  8467. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8468. }
  8469. #define SET_GPIO_5_dout_i2stx_lrckout_oen { \
  8470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8471. _ezchip_macro_read_value_ &= ~(0xFF); \
  8472. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  8473. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8474. }
  8475. #define SET_GPIO_5_dout_i2stx_mclk_out { \
  8476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8477. _ezchip_macro_read_value_ &= ~(0xFF); \
  8478. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  8479. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8480. }
  8481. #define SET_GPIO_5_dout_i2stx_sdout0 { \
  8482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8483. _ezchip_macro_read_value_ &= ~(0xFF); \
  8484. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  8485. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8486. }
  8487. #define SET_GPIO_5_dout_i2stx_sdout1 { \
  8488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8489. _ezchip_macro_read_value_ &= ~(0xFF); \
  8490. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  8491. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8492. }
  8493. #define SET_GPIO_5_dout_lcd_pad_csm_n { \
  8494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8495. _ezchip_macro_read_value_ &= ~(0xFF); \
  8496. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  8497. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8498. }
  8499. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit0 { \
  8500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8501. _ezchip_macro_read_value_ &= ~(0xFF); \
  8502. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  8503. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8504. }
  8505. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit1 { \
  8506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8507. _ezchip_macro_read_value_ &= ~(0xFF); \
  8508. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  8509. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8510. }
  8511. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit2 { \
  8512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8513. _ezchip_macro_read_value_ &= ~(0xFF); \
  8514. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  8515. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8516. }
  8517. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit3 { \
  8518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8519. _ezchip_macro_read_value_ &= ~(0xFF); \
  8520. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  8521. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8522. }
  8523. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit4 { \
  8524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8525. _ezchip_macro_read_value_ &= ~(0xFF); \
  8526. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  8527. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8528. }
  8529. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit5 { \
  8530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8531. _ezchip_macro_read_value_ &= ~(0xFF); \
  8532. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  8533. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8534. }
  8535. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit6 { \
  8536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8537. _ezchip_macro_read_value_ &= ~(0xFF); \
  8538. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  8539. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8540. }
  8541. #define SET_GPIO_5_dout_pwm_pad_oe_n_bit7 { \
  8542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8543. _ezchip_macro_read_value_ &= ~(0xFF); \
  8544. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  8545. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8546. }
  8547. #define SET_GPIO_5_dout_pwm_pad_out_bit0 { \
  8548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8549. _ezchip_macro_read_value_ &= ~(0xFF); \
  8550. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  8551. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8552. }
  8553. #define SET_GPIO_5_dout_pwm_pad_out_bit1 { \
  8554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8555. _ezchip_macro_read_value_ &= ~(0xFF); \
  8556. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  8557. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8558. }
  8559. #define SET_GPIO_5_dout_pwm_pad_out_bit2 { \
  8560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8561. _ezchip_macro_read_value_ &= ~(0xFF); \
  8562. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  8563. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8564. }
  8565. #define SET_GPIO_5_dout_pwm_pad_out_bit3 { \
  8566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8567. _ezchip_macro_read_value_ &= ~(0xFF); \
  8568. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  8569. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8570. }
  8571. #define SET_GPIO_5_dout_pwm_pad_out_bit4 { \
  8572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8573. _ezchip_macro_read_value_ &= ~(0xFF); \
  8574. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  8575. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8576. }
  8577. #define SET_GPIO_5_dout_pwm_pad_out_bit5 { \
  8578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8579. _ezchip_macro_read_value_ &= ~(0xFF); \
  8580. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  8581. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8582. }
  8583. #define SET_GPIO_5_dout_pwm_pad_out_bit6 { \
  8584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8585. _ezchip_macro_read_value_ &= ~(0xFF); \
  8586. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  8587. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8588. }
  8589. #define SET_GPIO_5_dout_pwm_pad_out_bit7 { \
  8590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8591. _ezchip_macro_read_value_ &= ~(0xFF); \
  8592. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  8593. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8594. }
  8595. #define SET_GPIO_5_dout_pwmdac_left_out { \
  8596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8597. _ezchip_macro_read_value_ &= ~(0xFF); \
  8598. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  8599. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8600. }
  8601. #define SET_GPIO_5_dout_pwmdac_right_out { \
  8602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8603. _ezchip_macro_read_value_ &= ~(0xFF); \
  8604. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  8605. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8606. }
  8607. #define SET_GPIO_5_dout_qspi_csn1_out { \
  8608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8609. _ezchip_macro_read_value_ &= ~(0xFF); \
  8610. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  8611. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8612. }
  8613. #define SET_GPIO_5_dout_qspi_csn2_out { \
  8614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8615. _ezchip_macro_read_value_ &= ~(0xFF); \
  8616. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  8617. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8618. }
  8619. #define SET_GPIO_5_dout_qspi_csn3_out { \
  8620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8621. _ezchip_macro_read_value_ &= ~(0xFF); \
  8622. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  8623. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8624. }
  8625. #define SET_GPIO_5_dout_register23_SCFG_cmsensor_rst0 { \
  8626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8627. _ezchip_macro_read_value_ &= ~(0xFF); \
  8628. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  8629. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8630. }
  8631. #define SET_GPIO_5_dout_register23_SCFG_cmsensor_rst1 { \
  8632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8633. _ezchip_macro_read_value_ &= ~(0xFF); \
  8634. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  8635. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8636. }
  8637. #define SET_GPIO_5_dout_register32_SCFG_gmac_phy_rstn { \
  8638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8639. _ezchip_macro_read_value_ &= ~(0xFF); \
  8640. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  8641. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8642. }
  8643. #define SET_GPIO_5_dout_sdio0_pad_card_power_en { \
  8644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8645. _ezchip_macro_read_value_ &= ~(0xFF); \
  8646. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  8647. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8648. }
  8649. #define SET_GPIO_5_dout_sdio0_pad_cclk_out { \
  8650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8651. _ezchip_macro_read_value_ &= ~(0xFF); \
  8652. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  8653. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8654. }
  8655. #define SET_GPIO_5_dout_sdio0_pad_ccmd_oe { \
  8656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8657. _ezchip_macro_read_value_ &= ~(0xFF); \
  8658. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  8659. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8660. }
  8661. #define SET_GPIO_5_dout_sdio0_pad_ccmd_out { \
  8662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8663. _ezchip_macro_read_value_ &= ~(0xFF); \
  8664. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  8665. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8666. }
  8667. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit0 { \
  8668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8669. _ezchip_macro_read_value_ &= ~(0xFF); \
  8670. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  8671. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8672. }
  8673. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit1 { \
  8674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8675. _ezchip_macro_read_value_ &= ~(0xFF); \
  8676. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  8677. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8678. }
  8679. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit2 { \
  8680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8681. _ezchip_macro_read_value_ &= ~(0xFF); \
  8682. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  8683. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8684. }
  8685. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit3 { \
  8686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8687. _ezchip_macro_read_value_ &= ~(0xFF); \
  8688. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  8689. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8690. }
  8691. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit4 { \
  8692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8693. _ezchip_macro_read_value_ &= ~(0xFF); \
  8694. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  8695. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8696. }
  8697. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit5 { \
  8698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8699. _ezchip_macro_read_value_ &= ~(0xFF); \
  8700. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  8701. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8702. }
  8703. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit6 { \
  8704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8705. _ezchip_macro_read_value_ &= ~(0xFF); \
  8706. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  8707. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8708. }
  8709. #define SET_GPIO_5_dout_sdio0_pad_cdata_oe_bit7 { \
  8710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8711. _ezchip_macro_read_value_ &= ~(0xFF); \
  8712. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  8713. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8714. }
  8715. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit0 { \
  8716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8717. _ezchip_macro_read_value_ &= ~(0xFF); \
  8718. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  8719. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8720. }
  8721. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit1 { \
  8722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8723. _ezchip_macro_read_value_ &= ~(0xFF); \
  8724. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  8725. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8726. }
  8727. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit2 { \
  8728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8729. _ezchip_macro_read_value_ &= ~(0xFF); \
  8730. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  8731. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8732. }
  8733. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit3 { \
  8734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8735. _ezchip_macro_read_value_ &= ~(0xFF); \
  8736. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  8737. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8738. }
  8739. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit4 { \
  8740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8741. _ezchip_macro_read_value_ &= ~(0xFF); \
  8742. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  8743. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8744. }
  8745. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit5 { \
  8746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8747. _ezchip_macro_read_value_ &= ~(0xFF); \
  8748. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  8749. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8750. }
  8751. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit6 { \
  8752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8753. _ezchip_macro_read_value_ &= ~(0xFF); \
  8754. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  8755. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8756. }
  8757. #define SET_GPIO_5_dout_sdio0_pad_cdata_out_bit7 { \
  8758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8759. _ezchip_macro_read_value_ &= ~(0xFF); \
  8760. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  8761. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8762. }
  8763. #define SET_GPIO_5_dout_sdio0_pad_rst_n { \
  8764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8765. _ezchip_macro_read_value_ &= ~(0xFF); \
  8766. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  8767. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8768. }
  8769. #define SET_GPIO_5_dout_sdio1_pad_card_power_en { \
  8770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8771. _ezchip_macro_read_value_ &= ~(0xFF); \
  8772. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  8773. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8774. }
  8775. #define SET_GPIO_5_dout_sdio1_pad_cclk_out { \
  8776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8777. _ezchip_macro_read_value_ &= ~(0xFF); \
  8778. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  8779. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8780. }
  8781. #define SET_GPIO_5_dout_sdio1_pad_ccmd_oe { \
  8782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8783. _ezchip_macro_read_value_ &= ~(0xFF); \
  8784. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  8785. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8786. }
  8787. #define SET_GPIO_5_dout_sdio1_pad_ccmd_out { \
  8788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8789. _ezchip_macro_read_value_ &= ~(0xFF); \
  8790. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  8791. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8792. }
  8793. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit0 { \
  8794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8795. _ezchip_macro_read_value_ &= ~(0xFF); \
  8796. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  8797. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8798. }
  8799. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit1 { \
  8800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8801. _ezchip_macro_read_value_ &= ~(0xFF); \
  8802. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  8803. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8804. }
  8805. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit2 { \
  8806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8807. _ezchip_macro_read_value_ &= ~(0xFF); \
  8808. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  8809. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8810. }
  8811. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit3 { \
  8812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8813. _ezchip_macro_read_value_ &= ~(0xFF); \
  8814. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  8815. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8816. }
  8817. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit4 { \
  8818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8819. _ezchip_macro_read_value_ &= ~(0xFF); \
  8820. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  8821. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8822. }
  8823. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit5 { \
  8824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8825. _ezchip_macro_read_value_ &= ~(0xFF); \
  8826. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  8827. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8828. }
  8829. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit6 { \
  8830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8831. _ezchip_macro_read_value_ &= ~(0xFF); \
  8832. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  8833. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8834. }
  8835. #define SET_GPIO_5_dout_sdio1_pad_cdata_oe_bit7 { \
  8836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8837. _ezchip_macro_read_value_ &= ~(0xFF); \
  8838. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  8839. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8840. }
  8841. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit0 { \
  8842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8843. _ezchip_macro_read_value_ &= ~(0xFF); \
  8844. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  8845. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8846. }
  8847. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit1 { \
  8848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8849. _ezchip_macro_read_value_ &= ~(0xFF); \
  8850. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  8851. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8852. }
  8853. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit2 { \
  8854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8855. _ezchip_macro_read_value_ &= ~(0xFF); \
  8856. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  8857. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8858. }
  8859. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit3 { \
  8860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8861. _ezchip_macro_read_value_ &= ~(0xFF); \
  8862. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  8863. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8864. }
  8865. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit4 { \
  8866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8867. _ezchip_macro_read_value_ &= ~(0xFF); \
  8868. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  8869. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8870. }
  8871. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit5 { \
  8872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8873. _ezchip_macro_read_value_ &= ~(0xFF); \
  8874. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  8875. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8876. }
  8877. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit6 { \
  8878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8879. _ezchip_macro_read_value_ &= ~(0xFF); \
  8880. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  8881. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8882. }
  8883. #define SET_GPIO_5_dout_sdio1_pad_cdata_out_bit7 { \
  8884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8885. _ezchip_macro_read_value_ &= ~(0xFF); \
  8886. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  8887. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8888. }
  8889. #define SET_GPIO_5_dout_sdio1_pad_rst_n { \
  8890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8891. _ezchip_macro_read_value_ &= ~(0xFF); \
  8892. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  8893. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8894. }
  8895. #define SET_GPIO_5_dout_spdif_tx_sdout { \
  8896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8897. _ezchip_macro_read_value_ &= ~(0xFF); \
  8898. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  8899. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8900. }
  8901. #define SET_GPIO_5_dout_spdif_tx_sdout_oen { \
  8902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8903. _ezchip_macro_read_value_ &= ~(0xFF); \
  8904. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  8905. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8906. }
  8907. #define SET_GPIO_5_dout_spi0_pad_oe_n { \
  8908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8909. _ezchip_macro_read_value_ &= ~(0xFF); \
  8910. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  8911. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8912. }
  8913. #define SET_GPIO_5_dout_spi0_pad_sck_out { \
  8914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8915. _ezchip_macro_read_value_ &= ~(0xFF); \
  8916. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  8917. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8918. }
  8919. #define SET_GPIO_5_dout_spi0_pad_ss_0_n { \
  8920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8921. _ezchip_macro_read_value_ &= ~(0xFF); \
  8922. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  8923. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8924. }
  8925. #define SET_GPIO_5_dout_spi0_pad_ss_1_n { \
  8926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8927. _ezchip_macro_read_value_ &= ~(0xFF); \
  8928. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  8929. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8930. }
  8931. #define SET_GPIO_5_dout_spi0_pad_txd { \
  8932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8933. _ezchip_macro_read_value_ &= ~(0xFF); \
  8934. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  8935. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8936. }
  8937. #define SET_GPIO_5_dout_spi1_pad_oe_n { \
  8938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8939. _ezchip_macro_read_value_ &= ~(0xFF); \
  8940. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  8941. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8942. }
  8943. #define SET_GPIO_5_dout_spi1_pad_sck_out { \
  8944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8945. _ezchip_macro_read_value_ &= ~(0xFF); \
  8946. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  8947. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8948. }
  8949. #define SET_GPIO_5_dout_spi1_pad_ss_0_n { \
  8950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8951. _ezchip_macro_read_value_ &= ~(0xFF); \
  8952. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  8953. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8954. }
  8955. #define SET_GPIO_5_dout_spi1_pad_ss_1_n { \
  8956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8957. _ezchip_macro_read_value_ &= ~(0xFF); \
  8958. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  8959. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8960. }
  8961. #define SET_GPIO_5_dout_spi1_pad_txd { \
  8962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8963. _ezchip_macro_read_value_ &= ~(0xFF); \
  8964. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  8965. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8966. }
  8967. #define SET_GPIO_5_dout_spi2_pad_oe_n { \
  8968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8969. _ezchip_macro_read_value_ &= ~(0xFF); \
  8970. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  8971. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8972. }
  8973. #define SET_GPIO_5_dout_spi2_pad_sck_out { \
  8974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8975. _ezchip_macro_read_value_ &= ~(0xFF); \
  8976. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  8977. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8978. }
  8979. #define SET_GPIO_5_dout_spi2_pad_ss_0_n { \
  8980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8981. _ezchip_macro_read_value_ &= ~(0xFF); \
  8982. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  8983. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8984. }
  8985. #define SET_GPIO_5_dout_spi2_pad_ss_1_n { \
  8986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8987. _ezchip_macro_read_value_ &= ~(0xFF); \
  8988. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  8989. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8990. }
  8991. #define SET_GPIO_5_dout_spi2_pad_txd { \
  8992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8993. _ezchip_macro_read_value_ &= ~(0xFF); \
  8994. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  8995. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  8996. }
  8997. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit0 { \
  8998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  8999. _ezchip_macro_read_value_ &= ~(0xFF); \
  9000. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  9001. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9002. }
  9003. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit1 { \
  9004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9005. _ezchip_macro_read_value_ &= ~(0xFF); \
  9006. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  9007. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9008. }
  9009. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit2 { \
  9010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9011. _ezchip_macro_read_value_ &= ~(0xFF); \
  9012. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  9013. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9014. }
  9015. #define SET_GPIO_5_dout_spi2ahb_pad_oe_n_bit3 { \
  9016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9017. _ezchip_macro_read_value_ &= ~(0xFF); \
  9018. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  9019. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9020. }
  9021. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit0 { \
  9022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9023. _ezchip_macro_read_value_ &= ~(0xFF); \
  9024. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  9025. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9026. }
  9027. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit1 { \
  9028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9029. _ezchip_macro_read_value_ &= ~(0xFF); \
  9030. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  9031. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9032. }
  9033. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit2 { \
  9034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9035. _ezchip_macro_read_value_ &= ~(0xFF); \
  9036. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  9037. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9038. }
  9039. #define SET_GPIO_5_dout_spi2ahb_pad_txd_bit3 { \
  9040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9041. _ezchip_macro_read_value_ &= ~(0xFF); \
  9042. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  9043. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9044. }
  9045. #define SET_GPIO_5_dout_spi3_pad_oe_n { \
  9046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9047. _ezchip_macro_read_value_ &= ~(0xFF); \
  9048. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  9049. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9050. }
  9051. #define SET_GPIO_5_dout_spi3_pad_sck_out { \
  9052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9053. _ezchip_macro_read_value_ &= ~(0xFF); \
  9054. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  9055. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9056. }
  9057. #define SET_GPIO_5_dout_spi3_pad_ss_0_n { \
  9058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9059. _ezchip_macro_read_value_ &= ~(0xFF); \
  9060. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  9061. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9062. }
  9063. #define SET_GPIO_5_dout_spi3_pad_ss_1_n { \
  9064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9065. _ezchip_macro_read_value_ &= ~(0xFF); \
  9066. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  9067. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9068. }
  9069. #define SET_GPIO_5_dout_spi3_pad_txd { \
  9070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9071. _ezchip_macro_read_value_ &= ~(0xFF); \
  9072. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  9073. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9074. }
  9075. #define SET_GPIO_5_dout_uart0_pad_dtrn { \
  9076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9077. _ezchip_macro_read_value_ &= ~(0xFF); \
  9078. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  9079. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9080. }
  9081. #define SET_GPIO_5_dout_uart0_pad_rtsn { \
  9082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9083. _ezchip_macro_read_value_ &= ~(0xFF); \
  9084. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  9085. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9086. }
  9087. #define SET_GPIO_5_dout_uart0_pad_sout { \
  9088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9089. _ezchip_macro_read_value_ &= ~(0xFF); \
  9090. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  9091. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9092. }
  9093. #define SET_GPIO_5_dout_uart1_pad_sout { \
  9094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9095. _ezchip_macro_read_value_ &= ~(0xFF); \
  9096. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  9097. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9098. }
  9099. #define SET_GPIO_5_dout_uart2_pad_dtr_n { \
  9100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9101. _ezchip_macro_read_value_ &= ~(0xFF); \
  9102. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  9103. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9104. }
  9105. #define SET_GPIO_5_dout_uart2_pad_rts_n { \
  9106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9107. _ezchip_macro_read_value_ &= ~(0xFF); \
  9108. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  9109. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9110. }
  9111. #define SET_GPIO_5_dout_uart2_pad_sout { \
  9112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9113. _ezchip_macro_read_value_ &= ~(0xFF); \
  9114. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  9115. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9116. }
  9117. #define SET_GPIO_5_dout_uart3_pad_sout { \
  9118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9119. _ezchip_macro_read_value_ &= ~(0xFF); \
  9120. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  9121. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9122. }
  9123. #define SET_GPIO_5_dout_usb_drv_bus { \
  9124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_dout_REG_ADDR); \
  9125. _ezchip_macro_read_value_ &= ~(0xFF); \
  9126. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  9127. MA_OUTW(gpio_5_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9128. }
  9129. #define SET_GPIO_5_doen_reverse_(en) { \
  9130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9131. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  9132. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  9133. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9134. }
  9135. #define SET_GPIO_5_doen_LOW { \
  9136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9137. _ezchip_macro_read_value_ &= ~(0xFF); \
  9138. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  9139. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9140. }
  9141. #define SET_GPIO_5_doen_HIGH { \
  9142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9143. _ezchip_macro_read_value_ &= ~(0xFF); \
  9144. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  9145. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9146. }
  9147. #define SET_GPIO_5_doen_clk_gmac_tophyref { \
  9148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9149. _ezchip_macro_read_value_ &= ~(0xFF); \
  9150. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  9151. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9152. }
  9153. #define SET_GPIO_5_doen_cpu_jtag_tdo { \
  9154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9155. _ezchip_macro_read_value_ &= ~(0xFF); \
  9156. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  9157. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9158. }
  9159. #define SET_GPIO_5_doen_cpu_jtag_tdo_oen { \
  9160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9161. _ezchip_macro_read_value_ &= ~(0xFF); \
  9162. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  9163. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9164. }
  9165. #define SET_GPIO_5_doen_dmic_clk_out { \
  9166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9167. _ezchip_macro_read_value_ &= ~(0xFF); \
  9168. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  9169. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9170. }
  9171. #define SET_GPIO_5_doen_dsp_JTDOEn_pad { \
  9172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9173. _ezchip_macro_read_value_ &= ~(0xFF); \
  9174. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  9175. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9176. }
  9177. #define SET_GPIO_5_doen_dsp_JTDO_pad { \
  9178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9179. _ezchip_macro_read_value_ &= ~(0xFF); \
  9180. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  9181. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9182. }
  9183. #define SET_GPIO_5_doen_i2c0_pad_sck_oe { \
  9184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9185. _ezchip_macro_read_value_ &= ~(0xFF); \
  9186. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  9187. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9188. }
  9189. #define SET_GPIO_5_doen_i2c0_pad_sda_oe { \
  9190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9191. _ezchip_macro_read_value_ &= ~(0xFF); \
  9192. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  9193. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9194. }
  9195. #define SET_GPIO_5_doen_i2c1_pad_sck_oe { \
  9196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9197. _ezchip_macro_read_value_ &= ~(0xFF); \
  9198. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  9199. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9200. }
  9201. #define SET_GPIO_5_doen_i2c1_pad_sda_oe { \
  9202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9203. _ezchip_macro_read_value_ &= ~(0xFF); \
  9204. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  9205. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9206. }
  9207. #define SET_GPIO_5_doen_i2c2_pad_sck_oe { \
  9208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9209. _ezchip_macro_read_value_ &= ~(0xFF); \
  9210. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  9211. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9212. }
  9213. #define SET_GPIO_5_doen_i2c2_pad_sda_oe { \
  9214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9215. _ezchip_macro_read_value_ &= ~(0xFF); \
  9216. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  9217. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9218. }
  9219. #define SET_GPIO_5_doen_i2c3_pad_sck_oe { \
  9220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9221. _ezchip_macro_read_value_ &= ~(0xFF); \
  9222. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  9223. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9224. }
  9225. #define SET_GPIO_5_doen_i2c3_pad_sda_oe { \
  9226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9227. _ezchip_macro_read_value_ &= ~(0xFF); \
  9228. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  9229. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9230. }
  9231. #define SET_GPIO_5_doen_i2srx_bclk_out { \
  9232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9233. _ezchip_macro_read_value_ &= ~(0xFF); \
  9234. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  9235. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9236. }
  9237. #define SET_GPIO_5_doen_i2srx_bclk_out_oen { \
  9238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9239. _ezchip_macro_read_value_ &= ~(0xFF); \
  9240. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  9241. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9242. }
  9243. #define SET_GPIO_5_doen_i2srx_lrck_out { \
  9244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9245. _ezchip_macro_read_value_ &= ~(0xFF); \
  9246. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  9247. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9248. }
  9249. #define SET_GPIO_5_doen_i2srx_lrck_out_oen { \
  9250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9251. _ezchip_macro_read_value_ &= ~(0xFF); \
  9252. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  9253. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9254. }
  9255. #define SET_GPIO_5_doen_i2srx_mclk_out { \
  9256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9257. _ezchip_macro_read_value_ &= ~(0xFF); \
  9258. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  9259. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9260. }
  9261. #define SET_GPIO_5_doen_i2stx_bclk_out { \
  9262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9263. _ezchip_macro_read_value_ &= ~(0xFF); \
  9264. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  9265. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9266. }
  9267. #define SET_GPIO_5_doen_i2stx_bclk_out_oen { \
  9268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9269. _ezchip_macro_read_value_ &= ~(0xFF); \
  9270. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  9271. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9272. }
  9273. #define SET_GPIO_5_doen_i2stx_lrck_out { \
  9274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9275. _ezchip_macro_read_value_ &= ~(0xFF); \
  9276. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  9277. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9278. }
  9279. #define SET_GPIO_5_doen_i2stx_lrckout_oen { \
  9280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9281. _ezchip_macro_read_value_ &= ~(0xFF); \
  9282. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  9283. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9284. }
  9285. #define SET_GPIO_5_doen_i2stx_mclk_out { \
  9286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9287. _ezchip_macro_read_value_ &= ~(0xFF); \
  9288. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  9289. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9290. }
  9291. #define SET_GPIO_5_doen_i2stx_sdout0 { \
  9292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9293. _ezchip_macro_read_value_ &= ~(0xFF); \
  9294. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  9295. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9296. }
  9297. #define SET_GPIO_5_doen_i2stx_sdout1 { \
  9298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9299. _ezchip_macro_read_value_ &= ~(0xFF); \
  9300. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  9301. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9302. }
  9303. #define SET_GPIO_5_doen_lcd_pad_csm_n { \
  9304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9305. _ezchip_macro_read_value_ &= ~(0xFF); \
  9306. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  9307. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9308. }
  9309. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit0 { \
  9310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9311. _ezchip_macro_read_value_ &= ~(0xFF); \
  9312. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  9313. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9314. }
  9315. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit1 { \
  9316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9317. _ezchip_macro_read_value_ &= ~(0xFF); \
  9318. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  9319. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9320. }
  9321. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit2 { \
  9322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9323. _ezchip_macro_read_value_ &= ~(0xFF); \
  9324. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  9325. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9326. }
  9327. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit3 { \
  9328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9329. _ezchip_macro_read_value_ &= ~(0xFF); \
  9330. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  9331. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9332. }
  9333. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit4 { \
  9334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9335. _ezchip_macro_read_value_ &= ~(0xFF); \
  9336. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  9337. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9338. }
  9339. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit5 { \
  9340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9341. _ezchip_macro_read_value_ &= ~(0xFF); \
  9342. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  9343. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9344. }
  9345. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit6 { \
  9346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9347. _ezchip_macro_read_value_ &= ~(0xFF); \
  9348. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  9349. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9350. }
  9351. #define SET_GPIO_5_doen_pwm_pad_oe_n_bit7 { \
  9352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9353. _ezchip_macro_read_value_ &= ~(0xFF); \
  9354. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  9355. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9356. }
  9357. #define SET_GPIO_5_doen_pwm_pad_out_bit0 { \
  9358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9359. _ezchip_macro_read_value_ &= ~(0xFF); \
  9360. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  9361. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9362. }
  9363. #define SET_GPIO_5_doen_pwm_pad_out_bit1 { \
  9364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9365. _ezchip_macro_read_value_ &= ~(0xFF); \
  9366. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  9367. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9368. }
  9369. #define SET_GPIO_5_doen_pwm_pad_out_bit2 { \
  9370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9371. _ezchip_macro_read_value_ &= ~(0xFF); \
  9372. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  9373. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9374. }
  9375. #define SET_GPIO_5_doen_pwm_pad_out_bit3 { \
  9376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9377. _ezchip_macro_read_value_ &= ~(0xFF); \
  9378. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  9379. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9380. }
  9381. #define SET_GPIO_5_doen_pwm_pad_out_bit4 { \
  9382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9383. _ezchip_macro_read_value_ &= ~(0xFF); \
  9384. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  9385. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9386. }
  9387. #define SET_GPIO_5_doen_pwm_pad_out_bit5 { \
  9388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9389. _ezchip_macro_read_value_ &= ~(0xFF); \
  9390. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  9391. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9392. }
  9393. #define SET_GPIO_5_doen_pwm_pad_out_bit6 { \
  9394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9395. _ezchip_macro_read_value_ &= ~(0xFF); \
  9396. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  9397. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9398. }
  9399. #define SET_GPIO_5_doen_pwm_pad_out_bit7 { \
  9400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9401. _ezchip_macro_read_value_ &= ~(0xFF); \
  9402. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  9403. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9404. }
  9405. #define SET_GPIO_5_doen_pwmdac_left_out { \
  9406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9407. _ezchip_macro_read_value_ &= ~(0xFF); \
  9408. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  9409. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9410. }
  9411. #define SET_GPIO_5_doen_pwmdac_right_out { \
  9412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9413. _ezchip_macro_read_value_ &= ~(0xFF); \
  9414. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  9415. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9416. }
  9417. #define SET_GPIO_5_doen_qspi_csn1_out { \
  9418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9419. _ezchip_macro_read_value_ &= ~(0xFF); \
  9420. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  9421. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9422. }
  9423. #define SET_GPIO_5_doen_qspi_csn2_out { \
  9424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9425. _ezchip_macro_read_value_ &= ~(0xFF); \
  9426. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  9427. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9428. }
  9429. #define SET_GPIO_5_doen_qspi_csn3_out { \
  9430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9431. _ezchip_macro_read_value_ &= ~(0xFF); \
  9432. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  9433. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9434. }
  9435. #define SET_GPIO_5_doen_register23_SCFG_cmsensor_rst0 { \
  9436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9437. _ezchip_macro_read_value_ &= ~(0xFF); \
  9438. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  9439. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9440. }
  9441. #define SET_GPIO_5_doen_register23_SCFG_cmsensor_rst1 { \
  9442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9443. _ezchip_macro_read_value_ &= ~(0xFF); \
  9444. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  9445. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9446. }
  9447. #define SET_GPIO_5_doen_register32_SCFG_gmac_phy_rstn { \
  9448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9449. _ezchip_macro_read_value_ &= ~(0xFF); \
  9450. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  9451. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9452. }
  9453. #define SET_GPIO_5_doen_sdio0_pad_card_power_en { \
  9454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9455. _ezchip_macro_read_value_ &= ~(0xFF); \
  9456. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  9457. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9458. }
  9459. #define SET_GPIO_5_doen_sdio0_pad_cclk_out { \
  9460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9461. _ezchip_macro_read_value_ &= ~(0xFF); \
  9462. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  9463. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9464. }
  9465. #define SET_GPIO_5_doen_sdio0_pad_ccmd_oe { \
  9466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9467. _ezchip_macro_read_value_ &= ~(0xFF); \
  9468. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  9469. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9470. }
  9471. #define SET_GPIO_5_doen_sdio0_pad_ccmd_out { \
  9472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9473. _ezchip_macro_read_value_ &= ~(0xFF); \
  9474. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  9475. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9476. }
  9477. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit0 { \
  9478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9479. _ezchip_macro_read_value_ &= ~(0xFF); \
  9480. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  9481. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9482. }
  9483. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit1 { \
  9484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9485. _ezchip_macro_read_value_ &= ~(0xFF); \
  9486. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  9487. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9488. }
  9489. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit2 { \
  9490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9491. _ezchip_macro_read_value_ &= ~(0xFF); \
  9492. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  9493. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9494. }
  9495. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit3 { \
  9496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9497. _ezchip_macro_read_value_ &= ~(0xFF); \
  9498. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  9499. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9500. }
  9501. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit4 { \
  9502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9503. _ezchip_macro_read_value_ &= ~(0xFF); \
  9504. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  9505. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9506. }
  9507. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit5 { \
  9508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9509. _ezchip_macro_read_value_ &= ~(0xFF); \
  9510. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  9511. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9512. }
  9513. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit6 { \
  9514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9515. _ezchip_macro_read_value_ &= ~(0xFF); \
  9516. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  9517. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9518. }
  9519. #define SET_GPIO_5_doen_sdio0_pad_cdata_oe_bit7 { \
  9520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9521. _ezchip_macro_read_value_ &= ~(0xFF); \
  9522. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  9523. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9524. }
  9525. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit0 { \
  9526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9527. _ezchip_macro_read_value_ &= ~(0xFF); \
  9528. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  9529. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9530. }
  9531. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit1 { \
  9532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9533. _ezchip_macro_read_value_ &= ~(0xFF); \
  9534. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  9535. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9536. }
  9537. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit2 { \
  9538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9539. _ezchip_macro_read_value_ &= ~(0xFF); \
  9540. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  9541. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9542. }
  9543. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit3 { \
  9544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9545. _ezchip_macro_read_value_ &= ~(0xFF); \
  9546. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  9547. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9548. }
  9549. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit4 { \
  9550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9551. _ezchip_macro_read_value_ &= ~(0xFF); \
  9552. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  9553. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9554. }
  9555. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit5 { \
  9556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9557. _ezchip_macro_read_value_ &= ~(0xFF); \
  9558. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  9559. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9560. }
  9561. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit6 { \
  9562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9563. _ezchip_macro_read_value_ &= ~(0xFF); \
  9564. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  9565. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9566. }
  9567. #define SET_GPIO_5_doen_sdio0_pad_cdata_out_bit7 { \
  9568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9569. _ezchip_macro_read_value_ &= ~(0xFF); \
  9570. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  9571. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9572. }
  9573. #define SET_GPIO_5_doen_sdio0_pad_rst_n { \
  9574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9575. _ezchip_macro_read_value_ &= ~(0xFF); \
  9576. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  9577. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9578. }
  9579. #define SET_GPIO_5_doen_sdio1_pad_card_power_en { \
  9580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9581. _ezchip_macro_read_value_ &= ~(0xFF); \
  9582. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  9583. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9584. }
  9585. #define SET_GPIO_5_doen_sdio1_pad_cclk_out { \
  9586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9587. _ezchip_macro_read_value_ &= ~(0xFF); \
  9588. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  9589. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9590. }
  9591. #define SET_GPIO_5_doen_sdio1_pad_ccmd_oe { \
  9592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9593. _ezchip_macro_read_value_ &= ~(0xFF); \
  9594. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  9595. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9596. }
  9597. #define SET_GPIO_5_doen_sdio1_pad_ccmd_out { \
  9598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9599. _ezchip_macro_read_value_ &= ~(0xFF); \
  9600. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  9601. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9602. }
  9603. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit0 { \
  9604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9605. _ezchip_macro_read_value_ &= ~(0xFF); \
  9606. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  9607. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9608. }
  9609. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit1 { \
  9610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9611. _ezchip_macro_read_value_ &= ~(0xFF); \
  9612. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  9613. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9614. }
  9615. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit2 { \
  9616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9617. _ezchip_macro_read_value_ &= ~(0xFF); \
  9618. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  9619. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9620. }
  9621. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit3 { \
  9622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9623. _ezchip_macro_read_value_ &= ~(0xFF); \
  9624. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  9625. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9626. }
  9627. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit4 { \
  9628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9629. _ezchip_macro_read_value_ &= ~(0xFF); \
  9630. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  9631. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9632. }
  9633. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit5 { \
  9634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9635. _ezchip_macro_read_value_ &= ~(0xFF); \
  9636. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  9637. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9638. }
  9639. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit6 { \
  9640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9641. _ezchip_macro_read_value_ &= ~(0xFF); \
  9642. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  9643. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9644. }
  9645. #define SET_GPIO_5_doen_sdio1_pad_cdata_oe_bit7 { \
  9646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9647. _ezchip_macro_read_value_ &= ~(0xFF); \
  9648. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  9649. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9650. }
  9651. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit0 { \
  9652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9653. _ezchip_macro_read_value_ &= ~(0xFF); \
  9654. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  9655. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9656. }
  9657. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit1 { \
  9658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9659. _ezchip_macro_read_value_ &= ~(0xFF); \
  9660. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  9661. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9662. }
  9663. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit2 { \
  9664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9665. _ezchip_macro_read_value_ &= ~(0xFF); \
  9666. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  9667. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9668. }
  9669. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit3 { \
  9670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9671. _ezchip_macro_read_value_ &= ~(0xFF); \
  9672. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  9673. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9674. }
  9675. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit4 { \
  9676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9677. _ezchip_macro_read_value_ &= ~(0xFF); \
  9678. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  9679. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9680. }
  9681. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit5 { \
  9682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9683. _ezchip_macro_read_value_ &= ~(0xFF); \
  9684. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  9685. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9686. }
  9687. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit6 { \
  9688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9689. _ezchip_macro_read_value_ &= ~(0xFF); \
  9690. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  9691. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9692. }
  9693. #define SET_GPIO_5_doen_sdio1_pad_cdata_out_bit7 { \
  9694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9695. _ezchip_macro_read_value_ &= ~(0xFF); \
  9696. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  9697. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9698. }
  9699. #define SET_GPIO_5_doen_sdio1_pad_rst_n { \
  9700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9701. _ezchip_macro_read_value_ &= ~(0xFF); \
  9702. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  9703. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9704. }
  9705. #define SET_GPIO_5_doen_spdif_tx_sdout { \
  9706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9707. _ezchip_macro_read_value_ &= ~(0xFF); \
  9708. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  9709. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9710. }
  9711. #define SET_GPIO_5_doen_spdif_tx_sdout_oen { \
  9712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9713. _ezchip_macro_read_value_ &= ~(0xFF); \
  9714. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  9715. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9716. }
  9717. #define SET_GPIO_5_doen_spi0_pad_oe_n { \
  9718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9719. _ezchip_macro_read_value_ &= ~(0xFF); \
  9720. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  9721. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9722. }
  9723. #define SET_GPIO_5_doen_spi0_pad_sck_out { \
  9724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9725. _ezchip_macro_read_value_ &= ~(0xFF); \
  9726. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  9727. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9728. }
  9729. #define SET_GPIO_5_doen_spi0_pad_ss_0_n { \
  9730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9731. _ezchip_macro_read_value_ &= ~(0xFF); \
  9732. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  9733. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9734. }
  9735. #define SET_GPIO_5_doen_spi0_pad_ss_1_n { \
  9736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9737. _ezchip_macro_read_value_ &= ~(0xFF); \
  9738. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  9739. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9740. }
  9741. #define SET_GPIO_5_doen_spi0_pad_txd { \
  9742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9743. _ezchip_macro_read_value_ &= ~(0xFF); \
  9744. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  9745. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9746. }
  9747. #define SET_GPIO_5_doen_spi1_pad_oe_n { \
  9748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9749. _ezchip_macro_read_value_ &= ~(0xFF); \
  9750. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  9751. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9752. }
  9753. #define SET_GPIO_5_doen_spi1_pad_sck_out { \
  9754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9755. _ezchip_macro_read_value_ &= ~(0xFF); \
  9756. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  9757. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9758. }
  9759. #define SET_GPIO_5_doen_spi1_pad_ss_0_n { \
  9760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9761. _ezchip_macro_read_value_ &= ~(0xFF); \
  9762. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  9763. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9764. }
  9765. #define SET_GPIO_5_doen_spi1_pad_ss_1_n { \
  9766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9767. _ezchip_macro_read_value_ &= ~(0xFF); \
  9768. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  9769. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9770. }
  9771. #define SET_GPIO_5_doen_spi1_pad_txd { \
  9772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9773. _ezchip_macro_read_value_ &= ~(0xFF); \
  9774. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  9775. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9776. }
  9777. #define SET_GPIO_5_doen_spi2_pad_oe_n { \
  9778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9779. _ezchip_macro_read_value_ &= ~(0xFF); \
  9780. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  9781. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9782. }
  9783. #define SET_GPIO_5_doen_spi2_pad_sck_out { \
  9784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9785. _ezchip_macro_read_value_ &= ~(0xFF); \
  9786. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  9787. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9788. }
  9789. #define SET_GPIO_5_doen_spi2_pad_ss_0_n { \
  9790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9791. _ezchip_macro_read_value_ &= ~(0xFF); \
  9792. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  9793. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9794. }
  9795. #define SET_GPIO_5_doen_spi2_pad_ss_1_n { \
  9796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9797. _ezchip_macro_read_value_ &= ~(0xFF); \
  9798. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  9799. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9800. }
  9801. #define SET_GPIO_5_doen_spi2_pad_txd { \
  9802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9803. _ezchip_macro_read_value_ &= ~(0xFF); \
  9804. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  9805. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9806. }
  9807. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit0 { \
  9808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9809. _ezchip_macro_read_value_ &= ~(0xFF); \
  9810. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  9811. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9812. }
  9813. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit1 { \
  9814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9815. _ezchip_macro_read_value_ &= ~(0xFF); \
  9816. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  9817. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9818. }
  9819. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit2 { \
  9820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9821. _ezchip_macro_read_value_ &= ~(0xFF); \
  9822. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  9823. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9824. }
  9825. #define SET_GPIO_5_doen_spi2ahb_pad_oe_n_bit3 { \
  9826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9827. _ezchip_macro_read_value_ &= ~(0xFF); \
  9828. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  9829. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9830. }
  9831. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit0 { \
  9832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9833. _ezchip_macro_read_value_ &= ~(0xFF); \
  9834. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  9835. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9836. }
  9837. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit1 { \
  9838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9839. _ezchip_macro_read_value_ &= ~(0xFF); \
  9840. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  9841. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9842. }
  9843. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit2 { \
  9844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9845. _ezchip_macro_read_value_ &= ~(0xFF); \
  9846. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  9847. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9848. }
  9849. #define SET_GPIO_5_doen_spi2ahb_pad_txd_bit3 { \
  9850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9851. _ezchip_macro_read_value_ &= ~(0xFF); \
  9852. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  9853. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9854. }
  9855. #define SET_GPIO_5_doen_spi3_pad_oe_n { \
  9856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9857. _ezchip_macro_read_value_ &= ~(0xFF); \
  9858. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  9859. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9860. }
  9861. #define SET_GPIO_5_doen_spi3_pad_sck_out { \
  9862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9863. _ezchip_macro_read_value_ &= ~(0xFF); \
  9864. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  9865. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9866. }
  9867. #define SET_GPIO_5_doen_spi3_pad_ss_0_n { \
  9868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9869. _ezchip_macro_read_value_ &= ~(0xFF); \
  9870. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  9871. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9872. }
  9873. #define SET_GPIO_5_doen_spi3_pad_ss_1_n { \
  9874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9875. _ezchip_macro_read_value_ &= ~(0xFF); \
  9876. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  9877. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9878. }
  9879. #define SET_GPIO_5_doen_spi3_pad_txd { \
  9880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9881. _ezchip_macro_read_value_ &= ~(0xFF); \
  9882. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  9883. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9884. }
  9885. #define SET_GPIO_5_doen_uart0_pad_dtrn { \
  9886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9887. _ezchip_macro_read_value_ &= ~(0xFF); \
  9888. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  9889. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9890. }
  9891. #define SET_GPIO_5_doen_uart0_pad_rtsn { \
  9892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9893. _ezchip_macro_read_value_ &= ~(0xFF); \
  9894. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  9895. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9896. }
  9897. #define SET_GPIO_5_doen_uart0_pad_sout { \
  9898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9899. _ezchip_macro_read_value_ &= ~(0xFF); \
  9900. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  9901. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9902. }
  9903. #define SET_GPIO_5_doen_uart1_pad_sout { \
  9904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9905. _ezchip_macro_read_value_ &= ~(0xFF); \
  9906. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  9907. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9908. }
  9909. #define SET_GPIO_5_doen_uart2_pad_dtr_n { \
  9910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9911. _ezchip_macro_read_value_ &= ~(0xFF); \
  9912. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  9913. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9914. }
  9915. #define SET_GPIO_5_doen_uart2_pad_rts_n { \
  9916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9917. _ezchip_macro_read_value_ &= ~(0xFF); \
  9918. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  9919. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9920. }
  9921. #define SET_GPIO_5_doen_uart2_pad_sout { \
  9922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9923. _ezchip_macro_read_value_ &= ~(0xFF); \
  9924. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  9925. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9926. }
  9927. #define SET_GPIO_5_doen_uart3_pad_sout { \
  9928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9929. _ezchip_macro_read_value_ &= ~(0xFF); \
  9930. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  9931. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9932. }
  9933. #define SET_GPIO_5_doen_usb_drv_bus { \
  9934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_5_doen_REG_ADDR); \
  9935. _ezchip_macro_read_value_ &= ~(0xFF); \
  9936. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  9937. MA_OUTW(gpio_5_doen_REG_ADDR,_ezchip_macro_read_value_); \
  9938. }
  9939. #define SET_GPIO_6_dout_reverse_(en) { \
  9940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9941. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  9942. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  9943. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9944. }
  9945. #define SET_GPIO_6_dout_LOW { \
  9946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9947. _ezchip_macro_read_value_ &= ~(0xFF); \
  9948. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  9949. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9950. }
  9951. #define SET_GPIO_6_dout_HIGH { \
  9952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9953. _ezchip_macro_read_value_ &= ~(0xFF); \
  9954. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  9955. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9956. }
  9957. #define SET_GPIO_6_dout_clk_gmac_tophyref { \
  9958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9959. _ezchip_macro_read_value_ &= ~(0xFF); \
  9960. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  9961. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9962. }
  9963. #define SET_GPIO_6_dout_cpu_jtag_tdo { \
  9964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9965. _ezchip_macro_read_value_ &= ~(0xFF); \
  9966. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  9967. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9968. }
  9969. #define SET_GPIO_6_dout_cpu_jtag_tdo_oen { \
  9970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9971. _ezchip_macro_read_value_ &= ~(0xFF); \
  9972. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  9973. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9974. }
  9975. #define SET_GPIO_6_dout_dmic_clk_out { \
  9976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9977. _ezchip_macro_read_value_ &= ~(0xFF); \
  9978. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  9979. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9980. }
  9981. #define SET_GPIO_6_dout_dsp_JTDOEn_pad { \
  9982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9983. _ezchip_macro_read_value_ &= ~(0xFF); \
  9984. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  9985. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9986. }
  9987. #define SET_GPIO_6_dout_dsp_JTDO_pad { \
  9988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9989. _ezchip_macro_read_value_ &= ~(0xFF); \
  9990. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  9991. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9992. }
  9993. #define SET_GPIO_6_dout_i2c0_pad_sck_oe { \
  9994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  9995. _ezchip_macro_read_value_ &= ~(0xFF); \
  9996. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  9997. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  9998. }
  9999. #define SET_GPIO_6_dout_i2c0_pad_sda_oe { \
  10000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10001. _ezchip_macro_read_value_ &= ~(0xFF); \
  10002. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  10003. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10004. }
  10005. #define SET_GPIO_6_dout_i2c1_pad_sck_oe { \
  10006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10007. _ezchip_macro_read_value_ &= ~(0xFF); \
  10008. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  10009. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10010. }
  10011. #define SET_GPIO_6_dout_i2c1_pad_sda_oe { \
  10012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10013. _ezchip_macro_read_value_ &= ~(0xFF); \
  10014. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  10015. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10016. }
  10017. #define SET_GPIO_6_dout_i2c2_pad_sck_oe { \
  10018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10019. _ezchip_macro_read_value_ &= ~(0xFF); \
  10020. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  10021. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10022. }
  10023. #define SET_GPIO_6_dout_i2c2_pad_sda_oe { \
  10024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10025. _ezchip_macro_read_value_ &= ~(0xFF); \
  10026. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  10027. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10028. }
  10029. #define SET_GPIO_6_dout_i2c3_pad_sck_oe { \
  10030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10031. _ezchip_macro_read_value_ &= ~(0xFF); \
  10032. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  10033. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10034. }
  10035. #define SET_GPIO_6_dout_i2c3_pad_sda_oe { \
  10036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10037. _ezchip_macro_read_value_ &= ~(0xFF); \
  10038. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  10039. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10040. }
  10041. #define SET_GPIO_6_dout_i2srx_bclk_out { \
  10042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10043. _ezchip_macro_read_value_ &= ~(0xFF); \
  10044. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  10045. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10046. }
  10047. #define SET_GPIO_6_dout_i2srx_bclk_out_oen { \
  10048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10049. _ezchip_macro_read_value_ &= ~(0xFF); \
  10050. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  10051. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10052. }
  10053. #define SET_GPIO_6_dout_i2srx_lrck_out { \
  10054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10055. _ezchip_macro_read_value_ &= ~(0xFF); \
  10056. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  10057. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10058. }
  10059. #define SET_GPIO_6_dout_i2srx_lrck_out_oen { \
  10060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10061. _ezchip_macro_read_value_ &= ~(0xFF); \
  10062. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  10063. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10064. }
  10065. #define SET_GPIO_6_dout_i2srx_mclk_out { \
  10066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10067. _ezchip_macro_read_value_ &= ~(0xFF); \
  10068. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  10069. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10070. }
  10071. #define SET_GPIO_6_dout_i2stx_bclk_out { \
  10072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10073. _ezchip_macro_read_value_ &= ~(0xFF); \
  10074. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  10075. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10076. }
  10077. #define SET_GPIO_6_dout_i2stx_bclk_out_oen { \
  10078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10079. _ezchip_macro_read_value_ &= ~(0xFF); \
  10080. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  10081. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10082. }
  10083. #define SET_GPIO_6_dout_i2stx_lrck_out { \
  10084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10085. _ezchip_macro_read_value_ &= ~(0xFF); \
  10086. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  10087. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10088. }
  10089. #define SET_GPIO_6_dout_i2stx_lrckout_oen { \
  10090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10091. _ezchip_macro_read_value_ &= ~(0xFF); \
  10092. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  10093. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10094. }
  10095. #define SET_GPIO_6_dout_i2stx_mclk_out { \
  10096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10097. _ezchip_macro_read_value_ &= ~(0xFF); \
  10098. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  10099. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10100. }
  10101. #define SET_GPIO_6_dout_i2stx_sdout0 { \
  10102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10103. _ezchip_macro_read_value_ &= ~(0xFF); \
  10104. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  10105. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10106. }
  10107. #define SET_GPIO_6_dout_i2stx_sdout1 { \
  10108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10109. _ezchip_macro_read_value_ &= ~(0xFF); \
  10110. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  10111. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10112. }
  10113. #define SET_GPIO_6_dout_lcd_pad_csm_n { \
  10114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10115. _ezchip_macro_read_value_ &= ~(0xFF); \
  10116. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  10117. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10118. }
  10119. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit0 { \
  10120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10121. _ezchip_macro_read_value_ &= ~(0xFF); \
  10122. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  10123. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10124. }
  10125. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit1 { \
  10126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10127. _ezchip_macro_read_value_ &= ~(0xFF); \
  10128. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  10129. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10130. }
  10131. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit2 { \
  10132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10133. _ezchip_macro_read_value_ &= ~(0xFF); \
  10134. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  10135. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10136. }
  10137. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit3 { \
  10138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10139. _ezchip_macro_read_value_ &= ~(0xFF); \
  10140. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  10141. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10142. }
  10143. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit4 { \
  10144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10145. _ezchip_macro_read_value_ &= ~(0xFF); \
  10146. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  10147. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10148. }
  10149. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit5 { \
  10150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10151. _ezchip_macro_read_value_ &= ~(0xFF); \
  10152. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  10153. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10154. }
  10155. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit6 { \
  10156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10157. _ezchip_macro_read_value_ &= ~(0xFF); \
  10158. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  10159. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10160. }
  10161. #define SET_GPIO_6_dout_pwm_pad_oe_n_bit7 { \
  10162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10163. _ezchip_macro_read_value_ &= ~(0xFF); \
  10164. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  10165. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10166. }
  10167. #define SET_GPIO_6_dout_pwm_pad_out_bit0 { \
  10168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10169. _ezchip_macro_read_value_ &= ~(0xFF); \
  10170. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  10171. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10172. }
  10173. #define SET_GPIO_6_dout_pwm_pad_out_bit1 { \
  10174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10175. _ezchip_macro_read_value_ &= ~(0xFF); \
  10176. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  10177. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10178. }
  10179. #define SET_GPIO_6_dout_pwm_pad_out_bit2 { \
  10180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10181. _ezchip_macro_read_value_ &= ~(0xFF); \
  10182. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  10183. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10184. }
  10185. #define SET_GPIO_6_dout_pwm_pad_out_bit3 { \
  10186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10187. _ezchip_macro_read_value_ &= ~(0xFF); \
  10188. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  10189. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10190. }
  10191. #define SET_GPIO_6_dout_pwm_pad_out_bit4 { \
  10192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10193. _ezchip_macro_read_value_ &= ~(0xFF); \
  10194. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  10195. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10196. }
  10197. #define SET_GPIO_6_dout_pwm_pad_out_bit5 { \
  10198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10199. _ezchip_macro_read_value_ &= ~(0xFF); \
  10200. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  10201. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10202. }
  10203. #define SET_GPIO_6_dout_pwm_pad_out_bit6 { \
  10204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10205. _ezchip_macro_read_value_ &= ~(0xFF); \
  10206. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  10207. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10208. }
  10209. #define SET_GPIO_6_dout_pwm_pad_out_bit7 { \
  10210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10211. _ezchip_macro_read_value_ &= ~(0xFF); \
  10212. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  10213. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10214. }
  10215. #define SET_GPIO_6_dout_pwmdac_left_out { \
  10216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10217. _ezchip_macro_read_value_ &= ~(0xFF); \
  10218. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  10219. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10220. }
  10221. #define SET_GPIO_6_dout_pwmdac_right_out { \
  10222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10223. _ezchip_macro_read_value_ &= ~(0xFF); \
  10224. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  10225. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10226. }
  10227. #define SET_GPIO_6_dout_qspi_csn1_out { \
  10228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10229. _ezchip_macro_read_value_ &= ~(0xFF); \
  10230. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  10231. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10232. }
  10233. #define SET_GPIO_6_dout_qspi_csn2_out { \
  10234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10235. _ezchip_macro_read_value_ &= ~(0xFF); \
  10236. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  10237. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10238. }
  10239. #define SET_GPIO_6_dout_qspi_csn3_out { \
  10240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10241. _ezchip_macro_read_value_ &= ~(0xFF); \
  10242. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  10243. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10244. }
  10245. #define SET_GPIO_6_dout_register23_SCFG_cmsensor_rst0 { \
  10246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10247. _ezchip_macro_read_value_ &= ~(0xFF); \
  10248. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  10249. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10250. }
  10251. #define SET_GPIO_6_dout_register23_SCFG_cmsensor_rst1 { \
  10252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10253. _ezchip_macro_read_value_ &= ~(0xFF); \
  10254. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  10255. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10256. }
  10257. #define SET_GPIO_6_dout_register32_SCFG_gmac_phy_rstn { \
  10258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10259. _ezchip_macro_read_value_ &= ~(0xFF); \
  10260. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  10261. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10262. }
  10263. #define SET_GPIO_6_dout_sdio0_pad_card_power_en { \
  10264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10265. _ezchip_macro_read_value_ &= ~(0xFF); \
  10266. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  10267. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10268. }
  10269. #define SET_GPIO_6_dout_sdio0_pad_cclk_out { \
  10270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10271. _ezchip_macro_read_value_ &= ~(0xFF); \
  10272. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  10273. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10274. }
  10275. #define SET_GPIO_6_dout_sdio0_pad_ccmd_oe { \
  10276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10277. _ezchip_macro_read_value_ &= ~(0xFF); \
  10278. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  10279. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10280. }
  10281. #define SET_GPIO_6_dout_sdio0_pad_ccmd_out { \
  10282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10283. _ezchip_macro_read_value_ &= ~(0xFF); \
  10284. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  10285. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10286. }
  10287. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit0 { \
  10288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10289. _ezchip_macro_read_value_ &= ~(0xFF); \
  10290. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  10291. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10292. }
  10293. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit1 { \
  10294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10295. _ezchip_macro_read_value_ &= ~(0xFF); \
  10296. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  10297. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10298. }
  10299. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit2 { \
  10300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10301. _ezchip_macro_read_value_ &= ~(0xFF); \
  10302. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  10303. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10304. }
  10305. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit3 { \
  10306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10307. _ezchip_macro_read_value_ &= ~(0xFF); \
  10308. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  10309. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10310. }
  10311. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit4 { \
  10312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10313. _ezchip_macro_read_value_ &= ~(0xFF); \
  10314. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  10315. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10316. }
  10317. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit5 { \
  10318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10319. _ezchip_macro_read_value_ &= ~(0xFF); \
  10320. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  10321. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10322. }
  10323. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit6 { \
  10324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10325. _ezchip_macro_read_value_ &= ~(0xFF); \
  10326. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  10327. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10328. }
  10329. #define SET_GPIO_6_dout_sdio0_pad_cdata_oe_bit7 { \
  10330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10331. _ezchip_macro_read_value_ &= ~(0xFF); \
  10332. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  10333. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10334. }
  10335. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit0 { \
  10336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10337. _ezchip_macro_read_value_ &= ~(0xFF); \
  10338. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  10339. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10340. }
  10341. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit1 { \
  10342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10343. _ezchip_macro_read_value_ &= ~(0xFF); \
  10344. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  10345. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10346. }
  10347. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit2 { \
  10348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10349. _ezchip_macro_read_value_ &= ~(0xFF); \
  10350. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  10351. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10352. }
  10353. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit3 { \
  10354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10355. _ezchip_macro_read_value_ &= ~(0xFF); \
  10356. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  10357. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10358. }
  10359. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit4 { \
  10360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10361. _ezchip_macro_read_value_ &= ~(0xFF); \
  10362. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  10363. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10364. }
  10365. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit5 { \
  10366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10367. _ezchip_macro_read_value_ &= ~(0xFF); \
  10368. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  10369. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10370. }
  10371. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit6 { \
  10372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10373. _ezchip_macro_read_value_ &= ~(0xFF); \
  10374. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  10375. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10376. }
  10377. #define SET_GPIO_6_dout_sdio0_pad_cdata_out_bit7 { \
  10378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10379. _ezchip_macro_read_value_ &= ~(0xFF); \
  10380. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  10381. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10382. }
  10383. #define SET_GPIO_6_dout_sdio0_pad_rst_n { \
  10384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10385. _ezchip_macro_read_value_ &= ~(0xFF); \
  10386. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  10387. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10388. }
  10389. #define SET_GPIO_6_dout_sdio1_pad_card_power_en { \
  10390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10391. _ezchip_macro_read_value_ &= ~(0xFF); \
  10392. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  10393. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10394. }
  10395. #define SET_GPIO_6_dout_sdio1_pad_cclk_out { \
  10396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10397. _ezchip_macro_read_value_ &= ~(0xFF); \
  10398. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  10399. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10400. }
  10401. #define SET_GPIO_6_dout_sdio1_pad_ccmd_oe { \
  10402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10403. _ezchip_macro_read_value_ &= ~(0xFF); \
  10404. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  10405. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10406. }
  10407. #define SET_GPIO_6_dout_sdio1_pad_ccmd_out { \
  10408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10409. _ezchip_macro_read_value_ &= ~(0xFF); \
  10410. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  10411. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10412. }
  10413. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit0 { \
  10414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10415. _ezchip_macro_read_value_ &= ~(0xFF); \
  10416. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  10417. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10418. }
  10419. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit1 { \
  10420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10421. _ezchip_macro_read_value_ &= ~(0xFF); \
  10422. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  10423. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10424. }
  10425. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit2 { \
  10426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10427. _ezchip_macro_read_value_ &= ~(0xFF); \
  10428. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  10429. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10430. }
  10431. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit3 { \
  10432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10433. _ezchip_macro_read_value_ &= ~(0xFF); \
  10434. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  10435. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10436. }
  10437. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit4 { \
  10438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10439. _ezchip_macro_read_value_ &= ~(0xFF); \
  10440. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  10441. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10442. }
  10443. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit5 { \
  10444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10445. _ezchip_macro_read_value_ &= ~(0xFF); \
  10446. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  10447. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10448. }
  10449. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit6 { \
  10450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10451. _ezchip_macro_read_value_ &= ~(0xFF); \
  10452. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  10453. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10454. }
  10455. #define SET_GPIO_6_dout_sdio1_pad_cdata_oe_bit7 { \
  10456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10457. _ezchip_macro_read_value_ &= ~(0xFF); \
  10458. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  10459. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10460. }
  10461. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit0 { \
  10462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10463. _ezchip_macro_read_value_ &= ~(0xFF); \
  10464. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  10465. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10466. }
  10467. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit1 { \
  10468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10469. _ezchip_macro_read_value_ &= ~(0xFF); \
  10470. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  10471. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10472. }
  10473. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit2 { \
  10474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10475. _ezchip_macro_read_value_ &= ~(0xFF); \
  10476. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  10477. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10478. }
  10479. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit3 { \
  10480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10481. _ezchip_macro_read_value_ &= ~(0xFF); \
  10482. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  10483. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10484. }
  10485. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit4 { \
  10486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10487. _ezchip_macro_read_value_ &= ~(0xFF); \
  10488. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  10489. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10490. }
  10491. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit5 { \
  10492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10493. _ezchip_macro_read_value_ &= ~(0xFF); \
  10494. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  10495. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10496. }
  10497. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit6 { \
  10498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10499. _ezchip_macro_read_value_ &= ~(0xFF); \
  10500. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  10501. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10502. }
  10503. #define SET_GPIO_6_dout_sdio1_pad_cdata_out_bit7 { \
  10504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10505. _ezchip_macro_read_value_ &= ~(0xFF); \
  10506. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  10507. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10508. }
  10509. #define SET_GPIO_6_dout_sdio1_pad_rst_n { \
  10510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10511. _ezchip_macro_read_value_ &= ~(0xFF); \
  10512. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  10513. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10514. }
  10515. #define SET_GPIO_6_dout_spdif_tx_sdout { \
  10516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10517. _ezchip_macro_read_value_ &= ~(0xFF); \
  10518. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  10519. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10520. }
  10521. #define SET_GPIO_6_dout_spdif_tx_sdout_oen { \
  10522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10523. _ezchip_macro_read_value_ &= ~(0xFF); \
  10524. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  10525. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10526. }
  10527. #define SET_GPIO_6_dout_spi0_pad_oe_n { \
  10528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10529. _ezchip_macro_read_value_ &= ~(0xFF); \
  10530. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  10531. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10532. }
  10533. #define SET_GPIO_6_dout_spi0_pad_sck_out { \
  10534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10535. _ezchip_macro_read_value_ &= ~(0xFF); \
  10536. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  10537. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10538. }
  10539. #define SET_GPIO_6_dout_spi0_pad_ss_0_n { \
  10540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10541. _ezchip_macro_read_value_ &= ~(0xFF); \
  10542. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  10543. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10544. }
  10545. #define SET_GPIO_6_dout_spi0_pad_ss_1_n { \
  10546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10547. _ezchip_macro_read_value_ &= ~(0xFF); \
  10548. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  10549. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10550. }
  10551. #define SET_GPIO_6_dout_spi0_pad_txd { \
  10552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10553. _ezchip_macro_read_value_ &= ~(0xFF); \
  10554. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  10555. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10556. }
  10557. #define SET_GPIO_6_dout_spi1_pad_oe_n { \
  10558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10559. _ezchip_macro_read_value_ &= ~(0xFF); \
  10560. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  10561. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10562. }
  10563. #define SET_GPIO_6_dout_spi1_pad_sck_out { \
  10564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10565. _ezchip_macro_read_value_ &= ~(0xFF); \
  10566. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  10567. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10568. }
  10569. #define SET_GPIO_6_dout_spi1_pad_ss_0_n { \
  10570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10571. _ezchip_macro_read_value_ &= ~(0xFF); \
  10572. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  10573. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10574. }
  10575. #define SET_GPIO_6_dout_spi1_pad_ss_1_n { \
  10576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10577. _ezchip_macro_read_value_ &= ~(0xFF); \
  10578. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  10579. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10580. }
  10581. #define SET_GPIO_6_dout_spi1_pad_txd { \
  10582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10583. _ezchip_macro_read_value_ &= ~(0xFF); \
  10584. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  10585. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10586. }
  10587. #define SET_GPIO_6_dout_spi2_pad_oe_n { \
  10588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10589. _ezchip_macro_read_value_ &= ~(0xFF); \
  10590. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  10591. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10592. }
  10593. #define SET_GPIO_6_dout_spi2_pad_sck_out { \
  10594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10595. _ezchip_macro_read_value_ &= ~(0xFF); \
  10596. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  10597. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10598. }
  10599. #define SET_GPIO_6_dout_spi2_pad_ss_0_n { \
  10600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10601. _ezchip_macro_read_value_ &= ~(0xFF); \
  10602. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  10603. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10604. }
  10605. #define SET_GPIO_6_dout_spi2_pad_ss_1_n { \
  10606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10607. _ezchip_macro_read_value_ &= ~(0xFF); \
  10608. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  10609. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10610. }
  10611. #define SET_GPIO_6_dout_spi2_pad_txd { \
  10612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10613. _ezchip_macro_read_value_ &= ~(0xFF); \
  10614. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  10615. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10616. }
  10617. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit0 { \
  10618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10619. _ezchip_macro_read_value_ &= ~(0xFF); \
  10620. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  10621. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10622. }
  10623. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit1 { \
  10624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10625. _ezchip_macro_read_value_ &= ~(0xFF); \
  10626. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  10627. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10628. }
  10629. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit2 { \
  10630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10631. _ezchip_macro_read_value_ &= ~(0xFF); \
  10632. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  10633. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10634. }
  10635. #define SET_GPIO_6_dout_spi2ahb_pad_oe_n_bit3 { \
  10636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10637. _ezchip_macro_read_value_ &= ~(0xFF); \
  10638. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  10639. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10640. }
  10641. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit0 { \
  10642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10643. _ezchip_macro_read_value_ &= ~(0xFF); \
  10644. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  10645. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10646. }
  10647. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit1 { \
  10648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10649. _ezchip_macro_read_value_ &= ~(0xFF); \
  10650. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  10651. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10652. }
  10653. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit2 { \
  10654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10655. _ezchip_macro_read_value_ &= ~(0xFF); \
  10656. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  10657. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10658. }
  10659. #define SET_GPIO_6_dout_spi2ahb_pad_txd_bit3 { \
  10660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10661. _ezchip_macro_read_value_ &= ~(0xFF); \
  10662. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  10663. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10664. }
  10665. #define SET_GPIO_6_dout_spi3_pad_oe_n { \
  10666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10667. _ezchip_macro_read_value_ &= ~(0xFF); \
  10668. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  10669. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10670. }
  10671. #define SET_GPIO_6_dout_spi3_pad_sck_out { \
  10672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10673. _ezchip_macro_read_value_ &= ~(0xFF); \
  10674. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  10675. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10676. }
  10677. #define SET_GPIO_6_dout_spi3_pad_ss_0_n { \
  10678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10679. _ezchip_macro_read_value_ &= ~(0xFF); \
  10680. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  10681. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10682. }
  10683. #define SET_GPIO_6_dout_spi3_pad_ss_1_n { \
  10684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10685. _ezchip_macro_read_value_ &= ~(0xFF); \
  10686. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  10687. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10688. }
  10689. #define SET_GPIO_6_dout_spi3_pad_txd { \
  10690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10691. _ezchip_macro_read_value_ &= ~(0xFF); \
  10692. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  10693. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10694. }
  10695. #define SET_GPIO_6_dout_uart0_pad_dtrn { \
  10696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10697. _ezchip_macro_read_value_ &= ~(0xFF); \
  10698. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  10699. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10700. }
  10701. #define SET_GPIO_6_dout_uart0_pad_rtsn { \
  10702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10703. _ezchip_macro_read_value_ &= ~(0xFF); \
  10704. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  10705. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10706. }
  10707. #define SET_GPIO_6_dout_uart0_pad_sout { \
  10708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10709. _ezchip_macro_read_value_ &= ~(0xFF); \
  10710. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  10711. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10712. }
  10713. #define SET_GPIO_6_dout_uart1_pad_sout { \
  10714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10715. _ezchip_macro_read_value_ &= ~(0xFF); \
  10716. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  10717. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10718. }
  10719. #define SET_GPIO_6_dout_uart2_pad_dtr_n { \
  10720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10721. _ezchip_macro_read_value_ &= ~(0xFF); \
  10722. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  10723. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10724. }
  10725. #define SET_GPIO_6_dout_uart2_pad_rts_n { \
  10726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10727. _ezchip_macro_read_value_ &= ~(0xFF); \
  10728. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  10729. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10730. }
  10731. #define SET_GPIO_6_dout_uart2_pad_sout { \
  10732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10733. _ezchip_macro_read_value_ &= ~(0xFF); \
  10734. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  10735. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10736. }
  10737. #define SET_GPIO_6_dout_uart3_pad_sout { \
  10738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10739. _ezchip_macro_read_value_ &= ~(0xFF); \
  10740. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  10741. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10742. }
  10743. #define SET_GPIO_6_dout_usb_drv_bus { \
  10744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_dout_REG_ADDR); \
  10745. _ezchip_macro_read_value_ &= ~(0xFF); \
  10746. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  10747. MA_OUTW(gpio_6_dout_REG_ADDR,_ezchip_macro_read_value_); \
  10748. }
  10749. #define SET_GPIO_6_doen_reverse_(en) { \
  10750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10751. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  10752. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  10753. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10754. }
  10755. #define SET_GPIO_6_doen_LOW { \
  10756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10757. _ezchip_macro_read_value_ &= ~(0xFF); \
  10758. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  10759. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10760. }
  10761. #define SET_GPIO_6_doen_HIGH { \
  10762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10763. _ezchip_macro_read_value_ &= ~(0xFF); \
  10764. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  10765. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10766. }
  10767. #define SET_GPIO_6_doen_clk_gmac_tophyref { \
  10768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10769. _ezchip_macro_read_value_ &= ~(0xFF); \
  10770. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  10771. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10772. }
  10773. #define SET_GPIO_6_doen_cpu_jtag_tdo { \
  10774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10775. _ezchip_macro_read_value_ &= ~(0xFF); \
  10776. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  10777. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10778. }
  10779. #define SET_GPIO_6_doen_cpu_jtag_tdo_oen { \
  10780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10781. _ezchip_macro_read_value_ &= ~(0xFF); \
  10782. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  10783. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10784. }
  10785. #define SET_GPIO_6_doen_dmic_clk_out { \
  10786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10787. _ezchip_macro_read_value_ &= ~(0xFF); \
  10788. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  10789. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10790. }
  10791. #define SET_GPIO_6_doen_dsp_JTDOEn_pad { \
  10792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10793. _ezchip_macro_read_value_ &= ~(0xFF); \
  10794. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  10795. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10796. }
  10797. #define SET_GPIO_6_doen_dsp_JTDO_pad { \
  10798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10799. _ezchip_macro_read_value_ &= ~(0xFF); \
  10800. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  10801. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10802. }
  10803. #define SET_GPIO_6_doen_i2c0_pad_sck_oe { \
  10804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10805. _ezchip_macro_read_value_ &= ~(0xFF); \
  10806. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  10807. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10808. }
  10809. #define SET_GPIO_6_doen_i2c0_pad_sda_oe { \
  10810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10811. _ezchip_macro_read_value_ &= ~(0xFF); \
  10812. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  10813. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10814. }
  10815. #define SET_GPIO_6_doen_i2c1_pad_sck_oe { \
  10816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10817. _ezchip_macro_read_value_ &= ~(0xFF); \
  10818. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  10819. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10820. }
  10821. #define SET_GPIO_6_doen_i2c1_pad_sda_oe { \
  10822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10823. _ezchip_macro_read_value_ &= ~(0xFF); \
  10824. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  10825. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10826. }
  10827. #define SET_GPIO_6_doen_i2c2_pad_sck_oe { \
  10828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10829. _ezchip_macro_read_value_ &= ~(0xFF); \
  10830. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  10831. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10832. }
  10833. #define SET_GPIO_6_doen_i2c2_pad_sda_oe { \
  10834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10835. _ezchip_macro_read_value_ &= ~(0xFF); \
  10836. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  10837. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10838. }
  10839. #define SET_GPIO_6_doen_i2c3_pad_sck_oe { \
  10840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10841. _ezchip_macro_read_value_ &= ~(0xFF); \
  10842. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  10843. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10844. }
  10845. #define SET_GPIO_6_doen_i2c3_pad_sda_oe { \
  10846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10847. _ezchip_macro_read_value_ &= ~(0xFF); \
  10848. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  10849. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10850. }
  10851. #define SET_GPIO_6_doen_i2srx_bclk_out { \
  10852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10853. _ezchip_macro_read_value_ &= ~(0xFF); \
  10854. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  10855. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10856. }
  10857. #define SET_GPIO_6_doen_i2srx_bclk_out_oen { \
  10858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10859. _ezchip_macro_read_value_ &= ~(0xFF); \
  10860. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  10861. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10862. }
  10863. #define SET_GPIO_6_doen_i2srx_lrck_out { \
  10864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10865. _ezchip_macro_read_value_ &= ~(0xFF); \
  10866. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  10867. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10868. }
  10869. #define SET_GPIO_6_doen_i2srx_lrck_out_oen { \
  10870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10871. _ezchip_macro_read_value_ &= ~(0xFF); \
  10872. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  10873. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10874. }
  10875. #define SET_GPIO_6_doen_i2srx_mclk_out { \
  10876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10877. _ezchip_macro_read_value_ &= ~(0xFF); \
  10878. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  10879. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10880. }
  10881. #define SET_GPIO_6_doen_i2stx_bclk_out { \
  10882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10883. _ezchip_macro_read_value_ &= ~(0xFF); \
  10884. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  10885. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10886. }
  10887. #define SET_GPIO_6_doen_i2stx_bclk_out_oen { \
  10888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10889. _ezchip_macro_read_value_ &= ~(0xFF); \
  10890. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  10891. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10892. }
  10893. #define SET_GPIO_6_doen_i2stx_lrck_out { \
  10894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10895. _ezchip_macro_read_value_ &= ~(0xFF); \
  10896. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  10897. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10898. }
  10899. #define SET_GPIO_6_doen_i2stx_lrckout_oen { \
  10900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10901. _ezchip_macro_read_value_ &= ~(0xFF); \
  10902. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  10903. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10904. }
  10905. #define SET_GPIO_6_doen_i2stx_mclk_out { \
  10906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10907. _ezchip_macro_read_value_ &= ~(0xFF); \
  10908. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  10909. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10910. }
  10911. #define SET_GPIO_6_doen_i2stx_sdout0 { \
  10912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10913. _ezchip_macro_read_value_ &= ~(0xFF); \
  10914. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  10915. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10916. }
  10917. #define SET_GPIO_6_doen_i2stx_sdout1 { \
  10918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10919. _ezchip_macro_read_value_ &= ~(0xFF); \
  10920. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  10921. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10922. }
  10923. #define SET_GPIO_6_doen_lcd_pad_csm_n { \
  10924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10925. _ezchip_macro_read_value_ &= ~(0xFF); \
  10926. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  10927. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10928. }
  10929. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit0 { \
  10930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10931. _ezchip_macro_read_value_ &= ~(0xFF); \
  10932. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  10933. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10934. }
  10935. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit1 { \
  10936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10937. _ezchip_macro_read_value_ &= ~(0xFF); \
  10938. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  10939. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10940. }
  10941. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit2 { \
  10942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10943. _ezchip_macro_read_value_ &= ~(0xFF); \
  10944. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  10945. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10946. }
  10947. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit3 { \
  10948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10949. _ezchip_macro_read_value_ &= ~(0xFF); \
  10950. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  10951. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10952. }
  10953. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit4 { \
  10954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10955. _ezchip_macro_read_value_ &= ~(0xFF); \
  10956. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  10957. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10958. }
  10959. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit5 { \
  10960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10961. _ezchip_macro_read_value_ &= ~(0xFF); \
  10962. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  10963. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10964. }
  10965. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit6 { \
  10966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10967. _ezchip_macro_read_value_ &= ~(0xFF); \
  10968. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  10969. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10970. }
  10971. #define SET_GPIO_6_doen_pwm_pad_oe_n_bit7 { \
  10972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10973. _ezchip_macro_read_value_ &= ~(0xFF); \
  10974. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  10975. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10976. }
  10977. #define SET_GPIO_6_doen_pwm_pad_out_bit0 { \
  10978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10979. _ezchip_macro_read_value_ &= ~(0xFF); \
  10980. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  10981. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10982. }
  10983. #define SET_GPIO_6_doen_pwm_pad_out_bit1 { \
  10984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10985. _ezchip_macro_read_value_ &= ~(0xFF); \
  10986. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  10987. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10988. }
  10989. #define SET_GPIO_6_doen_pwm_pad_out_bit2 { \
  10990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10991. _ezchip_macro_read_value_ &= ~(0xFF); \
  10992. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  10993. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  10994. }
  10995. #define SET_GPIO_6_doen_pwm_pad_out_bit3 { \
  10996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  10997. _ezchip_macro_read_value_ &= ~(0xFF); \
  10998. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  10999. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11000. }
  11001. #define SET_GPIO_6_doen_pwm_pad_out_bit4 { \
  11002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11003. _ezchip_macro_read_value_ &= ~(0xFF); \
  11004. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  11005. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11006. }
  11007. #define SET_GPIO_6_doen_pwm_pad_out_bit5 { \
  11008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11009. _ezchip_macro_read_value_ &= ~(0xFF); \
  11010. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  11011. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11012. }
  11013. #define SET_GPIO_6_doen_pwm_pad_out_bit6 { \
  11014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11015. _ezchip_macro_read_value_ &= ~(0xFF); \
  11016. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  11017. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11018. }
  11019. #define SET_GPIO_6_doen_pwm_pad_out_bit7 { \
  11020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11021. _ezchip_macro_read_value_ &= ~(0xFF); \
  11022. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  11023. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11024. }
  11025. #define SET_GPIO_6_doen_pwmdac_left_out { \
  11026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11027. _ezchip_macro_read_value_ &= ~(0xFF); \
  11028. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  11029. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11030. }
  11031. #define SET_GPIO_6_doen_pwmdac_right_out { \
  11032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11033. _ezchip_macro_read_value_ &= ~(0xFF); \
  11034. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  11035. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11036. }
  11037. #define SET_GPIO_6_doen_qspi_csn1_out { \
  11038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11039. _ezchip_macro_read_value_ &= ~(0xFF); \
  11040. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  11041. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11042. }
  11043. #define SET_GPIO_6_doen_qspi_csn2_out { \
  11044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11045. _ezchip_macro_read_value_ &= ~(0xFF); \
  11046. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  11047. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11048. }
  11049. #define SET_GPIO_6_doen_qspi_csn3_out { \
  11050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11051. _ezchip_macro_read_value_ &= ~(0xFF); \
  11052. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  11053. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11054. }
  11055. #define SET_GPIO_6_doen_register23_SCFG_cmsensor_rst0 { \
  11056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11057. _ezchip_macro_read_value_ &= ~(0xFF); \
  11058. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  11059. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11060. }
  11061. #define SET_GPIO_6_doen_register23_SCFG_cmsensor_rst1 { \
  11062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11063. _ezchip_macro_read_value_ &= ~(0xFF); \
  11064. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  11065. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11066. }
  11067. #define SET_GPIO_6_doen_register32_SCFG_gmac_phy_rstn { \
  11068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11069. _ezchip_macro_read_value_ &= ~(0xFF); \
  11070. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  11071. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11072. }
  11073. #define SET_GPIO_6_doen_sdio0_pad_card_power_en { \
  11074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11075. _ezchip_macro_read_value_ &= ~(0xFF); \
  11076. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  11077. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11078. }
  11079. #define SET_GPIO_6_doen_sdio0_pad_cclk_out { \
  11080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11081. _ezchip_macro_read_value_ &= ~(0xFF); \
  11082. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  11083. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11084. }
  11085. #define SET_GPIO_6_doen_sdio0_pad_ccmd_oe { \
  11086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11087. _ezchip_macro_read_value_ &= ~(0xFF); \
  11088. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  11089. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11090. }
  11091. #define SET_GPIO_6_doen_sdio0_pad_ccmd_out { \
  11092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11093. _ezchip_macro_read_value_ &= ~(0xFF); \
  11094. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  11095. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11096. }
  11097. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit0 { \
  11098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11099. _ezchip_macro_read_value_ &= ~(0xFF); \
  11100. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  11101. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11102. }
  11103. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit1 { \
  11104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11105. _ezchip_macro_read_value_ &= ~(0xFF); \
  11106. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  11107. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11108. }
  11109. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit2 { \
  11110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11111. _ezchip_macro_read_value_ &= ~(0xFF); \
  11112. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  11113. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11114. }
  11115. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit3 { \
  11116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11117. _ezchip_macro_read_value_ &= ~(0xFF); \
  11118. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  11119. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11120. }
  11121. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit4 { \
  11122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11123. _ezchip_macro_read_value_ &= ~(0xFF); \
  11124. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  11125. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11126. }
  11127. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit5 { \
  11128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11129. _ezchip_macro_read_value_ &= ~(0xFF); \
  11130. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  11131. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11132. }
  11133. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit6 { \
  11134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11135. _ezchip_macro_read_value_ &= ~(0xFF); \
  11136. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  11137. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11138. }
  11139. #define SET_GPIO_6_doen_sdio0_pad_cdata_oe_bit7 { \
  11140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11141. _ezchip_macro_read_value_ &= ~(0xFF); \
  11142. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  11143. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11144. }
  11145. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit0 { \
  11146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11147. _ezchip_macro_read_value_ &= ~(0xFF); \
  11148. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  11149. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11150. }
  11151. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit1 { \
  11152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11153. _ezchip_macro_read_value_ &= ~(0xFF); \
  11154. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  11155. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11156. }
  11157. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit2 { \
  11158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11159. _ezchip_macro_read_value_ &= ~(0xFF); \
  11160. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  11161. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11162. }
  11163. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit3 { \
  11164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11165. _ezchip_macro_read_value_ &= ~(0xFF); \
  11166. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  11167. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11168. }
  11169. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit4 { \
  11170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11171. _ezchip_macro_read_value_ &= ~(0xFF); \
  11172. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  11173. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11174. }
  11175. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit5 { \
  11176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11177. _ezchip_macro_read_value_ &= ~(0xFF); \
  11178. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  11179. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11180. }
  11181. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit6 { \
  11182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11183. _ezchip_macro_read_value_ &= ~(0xFF); \
  11184. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  11185. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11186. }
  11187. #define SET_GPIO_6_doen_sdio0_pad_cdata_out_bit7 { \
  11188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11189. _ezchip_macro_read_value_ &= ~(0xFF); \
  11190. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  11191. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11192. }
  11193. #define SET_GPIO_6_doen_sdio0_pad_rst_n { \
  11194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11195. _ezchip_macro_read_value_ &= ~(0xFF); \
  11196. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  11197. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11198. }
  11199. #define SET_GPIO_6_doen_sdio1_pad_card_power_en { \
  11200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11201. _ezchip_macro_read_value_ &= ~(0xFF); \
  11202. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  11203. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11204. }
  11205. #define SET_GPIO_6_doen_sdio1_pad_cclk_out { \
  11206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11207. _ezchip_macro_read_value_ &= ~(0xFF); \
  11208. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  11209. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11210. }
  11211. #define SET_GPIO_6_doen_sdio1_pad_ccmd_oe { \
  11212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11213. _ezchip_macro_read_value_ &= ~(0xFF); \
  11214. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  11215. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11216. }
  11217. #define SET_GPIO_6_doen_sdio1_pad_ccmd_out { \
  11218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11219. _ezchip_macro_read_value_ &= ~(0xFF); \
  11220. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  11221. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11222. }
  11223. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit0 { \
  11224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11225. _ezchip_macro_read_value_ &= ~(0xFF); \
  11226. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  11227. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11228. }
  11229. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit1 { \
  11230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11231. _ezchip_macro_read_value_ &= ~(0xFF); \
  11232. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  11233. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11234. }
  11235. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit2 { \
  11236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11237. _ezchip_macro_read_value_ &= ~(0xFF); \
  11238. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  11239. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11240. }
  11241. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit3 { \
  11242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11243. _ezchip_macro_read_value_ &= ~(0xFF); \
  11244. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  11245. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11246. }
  11247. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit4 { \
  11248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11249. _ezchip_macro_read_value_ &= ~(0xFF); \
  11250. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  11251. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11252. }
  11253. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit5 { \
  11254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11255. _ezchip_macro_read_value_ &= ~(0xFF); \
  11256. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  11257. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11258. }
  11259. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit6 { \
  11260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11261. _ezchip_macro_read_value_ &= ~(0xFF); \
  11262. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  11263. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11264. }
  11265. #define SET_GPIO_6_doen_sdio1_pad_cdata_oe_bit7 { \
  11266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11267. _ezchip_macro_read_value_ &= ~(0xFF); \
  11268. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  11269. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11270. }
  11271. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit0 { \
  11272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11273. _ezchip_macro_read_value_ &= ~(0xFF); \
  11274. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  11275. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11276. }
  11277. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit1 { \
  11278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11279. _ezchip_macro_read_value_ &= ~(0xFF); \
  11280. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  11281. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11282. }
  11283. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit2 { \
  11284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11285. _ezchip_macro_read_value_ &= ~(0xFF); \
  11286. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  11287. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11288. }
  11289. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit3 { \
  11290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11291. _ezchip_macro_read_value_ &= ~(0xFF); \
  11292. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  11293. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11294. }
  11295. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit4 { \
  11296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11297. _ezchip_macro_read_value_ &= ~(0xFF); \
  11298. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  11299. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11300. }
  11301. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit5 { \
  11302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11303. _ezchip_macro_read_value_ &= ~(0xFF); \
  11304. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  11305. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11306. }
  11307. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit6 { \
  11308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11309. _ezchip_macro_read_value_ &= ~(0xFF); \
  11310. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  11311. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11312. }
  11313. #define SET_GPIO_6_doen_sdio1_pad_cdata_out_bit7 { \
  11314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11315. _ezchip_macro_read_value_ &= ~(0xFF); \
  11316. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  11317. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11318. }
  11319. #define SET_GPIO_6_doen_sdio1_pad_rst_n { \
  11320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11321. _ezchip_macro_read_value_ &= ~(0xFF); \
  11322. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  11323. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11324. }
  11325. #define SET_GPIO_6_doen_spdif_tx_sdout { \
  11326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11327. _ezchip_macro_read_value_ &= ~(0xFF); \
  11328. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  11329. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11330. }
  11331. #define SET_GPIO_6_doen_spdif_tx_sdout_oen { \
  11332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11333. _ezchip_macro_read_value_ &= ~(0xFF); \
  11334. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  11335. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11336. }
  11337. #define SET_GPIO_6_doen_spi0_pad_oe_n { \
  11338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11339. _ezchip_macro_read_value_ &= ~(0xFF); \
  11340. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  11341. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11342. }
  11343. #define SET_GPIO_6_doen_spi0_pad_sck_out { \
  11344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11345. _ezchip_macro_read_value_ &= ~(0xFF); \
  11346. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  11347. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11348. }
  11349. #define SET_GPIO_6_doen_spi0_pad_ss_0_n { \
  11350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11351. _ezchip_macro_read_value_ &= ~(0xFF); \
  11352. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  11353. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11354. }
  11355. #define SET_GPIO_6_doen_spi0_pad_ss_1_n { \
  11356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11357. _ezchip_macro_read_value_ &= ~(0xFF); \
  11358. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  11359. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11360. }
  11361. #define SET_GPIO_6_doen_spi0_pad_txd { \
  11362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11363. _ezchip_macro_read_value_ &= ~(0xFF); \
  11364. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  11365. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11366. }
  11367. #define SET_GPIO_6_doen_spi1_pad_oe_n { \
  11368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11369. _ezchip_macro_read_value_ &= ~(0xFF); \
  11370. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  11371. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11372. }
  11373. #define SET_GPIO_6_doen_spi1_pad_sck_out { \
  11374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11375. _ezchip_macro_read_value_ &= ~(0xFF); \
  11376. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  11377. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11378. }
  11379. #define SET_GPIO_6_doen_spi1_pad_ss_0_n { \
  11380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11381. _ezchip_macro_read_value_ &= ~(0xFF); \
  11382. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  11383. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11384. }
  11385. #define SET_GPIO_6_doen_spi1_pad_ss_1_n { \
  11386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11387. _ezchip_macro_read_value_ &= ~(0xFF); \
  11388. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  11389. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11390. }
  11391. #define SET_GPIO_6_doen_spi1_pad_txd { \
  11392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11393. _ezchip_macro_read_value_ &= ~(0xFF); \
  11394. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  11395. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11396. }
  11397. #define SET_GPIO_6_doen_spi2_pad_oe_n { \
  11398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11399. _ezchip_macro_read_value_ &= ~(0xFF); \
  11400. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  11401. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11402. }
  11403. #define SET_GPIO_6_doen_spi2_pad_sck_out { \
  11404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11405. _ezchip_macro_read_value_ &= ~(0xFF); \
  11406. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  11407. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11408. }
  11409. #define SET_GPIO_6_doen_spi2_pad_ss_0_n { \
  11410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11411. _ezchip_macro_read_value_ &= ~(0xFF); \
  11412. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  11413. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11414. }
  11415. #define SET_GPIO_6_doen_spi2_pad_ss_1_n { \
  11416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11417. _ezchip_macro_read_value_ &= ~(0xFF); \
  11418. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  11419. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11420. }
  11421. #define SET_GPIO_6_doen_spi2_pad_txd { \
  11422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11423. _ezchip_macro_read_value_ &= ~(0xFF); \
  11424. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  11425. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11426. }
  11427. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit0 { \
  11428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11429. _ezchip_macro_read_value_ &= ~(0xFF); \
  11430. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  11431. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11432. }
  11433. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit1 { \
  11434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11435. _ezchip_macro_read_value_ &= ~(0xFF); \
  11436. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  11437. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11438. }
  11439. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit2 { \
  11440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11441. _ezchip_macro_read_value_ &= ~(0xFF); \
  11442. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  11443. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11444. }
  11445. #define SET_GPIO_6_doen_spi2ahb_pad_oe_n_bit3 { \
  11446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11447. _ezchip_macro_read_value_ &= ~(0xFF); \
  11448. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  11449. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11450. }
  11451. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit0 { \
  11452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11453. _ezchip_macro_read_value_ &= ~(0xFF); \
  11454. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  11455. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11456. }
  11457. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit1 { \
  11458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11459. _ezchip_macro_read_value_ &= ~(0xFF); \
  11460. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  11461. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11462. }
  11463. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit2 { \
  11464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11465. _ezchip_macro_read_value_ &= ~(0xFF); \
  11466. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  11467. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11468. }
  11469. #define SET_GPIO_6_doen_spi2ahb_pad_txd_bit3 { \
  11470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11471. _ezchip_macro_read_value_ &= ~(0xFF); \
  11472. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  11473. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11474. }
  11475. #define SET_GPIO_6_doen_spi3_pad_oe_n { \
  11476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11477. _ezchip_macro_read_value_ &= ~(0xFF); \
  11478. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  11479. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11480. }
  11481. #define SET_GPIO_6_doen_spi3_pad_sck_out { \
  11482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11483. _ezchip_macro_read_value_ &= ~(0xFF); \
  11484. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  11485. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11486. }
  11487. #define SET_GPIO_6_doen_spi3_pad_ss_0_n { \
  11488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11489. _ezchip_macro_read_value_ &= ~(0xFF); \
  11490. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  11491. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11492. }
  11493. #define SET_GPIO_6_doen_spi3_pad_ss_1_n { \
  11494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11495. _ezchip_macro_read_value_ &= ~(0xFF); \
  11496. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  11497. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11498. }
  11499. #define SET_GPIO_6_doen_spi3_pad_txd { \
  11500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11501. _ezchip_macro_read_value_ &= ~(0xFF); \
  11502. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  11503. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11504. }
  11505. #define SET_GPIO_6_doen_uart0_pad_dtrn { \
  11506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11507. _ezchip_macro_read_value_ &= ~(0xFF); \
  11508. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  11509. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11510. }
  11511. #define SET_GPIO_6_doen_uart0_pad_rtsn { \
  11512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11513. _ezchip_macro_read_value_ &= ~(0xFF); \
  11514. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  11515. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11516. }
  11517. #define SET_GPIO_6_doen_uart0_pad_sout { \
  11518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11519. _ezchip_macro_read_value_ &= ~(0xFF); \
  11520. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  11521. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11522. }
  11523. #define SET_GPIO_6_doen_uart1_pad_sout { \
  11524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11525. _ezchip_macro_read_value_ &= ~(0xFF); \
  11526. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  11527. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11528. }
  11529. #define SET_GPIO_6_doen_uart2_pad_dtr_n { \
  11530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11531. _ezchip_macro_read_value_ &= ~(0xFF); \
  11532. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  11533. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11534. }
  11535. #define SET_GPIO_6_doen_uart2_pad_rts_n { \
  11536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11537. _ezchip_macro_read_value_ &= ~(0xFF); \
  11538. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  11539. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11540. }
  11541. #define SET_GPIO_6_doen_uart2_pad_sout { \
  11542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11543. _ezchip_macro_read_value_ &= ~(0xFF); \
  11544. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  11545. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11546. }
  11547. #define SET_GPIO_6_doen_uart3_pad_sout { \
  11548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11549. _ezchip_macro_read_value_ &= ~(0xFF); \
  11550. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  11551. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11552. }
  11553. #define SET_GPIO_6_doen_usb_drv_bus { \
  11554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_6_doen_REG_ADDR); \
  11555. _ezchip_macro_read_value_ &= ~(0xFF); \
  11556. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  11557. MA_OUTW(gpio_6_doen_REG_ADDR,_ezchip_macro_read_value_); \
  11558. }
  11559. #define SET_GPIO_7_dout_reverse_(en) { \
  11560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11561. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  11562. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  11563. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11564. }
  11565. #define SET_GPIO_7_dout_LOW { \
  11566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11567. _ezchip_macro_read_value_ &= ~(0xFF); \
  11568. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  11569. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11570. }
  11571. #define SET_GPIO_7_dout_HIGH { \
  11572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11573. _ezchip_macro_read_value_ &= ~(0xFF); \
  11574. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  11575. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11576. }
  11577. #define SET_GPIO_7_dout_clk_gmac_tophyref { \
  11578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11579. _ezchip_macro_read_value_ &= ~(0xFF); \
  11580. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  11581. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11582. }
  11583. #define SET_GPIO_7_dout_cpu_jtag_tdo { \
  11584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11585. _ezchip_macro_read_value_ &= ~(0xFF); \
  11586. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  11587. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11588. }
  11589. #define SET_GPIO_7_dout_cpu_jtag_tdo_oen { \
  11590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11591. _ezchip_macro_read_value_ &= ~(0xFF); \
  11592. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  11593. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11594. }
  11595. #define SET_GPIO_7_dout_dmic_clk_out { \
  11596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11597. _ezchip_macro_read_value_ &= ~(0xFF); \
  11598. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  11599. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11600. }
  11601. #define SET_GPIO_7_dout_dsp_JTDOEn_pad { \
  11602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11603. _ezchip_macro_read_value_ &= ~(0xFF); \
  11604. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  11605. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11606. }
  11607. #define SET_GPIO_7_dout_dsp_JTDO_pad { \
  11608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11609. _ezchip_macro_read_value_ &= ~(0xFF); \
  11610. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  11611. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11612. }
  11613. #define SET_GPIO_7_dout_i2c0_pad_sck_oe { \
  11614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11615. _ezchip_macro_read_value_ &= ~(0xFF); \
  11616. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  11617. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11618. }
  11619. #define SET_GPIO_7_dout_i2c0_pad_sda_oe { \
  11620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11621. _ezchip_macro_read_value_ &= ~(0xFF); \
  11622. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  11623. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11624. }
  11625. #define SET_GPIO_7_dout_i2c1_pad_sck_oe { \
  11626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11627. _ezchip_macro_read_value_ &= ~(0xFF); \
  11628. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  11629. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11630. }
  11631. #define SET_GPIO_7_dout_i2c1_pad_sda_oe { \
  11632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11633. _ezchip_macro_read_value_ &= ~(0xFF); \
  11634. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  11635. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11636. }
  11637. #define SET_GPIO_7_dout_i2c2_pad_sck_oe { \
  11638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11639. _ezchip_macro_read_value_ &= ~(0xFF); \
  11640. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  11641. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11642. }
  11643. #define SET_GPIO_7_dout_i2c2_pad_sda_oe { \
  11644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11645. _ezchip_macro_read_value_ &= ~(0xFF); \
  11646. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  11647. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11648. }
  11649. #define SET_GPIO_7_dout_i2c3_pad_sck_oe { \
  11650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11651. _ezchip_macro_read_value_ &= ~(0xFF); \
  11652. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  11653. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11654. }
  11655. #define SET_GPIO_7_dout_i2c3_pad_sda_oe { \
  11656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11657. _ezchip_macro_read_value_ &= ~(0xFF); \
  11658. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  11659. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11660. }
  11661. #define SET_GPIO_7_dout_i2srx_bclk_out { \
  11662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11663. _ezchip_macro_read_value_ &= ~(0xFF); \
  11664. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  11665. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11666. }
  11667. #define SET_GPIO_7_dout_i2srx_bclk_out_oen { \
  11668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11669. _ezchip_macro_read_value_ &= ~(0xFF); \
  11670. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  11671. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11672. }
  11673. #define SET_GPIO_7_dout_i2srx_lrck_out { \
  11674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11675. _ezchip_macro_read_value_ &= ~(0xFF); \
  11676. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  11677. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11678. }
  11679. #define SET_GPIO_7_dout_i2srx_lrck_out_oen { \
  11680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11681. _ezchip_macro_read_value_ &= ~(0xFF); \
  11682. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  11683. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11684. }
  11685. #define SET_GPIO_7_dout_i2srx_mclk_out { \
  11686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11687. _ezchip_macro_read_value_ &= ~(0xFF); \
  11688. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  11689. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11690. }
  11691. #define SET_GPIO_7_dout_i2stx_bclk_out { \
  11692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11693. _ezchip_macro_read_value_ &= ~(0xFF); \
  11694. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  11695. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11696. }
  11697. #define SET_GPIO_7_dout_i2stx_bclk_out_oen { \
  11698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11699. _ezchip_macro_read_value_ &= ~(0xFF); \
  11700. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  11701. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11702. }
  11703. #define SET_GPIO_7_dout_i2stx_lrck_out { \
  11704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11705. _ezchip_macro_read_value_ &= ~(0xFF); \
  11706. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  11707. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11708. }
  11709. #define SET_GPIO_7_dout_i2stx_lrckout_oen { \
  11710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11711. _ezchip_macro_read_value_ &= ~(0xFF); \
  11712. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  11713. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11714. }
  11715. #define SET_GPIO_7_dout_i2stx_mclk_out { \
  11716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11717. _ezchip_macro_read_value_ &= ~(0xFF); \
  11718. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  11719. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11720. }
  11721. #define SET_GPIO_7_dout_i2stx_sdout0 { \
  11722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11723. _ezchip_macro_read_value_ &= ~(0xFF); \
  11724. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  11725. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11726. }
  11727. #define SET_GPIO_7_dout_i2stx_sdout1 { \
  11728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11729. _ezchip_macro_read_value_ &= ~(0xFF); \
  11730. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  11731. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11732. }
  11733. #define SET_GPIO_7_dout_lcd_pad_csm_n { \
  11734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11735. _ezchip_macro_read_value_ &= ~(0xFF); \
  11736. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  11737. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11738. }
  11739. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit0 { \
  11740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11741. _ezchip_macro_read_value_ &= ~(0xFF); \
  11742. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  11743. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11744. }
  11745. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit1 { \
  11746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11747. _ezchip_macro_read_value_ &= ~(0xFF); \
  11748. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  11749. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11750. }
  11751. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit2 { \
  11752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11753. _ezchip_macro_read_value_ &= ~(0xFF); \
  11754. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  11755. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11756. }
  11757. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit3 { \
  11758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11759. _ezchip_macro_read_value_ &= ~(0xFF); \
  11760. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  11761. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11762. }
  11763. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit4 { \
  11764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11765. _ezchip_macro_read_value_ &= ~(0xFF); \
  11766. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  11767. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11768. }
  11769. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit5 { \
  11770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11771. _ezchip_macro_read_value_ &= ~(0xFF); \
  11772. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  11773. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11774. }
  11775. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit6 { \
  11776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11777. _ezchip_macro_read_value_ &= ~(0xFF); \
  11778. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  11779. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11780. }
  11781. #define SET_GPIO_7_dout_pwm_pad_oe_n_bit7 { \
  11782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11783. _ezchip_macro_read_value_ &= ~(0xFF); \
  11784. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  11785. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11786. }
  11787. #define SET_GPIO_7_dout_pwm_pad_out_bit0 { \
  11788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11789. _ezchip_macro_read_value_ &= ~(0xFF); \
  11790. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  11791. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11792. }
  11793. #define SET_GPIO_7_dout_pwm_pad_out_bit1 { \
  11794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11795. _ezchip_macro_read_value_ &= ~(0xFF); \
  11796. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  11797. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11798. }
  11799. #define SET_GPIO_7_dout_pwm_pad_out_bit2 { \
  11800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11801. _ezchip_macro_read_value_ &= ~(0xFF); \
  11802. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  11803. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11804. }
  11805. #define SET_GPIO_7_dout_pwm_pad_out_bit3 { \
  11806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11807. _ezchip_macro_read_value_ &= ~(0xFF); \
  11808. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  11809. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11810. }
  11811. #define SET_GPIO_7_dout_pwm_pad_out_bit4 { \
  11812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11813. _ezchip_macro_read_value_ &= ~(0xFF); \
  11814. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  11815. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11816. }
  11817. #define SET_GPIO_7_dout_pwm_pad_out_bit5 { \
  11818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11819. _ezchip_macro_read_value_ &= ~(0xFF); \
  11820. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  11821. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11822. }
  11823. #define SET_GPIO_7_dout_pwm_pad_out_bit6 { \
  11824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11825. _ezchip_macro_read_value_ &= ~(0xFF); \
  11826. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  11827. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11828. }
  11829. #define SET_GPIO_7_dout_pwm_pad_out_bit7 { \
  11830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11831. _ezchip_macro_read_value_ &= ~(0xFF); \
  11832. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  11833. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11834. }
  11835. #define SET_GPIO_7_dout_pwmdac_left_out { \
  11836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11837. _ezchip_macro_read_value_ &= ~(0xFF); \
  11838. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  11839. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11840. }
  11841. #define SET_GPIO_7_dout_pwmdac_right_out { \
  11842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11843. _ezchip_macro_read_value_ &= ~(0xFF); \
  11844. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  11845. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11846. }
  11847. #define SET_GPIO_7_dout_qspi_csn1_out { \
  11848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11849. _ezchip_macro_read_value_ &= ~(0xFF); \
  11850. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  11851. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11852. }
  11853. #define SET_GPIO_7_dout_qspi_csn2_out { \
  11854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11855. _ezchip_macro_read_value_ &= ~(0xFF); \
  11856. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  11857. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11858. }
  11859. #define SET_GPIO_7_dout_qspi_csn3_out { \
  11860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11861. _ezchip_macro_read_value_ &= ~(0xFF); \
  11862. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  11863. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11864. }
  11865. #define SET_GPIO_7_dout_register23_SCFG_cmsensor_rst0 { \
  11866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11867. _ezchip_macro_read_value_ &= ~(0xFF); \
  11868. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  11869. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11870. }
  11871. #define SET_GPIO_7_dout_register23_SCFG_cmsensor_rst1 { \
  11872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11873. _ezchip_macro_read_value_ &= ~(0xFF); \
  11874. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  11875. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11876. }
  11877. #define SET_GPIO_7_dout_register32_SCFG_gmac_phy_rstn { \
  11878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11879. _ezchip_macro_read_value_ &= ~(0xFF); \
  11880. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  11881. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11882. }
  11883. #define SET_GPIO_7_dout_sdio0_pad_card_power_en { \
  11884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11885. _ezchip_macro_read_value_ &= ~(0xFF); \
  11886. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  11887. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11888. }
  11889. #define SET_GPIO_7_dout_sdio0_pad_cclk_out { \
  11890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11891. _ezchip_macro_read_value_ &= ~(0xFF); \
  11892. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  11893. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11894. }
  11895. #define SET_GPIO_7_dout_sdio0_pad_ccmd_oe { \
  11896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11897. _ezchip_macro_read_value_ &= ~(0xFF); \
  11898. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  11899. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11900. }
  11901. #define SET_GPIO_7_dout_sdio0_pad_ccmd_out { \
  11902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11903. _ezchip_macro_read_value_ &= ~(0xFF); \
  11904. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  11905. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11906. }
  11907. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit0 { \
  11908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11909. _ezchip_macro_read_value_ &= ~(0xFF); \
  11910. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  11911. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11912. }
  11913. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit1 { \
  11914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11915. _ezchip_macro_read_value_ &= ~(0xFF); \
  11916. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  11917. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11918. }
  11919. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit2 { \
  11920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11921. _ezchip_macro_read_value_ &= ~(0xFF); \
  11922. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  11923. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11924. }
  11925. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit3 { \
  11926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11927. _ezchip_macro_read_value_ &= ~(0xFF); \
  11928. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  11929. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11930. }
  11931. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit4 { \
  11932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11933. _ezchip_macro_read_value_ &= ~(0xFF); \
  11934. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  11935. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11936. }
  11937. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit5 { \
  11938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11939. _ezchip_macro_read_value_ &= ~(0xFF); \
  11940. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  11941. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11942. }
  11943. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit6 { \
  11944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11945. _ezchip_macro_read_value_ &= ~(0xFF); \
  11946. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  11947. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11948. }
  11949. #define SET_GPIO_7_dout_sdio0_pad_cdata_oe_bit7 { \
  11950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11951. _ezchip_macro_read_value_ &= ~(0xFF); \
  11952. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  11953. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11954. }
  11955. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit0 { \
  11956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11957. _ezchip_macro_read_value_ &= ~(0xFF); \
  11958. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  11959. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11960. }
  11961. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit1 { \
  11962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11963. _ezchip_macro_read_value_ &= ~(0xFF); \
  11964. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  11965. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11966. }
  11967. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit2 { \
  11968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11969. _ezchip_macro_read_value_ &= ~(0xFF); \
  11970. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  11971. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11972. }
  11973. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit3 { \
  11974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11975. _ezchip_macro_read_value_ &= ~(0xFF); \
  11976. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  11977. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11978. }
  11979. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit4 { \
  11980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11981. _ezchip_macro_read_value_ &= ~(0xFF); \
  11982. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  11983. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11984. }
  11985. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit5 { \
  11986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11987. _ezchip_macro_read_value_ &= ~(0xFF); \
  11988. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  11989. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11990. }
  11991. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit6 { \
  11992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11993. _ezchip_macro_read_value_ &= ~(0xFF); \
  11994. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  11995. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  11996. }
  11997. #define SET_GPIO_7_dout_sdio0_pad_cdata_out_bit7 { \
  11998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  11999. _ezchip_macro_read_value_ &= ~(0xFF); \
  12000. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  12001. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12002. }
  12003. #define SET_GPIO_7_dout_sdio0_pad_rst_n { \
  12004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12005. _ezchip_macro_read_value_ &= ~(0xFF); \
  12006. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  12007. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12008. }
  12009. #define SET_GPIO_7_dout_sdio1_pad_card_power_en { \
  12010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12011. _ezchip_macro_read_value_ &= ~(0xFF); \
  12012. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  12013. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12014. }
  12015. #define SET_GPIO_7_dout_sdio1_pad_cclk_out { \
  12016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12017. _ezchip_macro_read_value_ &= ~(0xFF); \
  12018. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  12019. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12020. }
  12021. #define SET_GPIO_7_dout_sdio1_pad_ccmd_oe { \
  12022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12023. _ezchip_macro_read_value_ &= ~(0xFF); \
  12024. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  12025. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12026. }
  12027. #define SET_GPIO_7_dout_sdio1_pad_ccmd_out { \
  12028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12029. _ezchip_macro_read_value_ &= ~(0xFF); \
  12030. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  12031. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12032. }
  12033. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit0 { \
  12034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12035. _ezchip_macro_read_value_ &= ~(0xFF); \
  12036. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  12037. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12038. }
  12039. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit1 { \
  12040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12041. _ezchip_macro_read_value_ &= ~(0xFF); \
  12042. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  12043. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12044. }
  12045. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit2 { \
  12046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12047. _ezchip_macro_read_value_ &= ~(0xFF); \
  12048. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  12049. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12050. }
  12051. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit3 { \
  12052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12053. _ezchip_macro_read_value_ &= ~(0xFF); \
  12054. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  12055. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12056. }
  12057. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit4 { \
  12058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12059. _ezchip_macro_read_value_ &= ~(0xFF); \
  12060. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  12061. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12062. }
  12063. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit5 { \
  12064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12065. _ezchip_macro_read_value_ &= ~(0xFF); \
  12066. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  12067. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12068. }
  12069. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit6 { \
  12070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12071. _ezchip_macro_read_value_ &= ~(0xFF); \
  12072. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  12073. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12074. }
  12075. #define SET_GPIO_7_dout_sdio1_pad_cdata_oe_bit7 { \
  12076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12077. _ezchip_macro_read_value_ &= ~(0xFF); \
  12078. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  12079. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12080. }
  12081. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit0 { \
  12082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12083. _ezchip_macro_read_value_ &= ~(0xFF); \
  12084. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  12085. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12086. }
  12087. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit1 { \
  12088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12089. _ezchip_macro_read_value_ &= ~(0xFF); \
  12090. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  12091. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12092. }
  12093. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit2 { \
  12094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12095. _ezchip_macro_read_value_ &= ~(0xFF); \
  12096. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  12097. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12098. }
  12099. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit3 { \
  12100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12101. _ezchip_macro_read_value_ &= ~(0xFF); \
  12102. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  12103. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12104. }
  12105. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit4 { \
  12106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12107. _ezchip_macro_read_value_ &= ~(0xFF); \
  12108. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  12109. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12110. }
  12111. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit5 { \
  12112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12113. _ezchip_macro_read_value_ &= ~(0xFF); \
  12114. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  12115. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12116. }
  12117. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit6 { \
  12118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12119. _ezchip_macro_read_value_ &= ~(0xFF); \
  12120. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  12121. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12122. }
  12123. #define SET_GPIO_7_dout_sdio1_pad_cdata_out_bit7 { \
  12124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12125. _ezchip_macro_read_value_ &= ~(0xFF); \
  12126. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  12127. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12128. }
  12129. #define SET_GPIO_7_dout_sdio1_pad_rst_n { \
  12130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12131. _ezchip_macro_read_value_ &= ~(0xFF); \
  12132. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  12133. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12134. }
  12135. #define SET_GPIO_7_dout_spdif_tx_sdout { \
  12136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12137. _ezchip_macro_read_value_ &= ~(0xFF); \
  12138. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  12139. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12140. }
  12141. #define SET_GPIO_7_dout_spdif_tx_sdout_oen { \
  12142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12143. _ezchip_macro_read_value_ &= ~(0xFF); \
  12144. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  12145. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12146. }
  12147. #define SET_GPIO_7_dout_spi0_pad_oe_n { \
  12148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12149. _ezchip_macro_read_value_ &= ~(0xFF); \
  12150. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  12151. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12152. }
  12153. #define SET_GPIO_7_dout_spi0_pad_sck_out { \
  12154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12155. _ezchip_macro_read_value_ &= ~(0xFF); \
  12156. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  12157. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12158. }
  12159. #define SET_GPIO_7_dout_spi0_pad_ss_0_n { \
  12160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12161. _ezchip_macro_read_value_ &= ~(0xFF); \
  12162. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  12163. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12164. }
  12165. #define SET_GPIO_7_dout_spi0_pad_ss_1_n { \
  12166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12167. _ezchip_macro_read_value_ &= ~(0xFF); \
  12168. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  12169. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12170. }
  12171. #define SET_GPIO_7_dout_spi0_pad_txd { \
  12172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12173. _ezchip_macro_read_value_ &= ~(0xFF); \
  12174. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  12175. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12176. }
  12177. #define SET_GPIO_7_dout_spi1_pad_oe_n { \
  12178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12179. _ezchip_macro_read_value_ &= ~(0xFF); \
  12180. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  12181. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12182. }
  12183. #define SET_GPIO_7_dout_spi1_pad_sck_out { \
  12184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12185. _ezchip_macro_read_value_ &= ~(0xFF); \
  12186. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  12187. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12188. }
  12189. #define SET_GPIO_7_dout_spi1_pad_ss_0_n { \
  12190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12191. _ezchip_macro_read_value_ &= ~(0xFF); \
  12192. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  12193. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12194. }
  12195. #define SET_GPIO_7_dout_spi1_pad_ss_1_n { \
  12196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12197. _ezchip_macro_read_value_ &= ~(0xFF); \
  12198. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  12199. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12200. }
  12201. #define SET_GPIO_7_dout_spi1_pad_txd { \
  12202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12203. _ezchip_macro_read_value_ &= ~(0xFF); \
  12204. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  12205. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12206. }
  12207. #define SET_GPIO_7_dout_spi2_pad_oe_n { \
  12208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12209. _ezchip_macro_read_value_ &= ~(0xFF); \
  12210. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  12211. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12212. }
  12213. #define SET_GPIO_7_dout_spi2_pad_sck_out { \
  12214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12215. _ezchip_macro_read_value_ &= ~(0xFF); \
  12216. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  12217. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12218. }
  12219. #define SET_GPIO_7_dout_spi2_pad_ss_0_n { \
  12220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12221. _ezchip_macro_read_value_ &= ~(0xFF); \
  12222. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  12223. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12224. }
  12225. #define SET_GPIO_7_dout_spi2_pad_ss_1_n { \
  12226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12227. _ezchip_macro_read_value_ &= ~(0xFF); \
  12228. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  12229. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12230. }
  12231. #define SET_GPIO_7_dout_spi2_pad_txd { \
  12232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12233. _ezchip_macro_read_value_ &= ~(0xFF); \
  12234. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  12235. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12236. }
  12237. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit0 { \
  12238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12239. _ezchip_macro_read_value_ &= ~(0xFF); \
  12240. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  12241. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12242. }
  12243. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit1 { \
  12244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12245. _ezchip_macro_read_value_ &= ~(0xFF); \
  12246. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  12247. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12248. }
  12249. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit2 { \
  12250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12251. _ezchip_macro_read_value_ &= ~(0xFF); \
  12252. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  12253. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12254. }
  12255. #define SET_GPIO_7_dout_spi2ahb_pad_oe_n_bit3 { \
  12256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12257. _ezchip_macro_read_value_ &= ~(0xFF); \
  12258. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  12259. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12260. }
  12261. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit0 { \
  12262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12263. _ezchip_macro_read_value_ &= ~(0xFF); \
  12264. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  12265. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12266. }
  12267. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit1 { \
  12268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12269. _ezchip_macro_read_value_ &= ~(0xFF); \
  12270. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  12271. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12272. }
  12273. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit2 { \
  12274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12275. _ezchip_macro_read_value_ &= ~(0xFF); \
  12276. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  12277. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12278. }
  12279. #define SET_GPIO_7_dout_spi2ahb_pad_txd_bit3 { \
  12280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12281. _ezchip_macro_read_value_ &= ~(0xFF); \
  12282. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  12283. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12284. }
  12285. #define SET_GPIO_7_dout_spi3_pad_oe_n { \
  12286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12287. _ezchip_macro_read_value_ &= ~(0xFF); \
  12288. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  12289. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12290. }
  12291. #define SET_GPIO_7_dout_spi3_pad_sck_out { \
  12292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12293. _ezchip_macro_read_value_ &= ~(0xFF); \
  12294. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  12295. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12296. }
  12297. #define SET_GPIO_7_dout_spi3_pad_ss_0_n { \
  12298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12299. _ezchip_macro_read_value_ &= ~(0xFF); \
  12300. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  12301. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12302. }
  12303. #define SET_GPIO_7_dout_spi3_pad_ss_1_n { \
  12304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12305. _ezchip_macro_read_value_ &= ~(0xFF); \
  12306. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  12307. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12308. }
  12309. #define SET_GPIO_7_dout_spi3_pad_txd { \
  12310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12311. _ezchip_macro_read_value_ &= ~(0xFF); \
  12312. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  12313. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12314. }
  12315. #define SET_GPIO_7_dout_uart0_pad_dtrn { \
  12316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12317. _ezchip_macro_read_value_ &= ~(0xFF); \
  12318. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  12319. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12320. }
  12321. #define SET_GPIO_7_dout_uart0_pad_rtsn { \
  12322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12323. _ezchip_macro_read_value_ &= ~(0xFF); \
  12324. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  12325. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12326. }
  12327. #define SET_GPIO_7_dout_uart0_pad_sout { \
  12328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12329. _ezchip_macro_read_value_ &= ~(0xFF); \
  12330. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  12331. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12332. }
  12333. #define SET_GPIO_7_dout_uart1_pad_sout { \
  12334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12335. _ezchip_macro_read_value_ &= ~(0xFF); \
  12336. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  12337. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12338. }
  12339. #define SET_GPIO_7_dout_uart2_pad_dtr_n { \
  12340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12341. _ezchip_macro_read_value_ &= ~(0xFF); \
  12342. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  12343. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12344. }
  12345. #define SET_GPIO_7_dout_uart2_pad_rts_n { \
  12346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12347. _ezchip_macro_read_value_ &= ~(0xFF); \
  12348. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  12349. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12350. }
  12351. #define SET_GPIO_7_dout_uart2_pad_sout { \
  12352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12353. _ezchip_macro_read_value_ &= ~(0xFF); \
  12354. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  12355. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12356. }
  12357. #define SET_GPIO_7_dout_uart3_pad_sout { \
  12358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12359. _ezchip_macro_read_value_ &= ~(0xFF); \
  12360. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  12361. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12362. }
  12363. #define SET_GPIO_7_dout_usb_drv_bus { \
  12364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_dout_REG_ADDR); \
  12365. _ezchip_macro_read_value_ &= ~(0xFF); \
  12366. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  12367. MA_OUTW(gpio_7_dout_REG_ADDR,_ezchip_macro_read_value_); \
  12368. }
  12369. #define SET_GPIO_7_doen_reverse_(en) { \
  12370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12371. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  12372. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  12373. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12374. }
  12375. #define SET_GPIO_7_doen_LOW { \
  12376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12377. _ezchip_macro_read_value_ &= ~(0xFF); \
  12378. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  12379. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12380. }
  12381. #define SET_GPIO_7_doen_HIGH { \
  12382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12383. _ezchip_macro_read_value_ &= ~(0xFF); \
  12384. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  12385. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12386. }
  12387. #define SET_GPIO_7_doen_clk_gmac_tophyref { \
  12388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12389. _ezchip_macro_read_value_ &= ~(0xFF); \
  12390. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  12391. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12392. }
  12393. #define SET_GPIO_7_doen_cpu_jtag_tdo { \
  12394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12395. _ezchip_macro_read_value_ &= ~(0xFF); \
  12396. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  12397. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12398. }
  12399. #define SET_GPIO_7_doen_cpu_jtag_tdo_oen { \
  12400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12401. _ezchip_macro_read_value_ &= ~(0xFF); \
  12402. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  12403. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12404. }
  12405. #define SET_GPIO_7_doen_dmic_clk_out { \
  12406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12407. _ezchip_macro_read_value_ &= ~(0xFF); \
  12408. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  12409. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12410. }
  12411. #define SET_GPIO_7_doen_dsp_JTDOEn_pad { \
  12412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12413. _ezchip_macro_read_value_ &= ~(0xFF); \
  12414. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  12415. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12416. }
  12417. #define SET_GPIO_7_doen_dsp_JTDO_pad { \
  12418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12419. _ezchip_macro_read_value_ &= ~(0xFF); \
  12420. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  12421. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12422. }
  12423. #define SET_GPIO_7_doen_i2c0_pad_sck_oe { \
  12424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12425. _ezchip_macro_read_value_ &= ~(0xFF); \
  12426. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  12427. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12428. }
  12429. #define SET_GPIO_7_doen_i2c0_pad_sda_oe { \
  12430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12431. _ezchip_macro_read_value_ &= ~(0xFF); \
  12432. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  12433. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12434. }
  12435. #define SET_GPIO_7_doen_i2c1_pad_sck_oe { \
  12436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12437. _ezchip_macro_read_value_ &= ~(0xFF); \
  12438. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  12439. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12440. }
  12441. #define SET_GPIO_7_doen_i2c1_pad_sda_oe { \
  12442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12443. _ezchip_macro_read_value_ &= ~(0xFF); \
  12444. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  12445. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12446. }
  12447. #define SET_GPIO_7_doen_i2c2_pad_sck_oe { \
  12448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12449. _ezchip_macro_read_value_ &= ~(0xFF); \
  12450. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  12451. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12452. }
  12453. #define SET_GPIO_7_doen_i2c2_pad_sda_oe { \
  12454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12455. _ezchip_macro_read_value_ &= ~(0xFF); \
  12456. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  12457. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12458. }
  12459. #define SET_GPIO_7_doen_i2c3_pad_sck_oe { \
  12460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12461. _ezchip_macro_read_value_ &= ~(0xFF); \
  12462. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  12463. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12464. }
  12465. #define SET_GPIO_7_doen_i2c3_pad_sda_oe { \
  12466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12467. _ezchip_macro_read_value_ &= ~(0xFF); \
  12468. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  12469. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12470. }
  12471. #define SET_GPIO_7_doen_i2srx_bclk_out { \
  12472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12473. _ezchip_macro_read_value_ &= ~(0xFF); \
  12474. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  12475. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12476. }
  12477. #define SET_GPIO_7_doen_i2srx_bclk_out_oen { \
  12478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12479. _ezchip_macro_read_value_ &= ~(0xFF); \
  12480. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  12481. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12482. }
  12483. #define SET_GPIO_7_doen_i2srx_lrck_out { \
  12484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12485. _ezchip_macro_read_value_ &= ~(0xFF); \
  12486. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  12487. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12488. }
  12489. #define SET_GPIO_7_doen_i2srx_lrck_out_oen { \
  12490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12491. _ezchip_macro_read_value_ &= ~(0xFF); \
  12492. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  12493. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12494. }
  12495. #define SET_GPIO_7_doen_i2srx_mclk_out { \
  12496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12497. _ezchip_macro_read_value_ &= ~(0xFF); \
  12498. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  12499. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12500. }
  12501. #define SET_GPIO_7_doen_i2stx_bclk_out { \
  12502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12503. _ezchip_macro_read_value_ &= ~(0xFF); \
  12504. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  12505. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12506. }
  12507. #define SET_GPIO_7_doen_i2stx_bclk_out_oen { \
  12508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12509. _ezchip_macro_read_value_ &= ~(0xFF); \
  12510. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  12511. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12512. }
  12513. #define SET_GPIO_7_doen_i2stx_lrck_out { \
  12514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12515. _ezchip_macro_read_value_ &= ~(0xFF); \
  12516. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  12517. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12518. }
  12519. #define SET_GPIO_7_doen_i2stx_lrckout_oen { \
  12520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12521. _ezchip_macro_read_value_ &= ~(0xFF); \
  12522. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  12523. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12524. }
  12525. #define SET_GPIO_7_doen_i2stx_mclk_out { \
  12526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12527. _ezchip_macro_read_value_ &= ~(0xFF); \
  12528. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  12529. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12530. }
  12531. #define SET_GPIO_7_doen_i2stx_sdout0 { \
  12532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12533. _ezchip_macro_read_value_ &= ~(0xFF); \
  12534. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  12535. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12536. }
  12537. #define SET_GPIO_7_doen_i2stx_sdout1 { \
  12538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12539. _ezchip_macro_read_value_ &= ~(0xFF); \
  12540. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  12541. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12542. }
  12543. #define SET_GPIO_7_doen_lcd_pad_csm_n { \
  12544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12545. _ezchip_macro_read_value_ &= ~(0xFF); \
  12546. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  12547. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12548. }
  12549. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit0 { \
  12550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12551. _ezchip_macro_read_value_ &= ~(0xFF); \
  12552. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  12553. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12554. }
  12555. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit1 { \
  12556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12557. _ezchip_macro_read_value_ &= ~(0xFF); \
  12558. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  12559. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12560. }
  12561. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit2 { \
  12562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12563. _ezchip_macro_read_value_ &= ~(0xFF); \
  12564. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  12565. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12566. }
  12567. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit3 { \
  12568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12569. _ezchip_macro_read_value_ &= ~(0xFF); \
  12570. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  12571. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12572. }
  12573. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit4 { \
  12574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12575. _ezchip_macro_read_value_ &= ~(0xFF); \
  12576. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  12577. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12578. }
  12579. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit5 { \
  12580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12581. _ezchip_macro_read_value_ &= ~(0xFF); \
  12582. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  12583. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12584. }
  12585. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit6 { \
  12586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12587. _ezchip_macro_read_value_ &= ~(0xFF); \
  12588. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  12589. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12590. }
  12591. #define SET_GPIO_7_doen_pwm_pad_oe_n_bit7 { \
  12592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12593. _ezchip_macro_read_value_ &= ~(0xFF); \
  12594. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  12595. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12596. }
  12597. #define SET_GPIO_7_doen_pwm_pad_out_bit0 { \
  12598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12599. _ezchip_macro_read_value_ &= ~(0xFF); \
  12600. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  12601. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12602. }
  12603. #define SET_GPIO_7_doen_pwm_pad_out_bit1 { \
  12604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12605. _ezchip_macro_read_value_ &= ~(0xFF); \
  12606. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  12607. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12608. }
  12609. #define SET_GPIO_7_doen_pwm_pad_out_bit2 { \
  12610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12611. _ezchip_macro_read_value_ &= ~(0xFF); \
  12612. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  12613. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12614. }
  12615. #define SET_GPIO_7_doen_pwm_pad_out_bit3 { \
  12616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12617. _ezchip_macro_read_value_ &= ~(0xFF); \
  12618. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  12619. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12620. }
  12621. #define SET_GPIO_7_doen_pwm_pad_out_bit4 { \
  12622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12623. _ezchip_macro_read_value_ &= ~(0xFF); \
  12624. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  12625. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12626. }
  12627. #define SET_GPIO_7_doen_pwm_pad_out_bit5 { \
  12628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12629. _ezchip_macro_read_value_ &= ~(0xFF); \
  12630. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  12631. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12632. }
  12633. #define SET_GPIO_7_doen_pwm_pad_out_bit6 { \
  12634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12635. _ezchip_macro_read_value_ &= ~(0xFF); \
  12636. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  12637. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12638. }
  12639. #define SET_GPIO_7_doen_pwm_pad_out_bit7 { \
  12640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12641. _ezchip_macro_read_value_ &= ~(0xFF); \
  12642. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  12643. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12644. }
  12645. #define SET_GPIO_7_doen_pwmdac_left_out { \
  12646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12647. _ezchip_macro_read_value_ &= ~(0xFF); \
  12648. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  12649. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12650. }
  12651. #define SET_GPIO_7_doen_pwmdac_right_out { \
  12652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12653. _ezchip_macro_read_value_ &= ~(0xFF); \
  12654. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  12655. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12656. }
  12657. #define SET_GPIO_7_doen_qspi_csn1_out { \
  12658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12659. _ezchip_macro_read_value_ &= ~(0xFF); \
  12660. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  12661. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12662. }
  12663. #define SET_GPIO_7_doen_qspi_csn2_out { \
  12664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12665. _ezchip_macro_read_value_ &= ~(0xFF); \
  12666. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  12667. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12668. }
  12669. #define SET_GPIO_7_doen_qspi_csn3_out { \
  12670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12671. _ezchip_macro_read_value_ &= ~(0xFF); \
  12672. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  12673. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12674. }
  12675. #define SET_GPIO_7_doen_register23_SCFG_cmsensor_rst0 { \
  12676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12677. _ezchip_macro_read_value_ &= ~(0xFF); \
  12678. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  12679. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12680. }
  12681. #define SET_GPIO_7_doen_register23_SCFG_cmsensor_rst1 { \
  12682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12683. _ezchip_macro_read_value_ &= ~(0xFF); \
  12684. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  12685. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12686. }
  12687. #define SET_GPIO_7_doen_register32_SCFG_gmac_phy_rstn { \
  12688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12689. _ezchip_macro_read_value_ &= ~(0xFF); \
  12690. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  12691. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12692. }
  12693. #define SET_GPIO_7_doen_sdio0_pad_card_power_en { \
  12694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12695. _ezchip_macro_read_value_ &= ~(0xFF); \
  12696. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  12697. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12698. }
  12699. #define SET_GPIO_7_doen_sdio0_pad_cclk_out { \
  12700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12701. _ezchip_macro_read_value_ &= ~(0xFF); \
  12702. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  12703. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12704. }
  12705. #define SET_GPIO_7_doen_sdio0_pad_ccmd_oe { \
  12706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12707. _ezchip_macro_read_value_ &= ~(0xFF); \
  12708. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  12709. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12710. }
  12711. #define SET_GPIO_7_doen_sdio0_pad_ccmd_out { \
  12712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12713. _ezchip_macro_read_value_ &= ~(0xFF); \
  12714. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  12715. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12716. }
  12717. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit0 { \
  12718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12719. _ezchip_macro_read_value_ &= ~(0xFF); \
  12720. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  12721. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12722. }
  12723. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit1 { \
  12724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12725. _ezchip_macro_read_value_ &= ~(0xFF); \
  12726. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  12727. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12728. }
  12729. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit2 { \
  12730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12731. _ezchip_macro_read_value_ &= ~(0xFF); \
  12732. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  12733. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12734. }
  12735. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit3 { \
  12736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12737. _ezchip_macro_read_value_ &= ~(0xFF); \
  12738. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  12739. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12740. }
  12741. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit4 { \
  12742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12743. _ezchip_macro_read_value_ &= ~(0xFF); \
  12744. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  12745. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12746. }
  12747. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit5 { \
  12748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12749. _ezchip_macro_read_value_ &= ~(0xFF); \
  12750. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  12751. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12752. }
  12753. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit6 { \
  12754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12755. _ezchip_macro_read_value_ &= ~(0xFF); \
  12756. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  12757. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12758. }
  12759. #define SET_GPIO_7_doen_sdio0_pad_cdata_oe_bit7 { \
  12760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12761. _ezchip_macro_read_value_ &= ~(0xFF); \
  12762. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  12763. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12764. }
  12765. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit0 { \
  12766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12767. _ezchip_macro_read_value_ &= ~(0xFF); \
  12768. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  12769. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12770. }
  12771. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit1 { \
  12772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12773. _ezchip_macro_read_value_ &= ~(0xFF); \
  12774. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  12775. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12776. }
  12777. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit2 { \
  12778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12779. _ezchip_macro_read_value_ &= ~(0xFF); \
  12780. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  12781. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12782. }
  12783. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit3 { \
  12784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12785. _ezchip_macro_read_value_ &= ~(0xFF); \
  12786. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  12787. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12788. }
  12789. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit4 { \
  12790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12791. _ezchip_macro_read_value_ &= ~(0xFF); \
  12792. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  12793. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12794. }
  12795. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit5 { \
  12796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12797. _ezchip_macro_read_value_ &= ~(0xFF); \
  12798. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  12799. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12800. }
  12801. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit6 { \
  12802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12803. _ezchip_macro_read_value_ &= ~(0xFF); \
  12804. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  12805. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12806. }
  12807. #define SET_GPIO_7_doen_sdio0_pad_cdata_out_bit7 { \
  12808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12809. _ezchip_macro_read_value_ &= ~(0xFF); \
  12810. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  12811. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12812. }
  12813. #define SET_GPIO_7_doen_sdio0_pad_rst_n { \
  12814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12815. _ezchip_macro_read_value_ &= ~(0xFF); \
  12816. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  12817. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12818. }
  12819. #define SET_GPIO_7_doen_sdio1_pad_card_power_en { \
  12820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12821. _ezchip_macro_read_value_ &= ~(0xFF); \
  12822. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  12823. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12824. }
  12825. #define SET_GPIO_7_doen_sdio1_pad_cclk_out { \
  12826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12827. _ezchip_macro_read_value_ &= ~(0xFF); \
  12828. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  12829. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12830. }
  12831. #define SET_GPIO_7_doen_sdio1_pad_ccmd_oe { \
  12832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12833. _ezchip_macro_read_value_ &= ~(0xFF); \
  12834. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  12835. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12836. }
  12837. #define SET_GPIO_7_doen_sdio1_pad_ccmd_out { \
  12838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12839. _ezchip_macro_read_value_ &= ~(0xFF); \
  12840. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  12841. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12842. }
  12843. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit0 { \
  12844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12845. _ezchip_macro_read_value_ &= ~(0xFF); \
  12846. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  12847. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12848. }
  12849. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit1 { \
  12850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12851. _ezchip_macro_read_value_ &= ~(0xFF); \
  12852. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  12853. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12854. }
  12855. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit2 { \
  12856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12857. _ezchip_macro_read_value_ &= ~(0xFF); \
  12858. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  12859. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12860. }
  12861. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit3 { \
  12862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12863. _ezchip_macro_read_value_ &= ~(0xFF); \
  12864. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  12865. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12866. }
  12867. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit4 { \
  12868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12869. _ezchip_macro_read_value_ &= ~(0xFF); \
  12870. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  12871. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12872. }
  12873. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit5 { \
  12874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12875. _ezchip_macro_read_value_ &= ~(0xFF); \
  12876. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  12877. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12878. }
  12879. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit6 { \
  12880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12881. _ezchip_macro_read_value_ &= ~(0xFF); \
  12882. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  12883. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12884. }
  12885. #define SET_GPIO_7_doen_sdio1_pad_cdata_oe_bit7 { \
  12886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12887. _ezchip_macro_read_value_ &= ~(0xFF); \
  12888. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  12889. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12890. }
  12891. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit0 { \
  12892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12893. _ezchip_macro_read_value_ &= ~(0xFF); \
  12894. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  12895. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12896. }
  12897. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit1 { \
  12898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12899. _ezchip_macro_read_value_ &= ~(0xFF); \
  12900. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  12901. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12902. }
  12903. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit2 { \
  12904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12905. _ezchip_macro_read_value_ &= ~(0xFF); \
  12906. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  12907. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12908. }
  12909. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit3 { \
  12910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12911. _ezchip_macro_read_value_ &= ~(0xFF); \
  12912. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  12913. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12914. }
  12915. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit4 { \
  12916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12917. _ezchip_macro_read_value_ &= ~(0xFF); \
  12918. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  12919. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12920. }
  12921. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit5 { \
  12922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12923. _ezchip_macro_read_value_ &= ~(0xFF); \
  12924. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  12925. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12926. }
  12927. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit6 { \
  12928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12929. _ezchip_macro_read_value_ &= ~(0xFF); \
  12930. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  12931. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12932. }
  12933. #define SET_GPIO_7_doen_sdio1_pad_cdata_out_bit7 { \
  12934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12935. _ezchip_macro_read_value_ &= ~(0xFF); \
  12936. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  12937. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12938. }
  12939. #define SET_GPIO_7_doen_sdio1_pad_rst_n { \
  12940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12941. _ezchip_macro_read_value_ &= ~(0xFF); \
  12942. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  12943. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12944. }
  12945. #define SET_GPIO_7_doen_spdif_tx_sdout { \
  12946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12947. _ezchip_macro_read_value_ &= ~(0xFF); \
  12948. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  12949. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12950. }
  12951. #define SET_GPIO_7_doen_spdif_tx_sdout_oen { \
  12952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12953. _ezchip_macro_read_value_ &= ~(0xFF); \
  12954. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  12955. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12956. }
  12957. #define SET_GPIO_7_doen_spi0_pad_oe_n { \
  12958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12959. _ezchip_macro_read_value_ &= ~(0xFF); \
  12960. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  12961. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12962. }
  12963. #define SET_GPIO_7_doen_spi0_pad_sck_out { \
  12964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12965. _ezchip_macro_read_value_ &= ~(0xFF); \
  12966. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  12967. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12968. }
  12969. #define SET_GPIO_7_doen_spi0_pad_ss_0_n { \
  12970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12971. _ezchip_macro_read_value_ &= ~(0xFF); \
  12972. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  12973. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12974. }
  12975. #define SET_GPIO_7_doen_spi0_pad_ss_1_n { \
  12976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12977. _ezchip_macro_read_value_ &= ~(0xFF); \
  12978. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  12979. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12980. }
  12981. #define SET_GPIO_7_doen_spi0_pad_txd { \
  12982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12983. _ezchip_macro_read_value_ &= ~(0xFF); \
  12984. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  12985. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12986. }
  12987. #define SET_GPIO_7_doen_spi1_pad_oe_n { \
  12988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12989. _ezchip_macro_read_value_ &= ~(0xFF); \
  12990. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  12991. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12992. }
  12993. #define SET_GPIO_7_doen_spi1_pad_sck_out { \
  12994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  12995. _ezchip_macro_read_value_ &= ~(0xFF); \
  12996. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  12997. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  12998. }
  12999. #define SET_GPIO_7_doen_spi1_pad_ss_0_n { \
  13000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13001. _ezchip_macro_read_value_ &= ~(0xFF); \
  13002. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  13003. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13004. }
  13005. #define SET_GPIO_7_doen_spi1_pad_ss_1_n { \
  13006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13007. _ezchip_macro_read_value_ &= ~(0xFF); \
  13008. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  13009. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13010. }
  13011. #define SET_GPIO_7_doen_spi1_pad_txd { \
  13012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13013. _ezchip_macro_read_value_ &= ~(0xFF); \
  13014. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  13015. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13016. }
  13017. #define SET_GPIO_7_doen_spi2_pad_oe_n { \
  13018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13019. _ezchip_macro_read_value_ &= ~(0xFF); \
  13020. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  13021. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13022. }
  13023. #define SET_GPIO_7_doen_spi2_pad_sck_out { \
  13024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13025. _ezchip_macro_read_value_ &= ~(0xFF); \
  13026. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  13027. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13028. }
  13029. #define SET_GPIO_7_doen_spi2_pad_ss_0_n { \
  13030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13031. _ezchip_macro_read_value_ &= ~(0xFF); \
  13032. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  13033. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13034. }
  13035. #define SET_GPIO_7_doen_spi2_pad_ss_1_n { \
  13036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13037. _ezchip_macro_read_value_ &= ~(0xFF); \
  13038. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  13039. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13040. }
  13041. #define SET_GPIO_7_doen_spi2_pad_txd { \
  13042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13043. _ezchip_macro_read_value_ &= ~(0xFF); \
  13044. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  13045. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13046. }
  13047. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit0 { \
  13048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13049. _ezchip_macro_read_value_ &= ~(0xFF); \
  13050. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  13051. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13052. }
  13053. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit1 { \
  13054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13055. _ezchip_macro_read_value_ &= ~(0xFF); \
  13056. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  13057. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13058. }
  13059. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit2 { \
  13060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13061. _ezchip_macro_read_value_ &= ~(0xFF); \
  13062. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  13063. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13064. }
  13065. #define SET_GPIO_7_doen_spi2ahb_pad_oe_n_bit3 { \
  13066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13067. _ezchip_macro_read_value_ &= ~(0xFF); \
  13068. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  13069. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13070. }
  13071. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit0 { \
  13072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13073. _ezchip_macro_read_value_ &= ~(0xFF); \
  13074. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  13075. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13076. }
  13077. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit1 { \
  13078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13079. _ezchip_macro_read_value_ &= ~(0xFF); \
  13080. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  13081. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13082. }
  13083. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit2 { \
  13084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13085. _ezchip_macro_read_value_ &= ~(0xFF); \
  13086. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  13087. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13088. }
  13089. #define SET_GPIO_7_doen_spi2ahb_pad_txd_bit3 { \
  13090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13091. _ezchip_macro_read_value_ &= ~(0xFF); \
  13092. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  13093. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13094. }
  13095. #define SET_GPIO_7_doen_spi3_pad_oe_n { \
  13096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13097. _ezchip_macro_read_value_ &= ~(0xFF); \
  13098. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  13099. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13100. }
  13101. #define SET_GPIO_7_doen_spi3_pad_sck_out { \
  13102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13103. _ezchip_macro_read_value_ &= ~(0xFF); \
  13104. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  13105. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13106. }
  13107. #define SET_GPIO_7_doen_spi3_pad_ss_0_n { \
  13108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13109. _ezchip_macro_read_value_ &= ~(0xFF); \
  13110. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  13111. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13112. }
  13113. #define SET_GPIO_7_doen_spi3_pad_ss_1_n { \
  13114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13115. _ezchip_macro_read_value_ &= ~(0xFF); \
  13116. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  13117. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13118. }
  13119. #define SET_GPIO_7_doen_spi3_pad_txd { \
  13120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13121. _ezchip_macro_read_value_ &= ~(0xFF); \
  13122. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  13123. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13124. }
  13125. #define SET_GPIO_7_doen_uart0_pad_dtrn { \
  13126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13127. _ezchip_macro_read_value_ &= ~(0xFF); \
  13128. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  13129. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13130. }
  13131. #define SET_GPIO_7_doen_uart0_pad_rtsn { \
  13132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13133. _ezchip_macro_read_value_ &= ~(0xFF); \
  13134. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  13135. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13136. }
  13137. #define SET_GPIO_7_doen_uart0_pad_sout { \
  13138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13139. _ezchip_macro_read_value_ &= ~(0xFF); \
  13140. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  13141. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13142. }
  13143. #define SET_GPIO_7_doen_uart1_pad_sout { \
  13144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13145. _ezchip_macro_read_value_ &= ~(0xFF); \
  13146. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  13147. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13148. }
  13149. #define SET_GPIO_7_doen_uart2_pad_dtr_n { \
  13150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13151. _ezchip_macro_read_value_ &= ~(0xFF); \
  13152. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  13153. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13154. }
  13155. #define SET_GPIO_7_doen_uart2_pad_rts_n { \
  13156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13157. _ezchip_macro_read_value_ &= ~(0xFF); \
  13158. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  13159. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13160. }
  13161. #define SET_GPIO_7_doen_uart2_pad_sout { \
  13162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13163. _ezchip_macro_read_value_ &= ~(0xFF); \
  13164. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  13165. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13166. }
  13167. #define SET_GPIO_7_doen_uart3_pad_sout { \
  13168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13169. _ezchip_macro_read_value_ &= ~(0xFF); \
  13170. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  13171. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13172. }
  13173. #define SET_GPIO_7_doen_usb_drv_bus { \
  13174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_7_doen_REG_ADDR); \
  13175. _ezchip_macro_read_value_ &= ~(0xFF); \
  13176. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  13177. MA_OUTW(gpio_7_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13178. }
  13179. #define SET_GPIO_8_dout_reverse_(en) { \
  13180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13181. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  13182. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  13183. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13184. }
  13185. #define SET_GPIO_8_dout_LOW { \
  13186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13187. _ezchip_macro_read_value_ &= ~(0xFF); \
  13188. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  13189. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13190. }
  13191. #define SET_GPIO_8_dout_HIGH { \
  13192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13193. _ezchip_macro_read_value_ &= ~(0xFF); \
  13194. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  13195. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13196. }
  13197. #define SET_GPIO_8_dout_clk_gmac_tophyref { \
  13198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13199. _ezchip_macro_read_value_ &= ~(0xFF); \
  13200. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  13201. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13202. }
  13203. #define SET_GPIO_8_dout_cpu_jtag_tdo { \
  13204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13205. _ezchip_macro_read_value_ &= ~(0xFF); \
  13206. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  13207. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13208. }
  13209. #define SET_GPIO_8_dout_cpu_jtag_tdo_oen { \
  13210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13211. _ezchip_macro_read_value_ &= ~(0xFF); \
  13212. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  13213. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13214. }
  13215. #define SET_GPIO_8_dout_dmic_clk_out { \
  13216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13217. _ezchip_macro_read_value_ &= ~(0xFF); \
  13218. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  13219. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13220. }
  13221. #define SET_GPIO_8_dout_dsp_JTDOEn_pad { \
  13222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13223. _ezchip_macro_read_value_ &= ~(0xFF); \
  13224. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  13225. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13226. }
  13227. #define SET_GPIO_8_dout_dsp_JTDO_pad { \
  13228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13229. _ezchip_macro_read_value_ &= ~(0xFF); \
  13230. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  13231. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13232. }
  13233. #define SET_GPIO_8_dout_i2c0_pad_sck_oe { \
  13234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13235. _ezchip_macro_read_value_ &= ~(0xFF); \
  13236. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  13237. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13238. }
  13239. #define SET_GPIO_8_dout_i2c0_pad_sda_oe { \
  13240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13241. _ezchip_macro_read_value_ &= ~(0xFF); \
  13242. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  13243. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13244. }
  13245. #define SET_GPIO_8_dout_i2c1_pad_sck_oe { \
  13246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13247. _ezchip_macro_read_value_ &= ~(0xFF); \
  13248. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  13249. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13250. }
  13251. #define SET_GPIO_8_dout_i2c1_pad_sda_oe { \
  13252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13253. _ezchip_macro_read_value_ &= ~(0xFF); \
  13254. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  13255. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13256. }
  13257. #define SET_GPIO_8_dout_i2c2_pad_sck_oe { \
  13258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13259. _ezchip_macro_read_value_ &= ~(0xFF); \
  13260. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  13261. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13262. }
  13263. #define SET_GPIO_8_dout_i2c2_pad_sda_oe { \
  13264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13265. _ezchip_macro_read_value_ &= ~(0xFF); \
  13266. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  13267. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13268. }
  13269. #define SET_GPIO_8_dout_i2c3_pad_sck_oe { \
  13270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13271. _ezchip_macro_read_value_ &= ~(0xFF); \
  13272. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  13273. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13274. }
  13275. #define SET_GPIO_8_dout_i2c3_pad_sda_oe { \
  13276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13277. _ezchip_macro_read_value_ &= ~(0xFF); \
  13278. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  13279. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13280. }
  13281. #define SET_GPIO_8_dout_i2srx_bclk_out { \
  13282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13283. _ezchip_macro_read_value_ &= ~(0xFF); \
  13284. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  13285. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13286. }
  13287. #define SET_GPIO_8_dout_i2srx_bclk_out_oen { \
  13288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13289. _ezchip_macro_read_value_ &= ~(0xFF); \
  13290. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  13291. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13292. }
  13293. #define SET_GPIO_8_dout_i2srx_lrck_out { \
  13294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13295. _ezchip_macro_read_value_ &= ~(0xFF); \
  13296. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  13297. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13298. }
  13299. #define SET_GPIO_8_dout_i2srx_lrck_out_oen { \
  13300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13301. _ezchip_macro_read_value_ &= ~(0xFF); \
  13302. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  13303. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13304. }
  13305. #define SET_GPIO_8_dout_i2srx_mclk_out { \
  13306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13307. _ezchip_macro_read_value_ &= ~(0xFF); \
  13308. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  13309. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13310. }
  13311. #define SET_GPIO_8_dout_i2stx_bclk_out { \
  13312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13313. _ezchip_macro_read_value_ &= ~(0xFF); \
  13314. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  13315. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13316. }
  13317. #define SET_GPIO_8_dout_i2stx_bclk_out_oen { \
  13318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13319. _ezchip_macro_read_value_ &= ~(0xFF); \
  13320. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  13321. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13322. }
  13323. #define SET_GPIO_8_dout_i2stx_lrck_out { \
  13324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13325. _ezchip_macro_read_value_ &= ~(0xFF); \
  13326. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  13327. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13328. }
  13329. #define SET_GPIO_8_dout_i2stx_lrckout_oen { \
  13330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13331. _ezchip_macro_read_value_ &= ~(0xFF); \
  13332. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  13333. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13334. }
  13335. #define SET_GPIO_8_dout_i2stx_mclk_out { \
  13336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13337. _ezchip_macro_read_value_ &= ~(0xFF); \
  13338. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  13339. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13340. }
  13341. #define SET_GPIO_8_dout_i2stx_sdout0 { \
  13342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13343. _ezchip_macro_read_value_ &= ~(0xFF); \
  13344. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  13345. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13346. }
  13347. #define SET_GPIO_8_dout_i2stx_sdout1 { \
  13348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13349. _ezchip_macro_read_value_ &= ~(0xFF); \
  13350. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  13351. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13352. }
  13353. #define SET_GPIO_8_dout_lcd_pad_csm_n { \
  13354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13355. _ezchip_macro_read_value_ &= ~(0xFF); \
  13356. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  13357. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13358. }
  13359. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit0 { \
  13360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13361. _ezchip_macro_read_value_ &= ~(0xFF); \
  13362. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  13363. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13364. }
  13365. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit1 { \
  13366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13367. _ezchip_macro_read_value_ &= ~(0xFF); \
  13368. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  13369. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13370. }
  13371. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit2 { \
  13372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13373. _ezchip_macro_read_value_ &= ~(0xFF); \
  13374. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  13375. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13376. }
  13377. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit3 { \
  13378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13379. _ezchip_macro_read_value_ &= ~(0xFF); \
  13380. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  13381. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13382. }
  13383. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit4 { \
  13384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13385. _ezchip_macro_read_value_ &= ~(0xFF); \
  13386. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  13387. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13388. }
  13389. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit5 { \
  13390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13391. _ezchip_macro_read_value_ &= ~(0xFF); \
  13392. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  13393. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13394. }
  13395. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit6 { \
  13396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13397. _ezchip_macro_read_value_ &= ~(0xFF); \
  13398. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  13399. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13400. }
  13401. #define SET_GPIO_8_dout_pwm_pad_oe_n_bit7 { \
  13402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13403. _ezchip_macro_read_value_ &= ~(0xFF); \
  13404. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  13405. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13406. }
  13407. #define SET_GPIO_8_dout_pwm_pad_out_bit0 { \
  13408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13409. _ezchip_macro_read_value_ &= ~(0xFF); \
  13410. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  13411. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13412. }
  13413. #define SET_GPIO_8_dout_pwm_pad_out_bit1 { \
  13414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13415. _ezchip_macro_read_value_ &= ~(0xFF); \
  13416. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  13417. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13418. }
  13419. #define SET_GPIO_8_dout_pwm_pad_out_bit2 { \
  13420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13421. _ezchip_macro_read_value_ &= ~(0xFF); \
  13422. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  13423. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13424. }
  13425. #define SET_GPIO_8_dout_pwm_pad_out_bit3 { \
  13426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13427. _ezchip_macro_read_value_ &= ~(0xFF); \
  13428. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  13429. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13430. }
  13431. #define SET_GPIO_8_dout_pwm_pad_out_bit4 { \
  13432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13433. _ezchip_macro_read_value_ &= ~(0xFF); \
  13434. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  13435. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13436. }
  13437. #define SET_GPIO_8_dout_pwm_pad_out_bit5 { \
  13438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13439. _ezchip_macro_read_value_ &= ~(0xFF); \
  13440. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  13441. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13442. }
  13443. #define SET_GPIO_8_dout_pwm_pad_out_bit6 { \
  13444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13445. _ezchip_macro_read_value_ &= ~(0xFF); \
  13446. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  13447. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13448. }
  13449. #define SET_GPIO_8_dout_pwm_pad_out_bit7 { \
  13450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13451. _ezchip_macro_read_value_ &= ~(0xFF); \
  13452. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  13453. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13454. }
  13455. #define SET_GPIO_8_dout_pwmdac_left_out { \
  13456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13457. _ezchip_macro_read_value_ &= ~(0xFF); \
  13458. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  13459. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13460. }
  13461. #define SET_GPIO_8_dout_pwmdac_right_out { \
  13462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13463. _ezchip_macro_read_value_ &= ~(0xFF); \
  13464. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  13465. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13466. }
  13467. #define SET_GPIO_8_dout_qspi_csn1_out { \
  13468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13469. _ezchip_macro_read_value_ &= ~(0xFF); \
  13470. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  13471. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13472. }
  13473. #define SET_GPIO_8_dout_qspi_csn2_out { \
  13474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13475. _ezchip_macro_read_value_ &= ~(0xFF); \
  13476. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  13477. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13478. }
  13479. #define SET_GPIO_8_dout_qspi_csn3_out { \
  13480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13481. _ezchip_macro_read_value_ &= ~(0xFF); \
  13482. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  13483. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13484. }
  13485. #define SET_GPIO_8_dout_register23_SCFG_cmsensor_rst0 { \
  13486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13487. _ezchip_macro_read_value_ &= ~(0xFF); \
  13488. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  13489. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13490. }
  13491. #define SET_GPIO_8_dout_register23_SCFG_cmsensor_rst1 { \
  13492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13493. _ezchip_macro_read_value_ &= ~(0xFF); \
  13494. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  13495. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13496. }
  13497. #define SET_GPIO_8_dout_register32_SCFG_gmac_phy_rstn { \
  13498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13499. _ezchip_macro_read_value_ &= ~(0xFF); \
  13500. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  13501. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13502. }
  13503. #define SET_GPIO_8_dout_sdio0_pad_card_power_en { \
  13504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13505. _ezchip_macro_read_value_ &= ~(0xFF); \
  13506. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  13507. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13508. }
  13509. #define SET_GPIO_8_dout_sdio0_pad_cclk_out { \
  13510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13511. _ezchip_macro_read_value_ &= ~(0xFF); \
  13512. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  13513. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13514. }
  13515. #define SET_GPIO_8_dout_sdio0_pad_ccmd_oe { \
  13516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13517. _ezchip_macro_read_value_ &= ~(0xFF); \
  13518. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  13519. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13520. }
  13521. #define SET_GPIO_8_dout_sdio0_pad_ccmd_out { \
  13522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13523. _ezchip_macro_read_value_ &= ~(0xFF); \
  13524. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  13525. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13526. }
  13527. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit0 { \
  13528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13529. _ezchip_macro_read_value_ &= ~(0xFF); \
  13530. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  13531. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13532. }
  13533. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit1 { \
  13534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13535. _ezchip_macro_read_value_ &= ~(0xFF); \
  13536. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  13537. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13538. }
  13539. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit2 { \
  13540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13541. _ezchip_macro_read_value_ &= ~(0xFF); \
  13542. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  13543. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13544. }
  13545. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit3 { \
  13546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13547. _ezchip_macro_read_value_ &= ~(0xFF); \
  13548. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  13549. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13550. }
  13551. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit4 { \
  13552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13553. _ezchip_macro_read_value_ &= ~(0xFF); \
  13554. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  13555. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13556. }
  13557. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit5 { \
  13558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13559. _ezchip_macro_read_value_ &= ~(0xFF); \
  13560. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  13561. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13562. }
  13563. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit6 { \
  13564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13565. _ezchip_macro_read_value_ &= ~(0xFF); \
  13566. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  13567. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13568. }
  13569. #define SET_GPIO_8_dout_sdio0_pad_cdata_oe_bit7 { \
  13570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13571. _ezchip_macro_read_value_ &= ~(0xFF); \
  13572. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  13573. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13574. }
  13575. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit0 { \
  13576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13577. _ezchip_macro_read_value_ &= ~(0xFF); \
  13578. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  13579. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13580. }
  13581. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit1 { \
  13582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13583. _ezchip_macro_read_value_ &= ~(0xFF); \
  13584. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  13585. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13586. }
  13587. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit2 { \
  13588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13589. _ezchip_macro_read_value_ &= ~(0xFF); \
  13590. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  13591. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13592. }
  13593. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit3 { \
  13594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13595. _ezchip_macro_read_value_ &= ~(0xFF); \
  13596. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  13597. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13598. }
  13599. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit4 { \
  13600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13601. _ezchip_macro_read_value_ &= ~(0xFF); \
  13602. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  13603. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13604. }
  13605. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit5 { \
  13606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13607. _ezchip_macro_read_value_ &= ~(0xFF); \
  13608. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  13609. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13610. }
  13611. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit6 { \
  13612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13613. _ezchip_macro_read_value_ &= ~(0xFF); \
  13614. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  13615. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13616. }
  13617. #define SET_GPIO_8_dout_sdio0_pad_cdata_out_bit7 { \
  13618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13619. _ezchip_macro_read_value_ &= ~(0xFF); \
  13620. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  13621. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13622. }
  13623. #define SET_GPIO_8_dout_sdio0_pad_rst_n { \
  13624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13625. _ezchip_macro_read_value_ &= ~(0xFF); \
  13626. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  13627. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13628. }
  13629. #define SET_GPIO_8_dout_sdio1_pad_card_power_en { \
  13630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13631. _ezchip_macro_read_value_ &= ~(0xFF); \
  13632. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  13633. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13634. }
  13635. #define SET_GPIO_8_dout_sdio1_pad_cclk_out { \
  13636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13637. _ezchip_macro_read_value_ &= ~(0xFF); \
  13638. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  13639. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13640. }
  13641. #define SET_GPIO_8_dout_sdio1_pad_ccmd_oe { \
  13642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13643. _ezchip_macro_read_value_ &= ~(0xFF); \
  13644. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  13645. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13646. }
  13647. #define SET_GPIO_8_dout_sdio1_pad_ccmd_out { \
  13648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13649. _ezchip_macro_read_value_ &= ~(0xFF); \
  13650. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  13651. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13652. }
  13653. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit0 { \
  13654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13655. _ezchip_macro_read_value_ &= ~(0xFF); \
  13656. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  13657. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13658. }
  13659. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit1 { \
  13660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13661. _ezchip_macro_read_value_ &= ~(0xFF); \
  13662. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  13663. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13664. }
  13665. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit2 { \
  13666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13667. _ezchip_macro_read_value_ &= ~(0xFF); \
  13668. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  13669. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13670. }
  13671. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit3 { \
  13672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13673. _ezchip_macro_read_value_ &= ~(0xFF); \
  13674. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  13675. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13676. }
  13677. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit4 { \
  13678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13679. _ezchip_macro_read_value_ &= ~(0xFF); \
  13680. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  13681. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13682. }
  13683. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit5 { \
  13684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13685. _ezchip_macro_read_value_ &= ~(0xFF); \
  13686. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  13687. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13688. }
  13689. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit6 { \
  13690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13691. _ezchip_macro_read_value_ &= ~(0xFF); \
  13692. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  13693. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13694. }
  13695. #define SET_GPIO_8_dout_sdio1_pad_cdata_oe_bit7 { \
  13696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13697. _ezchip_macro_read_value_ &= ~(0xFF); \
  13698. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  13699. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13700. }
  13701. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit0 { \
  13702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13703. _ezchip_macro_read_value_ &= ~(0xFF); \
  13704. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  13705. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13706. }
  13707. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit1 { \
  13708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13709. _ezchip_macro_read_value_ &= ~(0xFF); \
  13710. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  13711. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13712. }
  13713. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit2 { \
  13714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13715. _ezchip_macro_read_value_ &= ~(0xFF); \
  13716. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  13717. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13718. }
  13719. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit3 { \
  13720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13721. _ezchip_macro_read_value_ &= ~(0xFF); \
  13722. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  13723. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13724. }
  13725. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit4 { \
  13726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13727. _ezchip_macro_read_value_ &= ~(0xFF); \
  13728. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  13729. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13730. }
  13731. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit5 { \
  13732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13733. _ezchip_macro_read_value_ &= ~(0xFF); \
  13734. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  13735. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13736. }
  13737. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit6 { \
  13738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13739. _ezchip_macro_read_value_ &= ~(0xFF); \
  13740. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  13741. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13742. }
  13743. #define SET_GPIO_8_dout_sdio1_pad_cdata_out_bit7 { \
  13744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13745. _ezchip_macro_read_value_ &= ~(0xFF); \
  13746. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  13747. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13748. }
  13749. #define SET_GPIO_8_dout_sdio1_pad_rst_n { \
  13750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13751. _ezchip_macro_read_value_ &= ~(0xFF); \
  13752. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  13753. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13754. }
  13755. #define SET_GPIO_8_dout_spdif_tx_sdout { \
  13756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13757. _ezchip_macro_read_value_ &= ~(0xFF); \
  13758. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  13759. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13760. }
  13761. #define SET_GPIO_8_dout_spdif_tx_sdout_oen { \
  13762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13763. _ezchip_macro_read_value_ &= ~(0xFF); \
  13764. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  13765. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13766. }
  13767. #define SET_GPIO_8_dout_spi0_pad_oe_n { \
  13768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13769. _ezchip_macro_read_value_ &= ~(0xFF); \
  13770. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  13771. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13772. }
  13773. #define SET_GPIO_8_dout_spi0_pad_sck_out { \
  13774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13775. _ezchip_macro_read_value_ &= ~(0xFF); \
  13776. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  13777. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13778. }
  13779. #define SET_GPIO_8_dout_spi0_pad_ss_0_n { \
  13780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13781. _ezchip_macro_read_value_ &= ~(0xFF); \
  13782. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  13783. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13784. }
  13785. #define SET_GPIO_8_dout_spi0_pad_ss_1_n { \
  13786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13787. _ezchip_macro_read_value_ &= ~(0xFF); \
  13788. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  13789. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13790. }
  13791. #define SET_GPIO_8_dout_spi0_pad_txd { \
  13792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13793. _ezchip_macro_read_value_ &= ~(0xFF); \
  13794. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  13795. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13796. }
  13797. #define SET_GPIO_8_dout_spi1_pad_oe_n { \
  13798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13799. _ezchip_macro_read_value_ &= ~(0xFF); \
  13800. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  13801. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13802. }
  13803. #define SET_GPIO_8_dout_spi1_pad_sck_out { \
  13804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13805. _ezchip_macro_read_value_ &= ~(0xFF); \
  13806. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  13807. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13808. }
  13809. #define SET_GPIO_8_dout_spi1_pad_ss_0_n { \
  13810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13811. _ezchip_macro_read_value_ &= ~(0xFF); \
  13812. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  13813. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13814. }
  13815. #define SET_GPIO_8_dout_spi1_pad_ss_1_n { \
  13816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13817. _ezchip_macro_read_value_ &= ~(0xFF); \
  13818. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  13819. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13820. }
  13821. #define SET_GPIO_8_dout_spi1_pad_txd { \
  13822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13823. _ezchip_macro_read_value_ &= ~(0xFF); \
  13824. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  13825. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13826. }
  13827. #define SET_GPIO_8_dout_spi2_pad_oe_n { \
  13828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13829. _ezchip_macro_read_value_ &= ~(0xFF); \
  13830. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  13831. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13832. }
  13833. #define SET_GPIO_8_dout_spi2_pad_sck_out { \
  13834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13835. _ezchip_macro_read_value_ &= ~(0xFF); \
  13836. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  13837. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13838. }
  13839. #define SET_GPIO_8_dout_spi2_pad_ss_0_n { \
  13840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13841. _ezchip_macro_read_value_ &= ~(0xFF); \
  13842. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  13843. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13844. }
  13845. #define SET_GPIO_8_dout_spi2_pad_ss_1_n { \
  13846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13847. _ezchip_macro_read_value_ &= ~(0xFF); \
  13848. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  13849. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13850. }
  13851. #define SET_GPIO_8_dout_spi2_pad_txd { \
  13852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13853. _ezchip_macro_read_value_ &= ~(0xFF); \
  13854. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  13855. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13856. }
  13857. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit0 { \
  13858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13859. _ezchip_macro_read_value_ &= ~(0xFF); \
  13860. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  13861. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13862. }
  13863. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit1 { \
  13864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13865. _ezchip_macro_read_value_ &= ~(0xFF); \
  13866. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  13867. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13868. }
  13869. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit2 { \
  13870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13871. _ezchip_macro_read_value_ &= ~(0xFF); \
  13872. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  13873. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13874. }
  13875. #define SET_GPIO_8_dout_spi2ahb_pad_oe_n_bit3 { \
  13876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13877. _ezchip_macro_read_value_ &= ~(0xFF); \
  13878. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  13879. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13880. }
  13881. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit0 { \
  13882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13883. _ezchip_macro_read_value_ &= ~(0xFF); \
  13884. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  13885. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13886. }
  13887. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit1 { \
  13888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13889. _ezchip_macro_read_value_ &= ~(0xFF); \
  13890. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  13891. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13892. }
  13893. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit2 { \
  13894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13895. _ezchip_macro_read_value_ &= ~(0xFF); \
  13896. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  13897. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13898. }
  13899. #define SET_GPIO_8_dout_spi2ahb_pad_txd_bit3 { \
  13900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13901. _ezchip_macro_read_value_ &= ~(0xFF); \
  13902. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  13903. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13904. }
  13905. #define SET_GPIO_8_dout_spi3_pad_oe_n { \
  13906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13907. _ezchip_macro_read_value_ &= ~(0xFF); \
  13908. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  13909. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13910. }
  13911. #define SET_GPIO_8_dout_spi3_pad_sck_out { \
  13912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13913. _ezchip_macro_read_value_ &= ~(0xFF); \
  13914. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  13915. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13916. }
  13917. #define SET_GPIO_8_dout_spi3_pad_ss_0_n { \
  13918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13919. _ezchip_macro_read_value_ &= ~(0xFF); \
  13920. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  13921. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13922. }
  13923. #define SET_GPIO_8_dout_spi3_pad_ss_1_n { \
  13924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13925. _ezchip_macro_read_value_ &= ~(0xFF); \
  13926. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  13927. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13928. }
  13929. #define SET_GPIO_8_dout_spi3_pad_txd { \
  13930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13931. _ezchip_macro_read_value_ &= ~(0xFF); \
  13932. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  13933. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13934. }
  13935. #define SET_GPIO_8_dout_uart0_pad_dtrn { \
  13936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13937. _ezchip_macro_read_value_ &= ~(0xFF); \
  13938. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  13939. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13940. }
  13941. #define SET_GPIO_8_dout_uart0_pad_rtsn { \
  13942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13943. _ezchip_macro_read_value_ &= ~(0xFF); \
  13944. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  13945. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13946. }
  13947. #define SET_GPIO_8_dout_uart0_pad_sout { \
  13948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13949. _ezchip_macro_read_value_ &= ~(0xFF); \
  13950. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  13951. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13952. }
  13953. #define SET_GPIO_8_dout_uart1_pad_sout { \
  13954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13955. _ezchip_macro_read_value_ &= ~(0xFF); \
  13956. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  13957. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13958. }
  13959. #define SET_GPIO_8_dout_uart2_pad_dtr_n { \
  13960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13961. _ezchip_macro_read_value_ &= ~(0xFF); \
  13962. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  13963. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13964. }
  13965. #define SET_GPIO_8_dout_uart2_pad_rts_n { \
  13966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13967. _ezchip_macro_read_value_ &= ~(0xFF); \
  13968. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  13969. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13970. }
  13971. #define SET_GPIO_8_dout_uart2_pad_sout { \
  13972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13973. _ezchip_macro_read_value_ &= ~(0xFF); \
  13974. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  13975. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13976. }
  13977. #define SET_GPIO_8_dout_uart3_pad_sout { \
  13978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13979. _ezchip_macro_read_value_ &= ~(0xFF); \
  13980. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  13981. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13982. }
  13983. #define SET_GPIO_8_dout_usb_drv_bus { \
  13984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_dout_REG_ADDR); \
  13985. _ezchip_macro_read_value_ &= ~(0xFF); \
  13986. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  13987. MA_OUTW(gpio_8_dout_REG_ADDR,_ezchip_macro_read_value_); \
  13988. }
  13989. #define SET_GPIO_8_doen_reverse_(en) { \
  13990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  13991. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  13992. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  13993. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  13994. }
  13995. #define SET_GPIO_8_doen_LOW { \
  13996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  13997. _ezchip_macro_read_value_ &= ~(0xFF); \
  13998. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  13999. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14000. }
  14001. #define SET_GPIO_8_doen_HIGH { \
  14002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14003. _ezchip_macro_read_value_ &= ~(0xFF); \
  14004. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  14005. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14006. }
  14007. #define SET_GPIO_8_doen_clk_gmac_tophyref { \
  14008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14009. _ezchip_macro_read_value_ &= ~(0xFF); \
  14010. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  14011. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14012. }
  14013. #define SET_GPIO_8_doen_cpu_jtag_tdo { \
  14014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14015. _ezchip_macro_read_value_ &= ~(0xFF); \
  14016. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  14017. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14018. }
  14019. #define SET_GPIO_8_doen_cpu_jtag_tdo_oen { \
  14020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14021. _ezchip_macro_read_value_ &= ~(0xFF); \
  14022. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  14023. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14024. }
  14025. #define SET_GPIO_8_doen_dmic_clk_out { \
  14026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14027. _ezchip_macro_read_value_ &= ~(0xFF); \
  14028. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  14029. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14030. }
  14031. #define SET_GPIO_8_doen_dsp_JTDOEn_pad { \
  14032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14033. _ezchip_macro_read_value_ &= ~(0xFF); \
  14034. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  14035. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14036. }
  14037. #define SET_GPIO_8_doen_dsp_JTDO_pad { \
  14038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14039. _ezchip_macro_read_value_ &= ~(0xFF); \
  14040. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  14041. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14042. }
  14043. #define SET_GPIO_8_doen_i2c0_pad_sck_oe { \
  14044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14045. _ezchip_macro_read_value_ &= ~(0xFF); \
  14046. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  14047. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14048. }
  14049. #define SET_GPIO_8_doen_i2c0_pad_sda_oe { \
  14050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14051. _ezchip_macro_read_value_ &= ~(0xFF); \
  14052. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  14053. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14054. }
  14055. #define SET_GPIO_8_doen_i2c1_pad_sck_oe { \
  14056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14057. _ezchip_macro_read_value_ &= ~(0xFF); \
  14058. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  14059. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14060. }
  14061. #define SET_GPIO_8_doen_i2c1_pad_sda_oe { \
  14062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14063. _ezchip_macro_read_value_ &= ~(0xFF); \
  14064. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  14065. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14066. }
  14067. #define SET_GPIO_8_doen_i2c2_pad_sck_oe { \
  14068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14069. _ezchip_macro_read_value_ &= ~(0xFF); \
  14070. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  14071. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14072. }
  14073. #define SET_GPIO_8_doen_i2c2_pad_sda_oe { \
  14074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14075. _ezchip_macro_read_value_ &= ~(0xFF); \
  14076. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  14077. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14078. }
  14079. #define SET_GPIO_8_doen_i2c3_pad_sck_oe { \
  14080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14081. _ezchip_macro_read_value_ &= ~(0xFF); \
  14082. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  14083. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14084. }
  14085. #define SET_GPIO_8_doen_i2c3_pad_sda_oe { \
  14086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14087. _ezchip_macro_read_value_ &= ~(0xFF); \
  14088. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  14089. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14090. }
  14091. #define SET_GPIO_8_doen_i2srx_bclk_out { \
  14092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14093. _ezchip_macro_read_value_ &= ~(0xFF); \
  14094. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  14095. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14096. }
  14097. #define SET_GPIO_8_doen_i2srx_bclk_out_oen { \
  14098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14099. _ezchip_macro_read_value_ &= ~(0xFF); \
  14100. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  14101. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14102. }
  14103. #define SET_GPIO_8_doen_i2srx_lrck_out { \
  14104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14105. _ezchip_macro_read_value_ &= ~(0xFF); \
  14106. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  14107. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14108. }
  14109. #define SET_GPIO_8_doen_i2srx_lrck_out_oen { \
  14110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14111. _ezchip_macro_read_value_ &= ~(0xFF); \
  14112. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  14113. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14114. }
  14115. #define SET_GPIO_8_doen_i2srx_mclk_out { \
  14116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14117. _ezchip_macro_read_value_ &= ~(0xFF); \
  14118. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  14119. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14120. }
  14121. #define SET_GPIO_8_doen_i2stx_bclk_out { \
  14122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14123. _ezchip_macro_read_value_ &= ~(0xFF); \
  14124. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  14125. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14126. }
  14127. #define SET_GPIO_8_doen_i2stx_bclk_out_oen { \
  14128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14129. _ezchip_macro_read_value_ &= ~(0xFF); \
  14130. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  14131. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14132. }
  14133. #define SET_GPIO_8_doen_i2stx_lrck_out { \
  14134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14135. _ezchip_macro_read_value_ &= ~(0xFF); \
  14136. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  14137. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14138. }
  14139. #define SET_GPIO_8_doen_i2stx_lrckout_oen { \
  14140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14141. _ezchip_macro_read_value_ &= ~(0xFF); \
  14142. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  14143. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14144. }
  14145. #define SET_GPIO_8_doen_i2stx_mclk_out { \
  14146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14147. _ezchip_macro_read_value_ &= ~(0xFF); \
  14148. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  14149. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14150. }
  14151. #define SET_GPIO_8_doen_i2stx_sdout0 { \
  14152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14153. _ezchip_macro_read_value_ &= ~(0xFF); \
  14154. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  14155. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14156. }
  14157. #define SET_GPIO_8_doen_i2stx_sdout1 { \
  14158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14159. _ezchip_macro_read_value_ &= ~(0xFF); \
  14160. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  14161. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14162. }
  14163. #define SET_GPIO_8_doen_lcd_pad_csm_n { \
  14164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14165. _ezchip_macro_read_value_ &= ~(0xFF); \
  14166. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  14167. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14168. }
  14169. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit0 { \
  14170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14171. _ezchip_macro_read_value_ &= ~(0xFF); \
  14172. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  14173. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14174. }
  14175. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit1 { \
  14176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14177. _ezchip_macro_read_value_ &= ~(0xFF); \
  14178. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  14179. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14180. }
  14181. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit2 { \
  14182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14183. _ezchip_macro_read_value_ &= ~(0xFF); \
  14184. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  14185. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14186. }
  14187. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit3 { \
  14188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14189. _ezchip_macro_read_value_ &= ~(0xFF); \
  14190. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  14191. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14192. }
  14193. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit4 { \
  14194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14195. _ezchip_macro_read_value_ &= ~(0xFF); \
  14196. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  14197. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14198. }
  14199. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit5 { \
  14200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14201. _ezchip_macro_read_value_ &= ~(0xFF); \
  14202. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  14203. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14204. }
  14205. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit6 { \
  14206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14207. _ezchip_macro_read_value_ &= ~(0xFF); \
  14208. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  14209. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14210. }
  14211. #define SET_GPIO_8_doen_pwm_pad_oe_n_bit7 { \
  14212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14213. _ezchip_macro_read_value_ &= ~(0xFF); \
  14214. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  14215. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14216. }
  14217. #define SET_GPIO_8_doen_pwm_pad_out_bit0 { \
  14218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14219. _ezchip_macro_read_value_ &= ~(0xFF); \
  14220. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  14221. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14222. }
  14223. #define SET_GPIO_8_doen_pwm_pad_out_bit1 { \
  14224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14225. _ezchip_macro_read_value_ &= ~(0xFF); \
  14226. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  14227. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14228. }
  14229. #define SET_GPIO_8_doen_pwm_pad_out_bit2 { \
  14230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14231. _ezchip_macro_read_value_ &= ~(0xFF); \
  14232. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  14233. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14234. }
  14235. #define SET_GPIO_8_doen_pwm_pad_out_bit3 { \
  14236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14237. _ezchip_macro_read_value_ &= ~(0xFF); \
  14238. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  14239. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14240. }
  14241. #define SET_GPIO_8_doen_pwm_pad_out_bit4 { \
  14242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14243. _ezchip_macro_read_value_ &= ~(0xFF); \
  14244. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  14245. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14246. }
  14247. #define SET_GPIO_8_doen_pwm_pad_out_bit5 { \
  14248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14249. _ezchip_macro_read_value_ &= ~(0xFF); \
  14250. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  14251. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14252. }
  14253. #define SET_GPIO_8_doen_pwm_pad_out_bit6 { \
  14254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14255. _ezchip_macro_read_value_ &= ~(0xFF); \
  14256. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  14257. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14258. }
  14259. #define SET_GPIO_8_doen_pwm_pad_out_bit7 { \
  14260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14261. _ezchip_macro_read_value_ &= ~(0xFF); \
  14262. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  14263. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14264. }
  14265. #define SET_GPIO_8_doen_pwmdac_left_out { \
  14266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14267. _ezchip_macro_read_value_ &= ~(0xFF); \
  14268. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  14269. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14270. }
  14271. #define SET_GPIO_8_doen_pwmdac_right_out { \
  14272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14273. _ezchip_macro_read_value_ &= ~(0xFF); \
  14274. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  14275. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14276. }
  14277. #define SET_GPIO_8_doen_qspi_csn1_out { \
  14278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14279. _ezchip_macro_read_value_ &= ~(0xFF); \
  14280. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  14281. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14282. }
  14283. #define SET_GPIO_8_doen_qspi_csn2_out { \
  14284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14285. _ezchip_macro_read_value_ &= ~(0xFF); \
  14286. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  14287. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14288. }
  14289. #define SET_GPIO_8_doen_qspi_csn3_out { \
  14290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14291. _ezchip_macro_read_value_ &= ~(0xFF); \
  14292. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  14293. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14294. }
  14295. #define SET_GPIO_8_doen_register23_SCFG_cmsensor_rst0 { \
  14296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14297. _ezchip_macro_read_value_ &= ~(0xFF); \
  14298. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  14299. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14300. }
  14301. #define SET_GPIO_8_doen_register23_SCFG_cmsensor_rst1 { \
  14302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14303. _ezchip_macro_read_value_ &= ~(0xFF); \
  14304. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  14305. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14306. }
  14307. #define SET_GPIO_8_doen_register32_SCFG_gmac_phy_rstn { \
  14308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14309. _ezchip_macro_read_value_ &= ~(0xFF); \
  14310. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  14311. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14312. }
  14313. #define SET_GPIO_8_doen_sdio0_pad_card_power_en { \
  14314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14315. _ezchip_macro_read_value_ &= ~(0xFF); \
  14316. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  14317. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14318. }
  14319. #define SET_GPIO_8_doen_sdio0_pad_cclk_out { \
  14320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14321. _ezchip_macro_read_value_ &= ~(0xFF); \
  14322. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  14323. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14324. }
  14325. #define SET_GPIO_8_doen_sdio0_pad_ccmd_oe { \
  14326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14327. _ezchip_macro_read_value_ &= ~(0xFF); \
  14328. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  14329. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14330. }
  14331. #define SET_GPIO_8_doen_sdio0_pad_ccmd_out { \
  14332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14333. _ezchip_macro_read_value_ &= ~(0xFF); \
  14334. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  14335. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14336. }
  14337. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit0 { \
  14338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14339. _ezchip_macro_read_value_ &= ~(0xFF); \
  14340. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  14341. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14342. }
  14343. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit1 { \
  14344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14345. _ezchip_macro_read_value_ &= ~(0xFF); \
  14346. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  14347. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14348. }
  14349. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit2 { \
  14350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14351. _ezchip_macro_read_value_ &= ~(0xFF); \
  14352. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  14353. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14354. }
  14355. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit3 { \
  14356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14357. _ezchip_macro_read_value_ &= ~(0xFF); \
  14358. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  14359. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14360. }
  14361. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit4 { \
  14362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14363. _ezchip_macro_read_value_ &= ~(0xFF); \
  14364. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  14365. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14366. }
  14367. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit5 { \
  14368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14369. _ezchip_macro_read_value_ &= ~(0xFF); \
  14370. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  14371. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14372. }
  14373. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit6 { \
  14374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14375. _ezchip_macro_read_value_ &= ~(0xFF); \
  14376. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  14377. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14378. }
  14379. #define SET_GPIO_8_doen_sdio0_pad_cdata_oe_bit7 { \
  14380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14381. _ezchip_macro_read_value_ &= ~(0xFF); \
  14382. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  14383. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14384. }
  14385. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit0 { \
  14386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14387. _ezchip_macro_read_value_ &= ~(0xFF); \
  14388. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  14389. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14390. }
  14391. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit1 { \
  14392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14393. _ezchip_macro_read_value_ &= ~(0xFF); \
  14394. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  14395. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14396. }
  14397. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit2 { \
  14398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14399. _ezchip_macro_read_value_ &= ~(0xFF); \
  14400. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  14401. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14402. }
  14403. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit3 { \
  14404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14405. _ezchip_macro_read_value_ &= ~(0xFF); \
  14406. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  14407. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14408. }
  14409. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit4 { \
  14410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14411. _ezchip_macro_read_value_ &= ~(0xFF); \
  14412. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  14413. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14414. }
  14415. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit5 { \
  14416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14417. _ezchip_macro_read_value_ &= ~(0xFF); \
  14418. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  14419. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14420. }
  14421. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit6 { \
  14422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14423. _ezchip_macro_read_value_ &= ~(0xFF); \
  14424. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  14425. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14426. }
  14427. #define SET_GPIO_8_doen_sdio0_pad_cdata_out_bit7 { \
  14428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14429. _ezchip_macro_read_value_ &= ~(0xFF); \
  14430. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  14431. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14432. }
  14433. #define SET_GPIO_8_doen_sdio0_pad_rst_n { \
  14434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14435. _ezchip_macro_read_value_ &= ~(0xFF); \
  14436. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  14437. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14438. }
  14439. #define SET_GPIO_8_doen_sdio1_pad_card_power_en { \
  14440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14441. _ezchip_macro_read_value_ &= ~(0xFF); \
  14442. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  14443. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14444. }
  14445. #define SET_GPIO_8_doen_sdio1_pad_cclk_out { \
  14446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14447. _ezchip_macro_read_value_ &= ~(0xFF); \
  14448. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  14449. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14450. }
  14451. #define SET_GPIO_8_doen_sdio1_pad_ccmd_oe { \
  14452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14453. _ezchip_macro_read_value_ &= ~(0xFF); \
  14454. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  14455. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14456. }
  14457. #define SET_GPIO_8_doen_sdio1_pad_ccmd_out { \
  14458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14459. _ezchip_macro_read_value_ &= ~(0xFF); \
  14460. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  14461. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14462. }
  14463. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit0 { \
  14464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14465. _ezchip_macro_read_value_ &= ~(0xFF); \
  14466. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  14467. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14468. }
  14469. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit1 { \
  14470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14471. _ezchip_macro_read_value_ &= ~(0xFF); \
  14472. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  14473. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14474. }
  14475. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit2 { \
  14476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14477. _ezchip_macro_read_value_ &= ~(0xFF); \
  14478. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  14479. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14480. }
  14481. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit3 { \
  14482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14483. _ezchip_macro_read_value_ &= ~(0xFF); \
  14484. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  14485. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14486. }
  14487. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit4 { \
  14488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14489. _ezchip_macro_read_value_ &= ~(0xFF); \
  14490. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  14491. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14492. }
  14493. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit5 { \
  14494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14495. _ezchip_macro_read_value_ &= ~(0xFF); \
  14496. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  14497. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14498. }
  14499. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit6 { \
  14500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14501. _ezchip_macro_read_value_ &= ~(0xFF); \
  14502. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  14503. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14504. }
  14505. #define SET_GPIO_8_doen_sdio1_pad_cdata_oe_bit7 { \
  14506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14507. _ezchip_macro_read_value_ &= ~(0xFF); \
  14508. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  14509. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14510. }
  14511. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit0 { \
  14512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14513. _ezchip_macro_read_value_ &= ~(0xFF); \
  14514. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  14515. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14516. }
  14517. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit1 { \
  14518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14519. _ezchip_macro_read_value_ &= ~(0xFF); \
  14520. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  14521. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14522. }
  14523. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit2 { \
  14524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14525. _ezchip_macro_read_value_ &= ~(0xFF); \
  14526. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  14527. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14528. }
  14529. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit3 { \
  14530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14531. _ezchip_macro_read_value_ &= ~(0xFF); \
  14532. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  14533. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14534. }
  14535. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit4 { \
  14536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14537. _ezchip_macro_read_value_ &= ~(0xFF); \
  14538. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  14539. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14540. }
  14541. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit5 { \
  14542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14543. _ezchip_macro_read_value_ &= ~(0xFF); \
  14544. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  14545. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14546. }
  14547. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit6 { \
  14548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14549. _ezchip_macro_read_value_ &= ~(0xFF); \
  14550. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  14551. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14552. }
  14553. #define SET_GPIO_8_doen_sdio1_pad_cdata_out_bit7 { \
  14554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14555. _ezchip_macro_read_value_ &= ~(0xFF); \
  14556. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  14557. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14558. }
  14559. #define SET_GPIO_8_doen_sdio1_pad_rst_n { \
  14560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14561. _ezchip_macro_read_value_ &= ~(0xFF); \
  14562. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  14563. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14564. }
  14565. #define SET_GPIO_8_doen_spdif_tx_sdout { \
  14566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14567. _ezchip_macro_read_value_ &= ~(0xFF); \
  14568. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  14569. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14570. }
  14571. #define SET_GPIO_8_doen_spdif_tx_sdout_oen { \
  14572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14573. _ezchip_macro_read_value_ &= ~(0xFF); \
  14574. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  14575. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14576. }
  14577. #define SET_GPIO_8_doen_spi0_pad_oe_n { \
  14578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14579. _ezchip_macro_read_value_ &= ~(0xFF); \
  14580. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  14581. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14582. }
  14583. #define SET_GPIO_8_doen_spi0_pad_sck_out { \
  14584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14585. _ezchip_macro_read_value_ &= ~(0xFF); \
  14586. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  14587. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14588. }
  14589. #define SET_GPIO_8_doen_spi0_pad_ss_0_n { \
  14590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14591. _ezchip_macro_read_value_ &= ~(0xFF); \
  14592. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  14593. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14594. }
  14595. #define SET_GPIO_8_doen_spi0_pad_ss_1_n { \
  14596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14597. _ezchip_macro_read_value_ &= ~(0xFF); \
  14598. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  14599. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14600. }
  14601. #define SET_GPIO_8_doen_spi0_pad_txd { \
  14602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14603. _ezchip_macro_read_value_ &= ~(0xFF); \
  14604. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  14605. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14606. }
  14607. #define SET_GPIO_8_doen_spi1_pad_oe_n { \
  14608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14609. _ezchip_macro_read_value_ &= ~(0xFF); \
  14610. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  14611. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14612. }
  14613. #define SET_GPIO_8_doen_spi1_pad_sck_out { \
  14614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14615. _ezchip_macro_read_value_ &= ~(0xFF); \
  14616. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  14617. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14618. }
  14619. #define SET_GPIO_8_doen_spi1_pad_ss_0_n { \
  14620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14621. _ezchip_macro_read_value_ &= ~(0xFF); \
  14622. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  14623. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14624. }
  14625. #define SET_GPIO_8_doen_spi1_pad_ss_1_n { \
  14626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14627. _ezchip_macro_read_value_ &= ~(0xFF); \
  14628. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  14629. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14630. }
  14631. #define SET_GPIO_8_doen_spi1_pad_txd { \
  14632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14633. _ezchip_macro_read_value_ &= ~(0xFF); \
  14634. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  14635. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14636. }
  14637. #define SET_GPIO_8_doen_spi2_pad_oe_n { \
  14638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14639. _ezchip_macro_read_value_ &= ~(0xFF); \
  14640. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  14641. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14642. }
  14643. #define SET_GPIO_8_doen_spi2_pad_sck_out { \
  14644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14645. _ezchip_macro_read_value_ &= ~(0xFF); \
  14646. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  14647. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14648. }
  14649. #define SET_GPIO_8_doen_spi2_pad_ss_0_n { \
  14650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14651. _ezchip_macro_read_value_ &= ~(0xFF); \
  14652. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  14653. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14654. }
  14655. #define SET_GPIO_8_doen_spi2_pad_ss_1_n { \
  14656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14657. _ezchip_macro_read_value_ &= ~(0xFF); \
  14658. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  14659. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14660. }
  14661. #define SET_GPIO_8_doen_spi2_pad_txd { \
  14662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14663. _ezchip_macro_read_value_ &= ~(0xFF); \
  14664. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  14665. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14666. }
  14667. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit0 { \
  14668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14669. _ezchip_macro_read_value_ &= ~(0xFF); \
  14670. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  14671. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14672. }
  14673. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit1 { \
  14674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14675. _ezchip_macro_read_value_ &= ~(0xFF); \
  14676. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  14677. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14678. }
  14679. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit2 { \
  14680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14681. _ezchip_macro_read_value_ &= ~(0xFF); \
  14682. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  14683. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14684. }
  14685. #define SET_GPIO_8_doen_spi2ahb_pad_oe_n_bit3 { \
  14686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14687. _ezchip_macro_read_value_ &= ~(0xFF); \
  14688. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  14689. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14690. }
  14691. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit0 { \
  14692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14693. _ezchip_macro_read_value_ &= ~(0xFF); \
  14694. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  14695. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14696. }
  14697. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit1 { \
  14698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14699. _ezchip_macro_read_value_ &= ~(0xFF); \
  14700. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  14701. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14702. }
  14703. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit2 { \
  14704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14705. _ezchip_macro_read_value_ &= ~(0xFF); \
  14706. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  14707. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14708. }
  14709. #define SET_GPIO_8_doen_spi2ahb_pad_txd_bit3 { \
  14710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14711. _ezchip_macro_read_value_ &= ~(0xFF); \
  14712. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  14713. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14714. }
  14715. #define SET_GPIO_8_doen_spi3_pad_oe_n { \
  14716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14717. _ezchip_macro_read_value_ &= ~(0xFF); \
  14718. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  14719. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14720. }
  14721. #define SET_GPIO_8_doen_spi3_pad_sck_out { \
  14722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14723. _ezchip_macro_read_value_ &= ~(0xFF); \
  14724. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  14725. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14726. }
  14727. #define SET_GPIO_8_doen_spi3_pad_ss_0_n { \
  14728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14729. _ezchip_macro_read_value_ &= ~(0xFF); \
  14730. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  14731. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14732. }
  14733. #define SET_GPIO_8_doen_spi3_pad_ss_1_n { \
  14734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14735. _ezchip_macro_read_value_ &= ~(0xFF); \
  14736. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  14737. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14738. }
  14739. #define SET_GPIO_8_doen_spi3_pad_txd { \
  14740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14741. _ezchip_macro_read_value_ &= ~(0xFF); \
  14742. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  14743. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14744. }
  14745. #define SET_GPIO_8_doen_uart0_pad_dtrn { \
  14746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14747. _ezchip_macro_read_value_ &= ~(0xFF); \
  14748. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  14749. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14750. }
  14751. #define SET_GPIO_8_doen_uart0_pad_rtsn { \
  14752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14753. _ezchip_macro_read_value_ &= ~(0xFF); \
  14754. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  14755. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14756. }
  14757. #define SET_GPIO_8_doen_uart0_pad_sout { \
  14758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14759. _ezchip_macro_read_value_ &= ~(0xFF); \
  14760. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  14761. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14762. }
  14763. #define SET_GPIO_8_doen_uart1_pad_sout { \
  14764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14765. _ezchip_macro_read_value_ &= ~(0xFF); \
  14766. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  14767. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14768. }
  14769. #define SET_GPIO_8_doen_uart2_pad_dtr_n { \
  14770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14771. _ezchip_macro_read_value_ &= ~(0xFF); \
  14772. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  14773. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14774. }
  14775. #define SET_GPIO_8_doen_uart2_pad_rts_n { \
  14776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14777. _ezchip_macro_read_value_ &= ~(0xFF); \
  14778. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  14779. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14780. }
  14781. #define SET_GPIO_8_doen_uart2_pad_sout { \
  14782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14783. _ezchip_macro_read_value_ &= ~(0xFF); \
  14784. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  14785. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14786. }
  14787. #define SET_GPIO_8_doen_uart3_pad_sout { \
  14788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14789. _ezchip_macro_read_value_ &= ~(0xFF); \
  14790. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  14791. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14792. }
  14793. #define SET_GPIO_8_doen_usb_drv_bus { \
  14794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_8_doen_REG_ADDR); \
  14795. _ezchip_macro_read_value_ &= ~(0xFF); \
  14796. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  14797. MA_OUTW(gpio_8_doen_REG_ADDR,_ezchip_macro_read_value_); \
  14798. }
  14799. #define SET_GPIO_9_dout_reverse_(en) { \
  14800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14801. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  14802. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  14803. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14804. }
  14805. #define SET_GPIO_9_dout_LOW { \
  14806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14807. _ezchip_macro_read_value_ &= ~(0xFF); \
  14808. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  14809. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14810. }
  14811. #define SET_GPIO_9_dout_HIGH { \
  14812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14813. _ezchip_macro_read_value_ &= ~(0xFF); \
  14814. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  14815. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14816. }
  14817. #define SET_GPIO_9_dout_clk_gmac_tophyref { \
  14818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14819. _ezchip_macro_read_value_ &= ~(0xFF); \
  14820. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  14821. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14822. }
  14823. #define SET_GPIO_9_dout_cpu_jtag_tdo { \
  14824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14825. _ezchip_macro_read_value_ &= ~(0xFF); \
  14826. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  14827. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14828. }
  14829. #define SET_GPIO_9_dout_cpu_jtag_tdo_oen { \
  14830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14831. _ezchip_macro_read_value_ &= ~(0xFF); \
  14832. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  14833. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14834. }
  14835. #define SET_GPIO_9_dout_dmic_clk_out { \
  14836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14837. _ezchip_macro_read_value_ &= ~(0xFF); \
  14838. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  14839. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14840. }
  14841. #define SET_GPIO_9_dout_dsp_JTDOEn_pad { \
  14842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14843. _ezchip_macro_read_value_ &= ~(0xFF); \
  14844. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  14845. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14846. }
  14847. #define SET_GPIO_9_dout_dsp_JTDO_pad { \
  14848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14849. _ezchip_macro_read_value_ &= ~(0xFF); \
  14850. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  14851. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14852. }
  14853. #define SET_GPIO_9_dout_i2c0_pad_sck_oe { \
  14854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14855. _ezchip_macro_read_value_ &= ~(0xFF); \
  14856. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  14857. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14858. }
  14859. #define SET_GPIO_9_dout_i2c0_pad_sda_oe { \
  14860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14861. _ezchip_macro_read_value_ &= ~(0xFF); \
  14862. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  14863. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14864. }
  14865. #define SET_GPIO_9_dout_i2c1_pad_sck_oe { \
  14866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14867. _ezchip_macro_read_value_ &= ~(0xFF); \
  14868. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  14869. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14870. }
  14871. #define SET_GPIO_9_dout_i2c1_pad_sda_oe { \
  14872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14873. _ezchip_macro_read_value_ &= ~(0xFF); \
  14874. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  14875. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14876. }
  14877. #define SET_GPIO_9_dout_i2c2_pad_sck_oe { \
  14878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14879. _ezchip_macro_read_value_ &= ~(0xFF); \
  14880. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  14881. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14882. }
  14883. #define SET_GPIO_9_dout_i2c2_pad_sda_oe { \
  14884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14885. _ezchip_macro_read_value_ &= ~(0xFF); \
  14886. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  14887. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14888. }
  14889. #define SET_GPIO_9_dout_i2c3_pad_sck_oe { \
  14890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14891. _ezchip_macro_read_value_ &= ~(0xFF); \
  14892. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  14893. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14894. }
  14895. #define SET_GPIO_9_dout_i2c3_pad_sda_oe { \
  14896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14897. _ezchip_macro_read_value_ &= ~(0xFF); \
  14898. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  14899. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14900. }
  14901. #define SET_GPIO_9_dout_i2srx_bclk_out { \
  14902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14903. _ezchip_macro_read_value_ &= ~(0xFF); \
  14904. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  14905. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14906. }
  14907. #define SET_GPIO_9_dout_i2srx_bclk_out_oen { \
  14908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14909. _ezchip_macro_read_value_ &= ~(0xFF); \
  14910. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  14911. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14912. }
  14913. #define SET_GPIO_9_dout_i2srx_lrck_out { \
  14914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14915. _ezchip_macro_read_value_ &= ~(0xFF); \
  14916. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  14917. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14918. }
  14919. #define SET_GPIO_9_dout_i2srx_lrck_out_oen { \
  14920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14921. _ezchip_macro_read_value_ &= ~(0xFF); \
  14922. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  14923. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14924. }
  14925. #define SET_GPIO_9_dout_i2srx_mclk_out { \
  14926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14927. _ezchip_macro_read_value_ &= ~(0xFF); \
  14928. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  14929. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14930. }
  14931. #define SET_GPIO_9_dout_i2stx_bclk_out { \
  14932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14933. _ezchip_macro_read_value_ &= ~(0xFF); \
  14934. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  14935. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14936. }
  14937. #define SET_GPIO_9_dout_i2stx_bclk_out_oen { \
  14938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14939. _ezchip_macro_read_value_ &= ~(0xFF); \
  14940. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  14941. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14942. }
  14943. #define SET_GPIO_9_dout_i2stx_lrck_out { \
  14944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14945. _ezchip_macro_read_value_ &= ~(0xFF); \
  14946. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  14947. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14948. }
  14949. #define SET_GPIO_9_dout_i2stx_lrckout_oen { \
  14950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14951. _ezchip_macro_read_value_ &= ~(0xFF); \
  14952. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  14953. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14954. }
  14955. #define SET_GPIO_9_dout_i2stx_mclk_out { \
  14956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14957. _ezchip_macro_read_value_ &= ~(0xFF); \
  14958. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  14959. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14960. }
  14961. #define SET_GPIO_9_dout_i2stx_sdout0 { \
  14962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14963. _ezchip_macro_read_value_ &= ~(0xFF); \
  14964. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  14965. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14966. }
  14967. #define SET_GPIO_9_dout_i2stx_sdout1 { \
  14968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14969. _ezchip_macro_read_value_ &= ~(0xFF); \
  14970. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  14971. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14972. }
  14973. #define SET_GPIO_9_dout_lcd_pad_csm_n { \
  14974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14975. _ezchip_macro_read_value_ &= ~(0xFF); \
  14976. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  14977. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14978. }
  14979. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit0 { \
  14980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14981. _ezchip_macro_read_value_ &= ~(0xFF); \
  14982. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  14983. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14984. }
  14985. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit1 { \
  14986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14987. _ezchip_macro_read_value_ &= ~(0xFF); \
  14988. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  14989. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14990. }
  14991. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit2 { \
  14992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14993. _ezchip_macro_read_value_ &= ~(0xFF); \
  14994. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  14995. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  14996. }
  14997. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit3 { \
  14998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  14999. _ezchip_macro_read_value_ &= ~(0xFF); \
  15000. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  15001. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15002. }
  15003. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit4 { \
  15004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15005. _ezchip_macro_read_value_ &= ~(0xFF); \
  15006. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  15007. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15008. }
  15009. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit5 { \
  15010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15011. _ezchip_macro_read_value_ &= ~(0xFF); \
  15012. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  15013. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15014. }
  15015. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit6 { \
  15016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15017. _ezchip_macro_read_value_ &= ~(0xFF); \
  15018. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  15019. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15020. }
  15021. #define SET_GPIO_9_dout_pwm_pad_oe_n_bit7 { \
  15022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15023. _ezchip_macro_read_value_ &= ~(0xFF); \
  15024. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  15025. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15026. }
  15027. #define SET_GPIO_9_dout_pwm_pad_out_bit0 { \
  15028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15029. _ezchip_macro_read_value_ &= ~(0xFF); \
  15030. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  15031. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15032. }
  15033. #define SET_GPIO_9_dout_pwm_pad_out_bit1 { \
  15034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15035. _ezchip_macro_read_value_ &= ~(0xFF); \
  15036. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  15037. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15038. }
  15039. #define SET_GPIO_9_dout_pwm_pad_out_bit2 { \
  15040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15041. _ezchip_macro_read_value_ &= ~(0xFF); \
  15042. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  15043. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15044. }
  15045. #define SET_GPIO_9_dout_pwm_pad_out_bit3 { \
  15046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15047. _ezchip_macro_read_value_ &= ~(0xFF); \
  15048. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  15049. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15050. }
  15051. #define SET_GPIO_9_dout_pwm_pad_out_bit4 { \
  15052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15053. _ezchip_macro_read_value_ &= ~(0xFF); \
  15054. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  15055. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15056. }
  15057. #define SET_GPIO_9_dout_pwm_pad_out_bit5 { \
  15058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15059. _ezchip_macro_read_value_ &= ~(0xFF); \
  15060. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  15061. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15062. }
  15063. #define SET_GPIO_9_dout_pwm_pad_out_bit6 { \
  15064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15065. _ezchip_macro_read_value_ &= ~(0xFF); \
  15066. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  15067. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15068. }
  15069. #define SET_GPIO_9_dout_pwm_pad_out_bit7 { \
  15070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15071. _ezchip_macro_read_value_ &= ~(0xFF); \
  15072. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  15073. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15074. }
  15075. #define SET_GPIO_9_dout_pwmdac_left_out { \
  15076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15077. _ezchip_macro_read_value_ &= ~(0xFF); \
  15078. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  15079. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15080. }
  15081. #define SET_GPIO_9_dout_pwmdac_right_out { \
  15082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15083. _ezchip_macro_read_value_ &= ~(0xFF); \
  15084. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  15085. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15086. }
  15087. #define SET_GPIO_9_dout_qspi_csn1_out { \
  15088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15089. _ezchip_macro_read_value_ &= ~(0xFF); \
  15090. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  15091. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15092. }
  15093. #define SET_GPIO_9_dout_qspi_csn2_out { \
  15094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15095. _ezchip_macro_read_value_ &= ~(0xFF); \
  15096. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  15097. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15098. }
  15099. #define SET_GPIO_9_dout_qspi_csn3_out { \
  15100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15101. _ezchip_macro_read_value_ &= ~(0xFF); \
  15102. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  15103. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15104. }
  15105. #define SET_GPIO_9_dout_register23_SCFG_cmsensor_rst0 { \
  15106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15107. _ezchip_macro_read_value_ &= ~(0xFF); \
  15108. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  15109. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15110. }
  15111. #define SET_GPIO_9_dout_register23_SCFG_cmsensor_rst1 { \
  15112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15113. _ezchip_macro_read_value_ &= ~(0xFF); \
  15114. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  15115. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15116. }
  15117. #define SET_GPIO_9_dout_register32_SCFG_gmac_phy_rstn { \
  15118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15119. _ezchip_macro_read_value_ &= ~(0xFF); \
  15120. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  15121. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15122. }
  15123. #define SET_GPIO_9_dout_sdio0_pad_card_power_en { \
  15124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15125. _ezchip_macro_read_value_ &= ~(0xFF); \
  15126. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  15127. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15128. }
  15129. #define SET_GPIO_9_dout_sdio0_pad_cclk_out { \
  15130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15131. _ezchip_macro_read_value_ &= ~(0xFF); \
  15132. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  15133. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15134. }
  15135. #define SET_GPIO_9_dout_sdio0_pad_ccmd_oe { \
  15136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15137. _ezchip_macro_read_value_ &= ~(0xFF); \
  15138. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  15139. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15140. }
  15141. #define SET_GPIO_9_dout_sdio0_pad_ccmd_out { \
  15142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15143. _ezchip_macro_read_value_ &= ~(0xFF); \
  15144. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  15145. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15146. }
  15147. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit0 { \
  15148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15149. _ezchip_macro_read_value_ &= ~(0xFF); \
  15150. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  15151. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15152. }
  15153. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit1 { \
  15154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15155. _ezchip_macro_read_value_ &= ~(0xFF); \
  15156. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  15157. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15158. }
  15159. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit2 { \
  15160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15161. _ezchip_macro_read_value_ &= ~(0xFF); \
  15162. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  15163. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15164. }
  15165. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit3 { \
  15166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15167. _ezchip_macro_read_value_ &= ~(0xFF); \
  15168. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  15169. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15170. }
  15171. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit4 { \
  15172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15173. _ezchip_macro_read_value_ &= ~(0xFF); \
  15174. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  15175. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15176. }
  15177. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit5 { \
  15178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15179. _ezchip_macro_read_value_ &= ~(0xFF); \
  15180. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  15181. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15182. }
  15183. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit6 { \
  15184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15185. _ezchip_macro_read_value_ &= ~(0xFF); \
  15186. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  15187. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15188. }
  15189. #define SET_GPIO_9_dout_sdio0_pad_cdata_oe_bit7 { \
  15190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15191. _ezchip_macro_read_value_ &= ~(0xFF); \
  15192. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  15193. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15194. }
  15195. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit0 { \
  15196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15197. _ezchip_macro_read_value_ &= ~(0xFF); \
  15198. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  15199. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15200. }
  15201. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit1 { \
  15202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15203. _ezchip_macro_read_value_ &= ~(0xFF); \
  15204. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  15205. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15206. }
  15207. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit2 { \
  15208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15209. _ezchip_macro_read_value_ &= ~(0xFF); \
  15210. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  15211. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15212. }
  15213. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit3 { \
  15214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15215. _ezchip_macro_read_value_ &= ~(0xFF); \
  15216. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  15217. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15218. }
  15219. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit4 { \
  15220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15221. _ezchip_macro_read_value_ &= ~(0xFF); \
  15222. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  15223. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15224. }
  15225. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit5 { \
  15226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15227. _ezchip_macro_read_value_ &= ~(0xFF); \
  15228. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  15229. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15230. }
  15231. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit6 { \
  15232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15233. _ezchip_macro_read_value_ &= ~(0xFF); \
  15234. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  15235. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15236. }
  15237. #define SET_GPIO_9_dout_sdio0_pad_cdata_out_bit7 { \
  15238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15239. _ezchip_macro_read_value_ &= ~(0xFF); \
  15240. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  15241. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15242. }
  15243. #define SET_GPIO_9_dout_sdio0_pad_rst_n { \
  15244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15245. _ezchip_macro_read_value_ &= ~(0xFF); \
  15246. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  15247. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15248. }
  15249. #define SET_GPIO_9_dout_sdio1_pad_card_power_en { \
  15250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15251. _ezchip_macro_read_value_ &= ~(0xFF); \
  15252. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  15253. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15254. }
  15255. #define SET_GPIO_9_dout_sdio1_pad_cclk_out { \
  15256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15257. _ezchip_macro_read_value_ &= ~(0xFF); \
  15258. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  15259. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15260. }
  15261. #define SET_GPIO_9_dout_sdio1_pad_ccmd_oe { \
  15262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15263. _ezchip_macro_read_value_ &= ~(0xFF); \
  15264. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  15265. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15266. }
  15267. #define SET_GPIO_9_dout_sdio1_pad_ccmd_out { \
  15268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15269. _ezchip_macro_read_value_ &= ~(0xFF); \
  15270. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  15271. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15272. }
  15273. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit0 { \
  15274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15275. _ezchip_macro_read_value_ &= ~(0xFF); \
  15276. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  15277. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15278. }
  15279. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit1 { \
  15280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15281. _ezchip_macro_read_value_ &= ~(0xFF); \
  15282. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  15283. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15284. }
  15285. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit2 { \
  15286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15287. _ezchip_macro_read_value_ &= ~(0xFF); \
  15288. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  15289. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15290. }
  15291. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit3 { \
  15292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15293. _ezchip_macro_read_value_ &= ~(0xFF); \
  15294. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  15295. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15296. }
  15297. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit4 { \
  15298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15299. _ezchip_macro_read_value_ &= ~(0xFF); \
  15300. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  15301. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15302. }
  15303. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit5 { \
  15304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15305. _ezchip_macro_read_value_ &= ~(0xFF); \
  15306. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  15307. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15308. }
  15309. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit6 { \
  15310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15311. _ezchip_macro_read_value_ &= ~(0xFF); \
  15312. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  15313. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15314. }
  15315. #define SET_GPIO_9_dout_sdio1_pad_cdata_oe_bit7 { \
  15316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15317. _ezchip_macro_read_value_ &= ~(0xFF); \
  15318. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  15319. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15320. }
  15321. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit0 { \
  15322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15323. _ezchip_macro_read_value_ &= ~(0xFF); \
  15324. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  15325. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15326. }
  15327. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit1 { \
  15328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15329. _ezchip_macro_read_value_ &= ~(0xFF); \
  15330. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  15331. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15332. }
  15333. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit2 { \
  15334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15335. _ezchip_macro_read_value_ &= ~(0xFF); \
  15336. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  15337. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15338. }
  15339. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit3 { \
  15340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15341. _ezchip_macro_read_value_ &= ~(0xFF); \
  15342. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  15343. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15344. }
  15345. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit4 { \
  15346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15347. _ezchip_macro_read_value_ &= ~(0xFF); \
  15348. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  15349. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15350. }
  15351. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit5 { \
  15352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15353. _ezchip_macro_read_value_ &= ~(0xFF); \
  15354. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  15355. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15356. }
  15357. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit6 { \
  15358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15359. _ezchip_macro_read_value_ &= ~(0xFF); \
  15360. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  15361. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15362. }
  15363. #define SET_GPIO_9_dout_sdio1_pad_cdata_out_bit7 { \
  15364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15365. _ezchip_macro_read_value_ &= ~(0xFF); \
  15366. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  15367. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15368. }
  15369. #define SET_GPIO_9_dout_sdio1_pad_rst_n { \
  15370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15371. _ezchip_macro_read_value_ &= ~(0xFF); \
  15372. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  15373. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15374. }
  15375. #define SET_GPIO_9_dout_spdif_tx_sdout { \
  15376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15377. _ezchip_macro_read_value_ &= ~(0xFF); \
  15378. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  15379. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15380. }
  15381. #define SET_GPIO_9_dout_spdif_tx_sdout_oen { \
  15382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15383. _ezchip_macro_read_value_ &= ~(0xFF); \
  15384. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  15385. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15386. }
  15387. #define SET_GPIO_9_dout_spi0_pad_oe_n { \
  15388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15389. _ezchip_macro_read_value_ &= ~(0xFF); \
  15390. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  15391. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15392. }
  15393. #define SET_GPIO_9_dout_spi0_pad_sck_out { \
  15394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15395. _ezchip_macro_read_value_ &= ~(0xFF); \
  15396. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  15397. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15398. }
  15399. #define SET_GPIO_9_dout_spi0_pad_ss_0_n { \
  15400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15401. _ezchip_macro_read_value_ &= ~(0xFF); \
  15402. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  15403. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15404. }
  15405. #define SET_GPIO_9_dout_spi0_pad_ss_1_n { \
  15406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15407. _ezchip_macro_read_value_ &= ~(0xFF); \
  15408. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  15409. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15410. }
  15411. #define SET_GPIO_9_dout_spi0_pad_txd { \
  15412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15413. _ezchip_macro_read_value_ &= ~(0xFF); \
  15414. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  15415. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15416. }
  15417. #define SET_GPIO_9_dout_spi1_pad_oe_n { \
  15418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15419. _ezchip_macro_read_value_ &= ~(0xFF); \
  15420. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  15421. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15422. }
  15423. #define SET_GPIO_9_dout_spi1_pad_sck_out { \
  15424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15425. _ezchip_macro_read_value_ &= ~(0xFF); \
  15426. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  15427. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15428. }
  15429. #define SET_GPIO_9_dout_spi1_pad_ss_0_n { \
  15430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15431. _ezchip_macro_read_value_ &= ~(0xFF); \
  15432. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  15433. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15434. }
  15435. #define SET_GPIO_9_dout_spi1_pad_ss_1_n { \
  15436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15437. _ezchip_macro_read_value_ &= ~(0xFF); \
  15438. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  15439. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15440. }
  15441. #define SET_GPIO_9_dout_spi1_pad_txd { \
  15442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15443. _ezchip_macro_read_value_ &= ~(0xFF); \
  15444. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  15445. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15446. }
  15447. #define SET_GPIO_9_dout_spi2_pad_oe_n { \
  15448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15449. _ezchip_macro_read_value_ &= ~(0xFF); \
  15450. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  15451. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15452. }
  15453. #define SET_GPIO_9_dout_spi2_pad_sck_out { \
  15454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15455. _ezchip_macro_read_value_ &= ~(0xFF); \
  15456. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  15457. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15458. }
  15459. #define SET_GPIO_9_dout_spi2_pad_ss_0_n { \
  15460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15461. _ezchip_macro_read_value_ &= ~(0xFF); \
  15462. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  15463. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15464. }
  15465. #define SET_GPIO_9_dout_spi2_pad_ss_1_n { \
  15466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15467. _ezchip_macro_read_value_ &= ~(0xFF); \
  15468. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  15469. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15470. }
  15471. #define SET_GPIO_9_dout_spi2_pad_txd { \
  15472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15473. _ezchip_macro_read_value_ &= ~(0xFF); \
  15474. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  15475. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15476. }
  15477. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit0 { \
  15478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15479. _ezchip_macro_read_value_ &= ~(0xFF); \
  15480. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  15481. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15482. }
  15483. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit1 { \
  15484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15485. _ezchip_macro_read_value_ &= ~(0xFF); \
  15486. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  15487. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15488. }
  15489. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit2 { \
  15490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15491. _ezchip_macro_read_value_ &= ~(0xFF); \
  15492. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  15493. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15494. }
  15495. #define SET_GPIO_9_dout_spi2ahb_pad_oe_n_bit3 { \
  15496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15497. _ezchip_macro_read_value_ &= ~(0xFF); \
  15498. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  15499. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15500. }
  15501. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit0 { \
  15502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15503. _ezchip_macro_read_value_ &= ~(0xFF); \
  15504. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  15505. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15506. }
  15507. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit1 { \
  15508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15509. _ezchip_macro_read_value_ &= ~(0xFF); \
  15510. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  15511. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15512. }
  15513. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit2 { \
  15514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15515. _ezchip_macro_read_value_ &= ~(0xFF); \
  15516. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  15517. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15518. }
  15519. #define SET_GPIO_9_dout_spi2ahb_pad_txd_bit3 { \
  15520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15521. _ezchip_macro_read_value_ &= ~(0xFF); \
  15522. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  15523. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15524. }
  15525. #define SET_GPIO_9_dout_spi3_pad_oe_n { \
  15526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15527. _ezchip_macro_read_value_ &= ~(0xFF); \
  15528. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  15529. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15530. }
  15531. #define SET_GPIO_9_dout_spi3_pad_sck_out { \
  15532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15533. _ezchip_macro_read_value_ &= ~(0xFF); \
  15534. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  15535. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15536. }
  15537. #define SET_GPIO_9_dout_spi3_pad_ss_0_n { \
  15538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15539. _ezchip_macro_read_value_ &= ~(0xFF); \
  15540. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  15541. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15542. }
  15543. #define SET_GPIO_9_dout_spi3_pad_ss_1_n { \
  15544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15545. _ezchip_macro_read_value_ &= ~(0xFF); \
  15546. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  15547. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15548. }
  15549. #define SET_GPIO_9_dout_spi3_pad_txd { \
  15550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15551. _ezchip_macro_read_value_ &= ~(0xFF); \
  15552. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  15553. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15554. }
  15555. #define SET_GPIO_9_dout_uart0_pad_dtrn { \
  15556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15557. _ezchip_macro_read_value_ &= ~(0xFF); \
  15558. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  15559. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15560. }
  15561. #define SET_GPIO_9_dout_uart0_pad_rtsn { \
  15562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15563. _ezchip_macro_read_value_ &= ~(0xFF); \
  15564. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  15565. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15566. }
  15567. #define SET_GPIO_9_dout_uart0_pad_sout { \
  15568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15569. _ezchip_macro_read_value_ &= ~(0xFF); \
  15570. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  15571. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15572. }
  15573. #define SET_GPIO_9_dout_uart1_pad_sout { \
  15574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15575. _ezchip_macro_read_value_ &= ~(0xFF); \
  15576. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  15577. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15578. }
  15579. #define SET_GPIO_9_dout_uart2_pad_dtr_n { \
  15580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15581. _ezchip_macro_read_value_ &= ~(0xFF); \
  15582. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  15583. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15584. }
  15585. #define SET_GPIO_9_dout_uart2_pad_rts_n { \
  15586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15587. _ezchip_macro_read_value_ &= ~(0xFF); \
  15588. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  15589. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15590. }
  15591. #define SET_GPIO_9_dout_uart2_pad_sout { \
  15592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15593. _ezchip_macro_read_value_ &= ~(0xFF); \
  15594. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  15595. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15596. }
  15597. #define SET_GPIO_9_dout_uart3_pad_sout { \
  15598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15599. _ezchip_macro_read_value_ &= ~(0xFF); \
  15600. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  15601. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15602. }
  15603. #define SET_GPIO_9_dout_usb_drv_bus { \
  15604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_dout_REG_ADDR); \
  15605. _ezchip_macro_read_value_ &= ~(0xFF); \
  15606. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  15607. MA_OUTW(gpio_9_dout_REG_ADDR,_ezchip_macro_read_value_); \
  15608. }
  15609. #define SET_GPIO_9_doen_reverse_(en) { \
  15610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15611. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  15612. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  15613. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15614. }
  15615. #define SET_GPIO_9_doen_LOW { \
  15616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15617. _ezchip_macro_read_value_ &= ~(0xFF); \
  15618. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  15619. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15620. }
  15621. #define SET_GPIO_9_doen_HIGH { \
  15622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15623. _ezchip_macro_read_value_ &= ~(0xFF); \
  15624. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  15625. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15626. }
  15627. #define SET_GPIO_9_doen_clk_gmac_tophyref { \
  15628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15629. _ezchip_macro_read_value_ &= ~(0xFF); \
  15630. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  15631. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15632. }
  15633. #define SET_GPIO_9_doen_cpu_jtag_tdo { \
  15634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15635. _ezchip_macro_read_value_ &= ~(0xFF); \
  15636. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  15637. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15638. }
  15639. #define SET_GPIO_9_doen_cpu_jtag_tdo_oen { \
  15640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15641. _ezchip_macro_read_value_ &= ~(0xFF); \
  15642. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  15643. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15644. }
  15645. #define SET_GPIO_9_doen_dmic_clk_out { \
  15646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15647. _ezchip_macro_read_value_ &= ~(0xFF); \
  15648. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  15649. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15650. }
  15651. #define SET_GPIO_9_doen_dsp_JTDOEn_pad { \
  15652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15653. _ezchip_macro_read_value_ &= ~(0xFF); \
  15654. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  15655. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15656. }
  15657. #define SET_GPIO_9_doen_dsp_JTDO_pad { \
  15658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15659. _ezchip_macro_read_value_ &= ~(0xFF); \
  15660. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  15661. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15662. }
  15663. #define SET_GPIO_9_doen_i2c0_pad_sck_oe { \
  15664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15665. _ezchip_macro_read_value_ &= ~(0xFF); \
  15666. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  15667. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15668. }
  15669. #define SET_GPIO_9_doen_i2c0_pad_sda_oe { \
  15670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15671. _ezchip_macro_read_value_ &= ~(0xFF); \
  15672. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  15673. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15674. }
  15675. #define SET_GPIO_9_doen_i2c1_pad_sck_oe { \
  15676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15677. _ezchip_macro_read_value_ &= ~(0xFF); \
  15678. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  15679. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15680. }
  15681. #define SET_GPIO_9_doen_i2c1_pad_sda_oe { \
  15682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15683. _ezchip_macro_read_value_ &= ~(0xFF); \
  15684. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  15685. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15686. }
  15687. #define SET_GPIO_9_doen_i2c2_pad_sck_oe { \
  15688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15689. _ezchip_macro_read_value_ &= ~(0xFF); \
  15690. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  15691. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15692. }
  15693. #define SET_GPIO_9_doen_i2c2_pad_sda_oe { \
  15694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15695. _ezchip_macro_read_value_ &= ~(0xFF); \
  15696. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  15697. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15698. }
  15699. #define SET_GPIO_9_doen_i2c3_pad_sck_oe { \
  15700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15701. _ezchip_macro_read_value_ &= ~(0xFF); \
  15702. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  15703. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15704. }
  15705. #define SET_GPIO_9_doen_i2c3_pad_sda_oe { \
  15706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15707. _ezchip_macro_read_value_ &= ~(0xFF); \
  15708. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  15709. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15710. }
  15711. #define SET_GPIO_9_doen_i2srx_bclk_out { \
  15712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15713. _ezchip_macro_read_value_ &= ~(0xFF); \
  15714. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  15715. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15716. }
  15717. #define SET_GPIO_9_doen_i2srx_bclk_out_oen { \
  15718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15719. _ezchip_macro_read_value_ &= ~(0xFF); \
  15720. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  15721. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15722. }
  15723. #define SET_GPIO_9_doen_i2srx_lrck_out { \
  15724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15725. _ezchip_macro_read_value_ &= ~(0xFF); \
  15726. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  15727. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15728. }
  15729. #define SET_GPIO_9_doen_i2srx_lrck_out_oen { \
  15730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15731. _ezchip_macro_read_value_ &= ~(0xFF); \
  15732. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  15733. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15734. }
  15735. #define SET_GPIO_9_doen_i2srx_mclk_out { \
  15736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15737. _ezchip_macro_read_value_ &= ~(0xFF); \
  15738. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  15739. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15740. }
  15741. #define SET_GPIO_9_doen_i2stx_bclk_out { \
  15742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15743. _ezchip_macro_read_value_ &= ~(0xFF); \
  15744. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  15745. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15746. }
  15747. #define SET_GPIO_9_doen_i2stx_bclk_out_oen { \
  15748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15749. _ezchip_macro_read_value_ &= ~(0xFF); \
  15750. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  15751. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15752. }
  15753. #define SET_GPIO_9_doen_i2stx_lrck_out { \
  15754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15755. _ezchip_macro_read_value_ &= ~(0xFF); \
  15756. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  15757. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15758. }
  15759. #define SET_GPIO_9_doen_i2stx_lrckout_oen { \
  15760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15761. _ezchip_macro_read_value_ &= ~(0xFF); \
  15762. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  15763. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15764. }
  15765. #define SET_GPIO_9_doen_i2stx_mclk_out { \
  15766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15767. _ezchip_macro_read_value_ &= ~(0xFF); \
  15768. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  15769. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15770. }
  15771. #define SET_GPIO_9_doen_i2stx_sdout0 { \
  15772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15773. _ezchip_macro_read_value_ &= ~(0xFF); \
  15774. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  15775. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15776. }
  15777. #define SET_GPIO_9_doen_i2stx_sdout1 { \
  15778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15779. _ezchip_macro_read_value_ &= ~(0xFF); \
  15780. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  15781. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15782. }
  15783. #define SET_GPIO_9_doen_lcd_pad_csm_n { \
  15784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15785. _ezchip_macro_read_value_ &= ~(0xFF); \
  15786. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  15787. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15788. }
  15789. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit0 { \
  15790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15791. _ezchip_macro_read_value_ &= ~(0xFF); \
  15792. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  15793. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15794. }
  15795. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit1 { \
  15796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15797. _ezchip_macro_read_value_ &= ~(0xFF); \
  15798. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  15799. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15800. }
  15801. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit2 { \
  15802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15803. _ezchip_macro_read_value_ &= ~(0xFF); \
  15804. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  15805. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15806. }
  15807. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit3 { \
  15808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15809. _ezchip_macro_read_value_ &= ~(0xFF); \
  15810. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  15811. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15812. }
  15813. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit4 { \
  15814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15815. _ezchip_macro_read_value_ &= ~(0xFF); \
  15816. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  15817. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15818. }
  15819. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit5 { \
  15820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15821. _ezchip_macro_read_value_ &= ~(0xFF); \
  15822. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  15823. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15824. }
  15825. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit6 { \
  15826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15827. _ezchip_macro_read_value_ &= ~(0xFF); \
  15828. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  15829. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15830. }
  15831. #define SET_GPIO_9_doen_pwm_pad_oe_n_bit7 { \
  15832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15833. _ezchip_macro_read_value_ &= ~(0xFF); \
  15834. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  15835. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15836. }
  15837. #define SET_GPIO_9_doen_pwm_pad_out_bit0 { \
  15838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15839. _ezchip_macro_read_value_ &= ~(0xFF); \
  15840. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  15841. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15842. }
  15843. #define SET_GPIO_9_doen_pwm_pad_out_bit1 { \
  15844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15845. _ezchip_macro_read_value_ &= ~(0xFF); \
  15846. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  15847. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15848. }
  15849. #define SET_GPIO_9_doen_pwm_pad_out_bit2 { \
  15850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15851. _ezchip_macro_read_value_ &= ~(0xFF); \
  15852. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  15853. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15854. }
  15855. #define SET_GPIO_9_doen_pwm_pad_out_bit3 { \
  15856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15857. _ezchip_macro_read_value_ &= ~(0xFF); \
  15858. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  15859. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15860. }
  15861. #define SET_GPIO_9_doen_pwm_pad_out_bit4 { \
  15862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15863. _ezchip_macro_read_value_ &= ~(0xFF); \
  15864. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  15865. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15866. }
  15867. #define SET_GPIO_9_doen_pwm_pad_out_bit5 { \
  15868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15869. _ezchip_macro_read_value_ &= ~(0xFF); \
  15870. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  15871. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15872. }
  15873. #define SET_GPIO_9_doen_pwm_pad_out_bit6 { \
  15874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15875. _ezchip_macro_read_value_ &= ~(0xFF); \
  15876. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  15877. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15878. }
  15879. #define SET_GPIO_9_doen_pwm_pad_out_bit7 { \
  15880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15881. _ezchip_macro_read_value_ &= ~(0xFF); \
  15882. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  15883. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15884. }
  15885. #define SET_GPIO_9_doen_pwmdac_left_out { \
  15886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15887. _ezchip_macro_read_value_ &= ~(0xFF); \
  15888. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  15889. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15890. }
  15891. #define SET_GPIO_9_doen_pwmdac_right_out { \
  15892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15893. _ezchip_macro_read_value_ &= ~(0xFF); \
  15894. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  15895. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15896. }
  15897. #define SET_GPIO_9_doen_qspi_csn1_out { \
  15898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15899. _ezchip_macro_read_value_ &= ~(0xFF); \
  15900. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  15901. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15902. }
  15903. #define SET_GPIO_9_doen_qspi_csn2_out { \
  15904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15905. _ezchip_macro_read_value_ &= ~(0xFF); \
  15906. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  15907. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15908. }
  15909. #define SET_GPIO_9_doen_qspi_csn3_out { \
  15910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15911. _ezchip_macro_read_value_ &= ~(0xFF); \
  15912. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  15913. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15914. }
  15915. #define SET_GPIO_9_doen_register23_SCFG_cmsensor_rst0 { \
  15916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15917. _ezchip_macro_read_value_ &= ~(0xFF); \
  15918. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  15919. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15920. }
  15921. #define SET_GPIO_9_doen_register23_SCFG_cmsensor_rst1 { \
  15922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15923. _ezchip_macro_read_value_ &= ~(0xFF); \
  15924. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  15925. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15926. }
  15927. #define SET_GPIO_9_doen_register32_SCFG_gmac_phy_rstn { \
  15928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15929. _ezchip_macro_read_value_ &= ~(0xFF); \
  15930. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  15931. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15932. }
  15933. #define SET_GPIO_9_doen_sdio0_pad_card_power_en { \
  15934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15935. _ezchip_macro_read_value_ &= ~(0xFF); \
  15936. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  15937. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15938. }
  15939. #define SET_GPIO_9_doen_sdio0_pad_cclk_out { \
  15940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15941. _ezchip_macro_read_value_ &= ~(0xFF); \
  15942. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  15943. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15944. }
  15945. #define SET_GPIO_9_doen_sdio0_pad_ccmd_oe { \
  15946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15947. _ezchip_macro_read_value_ &= ~(0xFF); \
  15948. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  15949. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15950. }
  15951. #define SET_GPIO_9_doen_sdio0_pad_ccmd_out { \
  15952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15953. _ezchip_macro_read_value_ &= ~(0xFF); \
  15954. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  15955. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15956. }
  15957. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit0 { \
  15958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15959. _ezchip_macro_read_value_ &= ~(0xFF); \
  15960. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  15961. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15962. }
  15963. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit1 { \
  15964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15965. _ezchip_macro_read_value_ &= ~(0xFF); \
  15966. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  15967. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15968. }
  15969. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit2 { \
  15970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15971. _ezchip_macro_read_value_ &= ~(0xFF); \
  15972. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  15973. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15974. }
  15975. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit3 { \
  15976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15977. _ezchip_macro_read_value_ &= ~(0xFF); \
  15978. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  15979. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15980. }
  15981. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit4 { \
  15982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15983. _ezchip_macro_read_value_ &= ~(0xFF); \
  15984. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  15985. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15986. }
  15987. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit5 { \
  15988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15989. _ezchip_macro_read_value_ &= ~(0xFF); \
  15990. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  15991. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15992. }
  15993. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit6 { \
  15994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  15995. _ezchip_macro_read_value_ &= ~(0xFF); \
  15996. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  15997. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  15998. }
  15999. #define SET_GPIO_9_doen_sdio0_pad_cdata_oe_bit7 { \
  16000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16001. _ezchip_macro_read_value_ &= ~(0xFF); \
  16002. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  16003. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16004. }
  16005. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit0 { \
  16006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16007. _ezchip_macro_read_value_ &= ~(0xFF); \
  16008. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  16009. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16010. }
  16011. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit1 { \
  16012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16013. _ezchip_macro_read_value_ &= ~(0xFF); \
  16014. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  16015. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16016. }
  16017. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit2 { \
  16018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16019. _ezchip_macro_read_value_ &= ~(0xFF); \
  16020. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  16021. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16022. }
  16023. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit3 { \
  16024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16025. _ezchip_macro_read_value_ &= ~(0xFF); \
  16026. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  16027. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16028. }
  16029. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit4 { \
  16030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16031. _ezchip_macro_read_value_ &= ~(0xFF); \
  16032. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  16033. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16034. }
  16035. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit5 { \
  16036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16037. _ezchip_macro_read_value_ &= ~(0xFF); \
  16038. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  16039. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16040. }
  16041. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit6 { \
  16042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16043. _ezchip_macro_read_value_ &= ~(0xFF); \
  16044. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  16045. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16046. }
  16047. #define SET_GPIO_9_doen_sdio0_pad_cdata_out_bit7 { \
  16048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16049. _ezchip_macro_read_value_ &= ~(0xFF); \
  16050. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  16051. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16052. }
  16053. #define SET_GPIO_9_doen_sdio0_pad_rst_n { \
  16054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16055. _ezchip_macro_read_value_ &= ~(0xFF); \
  16056. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  16057. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16058. }
  16059. #define SET_GPIO_9_doen_sdio1_pad_card_power_en { \
  16060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16061. _ezchip_macro_read_value_ &= ~(0xFF); \
  16062. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  16063. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16064. }
  16065. #define SET_GPIO_9_doen_sdio1_pad_cclk_out { \
  16066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16067. _ezchip_macro_read_value_ &= ~(0xFF); \
  16068. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  16069. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16070. }
  16071. #define SET_GPIO_9_doen_sdio1_pad_ccmd_oe { \
  16072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16073. _ezchip_macro_read_value_ &= ~(0xFF); \
  16074. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  16075. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16076. }
  16077. #define SET_GPIO_9_doen_sdio1_pad_ccmd_out { \
  16078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16079. _ezchip_macro_read_value_ &= ~(0xFF); \
  16080. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  16081. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16082. }
  16083. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit0 { \
  16084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16085. _ezchip_macro_read_value_ &= ~(0xFF); \
  16086. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  16087. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16088. }
  16089. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit1 { \
  16090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16091. _ezchip_macro_read_value_ &= ~(0xFF); \
  16092. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  16093. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16094. }
  16095. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit2 { \
  16096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16097. _ezchip_macro_read_value_ &= ~(0xFF); \
  16098. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  16099. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16100. }
  16101. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit3 { \
  16102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16103. _ezchip_macro_read_value_ &= ~(0xFF); \
  16104. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  16105. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16106. }
  16107. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit4 { \
  16108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16109. _ezchip_macro_read_value_ &= ~(0xFF); \
  16110. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  16111. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16112. }
  16113. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit5 { \
  16114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16115. _ezchip_macro_read_value_ &= ~(0xFF); \
  16116. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  16117. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16118. }
  16119. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit6 { \
  16120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16121. _ezchip_macro_read_value_ &= ~(0xFF); \
  16122. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  16123. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16124. }
  16125. #define SET_GPIO_9_doen_sdio1_pad_cdata_oe_bit7 { \
  16126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16127. _ezchip_macro_read_value_ &= ~(0xFF); \
  16128. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  16129. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16130. }
  16131. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit0 { \
  16132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16133. _ezchip_macro_read_value_ &= ~(0xFF); \
  16134. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  16135. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16136. }
  16137. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit1 { \
  16138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16139. _ezchip_macro_read_value_ &= ~(0xFF); \
  16140. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  16141. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16142. }
  16143. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit2 { \
  16144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16145. _ezchip_macro_read_value_ &= ~(0xFF); \
  16146. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  16147. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16148. }
  16149. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit3 { \
  16150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16151. _ezchip_macro_read_value_ &= ~(0xFF); \
  16152. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  16153. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16154. }
  16155. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit4 { \
  16156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16157. _ezchip_macro_read_value_ &= ~(0xFF); \
  16158. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  16159. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16160. }
  16161. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit5 { \
  16162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16163. _ezchip_macro_read_value_ &= ~(0xFF); \
  16164. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  16165. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16166. }
  16167. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit6 { \
  16168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16169. _ezchip_macro_read_value_ &= ~(0xFF); \
  16170. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  16171. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16172. }
  16173. #define SET_GPIO_9_doen_sdio1_pad_cdata_out_bit7 { \
  16174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16175. _ezchip_macro_read_value_ &= ~(0xFF); \
  16176. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  16177. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16178. }
  16179. #define SET_GPIO_9_doen_sdio1_pad_rst_n { \
  16180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16181. _ezchip_macro_read_value_ &= ~(0xFF); \
  16182. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  16183. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16184. }
  16185. #define SET_GPIO_9_doen_spdif_tx_sdout { \
  16186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16187. _ezchip_macro_read_value_ &= ~(0xFF); \
  16188. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  16189. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16190. }
  16191. #define SET_GPIO_9_doen_spdif_tx_sdout_oen { \
  16192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16193. _ezchip_macro_read_value_ &= ~(0xFF); \
  16194. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  16195. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16196. }
  16197. #define SET_GPIO_9_doen_spi0_pad_oe_n { \
  16198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16199. _ezchip_macro_read_value_ &= ~(0xFF); \
  16200. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  16201. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16202. }
  16203. #define SET_GPIO_9_doen_spi0_pad_sck_out { \
  16204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16205. _ezchip_macro_read_value_ &= ~(0xFF); \
  16206. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  16207. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16208. }
  16209. #define SET_GPIO_9_doen_spi0_pad_ss_0_n { \
  16210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16211. _ezchip_macro_read_value_ &= ~(0xFF); \
  16212. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  16213. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16214. }
  16215. #define SET_GPIO_9_doen_spi0_pad_ss_1_n { \
  16216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16217. _ezchip_macro_read_value_ &= ~(0xFF); \
  16218. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  16219. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16220. }
  16221. #define SET_GPIO_9_doen_spi0_pad_txd { \
  16222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16223. _ezchip_macro_read_value_ &= ~(0xFF); \
  16224. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  16225. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16226. }
  16227. #define SET_GPIO_9_doen_spi1_pad_oe_n { \
  16228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16229. _ezchip_macro_read_value_ &= ~(0xFF); \
  16230. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  16231. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16232. }
  16233. #define SET_GPIO_9_doen_spi1_pad_sck_out { \
  16234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16235. _ezchip_macro_read_value_ &= ~(0xFF); \
  16236. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  16237. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16238. }
  16239. #define SET_GPIO_9_doen_spi1_pad_ss_0_n { \
  16240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16241. _ezchip_macro_read_value_ &= ~(0xFF); \
  16242. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  16243. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16244. }
  16245. #define SET_GPIO_9_doen_spi1_pad_ss_1_n { \
  16246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16247. _ezchip_macro_read_value_ &= ~(0xFF); \
  16248. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  16249. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16250. }
  16251. #define SET_GPIO_9_doen_spi1_pad_txd { \
  16252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16253. _ezchip_macro_read_value_ &= ~(0xFF); \
  16254. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  16255. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16256. }
  16257. #define SET_GPIO_9_doen_spi2_pad_oe_n { \
  16258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16259. _ezchip_macro_read_value_ &= ~(0xFF); \
  16260. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  16261. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16262. }
  16263. #define SET_GPIO_9_doen_spi2_pad_sck_out { \
  16264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16265. _ezchip_macro_read_value_ &= ~(0xFF); \
  16266. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  16267. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16268. }
  16269. #define SET_GPIO_9_doen_spi2_pad_ss_0_n { \
  16270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16271. _ezchip_macro_read_value_ &= ~(0xFF); \
  16272. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  16273. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16274. }
  16275. #define SET_GPIO_9_doen_spi2_pad_ss_1_n { \
  16276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16277. _ezchip_macro_read_value_ &= ~(0xFF); \
  16278. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  16279. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16280. }
  16281. #define SET_GPIO_9_doen_spi2_pad_txd { \
  16282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16283. _ezchip_macro_read_value_ &= ~(0xFF); \
  16284. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  16285. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16286. }
  16287. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit0 { \
  16288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16289. _ezchip_macro_read_value_ &= ~(0xFF); \
  16290. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  16291. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16292. }
  16293. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit1 { \
  16294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16295. _ezchip_macro_read_value_ &= ~(0xFF); \
  16296. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  16297. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16298. }
  16299. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit2 { \
  16300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16301. _ezchip_macro_read_value_ &= ~(0xFF); \
  16302. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  16303. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16304. }
  16305. #define SET_GPIO_9_doen_spi2ahb_pad_oe_n_bit3 { \
  16306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16307. _ezchip_macro_read_value_ &= ~(0xFF); \
  16308. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  16309. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16310. }
  16311. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit0 { \
  16312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16313. _ezchip_macro_read_value_ &= ~(0xFF); \
  16314. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  16315. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16316. }
  16317. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit1 { \
  16318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16319. _ezchip_macro_read_value_ &= ~(0xFF); \
  16320. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  16321. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16322. }
  16323. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit2 { \
  16324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16325. _ezchip_macro_read_value_ &= ~(0xFF); \
  16326. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  16327. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16328. }
  16329. #define SET_GPIO_9_doen_spi2ahb_pad_txd_bit3 { \
  16330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16331. _ezchip_macro_read_value_ &= ~(0xFF); \
  16332. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  16333. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16334. }
  16335. #define SET_GPIO_9_doen_spi3_pad_oe_n { \
  16336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16337. _ezchip_macro_read_value_ &= ~(0xFF); \
  16338. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  16339. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16340. }
  16341. #define SET_GPIO_9_doen_spi3_pad_sck_out { \
  16342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16343. _ezchip_macro_read_value_ &= ~(0xFF); \
  16344. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  16345. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16346. }
  16347. #define SET_GPIO_9_doen_spi3_pad_ss_0_n { \
  16348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16349. _ezchip_macro_read_value_ &= ~(0xFF); \
  16350. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  16351. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16352. }
  16353. #define SET_GPIO_9_doen_spi3_pad_ss_1_n { \
  16354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16355. _ezchip_macro_read_value_ &= ~(0xFF); \
  16356. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  16357. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16358. }
  16359. #define SET_GPIO_9_doen_spi3_pad_txd { \
  16360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16361. _ezchip_macro_read_value_ &= ~(0xFF); \
  16362. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  16363. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16364. }
  16365. #define SET_GPIO_9_doen_uart0_pad_dtrn { \
  16366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16367. _ezchip_macro_read_value_ &= ~(0xFF); \
  16368. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  16369. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16370. }
  16371. #define SET_GPIO_9_doen_uart0_pad_rtsn { \
  16372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16373. _ezchip_macro_read_value_ &= ~(0xFF); \
  16374. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  16375. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16376. }
  16377. #define SET_GPIO_9_doen_uart0_pad_sout { \
  16378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16379. _ezchip_macro_read_value_ &= ~(0xFF); \
  16380. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  16381. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16382. }
  16383. #define SET_GPIO_9_doen_uart1_pad_sout { \
  16384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16385. _ezchip_macro_read_value_ &= ~(0xFF); \
  16386. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  16387. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16388. }
  16389. #define SET_GPIO_9_doen_uart2_pad_dtr_n { \
  16390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16391. _ezchip_macro_read_value_ &= ~(0xFF); \
  16392. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  16393. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16394. }
  16395. #define SET_GPIO_9_doen_uart2_pad_rts_n { \
  16396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16397. _ezchip_macro_read_value_ &= ~(0xFF); \
  16398. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  16399. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16400. }
  16401. #define SET_GPIO_9_doen_uart2_pad_sout { \
  16402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16403. _ezchip_macro_read_value_ &= ~(0xFF); \
  16404. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  16405. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16406. }
  16407. #define SET_GPIO_9_doen_uart3_pad_sout { \
  16408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16409. _ezchip_macro_read_value_ &= ~(0xFF); \
  16410. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  16411. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16412. }
  16413. #define SET_GPIO_9_doen_usb_drv_bus { \
  16414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_9_doen_REG_ADDR); \
  16415. _ezchip_macro_read_value_ &= ~(0xFF); \
  16416. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  16417. MA_OUTW(gpio_9_doen_REG_ADDR,_ezchip_macro_read_value_); \
  16418. }
  16419. #define SET_GPIO_10_dout_reverse_(en) { \
  16420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16421. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  16422. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  16423. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16424. }
  16425. #define SET_GPIO_10_dout_LOW { \
  16426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16427. _ezchip_macro_read_value_ &= ~(0xFF); \
  16428. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  16429. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16430. }
  16431. #define SET_GPIO_10_dout_HIGH { \
  16432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16433. _ezchip_macro_read_value_ &= ~(0xFF); \
  16434. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  16435. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16436. }
  16437. #define SET_GPIO_10_dout_clk_gmac_tophyref { \
  16438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16439. _ezchip_macro_read_value_ &= ~(0xFF); \
  16440. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  16441. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16442. }
  16443. #define SET_GPIO_10_dout_cpu_jtag_tdo { \
  16444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16445. _ezchip_macro_read_value_ &= ~(0xFF); \
  16446. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  16447. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16448. }
  16449. #define SET_GPIO_10_dout_cpu_jtag_tdo_oen { \
  16450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16451. _ezchip_macro_read_value_ &= ~(0xFF); \
  16452. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  16453. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16454. }
  16455. #define SET_GPIO_10_dout_dmic_clk_out { \
  16456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16457. _ezchip_macro_read_value_ &= ~(0xFF); \
  16458. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  16459. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16460. }
  16461. #define SET_GPIO_10_dout_dsp_JTDOEn_pad { \
  16462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16463. _ezchip_macro_read_value_ &= ~(0xFF); \
  16464. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  16465. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16466. }
  16467. #define SET_GPIO_10_dout_dsp_JTDO_pad { \
  16468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16469. _ezchip_macro_read_value_ &= ~(0xFF); \
  16470. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  16471. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16472. }
  16473. #define SET_GPIO_10_dout_i2c0_pad_sck_oe { \
  16474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16475. _ezchip_macro_read_value_ &= ~(0xFF); \
  16476. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  16477. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16478. }
  16479. #define SET_GPIO_10_dout_i2c0_pad_sda_oe { \
  16480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16481. _ezchip_macro_read_value_ &= ~(0xFF); \
  16482. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  16483. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16484. }
  16485. #define SET_GPIO_10_dout_i2c1_pad_sck_oe { \
  16486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16487. _ezchip_macro_read_value_ &= ~(0xFF); \
  16488. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  16489. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16490. }
  16491. #define SET_GPIO_10_dout_i2c1_pad_sda_oe { \
  16492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16493. _ezchip_macro_read_value_ &= ~(0xFF); \
  16494. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  16495. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16496. }
  16497. #define SET_GPIO_10_dout_i2c2_pad_sck_oe { \
  16498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16499. _ezchip_macro_read_value_ &= ~(0xFF); \
  16500. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  16501. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16502. }
  16503. #define SET_GPIO_10_dout_i2c2_pad_sda_oe { \
  16504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16505. _ezchip_macro_read_value_ &= ~(0xFF); \
  16506. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  16507. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16508. }
  16509. #define SET_GPIO_10_dout_i2c3_pad_sck_oe { \
  16510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16511. _ezchip_macro_read_value_ &= ~(0xFF); \
  16512. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  16513. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16514. }
  16515. #define SET_GPIO_10_dout_i2c3_pad_sda_oe { \
  16516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16517. _ezchip_macro_read_value_ &= ~(0xFF); \
  16518. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  16519. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16520. }
  16521. #define SET_GPIO_10_dout_i2srx_bclk_out { \
  16522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16523. _ezchip_macro_read_value_ &= ~(0xFF); \
  16524. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  16525. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16526. }
  16527. #define SET_GPIO_10_dout_i2srx_bclk_out_oen { \
  16528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16529. _ezchip_macro_read_value_ &= ~(0xFF); \
  16530. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  16531. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16532. }
  16533. #define SET_GPIO_10_dout_i2srx_lrck_out { \
  16534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16535. _ezchip_macro_read_value_ &= ~(0xFF); \
  16536. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  16537. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16538. }
  16539. #define SET_GPIO_10_dout_i2srx_lrck_out_oen { \
  16540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16541. _ezchip_macro_read_value_ &= ~(0xFF); \
  16542. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  16543. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16544. }
  16545. #define SET_GPIO_10_dout_i2srx_mclk_out { \
  16546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16547. _ezchip_macro_read_value_ &= ~(0xFF); \
  16548. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  16549. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16550. }
  16551. #define SET_GPIO_10_dout_i2stx_bclk_out { \
  16552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16553. _ezchip_macro_read_value_ &= ~(0xFF); \
  16554. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  16555. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16556. }
  16557. #define SET_GPIO_10_dout_i2stx_bclk_out_oen { \
  16558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16559. _ezchip_macro_read_value_ &= ~(0xFF); \
  16560. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  16561. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16562. }
  16563. #define SET_GPIO_10_dout_i2stx_lrck_out { \
  16564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16565. _ezchip_macro_read_value_ &= ~(0xFF); \
  16566. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  16567. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16568. }
  16569. #define SET_GPIO_10_dout_i2stx_lrckout_oen { \
  16570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16571. _ezchip_macro_read_value_ &= ~(0xFF); \
  16572. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  16573. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16574. }
  16575. #define SET_GPIO_10_dout_i2stx_mclk_out { \
  16576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16577. _ezchip_macro_read_value_ &= ~(0xFF); \
  16578. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  16579. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16580. }
  16581. #define SET_GPIO_10_dout_i2stx_sdout0 { \
  16582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16583. _ezchip_macro_read_value_ &= ~(0xFF); \
  16584. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  16585. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16586. }
  16587. #define SET_GPIO_10_dout_i2stx_sdout1 { \
  16588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16589. _ezchip_macro_read_value_ &= ~(0xFF); \
  16590. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  16591. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16592. }
  16593. #define SET_GPIO_10_dout_lcd_pad_csm_n { \
  16594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16595. _ezchip_macro_read_value_ &= ~(0xFF); \
  16596. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  16597. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16598. }
  16599. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit0 { \
  16600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16601. _ezchip_macro_read_value_ &= ~(0xFF); \
  16602. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  16603. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16604. }
  16605. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit1 { \
  16606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16607. _ezchip_macro_read_value_ &= ~(0xFF); \
  16608. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  16609. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16610. }
  16611. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit2 { \
  16612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16613. _ezchip_macro_read_value_ &= ~(0xFF); \
  16614. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  16615. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16616. }
  16617. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit3 { \
  16618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16619. _ezchip_macro_read_value_ &= ~(0xFF); \
  16620. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  16621. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16622. }
  16623. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit4 { \
  16624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16625. _ezchip_macro_read_value_ &= ~(0xFF); \
  16626. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  16627. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16628. }
  16629. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit5 { \
  16630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16631. _ezchip_macro_read_value_ &= ~(0xFF); \
  16632. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  16633. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16634. }
  16635. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit6 { \
  16636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16637. _ezchip_macro_read_value_ &= ~(0xFF); \
  16638. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  16639. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16640. }
  16641. #define SET_GPIO_10_dout_pwm_pad_oe_n_bit7 { \
  16642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16643. _ezchip_macro_read_value_ &= ~(0xFF); \
  16644. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  16645. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16646. }
  16647. #define SET_GPIO_10_dout_pwm_pad_out_bit0 { \
  16648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16649. _ezchip_macro_read_value_ &= ~(0xFF); \
  16650. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  16651. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16652. }
  16653. #define SET_GPIO_10_dout_pwm_pad_out_bit1 { \
  16654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16655. _ezchip_macro_read_value_ &= ~(0xFF); \
  16656. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  16657. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16658. }
  16659. #define SET_GPIO_10_dout_pwm_pad_out_bit2 { \
  16660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16661. _ezchip_macro_read_value_ &= ~(0xFF); \
  16662. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  16663. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16664. }
  16665. #define SET_GPIO_10_dout_pwm_pad_out_bit3 { \
  16666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16667. _ezchip_macro_read_value_ &= ~(0xFF); \
  16668. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  16669. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16670. }
  16671. #define SET_GPIO_10_dout_pwm_pad_out_bit4 { \
  16672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16673. _ezchip_macro_read_value_ &= ~(0xFF); \
  16674. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  16675. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16676. }
  16677. #define SET_GPIO_10_dout_pwm_pad_out_bit5 { \
  16678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16679. _ezchip_macro_read_value_ &= ~(0xFF); \
  16680. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  16681. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16682. }
  16683. #define SET_GPIO_10_dout_pwm_pad_out_bit6 { \
  16684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16685. _ezchip_macro_read_value_ &= ~(0xFF); \
  16686. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  16687. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16688. }
  16689. #define SET_GPIO_10_dout_pwm_pad_out_bit7 { \
  16690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16691. _ezchip_macro_read_value_ &= ~(0xFF); \
  16692. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  16693. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16694. }
  16695. #define SET_GPIO_10_dout_pwmdac_left_out { \
  16696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16697. _ezchip_macro_read_value_ &= ~(0xFF); \
  16698. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  16699. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16700. }
  16701. #define SET_GPIO_10_dout_pwmdac_right_out { \
  16702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16703. _ezchip_macro_read_value_ &= ~(0xFF); \
  16704. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  16705. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16706. }
  16707. #define SET_GPIO_10_dout_qspi_csn1_out { \
  16708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16709. _ezchip_macro_read_value_ &= ~(0xFF); \
  16710. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  16711. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16712. }
  16713. #define SET_GPIO_10_dout_qspi_csn2_out { \
  16714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16715. _ezchip_macro_read_value_ &= ~(0xFF); \
  16716. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  16717. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16718. }
  16719. #define SET_GPIO_10_dout_qspi_csn3_out { \
  16720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16721. _ezchip_macro_read_value_ &= ~(0xFF); \
  16722. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  16723. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16724. }
  16725. #define SET_GPIO_10_dout_register23_SCFG_cmsensor_rst0 { \
  16726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16727. _ezchip_macro_read_value_ &= ~(0xFF); \
  16728. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  16729. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16730. }
  16731. #define SET_GPIO_10_dout_register23_SCFG_cmsensor_rst1 { \
  16732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16733. _ezchip_macro_read_value_ &= ~(0xFF); \
  16734. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  16735. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16736. }
  16737. #define SET_GPIO_10_dout_register32_SCFG_gmac_phy_rstn { \
  16738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16739. _ezchip_macro_read_value_ &= ~(0xFF); \
  16740. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  16741. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16742. }
  16743. #define SET_GPIO_10_dout_sdio0_pad_card_power_en { \
  16744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16745. _ezchip_macro_read_value_ &= ~(0xFF); \
  16746. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  16747. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16748. }
  16749. #define SET_GPIO_10_dout_sdio0_pad_cclk_out { \
  16750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16751. _ezchip_macro_read_value_ &= ~(0xFF); \
  16752. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  16753. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16754. }
  16755. #define SET_GPIO_10_dout_sdio0_pad_ccmd_oe { \
  16756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16757. _ezchip_macro_read_value_ &= ~(0xFF); \
  16758. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  16759. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16760. }
  16761. #define SET_GPIO_10_dout_sdio0_pad_ccmd_out { \
  16762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16763. _ezchip_macro_read_value_ &= ~(0xFF); \
  16764. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  16765. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16766. }
  16767. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit0 { \
  16768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16769. _ezchip_macro_read_value_ &= ~(0xFF); \
  16770. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  16771. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16772. }
  16773. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit1 { \
  16774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16775. _ezchip_macro_read_value_ &= ~(0xFF); \
  16776. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  16777. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16778. }
  16779. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit2 { \
  16780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16781. _ezchip_macro_read_value_ &= ~(0xFF); \
  16782. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  16783. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16784. }
  16785. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit3 { \
  16786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16787. _ezchip_macro_read_value_ &= ~(0xFF); \
  16788. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  16789. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16790. }
  16791. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit4 { \
  16792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16793. _ezchip_macro_read_value_ &= ~(0xFF); \
  16794. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  16795. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16796. }
  16797. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit5 { \
  16798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16799. _ezchip_macro_read_value_ &= ~(0xFF); \
  16800. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  16801. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16802. }
  16803. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit6 { \
  16804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16805. _ezchip_macro_read_value_ &= ~(0xFF); \
  16806. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  16807. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16808. }
  16809. #define SET_GPIO_10_dout_sdio0_pad_cdata_oe_bit7 { \
  16810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16811. _ezchip_macro_read_value_ &= ~(0xFF); \
  16812. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  16813. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16814. }
  16815. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit0 { \
  16816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16817. _ezchip_macro_read_value_ &= ~(0xFF); \
  16818. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  16819. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16820. }
  16821. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit1 { \
  16822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16823. _ezchip_macro_read_value_ &= ~(0xFF); \
  16824. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  16825. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16826. }
  16827. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit2 { \
  16828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16829. _ezchip_macro_read_value_ &= ~(0xFF); \
  16830. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  16831. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16832. }
  16833. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit3 { \
  16834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16835. _ezchip_macro_read_value_ &= ~(0xFF); \
  16836. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  16837. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16838. }
  16839. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit4 { \
  16840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16841. _ezchip_macro_read_value_ &= ~(0xFF); \
  16842. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  16843. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16844. }
  16845. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit5 { \
  16846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16847. _ezchip_macro_read_value_ &= ~(0xFF); \
  16848. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  16849. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16850. }
  16851. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit6 { \
  16852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16853. _ezchip_macro_read_value_ &= ~(0xFF); \
  16854. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  16855. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16856. }
  16857. #define SET_GPIO_10_dout_sdio0_pad_cdata_out_bit7 { \
  16858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16859. _ezchip_macro_read_value_ &= ~(0xFF); \
  16860. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  16861. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16862. }
  16863. #define SET_GPIO_10_dout_sdio0_pad_rst_n { \
  16864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16865. _ezchip_macro_read_value_ &= ~(0xFF); \
  16866. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  16867. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16868. }
  16869. #define SET_GPIO_10_dout_sdio1_pad_card_power_en { \
  16870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16871. _ezchip_macro_read_value_ &= ~(0xFF); \
  16872. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  16873. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16874. }
  16875. #define SET_GPIO_10_dout_sdio1_pad_cclk_out { \
  16876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16877. _ezchip_macro_read_value_ &= ~(0xFF); \
  16878. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  16879. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16880. }
  16881. #define SET_GPIO_10_dout_sdio1_pad_ccmd_oe { \
  16882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16883. _ezchip_macro_read_value_ &= ~(0xFF); \
  16884. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  16885. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16886. }
  16887. #define SET_GPIO_10_dout_sdio1_pad_ccmd_out { \
  16888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16889. _ezchip_macro_read_value_ &= ~(0xFF); \
  16890. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  16891. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16892. }
  16893. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit0 { \
  16894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16895. _ezchip_macro_read_value_ &= ~(0xFF); \
  16896. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  16897. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16898. }
  16899. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit1 { \
  16900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16901. _ezchip_macro_read_value_ &= ~(0xFF); \
  16902. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  16903. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16904. }
  16905. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit2 { \
  16906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16907. _ezchip_macro_read_value_ &= ~(0xFF); \
  16908. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  16909. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16910. }
  16911. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit3 { \
  16912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16913. _ezchip_macro_read_value_ &= ~(0xFF); \
  16914. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  16915. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16916. }
  16917. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit4 { \
  16918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16919. _ezchip_macro_read_value_ &= ~(0xFF); \
  16920. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  16921. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16922. }
  16923. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit5 { \
  16924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16925. _ezchip_macro_read_value_ &= ~(0xFF); \
  16926. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  16927. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16928. }
  16929. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit6 { \
  16930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16931. _ezchip_macro_read_value_ &= ~(0xFF); \
  16932. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  16933. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16934. }
  16935. #define SET_GPIO_10_dout_sdio1_pad_cdata_oe_bit7 { \
  16936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16937. _ezchip_macro_read_value_ &= ~(0xFF); \
  16938. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  16939. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16940. }
  16941. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit0 { \
  16942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16943. _ezchip_macro_read_value_ &= ~(0xFF); \
  16944. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  16945. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16946. }
  16947. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit1 { \
  16948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16949. _ezchip_macro_read_value_ &= ~(0xFF); \
  16950. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  16951. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16952. }
  16953. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit2 { \
  16954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16955. _ezchip_macro_read_value_ &= ~(0xFF); \
  16956. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  16957. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16958. }
  16959. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit3 { \
  16960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16961. _ezchip_macro_read_value_ &= ~(0xFF); \
  16962. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  16963. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16964. }
  16965. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit4 { \
  16966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16967. _ezchip_macro_read_value_ &= ~(0xFF); \
  16968. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  16969. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16970. }
  16971. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit5 { \
  16972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16973. _ezchip_macro_read_value_ &= ~(0xFF); \
  16974. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  16975. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16976. }
  16977. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit6 { \
  16978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16979. _ezchip_macro_read_value_ &= ~(0xFF); \
  16980. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  16981. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16982. }
  16983. #define SET_GPIO_10_dout_sdio1_pad_cdata_out_bit7 { \
  16984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16985. _ezchip_macro_read_value_ &= ~(0xFF); \
  16986. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  16987. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16988. }
  16989. #define SET_GPIO_10_dout_sdio1_pad_rst_n { \
  16990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16991. _ezchip_macro_read_value_ &= ~(0xFF); \
  16992. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  16993. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  16994. }
  16995. #define SET_GPIO_10_dout_spdif_tx_sdout { \
  16996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  16997. _ezchip_macro_read_value_ &= ~(0xFF); \
  16998. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  16999. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17000. }
  17001. #define SET_GPIO_10_dout_spdif_tx_sdout_oen { \
  17002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17003. _ezchip_macro_read_value_ &= ~(0xFF); \
  17004. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  17005. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17006. }
  17007. #define SET_GPIO_10_dout_spi0_pad_oe_n { \
  17008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17009. _ezchip_macro_read_value_ &= ~(0xFF); \
  17010. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  17011. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17012. }
  17013. #define SET_GPIO_10_dout_spi0_pad_sck_out { \
  17014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17015. _ezchip_macro_read_value_ &= ~(0xFF); \
  17016. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  17017. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17018. }
  17019. #define SET_GPIO_10_dout_spi0_pad_ss_0_n { \
  17020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17021. _ezchip_macro_read_value_ &= ~(0xFF); \
  17022. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  17023. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17024. }
  17025. #define SET_GPIO_10_dout_spi0_pad_ss_1_n { \
  17026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17027. _ezchip_macro_read_value_ &= ~(0xFF); \
  17028. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  17029. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17030. }
  17031. #define SET_GPIO_10_dout_spi0_pad_txd { \
  17032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17033. _ezchip_macro_read_value_ &= ~(0xFF); \
  17034. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  17035. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17036. }
  17037. #define SET_GPIO_10_dout_spi1_pad_oe_n { \
  17038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17039. _ezchip_macro_read_value_ &= ~(0xFF); \
  17040. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  17041. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17042. }
  17043. #define SET_GPIO_10_dout_spi1_pad_sck_out { \
  17044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17045. _ezchip_macro_read_value_ &= ~(0xFF); \
  17046. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  17047. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17048. }
  17049. #define SET_GPIO_10_dout_spi1_pad_ss_0_n { \
  17050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17051. _ezchip_macro_read_value_ &= ~(0xFF); \
  17052. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  17053. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17054. }
  17055. #define SET_GPIO_10_dout_spi1_pad_ss_1_n { \
  17056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17057. _ezchip_macro_read_value_ &= ~(0xFF); \
  17058. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  17059. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17060. }
  17061. #define SET_GPIO_10_dout_spi1_pad_txd { \
  17062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17063. _ezchip_macro_read_value_ &= ~(0xFF); \
  17064. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  17065. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17066. }
  17067. #define SET_GPIO_10_dout_spi2_pad_oe_n { \
  17068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17069. _ezchip_macro_read_value_ &= ~(0xFF); \
  17070. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  17071. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17072. }
  17073. #define SET_GPIO_10_dout_spi2_pad_sck_out { \
  17074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17075. _ezchip_macro_read_value_ &= ~(0xFF); \
  17076. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  17077. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17078. }
  17079. #define SET_GPIO_10_dout_spi2_pad_ss_0_n { \
  17080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17081. _ezchip_macro_read_value_ &= ~(0xFF); \
  17082. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  17083. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17084. }
  17085. #define SET_GPIO_10_dout_spi2_pad_ss_1_n { \
  17086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17087. _ezchip_macro_read_value_ &= ~(0xFF); \
  17088. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  17089. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17090. }
  17091. #define SET_GPIO_10_dout_spi2_pad_txd { \
  17092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17093. _ezchip_macro_read_value_ &= ~(0xFF); \
  17094. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  17095. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17096. }
  17097. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit0 { \
  17098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17099. _ezchip_macro_read_value_ &= ~(0xFF); \
  17100. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  17101. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17102. }
  17103. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit1 { \
  17104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17105. _ezchip_macro_read_value_ &= ~(0xFF); \
  17106. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  17107. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17108. }
  17109. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit2 { \
  17110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17111. _ezchip_macro_read_value_ &= ~(0xFF); \
  17112. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  17113. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17114. }
  17115. #define SET_GPIO_10_dout_spi2ahb_pad_oe_n_bit3 { \
  17116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17117. _ezchip_macro_read_value_ &= ~(0xFF); \
  17118. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  17119. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17120. }
  17121. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit0 { \
  17122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17123. _ezchip_macro_read_value_ &= ~(0xFF); \
  17124. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  17125. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17126. }
  17127. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit1 { \
  17128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17129. _ezchip_macro_read_value_ &= ~(0xFF); \
  17130. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  17131. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17132. }
  17133. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit2 { \
  17134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17135. _ezchip_macro_read_value_ &= ~(0xFF); \
  17136. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  17137. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17138. }
  17139. #define SET_GPIO_10_dout_spi2ahb_pad_txd_bit3 { \
  17140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17141. _ezchip_macro_read_value_ &= ~(0xFF); \
  17142. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  17143. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17144. }
  17145. #define SET_GPIO_10_dout_spi3_pad_oe_n { \
  17146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17147. _ezchip_macro_read_value_ &= ~(0xFF); \
  17148. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  17149. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17150. }
  17151. #define SET_GPIO_10_dout_spi3_pad_sck_out { \
  17152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17153. _ezchip_macro_read_value_ &= ~(0xFF); \
  17154. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  17155. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17156. }
  17157. #define SET_GPIO_10_dout_spi3_pad_ss_0_n { \
  17158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17159. _ezchip_macro_read_value_ &= ~(0xFF); \
  17160. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  17161. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17162. }
  17163. #define SET_GPIO_10_dout_spi3_pad_ss_1_n { \
  17164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17165. _ezchip_macro_read_value_ &= ~(0xFF); \
  17166. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  17167. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17168. }
  17169. #define SET_GPIO_10_dout_spi3_pad_txd { \
  17170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17171. _ezchip_macro_read_value_ &= ~(0xFF); \
  17172. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  17173. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17174. }
  17175. #define SET_GPIO_10_dout_uart0_pad_dtrn { \
  17176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17177. _ezchip_macro_read_value_ &= ~(0xFF); \
  17178. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  17179. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17180. }
  17181. #define SET_GPIO_10_dout_uart0_pad_rtsn { \
  17182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17183. _ezchip_macro_read_value_ &= ~(0xFF); \
  17184. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  17185. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17186. }
  17187. #define SET_GPIO_10_dout_uart0_pad_sout { \
  17188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17189. _ezchip_macro_read_value_ &= ~(0xFF); \
  17190. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  17191. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17192. }
  17193. #define SET_GPIO_10_dout_uart1_pad_sout { \
  17194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17195. _ezchip_macro_read_value_ &= ~(0xFF); \
  17196. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  17197. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17198. }
  17199. #define SET_GPIO_10_dout_uart2_pad_dtr_n { \
  17200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17201. _ezchip_macro_read_value_ &= ~(0xFF); \
  17202. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  17203. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17204. }
  17205. #define SET_GPIO_10_dout_uart2_pad_rts_n { \
  17206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17207. _ezchip_macro_read_value_ &= ~(0xFF); \
  17208. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  17209. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17210. }
  17211. #define SET_GPIO_10_dout_uart2_pad_sout { \
  17212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17213. _ezchip_macro_read_value_ &= ~(0xFF); \
  17214. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  17215. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17216. }
  17217. #define SET_GPIO_10_dout_uart3_pad_sout { \
  17218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17219. _ezchip_macro_read_value_ &= ~(0xFF); \
  17220. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  17221. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17222. }
  17223. #define SET_GPIO_10_dout_usb_drv_bus { \
  17224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_dout_REG_ADDR); \
  17225. _ezchip_macro_read_value_ &= ~(0xFF); \
  17226. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  17227. MA_OUTW(gpio_10_dout_REG_ADDR,_ezchip_macro_read_value_); \
  17228. }
  17229. #define SET_GPIO_10_doen_reverse_(en) { \
  17230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17231. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  17232. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  17233. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17234. }
  17235. #define SET_GPIO_10_doen_LOW { \
  17236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17237. _ezchip_macro_read_value_ &= ~(0xFF); \
  17238. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  17239. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17240. }
  17241. #define SET_GPIO_10_doen_HIGH { \
  17242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17243. _ezchip_macro_read_value_ &= ~(0xFF); \
  17244. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  17245. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17246. }
  17247. #define SET_GPIO_10_doen_clk_gmac_tophyref { \
  17248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17249. _ezchip_macro_read_value_ &= ~(0xFF); \
  17250. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  17251. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17252. }
  17253. #define SET_GPIO_10_doen_cpu_jtag_tdo { \
  17254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17255. _ezchip_macro_read_value_ &= ~(0xFF); \
  17256. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  17257. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17258. }
  17259. #define SET_GPIO_10_doen_cpu_jtag_tdo_oen { \
  17260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17261. _ezchip_macro_read_value_ &= ~(0xFF); \
  17262. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  17263. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17264. }
  17265. #define SET_GPIO_10_doen_dmic_clk_out { \
  17266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17267. _ezchip_macro_read_value_ &= ~(0xFF); \
  17268. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  17269. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17270. }
  17271. #define SET_GPIO_10_doen_dsp_JTDOEn_pad { \
  17272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17273. _ezchip_macro_read_value_ &= ~(0xFF); \
  17274. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  17275. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17276. }
  17277. #define SET_GPIO_10_doen_dsp_JTDO_pad { \
  17278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17279. _ezchip_macro_read_value_ &= ~(0xFF); \
  17280. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  17281. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17282. }
  17283. #define SET_GPIO_10_doen_i2c0_pad_sck_oe { \
  17284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17285. _ezchip_macro_read_value_ &= ~(0xFF); \
  17286. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  17287. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17288. }
  17289. #define SET_GPIO_10_doen_i2c0_pad_sda_oe { \
  17290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17291. _ezchip_macro_read_value_ &= ~(0xFF); \
  17292. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  17293. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17294. }
  17295. #define SET_GPIO_10_doen_i2c1_pad_sck_oe { \
  17296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17297. _ezchip_macro_read_value_ &= ~(0xFF); \
  17298. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  17299. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17300. }
  17301. #define SET_GPIO_10_doen_i2c1_pad_sda_oe { \
  17302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17303. _ezchip_macro_read_value_ &= ~(0xFF); \
  17304. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  17305. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17306. }
  17307. #define SET_GPIO_10_doen_i2c2_pad_sck_oe { \
  17308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17309. _ezchip_macro_read_value_ &= ~(0xFF); \
  17310. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  17311. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17312. }
  17313. #define SET_GPIO_10_doen_i2c2_pad_sda_oe { \
  17314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17315. _ezchip_macro_read_value_ &= ~(0xFF); \
  17316. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  17317. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17318. }
  17319. #define SET_GPIO_10_doen_i2c3_pad_sck_oe { \
  17320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17321. _ezchip_macro_read_value_ &= ~(0xFF); \
  17322. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  17323. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17324. }
  17325. #define SET_GPIO_10_doen_i2c3_pad_sda_oe { \
  17326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17327. _ezchip_macro_read_value_ &= ~(0xFF); \
  17328. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  17329. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17330. }
  17331. #define SET_GPIO_10_doen_i2srx_bclk_out { \
  17332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17333. _ezchip_macro_read_value_ &= ~(0xFF); \
  17334. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  17335. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17336. }
  17337. #define SET_GPIO_10_doen_i2srx_bclk_out_oen { \
  17338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17339. _ezchip_macro_read_value_ &= ~(0xFF); \
  17340. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  17341. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17342. }
  17343. #define SET_GPIO_10_doen_i2srx_lrck_out { \
  17344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17345. _ezchip_macro_read_value_ &= ~(0xFF); \
  17346. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  17347. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17348. }
  17349. #define SET_GPIO_10_doen_i2srx_lrck_out_oen { \
  17350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17351. _ezchip_macro_read_value_ &= ~(0xFF); \
  17352. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  17353. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17354. }
  17355. #define SET_GPIO_10_doen_i2srx_mclk_out { \
  17356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17357. _ezchip_macro_read_value_ &= ~(0xFF); \
  17358. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  17359. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17360. }
  17361. #define SET_GPIO_10_doen_i2stx_bclk_out { \
  17362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17363. _ezchip_macro_read_value_ &= ~(0xFF); \
  17364. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  17365. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17366. }
  17367. #define SET_GPIO_10_doen_i2stx_bclk_out_oen { \
  17368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17369. _ezchip_macro_read_value_ &= ~(0xFF); \
  17370. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  17371. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17372. }
  17373. #define SET_GPIO_10_doen_i2stx_lrck_out { \
  17374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17375. _ezchip_macro_read_value_ &= ~(0xFF); \
  17376. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  17377. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17378. }
  17379. #define SET_GPIO_10_doen_i2stx_lrckout_oen { \
  17380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17381. _ezchip_macro_read_value_ &= ~(0xFF); \
  17382. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  17383. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17384. }
  17385. #define SET_GPIO_10_doen_i2stx_mclk_out { \
  17386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17387. _ezchip_macro_read_value_ &= ~(0xFF); \
  17388. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  17389. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17390. }
  17391. #define SET_GPIO_10_doen_i2stx_sdout0 { \
  17392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17393. _ezchip_macro_read_value_ &= ~(0xFF); \
  17394. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  17395. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17396. }
  17397. #define SET_GPIO_10_doen_i2stx_sdout1 { \
  17398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17399. _ezchip_macro_read_value_ &= ~(0xFF); \
  17400. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  17401. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17402. }
  17403. #define SET_GPIO_10_doen_lcd_pad_csm_n { \
  17404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17405. _ezchip_macro_read_value_ &= ~(0xFF); \
  17406. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  17407. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17408. }
  17409. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit0 { \
  17410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17411. _ezchip_macro_read_value_ &= ~(0xFF); \
  17412. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  17413. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17414. }
  17415. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit1 { \
  17416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17417. _ezchip_macro_read_value_ &= ~(0xFF); \
  17418. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  17419. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17420. }
  17421. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit2 { \
  17422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17423. _ezchip_macro_read_value_ &= ~(0xFF); \
  17424. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  17425. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17426. }
  17427. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit3 { \
  17428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17429. _ezchip_macro_read_value_ &= ~(0xFF); \
  17430. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  17431. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17432. }
  17433. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit4 { \
  17434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17435. _ezchip_macro_read_value_ &= ~(0xFF); \
  17436. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  17437. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17438. }
  17439. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit5 { \
  17440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17441. _ezchip_macro_read_value_ &= ~(0xFF); \
  17442. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  17443. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17444. }
  17445. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit6 { \
  17446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17447. _ezchip_macro_read_value_ &= ~(0xFF); \
  17448. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  17449. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17450. }
  17451. #define SET_GPIO_10_doen_pwm_pad_oe_n_bit7 { \
  17452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17453. _ezchip_macro_read_value_ &= ~(0xFF); \
  17454. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  17455. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17456. }
  17457. #define SET_GPIO_10_doen_pwm_pad_out_bit0 { \
  17458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17459. _ezchip_macro_read_value_ &= ~(0xFF); \
  17460. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  17461. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17462. }
  17463. #define SET_GPIO_10_doen_pwm_pad_out_bit1 { \
  17464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17465. _ezchip_macro_read_value_ &= ~(0xFF); \
  17466. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  17467. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17468. }
  17469. #define SET_GPIO_10_doen_pwm_pad_out_bit2 { \
  17470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17471. _ezchip_macro_read_value_ &= ~(0xFF); \
  17472. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  17473. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17474. }
  17475. #define SET_GPIO_10_doen_pwm_pad_out_bit3 { \
  17476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17477. _ezchip_macro_read_value_ &= ~(0xFF); \
  17478. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  17479. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17480. }
  17481. #define SET_GPIO_10_doen_pwm_pad_out_bit4 { \
  17482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17483. _ezchip_macro_read_value_ &= ~(0xFF); \
  17484. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  17485. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17486. }
  17487. #define SET_GPIO_10_doen_pwm_pad_out_bit5 { \
  17488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17489. _ezchip_macro_read_value_ &= ~(0xFF); \
  17490. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  17491. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17492. }
  17493. #define SET_GPIO_10_doen_pwm_pad_out_bit6 { \
  17494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17495. _ezchip_macro_read_value_ &= ~(0xFF); \
  17496. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  17497. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17498. }
  17499. #define SET_GPIO_10_doen_pwm_pad_out_bit7 { \
  17500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17501. _ezchip_macro_read_value_ &= ~(0xFF); \
  17502. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  17503. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17504. }
  17505. #define SET_GPIO_10_doen_pwmdac_left_out { \
  17506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17507. _ezchip_macro_read_value_ &= ~(0xFF); \
  17508. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  17509. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17510. }
  17511. #define SET_GPIO_10_doen_pwmdac_right_out { \
  17512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17513. _ezchip_macro_read_value_ &= ~(0xFF); \
  17514. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  17515. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17516. }
  17517. #define SET_GPIO_10_doen_qspi_csn1_out { \
  17518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17519. _ezchip_macro_read_value_ &= ~(0xFF); \
  17520. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  17521. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17522. }
  17523. #define SET_GPIO_10_doen_qspi_csn2_out { \
  17524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17525. _ezchip_macro_read_value_ &= ~(0xFF); \
  17526. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  17527. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17528. }
  17529. #define SET_GPIO_10_doen_qspi_csn3_out { \
  17530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17531. _ezchip_macro_read_value_ &= ~(0xFF); \
  17532. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  17533. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17534. }
  17535. #define SET_GPIO_10_doen_register23_SCFG_cmsensor_rst0 { \
  17536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17537. _ezchip_macro_read_value_ &= ~(0xFF); \
  17538. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  17539. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17540. }
  17541. #define SET_GPIO_10_doen_register23_SCFG_cmsensor_rst1 { \
  17542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17543. _ezchip_macro_read_value_ &= ~(0xFF); \
  17544. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  17545. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17546. }
  17547. #define SET_GPIO_10_doen_register32_SCFG_gmac_phy_rstn { \
  17548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17549. _ezchip_macro_read_value_ &= ~(0xFF); \
  17550. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  17551. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17552. }
  17553. #define SET_GPIO_10_doen_sdio0_pad_card_power_en { \
  17554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17555. _ezchip_macro_read_value_ &= ~(0xFF); \
  17556. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  17557. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17558. }
  17559. #define SET_GPIO_10_doen_sdio0_pad_cclk_out { \
  17560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17561. _ezchip_macro_read_value_ &= ~(0xFF); \
  17562. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  17563. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17564. }
  17565. #define SET_GPIO_10_doen_sdio0_pad_ccmd_oe { \
  17566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17567. _ezchip_macro_read_value_ &= ~(0xFF); \
  17568. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  17569. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17570. }
  17571. #define SET_GPIO_10_doen_sdio0_pad_ccmd_out { \
  17572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17573. _ezchip_macro_read_value_ &= ~(0xFF); \
  17574. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  17575. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17576. }
  17577. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit0 { \
  17578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17579. _ezchip_macro_read_value_ &= ~(0xFF); \
  17580. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  17581. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17582. }
  17583. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit1 { \
  17584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17585. _ezchip_macro_read_value_ &= ~(0xFF); \
  17586. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  17587. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17588. }
  17589. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit2 { \
  17590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17591. _ezchip_macro_read_value_ &= ~(0xFF); \
  17592. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  17593. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17594. }
  17595. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit3 { \
  17596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17597. _ezchip_macro_read_value_ &= ~(0xFF); \
  17598. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  17599. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17600. }
  17601. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit4 { \
  17602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17603. _ezchip_macro_read_value_ &= ~(0xFF); \
  17604. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  17605. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17606. }
  17607. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit5 { \
  17608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17609. _ezchip_macro_read_value_ &= ~(0xFF); \
  17610. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  17611. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17612. }
  17613. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit6 { \
  17614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17615. _ezchip_macro_read_value_ &= ~(0xFF); \
  17616. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  17617. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17618. }
  17619. #define SET_GPIO_10_doen_sdio0_pad_cdata_oe_bit7 { \
  17620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17621. _ezchip_macro_read_value_ &= ~(0xFF); \
  17622. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  17623. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17624. }
  17625. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit0 { \
  17626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17627. _ezchip_macro_read_value_ &= ~(0xFF); \
  17628. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  17629. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17630. }
  17631. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit1 { \
  17632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17633. _ezchip_macro_read_value_ &= ~(0xFF); \
  17634. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  17635. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17636. }
  17637. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit2 { \
  17638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17639. _ezchip_macro_read_value_ &= ~(0xFF); \
  17640. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  17641. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17642. }
  17643. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit3 { \
  17644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17645. _ezchip_macro_read_value_ &= ~(0xFF); \
  17646. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  17647. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17648. }
  17649. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit4 { \
  17650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17651. _ezchip_macro_read_value_ &= ~(0xFF); \
  17652. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  17653. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17654. }
  17655. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit5 { \
  17656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17657. _ezchip_macro_read_value_ &= ~(0xFF); \
  17658. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  17659. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17660. }
  17661. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit6 { \
  17662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17663. _ezchip_macro_read_value_ &= ~(0xFF); \
  17664. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  17665. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17666. }
  17667. #define SET_GPIO_10_doen_sdio0_pad_cdata_out_bit7 { \
  17668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17669. _ezchip_macro_read_value_ &= ~(0xFF); \
  17670. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  17671. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17672. }
  17673. #define SET_GPIO_10_doen_sdio0_pad_rst_n { \
  17674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17675. _ezchip_macro_read_value_ &= ~(0xFF); \
  17676. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  17677. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17678. }
  17679. #define SET_GPIO_10_doen_sdio1_pad_card_power_en { \
  17680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17681. _ezchip_macro_read_value_ &= ~(0xFF); \
  17682. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  17683. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17684. }
  17685. #define SET_GPIO_10_doen_sdio1_pad_cclk_out { \
  17686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17687. _ezchip_macro_read_value_ &= ~(0xFF); \
  17688. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  17689. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17690. }
  17691. #define SET_GPIO_10_doen_sdio1_pad_ccmd_oe { \
  17692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17693. _ezchip_macro_read_value_ &= ~(0xFF); \
  17694. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  17695. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17696. }
  17697. #define SET_GPIO_10_doen_sdio1_pad_ccmd_out { \
  17698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17699. _ezchip_macro_read_value_ &= ~(0xFF); \
  17700. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  17701. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17702. }
  17703. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit0 { \
  17704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17705. _ezchip_macro_read_value_ &= ~(0xFF); \
  17706. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  17707. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17708. }
  17709. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit1 { \
  17710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17711. _ezchip_macro_read_value_ &= ~(0xFF); \
  17712. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  17713. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17714. }
  17715. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit2 { \
  17716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17717. _ezchip_macro_read_value_ &= ~(0xFF); \
  17718. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  17719. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17720. }
  17721. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit3 { \
  17722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17723. _ezchip_macro_read_value_ &= ~(0xFF); \
  17724. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  17725. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17726. }
  17727. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit4 { \
  17728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17729. _ezchip_macro_read_value_ &= ~(0xFF); \
  17730. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  17731. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17732. }
  17733. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit5 { \
  17734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17735. _ezchip_macro_read_value_ &= ~(0xFF); \
  17736. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  17737. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17738. }
  17739. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit6 { \
  17740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17741. _ezchip_macro_read_value_ &= ~(0xFF); \
  17742. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  17743. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17744. }
  17745. #define SET_GPIO_10_doen_sdio1_pad_cdata_oe_bit7 { \
  17746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17747. _ezchip_macro_read_value_ &= ~(0xFF); \
  17748. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  17749. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17750. }
  17751. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit0 { \
  17752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17753. _ezchip_macro_read_value_ &= ~(0xFF); \
  17754. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  17755. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17756. }
  17757. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit1 { \
  17758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17759. _ezchip_macro_read_value_ &= ~(0xFF); \
  17760. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  17761. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17762. }
  17763. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit2 { \
  17764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17765. _ezchip_macro_read_value_ &= ~(0xFF); \
  17766. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  17767. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17768. }
  17769. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit3 { \
  17770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17771. _ezchip_macro_read_value_ &= ~(0xFF); \
  17772. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  17773. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17774. }
  17775. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit4 { \
  17776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17777. _ezchip_macro_read_value_ &= ~(0xFF); \
  17778. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  17779. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17780. }
  17781. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit5 { \
  17782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17783. _ezchip_macro_read_value_ &= ~(0xFF); \
  17784. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  17785. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17786. }
  17787. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit6 { \
  17788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17789. _ezchip_macro_read_value_ &= ~(0xFF); \
  17790. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  17791. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17792. }
  17793. #define SET_GPIO_10_doen_sdio1_pad_cdata_out_bit7 { \
  17794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17795. _ezchip_macro_read_value_ &= ~(0xFF); \
  17796. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  17797. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17798. }
  17799. #define SET_GPIO_10_doen_sdio1_pad_rst_n { \
  17800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17801. _ezchip_macro_read_value_ &= ~(0xFF); \
  17802. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  17803. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17804. }
  17805. #define SET_GPIO_10_doen_spdif_tx_sdout { \
  17806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17807. _ezchip_macro_read_value_ &= ~(0xFF); \
  17808. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  17809. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17810. }
  17811. #define SET_GPIO_10_doen_spdif_tx_sdout_oen { \
  17812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17813. _ezchip_macro_read_value_ &= ~(0xFF); \
  17814. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  17815. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17816. }
  17817. #define SET_GPIO_10_doen_spi0_pad_oe_n { \
  17818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17819. _ezchip_macro_read_value_ &= ~(0xFF); \
  17820. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  17821. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17822. }
  17823. #define SET_GPIO_10_doen_spi0_pad_sck_out { \
  17824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17825. _ezchip_macro_read_value_ &= ~(0xFF); \
  17826. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  17827. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17828. }
  17829. #define SET_GPIO_10_doen_spi0_pad_ss_0_n { \
  17830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17831. _ezchip_macro_read_value_ &= ~(0xFF); \
  17832. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  17833. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17834. }
  17835. #define SET_GPIO_10_doen_spi0_pad_ss_1_n { \
  17836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17837. _ezchip_macro_read_value_ &= ~(0xFF); \
  17838. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  17839. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17840. }
  17841. #define SET_GPIO_10_doen_spi0_pad_txd { \
  17842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17843. _ezchip_macro_read_value_ &= ~(0xFF); \
  17844. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  17845. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17846. }
  17847. #define SET_GPIO_10_doen_spi1_pad_oe_n { \
  17848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17849. _ezchip_macro_read_value_ &= ~(0xFF); \
  17850. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  17851. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17852. }
  17853. #define SET_GPIO_10_doen_spi1_pad_sck_out { \
  17854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17855. _ezchip_macro_read_value_ &= ~(0xFF); \
  17856. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  17857. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17858. }
  17859. #define SET_GPIO_10_doen_spi1_pad_ss_0_n { \
  17860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17861. _ezchip_macro_read_value_ &= ~(0xFF); \
  17862. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  17863. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17864. }
  17865. #define SET_GPIO_10_doen_spi1_pad_ss_1_n { \
  17866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17867. _ezchip_macro_read_value_ &= ~(0xFF); \
  17868. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  17869. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17870. }
  17871. #define SET_GPIO_10_doen_spi1_pad_txd { \
  17872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17873. _ezchip_macro_read_value_ &= ~(0xFF); \
  17874. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  17875. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17876. }
  17877. #define SET_GPIO_10_doen_spi2_pad_oe_n { \
  17878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17879. _ezchip_macro_read_value_ &= ~(0xFF); \
  17880. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  17881. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17882. }
  17883. #define SET_GPIO_10_doen_spi2_pad_sck_out { \
  17884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17885. _ezchip_macro_read_value_ &= ~(0xFF); \
  17886. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  17887. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17888. }
  17889. #define SET_GPIO_10_doen_spi2_pad_ss_0_n { \
  17890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17891. _ezchip_macro_read_value_ &= ~(0xFF); \
  17892. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  17893. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17894. }
  17895. #define SET_GPIO_10_doen_spi2_pad_ss_1_n { \
  17896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17897. _ezchip_macro_read_value_ &= ~(0xFF); \
  17898. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  17899. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17900. }
  17901. #define SET_GPIO_10_doen_spi2_pad_txd { \
  17902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17903. _ezchip_macro_read_value_ &= ~(0xFF); \
  17904. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  17905. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17906. }
  17907. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit0 { \
  17908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17909. _ezchip_macro_read_value_ &= ~(0xFF); \
  17910. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  17911. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17912. }
  17913. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit1 { \
  17914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17915. _ezchip_macro_read_value_ &= ~(0xFF); \
  17916. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  17917. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17918. }
  17919. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit2 { \
  17920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17921. _ezchip_macro_read_value_ &= ~(0xFF); \
  17922. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  17923. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17924. }
  17925. #define SET_GPIO_10_doen_spi2ahb_pad_oe_n_bit3 { \
  17926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17927. _ezchip_macro_read_value_ &= ~(0xFF); \
  17928. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  17929. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17930. }
  17931. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit0 { \
  17932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17933. _ezchip_macro_read_value_ &= ~(0xFF); \
  17934. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  17935. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17936. }
  17937. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit1 { \
  17938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17939. _ezchip_macro_read_value_ &= ~(0xFF); \
  17940. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  17941. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17942. }
  17943. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit2 { \
  17944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17945. _ezchip_macro_read_value_ &= ~(0xFF); \
  17946. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  17947. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17948. }
  17949. #define SET_GPIO_10_doen_spi2ahb_pad_txd_bit3 { \
  17950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17951. _ezchip_macro_read_value_ &= ~(0xFF); \
  17952. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  17953. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17954. }
  17955. #define SET_GPIO_10_doen_spi3_pad_oe_n { \
  17956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17957. _ezchip_macro_read_value_ &= ~(0xFF); \
  17958. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  17959. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17960. }
  17961. #define SET_GPIO_10_doen_spi3_pad_sck_out { \
  17962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17963. _ezchip_macro_read_value_ &= ~(0xFF); \
  17964. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  17965. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17966. }
  17967. #define SET_GPIO_10_doen_spi3_pad_ss_0_n { \
  17968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17969. _ezchip_macro_read_value_ &= ~(0xFF); \
  17970. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  17971. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17972. }
  17973. #define SET_GPIO_10_doen_spi3_pad_ss_1_n { \
  17974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17975. _ezchip_macro_read_value_ &= ~(0xFF); \
  17976. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  17977. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17978. }
  17979. #define SET_GPIO_10_doen_spi3_pad_txd { \
  17980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17981. _ezchip_macro_read_value_ &= ~(0xFF); \
  17982. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  17983. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17984. }
  17985. #define SET_GPIO_10_doen_uart0_pad_dtrn { \
  17986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17987. _ezchip_macro_read_value_ &= ~(0xFF); \
  17988. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  17989. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17990. }
  17991. #define SET_GPIO_10_doen_uart0_pad_rtsn { \
  17992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17993. _ezchip_macro_read_value_ &= ~(0xFF); \
  17994. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  17995. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  17996. }
  17997. #define SET_GPIO_10_doen_uart0_pad_sout { \
  17998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  17999. _ezchip_macro_read_value_ &= ~(0xFF); \
  18000. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  18001. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18002. }
  18003. #define SET_GPIO_10_doen_uart1_pad_sout { \
  18004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18005. _ezchip_macro_read_value_ &= ~(0xFF); \
  18006. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  18007. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18008. }
  18009. #define SET_GPIO_10_doen_uart2_pad_dtr_n { \
  18010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18011. _ezchip_macro_read_value_ &= ~(0xFF); \
  18012. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  18013. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18014. }
  18015. #define SET_GPIO_10_doen_uart2_pad_rts_n { \
  18016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18017. _ezchip_macro_read_value_ &= ~(0xFF); \
  18018. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  18019. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18020. }
  18021. #define SET_GPIO_10_doen_uart2_pad_sout { \
  18022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18023. _ezchip_macro_read_value_ &= ~(0xFF); \
  18024. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  18025. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18026. }
  18027. #define SET_GPIO_10_doen_uart3_pad_sout { \
  18028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18029. _ezchip_macro_read_value_ &= ~(0xFF); \
  18030. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  18031. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18032. }
  18033. #define SET_GPIO_10_doen_usb_drv_bus { \
  18034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_10_doen_REG_ADDR); \
  18035. _ezchip_macro_read_value_ &= ~(0xFF); \
  18036. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  18037. MA_OUTW(gpio_10_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18038. }
  18039. #define SET_GPIO_11_dout_reverse_(en) { \
  18040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18041. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  18042. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  18043. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18044. }
  18045. #define SET_GPIO_11_dout_LOW { \
  18046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18047. _ezchip_macro_read_value_ &= ~(0xFF); \
  18048. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  18049. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18050. }
  18051. #define SET_GPIO_11_dout_HIGH { \
  18052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18053. _ezchip_macro_read_value_ &= ~(0xFF); \
  18054. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  18055. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18056. }
  18057. #define SET_GPIO_11_dout_clk_gmac_tophyref { \
  18058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18059. _ezchip_macro_read_value_ &= ~(0xFF); \
  18060. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  18061. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18062. }
  18063. #define SET_GPIO_11_dout_cpu_jtag_tdo { \
  18064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18065. _ezchip_macro_read_value_ &= ~(0xFF); \
  18066. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  18067. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18068. }
  18069. #define SET_GPIO_11_dout_cpu_jtag_tdo_oen { \
  18070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18071. _ezchip_macro_read_value_ &= ~(0xFF); \
  18072. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  18073. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18074. }
  18075. #define SET_GPIO_11_dout_dmic_clk_out { \
  18076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18077. _ezchip_macro_read_value_ &= ~(0xFF); \
  18078. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  18079. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18080. }
  18081. #define SET_GPIO_11_dout_dsp_JTDOEn_pad { \
  18082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18083. _ezchip_macro_read_value_ &= ~(0xFF); \
  18084. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  18085. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18086. }
  18087. #define SET_GPIO_11_dout_dsp_JTDO_pad { \
  18088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18089. _ezchip_macro_read_value_ &= ~(0xFF); \
  18090. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  18091. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18092. }
  18093. #define SET_GPIO_11_dout_i2c0_pad_sck_oe { \
  18094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18095. _ezchip_macro_read_value_ &= ~(0xFF); \
  18096. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  18097. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18098. }
  18099. #define SET_GPIO_11_dout_i2c0_pad_sda_oe { \
  18100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18101. _ezchip_macro_read_value_ &= ~(0xFF); \
  18102. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  18103. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18104. }
  18105. #define SET_GPIO_11_dout_i2c1_pad_sck_oe { \
  18106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18107. _ezchip_macro_read_value_ &= ~(0xFF); \
  18108. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  18109. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18110. }
  18111. #define SET_GPIO_11_dout_i2c1_pad_sda_oe { \
  18112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18113. _ezchip_macro_read_value_ &= ~(0xFF); \
  18114. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  18115. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18116. }
  18117. #define SET_GPIO_11_dout_i2c2_pad_sck_oe { \
  18118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18119. _ezchip_macro_read_value_ &= ~(0xFF); \
  18120. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  18121. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18122. }
  18123. #define SET_GPIO_11_dout_i2c2_pad_sda_oe { \
  18124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18125. _ezchip_macro_read_value_ &= ~(0xFF); \
  18126. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  18127. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18128. }
  18129. #define SET_GPIO_11_dout_i2c3_pad_sck_oe { \
  18130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18131. _ezchip_macro_read_value_ &= ~(0xFF); \
  18132. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  18133. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18134. }
  18135. #define SET_GPIO_11_dout_i2c3_pad_sda_oe { \
  18136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18137. _ezchip_macro_read_value_ &= ~(0xFF); \
  18138. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  18139. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18140. }
  18141. #define SET_GPIO_11_dout_i2srx_bclk_out { \
  18142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18143. _ezchip_macro_read_value_ &= ~(0xFF); \
  18144. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  18145. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18146. }
  18147. #define SET_GPIO_11_dout_i2srx_bclk_out_oen { \
  18148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18149. _ezchip_macro_read_value_ &= ~(0xFF); \
  18150. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  18151. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18152. }
  18153. #define SET_GPIO_11_dout_i2srx_lrck_out { \
  18154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18155. _ezchip_macro_read_value_ &= ~(0xFF); \
  18156. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  18157. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18158. }
  18159. #define SET_GPIO_11_dout_i2srx_lrck_out_oen { \
  18160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18161. _ezchip_macro_read_value_ &= ~(0xFF); \
  18162. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  18163. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18164. }
  18165. #define SET_GPIO_11_dout_i2srx_mclk_out { \
  18166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18167. _ezchip_macro_read_value_ &= ~(0xFF); \
  18168. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  18169. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18170. }
  18171. #define SET_GPIO_11_dout_i2stx_bclk_out { \
  18172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18173. _ezchip_macro_read_value_ &= ~(0xFF); \
  18174. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  18175. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18176. }
  18177. #define SET_GPIO_11_dout_i2stx_bclk_out_oen { \
  18178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18179. _ezchip_macro_read_value_ &= ~(0xFF); \
  18180. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  18181. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18182. }
  18183. #define SET_GPIO_11_dout_i2stx_lrck_out { \
  18184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18185. _ezchip_macro_read_value_ &= ~(0xFF); \
  18186. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  18187. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18188. }
  18189. #define SET_GPIO_11_dout_i2stx_lrckout_oen { \
  18190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18191. _ezchip_macro_read_value_ &= ~(0xFF); \
  18192. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  18193. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18194. }
  18195. #define SET_GPIO_11_dout_i2stx_mclk_out { \
  18196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18197. _ezchip_macro_read_value_ &= ~(0xFF); \
  18198. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  18199. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18200. }
  18201. #define SET_GPIO_11_dout_i2stx_sdout0 { \
  18202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18203. _ezchip_macro_read_value_ &= ~(0xFF); \
  18204. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  18205. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18206. }
  18207. #define SET_GPIO_11_dout_i2stx_sdout1 { \
  18208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18209. _ezchip_macro_read_value_ &= ~(0xFF); \
  18210. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  18211. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18212. }
  18213. #define SET_GPIO_11_dout_lcd_pad_csm_n { \
  18214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18215. _ezchip_macro_read_value_ &= ~(0xFF); \
  18216. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  18217. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18218. }
  18219. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit0 { \
  18220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18221. _ezchip_macro_read_value_ &= ~(0xFF); \
  18222. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  18223. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18224. }
  18225. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit1 { \
  18226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18227. _ezchip_macro_read_value_ &= ~(0xFF); \
  18228. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  18229. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18230. }
  18231. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit2 { \
  18232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18233. _ezchip_macro_read_value_ &= ~(0xFF); \
  18234. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  18235. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18236. }
  18237. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit3 { \
  18238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18239. _ezchip_macro_read_value_ &= ~(0xFF); \
  18240. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  18241. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18242. }
  18243. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit4 { \
  18244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18245. _ezchip_macro_read_value_ &= ~(0xFF); \
  18246. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  18247. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18248. }
  18249. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit5 { \
  18250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18251. _ezchip_macro_read_value_ &= ~(0xFF); \
  18252. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  18253. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18254. }
  18255. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit6 { \
  18256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18257. _ezchip_macro_read_value_ &= ~(0xFF); \
  18258. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  18259. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18260. }
  18261. #define SET_GPIO_11_dout_pwm_pad_oe_n_bit7 { \
  18262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18263. _ezchip_macro_read_value_ &= ~(0xFF); \
  18264. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  18265. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18266. }
  18267. #define SET_GPIO_11_dout_pwm_pad_out_bit0 { \
  18268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18269. _ezchip_macro_read_value_ &= ~(0xFF); \
  18270. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  18271. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18272. }
  18273. #define SET_GPIO_11_dout_pwm_pad_out_bit1 { \
  18274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18275. _ezchip_macro_read_value_ &= ~(0xFF); \
  18276. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  18277. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18278. }
  18279. #define SET_GPIO_11_dout_pwm_pad_out_bit2 { \
  18280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18281. _ezchip_macro_read_value_ &= ~(0xFF); \
  18282. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  18283. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18284. }
  18285. #define SET_GPIO_11_dout_pwm_pad_out_bit3 { \
  18286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18287. _ezchip_macro_read_value_ &= ~(0xFF); \
  18288. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  18289. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18290. }
  18291. #define SET_GPIO_11_dout_pwm_pad_out_bit4 { \
  18292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18293. _ezchip_macro_read_value_ &= ~(0xFF); \
  18294. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  18295. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18296. }
  18297. #define SET_GPIO_11_dout_pwm_pad_out_bit5 { \
  18298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18299. _ezchip_macro_read_value_ &= ~(0xFF); \
  18300. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  18301. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18302. }
  18303. #define SET_GPIO_11_dout_pwm_pad_out_bit6 { \
  18304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18305. _ezchip_macro_read_value_ &= ~(0xFF); \
  18306. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  18307. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18308. }
  18309. #define SET_GPIO_11_dout_pwm_pad_out_bit7 { \
  18310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18311. _ezchip_macro_read_value_ &= ~(0xFF); \
  18312. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  18313. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18314. }
  18315. #define SET_GPIO_11_dout_pwmdac_left_out { \
  18316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18317. _ezchip_macro_read_value_ &= ~(0xFF); \
  18318. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  18319. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18320. }
  18321. #define SET_GPIO_11_dout_pwmdac_right_out { \
  18322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18323. _ezchip_macro_read_value_ &= ~(0xFF); \
  18324. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  18325. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18326. }
  18327. #define SET_GPIO_11_dout_qspi_csn1_out { \
  18328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18329. _ezchip_macro_read_value_ &= ~(0xFF); \
  18330. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  18331. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18332. }
  18333. #define SET_GPIO_11_dout_qspi_csn2_out { \
  18334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18335. _ezchip_macro_read_value_ &= ~(0xFF); \
  18336. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  18337. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18338. }
  18339. #define SET_GPIO_11_dout_qspi_csn3_out { \
  18340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18341. _ezchip_macro_read_value_ &= ~(0xFF); \
  18342. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  18343. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18344. }
  18345. #define SET_GPIO_11_dout_register23_SCFG_cmsensor_rst0 { \
  18346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18347. _ezchip_macro_read_value_ &= ~(0xFF); \
  18348. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  18349. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18350. }
  18351. #define SET_GPIO_11_dout_register23_SCFG_cmsensor_rst1 { \
  18352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18353. _ezchip_macro_read_value_ &= ~(0xFF); \
  18354. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  18355. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18356. }
  18357. #define SET_GPIO_11_dout_register32_SCFG_gmac_phy_rstn { \
  18358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18359. _ezchip_macro_read_value_ &= ~(0xFF); \
  18360. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  18361. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18362. }
  18363. #define SET_GPIO_11_dout_sdio0_pad_card_power_en { \
  18364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18365. _ezchip_macro_read_value_ &= ~(0xFF); \
  18366. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  18367. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18368. }
  18369. #define SET_GPIO_11_dout_sdio0_pad_cclk_out { \
  18370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18371. _ezchip_macro_read_value_ &= ~(0xFF); \
  18372. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  18373. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18374. }
  18375. #define SET_GPIO_11_dout_sdio0_pad_ccmd_oe { \
  18376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18377. _ezchip_macro_read_value_ &= ~(0xFF); \
  18378. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  18379. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18380. }
  18381. #define SET_GPIO_11_dout_sdio0_pad_ccmd_out { \
  18382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18383. _ezchip_macro_read_value_ &= ~(0xFF); \
  18384. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  18385. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18386. }
  18387. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit0 { \
  18388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18389. _ezchip_macro_read_value_ &= ~(0xFF); \
  18390. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  18391. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18392. }
  18393. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit1 { \
  18394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18395. _ezchip_macro_read_value_ &= ~(0xFF); \
  18396. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  18397. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18398. }
  18399. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit2 { \
  18400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18401. _ezchip_macro_read_value_ &= ~(0xFF); \
  18402. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  18403. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18404. }
  18405. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit3 { \
  18406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18407. _ezchip_macro_read_value_ &= ~(0xFF); \
  18408. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  18409. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18410. }
  18411. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit4 { \
  18412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18413. _ezchip_macro_read_value_ &= ~(0xFF); \
  18414. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  18415. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18416. }
  18417. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit5 { \
  18418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18419. _ezchip_macro_read_value_ &= ~(0xFF); \
  18420. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  18421. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18422. }
  18423. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit6 { \
  18424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18425. _ezchip_macro_read_value_ &= ~(0xFF); \
  18426. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  18427. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18428. }
  18429. #define SET_GPIO_11_dout_sdio0_pad_cdata_oe_bit7 { \
  18430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18431. _ezchip_macro_read_value_ &= ~(0xFF); \
  18432. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  18433. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18434. }
  18435. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit0 { \
  18436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18437. _ezchip_macro_read_value_ &= ~(0xFF); \
  18438. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  18439. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18440. }
  18441. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit1 { \
  18442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18443. _ezchip_macro_read_value_ &= ~(0xFF); \
  18444. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  18445. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18446. }
  18447. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit2 { \
  18448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18449. _ezchip_macro_read_value_ &= ~(0xFF); \
  18450. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  18451. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18452. }
  18453. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit3 { \
  18454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18455. _ezchip_macro_read_value_ &= ~(0xFF); \
  18456. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  18457. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18458. }
  18459. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit4 { \
  18460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18461. _ezchip_macro_read_value_ &= ~(0xFF); \
  18462. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  18463. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18464. }
  18465. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit5 { \
  18466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18467. _ezchip_macro_read_value_ &= ~(0xFF); \
  18468. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  18469. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18470. }
  18471. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit6 { \
  18472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18473. _ezchip_macro_read_value_ &= ~(0xFF); \
  18474. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  18475. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18476. }
  18477. #define SET_GPIO_11_dout_sdio0_pad_cdata_out_bit7 { \
  18478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18479. _ezchip_macro_read_value_ &= ~(0xFF); \
  18480. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  18481. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18482. }
  18483. #define SET_GPIO_11_dout_sdio0_pad_rst_n { \
  18484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18485. _ezchip_macro_read_value_ &= ~(0xFF); \
  18486. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  18487. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18488. }
  18489. #define SET_GPIO_11_dout_sdio1_pad_card_power_en { \
  18490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18491. _ezchip_macro_read_value_ &= ~(0xFF); \
  18492. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  18493. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18494. }
  18495. #define SET_GPIO_11_dout_sdio1_pad_cclk_out { \
  18496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18497. _ezchip_macro_read_value_ &= ~(0xFF); \
  18498. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  18499. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18500. }
  18501. #define SET_GPIO_11_dout_sdio1_pad_ccmd_oe { \
  18502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18503. _ezchip_macro_read_value_ &= ~(0xFF); \
  18504. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  18505. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18506. }
  18507. #define SET_GPIO_11_dout_sdio1_pad_ccmd_out { \
  18508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18509. _ezchip_macro_read_value_ &= ~(0xFF); \
  18510. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  18511. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18512. }
  18513. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit0 { \
  18514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18515. _ezchip_macro_read_value_ &= ~(0xFF); \
  18516. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  18517. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18518. }
  18519. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit1 { \
  18520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18521. _ezchip_macro_read_value_ &= ~(0xFF); \
  18522. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  18523. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18524. }
  18525. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit2 { \
  18526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18527. _ezchip_macro_read_value_ &= ~(0xFF); \
  18528. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  18529. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18530. }
  18531. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit3 { \
  18532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18533. _ezchip_macro_read_value_ &= ~(0xFF); \
  18534. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  18535. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18536. }
  18537. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit4 { \
  18538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18539. _ezchip_macro_read_value_ &= ~(0xFF); \
  18540. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  18541. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18542. }
  18543. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit5 { \
  18544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18545. _ezchip_macro_read_value_ &= ~(0xFF); \
  18546. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  18547. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18548. }
  18549. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit6 { \
  18550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18551. _ezchip_macro_read_value_ &= ~(0xFF); \
  18552. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  18553. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18554. }
  18555. #define SET_GPIO_11_dout_sdio1_pad_cdata_oe_bit7 { \
  18556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18557. _ezchip_macro_read_value_ &= ~(0xFF); \
  18558. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  18559. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18560. }
  18561. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit0 { \
  18562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18563. _ezchip_macro_read_value_ &= ~(0xFF); \
  18564. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  18565. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18566. }
  18567. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit1 { \
  18568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18569. _ezchip_macro_read_value_ &= ~(0xFF); \
  18570. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  18571. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18572. }
  18573. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit2 { \
  18574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18575. _ezchip_macro_read_value_ &= ~(0xFF); \
  18576. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  18577. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18578. }
  18579. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit3 { \
  18580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18581. _ezchip_macro_read_value_ &= ~(0xFF); \
  18582. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  18583. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18584. }
  18585. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit4 { \
  18586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18587. _ezchip_macro_read_value_ &= ~(0xFF); \
  18588. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  18589. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18590. }
  18591. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit5 { \
  18592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18593. _ezchip_macro_read_value_ &= ~(0xFF); \
  18594. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  18595. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18596. }
  18597. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit6 { \
  18598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18599. _ezchip_macro_read_value_ &= ~(0xFF); \
  18600. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  18601. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18602. }
  18603. #define SET_GPIO_11_dout_sdio1_pad_cdata_out_bit7 { \
  18604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18605. _ezchip_macro_read_value_ &= ~(0xFF); \
  18606. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  18607. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18608. }
  18609. #define SET_GPIO_11_dout_sdio1_pad_rst_n { \
  18610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18611. _ezchip_macro_read_value_ &= ~(0xFF); \
  18612. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  18613. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18614. }
  18615. #define SET_GPIO_11_dout_spdif_tx_sdout { \
  18616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18617. _ezchip_macro_read_value_ &= ~(0xFF); \
  18618. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  18619. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18620. }
  18621. #define SET_GPIO_11_dout_spdif_tx_sdout_oen { \
  18622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18623. _ezchip_macro_read_value_ &= ~(0xFF); \
  18624. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  18625. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18626. }
  18627. #define SET_GPIO_11_dout_spi0_pad_oe_n { \
  18628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18629. _ezchip_macro_read_value_ &= ~(0xFF); \
  18630. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  18631. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18632. }
  18633. #define SET_GPIO_11_dout_spi0_pad_sck_out { \
  18634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18635. _ezchip_macro_read_value_ &= ~(0xFF); \
  18636. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  18637. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18638. }
  18639. #define SET_GPIO_11_dout_spi0_pad_ss_0_n { \
  18640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18641. _ezchip_macro_read_value_ &= ~(0xFF); \
  18642. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  18643. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18644. }
  18645. #define SET_GPIO_11_dout_spi0_pad_ss_1_n { \
  18646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18647. _ezchip_macro_read_value_ &= ~(0xFF); \
  18648. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  18649. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18650. }
  18651. #define SET_GPIO_11_dout_spi0_pad_txd { \
  18652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18653. _ezchip_macro_read_value_ &= ~(0xFF); \
  18654. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  18655. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18656. }
  18657. #define SET_GPIO_11_dout_spi1_pad_oe_n { \
  18658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18659. _ezchip_macro_read_value_ &= ~(0xFF); \
  18660. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  18661. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18662. }
  18663. #define SET_GPIO_11_dout_spi1_pad_sck_out { \
  18664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18665. _ezchip_macro_read_value_ &= ~(0xFF); \
  18666. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  18667. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18668. }
  18669. #define SET_GPIO_11_dout_spi1_pad_ss_0_n { \
  18670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18671. _ezchip_macro_read_value_ &= ~(0xFF); \
  18672. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  18673. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18674. }
  18675. #define SET_GPIO_11_dout_spi1_pad_ss_1_n { \
  18676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18677. _ezchip_macro_read_value_ &= ~(0xFF); \
  18678. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  18679. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18680. }
  18681. #define SET_GPIO_11_dout_spi1_pad_txd { \
  18682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18683. _ezchip_macro_read_value_ &= ~(0xFF); \
  18684. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  18685. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18686. }
  18687. #define SET_GPIO_11_dout_spi2_pad_oe_n { \
  18688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18689. _ezchip_macro_read_value_ &= ~(0xFF); \
  18690. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  18691. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18692. }
  18693. #define SET_GPIO_11_dout_spi2_pad_sck_out { \
  18694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18695. _ezchip_macro_read_value_ &= ~(0xFF); \
  18696. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  18697. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18698. }
  18699. #define SET_GPIO_11_dout_spi2_pad_ss_0_n { \
  18700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18701. _ezchip_macro_read_value_ &= ~(0xFF); \
  18702. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  18703. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18704. }
  18705. #define SET_GPIO_11_dout_spi2_pad_ss_1_n { \
  18706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18707. _ezchip_macro_read_value_ &= ~(0xFF); \
  18708. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  18709. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18710. }
  18711. #define SET_GPIO_11_dout_spi2_pad_txd { \
  18712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18713. _ezchip_macro_read_value_ &= ~(0xFF); \
  18714. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  18715. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18716. }
  18717. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit0 { \
  18718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18719. _ezchip_macro_read_value_ &= ~(0xFF); \
  18720. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  18721. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18722. }
  18723. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit1 { \
  18724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18725. _ezchip_macro_read_value_ &= ~(0xFF); \
  18726. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  18727. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18728. }
  18729. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit2 { \
  18730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18731. _ezchip_macro_read_value_ &= ~(0xFF); \
  18732. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  18733. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18734. }
  18735. #define SET_GPIO_11_dout_spi2ahb_pad_oe_n_bit3 { \
  18736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18737. _ezchip_macro_read_value_ &= ~(0xFF); \
  18738. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  18739. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18740. }
  18741. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit0 { \
  18742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18743. _ezchip_macro_read_value_ &= ~(0xFF); \
  18744. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  18745. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18746. }
  18747. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit1 { \
  18748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18749. _ezchip_macro_read_value_ &= ~(0xFF); \
  18750. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  18751. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18752. }
  18753. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit2 { \
  18754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18755. _ezchip_macro_read_value_ &= ~(0xFF); \
  18756. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  18757. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18758. }
  18759. #define SET_GPIO_11_dout_spi2ahb_pad_txd_bit3 { \
  18760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18761. _ezchip_macro_read_value_ &= ~(0xFF); \
  18762. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  18763. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18764. }
  18765. #define SET_GPIO_11_dout_spi3_pad_oe_n { \
  18766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18767. _ezchip_macro_read_value_ &= ~(0xFF); \
  18768. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  18769. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18770. }
  18771. #define SET_GPIO_11_dout_spi3_pad_sck_out { \
  18772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18773. _ezchip_macro_read_value_ &= ~(0xFF); \
  18774. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  18775. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18776. }
  18777. #define SET_GPIO_11_dout_spi3_pad_ss_0_n { \
  18778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18779. _ezchip_macro_read_value_ &= ~(0xFF); \
  18780. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  18781. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18782. }
  18783. #define SET_GPIO_11_dout_spi3_pad_ss_1_n { \
  18784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18785. _ezchip_macro_read_value_ &= ~(0xFF); \
  18786. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  18787. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18788. }
  18789. #define SET_GPIO_11_dout_spi3_pad_txd { \
  18790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18791. _ezchip_macro_read_value_ &= ~(0xFF); \
  18792. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  18793. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18794. }
  18795. #define SET_GPIO_11_dout_uart0_pad_dtrn { \
  18796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18797. _ezchip_macro_read_value_ &= ~(0xFF); \
  18798. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  18799. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18800. }
  18801. #define SET_GPIO_11_dout_uart0_pad_rtsn { \
  18802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18803. _ezchip_macro_read_value_ &= ~(0xFF); \
  18804. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  18805. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18806. }
  18807. #define SET_GPIO_11_dout_uart0_pad_sout { \
  18808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18809. _ezchip_macro_read_value_ &= ~(0xFF); \
  18810. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  18811. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18812. }
  18813. #define SET_GPIO_11_dout_uart1_pad_sout { \
  18814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18815. _ezchip_macro_read_value_ &= ~(0xFF); \
  18816. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  18817. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18818. }
  18819. #define SET_GPIO_11_dout_uart2_pad_dtr_n { \
  18820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18821. _ezchip_macro_read_value_ &= ~(0xFF); \
  18822. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  18823. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18824. }
  18825. #define SET_GPIO_11_dout_uart2_pad_rts_n { \
  18826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18827. _ezchip_macro_read_value_ &= ~(0xFF); \
  18828. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  18829. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18830. }
  18831. #define SET_GPIO_11_dout_uart2_pad_sout { \
  18832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18833. _ezchip_macro_read_value_ &= ~(0xFF); \
  18834. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  18835. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18836. }
  18837. #define SET_GPIO_11_dout_uart3_pad_sout { \
  18838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18839. _ezchip_macro_read_value_ &= ~(0xFF); \
  18840. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  18841. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18842. }
  18843. #define SET_GPIO_11_dout_usb_drv_bus { \
  18844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_dout_REG_ADDR); \
  18845. _ezchip_macro_read_value_ &= ~(0xFF); \
  18846. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  18847. MA_OUTW(gpio_11_dout_REG_ADDR,_ezchip_macro_read_value_); \
  18848. }
  18849. #define SET_GPIO_11_doen_reverse_(en) { \
  18850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18851. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  18852. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  18853. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18854. }
  18855. #define SET_GPIO_11_doen_LOW { \
  18856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18857. _ezchip_macro_read_value_ &= ~(0xFF); \
  18858. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  18859. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18860. }
  18861. #define SET_GPIO_11_doen_HIGH { \
  18862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18863. _ezchip_macro_read_value_ &= ~(0xFF); \
  18864. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  18865. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18866. }
  18867. #define SET_GPIO_11_doen_clk_gmac_tophyref { \
  18868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18869. _ezchip_macro_read_value_ &= ~(0xFF); \
  18870. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  18871. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18872. }
  18873. #define SET_GPIO_11_doen_cpu_jtag_tdo { \
  18874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18875. _ezchip_macro_read_value_ &= ~(0xFF); \
  18876. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  18877. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18878. }
  18879. #define SET_GPIO_11_doen_cpu_jtag_tdo_oen { \
  18880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18881. _ezchip_macro_read_value_ &= ~(0xFF); \
  18882. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  18883. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18884. }
  18885. #define SET_GPIO_11_doen_dmic_clk_out { \
  18886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18887. _ezchip_macro_read_value_ &= ~(0xFF); \
  18888. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  18889. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18890. }
  18891. #define SET_GPIO_11_doen_dsp_JTDOEn_pad { \
  18892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18893. _ezchip_macro_read_value_ &= ~(0xFF); \
  18894. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  18895. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18896. }
  18897. #define SET_GPIO_11_doen_dsp_JTDO_pad { \
  18898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18899. _ezchip_macro_read_value_ &= ~(0xFF); \
  18900. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  18901. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18902. }
  18903. #define SET_GPIO_11_doen_i2c0_pad_sck_oe { \
  18904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18905. _ezchip_macro_read_value_ &= ~(0xFF); \
  18906. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  18907. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18908. }
  18909. #define SET_GPIO_11_doen_i2c0_pad_sda_oe { \
  18910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18911. _ezchip_macro_read_value_ &= ~(0xFF); \
  18912. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  18913. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18914. }
  18915. #define SET_GPIO_11_doen_i2c1_pad_sck_oe { \
  18916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18917. _ezchip_macro_read_value_ &= ~(0xFF); \
  18918. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  18919. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18920. }
  18921. #define SET_GPIO_11_doen_i2c1_pad_sda_oe { \
  18922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18923. _ezchip_macro_read_value_ &= ~(0xFF); \
  18924. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  18925. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18926. }
  18927. #define SET_GPIO_11_doen_i2c2_pad_sck_oe { \
  18928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18929. _ezchip_macro_read_value_ &= ~(0xFF); \
  18930. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  18931. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18932. }
  18933. #define SET_GPIO_11_doen_i2c2_pad_sda_oe { \
  18934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18935. _ezchip_macro_read_value_ &= ~(0xFF); \
  18936. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  18937. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18938. }
  18939. #define SET_GPIO_11_doen_i2c3_pad_sck_oe { \
  18940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18941. _ezchip_macro_read_value_ &= ~(0xFF); \
  18942. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  18943. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18944. }
  18945. #define SET_GPIO_11_doen_i2c3_pad_sda_oe { \
  18946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18947. _ezchip_macro_read_value_ &= ~(0xFF); \
  18948. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  18949. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18950. }
  18951. #define SET_GPIO_11_doen_i2srx_bclk_out { \
  18952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18953. _ezchip_macro_read_value_ &= ~(0xFF); \
  18954. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  18955. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18956. }
  18957. #define SET_GPIO_11_doen_i2srx_bclk_out_oen { \
  18958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18959. _ezchip_macro_read_value_ &= ~(0xFF); \
  18960. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  18961. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18962. }
  18963. #define SET_GPIO_11_doen_i2srx_lrck_out { \
  18964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18965. _ezchip_macro_read_value_ &= ~(0xFF); \
  18966. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  18967. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18968. }
  18969. #define SET_GPIO_11_doen_i2srx_lrck_out_oen { \
  18970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18971. _ezchip_macro_read_value_ &= ~(0xFF); \
  18972. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  18973. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18974. }
  18975. #define SET_GPIO_11_doen_i2srx_mclk_out { \
  18976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18977. _ezchip_macro_read_value_ &= ~(0xFF); \
  18978. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  18979. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18980. }
  18981. #define SET_GPIO_11_doen_i2stx_bclk_out { \
  18982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18983. _ezchip_macro_read_value_ &= ~(0xFF); \
  18984. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  18985. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18986. }
  18987. #define SET_GPIO_11_doen_i2stx_bclk_out_oen { \
  18988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18989. _ezchip_macro_read_value_ &= ~(0xFF); \
  18990. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  18991. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18992. }
  18993. #define SET_GPIO_11_doen_i2stx_lrck_out { \
  18994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  18995. _ezchip_macro_read_value_ &= ~(0xFF); \
  18996. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  18997. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  18998. }
  18999. #define SET_GPIO_11_doen_i2stx_lrckout_oen { \
  19000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19001. _ezchip_macro_read_value_ &= ~(0xFF); \
  19002. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  19003. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19004. }
  19005. #define SET_GPIO_11_doen_i2stx_mclk_out { \
  19006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19007. _ezchip_macro_read_value_ &= ~(0xFF); \
  19008. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  19009. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19010. }
  19011. #define SET_GPIO_11_doen_i2stx_sdout0 { \
  19012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19013. _ezchip_macro_read_value_ &= ~(0xFF); \
  19014. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  19015. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19016. }
  19017. #define SET_GPIO_11_doen_i2stx_sdout1 { \
  19018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19019. _ezchip_macro_read_value_ &= ~(0xFF); \
  19020. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  19021. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19022. }
  19023. #define SET_GPIO_11_doen_lcd_pad_csm_n { \
  19024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19025. _ezchip_macro_read_value_ &= ~(0xFF); \
  19026. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  19027. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19028. }
  19029. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit0 { \
  19030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19031. _ezchip_macro_read_value_ &= ~(0xFF); \
  19032. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  19033. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19034. }
  19035. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit1 { \
  19036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19037. _ezchip_macro_read_value_ &= ~(0xFF); \
  19038. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  19039. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19040. }
  19041. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit2 { \
  19042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19043. _ezchip_macro_read_value_ &= ~(0xFF); \
  19044. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  19045. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19046. }
  19047. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit3 { \
  19048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19049. _ezchip_macro_read_value_ &= ~(0xFF); \
  19050. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  19051. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19052. }
  19053. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit4 { \
  19054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19055. _ezchip_macro_read_value_ &= ~(0xFF); \
  19056. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  19057. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19058. }
  19059. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit5 { \
  19060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19061. _ezchip_macro_read_value_ &= ~(0xFF); \
  19062. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  19063. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19064. }
  19065. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit6 { \
  19066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19067. _ezchip_macro_read_value_ &= ~(0xFF); \
  19068. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  19069. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19070. }
  19071. #define SET_GPIO_11_doen_pwm_pad_oe_n_bit7 { \
  19072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19073. _ezchip_macro_read_value_ &= ~(0xFF); \
  19074. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  19075. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19076. }
  19077. #define SET_GPIO_11_doen_pwm_pad_out_bit0 { \
  19078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19079. _ezchip_macro_read_value_ &= ~(0xFF); \
  19080. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  19081. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19082. }
  19083. #define SET_GPIO_11_doen_pwm_pad_out_bit1 { \
  19084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19085. _ezchip_macro_read_value_ &= ~(0xFF); \
  19086. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  19087. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19088. }
  19089. #define SET_GPIO_11_doen_pwm_pad_out_bit2 { \
  19090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19091. _ezchip_macro_read_value_ &= ~(0xFF); \
  19092. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  19093. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19094. }
  19095. #define SET_GPIO_11_doen_pwm_pad_out_bit3 { \
  19096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19097. _ezchip_macro_read_value_ &= ~(0xFF); \
  19098. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  19099. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19100. }
  19101. #define SET_GPIO_11_doen_pwm_pad_out_bit4 { \
  19102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19103. _ezchip_macro_read_value_ &= ~(0xFF); \
  19104. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  19105. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19106. }
  19107. #define SET_GPIO_11_doen_pwm_pad_out_bit5 { \
  19108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19109. _ezchip_macro_read_value_ &= ~(0xFF); \
  19110. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  19111. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19112. }
  19113. #define SET_GPIO_11_doen_pwm_pad_out_bit6 { \
  19114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19115. _ezchip_macro_read_value_ &= ~(0xFF); \
  19116. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  19117. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19118. }
  19119. #define SET_GPIO_11_doen_pwm_pad_out_bit7 { \
  19120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19121. _ezchip_macro_read_value_ &= ~(0xFF); \
  19122. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  19123. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19124. }
  19125. #define SET_GPIO_11_doen_pwmdac_left_out { \
  19126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19127. _ezchip_macro_read_value_ &= ~(0xFF); \
  19128. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  19129. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19130. }
  19131. #define SET_GPIO_11_doen_pwmdac_right_out { \
  19132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19133. _ezchip_macro_read_value_ &= ~(0xFF); \
  19134. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  19135. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19136. }
  19137. #define SET_GPIO_11_doen_qspi_csn1_out { \
  19138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19139. _ezchip_macro_read_value_ &= ~(0xFF); \
  19140. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  19141. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19142. }
  19143. #define SET_GPIO_11_doen_qspi_csn2_out { \
  19144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19145. _ezchip_macro_read_value_ &= ~(0xFF); \
  19146. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  19147. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19148. }
  19149. #define SET_GPIO_11_doen_qspi_csn3_out { \
  19150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19151. _ezchip_macro_read_value_ &= ~(0xFF); \
  19152. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  19153. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19154. }
  19155. #define SET_GPIO_11_doen_register23_SCFG_cmsensor_rst0 { \
  19156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19157. _ezchip_macro_read_value_ &= ~(0xFF); \
  19158. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  19159. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19160. }
  19161. #define SET_GPIO_11_doen_register23_SCFG_cmsensor_rst1 { \
  19162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19163. _ezchip_macro_read_value_ &= ~(0xFF); \
  19164. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  19165. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19166. }
  19167. #define SET_GPIO_11_doen_register32_SCFG_gmac_phy_rstn { \
  19168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19169. _ezchip_macro_read_value_ &= ~(0xFF); \
  19170. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  19171. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19172. }
  19173. #define SET_GPIO_11_doen_sdio0_pad_card_power_en { \
  19174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19175. _ezchip_macro_read_value_ &= ~(0xFF); \
  19176. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  19177. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19178. }
  19179. #define SET_GPIO_11_doen_sdio0_pad_cclk_out { \
  19180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19181. _ezchip_macro_read_value_ &= ~(0xFF); \
  19182. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  19183. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19184. }
  19185. #define SET_GPIO_11_doen_sdio0_pad_ccmd_oe { \
  19186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19187. _ezchip_macro_read_value_ &= ~(0xFF); \
  19188. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  19189. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19190. }
  19191. #define SET_GPIO_11_doen_sdio0_pad_ccmd_out { \
  19192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19193. _ezchip_macro_read_value_ &= ~(0xFF); \
  19194. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  19195. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19196. }
  19197. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit0 { \
  19198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19199. _ezchip_macro_read_value_ &= ~(0xFF); \
  19200. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  19201. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19202. }
  19203. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit1 { \
  19204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19205. _ezchip_macro_read_value_ &= ~(0xFF); \
  19206. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  19207. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19208. }
  19209. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit2 { \
  19210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19211. _ezchip_macro_read_value_ &= ~(0xFF); \
  19212. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  19213. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19214. }
  19215. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit3 { \
  19216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19217. _ezchip_macro_read_value_ &= ~(0xFF); \
  19218. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  19219. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19220. }
  19221. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit4 { \
  19222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19223. _ezchip_macro_read_value_ &= ~(0xFF); \
  19224. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  19225. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19226. }
  19227. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit5 { \
  19228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19229. _ezchip_macro_read_value_ &= ~(0xFF); \
  19230. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  19231. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19232. }
  19233. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit6 { \
  19234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19235. _ezchip_macro_read_value_ &= ~(0xFF); \
  19236. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  19237. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19238. }
  19239. #define SET_GPIO_11_doen_sdio0_pad_cdata_oe_bit7 { \
  19240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19241. _ezchip_macro_read_value_ &= ~(0xFF); \
  19242. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  19243. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19244. }
  19245. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit0 { \
  19246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19247. _ezchip_macro_read_value_ &= ~(0xFF); \
  19248. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  19249. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19250. }
  19251. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit1 { \
  19252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19253. _ezchip_macro_read_value_ &= ~(0xFF); \
  19254. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  19255. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19256. }
  19257. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit2 { \
  19258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19259. _ezchip_macro_read_value_ &= ~(0xFF); \
  19260. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  19261. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19262. }
  19263. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit3 { \
  19264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19265. _ezchip_macro_read_value_ &= ~(0xFF); \
  19266. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  19267. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19268. }
  19269. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit4 { \
  19270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19271. _ezchip_macro_read_value_ &= ~(0xFF); \
  19272. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  19273. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19274. }
  19275. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit5 { \
  19276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19277. _ezchip_macro_read_value_ &= ~(0xFF); \
  19278. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  19279. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19280. }
  19281. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit6 { \
  19282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19283. _ezchip_macro_read_value_ &= ~(0xFF); \
  19284. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  19285. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19286. }
  19287. #define SET_GPIO_11_doen_sdio0_pad_cdata_out_bit7 { \
  19288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19289. _ezchip_macro_read_value_ &= ~(0xFF); \
  19290. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  19291. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19292. }
  19293. #define SET_GPIO_11_doen_sdio0_pad_rst_n { \
  19294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19295. _ezchip_macro_read_value_ &= ~(0xFF); \
  19296. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  19297. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19298. }
  19299. #define SET_GPIO_11_doen_sdio1_pad_card_power_en { \
  19300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19301. _ezchip_macro_read_value_ &= ~(0xFF); \
  19302. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  19303. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19304. }
  19305. #define SET_GPIO_11_doen_sdio1_pad_cclk_out { \
  19306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19307. _ezchip_macro_read_value_ &= ~(0xFF); \
  19308. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  19309. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19310. }
  19311. #define SET_GPIO_11_doen_sdio1_pad_ccmd_oe { \
  19312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19313. _ezchip_macro_read_value_ &= ~(0xFF); \
  19314. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  19315. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19316. }
  19317. #define SET_GPIO_11_doen_sdio1_pad_ccmd_out { \
  19318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19319. _ezchip_macro_read_value_ &= ~(0xFF); \
  19320. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  19321. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19322. }
  19323. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit0 { \
  19324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19325. _ezchip_macro_read_value_ &= ~(0xFF); \
  19326. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  19327. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19328. }
  19329. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit1 { \
  19330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19331. _ezchip_macro_read_value_ &= ~(0xFF); \
  19332. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  19333. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19334. }
  19335. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit2 { \
  19336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19337. _ezchip_macro_read_value_ &= ~(0xFF); \
  19338. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  19339. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19340. }
  19341. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit3 { \
  19342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19343. _ezchip_macro_read_value_ &= ~(0xFF); \
  19344. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  19345. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19346. }
  19347. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit4 { \
  19348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19349. _ezchip_macro_read_value_ &= ~(0xFF); \
  19350. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  19351. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19352. }
  19353. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit5 { \
  19354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19355. _ezchip_macro_read_value_ &= ~(0xFF); \
  19356. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  19357. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19358. }
  19359. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit6 { \
  19360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19361. _ezchip_macro_read_value_ &= ~(0xFF); \
  19362. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  19363. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19364. }
  19365. #define SET_GPIO_11_doen_sdio1_pad_cdata_oe_bit7 { \
  19366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19367. _ezchip_macro_read_value_ &= ~(0xFF); \
  19368. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  19369. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19370. }
  19371. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit0 { \
  19372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19373. _ezchip_macro_read_value_ &= ~(0xFF); \
  19374. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  19375. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19376. }
  19377. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit1 { \
  19378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19379. _ezchip_macro_read_value_ &= ~(0xFF); \
  19380. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  19381. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19382. }
  19383. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit2 { \
  19384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19385. _ezchip_macro_read_value_ &= ~(0xFF); \
  19386. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  19387. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19388. }
  19389. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit3 { \
  19390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19391. _ezchip_macro_read_value_ &= ~(0xFF); \
  19392. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  19393. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19394. }
  19395. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit4 { \
  19396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19397. _ezchip_macro_read_value_ &= ~(0xFF); \
  19398. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  19399. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19400. }
  19401. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit5 { \
  19402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19403. _ezchip_macro_read_value_ &= ~(0xFF); \
  19404. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  19405. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19406. }
  19407. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit6 { \
  19408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19409. _ezchip_macro_read_value_ &= ~(0xFF); \
  19410. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  19411. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19412. }
  19413. #define SET_GPIO_11_doen_sdio1_pad_cdata_out_bit7 { \
  19414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19415. _ezchip_macro_read_value_ &= ~(0xFF); \
  19416. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  19417. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19418. }
  19419. #define SET_GPIO_11_doen_sdio1_pad_rst_n { \
  19420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19421. _ezchip_macro_read_value_ &= ~(0xFF); \
  19422. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  19423. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19424. }
  19425. #define SET_GPIO_11_doen_spdif_tx_sdout { \
  19426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19427. _ezchip_macro_read_value_ &= ~(0xFF); \
  19428. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  19429. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19430. }
  19431. #define SET_GPIO_11_doen_spdif_tx_sdout_oen { \
  19432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19433. _ezchip_macro_read_value_ &= ~(0xFF); \
  19434. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  19435. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19436. }
  19437. #define SET_GPIO_11_doen_spi0_pad_oe_n { \
  19438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19439. _ezchip_macro_read_value_ &= ~(0xFF); \
  19440. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  19441. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19442. }
  19443. #define SET_GPIO_11_doen_spi0_pad_sck_out { \
  19444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19445. _ezchip_macro_read_value_ &= ~(0xFF); \
  19446. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  19447. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19448. }
  19449. #define SET_GPIO_11_doen_spi0_pad_ss_0_n { \
  19450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19451. _ezchip_macro_read_value_ &= ~(0xFF); \
  19452. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  19453. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19454. }
  19455. #define SET_GPIO_11_doen_spi0_pad_ss_1_n { \
  19456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19457. _ezchip_macro_read_value_ &= ~(0xFF); \
  19458. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  19459. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19460. }
  19461. #define SET_GPIO_11_doen_spi0_pad_txd { \
  19462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19463. _ezchip_macro_read_value_ &= ~(0xFF); \
  19464. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  19465. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19466. }
  19467. #define SET_GPIO_11_doen_spi1_pad_oe_n { \
  19468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19469. _ezchip_macro_read_value_ &= ~(0xFF); \
  19470. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  19471. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19472. }
  19473. #define SET_GPIO_11_doen_spi1_pad_sck_out { \
  19474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19475. _ezchip_macro_read_value_ &= ~(0xFF); \
  19476. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  19477. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19478. }
  19479. #define SET_GPIO_11_doen_spi1_pad_ss_0_n { \
  19480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19481. _ezchip_macro_read_value_ &= ~(0xFF); \
  19482. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  19483. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19484. }
  19485. #define SET_GPIO_11_doen_spi1_pad_ss_1_n { \
  19486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19487. _ezchip_macro_read_value_ &= ~(0xFF); \
  19488. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  19489. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19490. }
  19491. #define SET_GPIO_11_doen_spi1_pad_txd { \
  19492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19493. _ezchip_macro_read_value_ &= ~(0xFF); \
  19494. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  19495. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19496. }
  19497. #define SET_GPIO_11_doen_spi2_pad_oe_n { \
  19498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19499. _ezchip_macro_read_value_ &= ~(0xFF); \
  19500. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  19501. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19502. }
  19503. #define SET_GPIO_11_doen_spi2_pad_sck_out { \
  19504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19505. _ezchip_macro_read_value_ &= ~(0xFF); \
  19506. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  19507. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19508. }
  19509. #define SET_GPIO_11_doen_spi2_pad_ss_0_n { \
  19510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19511. _ezchip_macro_read_value_ &= ~(0xFF); \
  19512. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  19513. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19514. }
  19515. #define SET_GPIO_11_doen_spi2_pad_ss_1_n { \
  19516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19517. _ezchip_macro_read_value_ &= ~(0xFF); \
  19518. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  19519. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19520. }
  19521. #define SET_GPIO_11_doen_spi2_pad_txd { \
  19522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19523. _ezchip_macro_read_value_ &= ~(0xFF); \
  19524. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  19525. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19526. }
  19527. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit0 { \
  19528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19529. _ezchip_macro_read_value_ &= ~(0xFF); \
  19530. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  19531. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19532. }
  19533. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit1 { \
  19534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19535. _ezchip_macro_read_value_ &= ~(0xFF); \
  19536. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  19537. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19538. }
  19539. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit2 { \
  19540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19541. _ezchip_macro_read_value_ &= ~(0xFF); \
  19542. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  19543. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19544. }
  19545. #define SET_GPIO_11_doen_spi2ahb_pad_oe_n_bit3 { \
  19546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19547. _ezchip_macro_read_value_ &= ~(0xFF); \
  19548. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  19549. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19550. }
  19551. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit0 { \
  19552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19553. _ezchip_macro_read_value_ &= ~(0xFF); \
  19554. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  19555. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19556. }
  19557. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit1 { \
  19558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19559. _ezchip_macro_read_value_ &= ~(0xFF); \
  19560. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  19561. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19562. }
  19563. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit2 { \
  19564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19565. _ezchip_macro_read_value_ &= ~(0xFF); \
  19566. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  19567. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19568. }
  19569. #define SET_GPIO_11_doen_spi2ahb_pad_txd_bit3 { \
  19570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19571. _ezchip_macro_read_value_ &= ~(0xFF); \
  19572. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  19573. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19574. }
  19575. #define SET_GPIO_11_doen_spi3_pad_oe_n { \
  19576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19577. _ezchip_macro_read_value_ &= ~(0xFF); \
  19578. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  19579. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19580. }
  19581. #define SET_GPIO_11_doen_spi3_pad_sck_out { \
  19582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19583. _ezchip_macro_read_value_ &= ~(0xFF); \
  19584. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  19585. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19586. }
  19587. #define SET_GPIO_11_doen_spi3_pad_ss_0_n { \
  19588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19589. _ezchip_macro_read_value_ &= ~(0xFF); \
  19590. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  19591. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19592. }
  19593. #define SET_GPIO_11_doen_spi3_pad_ss_1_n { \
  19594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19595. _ezchip_macro_read_value_ &= ~(0xFF); \
  19596. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  19597. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19598. }
  19599. #define SET_GPIO_11_doen_spi3_pad_txd { \
  19600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19601. _ezchip_macro_read_value_ &= ~(0xFF); \
  19602. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  19603. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19604. }
  19605. #define SET_GPIO_11_doen_uart0_pad_dtrn { \
  19606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19607. _ezchip_macro_read_value_ &= ~(0xFF); \
  19608. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  19609. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19610. }
  19611. #define SET_GPIO_11_doen_uart0_pad_rtsn { \
  19612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19613. _ezchip_macro_read_value_ &= ~(0xFF); \
  19614. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  19615. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19616. }
  19617. #define SET_GPIO_11_doen_uart0_pad_sout { \
  19618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19619. _ezchip_macro_read_value_ &= ~(0xFF); \
  19620. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  19621. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19622. }
  19623. #define SET_GPIO_11_doen_uart1_pad_sout { \
  19624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19625. _ezchip_macro_read_value_ &= ~(0xFF); \
  19626. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  19627. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19628. }
  19629. #define SET_GPIO_11_doen_uart2_pad_dtr_n { \
  19630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19631. _ezchip_macro_read_value_ &= ~(0xFF); \
  19632. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  19633. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19634. }
  19635. #define SET_GPIO_11_doen_uart2_pad_rts_n { \
  19636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19637. _ezchip_macro_read_value_ &= ~(0xFF); \
  19638. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  19639. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19640. }
  19641. #define SET_GPIO_11_doen_uart2_pad_sout { \
  19642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19643. _ezchip_macro_read_value_ &= ~(0xFF); \
  19644. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  19645. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19646. }
  19647. #define SET_GPIO_11_doen_uart3_pad_sout { \
  19648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19649. _ezchip_macro_read_value_ &= ~(0xFF); \
  19650. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  19651. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19652. }
  19653. #define SET_GPIO_11_doen_usb_drv_bus { \
  19654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_11_doen_REG_ADDR); \
  19655. _ezchip_macro_read_value_ &= ~(0xFF); \
  19656. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  19657. MA_OUTW(gpio_11_doen_REG_ADDR,_ezchip_macro_read_value_); \
  19658. }
  19659. #define SET_GPIO_12_dout_reverse_(en) { \
  19660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19661. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  19662. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  19663. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19664. }
  19665. #define SET_GPIO_12_dout_LOW { \
  19666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19667. _ezchip_macro_read_value_ &= ~(0xFF); \
  19668. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  19669. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19670. }
  19671. #define SET_GPIO_12_dout_HIGH { \
  19672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19673. _ezchip_macro_read_value_ &= ~(0xFF); \
  19674. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  19675. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19676. }
  19677. #define SET_GPIO_12_dout_clk_gmac_tophyref { \
  19678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19679. _ezchip_macro_read_value_ &= ~(0xFF); \
  19680. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  19681. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19682. }
  19683. #define SET_GPIO_12_dout_cpu_jtag_tdo { \
  19684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19685. _ezchip_macro_read_value_ &= ~(0xFF); \
  19686. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  19687. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19688. }
  19689. #define SET_GPIO_12_dout_cpu_jtag_tdo_oen { \
  19690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19691. _ezchip_macro_read_value_ &= ~(0xFF); \
  19692. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  19693. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19694. }
  19695. #define SET_GPIO_12_dout_dmic_clk_out { \
  19696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19697. _ezchip_macro_read_value_ &= ~(0xFF); \
  19698. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  19699. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19700. }
  19701. #define SET_GPIO_12_dout_dsp_JTDOEn_pad { \
  19702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19703. _ezchip_macro_read_value_ &= ~(0xFF); \
  19704. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  19705. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19706. }
  19707. #define SET_GPIO_12_dout_dsp_JTDO_pad { \
  19708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19709. _ezchip_macro_read_value_ &= ~(0xFF); \
  19710. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  19711. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19712. }
  19713. #define SET_GPIO_12_dout_i2c0_pad_sck_oe { \
  19714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19715. _ezchip_macro_read_value_ &= ~(0xFF); \
  19716. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  19717. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19718. }
  19719. #define SET_GPIO_12_dout_i2c0_pad_sda_oe { \
  19720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19721. _ezchip_macro_read_value_ &= ~(0xFF); \
  19722. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  19723. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19724. }
  19725. #define SET_GPIO_12_dout_i2c1_pad_sck_oe { \
  19726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19727. _ezchip_macro_read_value_ &= ~(0xFF); \
  19728. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  19729. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19730. }
  19731. #define SET_GPIO_12_dout_i2c1_pad_sda_oe { \
  19732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19733. _ezchip_macro_read_value_ &= ~(0xFF); \
  19734. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  19735. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19736. }
  19737. #define SET_GPIO_12_dout_i2c2_pad_sck_oe { \
  19738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19739. _ezchip_macro_read_value_ &= ~(0xFF); \
  19740. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  19741. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19742. }
  19743. #define SET_GPIO_12_dout_i2c2_pad_sda_oe { \
  19744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19745. _ezchip_macro_read_value_ &= ~(0xFF); \
  19746. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  19747. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19748. }
  19749. #define SET_GPIO_12_dout_i2c3_pad_sck_oe { \
  19750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19751. _ezchip_macro_read_value_ &= ~(0xFF); \
  19752. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  19753. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19754. }
  19755. #define SET_GPIO_12_dout_i2c3_pad_sda_oe { \
  19756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19757. _ezchip_macro_read_value_ &= ~(0xFF); \
  19758. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  19759. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19760. }
  19761. #define SET_GPIO_12_dout_i2srx_bclk_out { \
  19762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19763. _ezchip_macro_read_value_ &= ~(0xFF); \
  19764. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  19765. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19766. }
  19767. #define SET_GPIO_12_dout_i2srx_bclk_out_oen { \
  19768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19769. _ezchip_macro_read_value_ &= ~(0xFF); \
  19770. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  19771. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19772. }
  19773. #define SET_GPIO_12_dout_i2srx_lrck_out { \
  19774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19775. _ezchip_macro_read_value_ &= ~(0xFF); \
  19776. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  19777. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19778. }
  19779. #define SET_GPIO_12_dout_i2srx_lrck_out_oen { \
  19780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19781. _ezchip_macro_read_value_ &= ~(0xFF); \
  19782. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  19783. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19784. }
  19785. #define SET_GPIO_12_dout_i2srx_mclk_out { \
  19786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19787. _ezchip_macro_read_value_ &= ~(0xFF); \
  19788. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  19789. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19790. }
  19791. #define SET_GPIO_12_dout_i2stx_bclk_out { \
  19792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19793. _ezchip_macro_read_value_ &= ~(0xFF); \
  19794. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  19795. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19796. }
  19797. #define SET_GPIO_12_dout_i2stx_bclk_out_oen { \
  19798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19799. _ezchip_macro_read_value_ &= ~(0xFF); \
  19800. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  19801. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19802. }
  19803. #define SET_GPIO_12_dout_i2stx_lrck_out { \
  19804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19805. _ezchip_macro_read_value_ &= ~(0xFF); \
  19806. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  19807. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19808. }
  19809. #define SET_GPIO_12_dout_i2stx_lrckout_oen { \
  19810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19811. _ezchip_macro_read_value_ &= ~(0xFF); \
  19812. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  19813. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19814. }
  19815. #define SET_GPIO_12_dout_i2stx_mclk_out { \
  19816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19817. _ezchip_macro_read_value_ &= ~(0xFF); \
  19818. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  19819. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19820. }
  19821. #define SET_GPIO_12_dout_i2stx_sdout0 { \
  19822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19823. _ezchip_macro_read_value_ &= ~(0xFF); \
  19824. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  19825. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19826. }
  19827. #define SET_GPIO_12_dout_i2stx_sdout1 { \
  19828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19829. _ezchip_macro_read_value_ &= ~(0xFF); \
  19830. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  19831. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19832. }
  19833. #define SET_GPIO_12_dout_lcd_pad_csm_n { \
  19834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19835. _ezchip_macro_read_value_ &= ~(0xFF); \
  19836. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  19837. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19838. }
  19839. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit0 { \
  19840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19841. _ezchip_macro_read_value_ &= ~(0xFF); \
  19842. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  19843. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19844. }
  19845. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit1 { \
  19846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19847. _ezchip_macro_read_value_ &= ~(0xFF); \
  19848. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  19849. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19850. }
  19851. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit2 { \
  19852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19853. _ezchip_macro_read_value_ &= ~(0xFF); \
  19854. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  19855. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19856. }
  19857. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit3 { \
  19858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19859. _ezchip_macro_read_value_ &= ~(0xFF); \
  19860. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  19861. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19862. }
  19863. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit4 { \
  19864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19865. _ezchip_macro_read_value_ &= ~(0xFF); \
  19866. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  19867. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19868. }
  19869. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit5 { \
  19870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19871. _ezchip_macro_read_value_ &= ~(0xFF); \
  19872. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  19873. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19874. }
  19875. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit6 { \
  19876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19877. _ezchip_macro_read_value_ &= ~(0xFF); \
  19878. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  19879. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19880. }
  19881. #define SET_GPIO_12_dout_pwm_pad_oe_n_bit7 { \
  19882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19883. _ezchip_macro_read_value_ &= ~(0xFF); \
  19884. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  19885. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19886. }
  19887. #define SET_GPIO_12_dout_pwm_pad_out_bit0 { \
  19888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19889. _ezchip_macro_read_value_ &= ~(0xFF); \
  19890. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  19891. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19892. }
  19893. #define SET_GPIO_12_dout_pwm_pad_out_bit1 { \
  19894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19895. _ezchip_macro_read_value_ &= ~(0xFF); \
  19896. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  19897. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19898. }
  19899. #define SET_GPIO_12_dout_pwm_pad_out_bit2 { \
  19900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19901. _ezchip_macro_read_value_ &= ~(0xFF); \
  19902. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  19903. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19904. }
  19905. #define SET_GPIO_12_dout_pwm_pad_out_bit3 { \
  19906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19907. _ezchip_macro_read_value_ &= ~(0xFF); \
  19908. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  19909. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19910. }
  19911. #define SET_GPIO_12_dout_pwm_pad_out_bit4 { \
  19912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19913. _ezchip_macro_read_value_ &= ~(0xFF); \
  19914. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  19915. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19916. }
  19917. #define SET_GPIO_12_dout_pwm_pad_out_bit5 { \
  19918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19919. _ezchip_macro_read_value_ &= ~(0xFF); \
  19920. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  19921. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19922. }
  19923. #define SET_GPIO_12_dout_pwm_pad_out_bit6 { \
  19924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19925. _ezchip_macro_read_value_ &= ~(0xFF); \
  19926. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  19927. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19928. }
  19929. #define SET_GPIO_12_dout_pwm_pad_out_bit7 { \
  19930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19931. _ezchip_macro_read_value_ &= ~(0xFF); \
  19932. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  19933. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19934. }
  19935. #define SET_GPIO_12_dout_pwmdac_left_out { \
  19936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19937. _ezchip_macro_read_value_ &= ~(0xFF); \
  19938. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  19939. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19940. }
  19941. #define SET_GPIO_12_dout_pwmdac_right_out { \
  19942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19943. _ezchip_macro_read_value_ &= ~(0xFF); \
  19944. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  19945. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19946. }
  19947. #define SET_GPIO_12_dout_qspi_csn1_out { \
  19948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19949. _ezchip_macro_read_value_ &= ~(0xFF); \
  19950. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  19951. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19952. }
  19953. #define SET_GPIO_12_dout_qspi_csn2_out { \
  19954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19955. _ezchip_macro_read_value_ &= ~(0xFF); \
  19956. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  19957. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19958. }
  19959. #define SET_GPIO_12_dout_qspi_csn3_out { \
  19960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19961. _ezchip_macro_read_value_ &= ~(0xFF); \
  19962. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  19963. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19964. }
  19965. #define SET_GPIO_12_dout_register23_SCFG_cmsensor_rst0 { \
  19966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19967. _ezchip_macro_read_value_ &= ~(0xFF); \
  19968. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  19969. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19970. }
  19971. #define SET_GPIO_12_dout_register23_SCFG_cmsensor_rst1 { \
  19972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19973. _ezchip_macro_read_value_ &= ~(0xFF); \
  19974. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  19975. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19976. }
  19977. #define SET_GPIO_12_dout_register32_SCFG_gmac_phy_rstn { \
  19978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19979. _ezchip_macro_read_value_ &= ~(0xFF); \
  19980. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  19981. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19982. }
  19983. #define SET_GPIO_12_dout_sdio0_pad_card_power_en { \
  19984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19985. _ezchip_macro_read_value_ &= ~(0xFF); \
  19986. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  19987. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19988. }
  19989. #define SET_GPIO_12_dout_sdio0_pad_cclk_out { \
  19990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19991. _ezchip_macro_read_value_ &= ~(0xFF); \
  19992. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  19993. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  19994. }
  19995. #define SET_GPIO_12_dout_sdio0_pad_ccmd_oe { \
  19996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  19997. _ezchip_macro_read_value_ &= ~(0xFF); \
  19998. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  19999. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20000. }
  20001. #define SET_GPIO_12_dout_sdio0_pad_ccmd_out { \
  20002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20003. _ezchip_macro_read_value_ &= ~(0xFF); \
  20004. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  20005. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20006. }
  20007. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit0 { \
  20008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20009. _ezchip_macro_read_value_ &= ~(0xFF); \
  20010. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  20011. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20012. }
  20013. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit1 { \
  20014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20015. _ezchip_macro_read_value_ &= ~(0xFF); \
  20016. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  20017. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20018. }
  20019. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit2 { \
  20020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20021. _ezchip_macro_read_value_ &= ~(0xFF); \
  20022. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  20023. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20024. }
  20025. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit3 { \
  20026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20027. _ezchip_macro_read_value_ &= ~(0xFF); \
  20028. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  20029. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20030. }
  20031. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit4 { \
  20032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20033. _ezchip_macro_read_value_ &= ~(0xFF); \
  20034. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  20035. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20036. }
  20037. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit5 { \
  20038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20039. _ezchip_macro_read_value_ &= ~(0xFF); \
  20040. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  20041. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20042. }
  20043. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit6 { \
  20044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20045. _ezchip_macro_read_value_ &= ~(0xFF); \
  20046. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  20047. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20048. }
  20049. #define SET_GPIO_12_dout_sdio0_pad_cdata_oe_bit7 { \
  20050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20051. _ezchip_macro_read_value_ &= ~(0xFF); \
  20052. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  20053. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20054. }
  20055. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit0 { \
  20056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20057. _ezchip_macro_read_value_ &= ~(0xFF); \
  20058. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  20059. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20060. }
  20061. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit1 { \
  20062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20063. _ezchip_macro_read_value_ &= ~(0xFF); \
  20064. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  20065. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20066. }
  20067. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit2 { \
  20068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20069. _ezchip_macro_read_value_ &= ~(0xFF); \
  20070. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  20071. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20072. }
  20073. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit3 { \
  20074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20075. _ezchip_macro_read_value_ &= ~(0xFF); \
  20076. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  20077. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20078. }
  20079. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit4 { \
  20080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20081. _ezchip_macro_read_value_ &= ~(0xFF); \
  20082. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  20083. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20084. }
  20085. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit5 { \
  20086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20087. _ezchip_macro_read_value_ &= ~(0xFF); \
  20088. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  20089. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20090. }
  20091. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit6 { \
  20092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20093. _ezchip_macro_read_value_ &= ~(0xFF); \
  20094. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  20095. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20096. }
  20097. #define SET_GPIO_12_dout_sdio0_pad_cdata_out_bit7 { \
  20098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20099. _ezchip_macro_read_value_ &= ~(0xFF); \
  20100. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  20101. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20102. }
  20103. #define SET_GPIO_12_dout_sdio0_pad_rst_n { \
  20104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20105. _ezchip_macro_read_value_ &= ~(0xFF); \
  20106. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  20107. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20108. }
  20109. #define SET_GPIO_12_dout_sdio1_pad_card_power_en { \
  20110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20111. _ezchip_macro_read_value_ &= ~(0xFF); \
  20112. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  20113. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20114. }
  20115. #define SET_GPIO_12_dout_sdio1_pad_cclk_out { \
  20116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20117. _ezchip_macro_read_value_ &= ~(0xFF); \
  20118. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  20119. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20120. }
  20121. #define SET_GPIO_12_dout_sdio1_pad_ccmd_oe { \
  20122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20123. _ezchip_macro_read_value_ &= ~(0xFF); \
  20124. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  20125. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20126. }
  20127. #define SET_GPIO_12_dout_sdio1_pad_ccmd_out { \
  20128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20129. _ezchip_macro_read_value_ &= ~(0xFF); \
  20130. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  20131. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20132. }
  20133. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit0 { \
  20134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20135. _ezchip_macro_read_value_ &= ~(0xFF); \
  20136. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  20137. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20138. }
  20139. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit1 { \
  20140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20141. _ezchip_macro_read_value_ &= ~(0xFF); \
  20142. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  20143. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20144. }
  20145. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit2 { \
  20146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20147. _ezchip_macro_read_value_ &= ~(0xFF); \
  20148. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  20149. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20150. }
  20151. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit3 { \
  20152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20153. _ezchip_macro_read_value_ &= ~(0xFF); \
  20154. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  20155. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20156. }
  20157. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit4 { \
  20158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20159. _ezchip_macro_read_value_ &= ~(0xFF); \
  20160. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  20161. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20162. }
  20163. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit5 { \
  20164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20165. _ezchip_macro_read_value_ &= ~(0xFF); \
  20166. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  20167. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20168. }
  20169. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit6 { \
  20170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20171. _ezchip_macro_read_value_ &= ~(0xFF); \
  20172. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  20173. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20174. }
  20175. #define SET_GPIO_12_dout_sdio1_pad_cdata_oe_bit7 { \
  20176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20177. _ezchip_macro_read_value_ &= ~(0xFF); \
  20178. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  20179. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20180. }
  20181. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit0 { \
  20182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20183. _ezchip_macro_read_value_ &= ~(0xFF); \
  20184. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  20185. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20186. }
  20187. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit1 { \
  20188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20189. _ezchip_macro_read_value_ &= ~(0xFF); \
  20190. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  20191. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20192. }
  20193. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit2 { \
  20194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20195. _ezchip_macro_read_value_ &= ~(0xFF); \
  20196. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  20197. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20198. }
  20199. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit3 { \
  20200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20201. _ezchip_macro_read_value_ &= ~(0xFF); \
  20202. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  20203. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20204. }
  20205. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit4 { \
  20206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20207. _ezchip_macro_read_value_ &= ~(0xFF); \
  20208. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  20209. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20210. }
  20211. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit5 { \
  20212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20213. _ezchip_macro_read_value_ &= ~(0xFF); \
  20214. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  20215. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20216. }
  20217. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit6 { \
  20218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20219. _ezchip_macro_read_value_ &= ~(0xFF); \
  20220. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  20221. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20222. }
  20223. #define SET_GPIO_12_dout_sdio1_pad_cdata_out_bit7 { \
  20224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20225. _ezchip_macro_read_value_ &= ~(0xFF); \
  20226. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  20227. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20228. }
  20229. #define SET_GPIO_12_dout_sdio1_pad_rst_n { \
  20230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20231. _ezchip_macro_read_value_ &= ~(0xFF); \
  20232. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  20233. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20234. }
  20235. #define SET_GPIO_12_dout_spdif_tx_sdout { \
  20236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20237. _ezchip_macro_read_value_ &= ~(0xFF); \
  20238. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  20239. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20240. }
  20241. #define SET_GPIO_12_dout_spdif_tx_sdout_oen { \
  20242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20243. _ezchip_macro_read_value_ &= ~(0xFF); \
  20244. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  20245. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20246. }
  20247. #define SET_GPIO_12_dout_spi0_pad_oe_n { \
  20248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20249. _ezchip_macro_read_value_ &= ~(0xFF); \
  20250. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  20251. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20252. }
  20253. #define SET_GPIO_12_dout_spi0_pad_sck_out { \
  20254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20255. _ezchip_macro_read_value_ &= ~(0xFF); \
  20256. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  20257. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20258. }
  20259. #define SET_GPIO_12_dout_spi0_pad_ss_0_n { \
  20260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20261. _ezchip_macro_read_value_ &= ~(0xFF); \
  20262. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  20263. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20264. }
  20265. #define SET_GPIO_12_dout_spi0_pad_ss_1_n { \
  20266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20267. _ezchip_macro_read_value_ &= ~(0xFF); \
  20268. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  20269. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20270. }
  20271. #define SET_GPIO_12_dout_spi0_pad_txd { \
  20272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20273. _ezchip_macro_read_value_ &= ~(0xFF); \
  20274. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  20275. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20276. }
  20277. #define SET_GPIO_12_dout_spi1_pad_oe_n { \
  20278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20279. _ezchip_macro_read_value_ &= ~(0xFF); \
  20280. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  20281. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20282. }
  20283. #define SET_GPIO_12_dout_spi1_pad_sck_out { \
  20284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20285. _ezchip_macro_read_value_ &= ~(0xFF); \
  20286. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  20287. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20288. }
  20289. #define SET_GPIO_12_dout_spi1_pad_ss_0_n { \
  20290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20291. _ezchip_macro_read_value_ &= ~(0xFF); \
  20292. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  20293. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20294. }
  20295. #define SET_GPIO_12_dout_spi1_pad_ss_1_n { \
  20296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20297. _ezchip_macro_read_value_ &= ~(0xFF); \
  20298. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  20299. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20300. }
  20301. #define SET_GPIO_12_dout_spi1_pad_txd { \
  20302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20303. _ezchip_macro_read_value_ &= ~(0xFF); \
  20304. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  20305. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20306. }
  20307. #define SET_GPIO_12_dout_spi2_pad_oe_n { \
  20308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20309. _ezchip_macro_read_value_ &= ~(0xFF); \
  20310. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  20311. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20312. }
  20313. #define SET_GPIO_12_dout_spi2_pad_sck_out { \
  20314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20315. _ezchip_macro_read_value_ &= ~(0xFF); \
  20316. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  20317. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20318. }
  20319. #define SET_GPIO_12_dout_spi2_pad_ss_0_n { \
  20320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20321. _ezchip_macro_read_value_ &= ~(0xFF); \
  20322. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  20323. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20324. }
  20325. #define SET_GPIO_12_dout_spi2_pad_ss_1_n { \
  20326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20327. _ezchip_macro_read_value_ &= ~(0xFF); \
  20328. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  20329. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20330. }
  20331. #define SET_GPIO_12_dout_spi2_pad_txd { \
  20332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20333. _ezchip_macro_read_value_ &= ~(0xFF); \
  20334. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  20335. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20336. }
  20337. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit0 { \
  20338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20339. _ezchip_macro_read_value_ &= ~(0xFF); \
  20340. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  20341. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20342. }
  20343. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit1 { \
  20344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20345. _ezchip_macro_read_value_ &= ~(0xFF); \
  20346. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  20347. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20348. }
  20349. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit2 { \
  20350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20351. _ezchip_macro_read_value_ &= ~(0xFF); \
  20352. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  20353. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20354. }
  20355. #define SET_GPIO_12_dout_spi2ahb_pad_oe_n_bit3 { \
  20356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20357. _ezchip_macro_read_value_ &= ~(0xFF); \
  20358. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  20359. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20360. }
  20361. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit0 { \
  20362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20363. _ezchip_macro_read_value_ &= ~(0xFF); \
  20364. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  20365. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20366. }
  20367. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit1 { \
  20368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20369. _ezchip_macro_read_value_ &= ~(0xFF); \
  20370. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  20371. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20372. }
  20373. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit2 { \
  20374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20375. _ezchip_macro_read_value_ &= ~(0xFF); \
  20376. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  20377. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20378. }
  20379. #define SET_GPIO_12_dout_spi2ahb_pad_txd_bit3 { \
  20380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20381. _ezchip_macro_read_value_ &= ~(0xFF); \
  20382. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  20383. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20384. }
  20385. #define SET_GPIO_12_dout_spi3_pad_oe_n { \
  20386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20387. _ezchip_macro_read_value_ &= ~(0xFF); \
  20388. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  20389. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20390. }
  20391. #define SET_GPIO_12_dout_spi3_pad_sck_out { \
  20392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20393. _ezchip_macro_read_value_ &= ~(0xFF); \
  20394. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  20395. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20396. }
  20397. #define SET_GPIO_12_dout_spi3_pad_ss_0_n { \
  20398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20399. _ezchip_macro_read_value_ &= ~(0xFF); \
  20400. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  20401. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20402. }
  20403. #define SET_GPIO_12_dout_spi3_pad_ss_1_n { \
  20404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20405. _ezchip_macro_read_value_ &= ~(0xFF); \
  20406. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  20407. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20408. }
  20409. #define SET_GPIO_12_dout_spi3_pad_txd { \
  20410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20411. _ezchip_macro_read_value_ &= ~(0xFF); \
  20412. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  20413. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20414. }
  20415. #define SET_GPIO_12_dout_uart0_pad_dtrn { \
  20416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20417. _ezchip_macro_read_value_ &= ~(0xFF); \
  20418. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  20419. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20420. }
  20421. #define SET_GPIO_12_dout_uart0_pad_rtsn { \
  20422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20423. _ezchip_macro_read_value_ &= ~(0xFF); \
  20424. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  20425. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20426. }
  20427. #define SET_GPIO_12_dout_uart0_pad_sout { \
  20428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20429. _ezchip_macro_read_value_ &= ~(0xFF); \
  20430. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  20431. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20432. }
  20433. #define SET_GPIO_12_dout_uart1_pad_sout { \
  20434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20435. _ezchip_macro_read_value_ &= ~(0xFF); \
  20436. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  20437. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20438. }
  20439. #define SET_GPIO_12_dout_uart2_pad_dtr_n { \
  20440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20441. _ezchip_macro_read_value_ &= ~(0xFF); \
  20442. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  20443. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20444. }
  20445. #define SET_GPIO_12_dout_uart2_pad_rts_n { \
  20446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20447. _ezchip_macro_read_value_ &= ~(0xFF); \
  20448. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  20449. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20450. }
  20451. #define SET_GPIO_12_dout_uart2_pad_sout { \
  20452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20453. _ezchip_macro_read_value_ &= ~(0xFF); \
  20454. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  20455. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20456. }
  20457. #define SET_GPIO_12_dout_uart3_pad_sout { \
  20458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20459. _ezchip_macro_read_value_ &= ~(0xFF); \
  20460. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  20461. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20462. }
  20463. #define SET_GPIO_12_dout_usb_drv_bus { \
  20464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_dout_REG_ADDR); \
  20465. _ezchip_macro_read_value_ &= ~(0xFF); \
  20466. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  20467. MA_OUTW(gpio_12_dout_REG_ADDR,_ezchip_macro_read_value_); \
  20468. }
  20469. #define SET_GPIO_12_doen_reverse_(en) { \
  20470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20471. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  20472. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  20473. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20474. }
  20475. #define SET_GPIO_12_doen_LOW { \
  20476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20477. _ezchip_macro_read_value_ &= ~(0xFF); \
  20478. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  20479. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20480. }
  20481. #define SET_GPIO_12_doen_HIGH { \
  20482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20483. _ezchip_macro_read_value_ &= ~(0xFF); \
  20484. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  20485. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20486. }
  20487. #define SET_GPIO_12_doen_clk_gmac_tophyref { \
  20488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20489. _ezchip_macro_read_value_ &= ~(0xFF); \
  20490. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  20491. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20492. }
  20493. #define SET_GPIO_12_doen_cpu_jtag_tdo { \
  20494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20495. _ezchip_macro_read_value_ &= ~(0xFF); \
  20496. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  20497. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20498. }
  20499. #define SET_GPIO_12_doen_cpu_jtag_tdo_oen { \
  20500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20501. _ezchip_macro_read_value_ &= ~(0xFF); \
  20502. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  20503. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20504. }
  20505. #define SET_GPIO_12_doen_dmic_clk_out { \
  20506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20507. _ezchip_macro_read_value_ &= ~(0xFF); \
  20508. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  20509. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20510. }
  20511. #define SET_GPIO_12_doen_dsp_JTDOEn_pad { \
  20512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20513. _ezchip_macro_read_value_ &= ~(0xFF); \
  20514. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  20515. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20516. }
  20517. #define SET_GPIO_12_doen_dsp_JTDO_pad { \
  20518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20519. _ezchip_macro_read_value_ &= ~(0xFF); \
  20520. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  20521. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20522. }
  20523. #define SET_GPIO_12_doen_i2c0_pad_sck_oe { \
  20524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20525. _ezchip_macro_read_value_ &= ~(0xFF); \
  20526. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  20527. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20528. }
  20529. #define SET_GPIO_12_doen_i2c0_pad_sda_oe { \
  20530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20531. _ezchip_macro_read_value_ &= ~(0xFF); \
  20532. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  20533. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20534. }
  20535. #define SET_GPIO_12_doen_i2c1_pad_sck_oe { \
  20536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20537. _ezchip_macro_read_value_ &= ~(0xFF); \
  20538. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  20539. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20540. }
  20541. #define SET_GPIO_12_doen_i2c1_pad_sda_oe { \
  20542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20543. _ezchip_macro_read_value_ &= ~(0xFF); \
  20544. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  20545. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20546. }
  20547. #define SET_GPIO_12_doen_i2c2_pad_sck_oe { \
  20548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20549. _ezchip_macro_read_value_ &= ~(0xFF); \
  20550. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  20551. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20552. }
  20553. #define SET_GPIO_12_doen_i2c2_pad_sda_oe { \
  20554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20555. _ezchip_macro_read_value_ &= ~(0xFF); \
  20556. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  20557. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20558. }
  20559. #define SET_GPIO_12_doen_i2c3_pad_sck_oe { \
  20560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20561. _ezchip_macro_read_value_ &= ~(0xFF); \
  20562. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  20563. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20564. }
  20565. #define SET_GPIO_12_doen_i2c3_pad_sda_oe { \
  20566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20567. _ezchip_macro_read_value_ &= ~(0xFF); \
  20568. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  20569. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20570. }
  20571. #define SET_GPIO_12_doen_i2srx_bclk_out { \
  20572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20573. _ezchip_macro_read_value_ &= ~(0xFF); \
  20574. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  20575. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20576. }
  20577. #define SET_GPIO_12_doen_i2srx_bclk_out_oen { \
  20578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20579. _ezchip_macro_read_value_ &= ~(0xFF); \
  20580. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  20581. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20582. }
  20583. #define SET_GPIO_12_doen_i2srx_lrck_out { \
  20584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20585. _ezchip_macro_read_value_ &= ~(0xFF); \
  20586. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  20587. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20588. }
  20589. #define SET_GPIO_12_doen_i2srx_lrck_out_oen { \
  20590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20591. _ezchip_macro_read_value_ &= ~(0xFF); \
  20592. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  20593. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20594. }
  20595. #define SET_GPIO_12_doen_i2srx_mclk_out { \
  20596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20597. _ezchip_macro_read_value_ &= ~(0xFF); \
  20598. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  20599. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20600. }
  20601. #define SET_GPIO_12_doen_i2stx_bclk_out { \
  20602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20603. _ezchip_macro_read_value_ &= ~(0xFF); \
  20604. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  20605. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20606. }
  20607. #define SET_GPIO_12_doen_i2stx_bclk_out_oen { \
  20608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20609. _ezchip_macro_read_value_ &= ~(0xFF); \
  20610. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  20611. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20612. }
  20613. #define SET_GPIO_12_doen_i2stx_lrck_out { \
  20614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20615. _ezchip_macro_read_value_ &= ~(0xFF); \
  20616. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  20617. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20618. }
  20619. #define SET_GPIO_12_doen_i2stx_lrckout_oen { \
  20620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20621. _ezchip_macro_read_value_ &= ~(0xFF); \
  20622. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  20623. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20624. }
  20625. #define SET_GPIO_12_doen_i2stx_mclk_out { \
  20626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20627. _ezchip_macro_read_value_ &= ~(0xFF); \
  20628. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  20629. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20630. }
  20631. #define SET_GPIO_12_doen_i2stx_sdout0 { \
  20632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20633. _ezchip_macro_read_value_ &= ~(0xFF); \
  20634. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  20635. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20636. }
  20637. #define SET_GPIO_12_doen_i2stx_sdout1 { \
  20638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20639. _ezchip_macro_read_value_ &= ~(0xFF); \
  20640. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  20641. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20642. }
  20643. #define SET_GPIO_12_doen_lcd_pad_csm_n { \
  20644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20645. _ezchip_macro_read_value_ &= ~(0xFF); \
  20646. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  20647. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20648. }
  20649. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit0 { \
  20650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20651. _ezchip_macro_read_value_ &= ~(0xFF); \
  20652. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  20653. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20654. }
  20655. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit1 { \
  20656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20657. _ezchip_macro_read_value_ &= ~(0xFF); \
  20658. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  20659. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20660. }
  20661. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit2 { \
  20662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20663. _ezchip_macro_read_value_ &= ~(0xFF); \
  20664. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  20665. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20666. }
  20667. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit3 { \
  20668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20669. _ezchip_macro_read_value_ &= ~(0xFF); \
  20670. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  20671. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20672. }
  20673. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit4 { \
  20674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20675. _ezchip_macro_read_value_ &= ~(0xFF); \
  20676. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  20677. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20678. }
  20679. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit5 { \
  20680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20681. _ezchip_macro_read_value_ &= ~(0xFF); \
  20682. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  20683. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20684. }
  20685. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit6 { \
  20686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20687. _ezchip_macro_read_value_ &= ~(0xFF); \
  20688. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  20689. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20690. }
  20691. #define SET_GPIO_12_doen_pwm_pad_oe_n_bit7 { \
  20692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20693. _ezchip_macro_read_value_ &= ~(0xFF); \
  20694. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  20695. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20696. }
  20697. #define SET_GPIO_12_doen_pwm_pad_out_bit0 { \
  20698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20699. _ezchip_macro_read_value_ &= ~(0xFF); \
  20700. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  20701. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20702. }
  20703. #define SET_GPIO_12_doen_pwm_pad_out_bit1 { \
  20704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20705. _ezchip_macro_read_value_ &= ~(0xFF); \
  20706. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  20707. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20708. }
  20709. #define SET_GPIO_12_doen_pwm_pad_out_bit2 { \
  20710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20711. _ezchip_macro_read_value_ &= ~(0xFF); \
  20712. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  20713. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20714. }
  20715. #define SET_GPIO_12_doen_pwm_pad_out_bit3 { \
  20716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20717. _ezchip_macro_read_value_ &= ~(0xFF); \
  20718. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  20719. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20720. }
  20721. #define SET_GPIO_12_doen_pwm_pad_out_bit4 { \
  20722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20723. _ezchip_macro_read_value_ &= ~(0xFF); \
  20724. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  20725. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20726. }
  20727. #define SET_GPIO_12_doen_pwm_pad_out_bit5 { \
  20728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20729. _ezchip_macro_read_value_ &= ~(0xFF); \
  20730. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  20731. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20732. }
  20733. #define SET_GPIO_12_doen_pwm_pad_out_bit6 { \
  20734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20735. _ezchip_macro_read_value_ &= ~(0xFF); \
  20736. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  20737. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20738. }
  20739. #define SET_GPIO_12_doen_pwm_pad_out_bit7 { \
  20740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20741. _ezchip_macro_read_value_ &= ~(0xFF); \
  20742. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  20743. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20744. }
  20745. #define SET_GPIO_12_doen_pwmdac_left_out { \
  20746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20747. _ezchip_macro_read_value_ &= ~(0xFF); \
  20748. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  20749. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20750. }
  20751. #define SET_GPIO_12_doen_pwmdac_right_out { \
  20752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20753. _ezchip_macro_read_value_ &= ~(0xFF); \
  20754. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  20755. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20756. }
  20757. #define SET_GPIO_12_doen_qspi_csn1_out { \
  20758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20759. _ezchip_macro_read_value_ &= ~(0xFF); \
  20760. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  20761. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20762. }
  20763. #define SET_GPIO_12_doen_qspi_csn2_out { \
  20764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20765. _ezchip_macro_read_value_ &= ~(0xFF); \
  20766. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  20767. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20768. }
  20769. #define SET_GPIO_12_doen_qspi_csn3_out { \
  20770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20771. _ezchip_macro_read_value_ &= ~(0xFF); \
  20772. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  20773. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20774. }
  20775. #define SET_GPIO_12_doen_register23_SCFG_cmsensor_rst0 { \
  20776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20777. _ezchip_macro_read_value_ &= ~(0xFF); \
  20778. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  20779. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20780. }
  20781. #define SET_GPIO_12_doen_register23_SCFG_cmsensor_rst1 { \
  20782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20783. _ezchip_macro_read_value_ &= ~(0xFF); \
  20784. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  20785. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20786. }
  20787. #define SET_GPIO_12_doen_register32_SCFG_gmac_phy_rstn { \
  20788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20789. _ezchip_macro_read_value_ &= ~(0xFF); \
  20790. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  20791. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20792. }
  20793. #define SET_GPIO_12_doen_sdio0_pad_card_power_en { \
  20794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20795. _ezchip_macro_read_value_ &= ~(0xFF); \
  20796. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  20797. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20798. }
  20799. #define SET_GPIO_12_doen_sdio0_pad_cclk_out { \
  20800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20801. _ezchip_macro_read_value_ &= ~(0xFF); \
  20802. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  20803. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20804. }
  20805. #define SET_GPIO_12_doen_sdio0_pad_ccmd_oe { \
  20806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20807. _ezchip_macro_read_value_ &= ~(0xFF); \
  20808. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  20809. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20810. }
  20811. #define SET_GPIO_12_doen_sdio0_pad_ccmd_out { \
  20812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20813. _ezchip_macro_read_value_ &= ~(0xFF); \
  20814. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  20815. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20816. }
  20817. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit0 { \
  20818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20819. _ezchip_macro_read_value_ &= ~(0xFF); \
  20820. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  20821. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20822. }
  20823. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit1 { \
  20824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20825. _ezchip_macro_read_value_ &= ~(0xFF); \
  20826. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  20827. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20828. }
  20829. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit2 { \
  20830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20831. _ezchip_macro_read_value_ &= ~(0xFF); \
  20832. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  20833. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20834. }
  20835. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit3 { \
  20836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20837. _ezchip_macro_read_value_ &= ~(0xFF); \
  20838. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  20839. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20840. }
  20841. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit4 { \
  20842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20843. _ezchip_macro_read_value_ &= ~(0xFF); \
  20844. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  20845. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20846. }
  20847. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit5 { \
  20848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20849. _ezchip_macro_read_value_ &= ~(0xFF); \
  20850. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  20851. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20852. }
  20853. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit6 { \
  20854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20855. _ezchip_macro_read_value_ &= ~(0xFF); \
  20856. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  20857. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20858. }
  20859. #define SET_GPIO_12_doen_sdio0_pad_cdata_oe_bit7 { \
  20860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20861. _ezchip_macro_read_value_ &= ~(0xFF); \
  20862. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  20863. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20864. }
  20865. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit0 { \
  20866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20867. _ezchip_macro_read_value_ &= ~(0xFF); \
  20868. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  20869. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20870. }
  20871. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit1 { \
  20872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20873. _ezchip_macro_read_value_ &= ~(0xFF); \
  20874. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  20875. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20876. }
  20877. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit2 { \
  20878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20879. _ezchip_macro_read_value_ &= ~(0xFF); \
  20880. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  20881. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20882. }
  20883. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit3 { \
  20884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20885. _ezchip_macro_read_value_ &= ~(0xFF); \
  20886. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  20887. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20888. }
  20889. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit4 { \
  20890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20891. _ezchip_macro_read_value_ &= ~(0xFF); \
  20892. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  20893. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20894. }
  20895. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit5 { \
  20896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20897. _ezchip_macro_read_value_ &= ~(0xFF); \
  20898. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  20899. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20900. }
  20901. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit6 { \
  20902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20903. _ezchip_macro_read_value_ &= ~(0xFF); \
  20904. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  20905. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20906. }
  20907. #define SET_GPIO_12_doen_sdio0_pad_cdata_out_bit7 { \
  20908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20909. _ezchip_macro_read_value_ &= ~(0xFF); \
  20910. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  20911. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20912. }
  20913. #define SET_GPIO_12_doen_sdio0_pad_rst_n { \
  20914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20915. _ezchip_macro_read_value_ &= ~(0xFF); \
  20916. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  20917. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20918. }
  20919. #define SET_GPIO_12_doen_sdio1_pad_card_power_en { \
  20920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20921. _ezchip_macro_read_value_ &= ~(0xFF); \
  20922. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  20923. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20924. }
  20925. #define SET_GPIO_12_doen_sdio1_pad_cclk_out { \
  20926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20927. _ezchip_macro_read_value_ &= ~(0xFF); \
  20928. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  20929. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20930. }
  20931. #define SET_GPIO_12_doen_sdio1_pad_ccmd_oe { \
  20932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20933. _ezchip_macro_read_value_ &= ~(0xFF); \
  20934. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  20935. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20936. }
  20937. #define SET_GPIO_12_doen_sdio1_pad_ccmd_out { \
  20938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20939. _ezchip_macro_read_value_ &= ~(0xFF); \
  20940. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  20941. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20942. }
  20943. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit0 { \
  20944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20945. _ezchip_macro_read_value_ &= ~(0xFF); \
  20946. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  20947. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20948. }
  20949. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit1 { \
  20950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20951. _ezchip_macro_read_value_ &= ~(0xFF); \
  20952. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  20953. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20954. }
  20955. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit2 { \
  20956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20957. _ezchip_macro_read_value_ &= ~(0xFF); \
  20958. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  20959. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20960. }
  20961. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit3 { \
  20962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20963. _ezchip_macro_read_value_ &= ~(0xFF); \
  20964. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  20965. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20966. }
  20967. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit4 { \
  20968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20969. _ezchip_macro_read_value_ &= ~(0xFF); \
  20970. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  20971. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20972. }
  20973. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit5 { \
  20974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20975. _ezchip_macro_read_value_ &= ~(0xFF); \
  20976. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  20977. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20978. }
  20979. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit6 { \
  20980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20981. _ezchip_macro_read_value_ &= ~(0xFF); \
  20982. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  20983. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20984. }
  20985. #define SET_GPIO_12_doen_sdio1_pad_cdata_oe_bit7 { \
  20986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20987. _ezchip_macro_read_value_ &= ~(0xFF); \
  20988. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  20989. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20990. }
  20991. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit0 { \
  20992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20993. _ezchip_macro_read_value_ &= ~(0xFF); \
  20994. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  20995. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  20996. }
  20997. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit1 { \
  20998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  20999. _ezchip_macro_read_value_ &= ~(0xFF); \
  21000. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  21001. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21002. }
  21003. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit2 { \
  21004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21005. _ezchip_macro_read_value_ &= ~(0xFF); \
  21006. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  21007. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21008. }
  21009. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit3 { \
  21010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21011. _ezchip_macro_read_value_ &= ~(0xFF); \
  21012. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  21013. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21014. }
  21015. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit4 { \
  21016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21017. _ezchip_macro_read_value_ &= ~(0xFF); \
  21018. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  21019. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21020. }
  21021. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit5 { \
  21022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21023. _ezchip_macro_read_value_ &= ~(0xFF); \
  21024. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  21025. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21026. }
  21027. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit6 { \
  21028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21029. _ezchip_macro_read_value_ &= ~(0xFF); \
  21030. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  21031. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21032. }
  21033. #define SET_GPIO_12_doen_sdio1_pad_cdata_out_bit7 { \
  21034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21035. _ezchip_macro_read_value_ &= ~(0xFF); \
  21036. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  21037. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21038. }
  21039. #define SET_GPIO_12_doen_sdio1_pad_rst_n { \
  21040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21041. _ezchip_macro_read_value_ &= ~(0xFF); \
  21042. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  21043. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21044. }
  21045. #define SET_GPIO_12_doen_spdif_tx_sdout { \
  21046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21047. _ezchip_macro_read_value_ &= ~(0xFF); \
  21048. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  21049. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21050. }
  21051. #define SET_GPIO_12_doen_spdif_tx_sdout_oen { \
  21052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21053. _ezchip_macro_read_value_ &= ~(0xFF); \
  21054. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  21055. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21056. }
  21057. #define SET_GPIO_12_doen_spi0_pad_oe_n { \
  21058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21059. _ezchip_macro_read_value_ &= ~(0xFF); \
  21060. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  21061. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21062. }
  21063. #define SET_GPIO_12_doen_spi0_pad_sck_out { \
  21064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21065. _ezchip_macro_read_value_ &= ~(0xFF); \
  21066. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  21067. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21068. }
  21069. #define SET_GPIO_12_doen_spi0_pad_ss_0_n { \
  21070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21071. _ezchip_macro_read_value_ &= ~(0xFF); \
  21072. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  21073. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21074. }
  21075. #define SET_GPIO_12_doen_spi0_pad_ss_1_n { \
  21076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21077. _ezchip_macro_read_value_ &= ~(0xFF); \
  21078. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  21079. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21080. }
  21081. #define SET_GPIO_12_doen_spi0_pad_txd { \
  21082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21083. _ezchip_macro_read_value_ &= ~(0xFF); \
  21084. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  21085. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21086. }
  21087. #define SET_GPIO_12_doen_spi1_pad_oe_n { \
  21088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21089. _ezchip_macro_read_value_ &= ~(0xFF); \
  21090. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  21091. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21092. }
  21093. #define SET_GPIO_12_doen_spi1_pad_sck_out { \
  21094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21095. _ezchip_macro_read_value_ &= ~(0xFF); \
  21096. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  21097. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21098. }
  21099. #define SET_GPIO_12_doen_spi1_pad_ss_0_n { \
  21100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21101. _ezchip_macro_read_value_ &= ~(0xFF); \
  21102. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  21103. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21104. }
  21105. #define SET_GPIO_12_doen_spi1_pad_ss_1_n { \
  21106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21107. _ezchip_macro_read_value_ &= ~(0xFF); \
  21108. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  21109. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21110. }
  21111. #define SET_GPIO_12_doen_spi1_pad_txd { \
  21112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21113. _ezchip_macro_read_value_ &= ~(0xFF); \
  21114. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  21115. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21116. }
  21117. #define SET_GPIO_12_doen_spi2_pad_oe_n { \
  21118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21119. _ezchip_macro_read_value_ &= ~(0xFF); \
  21120. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  21121. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21122. }
  21123. #define SET_GPIO_12_doen_spi2_pad_sck_out { \
  21124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21125. _ezchip_macro_read_value_ &= ~(0xFF); \
  21126. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  21127. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21128. }
  21129. #define SET_GPIO_12_doen_spi2_pad_ss_0_n { \
  21130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21131. _ezchip_macro_read_value_ &= ~(0xFF); \
  21132. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  21133. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21134. }
  21135. #define SET_GPIO_12_doen_spi2_pad_ss_1_n { \
  21136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21137. _ezchip_macro_read_value_ &= ~(0xFF); \
  21138. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  21139. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21140. }
  21141. #define SET_GPIO_12_doen_spi2_pad_txd { \
  21142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21143. _ezchip_macro_read_value_ &= ~(0xFF); \
  21144. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  21145. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21146. }
  21147. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit0 { \
  21148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21149. _ezchip_macro_read_value_ &= ~(0xFF); \
  21150. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  21151. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21152. }
  21153. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit1 { \
  21154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21155. _ezchip_macro_read_value_ &= ~(0xFF); \
  21156. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  21157. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21158. }
  21159. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit2 { \
  21160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21161. _ezchip_macro_read_value_ &= ~(0xFF); \
  21162. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  21163. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21164. }
  21165. #define SET_GPIO_12_doen_spi2ahb_pad_oe_n_bit3 { \
  21166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21167. _ezchip_macro_read_value_ &= ~(0xFF); \
  21168. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  21169. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21170. }
  21171. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit0 { \
  21172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21173. _ezchip_macro_read_value_ &= ~(0xFF); \
  21174. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  21175. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21176. }
  21177. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit1 { \
  21178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21179. _ezchip_macro_read_value_ &= ~(0xFF); \
  21180. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  21181. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21182. }
  21183. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit2 { \
  21184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21185. _ezchip_macro_read_value_ &= ~(0xFF); \
  21186. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  21187. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21188. }
  21189. #define SET_GPIO_12_doen_spi2ahb_pad_txd_bit3 { \
  21190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21191. _ezchip_macro_read_value_ &= ~(0xFF); \
  21192. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  21193. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21194. }
  21195. #define SET_GPIO_12_doen_spi3_pad_oe_n { \
  21196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21197. _ezchip_macro_read_value_ &= ~(0xFF); \
  21198. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  21199. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21200. }
  21201. #define SET_GPIO_12_doen_spi3_pad_sck_out { \
  21202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21203. _ezchip_macro_read_value_ &= ~(0xFF); \
  21204. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  21205. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21206. }
  21207. #define SET_GPIO_12_doen_spi3_pad_ss_0_n { \
  21208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21209. _ezchip_macro_read_value_ &= ~(0xFF); \
  21210. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  21211. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21212. }
  21213. #define SET_GPIO_12_doen_spi3_pad_ss_1_n { \
  21214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21215. _ezchip_macro_read_value_ &= ~(0xFF); \
  21216. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  21217. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21218. }
  21219. #define SET_GPIO_12_doen_spi3_pad_txd { \
  21220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21221. _ezchip_macro_read_value_ &= ~(0xFF); \
  21222. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  21223. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21224. }
  21225. #define SET_GPIO_12_doen_uart0_pad_dtrn { \
  21226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21227. _ezchip_macro_read_value_ &= ~(0xFF); \
  21228. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  21229. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21230. }
  21231. #define SET_GPIO_12_doen_uart0_pad_rtsn { \
  21232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21233. _ezchip_macro_read_value_ &= ~(0xFF); \
  21234. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  21235. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21236. }
  21237. #define SET_GPIO_12_doen_uart0_pad_sout { \
  21238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21239. _ezchip_macro_read_value_ &= ~(0xFF); \
  21240. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  21241. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21242. }
  21243. #define SET_GPIO_12_doen_uart1_pad_sout { \
  21244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21245. _ezchip_macro_read_value_ &= ~(0xFF); \
  21246. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  21247. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21248. }
  21249. #define SET_GPIO_12_doen_uart2_pad_dtr_n { \
  21250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21251. _ezchip_macro_read_value_ &= ~(0xFF); \
  21252. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  21253. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21254. }
  21255. #define SET_GPIO_12_doen_uart2_pad_rts_n { \
  21256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21257. _ezchip_macro_read_value_ &= ~(0xFF); \
  21258. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  21259. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21260. }
  21261. #define SET_GPIO_12_doen_uart2_pad_sout { \
  21262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21263. _ezchip_macro_read_value_ &= ~(0xFF); \
  21264. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  21265. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21266. }
  21267. #define SET_GPIO_12_doen_uart3_pad_sout { \
  21268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21269. _ezchip_macro_read_value_ &= ~(0xFF); \
  21270. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  21271. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21272. }
  21273. #define SET_GPIO_12_doen_usb_drv_bus { \
  21274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_12_doen_REG_ADDR); \
  21275. _ezchip_macro_read_value_ &= ~(0xFF); \
  21276. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  21277. MA_OUTW(gpio_12_doen_REG_ADDR,_ezchip_macro_read_value_); \
  21278. }
  21279. #define SET_GPIO_13_dout_reverse_(en) { \
  21280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21281. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  21282. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  21283. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21284. }
  21285. #define SET_GPIO_13_dout_LOW { \
  21286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21287. _ezchip_macro_read_value_ &= ~(0xFF); \
  21288. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  21289. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21290. }
  21291. #define SET_GPIO_13_dout_HIGH { \
  21292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21293. _ezchip_macro_read_value_ &= ~(0xFF); \
  21294. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  21295. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21296. }
  21297. #define SET_GPIO_13_dout_clk_gmac_tophyref { \
  21298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21299. _ezchip_macro_read_value_ &= ~(0xFF); \
  21300. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  21301. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21302. }
  21303. #define SET_GPIO_13_dout_cpu_jtag_tdo { \
  21304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21305. _ezchip_macro_read_value_ &= ~(0xFF); \
  21306. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  21307. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21308. }
  21309. #define SET_GPIO_13_dout_cpu_jtag_tdo_oen { \
  21310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21311. _ezchip_macro_read_value_ &= ~(0xFF); \
  21312. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  21313. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21314. }
  21315. #define SET_GPIO_13_dout_dmic_clk_out { \
  21316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21317. _ezchip_macro_read_value_ &= ~(0xFF); \
  21318. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  21319. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21320. }
  21321. #define SET_GPIO_13_dout_dsp_JTDOEn_pad { \
  21322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21323. _ezchip_macro_read_value_ &= ~(0xFF); \
  21324. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  21325. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21326. }
  21327. #define SET_GPIO_13_dout_dsp_JTDO_pad { \
  21328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21329. _ezchip_macro_read_value_ &= ~(0xFF); \
  21330. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  21331. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21332. }
  21333. #define SET_GPIO_13_dout_i2c0_pad_sck_oe { \
  21334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21335. _ezchip_macro_read_value_ &= ~(0xFF); \
  21336. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  21337. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21338. }
  21339. #define SET_GPIO_13_dout_i2c0_pad_sda_oe { \
  21340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21341. _ezchip_macro_read_value_ &= ~(0xFF); \
  21342. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  21343. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21344. }
  21345. #define SET_GPIO_13_dout_i2c1_pad_sck_oe { \
  21346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21347. _ezchip_macro_read_value_ &= ~(0xFF); \
  21348. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  21349. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21350. }
  21351. #define SET_GPIO_13_dout_i2c1_pad_sda_oe { \
  21352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21353. _ezchip_macro_read_value_ &= ~(0xFF); \
  21354. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  21355. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21356. }
  21357. #define SET_GPIO_13_dout_i2c2_pad_sck_oe { \
  21358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21359. _ezchip_macro_read_value_ &= ~(0xFF); \
  21360. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  21361. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21362. }
  21363. #define SET_GPIO_13_dout_i2c2_pad_sda_oe { \
  21364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21365. _ezchip_macro_read_value_ &= ~(0xFF); \
  21366. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  21367. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21368. }
  21369. #define SET_GPIO_13_dout_i2c3_pad_sck_oe { \
  21370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21371. _ezchip_macro_read_value_ &= ~(0xFF); \
  21372. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  21373. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21374. }
  21375. #define SET_GPIO_13_dout_i2c3_pad_sda_oe { \
  21376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21377. _ezchip_macro_read_value_ &= ~(0xFF); \
  21378. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  21379. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21380. }
  21381. #define SET_GPIO_13_dout_i2srx_bclk_out { \
  21382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21383. _ezchip_macro_read_value_ &= ~(0xFF); \
  21384. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  21385. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21386. }
  21387. #define SET_GPIO_13_dout_i2srx_bclk_out_oen { \
  21388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21389. _ezchip_macro_read_value_ &= ~(0xFF); \
  21390. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  21391. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21392. }
  21393. #define SET_GPIO_13_dout_i2srx_lrck_out { \
  21394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21395. _ezchip_macro_read_value_ &= ~(0xFF); \
  21396. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  21397. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21398. }
  21399. #define SET_GPIO_13_dout_i2srx_lrck_out_oen { \
  21400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21401. _ezchip_macro_read_value_ &= ~(0xFF); \
  21402. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  21403. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21404. }
  21405. #define SET_GPIO_13_dout_i2srx_mclk_out { \
  21406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21407. _ezchip_macro_read_value_ &= ~(0xFF); \
  21408. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  21409. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21410. }
  21411. #define SET_GPIO_13_dout_i2stx_bclk_out { \
  21412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21413. _ezchip_macro_read_value_ &= ~(0xFF); \
  21414. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  21415. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21416. }
  21417. #define SET_GPIO_13_dout_i2stx_bclk_out_oen { \
  21418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21419. _ezchip_macro_read_value_ &= ~(0xFF); \
  21420. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  21421. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21422. }
  21423. #define SET_GPIO_13_dout_i2stx_lrck_out { \
  21424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21425. _ezchip_macro_read_value_ &= ~(0xFF); \
  21426. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  21427. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21428. }
  21429. #define SET_GPIO_13_dout_i2stx_lrckout_oen { \
  21430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21431. _ezchip_macro_read_value_ &= ~(0xFF); \
  21432. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  21433. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21434. }
  21435. #define SET_GPIO_13_dout_i2stx_mclk_out { \
  21436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21437. _ezchip_macro_read_value_ &= ~(0xFF); \
  21438. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  21439. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21440. }
  21441. #define SET_GPIO_13_dout_i2stx_sdout0 { \
  21442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21443. _ezchip_macro_read_value_ &= ~(0xFF); \
  21444. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  21445. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21446. }
  21447. #define SET_GPIO_13_dout_i2stx_sdout1 { \
  21448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21449. _ezchip_macro_read_value_ &= ~(0xFF); \
  21450. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  21451. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21452. }
  21453. #define SET_GPIO_13_dout_lcd_pad_csm_n { \
  21454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21455. _ezchip_macro_read_value_ &= ~(0xFF); \
  21456. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  21457. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21458. }
  21459. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit0 { \
  21460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21461. _ezchip_macro_read_value_ &= ~(0xFF); \
  21462. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  21463. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21464. }
  21465. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit1 { \
  21466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21467. _ezchip_macro_read_value_ &= ~(0xFF); \
  21468. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  21469. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21470. }
  21471. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit2 { \
  21472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21473. _ezchip_macro_read_value_ &= ~(0xFF); \
  21474. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  21475. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21476. }
  21477. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit3 { \
  21478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21479. _ezchip_macro_read_value_ &= ~(0xFF); \
  21480. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  21481. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21482. }
  21483. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit4 { \
  21484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21485. _ezchip_macro_read_value_ &= ~(0xFF); \
  21486. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  21487. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21488. }
  21489. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit5 { \
  21490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21491. _ezchip_macro_read_value_ &= ~(0xFF); \
  21492. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  21493. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21494. }
  21495. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit6 { \
  21496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21497. _ezchip_macro_read_value_ &= ~(0xFF); \
  21498. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  21499. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21500. }
  21501. #define SET_GPIO_13_dout_pwm_pad_oe_n_bit7 { \
  21502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21503. _ezchip_macro_read_value_ &= ~(0xFF); \
  21504. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  21505. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21506. }
  21507. #define SET_GPIO_13_dout_pwm_pad_out_bit0 { \
  21508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21509. _ezchip_macro_read_value_ &= ~(0xFF); \
  21510. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  21511. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21512. }
  21513. #define SET_GPIO_13_dout_pwm_pad_out_bit1 { \
  21514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21515. _ezchip_macro_read_value_ &= ~(0xFF); \
  21516. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  21517. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21518. }
  21519. #define SET_GPIO_13_dout_pwm_pad_out_bit2 { \
  21520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21521. _ezchip_macro_read_value_ &= ~(0xFF); \
  21522. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  21523. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21524. }
  21525. #define SET_GPIO_13_dout_pwm_pad_out_bit3 { \
  21526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21527. _ezchip_macro_read_value_ &= ~(0xFF); \
  21528. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  21529. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21530. }
  21531. #define SET_GPIO_13_dout_pwm_pad_out_bit4 { \
  21532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21533. _ezchip_macro_read_value_ &= ~(0xFF); \
  21534. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  21535. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21536. }
  21537. #define SET_GPIO_13_dout_pwm_pad_out_bit5 { \
  21538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21539. _ezchip_macro_read_value_ &= ~(0xFF); \
  21540. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  21541. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21542. }
  21543. #define SET_GPIO_13_dout_pwm_pad_out_bit6 { \
  21544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21545. _ezchip_macro_read_value_ &= ~(0xFF); \
  21546. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  21547. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21548. }
  21549. #define SET_GPIO_13_dout_pwm_pad_out_bit7 { \
  21550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21551. _ezchip_macro_read_value_ &= ~(0xFF); \
  21552. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  21553. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21554. }
  21555. #define SET_GPIO_13_dout_pwmdac_left_out { \
  21556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21557. _ezchip_macro_read_value_ &= ~(0xFF); \
  21558. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  21559. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21560. }
  21561. #define SET_GPIO_13_dout_pwmdac_right_out { \
  21562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21563. _ezchip_macro_read_value_ &= ~(0xFF); \
  21564. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  21565. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21566. }
  21567. #define SET_GPIO_13_dout_qspi_csn1_out { \
  21568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21569. _ezchip_macro_read_value_ &= ~(0xFF); \
  21570. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  21571. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21572. }
  21573. #define SET_GPIO_13_dout_qspi_csn2_out { \
  21574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21575. _ezchip_macro_read_value_ &= ~(0xFF); \
  21576. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  21577. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21578. }
  21579. #define SET_GPIO_13_dout_qspi_csn3_out { \
  21580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21581. _ezchip_macro_read_value_ &= ~(0xFF); \
  21582. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  21583. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21584. }
  21585. #define SET_GPIO_13_dout_register23_SCFG_cmsensor_rst0 { \
  21586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21587. _ezchip_macro_read_value_ &= ~(0xFF); \
  21588. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  21589. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21590. }
  21591. #define SET_GPIO_13_dout_register23_SCFG_cmsensor_rst1 { \
  21592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21593. _ezchip_macro_read_value_ &= ~(0xFF); \
  21594. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  21595. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21596. }
  21597. #define SET_GPIO_13_dout_register32_SCFG_gmac_phy_rstn { \
  21598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21599. _ezchip_macro_read_value_ &= ~(0xFF); \
  21600. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  21601. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21602. }
  21603. #define SET_GPIO_13_dout_sdio0_pad_card_power_en { \
  21604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21605. _ezchip_macro_read_value_ &= ~(0xFF); \
  21606. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  21607. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21608. }
  21609. #define SET_GPIO_13_dout_sdio0_pad_cclk_out { \
  21610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21611. _ezchip_macro_read_value_ &= ~(0xFF); \
  21612. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  21613. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21614. }
  21615. #define SET_GPIO_13_dout_sdio0_pad_ccmd_oe { \
  21616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21617. _ezchip_macro_read_value_ &= ~(0xFF); \
  21618. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  21619. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21620. }
  21621. #define SET_GPIO_13_dout_sdio0_pad_ccmd_out { \
  21622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21623. _ezchip_macro_read_value_ &= ~(0xFF); \
  21624. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  21625. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21626. }
  21627. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit0 { \
  21628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21629. _ezchip_macro_read_value_ &= ~(0xFF); \
  21630. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  21631. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21632. }
  21633. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit1 { \
  21634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21635. _ezchip_macro_read_value_ &= ~(0xFF); \
  21636. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  21637. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21638. }
  21639. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit2 { \
  21640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21641. _ezchip_macro_read_value_ &= ~(0xFF); \
  21642. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  21643. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21644. }
  21645. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit3 { \
  21646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21647. _ezchip_macro_read_value_ &= ~(0xFF); \
  21648. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  21649. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21650. }
  21651. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit4 { \
  21652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21653. _ezchip_macro_read_value_ &= ~(0xFF); \
  21654. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  21655. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21656. }
  21657. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit5 { \
  21658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21659. _ezchip_macro_read_value_ &= ~(0xFF); \
  21660. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  21661. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21662. }
  21663. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit6 { \
  21664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21665. _ezchip_macro_read_value_ &= ~(0xFF); \
  21666. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  21667. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21668. }
  21669. #define SET_GPIO_13_dout_sdio0_pad_cdata_oe_bit7 { \
  21670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21671. _ezchip_macro_read_value_ &= ~(0xFF); \
  21672. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  21673. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21674. }
  21675. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit0 { \
  21676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21677. _ezchip_macro_read_value_ &= ~(0xFF); \
  21678. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  21679. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21680. }
  21681. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit1 { \
  21682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21683. _ezchip_macro_read_value_ &= ~(0xFF); \
  21684. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  21685. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21686. }
  21687. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit2 { \
  21688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21689. _ezchip_macro_read_value_ &= ~(0xFF); \
  21690. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  21691. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21692. }
  21693. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit3 { \
  21694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21695. _ezchip_macro_read_value_ &= ~(0xFF); \
  21696. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  21697. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21698. }
  21699. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit4 { \
  21700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21701. _ezchip_macro_read_value_ &= ~(0xFF); \
  21702. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  21703. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21704. }
  21705. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit5 { \
  21706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21707. _ezchip_macro_read_value_ &= ~(0xFF); \
  21708. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  21709. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21710. }
  21711. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit6 { \
  21712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21713. _ezchip_macro_read_value_ &= ~(0xFF); \
  21714. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  21715. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21716. }
  21717. #define SET_GPIO_13_dout_sdio0_pad_cdata_out_bit7 { \
  21718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21719. _ezchip_macro_read_value_ &= ~(0xFF); \
  21720. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  21721. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21722. }
  21723. #define SET_GPIO_13_dout_sdio0_pad_rst_n { \
  21724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21725. _ezchip_macro_read_value_ &= ~(0xFF); \
  21726. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  21727. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21728. }
  21729. #define SET_GPIO_13_dout_sdio1_pad_card_power_en { \
  21730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21731. _ezchip_macro_read_value_ &= ~(0xFF); \
  21732. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  21733. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21734. }
  21735. #define SET_GPIO_13_dout_sdio1_pad_cclk_out { \
  21736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21737. _ezchip_macro_read_value_ &= ~(0xFF); \
  21738. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  21739. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21740. }
  21741. #define SET_GPIO_13_dout_sdio1_pad_ccmd_oe { \
  21742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21743. _ezchip_macro_read_value_ &= ~(0xFF); \
  21744. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  21745. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21746. }
  21747. #define SET_GPIO_13_dout_sdio1_pad_ccmd_out { \
  21748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21749. _ezchip_macro_read_value_ &= ~(0xFF); \
  21750. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  21751. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21752. }
  21753. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit0 { \
  21754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21755. _ezchip_macro_read_value_ &= ~(0xFF); \
  21756. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  21757. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21758. }
  21759. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit1 { \
  21760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21761. _ezchip_macro_read_value_ &= ~(0xFF); \
  21762. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  21763. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21764. }
  21765. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit2 { \
  21766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21767. _ezchip_macro_read_value_ &= ~(0xFF); \
  21768. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  21769. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21770. }
  21771. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit3 { \
  21772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21773. _ezchip_macro_read_value_ &= ~(0xFF); \
  21774. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  21775. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21776. }
  21777. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit4 { \
  21778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21779. _ezchip_macro_read_value_ &= ~(0xFF); \
  21780. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  21781. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21782. }
  21783. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit5 { \
  21784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21785. _ezchip_macro_read_value_ &= ~(0xFF); \
  21786. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  21787. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21788. }
  21789. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit6 { \
  21790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21791. _ezchip_macro_read_value_ &= ~(0xFF); \
  21792. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  21793. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21794. }
  21795. #define SET_GPIO_13_dout_sdio1_pad_cdata_oe_bit7 { \
  21796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21797. _ezchip_macro_read_value_ &= ~(0xFF); \
  21798. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  21799. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21800. }
  21801. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit0 { \
  21802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21803. _ezchip_macro_read_value_ &= ~(0xFF); \
  21804. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  21805. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21806. }
  21807. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit1 { \
  21808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21809. _ezchip_macro_read_value_ &= ~(0xFF); \
  21810. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  21811. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21812. }
  21813. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit2 { \
  21814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21815. _ezchip_macro_read_value_ &= ~(0xFF); \
  21816. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  21817. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21818. }
  21819. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit3 { \
  21820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21821. _ezchip_macro_read_value_ &= ~(0xFF); \
  21822. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  21823. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21824. }
  21825. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit4 { \
  21826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21827. _ezchip_macro_read_value_ &= ~(0xFF); \
  21828. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  21829. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21830. }
  21831. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit5 { \
  21832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21833. _ezchip_macro_read_value_ &= ~(0xFF); \
  21834. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  21835. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21836. }
  21837. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit6 { \
  21838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21839. _ezchip_macro_read_value_ &= ~(0xFF); \
  21840. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  21841. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21842. }
  21843. #define SET_GPIO_13_dout_sdio1_pad_cdata_out_bit7 { \
  21844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21845. _ezchip_macro_read_value_ &= ~(0xFF); \
  21846. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  21847. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21848. }
  21849. #define SET_GPIO_13_dout_sdio1_pad_rst_n { \
  21850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21851. _ezchip_macro_read_value_ &= ~(0xFF); \
  21852. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  21853. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21854. }
  21855. #define SET_GPIO_13_dout_spdif_tx_sdout { \
  21856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21857. _ezchip_macro_read_value_ &= ~(0xFF); \
  21858. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  21859. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21860. }
  21861. #define SET_GPIO_13_dout_spdif_tx_sdout_oen { \
  21862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21863. _ezchip_macro_read_value_ &= ~(0xFF); \
  21864. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  21865. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21866. }
  21867. #define SET_GPIO_13_dout_spi0_pad_oe_n { \
  21868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21869. _ezchip_macro_read_value_ &= ~(0xFF); \
  21870. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  21871. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21872. }
  21873. #define SET_GPIO_13_dout_spi0_pad_sck_out { \
  21874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21875. _ezchip_macro_read_value_ &= ~(0xFF); \
  21876. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  21877. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21878. }
  21879. #define SET_GPIO_13_dout_spi0_pad_ss_0_n { \
  21880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21881. _ezchip_macro_read_value_ &= ~(0xFF); \
  21882. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  21883. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21884. }
  21885. #define SET_GPIO_13_dout_spi0_pad_ss_1_n { \
  21886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21887. _ezchip_macro_read_value_ &= ~(0xFF); \
  21888. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  21889. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21890. }
  21891. #define SET_GPIO_13_dout_spi0_pad_txd { \
  21892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21893. _ezchip_macro_read_value_ &= ~(0xFF); \
  21894. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  21895. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21896. }
  21897. #define SET_GPIO_13_dout_spi1_pad_oe_n { \
  21898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21899. _ezchip_macro_read_value_ &= ~(0xFF); \
  21900. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  21901. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21902. }
  21903. #define SET_GPIO_13_dout_spi1_pad_sck_out { \
  21904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21905. _ezchip_macro_read_value_ &= ~(0xFF); \
  21906. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  21907. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21908. }
  21909. #define SET_GPIO_13_dout_spi1_pad_ss_0_n { \
  21910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21911. _ezchip_macro_read_value_ &= ~(0xFF); \
  21912. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  21913. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21914. }
  21915. #define SET_GPIO_13_dout_spi1_pad_ss_1_n { \
  21916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21917. _ezchip_macro_read_value_ &= ~(0xFF); \
  21918. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  21919. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21920. }
  21921. #define SET_GPIO_13_dout_spi1_pad_txd { \
  21922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21923. _ezchip_macro_read_value_ &= ~(0xFF); \
  21924. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  21925. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21926. }
  21927. #define SET_GPIO_13_dout_spi2_pad_oe_n { \
  21928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21929. _ezchip_macro_read_value_ &= ~(0xFF); \
  21930. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  21931. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21932. }
  21933. #define SET_GPIO_13_dout_spi2_pad_sck_out { \
  21934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21935. _ezchip_macro_read_value_ &= ~(0xFF); \
  21936. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  21937. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21938. }
  21939. #define SET_GPIO_13_dout_spi2_pad_ss_0_n { \
  21940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21941. _ezchip_macro_read_value_ &= ~(0xFF); \
  21942. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  21943. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21944. }
  21945. #define SET_GPIO_13_dout_spi2_pad_ss_1_n { \
  21946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21947. _ezchip_macro_read_value_ &= ~(0xFF); \
  21948. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  21949. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21950. }
  21951. #define SET_GPIO_13_dout_spi2_pad_txd { \
  21952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21953. _ezchip_macro_read_value_ &= ~(0xFF); \
  21954. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  21955. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21956. }
  21957. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit0 { \
  21958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21959. _ezchip_macro_read_value_ &= ~(0xFF); \
  21960. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  21961. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21962. }
  21963. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit1 { \
  21964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21965. _ezchip_macro_read_value_ &= ~(0xFF); \
  21966. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  21967. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21968. }
  21969. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit2 { \
  21970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21971. _ezchip_macro_read_value_ &= ~(0xFF); \
  21972. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  21973. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21974. }
  21975. #define SET_GPIO_13_dout_spi2ahb_pad_oe_n_bit3 { \
  21976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21977. _ezchip_macro_read_value_ &= ~(0xFF); \
  21978. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  21979. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21980. }
  21981. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit0 { \
  21982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21983. _ezchip_macro_read_value_ &= ~(0xFF); \
  21984. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  21985. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21986. }
  21987. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit1 { \
  21988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21989. _ezchip_macro_read_value_ &= ~(0xFF); \
  21990. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  21991. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21992. }
  21993. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit2 { \
  21994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  21995. _ezchip_macro_read_value_ &= ~(0xFF); \
  21996. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  21997. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  21998. }
  21999. #define SET_GPIO_13_dout_spi2ahb_pad_txd_bit3 { \
  22000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22001. _ezchip_macro_read_value_ &= ~(0xFF); \
  22002. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  22003. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22004. }
  22005. #define SET_GPIO_13_dout_spi3_pad_oe_n { \
  22006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22007. _ezchip_macro_read_value_ &= ~(0xFF); \
  22008. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  22009. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22010. }
  22011. #define SET_GPIO_13_dout_spi3_pad_sck_out { \
  22012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22013. _ezchip_macro_read_value_ &= ~(0xFF); \
  22014. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  22015. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22016. }
  22017. #define SET_GPIO_13_dout_spi3_pad_ss_0_n { \
  22018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22019. _ezchip_macro_read_value_ &= ~(0xFF); \
  22020. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  22021. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22022. }
  22023. #define SET_GPIO_13_dout_spi3_pad_ss_1_n { \
  22024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22025. _ezchip_macro_read_value_ &= ~(0xFF); \
  22026. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  22027. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22028. }
  22029. #define SET_GPIO_13_dout_spi3_pad_txd { \
  22030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22031. _ezchip_macro_read_value_ &= ~(0xFF); \
  22032. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  22033. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22034. }
  22035. #define SET_GPIO_13_dout_uart0_pad_dtrn { \
  22036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22037. _ezchip_macro_read_value_ &= ~(0xFF); \
  22038. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  22039. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22040. }
  22041. #define SET_GPIO_13_dout_uart0_pad_rtsn { \
  22042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22043. _ezchip_macro_read_value_ &= ~(0xFF); \
  22044. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  22045. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22046. }
  22047. #define SET_GPIO_13_dout_uart0_pad_sout { \
  22048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22049. _ezchip_macro_read_value_ &= ~(0xFF); \
  22050. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  22051. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22052. }
  22053. #define SET_GPIO_13_dout_uart1_pad_sout { \
  22054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22055. _ezchip_macro_read_value_ &= ~(0xFF); \
  22056. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  22057. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22058. }
  22059. #define SET_GPIO_13_dout_uart2_pad_dtr_n { \
  22060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22061. _ezchip_macro_read_value_ &= ~(0xFF); \
  22062. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  22063. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22064. }
  22065. #define SET_GPIO_13_dout_uart2_pad_rts_n { \
  22066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22067. _ezchip_macro_read_value_ &= ~(0xFF); \
  22068. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  22069. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22070. }
  22071. #define SET_GPIO_13_dout_uart2_pad_sout { \
  22072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22073. _ezchip_macro_read_value_ &= ~(0xFF); \
  22074. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  22075. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22076. }
  22077. #define SET_GPIO_13_dout_uart3_pad_sout { \
  22078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22079. _ezchip_macro_read_value_ &= ~(0xFF); \
  22080. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  22081. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22082. }
  22083. #define SET_GPIO_13_dout_usb_drv_bus { \
  22084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_dout_REG_ADDR); \
  22085. _ezchip_macro_read_value_ &= ~(0xFF); \
  22086. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  22087. MA_OUTW(gpio_13_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22088. }
  22089. #define SET_GPIO_13_doen_reverse_(en) { \
  22090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22091. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  22092. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  22093. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22094. }
  22095. #define SET_GPIO_13_doen_LOW { \
  22096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22097. _ezchip_macro_read_value_ &= ~(0xFF); \
  22098. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  22099. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22100. }
  22101. #define SET_GPIO_13_doen_HIGH { \
  22102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22103. _ezchip_macro_read_value_ &= ~(0xFF); \
  22104. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  22105. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22106. }
  22107. #define SET_GPIO_13_doen_clk_gmac_tophyref { \
  22108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22109. _ezchip_macro_read_value_ &= ~(0xFF); \
  22110. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  22111. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22112. }
  22113. #define SET_GPIO_13_doen_cpu_jtag_tdo { \
  22114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22115. _ezchip_macro_read_value_ &= ~(0xFF); \
  22116. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  22117. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22118. }
  22119. #define SET_GPIO_13_doen_cpu_jtag_tdo_oen { \
  22120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22121. _ezchip_macro_read_value_ &= ~(0xFF); \
  22122. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  22123. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22124. }
  22125. #define SET_GPIO_13_doen_dmic_clk_out { \
  22126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22127. _ezchip_macro_read_value_ &= ~(0xFF); \
  22128. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  22129. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22130. }
  22131. #define SET_GPIO_13_doen_dsp_JTDOEn_pad { \
  22132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22133. _ezchip_macro_read_value_ &= ~(0xFF); \
  22134. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  22135. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22136. }
  22137. #define SET_GPIO_13_doen_dsp_JTDO_pad { \
  22138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22139. _ezchip_macro_read_value_ &= ~(0xFF); \
  22140. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  22141. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22142. }
  22143. #define SET_GPIO_13_doen_i2c0_pad_sck_oe { \
  22144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22145. _ezchip_macro_read_value_ &= ~(0xFF); \
  22146. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  22147. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22148. }
  22149. #define SET_GPIO_13_doen_i2c0_pad_sda_oe { \
  22150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22151. _ezchip_macro_read_value_ &= ~(0xFF); \
  22152. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  22153. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22154. }
  22155. #define SET_GPIO_13_doen_i2c1_pad_sck_oe { \
  22156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22157. _ezchip_macro_read_value_ &= ~(0xFF); \
  22158. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  22159. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22160. }
  22161. #define SET_GPIO_13_doen_i2c1_pad_sda_oe { \
  22162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22163. _ezchip_macro_read_value_ &= ~(0xFF); \
  22164. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  22165. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22166. }
  22167. #define SET_GPIO_13_doen_i2c2_pad_sck_oe { \
  22168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22169. _ezchip_macro_read_value_ &= ~(0xFF); \
  22170. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  22171. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22172. }
  22173. #define SET_GPIO_13_doen_i2c2_pad_sda_oe { \
  22174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22175. _ezchip_macro_read_value_ &= ~(0xFF); \
  22176. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  22177. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22178. }
  22179. #define SET_GPIO_13_doen_i2c3_pad_sck_oe { \
  22180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22181. _ezchip_macro_read_value_ &= ~(0xFF); \
  22182. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  22183. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22184. }
  22185. #define SET_GPIO_13_doen_i2c3_pad_sda_oe { \
  22186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22187. _ezchip_macro_read_value_ &= ~(0xFF); \
  22188. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  22189. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22190. }
  22191. #define SET_GPIO_13_doen_i2srx_bclk_out { \
  22192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22193. _ezchip_macro_read_value_ &= ~(0xFF); \
  22194. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  22195. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22196. }
  22197. #define SET_GPIO_13_doen_i2srx_bclk_out_oen { \
  22198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22199. _ezchip_macro_read_value_ &= ~(0xFF); \
  22200. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  22201. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22202. }
  22203. #define SET_GPIO_13_doen_i2srx_lrck_out { \
  22204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22205. _ezchip_macro_read_value_ &= ~(0xFF); \
  22206. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  22207. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22208. }
  22209. #define SET_GPIO_13_doen_i2srx_lrck_out_oen { \
  22210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22211. _ezchip_macro_read_value_ &= ~(0xFF); \
  22212. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  22213. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22214. }
  22215. #define SET_GPIO_13_doen_i2srx_mclk_out { \
  22216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22217. _ezchip_macro_read_value_ &= ~(0xFF); \
  22218. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  22219. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22220. }
  22221. #define SET_GPIO_13_doen_i2stx_bclk_out { \
  22222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22223. _ezchip_macro_read_value_ &= ~(0xFF); \
  22224. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  22225. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22226. }
  22227. #define SET_GPIO_13_doen_i2stx_bclk_out_oen { \
  22228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22229. _ezchip_macro_read_value_ &= ~(0xFF); \
  22230. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  22231. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22232. }
  22233. #define SET_GPIO_13_doen_i2stx_lrck_out { \
  22234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22235. _ezchip_macro_read_value_ &= ~(0xFF); \
  22236. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  22237. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22238. }
  22239. #define SET_GPIO_13_doen_i2stx_lrckout_oen { \
  22240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22241. _ezchip_macro_read_value_ &= ~(0xFF); \
  22242. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  22243. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22244. }
  22245. #define SET_GPIO_13_doen_i2stx_mclk_out { \
  22246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22247. _ezchip_macro_read_value_ &= ~(0xFF); \
  22248. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  22249. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22250. }
  22251. #define SET_GPIO_13_doen_i2stx_sdout0 { \
  22252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22253. _ezchip_macro_read_value_ &= ~(0xFF); \
  22254. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  22255. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22256. }
  22257. #define SET_GPIO_13_doen_i2stx_sdout1 { \
  22258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22259. _ezchip_macro_read_value_ &= ~(0xFF); \
  22260. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  22261. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22262. }
  22263. #define SET_GPIO_13_doen_lcd_pad_csm_n { \
  22264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22265. _ezchip_macro_read_value_ &= ~(0xFF); \
  22266. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  22267. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22268. }
  22269. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit0 { \
  22270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22271. _ezchip_macro_read_value_ &= ~(0xFF); \
  22272. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  22273. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22274. }
  22275. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit1 { \
  22276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22277. _ezchip_macro_read_value_ &= ~(0xFF); \
  22278. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  22279. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22280. }
  22281. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit2 { \
  22282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22283. _ezchip_macro_read_value_ &= ~(0xFF); \
  22284. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  22285. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22286. }
  22287. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit3 { \
  22288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22289. _ezchip_macro_read_value_ &= ~(0xFF); \
  22290. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  22291. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22292. }
  22293. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit4 { \
  22294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22295. _ezchip_macro_read_value_ &= ~(0xFF); \
  22296. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  22297. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22298. }
  22299. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit5 { \
  22300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22301. _ezchip_macro_read_value_ &= ~(0xFF); \
  22302. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  22303. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22304. }
  22305. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit6 { \
  22306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22307. _ezchip_macro_read_value_ &= ~(0xFF); \
  22308. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  22309. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22310. }
  22311. #define SET_GPIO_13_doen_pwm_pad_oe_n_bit7 { \
  22312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22313. _ezchip_macro_read_value_ &= ~(0xFF); \
  22314. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  22315. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22316. }
  22317. #define SET_GPIO_13_doen_pwm_pad_out_bit0 { \
  22318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22319. _ezchip_macro_read_value_ &= ~(0xFF); \
  22320. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  22321. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22322. }
  22323. #define SET_GPIO_13_doen_pwm_pad_out_bit1 { \
  22324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22325. _ezchip_macro_read_value_ &= ~(0xFF); \
  22326. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  22327. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22328. }
  22329. #define SET_GPIO_13_doen_pwm_pad_out_bit2 { \
  22330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22331. _ezchip_macro_read_value_ &= ~(0xFF); \
  22332. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  22333. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22334. }
  22335. #define SET_GPIO_13_doen_pwm_pad_out_bit3 { \
  22336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22337. _ezchip_macro_read_value_ &= ~(0xFF); \
  22338. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  22339. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22340. }
  22341. #define SET_GPIO_13_doen_pwm_pad_out_bit4 { \
  22342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22343. _ezchip_macro_read_value_ &= ~(0xFF); \
  22344. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  22345. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22346. }
  22347. #define SET_GPIO_13_doen_pwm_pad_out_bit5 { \
  22348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22349. _ezchip_macro_read_value_ &= ~(0xFF); \
  22350. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  22351. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22352. }
  22353. #define SET_GPIO_13_doen_pwm_pad_out_bit6 { \
  22354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22355. _ezchip_macro_read_value_ &= ~(0xFF); \
  22356. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  22357. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22358. }
  22359. #define SET_GPIO_13_doen_pwm_pad_out_bit7 { \
  22360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22361. _ezchip_macro_read_value_ &= ~(0xFF); \
  22362. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  22363. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22364. }
  22365. #define SET_GPIO_13_doen_pwmdac_left_out { \
  22366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22367. _ezchip_macro_read_value_ &= ~(0xFF); \
  22368. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  22369. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22370. }
  22371. #define SET_GPIO_13_doen_pwmdac_right_out { \
  22372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22373. _ezchip_macro_read_value_ &= ~(0xFF); \
  22374. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  22375. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22376. }
  22377. #define SET_GPIO_13_doen_qspi_csn1_out { \
  22378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22379. _ezchip_macro_read_value_ &= ~(0xFF); \
  22380. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  22381. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22382. }
  22383. #define SET_GPIO_13_doen_qspi_csn2_out { \
  22384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22385. _ezchip_macro_read_value_ &= ~(0xFF); \
  22386. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  22387. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22388. }
  22389. #define SET_GPIO_13_doen_qspi_csn3_out { \
  22390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22391. _ezchip_macro_read_value_ &= ~(0xFF); \
  22392. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  22393. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22394. }
  22395. #define SET_GPIO_13_doen_register23_SCFG_cmsensor_rst0 { \
  22396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22397. _ezchip_macro_read_value_ &= ~(0xFF); \
  22398. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  22399. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22400. }
  22401. #define SET_GPIO_13_doen_register23_SCFG_cmsensor_rst1 { \
  22402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22403. _ezchip_macro_read_value_ &= ~(0xFF); \
  22404. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  22405. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22406. }
  22407. #define SET_GPIO_13_doen_register32_SCFG_gmac_phy_rstn { \
  22408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22409. _ezchip_macro_read_value_ &= ~(0xFF); \
  22410. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  22411. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22412. }
  22413. #define SET_GPIO_13_doen_sdio0_pad_card_power_en { \
  22414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22415. _ezchip_macro_read_value_ &= ~(0xFF); \
  22416. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  22417. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22418. }
  22419. #define SET_GPIO_13_doen_sdio0_pad_cclk_out { \
  22420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22421. _ezchip_macro_read_value_ &= ~(0xFF); \
  22422. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  22423. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22424. }
  22425. #define SET_GPIO_13_doen_sdio0_pad_ccmd_oe { \
  22426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22427. _ezchip_macro_read_value_ &= ~(0xFF); \
  22428. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  22429. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22430. }
  22431. #define SET_GPIO_13_doen_sdio0_pad_ccmd_out { \
  22432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22433. _ezchip_macro_read_value_ &= ~(0xFF); \
  22434. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  22435. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22436. }
  22437. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit0 { \
  22438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22439. _ezchip_macro_read_value_ &= ~(0xFF); \
  22440. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  22441. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22442. }
  22443. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit1 { \
  22444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22445. _ezchip_macro_read_value_ &= ~(0xFF); \
  22446. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  22447. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22448. }
  22449. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit2 { \
  22450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22451. _ezchip_macro_read_value_ &= ~(0xFF); \
  22452. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  22453. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22454. }
  22455. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit3 { \
  22456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22457. _ezchip_macro_read_value_ &= ~(0xFF); \
  22458. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  22459. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22460. }
  22461. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit4 { \
  22462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22463. _ezchip_macro_read_value_ &= ~(0xFF); \
  22464. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  22465. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22466. }
  22467. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit5 { \
  22468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22469. _ezchip_macro_read_value_ &= ~(0xFF); \
  22470. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  22471. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22472. }
  22473. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit6 { \
  22474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22475. _ezchip_macro_read_value_ &= ~(0xFF); \
  22476. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  22477. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22478. }
  22479. #define SET_GPIO_13_doen_sdio0_pad_cdata_oe_bit7 { \
  22480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22481. _ezchip_macro_read_value_ &= ~(0xFF); \
  22482. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  22483. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22484. }
  22485. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit0 { \
  22486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22487. _ezchip_macro_read_value_ &= ~(0xFF); \
  22488. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  22489. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22490. }
  22491. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit1 { \
  22492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22493. _ezchip_macro_read_value_ &= ~(0xFF); \
  22494. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  22495. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22496. }
  22497. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit2 { \
  22498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22499. _ezchip_macro_read_value_ &= ~(0xFF); \
  22500. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  22501. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22502. }
  22503. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit3 { \
  22504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22505. _ezchip_macro_read_value_ &= ~(0xFF); \
  22506. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  22507. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22508. }
  22509. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit4 { \
  22510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22511. _ezchip_macro_read_value_ &= ~(0xFF); \
  22512. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  22513. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22514. }
  22515. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit5 { \
  22516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22517. _ezchip_macro_read_value_ &= ~(0xFF); \
  22518. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  22519. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22520. }
  22521. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit6 { \
  22522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22523. _ezchip_macro_read_value_ &= ~(0xFF); \
  22524. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  22525. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22526. }
  22527. #define SET_GPIO_13_doen_sdio0_pad_cdata_out_bit7 { \
  22528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22529. _ezchip_macro_read_value_ &= ~(0xFF); \
  22530. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  22531. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22532. }
  22533. #define SET_GPIO_13_doen_sdio0_pad_rst_n { \
  22534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22535. _ezchip_macro_read_value_ &= ~(0xFF); \
  22536. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  22537. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22538. }
  22539. #define SET_GPIO_13_doen_sdio1_pad_card_power_en { \
  22540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22541. _ezchip_macro_read_value_ &= ~(0xFF); \
  22542. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  22543. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22544. }
  22545. #define SET_GPIO_13_doen_sdio1_pad_cclk_out { \
  22546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22547. _ezchip_macro_read_value_ &= ~(0xFF); \
  22548. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  22549. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22550. }
  22551. #define SET_GPIO_13_doen_sdio1_pad_ccmd_oe { \
  22552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22553. _ezchip_macro_read_value_ &= ~(0xFF); \
  22554. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  22555. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22556. }
  22557. #define SET_GPIO_13_doen_sdio1_pad_ccmd_out { \
  22558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22559. _ezchip_macro_read_value_ &= ~(0xFF); \
  22560. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  22561. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22562. }
  22563. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit0 { \
  22564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22565. _ezchip_macro_read_value_ &= ~(0xFF); \
  22566. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  22567. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22568. }
  22569. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit1 { \
  22570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22571. _ezchip_macro_read_value_ &= ~(0xFF); \
  22572. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  22573. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22574. }
  22575. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit2 { \
  22576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22577. _ezchip_macro_read_value_ &= ~(0xFF); \
  22578. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  22579. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22580. }
  22581. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit3 { \
  22582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22583. _ezchip_macro_read_value_ &= ~(0xFF); \
  22584. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  22585. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22586. }
  22587. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit4 { \
  22588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22589. _ezchip_macro_read_value_ &= ~(0xFF); \
  22590. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  22591. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22592. }
  22593. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit5 { \
  22594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22595. _ezchip_macro_read_value_ &= ~(0xFF); \
  22596. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  22597. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22598. }
  22599. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit6 { \
  22600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22601. _ezchip_macro_read_value_ &= ~(0xFF); \
  22602. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  22603. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22604. }
  22605. #define SET_GPIO_13_doen_sdio1_pad_cdata_oe_bit7 { \
  22606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22607. _ezchip_macro_read_value_ &= ~(0xFF); \
  22608. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  22609. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22610. }
  22611. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit0 { \
  22612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22613. _ezchip_macro_read_value_ &= ~(0xFF); \
  22614. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  22615. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22616. }
  22617. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit1 { \
  22618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22619. _ezchip_macro_read_value_ &= ~(0xFF); \
  22620. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  22621. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22622. }
  22623. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit2 { \
  22624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22625. _ezchip_macro_read_value_ &= ~(0xFF); \
  22626. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  22627. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22628. }
  22629. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit3 { \
  22630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22631. _ezchip_macro_read_value_ &= ~(0xFF); \
  22632. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  22633. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22634. }
  22635. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit4 { \
  22636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22637. _ezchip_macro_read_value_ &= ~(0xFF); \
  22638. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  22639. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22640. }
  22641. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit5 { \
  22642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22643. _ezchip_macro_read_value_ &= ~(0xFF); \
  22644. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  22645. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22646. }
  22647. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit6 { \
  22648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22649. _ezchip_macro_read_value_ &= ~(0xFF); \
  22650. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  22651. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22652. }
  22653. #define SET_GPIO_13_doen_sdio1_pad_cdata_out_bit7 { \
  22654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22655. _ezchip_macro_read_value_ &= ~(0xFF); \
  22656. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  22657. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22658. }
  22659. #define SET_GPIO_13_doen_sdio1_pad_rst_n { \
  22660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22661. _ezchip_macro_read_value_ &= ~(0xFF); \
  22662. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  22663. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22664. }
  22665. #define SET_GPIO_13_doen_spdif_tx_sdout { \
  22666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22667. _ezchip_macro_read_value_ &= ~(0xFF); \
  22668. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  22669. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22670. }
  22671. #define SET_GPIO_13_doen_spdif_tx_sdout_oen { \
  22672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22673. _ezchip_macro_read_value_ &= ~(0xFF); \
  22674. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  22675. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22676. }
  22677. #define SET_GPIO_13_doen_spi0_pad_oe_n { \
  22678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22679. _ezchip_macro_read_value_ &= ~(0xFF); \
  22680. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  22681. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22682. }
  22683. #define SET_GPIO_13_doen_spi0_pad_sck_out { \
  22684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22685. _ezchip_macro_read_value_ &= ~(0xFF); \
  22686. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  22687. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22688. }
  22689. #define SET_GPIO_13_doen_spi0_pad_ss_0_n { \
  22690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22691. _ezchip_macro_read_value_ &= ~(0xFF); \
  22692. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  22693. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22694. }
  22695. #define SET_GPIO_13_doen_spi0_pad_ss_1_n { \
  22696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22697. _ezchip_macro_read_value_ &= ~(0xFF); \
  22698. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  22699. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22700. }
  22701. #define SET_GPIO_13_doen_spi0_pad_txd { \
  22702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22703. _ezchip_macro_read_value_ &= ~(0xFF); \
  22704. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  22705. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22706. }
  22707. #define SET_GPIO_13_doen_spi1_pad_oe_n { \
  22708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22709. _ezchip_macro_read_value_ &= ~(0xFF); \
  22710. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  22711. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22712. }
  22713. #define SET_GPIO_13_doen_spi1_pad_sck_out { \
  22714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22715. _ezchip_macro_read_value_ &= ~(0xFF); \
  22716. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  22717. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22718. }
  22719. #define SET_GPIO_13_doen_spi1_pad_ss_0_n { \
  22720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22721. _ezchip_macro_read_value_ &= ~(0xFF); \
  22722. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  22723. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22724. }
  22725. #define SET_GPIO_13_doen_spi1_pad_ss_1_n { \
  22726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22727. _ezchip_macro_read_value_ &= ~(0xFF); \
  22728. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  22729. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22730. }
  22731. #define SET_GPIO_13_doen_spi1_pad_txd { \
  22732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22733. _ezchip_macro_read_value_ &= ~(0xFF); \
  22734. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  22735. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22736. }
  22737. #define SET_GPIO_13_doen_spi2_pad_oe_n { \
  22738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22739. _ezchip_macro_read_value_ &= ~(0xFF); \
  22740. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  22741. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22742. }
  22743. #define SET_GPIO_13_doen_spi2_pad_sck_out { \
  22744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22745. _ezchip_macro_read_value_ &= ~(0xFF); \
  22746. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  22747. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22748. }
  22749. #define SET_GPIO_13_doen_spi2_pad_ss_0_n { \
  22750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22751. _ezchip_macro_read_value_ &= ~(0xFF); \
  22752. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  22753. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22754. }
  22755. #define SET_GPIO_13_doen_spi2_pad_ss_1_n { \
  22756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22757. _ezchip_macro_read_value_ &= ~(0xFF); \
  22758. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  22759. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22760. }
  22761. #define SET_GPIO_13_doen_spi2_pad_txd { \
  22762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22763. _ezchip_macro_read_value_ &= ~(0xFF); \
  22764. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  22765. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22766. }
  22767. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit0 { \
  22768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22769. _ezchip_macro_read_value_ &= ~(0xFF); \
  22770. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  22771. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22772. }
  22773. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit1 { \
  22774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22775. _ezchip_macro_read_value_ &= ~(0xFF); \
  22776. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  22777. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22778. }
  22779. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit2 { \
  22780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22781. _ezchip_macro_read_value_ &= ~(0xFF); \
  22782. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  22783. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22784. }
  22785. #define SET_GPIO_13_doen_spi2ahb_pad_oe_n_bit3 { \
  22786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22787. _ezchip_macro_read_value_ &= ~(0xFF); \
  22788. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  22789. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22790. }
  22791. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit0 { \
  22792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22793. _ezchip_macro_read_value_ &= ~(0xFF); \
  22794. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  22795. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22796. }
  22797. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit1 { \
  22798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22799. _ezchip_macro_read_value_ &= ~(0xFF); \
  22800. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  22801. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22802. }
  22803. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit2 { \
  22804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22805. _ezchip_macro_read_value_ &= ~(0xFF); \
  22806. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  22807. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22808. }
  22809. #define SET_GPIO_13_doen_spi2ahb_pad_txd_bit3 { \
  22810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22811. _ezchip_macro_read_value_ &= ~(0xFF); \
  22812. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  22813. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22814. }
  22815. #define SET_GPIO_13_doen_spi3_pad_oe_n { \
  22816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22817. _ezchip_macro_read_value_ &= ~(0xFF); \
  22818. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  22819. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22820. }
  22821. #define SET_GPIO_13_doen_spi3_pad_sck_out { \
  22822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22823. _ezchip_macro_read_value_ &= ~(0xFF); \
  22824. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  22825. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22826. }
  22827. #define SET_GPIO_13_doen_spi3_pad_ss_0_n { \
  22828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22829. _ezchip_macro_read_value_ &= ~(0xFF); \
  22830. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  22831. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22832. }
  22833. #define SET_GPIO_13_doen_spi3_pad_ss_1_n { \
  22834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22835. _ezchip_macro_read_value_ &= ~(0xFF); \
  22836. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  22837. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22838. }
  22839. #define SET_GPIO_13_doen_spi3_pad_txd { \
  22840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22841. _ezchip_macro_read_value_ &= ~(0xFF); \
  22842. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  22843. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22844. }
  22845. #define SET_GPIO_13_doen_uart0_pad_dtrn { \
  22846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22847. _ezchip_macro_read_value_ &= ~(0xFF); \
  22848. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  22849. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22850. }
  22851. #define SET_GPIO_13_doen_uart0_pad_rtsn { \
  22852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22853. _ezchip_macro_read_value_ &= ~(0xFF); \
  22854. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  22855. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22856. }
  22857. #define SET_GPIO_13_doen_uart0_pad_sout { \
  22858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22859. _ezchip_macro_read_value_ &= ~(0xFF); \
  22860. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  22861. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22862. }
  22863. #define SET_GPIO_13_doen_uart1_pad_sout { \
  22864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22865. _ezchip_macro_read_value_ &= ~(0xFF); \
  22866. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  22867. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22868. }
  22869. #define SET_GPIO_13_doen_uart2_pad_dtr_n { \
  22870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22871. _ezchip_macro_read_value_ &= ~(0xFF); \
  22872. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  22873. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22874. }
  22875. #define SET_GPIO_13_doen_uart2_pad_rts_n { \
  22876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22877. _ezchip_macro_read_value_ &= ~(0xFF); \
  22878. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  22879. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22880. }
  22881. #define SET_GPIO_13_doen_uart2_pad_sout { \
  22882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22883. _ezchip_macro_read_value_ &= ~(0xFF); \
  22884. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  22885. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22886. }
  22887. #define SET_GPIO_13_doen_uart3_pad_sout { \
  22888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22889. _ezchip_macro_read_value_ &= ~(0xFF); \
  22890. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  22891. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22892. }
  22893. #define SET_GPIO_13_doen_usb_drv_bus { \
  22894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_13_doen_REG_ADDR); \
  22895. _ezchip_macro_read_value_ &= ~(0xFF); \
  22896. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  22897. MA_OUTW(gpio_13_doen_REG_ADDR,_ezchip_macro_read_value_); \
  22898. }
  22899. #define SET_GPIO_14_dout_reverse_(en) { \
  22900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22901. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  22902. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  22903. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22904. }
  22905. #define SET_GPIO_14_dout_LOW { \
  22906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22907. _ezchip_macro_read_value_ &= ~(0xFF); \
  22908. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  22909. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22910. }
  22911. #define SET_GPIO_14_dout_HIGH { \
  22912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22913. _ezchip_macro_read_value_ &= ~(0xFF); \
  22914. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  22915. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22916. }
  22917. #define SET_GPIO_14_dout_clk_gmac_tophyref { \
  22918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22919. _ezchip_macro_read_value_ &= ~(0xFF); \
  22920. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  22921. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22922. }
  22923. #define SET_GPIO_14_dout_cpu_jtag_tdo { \
  22924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22925. _ezchip_macro_read_value_ &= ~(0xFF); \
  22926. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  22927. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22928. }
  22929. #define SET_GPIO_14_dout_cpu_jtag_tdo_oen { \
  22930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22931. _ezchip_macro_read_value_ &= ~(0xFF); \
  22932. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  22933. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22934. }
  22935. #define SET_GPIO_14_dout_dmic_clk_out { \
  22936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22937. _ezchip_macro_read_value_ &= ~(0xFF); \
  22938. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  22939. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22940. }
  22941. #define SET_GPIO_14_dout_dsp_JTDOEn_pad { \
  22942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22943. _ezchip_macro_read_value_ &= ~(0xFF); \
  22944. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  22945. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22946. }
  22947. #define SET_GPIO_14_dout_dsp_JTDO_pad { \
  22948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22949. _ezchip_macro_read_value_ &= ~(0xFF); \
  22950. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  22951. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22952. }
  22953. #define SET_GPIO_14_dout_i2c0_pad_sck_oe { \
  22954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22955. _ezchip_macro_read_value_ &= ~(0xFF); \
  22956. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  22957. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22958. }
  22959. #define SET_GPIO_14_dout_i2c0_pad_sda_oe { \
  22960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22961. _ezchip_macro_read_value_ &= ~(0xFF); \
  22962. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  22963. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22964. }
  22965. #define SET_GPIO_14_dout_i2c1_pad_sck_oe { \
  22966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22967. _ezchip_macro_read_value_ &= ~(0xFF); \
  22968. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  22969. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22970. }
  22971. #define SET_GPIO_14_dout_i2c1_pad_sda_oe { \
  22972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22973. _ezchip_macro_read_value_ &= ~(0xFF); \
  22974. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  22975. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22976. }
  22977. #define SET_GPIO_14_dout_i2c2_pad_sck_oe { \
  22978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22979. _ezchip_macro_read_value_ &= ~(0xFF); \
  22980. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  22981. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22982. }
  22983. #define SET_GPIO_14_dout_i2c2_pad_sda_oe { \
  22984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22985. _ezchip_macro_read_value_ &= ~(0xFF); \
  22986. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  22987. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22988. }
  22989. #define SET_GPIO_14_dout_i2c3_pad_sck_oe { \
  22990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22991. _ezchip_macro_read_value_ &= ~(0xFF); \
  22992. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  22993. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  22994. }
  22995. #define SET_GPIO_14_dout_i2c3_pad_sda_oe { \
  22996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  22997. _ezchip_macro_read_value_ &= ~(0xFF); \
  22998. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  22999. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23000. }
  23001. #define SET_GPIO_14_dout_i2srx_bclk_out { \
  23002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23003. _ezchip_macro_read_value_ &= ~(0xFF); \
  23004. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  23005. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23006. }
  23007. #define SET_GPIO_14_dout_i2srx_bclk_out_oen { \
  23008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23009. _ezchip_macro_read_value_ &= ~(0xFF); \
  23010. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  23011. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23012. }
  23013. #define SET_GPIO_14_dout_i2srx_lrck_out { \
  23014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23015. _ezchip_macro_read_value_ &= ~(0xFF); \
  23016. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  23017. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23018. }
  23019. #define SET_GPIO_14_dout_i2srx_lrck_out_oen { \
  23020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23021. _ezchip_macro_read_value_ &= ~(0xFF); \
  23022. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  23023. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23024. }
  23025. #define SET_GPIO_14_dout_i2srx_mclk_out { \
  23026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23027. _ezchip_macro_read_value_ &= ~(0xFF); \
  23028. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  23029. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23030. }
  23031. #define SET_GPIO_14_dout_i2stx_bclk_out { \
  23032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23033. _ezchip_macro_read_value_ &= ~(0xFF); \
  23034. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  23035. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23036. }
  23037. #define SET_GPIO_14_dout_i2stx_bclk_out_oen { \
  23038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23039. _ezchip_macro_read_value_ &= ~(0xFF); \
  23040. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  23041. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23042. }
  23043. #define SET_GPIO_14_dout_i2stx_lrck_out { \
  23044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23045. _ezchip_macro_read_value_ &= ~(0xFF); \
  23046. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  23047. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23048. }
  23049. #define SET_GPIO_14_dout_i2stx_lrckout_oen { \
  23050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23051. _ezchip_macro_read_value_ &= ~(0xFF); \
  23052. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  23053. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23054. }
  23055. #define SET_GPIO_14_dout_i2stx_mclk_out { \
  23056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23057. _ezchip_macro_read_value_ &= ~(0xFF); \
  23058. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  23059. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23060. }
  23061. #define SET_GPIO_14_dout_i2stx_sdout0 { \
  23062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23063. _ezchip_macro_read_value_ &= ~(0xFF); \
  23064. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  23065. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23066. }
  23067. #define SET_GPIO_14_dout_i2stx_sdout1 { \
  23068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23069. _ezchip_macro_read_value_ &= ~(0xFF); \
  23070. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  23071. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23072. }
  23073. #define SET_GPIO_14_dout_lcd_pad_csm_n { \
  23074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23075. _ezchip_macro_read_value_ &= ~(0xFF); \
  23076. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  23077. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23078. }
  23079. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit0 { \
  23080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23081. _ezchip_macro_read_value_ &= ~(0xFF); \
  23082. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  23083. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23084. }
  23085. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit1 { \
  23086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23087. _ezchip_macro_read_value_ &= ~(0xFF); \
  23088. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  23089. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23090. }
  23091. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit2 { \
  23092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23093. _ezchip_macro_read_value_ &= ~(0xFF); \
  23094. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  23095. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23096. }
  23097. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit3 { \
  23098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23099. _ezchip_macro_read_value_ &= ~(0xFF); \
  23100. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  23101. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23102. }
  23103. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit4 { \
  23104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23105. _ezchip_macro_read_value_ &= ~(0xFF); \
  23106. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  23107. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23108. }
  23109. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit5 { \
  23110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23111. _ezchip_macro_read_value_ &= ~(0xFF); \
  23112. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  23113. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23114. }
  23115. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit6 { \
  23116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23117. _ezchip_macro_read_value_ &= ~(0xFF); \
  23118. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  23119. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23120. }
  23121. #define SET_GPIO_14_dout_pwm_pad_oe_n_bit7 { \
  23122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23123. _ezchip_macro_read_value_ &= ~(0xFF); \
  23124. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  23125. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23126. }
  23127. #define SET_GPIO_14_dout_pwm_pad_out_bit0 { \
  23128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23129. _ezchip_macro_read_value_ &= ~(0xFF); \
  23130. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  23131. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23132. }
  23133. #define SET_GPIO_14_dout_pwm_pad_out_bit1 { \
  23134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23135. _ezchip_macro_read_value_ &= ~(0xFF); \
  23136. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  23137. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23138. }
  23139. #define SET_GPIO_14_dout_pwm_pad_out_bit2 { \
  23140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23141. _ezchip_macro_read_value_ &= ~(0xFF); \
  23142. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  23143. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23144. }
  23145. #define SET_GPIO_14_dout_pwm_pad_out_bit3 { \
  23146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23147. _ezchip_macro_read_value_ &= ~(0xFF); \
  23148. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  23149. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23150. }
  23151. #define SET_GPIO_14_dout_pwm_pad_out_bit4 { \
  23152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23153. _ezchip_macro_read_value_ &= ~(0xFF); \
  23154. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  23155. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23156. }
  23157. #define SET_GPIO_14_dout_pwm_pad_out_bit5 { \
  23158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23159. _ezchip_macro_read_value_ &= ~(0xFF); \
  23160. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  23161. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23162. }
  23163. #define SET_GPIO_14_dout_pwm_pad_out_bit6 { \
  23164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23165. _ezchip_macro_read_value_ &= ~(0xFF); \
  23166. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  23167. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23168. }
  23169. #define SET_GPIO_14_dout_pwm_pad_out_bit7 { \
  23170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23171. _ezchip_macro_read_value_ &= ~(0xFF); \
  23172. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  23173. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23174. }
  23175. #define SET_GPIO_14_dout_pwmdac_left_out { \
  23176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23177. _ezchip_macro_read_value_ &= ~(0xFF); \
  23178. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  23179. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23180. }
  23181. #define SET_GPIO_14_dout_pwmdac_right_out { \
  23182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23183. _ezchip_macro_read_value_ &= ~(0xFF); \
  23184. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  23185. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23186. }
  23187. #define SET_GPIO_14_dout_qspi_csn1_out { \
  23188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23189. _ezchip_macro_read_value_ &= ~(0xFF); \
  23190. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  23191. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23192. }
  23193. #define SET_GPIO_14_dout_qspi_csn2_out { \
  23194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23195. _ezchip_macro_read_value_ &= ~(0xFF); \
  23196. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  23197. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23198. }
  23199. #define SET_GPIO_14_dout_qspi_csn3_out { \
  23200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23201. _ezchip_macro_read_value_ &= ~(0xFF); \
  23202. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  23203. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23204. }
  23205. #define SET_GPIO_14_dout_register23_SCFG_cmsensor_rst0 { \
  23206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23207. _ezchip_macro_read_value_ &= ~(0xFF); \
  23208. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  23209. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23210. }
  23211. #define SET_GPIO_14_dout_register23_SCFG_cmsensor_rst1 { \
  23212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23213. _ezchip_macro_read_value_ &= ~(0xFF); \
  23214. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  23215. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23216. }
  23217. #define SET_GPIO_14_dout_register32_SCFG_gmac_phy_rstn { \
  23218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23219. _ezchip_macro_read_value_ &= ~(0xFF); \
  23220. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  23221. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23222. }
  23223. #define SET_GPIO_14_dout_sdio0_pad_card_power_en { \
  23224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23225. _ezchip_macro_read_value_ &= ~(0xFF); \
  23226. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  23227. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23228. }
  23229. #define SET_GPIO_14_dout_sdio0_pad_cclk_out { \
  23230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23231. _ezchip_macro_read_value_ &= ~(0xFF); \
  23232. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  23233. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23234. }
  23235. #define SET_GPIO_14_dout_sdio0_pad_ccmd_oe { \
  23236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23237. _ezchip_macro_read_value_ &= ~(0xFF); \
  23238. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  23239. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23240. }
  23241. #define SET_GPIO_14_dout_sdio0_pad_ccmd_out { \
  23242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23243. _ezchip_macro_read_value_ &= ~(0xFF); \
  23244. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  23245. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23246. }
  23247. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit0 { \
  23248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23249. _ezchip_macro_read_value_ &= ~(0xFF); \
  23250. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  23251. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23252. }
  23253. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit1 { \
  23254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23255. _ezchip_macro_read_value_ &= ~(0xFF); \
  23256. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  23257. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23258. }
  23259. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit2 { \
  23260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23261. _ezchip_macro_read_value_ &= ~(0xFF); \
  23262. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  23263. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23264. }
  23265. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit3 { \
  23266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23267. _ezchip_macro_read_value_ &= ~(0xFF); \
  23268. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  23269. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23270. }
  23271. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit4 { \
  23272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23273. _ezchip_macro_read_value_ &= ~(0xFF); \
  23274. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  23275. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23276. }
  23277. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit5 { \
  23278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23279. _ezchip_macro_read_value_ &= ~(0xFF); \
  23280. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  23281. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23282. }
  23283. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit6 { \
  23284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23285. _ezchip_macro_read_value_ &= ~(0xFF); \
  23286. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  23287. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23288. }
  23289. #define SET_GPIO_14_dout_sdio0_pad_cdata_oe_bit7 { \
  23290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23291. _ezchip_macro_read_value_ &= ~(0xFF); \
  23292. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  23293. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23294. }
  23295. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit0 { \
  23296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23297. _ezchip_macro_read_value_ &= ~(0xFF); \
  23298. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  23299. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23300. }
  23301. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit1 { \
  23302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23303. _ezchip_macro_read_value_ &= ~(0xFF); \
  23304. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  23305. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23306. }
  23307. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit2 { \
  23308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23309. _ezchip_macro_read_value_ &= ~(0xFF); \
  23310. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  23311. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23312. }
  23313. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit3 { \
  23314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23315. _ezchip_macro_read_value_ &= ~(0xFF); \
  23316. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  23317. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23318. }
  23319. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit4 { \
  23320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23321. _ezchip_macro_read_value_ &= ~(0xFF); \
  23322. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  23323. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23324. }
  23325. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit5 { \
  23326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23327. _ezchip_macro_read_value_ &= ~(0xFF); \
  23328. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  23329. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23330. }
  23331. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit6 { \
  23332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23333. _ezchip_macro_read_value_ &= ~(0xFF); \
  23334. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  23335. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23336. }
  23337. #define SET_GPIO_14_dout_sdio0_pad_cdata_out_bit7 { \
  23338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23339. _ezchip_macro_read_value_ &= ~(0xFF); \
  23340. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  23341. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23342. }
  23343. #define SET_GPIO_14_dout_sdio0_pad_rst_n { \
  23344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23345. _ezchip_macro_read_value_ &= ~(0xFF); \
  23346. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  23347. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23348. }
  23349. #define SET_GPIO_14_dout_sdio1_pad_card_power_en { \
  23350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23351. _ezchip_macro_read_value_ &= ~(0xFF); \
  23352. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  23353. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23354. }
  23355. #define SET_GPIO_14_dout_sdio1_pad_cclk_out { \
  23356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23357. _ezchip_macro_read_value_ &= ~(0xFF); \
  23358. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  23359. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23360. }
  23361. #define SET_GPIO_14_dout_sdio1_pad_ccmd_oe { \
  23362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23363. _ezchip_macro_read_value_ &= ~(0xFF); \
  23364. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  23365. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23366. }
  23367. #define SET_GPIO_14_dout_sdio1_pad_ccmd_out { \
  23368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23369. _ezchip_macro_read_value_ &= ~(0xFF); \
  23370. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  23371. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23372. }
  23373. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit0 { \
  23374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23375. _ezchip_macro_read_value_ &= ~(0xFF); \
  23376. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  23377. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23378. }
  23379. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit1 { \
  23380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23381. _ezchip_macro_read_value_ &= ~(0xFF); \
  23382. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  23383. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23384. }
  23385. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit2 { \
  23386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23387. _ezchip_macro_read_value_ &= ~(0xFF); \
  23388. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  23389. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23390. }
  23391. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit3 { \
  23392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23393. _ezchip_macro_read_value_ &= ~(0xFF); \
  23394. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  23395. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23396. }
  23397. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit4 { \
  23398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23399. _ezchip_macro_read_value_ &= ~(0xFF); \
  23400. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  23401. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23402. }
  23403. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit5 { \
  23404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23405. _ezchip_macro_read_value_ &= ~(0xFF); \
  23406. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  23407. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23408. }
  23409. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit6 { \
  23410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23411. _ezchip_macro_read_value_ &= ~(0xFF); \
  23412. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  23413. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23414. }
  23415. #define SET_GPIO_14_dout_sdio1_pad_cdata_oe_bit7 { \
  23416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23417. _ezchip_macro_read_value_ &= ~(0xFF); \
  23418. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  23419. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23420. }
  23421. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit0 { \
  23422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23423. _ezchip_macro_read_value_ &= ~(0xFF); \
  23424. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  23425. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23426. }
  23427. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit1 { \
  23428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23429. _ezchip_macro_read_value_ &= ~(0xFF); \
  23430. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  23431. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23432. }
  23433. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit2 { \
  23434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23435. _ezchip_macro_read_value_ &= ~(0xFF); \
  23436. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  23437. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23438. }
  23439. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit3 { \
  23440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23441. _ezchip_macro_read_value_ &= ~(0xFF); \
  23442. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  23443. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23444. }
  23445. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit4 { \
  23446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23447. _ezchip_macro_read_value_ &= ~(0xFF); \
  23448. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  23449. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23450. }
  23451. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit5 { \
  23452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23453. _ezchip_macro_read_value_ &= ~(0xFF); \
  23454. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  23455. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23456. }
  23457. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit6 { \
  23458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23459. _ezchip_macro_read_value_ &= ~(0xFF); \
  23460. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  23461. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23462. }
  23463. #define SET_GPIO_14_dout_sdio1_pad_cdata_out_bit7 { \
  23464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23465. _ezchip_macro_read_value_ &= ~(0xFF); \
  23466. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  23467. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23468. }
  23469. #define SET_GPIO_14_dout_sdio1_pad_rst_n { \
  23470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23471. _ezchip_macro_read_value_ &= ~(0xFF); \
  23472. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  23473. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23474. }
  23475. #define SET_GPIO_14_dout_spdif_tx_sdout { \
  23476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23477. _ezchip_macro_read_value_ &= ~(0xFF); \
  23478. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  23479. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23480. }
  23481. #define SET_GPIO_14_dout_spdif_tx_sdout_oen { \
  23482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23483. _ezchip_macro_read_value_ &= ~(0xFF); \
  23484. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  23485. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23486. }
  23487. #define SET_GPIO_14_dout_spi0_pad_oe_n { \
  23488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23489. _ezchip_macro_read_value_ &= ~(0xFF); \
  23490. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  23491. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23492. }
  23493. #define SET_GPIO_14_dout_spi0_pad_sck_out { \
  23494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23495. _ezchip_macro_read_value_ &= ~(0xFF); \
  23496. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  23497. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23498. }
  23499. #define SET_GPIO_14_dout_spi0_pad_ss_0_n { \
  23500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23501. _ezchip_macro_read_value_ &= ~(0xFF); \
  23502. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  23503. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23504. }
  23505. #define SET_GPIO_14_dout_spi0_pad_ss_1_n { \
  23506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23507. _ezchip_macro_read_value_ &= ~(0xFF); \
  23508. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  23509. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23510. }
  23511. #define SET_GPIO_14_dout_spi0_pad_txd { \
  23512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23513. _ezchip_macro_read_value_ &= ~(0xFF); \
  23514. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  23515. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23516. }
  23517. #define SET_GPIO_14_dout_spi1_pad_oe_n { \
  23518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23519. _ezchip_macro_read_value_ &= ~(0xFF); \
  23520. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  23521. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23522. }
  23523. #define SET_GPIO_14_dout_spi1_pad_sck_out { \
  23524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23525. _ezchip_macro_read_value_ &= ~(0xFF); \
  23526. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  23527. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23528. }
  23529. #define SET_GPIO_14_dout_spi1_pad_ss_0_n { \
  23530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23531. _ezchip_macro_read_value_ &= ~(0xFF); \
  23532. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  23533. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23534. }
  23535. #define SET_GPIO_14_dout_spi1_pad_ss_1_n { \
  23536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23537. _ezchip_macro_read_value_ &= ~(0xFF); \
  23538. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  23539. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23540. }
  23541. #define SET_GPIO_14_dout_spi1_pad_txd { \
  23542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23543. _ezchip_macro_read_value_ &= ~(0xFF); \
  23544. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  23545. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23546. }
  23547. #define SET_GPIO_14_dout_spi2_pad_oe_n { \
  23548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23549. _ezchip_macro_read_value_ &= ~(0xFF); \
  23550. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  23551. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23552. }
  23553. #define SET_GPIO_14_dout_spi2_pad_sck_out { \
  23554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23555. _ezchip_macro_read_value_ &= ~(0xFF); \
  23556. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  23557. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23558. }
  23559. #define SET_GPIO_14_dout_spi2_pad_ss_0_n { \
  23560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23561. _ezchip_macro_read_value_ &= ~(0xFF); \
  23562. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  23563. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23564. }
  23565. #define SET_GPIO_14_dout_spi2_pad_ss_1_n { \
  23566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23567. _ezchip_macro_read_value_ &= ~(0xFF); \
  23568. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  23569. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23570. }
  23571. #define SET_GPIO_14_dout_spi2_pad_txd { \
  23572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23573. _ezchip_macro_read_value_ &= ~(0xFF); \
  23574. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  23575. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23576. }
  23577. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit0 { \
  23578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23579. _ezchip_macro_read_value_ &= ~(0xFF); \
  23580. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  23581. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23582. }
  23583. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit1 { \
  23584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23585. _ezchip_macro_read_value_ &= ~(0xFF); \
  23586. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  23587. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23588. }
  23589. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit2 { \
  23590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23591. _ezchip_macro_read_value_ &= ~(0xFF); \
  23592. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  23593. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23594. }
  23595. #define SET_GPIO_14_dout_spi2ahb_pad_oe_n_bit3 { \
  23596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23597. _ezchip_macro_read_value_ &= ~(0xFF); \
  23598. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  23599. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23600. }
  23601. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit0 { \
  23602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23603. _ezchip_macro_read_value_ &= ~(0xFF); \
  23604. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  23605. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23606. }
  23607. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit1 { \
  23608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23609. _ezchip_macro_read_value_ &= ~(0xFF); \
  23610. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  23611. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23612. }
  23613. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit2 { \
  23614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23615. _ezchip_macro_read_value_ &= ~(0xFF); \
  23616. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  23617. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23618. }
  23619. #define SET_GPIO_14_dout_spi2ahb_pad_txd_bit3 { \
  23620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23621. _ezchip_macro_read_value_ &= ~(0xFF); \
  23622. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  23623. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23624. }
  23625. #define SET_GPIO_14_dout_spi3_pad_oe_n { \
  23626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23627. _ezchip_macro_read_value_ &= ~(0xFF); \
  23628. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  23629. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23630. }
  23631. #define SET_GPIO_14_dout_spi3_pad_sck_out { \
  23632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23633. _ezchip_macro_read_value_ &= ~(0xFF); \
  23634. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  23635. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23636. }
  23637. #define SET_GPIO_14_dout_spi3_pad_ss_0_n { \
  23638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23639. _ezchip_macro_read_value_ &= ~(0xFF); \
  23640. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  23641. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23642. }
  23643. #define SET_GPIO_14_dout_spi3_pad_ss_1_n { \
  23644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23645. _ezchip_macro_read_value_ &= ~(0xFF); \
  23646. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  23647. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23648. }
  23649. #define SET_GPIO_14_dout_spi3_pad_txd { \
  23650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23651. _ezchip_macro_read_value_ &= ~(0xFF); \
  23652. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  23653. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23654. }
  23655. #define SET_GPIO_14_dout_uart0_pad_dtrn { \
  23656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23657. _ezchip_macro_read_value_ &= ~(0xFF); \
  23658. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  23659. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23660. }
  23661. #define SET_GPIO_14_dout_uart0_pad_rtsn { \
  23662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23663. _ezchip_macro_read_value_ &= ~(0xFF); \
  23664. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  23665. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23666. }
  23667. #define SET_GPIO_14_dout_uart0_pad_sout { \
  23668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23669. _ezchip_macro_read_value_ &= ~(0xFF); \
  23670. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  23671. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23672. }
  23673. #define SET_GPIO_14_dout_uart1_pad_sout { \
  23674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23675. _ezchip_macro_read_value_ &= ~(0xFF); \
  23676. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  23677. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23678. }
  23679. #define SET_GPIO_14_dout_uart2_pad_dtr_n { \
  23680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23681. _ezchip_macro_read_value_ &= ~(0xFF); \
  23682. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  23683. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23684. }
  23685. #define SET_GPIO_14_dout_uart2_pad_rts_n { \
  23686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23687. _ezchip_macro_read_value_ &= ~(0xFF); \
  23688. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  23689. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23690. }
  23691. #define SET_GPIO_14_dout_uart2_pad_sout { \
  23692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23693. _ezchip_macro_read_value_ &= ~(0xFF); \
  23694. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  23695. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23696. }
  23697. #define SET_GPIO_14_dout_uart3_pad_sout { \
  23698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23699. _ezchip_macro_read_value_ &= ~(0xFF); \
  23700. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  23701. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23702. }
  23703. #define SET_GPIO_14_dout_usb_drv_bus { \
  23704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_dout_REG_ADDR); \
  23705. _ezchip_macro_read_value_ &= ~(0xFF); \
  23706. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  23707. MA_OUTW(gpio_14_dout_REG_ADDR,_ezchip_macro_read_value_); \
  23708. }
  23709. #define SET_GPIO_14_doen_reverse_(en) { \
  23710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23711. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  23712. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  23713. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23714. }
  23715. #define SET_GPIO_14_doen_LOW { \
  23716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23717. _ezchip_macro_read_value_ &= ~(0xFF); \
  23718. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  23719. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23720. }
  23721. #define SET_GPIO_14_doen_HIGH { \
  23722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23723. _ezchip_macro_read_value_ &= ~(0xFF); \
  23724. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  23725. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23726. }
  23727. #define SET_GPIO_14_doen_clk_gmac_tophyref { \
  23728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23729. _ezchip_macro_read_value_ &= ~(0xFF); \
  23730. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  23731. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23732. }
  23733. #define SET_GPIO_14_doen_cpu_jtag_tdo { \
  23734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23735. _ezchip_macro_read_value_ &= ~(0xFF); \
  23736. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  23737. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23738. }
  23739. #define SET_GPIO_14_doen_cpu_jtag_tdo_oen { \
  23740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23741. _ezchip_macro_read_value_ &= ~(0xFF); \
  23742. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  23743. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23744. }
  23745. #define SET_GPIO_14_doen_dmic_clk_out { \
  23746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23747. _ezchip_macro_read_value_ &= ~(0xFF); \
  23748. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  23749. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23750. }
  23751. #define SET_GPIO_14_doen_dsp_JTDOEn_pad { \
  23752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23753. _ezchip_macro_read_value_ &= ~(0xFF); \
  23754. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  23755. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23756. }
  23757. #define SET_GPIO_14_doen_dsp_JTDO_pad { \
  23758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23759. _ezchip_macro_read_value_ &= ~(0xFF); \
  23760. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  23761. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23762. }
  23763. #define SET_GPIO_14_doen_i2c0_pad_sck_oe { \
  23764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23765. _ezchip_macro_read_value_ &= ~(0xFF); \
  23766. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  23767. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23768. }
  23769. #define SET_GPIO_14_doen_i2c0_pad_sda_oe { \
  23770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23771. _ezchip_macro_read_value_ &= ~(0xFF); \
  23772. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  23773. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23774. }
  23775. #define SET_GPIO_14_doen_i2c1_pad_sck_oe { \
  23776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23777. _ezchip_macro_read_value_ &= ~(0xFF); \
  23778. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  23779. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23780. }
  23781. #define SET_GPIO_14_doen_i2c1_pad_sda_oe { \
  23782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23783. _ezchip_macro_read_value_ &= ~(0xFF); \
  23784. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  23785. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23786. }
  23787. #define SET_GPIO_14_doen_i2c2_pad_sck_oe { \
  23788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23789. _ezchip_macro_read_value_ &= ~(0xFF); \
  23790. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  23791. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23792. }
  23793. #define SET_GPIO_14_doen_i2c2_pad_sda_oe { \
  23794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23795. _ezchip_macro_read_value_ &= ~(0xFF); \
  23796. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  23797. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23798. }
  23799. #define SET_GPIO_14_doen_i2c3_pad_sck_oe { \
  23800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23801. _ezchip_macro_read_value_ &= ~(0xFF); \
  23802. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  23803. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23804. }
  23805. #define SET_GPIO_14_doen_i2c3_pad_sda_oe { \
  23806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23807. _ezchip_macro_read_value_ &= ~(0xFF); \
  23808. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  23809. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23810. }
  23811. #define SET_GPIO_14_doen_i2srx_bclk_out { \
  23812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23813. _ezchip_macro_read_value_ &= ~(0xFF); \
  23814. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  23815. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23816. }
  23817. #define SET_GPIO_14_doen_i2srx_bclk_out_oen { \
  23818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23819. _ezchip_macro_read_value_ &= ~(0xFF); \
  23820. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  23821. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23822. }
  23823. #define SET_GPIO_14_doen_i2srx_lrck_out { \
  23824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23825. _ezchip_macro_read_value_ &= ~(0xFF); \
  23826. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  23827. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23828. }
  23829. #define SET_GPIO_14_doen_i2srx_lrck_out_oen { \
  23830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23831. _ezchip_macro_read_value_ &= ~(0xFF); \
  23832. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  23833. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23834. }
  23835. #define SET_GPIO_14_doen_i2srx_mclk_out { \
  23836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23837. _ezchip_macro_read_value_ &= ~(0xFF); \
  23838. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  23839. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23840. }
  23841. #define SET_GPIO_14_doen_i2stx_bclk_out { \
  23842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23843. _ezchip_macro_read_value_ &= ~(0xFF); \
  23844. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  23845. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23846. }
  23847. #define SET_GPIO_14_doen_i2stx_bclk_out_oen { \
  23848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23849. _ezchip_macro_read_value_ &= ~(0xFF); \
  23850. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  23851. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23852. }
  23853. #define SET_GPIO_14_doen_i2stx_lrck_out { \
  23854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23855. _ezchip_macro_read_value_ &= ~(0xFF); \
  23856. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  23857. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23858. }
  23859. #define SET_GPIO_14_doen_i2stx_lrckout_oen { \
  23860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23861. _ezchip_macro_read_value_ &= ~(0xFF); \
  23862. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  23863. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23864. }
  23865. #define SET_GPIO_14_doen_i2stx_mclk_out { \
  23866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23867. _ezchip_macro_read_value_ &= ~(0xFF); \
  23868. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  23869. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23870. }
  23871. #define SET_GPIO_14_doen_i2stx_sdout0 { \
  23872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23873. _ezchip_macro_read_value_ &= ~(0xFF); \
  23874. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  23875. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23876. }
  23877. #define SET_GPIO_14_doen_i2stx_sdout1 { \
  23878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23879. _ezchip_macro_read_value_ &= ~(0xFF); \
  23880. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  23881. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23882. }
  23883. #define SET_GPIO_14_doen_lcd_pad_csm_n { \
  23884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23885. _ezchip_macro_read_value_ &= ~(0xFF); \
  23886. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  23887. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23888. }
  23889. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit0 { \
  23890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23891. _ezchip_macro_read_value_ &= ~(0xFF); \
  23892. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  23893. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23894. }
  23895. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit1 { \
  23896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23897. _ezchip_macro_read_value_ &= ~(0xFF); \
  23898. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  23899. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23900. }
  23901. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit2 { \
  23902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23903. _ezchip_macro_read_value_ &= ~(0xFF); \
  23904. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  23905. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23906. }
  23907. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit3 { \
  23908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23909. _ezchip_macro_read_value_ &= ~(0xFF); \
  23910. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  23911. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23912. }
  23913. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit4 { \
  23914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23915. _ezchip_macro_read_value_ &= ~(0xFF); \
  23916. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  23917. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23918. }
  23919. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit5 { \
  23920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23921. _ezchip_macro_read_value_ &= ~(0xFF); \
  23922. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  23923. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23924. }
  23925. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit6 { \
  23926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23927. _ezchip_macro_read_value_ &= ~(0xFF); \
  23928. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  23929. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23930. }
  23931. #define SET_GPIO_14_doen_pwm_pad_oe_n_bit7 { \
  23932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23933. _ezchip_macro_read_value_ &= ~(0xFF); \
  23934. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  23935. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23936. }
  23937. #define SET_GPIO_14_doen_pwm_pad_out_bit0 { \
  23938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23939. _ezchip_macro_read_value_ &= ~(0xFF); \
  23940. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  23941. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23942. }
  23943. #define SET_GPIO_14_doen_pwm_pad_out_bit1 { \
  23944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23945. _ezchip_macro_read_value_ &= ~(0xFF); \
  23946. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  23947. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23948. }
  23949. #define SET_GPIO_14_doen_pwm_pad_out_bit2 { \
  23950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23951. _ezchip_macro_read_value_ &= ~(0xFF); \
  23952. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  23953. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23954. }
  23955. #define SET_GPIO_14_doen_pwm_pad_out_bit3 { \
  23956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23957. _ezchip_macro_read_value_ &= ~(0xFF); \
  23958. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  23959. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23960. }
  23961. #define SET_GPIO_14_doen_pwm_pad_out_bit4 { \
  23962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23963. _ezchip_macro_read_value_ &= ~(0xFF); \
  23964. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  23965. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23966. }
  23967. #define SET_GPIO_14_doen_pwm_pad_out_bit5 { \
  23968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23969. _ezchip_macro_read_value_ &= ~(0xFF); \
  23970. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  23971. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23972. }
  23973. #define SET_GPIO_14_doen_pwm_pad_out_bit6 { \
  23974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23975. _ezchip_macro_read_value_ &= ~(0xFF); \
  23976. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  23977. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23978. }
  23979. #define SET_GPIO_14_doen_pwm_pad_out_bit7 { \
  23980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23981. _ezchip_macro_read_value_ &= ~(0xFF); \
  23982. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  23983. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23984. }
  23985. #define SET_GPIO_14_doen_pwmdac_left_out { \
  23986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23987. _ezchip_macro_read_value_ &= ~(0xFF); \
  23988. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  23989. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23990. }
  23991. #define SET_GPIO_14_doen_pwmdac_right_out { \
  23992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23993. _ezchip_macro_read_value_ &= ~(0xFF); \
  23994. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  23995. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  23996. }
  23997. #define SET_GPIO_14_doen_qspi_csn1_out { \
  23998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  23999. _ezchip_macro_read_value_ &= ~(0xFF); \
  24000. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  24001. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24002. }
  24003. #define SET_GPIO_14_doen_qspi_csn2_out { \
  24004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24005. _ezchip_macro_read_value_ &= ~(0xFF); \
  24006. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  24007. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24008. }
  24009. #define SET_GPIO_14_doen_qspi_csn3_out { \
  24010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24011. _ezchip_macro_read_value_ &= ~(0xFF); \
  24012. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  24013. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24014. }
  24015. #define SET_GPIO_14_doen_register23_SCFG_cmsensor_rst0 { \
  24016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24017. _ezchip_macro_read_value_ &= ~(0xFF); \
  24018. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  24019. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24020. }
  24021. #define SET_GPIO_14_doen_register23_SCFG_cmsensor_rst1 { \
  24022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24023. _ezchip_macro_read_value_ &= ~(0xFF); \
  24024. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  24025. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24026. }
  24027. #define SET_GPIO_14_doen_register32_SCFG_gmac_phy_rstn { \
  24028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24029. _ezchip_macro_read_value_ &= ~(0xFF); \
  24030. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  24031. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24032. }
  24033. #define SET_GPIO_14_doen_sdio0_pad_card_power_en { \
  24034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24035. _ezchip_macro_read_value_ &= ~(0xFF); \
  24036. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  24037. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24038. }
  24039. #define SET_GPIO_14_doen_sdio0_pad_cclk_out { \
  24040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24041. _ezchip_macro_read_value_ &= ~(0xFF); \
  24042. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  24043. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24044. }
  24045. #define SET_GPIO_14_doen_sdio0_pad_ccmd_oe { \
  24046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24047. _ezchip_macro_read_value_ &= ~(0xFF); \
  24048. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  24049. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24050. }
  24051. #define SET_GPIO_14_doen_sdio0_pad_ccmd_out { \
  24052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24053. _ezchip_macro_read_value_ &= ~(0xFF); \
  24054. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  24055. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24056. }
  24057. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit0 { \
  24058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24059. _ezchip_macro_read_value_ &= ~(0xFF); \
  24060. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  24061. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24062. }
  24063. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit1 { \
  24064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24065. _ezchip_macro_read_value_ &= ~(0xFF); \
  24066. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  24067. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24068. }
  24069. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit2 { \
  24070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24071. _ezchip_macro_read_value_ &= ~(0xFF); \
  24072. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  24073. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24074. }
  24075. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit3 { \
  24076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24077. _ezchip_macro_read_value_ &= ~(0xFF); \
  24078. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  24079. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24080. }
  24081. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit4 { \
  24082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24083. _ezchip_macro_read_value_ &= ~(0xFF); \
  24084. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  24085. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24086. }
  24087. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit5 { \
  24088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24089. _ezchip_macro_read_value_ &= ~(0xFF); \
  24090. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  24091. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24092. }
  24093. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit6 { \
  24094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24095. _ezchip_macro_read_value_ &= ~(0xFF); \
  24096. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  24097. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24098. }
  24099. #define SET_GPIO_14_doen_sdio0_pad_cdata_oe_bit7 { \
  24100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24101. _ezchip_macro_read_value_ &= ~(0xFF); \
  24102. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  24103. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24104. }
  24105. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit0 { \
  24106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24107. _ezchip_macro_read_value_ &= ~(0xFF); \
  24108. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  24109. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24110. }
  24111. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit1 { \
  24112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24113. _ezchip_macro_read_value_ &= ~(0xFF); \
  24114. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  24115. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24116. }
  24117. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit2 { \
  24118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24119. _ezchip_macro_read_value_ &= ~(0xFF); \
  24120. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  24121. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24122. }
  24123. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit3 { \
  24124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24125. _ezchip_macro_read_value_ &= ~(0xFF); \
  24126. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  24127. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24128. }
  24129. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit4 { \
  24130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24131. _ezchip_macro_read_value_ &= ~(0xFF); \
  24132. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  24133. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24134. }
  24135. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit5 { \
  24136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24137. _ezchip_macro_read_value_ &= ~(0xFF); \
  24138. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  24139. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24140. }
  24141. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit6 { \
  24142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24143. _ezchip_macro_read_value_ &= ~(0xFF); \
  24144. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  24145. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24146. }
  24147. #define SET_GPIO_14_doen_sdio0_pad_cdata_out_bit7 { \
  24148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24149. _ezchip_macro_read_value_ &= ~(0xFF); \
  24150. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  24151. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24152. }
  24153. #define SET_GPIO_14_doen_sdio0_pad_rst_n { \
  24154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24155. _ezchip_macro_read_value_ &= ~(0xFF); \
  24156. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  24157. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24158. }
  24159. #define SET_GPIO_14_doen_sdio1_pad_card_power_en { \
  24160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24161. _ezchip_macro_read_value_ &= ~(0xFF); \
  24162. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  24163. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24164. }
  24165. #define SET_GPIO_14_doen_sdio1_pad_cclk_out { \
  24166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24167. _ezchip_macro_read_value_ &= ~(0xFF); \
  24168. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  24169. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24170. }
  24171. #define SET_GPIO_14_doen_sdio1_pad_ccmd_oe { \
  24172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24173. _ezchip_macro_read_value_ &= ~(0xFF); \
  24174. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  24175. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24176. }
  24177. #define SET_GPIO_14_doen_sdio1_pad_ccmd_out { \
  24178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24179. _ezchip_macro_read_value_ &= ~(0xFF); \
  24180. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  24181. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24182. }
  24183. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit0 { \
  24184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24185. _ezchip_macro_read_value_ &= ~(0xFF); \
  24186. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  24187. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24188. }
  24189. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit1 { \
  24190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24191. _ezchip_macro_read_value_ &= ~(0xFF); \
  24192. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  24193. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24194. }
  24195. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit2 { \
  24196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24197. _ezchip_macro_read_value_ &= ~(0xFF); \
  24198. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  24199. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24200. }
  24201. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit3 { \
  24202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24203. _ezchip_macro_read_value_ &= ~(0xFF); \
  24204. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  24205. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24206. }
  24207. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit4 { \
  24208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24209. _ezchip_macro_read_value_ &= ~(0xFF); \
  24210. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  24211. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24212. }
  24213. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit5 { \
  24214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24215. _ezchip_macro_read_value_ &= ~(0xFF); \
  24216. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  24217. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24218. }
  24219. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit6 { \
  24220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24221. _ezchip_macro_read_value_ &= ~(0xFF); \
  24222. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  24223. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24224. }
  24225. #define SET_GPIO_14_doen_sdio1_pad_cdata_oe_bit7 { \
  24226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24227. _ezchip_macro_read_value_ &= ~(0xFF); \
  24228. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  24229. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24230. }
  24231. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit0 { \
  24232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24233. _ezchip_macro_read_value_ &= ~(0xFF); \
  24234. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  24235. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24236. }
  24237. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit1 { \
  24238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24239. _ezchip_macro_read_value_ &= ~(0xFF); \
  24240. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  24241. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24242. }
  24243. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit2 { \
  24244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24245. _ezchip_macro_read_value_ &= ~(0xFF); \
  24246. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  24247. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24248. }
  24249. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit3 { \
  24250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24251. _ezchip_macro_read_value_ &= ~(0xFF); \
  24252. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  24253. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24254. }
  24255. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit4 { \
  24256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24257. _ezchip_macro_read_value_ &= ~(0xFF); \
  24258. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  24259. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24260. }
  24261. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit5 { \
  24262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24263. _ezchip_macro_read_value_ &= ~(0xFF); \
  24264. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  24265. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24266. }
  24267. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit6 { \
  24268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24269. _ezchip_macro_read_value_ &= ~(0xFF); \
  24270. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  24271. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24272. }
  24273. #define SET_GPIO_14_doen_sdio1_pad_cdata_out_bit7 { \
  24274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24275. _ezchip_macro_read_value_ &= ~(0xFF); \
  24276. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  24277. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24278. }
  24279. #define SET_GPIO_14_doen_sdio1_pad_rst_n { \
  24280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24281. _ezchip_macro_read_value_ &= ~(0xFF); \
  24282. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  24283. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24284. }
  24285. #define SET_GPIO_14_doen_spdif_tx_sdout { \
  24286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24287. _ezchip_macro_read_value_ &= ~(0xFF); \
  24288. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  24289. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24290. }
  24291. #define SET_GPIO_14_doen_spdif_tx_sdout_oen { \
  24292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24293. _ezchip_macro_read_value_ &= ~(0xFF); \
  24294. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  24295. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24296. }
  24297. #define SET_GPIO_14_doen_spi0_pad_oe_n { \
  24298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24299. _ezchip_macro_read_value_ &= ~(0xFF); \
  24300. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  24301. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24302. }
  24303. #define SET_GPIO_14_doen_spi0_pad_sck_out { \
  24304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24305. _ezchip_macro_read_value_ &= ~(0xFF); \
  24306. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  24307. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24308. }
  24309. #define SET_GPIO_14_doen_spi0_pad_ss_0_n { \
  24310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24311. _ezchip_macro_read_value_ &= ~(0xFF); \
  24312. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  24313. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24314. }
  24315. #define SET_GPIO_14_doen_spi0_pad_ss_1_n { \
  24316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24317. _ezchip_macro_read_value_ &= ~(0xFF); \
  24318. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  24319. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24320. }
  24321. #define SET_GPIO_14_doen_spi0_pad_txd { \
  24322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24323. _ezchip_macro_read_value_ &= ~(0xFF); \
  24324. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  24325. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24326. }
  24327. #define SET_GPIO_14_doen_spi1_pad_oe_n { \
  24328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24329. _ezchip_macro_read_value_ &= ~(0xFF); \
  24330. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  24331. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24332. }
  24333. #define SET_GPIO_14_doen_spi1_pad_sck_out { \
  24334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24335. _ezchip_macro_read_value_ &= ~(0xFF); \
  24336. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  24337. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24338. }
  24339. #define SET_GPIO_14_doen_spi1_pad_ss_0_n { \
  24340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24341. _ezchip_macro_read_value_ &= ~(0xFF); \
  24342. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  24343. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24344. }
  24345. #define SET_GPIO_14_doen_spi1_pad_ss_1_n { \
  24346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24347. _ezchip_macro_read_value_ &= ~(0xFF); \
  24348. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  24349. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24350. }
  24351. #define SET_GPIO_14_doen_spi1_pad_txd { \
  24352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24353. _ezchip_macro_read_value_ &= ~(0xFF); \
  24354. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  24355. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24356. }
  24357. #define SET_GPIO_14_doen_spi2_pad_oe_n { \
  24358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24359. _ezchip_macro_read_value_ &= ~(0xFF); \
  24360. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  24361. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24362. }
  24363. #define SET_GPIO_14_doen_spi2_pad_sck_out { \
  24364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24365. _ezchip_macro_read_value_ &= ~(0xFF); \
  24366. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  24367. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24368. }
  24369. #define SET_GPIO_14_doen_spi2_pad_ss_0_n { \
  24370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24371. _ezchip_macro_read_value_ &= ~(0xFF); \
  24372. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  24373. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24374. }
  24375. #define SET_GPIO_14_doen_spi2_pad_ss_1_n { \
  24376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24377. _ezchip_macro_read_value_ &= ~(0xFF); \
  24378. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  24379. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24380. }
  24381. #define SET_GPIO_14_doen_spi2_pad_txd { \
  24382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24383. _ezchip_macro_read_value_ &= ~(0xFF); \
  24384. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  24385. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24386. }
  24387. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit0 { \
  24388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24389. _ezchip_macro_read_value_ &= ~(0xFF); \
  24390. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  24391. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24392. }
  24393. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit1 { \
  24394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24395. _ezchip_macro_read_value_ &= ~(0xFF); \
  24396. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  24397. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24398. }
  24399. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit2 { \
  24400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24401. _ezchip_macro_read_value_ &= ~(0xFF); \
  24402. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  24403. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24404. }
  24405. #define SET_GPIO_14_doen_spi2ahb_pad_oe_n_bit3 { \
  24406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24407. _ezchip_macro_read_value_ &= ~(0xFF); \
  24408. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  24409. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24410. }
  24411. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit0 { \
  24412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24413. _ezchip_macro_read_value_ &= ~(0xFF); \
  24414. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  24415. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24416. }
  24417. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit1 { \
  24418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24419. _ezchip_macro_read_value_ &= ~(0xFF); \
  24420. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  24421. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24422. }
  24423. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit2 { \
  24424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24425. _ezchip_macro_read_value_ &= ~(0xFF); \
  24426. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  24427. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24428. }
  24429. #define SET_GPIO_14_doen_spi2ahb_pad_txd_bit3 { \
  24430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24431. _ezchip_macro_read_value_ &= ~(0xFF); \
  24432. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  24433. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24434. }
  24435. #define SET_GPIO_14_doen_spi3_pad_oe_n { \
  24436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24437. _ezchip_macro_read_value_ &= ~(0xFF); \
  24438. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  24439. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24440. }
  24441. #define SET_GPIO_14_doen_spi3_pad_sck_out { \
  24442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24443. _ezchip_macro_read_value_ &= ~(0xFF); \
  24444. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  24445. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24446. }
  24447. #define SET_GPIO_14_doen_spi3_pad_ss_0_n { \
  24448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24449. _ezchip_macro_read_value_ &= ~(0xFF); \
  24450. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  24451. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24452. }
  24453. #define SET_GPIO_14_doen_spi3_pad_ss_1_n { \
  24454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24455. _ezchip_macro_read_value_ &= ~(0xFF); \
  24456. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  24457. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24458. }
  24459. #define SET_GPIO_14_doen_spi3_pad_txd { \
  24460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24461. _ezchip_macro_read_value_ &= ~(0xFF); \
  24462. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  24463. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24464. }
  24465. #define SET_GPIO_14_doen_uart0_pad_dtrn { \
  24466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24467. _ezchip_macro_read_value_ &= ~(0xFF); \
  24468. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  24469. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24470. }
  24471. #define SET_GPIO_14_doen_uart0_pad_rtsn { \
  24472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24473. _ezchip_macro_read_value_ &= ~(0xFF); \
  24474. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  24475. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24476. }
  24477. #define SET_GPIO_14_doen_uart0_pad_sout { \
  24478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24479. _ezchip_macro_read_value_ &= ~(0xFF); \
  24480. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  24481. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24482. }
  24483. #define SET_GPIO_14_doen_uart1_pad_sout { \
  24484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24485. _ezchip_macro_read_value_ &= ~(0xFF); \
  24486. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  24487. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24488. }
  24489. #define SET_GPIO_14_doen_uart2_pad_dtr_n { \
  24490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24491. _ezchip_macro_read_value_ &= ~(0xFF); \
  24492. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  24493. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24494. }
  24495. #define SET_GPIO_14_doen_uart2_pad_rts_n { \
  24496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24497. _ezchip_macro_read_value_ &= ~(0xFF); \
  24498. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  24499. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24500. }
  24501. #define SET_GPIO_14_doen_uart2_pad_sout { \
  24502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24503. _ezchip_macro_read_value_ &= ~(0xFF); \
  24504. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  24505. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24506. }
  24507. #define SET_GPIO_14_doen_uart3_pad_sout { \
  24508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24509. _ezchip_macro_read_value_ &= ~(0xFF); \
  24510. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  24511. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24512. }
  24513. #define SET_GPIO_14_doen_usb_drv_bus { \
  24514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_14_doen_REG_ADDR); \
  24515. _ezchip_macro_read_value_ &= ~(0xFF); \
  24516. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  24517. MA_OUTW(gpio_14_doen_REG_ADDR,_ezchip_macro_read_value_); \
  24518. }
  24519. #define SET_GPIO_15_dout_reverse_(en) { \
  24520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24521. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  24522. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  24523. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24524. }
  24525. #define SET_GPIO_15_dout_LOW { \
  24526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24527. _ezchip_macro_read_value_ &= ~(0xFF); \
  24528. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  24529. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24530. }
  24531. #define SET_GPIO_15_dout_HIGH { \
  24532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24533. _ezchip_macro_read_value_ &= ~(0xFF); \
  24534. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  24535. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24536. }
  24537. #define SET_GPIO_15_dout_clk_gmac_tophyref { \
  24538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24539. _ezchip_macro_read_value_ &= ~(0xFF); \
  24540. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  24541. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24542. }
  24543. #define SET_GPIO_15_dout_cpu_jtag_tdo { \
  24544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24545. _ezchip_macro_read_value_ &= ~(0xFF); \
  24546. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  24547. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24548. }
  24549. #define SET_GPIO_15_dout_cpu_jtag_tdo_oen { \
  24550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24551. _ezchip_macro_read_value_ &= ~(0xFF); \
  24552. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  24553. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24554. }
  24555. #define SET_GPIO_15_dout_dmic_clk_out { \
  24556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24557. _ezchip_macro_read_value_ &= ~(0xFF); \
  24558. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  24559. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24560. }
  24561. #define SET_GPIO_15_dout_dsp_JTDOEn_pad { \
  24562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24563. _ezchip_macro_read_value_ &= ~(0xFF); \
  24564. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  24565. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24566. }
  24567. #define SET_GPIO_15_dout_dsp_JTDO_pad { \
  24568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24569. _ezchip_macro_read_value_ &= ~(0xFF); \
  24570. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  24571. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24572. }
  24573. #define SET_GPIO_15_dout_i2c0_pad_sck_oe { \
  24574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24575. _ezchip_macro_read_value_ &= ~(0xFF); \
  24576. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  24577. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24578. }
  24579. #define SET_GPIO_15_dout_i2c0_pad_sda_oe { \
  24580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24581. _ezchip_macro_read_value_ &= ~(0xFF); \
  24582. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  24583. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24584. }
  24585. #define SET_GPIO_15_dout_i2c1_pad_sck_oe { \
  24586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24587. _ezchip_macro_read_value_ &= ~(0xFF); \
  24588. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  24589. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24590. }
  24591. #define SET_GPIO_15_dout_i2c1_pad_sda_oe { \
  24592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24593. _ezchip_macro_read_value_ &= ~(0xFF); \
  24594. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  24595. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24596. }
  24597. #define SET_GPIO_15_dout_i2c2_pad_sck_oe { \
  24598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24599. _ezchip_macro_read_value_ &= ~(0xFF); \
  24600. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  24601. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24602. }
  24603. #define SET_GPIO_15_dout_i2c2_pad_sda_oe { \
  24604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24605. _ezchip_macro_read_value_ &= ~(0xFF); \
  24606. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  24607. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24608. }
  24609. #define SET_GPIO_15_dout_i2c3_pad_sck_oe { \
  24610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24611. _ezchip_macro_read_value_ &= ~(0xFF); \
  24612. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  24613. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24614. }
  24615. #define SET_GPIO_15_dout_i2c3_pad_sda_oe { \
  24616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24617. _ezchip_macro_read_value_ &= ~(0xFF); \
  24618. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  24619. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24620. }
  24621. #define SET_GPIO_15_dout_i2srx_bclk_out { \
  24622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24623. _ezchip_macro_read_value_ &= ~(0xFF); \
  24624. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  24625. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24626. }
  24627. #define SET_GPIO_15_dout_i2srx_bclk_out_oen { \
  24628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24629. _ezchip_macro_read_value_ &= ~(0xFF); \
  24630. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  24631. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24632. }
  24633. #define SET_GPIO_15_dout_i2srx_lrck_out { \
  24634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24635. _ezchip_macro_read_value_ &= ~(0xFF); \
  24636. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  24637. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24638. }
  24639. #define SET_GPIO_15_dout_i2srx_lrck_out_oen { \
  24640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24641. _ezchip_macro_read_value_ &= ~(0xFF); \
  24642. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  24643. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24644. }
  24645. #define SET_GPIO_15_dout_i2srx_mclk_out { \
  24646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24647. _ezchip_macro_read_value_ &= ~(0xFF); \
  24648. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  24649. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24650. }
  24651. #define SET_GPIO_15_dout_i2stx_bclk_out { \
  24652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24653. _ezchip_macro_read_value_ &= ~(0xFF); \
  24654. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  24655. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24656. }
  24657. #define SET_GPIO_15_dout_i2stx_bclk_out_oen { \
  24658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24659. _ezchip_macro_read_value_ &= ~(0xFF); \
  24660. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  24661. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24662. }
  24663. #define SET_GPIO_15_dout_i2stx_lrck_out { \
  24664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24665. _ezchip_macro_read_value_ &= ~(0xFF); \
  24666. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  24667. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24668. }
  24669. #define SET_GPIO_15_dout_i2stx_lrckout_oen { \
  24670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24671. _ezchip_macro_read_value_ &= ~(0xFF); \
  24672. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  24673. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24674. }
  24675. #define SET_GPIO_15_dout_i2stx_mclk_out { \
  24676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24677. _ezchip_macro_read_value_ &= ~(0xFF); \
  24678. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  24679. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24680. }
  24681. #define SET_GPIO_15_dout_i2stx_sdout0 { \
  24682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24683. _ezchip_macro_read_value_ &= ~(0xFF); \
  24684. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  24685. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24686. }
  24687. #define SET_GPIO_15_dout_i2stx_sdout1 { \
  24688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24689. _ezchip_macro_read_value_ &= ~(0xFF); \
  24690. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  24691. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24692. }
  24693. #define SET_GPIO_15_dout_lcd_pad_csm_n { \
  24694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24695. _ezchip_macro_read_value_ &= ~(0xFF); \
  24696. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  24697. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24698. }
  24699. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit0 { \
  24700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24701. _ezchip_macro_read_value_ &= ~(0xFF); \
  24702. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  24703. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24704. }
  24705. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit1 { \
  24706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24707. _ezchip_macro_read_value_ &= ~(0xFF); \
  24708. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  24709. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24710. }
  24711. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit2 { \
  24712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24713. _ezchip_macro_read_value_ &= ~(0xFF); \
  24714. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  24715. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24716. }
  24717. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit3 { \
  24718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24719. _ezchip_macro_read_value_ &= ~(0xFF); \
  24720. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  24721. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24722. }
  24723. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit4 { \
  24724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24725. _ezchip_macro_read_value_ &= ~(0xFF); \
  24726. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  24727. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24728. }
  24729. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit5 { \
  24730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24731. _ezchip_macro_read_value_ &= ~(0xFF); \
  24732. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  24733. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24734. }
  24735. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit6 { \
  24736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24737. _ezchip_macro_read_value_ &= ~(0xFF); \
  24738. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  24739. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24740. }
  24741. #define SET_GPIO_15_dout_pwm_pad_oe_n_bit7 { \
  24742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24743. _ezchip_macro_read_value_ &= ~(0xFF); \
  24744. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  24745. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24746. }
  24747. #define SET_GPIO_15_dout_pwm_pad_out_bit0 { \
  24748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24749. _ezchip_macro_read_value_ &= ~(0xFF); \
  24750. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  24751. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24752. }
  24753. #define SET_GPIO_15_dout_pwm_pad_out_bit1 { \
  24754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24755. _ezchip_macro_read_value_ &= ~(0xFF); \
  24756. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  24757. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24758. }
  24759. #define SET_GPIO_15_dout_pwm_pad_out_bit2 { \
  24760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24761. _ezchip_macro_read_value_ &= ~(0xFF); \
  24762. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  24763. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24764. }
  24765. #define SET_GPIO_15_dout_pwm_pad_out_bit3 { \
  24766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24767. _ezchip_macro_read_value_ &= ~(0xFF); \
  24768. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  24769. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24770. }
  24771. #define SET_GPIO_15_dout_pwm_pad_out_bit4 { \
  24772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24773. _ezchip_macro_read_value_ &= ~(0xFF); \
  24774. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  24775. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24776. }
  24777. #define SET_GPIO_15_dout_pwm_pad_out_bit5 { \
  24778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24779. _ezchip_macro_read_value_ &= ~(0xFF); \
  24780. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  24781. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24782. }
  24783. #define SET_GPIO_15_dout_pwm_pad_out_bit6 { \
  24784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24785. _ezchip_macro_read_value_ &= ~(0xFF); \
  24786. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  24787. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24788. }
  24789. #define SET_GPIO_15_dout_pwm_pad_out_bit7 { \
  24790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24791. _ezchip_macro_read_value_ &= ~(0xFF); \
  24792. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  24793. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24794. }
  24795. #define SET_GPIO_15_dout_pwmdac_left_out { \
  24796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24797. _ezchip_macro_read_value_ &= ~(0xFF); \
  24798. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  24799. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24800. }
  24801. #define SET_GPIO_15_dout_pwmdac_right_out { \
  24802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24803. _ezchip_macro_read_value_ &= ~(0xFF); \
  24804. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  24805. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24806. }
  24807. #define SET_GPIO_15_dout_qspi_csn1_out { \
  24808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24809. _ezchip_macro_read_value_ &= ~(0xFF); \
  24810. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  24811. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24812. }
  24813. #define SET_GPIO_15_dout_qspi_csn2_out { \
  24814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24815. _ezchip_macro_read_value_ &= ~(0xFF); \
  24816. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  24817. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24818. }
  24819. #define SET_GPIO_15_dout_qspi_csn3_out { \
  24820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24821. _ezchip_macro_read_value_ &= ~(0xFF); \
  24822. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  24823. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24824. }
  24825. #define SET_GPIO_15_dout_register23_SCFG_cmsensor_rst0 { \
  24826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24827. _ezchip_macro_read_value_ &= ~(0xFF); \
  24828. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  24829. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24830. }
  24831. #define SET_GPIO_15_dout_register23_SCFG_cmsensor_rst1 { \
  24832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24833. _ezchip_macro_read_value_ &= ~(0xFF); \
  24834. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  24835. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24836. }
  24837. #define SET_GPIO_15_dout_register32_SCFG_gmac_phy_rstn { \
  24838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24839. _ezchip_macro_read_value_ &= ~(0xFF); \
  24840. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  24841. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24842. }
  24843. #define SET_GPIO_15_dout_sdio0_pad_card_power_en { \
  24844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24845. _ezchip_macro_read_value_ &= ~(0xFF); \
  24846. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  24847. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24848. }
  24849. #define SET_GPIO_15_dout_sdio0_pad_cclk_out { \
  24850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24851. _ezchip_macro_read_value_ &= ~(0xFF); \
  24852. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  24853. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24854. }
  24855. #define SET_GPIO_15_dout_sdio0_pad_ccmd_oe { \
  24856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24857. _ezchip_macro_read_value_ &= ~(0xFF); \
  24858. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  24859. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24860. }
  24861. #define SET_GPIO_15_dout_sdio0_pad_ccmd_out { \
  24862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24863. _ezchip_macro_read_value_ &= ~(0xFF); \
  24864. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  24865. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24866. }
  24867. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit0 { \
  24868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24869. _ezchip_macro_read_value_ &= ~(0xFF); \
  24870. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  24871. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24872. }
  24873. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit1 { \
  24874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24875. _ezchip_macro_read_value_ &= ~(0xFF); \
  24876. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  24877. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24878. }
  24879. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit2 { \
  24880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24881. _ezchip_macro_read_value_ &= ~(0xFF); \
  24882. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  24883. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24884. }
  24885. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit3 { \
  24886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24887. _ezchip_macro_read_value_ &= ~(0xFF); \
  24888. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  24889. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24890. }
  24891. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit4 { \
  24892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24893. _ezchip_macro_read_value_ &= ~(0xFF); \
  24894. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  24895. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24896. }
  24897. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit5 { \
  24898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24899. _ezchip_macro_read_value_ &= ~(0xFF); \
  24900. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  24901. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24902. }
  24903. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit6 { \
  24904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24905. _ezchip_macro_read_value_ &= ~(0xFF); \
  24906. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  24907. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24908. }
  24909. #define SET_GPIO_15_dout_sdio0_pad_cdata_oe_bit7 { \
  24910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24911. _ezchip_macro_read_value_ &= ~(0xFF); \
  24912. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  24913. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24914. }
  24915. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit0 { \
  24916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24917. _ezchip_macro_read_value_ &= ~(0xFF); \
  24918. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  24919. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24920. }
  24921. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit1 { \
  24922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24923. _ezchip_macro_read_value_ &= ~(0xFF); \
  24924. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  24925. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24926. }
  24927. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit2 { \
  24928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24929. _ezchip_macro_read_value_ &= ~(0xFF); \
  24930. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  24931. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24932. }
  24933. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit3 { \
  24934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24935. _ezchip_macro_read_value_ &= ~(0xFF); \
  24936. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  24937. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24938. }
  24939. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit4 { \
  24940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24941. _ezchip_macro_read_value_ &= ~(0xFF); \
  24942. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  24943. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24944. }
  24945. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit5 { \
  24946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24947. _ezchip_macro_read_value_ &= ~(0xFF); \
  24948. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  24949. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24950. }
  24951. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit6 { \
  24952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24953. _ezchip_macro_read_value_ &= ~(0xFF); \
  24954. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  24955. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24956. }
  24957. #define SET_GPIO_15_dout_sdio0_pad_cdata_out_bit7 { \
  24958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24959. _ezchip_macro_read_value_ &= ~(0xFF); \
  24960. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  24961. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24962. }
  24963. #define SET_GPIO_15_dout_sdio0_pad_rst_n { \
  24964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24965. _ezchip_macro_read_value_ &= ~(0xFF); \
  24966. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  24967. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24968. }
  24969. #define SET_GPIO_15_dout_sdio1_pad_card_power_en { \
  24970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24971. _ezchip_macro_read_value_ &= ~(0xFF); \
  24972. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  24973. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24974. }
  24975. #define SET_GPIO_15_dout_sdio1_pad_cclk_out { \
  24976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24977. _ezchip_macro_read_value_ &= ~(0xFF); \
  24978. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  24979. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24980. }
  24981. #define SET_GPIO_15_dout_sdio1_pad_ccmd_oe { \
  24982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24983. _ezchip_macro_read_value_ &= ~(0xFF); \
  24984. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  24985. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24986. }
  24987. #define SET_GPIO_15_dout_sdio1_pad_ccmd_out { \
  24988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24989. _ezchip_macro_read_value_ &= ~(0xFF); \
  24990. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  24991. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24992. }
  24993. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit0 { \
  24994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  24995. _ezchip_macro_read_value_ &= ~(0xFF); \
  24996. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  24997. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  24998. }
  24999. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit1 { \
  25000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25001. _ezchip_macro_read_value_ &= ~(0xFF); \
  25002. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  25003. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25004. }
  25005. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit2 { \
  25006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25007. _ezchip_macro_read_value_ &= ~(0xFF); \
  25008. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  25009. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25010. }
  25011. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit3 { \
  25012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25013. _ezchip_macro_read_value_ &= ~(0xFF); \
  25014. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  25015. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25016. }
  25017. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit4 { \
  25018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25019. _ezchip_macro_read_value_ &= ~(0xFF); \
  25020. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  25021. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25022. }
  25023. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit5 { \
  25024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25025. _ezchip_macro_read_value_ &= ~(0xFF); \
  25026. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  25027. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25028. }
  25029. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit6 { \
  25030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25031. _ezchip_macro_read_value_ &= ~(0xFF); \
  25032. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  25033. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25034. }
  25035. #define SET_GPIO_15_dout_sdio1_pad_cdata_oe_bit7 { \
  25036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25037. _ezchip_macro_read_value_ &= ~(0xFF); \
  25038. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  25039. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25040. }
  25041. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit0 { \
  25042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25043. _ezchip_macro_read_value_ &= ~(0xFF); \
  25044. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  25045. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25046. }
  25047. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit1 { \
  25048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25049. _ezchip_macro_read_value_ &= ~(0xFF); \
  25050. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  25051. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25052. }
  25053. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit2 { \
  25054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25055. _ezchip_macro_read_value_ &= ~(0xFF); \
  25056. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  25057. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25058. }
  25059. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit3 { \
  25060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25061. _ezchip_macro_read_value_ &= ~(0xFF); \
  25062. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  25063. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25064. }
  25065. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit4 { \
  25066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25067. _ezchip_macro_read_value_ &= ~(0xFF); \
  25068. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  25069. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25070. }
  25071. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit5 { \
  25072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25073. _ezchip_macro_read_value_ &= ~(0xFF); \
  25074. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  25075. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25076. }
  25077. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit6 { \
  25078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25079. _ezchip_macro_read_value_ &= ~(0xFF); \
  25080. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  25081. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25082. }
  25083. #define SET_GPIO_15_dout_sdio1_pad_cdata_out_bit7 { \
  25084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25085. _ezchip_macro_read_value_ &= ~(0xFF); \
  25086. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  25087. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25088. }
  25089. #define SET_GPIO_15_dout_sdio1_pad_rst_n { \
  25090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25091. _ezchip_macro_read_value_ &= ~(0xFF); \
  25092. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  25093. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25094. }
  25095. #define SET_GPIO_15_dout_spdif_tx_sdout { \
  25096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25097. _ezchip_macro_read_value_ &= ~(0xFF); \
  25098. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  25099. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25100. }
  25101. #define SET_GPIO_15_dout_spdif_tx_sdout_oen { \
  25102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25103. _ezchip_macro_read_value_ &= ~(0xFF); \
  25104. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  25105. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25106. }
  25107. #define SET_GPIO_15_dout_spi0_pad_oe_n { \
  25108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25109. _ezchip_macro_read_value_ &= ~(0xFF); \
  25110. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  25111. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25112. }
  25113. #define SET_GPIO_15_dout_spi0_pad_sck_out { \
  25114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25115. _ezchip_macro_read_value_ &= ~(0xFF); \
  25116. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  25117. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25118. }
  25119. #define SET_GPIO_15_dout_spi0_pad_ss_0_n { \
  25120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25121. _ezchip_macro_read_value_ &= ~(0xFF); \
  25122. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  25123. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25124. }
  25125. #define SET_GPIO_15_dout_spi0_pad_ss_1_n { \
  25126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25127. _ezchip_macro_read_value_ &= ~(0xFF); \
  25128. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  25129. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25130. }
  25131. #define SET_GPIO_15_dout_spi0_pad_txd { \
  25132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25133. _ezchip_macro_read_value_ &= ~(0xFF); \
  25134. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  25135. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25136. }
  25137. #define SET_GPIO_15_dout_spi1_pad_oe_n { \
  25138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25139. _ezchip_macro_read_value_ &= ~(0xFF); \
  25140. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  25141. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25142. }
  25143. #define SET_GPIO_15_dout_spi1_pad_sck_out { \
  25144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25145. _ezchip_macro_read_value_ &= ~(0xFF); \
  25146. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  25147. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25148. }
  25149. #define SET_GPIO_15_dout_spi1_pad_ss_0_n { \
  25150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25151. _ezchip_macro_read_value_ &= ~(0xFF); \
  25152. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  25153. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25154. }
  25155. #define SET_GPIO_15_dout_spi1_pad_ss_1_n { \
  25156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25157. _ezchip_macro_read_value_ &= ~(0xFF); \
  25158. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  25159. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25160. }
  25161. #define SET_GPIO_15_dout_spi1_pad_txd { \
  25162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25163. _ezchip_macro_read_value_ &= ~(0xFF); \
  25164. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  25165. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25166. }
  25167. #define SET_GPIO_15_dout_spi2_pad_oe_n { \
  25168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25169. _ezchip_macro_read_value_ &= ~(0xFF); \
  25170. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  25171. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25172. }
  25173. #define SET_GPIO_15_dout_spi2_pad_sck_out { \
  25174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25175. _ezchip_macro_read_value_ &= ~(0xFF); \
  25176. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  25177. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25178. }
  25179. #define SET_GPIO_15_dout_spi2_pad_ss_0_n { \
  25180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25181. _ezchip_macro_read_value_ &= ~(0xFF); \
  25182. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  25183. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25184. }
  25185. #define SET_GPIO_15_dout_spi2_pad_ss_1_n { \
  25186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25187. _ezchip_macro_read_value_ &= ~(0xFF); \
  25188. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  25189. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25190. }
  25191. #define SET_GPIO_15_dout_spi2_pad_txd { \
  25192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25193. _ezchip_macro_read_value_ &= ~(0xFF); \
  25194. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  25195. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25196. }
  25197. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit0 { \
  25198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25199. _ezchip_macro_read_value_ &= ~(0xFF); \
  25200. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  25201. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25202. }
  25203. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit1 { \
  25204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25205. _ezchip_macro_read_value_ &= ~(0xFF); \
  25206. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  25207. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25208. }
  25209. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit2 { \
  25210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25211. _ezchip_macro_read_value_ &= ~(0xFF); \
  25212. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  25213. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25214. }
  25215. #define SET_GPIO_15_dout_spi2ahb_pad_oe_n_bit3 { \
  25216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25217. _ezchip_macro_read_value_ &= ~(0xFF); \
  25218. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  25219. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25220. }
  25221. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit0 { \
  25222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25223. _ezchip_macro_read_value_ &= ~(0xFF); \
  25224. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  25225. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25226. }
  25227. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit1 { \
  25228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25229. _ezchip_macro_read_value_ &= ~(0xFF); \
  25230. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  25231. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25232. }
  25233. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit2 { \
  25234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25235. _ezchip_macro_read_value_ &= ~(0xFF); \
  25236. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  25237. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25238. }
  25239. #define SET_GPIO_15_dout_spi2ahb_pad_txd_bit3 { \
  25240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25241. _ezchip_macro_read_value_ &= ~(0xFF); \
  25242. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  25243. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25244. }
  25245. #define SET_GPIO_15_dout_spi3_pad_oe_n { \
  25246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25247. _ezchip_macro_read_value_ &= ~(0xFF); \
  25248. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  25249. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25250. }
  25251. #define SET_GPIO_15_dout_spi3_pad_sck_out { \
  25252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25253. _ezchip_macro_read_value_ &= ~(0xFF); \
  25254. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  25255. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25256. }
  25257. #define SET_GPIO_15_dout_spi3_pad_ss_0_n { \
  25258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25259. _ezchip_macro_read_value_ &= ~(0xFF); \
  25260. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  25261. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25262. }
  25263. #define SET_GPIO_15_dout_spi3_pad_ss_1_n { \
  25264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25265. _ezchip_macro_read_value_ &= ~(0xFF); \
  25266. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  25267. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25268. }
  25269. #define SET_GPIO_15_dout_spi3_pad_txd { \
  25270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25271. _ezchip_macro_read_value_ &= ~(0xFF); \
  25272. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  25273. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25274. }
  25275. #define SET_GPIO_15_dout_uart0_pad_dtrn { \
  25276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25277. _ezchip_macro_read_value_ &= ~(0xFF); \
  25278. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  25279. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25280. }
  25281. #define SET_GPIO_15_dout_uart0_pad_rtsn { \
  25282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25283. _ezchip_macro_read_value_ &= ~(0xFF); \
  25284. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  25285. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25286. }
  25287. #define SET_GPIO_15_dout_uart0_pad_sout { \
  25288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25289. _ezchip_macro_read_value_ &= ~(0xFF); \
  25290. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  25291. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25292. }
  25293. #define SET_GPIO_15_dout_uart1_pad_sout { \
  25294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25295. _ezchip_macro_read_value_ &= ~(0xFF); \
  25296. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  25297. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25298. }
  25299. #define SET_GPIO_15_dout_uart2_pad_dtr_n { \
  25300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25301. _ezchip_macro_read_value_ &= ~(0xFF); \
  25302. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  25303. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25304. }
  25305. #define SET_GPIO_15_dout_uart2_pad_rts_n { \
  25306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25307. _ezchip_macro_read_value_ &= ~(0xFF); \
  25308. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  25309. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25310. }
  25311. #define SET_GPIO_15_dout_uart2_pad_sout { \
  25312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25313. _ezchip_macro_read_value_ &= ~(0xFF); \
  25314. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  25315. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25316. }
  25317. #define SET_GPIO_15_dout_uart3_pad_sout { \
  25318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25319. _ezchip_macro_read_value_ &= ~(0xFF); \
  25320. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  25321. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25322. }
  25323. #define SET_GPIO_15_dout_usb_drv_bus { \
  25324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_dout_REG_ADDR); \
  25325. _ezchip_macro_read_value_ &= ~(0xFF); \
  25326. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  25327. MA_OUTW(gpio_15_dout_REG_ADDR,_ezchip_macro_read_value_); \
  25328. }
  25329. #define SET_GPIO_15_doen_reverse_(en) { \
  25330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25331. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  25332. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  25333. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25334. }
  25335. #define SET_GPIO_15_doen_LOW { \
  25336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25337. _ezchip_macro_read_value_ &= ~(0xFF); \
  25338. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  25339. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25340. }
  25341. #define SET_GPIO_15_doen_HIGH { \
  25342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25343. _ezchip_macro_read_value_ &= ~(0xFF); \
  25344. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  25345. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25346. }
  25347. #define SET_GPIO_15_doen_clk_gmac_tophyref { \
  25348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25349. _ezchip_macro_read_value_ &= ~(0xFF); \
  25350. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  25351. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25352. }
  25353. #define SET_GPIO_15_doen_cpu_jtag_tdo { \
  25354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25355. _ezchip_macro_read_value_ &= ~(0xFF); \
  25356. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  25357. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25358. }
  25359. #define SET_GPIO_15_doen_cpu_jtag_tdo_oen { \
  25360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25361. _ezchip_macro_read_value_ &= ~(0xFF); \
  25362. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  25363. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25364. }
  25365. #define SET_GPIO_15_doen_dmic_clk_out { \
  25366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25367. _ezchip_macro_read_value_ &= ~(0xFF); \
  25368. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  25369. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25370. }
  25371. #define SET_GPIO_15_doen_dsp_JTDOEn_pad { \
  25372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25373. _ezchip_macro_read_value_ &= ~(0xFF); \
  25374. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  25375. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25376. }
  25377. #define SET_GPIO_15_doen_dsp_JTDO_pad { \
  25378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25379. _ezchip_macro_read_value_ &= ~(0xFF); \
  25380. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  25381. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25382. }
  25383. #define SET_GPIO_15_doen_i2c0_pad_sck_oe { \
  25384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25385. _ezchip_macro_read_value_ &= ~(0xFF); \
  25386. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  25387. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25388. }
  25389. #define SET_GPIO_15_doen_i2c0_pad_sda_oe { \
  25390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25391. _ezchip_macro_read_value_ &= ~(0xFF); \
  25392. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  25393. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25394. }
  25395. #define SET_GPIO_15_doen_i2c1_pad_sck_oe { \
  25396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25397. _ezchip_macro_read_value_ &= ~(0xFF); \
  25398. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  25399. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25400. }
  25401. #define SET_GPIO_15_doen_i2c1_pad_sda_oe { \
  25402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25403. _ezchip_macro_read_value_ &= ~(0xFF); \
  25404. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  25405. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25406. }
  25407. #define SET_GPIO_15_doen_i2c2_pad_sck_oe { \
  25408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25409. _ezchip_macro_read_value_ &= ~(0xFF); \
  25410. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  25411. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25412. }
  25413. #define SET_GPIO_15_doen_i2c2_pad_sda_oe { \
  25414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25415. _ezchip_macro_read_value_ &= ~(0xFF); \
  25416. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  25417. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25418. }
  25419. #define SET_GPIO_15_doen_i2c3_pad_sck_oe { \
  25420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25421. _ezchip_macro_read_value_ &= ~(0xFF); \
  25422. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  25423. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25424. }
  25425. #define SET_GPIO_15_doen_i2c3_pad_sda_oe { \
  25426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25427. _ezchip_macro_read_value_ &= ~(0xFF); \
  25428. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  25429. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25430. }
  25431. #define SET_GPIO_15_doen_i2srx_bclk_out { \
  25432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25433. _ezchip_macro_read_value_ &= ~(0xFF); \
  25434. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  25435. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25436. }
  25437. #define SET_GPIO_15_doen_i2srx_bclk_out_oen { \
  25438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25439. _ezchip_macro_read_value_ &= ~(0xFF); \
  25440. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  25441. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25442. }
  25443. #define SET_GPIO_15_doen_i2srx_lrck_out { \
  25444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25445. _ezchip_macro_read_value_ &= ~(0xFF); \
  25446. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  25447. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25448. }
  25449. #define SET_GPIO_15_doen_i2srx_lrck_out_oen { \
  25450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25451. _ezchip_macro_read_value_ &= ~(0xFF); \
  25452. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  25453. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25454. }
  25455. #define SET_GPIO_15_doen_i2srx_mclk_out { \
  25456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25457. _ezchip_macro_read_value_ &= ~(0xFF); \
  25458. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  25459. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25460. }
  25461. #define SET_GPIO_15_doen_i2stx_bclk_out { \
  25462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25463. _ezchip_macro_read_value_ &= ~(0xFF); \
  25464. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  25465. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25466. }
  25467. #define SET_GPIO_15_doen_i2stx_bclk_out_oen { \
  25468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25469. _ezchip_macro_read_value_ &= ~(0xFF); \
  25470. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  25471. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25472. }
  25473. #define SET_GPIO_15_doen_i2stx_lrck_out { \
  25474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25475. _ezchip_macro_read_value_ &= ~(0xFF); \
  25476. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  25477. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25478. }
  25479. #define SET_GPIO_15_doen_i2stx_lrckout_oen { \
  25480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25481. _ezchip_macro_read_value_ &= ~(0xFF); \
  25482. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  25483. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25484. }
  25485. #define SET_GPIO_15_doen_i2stx_mclk_out { \
  25486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25487. _ezchip_macro_read_value_ &= ~(0xFF); \
  25488. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  25489. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25490. }
  25491. #define SET_GPIO_15_doen_i2stx_sdout0 { \
  25492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25493. _ezchip_macro_read_value_ &= ~(0xFF); \
  25494. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  25495. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25496. }
  25497. #define SET_GPIO_15_doen_i2stx_sdout1 { \
  25498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25499. _ezchip_macro_read_value_ &= ~(0xFF); \
  25500. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  25501. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25502. }
  25503. #define SET_GPIO_15_doen_lcd_pad_csm_n { \
  25504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25505. _ezchip_macro_read_value_ &= ~(0xFF); \
  25506. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  25507. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25508. }
  25509. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit0 { \
  25510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25511. _ezchip_macro_read_value_ &= ~(0xFF); \
  25512. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  25513. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25514. }
  25515. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit1 { \
  25516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25517. _ezchip_macro_read_value_ &= ~(0xFF); \
  25518. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  25519. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25520. }
  25521. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit2 { \
  25522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25523. _ezchip_macro_read_value_ &= ~(0xFF); \
  25524. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  25525. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25526. }
  25527. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit3 { \
  25528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25529. _ezchip_macro_read_value_ &= ~(0xFF); \
  25530. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  25531. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25532. }
  25533. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit4 { \
  25534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25535. _ezchip_macro_read_value_ &= ~(0xFF); \
  25536. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  25537. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25538. }
  25539. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit5 { \
  25540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25541. _ezchip_macro_read_value_ &= ~(0xFF); \
  25542. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  25543. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25544. }
  25545. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit6 { \
  25546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25547. _ezchip_macro_read_value_ &= ~(0xFF); \
  25548. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  25549. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25550. }
  25551. #define SET_GPIO_15_doen_pwm_pad_oe_n_bit7 { \
  25552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25553. _ezchip_macro_read_value_ &= ~(0xFF); \
  25554. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  25555. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25556. }
  25557. #define SET_GPIO_15_doen_pwm_pad_out_bit0 { \
  25558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25559. _ezchip_macro_read_value_ &= ~(0xFF); \
  25560. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  25561. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25562. }
  25563. #define SET_GPIO_15_doen_pwm_pad_out_bit1 { \
  25564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25565. _ezchip_macro_read_value_ &= ~(0xFF); \
  25566. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  25567. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25568. }
  25569. #define SET_GPIO_15_doen_pwm_pad_out_bit2 { \
  25570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25571. _ezchip_macro_read_value_ &= ~(0xFF); \
  25572. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  25573. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25574. }
  25575. #define SET_GPIO_15_doen_pwm_pad_out_bit3 { \
  25576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25577. _ezchip_macro_read_value_ &= ~(0xFF); \
  25578. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  25579. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25580. }
  25581. #define SET_GPIO_15_doen_pwm_pad_out_bit4 { \
  25582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25583. _ezchip_macro_read_value_ &= ~(0xFF); \
  25584. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  25585. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25586. }
  25587. #define SET_GPIO_15_doen_pwm_pad_out_bit5 { \
  25588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25589. _ezchip_macro_read_value_ &= ~(0xFF); \
  25590. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  25591. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25592. }
  25593. #define SET_GPIO_15_doen_pwm_pad_out_bit6 { \
  25594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25595. _ezchip_macro_read_value_ &= ~(0xFF); \
  25596. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  25597. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25598. }
  25599. #define SET_GPIO_15_doen_pwm_pad_out_bit7 { \
  25600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25601. _ezchip_macro_read_value_ &= ~(0xFF); \
  25602. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  25603. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25604. }
  25605. #define SET_GPIO_15_doen_pwmdac_left_out { \
  25606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25607. _ezchip_macro_read_value_ &= ~(0xFF); \
  25608. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  25609. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25610. }
  25611. #define SET_GPIO_15_doen_pwmdac_right_out { \
  25612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25613. _ezchip_macro_read_value_ &= ~(0xFF); \
  25614. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  25615. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25616. }
  25617. #define SET_GPIO_15_doen_qspi_csn1_out { \
  25618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25619. _ezchip_macro_read_value_ &= ~(0xFF); \
  25620. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  25621. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25622. }
  25623. #define SET_GPIO_15_doen_qspi_csn2_out { \
  25624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25625. _ezchip_macro_read_value_ &= ~(0xFF); \
  25626. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  25627. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25628. }
  25629. #define SET_GPIO_15_doen_qspi_csn3_out { \
  25630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25631. _ezchip_macro_read_value_ &= ~(0xFF); \
  25632. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  25633. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25634. }
  25635. #define SET_GPIO_15_doen_register23_SCFG_cmsensor_rst0 { \
  25636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25637. _ezchip_macro_read_value_ &= ~(0xFF); \
  25638. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  25639. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25640. }
  25641. #define SET_GPIO_15_doen_register23_SCFG_cmsensor_rst1 { \
  25642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25643. _ezchip_macro_read_value_ &= ~(0xFF); \
  25644. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  25645. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25646. }
  25647. #define SET_GPIO_15_doen_register32_SCFG_gmac_phy_rstn { \
  25648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25649. _ezchip_macro_read_value_ &= ~(0xFF); \
  25650. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  25651. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25652. }
  25653. #define SET_GPIO_15_doen_sdio0_pad_card_power_en { \
  25654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25655. _ezchip_macro_read_value_ &= ~(0xFF); \
  25656. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  25657. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25658. }
  25659. #define SET_GPIO_15_doen_sdio0_pad_cclk_out { \
  25660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25661. _ezchip_macro_read_value_ &= ~(0xFF); \
  25662. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  25663. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25664. }
  25665. #define SET_GPIO_15_doen_sdio0_pad_ccmd_oe { \
  25666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25667. _ezchip_macro_read_value_ &= ~(0xFF); \
  25668. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  25669. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25670. }
  25671. #define SET_GPIO_15_doen_sdio0_pad_ccmd_out { \
  25672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25673. _ezchip_macro_read_value_ &= ~(0xFF); \
  25674. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  25675. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25676. }
  25677. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit0 { \
  25678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25679. _ezchip_macro_read_value_ &= ~(0xFF); \
  25680. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  25681. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25682. }
  25683. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit1 { \
  25684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25685. _ezchip_macro_read_value_ &= ~(0xFF); \
  25686. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  25687. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25688. }
  25689. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit2 { \
  25690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25691. _ezchip_macro_read_value_ &= ~(0xFF); \
  25692. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  25693. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25694. }
  25695. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit3 { \
  25696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25697. _ezchip_macro_read_value_ &= ~(0xFF); \
  25698. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  25699. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25700. }
  25701. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit4 { \
  25702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25703. _ezchip_macro_read_value_ &= ~(0xFF); \
  25704. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  25705. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25706. }
  25707. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit5 { \
  25708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25709. _ezchip_macro_read_value_ &= ~(0xFF); \
  25710. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  25711. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25712. }
  25713. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit6 { \
  25714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25715. _ezchip_macro_read_value_ &= ~(0xFF); \
  25716. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  25717. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25718. }
  25719. #define SET_GPIO_15_doen_sdio0_pad_cdata_oe_bit7 { \
  25720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25721. _ezchip_macro_read_value_ &= ~(0xFF); \
  25722. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  25723. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25724. }
  25725. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit0 { \
  25726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25727. _ezchip_macro_read_value_ &= ~(0xFF); \
  25728. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  25729. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25730. }
  25731. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit1 { \
  25732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25733. _ezchip_macro_read_value_ &= ~(0xFF); \
  25734. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  25735. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25736. }
  25737. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit2 { \
  25738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25739. _ezchip_macro_read_value_ &= ~(0xFF); \
  25740. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  25741. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25742. }
  25743. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit3 { \
  25744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25745. _ezchip_macro_read_value_ &= ~(0xFF); \
  25746. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  25747. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25748. }
  25749. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit4 { \
  25750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25751. _ezchip_macro_read_value_ &= ~(0xFF); \
  25752. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  25753. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25754. }
  25755. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit5 { \
  25756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25757. _ezchip_macro_read_value_ &= ~(0xFF); \
  25758. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  25759. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25760. }
  25761. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit6 { \
  25762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25763. _ezchip_macro_read_value_ &= ~(0xFF); \
  25764. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  25765. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25766. }
  25767. #define SET_GPIO_15_doen_sdio0_pad_cdata_out_bit7 { \
  25768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25769. _ezchip_macro_read_value_ &= ~(0xFF); \
  25770. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  25771. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25772. }
  25773. #define SET_GPIO_15_doen_sdio0_pad_rst_n { \
  25774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25775. _ezchip_macro_read_value_ &= ~(0xFF); \
  25776. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  25777. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25778. }
  25779. #define SET_GPIO_15_doen_sdio1_pad_card_power_en { \
  25780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25781. _ezchip_macro_read_value_ &= ~(0xFF); \
  25782. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  25783. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25784. }
  25785. #define SET_GPIO_15_doen_sdio1_pad_cclk_out { \
  25786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25787. _ezchip_macro_read_value_ &= ~(0xFF); \
  25788. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  25789. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25790. }
  25791. #define SET_GPIO_15_doen_sdio1_pad_ccmd_oe { \
  25792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25793. _ezchip_macro_read_value_ &= ~(0xFF); \
  25794. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  25795. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25796. }
  25797. #define SET_GPIO_15_doen_sdio1_pad_ccmd_out { \
  25798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25799. _ezchip_macro_read_value_ &= ~(0xFF); \
  25800. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  25801. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25802. }
  25803. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit0 { \
  25804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25805. _ezchip_macro_read_value_ &= ~(0xFF); \
  25806. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  25807. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25808. }
  25809. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit1 { \
  25810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25811. _ezchip_macro_read_value_ &= ~(0xFF); \
  25812. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  25813. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25814. }
  25815. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit2 { \
  25816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25817. _ezchip_macro_read_value_ &= ~(0xFF); \
  25818. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  25819. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25820. }
  25821. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit3 { \
  25822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25823. _ezchip_macro_read_value_ &= ~(0xFF); \
  25824. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  25825. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25826. }
  25827. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit4 { \
  25828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25829. _ezchip_macro_read_value_ &= ~(0xFF); \
  25830. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  25831. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25832. }
  25833. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit5 { \
  25834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25835. _ezchip_macro_read_value_ &= ~(0xFF); \
  25836. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  25837. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25838. }
  25839. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit6 { \
  25840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25841. _ezchip_macro_read_value_ &= ~(0xFF); \
  25842. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  25843. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25844. }
  25845. #define SET_GPIO_15_doen_sdio1_pad_cdata_oe_bit7 { \
  25846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25847. _ezchip_macro_read_value_ &= ~(0xFF); \
  25848. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  25849. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25850. }
  25851. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit0 { \
  25852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25853. _ezchip_macro_read_value_ &= ~(0xFF); \
  25854. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  25855. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25856. }
  25857. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit1 { \
  25858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25859. _ezchip_macro_read_value_ &= ~(0xFF); \
  25860. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  25861. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25862. }
  25863. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit2 { \
  25864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25865. _ezchip_macro_read_value_ &= ~(0xFF); \
  25866. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  25867. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25868. }
  25869. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit3 { \
  25870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25871. _ezchip_macro_read_value_ &= ~(0xFF); \
  25872. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  25873. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25874. }
  25875. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit4 { \
  25876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25877. _ezchip_macro_read_value_ &= ~(0xFF); \
  25878. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  25879. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25880. }
  25881. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit5 { \
  25882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25883. _ezchip_macro_read_value_ &= ~(0xFF); \
  25884. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  25885. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25886. }
  25887. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit6 { \
  25888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25889. _ezchip_macro_read_value_ &= ~(0xFF); \
  25890. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  25891. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25892. }
  25893. #define SET_GPIO_15_doen_sdio1_pad_cdata_out_bit7 { \
  25894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25895. _ezchip_macro_read_value_ &= ~(0xFF); \
  25896. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  25897. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25898. }
  25899. #define SET_GPIO_15_doen_sdio1_pad_rst_n { \
  25900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25901. _ezchip_macro_read_value_ &= ~(0xFF); \
  25902. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  25903. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25904. }
  25905. #define SET_GPIO_15_doen_spdif_tx_sdout { \
  25906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25907. _ezchip_macro_read_value_ &= ~(0xFF); \
  25908. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  25909. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25910. }
  25911. #define SET_GPIO_15_doen_spdif_tx_sdout_oen { \
  25912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25913. _ezchip_macro_read_value_ &= ~(0xFF); \
  25914. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  25915. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25916. }
  25917. #define SET_GPIO_15_doen_spi0_pad_oe_n { \
  25918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25919. _ezchip_macro_read_value_ &= ~(0xFF); \
  25920. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  25921. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25922. }
  25923. #define SET_GPIO_15_doen_spi0_pad_sck_out { \
  25924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25925. _ezchip_macro_read_value_ &= ~(0xFF); \
  25926. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  25927. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25928. }
  25929. #define SET_GPIO_15_doen_spi0_pad_ss_0_n { \
  25930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25931. _ezchip_macro_read_value_ &= ~(0xFF); \
  25932. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  25933. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25934. }
  25935. #define SET_GPIO_15_doen_spi0_pad_ss_1_n { \
  25936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25937. _ezchip_macro_read_value_ &= ~(0xFF); \
  25938. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  25939. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25940. }
  25941. #define SET_GPIO_15_doen_spi0_pad_txd { \
  25942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25943. _ezchip_macro_read_value_ &= ~(0xFF); \
  25944. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  25945. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25946. }
  25947. #define SET_GPIO_15_doen_spi1_pad_oe_n { \
  25948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25949. _ezchip_macro_read_value_ &= ~(0xFF); \
  25950. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  25951. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25952. }
  25953. #define SET_GPIO_15_doen_spi1_pad_sck_out { \
  25954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25955. _ezchip_macro_read_value_ &= ~(0xFF); \
  25956. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  25957. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25958. }
  25959. #define SET_GPIO_15_doen_spi1_pad_ss_0_n { \
  25960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25961. _ezchip_macro_read_value_ &= ~(0xFF); \
  25962. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  25963. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25964. }
  25965. #define SET_GPIO_15_doen_spi1_pad_ss_1_n { \
  25966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25967. _ezchip_macro_read_value_ &= ~(0xFF); \
  25968. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  25969. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25970. }
  25971. #define SET_GPIO_15_doen_spi1_pad_txd { \
  25972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25973. _ezchip_macro_read_value_ &= ~(0xFF); \
  25974. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  25975. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25976. }
  25977. #define SET_GPIO_15_doen_spi2_pad_oe_n { \
  25978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25979. _ezchip_macro_read_value_ &= ~(0xFF); \
  25980. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  25981. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25982. }
  25983. #define SET_GPIO_15_doen_spi2_pad_sck_out { \
  25984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25985. _ezchip_macro_read_value_ &= ~(0xFF); \
  25986. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  25987. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25988. }
  25989. #define SET_GPIO_15_doen_spi2_pad_ss_0_n { \
  25990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25991. _ezchip_macro_read_value_ &= ~(0xFF); \
  25992. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  25993. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  25994. }
  25995. #define SET_GPIO_15_doen_spi2_pad_ss_1_n { \
  25996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  25997. _ezchip_macro_read_value_ &= ~(0xFF); \
  25998. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  25999. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26000. }
  26001. #define SET_GPIO_15_doen_spi2_pad_txd { \
  26002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26003. _ezchip_macro_read_value_ &= ~(0xFF); \
  26004. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  26005. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26006. }
  26007. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit0 { \
  26008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26009. _ezchip_macro_read_value_ &= ~(0xFF); \
  26010. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  26011. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26012. }
  26013. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit1 { \
  26014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26015. _ezchip_macro_read_value_ &= ~(0xFF); \
  26016. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  26017. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26018. }
  26019. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit2 { \
  26020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26021. _ezchip_macro_read_value_ &= ~(0xFF); \
  26022. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  26023. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26024. }
  26025. #define SET_GPIO_15_doen_spi2ahb_pad_oe_n_bit3 { \
  26026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26027. _ezchip_macro_read_value_ &= ~(0xFF); \
  26028. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  26029. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26030. }
  26031. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit0 { \
  26032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26033. _ezchip_macro_read_value_ &= ~(0xFF); \
  26034. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  26035. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26036. }
  26037. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit1 { \
  26038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26039. _ezchip_macro_read_value_ &= ~(0xFF); \
  26040. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  26041. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26042. }
  26043. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit2 { \
  26044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26045. _ezchip_macro_read_value_ &= ~(0xFF); \
  26046. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  26047. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26048. }
  26049. #define SET_GPIO_15_doen_spi2ahb_pad_txd_bit3 { \
  26050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26051. _ezchip_macro_read_value_ &= ~(0xFF); \
  26052. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  26053. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26054. }
  26055. #define SET_GPIO_15_doen_spi3_pad_oe_n { \
  26056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26057. _ezchip_macro_read_value_ &= ~(0xFF); \
  26058. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  26059. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26060. }
  26061. #define SET_GPIO_15_doen_spi3_pad_sck_out { \
  26062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26063. _ezchip_macro_read_value_ &= ~(0xFF); \
  26064. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  26065. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26066. }
  26067. #define SET_GPIO_15_doen_spi3_pad_ss_0_n { \
  26068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26069. _ezchip_macro_read_value_ &= ~(0xFF); \
  26070. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  26071. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26072. }
  26073. #define SET_GPIO_15_doen_spi3_pad_ss_1_n { \
  26074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26075. _ezchip_macro_read_value_ &= ~(0xFF); \
  26076. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  26077. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26078. }
  26079. #define SET_GPIO_15_doen_spi3_pad_txd { \
  26080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26081. _ezchip_macro_read_value_ &= ~(0xFF); \
  26082. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  26083. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26084. }
  26085. #define SET_GPIO_15_doen_uart0_pad_dtrn { \
  26086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26087. _ezchip_macro_read_value_ &= ~(0xFF); \
  26088. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  26089. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26090. }
  26091. #define SET_GPIO_15_doen_uart0_pad_rtsn { \
  26092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26093. _ezchip_macro_read_value_ &= ~(0xFF); \
  26094. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  26095. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26096. }
  26097. #define SET_GPIO_15_doen_uart0_pad_sout { \
  26098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26099. _ezchip_macro_read_value_ &= ~(0xFF); \
  26100. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  26101. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26102. }
  26103. #define SET_GPIO_15_doen_uart1_pad_sout { \
  26104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26105. _ezchip_macro_read_value_ &= ~(0xFF); \
  26106. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  26107. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26108. }
  26109. #define SET_GPIO_15_doen_uart2_pad_dtr_n { \
  26110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26111. _ezchip_macro_read_value_ &= ~(0xFF); \
  26112. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  26113. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26114. }
  26115. #define SET_GPIO_15_doen_uart2_pad_rts_n { \
  26116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26117. _ezchip_macro_read_value_ &= ~(0xFF); \
  26118. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  26119. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26120. }
  26121. #define SET_GPIO_15_doen_uart2_pad_sout { \
  26122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26123. _ezchip_macro_read_value_ &= ~(0xFF); \
  26124. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  26125. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26126. }
  26127. #define SET_GPIO_15_doen_uart3_pad_sout { \
  26128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26129. _ezchip_macro_read_value_ &= ~(0xFF); \
  26130. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  26131. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26132. }
  26133. #define SET_GPIO_15_doen_usb_drv_bus { \
  26134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_15_doen_REG_ADDR); \
  26135. _ezchip_macro_read_value_ &= ~(0xFF); \
  26136. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  26137. MA_OUTW(gpio_15_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26138. }
  26139. #define SET_GPIO_16_dout_reverse_(en) { \
  26140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26141. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  26142. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  26143. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26144. }
  26145. #define SET_GPIO_16_dout_LOW { \
  26146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26147. _ezchip_macro_read_value_ &= ~(0xFF); \
  26148. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  26149. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26150. }
  26151. #define SET_GPIO_16_dout_HIGH { \
  26152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26153. _ezchip_macro_read_value_ &= ~(0xFF); \
  26154. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  26155. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26156. }
  26157. #define SET_GPIO_16_dout_clk_gmac_tophyref { \
  26158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26159. _ezchip_macro_read_value_ &= ~(0xFF); \
  26160. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  26161. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26162. }
  26163. #define SET_GPIO_16_dout_cpu_jtag_tdo { \
  26164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26165. _ezchip_macro_read_value_ &= ~(0xFF); \
  26166. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  26167. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26168. }
  26169. #define SET_GPIO_16_dout_cpu_jtag_tdo_oen { \
  26170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26171. _ezchip_macro_read_value_ &= ~(0xFF); \
  26172. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  26173. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26174. }
  26175. #define SET_GPIO_16_dout_dmic_clk_out { \
  26176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26177. _ezchip_macro_read_value_ &= ~(0xFF); \
  26178. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  26179. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26180. }
  26181. #define SET_GPIO_16_dout_dsp_JTDOEn_pad { \
  26182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26183. _ezchip_macro_read_value_ &= ~(0xFF); \
  26184. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  26185. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26186. }
  26187. #define SET_GPIO_16_dout_dsp_JTDO_pad { \
  26188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26189. _ezchip_macro_read_value_ &= ~(0xFF); \
  26190. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  26191. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26192. }
  26193. #define SET_GPIO_16_dout_i2c0_pad_sck_oe { \
  26194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26195. _ezchip_macro_read_value_ &= ~(0xFF); \
  26196. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  26197. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26198. }
  26199. #define SET_GPIO_16_dout_i2c0_pad_sda_oe { \
  26200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26201. _ezchip_macro_read_value_ &= ~(0xFF); \
  26202. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  26203. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26204. }
  26205. #define SET_GPIO_16_dout_i2c1_pad_sck_oe { \
  26206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26207. _ezchip_macro_read_value_ &= ~(0xFF); \
  26208. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  26209. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26210. }
  26211. #define SET_GPIO_16_dout_i2c1_pad_sda_oe { \
  26212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26213. _ezchip_macro_read_value_ &= ~(0xFF); \
  26214. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  26215. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26216. }
  26217. #define SET_GPIO_16_dout_i2c2_pad_sck_oe { \
  26218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26219. _ezchip_macro_read_value_ &= ~(0xFF); \
  26220. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  26221. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26222. }
  26223. #define SET_GPIO_16_dout_i2c2_pad_sda_oe { \
  26224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26225. _ezchip_macro_read_value_ &= ~(0xFF); \
  26226. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  26227. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26228. }
  26229. #define SET_GPIO_16_dout_i2c3_pad_sck_oe { \
  26230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26231. _ezchip_macro_read_value_ &= ~(0xFF); \
  26232. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  26233. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26234. }
  26235. #define SET_GPIO_16_dout_i2c3_pad_sda_oe { \
  26236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26237. _ezchip_macro_read_value_ &= ~(0xFF); \
  26238. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  26239. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26240. }
  26241. #define SET_GPIO_16_dout_i2srx_bclk_out { \
  26242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26243. _ezchip_macro_read_value_ &= ~(0xFF); \
  26244. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  26245. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26246. }
  26247. #define SET_GPIO_16_dout_i2srx_bclk_out_oen { \
  26248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26249. _ezchip_macro_read_value_ &= ~(0xFF); \
  26250. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  26251. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26252. }
  26253. #define SET_GPIO_16_dout_i2srx_lrck_out { \
  26254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26255. _ezchip_macro_read_value_ &= ~(0xFF); \
  26256. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  26257. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26258. }
  26259. #define SET_GPIO_16_dout_i2srx_lrck_out_oen { \
  26260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26261. _ezchip_macro_read_value_ &= ~(0xFF); \
  26262. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  26263. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26264. }
  26265. #define SET_GPIO_16_dout_i2srx_mclk_out { \
  26266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26267. _ezchip_macro_read_value_ &= ~(0xFF); \
  26268. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  26269. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26270. }
  26271. #define SET_GPIO_16_dout_i2stx_bclk_out { \
  26272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26273. _ezchip_macro_read_value_ &= ~(0xFF); \
  26274. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  26275. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26276. }
  26277. #define SET_GPIO_16_dout_i2stx_bclk_out_oen { \
  26278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26279. _ezchip_macro_read_value_ &= ~(0xFF); \
  26280. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  26281. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26282. }
  26283. #define SET_GPIO_16_dout_i2stx_lrck_out { \
  26284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26285. _ezchip_macro_read_value_ &= ~(0xFF); \
  26286. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  26287. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26288. }
  26289. #define SET_GPIO_16_dout_i2stx_lrckout_oen { \
  26290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26291. _ezchip_macro_read_value_ &= ~(0xFF); \
  26292. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  26293. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26294. }
  26295. #define SET_GPIO_16_dout_i2stx_mclk_out { \
  26296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26297. _ezchip_macro_read_value_ &= ~(0xFF); \
  26298. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  26299. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26300. }
  26301. #define SET_GPIO_16_dout_i2stx_sdout0 { \
  26302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26303. _ezchip_macro_read_value_ &= ~(0xFF); \
  26304. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  26305. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26306. }
  26307. #define SET_GPIO_16_dout_i2stx_sdout1 { \
  26308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26309. _ezchip_macro_read_value_ &= ~(0xFF); \
  26310. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  26311. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26312. }
  26313. #define SET_GPIO_16_dout_lcd_pad_csm_n { \
  26314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26315. _ezchip_macro_read_value_ &= ~(0xFF); \
  26316. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  26317. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26318. }
  26319. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit0 { \
  26320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26321. _ezchip_macro_read_value_ &= ~(0xFF); \
  26322. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  26323. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26324. }
  26325. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit1 { \
  26326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26327. _ezchip_macro_read_value_ &= ~(0xFF); \
  26328. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  26329. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26330. }
  26331. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit2 { \
  26332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26333. _ezchip_macro_read_value_ &= ~(0xFF); \
  26334. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  26335. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26336. }
  26337. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit3 { \
  26338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26339. _ezchip_macro_read_value_ &= ~(0xFF); \
  26340. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  26341. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26342. }
  26343. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit4 { \
  26344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26345. _ezchip_macro_read_value_ &= ~(0xFF); \
  26346. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  26347. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26348. }
  26349. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit5 { \
  26350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26351. _ezchip_macro_read_value_ &= ~(0xFF); \
  26352. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  26353. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26354. }
  26355. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit6 { \
  26356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26357. _ezchip_macro_read_value_ &= ~(0xFF); \
  26358. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  26359. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26360. }
  26361. #define SET_GPIO_16_dout_pwm_pad_oe_n_bit7 { \
  26362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26363. _ezchip_macro_read_value_ &= ~(0xFF); \
  26364. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  26365. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26366. }
  26367. #define SET_GPIO_16_dout_pwm_pad_out_bit0 { \
  26368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26369. _ezchip_macro_read_value_ &= ~(0xFF); \
  26370. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  26371. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26372. }
  26373. #define SET_GPIO_16_dout_pwm_pad_out_bit1 { \
  26374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26375. _ezchip_macro_read_value_ &= ~(0xFF); \
  26376. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  26377. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26378. }
  26379. #define SET_GPIO_16_dout_pwm_pad_out_bit2 { \
  26380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26381. _ezchip_macro_read_value_ &= ~(0xFF); \
  26382. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  26383. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26384. }
  26385. #define SET_GPIO_16_dout_pwm_pad_out_bit3 { \
  26386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26387. _ezchip_macro_read_value_ &= ~(0xFF); \
  26388. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  26389. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26390. }
  26391. #define SET_GPIO_16_dout_pwm_pad_out_bit4 { \
  26392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26393. _ezchip_macro_read_value_ &= ~(0xFF); \
  26394. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  26395. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26396. }
  26397. #define SET_GPIO_16_dout_pwm_pad_out_bit5 { \
  26398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26399. _ezchip_macro_read_value_ &= ~(0xFF); \
  26400. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  26401. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26402. }
  26403. #define SET_GPIO_16_dout_pwm_pad_out_bit6 { \
  26404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26405. _ezchip_macro_read_value_ &= ~(0xFF); \
  26406. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  26407. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26408. }
  26409. #define SET_GPIO_16_dout_pwm_pad_out_bit7 { \
  26410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26411. _ezchip_macro_read_value_ &= ~(0xFF); \
  26412. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  26413. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26414. }
  26415. #define SET_GPIO_16_dout_pwmdac_left_out { \
  26416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26417. _ezchip_macro_read_value_ &= ~(0xFF); \
  26418. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  26419. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26420. }
  26421. #define SET_GPIO_16_dout_pwmdac_right_out { \
  26422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26423. _ezchip_macro_read_value_ &= ~(0xFF); \
  26424. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  26425. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26426. }
  26427. #define SET_GPIO_16_dout_qspi_csn1_out { \
  26428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26429. _ezchip_macro_read_value_ &= ~(0xFF); \
  26430. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  26431. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26432. }
  26433. #define SET_GPIO_16_dout_qspi_csn2_out { \
  26434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26435. _ezchip_macro_read_value_ &= ~(0xFF); \
  26436. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  26437. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26438. }
  26439. #define SET_GPIO_16_dout_qspi_csn3_out { \
  26440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26441. _ezchip_macro_read_value_ &= ~(0xFF); \
  26442. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  26443. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26444. }
  26445. #define SET_GPIO_16_dout_register23_SCFG_cmsensor_rst0 { \
  26446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26447. _ezchip_macro_read_value_ &= ~(0xFF); \
  26448. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  26449. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26450. }
  26451. #define SET_GPIO_16_dout_register23_SCFG_cmsensor_rst1 { \
  26452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26453. _ezchip_macro_read_value_ &= ~(0xFF); \
  26454. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  26455. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26456. }
  26457. #define SET_GPIO_16_dout_register32_SCFG_gmac_phy_rstn { \
  26458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26459. _ezchip_macro_read_value_ &= ~(0xFF); \
  26460. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  26461. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26462. }
  26463. #define SET_GPIO_16_dout_sdio0_pad_card_power_en { \
  26464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26465. _ezchip_macro_read_value_ &= ~(0xFF); \
  26466. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  26467. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26468. }
  26469. #define SET_GPIO_16_dout_sdio0_pad_cclk_out { \
  26470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26471. _ezchip_macro_read_value_ &= ~(0xFF); \
  26472. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  26473. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26474. }
  26475. #define SET_GPIO_16_dout_sdio0_pad_ccmd_oe { \
  26476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26477. _ezchip_macro_read_value_ &= ~(0xFF); \
  26478. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  26479. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26480. }
  26481. #define SET_GPIO_16_dout_sdio0_pad_ccmd_out { \
  26482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26483. _ezchip_macro_read_value_ &= ~(0xFF); \
  26484. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  26485. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26486. }
  26487. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit0 { \
  26488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26489. _ezchip_macro_read_value_ &= ~(0xFF); \
  26490. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  26491. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26492. }
  26493. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit1 { \
  26494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26495. _ezchip_macro_read_value_ &= ~(0xFF); \
  26496. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  26497. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26498. }
  26499. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit2 { \
  26500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26501. _ezchip_macro_read_value_ &= ~(0xFF); \
  26502. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  26503. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26504. }
  26505. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit3 { \
  26506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26507. _ezchip_macro_read_value_ &= ~(0xFF); \
  26508. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  26509. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26510. }
  26511. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit4 { \
  26512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26513. _ezchip_macro_read_value_ &= ~(0xFF); \
  26514. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  26515. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26516. }
  26517. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit5 { \
  26518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26519. _ezchip_macro_read_value_ &= ~(0xFF); \
  26520. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  26521. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26522. }
  26523. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit6 { \
  26524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26525. _ezchip_macro_read_value_ &= ~(0xFF); \
  26526. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  26527. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26528. }
  26529. #define SET_GPIO_16_dout_sdio0_pad_cdata_oe_bit7 { \
  26530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26531. _ezchip_macro_read_value_ &= ~(0xFF); \
  26532. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  26533. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26534. }
  26535. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit0 { \
  26536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26537. _ezchip_macro_read_value_ &= ~(0xFF); \
  26538. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  26539. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26540. }
  26541. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit1 { \
  26542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26543. _ezchip_macro_read_value_ &= ~(0xFF); \
  26544. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  26545. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26546. }
  26547. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit2 { \
  26548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26549. _ezchip_macro_read_value_ &= ~(0xFF); \
  26550. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  26551. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26552. }
  26553. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit3 { \
  26554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26555. _ezchip_macro_read_value_ &= ~(0xFF); \
  26556. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  26557. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26558. }
  26559. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit4 { \
  26560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26561. _ezchip_macro_read_value_ &= ~(0xFF); \
  26562. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  26563. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26564. }
  26565. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit5 { \
  26566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26567. _ezchip_macro_read_value_ &= ~(0xFF); \
  26568. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  26569. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26570. }
  26571. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit6 { \
  26572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26573. _ezchip_macro_read_value_ &= ~(0xFF); \
  26574. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  26575. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26576. }
  26577. #define SET_GPIO_16_dout_sdio0_pad_cdata_out_bit7 { \
  26578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26579. _ezchip_macro_read_value_ &= ~(0xFF); \
  26580. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  26581. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26582. }
  26583. #define SET_GPIO_16_dout_sdio0_pad_rst_n { \
  26584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26585. _ezchip_macro_read_value_ &= ~(0xFF); \
  26586. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  26587. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26588. }
  26589. #define SET_GPIO_16_dout_sdio1_pad_card_power_en { \
  26590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26591. _ezchip_macro_read_value_ &= ~(0xFF); \
  26592. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  26593. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26594. }
  26595. #define SET_GPIO_16_dout_sdio1_pad_cclk_out { \
  26596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26597. _ezchip_macro_read_value_ &= ~(0xFF); \
  26598. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  26599. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26600. }
  26601. #define SET_GPIO_16_dout_sdio1_pad_ccmd_oe { \
  26602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26603. _ezchip_macro_read_value_ &= ~(0xFF); \
  26604. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  26605. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26606. }
  26607. #define SET_GPIO_16_dout_sdio1_pad_ccmd_out { \
  26608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26609. _ezchip_macro_read_value_ &= ~(0xFF); \
  26610. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  26611. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26612. }
  26613. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit0 { \
  26614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26615. _ezchip_macro_read_value_ &= ~(0xFF); \
  26616. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  26617. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26618. }
  26619. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit1 { \
  26620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26621. _ezchip_macro_read_value_ &= ~(0xFF); \
  26622. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  26623. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26624. }
  26625. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit2 { \
  26626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26627. _ezchip_macro_read_value_ &= ~(0xFF); \
  26628. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  26629. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26630. }
  26631. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit3 { \
  26632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26633. _ezchip_macro_read_value_ &= ~(0xFF); \
  26634. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  26635. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26636. }
  26637. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit4 { \
  26638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26639. _ezchip_macro_read_value_ &= ~(0xFF); \
  26640. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  26641. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26642. }
  26643. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit5 { \
  26644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26645. _ezchip_macro_read_value_ &= ~(0xFF); \
  26646. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  26647. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26648. }
  26649. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit6 { \
  26650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26651. _ezchip_macro_read_value_ &= ~(0xFF); \
  26652. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  26653. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26654. }
  26655. #define SET_GPIO_16_dout_sdio1_pad_cdata_oe_bit7 { \
  26656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26657. _ezchip_macro_read_value_ &= ~(0xFF); \
  26658. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  26659. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26660. }
  26661. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit0 { \
  26662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26663. _ezchip_macro_read_value_ &= ~(0xFF); \
  26664. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  26665. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26666. }
  26667. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit1 { \
  26668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26669. _ezchip_macro_read_value_ &= ~(0xFF); \
  26670. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  26671. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26672. }
  26673. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit2 { \
  26674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26675. _ezchip_macro_read_value_ &= ~(0xFF); \
  26676. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  26677. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26678. }
  26679. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit3 { \
  26680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26681. _ezchip_macro_read_value_ &= ~(0xFF); \
  26682. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  26683. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26684. }
  26685. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit4 { \
  26686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26687. _ezchip_macro_read_value_ &= ~(0xFF); \
  26688. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  26689. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26690. }
  26691. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit5 { \
  26692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26693. _ezchip_macro_read_value_ &= ~(0xFF); \
  26694. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  26695. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26696. }
  26697. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit6 { \
  26698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26699. _ezchip_macro_read_value_ &= ~(0xFF); \
  26700. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  26701. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26702. }
  26703. #define SET_GPIO_16_dout_sdio1_pad_cdata_out_bit7 { \
  26704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26705. _ezchip_macro_read_value_ &= ~(0xFF); \
  26706. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  26707. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26708. }
  26709. #define SET_GPIO_16_dout_sdio1_pad_rst_n { \
  26710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26711. _ezchip_macro_read_value_ &= ~(0xFF); \
  26712. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  26713. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26714. }
  26715. #define SET_GPIO_16_dout_spdif_tx_sdout { \
  26716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26717. _ezchip_macro_read_value_ &= ~(0xFF); \
  26718. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  26719. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26720. }
  26721. #define SET_GPIO_16_dout_spdif_tx_sdout_oen { \
  26722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26723. _ezchip_macro_read_value_ &= ~(0xFF); \
  26724. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  26725. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26726. }
  26727. #define SET_GPIO_16_dout_spi0_pad_oe_n { \
  26728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26729. _ezchip_macro_read_value_ &= ~(0xFF); \
  26730. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  26731. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26732. }
  26733. #define SET_GPIO_16_dout_spi0_pad_sck_out { \
  26734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26735. _ezchip_macro_read_value_ &= ~(0xFF); \
  26736. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  26737. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26738. }
  26739. #define SET_GPIO_16_dout_spi0_pad_ss_0_n { \
  26740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26741. _ezchip_macro_read_value_ &= ~(0xFF); \
  26742. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  26743. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26744. }
  26745. #define SET_GPIO_16_dout_spi0_pad_ss_1_n { \
  26746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26747. _ezchip_macro_read_value_ &= ~(0xFF); \
  26748. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  26749. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26750. }
  26751. #define SET_GPIO_16_dout_spi0_pad_txd { \
  26752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26753. _ezchip_macro_read_value_ &= ~(0xFF); \
  26754. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  26755. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26756. }
  26757. #define SET_GPIO_16_dout_spi1_pad_oe_n { \
  26758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26759. _ezchip_macro_read_value_ &= ~(0xFF); \
  26760. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  26761. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26762. }
  26763. #define SET_GPIO_16_dout_spi1_pad_sck_out { \
  26764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26765. _ezchip_macro_read_value_ &= ~(0xFF); \
  26766. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  26767. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26768. }
  26769. #define SET_GPIO_16_dout_spi1_pad_ss_0_n { \
  26770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26771. _ezchip_macro_read_value_ &= ~(0xFF); \
  26772. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  26773. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26774. }
  26775. #define SET_GPIO_16_dout_spi1_pad_ss_1_n { \
  26776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26777. _ezchip_macro_read_value_ &= ~(0xFF); \
  26778. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  26779. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26780. }
  26781. #define SET_GPIO_16_dout_spi1_pad_txd { \
  26782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26783. _ezchip_macro_read_value_ &= ~(0xFF); \
  26784. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  26785. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26786. }
  26787. #define SET_GPIO_16_dout_spi2_pad_oe_n { \
  26788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26789. _ezchip_macro_read_value_ &= ~(0xFF); \
  26790. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  26791. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26792. }
  26793. #define SET_GPIO_16_dout_spi2_pad_sck_out { \
  26794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26795. _ezchip_macro_read_value_ &= ~(0xFF); \
  26796. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  26797. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26798. }
  26799. #define SET_GPIO_16_dout_spi2_pad_ss_0_n { \
  26800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26801. _ezchip_macro_read_value_ &= ~(0xFF); \
  26802. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  26803. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26804. }
  26805. #define SET_GPIO_16_dout_spi2_pad_ss_1_n { \
  26806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26807. _ezchip_macro_read_value_ &= ~(0xFF); \
  26808. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  26809. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26810. }
  26811. #define SET_GPIO_16_dout_spi2_pad_txd { \
  26812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26813. _ezchip_macro_read_value_ &= ~(0xFF); \
  26814. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  26815. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26816. }
  26817. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit0 { \
  26818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26819. _ezchip_macro_read_value_ &= ~(0xFF); \
  26820. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  26821. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26822. }
  26823. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit1 { \
  26824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26825. _ezchip_macro_read_value_ &= ~(0xFF); \
  26826. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  26827. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26828. }
  26829. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit2 { \
  26830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26831. _ezchip_macro_read_value_ &= ~(0xFF); \
  26832. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  26833. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26834. }
  26835. #define SET_GPIO_16_dout_spi2ahb_pad_oe_n_bit3 { \
  26836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26837. _ezchip_macro_read_value_ &= ~(0xFF); \
  26838. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  26839. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26840. }
  26841. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit0 { \
  26842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26843. _ezchip_macro_read_value_ &= ~(0xFF); \
  26844. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  26845. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26846. }
  26847. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit1 { \
  26848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26849. _ezchip_macro_read_value_ &= ~(0xFF); \
  26850. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  26851. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26852. }
  26853. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit2 { \
  26854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26855. _ezchip_macro_read_value_ &= ~(0xFF); \
  26856. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  26857. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26858. }
  26859. #define SET_GPIO_16_dout_spi2ahb_pad_txd_bit3 { \
  26860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26861. _ezchip_macro_read_value_ &= ~(0xFF); \
  26862. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  26863. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26864. }
  26865. #define SET_GPIO_16_dout_spi3_pad_oe_n { \
  26866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26867. _ezchip_macro_read_value_ &= ~(0xFF); \
  26868. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  26869. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26870. }
  26871. #define SET_GPIO_16_dout_spi3_pad_sck_out { \
  26872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26873. _ezchip_macro_read_value_ &= ~(0xFF); \
  26874. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  26875. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26876. }
  26877. #define SET_GPIO_16_dout_spi3_pad_ss_0_n { \
  26878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26879. _ezchip_macro_read_value_ &= ~(0xFF); \
  26880. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  26881. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26882. }
  26883. #define SET_GPIO_16_dout_spi3_pad_ss_1_n { \
  26884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26885. _ezchip_macro_read_value_ &= ~(0xFF); \
  26886. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  26887. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26888. }
  26889. #define SET_GPIO_16_dout_spi3_pad_txd { \
  26890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26891. _ezchip_macro_read_value_ &= ~(0xFF); \
  26892. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  26893. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26894. }
  26895. #define SET_GPIO_16_dout_uart0_pad_dtrn { \
  26896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26897. _ezchip_macro_read_value_ &= ~(0xFF); \
  26898. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  26899. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26900. }
  26901. #define SET_GPIO_16_dout_uart0_pad_rtsn { \
  26902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26903. _ezchip_macro_read_value_ &= ~(0xFF); \
  26904. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  26905. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26906. }
  26907. #define SET_GPIO_16_dout_uart0_pad_sout { \
  26908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26909. _ezchip_macro_read_value_ &= ~(0xFF); \
  26910. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  26911. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26912. }
  26913. #define SET_GPIO_16_dout_uart1_pad_sout { \
  26914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26915. _ezchip_macro_read_value_ &= ~(0xFF); \
  26916. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  26917. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26918. }
  26919. #define SET_GPIO_16_dout_uart2_pad_dtr_n { \
  26920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26921. _ezchip_macro_read_value_ &= ~(0xFF); \
  26922. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  26923. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26924. }
  26925. #define SET_GPIO_16_dout_uart2_pad_rts_n { \
  26926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26927. _ezchip_macro_read_value_ &= ~(0xFF); \
  26928. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  26929. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26930. }
  26931. #define SET_GPIO_16_dout_uart2_pad_sout { \
  26932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26933. _ezchip_macro_read_value_ &= ~(0xFF); \
  26934. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  26935. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26936. }
  26937. #define SET_GPIO_16_dout_uart3_pad_sout { \
  26938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26939. _ezchip_macro_read_value_ &= ~(0xFF); \
  26940. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  26941. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26942. }
  26943. #define SET_GPIO_16_dout_usb_drv_bus { \
  26944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_dout_REG_ADDR); \
  26945. _ezchip_macro_read_value_ &= ~(0xFF); \
  26946. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  26947. MA_OUTW(gpio_16_dout_REG_ADDR,_ezchip_macro_read_value_); \
  26948. }
  26949. #define SET_GPIO_16_doen_reverse_(en) { \
  26950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26951. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  26952. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  26953. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26954. }
  26955. #define SET_GPIO_16_doen_LOW { \
  26956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26957. _ezchip_macro_read_value_ &= ~(0xFF); \
  26958. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  26959. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26960. }
  26961. #define SET_GPIO_16_doen_HIGH { \
  26962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26963. _ezchip_macro_read_value_ &= ~(0xFF); \
  26964. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  26965. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26966. }
  26967. #define SET_GPIO_16_doen_clk_gmac_tophyref { \
  26968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26969. _ezchip_macro_read_value_ &= ~(0xFF); \
  26970. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  26971. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26972. }
  26973. #define SET_GPIO_16_doen_cpu_jtag_tdo { \
  26974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26975. _ezchip_macro_read_value_ &= ~(0xFF); \
  26976. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  26977. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26978. }
  26979. #define SET_GPIO_16_doen_cpu_jtag_tdo_oen { \
  26980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26981. _ezchip_macro_read_value_ &= ~(0xFF); \
  26982. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  26983. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26984. }
  26985. #define SET_GPIO_16_doen_dmic_clk_out { \
  26986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26987. _ezchip_macro_read_value_ &= ~(0xFF); \
  26988. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  26989. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26990. }
  26991. #define SET_GPIO_16_doen_dsp_JTDOEn_pad { \
  26992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26993. _ezchip_macro_read_value_ &= ~(0xFF); \
  26994. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  26995. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  26996. }
  26997. #define SET_GPIO_16_doen_dsp_JTDO_pad { \
  26998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  26999. _ezchip_macro_read_value_ &= ~(0xFF); \
  27000. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  27001. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27002. }
  27003. #define SET_GPIO_16_doen_i2c0_pad_sck_oe { \
  27004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27005. _ezchip_macro_read_value_ &= ~(0xFF); \
  27006. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  27007. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27008. }
  27009. #define SET_GPIO_16_doen_i2c0_pad_sda_oe { \
  27010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27011. _ezchip_macro_read_value_ &= ~(0xFF); \
  27012. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  27013. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27014. }
  27015. #define SET_GPIO_16_doen_i2c1_pad_sck_oe { \
  27016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27017. _ezchip_macro_read_value_ &= ~(0xFF); \
  27018. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  27019. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27020. }
  27021. #define SET_GPIO_16_doen_i2c1_pad_sda_oe { \
  27022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27023. _ezchip_macro_read_value_ &= ~(0xFF); \
  27024. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  27025. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27026. }
  27027. #define SET_GPIO_16_doen_i2c2_pad_sck_oe { \
  27028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27029. _ezchip_macro_read_value_ &= ~(0xFF); \
  27030. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  27031. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27032. }
  27033. #define SET_GPIO_16_doen_i2c2_pad_sda_oe { \
  27034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27035. _ezchip_macro_read_value_ &= ~(0xFF); \
  27036. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  27037. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27038. }
  27039. #define SET_GPIO_16_doen_i2c3_pad_sck_oe { \
  27040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27041. _ezchip_macro_read_value_ &= ~(0xFF); \
  27042. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  27043. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27044. }
  27045. #define SET_GPIO_16_doen_i2c3_pad_sda_oe { \
  27046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27047. _ezchip_macro_read_value_ &= ~(0xFF); \
  27048. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  27049. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27050. }
  27051. #define SET_GPIO_16_doen_i2srx_bclk_out { \
  27052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27053. _ezchip_macro_read_value_ &= ~(0xFF); \
  27054. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  27055. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27056. }
  27057. #define SET_GPIO_16_doen_i2srx_bclk_out_oen { \
  27058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27059. _ezchip_macro_read_value_ &= ~(0xFF); \
  27060. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  27061. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27062. }
  27063. #define SET_GPIO_16_doen_i2srx_lrck_out { \
  27064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27065. _ezchip_macro_read_value_ &= ~(0xFF); \
  27066. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  27067. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27068. }
  27069. #define SET_GPIO_16_doen_i2srx_lrck_out_oen { \
  27070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27071. _ezchip_macro_read_value_ &= ~(0xFF); \
  27072. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  27073. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27074. }
  27075. #define SET_GPIO_16_doen_i2srx_mclk_out { \
  27076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27077. _ezchip_macro_read_value_ &= ~(0xFF); \
  27078. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  27079. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27080. }
  27081. #define SET_GPIO_16_doen_i2stx_bclk_out { \
  27082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27083. _ezchip_macro_read_value_ &= ~(0xFF); \
  27084. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  27085. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27086. }
  27087. #define SET_GPIO_16_doen_i2stx_bclk_out_oen { \
  27088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27089. _ezchip_macro_read_value_ &= ~(0xFF); \
  27090. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  27091. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27092. }
  27093. #define SET_GPIO_16_doen_i2stx_lrck_out { \
  27094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27095. _ezchip_macro_read_value_ &= ~(0xFF); \
  27096. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  27097. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27098. }
  27099. #define SET_GPIO_16_doen_i2stx_lrckout_oen { \
  27100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27101. _ezchip_macro_read_value_ &= ~(0xFF); \
  27102. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  27103. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27104. }
  27105. #define SET_GPIO_16_doen_i2stx_mclk_out { \
  27106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27107. _ezchip_macro_read_value_ &= ~(0xFF); \
  27108. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  27109. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27110. }
  27111. #define SET_GPIO_16_doen_i2stx_sdout0 { \
  27112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27113. _ezchip_macro_read_value_ &= ~(0xFF); \
  27114. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  27115. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27116. }
  27117. #define SET_GPIO_16_doen_i2stx_sdout1 { \
  27118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27119. _ezchip_macro_read_value_ &= ~(0xFF); \
  27120. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  27121. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27122. }
  27123. #define SET_GPIO_16_doen_lcd_pad_csm_n { \
  27124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27125. _ezchip_macro_read_value_ &= ~(0xFF); \
  27126. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  27127. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27128. }
  27129. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit0 { \
  27130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27131. _ezchip_macro_read_value_ &= ~(0xFF); \
  27132. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  27133. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27134. }
  27135. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit1 { \
  27136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27137. _ezchip_macro_read_value_ &= ~(0xFF); \
  27138. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  27139. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27140. }
  27141. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit2 { \
  27142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27143. _ezchip_macro_read_value_ &= ~(0xFF); \
  27144. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  27145. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27146. }
  27147. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit3 { \
  27148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27149. _ezchip_macro_read_value_ &= ~(0xFF); \
  27150. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  27151. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27152. }
  27153. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit4 { \
  27154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27155. _ezchip_macro_read_value_ &= ~(0xFF); \
  27156. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  27157. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27158. }
  27159. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit5 { \
  27160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27161. _ezchip_macro_read_value_ &= ~(0xFF); \
  27162. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  27163. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27164. }
  27165. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit6 { \
  27166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27167. _ezchip_macro_read_value_ &= ~(0xFF); \
  27168. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  27169. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27170. }
  27171. #define SET_GPIO_16_doen_pwm_pad_oe_n_bit7 { \
  27172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27173. _ezchip_macro_read_value_ &= ~(0xFF); \
  27174. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  27175. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27176. }
  27177. #define SET_GPIO_16_doen_pwm_pad_out_bit0 { \
  27178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27179. _ezchip_macro_read_value_ &= ~(0xFF); \
  27180. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  27181. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27182. }
  27183. #define SET_GPIO_16_doen_pwm_pad_out_bit1 { \
  27184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27185. _ezchip_macro_read_value_ &= ~(0xFF); \
  27186. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  27187. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27188. }
  27189. #define SET_GPIO_16_doen_pwm_pad_out_bit2 { \
  27190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27191. _ezchip_macro_read_value_ &= ~(0xFF); \
  27192. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  27193. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27194. }
  27195. #define SET_GPIO_16_doen_pwm_pad_out_bit3 { \
  27196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27197. _ezchip_macro_read_value_ &= ~(0xFF); \
  27198. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  27199. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27200. }
  27201. #define SET_GPIO_16_doen_pwm_pad_out_bit4 { \
  27202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27203. _ezchip_macro_read_value_ &= ~(0xFF); \
  27204. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  27205. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27206. }
  27207. #define SET_GPIO_16_doen_pwm_pad_out_bit5 { \
  27208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27209. _ezchip_macro_read_value_ &= ~(0xFF); \
  27210. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  27211. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27212. }
  27213. #define SET_GPIO_16_doen_pwm_pad_out_bit6 { \
  27214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27215. _ezchip_macro_read_value_ &= ~(0xFF); \
  27216. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  27217. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27218. }
  27219. #define SET_GPIO_16_doen_pwm_pad_out_bit7 { \
  27220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27221. _ezchip_macro_read_value_ &= ~(0xFF); \
  27222. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  27223. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27224. }
  27225. #define SET_GPIO_16_doen_pwmdac_left_out { \
  27226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27227. _ezchip_macro_read_value_ &= ~(0xFF); \
  27228. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  27229. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27230. }
  27231. #define SET_GPIO_16_doen_pwmdac_right_out { \
  27232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27233. _ezchip_macro_read_value_ &= ~(0xFF); \
  27234. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  27235. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27236. }
  27237. #define SET_GPIO_16_doen_qspi_csn1_out { \
  27238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27239. _ezchip_macro_read_value_ &= ~(0xFF); \
  27240. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  27241. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27242. }
  27243. #define SET_GPIO_16_doen_qspi_csn2_out { \
  27244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27245. _ezchip_macro_read_value_ &= ~(0xFF); \
  27246. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  27247. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27248. }
  27249. #define SET_GPIO_16_doen_qspi_csn3_out { \
  27250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27251. _ezchip_macro_read_value_ &= ~(0xFF); \
  27252. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  27253. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27254. }
  27255. #define SET_GPIO_16_doen_register23_SCFG_cmsensor_rst0 { \
  27256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27257. _ezchip_macro_read_value_ &= ~(0xFF); \
  27258. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  27259. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27260. }
  27261. #define SET_GPIO_16_doen_register23_SCFG_cmsensor_rst1 { \
  27262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27263. _ezchip_macro_read_value_ &= ~(0xFF); \
  27264. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  27265. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27266. }
  27267. #define SET_GPIO_16_doen_register32_SCFG_gmac_phy_rstn { \
  27268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27269. _ezchip_macro_read_value_ &= ~(0xFF); \
  27270. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  27271. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27272. }
  27273. #define SET_GPIO_16_doen_sdio0_pad_card_power_en { \
  27274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27275. _ezchip_macro_read_value_ &= ~(0xFF); \
  27276. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  27277. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27278. }
  27279. #define SET_GPIO_16_doen_sdio0_pad_cclk_out { \
  27280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27281. _ezchip_macro_read_value_ &= ~(0xFF); \
  27282. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  27283. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27284. }
  27285. #define SET_GPIO_16_doen_sdio0_pad_ccmd_oe { \
  27286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27287. _ezchip_macro_read_value_ &= ~(0xFF); \
  27288. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  27289. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27290. }
  27291. #define SET_GPIO_16_doen_sdio0_pad_ccmd_out { \
  27292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27293. _ezchip_macro_read_value_ &= ~(0xFF); \
  27294. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  27295. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27296. }
  27297. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit0 { \
  27298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27299. _ezchip_macro_read_value_ &= ~(0xFF); \
  27300. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  27301. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27302. }
  27303. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit1 { \
  27304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27305. _ezchip_macro_read_value_ &= ~(0xFF); \
  27306. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  27307. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27308. }
  27309. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit2 { \
  27310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27311. _ezchip_macro_read_value_ &= ~(0xFF); \
  27312. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  27313. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27314. }
  27315. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit3 { \
  27316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27317. _ezchip_macro_read_value_ &= ~(0xFF); \
  27318. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  27319. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27320. }
  27321. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit4 { \
  27322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27323. _ezchip_macro_read_value_ &= ~(0xFF); \
  27324. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  27325. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27326. }
  27327. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit5 { \
  27328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27329. _ezchip_macro_read_value_ &= ~(0xFF); \
  27330. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  27331. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27332. }
  27333. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit6 { \
  27334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27335. _ezchip_macro_read_value_ &= ~(0xFF); \
  27336. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  27337. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27338. }
  27339. #define SET_GPIO_16_doen_sdio0_pad_cdata_oe_bit7 { \
  27340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27341. _ezchip_macro_read_value_ &= ~(0xFF); \
  27342. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  27343. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27344. }
  27345. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit0 { \
  27346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27347. _ezchip_macro_read_value_ &= ~(0xFF); \
  27348. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  27349. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27350. }
  27351. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit1 { \
  27352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27353. _ezchip_macro_read_value_ &= ~(0xFF); \
  27354. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  27355. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27356. }
  27357. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit2 { \
  27358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27359. _ezchip_macro_read_value_ &= ~(0xFF); \
  27360. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  27361. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27362. }
  27363. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit3 { \
  27364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27365. _ezchip_macro_read_value_ &= ~(0xFF); \
  27366. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  27367. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27368. }
  27369. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit4 { \
  27370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27371. _ezchip_macro_read_value_ &= ~(0xFF); \
  27372. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  27373. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27374. }
  27375. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit5 { \
  27376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27377. _ezchip_macro_read_value_ &= ~(0xFF); \
  27378. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  27379. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27380. }
  27381. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit6 { \
  27382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27383. _ezchip_macro_read_value_ &= ~(0xFF); \
  27384. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  27385. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27386. }
  27387. #define SET_GPIO_16_doen_sdio0_pad_cdata_out_bit7 { \
  27388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27389. _ezchip_macro_read_value_ &= ~(0xFF); \
  27390. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  27391. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27392. }
  27393. #define SET_GPIO_16_doen_sdio0_pad_rst_n { \
  27394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27395. _ezchip_macro_read_value_ &= ~(0xFF); \
  27396. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  27397. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27398. }
  27399. #define SET_GPIO_16_doen_sdio1_pad_card_power_en { \
  27400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27401. _ezchip_macro_read_value_ &= ~(0xFF); \
  27402. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  27403. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27404. }
  27405. #define SET_GPIO_16_doen_sdio1_pad_cclk_out { \
  27406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27407. _ezchip_macro_read_value_ &= ~(0xFF); \
  27408. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  27409. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27410. }
  27411. #define SET_GPIO_16_doen_sdio1_pad_ccmd_oe { \
  27412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27413. _ezchip_macro_read_value_ &= ~(0xFF); \
  27414. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  27415. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27416. }
  27417. #define SET_GPIO_16_doen_sdio1_pad_ccmd_out { \
  27418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27419. _ezchip_macro_read_value_ &= ~(0xFF); \
  27420. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  27421. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27422. }
  27423. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit0 { \
  27424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27425. _ezchip_macro_read_value_ &= ~(0xFF); \
  27426. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  27427. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27428. }
  27429. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit1 { \
  27430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27431. _ezchip_macro_read_value_ &= ~(0xFF); \
  27432. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  27433. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27434. }
  27435. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit2 { \
  27436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27437. _ezchip_macro_read_value_ &= ~(0xFF); \
  27438. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  27439. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27440. }
  27441. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit3 { \
  27442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27443. _ezchip_macro_read_value_ &= ~(0xFF); \
  27444. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  27445. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27446. }
  27447. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit4 { \
  27448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27449. _ezchip_macro_read_value_ &= ~(0xFF); \
  27450. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  27451. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27452. }
  27453. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit5 { \
  27454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27455. _ezchip_macro_read_value_ &= ~(0xFF); \
  27456. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  27457. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27458. }
  27459. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit6 { \
  27460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27461. _ezchip_macro_read_value_ &= ~(0xFF); \
  27462. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  27463. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27464. }
  27465. #define SET_GPIO_16_doen_sdio1_pad_cdata_oe_bit7 { \
  27466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27467. _ezchip_macro_read_value_ &= ~(0xFF); \
  27468. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  27469. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27470. }
  27471. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit0 { \
  27472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27473. _ezchip_macro_read_value_ &= ~(0xFF); \
  27474. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  27475. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27476. }
  27477. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit1 { \
  27478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27479. _ezchip_macro_read_value_ &= ~(0xFF); \
  27480. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  27481. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27482. }
  27483. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit2 { \
  27484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27485. _ezchip_macro_read_value_ &= ~(0xFF); \
  27486. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  27487. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27488. }
  27489. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit3 { \
  27490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27491. _ezchip_macro_read_value_ &= ~(0xFF); \
  27492. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  27493. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27494. }
  27495. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit4 { \
  27496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27497. _ezchip_macro_read_value_ &= ~(0xFF); \
  27498. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  27499. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27500. }
  27501. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit5 { \
  27502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27503. _ezchip_macro_read_value_ &= ~(0xFF); \
  27504. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  27505. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27506. }
  27507. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit6 { \
  27508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27509. _ezchip_macro_read_value_ &= ~(0xFF); \
  27510. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  27511. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27512. }
  27513. #define SET_GPIO_16_doen_sdio1_pad_cdata_out_bit7 { \
  27514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27515. _ezchip_macro_read_value_ &= ~(0xFF); \
  27516. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  27517. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27518. }
  27519. #define SET_GPIO_16_doen_sdio1_pad_rst_n { \
  27520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27521. _ezchip_macro_read_value_ &= ~(0xFF); \
  27522. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  27523. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27524. }
  27525. #define SET_GPIO_16_doen_spdif_tx_sdout { \
  27526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27527. _ezchip_macro_read_value_ &= ~(0xFF); \
  27528. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  27529. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27530. }
  27531. #define SET_GPIO_16_doen_spdif_tx_sdout_oen { \
  27532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27533. _ezchip_macro_read_value_ &= ~(0xFF); \
  27534. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  27535. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27536. }
  27537. #define SET_GPIO_16_doen_spi0_pad_oe_n { \
  27538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27539. _ezchip_macro_read_value_ &= ~(0xFF); \
  27540. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  27541. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27542. }
  27543. #define SET_GPIO_16_doen_spi0_pad_sck_out { \
  27544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27545. _ezchip_macro_read_value_ &= ~(0xFF); \
  27546. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  27547. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27548. }
  27549. #define SET_GPIO_16_doen_spi0_pad_ss_0_n { \
  27550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27551. _ezchip_macro_read_value_ &= ~(0xFF); \
  27552. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  27553. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27554. }
  27555. #define SET_GPIO_16_doen_spi0_pad_ss_1_n { \
  27556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27557. _ezchip_macro_read_value_ &= ~(0xFF); \
  27558. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  27559. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27560. }
  27561. #define SET_GPIO_16_doen_spi0_pad_txd { \
  27562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27563. _ezchip_macro_read_value_ &= ~(0xFF); \
  27564. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  27565. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27566. }
  27567. #define SET_GPIO_16_doen_spi1_pad_oe_n { \
  27568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27569. _ezchip_macro_read_value_ &= ~(0xFF); \
  27570. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  27571. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27572. }
  27573. #define SET_GPIO_16_doen_spi1_pad_sck_out { \
  27574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27575. _ezchip_macro_read_value_ &= ~(0xFF); \
  27576. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  27577. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27578. }
  27579. #define SET_GPIO_16_doen_spi1_pad_ss_0_n { \
  27580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27581. _ezchip_macro_read_value_ &= ~(0xFF); \
  27582. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  27583. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27584. }
  27585. #define SET_GPIO_16_doen_spi1_pad_ss_1_n { \
  27586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27587. _ezchip_macro_read_value_ &= ~(0xFF); \
  27588. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  27589. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27590. }
  27591. #define SET_GPIO_16_doen_spi1_pad_txd { \
  27592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27593. _ezchip_macro_read_value_ &= ~(0xFF); \
  27594. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  27595. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27596. }
  27597. #define SET_GPIO_16_doen_spi2_pad_oe_n { \
  27598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27599. _ezchip_macro_read_value_ &= ~(0xFF); \
  27600. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  27601. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27602. }
  27603. #define SET_GPIO_16_doen_spi2_pad_sck_out { \
  27604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27605. _ezchip_macro_read_value_ &= ~(0xFF); \
  27606. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  27607. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27608. }
  27609. #define SET_GPIO_16_doen_spi2_pad_ss_0_n { \
  27610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27611. _ezchip_macro_read_value_ &= ~(0xFF); \
  27612. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  27613. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27614. }
  27615. #define SET_GPIO_16_doen_spi2_pad_ss_1_n { \
  27616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27617. _ezchip_macro_read_value_ &= ~(0xFF); \
  27618. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  27619. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27620. }
  27621. #define SET_GPIO_16_doen_spi2_pad_txd { \
  27622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27623. _ezchip_macro_read_value_ &= ~(0xFF); \
  27624. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  27625. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27626. }
  27627. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit0 { \
  27628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27629. _ezchip_macro_read_value_ &= ~(0xFF); \
  27630. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  27631. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27632. }
  27633. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit1 { \
  27634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27635. _ezchip_macro_read_value_ &= ~(0xFF); \
  27636. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  27637. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27638. }
  27639. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit2 { \
  27640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27641. _ezchip_macro_read_value_ &= ~(0xFF); \
  27642. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  27643. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27644. }
  27645. #define SET_GPIO_16_doen_spi2ahb_pad_oe_n_bit3 { \
  27646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27647. _ezchip_macro_read_value_ &= ~(0xFF); \
  27648. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  27649. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27650. }
  27651. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit0 { \
  27652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27653. _ezchip_macro_read_value_ &= ~(0xFF); \
  27654. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  27655. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27656. }
  27657. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit1 { \
  27658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27659. _ezchip_macro_read_value_ &= ~(0xFF); \
  27660. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  27661. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27662. }
  27663. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit2 { \
  27664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27665. _ezchip_macro_read_value_ &= ~(0xFF); \
  27666. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  27667. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27668. }
  27669. #define SET_GPIO_16_doen_spi2ahb_pad_txd_bit3 { \
  27670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27671. _ezchip_macro_read_value_ &= ~(0xFF); \
  27672. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  27673. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27674. }
  27675. #define SET_GPIO_16_doen_spi3_pad_oe_n { \
  27676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27677. _ezchip_macro_read_value_ &= ~(0xFF); \
  27678. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  27679. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27680. }
  27681. #define SET_GPIO_16_doen_spi3_pad_sck_out { \
  27682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27683. _ezchip_macro_read_value_ &= ~(0xFF); \
  27684. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  27685. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27686. }
  27687. #define SET_GPIO_16_doen_spi3_pad_ss_0_n { \
  27688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27689. _ezchip_macro_read_value_ &= ~(0xFF); \
  27690. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  27691. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27692. }
  27693. #define SET_GPIO_16_doen_spi3_pad_ss_1_n { \
  27694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27695. _ezchip_macro_read_value_ &= ~(0xFF); \
  27696. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  27697. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27698. }
  27699. #define SET_GPIO_16_doen_spi3_pad_txd { \
  27700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27701. _ezchip_macro_read_value_ &= ~(0xFF); \
  27702. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  27703. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27704. }
  27705. #define SET_GPIO_16_doen_uart0_pad_dtrn { \
  27706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27707. _ezchip_macro_read_value_ &= ~(0xFF); \
  27708. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  27709. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27710. }
  27711. #define SET_GPIO_16_doen_uart0_pad_rtsn { \
  27712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27713. _ezchip_macro_read_value_ &= ~(0xFF); \
  27714. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  27715. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27716. }
  27717. #define SET_GPIO_16_doen_uart0_pad_sout { \
  27718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27719. _ezchip_macro_read_value_ &= ~(0xFF); \
  27720. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  27721. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27722. }
  27723. #define SET_GPIO_16_doen_uart1_pad_sout { \
  27724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27725. _ezchip_macro_read_value_ &= ~(0xFF); \
  27726. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  27727. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27728. }
  27729. #define SET_GPIO_16_doen_uart2_pad_dtr_n { \
  27730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27731. _ezchip_macro_read_value_ &= ~(0xFF); \
  27732. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  27733. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27734. }
  27735. #define SET_GPIO_16_doen_uart2_pad_rts_n { \
  27736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27737. _ezchip_macro_read_value_ &= ~(0xFF); \
  27738. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  27739. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27740. }
  27741. #define SET_GPIO_16_doen_uart2_pad_sout { \
  27742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27743. _ezchip_macro_read_value_ &= ~(0xFF); \
  27744. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  27745. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27746. }
  27747. #define SET_GPIO_16_doen_uart3_pad_sout { \
  27748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27749. _ezchip_macro_read_value_ &= ~(0xFF); \
  27750. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  27751. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27752. }
  27753. #define SET_GPIO_16_doen_usb_drv_bus { \
  27754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_16_doen_REG_ADDR); \
  27755. _ezchip_macro_read_value_ &= ~(0xFF); \
  27756. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  27757. MA_OUTW(gpio_16_doen_REG_ADDR,_ezchip_macro_read_value_); \
  27758. }
  27759. #define SET_GPIO_17_dout_reverse_(en) { \
  27760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27761. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  27762. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  27763. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27764. }
  27765. #define SET_GPIO_17_dout_LOW { \
  27766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27767. _ezchip_macro_read_value_ &= ~(0xFF); \
  27768. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  27769. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27770. }
  27771. #define SET_GPIO_17_dout_HIGH { \
  27772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27773. _ezchip_macro_read_value_ &= ~(0xFF); \
  27774. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  27775. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27776. }
  27777. #define SET_GPIO_17_dout_clk_gmac_tophyref { \
  27778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27779. _ezchip_macro_read_value_ &= ~(0xFF); \
  27780. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  27781. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27782. }
  27783. #define SET_GPIO_17_dout_cpu_jtag_tdo { \
  27784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27785. _ezchip_macro_read_value_ &= ~(0xFF); \
  27786. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  27787. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27788. }
  27789. #define SET_GPIO_17_dout_cpu_jtag_tdo_oen { \
  27790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27791. _ezchip_macro_read_value_ &= ~(0xFF); \
  27792. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  27793. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27794. }
  27795. #define SET_GPIO_17_dout_dmic_clk_out { \
  27796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27797. _ezchip_macro_read_value_ &= ~(0xFF); \
  27798. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  27799. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27800. }
  27801. #define SET_GPIO_17_dout_dsp_JTDOEn_pad { \
  27802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27803. _ezchip_macro_read_value_ &= ~(0xFF); \
  27804. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  27805. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27806. }
  27807. #define SET_GPIO_17_dout_dsp_JTDO_pad { \
  27808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27809. _ezchip_macro_read_value_ &= ~(0xFF); \
  27810. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  27811. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27812. }
  27813. #define SET_GPIO_17_dout_i2c0_pad_sck_oe { \
  27814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27815. _ezchip_macro_read_value_ &= ~(0xFF); \
  27816. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  27817. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27818. }
  27819. #define SET_GPIO_17_dout_i2c0_pad_sda_oe { \
  27820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27821. _ezchip_macro_read_value_ &= ~(0xFF); \
  27822. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  27823. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27824. }
  27825. #define SET_GPIO_17_dout_i2c1_pad_sck_oe { \
  27826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27827. _ezchip_macro_read_value_ &= ~(0xFF); \
  27828. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  27829. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27830. }
  27831. #define SET_GPIO_17_dout_i2c1_pad_sda_oe { \
  27832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27833. _ezchip_macro_read_value_ &= ~(0xFF); \
  27834. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  27835. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27836. }
  27837. #define SET_GPIO_17_dout_i2c2_pad_sck_oe { \
  27838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27839. _ezchip_macro_read_value_ &= ~(0xFF); \
  27840. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  27841. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27842. }
  27843. #define SET_GPIO_17_dout_i2c2_pad_sda_oe { \
  27844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27845. _ezchip_macro_read_value_ &= ~(0xFF); \
  27846. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  27847. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27848. }
  27849. #define SET_GPIO_17_dout_i2c3_pad_sck_oe { \
  27850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27851. _ezchip_macro_read_value_ &= ~(0xFF); \
  27852. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  27853. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27854. }
  27855. #define SET_GPIO_17_dout_i2c3_pad_sda_oe { \
  27856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27857. _ezchip_macro_read_value_ &= ~(0xFF); \
  27858. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  27859. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27860. }
  27861. #define SET_GPIO_17_dout_i2srx_bclk_out { \
  27862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27863. _ezchip_macro_read_value_ &= ~(0xFF); \
  27864. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  27865. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27866. }
  27867. #define SET_GPIO_17_dout_i2srx_bclk_out_oen { \
  27868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27869. _ezchip_macro_read_value_ &= ~(0xFF); \
  27870. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  27871. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27872. }
  27873. #define SET_GPIO_17_dout_i2srx_lrck_out { \
  27874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27875. _ezchip_macro_read_value_ &= ~(0xFF); \
  27876. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  27877. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27878. }
  27879. #define SET_GPIO_17_dout_i2srx_lrck_out_oen { \
  27880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27881. _ezchip_macro_read_value_ &= ~(0xFF); \
  27882. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  27883. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27884. }
  27885. #define SET_GPIO_17_dout_i2srx_mclk_out { \
  27886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27887. _ezchip_macro_read_value_ &= ~(0xFF); \
  27888. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  27889. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27890. }
  27891. #define SET_GPIO_17_dout_i2stx_bclk_out { \
  27892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27893. _ezchip_macro_read_value_ &= ~(0xFF); \
  27894. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  27895. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27896. }
  27897. #define SET_GPIO_17_dout_i2stx_bclk_out_oen { \
  27898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27899. _ezchip_macro_read_value_ &= ~(0xFF); \
  27900. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  27901. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27902. }
  27903. #define SET_GPIO_17_dout_i2stx_lrck_out { \
  27904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27905. _ezchip_macro_read_value_ &= ~(0xFF); \
  27906. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  27907. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27908. }
  27909. #define SET_GPIO_17_dout_i2stx_lrckout_oen { \
  27910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27911. _ezchip_macro_read_value_ &= ~(0xFF); \
  27912. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  27913. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27914. }
  27915. #define SET_GPIO_17_dout_i2stx_mclk_out { \
  27916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27917. _ezchip_macro_read_value_ &= ~(0xFF); \
  27918. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  27919. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27920. }
  27921. #define SET_GPIO_17_dout_i2stx_sdout0 { \
  27922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27923. _ezchip_macro_read_value_ &= ~(0xFF); \
  27924. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  27925. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27926. }
  27927. #define SET_GPIO_17_dout_i2stx_sdout1 { \
  27928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27929. _ezchip_macro_read_value_ &= ~(0xFF); \
  27930. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  27931. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27932. }
  27933. #define SET_GPIO_17_dout_lcd_pad_csm_n { \
  27934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27935. _ezchip_macro_read_value_ &= ~(0xFF); \
  27936. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  27937. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27938. }
  27939. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit0 { \
  27940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27941. _ezchip_macro_read_value_ &= ~(0xFF); \
  27942. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  27943. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27944. }
  27945. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit1 { \
  27946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27947. _ezchip_macro_read_value_ &= ~(0xFF); \
  27948. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  27949. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27950. }
  27951. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit2 { \
  27952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27953. _ezchip_macro_read_value_ &= ~(0xFF); \
  27954. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  27955. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27956. }
  27957. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit3 { \
  27958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27959. _ezchip_macro_read_value_ &= ~(0xFF); \
  27960. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  27961. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27962. }
  27963. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit4 { \
  27964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27965. _ezchip_macro_read_value_ &= ~(0xFF); \
  27966. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  27967. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27968. }
  27969. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit5 { \
  27970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27971. _ezchip_macro_read_value_ &= ~(0xFF); \
  27972. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  27973. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27974. }
  27975. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit6 { \
  27976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27977. _ezchip_macro_read_value_ &= ~(0xFF); \
  27978. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  27979. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27980. }
  27981. #define SET_GPIO_17_dout_pwm_pad_oe_n_bit7 { \
  27982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27983. _ezchip_macro_read_value_ &= ~(0xFF); \
  27984. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  27985. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27986. }
  27987. #define SET_GPIO_17_dout_pwm_pad_out_bit0 { \
  27988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27989. _ezchip_macro_read_value_ &= ~(0xFF); \
  27990. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  27991. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27992. }
  27993. #define SET_GPIO_17_dout_pwm_pad_out_bit1 { \
  27994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  27995. _ezchip_macro_read_value_ &= ~(0xFF); \
  27996. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  27997. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  27998. }
  27999. #define SET_GPIO_17_dout_pwm_pad_out_bit2 { \
  28000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28001. _ezchip_macro_read_value_ &= ~(0xFF); \
  28002. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  28003. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28004. }
  28005. #define SET_GPIO_17_dout_pwm_pad_out_bit3 { \
  28006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28007. _ezchip_macro_read_value_ &= ~(0xFF); \
  28008. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  28009. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28010. }
  28011. #define SET_GPIO_17_dout_pwm_pad_out_bit4 { \
  28012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28013. _ezchip_macro_read_value_ &= ~(0xFF); \
  28014. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  28015. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28016. }
  28017. #define SET_GPIO_17_dout_pwm_pad_out_bit5 { \
  28018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28019. _ezchip_macro_read_value_ &= ~(0xFF); \
  28020. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  28021. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28022. }
  28023. #define SET_GPIO_17_dout_pwm_pad_out_bit6 { \
  28024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28025. _ezchip_macro_read_value_ &= ~(0xFF); \
  28026. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  28027. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28028. }
  28029. #define SET_GPIO_17_dout_pwm_pad_out_bit7 { \
  28030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28031. _ezchip_macro_read_value_ &= ~(0xFF); \
  28032. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  28033. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28034. }
  28035. #define SET_GPIO_17_dout_pwmdac_left_out { \
  28036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28037. _ezchip_macro_read_value_ &= ~(0xFF); \
  28038. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  28039. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28040. }
  28041. #define SET_GPIO_17_dout_pwmdac_right_out { \
  28042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28043. _ezchip_macro_read_value_ &= ~(0xFF); \
  28044. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  28045. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28046. }
  28047. #define SET_GPIO_17_dout_qspi_csn1_out { \
  28048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28049. _ezchip_macro_read_value_ &= ~(0xFF); \
  28050. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  28051. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28052. }
  28053. #define SET_GPIO_17_dout_qspi_csn2_out { \
  28054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28055. _ezchip_macro_read_value_ &= ~(0xFF); \
  28056. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  28057. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28058. }
  28059. #define SET_GPIO_17_dout_qspi_csn3_out { \
  28060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28061. _ezchip_macro_read_value_ &= ~(0xFF); \
  28062. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  28063. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28064. }
  28065. #define SET_GPIO_17_dout_register23_SCFG_cmsensor_rst0 { \
  28066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28067. _ezchip_macro_read_value_ &= ~(0xFF); \
  28068. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  28069. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28070. }
  28071. #define SET_GPIO_17_dout_register23_SCFG_cmsensor_rst1 { \
  28072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28073. _ezchip_macro_read_value_ &= ~(0xFF); \
  28074. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  28075. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28076. }
  28077. #define SET_GPIO_17_dout_register32_SCFG_gmac_phy_rstn { \
  28078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28079. _ezchip_macro_read_value_ &= ~(0xFF); \
  28080. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  28081. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28082. }
  28083. #define SET_GPIO_17_dout_sdio0_pad_card_power_en { \
  28084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28085. _ezchip_macro_read_value_ &= ~(0xFF); \
  28086. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  28087. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28088. }
  28089. #define SET_GPIO_17_dout_sdio0_pad_cclk_out { \
  28090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28091. _ezchip_macro_read_value_ &= ~(0xFF); \
  28092. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  28093. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28094. }
  28095. #define SET_GPIO_17_dout_sdio0_pad_ccmd_oe { \
  28096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28097. _ezchip_macro_read_value_ &= ~(0xFF); \
  28098. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  28099. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28100. }
  28101. #define SET_GPIO_17_dout_sdio0_pad_ccmd_out { \
  28102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28103. _ezchip_macro_read_value_ &= ~(0xFF); \
  28104. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  28105. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28106. }
  28107. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit0 { \
  28108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28109. _ezchip_macro_read_value_ &= ~(0xFF); \
  28110. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  28111. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28112. }
  28113. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit1 { \
  28114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28115. _ezchip_macro_read_value_ &= ~(0xFF); \
  28116. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  28117. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28118. }
  28119. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit2 { \
  28120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28121. _ezchip_macro_read_value_ &= ~(0xFF); \
  28122. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  28123. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28124. }
  28125. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit3 { \
  28126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28127. _ezchip_macro_read_value_ &= ~(0xFF); \
  28128. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  28129. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28130. }
  28131. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit4 { \
  28132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28133. _ezchip_macro_read_value_ &= ~(0xFF); \
  28134. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  28135. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28136. }
  28137. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit5 { \
  28138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28139. _ezchip_macro_read_value_ &= ~(0xFF); \
  28140. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  28141. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28142. }
  28143. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit6 { \
  28144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28145. _ezchip_macro_read_value_ &= ~(0xFF); \
  28146. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  28147. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28148. }
  28149. #define SET_GPIO_17_dout_sdio0_pad_cdata_oe_bit7 { \
  28150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28151. _ezchip_macro_read_value_ &= ~(0xFF); \
  28152. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  28153. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28154. }
  28155. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit0 { \
  28156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28157. _ezchip_macro_read_value_ &= ~(0xFF); \
  28158. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  28159. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28160. }
  28161. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit1 { \
  28162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28163. _ezchip_macro_read_value_ &= ~(0xFF); \
  28164. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  28165. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28166. }
  28167. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit2 { \
  28168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28169. _ezchip_macro_read_value_ &= ~(0xFF); \
  28170. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  28171. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28172. }
  28173. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit3 { \
  28174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28175. _ezchip_macro_read_value_ &= ~(0xFF); \
  28176. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  28177. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28178. }
  28179. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit4 { \
  28180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28181. _ezchip_macro_read_value_ &= ~(0xFF); \
  28182. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  28183. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28184. }
  28185. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit5 { \
  28186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28187. _ezchip_macro_read_value_ &= ~(0xFF); \
  28188. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  28189. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28190. }
  28191. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit6 { \
  28192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28193. _ezchip_macro_read_value_ &= ~(0xFF); \
  28194. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  28195. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28196. }
  28197. #define SET_GPIO_17_dout_sdio0_pad_cdata_out_bit7 { \
  28198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28199. _ezchip_macro_read_value_ &= ~(0xFF); \
  28200. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  28201. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28202. }
  28203. #define SET_GPIO_17_dout_sdio0_pad_rst_n { \
  28204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28205. _ezchip_macro_read_value_ &= ~(0xFF); \
  28206. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  28207. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28208. }
  28209. #define SET_GPIO_17_dout_sdio1_pad_card_power_en { \
  28210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28211. _ezchip_macro_read_value_ &= ~(0xFF); \
  28212. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  28213. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28214. }
  28215. #define SET_GPIO_17_dout_sdio1_pad_cclk_out { \
  28216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28217. _ezchip_macro_read_value_ &= ~(0xFF); \
  28218. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  28219. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28220. }
  28221. #define SET_GPIO_17_dout_sdio1_pad_ccmd_oe { \
  28222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28223. _ezchip_macro_read_value_ &= ~(0xFF); \
  28224. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  28225. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28226. }
  28227. #define SET_GPIO_17_dout_sdio1_pad_ccmd_out { \
  28228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28229. _ezchip_macro_read_value_ &= ~(0xFF); \
  28230. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  28231. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28232. }
  28233. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit0 { \
  28234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28235. _ezchip_macro_read_value_ &= ~(0xFF); \
  28236. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  28237. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28238. }
  28239. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit1 { \
  28240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28241. _ezchip_macro_read_value_ &= ~(0xFF); \
  28242. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  28243. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28244. }
  28245. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit2 { \
  28246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28247. _ezchip_macro_read_value_ &= ~(0xFF); \
  28248. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  28249. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28250. }
  28251. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit3 { \
  28252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28253. _ezchip_macro_read_value_ &= ~(0xFF); \
  28254. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  28255. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28256. }
  28257. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit4 { \
  28258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28259. _ezchip_macro_read_value_ &= ~(0xFF); \
  28260. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  28261. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28262. }
  28263. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit5 { \
  28264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28265. _ezchip_macro_read_value_ &= ~(0xFF); \
  28266. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  28267. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28268. }
  28269. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit6 { \
  28270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28271. _ezchip_macro_read_value_ &= ~(0xFF); \
  28272. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  28273. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28274. }
  28275. #define SET_GPIO_17_dout_sdio1_pad_cdata_oe_bit7 { \
  28276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28277. _ezchip_macro_read_value_ &= ~(0xFF); \
  28278. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  28279. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28280. }
  28281. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit0 { \
  28282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28283. _ezchip_macro_read_value_ &= ~(0xFF); \
  28284. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  28285. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28286. }
  28287. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit1 { \
  28288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28289. _ezchip_macro_read_value_ &= ~(0xFF); \
  28290. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  28291. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28292. }
  28293. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit2 { \
  28294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28295. _ezchip_macro_read_value_ &= ~(0xFF); \
  28296. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  28297. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28298. }
  28299. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit3 { \
  28300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28301. _ezchip_macro_read_value_ &= ~(0xFF); \
  28302. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  28303. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28304. }
  28305. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit4 { \
  28306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28307. _ezchip_macro_read_value_ &= ~(0xFF); \
  28308. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  28309. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28310. }
  28311. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit5 { \
  28312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28313. _ezchip_macro_read_value_ &= ~(0xFF); \
  28314. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  28315. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28316. }
  28317. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit6 { \
  28318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28319. _ezchip_macro_read_value_ &= ~(0xFF); \
  28320. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  28321. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28322. }
  28323. #define SET_GPIO_17_dout_sdio1_pad_cdata_out_bit7 { \
  28324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28325. _ezchip_macro_read_value_ &= ~(0xFF); \
  28326. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  28327. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28328. }
  28329. #define SET_GPIO_17_dout_sdio1_pad_rst_n { \
  28330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28331. _ezchip_macro_read_value_ &= ~(0xFF); \
  28332. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  28333. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28334. }
  28335. #define SET_GPIO_17_dout_spdif_tx_sdout { \
  28336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28337. _ezchip_macro_read_value_ &= ~(0xFF); \
  28338. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  28339. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28340. }
  28341. #define SET_GPIO_17_dout_spdif_tx_sdout_oen { \
  28342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28343. _ezchip_macro_read_value_ &= ~(0xFF); \
  28344. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  28345. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28346. }
  28347. #define SET_GPIO_17_dout_spi0_pad_oe_n { \
  28348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28349. _ezchip_macro_read_value_ &= ~(0xFF); \
  28350. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  28351. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28352. }
  28353. #define SET_GPIO_17_dout_spi0_pad_sck_out { \
  28354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28355. _ezchip_macro_read_value_ &= ~(0xFF); \
  28356. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  28357. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28358. }
  28359. #define SET_GPIO_17_dout_spi0_pad_ss_0_n { \
  28360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28361. _ezchip_macro_read_value_ &= ~(0xFF); \
  28362. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  28363. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28364. }
  28365. #define SET_GPIO_17_dout_spi0_pad_ss_1_n { \
  28366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28367. _ezchip_macro_read_value_ &= ~(0xFF); \
  28368. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  28369. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28370. }
  28371. #define SET_GPIO_17_dout_spi0_pad_txd { \
  28372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28373. _ezchip_macro_read_value_ &= ~(0xFF); \
  28374. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  28375. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28376. }
  28377. #define SET_GPIO_17_dout_spi1_pad_oe_n { \
  28378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28379. _ezchip_macro_read_value_ &= ~(0xFF); \
  28380. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  28381. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28382. }
  28383. #define SET_GPIO_17_dout_spi1_pad_sck_out { \
  28384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28385. _ezchip_macro_read_value_ &= ~(0xFF); \
  28386. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  28387. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28388. }
  28389. #define SET_GPIO_17_dout_spi1_pad_ss_0_n { \
  28390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28391. _ezchip_macro_read_value_ &= ~(0xFF); \
  28392. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  28393. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28394. }
  28395. #define SET_GPIO_17_dout_spi1_pad_ss_1_n { \
  28396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28397. _ezchip_macro_read_value_ &= ~(0xFF); \
  28398. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  28399. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28400. }
  28401. #define SET_GPIO_17_dout_spi1_pad_txd { \
  28402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28403. _ezchip_macro_read_value_ &= ~(0xFF); \
  28404. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  28405. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28406. }
  28407. #define SET_GPIO_17_dout_spi2_pad_oe_n { \
  28408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28409. _ezchip_macro_read_value_ &= ~(0xFF); \
  28410. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  28411. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28412. }
  28413. #define SET_GPIO_17_dout_spi2_pad_sck_out { \
  28414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28415. _ezchip_macro_read_value_ &= ~(0xFF); \
  28416. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  28417. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28418. }
  28419. #define SET_GPIO_17_dout_spi2_pad_ss_0_n { \
  28420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28421. _ezchip_macro_read_value_ &= ~(0xFF); \
  28422. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  28423. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28424. }
  28425. #define SET_GPIO_17_dout_spi2_pad_ss_1_n { \
  28426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28427. _ezchip_macro_read_value_ &= ~(0xFF); \
  28428. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  28429. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28430. }
  28431. #define SET_GPIO_17_dout_spi2_pad_txd { \
  28432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28433. _ezchip_macro_read_value_ &= ~(0xFF); \
  28434. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  28435. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28436. }
  28437. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit0 { \
  28438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28439. _ezchip_macro_read_value_ &= ~(0xFF); \
  28440. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  28441. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28442. }
  28443. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit1 { \
  28444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28445. _ezchip_macro_read_value_ &= ~(0xFF); \
  28446. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  28447. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28448. }
  28449. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit2 { \
  28450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28451. _ezchip_macro_read_value_ &= ~(0xFF); \
  28452. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  28453. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28454. }
  28455. #define SET_GPIO_17_dout_spi2ahb_pad_oe_n_bit3 { \
  28456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28457. _ezchip_macro_read_value_ &= ~(0xFF); \
  28458. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  28459. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28460. }
  28461. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit0 { \
  28462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28463. _ezchip_macro_read_value_ &= ~(0xFF); \
  28464. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  28465. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28466. }
  28467. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit1 { \
  28468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28469. _ezchip_macro_read_value_ &= ~(0xFF); \
  28470. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  28471. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28472. }
  28473. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit2 { \
  28474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28475. _ezchip_macro_read_value_ &= ~(0xFF); \
  28476. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  28477. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28478. }
  28479. #define SET_GPIO_17_dout_spi2ahb_pad_txd_bit3 { \
  28480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28481. _ezchip_macro_read_value_ &= ~(0xFF); \
  28482. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  28483. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28484. }
  28485. #define SET_GPIO_17_dout_spi3_pad_oe_n { \
  28486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28487. _ezchip_macro_read_value_ &= ~(0xFF); \
  28488. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  28489. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28490. }
  28491. #define SET_GPIO_17_dout_spi3_pad_sck_out { \
  28492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28493. _ezchip_macro_read_value_ &= ~(0xFF); \
  28494. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  28495. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28496. }
  28497. #define SET_GPIO_17_dout_spi3_pad_ss_0_n { \
  28498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28499. _ezchip_macro_read_value_ &= ~(0xFF); \
  28500. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  28501. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28502. }
  28503. #define SET_GPIO_17_dout_spi3_pad_ss_1_n { \
  28504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28505. _ezchip_macro_read_value_ &= ~(0xFF); \
  28506. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  28507. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28508. }
  28509. #define SET_GPIO_17_dout_spi3_pad_txd { \
  28510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28511. _ezchip_macro_read_value_ &= ~(0xFF); \
  28512. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  28513. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28514. }
  28515. #define SET_GPIO_17_dout_uart0_pad_dtrn { \
  28516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28517. _ezchip_macro_read_value_ &= ~(0xFF); \
  28518. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  28519. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28520. }
  28521. #define SET_GPIO_17_dout_uart0_pad_rtsn { \
  28522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28523. _ezchip_macro_read_value_ &= ~(0xFF); \
  28524. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  28525. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28526. }
  28527. #define SET_GPIO_17_dout_uart0_pad_sout { \
  28528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28529. _ezchip_macro_read_value_ &= ~(0xFF); \
  28530. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  28531. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28532. }
  28533. #define SET_GPIO_17_dout_uart1_pad_sout { \
  28534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28535. _ezchip_macro_read_value_ &= ~(0xFF); \
  28536. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  28537. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28538. }
  28539. #define SET_GPIO_17_dout_uart2_pad_dtr_n { \
  28540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28541. _ezchip_macro_read_value_ &= ~(0xFF); \
  28542. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  28543. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28544. }
  28545. #define SET_GPIO_17_dout_uart2_pad_rts_n { \
  28546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28547. _ezchip_macro_read_value_ &= ~(0xFF); \
  28548. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  28549. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28550. }
  28551. #define SET_GPIO_17_dout_uart2_pad_sout { \
  28552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28553. _ezchip_macro_read_value_ &= ~(0xFF); \
  28554. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  28555. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28556. }
  28557. #define SET_GPIO_17_dout_uart3_pad_sout { \
  28558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28559. _ezchip_macro_read_value_ &= ~(0xFF); \
  28560. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  28561. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28562. }
  28563. #define SET_GPIO_17_dout_usb_drv_bus { \
  28564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_dout_REG_ADDR); \
  28565. _ezchip_macro_read_value_ &= ~(0xFF); \
  28566. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  28567. MA_OUTW(gpio_17_dout_REG_ADDR,_ezchip_macro_read_value_); \
  28568. }
  28569. #define SET_GPIO_17_doen_reverse_(en) { \
  28570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28571. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  28572. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  28573. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28574. }
  28575. #define SET_GPIO_17_doen_LOW { \
  28576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28577. _ezchip_macro_read_value_ &= ~(0xFF); \
  28578. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  28579. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28580. }
  28581. #define SET_GPIO_17_doen_HIGH { \
  28582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28583. _ezchip_macro_read_value_ &= ~(0xFF); \
  28584. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  28585. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28586. }
  28587. #define SET_GPIO_17_doen_clk_gmac_tophyref { \
  28588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28589. _ezchip_macro_read_value_ &= ~(0xFF); \
  28590. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  28591. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28592. }
  28593. #define SET_GPIO_17_doen_cpu_jtag_tdo { \
  28594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28595. _ezchip_macro_read_value_ &= ~(0xFF); \
  28596. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  28597. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28598. }
  28599. #define SET_GPIO_17_doen_cpu_jtag_tdo_oen { \
  28600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28601. _ezchip_macro_read_value_ &= ~(0xFF); \
  28602. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  28603. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28604. }
  28605. #define SET_GPIO_17_doen_dmic_clk_out { \
  28606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28607. _ezchip_macro_read_value_ &= ~(0xFF); \
  28608. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  28609. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28610. }
  28611. #define SET_GPIO_17_doen_dsp_JTDOEn_pad { \
  28612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28613. _ezchip_macro_read_value_ &= ~(0xFF); \
  28614. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  28615. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28616. }
  28617. #define SET_GPIO_17_doen_dsp_JTDO_pad { \
  28618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28619. _ezchip_macro_read_value_ &= ~(0xFF); \
  28620. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  28621. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28622. }
  28623. #define SET_GPIO_17_doen_i2c0_pad_sck_oe { \
  28624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28625. _ezchip_macro_read_value_ &= ~(0xFF); \
  28626. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  28627. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28628. }
  28629. #define SET_GPIO_17_doen_i2c0_pad_sda_oe { \
  28630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28631. _ezchip_macro_read_value_ &= ~(0xFF); \
  28632. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  28633. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28634. }
  28635. #define SET_GPIO_17_doen_i2c1_pad_sck_oe { \
  28636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28637. _ezchip_macro_read_value_ &= ~(0xFF); \
  28638. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  28639. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28640. }
  28641. #define SET_GPIO_17_doen_i2c1_pad_sda_oe { \
  28642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28643. _ezchip_macro_read_value_ &= ~(0xFF); \
  28644. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  28645. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28646. }
  28647. #define SET_GPIO_17_doen_i2c2_pad_sck_oe { \
  28648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28649. _ezchip_macro_read_value_ &= ~(0xFF); \
  28650. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  28651. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28652. }
  28653. #define SET_GPIO_17_doen_i2c2_pad_sda_oe { \
  28654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28655. _ezchip_macro_read_value_ &= ~(0xFF); \
  28656. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  28657. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28658. }
  28659. #define SET_GPIO_17_doen_i2c3_pad_sck_oe { \
  28660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28661. _ezchip_macro_read_value_ &= ~(0xFF); \
  28662. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  28663. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28664. }
  28665. #define SET_GPIO_17_doen_i2c3_pad_sda_oe { \
  28666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28667. _ezchip_macro_read_value_ &= ~(0xFF); \
  28668. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  28669. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28670. }
  28671. #define SET_GPIO_17_doen_i2srx_bclk_out { \
  28672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28673. _ezchip_macro_read_value_ &= ~(0xFF); \
  28674. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  28675. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28676. }
  28677. #define SET_GPIO_17_doen_i2srx_bclk_out_oen { \
  28678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28679. _ezchip_macro_read_value_ &= ~(0xFF); \
  28680. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  28681. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28682. }
  28683. #define SET_GPIO_17_doen_i2srx_lrck_out { \
  28684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28685. _ezchip_macro_read_value_ &= ~(0xFF); \
  28686. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  28687. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28688. }
  28689. #define SET_GPIO_17_doen_i2srx_lrck_out_oen { \
  28690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28691. _ezchip_macro_read_value_ &= ~(0xFF); \
  28692. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  28693. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28694. }
  28695. #define SET_GPIO_17_doen_i2srx_mclk_out { \
  28696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28697. _ezchip_macro_read_value_ &= ~(0xFF); \
  28698. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  28699. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28700. }
  28701. #define SET_GPIO_17_doen_i2stx_bclk_out { \
  28702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28703. _ezchip_macro_read_value_ &= ~(0xFF); \
  28704. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  28705. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28706. }
  28707. #define SET_GPIO_17_doen_i2stx_bclk_out_oen { \
  28708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28709. _ezchip_macro_read_value_ &= ~(0xFF); \
  28710. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  28711. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28712. }
  28713. #define SET_GPIO_17_doen_i2stx_lrck_out { \
  28714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28715. _ezchip_macro_read_value_ &= ~(0xFF); \
  28716. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  28717. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28718. }
  28719. #define SET_GPIO_17_doen_i2stx_lrckout_oen { \
  28720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28721. _ezchip_macro_read_value_ &= ~(0xFF); \
  28722. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  28723. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28724. }
  28725. #define SET_GPIO_17_doen_i2stx_mclk_out { \
  28726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28727. _ezchip_macro_read_value_ &= ~(0xFF); \
  28728. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  28729. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28730. }
  28731. #define SET_GPIO_17_doen_i2stx_sdout0 { \
  28732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28733. _ezchip_macro_read_value_ &= ~(0xFF); \
  28734. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  28735. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28736. }
  28737. #define SET_GPIO_17_doen_i2stx_sdout1 { \
  28738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28739. _ezchip_macro_read_value_ &= ~(0xFF); \
  28740. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  28741. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28742. }
  28743. #define SET_GPIO_17_doen_lcd_pad_csm_n { \
  28744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28745. _ezchip_macro_read_value_ &= ~(0xFF); \
  28746. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  28747. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28748. }
  28749. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit0 { \
  28750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28751. _ezchip_macro_read_value_ &= ~(0xFF); \
  28752. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  28753. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28754. }
  28755. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit1 { \
  28756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28757. _ezchip_macro_read_value_ &= ~(0xFF); \
  28758. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  28759. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28760. }
  28761. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit2 { \
  28762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28763. _ezchip_macro_read_value_ &= ~(0xFF); \
  28764. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  28765. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28766. }
  28767. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit3 { \
  28768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28769. _ezchip_macro_read_value_ &= ~(0xFF); \
  28770. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  28771. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28772. }
  28773. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit4 { \
  28774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28775. _ezchip_macro_read_value_ &= ~(0xFF); \
  28776. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  28777. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28778. }
  28779. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit5 { \
  28780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28781. _ezchip_macro_read_value_ &= ~(0xFF); \
  28782. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  28783. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28784. }
  28785. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit6 { \
  28786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28787. _ezchip_macro_read_value_ &= ~(0xFF); \
  28788. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  28789. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28790. }
  28791. #define SET_GPIO_17_doen_pwm_pad_oe_n_bit7 { \
  28792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28793. _ezchip_macro_read_value_ &= ~(0xFF); \
  28794. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  28795. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28796. }
  28797. #define SET_GPIO_17_doen_pwm_pad_out_bit0 { \
  28798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28799. _ezchip_macro_read_value_ &= ~(0xFF); \
  28800. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  28801. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28802. }
  28803. #define SET_GPIO_17_doen_pwm_pad_out_bit1 { \
  28804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28805. _ezchip_macro_read_value_ &= ~(0xFF); \
  28806. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  28807. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28808. }
  28809. #define SET_GPIO_17_doen_pwm_pad_out_bit2 { \
  28810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28811. _ezchip_macro_read_value_ &= ~(0xFF); \
  28812. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  28813. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28814. }
  28815. #define SET_GPIO_17_doen_pwm_pad_out_bit3 { \
  28816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28817. _ezchip_macro_read_value_ &= ~(0xFF); \
  28818. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  28819. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28820. }
  28821. #define SET_GPIO_17_doen_pwm_pad_out_bit4 { \
  28822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28823. _ezchip_macro_read_value_ &= ~(0xFF); \
  28824. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  28825. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28826. }
  28827. #define SET_GPIO_17_doen_pwm_pad_out_bit5 { \
  28828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28829. _ezchip_macro_read_value_ &= ~(0xFF); \
  28830. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  28831. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28832. }
  28833. #define SET_GPIO_17_doen_pwm_pad_out_bit6 { \
  28834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28835. _ezchip_macro_read_value_ &= ~(0xFF); \
  28836. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  28837. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28838. }
  28839. #define SET_GPIO_17_doen_pwm_pad_out_bit7 { \
  28840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28841. _ezchip_macro_read_value_ &= ~(0xFF); \
  28842. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  28843. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28844. }
  28845. #define SET_GPIO_17_doen_pwmdac_left_out { \
  28846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28847. _ezchip_macro_read_value_ &= ~(0xFF); \
  28848. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  28849. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28850. }
  28851. #define SET_GPIO_17_doen_pwmdac_right_out { \
  28852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28853. _ezchip_macro_read_value_ &= ~(0xFF); \
  28854. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  28855. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28856. }
  28857. #define SET_GPIO_17_doen_qspi_csn1_out { \
  28858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28859. _ezchip_macro_read_value_ &= ~(0xFF); \
  28860. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  28861. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28862. }
  28863. #define SET_GPIO_17_doen_qspi_csn2_out { \
  28864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28865. _ezchip_macro_read_value_ &= ~(0xFF); \
  28866. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  28867. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28868. }
  28869. #define SET_GPIO_17_doen_qspi_csn3_out { \
  28870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28871. _ezchip_macro_read_value_ &= ~(0xFF); \
  28872. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  28873. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28874. }
  28875. #define SET_GPIO_17_doen_register23_SCFG_cmsensor_rst0 { \
  28876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28877. _ezchip_macro_read_value_ &= ~(0xFF); \
  28878. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  28879. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28880. }
  28881. #define SET_GPIO_17_doen_register23_SCFG_cmsensor_rst1 { \
  28882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28883. _ezchip_macro_read_value_ &= ~(0xFF); \
  28884. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  28885. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28886. }
  28887. #define SET_GPIO_17_doen_register32_SCFG_gmac_phy_rstn { \
  28888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28889. _ezchip_macro_read_value_ &= ~(0xFF); \
  28890. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  28891. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28892. }
  28893. #define SET_GPIO_17_doen_sdio0_pad_card_power_en { \
  28894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28895. _ezchip_macro_read_value_ &= ~(0xFF); \
  28896. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  28897. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28898. }
  28899. #define SET_GPIO_17_doen_sdio0_pad_cclk_out { \
  28900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28901. _ezchip_macro_read_value_ &= ~(0xFF); \
  28902. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  28903. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28904. }
  28905. #define SET_GPIO_17_doen_sdio0_pad_ccmd_oe { \
  28906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28907. _ezchip_macro_read_value_ &= ~(0xFF); \
  28908. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  28909. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28910. }
  28911. #define SET_GPIO_17_doen_sdio0_pad_ccmd_out { \
  28912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28913. _ezchip_macro_read_value_ &= ~(0xFF); \
  28914. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  28915. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28916. }
  28917. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit0 { \
  28918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28919. _ezchip_macro_read_value_ &= ~(0xFF); \
  28920. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  28921. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28922. }
  28923. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit1 { \
  28924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28925. _ezchip_macro_read_value_ &= ~(0xFF); \
  28926. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  28927. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28928. }
  28929. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit2 { \
  28930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28931. _ezchip_macro_read_value_ &= ~(0xFF); \
  28932. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  28933. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28934. }
  28935. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit3 { \
  28936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28937. _ezchip_macro_read_value_ &= ~(0xFF); \
  28938. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  28939. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28940. }
  28941. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit4 { \
  28942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28943. _ezchip_macro_read_value_ &= ~(0xFF); \
  28944. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  28945. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28946. }
  28947. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit5 { \
  28948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28949. _ezchip_macro_read_value_ &= ~(0xFF); \
  28950. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  28951. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28952. }
  28953. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit6 { \
  28954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28955. _ezchip_macro_read_value_ &= ~(0xFF); \
  28956. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  28957. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28958. }
  28959. #define SET_GPIO_17_doen_sdio0_pad_cdata_oe_bit7 { \
  28960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28961. _ezchip_macro_read_value_ &= ~(0xFF); \
  28962. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  28963. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28964. }
  28965. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit0 { \
  28966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28967. _ezchip_macro_read_value_ &= ~(0xFF); \
  28968. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  28969. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28970. }
  28971. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit1 { \
  28972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28973. _ezchip_macro_read_value_ &= ~(0xFF); \
  28974. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  28975. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28976. }
  28977. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit2 { \
  28978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28979. _ezchip_macro_read_value_ &= ~(0xFF); \
  28980. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  28981. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28982. }
  28983. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit3 { \
  28984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28985. _ezchip_macro_read_value_ &= ~(0xFF); \
  28986. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  28987. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28988. }
  28989. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit4 { \
  28990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28991. _ezchip_macro_read_value_ &= ~(0xFF); \
  28992. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  28993. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  28994. }
  28995. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit5 { \
  28996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  28997. _ezchip_macro_read_value_ &= ~(0xFF); \
  28998. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  28999. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29000. }
  29001. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit6 { \
  29002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29003. _ezchip_macro_read_value_ &= ~(0xFF); \
  29004. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  29005. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29006. }
  29007. #define SET_GPIO_17_doen_sdio0_pad_cdata_out_bit7 { \
  29008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29009. _ezchip_macro_read_value_ &= ~(0xFF); \
  29010. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  29011. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29012. }
  29013. #define SET_GPIO_17_doen_sdio0_pad_rst_n { \
  29014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29015. _ezchip_macro_read_value_ &= ~(0xFF); \
  29016. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  29017. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29018. }
  29019. #define SET_GPIO_17_doen_sdio1_pad_card_power_en { \
  29020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29021. _ezchip_macro_read_value_ &= ~(0xFF); \
  29022. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  29023. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29024. }
  29025. #define SET_GPIO_17_doen_sdio1_pad_cclk_out { \
  29026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29027. _ezchip_macro_read_value_ &= ~(0xFF); \
  29028. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  29029. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29030. }
  29031. #define SET_GPIO_17_doen_sdio1_pad_ccmd_oe { \
  29032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29033. _ezchip_macro_read_value_ &= ~(0xFF); \
  29034. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  29035. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29036. }
  29037. #define SET_GPIO_17_doen_sdio1_pad_ccmd_out { \
  29038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29039. _ezchip_macro_read_value_ &= ~(0xFF); \
  29040. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  29041. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29042. }
  29043. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit0 { \
  29044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29045. _ezchip_macro_read_value_ &= ~(0xFF); \
  29046. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  29047. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29048. }
  29049. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit1 { \
  29050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29051. _ezchip_macro_read_value_ &= ~(0xFF); \
  29052. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  29053. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29054. }
  29055. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit2 { \
  29056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29057. _ezchip_macro_read_value_ &= ~(0xFF); \
  29058. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  29059. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29060. }
  29061. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit3 { \
  29062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29063. _ezchip_macro_read_value_ &= ~(0xFF); \
  29064. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  29065. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29066. }
  29067. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit4 { \
  29068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29069. _ezchip_macro_read_value_ &= ~(0xFF); \
  29070. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  29071. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29072. }
  29073. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit5 { \
  29074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29075. _ezchip_macro_read_value_ &= ~(0xFF); \
  29076. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  29077. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29078. }
  29079. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit6 { \
  29080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29081. _ezchip_macro_read_value_ &= ~(0xFF); \
  29082. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  29083. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29084. }
  29085. #define SET_GPIO_17_doen_sdio1_pad_cdata_oe_bit7 { \
  29086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29087. _ezchip_macro_read_value_ &= ~(0xFF); \
  29088. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  29089. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29090. }
  29091. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit0 { \
  29092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29093. _ezchip_macro_read_value_ &= ~(0xFF); \
  29094. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  29095. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29096. }
  29097. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit1 { \
  29098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29099. _ezchip_macro_read_value_ &= ~(0xFF); \
  29100. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  29101. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29102. }
  29103. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit2 { \
  29104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29105. _ezchip_macro_read_value_ &= ~(0xFF); \
  29106. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  29107. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29108. }
  29109. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit3 { \
  29110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29111. _ezchip_macro_read_value_ &= ~(0xFF); \
  29112. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  29113. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29114. }
  29115. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit4 { \
  29116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29117. _ezchip_macro_read_value_ &= ~(0xFF); \
  29118. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  29119. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29120. }
  29121. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit5 { \
  29122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29123. _ezchip_macro_read_value_ &= ~(0xFF); \
  29124. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  29125. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29126. }
  29127. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit6 { \
  29128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29129. _ezchip_macro_read_value_ &= ~(0xFF); \
  29130. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  29131. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29132. }
  29133. #define SET_GPIO_17_doen_sdio1_pad_cdata_out_bit7 { \
  29134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29135. _ezchip_macro_read_value_ &= ~(0xFF); \
  29136. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  29137. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29138. }
  29139. #define SET_GPIO_17_doen_sdio1_pad_rst_n { \
  29140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29141. _ezchip_macro_read_value_ &= ~(0xFF); \
  29142. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  29143. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29144. }
  29145. #define SET_GPIO_17_doen_spdif_tx_sdout { \
  29146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29147. _ezchip_macro_read_value_ &= ~(0xFF); \
  29148. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  29149. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29150. }
  29151. #define SET_GPIO_17_doen_spdif_tx_sdout_oen { \
  29152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29153. _ezchip_macro_read_value_ &= ~(0xFF); \
  29154. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  29155. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29156. }
  29157. #define SET_GPIO_17_doen_spi0_pad_oe_n { \
  29158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29159. _ezchip_macro_read_value_ &= ~(0xFF); \
  29160. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  29161. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29162. }
  29163. #define SET_GPIO_17_doen_spi0_pad_sck_out { \
  29164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29165. _ezchip_macro_read_value_ &= ~(0xFF); \
  29166. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  29167. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29168. }
  29169. #define SET_GPIO_17_doen_spi0_pad_ss_0_n { \
  29170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29171. _ezchip_macro_read_value_ &= ~(0xFF); \
  29172. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  29173. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29174. }
  29175. #define SET_GPIO_17_doen_spi0_pad_ss_1_n { \
  29176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29177. _ezchip_macro_read_value_ &= ~(0xFF); \
  29178. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  29179. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29180. }
  29181. #define SET_GPIO_17_doen_spi0_pad_txd { \
  29182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29183. _ezchip_macro_read_value_ &= ~(0xFF); \
  29184. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  29185. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29186. }
  29187. #define SET_GPIO_17_doen_spi1_pad_oe_n { \
  29188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29189. _ezchip_macro_read_value_ &= ~(0xFF); \
  29190. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  29191. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29192. }
  29193. #define SET_GPIO_17_doen_spi1_pad_sck_out { \
  29194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29195. _ezchip_macro_read_value_ &= ~(0xFF); \
  29196. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  29197. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29198. }
  29199. #define SET_GPIO_17_doen_spi1_pad_ss_0_n { \
  29200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29201. _ezchip_macro_read_value_ &= ~(0xFF); \
  29202. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  29203. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29204. }
  29205. #define SET_GPIO_17_doen_spi1_pad_ss_1_n { \
  29206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29207. _ezchip_macro_read_value_ &= ~(0xFF); \
  29208. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  29209. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29210. }
  29211. #define SET_GPIO_17_doen_spi1_pad_txd { \
  29212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29213. _ezchip_macro_read_value_ &= ~(0xFF); \
  29214. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  29215. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29216. }
  29217. #define SET_GPIO_17_doen_spi2_pad_oe_n { \
  29218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29219. _ezchip_macro_read_value_ &= ~(0xFF); \
  29220. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  29221. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29222. }
  29223. #define SET_GPIO_17_doen_spi2_pad_sck_out { \
  29224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29225. _ezchip_macro_read_value_ &= ~(0xFF); \
  29226. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  29227. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29228. }
  29229. #define SET_GPIO_17_doen_spi2_pad_ss_0_n { \
  29230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29231. _ezchip_macro_read_value_ &= ~(0xFF); \
  29232. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  29233. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29234. }
  29235. #define SET_GPIO_17_doen_spi2_pad_ss_1_n { \
  29236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29237. _ezchip_macro_read_value_ &= ~(0xFF); \
  29238. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  29239. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29240. }
  29241. #define SET_GPIO_17_doen_spi2_pad_txd { \
  29242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29243. _ezchip_macro_read_value_ &= ~(0xFF); \
  29244. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  29245. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29246. }
  29247. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit0 { \
  29248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29249. _ezchip_macro_read_value_ &= ~(0xFF); \
  29250. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  29251. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29252. }
  29253. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit1 { \
  29254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29255. _ezchip_macro_read_value_ &= ~(0xFF); \
  29256. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  29257. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29258. }
  29259. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit2 { \
  29260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29261. _ezchip_macro_read_value_ &= ~(0xFF); \
  29262. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  29263. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29264. }
  29265. #define SET_GPIO_17_doen_spi2ahb_pad_oe_n_bit3 { \
  29266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29267. _ezchip_macro_read_value_ &= ~(0xFF); \
  29268. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  29269. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29270. }
  29271. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit0 { \
  29272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29273. _ezchip_macro_read_value_ &= ~(0xFF); \
  29274. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  29275. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29276. }
  29277. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit1 { \
  29278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29279. _ezchip_macro_read_value_ &= ~(0xFF); \
  29280. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  29281. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29282. }
  29283. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit2 { \
  29284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29285. _ezchip_macro_read_value_ &= ~(0xFF); \
  29286. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  29287. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29288. }
  29289. #define SET_GPIO_17_doen_spi2ahb_pad_txd_bit3 { \
  29290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29291. _ezchip_macro_read_value_ &= ~(0xFF); \
  29292. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  29293. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29294. }
  29295. #define SET_GPIO_17_doen_spi3_pad_oe_n { \
  29296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29297. _ezchip_macro_read_value_ &= ~(0xFF); \
  29298. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  29299. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29300. }
  29301. #define SET_GPIO_17_doen_spi3_pad_sck_out { \
  29302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29303. _ezchip_macro_read_value_ &= ~(0xFF); \
  29304. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  29305. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29306. }
  29307. #define SET_GPIO_17_doen_spi3_pad_ss_0_n { \
  29308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29309. _ezchip_macro_read_value_ &= ~(0xFF); \
  29310. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  29311. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29312. }
  29313. #define SET_GPIO_17_doen_spi3_pad_ss_1_n { \
  29314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29315. _ezchip_macro_read_value_ &= ~(0xFF); \
  29316. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  29317. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29318. }
  29319. #define SET_GPIO_17_doen_spi3_pad_txd { \
  29320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29321. _ezchip_macro_read_value_ &= ~(0xFF); \
  29322. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  29323. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29324. }
  29325. #define SET_GPIO_17_doen_uart0_pad_dtrn { \
  29326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29327. _ezchip_macro_read_value_ &= ~(0xFF); \
  29328. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  29329. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29330. }
  29331. #define SET_GPIO_17_doen_uart0_pad_rtsn { \
  29332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29333. _ezchip_macro_read_value_ &= ~(0xFF); \
  29334. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  29335. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29336. }
  29337. #define SET_GPIO_17_doen_uart0_pad_sout { \
  29338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29339. _ezchip_macro_read_value_ &= ~(0xFF); \
  29340. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  29341. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29342. }
  29343. #define SET_GPIO_17_doen_uart1_pad_sout { \
  29344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29345. _ezchip_macro_read_value_ &= ~(0xFF); \
  29346. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  29347. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29348. }
  29349. #define SET_GPIO_17_doen_uart2_pad_dtr_n { \
  29350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29351. _ezchip_macro_read_value_ &= ~(0xFF); \
  29352. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  29353. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29354. }
  29355. #define SET_GPIO_17_doen_uart2_pad_rts_n { \
  29356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29357. _ezchip_macro_read_value_ &= ~(0xFF); \
  29358. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  29359. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29360. }
  29361. #define SET_GPIO_17_doen_uart2_pad_sout { \
  29362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29363. _ezchip_macro_read_value_ &= ~(0xFF); \
  29364. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  29365. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29366. }
  29367. #define SET_GPIO_17_doen_uart3_pad_sout { \
  29368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29369. _ezchip_macro_read_value_ &= ~(0xFF); \
  29370. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  29371. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29372. }
  29373. #define SET_GPIO_17_doen_usb_drv_bus { \
  29374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_17_doen_REG_ADDR); \
  29375. _ezchip_macro_read_value_ &= ~(0xFF); \
  29376. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  29377. MA_OUTW(gpio_17_doen_REG_ADDR,_ezchip_macro_read_value_); \
  29378. }
  29379. #define SET_GPIO_18_dout_reverse_(en) { \
  29380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29381. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  29382. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  29383. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29384. }
  29385. #define SET_GPIO_18_dout_LOW { \
  29386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29387. _ezchip_macro_read_value_ &= ~(0xFF); \
  29388. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  29389. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29390. }
  29391. #define SET_GPIO_18_dout_HIGH { \
  29392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29393. _ezchip_macro_read_value_ &= ~(0xFF); \
  29394. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  29395. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29396. }
  29397. #define SET_GPIO_18_dout_clk_gmac_tophyref { \
  29398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29399. _ezchip_macro_read_value_ &= ~(0xFF); \
  29400. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  29401. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29402. }
  29403. #define SET_GPIO_18_dout_cpu_jtag_tdo { \
  29404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29405. _ezchip_macro_read_value_ &= ~(0xFF); \
  29406. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  29407. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29408. }
  29409. #define SET_GPIO_18_dout_cpu_jtag_tdo_oen { \
  29410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29411. _ezchip_macro_read_value_ &= ~(0xFF); \
  29412. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  29413. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29414. }
  29415. #define SET_GPIO_18_dout_dmic_clk_out { \
  29416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29417. _ezchip_macro_read_value_ &= ~(0xFF); \
  29418. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  29419. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29420. }
  29421. #define SET_GPIO_18_dout_dsp_JTDOEn_pad { \
  29422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29423. _ezchip_macro_read_value_ &= ~(0xFF); \
  29424. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  29425. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29426. }
  29427. #define SET_GPIO_18_dout_dsp_JTDO_pad { \
  29428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29429. _ezchip_macro_read_value_ &= ~(0xFF); \
  29430. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  29431. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29432. }
  29433. #define SET_GPIO_18_dout_i2c0_pad_sck_oe { \
  29434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29435. _ezchip_macro_read_value_ &= ~(0xFF); \
  29436. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  29437. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29438. }
  29439. #define SET_GPIO_18_dout_i2c0_pad_sda_oe { \
  29440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29441. _ezchip_macro_read_value_ &= ~(0xFF); \
  29442. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  29443. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29444. }
  29445. #define SET_GPIO_18_dout_i2c1_pad_sck_oe { \
  29446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29447. _ezchip_macro_read_value_ &= ~(0xFF); \
  29448. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  29449. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29450. }
  29451. #define SET_GPIO_18_dout_i2c1_pad_sda_oe { \
  29452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29453. _ezchip_macro_read_value_ &= ~(0xFF); \
  29454. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  29455. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29456. }
  29457. #define SET_GPIO_18_dout_i2c2_pad_sck_oe { \
  29458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29459. _ezchip_macro_read_value_ &= ~(0xFF); \
  29460. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  29461. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29462. }
  29463. #define SET_GPIO_18_dout_i2c2_pad_sda_oe { \
  29464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29465. _ezchip_macro_read_value_ &= ~(0xFF); \
  29466. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  29467. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29468. }
  29469. #define SET_GPIO_18_dout_i2c3_pad_sck_oe { \
  29470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29471. _ezchip_macro_read_value_ &= ~(0xFF); \
  29472. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  29473. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29474. }
  29475. #define SET_GPIO_18_dout_i2c3_pad_sda_oe { \
  29476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29477. _ezchip_macro_read_value_ &= ~(0xFF); \
  29478. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  29479. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29480. }
  29481. #define SET_GPIO_18_dout_i2srx_bclk_out { \
  29482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29483. _ezchip_macro_read_value_ &= ~(0xFF); \
  29484. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  29485. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29486. }
  29487. #define SET_GPIO_18_dout_i2srx_bclk_out_oen { \
  29488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29489. _ezchip_macro_read_value_ &= ~(0xFF); \
  29490. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  29491. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29492. }
  29493. #define SET_GPIO_18_dout_i2srx_lrck_out { \
  29494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29495. _ezchip_macro_read_value_ &= ~(0xFF); \
  29496. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  29497. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29498. }
  29499. #define SET_GPIO_18_dout_i2srx_lrck_out_oen { \
  29500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29501. _ezchip_macro_read_value_ &= ~(0xFF); \
  29502. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  29503. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29504. }
  29505. #define SET_GPIO_18_dout_i2srx_mclk_out { \
  29506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29507. _ezchip_macro_read_value_ &= ~(0xFF); \
  29508. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  29509. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29510. }
  29511. #define SET_GPIO_18_dout_i2stx_bclk_out { \
  29512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29513. _ezchip_macro_read_value_ &= ~(0xFF); \
  29514. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  29515. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29516. }
  29517. #define SET_GPIO_18_dout_i2stx_bclk_out_oen { \
  29518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29519. _ezchip_macro_read_value_ &= ~(0xFF); \
  29520. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  29521. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29522. }
  29523. #define SET_GPIO_18_dout_i2stx_lrck_out { \
  29524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29525. _ezchip_macro_read_value_ &= ~(0xFF); \
  29526. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  29527. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29528. }
  29529. #define SET_GPIO_18_dout_i2stx_lrckout_oen { \
  29530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29531. _ezchip_macro_read_value_ &= ~(0xFF); \
  29532. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  29533. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29534. }
  29535. #define SET_GPIO_18_dout_i2stx_mclk_out { \
  29536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29537. _ezchip_macro_read_value_ &= ~(0xFF); \
  29538. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  29539. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29540. }
  29541. #define SET_GPIO_18_dout_i2stx_sdout0 { \
  29542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29543. _ezchip_macro_read_value_ &= ~(0xFF); \
  29544. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  29545. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29546. }
  29547. #define SET_GPIO_18_dout_i2stx_sdout1 { \
  29548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29549. _ezchip_macro_read_value_ &= ~(0xFF); \
  29550. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  29551. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29552. }
  29553. #define SET_GPIO_18_dout_lcd_pad_csm_n { \
  29554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29555. _ezchip_macro_read_value_ &= ~(0xFF); \
  29556. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  29557. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29558. }
  29559. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit0 { \
  29560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29561. _ezchip_macro_read_value_ &= ~(0xFF); \
  29562. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  29563. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29564. }
  29565. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit1 { \
  29566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29567. _ezchip_macro_read_value_ &= ~(0xFF); \
  29568. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  29569. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29570. }
  29571. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit2 { \
  29572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29573. _ezchip_macro_read_value_ &= ~(0xFF); \
  29574. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  29575. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29576. }
  29577. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit3 { \
  29578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29579. _ezchip_macro_read_value_ &= ~(0xFF); \
  29580. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  29581. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29582. }
  29583. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit4 { \
  29584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29585. _ezchip_macro_read_value_ &= ~(0xFF); \
  29586. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  29587. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29588. }
  29589. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit5 { \
  29590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29591. _ezchip_macro_read_value_ &= ~(0xFF); \
  29592. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  29593. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29594. }
  29595. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit6 { \
  29596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29597. _ezchip_macro_read_value_ &= ~(0xFF); \
  29598. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  29599. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29600. }
  29601. #define SET_GPIO_18_dout_pwm_pad_oe_n_bit7 { \
  29602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29603. _ezchip_macro_read_value_ &= ~(0xFF); \
  29604. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  29605. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29606. }
  29607. #define SET_GPIO_18_dout_pwm_pad_out_bit0 { \
  29608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29609. _ezchip_macro_read_value_ &= ~(0xFF); \
  29610. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  29611. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29612. }
  29613. #define SET_GPIO_18_dout_pwm_pad_out_bit1 { \
  29614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29615. _ezchip_macro_read_value_ &= ~(0xFF); \
  29616. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  29617. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29618. }
  29619. #define SET_GPIO_18_dout_pwm_pad_out_bit2 { \
  29620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29621. _ezchip_macro_read_value_ &= ~(0xFF); \
  29622. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  29623. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29624. }
  29625. #define SET_GPIO_18_dout_pwm_pad_out_bit3 { \
  29626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29627. _ezchip_macro_read_value_ &= ~(0xFF); \
  29628. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  29629. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29630. }
  29631. #define SET_GPIO_18_dout_pwm_pad_out_bit4 { \
  29632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29633. _ezchip_macro_read_value_ &= ~(0xFF); \
  29634. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  29635. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29636. }
  29637. #define SET_GPIO_18_dout_pwm_pad_out_bit5 { \
  29638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29639. _ezchip_macro_read_value_ &= ~(0xFF); \
  29640. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  29641. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29642. }
  29643. #define SET_GPIO_18_dout_pwm_pad_out_bit6 { \
  29644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29645. _ezchip_macro_read_value_ &= ~(0xFF); \
  29646. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  29647. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29648. }
  29649. #define SET_GPIO_18_dout_pwm_pad_out_bit7 { \
  29650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29651. _ezchip_macro_read_value_ &= ~(0xFF); \
  29652. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  29653. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29654. }
  29655. #define SET_GPIO_18_dout_pwmdac_left_out { \
  29656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29657. _ezchip_macro_read_value_ &= ~(0xFF); \
  29658. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  29659. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29660. }
  29661. #define SET_GPIO_18_dout_pwmdac_right_out { \
  29662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29663. _ezchip_macro_read_value_ &= ~(0xFF); \
  29664. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  29665. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29666. }
  29667. #define SET_GPIO_18_dout_qspi_csn1_out { \
  29668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29669. _ezchip_macro_read_value_ &= ~(0xFF); \
  29670. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  29671. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29672. }
  29673. #define SET_GPIO_18_dout_qspi_csn2_out { \
  29674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29675. _ezchip_macro_read_value_ &= ~(0xFF); \
  29676. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  29677. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29678. }
  29679. #define SET_GPIO_18_dout_qspi_csn3_out { \
  29680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29681. _ezchip_macro_read_value_ &= ~(0xFF); \
  29682. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  29683. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29684. }
  29685. #define SET_GPIO_18_dout_register23_SCFG_cmsensor_rst0 { \
  29686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29687. _ezchip_macro_read_value_ &= ~(0xFF); \
  29688. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  29689. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29690. }
  29691. #define SET_GPIO_18_dout_register23_SCFG_cmsensor_rst1 { \
  29692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29693. _ezchip_macro_read_value_ &= ~(0xFF); \
  29694. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  29695. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29696. }
  29697. #define SET_GPIO_18_dout_register32_SCFG_gmac_phy_rstn { \
  29698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29699. _ezchip_macro_read_value_ &= ~(0xFF); \
  29700. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  29701. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29702. }
  29703. #define SET_GPIO_18_dout_sdio0_pad_card_power_en { \
  29704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29705. _ezchip_macro_read_value_ &= ~(0xFF); \
  29706. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  29707. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29708. }
  29709. #define SET_GPIO_18_dout_sdio0_pad_cclk_out { \
  29710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29711. _ezchip_macro_read_value_ &= ~(0xFF); \
  29712. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  29713. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29714. }
  29715. #define SET_GPIO_18_dout_sdio0_pad_ccmd_oe { \
  29716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29717. _ezchip_macro_read_value_ &= ~(0xFF); \
  29718. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  29719. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29720. }
  29721. #define SET_GPIO_18_dout_sdio0_pad_ccmd_out { \
  29722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29723. _ezchip_macro_read_value_ &= ~(0xFF); \
  29724. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  29725. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29726. }
  29727. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit0 { \
  29728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29729. _ezchip_macro_read_value_ &= ~(0xFF); \
  29730. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  29731. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29732. }
  29733. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit1 { \
  29734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29735. _ezchip_macro_read_value_ &= ~(0xFF); \
  29736. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  29737. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29738. }
  29739. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit2 { \
  29740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29741. _ezchip_macro_read_value_ &= ~(0xFF); \
  29742. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  29743. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29744. }
  29745. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit3 { \
  29746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29747. _ezchip_macro_read_value_ &= ~(0xFF); \
  29748. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  29749. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29750. }
  29751. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit4 { \
  29752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29753. _ezchip_macro_read_value_ &= ~(0xFF); \
  29754. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  29755. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29756. }
  29757. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit5 { \
  29758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29759. _ezchip_macro_read_value_ &= ~(0xFF); \
  29760. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  29761. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29762. }
  29763. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit6 { \
  29764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29765. _ezchip_macro_read_value_ &= ~(0xFF); \
  29766. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  29767. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29768. }
  29769. #define SET_GPIO_18_dout_sdio0_pad_cdata_oe_bit7 { \
  29770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29771. _ezchip_macro_read_value_ &= ~(0xFF); \
  29772. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  29773. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29774. }
  29775. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit0 { \
  29776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29777. _ezchip_macro_read_value_ &= ~(0xFF); \
  29778. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  29779. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29780. }
  29781. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit1 { \
  29782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29783. _ezchip_macro_read_value_ &= ~(0xFF); \
  29784. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  29785. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29786. }
  29787. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit2 { \
  29788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29789. _ezchip_macro_read_value_ &= ~(0xFF); \
  29790. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  29791. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29792. }
  29793. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit3 { \
  29794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29795. _ezchip_macro_read_value_ &= ~(0xFF); \
  29796. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  29797. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29798. }
  29799. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit4 { \
  29800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29801. _ezchip_macro_read_value_ &= ~(0xFF); \
  29802. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  29803. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29804. }
  29805. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit5 { \
  29806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29807. _ezchip_macro_read_value_ &= ~(0xFF); \
  29808. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  29809. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29810. }
  29811. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit6 { \
  29812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29813. _ezchip_macro_read_value_ &= ~(0xFF); \
  29814. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  29815. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29816. }
  29817. #define SET_GPIO_18_dout_sdio0_pad_cdata_out_bit7 { \
  29818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29819. _ezchip_macro_read_value_ &= ~(0xFF); \
  29820. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  29821. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29822. }
  29823. #define SET_GPIO_18_dout_sdio0_pad_rst_n { \
  29824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29825. _ezchip_macro_read_value_ &= ~(0xFF); \
  29826. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  29827. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29828. }
  29829. #define SET_GPIO_18_dout_sdio1_pad_card_power_en { \
  29830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29831. _ezchip_macro_read_value_ &= ~(0xFF); \
  29832. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  29833. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29834. }
  29835. #define SET_GPIO_18_dout_sdio1_pad_cclk_out { \
  29836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29837. _ezchip_macro_read_value_ &= ~(0xFF); \
  29838. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  29839. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29840. }
  29841. #define SET_GPIO_18_dout_sdio1_pad_ccmd_oe { \
  29842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29843. _ezchip_macro_read_value_ &= ~(0xFF); \
  29844. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  29845. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29846. }
  29847. #define SET_GPIO_18_dout_sdio1_pad_ccmd_out { \
  29848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29849. _ezchip_macro_read_value_ &= ~(0xFF); \
  29850. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  29851. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29852. }
  29853. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit0 { \
  29854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29855. _ezchip_macro_read_value_ &= ~(0xFF); \
  29856. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  29857. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29858. }
  29859. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit1 { \
  29860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29861. _ezchip_macro_read_value_ &= ~(0xFF); \
  29862. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  29863. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29864. }
  29865. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit2 { \
  29866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29867. _ezchip_macro_read_value_ &= ~(0xFF); \
  29868. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  29869. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29870. }
  29871. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit3 { \
  29872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29873. _ezchip_macro_read_value_ &= ~(0xFF); \
  29874. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  29875. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29876. }
  29877. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit4 { \
  29878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29879. _ezchip_macro_read_value_ &= ~(0xFF); \
  29880. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  29881. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29882. }
  29883. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit5 { \
  29884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29885. _ezchip_macro_read_value_ &= ~(0xFF); \
  29886. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  29887. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29888. }
  29889. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit6 { \
  29890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29891. _ezchip_macro_read_value_ &= ~(0xFF); \
  29892. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  29893. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29894. }
  29895. #define SET_GPIO_18_dout_sdio1_pad_cdata_oe_bit7 { \
  29896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29897. _ezchip_macro_read_value_ &= ~(0xFF); \
  29898. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  29899. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29900. }
  29901. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit0 { \
  29902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29903. _ezchip_macro_read_value_ &= ~(0xFF); \
  29904. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  29905. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29906. }
  29907. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit1 { \
  29908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29909. _ezchip_macro_read_value_ &= ~(0xFF); \
  29910. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  29911. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29912. }
  29913. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit2 { \
  29914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29915. _ezchip_macro_read_value_ &= ~(0xFF); \
  29916. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  29917. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29918. }
  29919. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit3 { \
  29920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29921. _ezchip_macro_read_value_ &= ~(0xFF); \
  29922. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  29923. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29924. }
  29925. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit4 { \
  29926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29927. _ezchip_macro_read_value_ &= ~(0xFF); \
  29928. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  29929. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29930. }
  29931. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit5 { \
  29932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29933. _ezchip_macro_read_value_ &= ~(0xFF); \
  29934. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  29935. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29936. }
  29937. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit6 { \
  29938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29939. _ezchip_macro_read_value_ &= ~(0xFF); \
  29940. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  29941. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29942. }
  29943. #define SET_GPIO_18_dout_sdio1_pad_cdata_out_bit7 { \
  29944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29945. _ezchip_macro_read_value_ &= ~(0xFF); \
  29946. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  29947. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29948. }
  29949. #define SET_GPIO_18_dout_sdio1_pad_rst_n { \
  29950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29951. _ezchip_macro_read_value_ &= ~(0xFF); \
  29952. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  29953. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29954. }
  29955. #define SET_GPIO_18_dout_spdif_tx_sdout { \
  29956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29957. _ezchip_macro_read_value_ &= ~(0xFF); \
  29958. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  29959. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29960. }
  29961. #define SET_GPIO_18_dout_spdif_tx_sdout_oen { \
  29962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29963. _ezchip_macro_read_value_ &= ~(0xFF); \
  29964. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  29965. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29966. }
  29967. #define SET_GPIO_18_dout_spi0_pad_oe_n { \
  29968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29969. _ezchip_macro_read_value_ &= ~(0xFF); \
  29970. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  29971. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29972. }
  29973. #define SET_GPIO_18_dout_spi0_pad_sck_out { \
  29974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29975. _ezchip_macro_read_value_ &= ~(0xFF); \
  29976. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  29977. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29978. }
  29979. #define SET_GPIO_18_dout_spi0_pad_ss_0_n { \
  29980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29981. _ezchip_macro_read_value_ &= ~(0xFF); \
  29982. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  29983. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29984. }
  29985. #define SET_GPIO_18_dout_spi0_pad_ss_1_n { \
  29986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29987. _ezchip_macro_read_value_ &= ~(0xFF); \
  29988. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  29989. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29990. }
  29991. #define SET_GPIO_18_dout_spi0_pad_txd { \
  29992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29993. _ezchip_macro_read_value_ &= ~(0xFF); \
  29994. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  29995. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  29996. }
  29997. #define SET_GPIO_18_dout_spi1_pad_oe_n { \
  29998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  29999. _ezchip_macro_read_value_ &= ~(0xFF); \
  30000. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  30001. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30002. }
  30003. #define SET_GPIO_18_dout_spi1_pad_sck_out { \
  30004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30005. _ezchip_macro_read_value_ &= ~(0xFF); \
  30006. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  30007. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30008. }
  30009. #define SET_GPIO_18_dout_spi1_pad_ss_0_n { \
  30010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30011. _ezchip_macro_read_value_ &= ~(0xFF); \
  30012. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  30013. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30014. }
  30015. #define SET_GPIO_18_dout_spi1_pad_ss_1_n { \
  30016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30017. _ezchip_macro_read_value_ &= ~(0xFF); \
  30018. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  30019. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30020. }
  30021. #define SET_GPIO_18_dout_spi1_pad_txd { \
  30022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30023. _ezchip_macro_read_value_ &= ~(0xFF); \
  30024. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  30025. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30026. }
  30027. #define SET_GPIO_18_dout_spi2_pad_oe_n { \
  30028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30029. _ezchip_macro_read_value_ &= ~(0xFF); \
  30030. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  30031. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30032. }
  30033. #define SET_GPIO_18_dout_spi2_pad_sck_out { \
  30034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30035. _ezchip_macro_read_value_ &= ~(0xFF); \
  30036. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  30037. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30038. }
  30039. #define SET_GPIO_18_dout_spi2_pad_ss_0_n { \
  30040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30041. _ezchip_macro_read_value_ &= ~(0xFF); \
  30042. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  30043. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30044. }
  30045. #define SET_GPIO_18_dout_spi2_pad_ss_1_n { \
  30046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30047. _ezchip_macro_read_value_ &= ~(0xFF); \
  30048. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  30049. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30050. }
  30051. #define SET_GPIO_18_dout_spi2_pad_txd { \
  30052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30053. _ezchip_macro_read_value_ &= ~(0xFF); \
  30054. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  30055. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30056. }
  30057. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit0 { \
  30058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30059. _ezchip_macro_read_value_ &= ~(0xFF); \
  30060. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  30061. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30062. }
  30063. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit1 { \
  30064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30065. _ezchip_macro_read_value_ &= ~(0xFF); \
  30066. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  30067. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30068. }
  30069. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit2 { \
  30070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30071. _ezchip_macro_read_value_ &= ~(0xFF); \
  30072. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  30073. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30074. }
  30075. #define SET_GPIO_18_dout_spi2ahb_pad_oe_n_bit3 { \
  30076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30077. _ezchip_macro_read_value_ &= ~(0xFF); \
  30078. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  30079. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30080. }
  30081. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit0 { \
  30082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30083. _ezchip_macro_read_value_ &= ~(0xFF); \
  30084. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  30085. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30086. }
  30087. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit1 { \
  30088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30089. _ezchip_macro_read_value_ &= ~(0xFF); \
  30090. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  30091. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30092. }
  30093. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit2 { \
  30094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30095. _ezchip_macro_read_value_ &= ~(0xFF); \
  30096. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  30097. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30098. }
  30099. #define SET_GPIO_18_dout_spi2ahb_pad_txd_bit3 { \
  30100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30101. _ezchip_macro_read_value_ &= ~(0xFF); \
  30102. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  30103. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30104. }
  30105. #define SET_GPIO_18_dout_spi3_pad_oe_n { \
  30106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30107. _ezchip_macro_read_value_ &= ~(0xFF); \
  30108. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  30109. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30110. }
  30111. #define SET_GPIO_18_dout_spi3_pad_sck_out { \
  30112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30113. _ezchip_macro_read_value_ &= ~(0xFF); \
  30114. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  30115. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30116. }
  30117. #define SET_GPIO_18_dout_spi3_pad_ss_0_n { \
  30118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30119. _ezchip_macro_read_value_ &= ~(0xFF); \
  30120. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  30121. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30122. }
  30123. #define SET_GPIO_18_dout_spi3_pad_ss_1_n { \
  30124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30125. _ezchip_macro_read_value_ &= ~(0xFF); \
  30126. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  30127. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30128. }
  30129. #define SET_GPIO_18_dout_spi3_pad_txd { \
  30130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30131. _ezchip_macro_read_value_ &= ~(0xFF); \
  30132. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  30133. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30134. }
  30135. #define SET_GPIO_18_dout_uart0_pad_dtrn { \
  30136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30137. _ezchip_macro_read_value_ &= ~(0xFF); \
  30138. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  30139. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30140. }
  30141. #define SET_GPIO_18_dout_uart0_pad_rtsn { \
  30142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30143. _ezchip_macro_read_value_ &= ~(0xFF); \
  30144. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  30145. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30146. }
  30147. #define SET_GPIO_18_dout_uart0_pad_sout { \
  30148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30149. _ezchip_macro_read_value_ &= ~(0xFF); \
  30150. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  30151. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30152. }
  30153. #define SET_GPIO_18_dout_uart1_pad_sout { \
  30154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30155. _ezchip_macro_read_value_ &= ~(0xFF); \
  30156. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  30157. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30158. }
  30159. #define SET_GPIO_18_dout_uart2_pad_dtr_n { \
  30160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30161. _ezchip_macro_read_value_ &= ~(0xFF); \
  30162. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  30163. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30164. }
  30165. #define SET_GPIO_18_dout_uart2_pad_rts_n { \
  30166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30167. _ezchip_macro_read_value_ &= ~(0xFF); \
  30168. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  30169. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30170. }
  30171. #define SET_GPIO_18_dout_uart2_pad_sout { \
  30172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30173. _ezchip_macro_read_value_ &= ~(0xFF); \
  30174. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  30175. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30176. }
  30177. #define SET_GPIO_18_dout_uart3_pad_sout { \
  30178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30179. _ezchip_macro_read_value_ &= ~(0xFF); \
  30180. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  30181. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30182. }
  30183. #define SET_GPIO_18_dout_usb_drv_bus { \
  30184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_dout_REG_ADDR); \
  30185. _ezchip_macro_read_value_ &= ~(0xFF); \
  30186. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  30187. MA_OUTW(gpio_18_dout_REG_ADDR,_ezchip_macro_read_value_); \
  30188. }
  30189. #define SET_GPIO_18_doen_reverse_(en) { \
  30190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30191. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  30192. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  30193. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30194. }
  30195. #define SET_GPIO_18_doen_LOW { \
  30196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30197. _ezchip_macro_read_value_ &= ~(0xFF); \
  30198. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  30199. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30200. }
  30201. #define SET_GPIO_18_doen_HIGH { \
  30202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30203. _ezchip_macro_read_value_ &= ~(0xFF); \
  30204. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  30205. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30206. }
  30207. #define SET_GPIO_18_doen_clk_gmac_tophyref { \
  30208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30209. _ezchip_macro_read_value_ &= ~(0xFF); \
  30210. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  30211. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30212. }
  30213. #define SET_GPIO_18_doen_cpu_jtag_tdo { \
  30214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30215. _ezchip_macro_read_value_ &= ~(0xFF); \
  30216. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  30217. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30218. }
  30219. #define SET_GPIO_18_doen_cpu_jtag_tdo_oen { \
  30220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30221. _ezchip_macro_read_value_ &= ~(0xFF); \
  30222. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  30223. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30224. }
  30225. #define SET_GPIO_18_doen_dmic_clk_out { \
  30226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30227. _ezchip_macro_read_value_ &= ~(0xFF); \
  30228. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  30229. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30230. }
  30231. #define SET_GPIO_18_doen_dsp_JTDOEn_pad { \
  30232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30233. _ezchip_macro_read_value_ &= ~(0xFF); \
  30234. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  30235. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30236. }
  30237. #define SET_GPIO_18_doen_dsp_JTDO_pad { \
  30238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30239. _ezchip_macro_read_value_ &= ~(0xFF); \
  30240. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  30241. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30242. }
  30243. #define SET_GPIO_18_doen_i2c0_pad_sck_oe { \
  30244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30245. _ezchip_macro_read_value_ &= ~(0xFF); \
  30246. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  30247. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30248. }
  30249. #define SET_GPIO_18_doen_i2c0_pad_sda_oe { \
  30250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30251. _ezchip_macro_read_value_ &= ~(0xFF); \
  30252. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  30253. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30254. }
  30255. #define SET_GPIO_18_doen_i2c1_pad_sck_oe { \
  30256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30257. _ezchip_macro_read_value_ &= ~(0xFF); \
  30258. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  30259. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30260. }
  30261. #define SET_GPIO_18_doen_i2c1_pad_sda_oe { \
  30262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30263. _ezchip_macro_read_value_ &= ~(0xFF); \
  30264. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  30265. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30266. }
  30267. #define SET_GPIO_18_doen_i2c2_pad_sck_oe { \
  30268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30269. _ezchip_macro_read_value_ &= ~(0xFF); \
  30270. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  30271. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30272. }
  30273. #define SET_GPIO_18_doen_i2c2_pad_sda_oe { \
  30274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30275. _ezchip_macro_read_value_ &= ~(0xFF); \
  30276. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  30277. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30278. }
  30279. #define SET_GPIO_18_doen_i2c3_pad_sck_oe { \
  30280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30281. _ezchip_macro_read_value_ &= ~(0xFF); \
  30282. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  30283. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30284. }
  30285. #define SET_GPIO_18_doen_i2c3_pad_sda_oe { \
  30286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30287. _ezchip_macro_read_value_ &= ~(0xFF); \
  30288. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  30289. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30290. }
  30291. #define SET_GPIO_18_doen_i2srx_bclk_out { \
  30292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30293. _ezchip_macro_read_value_ &= ~(0xFF); \
  30294. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  30295. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30296. }
  30297. #define SET_GPIO_18_doen_i2srx_bclk_out_oen { \
  30298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30299. _ezchip_macro_read_value_ &= ~(0xFF); \
  30300. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  30301. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30302. }
  30303. #define SET_GPIO_18_doen_i2srx_lrck_out { \
  30304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30305. _ezchip_macro_read_value_ &= ~(0xFF); \
  30306. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  30307. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30308. }
  30309. #define SET_GPIO_18_doen_i2srx_lrck_out_oen { \
  30310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30311. _ezchip_macro_read_value_ &= ~(0xFF); \
  30312. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  30313. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30314. }
  30315. #define SET_GPIO_18_doen_i2srx_mclk_out { \
  30316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30317. _ezchip_macro_read_value_ &= ~(0xFF); \
  30318. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  30319. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30320. }
  30321. #define SET_GPIO_18_doen_i2stx_bclk_out { \
  30322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30323. _ezchip_macro_read_value_ &= ~(0xFF); \
  30324. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  30325. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30326. }
  30327. #define SET_GPIO_18_doen_i2stx_bclk_out_oen { \
  30328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30329. _ezchip_macro_read_value_ &= ~(0xFF); \
  30330. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  30331. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30332. }
  30333. #define SET_GPIO_18_doen_i2stx_lrck_out { \
  30334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30335. _ezchip_macro_read_value_ &= ~(0xFF); \
  30336. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  30337. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30338. }
  30339. #define SET_GPIO_18_doen_i2stx_lrckout_oen { \
  30340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30341. _ezchip_macro_read_value_ &= ~(0xFF); \
  30342. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  30343. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30344. }
  30345. #define SET_GPIO_18_doen_i2stx_mclk_out { \
  30346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30347. _ezchip_macro_read_value_ &= ~(0xFF); \
  30348. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  30349. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30350. }
  30351. #define SET_GPIO_18_doen_i2stx_sdout0 { \
  30352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30353. _ezchip_macro_read_value_ &= ~(0xFF); \
  30354. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  30355. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30356. }
  30357. #define SET_GPIO_18_doen_i2stx_sdout1 { \
  30358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30359. _ezchip_macro_read_value_ &= ~(0xFF); \
  30360. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  30361. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30362. }
  30363. #define SET_GPIO_18_doen_lcd_pad_csm_n { \
  30364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30365. _ezchip_macro_read_value_ &= ~(0xFF); \
  30366. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  30367. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30368. }
  30369. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit0 { \
  30370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30371. _ezchip_macro_read_value_ &= ~(0xFF); \
  30372. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  30373. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30374. }
  30375. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit1 { \
  30376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30377. _ezchip_macro_read_value_ &= ~(0xFF); \
  30378. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  30379. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30380. }
  30381. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit2 { \
  30382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30383. _ezchip_macro_read_value_ &= ~(0xFF); \
  30384. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  30385. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30386. }
  30387. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit3 { \
  30388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30389. _ezchip_macro_read_value_ &= ~(0xFF); \
  30390. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  30391. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30392. }
  30393. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit4 { \
  30394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30395. _ezchip_macro_read_value_ &= ~(0xFF); \
  30396. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  30397. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30398. }
  30399. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit5 { \
  30400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30401. _ezchip_macro_read_value_ &= ~(0xFF); \
  30402. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  30403. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30404. }
  30405. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit6 { \
  30406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30407. _ezchip_macro_read_value_ &= ~(0xFF); \
  30408. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  30409. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30410. }
  30411. #define SET_GPIO_18_doen_pwm_pad_oe_n_bit7 { \
  30412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30413. _ezchip_macro_read_value_ &= ~(0xFF); \
  30414. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  30415. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30416. }
  30417. #define SET_GPIO_18_doen_pwm_pad_out_bit0 { \
  30418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30419. _ezchip_macro_read_value_ &= ~(0xFF); \
  30420. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  30421. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30422. }
  30423. #define SET_GPIO_18_doen_pwm_pad_out_bit1 { \
  30424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30425. _ezchip_macro_read_value_ &= ~(0xFF); \
  30426. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  30427. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30428. }
  30429. #define SET_GPIO_18_doen_pwm_pad_out_bit2 { \
  30430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30431. _ezchip_macro_read_value_ &= ~(0xFF); \
  30432. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  30433. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30434. }
  30435. #define SET_GPIO_18_doen_pwm_pad_out_bit3 { \
  30436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30437. _ezchip_macro_read_value_ &= ~(0xFF); \
  30438. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  30439. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30440. }
  30441. #define SET_GPIO_18_doen_pwm_pad_out_bit4 { \
  30442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30443. _ezchip_macro_read_value_ &= ~(0xFF); \
  30444. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  30445. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30446. }
  30447. #define SET_GPIO_18_doen_pwm_pad_out_bit5 { \
  30448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30449. _ezchip_macro_read_value_ &= ~(0xFF); \
  30450. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  30451. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30452. }
  30453. #define SET_GPIO_18_doen_pwm_pad_out_bit6 { \
  30454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30455. _ezchip_macro_read_value_ &= ~(0xFF); \
  30456. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  30457. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30458. }
  30459. #define SET_GPIO_18_doen_pwm_pad_out_bit7 { \
  30460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30461. _ezchip_macro_read_value_ &= ~(0xFF); \
  30462. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  30463. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30464. }
  30465. #define SET_GPIO_18_doen_pwmdac_left_out { \
  30466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30467. _ezchip_macro_read_value_ &= ~(0xFF); \
  30468. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  30469. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30470. }
  30471. #define SET_GPIO_18_doen_pwmdac_right_out { \
  30472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30473. _ezchip_macro_read_value_ &= ~(0xFF); \
  30474. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  30475. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30476. }
  30477. #define SET_GPIO_18_doen_qspi_csn1_out { \
  30478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30479. _ezchip_macro_read_value_ &= ~(0xFF); \
  30480. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  30481. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30482. }
  30483. #define SET_GPIO_18_doen_qspi_csn2_out { \
  30484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30485. _ezchip_macro_read_value_ &= ~(0xFF); \
  30486. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  30487. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30488. }
  30489. #define SET_GPIO_18_doen_qspi_csn3_out { \
  30490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30491. _ezchip_macro_read_value_ &= ~(0xFF); \
  30492. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  30493. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30494. }
  30495. #define SET_GPIO_18_doen_register23_SCFG_cmsensor_rst0 { \
  30496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30497. _ezchip_macro_read_value_ &= ~(0xFF); \
  30498. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  30499. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30500. }
  30501. #define SET_GPIO_18_doen_register23_SCFG_cmsensor_rst1 { \
  30502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30503. _ezchip_macro_read_value_ &= ~(0xFF); \
  30504. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  30505. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30506. }
  30507. #define SET_GPIO_18_doen_register32_SCFG_gmac_phy_rstn { \
  30508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30509. _ezchip_macro_read_value_ &= ~(0xFF); \
  30510. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  30511. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30512. }
  30513. #define SET_GPIO_18_doen_sdio0_pad_card_power_en { \
  30514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30515. _ezchip_macro_read_value_ &= ~(0xFF); \
  30516. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  30517. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30518. }
  30519. #define SET_GPIO_18_doen_sdio0_pad_cclk_out { \
  30520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30521. _ezchip_macro_read_value_ &= ~(0xFF); \
  30522. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  30523. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30524. }
  30525. #define SET_GPIO_18_doen_sdio0_pad_ccmd_oe { \
  30526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30527. _ezchip_macro_read_value_ &= ~(0xFF); \
  30528. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  30529. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30530. }
  30531. #define SET_GPIO_18_doen_sdio0_pad_ccmd_out { \
  30532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30533. _ezchip_macro_read_value_ &= ~(0xFF); \
  30534. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  30535. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30536. }
  30537. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit0 { \
  30538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30539. _ezchip_macro_read_value_ &= ~(0xFF); \
  30540. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  30541. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30542. }
  30543. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit1 { \
  30544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30545. _ezchip_macro_read_value_ &= ~(0xFF); \
  30546. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  30547. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30548. }
  30549. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit2 { \
  30550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30551. _ezchip_macro_read_value_ &= ~(0xFF); \
  30552. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  30553. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30554. }
  30555. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit3 { \
  30556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30557. _ezchip_macro_read_value_ &= ~(0xFF); \
  30558. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  30559. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30560. }
  30561. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit4 { \
  30562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30563. _ezchip_macro_read_value_ &= ~(0xFF); \
  30564. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  30565. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30566. }
  30567. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit5 { \
  30568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30569. _ezchip_macro_read_value_ &= ~(0xFF); \
  30570. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  30571. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30572. }
  30573. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit6 { \
  30574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30575. _ezchip_macro_read_value_ &= ~(0xFF); \
  30576. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  30577. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30578. }
  30579. #define SET_GPIO_18_doen_sdio0_pad_cdata_oe_bit7 { \
  30580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30581. _ezchip_macro_read_value_ &= ~(0xFF); \
  30582. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  30583. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30584. }
  30585. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit0 { \
  30586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30587. _ezchip_macro_read_value_ &= ~(0xFF); \
  30588. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  30589. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30590. }
  30591. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit1 { \
  30592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30593. _ezchip_macro_read_value_ &= ~(0xFF); \
  30594. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  30595. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30596. }
  30597. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit2 { \
  30598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30599. _ezchip_macro_read_value_ &= ~(0xFF); \
  30600. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  30601. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30602. }
  30603. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit3 { \
  30604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30605. _ezchip_macro_read_value_ &= ~(0xFF); \
  30606. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  30607. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30608. }
  30609. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit4 { \
  30610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30611. _ezchip_macro_read_value_ &= ~(0xFF); \
  30612. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  30613. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30614. }
  30615. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit5 { \
  30616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30617. _ezchip_macro_read_value_ &= ~(0xFF); \
  30618. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  30619. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30620. }
  30621. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit6 { \
  30622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30623. _ezchip_macro_read_value_ &= ~(0xFF); \
  30624. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  30625. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30626. }
  30627. #define SET_GPIO_18_doen_sdio0_pad_cdata_out_bit7 { \
  30628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30629. _ezchip_macro_read_value_ &= ~(0xFF); \
  30630. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  30631. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30632. }
  30633. #define SET_GPIO_18_doen_sdio0_pad_rst_n { \
  30634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30635. _ezchip_macro_read_value_ &= ~(0xFF); \
  30636. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  30637. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30638. }
  30639. #define SET_GPIO_18_doen_sdio1_pad_card_power_en { \
  30640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30641. _ezchip_macro_read_value_ &= ~(0xFF); \
  30642. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  30643. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30644. }
  30645. #define SET_GPIO_18_doen_sdio1_pad_cclk_out { \
  30646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30647. _ezchip_macro_read_value_ &= ~(0xFF); \
  30648. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  30649. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30650. }
  30651. #define SET_GPIO_18_doen_sdio1_pad_ccmd_oe { \
  30652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30653. _ezchip_macro_read_value_ &= ~(0xFF); \
  30654. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  30655. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30656. }
  30657. #define SET_GPIO_18_doen_sdio1_pad_ccmd_out { \
  30658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30659. _ezchip_macro_read_value_ &= ~(0xFF); \
  30660. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  30661. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30662. }
  30663. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit0 { \
  30664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30665. _ezchip_macro_read_value_ &= ~(0xFF); \
  30666. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  30667. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30668. }
  30669. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit1 { \
  30670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30671. _ezchip_macro_read_value_ &= ~(0xFF); \
  30672. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  30673. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30674. }
  30675. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit2 { \
  30676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30677. _ezchip_macro_read_value_ &= ~(0xFF); \
  30678. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  30679. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30680. }
  30681. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit3 { \
  30682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30683. _ezchip_macro_read_value_ &= ~(0xFF); \
  30684. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  30685. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30686. }
  30687. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit4 { \
  30688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30689. _ezchip_macro_read_value_ &= ~(0xFF); \
  30690. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  30691. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30692. }
  30693. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit5 { \
  30694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30695. _ezchip_macro_read_value_ &= ~(0xFF); \
  30696. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  30697. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30698. }
  30699. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit6 { \
  30700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30701. _ezchip_macro_read_value_ &= ~(0xFF); \
  30702. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  30703. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30704. }
  30705. #define SET_GPIO_18_doen_sdio1_pad_cdata_oe_bit7 { \
  30706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30707. _ezchip_macro_read_value_ &= ~(0xFF); \
  30708. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  30709. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30710. }
  30711. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit0 { \
  30712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30713. _ezchip_macro_read_value_ &= ~(0xFF); \
  30714. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  30715. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30716. }
  30717. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit1 { \
  30718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30719. _ezchip_macro_read_value_ &= ~(0xFF); \
  30720. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  30721. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30722. }
  30723. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit2 { \
  30724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30725. _ezchip_macro_read_value_ &= ~(0xFF); \
  30726. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  30727. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30728. }
  30729. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit3 { \
  30730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30731. _ezchip_macro_read_value_ &= ~(0xFF); \
  30732. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  30733. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30734. }
  30735. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit4 { \
  30736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30737. _ezchip_macro_read_value_ &= ~(0xFF); \
  30738. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  30739. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30740. }
  30741. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit5 { \
  30742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30743. _ezchip_macro_read_value_ &= ~(0xFF); \
  30744. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  30745. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30746. }
  30747. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit6 { \
  30748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30749. _ezchip_macro_read_value_ &= ~(0xFF); \
  30750. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  30751. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30752. }
  30753. #define SET_GPIO_18_doen_sdio1_pad_cdata_out_bit7 { \
  30754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30755. _ezchip_macro_read_value_ &= ~(0xFF); \
  30756. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  30757. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30758. }
  30759. #define SET_GPIO_18_doen_sdio1_pad_rst_n { \
  30760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30761. _ezchip_macro_read_value_ &= ~(0xFF); \
  30762. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  30763. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30764. }
  30765. #define SET_GPIO_18_doen_spdif_tx_sdout { \
  30766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30767. _ezchip_macro_read_value_ &= ~(0xFF); \
  30768. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  30769. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30770. }
  30771. #define SET_GPIO_18_doen_spdif_tx_sdout_oen { \
  30772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30773. _ezchip_macro_read_value_ &= ~(0xFF); \
  30774. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  30775. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30776. }
  30777. #define SET_GPIO_18_doen_spi0_pad_oe_n { \
  30778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30779. _ezchip_macro_read_value_ &= ~(0xFF); \
  30780. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  30781. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30782. }
  30783. #define SET_GPIO_18_doen_spi0_pad_sck_out { \
  30784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30785. _ezchip_macro_read_value_ &= ~(0xFF); \
  30786. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  30787. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30788. }
  30789. #define SET_GPIO_18_doen_spi0_pad_ss_0_n { \
  30790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30791. _ezchip_macro_read_value_ &= ~(0xFF); \
  30792. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  30793. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30794. }
  30795. #define SET_GPIO_18_doen_spi0_pad_ss_1_n { \
  30796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30797. _ezchip_macro_read_value_ &= ~(0xFF); \
  30798. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  30799. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30800. }
  30801. #define SET_GPIO_18_doen_spi0_pad_txd { \
  30802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30803. _ezchip_macro_read_value_ &= ~(0xFF); \
  30804. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  30805. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30806. }
  30807. #define SET_GPIO_18_doen_spi1_pad_oe_n { \
  30808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30809. _ezchip_macro_read_value_ &= ~(0xFF); \
  30810. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  30811. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30812. }
  30813. #define SET_GPIO_18_doen_spi1_pad_sck_out { \
  30814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30815. _ezchip_macro_read_value_ &= ~(0xFF); \
  30816. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  30817. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30818. }
  30819. #define SET_GPIO_18_doen_spi1_pad_ss_0_n { \
  30820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30821. _ezchip_macro_read_value_ &= ~(0xFF); \
  30822. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  30823. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30824. }
  30825. #define SET_GPIO_18_doen_spi1_pad_ss_1_n { \
  30826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30827. _ezchip_macro_read_value_ &= ~(0xFF); \
  30828. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  30829. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30830. }
  30831. #define SET_GPIO_18_doen_spi1_pad_txd { \
  30832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30833. _ezchip_macro_read_value_ &= ~(0xFF); \
  30834. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  30835. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30836. }
  30837. #define SET_GPIO_18_doen_spi2_pad_oe_n { \
  30838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30839. _ezchip_macro_read_value_ &= ~(0xFF); \
  30840. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  30841. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30842. }
  30843. #define SET_GPIO_18_doen_spi2_pad_sck_out { \
  30844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30845. _ezchip_macro_read_value_ &= ~(0xFF); \
  30846. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  30847. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30848. }
  30849. #define SET_GPIO_18_doen_spi2_pad_ss_0_n { \
  30850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30851. _ezchip_macro_read_value_ &= ~(0xFF); \
  30852. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  30853. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30854. }
  30855. #define SET_GPIO_18_doen_spi2_pad_ss_1_n { \
  30856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30857. _ezchip_macro_read_value_ &= ~(0xFF); \
  30858. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  30859. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30860. }
  30861. #define SET_GPIO_18_doen_spi2_pad_txd { \
  30862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30863. _ezchip_macro_read_value_ &= ~(0xFF); \
  30864. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  30865. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30866. }
  30867. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit0 { \
  30868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30869. _ezchip_macro_read_value_ &= ~(0xFF); \
  30870. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  30871. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30872. }
  30873. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit1 { \
  30874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30875. _ezchip_macro_read_value_ &= ~(0xFF); \
  30876. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  30877. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30878. }
  30879. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit2 { \
  30880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30881. _ezchip_macro_read_value_ &= ~(0xFF); \
  30882. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  30883. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30884. }
  30885. #define SET_GPIO_18_doen_spi2ahb_pad_oe_n_bit3 { \
  30886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30887. _ezchip_macro_read_value_ &= ~(0xFF); \
  30888. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  30889. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30890. }
  30891. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit0 { \
  30892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30893. _ezchip_macro_read_value_ &= ~(0xFF); \
  30894. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  30895. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30896. }
  30897. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit1 { \
  30898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30899. _ezchip_macro_read_value_ &= ~(0xFF); \
  30900. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  30901. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30902. }
  30903. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit2 { \
  30904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30905. _ezchip_macro_read_value_ &= ~(0xFF); \
  30906. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  30907. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30908. }
  30909. #define SET_GPIO_18_doen_spi2ahb_pad_txd_bit3 { \
  30910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30911. _ezchip_macro_read_value_ &= ~(0xFF); \
  30912. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  30913. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30914. }
  30915. #define SET_GPIO_18_doen_spi3_pad_oe_n { \
  30916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30917. _ezchip_macro_read_value_ &= ~(0xFF); \
  30918. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  30919. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30920. }
  30921. #define SET_GPIO_18_doen_spi3_pad_sck_out { \
  30922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30923. _ezchip_macro_read_value_ &= ~(0xFF); \
  30924. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  30925. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30926. }
  30927. #define SET_GPIO_18_doen_spi3_pad_ss_0_n { \
  30928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30929. _ezchip_macro_read_value_ &= ~(0xFF); \
  30930. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  30931. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30932. }
  30933. #define SET_GPIO_18_doen_spi3_pad_ss_1_n { \
  30934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30935. _ezchip_macro_read_value_ &= ~(0xFF); \
  30936. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  30937. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30938. }
  30939. #define SET_GPIO_18_doen_spi3_pad_txd { \
  30940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30941. _ezchip_macro_read_value_ &= ~(0xFF); \
  30942. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  30943. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30944. }
  30945. #define SET_GPIO_18_doen_uart0_pad_dtrn { \
  30946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30947. _ezchip_macro_read_value_ &= ~(0xFF); \
  30948. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  30949. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30950. }
  30951. #define SET_GPIO_18_doen_uart0_pad_rtsn { \
  30952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30953. _ezchip_macro_read_value_ &= ~(0xFF); \
  30954. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  30955. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30956. }
  30957. #define SET_GPIO_18_doen_uart0_pad_sout { \
  30958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30959. _ezchip_macro_read_value_ &= ~(0xFF); \
  30960. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  30961. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30962. }
  30963. #define SET_GPIO_18_doen_uart1_pad_sout { \
  30964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30965. _ezchip_macro_read_value_ &= ~(0xFF); \
  30966. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  30967. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30968. }
  30969. #define SET_GPIO_18_doen_uart2_pad_dtr_n { \
  30970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30971. _ezchip_macro_read_value_ &= ~(0xFF); \
  30972. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  30973. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30974. }
  30975. #define SET_GPIO_18_doen_uart2_pad_rts_n { \
  30976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30977. _ezchip_macro_read_value_ &= ~(0xFF); \
  30978. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  30979. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30980. }
  30981. #define SET_GPIO_18_doen_uart2_pad_sout { \
  30982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30983. _ezchip_macro_read_value_ &= ~(0xFF); \
  30984. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  30985. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30986. }
  30987. #define SET_GPIO_18_doen_uart3_pad_sout { \
  30988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30989. _ezchip_macro_read_value_ &= ~(0xFF); \
  30990. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  30991. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30992. }
  30993. #define SET_GPIO_18_doen_usb_drv_bus { \
  30994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_18_doen_REG_ADDR); \
  30995. _ezchip_macro_read_value_ &= ~(0xFF); \
  30996. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  30997. MA_OUTW(gpio_18_doen_REG_ADDR,_ezchip_macro_read_value_); \
  30998. }
  30999. #define SET_GPIO_19_dout_reverse_(en) { \
  31000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31001. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  31002. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  31003. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31004. }
  31005. #define SET_GPIO_19_dout_LOW { \
  31006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31007. _ezchip_macro_read_value_ &= ~(0xFF); \
  31008. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  31009. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31010. }
  31011. #define SET_GPIO_19_dout_HIGH { \
  31012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31013. _ezchip_macro_read_value_ &= ~(0xFF); \
  31014. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  31015. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31016. }
  31017. #define SET_GPIO_19_dout_clk_gmac_tophyref { \
  31018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31019. _ezchip_macro_read_value_ &= ~(0xFF); \
  31020. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  31021. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31022. }
  31023. #define SET_GPIO_19_dout_cpu_jtag_tdo { \
  31024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31025. _ezchip_macro_read_value_ &= ~(0xFF); \
  31026. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  31027. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31028. }
  31029. #define SET_GPIO_19_dout_cpu_jtag_tdo_oen { \
  31030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31031. _ezchip_macro_read_value_ &= ~(0xFF); \
  31032. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  31033. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31034. }
  31035. #define SET_GPIO_19_dout_dmic_clk_out { \
  31036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31037. _ezchip_macro_read_value_ &= ~(0xFF); \
  31038. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  31039. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31040. }
  31041. #define SET_GPIO_19_dout_dsp_JTDOEn_pad { \
  31042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31043. _ezchip_macro_read_value_ &= ~(0xFF); \
  31044. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  31045. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31046. }
  31047. #define SET_GPIO_19_dout_dsp_JTDO_pad { \
  31048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31049. _ezchip_macro_read_value_ &= ~(0xFF); \
  31050. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  31051. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31052. }
  31053. #define SET_GPIO_19_dout_i2c0_pad_sck_oe { \
  31054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31055. _ezchip_macro_read_value_ &= ~(0xFF); \
  31056. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  31057. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31058. }
  31059. #define SET_GPIO_19_dout_i2c0_pad_sda_oe { \
  31060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31061. _ezchip_macro_read_value_ &= ~(0xFF); \
  31062. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  31063. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31064. }
  31065. #define SET_GPIO_19_dout_i2c1_pad_sck_oe { \
  31066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31067. _ezchip_macro_read_value_ &= ~(0xFF); \
  31068. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  31069. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31070. }
  31071. #define SET_GPIO_19_dout_i2c1_pad_sda_oe { \
  31072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31073. _ezchip_macro_read_value_ &= ~(0xFF); \
  31074. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  31075. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31076. }
  31077. #define SET_GPIO_19_dout_i2c2_pad_sck_oe { \
  31078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31079. _ezchip_macro_read_value_ &= ~(0xFF); \
  31080. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  31081. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31082. }
  31083. #define SET_GPIO_19_dout_i2c2_pad_sda_oe { \
  31084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31085. _ezchip_macro_read_value_ &= ~(0xFF); \
  31086. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  31087. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31088. }
  31089. #define SET_GPIO_19_dout_i2c3_pad_sck_oe { \
  31090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31091. _ezchip_macro_read_value_ &= ~(0xFF); \
  31092. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  31093. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31094. }
  31095. #define SET_GPIO_19_dout_i2c3_pad_sda_oe { \
  31096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31097. _ezchip_macro_read_value_ &= ~(0xFF); \
  31098. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  31099. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31100. }
  31101. #define SET_GPIO_19_dout_i2srx_bclk_out { \
  31102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31103. _ezchip_macro_read_value_ &= ~(0xFF); \
  31104. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  31105. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31106. }
  31107. #define SET_GPIO_19_dout_i2srx_bclk_out_oen { \
  31108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31109. _ezchip_macro_read_value_ &= ~(0xFF); \
  31110. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  31111. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31112. }
  31113. #define SET_GPIO_19_dout_i2srx_lrck_out { \
  31114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31115. _ezchip_macro_read_value_ &= ~(0xFF); \
  31116. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  31117. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31118. }
  31119. #define SET_GPIO_19_dout_i2srx_lrck_out_oen { \
  31120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31121. _ezchip_macro_read_value_ &= ~(0xFF); \
  31122. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  31123. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31124. }
  31125. #define SET_GPIO_19_dout_i2srx_mclk_out { \
  31126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31127. _ezchip_macro_read_value_ &= ~(0xFF); \
  31128. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  31129. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31130. }
  31131. #define SET_GPIO_19_dout_i2stx_bclk_out { \
  31132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31133. _ezchip_macro_read_value_ &= ~(0xFF); \
  31134. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  31135. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31136. }
  31137. #define SET_GPIO_19_dout_i2stx_bclk_out_oen { \
  31138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31139. _ezchip_macro_read_value_ &= ~(0xFF); \
  31140. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  31141. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31142. }
  31143. #define SET_GPIO_19_dout_i2stx_lrck_out { \
  31144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31145. _ezchip_macro_read_value_ &= ~(0xFF); \
  31146. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  31147. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31148. }
  31149. #define SET_GPIO_19_dout_i2stx_lrckout_oen { \
  31150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31151. _ezchip_macro_read_value_ &= ~(0xFF); \
  31152. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  31153. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31154. }
  31155. #define SET_GPIO_19_dout_i2stx_mclk_out { \
  31156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31157. _ezchip_macro_read_value_ &= ~(0xFF); \
  31158. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  31159. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31160. }
  31161. #define SET_GPIO_19_dout_i2stx_sdout0 { \
  31162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31163. _ezchip_macro_read_value_ &= ~(0xFF); \
  31164. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  31165. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31166. }
  31167. #define SET_GPIO_19_dout_i2stx_sdout1 { \
  31168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31169. _ezchip_macro_read_value_ &= ~(0xFF); \
  31170. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  31171. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31172. }
  31173. #define SET_GPIO_19_dout_lcd_pad_csm_n { \
  31174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31175. _ezchip_macro_read_value_ &= ~(0xFF); \
  31176. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  31177. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31178. }
  31179. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit0 { \
  31180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31181. _ezchip_macro_read_value_ &= ~(0xFF); \
  31182. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  31183. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31184. }
  31185. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit1 { \
  31186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31187. _ezchip_macro_read_value_ &= ~(0xFF); \
  31188. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  31189. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31190. }
  31191. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit2 { \
  31192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31193. _ezchip_macro_read_value_ &= ~(0xFF); \
  31194. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  31195. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31196. }
  31197. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit3 { \
  31198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31199. _ezchip_macro_read_value_ &= ~(0xFF); \
  31200. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  31201. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31202. }
  31203. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit4 { \
  31204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31205. _ezchip_macro_read_value_ &= ~(0xFF); \
  31206. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  31207. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31208. }
  31209. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit5 { \
  31210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31211. _ezchip_macro_read_value_ &= ~(0xFF); \
  31212. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  31213. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31214. }
  31215. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit6 { \
  31216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31217. _ezchip_macro_read_value_ &= ~(0xFF); \
  31218. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  31219. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31220. }
  31221. #define SET_GPIO_19_dout_pwm_pad_oe_n_bit7 { \
  31222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31223. _ezchip_macro_read_value_ &= ~(0xFF); \
  31224. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  31225. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31226. }
  31227. #define SET_GPIO_19_dout_pwm_pad_out_bit0 { \
  31228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31229. _ezchip_macro_read_value_ &= ~(0xFF); \
  31230. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  31231. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31232. }
  31233. #define SET_GPIO_19_dout_pwm_pad_out_bit1 { \
  31234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31235. _ezchip_macro_read_value_ &= ~(0xFF); \
  31236. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  31237. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31238. }
  31239. #define SET_GPIO_19_dout_pwm_pad_out_bit2 { \
  31240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31241. _ezchip_macro_read_value_ &= ~(0xFF); \
  31242. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  31243. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31244. }
  31245. #define SET_GPIO_19_dout_pwm_pad_out_bit3 { \
  31246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31247. _ezchip_macro_read_value_ &= ~(0xFF); \
  31248. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  31249. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31250. }
  31251. #define SET_GPIO_19_dout_pwm_pad_out_bit4 { \
  31252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31253. _ezchip_macro_read_value_ &= ~(0xFF); \
  31254. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  31255. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31256. }
  31257. #define SET_GPIO_19_dout_pwm_pad_out_bit5 { \
  31258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31259. _ezchip_macro_read_value_ &= ~(0xFF); \
  31260. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  31261. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31262. }
  31263. #define SET_GPIO_19_dout_pwm_pad_out_bit6 { \
  31264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31265. _ezchip_macro_read_value_ &= ~(0xFF); \
  31266. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  31267. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31268. }
  31269. #define SET_GPIO_19_dout_pwm_pad_out_bit7 { \
  31270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31271. _ezchip_macro_read_value_ &= ~(0xFF); \
  31272. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  31273. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31274. }
  31275. #define SET_GPIO_19_dout_pwmdac_left_out { \
  31276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31277. _ezchip_macro_read_value_ &= ~(0xFF); \
  31278. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  31279. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31280. }
  31281. #define SET_GPIO_19_dout_pwmdac_right_out { \
  31282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31283. _ezchip_macro_read_value_ &= ~(0xFF); \
  31284. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  31285. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31286. }
  31287. #define SET_GPIO_19_dout_qspi_csn1_out { \
  31288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31289. _ezchip_macro_read_value_ &= ~(0xFF); \
  31290. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  31291. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31292. }
  31293. #define SET_GPIO_19_dout_qspi_csn2_out { \
  31294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31295. _ezchip_macro_read_value_ &= ~(0xFF); \
  31296. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  31297. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31298. }
  31299. #define SET_GPIO_19_dout_qspi_csn3_out { \
  31300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31301. _ezchip_macro_read_value_ &= ~(0xFF); \
  31302. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  31303. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31304. }
  31305. #define SET_GPIO_19_dout_register23_SCFG_cmsensor_rst0 { \
  31306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31307. _ezchip_macro_read_value_ &= ~(0xFF); \
  31308. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  31309. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31310. }
  31311. #define SET_GPIO_19_dout_register23_SCFG_cmsensor_rst1 { \
  31312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31313. _ezchip_macro_read_value_ &= ~(0xFF); \
  31314. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  31315. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31316. }
  31317. #define SET_GPIO_19_dout_register32_SCFG_gmac_phy_rstn { \
  31318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31319. _ezchip_macro_read_value_ &= ~(0xFF); \
  31320. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  31321. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31322. }
  31323. #define SET_GPIO_19_dout_sdio0_pad_card_power_en { \
  31324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31325. _ezchip_macro_read_value_ &= ~(0xFF); \
  31326. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  31327. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31328. }
  31329. #define SET_GPIO_19_dout_sdio0_pad_cclk_out { \
  31330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31331. _ezchip_macro_read_value_ &= ~(0xFF); \
  31332. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  31333. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31334. }
  31335. #define SET_GPIO_19_dout_sdio0_pad_ccmd_oe { \
  31336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31337. _ezchip_macro_read_value_ &= ~(0xFF); \
  31338. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  31339. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31340. }
  31341. #define SET_GPIO_19_dout_sdio0_pad_ccmd_out { \
  31342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31343. _ezchip_macro_read_value_ &= ~(0xFF); \
  31344. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  31345. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31346. }
  31347. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit0 { \
  31348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31349. _ezchip_macro_read_value_ &= ~(0xFF); \
  31350. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  31351. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31352. }
  31353. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit1 { \
  31354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31355. _ezchip_macro_read_value_ &= ~(0xFF); \
  31356. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  31357. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31358. }
  31359. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit2 { \
  31360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31361. _ezchip_macro_read_value_ &= ~(0xFF); \
  31362. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  31363. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31364. }
  31365. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit3 { \
  31366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31367. _ezchip_macro_read_value_ &= ~(0xFF); \
  31368. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  31369. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31370. }
  31371. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit4 { \
  31372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31373. _ezchip_macro_read_value_ &= ~(0xFF); \
  31374. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  31375. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31376. }
  31377. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit5 { \
  31378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31379. _ezchip_macro_read_value_ &= ~(0xFF); \
  31380. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  31381. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31382. }
  31383. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit6 { \
  31384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31385. _ezchip_macro_read_value_ &= ~(0xFF); \
  31386. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  31387. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31388. }
  31389. #define SET_GPIO_19_dout_sdio0_pad_cdata_oe_bit7 { \
  31390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31391. _ezchip_macro_read_value_ &= ~(0xFF); \
  31392. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  31393. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31394. }
  31395. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit0 { \
  31396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31397. _ezchip_macro_read_value_ &= ~(0xFF); \
  31398. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  31399. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31400. }
  31401. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit1 { \
  31402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31403. _ezchip_macro_read_value_ &= ~(0xFF); \
  31404. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  31405. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31406. }
  31407. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit2 { \
  31408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31409. _ezchip_macro_read_value_ &= ~(0xFF); \
  31410. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  31411. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31412. }
  31413. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit3 { \
  31414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31415. _ezchip_macro_read_value_ &= ~(0xFF); \
  31416. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  31417. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31418. }
  31419. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit4 { \
  31420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31421. _ezchip_macro_read_value_ &= ~(0xFF); \
  31422. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  31423. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31424. }
  31425. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit5 { \
  31426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31427. _ezchip_macro_read_value_ &= ~(0xFF); \
  31428. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  31429. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31430. }
  31431. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit6 { \
  31432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31433. _ezchip_macro_read_value_ &= ~(0xFF); \
  31434. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  31435. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31436. }
  31437. #define SET_GPIO_19_dout_sdio0_pad_cdata_out_bit7 { \
  31438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31439. _ezchip_macro_read_value_ &= ~(0xFF); \
  31440. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  31441. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31442. }
  31443. #define SET_GPIO_19_dout_sdio0_pad_rst_n { \
  31444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31445. _ezchip_macro_read_value_ &= ~(0xFF); \
  31446. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  31447. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31448. }
  31449. #define SET_GPIO_19_dout_sdio1_pad_card_power_en { \
  31450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31451. _ezchip_macro_read_value_ &= ~(0xFF); \
  31452. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  31453. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31454. }
  31455. #define SET_GPIO_19_dout_sdio1_pad_cclk_out { \
  31456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31457. _ezchip_macro_read_value_ &= ~(0xFF); \
  31458. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  31459. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31460. }
  31461. #define SET_GPIO_19_dout_sdio1_pad_ccmd_oe { \
  31462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31463. _ezchip_macro_read_value_ &= ~(0xFF); \
  31464. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  31465. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31466. }
  31467. #define SET_GPIO_19_dout_sdio1_pad_ccmd_out { \
  31468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31469. _ezchip_macro_read_value_ &= ~(0xFF); \
  31470. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  31471. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31472. }
  31473. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit0 { \
  31474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31475. _ezchip_macro_read_value_ &= ~(0xFF); \
  31476. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  31477. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31478. }
  31479. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit1 { \
  31480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31481. _ezchip_macro_read_value_ &= ~(0xFF); \
  31482. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  31483. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31484. }
  31485. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit2 { \
  31486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31487. _ezchip_macro_read_value_ &= ~(0xFF); \
  31488. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  31489. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31490. }
  31491. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit3 { \
  31492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31493. _ezchip_macro_read_value_ &= ~(0xFF); \
  31494. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  31495. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31496. }
  31497. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit4 { \
  31498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31499. _ezchip_macro_read_value_ &= ~(0xFF); \
  31500. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  31501. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31502. }
  31503. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit5 { \
  31504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31505. _ezchip_macro_read_value_ &= ~(0xFF); \
  31506. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  31507. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31508. }
  31509. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit6 { \
  31510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31511. _ezchip_macro_read_value_ &= ~(0xFF); \
  31512. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  31513. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31514. }
  31515. #define SET_GPIO_19_dout_sdio1_pad_cdata_oe_bit7 { \
  31516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31517. _ezchip_macro_read_value_ &= ~(0xFF); \
  31518. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  31519. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31520. }
  31521. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit0 { \
  31522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31523. _ezchip_macro_read_value_ &= ~(0xFF); \
  31524. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  31525. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31526. }
  31527. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit1 { \
  31528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31529. _ezchip_macro_read_value_ &= ~(0xFF); \
  31530. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  31531. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31532. }
  31533. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit2 { \
  31534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31535. _ezchip_macro_read_value_ &= ~(0xFF); \
  31536. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  31537. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31538. }
  31539. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit3 { \
  31540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31541. _ezchip_macro_read_value_ &= ~(0xFF); \
  31542. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  31543. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31544. }
  31545. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit4 { \
  31546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31547. _ezchip_macro_read_value_ &= ~(0xFF); \
  31548. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  31549. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31550. }
  31551. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit5 { \
  31552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31553. _ezchip_macro_read_value_ &= ~(0xFF); \
  31554. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  31555. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31556. }
  31557. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit6 { \
  31558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31559. _ezchip_macro_read_value_ &= ~(0xFF); \
  31560. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  31561. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31562. }
  31563. #define SET_GPIO_19_dout_sdio1_pad_cdata_out_bit7 { \
  31564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31565. _ezchip_macro_read_value_ &= ~(0xFF); \
  31566. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  31567. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31568. }
  31569. #define SET_GPIO_19_dout_sdio1_pad_rst_n { \
  31570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31571. _ezchip_macro_read_value_ &= ~(0xFF); \
  31572. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  31573. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31574. }
  31575. #define SET_GPIO_19_dout_spdif_tx_sdout { \
  31576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31577. _ezchip_macro_read_value_ &= ~(0xFF); \
  31578. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  31579. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31580. }
  31581. #define SET_GPIO_19_dout_spdif_tx_sdout_oen { \
  31582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31583. _ezchip_macro_read_value_ &= ~(0xFF); \
  31584. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  31585. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31586. }
  31587. #define SET_GPIO_19_dout_spi0_pad_oe_n { \
  31588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31589. _ezchip_macro_read_value_ &= ~(0xFF); \
  31590. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  31591. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31592. }
  31593. #define SET_GPIO_19_dout_spi0_pad_sck_out { \
  31594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31595. _ezchip_macro_read_value_ &= ~(0xFF); \
  31596. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  31597. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31598. }
  31599. #define SET_GPIO_19_dout_spi0_pad_ss_0_n { \
  31600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31601. _ezchip_macro_read_value_ &= ~(0xFF); \
  31602. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  31603. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31604. }
  31605. #define SET_GPIO_19_dout_spi0_pad_ss_1_n { \
  31606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31607. _ezchip_macro_read_value_ &= ~(0xFF); \
  31608. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  31609. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31610. }
  31611. #define SET_GPIO_19_dout_spi0_pad_txd { \
  31612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31613. _ezchip_macro_read_value_ &= ~(0xFF); \
  31614. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  31615. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31616. }
  31617. #define SET_GPIO_19_dout_spi1_pad_oe_n { \
  31618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31619. _ezchip_macro_read_value_ &= ~(0xFF); \
  31620. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  31621. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31622. }
  31623. #define SET_GPIO_19_dout_spi1_pad_sck_out { \
  31624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31625. _ezchip_macro_read_value_ &= ~(0xFF); \
  31626. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  31627. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31628. }
  31629. #define SET_GPIO_19_dout_spi1_pad_ss_0_n { \
  31630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31631. _ezchip_macro_read_value_ &= ~(0xFF); \
  31632. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  31633. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31634. }
  31635. #define SET_GPIO_19_dout_spi1_pad_ss_1_n { \
  31636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31637. _ezchip_macro_read_value_ &= ~(0xFF); \
  31638. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  31639. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31640. }
  31641. #define SET_GPIO_19_dout_spi1_pad_txd { \
  31642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31643. _ezchip_macro_read_value_ &= ~(0xFF); \
  31644. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  31645. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31646. }
  31647. #define SET_GPIO_19_dout_spi2_pad_oe_n { \
  31648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31649. _ezchip_macro_read_value_ &= ~(0xFF); \
  31650. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  31651. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31652. }
  31653. #define SET_GPIO_19_dout_spi2_pad_sck_out { \
  31654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31655. _ezchip_macro_read_value_ &= ~(0xFF); \
  31656. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  31657. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31658. }
  31659. #define SET_GPIO_19_dout_spi2_pad_ss_0_n { \
  31660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31661. _ezchip_macro_read_value_ &= ~(0xFF); \
  31662. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  31663. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31664. }
  31665. #define SET_GPIO_19_dout_spi2_pad_ss_1_n { \
  31666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31667. _ezchip_macro_read_value_ &= ~(0xFF); \
  31668. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  31669. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31670. }
  31671. #define SET_GPIO_19_dout_spi2_pad_txd { \
  31672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31673. _ezchip_macro_read_value_ &= ~(0xFF); \
  31674. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  31675. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31676. }
  31677. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit0 { \
  31678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31679. _ezchip_macro_read_value_ &= ~(0xFF); \
  31680. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  31681. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31682. }
  31683. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit1 { \
  31684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31685. _ezchip_macro_read_value_ &= ~(0xFF); \
  31686. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  31687. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31688. }
  31689. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit2 { \
  31690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31691. _ezchip_macro_read_value_ &= ~(0xFF); \
  31692. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  31693. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31694. }
  31695. #define SET_GPIO_19_dout_spi2ahb_pad_oe_n_bit3 { \
  31696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31697. _ezchip_macro_read_value_ &= ~(0xFF); \
  31698. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  31699. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31700. }
  31701. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit0 { \
  31702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31703. _ezchip_macro_read_value_ &= ~(0xFF); \
  31704. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  31705. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31706. }
  31707. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit1 { \
  31708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31709. _ezchip_macro_read_value_ &= ~(0xFF); \
  31710. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  31711. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31712. }
  31713. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit2 { \
  31714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31715. _ezchip_macro_read_value_ &= ~(0xFF); \
  31716. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  31717. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31718. }
  31719. #define SET_GPIO_19_dout_spi2ahb_pad_txd_bit3 { \
  31720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31721. _ezchip_macro_read_value_ &= ~(0xFF); \
  31722. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  31723. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31724. }
  31725. #define SET_GPIO_19_dout_spi3_pad_oe_n { \
  31726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31727. _ezchip_macro_read_value_ &= ~(0xFF); \
  31728. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  31729. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31730. }
  31731. #define SET_GPIO_19_dout_spi3_pad_sck_out { \
  31732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31733. _ezchip_macro_read_value_ &= ~(0xFF); \
  31734. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  31735. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31736. }
  31737. #define SET_GPIO_19_dout_spi3_pad_ss_0_n { \
  31738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31739. _ezchip_macro_read_value_ &= ~(0xFF); \
  31740. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  31741. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31742. }
  31743. #define SET_GPIO_19_dout_spi3_pad_ss_1_n { \
  31744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31745. _ezchip_macro_read_value_ &= ~(0xFF); \
  31746. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  31747. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31748. }
  31749. #define SET_GPIO_19_dout_spi3_pad_txd { \
  31750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31751. _ezchip_macro_read_value_ &= ~(0xFF); \
  31752. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  31753. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31754. }
  31755. #define SET_GPIO_19_dout_uart0_pad_dtrn { \
  31756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31757. _ezchip_macro_read_value_ &= ~(0xFF); \
  31758. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  31759. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31760. }
  31761. #define SET_GPIO_19_dout_uart0_pad_rtsn { \
  31762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31763. _ezchip_macro_read_value_ &= ~(0xFF); \
  31764. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  31765. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31766. }
  31767. #define SET_GPIO_19_dout_uart0_pad_sout { \
  31768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31769. _ezchip_macro_read_value_ &= ~(0xFF); \
  31770. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  31771. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31772. }
  31773. #define SET_GPIO_19_dout_uart1_pad_sout { \
  31774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31775. _ezchip_macro_read_value_ &= ~(0xFF); \
  31776. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  31777. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31778. }
  31779. #define SET_GPIO_19_dout_uart2_pad_dtr_n { \
  31780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31781. _ezchip_macro_read_value_ &= ~(0xFF); \
  31782. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  31783. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31784. }
  31785. #define SET_GPIO_19_dout_uart2_pad_rts_n { \
  31786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31787. _ezchip_macro_read_value_ &= ~(0xFF); \
  31788. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  31789. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31790. }
  31791. #define SET_GPIO_19_dout_uart2_pad_sout { \
  31792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31793. _ezchip_macro_read_value_ &= ~(0xFF); \
  31794. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  31795. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31796. }
  31797. #define SET_GPIO_19_dout_uart3_pad_sout { \
  31798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31799. _ezchip_macro_read_value_ &= ~(0xFF); \
  31800. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  31801. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31802. }
  31803. #define SET_GPIO_19_dout_usb_drv_bus { \
  31804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_dout_REG_ADDR); \
  31805. _ezchip_macro_read_value_ &= ~(0xFF); \
  31806. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  31807. MA_OUTW(gpio_19_dout_REG_ADDR,_ezchip_macro_read_value_); \
  31808. }
  31809. #define SET_GPIO_19_doen_reverse_(en) { \
  31810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31811. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  31812. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  31813. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31814. }
  31815. #define SET_GPIO_19_doen_LOW { \
  31816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31817. _ezchip_macro_read_value_ &= ~(0xFF); \
  31818. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  31819. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31820. }
  31821. #define SET_GPIO_19_doen_HIGH { \
  31822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31823. _ezchip_macro_read_value_ &= ~(0xFF); \
  31824. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  31825. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31826. }
  31827. #define SET_GPIO_19_doen_clk_gmac_tophyref { \
  31828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31829. _ezchip_macro_read_value_ &= ~(0xFF); \
  31830. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  31831. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31832. }
  31833. #define SET_GPIO_19_doen_cpu_jtag_tdo { \
  31834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31835. _ezchip_macro_read_value_ &= ~(0xFF); \
  31836. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  31837. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31838. }
  31839. #define SET_GPIO_19_doen_cpu_jtag_tdo_oen { \
  31840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31841. _ezchip_macro_read_value_ &= ~(0xFF); \
  31842. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  31843. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31844. }
  31845. #define SET_GPIO_19_doen_dmic_clk_out { \
  31846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31847. _ezchip_macro_read_value_ &= ~(0xFF); \
  31848. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  31849. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31850. }
  31851. #define SET_GPIO_19_doen_dsp_JTDOEn_pad { \
  31852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31853. _ezchip_macro_read_value_ &= ~(0xFF); \
  31854. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  31855. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31856. }
  31857. #define SET_GPIO_19_doen_dsp_JTDO_pad { \
  31858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31859. _ezchip_macro_read_value_ &= ~(0xFF); \
  31860. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  31861. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31862. }
  31863. #define SET_GPIO_19_doen_i2c0_pad_sck_oe { \
  31864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31865. _ezchip_macro_read_value_ &= ~(0xFF); \
  31866. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  31867. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31868. }
  31869. #define SET_GPIO_19_doen_i2c0_pad_sda_oe { \
  31870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31871. _ezchip_macro_read_value_ &= ~(0xFF); \
  31872. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  31873. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31874. }
  31875. #define SET_GPIO_19_doen_i2c1_pad_sck_oe { \
  31876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31877. _ezchip_macro_read_value_ &= ~(0xFF); \
  31878. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  31879. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31880. }
  31881. #define SET_GPIO_19_doen_i2c1_pad_sda_oe { \
  31882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31883. _ezchip_macro_read_value_ &= ~(0xFF); \
  31884. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  31885. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31886. }
  31887. #define SET_GPIO_19_doen_i2c2_pad_sck_oe { \
  31888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31889. _ezchip_macro_read_value_ &= ~(0xFF); \
  31890. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  31891. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31892. }
  31893. #define SET_GPIO_19_doen_i2c2_pad_sda_oe { \
  31894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31895. _ezchip_macro_read_value_ &= ~(0xFF); \
  31896. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  31897. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31898. }
  31899. #define SET_GPIO_19_doen_i2c3_pad_sck_oe { \
  31900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31901. _ezchip_macro_read_value_ &= ~(0xFF); \
  31902. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  31903. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31904. }
  31905. #define SET_GPIO_19_doen_i2c3_pad_sda_oe { \
  31906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31907. _ezchip_macro_read_value_ &= ~(0xFF); \
  31908. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  31909. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31910. }
  31911. #define SET_GPIO_19_doen_i2srx_bclk_out { \
  31912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31913. _ezchip_macro_read_value_ &= ~(0xFF); \
  31914. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  31915. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31916. }
  31917. #define SET_GPIO_19_doen_i2srx_bclk_out_oen { \
  31918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31919. _ezchip_macro_read_value_ &= ~(0xFF); \
  31920. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  31921. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31922. }
  31923. #define SET_GPIO_19_doen_i2srx_lrck_out { \
  31924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31925. _ezchip_macro_read_value_ &= ~(0xFF); \
  31926. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  31927. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31928. }
  31929. #define SET_GPIO_19_doen_i2srx_lrck_out_oen { \
  31930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31931. _ezchip_macro_read_value_ &= ~(0xFF); \
  31932. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  31933. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31934. }
  31935. #define SET_GPIO_19_doen_i2srx_mclk_out { \
  31936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31937. _ezchip_macro_read_value_ &= ~(0xFF); \
  31938. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  31939. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31940. }
  31941. #define SET_GPIO_19_doen_i2stx_bclk_out { \
  31942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31943. _ezchip_macro_read_value_ &= ~(0xFF); \
  31944. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  31945. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31946. }
  31947. #define SET_GPIO_19_doen_i2stx_bclk_out_oen { \
  31948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31949. _ezchip_macro_read_value_ &= ~(0xFF); \
  31950. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  31951. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31952. }
  31953. #define SET_GPIO_19_doen_i2stx_lrck_out { \
  31954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31955. _ezchip_macro_read_value_ &= ~(0xFF); \
  31956. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  31957. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31958. }
  31959. #define SET_GPIO_19_doen_i2stx_lrckout_oen { \
  31960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31961. _ezchip_macro_read_value_ &= ~(0xFF); \
  31962. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  31963. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31964. }
  31965. #define SET_GPIO_19_doen_i2stx_mclk_out { \
  31966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31967. _ezchip_macro_read_value_ &= ~(0xFF); \
  31968. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  31969. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31970. }
  31971. #define SET_GPIO_19_doen_i2stx_sdout0 { \
  31972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31973. _ezchip_macro_read_value_ &= ~(0xFF); \
  31974. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  31975. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31976. }
  31977. #define SET_GPIO_19_doen_i2stx_sdout1 { \
  31978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31979. _ezchip_macro_read_value_ &= ~(0xFF); \
  31980. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  31981. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31982. }
  31983. #define SET_GPIO_19_doen_lcd_pad_csm_n { \
  31984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31985. _ezchip_macro_read_value_ &= ~(0xFF); \
  31986. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  31987. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31988. }
  31989. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit0 { \
  31990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31991. _ezchip_macro_read_value_ &= ~(0xFF); \
  31992. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  31993. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  31994. }
  31995. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit1 { \
  31996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  31997. _ezchip_macro_read_value_ &= ~(0xFF); \
  31998. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  31999. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32000. }
  32001. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit2 { \
  32002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32003. _ezchip_macro_read_value_ &= ~(0xFF); \
  32004. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  32005. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32006. }
  32007. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit3 { \
  32008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32009. _ezchip_macro_read_value_ &= ~(0xFF); \
  32010. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  32011. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32012. }
  32013. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit4 { \
  32014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32015. _ezchip_macro_read_value_ &= ~(0xFF); \
  32016. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  32017. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32018. }
  32019. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit5 { \
  32020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32021. _ezchip_macro_read_value_ &= ~(0xFF); \
  32022. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  32023. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32024. }
  32025. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit6 { \
  32026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32027. _ezchip_macro_read_value_ &= ~(0xFF); \
  32028. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  32029. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32030. }
  32031. #define SET_GPIO_19_doen_pwm_pad_oe_n_bit7 { \
  32032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32033. _ezchip_macro_read_value_ &= ~(0xFF); \
  32034. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  32035. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32036. }
  32037. #define SET_GPIO_19_doen_pwm_pad_out_bit0 { \
  32038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32039. _ezchip_macro_read_value_ &= ~(0xFF); \
  32040. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  32041. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32042. }
  32043. #define SET_GPIO_19_doen_pwm_pad_out_bit1 { \
  32044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32045. _ezchip_macro_read_value_ &= ~(0xFF); \
  32046. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  32047. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32048. }
  32049. #define SET_GPIO_19_doen_pwm_pad_out_bit2 { \
  32050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32051. _ezchip_macro_read_value_ &= ~(0xFF); \
  32052. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  32053. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32054. }
  32055. #define SET_GPIO_19_doen_pwm_pad_out_bit3 { \
  32056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32057. _ezchip_macro_read_value_ &= ~(0xFF); \
  32058. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  32059. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32060. }
  32061. #define SET_GPIO_19_doen_pwm_pad_out_bit4 { \
  32062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32063. _ezchip_macro_read_value_ &= ~(0xFF); \
  32064. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  32065. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32066. }
  32067. #define SET_GPIO_19_doen_pwm_pad_out_bit5 { \
  32068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32069. _ezchip_macro_read_value_ &= ~(0xFF); \
  32070. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  32071. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32072. }
  32073. #define SET_GPIO_19_doen_pwm_pad_out_bit6 { \
  32074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32075. _ezchip_macro_read_value_ &= ~(0xFF); \
  32076. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  32077. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32078. }
  32079. #define SET_GPIO_19_doen_pwm_pad_out_bit7 { \
  32080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32081. _ezchip_macro_read_value_ &= ~(0xFF); \
  32082. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  32083. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32084. }
  32085. #define SET_GPIO_19_doen_pwmdac_left_out { \
  32086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32087. _ezchip_macro_read_value_ &= ~(0xFF); \
  32088. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  32089. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32090. }
  32091. #define SET_GPIO_19_doen_pwmdac_right_out { \
  32092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32093. _ezchip_macro_read_value_ &= ~(0xFF); \
  32094. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  32095. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32096. }
  32097. #define SET_GPIO_19_doen_qspi_csn1_out { \
  32098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32099. _ezchip_macro_read_value_ &= ~(0xFF); \
  32100. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  32101. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32102. }
  32103. #define SET_GPIO_19_doen_qspi_csn2_out { \
  32104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32105. _ezchip_macro_read_value_ &= ~(0xFF); \
  32106. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  32107. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32108. }
  32109. #define SET_GPIO_19_doen_qspi_csn3_out { \
  32110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32111. _ezchip_macro_read_value_ &= ~(0xFF); \
  32112. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  32113. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32114. }
  32115. #define SET_GPIO_19_doen_register23_SCFG_cmsensor_rst0 { \
  32116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32117. _ezchip_macro_read_value_ &= ~(0xFF); \
  32118. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  32119. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32120. }
  32121. #define SET_GPIO_19_doen_register23_SCFG_cmsensor_rst1 { \
  32122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32123. _ezchip_macro_read_value_ &= ~(0xFF); \
  32124. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  32125. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32126. }
  32127. #define SET_GPIO_19_doen_register32_SCFG_gmac_phy_rstn { \
  32128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32129. _ezchip_macro_read_value_ &= ~(0xFF); \
  32130. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  32131. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32132. }
  32133. #define SET_GPIO_19_doen_sdio0_pad_card_power_en { \
  32134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32135. _ezchip_macro_read_value_ &= ~(0xFF); \
  32136. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  32137. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32138. }
  32139. #define SET_GPIO_19_doen_sdio0_pad_cclk_out { \
  32140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32141. _ezchip_macro_read_value_ &= ~(0xFF); \
  32142. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  32143. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32144. }
  32145. #define SET_GPIO_19_doen_sdio0_pad_ccmd_oe { \
  32146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32147. _ezchip_macro_read_value_ &= ~(0xFF); \
  32148. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  32149. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32150. }
  32151. #define SET_GPIO_19_doen_sdio0_pad_ccmd_out { \
  32152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32153. _ezchip_macro_read_value_ &= ~(0xFF); \
  32154. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  32155. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32156. }
  32157. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit0 { \
  32158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32159. _ezchip_macro_read_value_ &= ~(0xFF); \
  32160. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  32161. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32162. }
  32163. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit1 { \
  32164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32165. _ezchip_macro_read_value_ &= ~(0xFF); \
  32166. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  32167. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32168. }
  32169. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit2 { \
  32170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32171. _ezchip_macro_read_value_ &= ~(0xFF); \
  32172. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  32173. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32174. }
  32175. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit3 { \
  32176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32177. _ezchip_macro_read_value_ &= ~(0xFF); \
  32178. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  32179. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32180. }
  32181. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit4 { \
  32182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32183. _ezchip_macro_read_value_ &= ~(0xFF); \
  32184. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  32185. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32186. }
  32187. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit5 { \
  32188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32189. _ezchip_macro_read_value_ &= ~(0xFF); \
  32190. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  32191. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32192. }
  32193. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit6 { \
  32194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32195. _ezchip_macro_read_value_ &= ~(0xFF); \
  32196. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  32197. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32198. }
  32199. #define SET_GPIO_19_doen_sdio0_pad_cdata_oe_bit7 { \
  32200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32201. _ezchip_macro_read_value_ &= ~(0xFF); \
  32202. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  32203. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32204. }
  32205. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit0 { \
  32206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32207. _ezchip_macro_read_value_ &= ~(0xFF); \
  32208. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  32209. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32210. }
  32211. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit1 { \
  32212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32213. _ezchip_macro_read_value_ &= ~(0xFF); \
  32214. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  32215. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32216. }
  32217. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit2 { \
  32218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32219. _ezchip_macro_read_value_ &= ~(0xFF); \
  32220. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  32221. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32222. }
  32223. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit3 { \
  32224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32225. _ezchip_macro_read_value_ &= ~(0xFF); \
  32226. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  32227. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32228. }
  32229. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit4 { \
  32230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32231. _ezchip_macro_read_value_ &= ~(0xFF); \
  32232. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  32233. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32234. }
  32235. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit5 { \
  32236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32237. _ezchip_macro_read_value_ &= ~(0xFF); \
  32238. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  32239. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32240. }
  32241. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit6 { \
  32242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32243. _ezchip_macro_read_value_ &= ~(0xFF); \
  32244. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  32245. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32246. }
  32247. #define SET_GPIO_19_doen_sdio0_pad_cdata_out_bit7 { \
  32248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32249. _ezchip_macro_read_value_ &= ~(0xFF); \
  32250. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  32251. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32252. }
  32253. #define SET_GPIO_19_doen_sdio0_pad_rst_n { \
  32254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32255. _ezchip_macro_read_value_ &= ~(0xFF); \
  32256. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  32257. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32258. }
  32259. #define SET_GPIO_19_doen_sdio1_pad_card_power_en { \
  32260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32261. _ezchip_macro_read_value_ &= ~(0xFF); \
  32262. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  32263. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32264. }
  32265. #define SET_GPIO_19_doen_sdio1_pad_cclk_out { \
  32266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32267. _ezchip_macro_read_value_ &= ~(0xFF); \
  32268. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  32269. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32270. }
  32271. #define SET_GPIO_19_doen_sdio1_pad_ccmd_oe { \
  32272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32273. _ezchip_macro_read_value_ &= ~(0xFF); \
  32274. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  32275. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32276. }
  32277. #define SET_GPIO_19_doen_sdio1_pad_ccmd_out { \
  32278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32279. _ezchip_macro_read_value_ &= ~(0xFF); \
  32280. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  32281. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32282. }
  32283. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit0 { \
  32284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32285. _ezchip_macro_read_value_ &= ~(0xFF); \
  32286. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  32287. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32288. }
  32289. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit1 { \
  32290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32291. _ezchip_macro_read_value_ &= ~(0xFF); \
  32292. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  32293. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32294. }
  32295. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit2 { \
  32296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32297. _ezchip_macro_read_value_ &= ~(0xFF); \
  32298. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  32299. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32300. }
  32301. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit3 { \
  32302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32303. _ezchip_macro_read_value_ &= ~(0xFF); \
  32304. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  32305. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32306. }
  32307. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit4 { \
  32308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32309. _ezchip_macro_read_value_ &= ~(0xFF); \
  32310. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  32311. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32312. }
  32313. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit5 { \
  32314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32315. _ezchip_macro_read_value_ &= ~(0xFF); \
  32316. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  32317. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32318. }
  32319. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit6 { \
  32320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32321. _ezchip_macro_read_value_ &= ~(0xFF); \
  32322. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  32323. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32324. }
  32325. #define SET_GPIO_19_doen_sdio1_pad_cdata_oe_bit7 { \
  32326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32327. _ezchip_macro_read_value_ &= ~(0xFF); \
  32328. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  32329. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32330. }
  32331. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit0 { \
  32332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32333. _ezchip_macro_read_value_ &= ~(0xFF); \
  32334. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  32335. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32336. }
  32337. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit1 { \
  32338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32339. _ezchip_macro_read_value_ &= ~(0xFF); \
  32340. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  32341. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32342. }
  32343. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit2 { \
  32344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32345. _ezchip_macro_read_value_ &= ~(0xFF); \
  32346. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  32347. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32348. }
  32349. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit3 { \
  32350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32351. _ezchip_macro_read_value_ &= ~(0xFF); \
  32352. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  32353. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32354. }
  32355. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit4 { \
  32356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32357. _ezchip_macro_read_value_ &= ~(0xFF); \
  32358. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  32359. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32360. }
  32361. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit5 { \
  32362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32363. _ezchip_macro_read_value_ &= ~(0xFF); \
  32364. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  32365. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32366. }
  32367. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit6 { \
  32368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32369. _ezchip_macro_read_value_ &= ~(0xFF); \
  32370. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  32371. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32372. }
  32373. #define SET_GPIO_19_doen_sdio1_pad_cdata_out_bit7 { \
  32374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32375. _ezchip_macro_read_value_ &= ~(0xFF); \
  32376. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  32377. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32378. }
  32379. #define SET_GPIO_19_doen_sdio1_pad_rst_n { \
  32380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32381. _ezchip_macro_read_value_ &= ~(0xFF); \
  32382. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  32383. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32384. }
  32385. #define SET_GPIO_19_doen_spdif_tx_sdout { \
  32386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32387. _ezchip_macro_read_value_ &= ~(0xFF); \
  32388. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  32389. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32390. }
  32391. #define SET_GPIO_19_doen_spdif_tx_sdout_oen { \
  32392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32393. _ezchip_macro_read_value_ &= ~(0xFF); \
  32394. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  32395. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32396. }
  32397. #define SET_GPIO_19_doen_spi0_pad_oe_n { \
  32398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32399. _ezchip_macro_read_value_ &= ~(0xFF); \
  32400. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  32401. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32402. }
  32403. #define SET_GPIO_19_doen_spi0_pad_sck_out { \
  32404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32405. _ezchip_macro_read_value_ &= ~(0xFF); \
  32406. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  32407. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32408. }
  32409. #define SET_GPIO_19_doen_spi0_pad_ss_0_n { \
  32410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32411. _ezchip_macro_read_value_ &= ~(0xFF); \
  32412. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  32413. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32414. }
  32415. #define SET_GPIO_19_doen_spi0_pad_ss_1_n { \
  32416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32417. _ezchip_macro_read_value_ &= ~(0xFF); \
  32418. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  32419. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32420. }
  32421. #define SET_GPIO_19_doen_spi0_pad_txd { \
  32422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32423. _ezchip_macro_read_value_ &= ~(0xFF); \
  32424. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  32425. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32426. }
  32427. #define SET_GPIO_19_doen_spi1_pad_oe_n { \
  32428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32429. _ezchip_macro_read_value_ &= ~(0xFF); \
  32430. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  32431. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32432. }
  32433. #define SET_GPIO_19_doen_spi1_pad_sck_out { \
  32434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32435. _ezchip_macro_read_value_ &= ~(0xFF); \
  32436. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  32437. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32438. }
  32439. #define SET_GPIO_19_doen_spi1_pad_ss_0_n { \
  32440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32441. _ezchip_macro_read_value_ &= ~(0xFF); \
  32442. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  32443. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32444. }
  32445. #define SET_GPIO_19_doen_spi1_pad_ss_1_n { \
  32446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32447. _ezchip_macro_read_value_ &= ~(0xFF); \
  32448. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  32449. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32450. }
  32451. #define SET_GPIO_19_doen_spi1_pad_txd { \
  32452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32453. _ezchip_macro_read_value_ &= ~(0xFF); \
  32454. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  32455. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32456. }
  32457. #define SET_GPIO_19_doen_spi2_pad_oe_n { \
  32458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32459. _ezchip_macro_read_value_ &= ~(0xFF); \
  32460. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  32461. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32462. }
  32463. #define SET_GPIO_19_doen_spi2_pad_sck_out { \
  32464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32465. _ezchip_macro_read_value_ &= ~(0xFF); \
  32466. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  32467. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32468. }
  32469. #define SET_GPIO_19_doen_spi2_pad_ss_0_n { \
  32470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32471. _ezchip_macro_read_value_ &= ~(0xFF); \
  32472. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  32473. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32474. }
  32475. #define SET_GPIO_19_doen_spi2_pad_ss_1_n { \
  32476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32477. _ezchip_macro_read_value_ &= ~(0xFF); \
  32478. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  32479. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32480. }
  32481. #define SET_GPIO_19_doen_spi2_pad_txd { \
  32482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32483. _ezchip_macro_read_value_ &= ~(0xFF); \
  32484. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  32485. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32486. }
  32487. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit0 { \
  32488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32489. _ezchip_macro_read_value_ &= ~(0xFF); \
  32490. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  32491. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32492. }
  32493. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit1 { \
  32494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32495. _ezchip_macro_read_value_ &= ~(0xFF); \
  32496. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  32497. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32498. }
  32499. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit2 { \
  32500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32501. _ezchip_macro_read_value_ &= ~(0xFF); \
  32502. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  32503. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32504. }
  32505. #define SET_GPIO_19_doen_spi2ahb_pad_oe_n_bit3 { \
  32506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32507. _ezchip_macro_read_value_ &= ~(0xFF); \
  32508. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  32509. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32510. }
  32511. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit0 { \
  32512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32513. _ezchip_macro_read_value_ &= ~(0xFF); \
  32514. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  32515. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32516. }
  32517. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit1 { \
  32518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32519. _ezchip_macro_read_value_ &= ~(0xFF); \
  32520. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  32521. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32522. }
  32523. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit2 { \
  32524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32525. _ezchip_macro_read_value_ &= ~(0xFF); \
  32526. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  32527. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32528. }
  32529. #define SET_GPIO_19_doen_spi2ahb_pad_txd_bit3 { \
  32530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32531. _ezchip_macro_read_value_ &= ~(0xFF); \
  32532. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  32533. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32534. }
  32535. #define SET_GPIO_19_doen_spi3_pad_oe_n { \
  32536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32537. _ezchip_macro_read_value_ &= ~(0xFF); \
  32538. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  32539. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32540. }
  32541. #define SET_GPIO_19_doen_spi3_pad_sck_out { \
  32542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32543. _ezchip_macro_read_value_ &= ~(0xFF); \
  32544. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  32545. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32546. }
  32547. #define SET_GPIO_19_doen_spi3_pad_ss_0_n { \
  32548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32549. _ezchip_macro_read_value_ &= ~(0xFF); \
  32550. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  32551. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32552. }
  32553. #define SET_GPIO_19_doen_spi3_pad_ss_1_n { \
  32554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32555. _ezchip_macro_read_value_ &= ~(0xFF); \
  32556. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  32557. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32558. }
  32559. #define SET_GPIO_19_doen_spi3_pad_txd { \
  32560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32561. _ezchip_macro_read_value_ &= ~(0xFF); \
  32562. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  32563. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32564. }
  32565. #define SET_GPIO_19_doen_uart0_pad_dtrn { \
  32566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32567. _ezchip_macro_read_value_ &= ~(0xFF); \
  32568. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  32569. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32570. }
  32571. #define SET_GPIO_19_doen_uart0_pad_rtsn { \
  32572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32573. _ezchip_macro_read_value_ &= ~(0xFF); \
  32574. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  32575. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32576. }
  32577. #define SET_GPIO_19_doen_uart0_pad_sout { \
  32578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32579. _ezchip_macro_read_value_ &= ~(0xFF); \
  32580. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  32581. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32582. }
  32583. #define SET_GPIO_19_doen_uart1_pad_sout { \
  32584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32585. _ezchip_macro_read_value_ &= ~(0xFF); \
  32586. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  32587. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32588. }
  32589. #define SET_GPIO_19_doen_uart2_pad_dtr_n { \
  32590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32591. _ezchip_macro_read_value_ &= ~(0xFF); \
  32592. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  32593. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32594. }
  32595. #define SET_GPIO_19_doen_uart2_pad_rts_n { \
  32596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32597. _ezchip_macro_read_value_ &= ~(0xFF); \
  32598. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  32599. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32600. }
  32601. #define SET_GPIO_19_doen_uart2_pad_sout { \
  32602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32603. _ezchip_macro_read_value_ &= ~(0xFF); \
  32604. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  32605. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32606. }
  32607. #define SET_GPIO_19_doen_uart3_pad_sout { \
  32608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32609. _ezchip_macro_read_value_ &= ~(0xFF); \
  32610. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  32611. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32612. }
  32613. #define SET_GPIO_19_doen_usb_drv_bus { \
  32614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_19_doen_REG_ADDR); \
  32615. _ezchip_macro_read_value_ &= ~(0xFF); \
  32616. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  32617. MA_OUTW(gpio_19_doen_REG_ADDR,_ezchip_macro_read_value_); \
  32618. }
  32619. #define SET_GPIO_20_dout_reverse_(en) { \
  32620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32621. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  32622. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  32623. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32624. }
  32625. #define SET_GPIO_20_dout_LOW { \
  32626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32627. _ezchip_macro_read_value_ &= ~(0xFF); \
  32628. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  32629. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32630. }
  32631. #define SET_GPIO_20_dout_HIGH { \
  32632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32633. _ezchip_macro_read_value_ &= ~(0xFF); \
  32634. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  32635. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32636. }
  32637. #define SET_GPIO_20_dout_clk_gmac_tophyref { \
  32638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32639. _ezchip_macro_read_value_ &= ~(0xFF); \
  32640. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  32641. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32642. }
  32643. #define SET_GPIO_20_dout_cpu_jtag_tdo { \
  32644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32645. _ezchip_macro_read_value_ &= ~(0xFF); \
  32646. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  32647. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32648. }
  32649. #define SET_GPIO_20_dout_cpu_jtag_tdo_oen { \
  32650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32651. _ezchip_macro_read_value_ &= ~(0xFF); \
  32652. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  32653. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32654. }
  32655. #define SET_GPIO_20_dout_dmic_clk_out { \
  32656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32657. _ezchip_macro_read_value_ &= ~(0xFF); \
  32658. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  32659. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32660. }
  32661. #define SET_GPIO_20_dout_dsp_JTDOEn_pad { \
  32662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32663. _ezchip_macro_read_value_ &= ~(0xFF); \
  32664. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  32665. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32666. }
  32667. #define SET_GPIO_20_dout_dsp_JTDO_pad { \
  32668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32669. _ezchip_macro_read_value_ &= ~(0xFF); \
  32670. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  32671. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32672. }
  32673. #define SET_GPIO_20_dout_i2c0_pad_sck_oe { \
  32674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32675. _ezchip_macro_read_value_ &= ~(0xFF); \
  32676. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  32677. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32678. }
  32679. #define SET_GPIO_20_dout_i2c0_pad_sda_oe { \
  32680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32681. _ezchip_macro_read_value_ &= ~(0xFF); \
  32682. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  32683. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32684. }
  32685. #define SET_GPIO_20_dout_i2c1_pad_sck_oe { \
  32686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32687. _ezchip_macro_read_value_ &= ~(0xFF); \
  32688. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  32689. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32690. }
  32691. #define SET_GPIO_20_dout_i2c1_pad_sda_oe { \
  32692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32693. _ezchip_macro_read_value_ &= ~(0xFF); \
  32694. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  32695. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32696. }
  32697. #define SET_GPIO_20_dout_i2c2_pad_sck_oe { \
  32698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32699. _ezchip_macro_read_value_ &= ~(0xFF); \
  32700. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  32701. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32702. }
  32703. #define SET_GPIO_20_dout_i2c2_pad_sda_oe { \
  32704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32705. _ezchip_macro_read_value_ &= ~(0xFF); \
  32706. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  32707. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32708. }
  32709. #define SET_GPIO_20_dout_i2c3_pad_sck_oe { \
  32710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32711. _ezchip_macro_read_value_ &= ~(0xFF); \
  32712. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  32713. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32714. }
  32715. #define SET_GPIO_20_dout_i2c3_pad_sda_oe { \
  32716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32717. _ezchip_macro_read_value_ &= ~(0xFF); \
  32718. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  32719. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32720. }
  32721. #define SET_GPIO_20_dout_i2srx_bclk_out { \
  32722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32723. _ezchip_macro_read_value_ &= ~(0xFF); \
  32724. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  32725. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32726. }
  32727. #define SET_GPIO_20_dout_i2srx_bclk_out_oen { \
  32728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32729. _ezchip_macro_read_value_ &= ~(0xFF); \
  32730. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  32731. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32732. }
  32733. #define SET_GPIO_20_dout_i2srx_lrck_out { \
  32734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32735. _ezchip_macro_read_value_ &= ~(0xFF); \
  32736. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  32737. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32738. }
  32739. #define SET_GPIO_20_dout_i2srx_lrck_out_oen { \
  32740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32741. _ezchip_macro_read_value_ &= ~(0xFF); \
  32742. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  32743. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32744. }
  32745. #define SET_GPIO_20_dout_i2srx_mclk_out { \
  32746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32747. _ezchip_macro_read_value_ &= ~(0xFF); \
  32748. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  32749. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32750. }
  32751. #define SET_GPIO_20_dout_i2stx_bclk_out { \
  32752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32753. _ezchip_macro_read_value_ &= ~(0xFF); \
  32754. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  32755. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32756. }
  32757. #define SET_GPIO_20_dout_i2stx_bclk_out_oen { \
  32758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32759. _ezchip_macro_read_value_ &= ~(0xFF); \
  32760. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  32761. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32762. }
  32763. #define SET_GPIO_20_dout_i2stx_lrck_out { \
  32764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32765. _ezchip_macro_read_value_ &= ~(0xFF); \
  32766. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  32767. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32768. }
  32769. #define SET_GPIO_20_dout_i2stx_lrckout_oen { \
  32770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32771. _ezchip_macro_read_value_ &= ~(0xFF); \
  32772. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  32773. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32774. }
  32775. #define SET_GPIO_20_dout_i2stx_mclk_out { \
  32776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32777. _ezchip_macro_read_value_ &= ~(0xFF); \
  32778. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  32779. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32780. }
  32781. #define SET_GPIO_20_dout_i2stx_sdout0 { \
  32782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32783. _ezchip_macro_read_value_ &= ~(0xFF); \
  32784. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  32785. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32786. }
  32787. #define SET_GPIO_20_dout_i2stx_sdout1 { \
  32788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32789. _ezchip_macro_read_value_ &= ~(0xFF); \
  32790. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  32791. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32792. }
  32793. #define SET_GPIO_20_dout_lcd_pad_csm_n { \
  32794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32795. _ezchip_macro_read_value_ &= ~(0xFF); \
  32796. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  32797. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32798. }
  32799. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit0 { \
  32800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32801. _ezchip_macro_read_value_ &= ~(0xFF); \
  32802. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  32803. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32804. }
  32805. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit1 { \
  32806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32807. _ezchip_macro_read_value_ &= ~(0xFF); \
  32808. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  32809. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32810. }
  32811. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit2 { \
  32812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32813. _ezchip_macro_read_value_ &= ~(0xFF); \
  32814. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  32815. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32816. }
  32817. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit3 { \
  32818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32819. _ezchip_macro_read_value_ &= ~(0xFF); \
  32820. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  32821. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32822. }
  32823. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit4 { \
  32824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32825. _ezchip_macro_read_value_ &= ~(0xFF); \
  32826. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  32827. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32828. }
  32829. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit5 { \
  32830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32831. _ezchip_macro_read_value_ &= ~(0xFF); \
  32832. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  32833. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32834. }
  32835. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit6 { \
  32836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32837. _ezchip_macro_read_value_ &= ~(0xFF); \
  32838. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  32839. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32840. }
  32841. #define SET_GPIO_20_dout_pwm_pad_oe_n_bit7 { \
  32842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32843. _ezchip_macro_read_value_ &= ~(0xFF); \
  32844. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  32845. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32846. }
  32847. #define SET_GPIO_20_dout_pwm_pad_out_bit0 { \
  32848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32849. _ezchip_macro_read_value_ &= ~(0xFF); \
  32850. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  32851. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32852. }
  32853. #define SET_GPIO_20_dout_pwm_pad_out_bit1 { \
  32854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32855. _ezchip_macro_read_value_ &= ~(0xFF); \
  32856. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  32857. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32858. }
  32859. #define SET_GPIO_20_dout_pwm_pad_out_bit2 { \
  32860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32861. _ezchip_macro_read_value_ &= ~(0xFF); \
  32862. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  32863. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32864. }
  32865. #define SET_GPIO_20_dout_pwm_pad_out_bit3 { \
  32866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32867. _ezchip_macro_read_value_ &= ~(0xFF); \
  32868. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  32869. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32870. }
  32871. #define SET_GPIO_20_dout_pwm_pad_out_bit4 { \
  32872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32873. _ezchip_macro_read_value_ &= ~(0xFF); \
  32874. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  32875. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32876. }
  32877. #define SET_GPIO_20_dout_pwm_pad_out_bit5 { \
  32878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32879. _ezchip_macro_read_value_ &= ~(0xFF); \
  32880. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  32881. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32882. }
  32883. #define SET_GPIO_20_dout_pwm_pad_out_bit6 { \
  32884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32885. _ezchip_macro_read_value_ &= ~(0xFF); \
  32886. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  32887. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32888. }
  32889. #define SET_GPIO_20_dout_pwm_pad_out_bit7 { \
  32890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32891. _ezchip_macro_read_value_ &= ~(0xFF); \
  32892. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  32893. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32894. }
  32895. #define SET_GPIO_20_dout_pwmdac_left_out { \
  32896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32897. _ezchip_macro_read_value_ &= ~(0xFF); \
  32898. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  32899. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32900. }
  32901. #define SET_GPIO_20_dout_pwmdac_right_out { \
  32902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32903. _ezchip_macro_read_value_ &= ~(0xFF); \
  32904. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  32905. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32906. }
  32907. #define SET_GPIO_20_dout_qspi_csn1_out { \
  32908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32909. _ezchip_macro_read_value_ &= ~(0xFF); \
  32910. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  32911. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32912. }
  32913. #define SET_GPIO_20_dout_qspi_csn2_out { \
  32914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32915. _ezchip_macro_read_value_ &= ~(0xFF); \
  32916. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  32917. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32918. }
  32919. #define SET_GPIO_20_dout_qspi_csn3_out { \
  32920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32921. _ezchip_macro_read_value_ &= ~(0xFF); \
  32922. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  32923. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32924. }
  32925. #define SET_GPIO_20_dout_register23_SCFG_cmsensor_rst0 { \
  32926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32927. _ezchip_macro_read_value_ &= ~(0xFF); \
  32928. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  32929. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32930. }
  32931. #define SET_GPIO_20_dout_register23_SCFG_cmsensor_rst1 { \
  32932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32933. _ezchip_macro_read_value_ &= ~(0xFF); \
  32934. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  32935. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32936. }
  32937. #define SET_GPIO_20_dout_register32_SCFG_gmac_phy_rstn { \
  32938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32939. _ezchip_macro_read_value_ &= ~(0xFF); \
  32940. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  32941. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32942. }
  32943. #define SET_GPIO_20_dout_sdio0_pad_card_power_en { \
  32944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32945. _ezchip_macro_read_value_ &= ~(0xFF); \
  32946. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  32947. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32948. }
  32949. #define SET_GPIO_20_dout_sdio0_pad_cclk_out { \
  32950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32951. _ezchip_macro_read_value_ &= ~(0xFF); \
  32952. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  32953. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32954. }
  32955. #define SET_GPIO_20_dout_sdio0_pad_ccmd_oe { \
  32956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32957. _ezchip_macro_read_value_ &= ~(0xFF); \
  32958. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  32959. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32960. }
  32961. #define SET_GPIO_20_dout_sdio0_pad_ccmd_out { \
  32962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32963. _ezchip_macro_read_value_ &= ~(0xFF); \
  32964. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  32965. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32966. }
  32967. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit0 { \
  32968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32969. _ezchip_macro_read_value_ &= ~(0xFF); \
  32970. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  32971. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32972. }
  32973. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit1 { \
  32974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32975. _ezchip_macro_read_value_ &= ~(0xFF); \
  32976. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  32977. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32978. }
  32979. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit2 { \
  32980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32981. _ezchip_macro_read_value_ &= ~(0xFF); \
  32982. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  32983. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32984. }
  32985. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit3 { \
  32986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32987. _ezchip_macro_read_value_ &= ~(0xFF); \
  32988. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  32989. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32990. }
  32991. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit4 { \
  32992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32993. _ezchip_macro_read_value_ &= ~(0xFF); \
  32994. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  32995. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  32996. }
  32997. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit5 { \
  32998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  32999. _ezchip_macro_read_value_ &= ~(0xFF); \
  33000. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  33001. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33002. }
  33003. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit6 { \
  33004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33005. _ezchip_macro_read_value_ &= ~(0xFF); \
  33006. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  33007. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33008. }
  33009. #define SET_GPIO_20_dout_sdio0_pad_cdata_oe_bit7 { \
  33010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33011. _ezchip_macro_read_value_ &= ~(0xFF); \
  33012. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  33013. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33014. }
  33015. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit0 { \
  33016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33017. _ezchip_macro_read_value_ &= ~(0xFF); \
  33018. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  33019. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33020. }
  33021. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit1 { \
  33022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33023. _ezchip_macro_read_value_ &= ~(0xFF); \
  33024. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  33025. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33026. }
  33027. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit2 { \
  33028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33029. _ezchip_macro_read_value_ &= ~(0xFF); \
  33030. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  33031. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33032. }
  33033. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit3 { \
  33034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33035. _ezchip_macro_read_value_ &= ~(0xFF); \
  33036. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  33037. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33038. }
  33039. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit4 { \
  33040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33041. _ezchip_macro_read_value_ &= ~(0xFF); \
  33042. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  33043. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33044. }
  33045. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit5 { \
  33046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33047. _ezchip_macro_read_value_ &= ~(0xFF); \
  33048. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  33049. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33050. }
  33051. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit6 { \
  33052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33053. _ezchip_macro_read_value_ &= ~(0xFF); \
  33054. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  33055. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33056. }
  33057. #define SET_GPIO_20_dout_sdio0_pad_cdata_out_bit7 { \
  33058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33059. _ezchip_macro_read_value_ &= ~(0xFF); \
  33060. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  33061. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33062. }
  33063. #define SET_GPIO_20_dout_sdio0_pad_rst_n { \
  33064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33065. _ezchip_macro_read_value_ &= ~(0xFF); \
  33066. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  33067. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33068. }
  33069. #define SET_GPIO_20_dout_sdio1_pad_card_power_en { \
  33070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33071. _ezchip_macro_read_value_ &= ~(0xFF); \
  33072. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  33073. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33074. }
  33075. #define SET_GPIO_20_dout_sdio1_pad_cclk_out { \
  33076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33077. _ezchip_macro_read_value_ &= ~(0xFF); \
  33078. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  33079. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33080. }
  33081. #define SET_GPIO_20_dout_sdio1_pad_ccmd_oe { \
  33082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33083. _ezchip_macro_read_value_ &= ~(0xFF); \
  33084. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  33085. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33086. }
  33087. #define SET_GPIO_20_dout_sdio1_pad_ccmd_out { \
  33088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33089. _ezchip_macro_read_value_ &= ~(0xFF); \
  33090. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  33091. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33092. }
  33093. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit0 { \
  33094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33095. _ezchip_macro_read_value_ &= ~(0xFF); \
  33096. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  33097. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33098. }
  33099. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit1 { \
  33100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33101. _ezchip_macro_read_value_ &= ~(0xFF); \
  33102. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  33103. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33104. }
  33105. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit2 { \
  33106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33107. _ezchip_macro_read_value_ &= ~(0xFF); \
  33108. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  33109. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33110. }
  33111. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit3 { \
  33112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33113. _ezchip_macro_read_value_ &= ~(0xFF); \
  33114. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  33115. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33116. }
  33117. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit4 { \
  33118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33119. _ezchip_macro_read_value_ &= ~(0xFF); \
  33120. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  33121. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33122. }
  33123. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit5 { \
  33124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33125. _ezchip_macro_read_value_ &= ~(0xFF); \
  33126. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  33127. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33128. }
  33129. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit6 { \
  33130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33131. _ezchip_macro_read_value_ &= ~(0xFF); \
  33132. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  33133. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33134. }
  33135. #define SET_GPIO_20_dout_sdio1_pad_cdata_oe_bit7 { \
  33136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33137. _ezchip_macro_read_value_ &= ~(0xFF); \
  33138. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  33139. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33140. }
  33141. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit0 { \
  33142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33143. _ezchip_macro_read_value_ &= ~(0xFF); \
  33144. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  33145. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33146. }
  33147. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit1 { \
  33148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33149. _ezchip_macro_read_value_ &= ~(0xFF); \
  33150. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  33151. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33152. }
  33153. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit2 { \
  33154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33155. _ezchip_macro_read_value_ &= ~(0xFF); \
  33156. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  33157. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33158. }
  33159. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit3 { \
  33160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33161. _ezchip_macro_read_value_ &= ~(0xFF); \
  33162. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  33163. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33164. }
  33165. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit4 { \
  33166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33167. _ezchip_macro_read_value_ &= ~(0xFF); \
  33168. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  33169. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33170. }
  33171. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit5 { \
  33172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33173. _ezchip_macro_read_value_ &= ~(0xFF); \
  33174. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  33175. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33176. }
  33177. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit6 { \
  33178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33179. _ezchip_macro_read_value_ &= ~(0xFF); \
  33180. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  33181. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33182. }
  33183. #define SET_GPIO_20_dout_sdio1_pad_cdata_out_bit7 { \
  33184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33185. _ezchip_macro_read_value_ &= ~(0xFF); \
  33186. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  33187. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33188. }
  33189. #define SET_GPIO_20_dout_sdio1_pad_rst_n { \
  33190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33191. _ezchip_macro_read_value_ &= ~(0xFF); \
  33192. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  33193. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33194. }
  33195. #define SET_GPIO_20_dout_spdif_tx_sdout { \
  33196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33197. _ezchip_macro_read_value_ &= ~(0xFF); \
  33198. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  33199. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33200. }
  33201. #define SET_GPIO_20_dout_spdif_tx_sdout_oen { \
  33202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33203. _ezchip_macro_read_value_ &= ~(0xFF); \
  33204. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  33205. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33206. }
  33207. #define SET_GPIO_20_dout_spi0_pad_oe_n { \
  33208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33209. _ezchip_macro_read_value_ &= ~(0xFF); \
  33210. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  33211. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33212. }
  33213. #define SET_GPIO_20_dout_spi0_pad_sck_out { \
  33214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33215. _ezchip_macro_read_value_ &= ~(0xFF); \
  33216. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  33217. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33218. }
  33219. #define SET_GPIO_20_dout_spi0_pad_ss_0_n { \
  33220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33221. _ezchip_macro_read_value_ &= ~(0xFF); \
  33222. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  33223. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33224. }
  33225. #define SET_GPIO_20_dout_spi0_pad_ss_1_n { \
  33226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33227. _ezchip_macro_read_value_ &= ~(0xFF); \
  33228. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  33229. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33230. }
  33231. #define SET_GPIO_20_dout_spi0_pad_txd { \
  33232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33233. _ezchip_macro_read_value_ &= ~(0xFF); \
  33234. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  33235. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33236. }
  33237. #define SET_GPIO_20_dout_spi1_pad_oe_n { \
  33238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33239. _ezchip_macro_read_value_ &= ~(0xFF); \
  33240. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  33241. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33242. }
  33243. #define SET_GPIO_20_dout_spi1_pad_sck_out { \
  33244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33245. _ezchip_macro_read_value_ &= ~(0xFF); \
  33246. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  33247. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33248. }
  33249. #define SET_GPIO_20_dout_spi1_pad_ss_0_n { \
  33250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33251. _ezchip_macro_read_value_ &= ~(0xFF); \
  33252. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  33253. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33254. }
  33255. #define SET_GPIO_20_dout_spi1_pad_ss_1_n { \
  33256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33257. _ezchip_macro_read_value_ &= ~(0xFF); \
  33258. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  33259. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33260. }
  33261. #define SET_GPIO_20_dout_spi1_pad_txd { \
  33262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33263. _ezchip_macro_read_value_ &= ~(0xFF); \
  33264. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  33265. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33266. }
  33267. #define SET_GPIO_20_dout_spi2_pad_oe_n { \
  33268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33269. _ezchip_macro_read_value_ &= ~(0xFF); \
  33270. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  33271. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33272. }
  33273. #define SET_GPIO_20_dout_spi2_pad_sck_out { \
  33274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33275. _ezchip_macro_read_value_ &= ~(0xFF); \
  33276. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  33277. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33278. }
  33279. #define SET_GPIO_20_dout_spi2_pad_ss_0_n { \
  33280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33281. _ezchip_macro_read_value_ &= ~(0xFF); \
  33282. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  33283. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33284. }
  33285. #define SET_GPIO_20_dout_spi2_pad_ss_1_n { \
  33286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33287. _ezchip_macro_read_value_ &= ~(0xFF); \
  33288. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  33289. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33290. }
  33291. #define SET_GPIO_20_dout_spi2_pad_txd { \
  33292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33293. _ezchip_macro_read_value_ &= ~(0xFF); \
  33294. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  33295. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33296. }
  33297. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit0 { \
  33298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33299. _ezchip_macro_read_value_ &= ~(0xFF); \
  33300. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  33301. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33302. }
  33303. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit1 { \
  33304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33305. _ezchip_macro_read_value_ &= ~(0xFF); \
  33306. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  33307. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33308. }
  33309. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit2 { \
  33310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33311. _ezchip_macro_read_value_ &= ~(0xFF); \
  33312. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  33313. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33314. }
  33315. #define SET_GPIO_20_dout_spi2ahb_pad_oe_n_bit3 { \
  33316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33317. _ezchip_macro_read_value_ &= ~(0xFF); \
  33318. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  33319. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33320. }
  33321. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit0 { \
  33322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33323. _ezchip_macro_read_value_ &= ~(0xFF); \
  33324. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  33325. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33326. }
  33327. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit1 { \
  33328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33329. _ezchip_macro_read_value_ &= ~(0xFF); \
  33330. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  33331. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33332. }
  33333. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit2 { \
  33334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33335. _ezchip_macro_read_value_ &= ~(0xFF); \
  33336. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  33337. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33338. }
  33339. #define SET_GPIO_20_dout_spi2ahb_pad_txd_bit3 { \
  33340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33341. _ezchip_macro_read_value_ &= ~(0xFF); \
  33342. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  33343. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33344. }
  33345. #define SET_GPIO_20_dout_spi3_pad_oe_n { \
  33346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33347. _ezchip_macro_read_value_ &= ~(0xFF); \
  33348. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  33349. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33350. }
  33351. #define SET_GPIO_20_dout_spi3_pad_sck_out { \
  33352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33353. _ezchip_macro_read_value_ &= ~(0xFF); \
  33354. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  33355. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33356. }
  33357. #define SET_GPIO_20_dout_spi3_pad_ss_0_n { \
  33358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33359. _ezchip_macro_read_value_ &= ~(0xFF); \
  33360. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  33361. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33362. }
  33363. #define SET_GPIO_20_dout_spi3_pad_ss_1_n { \
  33364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33365. _ezchip_macro_read_value_ &= ~(0xFF); \
  33366. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  33367. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33368. }
  33369. #define SET_GPIO_20_dout_spi3_pad_txd { \
  33370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33371. _ezchip_macro_read_value_ &= ~(0xFF); \
  33372. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  33373. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33374. }
  33375. #define SET_GPIO_20_dout_uart0_pad_dtrn { \
  33376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33377. _ezchip_macro_read_value_ &= ~(0xFF); \
  33378. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  33379. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33380. }
  33381. #define SET_GPIO_20_dout_uart0_pad_rtsn { \
  33382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33383. _ezchip_macro_read_value_ &= ~(0xFF); \
  33384. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  33385. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33386. }
  33387. #define SET_GPIO_20_dout_uart0_pad_sout { \
  33388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33389. _ezchip_macro_read_value_ &= ~(0xFF); \
  33390. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  33391. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33392. }
  33393. #define SET_GPIO_20_dout_uart1_pad_sout { \
  33394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33395. _ezchip_macro_read_value_ &= ~(0xFF); \
  33396. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  33397. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33398. }
  33399. #define SET_GPIO_20_dout_uart2_pad_dtr_n { \
  33400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33401. _ezchip_macro_read_value_ &= ~(0xFF); \
  33402. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  33403. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33404. }
  33405. #define SET_GPIO_20_dout_uart2_pad_rts_n { \
  33406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33407. _ezchip_macro_read_value_ &= ~(0xFF); \
  33408. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  33409. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33410. }
  33411. #define SET_GPIO_20_dout_uart2_pad_sout { \
  33412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33413. _ezchip_macro_read_value_ &= ~(0xFF); \
  33414. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  33415. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33416. }
  33417. #define SET_GPIO_20_dout_uart3_pad_sout { \
  33418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33419. _ezchip_macro_read_value_ &= ~(0xFF); \
  33420. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  33421. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33422. }
  33423. #define SET_GPIO_20_dout_usb_drv_bus { \
  33424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_dout_REG_ADDR); \
  33425. _ezchip_macro_read_value_ &= ~(0xFF); \
  33426. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  33427. MA_OUTW(gpio_20_dout_REG_ADDR,_ezchip_macro_read_value_); \
  33428. }
  33429. #define SET_GPIO_20_doen_reverse_(en) { \
  33430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33431. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  33432. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  33433. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33434. }
  33435. #define SET_GPIO_20_doen_LOW { \
  33436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33437. _ezchip_macro_read_value_ &= ~(0xFF); \
  33438. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  33439. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33440. }
  33441. #define SET_GPIO_20_doen_HIGH { \
  33442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33443. _ezchip_macro_read_value_ &= ~(0xFF); \
  33444. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  33445. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33446. }
  33447. #define SET_GPIO_20_doen_clk_gmac_tophyref { \
  33448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33449. _ezchip_macro_read_value_ &= ~(0xFF); \
  33450. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  33451. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33452. }
  33453. #define SET_GPIO_20_doen_cpu_jtag_tdo { \
  33454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33455. _ezchip_macro_read_value_ &= ~(0xFF); \
  33456. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  33457. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33458. }
  33459. #define SET_GPIO_20_doen_cpu_jtag_tdo_oen { \
  33460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33461. _ezchip_macro_read_value_ &= ~(0xFF); \
  33462. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  33463. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33464. }
  33465. #define SET_GPIO_20_doen_dmic_clk_out { \
  33466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33467. _ezchip_macro_read_value_ &= ~(0xFF); \
  33468. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  33469. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33470. }
  33471. #define SET_GPIO_20_doen_dsp_JTDOEn_pad { \
  33472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33473. _ezchip_macro_read_value_ &= ~(0xFF); \
  33474. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  33475. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33476. }
  33477. #define SET_GPIO_20_doen_dsp_JTDO_pad { \
  33478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33479. _ezchip_macro_read_value_ &= ~(0xFF); \
  33480. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  33481. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33482. }
  33483. #define SET_GPIO_20_doen_i2c0_pad_sck_oe { \
  33484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33485. _ezchip_macro_read_value_ &= ~(0xFF); \
  33486. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  33487. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33488. }
  33489. #define SET_GPIO_20_doen_i2c0_pad_sda_oe { \
  33490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33491. _ezchip_macro_read_value_ &= ~(0xFF); \
  33492. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  33493. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33494. }
  33495. #define SET_GPIO_20_doen_i2c1_pad_sck_oe { \
  33496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33497. _ezchip_macro_read_value_ &= ~(0xFF); \
  33498. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  33499. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33500. }
  33501. #define SET_GPIO_20_doen_i2c1_pad_sda_oe { \
  33502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33503. _ezchip_macro_read_value_ &= ~(0xFF); \
  33504. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  33505. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33506. }
  33507. #define SET_GPIO_20_doen_i2c2_pad_sck_oe { \
  33508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33509. _ezchip_macro_read_value_ &= ~(0xFF); \
  33510. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  33511. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33512. }
  33513. #define SET_GPIO_20_doen_i2c2_pad_sda_oe { \
  33514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33515. _ezchip_macro_read_value_ &= ~(0xFF); \
  33516. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  33517. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33518. }
  33519. #define SET_GPIO_20_doen_i2c3_pad_sck_oe { \
  33520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33521. _ezchip_macro_read_value_ &= ~(0xFF); \
  33522. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  33523. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33524. }
  33525. #define SET_GPIO_20_doen_i2c3_pad_sda_oe { \
  33526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33527. _ezchip_macro_read_value_ &= ~(0xFF); \
  33528. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  33529. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33530. }
  33531. #define SET_GPIO_20_doen_i2srx_bclk_out { \
  33532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33533. _ezchip_macro_read_value_ &= ~(0xFF); \
  33534. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  33535. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33536. }
  33537. #define SET_GPIO_20_doen_i2srx_bclk_out_oen { \
  33538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33539. _ezchip_macro_read_value_ &= ~(0xFF); \
  33540. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  33541. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33542. }
  33543. #define SET_GPIO_20_doen_i2srx_lrck_out { \
  33544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33545. _ezchip_macro_read_value_ &= ~(0xFF); \
  33546. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  33547. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33548. }
  33549. #define SET_GPIO_20_doen_i2srx_lrck_out_oen { \
  33550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33551. _ezchip_macro_read_value_ &= ~(0xFF); \
  33552. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  33553. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33554. }
  33555. #define SET_GPIO_20_doen_i2srx_mclk_out { \
  33556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33557. _ezchip_macro_read_value_ &= ~(0xFF); \
  33558. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  33559. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33560. }
  33561. #define SET_GPIO_20_doen_i2stx_bclk_out { \
  33562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33563. _ezchip_macro_read_value_ &= ~(0xFF); \
  33564. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  33565. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33566. }
  33567. #define SET_GPIO_20_doen_i2stx_bclk_out_oen { \
  33568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33569. _ezchip_macro_read_value_ &= ~(0xFF); \
  33570. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  33571. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33572. }
  33573. #define SET_GPIO_20_doen_i2stx_lrck_out { \
  33574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33575. _ezchip_macro_read_value_ &= ~(0xFF); \
  33576. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  33577. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33578. }
  33579. #define SET_GPIO_20_doen_i2stx_lrckout_oen { \
  33580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33581. _ezchip_macro_read_value_ &= ~(0xFF); \
  33582. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  33583. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33584. }
  33585. #define SET_GPIO_20_doen_i2stx_mclk_out { \
  33586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33587. _ezchip_macro_read_value_ &= ~(0xFF); \
  33588. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  33589. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33590. }
  33591. #define SET_GPIO_20_doen_i2stx_sdout0 { \
  33592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33593. _ezchip_macro_read_value_ &= ~(0xFF); \
  33594. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  33595. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33596. }
  33597. #define SET_GPIO_20_doen_i2stx_sdout1 { \
  33598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33599. _ezchip_macro_read_value_ &= ~(0xFF); \
  33600. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  33601. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33602. }
  33603. #define SET_GPIO_20_doen_lcd_pad_csm_n { \
  33604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33605. _ezchip_macro_read_value_ &= ~(0xFF); \
  33606. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  33607. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33608. }
  33609. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit0 { \
  33610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33611. _ezchip_macro_read_value_ &= ~(0xFF); \
  33612. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  33613. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33614. }
  33615. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit1 { \
  33616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33617. _ezchip_macro_read_value_ &= ~(0xFF); \
  33618. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  33619. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33620. }
  33621. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit2 { \
  33622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33623. _ezchip_macro_read_value_ &= ~(0xFF); \
  33624. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  33625. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33626. }
  33627. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit3 { \
  33628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33629. _ezchip_macro_read_value_ &= ~(0xFF); \
  33630. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  33631. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33632. }
  33633. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit4 { \
  33634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33635. _ezchip_macro_read_value_ &= ~(0xFF); \
  33636. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  33637. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33638. }
  33639. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit5 { \
  33640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33641. _ezchip_macro_read_value_ &= ~(0xFF); \
  33642. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  33643. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33644. }
  33645. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit6 { \
  33646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33647. _ezchip_macro_read_value_ &= ~(0xFF); \
  33648. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  33649. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33650. }
  33651. #define SET_GPIO_20_doen_pwm_pad_oe_n_bit7 { \
  33652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33653. _ezchip_macro_read_value_ &= ~(0xFF); \
  33654. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  33655. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33656. }
  33657. #define SET_GPIO_20_doen_pwm_pad_out_bit0 { \
  33658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33659. _ezchip_macro_read_value_ &= ~(0xFF); \
  33660. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  33661. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33662. }
  33663. #define SET_GPIO_20_doen_pwm_pad_out_bit1 { \
  33664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33665. _ezchip_macro_read_value_ &= ~(0xFF); \
  33666. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  33667. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33668. }
  33669. #define SET_GPIO_20_doen_pwm_pad_out_bit2 { \
  33670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33671. _ezchip_macro_read_value_ &= ~(0xFF); \
  33672. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  33673. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33674. }
  33675. #define SET_GPIO_20_doen_pwm_pad_out_bit3 { \
  33676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33677. _ezchip_macro_read_value_ &= ~(0xFF); \
  33678. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  33679. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33680. }
  33681. #define SET_GPIO_20_doen_pwm_pad_out_bit4 { \
  33682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33683. _ezchip_macro_read_value_ &= ~(0xFF); \
  33684. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  33685. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33686. }
  33687. #define SET_GPIO_20_doen_pwm_pad_out_bit5 { \
  33688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33689. _ezchip_macro_read_value_ &= ~(0xFF); \
  33690. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  33691. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33692. }
  33693. #define SET_GPIO_20_doen_pwm_pad_out_bit6 { \
  33694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33695. _ezchip_macro_read_value_ &= ~(0xFF); \
  33696. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  33697. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33698. }
  33699. #define SET_GPIO_20_doen_pwm_pad_out_bit7 { \
  33700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33701. _ezchip_macro_read_value_ &= ~(0xFF); \
  33702. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  33703. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33704. }
  33705. #define SET_GPIO_20_doen_pwmdac_left_out { \
  33706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33707. _ezchip_macro_read_value_ &= ~(0xFF); \
  33708. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  33709. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33710. }
  33711. #define SET_GPIO_20_doen_pwmdac_right_out { \
  33712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33713. _ezchip_macro_read_value_ &= ~(0xFF); \
  33714. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  33715. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33716. }
  33717. #define SET_GPIO_20_doen_qspi_csn1_out { \
  33718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33719. _ezchip_macro_read_value_ &= ~(0xFF); \
  33720. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  33721. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33722. }
  33723. #define SET_GPIO_20_doen_qspi_csn2_out { \
  33724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33725. _ezchip_macro_read_value_ &= ~(0xFF); \
  33726. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  33727. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33728. }
  33729. #define SET_GPIO_20_doen_qspi_csn3_out { \
  33730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33731. _ezchip_macro_read_value_ &= ~(0xFF); \
  33732. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  33733. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33734. }
  33735. #define SET_GPIO_20_doen_register23_SCFG_cmsensor_rst0 { \
  33736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33737. _ezchip_macro_read_value_ &= ~(0xFF); \
  33738. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  33739. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33740. }
  33741. #define SET_GPIO_20_doen_register23_SCFG_cmsensor_rst1 { \
  33742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33743. _ezchip_macro_read_value_ &= ~(0xFF); \
  33744. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  33745. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33746. }
  33747. #define SET_GPIO_20_doen_register32_SCFG_gmac_phy_rstn { \
  33748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33749. _ezchip_macro_read_value_ &= ~(0xFF); \
  33750. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  33751. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33752. }
  33753. #define SET_GPIO_20_doen_sdio0_pad_card_power_en { \
  33754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33755. _ezchip_macro_read_value_ &= ~(0xFF); \
  33756. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  33757. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33758. }
  33759. #define SET_GPIO_20_doen_sdio0_pad_cclk_out { \
  33760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33761. _ezchip_macro_read_value_ &= ~(0xFF); \
  33762. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  33763. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33764. }
  33765. #define SET_GPIO_20_doen_sdio0_pad_ccmd_oe { \
  33766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33767. _ezchip_macro_read_value_ &= ~(0xFF); \
  33768. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  33769. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33770. }
  33771. #define SET_GPIO_20_doen_sdio0_pad_ccmd_out { \
  33772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33773. _ezchip_macro_read_value_ &= ~(0xFF); \
  33774. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  33775. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33776. }
  33777. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit0 { \
  33778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33779. _ezchip_macro_read_value_ &= ~(0xFF); \
  33780. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  33781. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33782. }
  33783. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit1 { \
  33784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33785. _ezchip_macro_read_value_ &= ~(0xFF); \
  33786. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  33787. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33788. }
  33789. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit2 { \
  33790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33791. _ezchip_macro_read_value_ &= ~(0xFF); \
  33792. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  33793. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33794. }
  33795. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit3 { \
  33796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33797. _ezchip_macro_read_value_ &= ~(0xFF); \
  33798. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  33799. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33800. }
  33801. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit4 { \
  33802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33803. _ezchip_macro_read_value_ &= ~(0xFF); \
  33804. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  33805. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33806. }
  33807. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit5 { \
  33808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33809. _ezchip_macro_read_value_ &= ~(0xFF); \
  33810. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  33811. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33812. }
  33813. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit6 { \
  33814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33815. _ezchip_macro_read_value_ &= ~(0xFF); \
  33816. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  33817. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33818. }
  33819. #define SET_GPIO_20_doen_sdio0_pad_cdata_oe_bit7 { \
  33820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33821. _ezchip_macro_read_value_ &= ~(0xFF); \
  33822. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  33823. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33824. }
  33825. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit0 { \
  33826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33827. _ezchip_macro_read_value_ &= ~(0xFF); \
  33828. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  33829. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33830. }
  33831. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit1 { \
  33832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33833. _ezchip_macro_read_value_ &= ~(0xFF); \
  33834. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  33835. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33836. }
  33837. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit2 { \
  33838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33839. _ezchip_macro_read_value_ &= ~(0xFF); \
  33840. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  33841. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33842. }
  33843. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit3 { \
  33844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33845. _ezchip_macro_read_value_ &= ~(0xFF); \
  33846. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  33847. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33848. }
  33849. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit4 { \
  33850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33851. _ezchip_macro_read_value_ &= ~(0xFF); \
  33852. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  33853. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33854. }
  33855. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit5 { \
  33856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33857. _ezchip_macro_read_value_ &= ~(0xFF); \
  33858. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  33859. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33860. }
  33861. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit6 { \
  33862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33863. _ezchip_macro_read_value_ &= ~(0xFF); \
  33864. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  33865. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33866. }
  33867. #define SET_GPIO_20_doen_sdio0_pad_cdata_out_bit7 { \
  33868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33869. _ezchip_macro_read_value_ &= ~(0xFF); \
  33870. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  33871. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33872. }
  33873. #define SET_GPIO_20_doen_sdio0_pad_rst_n { \
  33874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33875. _ezchip_macro_read_value_ &= ~(0xFF); \
  33876. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  33877. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33878. }
  33879. #define SET_GPIO_20_doen_sdio1_pad_card_power_en { \
  33880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33881. _ezchip_macro_read_value_ &= ~(0xFF); \
  33882. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  33883. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33884. }
  33885. #define SET_GPIO_20_doen_sdio1_pad_cclk_out { \
  33886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33887. _ezchip_macro_read_value_ &= ~(0xFF); \
  33888. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  33889. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33890. }
  33891. #define SET_GPIO_20_doen_sdio1_pad_ccmd_oe { \
  33892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33893. _ezchip_macro_read_value_ &= ~(0xFF); \
  33894. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  33895. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33896. }
  33897. #define SET_GPIO_20_doen_sdio1_pad_ccmd_out { \
  33898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33899. _ezchip_macro_read_value_ &= ~(0xFF); \
  33900. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  33901. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33902. }
  33903. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit0 { \
  33904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33905. _ezchip_macro_read_value_ &= ~(0xFF); \
  33906. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  33907. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33908. }
  33909. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit1 { \
  33910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33911. _ezchip_macro_read_value_ &= ~(0xFF); \
  33912. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  33913. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33914. }
  33915. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit2 { \
  33916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33917. _ezchip_macro_read_value_ &= ~(0xFF); \
  33918. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  33919. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33920. }
  33921. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit3 { \
  33922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33923. _ezchip_macro_read_value_ &= ~(0xFF); \
  33924. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  33925. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33926. }
  33927. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit4 { \
  33928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33929. _ezchip_macro_read_value_ &= ~(0xFF); \
  33930. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  33931. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33932. }
  33933. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit5 { \
  33934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33935. _ezchip_macro_read_value_ &= ~(0xFF); \
  33936. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  33937. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33938. }
  33939. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit6 { \
  33940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33941. _ezchip_macro_read_value_ &= ~(0xFF); \
  33942. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  33943. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33944. }
  33945. #define SET_GPIO_20_doen_sdio1_pad_cdata_oe_bit7 { \
  33946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33947. _ezchip_macro_read_value_ &= ~(0xFF); \
  33948. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  33949. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33950. }
  33951. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit0 { \
  33952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33953. _ezchip_macro_read_value_ &= ~(0xFF); \
  33954. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  33955. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33956. }
  33957. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit1 { \
  33958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33959. _ezchip_macro_read_value_ &= ~(0xFF); \
  33960. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  33961. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33962. }
  33963. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit2 { \
  33964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33965. _ezchip_macro_read_value_ &= ~(0xFF); \
  33966. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  33967. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33968. }
  33969. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit3 { \
  33970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33971. _ezchip_macro_read_value_ &= ~(0xFF); \
  33972. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  33973. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33974. }
  33975. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit4 { \
  33976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33977. _ezchip_macro_read_value_ &= ~(0xFF); \
  33978. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  33979. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33980. }
  33981. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit5 { \
  33982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33983. _ezchip_macro_read_value_ &= ~(0xFF); \
  33984. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  33985. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33986. }
  33987. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit6 { \
  33988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33989. _ezchip_macro_read_value_ &= ~(0xFF); \
  33990. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  33991. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33992. }
  33993. #define SET_GPIO_20_doen_sdio1_pad_cdata_out_bit7 { \
  33994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  33995. _ezchip_macro_read_value_ &= ~(0xFF); \
  33996. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  33997. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  33998. }
  33999. #define SET_GPIO_20_doen_sdio1_pad_rst_n { \
  34000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34001. _ezchip_macro_read_value_ &= ~(0xFF); \
  34002. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  34003. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34004. }
  34005. #define SET_GPIO_20_doen_spdif_tx_sdout { \
  34006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34007. _ezchip_macro_read_value_ &= ~(0xFF); \
  34008. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  34009. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34010. }
  34011. #define SET_GPIO_20_doen_spdif_tx_sdout_oen { \
  34012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34013. _ezchip_macro_read_value_ &= ~(0xFF); \
  34014. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  34015. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34016. }
  34017. #define SET_GPIO_20_doen_spi0_pad_oe_n { \
  34018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34019. _ezchip_macro_read_value_ &= ~(0xFF); \
  34020. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  34021. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34022. }
  34023. #define SET_GPIO_20_doen_spi0_pad_sck_out { \
  34024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34025. _ezchip_macro_read_value_ &= ~(0xFF); \
  34026. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  34027. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34028. }
  34029. #define SET_GPIO_20_doen_spi0_pad_ss_0_n { \
  34030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34031. _ezchip_macro_read_value_ &= ~(0xFF); \
  34032. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  34033. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34034. }
  34035. #define SET_GPIO_20_doen_spi0_pad_ss_1_n { \
  34036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34037. _ezchip_macro_read_value_ &= ~(0xFF); \
  34038. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  34039. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34040. }
  34041. #define SET_GPIO_20_doen_spi0_pad_txd { \
  34042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34043. _ezchip_macro_read_value_ &= ~(0xFF); \
  34044. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  34045. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34046. }
  34047. #define SET_GPIO_20_doen_spi1_pad_oe_n { \
  34048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34049. _ezchip_macro_read_value_ &= ~(0xFF); \
  34050. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  34051. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34052. }
  34053. #define SET_GPIO_20_doen_spi1_pad_sck_out { \
  34054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34055. _ezchip_macro_read_value_ &= ~(0xFF); \
  34056. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  34057. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34058. }
  34059. #define SET_GPIO_20_doen_spi1_pad_ss_0_n { \
  34060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34061. _ezchip_macro_read_value_ &= ~(0xFF); \
  34062. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  34063. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34064. }
  34065. #define SET_GPIO_20_doen_spi1_pad_ss_1_n { \
  34066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34067. _ezchip_macro_read_value_ &= ~(0xFF); \
  34068. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  34069. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34070. }
  34071. #define SET_GPIO_20_doen_spi1_pad_txd { \
  34072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34073. _ezchip_macro_read_value_ &= ~(0xFF); \
  34074. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  34075. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34076. }
  34077. #define SET_GPIO_20_doen_spi2_pad_oe_n { \
  34078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34079. _ezchip_macro_read_value_ &= ~(0xFF); \
  34080. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  34081. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34082. }
  34083. #define SET_GPIO_20_doen_spi2_pad_sck_out { \
  34084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34085. _ezchip_macro_read_value_ &= ~(0xFF); \
  34086. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  34087. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34088. }
  34089. #define SET_GPIO_20_doen_spi2_pad_ss_0_n { \
  34090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34091. _ezchip_macro_read_value_ &= ~(0xFF); \
  34092. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  34093. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34094. }
  34095. #define SET_GPIO_20_doen_spi2_pad_ss_1_n { \
  34096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34097. _ezchip_macro_read_value_ &= ~(0xFF); \
  34098. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  34099. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34100. }
  34101. #define SET_GPIO_20_doen_spi2_pad_txd { \
  34102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34103. _ezchip_macro_read_value_ &= ~(0xFF); \
  34104. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  34105. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34106. }
  34107. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit0 { \
  34108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34109. _ezchip_macro_read_value_ &= ~(0xFF); \
  34110. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  34111. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34112. }
  34113. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit1 { \
  34114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34115. _ezchip_macro_read_value_ &= ~(0xFF); \
  34116. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  34117. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34118. }
  34119. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit2 { \
  34120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34121. _ezchip_macro_read_value_ &= ~(0xFF); \
  34122. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  34123. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34124. }
  34125. #define SET_GPIO_20_doen_spi2ahb_pad_oe_n_bit3 { \
  34126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34127. _ezchip_macro_read_value_ &= ~(0xFF); \
  34128. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  34129. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34130. }
  34131. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit0 { \
  34132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34133. _ezchip_macro_read_value_ &= ~(0xFF); \
  34134. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  34135. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34136. }
  34137. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit1 { \
  34138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34139. _ezchip_macro_read_value_ &= ~(0xFF); \
  34140. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  34141. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34142. }
  34143. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit2 { \
  34144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34145. _ezchip_macro_read_value_ &= ~(0xFF); \
  34146. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  34147. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34148. }
  34149. #define SET_GPIO_20_doen_spi2ahb_pad_txd_bit3 { \
  34150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34151. _ezchip_macro_read_value_ &= ~(0xFF); \
  34152. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  34153. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34154. }
  34155. #define SET_GPIO_20_doen_spi3_pad_oe_n { \
  34156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34157. _ezchip_macro_read_value_ &= ~(0xFF); \
  34158. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  34159. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34160. }
  34161. #define SET_GPIO_20_doen_spi3_pad_sck_out { \
  34162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34163. _ezchip_macro_read_value_ &= ~(0xFF); \
  34164. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  34165. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34166. }
  34167. #define SET_GPIO_20_doen_spi3_pad_ss_0_n { \
  34168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34169. _ezchip_macro_read_value_ &= ~(0xFF); \
  34170. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  34171. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34172. }
  34173. #define SET_GPIO_20_doen_spi3_pad_ss_1_n { \
  34174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34175. _ezchip_macro_read_value_ &= ~(0xFF); \
  34176. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  34177. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34178. }
  34179. #define SET_GPIO_20_doen_spi3_pad_txd { \
  34180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34181. _ezchip_macro_read_value_ &= ~(0xFF); \
  34182. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  34183. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34184. }
  34185. #define SET_GPIO_20_doen_uart0_pad_dtrn { \
  34186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34187. _ezchip_macro_read_value_ &= ~(0xFF); \
  34188. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  34189. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34190. }
  34191. #define SET_GPIO_20_doen_uart0_pad_rtsn { \
  34192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34193. _ezchip_macro_read_value_ &= ~(0xFF); \
  34194. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  34195. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34196. }
  34197. #define SET_GPIO_20_doen_uart0_pad_sout { \
  34198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34199. _ezchip_macro_read_value_ &= ~(0xFF); \
  34200. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  34201. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34202. }
  34203. #define SET_GPIO_20_doen_uart1_pad_sout { \
  34204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34205. _ezchip_macro_read_value_ &= ~(0xFF); \
  34206. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  34207. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34208. }
  34209. #define SET_GPIO_20_doen_uart2_pad_dtr_n { \
  34210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34211. _ezchip_macro_read_value_ &= ~(0xFF); \
  34212. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  34213. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34214. }
  34215. #define SET_GPIO_20_doen_uart2_pad_rts_n { \
  34216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34217. _ezchip_macro_read_value_ &= ~(0xFF); \
  34218. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  34219. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34220. }
  34221. #define SET_GPIO_20_doen_uart2_pad_sout { \
  34222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34223. _ezchip_macro_read_value_ &= ~(0xFF); \
  34224. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  34225. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34226. }
  34227. #define SET_GPIO_20_doen_uart3_pad_sout { \
  34228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34229. _ezchip_macro_read_value_ &= ~(0xFF); \
  34230. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  34231. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34232. }
  34233. #define SET_GPIO_20_doen_usb_drv_bus { \
  34234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_20_doen_REG_ADDR); \
  34235. _ezchip_macro_read_value_ &= ~(0xFF); \
  34236. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  34237. MA_OUTW(gpio_20_doen_REG_ADDR,_ezchip_macro_read_value_); \
  34238. }
  34239. #define SET_GPIO_21_dout_reverse_(en) { \
  34240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34241. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  34242. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  34243. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34244. }
  34245. #define SET_GPIO_21_dout_LOW { \
  34246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34247. _ezchip_macro_read_value_ &= ~(0xFF); \
  34248. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  34249. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34250. }
  34251. #define SET_GPIO_21_dout_HIGH { \
  34252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34253. _ezchip_macro_read_value_ &= ~(0xFF); \
  34254. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  34255. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34256. }
  34257. #define SET_GPIO_21_dout_clk_gmac_tophyref { \
  34258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34259. _ezchip_macro_read_value_ &= ~(0xFF); \
  34260. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  34261. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34262. }
  34263. #define SET_GPIO_21_dout_cpu_jtag_tdo { \
  34264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34265. _ezchip_macro_read_value_ &= ~(0xFF); \
  34266. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  34267. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34268. }
  34269. #define SET_GPIO_21_dout_cpu_jtag_tdo_oen { \
  34270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34271. _ezchip_macro_read_value_ &= ~(0xFF); \
  34272. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  34273. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34274. }
  34275. #define SET_GPIO_21_dout_dmic_clk_out { \
  34276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34277. _ezchip_macro_read_value_ &= ~(0xFF); \
  34278. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  34279. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34280. }
  34281. #define SET_GPIO_21_dout_dsp_JTDOEn_pad { \
  34282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34283. _ezchip_macro_read_value_ &= ~(0xFF); \
  34284. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  34285. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34286. }
  34287. #define SET_GPIO_21_dout_dsp_JTDO_pad { \
  34288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34289. _ezchip_macro_read_value_ &= ~(0xFF); \
  34290. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  34291. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34292. }
  34293. #define SET_GPIO_21_dout_i2c0_pad_sck_oe { \
  34294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34295. _ezchip_macro_read_value_ &= ~(0xFF); \
  34296. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  34297. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34298. }
  34299. #define SET_GPIO_21_dout_i2c0_pad_sda_oe { \
  34300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34301. _ezchip_macro_read_value_ &= ~(0xFF); \
  34302. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  34303. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34304. }
  34305. #define SET_GPIO_21_dout_i2c1_pad_sck_oe { \
  34306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34307. _ezchip_macro_read_value_ &= ~(0xFF); \
  34308. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  34309. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34310. }
  34311. #define SET_GPIO_21_dout_i2c1_pad_sda_oe { \
  34312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34313. _ezchip_macro_read_value_ &= ~(0xFF); \
  34314. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  34315. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34316. }
  34317. #define SET_GPIO_21_dout_i2c2_pad_sck_oe { \
  34318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34319. _ezchip_macro_read_value_ &= ~(0xFF); \
  34320. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  34321. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34322. }
  34323. #define SET_GPIO_21_dout_i2c2_pad_sda_oe { \
  34324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34325. _ezchip_macro_read_value_ &= ~(0xFF); \
  34326. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  34327. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34328. }
  34329. #define SET_GPIO_21_dout_i2c3_pad_sck_oe { \
  34330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34331. _ezchip_macro_read_value_ &= ~(0xFF); \
  34332. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  34333. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34334. }
  34335. #define SET_GPIO_21_dout_i2c3_pad_sda_oe { \
  34336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34337. _ezchip_macro_read_value_ &= ~(0xFF); \
  34338. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  34339. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34340. }
  34341. #define SET_GPIO_21_dout_i2srx_bclk_out { \
  34342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34343. _ezchip_macro_read_value_ &= ~(0xFF); \
  34344. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  34345. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34346. }
  34347. #define SET_GPIO_21_dout_i2srx_bclk_out_oen { \
  34348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34349. _ezchip_macro_read_value_ &= ~(0xFF); \
  34350. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  34351. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34352. }
  34353. #define SET_GPIO_21_dout_i2srx_lrck_out { \
  34354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34355. _ezchip_macro_read_value_ &= ~(0xFF); \
  34356. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  34357. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34358. }
  34359. #define SET_GPIO_21_dout_i2srx_lrck_out_oen { \
  34360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34361. _ezchip_macro_read_value_ &= ~(0xFF); \
  34362. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  34363. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34364. }
  34365. #define SET_GPIO_21_dout_i2srx_mclk_out { \
  34366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34367. _ezchip_macro_read_value_ &= ~(0xFF); \
  34368. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  34369. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34370. }
  34371. #define SET_GPIO_21_dout_i2stx_bclk_out { \
  34372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34373. _ezchip_macro_read_value_ &= ~(0xFF); \
  34374. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  34375. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34376. }
  34377. #define SET_GPIO_21_dout_i2stx_bclk_out_oen { \
  34378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34379. _ezchip_macro_read_value_ &= ~(0xFF); \
  34380. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  34381. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34382. }
  34383. #define SET_GPIO_21_dout_i2stx_lrck_out { \
  34384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34385. _ezchip_macro_read_value_ &= ~(0xFF); \
  34386. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  34387. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34388. }
  34389. #define SET_GPIO_21_dout_i2stx_lrckout_oen { \
  34390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34391. _ezchip_macro_read_value_ &= ~(0xFF); \
  34392. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  34393. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34394. }
  34395. #define SET_GPIO_21_dout_i2stx_mclk_out { \
  34396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34397. _ezchip_macro_read_value_ &= ~(0xFF); \
  34398. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  34399. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34400. }
  34401. #define SET_GPIO_21_dout_i2stx_sdout0 { \
  34402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34403. _ezchip_macro_read_value_ &= ~(0xFF); \
  34404. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  34405. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34406. }
  34407. #define SET_GPIO_21_dout_i2stx_sdout1 { \
  34408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34409. _ezchip_macro_read_value_ &= ~(0xFF); \
  34410. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  34411. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34412. }
  34413. #define SET_GPIO_21_dout_lcd_pad_csm_n { \
  34414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34415. _ezchip_macro_read_value_ &= ~(0xFF); \
  34416. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  34417. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34418. }
  34419. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit0 { \
  34420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34421. _ezchip_macro_read_value_ &= ~(0xFF); \
  34422. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  34423. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34424. }
  34425. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit1 { \
  34426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34427. _ezchip_macro_read_value_ &= ~(0xFF); \
  34428. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  34429. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34430. }
  34431. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit2 { \
  34432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34433. _ezchip_macro_read_value_ &= ~(0xFF); \
  34434. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  34435. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34436. }
  34437. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit3 { \
  34438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34439. _ezchip_macro_read_value_ &= ~(0xFF); \
  34440. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  34441. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34442. }
  34443. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit4 { \
  34444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34445. _ezchip_macro_read_value_ &= ~(0xFF); \
  34446. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  34447. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34448. }
  34449. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit5 { \
  34450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34451. _ezchip_macro_read_value_ &= ~(0xFF); \
  34452. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  34453. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34454. }
  34455. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit6 { \
  34456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34457. _ezchip_macro_read_value_ &= ~(0xFF); \
  34458. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  34459. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34460. }
  34461. #define SET_GPIO_21_dout_pwm_pad_oe_n_bit7 { \
  34462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34463. _ezchip_macro_read_value_ &= ~(0xFF); \
  34464. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  34465. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34466. }
  34467. #define SET_GPIO_21_dout_pwm_pad_out_bit0 { \
  34468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34469. _ezchip_macro_read_value_ &= ~(0xFF); \
  34470. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  34471. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34472. }
  34473. #define SET_GPIO_21_dout_pwm_pad_out_bit1 { \
  34474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34475. _ezchip_macro_read_value_ &= ~(0xFF); \
  34476. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  34477. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34478. }
  34479. #define SET_GPIO_21_dout_pwm_pad_out_bit2 { \
  34480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34481. _ezchip_macro_read_value_ &= ~(0xFF); \
  34482. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  34483. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34484. }
  34485. #define SET_GPIO_21_dout_pwm_pad_out_bit3 { \
  34486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34487. _ezchip_macro_read_value_ &= ~(0xFF); \
  34488. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  34489. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34490. }
  34491. #define SET_GPIO_21_dout_pwm_pad_out_bit4 { \
  34492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34493. _ezchip_macro_read_value_ &= ~(0xFF); \
  34494. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  34495. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34496. }
  34497. #define SET_GPIO_21_dout_pwm_pad_out_bit5 { \
  34498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34499. _ezchip_macro_read_value_ &= ~(0xFF); \
  34500. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  34501. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34502. }
  34503. #define SET_GPIO_21_dout_pwm_pad_out_bit6 { \
  34504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34505. _ezchip_macro_read_value_ &= ~(0xFF); \
  34506. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  34507. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34508. }
  34509. #define SET_GPIO_21_dout_pwm_pad_out_bit7 { \
  34510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34511. _ezchip_macro_read_value_ &= ~(0xFF); \
  34512. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  34513. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34514. }
  34515. #define SET_GPIO_21_dout_pwmdac_left_out { \
  34516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34517. _ezchip_macro_read_value_ &= ~(0xFF); \
  34518. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  34519. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34520. }
  34521. #define SET_GPIO_21_dout_pwmdac_right_out { \
  34522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34523. _ezchip_macro_read_value_ &= ~(0xFF); \
  34524. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  34525. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34526. }
  34527. #define SET_GPIO_21_dout_qspi_csn1_out { \
  34528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34529. _ezchip_macro_read_value_ &= ~(0xFF); \
  34530. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  34531. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34532. }
  34533. #define SET_GPIO_21_dout_qspi_csn2_out { \
  34534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34535. _ezchip_macro_read_value_ &= ~(0xFF); \
  34536. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  34537. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34538. }
  34539. #define SET_GPIO_21_dout_qspi_csn3_out { \
  34540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34541. _ezchip_macro_read_value_ &= ~(0xFF); \
  34542. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  34543. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34544. }
  34545. #define SET_GPIO_21_dout_register23_SCFG_cmsensor_rst0 { \
  34546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34547. _ezchip_macro_read_value_ &= ~(0xFF); \
  34548. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  34549. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34550. }
  34551. #define SET_GPIO_21_dout_register23_SCFG_cmsensor_rst1 { \
  34552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34553. _ezchip_macro_read_value_ &= ~(0xFF); \
  34554. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  34555. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34556. }
  34557. #define SET_GPIO_21_dout_register32_SCFG_gmac_phy_rstn { \
  34558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34559. _ezchip_macro_read_value_ &= ~(0xFF); \
  34560. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  34561. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34562. }
  34563. #define SET_GPIO_21_dout_sdio0_pad_card_power_en { \
  34564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34565. _ezchip_macro_read_value_ &= ~(0xFF); \
  34566. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  34567. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34568. }
  34569. #define SET_GPIO_21_dout_sdio0_pad_cclk_out { \
  34570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34571. _ezchip_macro_read_value_ &= ~(0xFF); \
  34572. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  34573. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34574. }
  34575. #define SET_GPIO_21_dout_sdio0_pad_ccmd_oe { \
  34576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34577. _ezchip_macro_read_value_ &= ~(0xFF); \
  34578. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  34579. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34580. }
  34581. #define SET_GPIO_21_dout_sdio0_pad_ccmd_out { \
  34582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34583. _ezchip_macro_read_value_ &= ~(0xFF); \
  34584. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  34585. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34586. }
  34587. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit0 { \
  34588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34589. _ezchip_macro_read_value_ &= ~(0xFF); \
  34590. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  34591. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34592. }
  34593. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit1 { \
  34594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34595. _ezchip_macro_read_value_ &= ~(0xFF); \
  34596. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  34597. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34598. }
  34599. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit2 { \
  34600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34601. _ezchip_macro_read_value_ &= ~(0xFF); \
  34602. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  34603. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34604. }
  34605. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit3 { \
  34606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34607. _ezchip_macro_read_value_ &= ~(0xFF); \
  34608. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  34609. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34610. }
  34611. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit4 { \
  34612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34613. _ezchip_macro_read_value_ &= ~(0xFF); \
  34614. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  34615. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34616. }
  34617. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit5 { \
  34618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34619. _ezchip_macro_read_value_ &= ~(0xFF); \
  34620. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  34621. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34622. }
  34623. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit6 { \
  34624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34625. _ezchip_macro_read_value_ &= ~(0xFF); \
  34626. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  34627. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34628. }
  34629. #define SET_GPIO_21_dout_sdio0_pad_cdata_oe_bit7 { \
  34630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34631. _ezchip_macro_read_value_ &= ~(0xFF); \
  34632. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  34633. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34634. }
  34635. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit0 { \
  34636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34637. _ezchip_macro_read_value_ &= ~(0xFF); \
  34638. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  34639. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34640. }
  34641. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit1 { \
  34642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34643. _ezchip_macro_read_value_ &= ~(0xFF); \
  34644. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  34645. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34646. }
  34647. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit2 { \
  34648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34649. _ezchip_macro_read_value_ &= ~(0xFF); \
  34650. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  34651. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34652. }
  34653. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit3 { \
  34654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34655. _ezchip_macro_read_value_ &= ~(0xFF); \
  34656. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  34657. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34658. }
  34659. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit4 { \
  34660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34661. _ezchip_macro_read_value_ &= ~(0xFF); \
  34662. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  34663. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34664. }
  34665. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit5 { \
  34666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34667. _ezchip_macro_read_value_ &= ~(0xFF); \
  34668. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  34669. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34670. }
  34671. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit6 { \
  34672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34673. _ezchip_macro_read_value_ &= ~(0xFF); \
  34674. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  34675. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34676. }
  34677. #define SET_GPIO_21_dout_sdio0_pad_cdata_out_bit7 { \
  34678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34679. _ezchip_macro_read_value_ &= ~(0xFF); \
  34680. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  34681. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34682. }
  34683. #define SET_GPIO_21_dout_sdio0_pad_rst_n { \
  34684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34685. _ezchip_macro_read_value_ &= ~(0xFF); \
  34686. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  34687. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34688. }
  34689. #define SET_GPIO_21_dout_sdio1_pad_card_power_en { \
  34690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34691. _ezchip_macro_read_value_ &= ~(0xFF); \
  34692. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  34693. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34694. }
  34695. #define SET_GPIO_21_dout_sdio1_pad_cclk_out { \
  34696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34697. _ezchip_macro_read_value_ &= ~(0xFF); \
  34698. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  34699. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34700. }
  34701. #define SET_GPIO_21_dout_sdio1_pad_ccmd_oe { \
  34702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34703. _ezchip_macro_read_value_ &= ~(0xFF); \
  34704. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  34705. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34706. }
  34707. #define SET_GPIO_21_dout_sdio1_pad_ccmd_out { \
  34708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34709. _ezchip_macro_read_value_ &= ~(0xFF); \
  34710. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  34711. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34712. }
  34713. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit0 { \
  34714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34715. _ezchip_macro_read_value_ &= ~(0xFF); \
  34716. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  34717. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34718. }
  34719. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit1 { \
  34720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34721. _ezchip_macro_read_value_ &= ~(0xFF); \
  34722. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  34723. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34724. }
  34725. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit2 { \
  34726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34727. _ezchip_macro_read_value_ &= ~(0xFF); \
  34728. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  34729. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34730. }
  34731. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit3 { \
  34732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34733. _ezchip_macro_read_value_ &= ~(0xFF); \
  34734. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  34735. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34736. }
  34737. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit4 { \
  34738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34739. _ezchip_macro_read_value_ &= ~(0xFF); \
  34740. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  34741. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34742. }
  34743. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit5 { \
  34744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34745. _ezchip_macro_read_value_ &= ~(0xFF); \
  34746. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  34747. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34748. }
  34749. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit6 { \
  34750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34751. _ezchip_macro_read_value_ &= ~(0xFF); \
  34752. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  34753. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34754. }
  34755. #define SET_GPIO_21_dout_sdio1_pad_cdata_oe_bit7 { \
  34756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34757. _ezchip_macro_read_value_ &= ~(0xFF); \
  34758. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  34759. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34760. }
  34761. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit0 { \
  34762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34763. _ezchip_macro_read_value_ &= ~(0xFF); \
  34764. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  34765. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34766. }
  34767. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit1 { \
  34768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34769. _ezchip_macro_read_value_ &= ~(0xFF); \
  34770. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  34771. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34772. }
  34773. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit2 { \
  34774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34775. _ezchip_macro_read_value_ &= ~(0xFF); \
  34776. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  34777. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34778. }
  34779. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit3 { \
  34780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34781. _ezchip_macro_read_value_ &= ~(0xFF); \
  34782. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  34783. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34784. }
  34785. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit4 { \
  34786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34787. _ezchip_macro_read_value_ &= ~(0xFF); \
  34788. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  34789. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34790. }
  34791. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit5 { \
  34792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34793. _ezchip_macro_read_value_ &= ~(0xFF); \
  34794. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  34795. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34796. }
  34797. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit6 { \
  34798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34799. _ezchip_macro_read_value_ &= ~(0xFF); \
  34800. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  34801. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34802. }
  34803. #define SET_GPIO_21_dout_sdio1_pad_cdata_out_bit7 { \
  34804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34805. _ezchip_macro_read_value_ &= ~(0xFF); \
  34806. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  34807. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34808. }
  34809. #define SET_GPIO_21_dout_sdio1_pad_rst_n { \
  34810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34811. _ezchip_macro_read_value_ &= ~(0xFF); \
  34812. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  34813. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34814. }
  34815. #define SET_GPIO_21_dout_spdif_tx_sdout { \
  34816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34817. _ezchip_macro_read_value_ &= ~(0xFF); \
  34818. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  34819. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34820. }
  34821. #define SET_GPIO_21_dout_spdif_tx_sdout_oen { \
  34822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34823. _ezchip_macro_read_value_ &= ~(0xFF); \
  34824. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  34825. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34826. }
  34827. #define SET_GPIO_21_dout_spi0_pad_oe_n { \
  34828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34829. _ezchip_macro_read_value_ &= ~(0xFF); \
  34830. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  34831. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34832. }
  34833. #define SET_GPIO_21_dout_spi0_pad_sck_out { \
  34834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34835. _ezchip_macro_read_value_ &= ~(0xFF); \
  34836. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  34837. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34838. }
  34839. #define SET_GPIO_21_dout_spi0_pad_ss_0_n { \
  34840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34841. _ezchip_macro_read_value_ &= ~(0xFF); \
  34842. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  34843. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34844. }
  34845. #define SET_GPIO_21_dout_spi0_pad_ss_1_n { \
  34846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34847. _ezchip_macro_read_value_ &= ~(0xFF); \
  34848. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  34849. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34850. }
  34851. #define SET_GPIO_21_dout_spi0_pad_txd { \
  34852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34853. _ezchip_macro_read_value_ &= ~(0xFF); \
  34854. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  34855. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34856. }
  34857. #define SET_GPIO_21_dout_spi1_pad_oe_n { \
  34858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34859. _ezchip_macro_read_value_ &= ~(0xFF); \
  34860. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  34861. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34862. }
  34863. #define SET_GPIO_21_dout_spi1_pad_sck_out { \
  34864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34865. _ezchip_macro_read_value_ &= ~(0xFF); \
  34866. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  34867. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34868. }
  34869. #define SET_GPIO_21_dout_spi1_pad_ss_0_n { \
  34870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34871. _ezchip_macro_read_value_ &= ~(0xFF); \
  34872. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  34873. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34874. }
  34875. #define SET_GPIO_21_dout_spi1_pad_ss_1_n { \
  34876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34877. _ezchip_macro_read_value_ &= ~(0xFF); \
  34878. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  34879. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34880. }
  34881. #define SET_GPIO_21_dout_spi1_pad_txd { \
  34882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34883. _ezchip_macro_read_value_ &= ~(0xFF); \
  34884. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  34885. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34886. }
  34887. #define SET_GPIO_21_dout_spi2_pad_oe_n { \
  34888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34889. _ezchip_macro_read_value_ &= ~(0xFF); \
  34890. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  34891. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34892. }
  34893. #define SET_GPIO_21_dout_spi2_pad_sck_out { \
  34894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34895. _ezchip_macro_read_value_ &= ~(0xFF); \
  34896. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  34897. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34898. }
  34899. #define SET_GPIO_21_dout_spi2_pad_ss_0_n { \
  34900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34901. _ezchip_macro_read_value_ &= ~(0xFF); \
  34902. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  34903. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34904. }
  34905. #define SET_GPIO_21_dout_spi2_pad_ss_1_n { \
  34906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34907. _ezchip_macro_read_value_ &= ~(0xFF); \
  34908. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  34909. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34910. }
  34911. #define SET_GPIO_21_dout_spi2_pad_txd { \
  34912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34913. _ezchip_macro_read_value_ &= ~(0xFF); \
  34914. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  34915. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34916. }
  34917. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit0 { \
  34918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34919. _ezchip_macro_read_value_ &= ~(0xFF); \
  34920. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  34921. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34922. }
  34923. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit1 { \
  34924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34925. _ezchip_macro_read_value_ &= ~(0xFF); \
  34926. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  34927. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34928. }
  34929. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit2 { \
  34930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34931. _ezchip_macro_read_value_ &= ~(0xFF); \
  34932. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  34933. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34934. }
  34935. #define SET_GPIO_21_dout_spi2ahb_pad_oe_n_bit3 { \
  34936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34937. _ezchip_macro_read_value_ &= ~(0xFF); \
  34938. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  34939. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34940. }
  34941. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit0 { \
  34942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34943. _ezchip_macro_read_value_ &= ~(0xFF); \
  34944. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  34945. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34946. }
  34947. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit1 { \
  34948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34949. _ezchip_macro_read_value_ &= ~(0xFF); \
  34950. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  34951. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34952. }
  34953. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit2 { \
  34954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34955. _ezchip_macro_read_value_ &= ~(0xFF); \
  34956. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  34957. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34958. }
  34959. #define SET_GPIO_21_dout_spi2ahb_pad_txd_bit3 { \
  34960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34961. _ezchip_macro_read_value_ &= ~(0xFF); \
  34962. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  34963. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34964. }
  34965. #define SET_GPIO_21_dout_spi3_pad_oe_n { \
  34966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34967. _ezchip_macro_read_value_ &= ~(0xFF); \
  34968. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  34969. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34970. }
  34971. #define SET_GPIO_21_dout_spi3_pad_sck_out { \
  34972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34973. _ezchip_macro_read_value_ &= ~(0xFF); \
  34974. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  34975. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34976. }
  34977. #define SET_GPIO_21_dout_spi3_pad_ss_0_n { \
  34978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34979. _ezchip_macro_read_value_ &= ~(0xFF); \
  34980. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  34981. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34982. }
  34983. #define SET_GPIO_21_dout_spi3_pad_ss_1_n { \
  34984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34985. _ezchip_macro_read_value_ &= ~(0xFF); \
  34986. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  34987. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34988. }
  34989. #define SET_GPIO_21_dout_spi3_pad_txd { \
  34990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34991. _ezchip_macro_read_value_ &= ~(0xFF); \
  34992. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  34993. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  34994. }
  34995. #define SET_GPIO_21_dout_uart0_pad_dtrn { \
  34996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  34997. _ezchip_macro_read_value_ &= ~(0xFF); \
  34998. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  34999. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35000. }
  35001. #define SET_GPIO_21_dout_uart0_pad_rtsn { \
  35002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35003. _ezchip_macro_read_value_ &= ~(0xFF); \
  35004. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  35005. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35006. }
  35007. #define SET_GPIO_21_dout_uart0_pad_sout { \
  35008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35009. _ezchip_macro_read_value_ &= ~(0xFF); \
  35010. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  35011. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35012. }
  35013. #define SET_GPIO_21_dout_uart1_pad_sout { \
  35014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35015. _ezchip_macro_read_value_ &= ~(0xFF); \
  35016. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  35017. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35018. }
  35019. #define SET_GPIO_21_dout_uart2_pad_dtr_n { \
  35020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35021. _ezchip_macro_read_value_ &= ~(0xFF); \
  35022. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  35023. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35024. }
  35025. #define SET_GPIO_21_dout_uart2_pad_rts_n { \
  35026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35027. _ezchip_macro_read_value_ &= ~(0xFF); \
  35028. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  35029. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35030. }
  35031. #define SET_GPIO_21_dout_uart2_pad_sout { \
  35032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35033. _ezchip_macro_read_value_ &= ~(0xFF); \
  35034. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  35035. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35036. }
  35037. #define SET_GPIO_21_dout_uart3_pad_sout { \
  35038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35039. _ezchip_macro_read_value_ &= ~(0xFF); \
  35040. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  35041. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35042. }
  35043. #define SET_GPIO_21_dout_usb_drv_bus { \
  35044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_dout_REG_ADDR); \
  35045. _ezchip_macro_read_value_ &= ~(0xFF); \
  35046. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  35047. MA_OUTW(gpio_21_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35048. }
  35049. #define SET_GPIO_21_doen_reverse_(en) { \
  35050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35051. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  35052. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  35053. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35054. }
  35055. #define SET_GPIO_21_doen_LOW { \
  35056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35057. _ezchip_macro_read_value_ &= ~(0xFF); \
  35058. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  35059. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35060. }
  35061. #define SET_GPIO_21_doen_HIGH { \
  35062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35063. _ezchip_macro_read_value_ &= ~(0xFF); \
  35064. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  35065. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35066. }
  35067. #define SET_GPIO_21_doen_clk_gmac_tophyref { \
  35068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35069. _ezchip_macro_read_value_ &= ~(0xFF); \
  35070. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  35071. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35072. }
  35073. #define SET_GPIO_21_doen_cpu_jtag_tdo { \
  35074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35075. _ezchip_macro_read_value_ &= ~(0xFF); \
  35076. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  35077. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35078. }
  35079. #define SET_GPIO_21_doen_cpu_jtag_tdo_oen { \
  35080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35081. _ezchip_macro_read_value_ &= ~(0xFF); \
  35082. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  35083. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35084. }
  35085. #define SET_GPIO_21_doen_dmic_clk_out { \
  35086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35087. _ezchip_macro_read_value_ &= ~(0xFF); \
  35088. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  35089. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35090. }
  35091. #define SET_GPIO_21_doen_dsp_JTDOEn_pad { \
  35092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35093. _ezchip_macro_read_value_ &= ~(0xFF); \
  35094. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  35095. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35096. }
  35097. #define SET_GPIO_21_doen_dsp_JTDO_pad { \
  35098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35099. _ezchip_macro_read_value_ &= ~(0xFF); \
  35100. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  35101. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35102. }
  35103. #define SET_GPIO_21_doen_i2c0_pad_sck_oe { \
  35104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35105. _ezchip_macro_read_value_ &= ~(0xFF); \
  35106. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  35107. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35108. }
  35109. #define SET_GPIO_21_doen_i2c0_pad_sda_oe { \
  35110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35111. _ezchip_macro_read_value_ &= ~(0xFF); \
  35112. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  35113. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35114. }
  35115. #define SET_GPIO_21_doen_i2c1_pad_sck_oe { \
  35116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35117. _ezchip_macro_read_value_ &= ~(0xFF); \
  35118. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  35119. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35120. }
  35121. #define SET_GPIO_21_doen_i2c1_pad_sda_oe { \
  35122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35123. _ezchip_macro_read_value_ &= ~(0xFF); \
  35124. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  35125. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35126. }
  35127. #define SET_GPIO_21_doen_i2c2_pad_sck_oe { \
  35128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35129. _ezchip_macro_read_value_ &= ~(0xFF); \
  35130. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  35131. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35132. }
  35133. #define SET_GPIO_21_doen_i2c2_pad_sda_oe { \
  35134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35135. _ezchip_macro_read_value_ &= ~(0xFF); \
  35136. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  35137. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35138. }
  35139. #define SET_GPIO_21_doen_i2c3_pad_sck_oe { \
  35140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35141. _ezchip_macro_read_value_ &= ~(0xFF); \
  35142. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  35143. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35144. }
  35145. #define SET_GPIO_21_doen_i2c3_pad_sda_oe { \
  35146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35147. _ezchip_macro_read_value_ &= ~(0xFF); \
  35148. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  35149. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35150. }
  35151. #define SET_GPIO_21_doen_i2srx_bclk_out { \
  35152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35153. _ezchip_macro_read_value_ &= ~(0xFF); \
  35154. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  35155. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35156. }
  35157. #define SET_GPIO_21_doen_i2srx_bclk_out_oen { \
  35158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35159. _ezchip_macro_read_value_ &= ~(0xFF); \
  35160. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  35161. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35162. }
  35163. #define SET_GPIO_21_doen_i2srx_lrck_out { \
  35164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35165. _ezchip_macro_read_value_ &= ~(0xFF); \
  35166. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  35167. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35168. }
  35169. #define SET_GPIO_21_doen_i2srx_lrck_out_oen { \
  35170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35171. _ezchip_macro_read_value_ &= ~(0xFF); \
  35172. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  35173. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35174. }
  35175. #define SET_GPIO_21_doen_i2srx_mclk_out { \
  35176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35177. _ezchip_macro_read_value_ &= ~(0xFF); \
  35178. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  35179. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35180. }
  35181. #define SET_GPIO_21_doen_i2stx_bclk_out { \
  35182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35183. _ezchip_macro_read_value_ &= ~(0xFF); \
  35184. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  35185. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35186. }
  35187. #define SET_GPIO_21_doen_i2stx_bclk_out_oen { \
  35188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35189. _ezchip_macro_read_value_ &= ~(0xFF); \
  35190. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  35191. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35192. }
  35193. #define SET_GPIO_21_doen_i2stx_lrck_out { \
  35194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35195. _ezchip_macro_read_value_ &= ~(0xFF); \
  35196. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  35197. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35198. }
  35199. #define SET_GPIO_21_doen_i2stx_lrckout_oen { \
  35200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35201. _ezchip_macro_read_value_ &= ~(0xFF); \
  35202. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  35203. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35204. }
  35205. #define SET_GPIO_21_doen_i2stx_mclk_out { \
  35206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35207. _ezchip_macro_read_value_ &= ~(0xFF); \
  35208. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  35209. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35210. }
  35211. #define SET_GPIO_21_doen_i2stx_sdout0 { \
  35212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35213. _ezchip_macro_read_value_ &= ~(0xFF); \
  35214. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  35215. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35216. }
  35217. #define SET_GPIO_21_doen_i2stx_sdout1 { \
  35218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35219. _ezchip_macro_read_value_ &= ~(0xFF); \
  35220. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  35221. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35222. }
  35223. #define SET_GPIO_21_doen_lcd_pad_csm_n { \
  35224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35225. _ezchip_macro_read_value_ &= ~(0xFF); \
  35226. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  35227. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35228. }
  35229. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit0 { \
  35230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35231. _ezchip_macro_read_value_ &= ~(0xFF); \
  35232. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  35233. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35234. }
  35235. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit1 { \
  35236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35237. _ezchip_macro_read_value_ &= ~(0xFF); \
  35238. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  35239. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35240. }
  35241. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit2 { \
  35242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35243. _ezchip_macro_read_value_ &= ~(0xFF); \
  35244. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  35245. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35246. }
  35247. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit3 { \
  35248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35249. _ezchip_macro_read_value_ &= ~(0xFF); \
  35250. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  35251. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35252. }
  35253. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit4 { \
  35254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35255. _ezchip_macro_read_value_ &= ~(0xFF); \
  35256. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  35257. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35258. }
  35259. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit5 { \
  35260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35261. _ezchip_macro_read_value_ &= ~(0xFF); \
  35262. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  35263. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35264. }
  35265. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit6 { \
  35266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35267. _ezchip_macro_read_value_ &= ~(0xFF); \
  35268. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  35269. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35270. }
  35271. #define SET_GPIO_21_doen_pwm_pad_oe_n_bit7 { \
  35272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35273. _ezchip_macro_read_value_ &= ~(0xFF); \
  35274. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  35275. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35276. }
  35277. #define SET_GPIO_21_doen_pwm_pad_out_bit0 { \
  35278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35279. _ezchip_macro_read_value_ &= ~(0xFF); \
  35280. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  35281. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35282. }
  35283. #define SET_GPIO_21_doen_pwm_pad_out_bit1 { \
  35284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35285. _ezchip_macro_read_value_ &= ~(0xFF); \
  35286. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  35287. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35288. }
  35289. #define SET_GPIO_21_doen_pwm_pad_out_bit2 { \
  35290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35291. _ezchip_macro_read_value_ &= ~(0xFF); \
  35292. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  35293. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35294. }
  35295. #define SET_GPIO_21_doen_pwm_pad_out_bit3 { \
  35296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35297. _ezchip_macro_read_value_ &= ~(0xFF); \
  35298. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  35299. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35300. }
  35301. #define SET_GPIO_21_doen_pwm_pad_out_bit4 { \
  35302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35303. _ezchip_macro_read_value_ &= ~(0xFF); \
  35304. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  35305. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35306. }
  35307. #define SET_GPIO_21_doen_pwm_pad_out_bit5 { \
  35308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35309. _ezchip_macro_read_value_ &= ~(0xFF); \
  35310. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  35311. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35312. }
  35313. #define SET_GPIO_21_doen_pwm_pad_out_bit6 { \
  35314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35315. _ezchip_macro_read_value_ &= ~(0xFF); \
  35316. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  35317. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35318. }
  35319. #define SET_GPIO_21_doen_pwm_pad_out_bit7 { \
  35320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35321. _ezchip_macro_read_value_ &= ~(0xFF); \
  35322. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  35323. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35324. }
  35325. #define SET_GPIO_21_doen_pwmdac_left_out { \
  35326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35327. _ezchip_macro_read_value_ &= ~(0xFF); \
  35328. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  35329. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35330. }
  35331. #define SET_GPIO_21_doen_pwmdac_right_out { \
  35332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35333. _ezchip_macro_read_value_ &= ~(0xFF); \
  35334. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  35335. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35336. }
  35337. #define SET_GPIO_21_doen_qspi_csn1_out { \
  35338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35339. _ezchip_macro_read_value_ &= ~(0xFF); \
  35340. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  35341. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35342. }
  35343. #define SET_GPIO_21_doen_qspi_csn2_out { \
  35344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35345. _ezchip_macro_read_value_ &= ~(0xFF); \
  35346. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  35347. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35348. }
  35349. #define SET_GPIO_21_doen_qspi_csn3_out { \
  35350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35351. _ezchip_macro_read_value_ &= ~(0xFF); \
  35352. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  35353. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35354. }
  35355. #define SET_GPIO_21_doen_register23_SCFG_cmsensor_rst0 { \
  35356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35357. _ezchip_macro_read_value_ &= ~(0xFF); \
  35358. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  35359. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35360. }
  35361. #define SET_GPIO_21_doen_register23_SCFG_cmsensor_rst1 { \
  35362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35363. _ezchip_macro_read_value_ &= ~(0xFF); \
  35364. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  35365. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35366. }
  35367. #define SET_GPIO_21_doen_register32_SCFG_gmac_phy_rstn { \
  35368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35369. _ezchip_macro_read_value_ &= ~(0xFF); \
  35370. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  35371. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35372. }
  35373. #define SET_GPIO_21_doen_sdio0_pad_card_power_en { \
  35374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35375. _ezchip_macro_read_value_ &= ~(0xFF); \
  35376. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  35377. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35378. }
  35379. #define SET_GPIO_21_doen_sdio0_pad_cclk_out { \
  35380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35381. _ezchip_macro_read_value_ &= ~(0xFF); \
  35382. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  35383. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35384. }
  35385. #define SET_GPIO_21_doen_sdio0_pad_ccmd_oe { \
  35386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35387. _ezchip_macro_read_value_ &= ~(0xFF); \
  35388. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  35389. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35390. }
  35391. #define SET_GPIO_21_doen_sdio0_pad_ccmd_out { \
  35392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35393. _ezchip_macro_read_value_ &= ~(0xFF); \
  35394. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  35395. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35396. }
  35397. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit0 { \
  35398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35399. _ezchip_macro_read_value_ &= ~(0xFF); \
  35400. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  35401. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35402. }
  35403. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit1 { \
  35404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35405. _ezchip_macro_read_value_ &= ~(0xFF); \
  35406. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  35407. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35408. }
  35409. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit2 { \
  35410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35411. _ezchip_macro_read_value_ &= ~(0xFF); \
  35412. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  35413. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35414. }
  35415. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit3 { \
  35416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35417. _ezchip_macro_read_value_ &= ~(0xFF); \
  35418. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  35419. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35420. }
  35421. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit4 { \
  35422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35423. _ezchip_macro_read_value_ &= ~(0xFF); \
  35424. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  35425. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35426. }
  35427. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit5 { \
  35428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35429. _ezchip_macro_read_value_ &= ~(0xFF); \
  35430. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  35431. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35432. }
  35433. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit6 { \
  35434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35435. _ezchip_macro_read_value_ &= ~(0xFF); \
  35436. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  35437. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35438. }
  35439. #define SET_GPIO_21_doen_sdio0_pad_cdata_oe_bit7 { \
  35440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35441. _ezchip_macro_read_value_ &= ~(0xFF); \
  35442. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  35443. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35444. }
  35445. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit0 { \
  35446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35447. _ezchip_macro_read_value_ &= ~(0xFF); \
  35448. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  35449. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35450. }
  35451. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit1 { \
  35452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35453. _ezchip_macro_read_value_ &= ~(0xFF); \
  35454. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  35455. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35456. }
  35457. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit2 { \
  35458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35459. _ezchip_macro_read_value_ &= ~(0xFF); \
  35460. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  35461. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35462. }
  35463. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit3 { \
  35464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35465. _ezchip_macro_read_value_ &= ~(0xFF); \
  35466. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  35467. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35468. }
  35469. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit4 { \
  35470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35471. _ezchip_macro_read_value_ &= ~(0xFF); \
  35472. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  35473. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35474. }
  35475. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit5 { \
  35476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35477. _ezchip_macro_read_value_ &= ~(0xFF); \
  35478. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  35479. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35480. }
  35481. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit6 { \
  35482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35483. _ezchip_macro_read_value_ &= ~(0xFF); \
  35484. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  35485. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35486. }
  35487. #define SET_GPIO_21_doen_sdio0_pad_cdata_out_bit7 { \
  35488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35489. _ezchip_macro_read_value_ &= ~(0xFF); \
  35490. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  35491. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35492. }
  35493. #define SET_GPIO_21_doen_sdio0_pad_rst_n { \
  35494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35495. _ezchip_macro_read_value_ &= ~(0xFF); \
  35496. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  35497. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35498. }
  35499. #define SET_GPIO_21_doen_sdio1_pad_card_power_en { \
  35500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35501. _ezchip_macro_read_value_ &= ~(0xFF); \
  35502. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  35503. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35504. }
  35505. #define SET_GPIO_21_doen_sdio1_pad_cclk_out { \
  35506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35507. _ezchip_macro_read_value_ &= ~(0xFF); \
  35508. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  35509. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35510. }
  35511. #define SET_GPIO_21_doen_sdio1_pad_ccmd_oe { \
  35512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35513. _ezchip_macro_read_value_ &= ~(0xFF); \
  35514. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  35515. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35516. }
  35517. #define SET_GPIO_21_doen_sdio1_pad_ccmd_out { \
  35518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35519. _ezchip_macro_read_value_ &= ~(0xFF); \
  35520. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  35521. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35522. }
  35523. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit0 { \
  35524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35525. _ezchip_macro_read_value_ &= ~(0xFF); \
  35526. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  35527. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35528. }
  35529. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit1 { \
  35530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35531. _ezchip_macro_read_value_ &= ~(0xFF); \
  35532. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  35533. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35534. }
  35535. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit2 { \
  35536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35537. _ezchip_macro_read_value_ &= ~(0xFF); \
  35538. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  35539. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35540. }
  35541. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit3 { \
  35542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35543. _ezchip_macro_read_value_ &= ~(0xFF); \
  35544. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  35545. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35546. }
  35547. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit4 { \
  35548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35549. _ezchip_macro_read_value_ &= ~(0xFF); \
  35550. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  35551. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35552. }
  35553. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit5 { \
  35554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35555. _ezchip_macro_read_value_ &= ~(0xFF); \
  35556. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  35557. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35558. }
  35559. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit6 { \
  35560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35561. _ezchip_macro_read_value_ &= ~(0xFF); \
  35562. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  35563. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35564. }
  35565. #define SET_GPIO_21_doen_sdio1_pad_cdata_oe_bit7 { \
  35566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35567. _ezchip_macro_read_value_ &= ~(0xFF); \
  35568. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  35569. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35570. }
  35571. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit0 { \
  35572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35573. _ezchip_macro_read_value_ &= ~(0xFF); \
  35574. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  35575. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35576. }
  35577. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit1 { \
  35578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35579. _ezchip_macro_read_value_ &= ~(0xFF); \
  35580. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  35581. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35582. }
  35583. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit2 { \
  35584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35585. _ezchip_macro_read_value_ &= ~(0xFF); \
  35586. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  35587. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35588. }
  35589. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit3 { \
  35590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35591. _ezchip_macro_read_value_ &= ~(0xFF); \
  35592. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  35593. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35594. }
  35595. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit4 { \
  35596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35597. _ezchip_macro_read_value_ &= ~(0xFF); \
  35598. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  35599. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35600. }
  35601. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit5 { \
  35602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35603. _ezchip_macro_read_value_ &= ~(0xFF); \
  35604. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  35605. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35606. }
  35607. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit6 { \
  35608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35609. _ezchip_macro_read_value_ &= ~(0xFF); \
  35610. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  35611. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35612. }
  35613. #define SET_GPIO_21_doen_sdio1_pad_cdata_out_bit7 { \
  35614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35615. _ezchip_macro_read_value_ &= ~(0xFF); \
  35616. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  35617. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35618. }
  35619. #define SET_GPIO_21_doen_sdio1_pad_rst_n { \
  35620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35621. _ezchip_macro_read_value_ &= ~(0xFF); \
  35622. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  35623. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35624. }
  35625. #define SET_GPIO_21_doen_spdif_tx_sdout { \
  35626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35627. _ezchip_macro_read_value_ &= ~(0xFF); \
  35628. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  35629. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35630. }
  35631. #define SET_GPIO_21_doen_spdif_tx_sdout_oen { \
  35632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35633. _ezchip_macro_read_value_ &= ~(0xFF); \
  35634. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  35635. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35636. }
  35637. #define SET_GPIO_21_doen_spi0_pad_oe_n { \
  35638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35639. _ezchip_macro_read_value_ &= ~(0xFF); \
  35640. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  35641. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35642. }
  35643. #define SET_GPIO_21_doen_spi0_pad_sck_out { \
  35644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35645. _ezchip_macro_read_value_ &= ~(0xFF); \
  35646. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  35647. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35648. }
  35649. #define SET_GPIO_21_doen_spi0_pad_ss_0_n { \
  35650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35651. _ezchip_macro_read_value_ &= ~(0xFF); \
  35652. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  35653. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35654. }
  35655. #define SET_GPIO_21_doen_spi0_pad_ss_1_n { \
  35656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35657. _ezchip_macro_read_value_ &= ~(0xFF); \
  35658. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  35659. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35660. }
  35661. #define SET_GPIO_21_doen_spi0_pad_txd { \
  35662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35663. _ezchip_macro_read_value_ &= ~(0xFF); \
  35664. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  35665. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35666. }
  35667. #define SET_GPIO_21_doen_spi1_pad_oe_n { \
  35668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35669. _ezchip_macro_read_value_ &= ~(0xFF); \
  35670. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  35671. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35672. }
  35673. #define SET_GPIO_21_doen_spi1_pad_sck_out { \
  35674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35675. _ezchip_macro_read_value_ &= ~(0xFF); \
  35676. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  35677. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35678. }
  35679. #define SET_GPIO_21_doen_spi1_pad_ss_0_n { \
  35680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35681. _ezchip_macro_read_value_ &= ~(0xFF); \
  35682. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  35683. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35684. }
  35685. #define SET_GPIO_21_doen_spi1_pad_ss_1_n { \
  35686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35687. _ezchip_macro_read_value_ &= ~(0xFF); \
  35688. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  35689. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35690. }
  35691. #define SET_GPIO_21_doen_spi1_pad_txd { \
  35692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35693. _ezchip_macro_read_value_ &= ~(0xFF); \
  35694. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  35695. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35696. }
  35697. #define SET_GPIO_21_doen_spi2_pad_oe_n { \
  35698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35699. _ezchip_macro_read_value_ &= ~(0xFF); \
  35700. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  35701. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35702. }
  35703. #define SET_GPIO_21_doen_spi2_pad_sck_out { \
  35704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35705. _ezchip_macro_read_value_ &= ~(0xFF); \
  35706. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  35707. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35708. }
  35709. #define SET_GPIO_21_doen_spi2_pad_ss_0_n { \
  35710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35711. _ezchip_macro_read_value_ &= ~(0xFF); \
  35712. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  35713. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35714. }
  35715. #define SET_GPIO_21_doen_spi2_pad_ss_1_n { \
  35716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35717. _ezchip_macro_read_value_ &= ~(0xFF); \
  35718. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  35719. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35720. }
  35721. #define SET_GPIO_21_doen_spi2_pad_txd { \
  35722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35723. _ezchip_macro_read_value_ &= ~(0xFF); \
  35724. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  35725. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35726. }
  35727. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit0 { \
  35728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35729. _ezchip_macro_read_value_ &= ~(0xFF); \
  35730. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  35731. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35732. }
  35733. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit1 { \
  35734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35735. _ezchip_macro_read_value_ &= ~(0xFF); \
  35736. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  35737. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35738. }
  35739. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit2 { \
  35740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35741. _ezchip_macro_read_value_ &= ~(0xFF); \
  35742. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  35743. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35744. }
  35745. #define SET_GPIO_21_doen_spi2ahb_pad_oe_n_bit3 { \
  35746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35747. _ezchip_macro_read_value_ &= ~(0xFF); \
  35748. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  35749. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35750. }
  35751. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit0 { \
  35752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35753. _ezchip_macro_read_value_ &= ~(0xFF); \
  35754. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  35755. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35756. }
  35757. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit1 { \
  35758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35759. _ezchip_macro_read_value_ &= ~(0xFF); \
  35760. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  35761. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35762. }
  35763. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit2 { \
  35764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35765. _ezchip_macro_read_value_ &= ~(0xFF); \
  35766. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  35767. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35768. }
  35769. #define SET_GPIO_21_doen_spi2ahb_pad_txd_bit3 { \
  35770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35771. _ezchip_macro_read_value_ &= ~(0xFF); \
  35772. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  35773. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35774. }
  35775. #define SET_GPIO_21_doen_spi3_pad_oe_n { \
  35776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35777. _ezchip_macro_read_value_ &= ~(0xFF); \
  35778. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  35779. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35780. }
  35781. #define SET_GPIO_21_doen_spi3_pad_sck_out { \
  35782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35783. _ezchip_macro_read_value_ &= ~(0xFF); \
  35784. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  35785. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35786. }
  35787. #define SET_GPIO_21_doen_spi3_pad_ss_0_n { \
  35788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35789. _ezchip_macro_read_value_ &= ~(0xFF); \
  35790. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  35791. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35792. }
  35793. #define SET_GPIO_21_doen_spi3_pad_ss_1_n { \
  35794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35795. _ezchip_macro_read_value_ &= ~(0xFF); \
  35796. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  35797. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35798. }
  35799. #define SET_GPIO_21_doen_spi3_pad_txd { \
  35800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35801. _ezchip_macro_read_value_ &= ~(0xFF); \
  35802. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  35803. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35804. }
  35805. #define SET_GPIO_21_doen_uart0_pad_dtrn { \
  35806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35807. _ezchip_macro_read_value_ &= ~(0xFF); \
  35808. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  35809. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35810. }
  35811. #define SET_GPIO_21_doen_uart0_pad_rtsn { \
  35812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35813. _ezchip_macro_read_value_ &= ~(0xFF); \
  35814. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  35815. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35816. }
  35817. #define SET_GPIO_21_doen_uart0_pad_sout { \
  35818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35819. _ezchip_macro_read_value_ &= ~(0xFF); \
  35820. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  35821. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35822. }
  35823. #define SET_GPIO_21_doen_uart1_pad_sout { \
  35824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35825. _ezchip_macro_read_value_ &= ~(0xFF); \
  35826. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  35827. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35828. }
  35829. #define SET_GPIO_21_doen_uart2_pad_dtr_n { \
  35830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35831. _ezchip_macro_read_value_ &= ~(0xFF); \
  35832. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  35833. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35834. }
  35835. #define SET_GPIO_21_doen_uart2_pad_rts_n { \
  35836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35837. _ezchip_macro_read_value_ &= ~(0xFF); \
  35838. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  35839. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35840. }
  35841. #define SET_GPIO_21_doen_uart2_pad_sout { \
  35842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35843. _ezchip_macro_read_value_ &= ~(0xFF); \
  35844. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  35845. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35846. }
  35847. #define SET_GPIO_21_doen_uart3_pad_sout { \
  35848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35849. _ezchip_macro_read_value_ &= ~(0xFF); \
  35850. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  35851. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35852. }
  35853. #define SET_GPIO_21_doen_usb_drv_bus { \
  35854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_21_doen_REG_ADDR); \
  35855. _ezchip_macro_read_value_ &= ~(0xFF); \
  35856. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  35857. MA_OUTW(gpio_21_doen_REG_ADDR,_ezchip_macro_read_value_); \
  35858. }
  35859. #define SET_GPIO_22_dout_reverse_(en) { \
  35860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35861. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  35862. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  35863. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35864. }
  35865. #define SET_GPIO_22_dout_LOW { \
  35866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35867. _ezchip_macro_read_value_ &= ~(0xFF); \
  35868. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  35869. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35870. }
  35871. #define SET_GPIO_22_dout_HIGH { \
  35872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35873. _ezchip_macro_read_value_ &= ~(0xFF); \
  35874. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  35875. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35876. }
  35877. #define SET_GPIO_22_dout_clk_gmac_tophyref { \
  35878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35879. _ezchip_macro_read_value_ &= ~(0xFF); \
  35880. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  35881. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35882. }
  35883. #define SET_GPIO_22_dout_cpu_jtag_tdo { \
  35884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35885. _ezchip_macro_read_value_ &= ~(0xFF); \
  35886. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  35887. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35888. }
  35889. #define SET_GPIO_22_dout_cpu_jtag_tdo_oen { \
  35890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35891. _ezchip_macro_read_value_ &= ~(0xFF); \
  35892. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  35893. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35894. }
  35895. #define SET_GPIO_22_dout_dmic_clk_out { \
  35896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35897. _ezchip_macro_read_value_ &= ~(0xFF); \
  35898. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  35899. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35900. }
  35901. #define SET_GPIO_22_dout_dsp_JTDOEn_pad { \
  35902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35903. _ezchip_macro_read_value_ &= ~(0xFF); \
  35904. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  35905. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35906. }
  35907. #define SET_GPIO_22_dout_dsp_JTDO_pad { \
  35908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35909. _ezchip_macro_read_value_ &= ~(0xFF); \
  35910. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  35911. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35912. }
  35913. #define SET_GPIO_22_dout_i2c0_pad_sck_oe { \
  35914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35915. _ezchip_macro_read_value_ &= ~(0xFF); \
  35916. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  35917. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35918. }
  35919. #define SET_GPIO_22_dout_i2c0_pad_sda_oe { \
  35920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35921. _ezchip_macro_read_value_ &= ~(0xFF); \
  35922. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  35923. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35924. }
  35925. #define SET_GPIO_22_dout_i2c1_pad_sck_oe { \
  35926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35927. _ezchip_macro_read_value_ &= ~(0xFF); \
  35928. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  35929. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35930. }
  35931. #define SET_GPIO_22_dout_i2c1_pad_sda_oe { \
  35932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35933. _ezchip_macro_read_value_ &= ~(0xFF); \
  35934. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  35935. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35936. }
  35937. #define SET_GPIO_22_dout_i2c2_pad_sck_oe { \
  35938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35939. _ezchip_macro_read_value_ &= ~(0xFF); \
  35940. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  35941. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35942. }
  35943. #define SET_GPIO_22_dout_i2c2_pad_sda_oe { \
  35944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35945. _ezchip_macro_read_value_ &= ~(0xFF); \
  35946. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  35947. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35948. }
  35949. #define SET_GPIO_22_dout_i2c3_pad_sck_oe { \
  35950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35951. _ezchip_macro_read_value_ &= ~(0xFF); \
  35952. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  35953. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35954. }
  35955. #define SET_GPIO_22_dout_i2c3_pad_sda_oe { \
  35956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35957. _ezchip_macro_read_value_ &= ~(0xFF); \
  35958. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  35959. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35960. }
  35961. #define SET_GPIO_22_dout_i2srx_bclk_out { \
  35962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35963. _ezchip_macro_read_value_ &= ~(0xFF); \
  35964. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  35965. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35966. }
  35967. #define SET_GPIO_22_dout_i2srx_bclk_out_oen { \
  35968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35969. _ezchip_macro_read_value_ &= ~(0xFF); \
  35970. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  35971. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35972. }
  35973. #define SET_GPIO_22_dout_i2srx_lrck_out { \
  35974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35975. _ezchip_macro_read_value_ &= ~(0xFF); \
  35976. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  35977. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35978. }
  35979. #define SET_GPIO_22_dout_i2srx_lrck_out_oen { \
  35980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35981. _ezchip_macro_read_value_ &= ~(0xFF); \
  35982. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  35983. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35984. }
  35985. #define SET_GPIO_22_dout_i2srx_mclk_out { \
  35986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35987. _ezchip_macro_read_value_ &= ~(0xFF); \
  35988. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  35989. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35990. }
  35991. #define SET_GPIO_22_dout_i2stx_bclk_out { \
  35992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35993. _ezchip_macro_read_value_ &= ~(0xFF); \
  35994. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  35995. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  35996. }
  35997. #define SET_GPIO_22_dout_i2stx_bclk_out_oen { \
  35998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  35999. _ezchip_macro_read_value_ &= ~(0xFF); \
  36000. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  36001. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36002. }
  36003. #define SET_GPIO_22_dout_i2stx_lrck_out { \
  36004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36005. _ezchip_macro_read_value_ &= ~(0xFF); \
  36006. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  36007. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36008. }
  36009. #define SET_GPIO_22_dout_i2stx_lrckout_oen { \
  36010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36011. _ezchip_macro_read_value_ &= ~(0xFF); \
  36012. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  36013. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36014. }
  36015. #define SET_GPIO_22_dout_i2stx_mclk_out { \
  36016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36017. _ezchip_macro_read_value_ &= ~(0xFF); \
  36018. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  36019. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36020. }
  36021. #define SET_GPIO_22_dout_i2stx_sdout0 { \
  36022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36023. _ezchip_macro_read_value_ &= ~(0xFF); \
  36024. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  36025. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36026. }
  36027. #define SET_GPIO_22_dout_i2stx_sdout1 { \
  36028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36029. _ezchip_macro_read_value_ &= ~(0xFF); \
  36030. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  36031. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36032. }
  36033. #define SET_GPIO_22_dout_lcd_pad_csm_n { \
  36034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36035. _ezchip_macro_read_value_ &= ~(0xFF); \
  36036. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  36037. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36038. }
  36039. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit0 { \
  36040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36041. _ezchip_macro_read_value_ &= ~(0xFF); \
  36042. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  36043. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36044. }
  36045. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit1 { \
  36046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36047. _ezchip_macro_read_value_ &= ~(0xFF); \
  36048. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  36049. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36050. }
  36051. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit2 { \
  36052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36053. _ezchip_macro_read_value_ &= ~(0xFF); \
  36054. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  36055. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36056. }
  36057. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit3 { \
  36058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36059. _ezchip_macro_read_value_ &= ~(0xFF); \
  36060. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  36061. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36062. }
  36063. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit4 { \
  36064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36065. _ezchip_macro_read_value_ &= ~(0xFF); \
  36066. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  36067. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36068. }
  36069. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit5 { \
  36070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36071. _ezchip_macro_read_value_ &= ~(0xFF); \
  36072. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  36073. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36074. }
  36075. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit6 { \
  36076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36077. _ezchip_macro_read_value_ &= ~(0xFF); \
  36078. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  36079. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36080. }
  36081. #define SET_GPIO_22_dout_pwm_pad_oe_n_bit7 { \
  36082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36083. _ezchip_macro_read_value_ &= ~(0xFF); \
  36084. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  36085. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36086. }
  36087. #define SET_GPIO_22_dout_pwm_pad_out_bit0 { \
  36088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36089. _ezchip_macro_read_value_ &= ~(0xFF); \
  36090. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  36091. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36092. }
  36093. #define SET_GPIO_22_dout_pwm_pad_out_bit1 { \
  36094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36095. _ezchip_macro_read_value_ &= ~(0xFF); \
  36096. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  36097. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36098. }
  36099. #define SET_GPIO_22_dout_pwm_pad_out_bit2 { \
  36100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36101. _ezchip_macro_read_value_ &= ~(0xFF); \
  36102. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  36103. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36104. }
  36105. #define SET_GPIO_22_dout_pwm_pad_out_bit3 { \
  36106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36107. _ezchip_macro_read_value_ &= ~(0xFF); \
  36108. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  36109. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36110. }
  36111. #define SET_GPIO_22_dout_pwm_pad_out_bit4 { \
  36112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36113. _ezchip_macro_read_value_ &= ~(0xFF); \
  36114. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  36115. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36116. }
  36117. #define SET_GPIO_22_dout_pwm_pad_out_bit5 { \
  36118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36119. _ezchip_macro_read_value_ &= ~(0xFF); \
  36120. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  36121. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36122. }
  36123. #define SET_GPIO_22_dout_pwm_pad_out_bit6 { \
  36124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36125. _ezchip_macro_read_value_ &= ~(0xFF); \
  36126. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  36127. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36128. }
  36129. #define SET_GPIO_22_dout_pwm_pad_out_bit7 { \
  36130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36131. _ezchip_macro_read_value_ &= ~(0xFF); \
  36132. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  36133. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36134. }
  36135. #define SET_GPIO_22_dout_pwmdac_left_out { \
  36136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36137. _ezchip_macro_read_value_ &= ~(0xFF); \
  36138. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  36139. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36140. }
  36141. #define SET_GPIO_22_dout_pwmdac_right_out { \
  36142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36143. _ezchip_macro_read_value_ &= ~(0xFF); \
  36144. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  36145. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36146. }
  36147. #define SET_GPIO_22_dout_qspi_csn1_out { \
  36148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36149. _ezchip_macro_read_value_ &= ~(0xFF); \
  36150. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  36151. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36152. }
  36153. #define SET_GPIO_22_dout_qspi_csn2_out { \
  36154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36155. _ezchip_macro_read_value_ &= ~(0xFF); \
  36156. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  36157. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36158. }
  36159. #define SET_GPIO_22_dout_qspi_csn3_out { \
  36160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36161. _ezchip_macro_read_value_ &= ~(0xFF); \
  36162. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  36163. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36164. }
  36165. #define SET_GPIO_22_dout_register23_SCFG_cmsensor_rst0 { \
  36166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36167. _ezchip_macro_read_value_ &= ~(0xFF); \
  36168. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  36169. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36170. }
  36171. #define SET_GPIO_22_dout_register23_SCFG_cmsensor_rst1 { \
  36172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36173. _ezchip_macro_read_value_ &= ~(0xFF); \
  36174. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  36175. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36176. }
  36177. #define SET_GPIO_22_dout_register32_SCFG_gmac_phy_rstn { \
  36178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36179. _ezchip_macro_read_value_ &= ~(0xFF); \
  36180. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  36181. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36182. }
  36183. #define SET_GPIO_22_dout_sdio0_pad_card_power_en { \
  36184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36185. _ezchip_macro_read_value_ &= ~(0xFF); \
  36186. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  36187. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36188. }
  36189. #define SET_GPIO_22_dout_sdio0_pad_cclk_out { \
  36190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36191. _ezchip_macro_read_value_ &= ~(0xFF); \
  36192. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  36193. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36194. }
  36195. #define SET_GPIO_22_dout_sdio0_pad_ccmd_oe { \
  36196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36197. _ezchip_macro_read_value_ &= ~(0xFF); \
  36198. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  36199. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36200. }
  36201. #define SET_GPIO_22_dout_sdio0_pad_ccmd_out { \
  36202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36203. _ezchip_macro_read_value_ &= ~(0xFF); \
  36204. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  36205. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36206. }
  36207. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit0 { \
  36208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36209. _ezchip_macro_read_value_ &= ~(0xFF); \
  36210. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  36211. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36212. }
  36213. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit1 { \
  36214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36215. _ezchip_macro_read_value_ &= ~(0xFF); \
  36216. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  36217. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36218. }
  36219. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit2 { \
  36220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36221. _ezchip_macro_read_value_ &= ~(0xFF); \
  36222. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  36223. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36224. }
  36225. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit3 { \
  36226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36227. _ezchip_macro_read_value_ &= ~(0xFF); \
  36228. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  36229. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36230. }
  36231. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit4 { \
  36232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36233. _ezchip_macro_read_value_ &= ~(0xFF); \
  36234. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  36235. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36236. }
  36237. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit5 { \
  36238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36239. _ezchip_macro_read_value_ &= ~(0xFF); \
  36240. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  36241. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36242. }
  36243. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit6 { \
  36244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36245. _ezchip_macro_read_value_ &= ~(0xFF); \
  36246. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  36247. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36248. }
  36249. #define SET_GPIO_22_dout_sdio0_pad_cdata_oe_bit7 { \
  36250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36251. _ezchip_macro_read_value_ &= ~(0xFF); \
  36252. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  36253. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36254. }
  36255. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit0 { \
  36256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36257. _ezchip_macro_read_value_ &= ~(0xFF); \
  36258. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  36259. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36260. }
  36261. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit1 { \
  36262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36263. _ezchip_macro_read_value_ &= ~(0xFF); \
  36264. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  36265. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36266. }
  36267. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit2 { \
  36268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36269. _ezchip_macro_read_value_ &= ~(0xFF); \
  36270. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  36271. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36272. }
  36273. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit3 { \
  36274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36275. _ezchip_macro_read_value_ &= ~(0xFF); \
  36276. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  36277. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36278. }
  36279. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit4 { \
  36280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36281. _ezchip_macro_read_value_ &= ~(0xFF); \
  36282. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  36283. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36284. }
  36285. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit5 { \
  36286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36287. _ezchip_macro_read_value_ &= ~(0xFF); \
  36288. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  36289. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36290. }
  36291. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit6 { \
  36292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36293. _ezchip_macro_read_value_ &= ~(0xFF); \
  36294. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  36295. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36296. }
  36297. #define SET_GPIO_22_dout_sdio0_pad_cdata_out_bit7 { \
  36298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36299. _ezchip_macro_read_value_ &= ~(0xFF); \
  36300. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  36301. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36302. }
  36303. #define SET_GPIO_22_dout_sdio0_pad_rst_n { \
  36304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36305. _ezchip_macro_read_value_ &= ~(0xFF); \
  36306. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  36307. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36308. }
  36309. #define SET_GPIO_22_dout_sdio1_pad_card_power_en { \
  36310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36311. _ezchip_macro_read_value_ &= ~(0xFF); \
  36312. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  36313. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36314. }
  36315. #define SET_GPIO_22_dout_sdio1_pad_cclk_out { \
  36316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36317. _ezchip_macro_read_value_ &= ~(0xFF); \
  36318. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  36319. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36320. }
  36321. #define SET_GPIO_22_dout_sdio1_pad_ccmd_oe { \
  36322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36323. _ezchip_macro_read_value_ &= ~(0xFF); \
  36324. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  36325. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36326. }
  36327. #define SET_GPIO_22_dout_sdio1_pad_ccmd_out { \
  36328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36329. _ezchip_macro_read_value_ &= ~(0xFF); \
  36330. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  36331. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36332. }
  36333. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit0 { \
  36334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36335. _ezchip_macro_read_value_ &= ~(0xFF); \
  36336. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  36337. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36338. }
  36339. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit1 { \
  36340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36341. _ezchip_macro_read_value_ &= ~(0xFF); \
  36342. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  36343. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36344. }
  36345. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit2 { \
  36346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36347. _ezchip_macro_read_value_ &= ~(0xFF); \
  36348. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  36349. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36350. }
  36351. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit3 { \
  36352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36353. _ezchip_macro_read_value_ &= ~(0xFF); \
  36354. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  36355. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36356. }
  36357. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit4 { \
  36358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36359. _ezchip_macro_read_value_ &= ~(0xFF); \
  36360. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  36361. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36362. }
  36363. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit5 { \
  36364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36365. _ezchip_macro_read_value_ &= ~(0xFF); \
  36366. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  36367. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36368. }
  36369. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit6 { \
  36370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36371. _ezchip_macro_read_value_ &= ~(0xFF); \
  36372. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  36373. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36374. }
  36375. #define SET_GPIO_22_dout_sdio1_pad_cdata_oe_bit7 { \
  36376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36377. _ezchip_macro_read_value_ &= ~(0xFF); \
  36378. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  36379. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36380. }
  36381. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit0 { \
  36382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36383. _ezchip_macro_read_value_ &= ~(0xFF); \
  36384. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  36385. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36386. }
  36387. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit1 { \
  36388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36389. _ezchip_macro_read_value_ &= ~(0xFF); \
  36390. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  36391. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36392. }
  36393. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit2 { \
  36394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36395. _ezchip_macro_read_value_ &= ~(0xFF); \
  36396. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  36397. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36398. }
  36399. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit3 { \
  36400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36401. _ezchip_macro_read_value_ &= ~(0xFF); \
  36402. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  36403. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36404. }
  36405. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit4 { \
  36406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36407. _ezchip_macro_read_value_ &= ~(0xFF); \
  36408. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  36409. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36410. }
  36411. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit5 { \
  36412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36413. _ezchip_macro_read_value_ &= ~(0xFF); \
  36414. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  36415. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36416. }
  36417. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit6 { \
  36418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36419. _ezchip_macro_read_value_ &= ~(0xFF); \
  36420. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  36421. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36422. }
  36423. #define SET_GPIO_22_dout_sdio1_pad_cdata_out_bit7 { \
  36424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36425. _ezchip_macro_read_value_ &= ~(0xFF); \
  36426. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  36427. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36428. }
  36429. #define SET_GPIO_22_dout_sdio1_pad_rst_n { \
  36430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36431. _ezchip_macro_read_value_ &= ~(0xFF); \
  36432. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  36433. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36434. }
  36435. #define SET_GPIO_22_dout_spdif_tx_sdout { \
  36436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36437. _ezchip_macro_read_value_ &= ~(0xFF); \
  36438. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  36439. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36440. }
  36441. #define SET_GPIO_22_dout_spdif_tx_sdout_oen { \
  36442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36443. _ezchip_macro_read_value_ &= ~(0xFF); \
  36444. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  36445. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36446. }
  36447. #define SET_GPIO_22_dout_spi0_pad_oe_n { \
  36448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36449. _ezchip_macro_read_value_ &= ~(0xFF); \
  36450. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  36451. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36452. }
  36453. #define SET_GPIO_22_dout_spi0_pad_sck_out { \
  36454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36455. _ezchip_macro_read_value_ &= ~(0xFF); \
  36456. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  36457. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36458. }
  36459. #define SET_GPIO_22_dout_spi0_pad_ss_0_n { \
  36460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36461. _ezchip_macro_read_value_ &= ~(0xFF); \
  36462. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  36463. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36464. }
  36465. #define SET_GPIO_22_dout_spi0_pad_ss_1_n { \
  36466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36467. _ezchip_macro_read_value_ &= ~(0xFF); \
  36468. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  36469. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36470. }
  36471. #define SET_GPIO_22_dout_spi0_pad_txd { \
  36472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36473. _ezchip_macro_read_value_ &= ~(0xFF); \
  36474. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  36475. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36476. }
  36477. #define SET_GPIO_22_dout_spi1_pad_oe_n { \
  36478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36479. _ezchip_macro_read_value_ &= ~(0xFF); \
  36480. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  36481. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36482. }
  36483. #define SET_GPIO_22_dout_spi1_pad_sck_out { \
  36484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36485. _ezchip_macro_read_value_ &= ~(0xFF); \
  36486. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  36487. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36488. }
  36489. #define SET_GPIO_22_dout_spi1_pad_ss_0_n { \
  36490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36491. _ezchip_macro_read_value_ &= ~(0xFF); \
  36492. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  36493. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36494. }
  36495. #define SET_GPIO_22_dout_spi1_pad_ss_1_n { \
  36496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36497. _ezchip_macro_read_value_ &= ~(0xFF); \
  36498. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  36499. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36500. }
  36501. #define SET_GPIO_22_dout_spi1_pad_txd { \
  36502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36503. _ezchip_macro_read_value_ &= ~(0xFF); \
  36504. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  36505. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36506. }
  36507. #define SET_GPIO_22_dout_spi2_pad_oe_n { \
  36508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36509. _ezchip_macro_read_value_ &= ~(0xFF); \
  36510. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  36511. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36512. }
  36513. #define SET_GPIO_22_dout_spi2_pad_sck_out { \
  36514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36515. _ezchip_macro_read_value_ &= ~(0xFF); \
  36516. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  36517. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36518. }
  36519. #define SET_GPIO_22_dout_spi2_pad_ss_0_n { \
  36520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36521. _ezchip_macro_read_value_ &= ~(0xFF); \
  36522. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  36523. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36524. }
  36525. #define SET_GPIO_22_dout_spi2_pad_ss_1_n { \
  36526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36527. _ezchip_macro_read_value_ &= ~(0xFF); \
  36528. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  36529. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36530. }
  36531. #define SET_GPIO_22_dout_spi2_pad_txd { \
  36532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36533. _ezchip_macro_read_value_ &= ~(0xFF); \
  36534. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  36535. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36536. }
  36537. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit0 { \
  36538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36539. _ezchip_macro_read_value_ &= ~(0xFF); \
  36540. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  36541. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36542. }
  36543. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit1 { \
  36544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36545. _ezchip_macro_read_value_ &= ~(0xFF); \
  36546. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  36547. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36548. }
  36549. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit2 { \
  36550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36551. _ezchip_macro_read_value_ &= ~(0xFF); \
  36552. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  36553. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36554. }
  36555. #define SET_GPIO_22_dout_spi2ahb_pad_oe_n_bit3 { \
  36556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36557. _ezchip_macro_read_value_ &= ~(0xFF); \
  36558. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  36559. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36560. }
  36561. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit0 { \
  36562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36563. _ezchip_macro_read_value_ &= ~(0xFF); \
  36564. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  36565. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36566. }
  36567. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit1 { \
  36568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36569. _ezchip_macro_read_value_ &= ~(0xFF); \
  36570. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  36571. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36572. }
  36573. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit2 { \
  36574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36575. _ezchip_macro_read_value_ &= ~(0xFF); \
  36576. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  36577. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36578. }
  36579. #define SET_GPIO_22_dout_spi2ahb_pad_txd_bit3 { \
  36580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36581. _ezchip_macro_read_value_ &= ~(0xFF); \
  36582. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  36583. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36584. }
  36585. #define SET_GPIO_22_dout_spi3_pad_oe_n { \
  36586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36587. _ezchip_macro_read_value_ &= ~(0xFF); \
  36588. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  36589. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36590. }
  36591. #define SET_GPIO_22_dout_spi3_pad_sck_out { \
  36592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36593. _ezchip_macro_read_value_ &= ~(0xFF); \
  36594. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  36595. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36596. }
  36597. #define SET_GPIO_22_dout_spi3_pad_ss_0_n { \
  36598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36599. _ezchip_macro_read_value_ &= ~(0xFF); \
  36600. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  36601. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36602. }
  36603. #define SET_GPIO_22_dout_spi3_pad_ss_1_n { \
  36604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36605. _ezchip_macro_read_value_ &= ~(0xFF); \
  36606. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  36607. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36608. }
  36609. #define SET_GPIO_22_dout_spi3_pad_txd { \
  36610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36611. _ezchip_macro_read_value_ &= ~(0xFF); \
  36612. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  36613. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36614. }
  36615. #define SET_GPIO_22_dout_uart0_pad_dtrn { \
  36616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36617. _ezchip_macro_read_value_ &= ~(0xFF); \
  36618. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  36619. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36620. }
  36621. #define SET_GPIO_22_dout_uart0_pad_rtsn { \
  36622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36623. _ezchip_macro_read_value_ &= ~(0xFF); \
  36624. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  36625. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36626. }
  36627. #define SET_GPIO_22_dout_uart0_pad_sout { \
  36628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36629. _ezchip_macro_read_value_ &= ~(0xFF); \
  36630. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  36631. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36632. }
  36633. #define SET_GPIO_22_dout_uart1_pad_sout { \
  36634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36635. _ezchip_macro_read_value_ &= ~(0xFF); \
  36636. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  36637. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36638. }
  36639. #define SET_GPIO_22_dout_uart2_pad_dtr_n { \
  36640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36641. _ezchip_macro_read_value_ &= ~(0xFF); \
  36642. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  36643. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36644. }
  36645. #define SET_GPIO_22_dout_uart2_pad_rts_n { \
  36646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36647. _ezchip_macro_read_value_ &= ~(0xFF); \
  36648. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  36649. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36650. }
  36651. #define SET_GPIO_22_dout_uart2_pad_sout { \
  36652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36653. _ezchip_macro_read_value_ &= ~(0xFF); \
  36654. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  36655. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36656. }
  36657. #define SET_GPIO_22_dout_uart3_pad_sout { \
  36658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36659. _ezchip_macro_read_value_ &= ~(0xFF); \
  36660. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  36661. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36662. }
  36663. #define SET_GPIO_22_dout_usb_drv_bus { \
  36664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_dout_REG_ADDR); \
  36665. _ezchip_macro_read_value_ &= ~(0xFF); \
  36666. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  36667. MA_OUTW(gpio_22_dout_REG_ADDR,_ezchip_macro_read_value_); \
  36668. }
  36669. #define SET_GPIO_22_doen_reverse_(en) { \
  36670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36671. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  36672. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  36673. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36674. }
  36675. #define SET_GPIO_22_doen_LOW { \
  36676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36677. _ezchip_macro_read_value_ &= ~(0xFF); \
  36678. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  36679. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36680. }
  36681. #define SET_GPIO_22_doen_HIGH { \
  36682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36683. _ezchip_macro_read_value_ &= ~(0xFF); \
  36684. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  36685. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36686. }
  36687. #define SET_GPIO_22_doen_clk_gmac_tophyref { \
  36688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36689. _ezchip_macro_read_value_ &= ~(0xFF); \
  36690. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  36691. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36692. }
  36693. #define SET_GPIO_22_doen_cpu_jtag_tdo { \
  36694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36695. _ezchip_macro_read_value_ &= ~(0xFF); \
  36696. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  36697. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36698. }
  36699. #define SET_GPIO_22_doen_cpu_jtag_tdo_oen { \
  36700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36701. _ezchip_macro_read_value_ &= ~(0xFF); \
  36702. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  36703. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36704. }
  36705. #define SET_GPIO_22_doen_dmic_clk_out { \
  36706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36707. _ezchip_macro_read_value_ &= ~(0xFF); \
  36708. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  36709. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36710. }
  36711. #define SET_GPIO_22_doen_dsp_JTDOEn_pad { \
  36712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36713. _ezchip_macro_read_value_ &= ~(0xFF); \
  36714. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  36715. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36716. }
  36717. #define SET_GPIO_22_doen_dsp_JTDO_pad { \
  36718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36719. _ezchip_macro_read_value_ &= ~(0xFF); \
  36720. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  36721. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36722. }
  36723. #define SET_GPIO_22_doen_i2c0_pad_sck_oe { \
  36724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36725. _ezchip_macro_read_value_ &= ~(0xFF); \
  36726. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  36727. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36728. }
  36729. #define SET_GPIO_22_doen_i2c0_pad_sda_oe { \
  36730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36731. _ezchip_macro_read_value_ &= ~(0xFF); \
  36732. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  36733. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36734. }
  36735. #define SET_GPIO_22_doen_i2c1_pad_sck_oe { \
  36736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36737. _ezchip_macro_read_value_ &= ~(0xFF); \
  36738. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  36739. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36740. }
  36741. #define SET_GPIO_22_doen_i2c1_pad_sda_oe { \
  36742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36743. _ezchip_macro_read_value_ &= ~(0xFF); \
  36744. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  36745. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36746. }
  36747. #define SET_GPIO_22_doen_i2c2_pad_sck_oe { \
  36748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36749. _ezchip_macro_read_value_ &= ~(0xFF); \
  36750. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  36751. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36752. }
  36753. #define SET_GPIO_22_doen_i2c2_pad_sda_oe { \
  36754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36755. _ezchip_macro_read_value_ &= ~(0xFF); \
  36756. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  36757. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36758. }
  36759. #define SET_GPIO_22_doen_i2c3_pad_sck_oe { \
  36760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36761. _ezchip_macro_read_value_ &= ~(0xFF); \
  36762. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  36763. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36764. }
  36765. #define SET_GPIO_22_doen_i2c3_pad_sda_oe { \
  36766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36767. _ezchip_macro_read_value_ &= ~(0xFF); \
  36768. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  36769. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36770. }
  36771. #define SET_GPIO_22_doen_i2srx_bclk_out { \
  36772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36773. _ezchip_macro_read_value_ &= ~(0xFF); \
  36774. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  36775. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36776. }
  36777. #define SET_GPIO_22_doen_i2srx_bclk_out_oen { \
  36778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36779. _ezchip_macro_read_value_ &= ~(0xFF); \
  36780. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  36781. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36782. }
  36783. #define SET_GPIO_22_doen_i2srx_lrck_out { \
  36784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36785. _ezchip_macro_read_value_ &= ~(0xFF); \
  36786. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  36787. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36788. }
  36789. #define SET_GPIO_22_doen_i2srx_lrck_out_oen { \
  36790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36791. _ezchip_macro_read_value_ &= ~(0xFF); \
  36792. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  36793. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36794. }
  36795. #define SET_GPIO_22_doen_i2srx_mclk_out { \
  36796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36797. _ezchip_macro_read_value_ &= ~(0xFF); \
  36798. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  36799. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36800. }
  36801. #define SET_GPIO_22_doen_i2stx_bclk_out { \
  36802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36803. _ezchip_macro_read_value_ &= ~(0xFF); \
  36804. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  36805. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36806. }
  36807. #define SET_GPIO_22_doen_i2stx_bclk_out_oen { \
  36808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36809. _ezchip_macro_read_value_ &= ~(0xFF); \
  36810. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  36811. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36812. }
  36813. #define SET_GPIO_22_doen_i2stx_lrck_out { \
  36814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36815. _ezchip_macro_read_value_ &= ~(0xFF); \
  36816. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  36817. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36818. }
  36819. #define SET_GPIO_22_doen_i2stx_lrckout_oen { \
  36820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36821. _ezchip_macro_read_value_ &= ~(0xFF); \
  36822. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  36823. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36824. }
  36825. #define SET_GPIO_22_doen_i2stx_mclk_out { \
  36826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36827. _ezchip_macro_read_value_ &= ~(0xFF); \
  36828. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  36829. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36830. }
  36831. #define SET_GPIO_22_doen_i2stx_sdout0 { \
  36832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36833. _ezchip_macro_read_value_ &= ~(0xFF); \
  36834. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  36835. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36836. }
  36837. #define SET_GPIO_22_doen_i2stx_sdout1 { \
  36838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36839. _ezchip_macro_read_value_ &= ~(0xFF); \
  36840. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  36841. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36842. }
  36843. #define SET_GPIO_22_doen_lcd_pad_csm_n { \
  36844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36845. _ezchip_macro_read_value_ &= ~(0xFF); \
  36846. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  36847. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36848. }
  36849. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit0 { \
  36850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36851. _ezchip_macro_read_value_ &= ~(0xFF); \
  36852. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  36853. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36854. }
  36855. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit1 { \
  36856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36857. _ezchip_macro_read_value_ &= ~(0xFF); \
  36858. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  36859. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36860. }
  36861. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit2 { \
  36862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36863. _ezchip_macro_read_value_ &= ~(0xFF); \
  36864. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  36865. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36866. }
  36867. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit3 { \
  36868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36869. _ezchip_macro_read_value_ &= ~(0xFF); \
  36870. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  36871. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36872. }
  36873. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit4 { \
  36874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36875. _ezchip_macro_read_value_ &= ~(0xFF); \
  36876. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  36877. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36878. }
  36879. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit5 { \
  36880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36881. _ezchip_macro_read_value_ &= ~(0xFF); \
  36882. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  36883. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36884. }
  36885. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit6 { \
  36886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36887. _ezchip_macro_read_value_ &= ~(0xFF); \
  36888. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  36889. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36890. }
  36891. #define SET_GPIO_22_doen_pwm_pad_oe_n_bit7 { \
  36892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36893. _ezchip_macro_read_value_ &= ~(0xFF); \
  36894. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  36895. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36896. }
  36897. #define SET_GPIO_22_doen_pwm_pad_out_bit0 { \
  36898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36899. _ezchip_macro_read_value_ &= ~(0xFF); \
  36900. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  36901. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36902. }
  36903. #define SET_GPIO_22_doen_pwm_pad_out_bit1 { \
  36904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36905. _ezchip_macro_read_value_ &= ~(0xFF); \
  36906. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  36907. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36908. }
  36909. #define SET_GPIO_22_doen_pwm_pad_out_bit2 { \
  36910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36911. _ezchip_macro_read_value_ &= ~(0xFF); \
  36912. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  36913. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36914. }
  36915. #define SET_GPIO_22_doen_pwm_pad_out_bit3 { \
  36916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36917. _ezchip_macro_read_value_ &= ~(0xFF); \
  36918. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  36919. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36920. }
  36921. #define SET_GPIO_22_doen_pwm_pad_out_bit4 { \
  36922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36923. _ezchip_macro_read_value_ &= ~(0xFF); \
  36924. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  36925. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36926. }
  36927. #define SET_GPIO_22_doen_pwm_pad_out_bit5 { \
  36928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36929. _ezchip_macro_read_value_ &= ~(0xFF); \
  36930. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  36931. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36932. }
  36933. #define SET_GPIO_22_doen_pwm_pad_out_bit6 { \
  36934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36935. _ezchip_macro_read_value_ &= ~(0xFF); \
  36936. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  36937. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36938. }
  36939. #define SET_GPIO_22_doen_pwm_pad_out_bit7 { \
  36940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36941. _ezchip_macro_read_value_ &= ~(0xFF); \
  36942. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  36943. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36944. }
  36945. #define SET_GPIO_22_doen_pwmdac_left_out { \
  36946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36947. _ezchip_macro_read_value_ &= ~(0xFF); \
  36948. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  36949. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36950. }
  36951. #define SET_GPIO_22_doen_pwmdac_right_out { \
  36952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36953. _ezchip_macro_read_value_ &= ~(0xFF); \
  36954. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  36955. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36956. }
  36957. #define SET_GPIO_22_doen_qspi_csn1_out { \
  36958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36959. _ezchip_macro_read_value_ &= ~(0xFF); \
  36960. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  36961. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36962. }
  36963. #define SET_GPIO_22_doen_qspi_csn2_out { \
  36964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36965. _ezchip_macro_read_value_ &= ~(0xFF); \
  36966. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  36967. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36968. }
  36969. #define SET_GPIO_22_doen_qspi_csn3_out { \
  36970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36971. _ezchip_macro_read_value_ &= ~(0xFF); \
  36972. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  36973. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36974. }
  36975. #define SET_GPIO_22_doen_register23_SCFG_cmsensor_rst0 { \
  36976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36977. _ezchip_macro_read_value_ &= ~(0xFF); \
  36978. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  36979. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36980. }
  36981. #define SET_GPIO_22_doen_register23_SCFG_cmsensor_rst1 { \
  36982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36983. _ezchip_macro_read_value_ &= ~(0xFF); \
  36984. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  36985. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36986. }
  36987. #define SET_GPIO_22_doen_register32_SCFG_gmac_phy_rstn { \
  36988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36989. _ezchip_macro_read_value_ &= ~(0xFF); \
  36990. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  36991. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36992. }
  36993. #define SET_GPIO_22_doen_sdio0_pad_card_power_en { \
  36994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  36995. _ezchip_macro_read_value_ &= ~(0xFF); \
  36996. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  36997. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  36998. }
  36999. #define SET_GPIO_22_doen_sdio0_pad_cclk_out { \
  37000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37001. _ezchip_macro_read_value_ &= ~(0xFF); \
  37002. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  37003. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37004. }
  37005. #define SET_GPIO_22_doen_sdio0_pad_ccmd_oe { \
  37006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37007. _ezchip_macro_read_value_ &= ~(0xFF); \
  37008. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  37009. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37010. }
  37011. #define SET_GPIO_22_doen_sdio0_pad_ccmd_out { \
  37012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37013. _ezchip_macro_read_value_ &= ~(0xFF); \
  37014. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  37015. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37016. }
  37017. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit0 { \
  37018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37019. _ezchip_macro_read_value_ &= ~(0xFF); \
  37020. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  37021. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37022. }
  37023. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit1 { \
  37024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37025. _ezchip_macro_read_value_ &= ~(0xFF); \
  37026. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  37027. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37028. }
  37029. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit2 { \
  37030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37031. _ezchip_macro_read_value_ &= ~(0xFF); \
  37032. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  37033. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37034. }
  37035. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit3 { \
  37036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37037. _ezchip_macro_read_value_ &= ~(0xFF); \
  37038. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  37039. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37040. }
  37041. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit4 { \
  37042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37043. _ezchip_macro_read_value_ &= ~(0xFF); \
  37044. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  37045. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37046. }
  37047. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit5 { \
  37048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37049. _ezchip_macro_read_value_ &= ~(0xFF); \
  37050. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  37051. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37052. }
  37053. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit6 { \
  37054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37055. _ezchip_macro_read_value_ &= ~(0xFF); \
  37056. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  37057. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37058. }
  37059. #define SET_GPIO_22_doen_sdio0_pad_cdata_oe_bit7 { \
  37060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37061. _ezchip_macro_read_value_ &= ~(0xFF); \
  37062. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  37063. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37064. }
  37065. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit0 { \
  37066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37067. _ezchip_macro_read_value_ &= ~(0xFF); \
  37068. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  37069. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37070. }
  37071. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit1 { \
  37072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37073. _ezchip_macro_read_value_ &= ~(0xFF); \
  37074. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  37075. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37076. }
  37077. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit2 { \
  37078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37079. _ezchip_macro_read_value_ &= ~(0xFF); \
  37080. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  37081. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37082. }
  37083. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit3 { \
  37084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37085. _ezchip_macro_read_value_ &= ~(0xFF); \
  37086. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  37087. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37088. }
  37089. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit4 { \
  37090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37091. _ezchip_macro_read_value_ &= ~(0xFF); \
  37092. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  37093. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37094. }
  37095. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit5 { \
  37096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37097. _ezchip_macro_read_value_ &= ~(0xFF); \
  37098. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  37099. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37100. }
  37101. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit6 { \
  37102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37103. _ezchip_macro_read_value_ &= ~(0xFF); \
  37104. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  37105. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37106. }
  37107. #define SET_GPIO_22_doen_sdio0_pad_cdata_out_bit7 { \
  37108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37109. _ezchip_macro_read_value_ &= ~(0xFF); \
  37110. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  37111. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37112. }
  37113. #define SET_GPIO_22_doen_sdio0_pad_rst_n { \
  37114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37115. _ezchip_macro_read_value_ &= ~(0xFF); \
  37116. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  37117. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37118. }
  37119. #define SET_GPIO_22_doen_sdio1_pad_card_power_en { \
  37120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37121. _ezchip_macro_read_value_ &= ~(0xFF); \
  37122. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  37123. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37124. }
  37125. #define SET_GPIO_22_doen_sdio1_pad_cclk_out { \
  37126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37127. _ezchip_macro_read_value_ &= ~(0xFF); \
  37128. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  37129. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37130. }
  37131. #define SET_GPIO_22_doen_sdio1_pad_ccmd_oe { \
  37132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37133. _ezchip_macro_read_value_ &= ~(0xFF); \
  37134. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  37135. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37136. }
  37137. #define SET_GPIO_22_doen_sdio1_pad_ccmd_out { \
  37138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37139. _ezchip_macro_read_value_ &= ~(0xFF); \
  37140. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  37141. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37142. }
  37143. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit0 { \
  37144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37145. _ezchip_macro_read_value_ &= ~(0xFF); \
  37146. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  37147. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37148. }
  37149. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit1 { \
  37150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37151. _ezchip_macro_read_value_ &= ~(0xFF); \
  37152. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  37153. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37154. }
  37155. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit2 { \
  37156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37157. _ezchip_macro_read_value_ &= ~(0xFF); \
  37158. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  37159. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37160. }
  37161. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit3 { \
  37162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37163. _ezchip_macro_read_value_ &= ~(0xFF); \
  37164. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  37165. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37166. }
  37167. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit4 { \
  37168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37169. _ezchip_macro_read_value_ &= ~(0xFF); \
  37170. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  37171. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37172. }
  37173. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit5 { \
  37174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37175. _ezchip_macro_read_value_ &= ~(0xFF); \
  37176. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  37177. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37178. }
  37179. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit6 { \
  37180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37181. _ezchip_macro_read_value_ &= ~(0xFF); \
  37182. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  37183. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37184. }
  37185. #define SET_GPIO_22_doen_sdio1_pad_cdata_oe_bit7 { \
  37186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37187. _ezchip_macro_read_value_ &= ~(0xFF); \
  37188. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  37189. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37190. }
  37191. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit0 { \
  37192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37193. _ezchip_macro_read_value_ &= ~(0xFF); \
  37194. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  37195. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37196. }
  37197. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit1 { \
  37198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37199. _ezchip_macro_read_value_ &= ~(0xFF); \
  37200. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  37201. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37202. }
  37203. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit2 { \
  37204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37205. _ezchip_macro_read_value_ &= ~(0xFF); \
  37206. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  37207. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37208. }
  37209. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit3 { \
  37210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37211. _ezchip_macro_read_value_ &= ~(0xFF); \
  37212. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  37213. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37214. }
  37215. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit4 { \
  37216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37217. _ezchip_macro_read_value_ &= ~(0xFF); \
  37218. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  37219. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37220. }
  37221. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit5 { \
  37222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37223. _ezchip_macro_read_value_ &= ~(0xFF); \
  37224. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  37225. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37226. }
  37227. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit6 { \
  37228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37229. _ezchip_macro_read_value_ &= ~(0xFF); \
  37230. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  37231. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37232. }
  37233. #define SET_GPIO_22_doen_sdio1_pad_cdata_out_bit7 { \
  37234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37235. _ezchip_macro_read_value_ &= ~(0xFF); \
  37236. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  37237. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37238. }
  37239. #define SET_GPIO_22_doen_sdio1_pad_rst_n { \
  37240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37241. _ezchip_macro_read_value_ &= ~(0xFF); \
  37242. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  37243. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37244. }
  37245. #define SET_GPIO_22_doen_spdif_tx_sdout { \
  37246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37247. _ezchip_macro_read_value_ &= ~(0xFF); \
  37248. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  37249. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37250. }
  37251. #define SET_GPIO_22_doen_spdif_tx_sdout_oen { \
  37252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37253. _ezchip_macro_read_value_ &= ~(0xFF); \
  37254. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  37255. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37256. }
  37257. #define SET_GPIO_22_doen_spi0_pad_oe_n { \
  37258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37259. _ezchip_macro_read_value_ &= ~(0xFF); \
  37260. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  37261. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37262. }
  37263. #define SET_GPIO_22_doen_spi0_pad_sck_out { \
  37264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37265. _ezchip_macro_read_value_ &= ~(0xFF); \
  37266. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  37267. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37268. }
  37269. #define SET_GPIO_22_doen_spi0_pad_ss_0_n { \
  37270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37271. _ezchip_macro_read_value_ &= ~(0xFF); \
  37272. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  37273. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37274. }
  37275. #define SET_GPIO_22_doen_spi0_pad_ss_1_n { \
  37276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37277. _ezchip_macro_read_value_ &= ~(0xFF); \
  37278. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  37279. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37280. }
  37281. #define SET_GPIO_22_doen_spi0_pad_txd { \
  37282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37283. _ezchip_macro_read_value_ &= ~(0xFF); \
  37284. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  37285. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37286. }
  37287. #define SET_GPIO_22_doen_spi1_pad_oe_n { \
  37288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37289. _ezchip_macro_read_value_ &= ~(0xFF); \
  37290. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  37291. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37292. }
  37293. #define SET_GPIO_22_doen_spi1_pad_sck_out { \
  37294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37295. _ezchip_macro_read_value_ &= ~(0xFF); \
  37296. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  37297. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37298. }
  37299. #define SET_GPIO_22_doen_spi1_pad_ss_0_n { \
  37300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37301. _ezchip_macro_read_value_ &= ~(0xFF); \
  37302. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  37303. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37304. }
  37305. #define SET_GPIO_22_doen_spi1_pad_ss_1_n { \
  37306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37307. _ezchip_macro_read_value_ &= ~(0xFF); \
  37308. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  37309. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37310. }
  37311. #define SET_GPIO_22_doen_spi1_pad_txd { \
  37312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37313. _ezchip_macro_read_value_ &= ~(0xFF); \
  37314. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  37315. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37316. }
  37317. #define SET_GPIO_22_doen_spi2_pad_oe_n { \
  37318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37319. _ezchip_macro_read_value_ &= ~(0xFF); \
  37320. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  37321. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37322. }
  37323. #define SET_GPIO_22_doen_spi2_pad_sck_out { \
  37324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37325. _ezchip_macro_read_value_ &= ~(0xFF); \
  37326. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  37327. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37328. }
  37329. #define SET_GPIO_22_doen_spi2_pad_ss_0_n { \
  37330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37331. _ezchip_macro_read_value_ &= ~(0xFF); \
  37332. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  37333. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37334. }
  37335. #define SET_GPIO_22_doen_spi2_pad_ss_1_n { \
  37336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37337. _ezchip_macro_read_value_ &= ~(0xFF); \
  37338. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  37339. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37340. }
  37341. #define SET_GPIO_22_doen_spi2_pad_txd { \
  37342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37343. _ezchip_macro_read_value_ &= ~(0xFF); \
  37344. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  37345. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37346. }
  37347. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit0 { \
  37348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37349. _ezchip_macro_read_value_ &= ~(0xFF); \
  37350. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  37351. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37352. }
  37353. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit1 { \
  37354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37355. _ezchip_macro_read_value_ &= ~(0xFF); \
  37356. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  37357. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37358. }
  37359. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit2 { \
  37360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37361. _ezchip_macro_read_value_ &= ~(0xFF); \
  37362. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  37363. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37364. }
  37365. #define SET_GPIO_22_doen_spi2ahb_pad_oe_n_bit3 { \
  37366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37367. _ezchip_macro_read_value_ &= ~(0xFF); \
  37368. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  37369. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37370. }
  37371. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit0 { \
  37372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37373. _ezchip_macro_read_value_ &= ~(0xFF); \
  37374. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  37375. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37376. }
  37377. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit1 { \
  37378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37379. _ezchip_macro_read_value_ &= ~(0xFF); \
  37380. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  37381. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37382. }
  37383. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit2 { \
  37384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37385. _ezchip_macro_read_value_ &= ~(0xFF); \
  37386. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  37387. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37388. }
  37389. #define SET_GPIO_22_doen_spi2ahb_pad_txd_bit3 { \
  37390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37391. _ezchip_macro_read_value_ &= ~(0xFF); \
  37392. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  37393. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37394. }
  37395. #define SET_GPIO_22_doen_spi3_pad_oe_n { \
  37396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37397. _ezchip_macro_read_value_ &= ~(0xFF); \
  37398. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  37399. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37400. }
  37401. #define SET_GPIO_22_doen_spi3_pad_sck_out { \
  37402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37403. _ezchip_macro_read_value_ &= ~(0xFF); \
  37404. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  37405. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37406. }
  37407. #define SET_GPIO_22_doen_spi3_pad_ss_0_n { \
  37408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37409. _ezchip_macro_read_value_ &= ~(0xFF); \
  37410. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  37411. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37412. }
  37413. #define SET_GPIO_22_doen_spi3_pad_ss_1_n { \
  37414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37415. _ezchip_macro_read_value_ &= ~(0xFF); \
  37416. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  37417. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37418. }
  37419. #define SET_GPIO_22_doen_spi3_pad_txd { \
  37420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37421. _ezchip_macro_read_value_ &= ~(0xFF); \
  37422. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  37423. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37424. }
  37425. #define SET_GPIO_22_doen_uart0_pad_dtrn { \
  37426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37427. _ezchip_macro_read_value_ &= ~(0xFF); \
  37428. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  37429. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37430. }
  37431. #define SET_GPIO_22_doen_uart0_pad_rtsn { \
  37432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37433. _ezchip_macro_read_value_ &= ~(0xFF); \
  37434. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  37435. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37436. }
  37437. #define SET_GPIO_22_doen_uart0_pad_sout { \
  37438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37439. _ezchip_macro_read_value_ &= ~(0xFF); \
  37440. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  37441. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37442. }
  37443. #define SET_GPIO_22_doen_uart1_pad_sout { \
  37444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37445. _ezchip_macro_read_value_ &= ~(0xFF); \
  37446. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  37447. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37448. }
  37449. #define SET_GPIO_22_doen_uart2_pad_dtr_n { \
  37450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37451. _ezchip_macro_read_value_ &= ~(0xFF); \
  37452. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  37453. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37454. }
  37455. #define SET_GPIO_22_doen_uart2_pad_rts_n { \
  37456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37457. _ezchip_macro_read_value_ &= ~(0xFF); \
  37458. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  37459. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37460. }
  37461. #define SET_GPIO_22_doen_uart2_pad_sout { \
  37462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37463. _ezchip_macro_read_value_ &= ~(0xFF); \
  37464. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  37465. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37466. }
  37467. #define SET_GPIO_22_doen_uart3_pad_sout { \
  37468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37469. _ezchip_macro_read_value_ &= ~(0xFF); \
  37470. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  37471. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37472. }
  37473. #define SET_GPIO_22_doen_usb_drv_bus { \
  37474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_22_doen_REG_ADDR); \
  37475. _ezchip_macro_read_value_ &= ~(0xFF); \
  37476. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  37477. MA_OUTW(gpio_22_doen_REG_ADDR,_ezchip_macro_read_value_); \
  37478. }
  37479. #define SET_GPIO_23_dout_reverse_(en) { \
  37480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37481. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  37482. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  37483. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37484. }
  37485. #define SET_GPIO_23_dout_LOW { \
  37486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37487. _ezchip_macro_read_value_ &= ~(0xFF); \
  37488. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  37489. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37490. }
  37491. #define SET_GPIO_23_dout_HIGH { \
  37492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37493. _ezchip_macro_read_value_ &= ~(0xFF); \
  37494. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  37495. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37496. }
  37497. #define SET_GPIO_23_dout_clk_gmac_tophyref { \
  37498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37499. _ezchip_macro_read_value_ &= ~(0xFF); \
  37500. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  37501. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37502. }
  37503. #define SET_GPIO_23_dout_cpu_jtag_tdo { \
  37504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37505. _ezchip_macro_read_value_ &= ~(0xFF); \
  37506. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  37507. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37508. }
  37509. #define SET_GPIO_23_dout_cpu_jtag_tdo_oen { \
  37510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37511. _ezchip_macro_read_value_ &= ~(0xFF); \
  37512. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  37513. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37514. }
  37515. #define SET_GPIO_23_dout_dmic_clk_out { \
  37516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37517. _ezchip_macro_read_value_ &= ~(0xFF); \
  37518. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  37519. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37520. }
  37521. #define SET_GPIO_23_dout_dsp_JTDOEn_pad { \
  37522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37523. _ezchip_macro_read_value_ &= ~(0xFF); \
  37524. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  37525. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37526. }
  37527. #define SET_GPIO_23_dout_dsp_JTDO_pad { \
  37528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37529. _ezchip_macro_read_value_ &= ~(0xFF); \
  37530. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  37531. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37532. }
  37533. #define SET_GPIO_23_dout_i2c0_pad_sck_oe { \
  37534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37535. _ezchip_macro_read_value_ &= ~(0xFF); \
  37536. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  37537. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37538. }
  37539. #define SET_GPIO_23_dout_i2c0_pad_sda_oe { \
  37540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37541. _ezchip_macro_read_value_ &= ~(0xFF); \
  37542. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  37543. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37544. }
  37545. #define SET_GPIO_23_dout_i2c1_pad_sck_oe { \
  37546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37547. _ezchip_macro_read_value_ &= ~(0xFF); \
  37548. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  37549. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37550. }
  37551. #define SET_GPIO_23_dout_i2c1_pad_sda_oe { \
  37552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37553. _ezchip_macro_read_value_ &= ~(0xFF); \
  37554. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  37555. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37556. }
  37557. #define SET_GPIO_23_dout_i2c2_pad_sck_oe { \
  37558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37559. _ezchip_macro_read_value_ &= ~(0xFF); \
  37560. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  37561. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37562. }
  37563. #define SET_GPIO_23_dout_i2c2_pad_sda_oe { \
  37564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37565. _ezchip_macro_read_value_ &= ~(0xFF); \
  37566. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  37567. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37568. }
  37569. #define SET_GPIO_23_dout_i2c3_pad_sck_oe { \
  37570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37571. _ezchip_macro_read_value_ &= ~(0xFF); \
  37572. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  37573. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37574. }
  37575. #define SET_GPIO_23_dout_i2c3_pad_sda_oe { \
  37576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37577. _ezchip_macro_read_value_ &= ~(0xFF); \
  37578. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  37579. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37580. }
  37581. #define SET_GPIO_23_dout_i2srx_bclk_out { \
  37582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37583. _ezchip_macro_read_value_ &= ~(0xFF); \
  37584. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  37585. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37586. }
  37587. #define SET_GPIO_23_dout_i2srx_bclk_out_oen { \
  37588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37589. _ezchip_macro_read_value_ &= ~(0xFF); \
  37590. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  37591. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37592. }
  37593. #define SET_GPIO_23_dout_i2srx_lrck_out { \
  37594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37595. _ezchip_macro_read_value_ &= ~(0xFF); \
  37596. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  37597. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37598. }
  37599. #define SET_GPIO_23_dout_i2srx_lrck_out_oen { \
  37600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37601. _ezchip_macro_read_value_ &= ~(0xFF); \
  37602. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  37603. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37604. }
  37605. #define SET_GPIO_23_dout_i2srx_mclk_out { \
  37606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37607. _ezchip_macro_read_value_ &= ~(0xFF); \
  37608. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  37609. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37610. }
  37611. #define SET_GPIO_23_dout_i2stx_bclk_out { \
  37612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37613. _ezchip_macro_read_value_ &= ~(0xFF); \
  37614. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  37615. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37616. }
  37617. #define SET_GPIO_23_dout_i2stx_bclk_out_oen { \
  37618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37619. _ezchip_macro_read_value_ &= ~(0xFF); \
  37620. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  37621. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37622. }
  37623. #define SET_GPIO_23_dout_i2stx_lrck_out { \
  37624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37625. _ezchip_macro_read_value_ &= ~(0xFF); \
  37626. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  37627. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37628. }
  37629. #define SET_GPIO_23_dout_i2stx_lrckout_oen { \
  37630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37631. _ezchip_macro_read_value_ &= ~(0xFF); \
  37632. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  37633. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37634. }
  37635. #define SET_GPIO_23_dout_i2stx_mclk_out { \
  37636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37637. _ezchip_macro_read_value_ &= ~(0xFF); \
  37638. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  37639. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37640. }
  37641. #define SET_GPIO_23_dout_i2stx_sdout0 { \
  37642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37643. _ezchip_macro_read_value_ &= ~(0xFF); \
  37644. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  37645. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37646. }
  37647. #define SET_GPIO_23_dout_i2stx_sdout1 { \
  37648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37649. _ezchip_macro_read_value_ &= ~(0xFF); \
  37650. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  37651. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37652. }
  37653. #define SET_GPIO_23_dout_lcd_pad_csm_n { \
  37654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37655. _ezchip_macro_read_value_ &= ~(0xFF); \
  37656. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  37657. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37658. }
  37659. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit0 { \
  37660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37661. _ezchip_macro_read_value_ &= ~(0xFF); \
  37662. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  37663. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37664. }
  37665. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit1 { \
  37666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37667. _ezchip_macro_read_value_ &= ~(0xFF); \
  37668. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  37669. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37670. }
  37671. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit2 { \
  37672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37673. _ezchip_macro_read_value_ &= ~(0xFF); \
  37674. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  37675. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37676. }
  37677. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit3 { \
  37678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37679. _ezchip_macro_read_value_ &= ~(0xFF); \
  37680. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  37681. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37682. }
  37683. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit4 { \
  37684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37685. _ezchip_macro_read_value_ &= ~(0xFF); \
  37686. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  37687. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37688. }
  37689. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit5 { \
  37690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37691. _ezchip_macro_read_value_ &= ~(0xFF); \
  37692. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  37693. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37694. }
  37695. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit6 { \
  37696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37697. _ezchip_macro_read_value_ &= ~(0xFF); \
  37698. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  37699. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37700. }
  37701. #define SET_GPIO_23_dout_pwm_pad_oe_n_bit7 { \
  37702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37703. _ezchip_macro_read_value_ &= ~(0xFF); \
  37704. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  37705. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37706. }
  37707. #define SET_GPIO_23_dout_pwm_pad_out_bit0 { \
  37708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37709. _ezchip_macro_read_value_ &= ~(0xFF); \
  37710. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  37711. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37712. }
  37713. #define SET_GPIO_23_dout_pwm_pad_out_bit1 { \
  37714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37715. _ezchip_macro_read_value_ &= ~(0xFF); \
  37716. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  37717. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37718. }
  37719. #define SET_GPIO_23_dout_pwm_pad_out_bit2 { \
  37720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37721. _ezchip_macro_read_value_ &= ~(0xFF); \
  37722. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  37723. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37724. }
  37725. #define SET_GPIO_23_dout_pwm_pad_out_bit3 { \
  37726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37727. _ezchip_macro_read_value_ &= ~(0xFF); \
  37728. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  37729. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37730. }
  37731. #define SET_GPIO_23_dout_pwm_pad_out_bit4 { \
  37732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37733. _ezchip_macro_read_value_ &= ~(0xFF); \
  37734. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  37735. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37736. }
  37737. #define SET_GPIO_23_dout_pwm_pad_out_bit5 { \
  37738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37739. _ezchip_macro_read_value_ &= ~(0xFF); \
  37740. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  37741. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37742. }
  37743. #define SET_GPIO_23_dout_pwm_pad_out_bit6 { \
  37744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37745. _ezchip_macro_read_value_ &= ~(0xFF); \
  37746. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  37747. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37748. }
  37749. #define SET_GPIO_23_dout_pwm_pad_out_bit7 { \
  37750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37751. _ezchip_macro_read_value_ &= ~(0xFF); \
  37752. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  37753. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37754. }
  37755. #define SET_GPIO_23_dout_pwmdac_left_out { \
  37756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37757. _ezchip_macro_read_value_ &= ~(0xFF); \
  37758. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  37759. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37760. }
  37761. #define SET_GPIO_23_dout_pwmdac_right_out { \
  37762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37763. _ezchip_macro_read_value_ &= ~(0xFF); \
  37764. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  37765. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37766. }
  37767. #define SET_GPIO_23_dout_qspi_csn1_out { \
  37768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37769. _ezchip_macro_read_value_ &= ~(0xFF); \
  37770. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  37771. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37772. }
  37773. #define SET_GPIO_23_dout_qspi_csn2_out { \
  37774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37775. _ezchip_macro_read_value_ &= ~(0xFF); \
  37776. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  37777. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37778. }
  37779. #define SET_GPIO_23_dout_qspi_csn3_out { \
  37780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37781. _ezchip_macro_read_value_ &= ~(0xFF); \
  37782. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  37783. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37784. }
  37785. #define SET_GPIO_23_dout_register23_SCFG_cmsensor_rst0 { \
  37786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37787. _ezchip_macro_read_value_ &= ~(0xFF); \
  37788. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  37789. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37790. }
  37791. #define SET_GPIO_23_dout_register23_SCFG_cmsensor_rst1 { \
  37792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37793. _ezchip_macro_read_value_ &= ~(0xFF); \
  37794. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  37795. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37796. }
  37797. #define SET_GPIO_23_dout_register32_SCFG_gmac_phy_rstn { \
  37798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37799. _ezchip_macro_read_value_ &= ~(0xFF); \
  37800. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  37801. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37802. }
  37803. #define SET_GPIO_23_dout_sdio0_pad_card_power_en { \
  37804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37805. _ezchip_macro_read_value_ &= ~(0xFF); \
  37806. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  37807. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37808. }
  37809. #define SET_GPIO_23_dout_sdio0_pad_cclk_out { \
  37810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37811. _ezchip_macro_read_value_ &= ~(0xFF); \
  37812. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  37813. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37814. }
  37815. #define SET_GPIO_23_dout_sdio0_pad_ccmd_oe { \
  37816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37817. _ezchip_macro_read_value_ &= ~(0xFF); \
  37818. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  37819. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37820. }
  37821. #define SET_GPIO_23_dout_sdio0_pad_ccmd_out { \
  37822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37823. _ezchip_macro_read_value_ &= ~(0xFF); \
  37824. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  37825. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37826. }
  37827. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit0 { \
  37828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37829. _ezchip_macro_read_value_ &= ~(0xFF); \
  37830. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  37831. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37832. }
  37833. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit1 { \
  37834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37835. _ezchip_macro_read_value_ &= ~(0xFF); \
  37836. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  37837. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37838. }
  37839. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit2 { \
  37840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37841. _ezchip_macro_read_value_ &= ~(0xFF); \
  37842. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  37843. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37844. }
  37845. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit3 { \
  37846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37847. _ezchip_macro_read_value_ &= ~(0xFF); \
  37848. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  37849. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37850. }
  37851. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit4 { \
  37852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37853. _ezchip_macro_read_value_ &= ~(0xFF); \
  37854. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  37855. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37856. }
  37857. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit5 { \
  37858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37859. _ezchip_macro_read_value_ &= ~(0xFF); \
  37860. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  37861. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37862. }
  37863. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit6 { \
  37864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37865. _ezchip_macro_read_value_ &= ~(0xFF); \
  37866. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  37867. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37868. }
  37869. #define SET_GPIO_23_dout_sdio0_pad_cdata_oe_bit7 { \
  37870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37871. _ezchip_macro_read_value_ &= ~(0xFF); \
  37872. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  37873. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37874. }
  37875. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit0 { \
  37876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37877. _ezchip_macro_read_value_ &= ~(0xFF); \
  37878. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  37879. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37880. }
  37881. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit1 { \
  37882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37883. _ezchip_macro_read_value_ &= ~(0xFF); \
  37884. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  37885. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37886. }
  37887. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit2 { \
  37888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37889. _ezchip_macro_read_value_ &= ~(0xFF); \
  37890. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  37891. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37892. }
  37893. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit3 { \
  37894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37895. _ezchip_macro_read_value_ &= ~(0xFF); \
  37896. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  37897. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37898. }
  37899. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit4 { \
  37900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37901. _ezchip_macro_read_value_ &= ~(0xFF); \
  37902. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  37903. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37904. }
  37905. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit5 { \
  37906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37907. _ezchip_macro_read_value_ &= ~(0xFF); \
  37908. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  37909. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37910. }
  37911. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit6 { \
  37912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37913. _ezchip_macro_read_value_ &= ~(0xFF); \
  37914. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  37915. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37916. }
  37917. #define SET_GPIO_23_dout_sdio0_pad_cdata_out_bit7 { \
  37918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37919. _ezchip_macro_read_value_ &= ~(0xFF); \
  37920. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  37921. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37922. }
  37923. #define SET_GPIO_23_dout_sdio0_pad_rst_n { \
  37924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37925. _ezchip_macro_read_value_ &= ~(0xFF); \
  37926. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  37927. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37928. }
  37929. #define SET_GPIO_23_dout_sdio1_pad_card_power_en { \
  37930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37931. _ezchip_macro_read_value_ &= ~(0xFF); \
  37932. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  37933. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37934. }
  37935. #define SET_GPIO_23_dout_sdio1_pad_cclk_out { \
  37936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37937. _ezchip_macro_read_value_ &= ~(0xFF); \
  37938. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  37939. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37940. }
  37941. #define SET_GPIO_23_dout_sdio1_pad_ccmd_oe { \
  37942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37943. _ezchip_macro_read_value_ &= ~(0xFF); \
  37944. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  37945. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37946. }
  37947. #define SET_GPIO_23_dout_sdio1_pad_ccmd_out { \
  37948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37949. _ezchip_macro_read_value_ &= ~(0xFF); \
  37950. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  37951. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37952. }
  37953. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit0 { \
  37954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37955. _ezchip_macro_read_value_ &= ~(0xFF); \
  37956. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  37957. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37958. }
  37959. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit1 { \
  37960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37961. _ezchip_macro_read_value_ &= ~(0xFF); \
  37962. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  37963. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37964. }
  37965. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit2 { \
  37966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37967. _ezchip_macro_read_value_ &= ~(0xFF); \
  37968. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  37969. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37970. }
  37971. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit3 { \
  37972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37973. _ezchip_macro_read_value_ &= ~(0xFF); \
  37974. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  37975. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37976. }
  37977. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit4 { \
  37978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37979. _ezchip_macro_read_value_ &= ~(0xFF); \
  37980. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  37981. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37982. }
  37983. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit5 { \
  37984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37985. _ezchip_macro_read_value_ &= ~(0xFF); \
  37986. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  37987. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37988. }
  37989. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit6 { \
  37990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37991. _ezchip_macro_read_value_ &= ~(0xFF); \
  37992. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  37993. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  37994. }
  37995. #define SET_GPIO_23_dout_sdio1_pad_cdata_oe_bit7 { \
  37996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  37997. _ezchip_macro_read_value_ &= ~(0xFF); \
  37998. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  37999. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38000. }
  38001. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit0 { \
  38002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38003. _ezchip_macro_read_value_ &= ~(0xFF); \
  38004. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  38005. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38006. }
  38007. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit1 { \
  38008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38009. _ezchip_macro_read_value_ &= ~(0xFF); \
  38010. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  38011. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38012. }
  38013. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit2 { \
  38014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38015. _ezchip_macro_read_value_ &= ~(0xFF); \
  38016. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  38017. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38018. }
  38019. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit3 { \
  38020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38021. _ezchip_macro_read_value_ &= ~(0xFF); \
  38022. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  38023. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38024. }
  38025. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit4 { \
  38026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38027. _ezchip_macro_read_value_ &= ~(0xFF); \
  38028. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  38029. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38030. }
  38031. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit5 { \
  38032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38033. _ezchip_macro_read_value_ &= ~(0xFF); \
  38034. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  38035. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38036. }
  38037. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit6 { \
  38038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38039. _ezchip_macro_read_value_ &= ~(0xFF); \
  38040. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  38041. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38042. }
  38043. #define SET_GPIO_23_dout_sdio1_pad_cdata_out_bit7 { \
  38044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38045. _ezchip_macro_read_value_ &= ~(0xFF); \
  38046. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  38047. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38048. }
  38049. #define SET_GPIO_23_dout_sdio1_pad_rst_n { \
  38050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38051. _ezchip_macro_read_value_ &= ~(0xFF); \
  38052. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  38053. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38054. }
  38055. #define SET_GPIO_23_dout_spdif_tx_sdout { \
  38056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38057. _ezchip_macro_read_value_ &= ~(0xFF); \
  38058. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  38059. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38060. }
  38061. #define SET_GPIO_23_dout_spdif_tx_sdout_oen { \
  38062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38063. _ezchip_macro_read_value_ &= ~(0xFF); \
  38064. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  38065. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38066. }
  38067. #define SET_GPIO_23_dout_spi0_pad_oe_n { \
  38068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38069. _ezchip_macro_read_value_ &= ~(0xFF); \
  38070. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  38071. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38072. }
  38073. #define SET_GPIO_23_dout_spi0_pad_sck_out { \
  38074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38075. _ezchip_macro_read_value_ &= ~(0xFF); \
  38076. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  38077. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38078. }
  38079. #define SET_GPIO_23_dout_spi0_pad_ss_0_n { \
  38080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38081. _ezchip_macro_read_value_ &= ~(0xFF); \
  38082. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  38083. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38084. }
  38085. #define SET_GPIO_23_dout_spi0_pad_ss_1_n { \
  38086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38087. _ezchip_macro_read_value_ &= ~(0xFF); \
  38088. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  38089. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38090. }
  38091. #define SET_GPIO_23_dout_spi0_pad_txd { \
  38092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38093. _ezchip_macro_read_value_ &= ~(0xFF); \
  38094. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  38095. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38096. }
  38097. #define SET_GPIO_23_dout_spi1_pad_oe_n { \
  38098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38099. _ezchip_macro_read_value_ &= ~(0xFF); \
  38100. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  38101. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38102. }
  38103. #define SET_GPIO_23_dout_spi1_pad_sck_out { \
  38104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38105. _ezchip_macro_read_value_ &= ~(0xFF); \
  38106. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  38107. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38108. }
  38109. #define SET_GPIO_23_dout_spi1_pad_ss_0_n { \
  38110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38111. _ezchip_macro_read_value_ &= ~(0xFF); \
  38112. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  38113. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38114. }
  38115. #define SET_GPIO_23_dout_spi1_pad_ss_1_n { \
  38116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38117. _ezchip_macro_read_value_ &= ~(0xFF); \
  38118. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  38119. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38120. }
  38121. #define SET_GPIO_23_dout_spi1_pad_txd { \
  38122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38123. _ezchip_macro_read_value_ &= ~(0xFF); \
  38124. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  38125. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38126. }
  38127. #define SET_GPIO_23_dout_spi2_pad_oe_n { \
  38128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38129. _ezchip_macro_read_value_ &= ~(0xFF); \
  38130. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  38131. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38132. }
  38133. #define SET_GPIO_23_dout_spi2_pad_sck_out { \
  38134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38135. _ezchip_macro_read_value_ &= ~(0xFF); \
  38136. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  38137. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38138. }
  38139. #define SET_GPIO_23_dout_spi2_pad_ss_0_n { \
  38140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38141. _ezchip_macro_read_value_ &= ~(0xFF); \
  38142. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  38143. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38144. }
  38145. #define SET_GPIO_23_dout_spi2_pad_ss_1_n { \
  38146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38147. _ezchip_macro_read_value_ &= ~(0xFF); \
  38148. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  38149. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38150. }
  38151. #define SET_GPIO_23_dout_spi2_pad_txd { \
  38152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38153. _ezchip_macro_read_value_ &= ~(0xFF); \
  38154. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  38155. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38156. }
  38157. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit0 { \
  38158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38159. _ezchip_macro_read_value_ &= ~(0xFF); \
  38160. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  38161. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38162. }
  38163. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit1 { \
  38164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38165. _ezchip_macro_read_value_ &= ~(0xFF); \
  38166. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  38167. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38168. }
  38169. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit2 { \
  38170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38171. _ezchip_macro_read_value_ &= ~(0xFF); \
  38172. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  38173. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38174. }
  38175. #define SET_GPIO_23_dout_spi2ahb_pad_oe_n_bit3 { \
  38176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38177. _ezchip_macro_read_value_ &= ~(0xFF); \
  38178. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  38179. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38180. }
  38181. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit0 { \
  38182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38183. _ezchip_macro_read_value_ &= ~(0xFF); \
  38184. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  38185. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38186. }
  38187. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit1 { \
  38188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38189. _ezchip_macro_read_value_ &= ~(0xFF); \
  38190. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  38191. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38192. }
  38193. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit2 { \
  38194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38195. _ezchip_macro_read_value_ &= ~(0xFF); \
  38196. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  38197. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38198. }
  38199. #define SET_GPIO_23_dout_spi2ahb_pad_txd_bit3 { \
  38200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38201. _ezchip_macro_read_value_ &= ~(0xFF); \
  38202. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  38203. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38204. }
  38205. #define SET_GPIO_23_dout_spi3_pad_oe_n { \
  38206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38207. _ezchip_macro_read_value_ &= ~(0xFF); \
  38208. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  38209. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38210. }
  38211. #define SET_GPIO_23_dout_spi3_pad_sck_out { \
  38212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38213. _ezchip_macro_read_value_ &= ~(0xFF); \
  38214. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  38215. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38216. }
  38217. #define SET_GPIO_23_dout_spi3_pad_ss_0_n { \
  38218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38219. _ezchip_macro_read_value_ &= ~(0xFF); \
  38220. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  38221. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38222. }
  38223. #define SET_GPIO_23_dout_spi3_pad_ss_1_n { \
  38224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38225. _ezchip_macro_read_value_ &= ~(0xFF); \
  38226. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  38227. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38228. }
  38229. #define SET_GPIO_23_dout_spi3_pad_txd { \
  38230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38231. _ezchip_macro_read_value_ &= ~(0xFF); \
  38232. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  38233. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38234. }
  38235. #define SET_GPIO_23_dout_uart0_pad_dtrn { \
  38236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38237. _ezchip_macro_read_value_ &= ~(0xFF); \
  38238. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  38239. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38240. }
  38241. #define SET_GPIO_23_dout_uart0_pad_rtsn { \
  38242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38243. _ezchip_macro_read_value_ &= ~(0xFF); \
  38244. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  38245. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38246. }
  38247. #define SET_GPIO_23_dout_uart0_pad_sout { \
  38248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38249. _ezchip_macro_read_value_ &= ~(0xFF); \
  38250. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  38251. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38252. }
  38253. #define SET_GPIO_23_dout_uart1_pad_sout { \
  38254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38255. _ezchip_macro_read_value_ &= ~(0xFF); \
  38256. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  38257. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38258. }
  38259. #define SET_GPIO_23_dout_uart2_pad_dtr_n { \
  38260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38261. _ezchip_macro_read_value_ &= ~(0xFF); \
  38262. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  38263. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38264. }
  38265. #define SET_GPIO_23_dout_uart2_pad_rts_n { \
  38266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38267. _ezchip_macro_read_value_ &= ~(0xFF); \
  38268. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  38269. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38270. }
  38271. #define SET_GPIO_23_dout_uart2_pad_sout { \
  38272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38273. _ezchip_macro_read_value_ &= ~(0xFF); \
  38274. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  38275. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38276. }
  38277. #define SET_GPIO_23_dout_uart3_pad_sout { \
  38278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38279. _ezchip_macro_read_value_ &= ~(0xFF); \
  38280. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  38281. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38282. }
  38283. #define SET_GPIO_23_dout_usb_drv_bus { \
  38284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_dout_REG_ADDR); \
  38285. _ezchip_macro_read_value_ &= ~(0xFF); \
  38286. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  38287. MA_OUTW(gpio_23_dout_REG_ADDR,_ezchip_macro_read_value_); \
  38288. }
  38289. #define SET_GPIO_23_doen_reverse_(en) { \
  38290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38291. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  38292. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  38293. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38294. }
  38295. #define SET_GPIO_23_doen_LOW { \
  38296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38297. _ezchip_macro_read_value_ &= ~(0xFF); \
  38298. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  38299. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38300. }
  38301. #define SET_GPIO_23_doen_HIGH { \
  38302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38303. _ezchip_macro_read_value_ &= ~(0xFF); \
  38304. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  38305. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38306. }
  38307. #define SET_GPIO_23_doen_clk_gmac_tophyref { \
  38308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38309. _ezchip_macro_read_value_ &= ~(0xFF); \
  38310. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  38311. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38312. }
  38313. #define SET_GPIO_23_doen_cpu_jtag_tdo { \
  38314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38315. _ezchip_macro_read_value_ &= ~(0xFF); \
  38316. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  38317. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38318. }
  38319. #define SET_GPIO_23_doen_cpu_jtag_tdo_oen { \
  38320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38321. _ezchip_macro_read_value_ &= ~(0xFF); \
  38322. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  38323. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38324. }
  38325. #define SET_GPIO_23_doen_dmic_clk_out { \
  38326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38327. _ezchip_macro_read_value_ &= ~(0xFF); \
  38328. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  38329. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38330. }
  38331. #define SET_GPIO_23_doen_dsp_JTDOEn_pad { \
  38332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38333. _ezchip_macro_read_value_ &= ~(0xFF); \
  38334. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  38335. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38336. }
  38337. #define SET_GPIO_23_doen_dsp_JTDO_pad { \
  38338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38339. _ezchip_macro_read_value_ &= ~(0xFF); \
  38340. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  38341. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38342. }
  38343. #define SET_GPIO_23_doen_i2c0_pad_sck_oe { \
  38344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38345. _ezchip_macro_read_value_ &= ~(0xFF); \
  38346. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  38347. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38348. }
  38349. #define SET_GPIO_23_doen_i2c0_pad_sda_oe { \
  38350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38351. _ezchip_macro_read_value_ &= ~(0xFF); \
  38352. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  38353. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38354. }
  38355. #define SET_GPIO_23_doen_i2c1_pad_sck_oe { \
  38356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38357. _ezchip_macro_read_value_ &= ~(0xFF); \
  38358. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  38359. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38360. }
  38361. #define SET_GPIO_23_doen_i2c1_pad_sda_oe { \
  38362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38363. _ezchip_macro_read_value_ &= ~(0xFF); \
  38364. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  38365. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38366. }
  38367. #define SET_GPIO_23_doen_i2c2_pad_sck_oe { \
  38368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38369. _ezchip_macro_read_value_ &= ~(0xFF); \
  38370. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  38371. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38372. }
  38373. #define SET_GPIO_23_doen_i2c2_pad_sda_oe { \
  38374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38375. _ezchip_macro_read_value_ &= ~(0xFF); \
  38376. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  38377. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38378. }
  38379. #define SET_GPIO_23_doen_i2c3_pad_sck_oe { \
  38380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38381. _ezchip_macro_read_value_ &= ~(0xFF); \
  38382. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  38383. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38384. }
  38385. #define SET_GPIO_23_doen_i2c3_pad_sda_oe { \
  38386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38387. _ezchip_macro_read_value_ &= ~(0xFF); \
  38388. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  38389. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38390. }
  38391. #define SET_GPIO_23_doen_i2srx_bclk_out { \
  38392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38393. _ezchip_macro_read_value_ &= ~(0xFF); \
  38394. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  38395. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38396. }
  38397. #define SET_GPIO_23_doen_i2srx_bclk_out_oen { \
  38398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38399. _ezchip_macro_read_value_ &= ~(0xFF); \
  38400. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  38401. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38402. }
  38403. #define SET_GPIO_23_doen_i2srx_lrck_out { \
  38404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38405. _ezchip_macro_read_value_ &= ~(0xFF); \
  38406. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  38407. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38408. }
  38409. #define SET_GPIO_23_doen_i2srx_lrck_out_oen { \
  38410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38411. _ezchip_macro_read_value_ &= ~(0xFF); \
  38412. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  38413. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38414. }
  38415. #define SET_GPIO_23_doen_i2srx_mclk_out { \
  38416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38417. _ezchip_macro_read_value_ &= ~(0xFF); \
  38418. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  38419. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38420. }
  38421. #define SET_GPIO_23_doen_i2stx_bclk_out { \
  38422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38423. _ezchip_macro_read_value_ &= ~(0xFF); \
  38424. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  38425. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38426. }
  38427. #define SET_GPIO_23_doen_i2stx_bclk_out_oen { \
  38428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38429. _ezchip_macro_read_value_ &= ~(0xFF); \
  38430. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  38431. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38432. }
  38433. #define SET_GPIO_23_doen_i2stx_lrck_out { \
  38434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38435. _ezchip_macro_read_value_ &= ~(0xFF); \
  38436. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  38437. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38438. }
  38439. #define SET_GPIO_23_doen_i2stx_lrckout_oen { \
  38440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38441. _ezchip_macro_read_value_ &= ~(0xFF); \
  38442. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  38443. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38444. }
  38445. #define SET_GPIO_23_doen_i2stx_mclk_out { \
  38446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38447. _ezchip_macro_read_value_ &= ~(0xFF); \
  38448. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  38449. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38450. }
  38451. #define SET_GPIO_23_doen_i2stx_sdout0 { \
  38452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38453. _ezchip_macro_read_value_ &= ~(0xFF); \
  38454. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  38455. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38456. }
  38457. #define SET_GPIO_23_doen_i2stx_sdout1 { \
  38458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38459. _ezchip_macro_read_value_ &= ~(0xFF); \
  38460. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  38461. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38462. }
  38463. #define SET_GPIO_23_doen_lcd_pad_csm_n { \
  38464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38465. _ezchip_macro_read_value_ &= ~(0xFF); \
  38466. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  38467. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38468. }
  38469. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit0 { \
  38470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38471. _ezchip_macro_read_value_ &= ~(0xFF); \
  38472. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  38473. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38474. }
  38475. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit1 { \
  38476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38477. _ezchip_macro_read_value_ &= ~(0xFF); \
  38478. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  38479. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38480. }
  38481. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit2 { \
  38482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38483. _ezchip_macro_read_value_ &= ~(0xFF); \
  38484. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  38485. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38486. }
  38487. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit3 { \
  38488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38489. _ezchip_macro_read_value_ &= ~(0xFF); \
  38490. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  38491. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38492. }
  38493. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit4 { \
  38494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38495. _ezchip_macro_read_value_ &= ~(0xFF); \
  38496. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  38497. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38498. }
  38499. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit5 { \
  38500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38501. _ezchip_macro_read_value_ &= ~(0xFF); \
  38502. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  38503. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38504. }
  38505. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit6 { \
  38506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38507. _ezchip_macro_read_value_ &= ~(0xFF); \
  38508. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  38509. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38510. }
  38511. #define SET_GPIO_23_doen_pwm_pad_oe_n_bit7 { \
  38512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38513. _ezchip_macro_read_value_ &= ~(0xFF); \
  38514. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  38515. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38516. }
  38517. #define SET_GPIO_23_doen_pwm_pad_out_bit0 { \
  38518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38519. _ezchip_macro_read_value_ &= ~(0xFF); \
  38520. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  38521. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38522. }
  38523. #define SET_GPIO_23_doen_pwm_pad_out_bit1 { \
  38524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38525. _ezchip_macro_read_value_ &= ~(0xFF); \
  38526. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  38527. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38528. }
  38529. #define SET_GPIO_23_doen_pwm_pad_out_bit2 { \
  38530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38531. _ezchip_macro_read_value_ &= ~(0xFF); \
  38532. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  38533. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38534. }
  38535. #define SET_GPIO_23_doen_pwm_pad_out_bit3 { \
  38536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38537. _ezchip_macro_read_value_ &= ~(0xFF); \
  38538. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  38539. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38540. }
  38541. #define SET_GPIO_23_doen_pwm_pad_out_bit4 { \
  38542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38543. _ezchip_macro_read_value_ &= ~(0xFF); \
  38544. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  38545. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38546. }
  38547. #define SET_GPIO_23_doen_pwm_pad_out_bit5 { \
  38548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38549. _ezchip_macro_read_value_ &= ~(0xFF); \
  38550. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  38551. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38552. }
  38553. #define SET_GPIO_23_doen_pwm_pad_out_bit6 { \
  38554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38555. _ezchip_macro_read_value_ &= ~(0xFF); \
  38556. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  38557. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38558. }
  38559. #define SET_GPIO_23_doen_pwm_pad_out_bit7 { \
  38560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38561. _ezchip_macro_read_value_ &= ~(0xFF); \
  38562. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  38563. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38564. }
  38565. #define SET_GPIO_23_doen_pwmdac_left_out { \
  38566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38567. _ezchip_macro_read_value_ &= ~(0xFF); \
  38568. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  38569. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38570. }
  38571. #define SET_GPIO_23_doen_pwmdac_right_out { \
  38572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38573. _ezchip_macro_read_value_ &= ~(0xFF); \
  38574. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  38575. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38576. }
  38577. #define SET_GPIO_23_doen_qspi_csn1_out { \
  38578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38579. _ezchip_macro_read_value_ &= ~(0xFF); \
  38580. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  38581. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38582. }
  38583. #define SET_GPIO_23_doen_qspi_csn2_out { \
  38584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38585. _ezchip_macro_read_value_ &= ~(0xFF); \
  38586. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  38587. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38588. }
  38589. #define SET_GPIO_23_doen_qspi_csn3_out { \
  38590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38591. _ezchip_macro_read_value_ &= ~(0xFF); \
  38592. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  38593. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38594. }
  38595. #define SET_GPIO_23_doen_register23_SCFG_cmsensor_rst0 { \
  38596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38597. _ezchip_macro_read_value_ &= ~(0xFF); \
  38598. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  38599. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38600. }
  38601. #define SET_GPIO_23_doen_register23_SCFG_cmsensor_rst1 { \
  38602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38603. _ezchip_macro_read_value_ &= ~(0xFF); \
  38604. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  38605. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38606. }
  38607. #define SET_GPIO_23_doen_register32_SCFG_gmac_phy_rstn { \
  38608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38609. _ezchip_macro_read_value_ &= ~(0xFF); \
  38610. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  38611. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38612. }
  38613. #define SET_GPIO_23_doen_sdio0_pad_card_power_en { \
  38614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38615. _ezchip_macro_read_value_ &= ~(0xFF); \
  38616. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  38617. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38618. }
  38619. #define SET_GPIO_23_doen_sdio0_pad_cclk_out { \
  38620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38621. _ezchip_macro_read_value_ &= ~(0xFF); \
  38622. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  38623. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38624. }
  38625. #define SET_GPIO_23_doen_sdio0_pad_ccmd_oe { \
  38626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38627. _ezchip_macro_read_value_ &= ~(0xFF); \
  38628. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  38629. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38630. }
  38631. #define SET_GPIO_23_doen_sdio0_pad_ccmd_out { \
  38632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38633. _ezchip_macro_read_value_ &= ~(0xFF); \
  38634. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  38635. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38636. }
  38637. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit0 { \
  38638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38639. _ezchip_macro_read_value_ &= ~(0xFF); \
  38640. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  38641. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38642. }
  38643. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit1 { \
  38644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38645. _ezchip_macro_read_value_ &= ~(0xFF); \
  38646. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  38647. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38648. }
  38649. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit2 { \
  38650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38651. _ezchip_macro_read_value_ &= ~(0xFF); \
  38652. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  38653. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38654. }
  38655. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit3 { \
  38656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38657. _ezchip_macro_read_value_ &= ~(0xFF); \
  38658. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  38659. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38660. }
  38661. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit4 { \
  38662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38663. _ezchip_macro_read_value_ &= ~(0xFF); \
  38664. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  38665. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38666. }
  38667. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit5 { \
  38668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38669. _ezchip_macro_read_value_ &= ~(0xFF); \
  38670. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  38671. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38672. }
  38673. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit6 { \
  38674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38675. _ezchip_macro_read_value_ &= ~(0xFF); \
  38676. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  38677. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38678. }
  38679. #define SET_GPIO_23_doen_sdio0_pad_cdata_oe_bit7 { \
  38680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38681. _ezchip_macro_read_value_ &= ~(0xFF); \
  38682. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  38683. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38684. }
  38685. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit0 { \
  38686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38687. _ezchip_macro_read_value_ &= ~(0xFF); \
  38688. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  38689. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38690. }
  38691. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit1 { \
  38692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38693. _ezchip_macro_read_value_ &= ~(0xFF); \
  38694. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  38695. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38696. }
  38697. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit2 { \
  38698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38699. _ezchip_macro_read_value_ &= ~(0xFF); \
  38700. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  38701. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38702. }
  38703. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit3 { \
  38704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38705. _ezchip_macro_read_value_ &= ~(0xFF); \
  38706. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  38707. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38708. }
  38709. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit4 { \
  38710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38711. _ezchip_macro_read_value_ &= ~(0xFF); \
  38712. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  38713. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38714. }
  38715. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit5 { \
  38716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38717. _ezchip_macro_read_value_ &= ~(0xFF); \
  38718. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  38719. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38720. }
  38721. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit6 { \
  38722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38723. _ezchip_macro_read_value_ &= ~(0xFF); \
  38724. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  38725. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38726. }
  38727. #define SET_GPIO_23_doen_sdio0_pad_cdata_out_bit7 { \
  38728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38729. _ezchip_macro_read_value_ &= ~(0xFF); \
  38730. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  38731. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38732. }
  38733. #define SET_GPIO_23_doen_sdio0_pad_rst_n { \
  38734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38735. _ezchip_macro_read_value_ &= ~(0xFF); \
  38736. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  38737. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38738. }
  38739. #define SET_GPIO_23_doen_sdio1_pad_card_power_en { \
  38740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38741. _ezchip_macro_read_value_ &= ~(0xFF); \
  38742. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  38743. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38744. }
  38745. #define SET_GPIO_23_doen_sdio1_pad_cclk_out { \
  38746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38747. _ezchip_macro_read_value_ &= ~(0xFF); \
  38748. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  38749. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38750. }
  38751. #define SET_GPIO_23_doen_sdio1_pad_ccmd_oe { \
  38752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38753. _ezchip_macro_read_value_ &= ~(0xFF); \
  38754. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  38755. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38756. }
  38757. #define SET_GPIO_23_doen_sdio1_pad_ccmd_out { \
  38758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38759. _ezchip_macro_read_value_ &= ~(0xFF); \
  38760. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  38761. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38762. }
  38763. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit0 { \
  38764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38765. _ezchip_macro_read_value_ &= ~(0xFF); \
  38766. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  38767. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38768. }
  38769. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit1 { \
  38770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38771. _ezchip_macro_read_value_ &= ~(0xFF); \
  38772. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  38773. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38774. }
  38775. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit2 { \
  38776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38777. _ezchip_macro_read_value_ &= ~(0xFF); \
  38778. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  38779. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38780. }
  38781. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit3 { \
  38782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38783. _ezchip_macro_read_value_ &= ~(0xFF); \
  38784. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  38785. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38786. }
  38787. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit4 { \
  38788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38789. _ezchip_macro_read_value_ &= ~(0xFF); \
  38790. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  38791. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38792. }
  38793. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit5 { \
  38794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38795. _ezchip_macro_read_value_ &= ~(0xFF); \
  38796. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  38797. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38798. }
  38799. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit6 { \
  38800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38801. _ezchip_macro_read_value_ &= ~(0xFF); \
  38802. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  38803. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38804. }
  38805. #define SET_GPIO_23_doen_sdio1_pad_cdata_oe_bit7 { \
  38806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38807. _ezchip_macro_read_value_ &= ~(0xFF); \
  38808. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  38809. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38810. }
  38811. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit0 { \
  38812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38813. _ezchip_macro_read_value_ &= ~(0xFF); \
  38814. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  38815. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38816. }
  38817. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit1 { \
  38818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38819. _ezchip_macro_read_value_ &= ~(0xFF); \
  38820. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  38821. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38822. }
  38823. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit2 { \
  38824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38825. _ezchip_macro_read_value_ &= ~(0xFF); \
  38826. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  38827. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38828. }
  38829. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit3 { \
  38830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38831. _ezchip_macro_read_value_ &= ~(0xFF); \
  38832. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  38833. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38834. }
  38835. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit4 { \
  38836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38837. _ezchip_macro_read_value_ &= ~(0xFF); \
  38838. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  38839. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38840. }
  38841. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit5 { \
  38842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38843. _ezchip_macro_read_value_ &= ~(0xFF); \
  38844. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  38845. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38846. }
  38847. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit6 { \
  38848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38849. _ezchip_macro_read_value_ &= ~(0xFF); \
  38850. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  38851. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38852. }
  38853. #define SET_GPIO_23_doen_sdio1_pad_cdata_out_bit7 { \
  38854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38855. _ezchip_macro_read_value_ &= ~(0xFF); \
  38856. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  38857. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38858. }
  38859. #define SET_GPIO_23_doen_sdio1_pad_rst_n { \
  38860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38861. _ezchip_macro_read_value_ &= ~(0xFF); \
  38862. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  38863. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38864. }
  38865. #define SET_GPIO_23_doen_spdif_tx_sdout { \
  38866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38867. _ezchip_macro_read_value_ &= ~(0xFF); \
  38868. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  38869. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38870. }
  38871. #define SET_GPIO_23_doen_spdif_tx_sdout_oen { \
  38872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38873. _ezchip_macro_read_value_ &= ~(0xFF); \
  38874. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  38875. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38876. }
  38877. #define SET_GPIO_23_doen_spi0_pad_oe_n { \
  38878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38879. _ezchip_macro_read_value_ &= ~(0xFF); \
  38880. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  38881. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38882. }
  38883. #define SET_GPIO_23_doen_spi0_pad_sck_out { \
  38884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38885. _ezchip_macro_read_value_ &= ~(0xFF); \
  38886. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  38887. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38888. }
  38889. #define SET_GPIO_23_doen_spi0_pad_ss_0_n { \
  38890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38891. _ezchip_macro_read_value_ &= ~(0xFF); \
  38892. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  38893. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38894. }
  38895. #define SET_GPIO_23_doen_spi0_pad_ss_1_n { \
  38896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38897. _ezchip_macro_read_value_ &= ~(0xFF); \
  38898. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  38899. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38900. }
  38901. #define SET_GPIO_23_doen_spi0_pad_txd { \
  38902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38903. _ezchip_macro_read_value_ &= ~(0xFF); \
  38904. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  38905. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38906. }
  38907. #define SET_GPIO_23_doen_spi1_pad_oe_n { \
  38908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38909. _ezchip_macro_read_value_ &= ~(0xFF); \
  38910. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  38911. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38912. }
  38913. #define SET_GPIO_23_doen_spi1_pad_sck_out { \
  38914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38915. _ezchip_macro_read_value_ &= ~(0xFF); \
  38916. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  38917. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38918. }
  38919. #define SET_GPIO_23_doen_spi1_pad_ss_0_n { \
  38920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38921. _ezchip_macro_read_value_ &= ~(0xFF); \
  38922. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  38923. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38924. }
  38925. #define SET_GPIO_23_doen_spi1_pad_ss_1_n { \
  38926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38927. _ezchip_macro_read_value_ &= ~(0xFF); \
  38928. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  38929. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38930. }
  38931. #define SET_GPIO_23_doen_spi1_pad_txd { \
  38932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38933. _ezchip_macro_read_value_ &= ~(0xFF); \
  38934. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  38935. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38936. }
  38937. #define SET_GPIO_23_doen_spi2_pad_oe_n { \
  38938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38939. _ezchip_macro_read_value_ &= ~(0xFF); \
  38940. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  38941. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38942. }
  38943. #define SET_GPIO_23_doen_spi2_pad_sck_out { \
  38944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38945. _ezchip_macro_read_value_ &= ~(0xFF); \
  38946. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  38947. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38948. }
  38949. #define SET_GPIO_23_doen_spi2_pad_ss_0_n { \
  38950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38951. _ezchip_macro_read_value_ &= ~(0xFF); \
  38952. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  38953. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38954. }
  38955. #define SET_GPIO_23_doen_spi2_pad_ss_1_n { \
  38956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38957. _ezchip_macro_read_value_ &= ~(0xFF); \
  38958. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  38959. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38960. }
  38961. #define SET_GPIO_23_doen_spi2_pad_txd { \
  38962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38963. _ezchip_macro_read_value_ &= ~(0xFF); \
  38964. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  38965. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38966. }
  38967. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit0 { \
  38968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38969. _ezchip_macro_read_value_ &= ~(0xFF); \
  38970. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  38971. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38972. }
  38973. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit1 { \
  38974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38975. _ezchip_macro_read_value_ &= ~(0xFF); \
  38976. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  38977. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38978. }
  38979. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit2 { \
  38980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38981. _ezchip_macro_read_value_ &= ~(0xFF); \
  38982. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  38983. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38984. }
  38985. #define SET_GPIO_23_doen_spi2ahb_pad_oe_n_bit3 { \
  38986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38987. _ezchip_macro_read_value_ &= ~(0xFF); \
  38988. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  38989. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38990. }
  38991. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit0 { \
  38992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38993. _ezchip_macro_read_value_ &= ~(0xFF); \
  38994. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  38995. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  38996. }
  38997. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit1 { \
  38998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  38999. _ezchip_macro_read_value_ &= ~(0xFF); \
  39000. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  39001. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39002. }
  39003. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit2 { \
  39004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39005. _ezchip_macro_read_value_ &= ~(0xFF); \
  39006. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  39007. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39008. }
  39009. #define SET_GPIO_23_doen_spi2ahb_pad_txd_bit3 { \
  39010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39011. _ezchip_macro_read_value_ &= ~(0xFF); \
  39012. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  39013. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39014. }
  39015. #define SET_GPIO_23_doen_spi3_pad_oe_n { \
  39016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39017. _ezchip_macro_read_value_ &= ~(0xFF); \
  39018. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  39019. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39020. }
  39021. #define SET_GPIO_23_doen_spi3_pad_sck_out { \
  39022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39023. _ezchip_macro_read_value_ &= ~(0xFF); \
  39024. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  39025. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39026. }
  39027. #define SET_GPIO_23_doen_spi3_pad_ss_0_n { \
  39028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39029. _ezchip_macro_read_value_ &= ~(0xFF); \
  39030. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  39031. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39032. }
  39033. #define SET_GPIO_23_doen_spi3_pad_ss_1_n { \
  39034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39035. _ezchip_macro_read_value_ &= ~(0xFF); \
  39036. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  39037. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39038. }
  39039. #define SET_GPIO_23_doen_spi3_pad_txd { \
  39040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39041. _ezchip_macro_read_value_ &= ~(0xFF); \
  39042. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  39043. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39044. }
  39045. #define SET_GPIO_23_doen_uart0_pad_dtrn { \
  39046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39047. _ezchip_macro_read_value_ &= ~(0xFF); \
  39048. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  39049. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39050. }
  39051. #define SET_GPIO_23_doen_uart0_pad_rtsn { \
  39052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39053. _ezchip_macro_read_value_ &= ~(0xFF); \
  39054. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  39055. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39056. }
  39057. #define SET_GPIO_23_doen_uart0_pad_sout { \
  39058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39059. _ezchip_macro_read_value_ &= ~(0xFF); \
  39060. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  39061. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39062. }
  39063. #define SET_GPIO_23_doen_uart1_pad_sout { \
  39064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39065. _ezchip_macro_read_value_ &= ~(0xFF); \
  39066. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  39067. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39068. }
  39069. #define SET_GPIO_23_doen_uart2_pad_dtr_n { \
  39070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39071. _ezchip_macro_read_value_ &= ~(0xFF); \
  39072. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  39073. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39074. }
  39075. #define SET_GPIO_23_doen_uart2_pad_rts_n { \
  39076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39077. _ezchip_macro_read_value_ &= ~(0xFF); \
  39078. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  39079. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39080. }
  39081. #define SET_GPIO_23_doen_uart2_pad_sout { \
  39082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39083. _ezchip_macro_read_value_ &= ~(0xFF); \
  39084. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  39085. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39086. }
  39087. #define SET_GPIO_23_doen_uart3_pad_sout { \
  39088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39089. _ezchip_macro_read_value_ &= ~(0xFF); \
  39090. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  39091. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39092. }
  39093. #define SET_GPIO_23_doen_usb_drv_bus { \
  39094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_23_doen_REG_ADDR); \
  39095. _ezchip_macro_read_value_ &= ~(0xFF); \
  39096. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  39097. MA_OUTW(gpio_23_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39098. }
  39099. #define SET_GPIO_24_dout_reverse_(en) { \
  39100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39101. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  39102. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  39103. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39104. }
  39105. #define SET_GPIO_24_dout_LOW { \
  39106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39107. _ezchip_macro_read_value_ &= ~(0xFF); \
  39108. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  39109. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39110. }
  39111. #define SET_GPIO_24_dout_HIGH { \
  39112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39113. _ezchip_macro_read_value_ &= ~(0xFF); \
  39114. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  39115. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39116. }
  39117. #define SET_GPIO_24_dout_clk_gmac_tophyref { \
  39118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39119. _ezchip_macro_read_value_ &= ~(0xFF); \
  39120. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  39121. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39122. }
  39123. #define SET_GPIO_24_dout_cpu_jtag_tdo { \
  39124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39125. _ezchip_macro_read_value_ &= ~(0xFF); \
  39126. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  39127. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39128. }
  39129. #define SET_GPIO_24_dout_cpu_jtag_tdo_oen { \
  39130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39131. _ezchip_macro_read_value_ &= ~(0xFF); \
  39132. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  39133. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39134. }
  39135. #define SET_GPIO_24_dout_dmic_clk_out { \
  39136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39137. _ezchip_macro_read_value_ &= ~(0xFF); \
  39138. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  39139. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39140. }
  39141. #define SET_GPIO_24_dout_dsp_JTDOEn_pad { \
  39142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39143. _ezchip_macro_read_value_ &= ~(0xFF); \
  39144. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  39145. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39146. }
  39147. #define SET_GPIO_24_dout_dsp_JTDO_pad { \
  39148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39149. _ezchip_macro_read_value_ &= ~(0xFF); \
  39150. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  39151. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39152. }
  39153. #define SET_GPIO_24_dout_i2c0_pad_sck_oe { \
  39154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39155. _ezchip_macro_read_value_ &= ~(0xFF); \
  39156. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  39157. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39158. }
  39159. #define SET_GPIO_24_dout_i2c0_pad_sda_oe { \
  39160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39161. _ezchip_macro_read_value_ &= ~(0xFF); \
  39162. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  39163. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39164. }
  39165. #define SET_GPIO_24_dout_i2c1_pad_sck_oe { \
  39166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39167. _ezchip_macro_read_value_ &= ~(0xFF); \
  39168. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  39169. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39170. }
  39171. #define SET_GPIO_24_dout_i2c1_pad_sda_oe { \
  39172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39173. _ezchip_macro_read_value_ &= ~(0xFF); \
  39174. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  39175. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39176. }
  39177. #define SET_GPIO_24_dout_i2c2_pad_sck_oe { \
  39178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39179. _ezchip_macro_read_value_ &= ~(0xFF); \
  39180. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  39181. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39182. }
  39183. #define SET_GPIO_24_dout_i2c2_pad_sda_oe { \
  39184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39185. _ezchip_macro_read_value_ &= ~(0xFF); \
  39186. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  39187. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39188. }
  39189. #define SET_GPIO_24_dout_i2c3_pad_sck_oe { \
  39190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39191. _ezchip_macro_read_value_ &= ~(0xFF); \
  39192. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  39193. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39194. }
  39195. #define SET_GPIO_24_dout_i2c3_pad_sda_oe { \
  39196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39197. _ezchip_macro_read_value_ &= ~(0xFF); \
  39198. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  39199. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39200. }
  39201. #define SET_GPIO_24_dout_i2srx_bclk_out { \
  39202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39203. _ezchip_macro_read_value_ &= ~(0xFF); \
  39204. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  39205. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39206. }
  39207. #define SET_GPIO_24_dout_i2srx_bclk_out_oen { \
  39208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39209. _ezchip_macro_read_value_ &= ~(0xFF); \
  39210. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  39211. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39212. }
  39213. #define SET_GPIO_24_dout_i2srx_lrck_out { \
  39214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39215. _ezchip_macro_read_value_ &= ~(0xFF); \
  39216. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  39217. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39218. }
  39219. #define SET_GPIO_24_dout_i2srx_lrck_out_oen { \
  39220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39221. _ezchip_macro_read_value_ &= ~(0xFF); \
  39222. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  39223. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39224. }
  39225. #define SET_GPIO_24_dout_i2srx_mclk_out { \
  39226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39227. _ezchip_macro_read_value_ &= ~(0xFF); \
  39228. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  39229. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39230. }
  39231. #define SET_GPIO_24_dout_i2stx_bclk_out { \
  39232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39233. _ezchip_macro_read_value_ &= ~(0xFF); \
  39234. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  39235. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39236. }
  39237. #define SET_GPIO_24_dout_i2stx_bclk_out_oen { \
  39238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39239. _ezchip_macro_read_value_ &= ~(0xFF); \
  39240. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  39241. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39242. }
  39243. #define SET_GPIO_24_dout_i2stx_lrck_out { \
  39244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39245. _ezchip_macro_read_value_ &= ~(0xFF); \
  39246. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  39247. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39248. }
  39249. #define SET_GPIO_24_dout_i2stx_lrckout_oen { \
  39250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39251. _ezchip_macro_read_value_ &= ~(0xFF); \
  39252. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  39253. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39254. }
  39255. #define SET_GPIO_24_dout_i2stx_mclk_out { \
  39256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39257. _ezchip_macro_read_value_ &= ~(0xFF); \
  39258. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  39259. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39260. }
  39261. #define SET_GPIO_24_dout_i2stx_sdout0 { \
  39262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39263. _ezchip_macro_read_value_ &= ~(0xFF); \
  39264. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  39265. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39266. }
  39267. #define SET_GPIO_24_dout_i2stx_sdout1 { \
  39268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39269. _ezchip_macro_read_value_ &= ~(0xFF); \
  39270. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  39271. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39272. }
  39273. #define SET_GPIO_24_dout_lcd_pad_csm_n { \
  39274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39275. _ezchip_macro_read_value_ &= ~(0xFF); \
  39276. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  39277. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39278. }
  39279. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit0 { \
  39280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39281. _ezchip_macro_read_value_ &= ~(0xFF); \
  39282. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  39283. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39284. }
  39285. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit1 { \
  39286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39287. _ezchip_macro_read_value_ &= ~(0xFF); \
  39288. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  39289. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39290. }
  39291. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit2 { \
  39292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39293. _ezchip_macro_read_value_ &= ~(0xFF); \
  39294. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  39295. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39296. }
  39297. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit3 { \
  39298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39299. _ezchip_macro_read_value_ &= ~(0xFF); \
  39300. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  39301. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39302. }
  39303. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit4 { \
  39304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39305. _ezchip_macro_read_value_ &= ~(0xFF); \
  39306. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  39307. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39308. }
  39309. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit5 { \
  39310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39311. _ezchip_macro_read_value_ &= ~(0xFF); \
  39312. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  39313. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39314. }
  39315. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit6 { \
  39316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39317. _ezchip_macro_read_value_ &= ~(0xFF); \
  39318. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  39319. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39320. }
  39321. #define SET_GPIO_24_dout_pwm_pad_oe_n_bit7 { \
  39322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39323. _ezchip_macro_read_value_ &= ~(0xFF); \
  39324. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  39325. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39326. }
  39327. #define SET_GPIO_24_dout_pwm_pad_out_bit0 { \
  39328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39329. _ezchip_macro_read_value_ &= ~(0xFF); \
  39330. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  39331. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39332. }
  39333. #define SET_GPIO_24_dout_pwm_pad_out_bit1 { \
  39334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39335. _ezchip_macro_read_value_ &= ~(0xFF); \
  39336. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  39337. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39338. }
  39339. #define SET_GPIO_24_dout_pwm_pad_out_bit2 { \
  39340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39341. _ezchip_macro_read_value_ &= ~(0xFF); \
  39342. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  39343. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39344. }
  39345. #define SET_GPIO_24_dout_pwm_pad_out_bit3 { \
  39346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39347. _ezchip_macro_read_value_ &= ~(0xFF); \
  39348. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  39349. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39350. }
  39351. #define SET_GPIO_24_dout_pwm_pad_out_bit4 { \
  39352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39353. _ezchip_macro_read_value_ &= ~(0xFF); \
  39354. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  39355. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39356. }
  39357. #define SET_GPIO_24_dout_pwm_pad_out_bit5 { \
  39358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39359. _ezchip_macro_read_value_ &= ~(0xFF); \
  39360. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  39361. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39362. }
  39363. #define SET_GPIO_24_dout_pwm_pad_out_bit6 { \
  39364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39365. _ezchip_macro_read_value_ &= ~(0xFF); \
  39366. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  39367. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39368. }
  39369. #define SET_GPIO_24_dout_pwm_pad_out_bit7 { \
  39370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39371. _ezchip_macro_read_value_ &= ~(0xFF); \
  39372. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  39373. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39374. }
  39375. #define SET_GPIO_24_dout_pwmdac_left_out { \
  39376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39377. _ezchip_macro_read_value_ &= ~(0xFF); \
  39378. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  39379. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39380. }
  39381. #define SET_GPIO_24_dout_pwmdac_right_out { \
  39382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39383. _ezchip_macro_read_value_ &= ~(0xFF); \
  39384. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  39385. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39386. }
  39387. #define SET_GPIO_24_dout_qspi_csn1_out { \
  39388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39389. _ezchip_macro_read_value_ &= ~(0xFF); \
  39390. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  39391. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39392. }
  39393. #define SET_GPIO_24_dout_qspi_csn2_out { \
  39394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39395. _ezchip_macro_read_value_ &= ~(0xFF); \
  39396. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  39397. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39398. }
  39399. #define SET_GPIO_24_dout_qspi_csn3_out { \
  39400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39401. _ezchip_macro_read_value_ &= ~(0xFF); \
  39402. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  39403. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39404. }
  39405. #define SET_GPIO_24_dout_register23_SCFG_cmsensor_rst0 { \
  39406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39407. _ezchip_macro_read_value_ &= ~(0xFF); \
  39408. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  39409. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39410. }
  39411. #define SET_GPIO_24_dout_register23_SCFG_cmsensor_rst1 { \
  39412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39413. _ezchip_macro_read_value_ &= ~(0xFF); \
  39414. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  39415. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39416. }
  39417. #define SET_GPIO_24_dout_register32_SCFG_gmac_phy_rstn { \
  39418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39419. _ezchip_macro_read_value_ &= ~(0xFF); \
  39420. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  39421. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39422. }
  39423. #define SET_GPIO_24_dout_sdio0_pad_card_power_en { \
  39424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39425. _ezchip_macro_read_value_ &= ~(0xFF); \
  39426. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  39427. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39428. }
  39429. #define SET_GPIO_24_dout_sdio0_pad_cclk_out { \
  39430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39431. _ezchip_macro_read_value_ &= ~(0xFF); \
  39432. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  39433. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39434. }
  39435. #define SET_GPIO_24_dout_sdio0_pad_ccmd_oe { \
  39436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39437. _ezchip_macro_read_value_ &= ~(0xFF); \
  39438. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  39439. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39440. }
  39441. #define SET_GPIO_24_dout_sdio0_pad_ccmd_out { \
  39442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39443. _ezchip_macro_read_value_ &= ~(0xFF); \
  39444. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  39445. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39446. }
  39447. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit0 { \
  39448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39449. _ezchip_macro_read_value_ &= ~(0xFF); \
  39450. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  39451. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39452. }
  39453. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit1 { \
  39454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39455. _ezchip_macro_read_value_ &= ~(0xFF); \
  39456. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  39457. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39458. }
  39459. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit2 { \
  39460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39461. _ezchip_macro_read_value_ &= ~(0xFF); \
  39462. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  39463. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39464. }
  39465. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit3 { \
  39466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39467. _ezchip_macro_read_value_ &= ~(0xFF); \
  39468. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  39469. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39470. }
  39471. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit4 { \
  39472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39473. _ezchip_macro_read_value_ &= ~(0xFF); \
  39474. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  39475. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39476. }
  39477. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit5 { \
  39478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39479. _ezchip_macro_read_value_ &= ~(0xFF); \
  39480. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  39481. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39482. }
  39483. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit6 { \
  39484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39485. _ezchip_macro_read_value_ &= ~(0xFF); \
  39486. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  39487. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39488. }
  39489. #define SET_GPIO_24_dout_sdio0_pad_cdata_oe_bit7 { \
  39490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39491. _ezchip_macro_read_value_ &= ~(0xFF); \
  39492. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  39493. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39494. }
  39495. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit0 { \
  39496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39497. _ezchip_macro_read_value_ &= ~(0xFF); \
  39498. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  39499. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39500. }
  39501. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit1 { \
  39502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39503. _ezchip_macro_read_value_ &= ~(0xFF); \
  39504. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  39505. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39506. }
  39507. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit2 { \
  39508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39509. _ezchip_macro_read_value_ &= ~(0xFF); \
  39510. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  39511. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39512. }
  39513. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit3 { \
  39514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39515. _ezchip_macro_read_value_ &= ~(0xFF); \
  39516. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  39517. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39518. }
  39519. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit4 { \
  39520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39521. _ezchip_macro_read_value_ &= ~(0xFF); \
  39522. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  39523. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39524. }
  39525. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit5 { \
  39526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39527. _ezchip_macro_read_value_ &= ~(0xFF); \
  39528. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  39529. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39530. }
  39531. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit6 { \
  39532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39533. _ezchip_macro_read_value_ &= ~(0xFF); \
  39534. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  39535. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39536. }
  39537. #define SET_GPIO_24_dout_sdio0_pad_cdata_out_bit7 { \
  39538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39539. _ezchip_macro_read_value_ &= ~(0xFF); \
  39540. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  39541. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39542. }
  39543. #define SET_GPIO_24_dout_sdio0_pad_rst_n { \
  39544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39545. _ezchip_macro_read_value_ &= ~(0xFF); \
  39546. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  39547. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39548. }
  39549. #define SET_GPIO_24_dout_sdio1_pad_card_power_en { \
  39550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39551. _ezchip_macro_read_value_ &= ~(0xFF); \
  39552. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  39553. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39554. }
  39555. #define SET_GPIO_24_dout_sdio1_pad_cclk_out { \
  39556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39557. _ezchip_macro_read_value_ &= ~(0xFF); \
  39558. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  39559. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39560. }
  39561. #define SET_GPIO_24_dout_sdio1_pad_ccmd_oe { \
  39562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39563. _ezchip_macro_read_value_ &= ~(0xFF); \
  39564. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  39565. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39566. }
  39567. #define SET_GPIO_24_dout_sdio1_pad_ccmd_out { \
  39568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39569. _ezchip_macro_read_value_ &= ~(0xFF); \
  39570. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  39571. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39572. }
  39573. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit0 { \
  39574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39575. _ezchip_macro_read_value_ &= ~(0xFF); \
  39576. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  39577. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39578. }
  39579. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit1 { \
  39580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39581. _ezchip_macro_read_value_ &= ~(0xFF); \
  39582. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  39583. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39584. }
  39585. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit2 { \
  39586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39587. _ezchip_macro_read_value_ &= ~(0xFF); \
  39588. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  39589. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39590. }
  39591. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit3 { \
  39592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39593. _ezchip_macro_read_value_ &= ~(0xFF); \
  39594. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  39595. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39596. }
  39597. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit4 { \
  39598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39599. _ezchip_macro_read_value_ &= ~(0xFF); \
  39600. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  39601. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39602. }
  39603. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit5 { \
  39604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39605. _ezchip_macro_read_value_ &= ~(0xFF); \
  39606. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  39607. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39608. }
  39609. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit6 { \
  39610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39611. _ezchip_macro_read_value_ &= ~(0xFF); \
  39612. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  39613. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39614. }
  39615. #define SET_GPIO_24_dout_sdio1_pad_cdata_oe_bit7 { \
  39616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39617. _ezchip_macro_read_value_ &= ~(0xFF); \
  39618. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  39619. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39620. }
  39621. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit0 { \
  39622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39623. _ezchip_macro_read_value_ &= ~(0xFF); \
  39624. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  39625. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39626. }
  39627. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit1 { \
  39628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39629. _ezchip_macro_read_value_ &= ~(0xFF); \
  39630. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  39631. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39632. }
  39633. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit2 { \
  39634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39635. _ezchip_macro_read_value_ &= ~(0xFF); \
  39636. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  39637. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39638. }
  39639. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit3 { \
  39640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39641. _ezchip_macro_read_value_ &= ~(0xFF); \
  39642. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  39643. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39644. }
  39645. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit4 { \
  39646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39647. _ezchip_macro_read_value_ &= ~(0xFF); \
  39648. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  39649. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39650. }
  39651. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit5 { \
  39652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39653. _ezchip_macro_read_value_ &= ~(0xFF); \
  39654. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  39655. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39656. }
  39657. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit6 { \
  39658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39659. _ezchip_macro_read_value_ &= ~(0xFF); \
  39660. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  39661. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39662. }
  39663. #define SET_GPIO_24_dout_sdio1_pad_cdata_out_bit7 { \
  39664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39665. _ezchip_macro_read_value_ &= ~(0xFF); \
  39666. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  39667. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39668. }
  39669. #define SET_GPIO_24_dout_sdio1_pad_rst_n { \
  39670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39671. _ezchip_macro_read_value_ &= ~(0xFF); \
  39672. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  39673. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39674. }
  39675. #define SET_GPIO_24_dout_spdif_tx_sdout { \
  39676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39677. _ezchip_macro_read_value_ &= ~(0xFF); \
  39678. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  39679. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39680. }
  39681. #define SET_GPIO_24_dout_spdif_tx_sdout_oen { \
  39682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39683. _ezchip_macro_read_value_ &= ~(0xFF); \
  39684. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  39685. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39686. }
  39687. #define SET_GPIO_24_dout_spi0_pad_oe_n { \
  39688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39689. _ezchip_macro_read_value_ &= ~(0xFF); \
  39690. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  39691. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39692. }
  39693. #define SET_GPIO_24_dout_spi0_pad_sck_out { \
  39694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39695. _ezchip_macro_read_value_ &= ~(0xFF); \
  39696. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  39697. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39698. }
  39699. #define SET_GPIO_24_dout_spi0_pad_ss_0_n { \
  39700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39701. _ezchip_macro_read_value_ &= ~(0xFF); \
  39702. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  39703. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39704. }
  39705. #define SET_GPIO_24_dout_spi0_pad_ss_1_n { \
  39706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39707. _ezchip_macro_read_value_ &= ~(0xFF); \
  39708. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  39709. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39710. }
  39711. #define SET_GPIO_24_dout_spi0_pad_txd { \
  39712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39713. _ezchip_macro_read_value_ &= ~(0xFF); \
  39714. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  39715. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39716. }
  39717. #define SET_GPIO_24_dout_spi1_pad_oe_n { \
  39718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39719. _ezchip_macro_read_value_ &= ~(0xFF); \
  39720. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  39721. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39722. }
  39723. #define SET_GPIO_24_dout_spi1_pad_sck_out { \
  39724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39725. _ezchip_macro_read_value_ &= ~(0xFF); \
  39726. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  39727. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39728. }
  39729. #define SET_GPIO_24_dout_spi1_pad_ss_0_n { \
  39730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39731. _ezchip_macro_read_value_ &= ~(0xFF); \
  39732. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  39733. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39734. }
  39735. #define SET_GPIO_24_dout_spi1_pad_ss_1_n { \
  39736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39737. _ezchip_macro_read_value_ &= ~(0xFF); \
  39738. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  39739. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39740. }
  39741. #define SET_GPIO_24_dout_spi1_pad_txd { \
  39742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39743. _ezchip_macro_read_value_ &= ~(0xFF); \
  39744. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  39745. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39746. }
  39747. #define SET_GPIO_24_dout_spi2_pad_oe_n { \
  39748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39749. _ezchip_macro_read_value_ &= ~(0xFF); \
  39750. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  39751. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39752. }
  39753. #define SET_GPIO_24_dout_spi2_pad_sck_out { \
  39754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39755. _ezchip_macro_read_value_ &= ~(0xFF); \
  39756. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  39757. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39758. }
  39759. #define SET_GPIO_24_dout_spi2_pad_ss_0_n { \
  39760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39761. _ezchip_macro_read_value_ &= ~(0xFF); \
  39762. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  39763. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39764. }
  39765. #define SET_GPIO_24_dout_spi2_pad_ss_1_n { \
  39766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39767. _ezchip_macro_read_value_ &= ~(0xFF); \
  39768. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  39769. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39770. }
  39771. #define SET_GPIO_24_dout_spi2_pad_txd { \
  39772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39773. _ezchip_macro_read_value_ &= ~(0xFF); \
  39774. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  39775. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39776. }
  39777. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit0 { \
  39778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39779. _ezchip_macro_read_value_ &= ~(0xFF); \
  39780. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  39781. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39782. }
  39783. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit1 { \
  39784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39785. _ezchip_macro_read_value_ &= ~(0xFF); \
  39786. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  39787. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39788. }
  39789. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit2 { \
  39790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39791. _ezchip_macro_read_value_ &= ~(0xFF); \
  39792. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  39793. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39794. }
  39795. #define SET_GPIO_24_dout_spi2ahb_pad_oe_n_bit3 { \
  39796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39797. _ezchip_macro_read_value_ &= ~(0xFF); \
  39798. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  39799. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39800. }
  39801. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit0 { \
  39802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39803. _ezchip_macro_read_value_ &= ~(0xFF); \
  39804. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  39805. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39806. }
  39807. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit1 { \
  39808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39809. _ezchip_macro_read_value_ &= ~(0xFF); \
  39810. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  39811. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39812. }
  39813. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit2 { \
  39814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39815. _ezchip_macro_read_value_ &= ~(0xFF); \
  39816. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  39817. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39818. }
  39819. #define SET_GPIO_24_dout_spi2ahb_pad_txd_bit3 { \
  39820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39821. _ezchip_macro_read_value_ &= ~(0xFF); \
  39822. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  39823. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39824. }
  39825. #define SET_GPIO_24_dout_spi3_pad_oe_n { \
  39826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39827. _ezchip_macro_read_value_ &= ~(0xFF); \
  39828. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  39829. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39830. }
  39831. #define SET_GPIO_24_dout_spi3_pad_sck_out { \
  39832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39833. _ezchip_macro_read_value_ &= ~(0xFF); \
  39834. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  39835. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39836. }
  39837. #define SET_GPIO_24_dout_spi3_pad_ss_0_n { \
  39838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39839. _ezchip_macro_read_value_ &= ~(0xFF); \
  39840. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  39841. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39842. }
  39843. #define SET_GPIO_24_dout_spi3_pad_ss_1_n { \
  39844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39845. _ezchip_macro_read_value_ &= ~(0xFF); \
  39846. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  39847. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39848. }
  39849. #define SET_GPIO_24_dout_spi3_pad_txd { \
  39850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39851. _ezchip_macro_read_value_ &= ~(0xFF); \
  39852. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  39853. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39854. }
  39855. #define SET_GPIO_24_dout_uart0_pad_dtrn { \
  39856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39857. _ezchip_macro_read_value_ &= ~(0xFF); \
  39858. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  39859. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39860. }
  39861. #define SET_GPIO_24_dout_uart0_pad_rtsn { \
  39862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39863. _ezchip_macro_read_value_ &= ~(0xFF); \
  39864. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  39865. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39866. }
  39867. #define SET_GPIO_24_dout_uart0_pad_sout { \
  39868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39869. _ezchip_macro_read_value_ &= ~(0xFF); \
  39870. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  39871. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39872. }
  39873. #define SET_GPIO_24_dout_uart1_pad_sout { \
  39874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39875. _ezchip_macro_read_value_ &= ~(0xFF); \
  39876. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  39877. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39878. }
  39879. #define SET_GPIO_24_dout_uart2_pad_dtr_n { \
  39880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39881. _ezchip_macro_read_value_ &= ~(0xFF); \
  39882. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  39883. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39884. }
  39885. #define SET_GPIO_24_dout_uart2_pad_rts_n { \
  39886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39887. _ezchip_macro_read_value_ &= ~(0xFF); \
  39888. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  39889. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39890. }
  39891. #define SET_GPIO_24_dout_uart2_pad_sout { \
  39892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39893. _ezchip_macro_read_value_ &= ~(0xFF); \
  39894. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  39895. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39896. }
  39897. #define SET_GPIO_24_dout_uart3_pad_sout { \
  39898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39899. _ezchip_macro_read_value_ &= ~(0xFF); \
  39900. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  39901. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39902. }
  39903. #define SET_GPIO_24_dout_usb_drv_bus { \
  39904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_dout_REG_ADDR); \
  39905. _ezchip_macro_read_value_ &= ~(0xFF); \
  39906. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  39907. MA_OUTW(gpio_24_dout_REG_ADDR,_ezchip_macro_read_value_); \
  39908. }
  39909. #define SET_GPIO_24_doen_reverse_(en) { \
  39910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39911. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  39912. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  39913. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39914. }
  39915. #define SET_GPIO_24_doen_LOW { \
  39916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39917. _ezchip_macro_read_value_ &= ~(0xFF); \
  39918. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  39919. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39920. }
  39921. #define SET_GPIO_24_doen_HIGH { \
  39922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39923. _ezchip_macro_read_value_ &= ~(0xFF); \
  39924. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  39925. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39926. }
  39927. #define SET_GPIO_24_doen_clk_gmac_tophyref { \
  39928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39929. _ezchip_macro_read_value_ &= ~(0xFF); \
  39930. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  39931. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39932. }
  39933. #define SET_GPIO_24_doen_cpu_jtag_tdo { \
  39934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39935. _ezchip_macro_read_value_ &= ~(0xFF); \
  39936. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  39937. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39938. }
  39939. #define SET_GPIO_24_doen_cpu_jtag_tdo_oen { \
  39940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39941. _ezchip_macro_read_value_ &= ~(0xFF); \
  39942. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  39943. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39944. }
  39945. #define SET_GPIO_24_doen_dmic_clk_out { \
  39946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39947. _ezchip_macro_read_value_ &= ~(0xFF); \
  39948. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  39949. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39950. }
  39951. #define SET_GPIO_24_doen_dsp_JTDOEn_pad { \
  39952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39953. _ezchip_macro_read_value_ &= ~(0xFF); \
  39954. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  39955. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39956. }
  39957. #define SET_GPIO_24_doen_dsp_JTDO_pad { \
  39958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39959. _ezchip_macro_read_value_ &= ~(0xFF); \
  39960. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  39961. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39962. }
  39963. #define SET_GPIO_24_doen_i2c0_pad_sck_oe { \
  39964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39965. _ezchip_macro_read_value_ &= ~(0xFF); \
  39966. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  39967. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39968. }
  39969. #define SET_GPIO_24_doen_i2c0_pad_sda_oe { \
  39970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39971. _ezchip_macro_read_value_ &= ~(0xFF); \
  39972. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  39973. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39974. }
  39975. #define SET_GPIO_24_doen_i2c1_pad_sck_oe { \
  39976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39977. _ezchip_macro_read_value_ &= ~(0xFF); \
  39978. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  39979. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39980. }
  39981. #define SET_GPIO_24_doen_i2c1_pad_sda_oe { \
  39982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39983. _ezchip_macro_read_value_ &= ~(0xFF); \
  39984. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  39985. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39986. }
  39987. #define SET_GPIO_24_doen_i2c2_pad_sck_oe { \
  39988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39989. _ezchip_macro_read_value_ &= ~(0xFF); \
  39990. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  39991. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39992. }
  39993. #define SET_GPIO_24_doen_i2c2_pad_sda_oe { \
  39994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  39995. _ezchip_macro_read_value_ &= ~(0xFF); \
  39996. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  39997. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  39998. }
  39999. #define SET_GPIO_24_doen_i2c3_pad_sck_oe { \
  40000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40001. _ezchip_macro_read_value_ &= ~(0xFF); \
  40002. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  40003. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40004. }
  40005. #define SET_GPIO_24_doen_i2c3_pad_sda_oe { \
  40006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40007. _ezchip_macro_read_value_ &= ~(0xFF); \
  40008. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  40009. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40010. }
  40011. #define SET_GPIO_24_doen_i2srx_bclk_out { \
  40012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40013. _ezchip_macro_read_value_ &= ~(0xFF); \
  40014. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  40015. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40016. }
  40017. #define SET_GPIO_24_doen_i2srx_bclk_out_oen { \
  40018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40019. _ezchip_macro_read_value_ &= ~(0xFF); \
  40020. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  40021. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40022. }
  40023. #define SET_GPIO_24_doen_i2srx_lrck_out { \
  40024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40025. _ezchip_macro_read_value_ &= ~(0xFF); \
  40026. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  40027. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40028. }
  40029. #define SET_GPIO_24_doen_i2srx_lrck_out_oen { \
  40030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40031. _ezchip_macro_read_value_ &= ~(0xFF); \
  40032. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  40033. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40034. }
  40035. #define SET_GPIO_24_doen_i2srx_mclk_out { \
  40036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40037. _ezchip_macro_read_value_ &= ~(0xFF); \
  40038. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  40039. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40040. }
  40041. #define SET_GPIO_24_doen_i2stx_bclk_out { \
  40042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40043. _ezchip_macro_read_value_ &= ~(0xFF); \
  40044. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  40045. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40046. }
  40047. #define SET_GPIO_24_doen_i2stx_bclk_out_oen { \
  40048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40049. _ezchip_macro_read_value_ &= ~(0xFF); \
  40050. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  40051. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40052. }
  40053. #define SET_GPIO_24_doen_i2stx_lrck_out { \
  40054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40055. _ezchip_macro_read_value_ &= ~(0xFF); \
  40056. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  40057. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40058. }
  40059. #define SET_GPIO_24_doen_i2stx_lrckout_oen { \
  40060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40061. _ezchip_macro_read_value_ &= ~(0xFF); \
  40062. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  40063. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40064. }
  40065. #define SET_GPIO_24_doen_i2stx_mclk_out { \
  40066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40067. _ezchip_macro_read_value_ &= ~(0xFF); \
  40068. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  40069. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40070. }
  40071. #define SET_GPIO_24_doen_i2stx_sdout0 { \
  40072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40073. _ezchip_macro_read_value_ &= ~(0xFF); \
  40074. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  40075. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40076. }
  40077. #define SET_GPIO_24_doen_i2stx_sdout1 { \
  40078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40079. _ezchip_macro_read_value_ &= ~(0xFF); \
  40080. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  40081. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40082. }
  40083. #define SET_GPIO_24_doen_lcd_pad_csm_n { \
  40084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40085. _ezchip_macro_read_value_ &= ~(0xFF); \
  40086. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  40087. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40088. }
  40089. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit0 { \
  40090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40091. _ezchip_macro_read_value_ &= ~(0xFF); \
  40092. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  40093. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40094. }
  40095. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit1 { \
  40096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40097. _ezchip_macro_read_value_ &= ~(0xFF); \
  40098. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  40099. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40100. }
  40101. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit2 { \
  40102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40103. _ezchip_macro_read_value_ &= ~(0xFF); \
  40104. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  40105. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40106. }
  40107. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit3 { \
  40108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40109. _ezchip_macro_read_value_ &= ~(0xFF); \
  40110. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  40111. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40112. }
  40113. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit4 { \
  40114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40115. _ezchip_macro_read_value_ &= ~(0xFF); \
  40116. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  40117. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40118. }
  40119. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit5 { \
  40120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40121. _ezchip_macro_read_value_ &= ~(0xFF); \
  40122. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  40123. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40124. }
  40125. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit6 { \
  40126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40127. _ezchip_macro_read_value_ &= ~(0xFF); \
  40128. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  40129. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40130. }
  40131. #define SET_GPIO_24_doen_pwm_pad_oe_n_bit7 { \
  40132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40133. _ezchip_macro_read_value_ &= ~(0xFF); \
  40134. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  40135. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40136. }
  40137. #define SET_GPIO_24_doen_pwm_pad_out_bit0 { \
  40138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40139. _ezchip_macro_read_value_ &= ~(0xFF); \
  40140. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  40141. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40142. }
  40143. #define SET_GPIO_24_doen_pwm_pad_out_bit1 { \
  40144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40145. _ezchip_macro_read_value_ &= ~(0xFF); \
  40146. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  40147. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40148. }
  40149. #define SET_GPIO_24_doen_pwm_pad_out_bit2 { \
  40150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40151. _ezchip_macro_read_value_ &= ~(0xFF); \
  40152. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  40153. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40154. }
  40155. #define SET_GPIO_24_doen_pwm_pad_out_bit3 { \
  40156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40157. _ezchip_macro_read_value_ &= ~(0xFF); \
  40158. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  40159. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40160. }
  40161. #define SET_GPIO_24_doen_pwm_pad_out_bit4 { \
  40162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40163. _ezchip_macro_read_value_ &= ~(0xFF); \
  40164. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  40165. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40166. }
  40167. #define SET_GPIO_24_doen_pwm_pad_out_bit5 { \
  40168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40169. _ezchip_macro_read_value_ &= ~(0xFF); \
  40170. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  40171. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40172. }
  40173. #define SET_GPIO_24_doen_pwm_pad_out_bit6 { \
  40174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40175. _ezchip_macro_read_value_ &= ~(0xFF); \
  40176. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  40177. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40178. }
  40179. #define SET_GPIO_24_doen_pwm_pad_out_bit7 { \
  40180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40181. _ezchip_macro_read_value_ &= ~(0xFF); \
  40182. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  40183. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40184. }
  40185. #define SET_GPIO_24_doen_pwmdac_left_out { \
  40186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40187. _ezchip_macro_read_value_ &= ~(0xFF); \
  40188. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  40189. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40190. }
  40191. #define SET_GPIO_24_doen_pwmdac_right_out { \
  40192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40193. _ezchip_macro_read_value_ &= ~(0xFF); \
  40194. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  40195. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40196. }
  40197. #define SET_GPIO_24_doen_qspi_csn1_out { \
  40198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40199. _ezchip_macro_read_value_ &= ~(0xFF); \
  40200. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  40201. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40202. }
  40203. #define SET_GPIO_24_doen_qspi_csn2_out { \
  40204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40205. _ezchip_macro_read_value_ &= ~(0xFF); \
  40206. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  40207. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40208. }
  40209. #define SET_GPIO_24_doen_qspi_csn3_out { \
  40210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40211. _ezchip_macro_read_value_ &= ~(0xFF); \
  40212. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  40213. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40214. }
  40215. #define SET_GPIO_24_doen_register23_SCFG_cmsensor_rst0 { \
  40216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40217. _ezchip_macro_read_value_ &= ~(0xFF); \
  40218. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  40219. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40220. }
  40221. #define SET_GPIO_24_doen_register23_SCFG_cmsensor_rst1 { \
  40222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40223. _ezchip_macro_read_value_ &= ~(0xFF); \
  40224. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  40225. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40226. }
  40227. #define SET_GPIO_24_doen_register32_SCFG_gmac_phy_rstn { \
  40228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40229. _ezchip_macro_read_value_ &= ~(0xFF); \
  40230. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  40231. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40232. }
  40233. #define SET_GPIO_24_doen_sdio0_pad_card_power_en { \
  40234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40235. _ezchip_macro_read_value_ &= ~(0xFF); \
  40236. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  40237. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40238. }
  40239. #define SET_GPIO_24_doen_sdio0_pad_cclk_out { \
  40240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40241. _ezchip_macro_read_value_ &= ~(0xFF); \
  40242. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  40243. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40244. }
  40245. #define SET_GPIO_24_doen_sdio0_pad_ccmd_oe { \
  40246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40247. _ezchip_macro_read_value_ &= ~(0xFF); \
  40248. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  40249. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40250. }
  40251. #define SET_GPIO_24_doen_sdio0_pad_ccmd_out { \
  40252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40253. _ezchip_macro_read_value_ &= ~(0xFF); \
  40254. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  40255. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40256. }
  40257. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit0 { \
  40258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40259. _ezchip_macro_read_value_ &= ~(0xFF); \
  40260. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  40261. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40262. }
  40263. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit1 { \
  40264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40265. _ezchip_macro_read_value_ &= ~(0xFF); \
  40266. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  40267. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40268. }
  40269. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit2 { \
  40270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40271. _ezchip_macro_read_value_ &= ~(0xFF); \
  40272. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  40273. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40274. }
  40275. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit3 { \
  40276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40277. _ezchip_macro_read_value_ &= ~(0xFF); \
  40278. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  40279. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40280. }
  40281. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit4 { \
  40282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40283. _ezchip_macro_read_value_ &= ~(0xFF); \
  40284. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  40285. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40286. }
  40287. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit5 { \
  40288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40289. _ezchip_macro_read_value_ &= ~(0xFF); \
  40290. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  40291. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40292. }
  40293. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit6 { \
  40294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40295. _ezchip_macro_read_value_ &= ~(0xFF); \
  40296. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  40297. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40298. }
  40299. #define SET_GPIO_24_doen_sdio0_pad_cdata_oe_bit7 { \
  40300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40301. _ezchip_macro_read_value_ &= ~(0xFF); \
  40302. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  40303. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40304. }
  40305. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit0 { \
  40306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40307. _ezchip_macro_read_value_ &= ~(0xFF); \
  40308. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  40309. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40310. }
  40311. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit1 { \
  40312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40313. _ezchip_macro_read_value_ &= ~(0xFF); \
  40314. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  40315. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40316. }
  40317. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit2 { \
  40318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40319. _ezchip_macro_read_value_ &= ~(0xFF); \
  40320. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  40321. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40322. }
  40323. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit3 { \
  40324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40325. _ezchip_macro_read_value_ &= ~(0xFF); \
  40326. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  40327. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40328. }
  40329. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit4 { \
  40330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40331. _ezchip_macro_read_value_ &= ~(0xFF); \
  40332. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  40333. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40334. }
  40335. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit5 { \
  40336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40337. _ezchip_macro_read_value_ &= ~(0xFF); \
  40338. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  40339. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40340. }
  40341. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit6 { \
  40342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40343. _ezchip_macro_read_value_ &= ~(0xFF); \
  40344. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  40345. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40346. }
  40347. #define SET_GPIO_24_doen_sdio0_pad_cdata_out_bit7 { \
  40348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40349. _ezchip_macro_read_value_ &= ~(0xFF); \
  40350. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  40351. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40352. }
  40353. #define SET_GPIO_24_doen_sdio0_pad_rst_n { \
  40354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40355. _ezchip_macro_read_value_ &= ~(0xFF); \
  40356. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  40357. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40358. }
  40359. #define SET_GPIO_24_doen_sdio1_pad_card_power_en { \
  40360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40361. _ezchip_macro_read_value_ &= ~(0xFF); \
  40362. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  40363. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40364. }
  40365. #define SET_GPIO_24_doen_sdio1_pad_cclk_out { \
  40366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40367. _ezchip_macro_read_value_ &= ~(0xFF); \
  40368. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  40369. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40370. }
  40371. #define SET_GPIO_24_doen_sdio1_pad_ccmd_oe { \
  40372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40373. _ezchip_macro_read_value_ &= ~(0xFF); \
  40374. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  40375. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40376. }
  40377. #define SET_GPIO_24_doen_sdio1_pad_ccmd_out { \
  40378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40379. _ezchip_macro_read_value_ &= ~(0xFF); \
  40380. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  40381. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40382. }
  40383. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit0 { \
  40384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40385. _ezchip_macro_read_value_ &= ~(0xFF); \
  40386. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  40387. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40388. }
  40389. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit1 { \
  40390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40391. _ezchip_macro_read_value_ &= ~(0xFF); \
  40392. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  40393. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40394. }
  40395. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit2 { \
  40396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40397. _ezchip_macro_read_value_ &= ~(0xFF); \
  40398. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  40399. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40400. }
  40401. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit3 { \
  40402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40403. _ezchip_macro_read_value_ &= ~(0xFF); \
  40404. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  40405. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40406. }
  40407. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit4 { \
  40408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40409. _ezchip_macro_read_value_ &= ~(0xFF); \
  40410. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  40411. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40412. }
  40413. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit5 { \
  40414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40415. _ezchip_macro_read_value_ &= ~(0xFF); \
  40416. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  40417. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40418. }
  40419. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit6 { \
  40420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40421. _ezchip_macro_read_value_ &= ~(0xFF); \
  40422. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  40423. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40424. }
  40425. #define SET_GPIO_24_doen_sdio1_pad_cdata_oe_bit7 { \
  40426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40427. _ezchip_macro_read_value_ &= ~(0xFF); \
  40428. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  40429. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40430. }
  40431. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit0 { \
  40432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40433. _ezchip_macro_read_value_ &= ~(0xFF); \
  40434. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  40435. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40436. }
  40437. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit1 { \
  40438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40439. _ezchip_macro_read_value_ &= ~(0xFF); \
  40440. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  40441. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40442. }
  40443. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit2 { \
  40444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40445. _ezchip_macro_read_value_ &= ~(0xFF); \
  40446. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  40447. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40448. }
  40449. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit3 { \
  40450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40451. _ezchip_macro_read_value_ &= ~(0xFF); \
  40452. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  40453. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40454. }
  40455. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit4 { \
  40456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40457. _ezchip_macro_read_value_ &= ~(0xFF); \
  40458. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  40459. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40460. }
  40461. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit5 { \
  40462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40463. _ezchip_macro_read_value_ &= ~(0xFF); \
  40464. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  40465. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40466. }
  40467. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit6 { \
  40468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40469. _ezchip_macro_read_value_ &= ~(0xFF); \
  40470. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  40471. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40472. }
  40473. #define SET_GPIO_24_doen_sdio1_pad_cdata_out_bit7 { \
  40474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40475. _ezchip_macro_read_value_ &= ~(0xFF); \
  40476. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  40477. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40478. }
  40479. #define SET_GPIO_24_doen_sdio1_pad_rst_n { \
  40480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40481. _ezchip_macro_read_value_ &= ~(0xFF); \
  40482. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  40483. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40484. }
  40485. #define SET_GPIO_24_doen_spdif_tx_sdout { \
  40486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40487. _ezchip_macro_read_value_ &= ~(0xFF); \
  40488. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  40489. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40490. }
  40491. #define SET_GPIO_24_doen_spdif_tx_sdout_oen { \
  40492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40493. _ezchip_macro_read_value_ &= ~(0xFF); \
  40494. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  40495. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40496. }
  40497. #define SET_GPIO_24_doen_spi0_pad_oe_n { \
  40498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40499. _ezchip_macro_read_value_ &= ~(0xFF); \
  40500. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  40501. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40502. }
  40503. #define SET_GPIO_24_doen_spi0_pad_sck_out { \
  40504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40505. _ezchip_macro_read_value_ &= ~(0xFF); \
  40506. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  40507. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40508. }
  40509. #define SET_GPIO_24_doen_spi0_pad_ss_0_n { \
  40510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40511. _ezchip_macro_read_value_ &= ~(0xFF); \
  40512. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  40513. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40514. }
  40515. #define SET_GPIO_24_doen_spi0_pad_ss_1_n { \
  40516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40517. _ezchip_macro_read_value_ &= ~(0xFF); \
  40518. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  40519. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40520. }
  40521. #define SET_GPIO_24_doen_spi0_pad_txd { \
  40522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40523. _ezchip_macro_read_value_ &= ~(0xFF); \
  40524. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  40525. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40526. }
  40527. #define SET_GPIO_24_doen_spi1_pad_oe_n { \
  40528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40529. _ezchip_macro_read_value_ &= ~(0xFF); \
  40530. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  40531. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40532. }
  40533. #define SET_GPIO_24_doen_spi1_pad_sck_out { \
  40534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40535. _ezchip_macro_read_value_ &= ~(0xFF); \
  40536. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  40537. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40538. }
  40539. #define SET_GPIO_24_doen_spi1_pad_ss_0_n { \
  40540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40541. _ezchip_macro_read_value_ &= ~(0xFF); \
  40542. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  40543. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40544. }
  40545. #define SET_GPIO_24_doen_spi1_pad_ss_1_n { \
  40546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40547. _ezchip_macro_read_value_ &= ~(0xFF); \
  40548. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  40549. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40550. }
  40551. #define SET_GPIO_24_doen_spi1_pad_txd { \
  40552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40553. _ezchip_macro_read_value_ &= ~(0xFF); \
  40554. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  40555. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40556. }
  40557. #define SET_GPIO_24_doen_spi2_pad_oe_n { \
  40558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40559. _ezchip_macro_read_value_ &= ~(0xFF); \
  40560. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  40561. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40562. }
  40563. #define SET_GPIO_24_doen_spi2_pad_sck_out { \
  40564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40565. _ezchip_macro_read_value_ &= ~(0xFF); \
  40566. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  40567. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40568. }
  40569. #define SET_GPIO_24_doen_spi2_pad_ss_0_n { \
  40570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40571. _ezchip_macro_read_value_ &= ~(0xFF); \
  40572. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  40573. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40574. }
  40575. #define SET_GPIO_24_doen_spi2_pad_ss_1_n { \
  40576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40577. _ezchip_macro_read_value_ &= ~(0xFF); \
  40578. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  40579. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40580. }
  40581. #define SET_GPIO_24_doen_spi2_pad_txd { \
  40582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40583. _ezchip_macro_read_value_ &= ~(0xFF); \
  40584. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  40585. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40586. }
  40587. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit0 { \
  40588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40589. _ezchip_macro_read_value_ &= ~(0xFF); \
  40590. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  40591. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40592. }
  40593. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit1 { \
  40594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40595. _ezchip_macro_read_value_ &= ~(0xFF); \
  40596. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  40597. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40598. }
  40599. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit2 { \
  40600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40601. _ezchip_macro_read_value_ &= ~(0xFF); \
  40602. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  40603. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40604. }
  40605. #define SET_GPIO_24_doen_spi2ahb_pad_oe_n_bit3 { \
  40606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40607. _ezchip_macro_read_value_ &= ~(0xFF); \
  40608. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  40609. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40610. }
  40611. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit0 { \
  40612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40613. _ezchip_macro_read_value_ &= ~(0xFF); \
  40614. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  40615. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40616. }
  40617. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit1 { \
  40618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40619. _ezchip_macro_read_value_ &= ~(0xFF); \
  40620. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  40621. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40622. }
  40623. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit2 { \
  40624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40625. _ezchip_macro_read_value_ &= ~(0xFF); \
  40626. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  40627. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40628. }
  40629. #define SET_GPIO_24_doen_spi2ahb_pad_txd_bit3 { \
  40630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40631. _ezchip_macro_read_value_ &= ~(0xFF); \
  40632. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  40633. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40634. }
  40635. #define SET_GPIO_24_doen_spi3_pad_oe_n { \
  40636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40637. _ezchip_macro_read_value_ &= ~(0xFF); \
  40638. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  40639. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40640. }
  40641. #define SET_GPIO_24_doen_spi3_pad_sck_out { \
  40642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40643. _ezchip_macro_read_value_ &= ~(0xFF); \
  40644. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  40645. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40646. }
  40647. #define SET_GPIO_24_doen_spi3_pad_ss_0_n { \
  40648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40649. _ezchip_macro_read_value_ &= ~(0xFF); \
  40650. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  40651. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40652. }
  40653. #define SET_GPIO_24_doen_spi3_pad_ss_1_n { \
  40654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40655. _ezchip_macro_read_value_ &= ~(0xFF); \
  40656. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  40657. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40658. }
  40659. #define SET_GPIO_24_doen_spi3_pad_txd { \
  40660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40661. _ezchip_macro_read_value_ &= ~(0xFF); \
  40662. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  40663. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40664. }
  40665. #define SET_GPIO_24_doen_uart0_pad_dtrn { \
  40666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40667. _ezchip_macro_read_value_ &= ~(0xFF); \
  40668. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  40669. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40670. }
  40671. #define SET_GPIO_24_doen_uart0_pad_rtsn { \
  40672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40673. _ezchip_macro_read_value_ &= ~(0xFF); \
  40674. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  40675. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40676. }
  40677. #define SET_GPIO_24_doen_uart0_pad_sout { \
  40678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40679. _ezchip_macro_read_value_ &= ~(0xFF); \
  40680. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  40681. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40682. }
  40683. #define SET_GPIO_24_doen_uart1_pad_sout { \
  40684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40685. _ezchip_macro_read_value_ &= ~(0xFF); \
  40686. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  40687. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40688. }
  40689. #define SET_GPIO_24_doen_uart2_pad_dtr_n { \
  40690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40691. _ezchip_macro_read_value_ &= ~(0xFF); \
  40692. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  40693. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40694. }
  40695. #define SET_GPIO_24_doen_uart2_pad_rts_n { \
  40696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40697. _ezchip_macro_read_value_ &= ~(0xFF); \
  40698. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  40699. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40700. }
  40701. #define SET_GPIO_24_doen_uart2_pad_sout { \
  40702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40703. _ezchip_macro_read_value_ &= ~(0xFF); \
  40704. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  40705. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40706. }
  40707. #define SET_GPIO_24_doen_uart3_pad_sout { \
  40708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40709. _ezchip_macro_read_value_ &= ~(0xFF); \
  40710. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  40711. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40712. }
  40713. #define SET_GPIO_24_doen_usb_drv_bus { \
  40714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_24_doen_REG_ADDR); \
  40715. _ezchip_macro_read_value_ &= ~(0xFF); \
  40716. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  40717. MA_OUTW(gpio_24_doen_REG_ADDR,_ezchip_macro_read_value_); \
  40718. }
  40719. #define SET_GPIO_25_dout_reverse_(en) { \
  40720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40721. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  40722. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  40723. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40724. }
  40725. #define SET_GPIO_25_dout_LOW { \
  40726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40727. _ezchip_macro_read_value_ &= ~(0xFF); \
  40728. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  40729. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40730. }
  40731. #define SET_GPIO_25_dout_HIGH { \
  40732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40733. _ezchip_macro_read_value_ &= ~(0xFF); \
  40734. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  40735. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40736. }
  40737. #define SET_GPIO_25_dout_clk_gmac_tophyref { \
  40738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40739. _ezchip_macro_read_value_ &= ~(0xFF); \
  40740. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  40741. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40742. }
  40743. #define SET_GPIO_25_dout_cpu_jtag_tdo { \
  40744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40745. _ezchip_macro_read_value_ &= ~(0xFF); \
  40746. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  40747. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40748. }
  40749. #define SET_GPIO_25_dout_cpu_jtag_tdo_oen { \
  40750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40751. _ezchip_macro_read_value_ &= ~(0xFF); \
  40752. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  40753. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40754. }
  40755. #define SET_GPIO_25_dout_dmic_clk_out { \
  40756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40757. _ezchip_macro_read_value_ &= ~(0xFF); \
  40758. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  40759. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40760. }
  40761. #define SET_GPIO_25_dout_dsp_JTDOEn_pad { \
  40762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40763. _ezchip_macro_read_value_ &= ~(0xFF); \
  40764. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  40765. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40766. }
  40767. #define SET_GPIO_25_dout_dsp_JTDO_pad { \
  40768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40769. _ezchip_macro_read_value_ &= ~(0xFF); \
  40770. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  40771. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40772. }
  40773. #define SET_GPIO_25_dout_i2c0_pad_sck_oe { \
  40774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40775. _ezchip_macro_read_value_ &= ~(0xFF); \
  40776. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  40777. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40778. }
  40779. #define SET_GPIO_25_dout_i2c0_pad_sda_oe { \
  40780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40781. _ezchip_macro_read_value_ &= ~(0xFF); \
  40782. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  40783. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40784. }
  40785. #define SET_GPIO_25_dout_i2c1_pad_sck_oe { \
  40786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40787. _ezchip_macro_read_value_ &= ~(0xFF); \
  40788. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  40789. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40790. }
  40791. #define SET_GPIO_25_dout_i2c1_pad_sda_oe { \
  40792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40793. _ezchip_macro_read_value_ &= ~(0xFF); \
  40794. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  40795. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40796. }
  40797. #define SET_GPIO_25_dout_i2c2_pad_sck_oe { \
  40798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40799. _ezchip_macro_read_value_ &= ~(0xFF); \
  40800. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  40801. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40802. }
  40803. #define SET_GPIO_25_dout_i2c2_pad_sda_oe { \
  40804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40805. _ezchip_macro_read_value_ &= ~(0xFF); \
  40806. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  40807. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40808. }
  40809. #define SET_GPIO_25_dout_i2c3_pad_sck_oe { \
  40810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40811. _ezchip_macro_read_value_ &= ~(0xFF); \
  40812. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  40813. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40814. }
  40815. #define SET_GPIO_25_dout_i2c3_pad_sda_oe { \
  40816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40817. _ezchip_macro_read_value_ &= ~(0xFF); \
  40818. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  40819. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40820. }
  40821. #define SET_GPIO_25_dout_i2srx_bclk_out { \
  40822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40823. _ezchip_macro_read_value_ &= ~(0xFF); \
  40824. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  40825. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40826. }
  40827. #define SET_GPIO_25_dout_i2srx_bclk_out_oen { \
  40828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40829. _ezchip_macro_read_value_ &= ~(0xFF); \
  40830. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  40831. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40832. }
  40833. #define SET_GPIO_25_dout_i2srx_lrck_out { \
  40834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40835. _ezchip_macro_read_value_ &= ~(0xFF); \
  40836. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  40837. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40838. }
  40839. #define SET_GPIO_25_dout_i2srx_lrck_out_oen { \
  40840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40841. _ezchip_macro_read_value_ &= ~(0xFF); \
  40842. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  40843. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40844. }
  40845. #define SET_GPIO_25_dout_i2srx_mclk_out { \
  40846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40847. _ezchip_macro_read_value_ &= ~(0xFF); \
  40848. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  40849. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40850. }
  40851. #define SET_GPIO_25_dout_i2stx_bclk_out { \
  40852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40853. _ezchip_macro_read_value_ &= ~(0xFF); \
  40854. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  40855. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40856. }
  40857. #define SET_GPIO_25_dout_i2stx_bclk_out_oen { \
  40858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40859. _ezchip_macro_read_value_ &= ~(0xFF); \
  40860. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  40861. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40862. }
  40863. #define SET_GPIO_25_dout_i2stx_lrck_out { \
  40864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40865. _ezchip_macro_read_value_ &= ~(0xFF); \
  40866. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  40867. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40868. }
  40869. #define SET_GPIO_25_dout_i2stx_lrckout_oen { \
  40870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40871. _ezchip_macro_read_value_ &= ~(0xFF); \
  40872. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  40873. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40874. }
  40875. #define SET_GPIO_25_dout_i2stx_mclk_out { \
  40876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40877. _ezchip_macro_read_value_ &= ~(0xFF); \
  40878. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  40879. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40880. }
  40881. #define SET_GPIO_25_dout_i2stx_sdout0 { \
  40882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40883. _ezchip_macro_read_value_ &= ~(0xFF); \
  40884. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  40885. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40886. }
  40887. #define SET_GPIO_25_dout_i2stx_sdout1 { \
  40888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40889. _ezchip_macro_read_value_ &= ~(0xFF); \
  40890. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  40891. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40892. }
  40893. #define SET_GPIO_25_dout_lcd_pad_csm_n { \
  40894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40895. _ezchip_macro_read_value_ &= ~(0xFF); \
  40896. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  40897. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40898. }
  40899. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit0 { \
  40900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40901. _ezchip_macro_read_value_ &= ~(0xFF); \
  40902. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  40903. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40904. }
  40905. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit1 { \
  40906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40907. _ezchip_macro_read_value_ &= ~(0xFF); \
  40908. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  40909. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40910. }
  40911. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit2 { \
  40912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40913. _ezchip_macro_read_value_ &= ~(0xFF); \
  40914. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  40915. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40916. }
  40917. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit3 { \
  40918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40919. _ezchip_macro_read_value_ &= ~(0xFF); \
  40920. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  40921. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40922. }
  40923. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit4 { \
  40924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40925. _ezchip_macro_read_value_ &= ~(0xFF); \
  40926. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  40927. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40928. }
  40929. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit5 { \
  40930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40931. _ezchip_macro_read_value_ &= ~(0xFF); \
  40932. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  40933. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40934. }
  40935. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit6 { \
  40936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40937. _ezchip_macro_read_value_ &= ~(0xFF); \
  40938. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  40939. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40940. }
  40941. #define SET_GPIO_25_dout_pwm_pad_oe_n_bit7 { \
  40942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40943. _ezchip_macro_read_value_ &= ~(0xFF); \
  40944. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  40945. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40946. }
  40947. #define SET_GPIO_25_dout_pwm_pad_out_bit0 { \
  40948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40949. _ezchip_macro_read_value_ &= ~(0xFF); \
  40950. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  40951. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40952. }
  40953. #define SET_GPIO_25_dout_pwm_pad_out_bit1 { \
  40954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40955. _ezchip_macro_read_value_ &= ~(0xFF); \
  40956. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  40957. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40958. }
  40959. #define SET_GPIO_25_dout_pwm_pad_out_bit2 { \
  40960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40961. _ezchip_macro_read_value_ &= ~(0xFF); \
  40962. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  40963. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40964. }
  40965. #define SET_GPIO_25_dout_pwm_pad_out_bit3 { \
  40966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40967. _ezchip_macro_read_value_ &= ~(0xFF); \
  40968. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  40969. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40970. }
  40971. #define SET_GPIO_25_dout_pwm_pad_out_bit4 { \
  40972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40973. _ezchip_macro_read_value_ &= ~(0xFF); \
  40974. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  40975. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40976. }
  40977. #define SET_GPIO_25_dout_pwm_pad_out_bit5 { \
  40978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40979. _ezchip_macro_read_value_ &= ~(0xFF); \
  40980. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  40981. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40982. }
  40983. #define SET_GPIO_25_dout_pwm_pad_out_bit6 { \
  40984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40985. _ezchip_macro_read_value_ &= ~(0xFF); \
  40986. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  40987. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40988. }
  40989. #define SET_GPIO_25_dout_pwm_pad_out_bit7 { \
  40990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40991. _ezchip_macro_read_value_ &= ~(0xFF); \
  40992. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  40993. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  40994. }
  40995. #define SET_GPIO_25_dout_pwmdac_left_out { \
  40996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  40997. _ezchip_macro_read_value_ &= ~(0xFF); \
  40998. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  40999. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41000. }
  41001. #define SET_GPIO_25_dout_pwmdac_right_out { \
  41002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41003. _ezchip_macro_read_value_ &= ~(0xFF); \
  41004. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  41005. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41006. }
  41007. #define SET_GPIO_25_dout_qspi_csn1_out { \
  41008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41009. _ezchip_macro_read_value_ &= ~(0xFF); \
  41010. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  41011. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41012. }
  41013. #define SET_GPIO_25_dout_qspi_csn2_out { \
  41014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41015. _ezchip_macro_read_value_ &= ~(0xFF); \
  41016. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  41017. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41018. }
  41019. #define SET_GPIO_25_dout_qspi_csn3_out { \
  41020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41021. _ezchip_macro_read_value_ &= ~(0xFF); \
  41022. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  41023. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41024. }
  41025. #define SET_GPIO_25_dout_register23_SCFG_cmsensor_rst0 { \
  41026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41027. _ezchip_macro_read_value_ &= ~(0xFF); \
  41028. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  41029. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41030. }
  41031. #define SET_GPIO_25_dout_register23_SCFG_cmsensor_rst1 { \
  41032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41033. _ezchip_macro_read_value_ &= ~(0xFF); \
  41034. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  41035. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41036. }
  41037. #define SET_GPIO_25_dout_register32_SCFG_gmac_phy_rstn { \
  41038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41039. _ezchip_macro_read_value_ &= ~(0xFF); \
  41040. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  41041. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41042. }
  41043. #define SET_GPIO_25_dout_sdio0_pad_card_power_en { \
  41044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41045. _ezchip_macro_read_value_ &= ~(0xFF); \
  41046. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  41047. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41048. }
  41049. #define SET_GPIO_25_dout_sdio0_pad_cclk_out { \
  41050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41051. _ezchip_macro_read_value_ &= ~(0xFF); \
  41052. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  41053. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41054. }
  41055. #define SET_GPIO_25_dout_sdio0_pad_ccmd_oe { \
  41056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41057. _ezchip_macro_read_value_ &= ~(0xFF); \
  41058. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  41059. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41060. }
  41061. #define SET_GPIO_25_dout_sdio0_pad_ccmd_out { \
  41062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41063. _ezchip_macro_read_value_ &= ~(0xFF); \
  41064. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  41065. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41066. }
  41067. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit0 { \
  41068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41069. _ezchip_macro_read_value_ &= ~(0xFF); \
  41070. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  41071. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41072. }
  41073. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit1 { \
  41074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41075. _ezchip_macro_read_value_ &= ~(0xFF); \
  41076. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  41077. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41078. }
  41079. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit2 { \
  41080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41081. _ezchip_macro_read_value_ &= ~(0xFF); \
  41082. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  41083. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41084. }
  41085. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit3 { \
  41086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41087. _ezchip_macro_read_value_ &= ~(0xFF); \
  41088. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  41089. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41090. }
  41091. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit4 { \
  41092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41093. _ezchip_macro_read_value_ &= ~(0xFF); \
  41094. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  41095. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41096. }
  41097. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit5 { \
  41098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41099. _ezchip_macro_read_value_ &= ~(0xFF); \
  41100. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  41101. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41102. }
  41103. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit6 { \
  41104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41105. _ezchip_macro_read_value_ &= ~(0xFF); \
  41106. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  41107. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41108. }
  41109. #define SET_GPIO_25_dout_sdio0_pad_cdata_oe_bit7 { \
  41110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41111. _ezchip_macro_read_value_ &= ~(0xFF); \
  41112. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  41113. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41114. }
  41115. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit0 { \
  41116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41117. _ezchip_macro_read_value_ &= ~(0xFF); \
  41118. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  41119. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41120. }
  41121. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit1 { \
  41122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41123. _ezchip_macro_read_value_ &= ~(0xFF); \
  41124. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  41125. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41126. }
  41127. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit2 { \
  41128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41129. _ezchip_macro_read_value_ &= ~(0xFF); \
  41130. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  41131. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41132. }
  41133. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit3 { \
  41134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41135. _ezchip_macro_read_value_ &= ~(0xFF); \
  41136. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  41137. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41138. }
  41139. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit4 { \
  41140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41141. _ezchip_macro_read_value_ &= ~(0xFF); \
  41142. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  41143. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41144. }
  41145. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit5 { \
  41146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41147. _ezchip_macro_read_value_ &= ~(0xFF); \
  41148. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  41149. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41150. }
  41151. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit6 { \
  41152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41153. _ezchip_macro_read_value_ &= ~(0xFF); \
  41154. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  41155. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41156. }
  41157. #define SET_GPIO_25_dout_sdio0_pad_cdata_out_bit7 { \
  41158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41159. _ezchip_macro_read_value_ &= ~(0xFF); \
  41160. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  41161. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41162. }
  41163. #define SET_GPIO_25_dout_sdio0_pad_rst_n { \
  41164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41165. _ezchip_macro_read_value_ &= ~(0xFF); \
  41166. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  41167. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41168. }
  41169. #define SET_GPIO_25_dout_sdio1_pad_card_power_en { \
  41170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41171. _ezchip_macro_read_value_ &= ~(0xFF); \
  41172. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  41173. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41174. }
  41175. #define SET_GPIO_25_dout_sdio1_pad_cclk_out { \
  41176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41177. _ezchip_macro_read_value_ &= ~(0xFF); \
  41178. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  41179. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41180. }
  41181. #define SET_GPIO_25_dout_sdio1_pad_ccmd_oe { \
  41182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41183. _ezchip_macro_read_value_ &= ~(0xFF); \
  41184. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  41185. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41186. }
  41187. #define SET_GPIO_25_dout_sdio1_pad_ccmd_out { \
  41188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41189. _ezchip_macro_read_value_ &= ~(0xFF); \
  41190. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  41191. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41192. }
  41193. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit0 { \
  41194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41195. _ezchip_macro_read_value_ &= ~(0xFF); \
  41196. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  41197. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41198. }
  41199. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit1 { \
  41200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41201. _ezchip_macro_read_value_ &= ~(0xFF); \
  41202. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  41203. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41204. }
  41205. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit2 { \
  41206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41207. _ezchip_macro_read_value_ &= ~(0xFF); \
  41208. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  41209. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41210. }
  41211. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit3 { \
  41212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41213. _ezchip_macro_read_value_ &= ~(0xFF); \
  41214. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  41215. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41216. }
  41217. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit4 { \
  41218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41219. _ezchip_macro_read_value_ &= ~(0xFF); \
  41220. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  41221. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41222. }
  41223. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit5 { \
  41224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41225. _ezchip_macro_read_value_ &= ~(0xFF); \
  41226. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  41227. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41228. }
  41229. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit6 { \
  41230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41231. _ezchip_macro_read_value_ &= ~(0xFF); \
  41232. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  41233. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41234. }
  41235. #define SET_GPIO_25_dout_sdio1_pad_cdata_oe_bit7 { \
  41236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41237. _ezchip_macro_read_value_ &= ~(0xFF); \
  41238. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  41239. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41240. }
  41241. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit0 { \
  41242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41243. _ezchip_macro_read_value_ &= ~(0xFF); \
  41244. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  41245. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41246. }
  41247. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit1 { \
  41248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41249. _ezchip_macro_read_value_ &= ~(0xFF); \
  41250. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  41251. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41252. }
  41253. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit2 { \
  41254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41255. _ezchip_macro_read_value_ &= ~(0xFF); \
  41256. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  41257. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41258. }
  41259. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit3 { \
  41260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41261. _ezchip_macro_read_value_ &= ~(0xFF); \
  41262. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  41263. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41264. }
  41265. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit4 { \
  41266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41267. _ezchip_macro_read_value_ &= ~(0xFF); \
  41268. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  41269. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41270. }
  41271. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit5 { \
  41272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41273. _ezchip_macro_read_value_ &= ~(0xFF); \
  41274. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  41275. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41276. }
  41277. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit6 { \
  41278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41279. _ezchip_macro_read_value_ &= ~(0xFF); \
  41280. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  41281. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41282. }
  41283. #define SET_GPIO_25_dout_sdio1_pad_cdata_out_bit7 { \
  41284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41285. _ezchip_macro_read_value_ &= ~(0xFF); \
  41286. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  41287. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41288. }
  41289. #define SET_GPIO_25_dout_sdio1_pad_rst_n { \
  41290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41291. _ezchip_macro_read_value_ &= ~(0xFF); \
  41292. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  41293. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41294. }
  41295. #define SET_GPIO_25_dout_spdif_tx_sdout { \
  41296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41297. _ezchip_macro_read_value_ &= ~(0xFF); \
  41298. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  41299. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41300. }
  41301. #define SET_GPIO_25_dout_spdif_tx_sdout_oen { \
  41302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41303. _ezchip_macro_read_value_ &= ~(0xFF); \
  41304. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  41305. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41306. }
  41307. #define SET_GPIO_25_dout_spi0_pad_oe_n { \
  41308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41309. _ezchip_macro_read_value_ &= ~(0xFF); \
  41310. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  41311. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41312. }
  41313. #define SET_GPIO_25_dout_spi0_pad_sck_out { \
  41314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41315. _ezchip_macro_read_value_ &= ~(0xFF); \
  41316. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  41317. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41318. }
  41319. #define SET_GPIO_25_dout_spi0_pad_ss_0_n { \
  41320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41321. _ezchip_macro_read_value_ &= ~(0xFF); \
  41322. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  41323. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41324. }
  41325. #define SET_GPIO_25_dout_spi0_pad_ss_1_n { \
  41326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41327. _ezchip_macro_read_value_ &= ~(0xFF); \
  41328. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  41329. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41330. }
  41331. #define SET_GPIO_25_dout_spi0_pad_txd { \
  41332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41333. _ezchip_macro_read_value_ &= ~(0xFF); \
  41334. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  41335. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41336. }
  41337. #define SET_GPIO_25_dout_spi1_pad_oe_n { \
  41338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41339. _ezchip_macro_read_value_ &= ~(0xFF); \
  41340. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  41341. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41342. }
  41343. #define SET_GPIO_25_dout_spi1_pad_sck_out { \
  41344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41345. _ezchip_macro_read_value_ &= ~(0xFF); \
  41346. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  41347. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41348. }
  41349. #define SET_GPIO_25_dout_spi1_pad_ss_0_n { \
  41350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41351. _ezchip_macro_read_value_ &= ~(0xFF); \
  41352. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  41353. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41354. }
  41355. #define SET_GPIO_25_dout_spi1_pad_ss_1_n { \
  41356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41357. _ezchip_macro_read_value_ &= ~(0xFF); \
  41358. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  41359. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41360. }
  41361. #define SET_GPIO_25_dout_spi1_pad_txd { \
  41362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41363. _ezchip_macro_read_value_ &= ~(0xFF); \
  41364. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  41365. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41366. }
  41367. #define SET_GPIO_25_dout_spi2_pad_oe_n { \
  41368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41369. _ezchip_macro_read_value_ &= ~(0xFF); \
  41370. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  41371. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41372. }
  41373. #define SET_GPIO_25_dout_spi2_pad_sck_out { \
  41374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41375. _ezchip_macro_read_value_ &= ~(0xFF); \
  41376. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  41377. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41378. }
  41379. #define SET_GPIO_25_dout_spi2_pad_ss_0_n { \
  41380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41381. _ezchip_macro_read_value_ &= ~(0xFF); \
  41382. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  41383. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41384. }
  41385. #define SET_GPIO_25_dout_spi2_pad_ss_1_n { \
  41386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41387. _ezchip_macro_read_value_ &= ~(0xFF); \
  41388. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  41389. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41390. }
  41391. #define SET_GPIO_25_dout_spi2_pad_txd { \
  41392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41393. _ezchip_macro_read_value_ &= ~(0xFF); \
  41394. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  41395. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41396. }
  41397. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit0 { \
  41398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41399. _ezchip_macro_read_value_ &= ~(0xFF); \
  41400. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  41401. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41402. }
  41403. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit1 { \
  41404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41405. _ezchip_macro_read_value_ &= ~(0xFF); \
  41406. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  41407. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41408. }
  41409. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit2 { \
  41410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41411. _ezchip_macro_read_value_ &= ~(0xFF); \
  41412. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  41413. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41414. }
  41415. #define SET_GPIO_25_dout_spi2ahb_pad_oe_n_bit3 { \
  41416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41417. _ezchip_macro_read_value_ &= ~(0xFF); \
  41418. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  41419. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41420. }
  41421. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit0 { \
  41422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41423. _ezchip_macro_read_value_ &= ~(0xFF); \
  41424. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  41425. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41426. }
  41427. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit1 { \
  41428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41429. _ezchip_macro_read_value_ &= ~(0xFF); \
  41430. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  41431. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41432. }
  41433. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit2 { \
  41434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41435. _ezchip_macro_read_value_ &= ~(0xFF); \
  41436. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  41437. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41438. }
  41439. #define SET_GPIO_25_dout_spi2ahb_pad_txd_bit3 { \
  41440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41441. _ezchip_macro_read_value_ &= ~(0xFF); \
  41442. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  41443. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41444. }
  41445. #define SET_GPIO_25_dout_spi3_pad_oe_n { \
  41446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41447. _ezchip_macro_read_value_ &= ~(0xFF); \
  41448. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  41449. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41450. }
  41451. #define SET_GPIO_25_dout_spi3_pad_sck_out { \
  41452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41453. _ezchip_macro_read_value_ &= ~(0xFF); \
  41454. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  41455. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41456. }
  41457. #define SET_GPIO_25_dout_spi3_pad_ss_0_n { \
  41458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41459. _ezchip_macro_read_value_ &= ~(0xFF); \
  41460. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  41461. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41462. }
  41463. #define SET_GPIO_25_dout_spi3_pad_ss_1_n { \
  41464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41465. _ezchip_macro_read_value_ &= ~(0xFF); \
  41466. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  41467. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41468. }
  41469. #define SET_GPIO_25_dout_spi3_pad_txd { \
  41470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41471. _ezchip_macro_read_value_ &= ~(0xFF); \
  41472. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  41473. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41474. }
  41475. #define SET_GPIO_25_dout_uart0_pad_dtrn { \
  41476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41477. _ezchip_macro_read_value_ &= ~(0xFF); \
  41478. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  41479. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41480. }
  41481. #define SET_GPIO_25_dout_uart0_pad_rtsn { \
  41482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41483. _ezchip_macro_read_value_ &= ~(0xFF); \
  41484. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  41485. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41486. }
  41487. #define SET_GPIO_25_dout_uart0_pad_sout { \
  41488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41489. _ezchip_macro_read_value_ &= ~(0xFF); \
  41490. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  41491. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41492. }
  41493. #define SET_GPIO_25_dout_uart1_pad_sout { \
  41494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41495. _ezchip_macro_read_value_ &= ~(0xFF); \
  41496. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  41497. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41498. }
  41499. #define SET_GPIO_25_dout_uart2_pad_dtr_n { \
  41500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41501. _ezchip_macro_read_value_ &= ~(0xFF); \
  41502. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  41503. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41504. }
  41505. #define SET_GPIO_25_dout_uart2_pad_rts_n { \
  41506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41507. _ezchip_macro_read_value_ &= ~(0xFF); \
  41508. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  41509. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41510. }
  41511. #define SET_GPIO_25_dout_uart2_pad_sout { \
  41512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41513. _ezchip_macro_read_value_ &= ~(0xFF); \
  41514. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  41515. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41516. }
  41517. #define SET_GPIO_25_dout_uart3_pad_sout { \
  41518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41519. _ezchip_macro_read_value_ &= ~(0xFF); \
  41520. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  41521. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41522. }
  41523. #define SET_GPIO_25_dout_usb_drv_bus { \
  41524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_dout_REG_ADDR); \
  41525. _ezchip_macro_read_value_ &= ~(0xFF); \
  41526. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  41527. MA_OUTW(gpio_25_dout_REG_ADDR,_ezchip_macro_read_value_); \
  41528. }
  41529. #define SET_GPIO_25_doen_reverse_(en) { \
  41530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41531. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  41532. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  41533. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41534. }
  41535. #define SET_GPIO_25_doen_LOW { \
  41536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41537. _ezchip_macro_read_value_ &= ~(0xFF); \
  41538. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  41539. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41540. }
  41541. #define SET_GPIO_25_doen_HIGH { \
  41542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41543. _ezchip_macro_read_value_ &= ~(0xFF); \
  41544. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  41545. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41546. }
  41547. #define SET_GPIO_25_doen_clk_gmac_tophyref { \
  41548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41549. _ezchip_macro_read_value_ &= ~(0xFF); \
  41550. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  41551. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41552. }
  41553. #define SET_GPIO_25_doen_cpu_jtag_tdo { \
  41554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41555. _ezchip_macro_read_value_ &= ~(0xFF); \
  41556. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  41557. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41558. }
  41559. #define SET_GPIO_25_doen_cpu_jtag_tdo_oen { \
  41560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41561. _ezchip_macro_read_value_ &= ~(0xFF); \
  41562. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  41563. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41564. }
  41565. #define SET_GPIO_25_doen_dmic_clk_out { \
  41566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41567. _ezchip_macro_read_value_ &= ~(0xFF); \
  41568. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  41569. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41570. }
  41571. #define SET_GPIO_25_doen_dsp_JTDOEn_pad { \
  41572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41573. _ezchip_macro_read_value_ &= ~(0xFF); \
  41574. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  41575. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41576. }
  41577. #define SET_GPIO_25_doen_dsp_JTDO_pad { \
  41578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41579. _ezchip_macro_read_value_ &= ~(0xFF); \
  41580. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  41581. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41582. }
  41583. #define SET_GPIO_25_doen_i2c0_pad_sck_oe { \
  41584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41585. _ezchip_macro_read_value_ &= ~(0xFF); \
  41586. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  41587. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41588. }
  41589. #define SET_GPIO_25_doen_i2c0_pad_sda_oe { \
  41590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41591. _ezchip_macro_read_value_ &= ~(0xFF); \
  41592. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  41593. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41594. }
  41595. #define SET_GPIO_25_doen_i2c1_pad_sck_oe { \
  41596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41597. _ezchip_macro_read_value_ &= ~(0xFF); \
  41598. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  41599. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41600. }
  41601. #define SET_GPIO_25_doen_i2c1_pad_sda_oe { \
  41602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41603. _ezchip_macro_read_value_ &= ~(0xFF); \
  41604. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  41605. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41606. }
  41607. #define SET_GPIO_25_doen_i2c2_pad_sck_oe { \
  41608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41609. _ezchip_macro_read_value_ &= ~(0xFF); \
  41610. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  41611. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41612. }
  41613. #define SET_GPIO_25_doen_i2c2_pad_sda_oe { \
  41614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41615. _ezchip_macro_read_value_ &= ~(0xFF); \
  41616. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  41617. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41618. }
  41619. #define SET_GPIO_25_doen_i2c3_pad_sck_oe { \
  41620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41621. _ezchip_macro_read_value_ &= ~(0xFF); \
  41622. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  41623. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41624. }
  41625. #define SET_GPIO_25_doen_i2c3_pad_sda_oe { \
  41626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41627. _ezchip_macro_read_value_ &= ~(0xFF); \
  41628. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  41629. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41630. }
  41631. #define SET_GPIO_25_doen_i2srx_bclk_out { \
  41632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41633. _ezchip_macro_read_value_ &= ~(0xFF); \
  41634. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  41635. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41636. }
  41637. #define SET_GPIO_25_doen_i2srx_bclk_out_oen { \
  41638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41639. _ezchip_macro_read_value_ &= ~(0xFF); \
  41640. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  41641. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41642. }
  41643. #define SET_GPIO_25_doen_i2srx_lrck_out { \
  41644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41645. _ezchip_macro_read_value_ &= ~(0xFF); \
  41646. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  41647. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41648. }
  41649. #define SET_GPIO_25_doen_i2srx_lrck_out_oen { \
  41650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41651. _ezchip_macro_read_value_ &= ~(0xFF); \
  41652. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  41653. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41654. }
  41655. #define SET_GPIO_25_doen_i2srx_mclk_out { \
  41656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41657. _ezchip_macro_read_value_ &= ~(0xFF); \
  41658. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  41659. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41660. }
  41661. #define SET_GPIO_25_doen_i2stx_bclk_out { \
  41662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41663. _ezchip_macro_read_value_ &= ~(0xFF); \
  41664. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  41665. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41666. }
  41667. #define SET_GPIO_25_doen_i2stx_bclk_out_oen { \
  41668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41669. _ezchip_macro_read_value_ &= ~(0xFF); \
  41670. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  41671. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41672. }
  41673. #define SET_GPIO_25_doen_i2stx_lrck_out { \
  41674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41675. _ezchip_macro_read_value_ &= ~(0xFF); \
  41676. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  41677. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41678. }
  41679. #define SET_GPIO_25_doen_i2stx_lrckout_oen { \
  41680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41681. _ezchip_macro_read_value_ &= ~(0xFF); \
  41682. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  41683. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41684. }
  41685. #define SET_GPIO_25_doen_i2stx_mclk_out { \
  41686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41687. _ezchip_macro_read_value_ &= ~(0xFF); \
  41688. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  41689. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41690. }
  41691. #define SET_GPIO_25_doen_i2stx_sdout0 { \
  41692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41693. _ezchip_macro_read_value_ &= ~(0xFF); \
  41694. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  41695. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41696. }
  41697. #define SET_GPIO_25_doen_i2stx_sdout1 { \
  41698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41699. _ezchip_macro_read_value_ &= ~(0xFF); \
  41700. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  41701. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41702. }
  41703. #define SET_GPIO_25_doen_lcd_pad_csm_n { \
  41704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41705. _ezchip_macro_read_value_ &= ~(0xFF); \
  41706. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  41707. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41708. }
  41709. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit0 { \
  41710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41711. _ezchip_macro_read_value_ &= ~(0xFF); \
  41712. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  41713. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41714. }
  41715. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit1 { \
  41716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41717. _ezchip_macro_read_value_ &= ~(0xFF); \
  41718. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  41719. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41720. }
  41721. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit2 { \
  41722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41723. _ezchip_macro_read_value_ &= ~(0xFF); \
  41724. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  41725. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41726. }
  41727. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit3 { \
  41728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41729. _ezchip_macro_read_value_ &= ~(0xFF); \
  41730. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  41731. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41732. }
  41733. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit4 { \
  41734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41735. _ezchip_macro_read_value_ &= ~(0xFF); \
  41736. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  41737. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41738. }
  41739. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit5 { \
  41740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41741. _ezchip_macro_read_value_ &= ~(0xFF); \
  41742. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  41743. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41744. }
  41745. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit6 { \
  41746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41747. _ezchip_macro_read_value_ &= ~(0xFF); \
  41748. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  41749. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41750. }
  41751. #define SET_GPIO_25_doen_pwm_pad_oe_n_bit7 { \
  41752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41753. _ezchip_macro_read_value_ &= ~(0xFF); \
  41754. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  41755. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41756. }
  41757. #define SET_GPIO_25_doen_pwm_pad_out_bit0 { \
  41758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41759. _ezchip_macro_read_value_ &= ~(0xFF); \
  41760. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  41761. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41762. }
  41763. #define SET_GPIO_25_doen_pwm_pad_out_bit1 { \
  41764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41765. _ezchip_macro_read_value_ &= ~(0xFF); \
  41766. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  41767. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41768. }
  41769. #define SET_GPIO_25_doen_pwm_pad_out_bit2 { \
  41770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41771. _ezchip_macro_read_value_ &= ~(0xFF); \
  41772. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  41773. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41774. }
  41775. #define SET_GPIO_25_doen_pwm_pad_out_bit3 { \
  41776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41777. _ezchip_macro_read_value_ &= ~(0xFF); \
  41778. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  41779. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41780. }
  41781. #define SET_GPIO_25_doen_pwm_pad_out_bit4 { \
  41782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41783. _ezchip_macro_read_value_ &= ~(0xFF); \
  41784. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  41785. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41786. }
  41787. #define SET_GPIO_25_doen_pwm_pad_out_bit5 { \
  41788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41789. _ezchip_macro_read_value_ &= ~(0xFF); \
  41790. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  41791. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41792. }
  41793. #define SET_GPIO_25_doen_pwm_pad_out_bit6 { \
  41794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41795. _ezchip_macro_read_value_ &= ~(0xFF); \
  41796. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  41797. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41798. }
  41799. #define SET_GPIO_25_doen_pwm_pad_out_bit7 { \
  41800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41801. _ezchip_macro_read_value_ &= ~(0xFF); \
  41802. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  41803. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41804. }
  41805. #define SET_GPIO_25_doen_pwmdac_left_out { \
  41806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41807. _ezchip_macro_read_value_ &= ~(0xFF); \
  41808. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  41809. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41810. }
  41811. #define SET_GPIO_25_doen_pwmdac_right_out { \
  41812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41813. _ezchip_macro_read_value_ &= ~(0xFF); \
  41814. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  41815. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41816. }
  41817. #define SET_GPIO_25_doen_qspi_csn1_out { \
  41818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41819. _ezchip_macro_read_value_ &= ~(0xFF); \
  41820. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  41821. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41822. }
  41823. #define SET_GPIO_25_doen_qspi_csn2_out { \
  41824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41825. _ezchip_macro_read_value_ &= ~(0xFF); \
  41826. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  41827. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41828. }
  41829. #define SET_GPIO_25_doen_qspi_csn3_out { \
  41830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41831. _ezchip_macro_read_value_ &= ~(0xFF); \
  41832. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  41833. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41834. }
  41835. #define SET_GPIO_25_doen_register23_SCFG_cmsensor_rst0 { \
  41836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41837. _ezchip_macro_read_value_ &= ~(0xFF); \
  41838. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  41839. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41840. }
  41841. #define SET_GPIO_25_doen_register23_SCFG_cmsensor_rst1 { \
  41842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41843. _ezchip_macro_read_value_ &= ~(0xFF); \
  41844. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  41845. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41846. }
  41847. #define SET_GPIO_25_doen_register32_SCFG_gmac_phy_rstn { \
  41848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41849. _ezchip_macro_read_value_ &= ~(0xFF); \
  41850. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  41851. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41852. }
  41853. #define SET_GPIO_25_doen_sdio0_pad_card_power_en { \
  41854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41855. _ezchip_macro_read_value_ &= ~(0xFF); \
  41856. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  41857. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41858. }
  41859. #define SET_GPIO_25_doen_sdio0_pad_cclk_out { \
  41860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41861. _ezchip_macro_read_value_ &= ~(0xFF); \
  41862. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  41863. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41864. }
  41865. #define SET_GPIO_25_doen_sdio0_pad_ccmd_oe { \
  41866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41867. _ezchip_macro_read_value_ &= ~(0xFF); \
  41868. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  41869. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41870. }
  41871. #define SET_GPIO_25_doen_sdio0_pad_ccmd_out { \
  41872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41873. _ezchip_macro_read_value_ &= ~(0xFF); \
  41874. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  41875. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41876. }
  41877. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit0 { \
  41878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41879. _ezchip_macro_read_value_ &= ~(0xFF); \
  41880. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  41881. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41882. }
  41883. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit1 { \
  41884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41885. _ezchip_macro_read_value_ &= ~(0xFF); \
  41886. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  41887. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41888. }
  41889. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit2 { \
  41890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41891. _ezchip_macro_read_value_ &= ~(0xFF); \
  41892. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  41893. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41894. }
  41895. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit3 { \
  41896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41897. _ezchip_macro_read_value_ &= ~(0xFF); \
  41898. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  41899. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41900. }
  41901. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit4 { \
  41902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41903. _ezchip_macro_read_value_ &= ~(0xFF); \
  41904. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  41905. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41906. }
  41907. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit5 { \
  41908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41909. _ezchip_macro_read_value_ &= ~(0xFF); \
  41910. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  41911. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41912. }
  41913. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit6 { \
  41914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41915. _ezchip_macro_read_value_ &= ~(0xFF); \
  41916. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  41917. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41918. }
  41919. #define SET_GPIO_25_doen_sdio0_pad_cdata_oe_bit7 { \
  41920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41921. _ezchip_macro_read_value_ &= ~(0xFF); \
  41922. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  41923. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41924. }
  41925. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit0 { \
  41926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41927. _ezchip_macro_read_value_ &= ~(0xFF); \
  41928. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  41929. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41930. }
  41931. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit1 { \
  41932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41933. _ezchip_macro_read_value_ &= ~(0xFF); \
  41934. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  41935. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41936. }
  41937. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit2 { \
  41938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41939. _ezchip_macro_read_value_ &= ~(0xFF); \
  41940. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  41941. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41942. }
  41943. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit3 { \
  41944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41945. _ezchip_macro_read_value_ &= ~(0xFF); \
  41946. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  41947. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41948. }
  41949. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit4 { \
  41950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41951. _ezchip_macro_read_value_ &= ~(0xFF); \
  41952. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  41953. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41954. }
  41955. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit5 { \
  41956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41957. _ezchip_macro_read_value_ &= ~(0xFF); \
  41958. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  41959. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41960. }
  41961. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit6 { \
  41962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41963. _ezchip_macro_read_value_ &= ~(0xFF); \
  41964. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  41965. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41966. }
  41967. #define SET_GPIO_25_doen_sdio0_pad_cdata_out_bit7 { \
  41968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41969. _ezchip_macro_read_value_ &= ~(0xFF); \
  41970. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  41971. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41972. }
  41973. #define SET_GPIO_25_doen_sdio0_pad_rst_n { \
  41974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41975. _ezchip_macro_read_value_ &= ~(0xFF); \
  41976. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  41977. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41978. }
  41979. #define SET_GPIO_25_doen_sdio1_pad_card_power_en { \
  41980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41981. _ezchip_macro_read_value_ &= ~(0xFF); \
  41982. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  41983. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41984. }
  41985. #define SET_GPIO_25_doen_sdio1_pad_cclk_out { \
  41986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41987. _ezchip_macro_read_value_ &= ~(0xFF); \
  41988. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  41989. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41990. }
  41991. #define SET_GPIO_25_doen_sdio1_pad_ccmd_oe { \
  41992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41993. _ezchip_macro_read_value_ &= ~(0xFF); \
  41994. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  41995. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  41996. }
  41997. #define SET_GPIO_25_doen_sdio1_pad_ccmd_out { \
  41998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  41999. _ezchip_macro_read_value_ &= ~(0xFF); \
  42000. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  42001. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42002. }
  42003. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit0 { \
  42004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42005. _ezchip_macro_read_value_ &= ~(0xFF); \
  42006. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  42007. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42008. }
  42009. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit1 { \
  42010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42011. _ezchip_macro_read_value_ &= ~(0xFF); \
  42012. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  42013. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42014. }
  42015. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit2 { \
  42016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42017. _ezchip_macro_read_value_ &= ~(0xFF); \
  42018. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  42019. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42020. }
  42021. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit3 { \
  42022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42023. _ezchip_macro_read_value_ &= ~(0xFF); \
  42024. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  42025. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42026. }
  42027. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit4 { \
  42028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42029. _ezchip_macro_read_value_ &= ~(0xFF); \
  42030. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  42031. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42032. }
  42033. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit5 { \
  42034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42035. _ezchip_macro_read_value_ &= ~(0xFF); \
  42036. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  42037. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42038. }
  42039. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit6 { \
  42040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42041. _ezchip_macro_read_value_ &= ~(0xFF); \
  42042. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  42043. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42044. }
  42045. #define SET_GPIO_25_doen_sdio1_pad_cdata_oe_bit7 { \
  42046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42047. _ezchip_macro_read_value_ &= ~(0xFF); \
  42048. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  42049. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42050. }
  42051. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit0 { \
  42052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42053. _ezchip_macro_read_value_ &= ~(0xFF); \
  42054. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  42055. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42056. }
  42057. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit1 { \
  42058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42059. _ezchip_macro_read_value_ &= ~(0xFF); \
  42060. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  42061. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42062. }
  42063. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit2 { \
  42064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42065. _ezchip_macro_read_value_ &= ~(0xFF); \
  42066. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  42067. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42068. }
  42069. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit3 { \
  42070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42071. _ezchip_macro_read_value_ &= ~(0xFF); \
  42072. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  42073. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42074. }
  42075. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit4 { \
  42076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42077. _ezchip_macro_read_value_ &= ~(0xFF); \
  42078. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  42079. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42080. }
  42081. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit5 { \
  42082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42083. _ezchip_macro_read_value_ &= ~(0xFF); \
  42084. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  42085. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42086. }
  42087. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit6 { \
  42088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42089. _ezchip_macro_read_value_ &= ~(0xFF); \
  42090. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  42091. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42092. }
  42093. #define SET_GPIO_25_doen_sdio1_pad_cdata_out_bit7 { \
  42094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42095. _ezchip_macro_read_value_ &= ~(0xFF); \
  42096. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  42097. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42098. }
  42099. #define SET_GPIO_25_doen_sdio1_pad_rst_n { \
  42100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42101. _ezchip_macro_read_value_ &= ~(0xFF); \
  42102. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  42103. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42104. }
  42105. #define SET_GPIO_25_doen_spdif_tx_sdout { \
  42106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42107. _ezchip_macro_read_value_ &= ~(0xFF); \
  42108. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  42109. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42110. }
  42111. #define SET_GPIO_25_doen_spdif_tx_sdout_oen { \
  42112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42113. _ezchip_macro_read_value_ &= ~(0xFF); \
  42114. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  42115. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42116. }
  42117. #define SET_GPIO_25_doen_spi0_pad_oe_n { \
  42118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42119. _ezchip_macro_read_value_ &= ~(0xFF); \
  42120. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  42121. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42122. }
  42123. #define SET_GPIO_25_doen_spi0_pad_sck_out { \
  42124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42125. _ezchip_macro_read_value_ &= ~(0xFF); \
  42126. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  42127. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42128. }
  42129. #define SET_GPIO_25_doen_spi0_pad_ss_0_n { \
  42130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42131. _ezchip_macro_read_value_ &= ~(0xFF); \
  42132. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  42133. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42134. }
  42135. #define SET_GPIO_25_doen_spi0_pad_ss_1_n { \
  42136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42137. _ezchip_macro_read_value_ &= ~(0xFF); \
  42138. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  42139. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42140. }
  42141. #define SET_GPIO_25_doen_spi0_pad_txd { \
  42142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42143. _ezchip_macro_read_value_ &= ~(0xFF); \
  42144. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  42145. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42146. }
  42147. #define SET_GPIO_25_doen_spi1_pad_oe_n { \
  42148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42149. _ezchip_macro_read_value_ &= ~(0xFF); \
  42150. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  42151. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42152. }
  42153. #define SET_GPIO_25_doen_spi1_pad_sck_out { \
  42154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42155. _ezchip_macro_read_value_ &= ~(0xFF); \
  42156. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  42157. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42158. }
  42159. #define SET_GPIO_25_doen_spi1_pad_ss_0_n { \
  42160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42161. _ezchip_macro_read_value_ &= ~(0xFF); \
  42162. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  42163. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42164. }
  42165. #define SET_GPIO_25_doen_spi1_pad_ss_1_n { \
  42166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42167. _ezchip_macro_read_value_ &= ~(0xFF); \
  42168. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  42169. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42170. }
  42171. #define SET_GPIO_25_doen_spi1_pad_txd { \
  42172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42173. _ezchip_macro_read_value_ &= ~(0xFF); \
  42174. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  42175. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42176. }
  42177. #define SET_GPIO_25_doen_spi2_pad_oe_n { \
  42178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42179. _ezchip_macro_read_value_ &= ~(0xFF); \
  42180. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  42181. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42182. }
  42183. #define SET_GPIO_25_doen_spi2_pad_sck_out { \
  42184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42185. _ezchip_macro_read_value_ &= ~(0xFF); \
  42186. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  42187. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42188. }
  42189. #define SET_GPIO_25_doen_spi2_pad_ss_0_n { \
  42190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42191. _ezchip_macro_read_value_ &= ~(0xFF); \
  42192. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  42193. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42194. }
  42195. #define SET_GPIO_25_doen_spi2_pad_ss_1_n { \
  42196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42197. _ezchip_macro_read_value_ &= ~(0xFF); \
  42198. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  42199. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42200. }
  42201. #define SET_GPIO_25_doen_spi2_pad_txd { \
  42202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42203. _ezchip_macro_read_value_ &= ~(0xFF); \
  42204. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  42205. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42206. }
  42207. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit0 { \
  42208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42209. _ezchip_macro_read_value_ &= ~(0xFF); \
  42210. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  42211. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42212. }
  42213. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit1 { \
  42214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42215. _ezchip_macro_read_value_ &= ~(0xFF); \
  42216. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  42217. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42218. }
  42219. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit2 { \
  42220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42221. _ezchip_macro_read_value_ &= ~(0xFF); \
  42222. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  42223. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42224. }
  42225. #define SET_GPIO_25_doen_spi2ahb_pad_oe_n_bit3 { \
  42226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42227. _ezchip_macro_read_value_ &= ~(0xFF); \
  42228. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  42229. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42230. }
  42231. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit0 { \
  42232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42233. _ezchip_macro_read_value_ &= ~(0xFF); \
  42234. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  42235. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42236. }
  42237. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit1 { \
  42238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42239. _ezchip_macro_read_value_ &= ~(0xFF); \
  42240. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  42241. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42242. }
  42243. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit2 { \
  42244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42245. _ezchip_macro_read_value_ &= ~(0xFF); \
  42246. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  42247. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42248. }
  42249. #define SET_GPIO_25_doen_spi2ahb_pad_txd_bit3 { \
  42250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42251. _ezchip_macro_read_value_ &= ~(0xFF); \
  42252. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  42253. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42254. }
  42255. #define SET_GPIO_25_doen_spi3_pad_oe_n { \
  42256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42257. _ezchip_macro_read_value_ &= ~(0xFF); \
  42258. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  42259. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42260. }
  42261. #define SET_GPIO_25_doen_spi3_pad_sck_out { \
  42262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42263. _ezchip_macro_read_value_ &= ~(0xFF); \
  42264. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  42265. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42266. }
  42267. #define SET_GPIO_25_doen_spi3_pad_ss_0_n { \
  42268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42269. _ezchip_macro_read_value_ &= ~(0xFF); \
  42270. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  42271. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42272. }
  42273. #define SET_GPIO_25_doen_spi3_pad_ss_1_n { \
  42274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42275. _ezchip_macro_read_value_ &= ~(0xFF); \
  42276. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  42277. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42278. }
  42279. #define SET_GPIO_25_doen_spi3_pad_txd { \
  42280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42281. _ezchip_macro_read_value_ &= ~(0xFF); \
  42282. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  42283. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42284. }
  42285. #define SET_GPIO_25_doen_uart0_pad_dtrn { \
  42286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42287. _ezchip_macro_read_value_ &= ~(0xFF); \
  42288. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  42289. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42290. }
  42291. #define SET_GPIO_25_doen_uart0_pad_rtsn { \
  42292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42293. _ezchip_macro_read_value_ &= ~(0xFF); \
  42294. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  42295. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42296. }
  42297. #define SET_GPIO_25_doen_uart0_pad_sout { \
  42298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42299. _ezchip_macro_read_value_ &= ~(0xFF); \
  42300. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  42301. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42302. }
  42303. #define SET_GPIO_25_doen_uart1_pad_sout { \
  42304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42305. _ezchip_macro_read_value_ &= ~(0xFF); \
  42306. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  42307. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42308. }
  42309. #define SET_GPIO_25_doen_uart2_pad_dtr_n { \
  42310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42311. _ezchip_macro_read_value_ &= ~(0xFF); \
  42312. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  42313. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42314. }
  42315. #define SET_GPIO_25_doen_uart2_pad_rts_n { \
  42316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42317. _ezchip_macro_read_value_ &= ~(0xFF); \
  42318. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  42319. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42320. }
  42321. #define SET_GPIO_25_doen_uart2_pad_sout { \
  42322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42323. _ezchip_macro_read_value_ &= ~(0xFF); \
  42324. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  42325. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42326. }
  42327. #define SET_GPIO_25_doen_uart3_pad_sout { \
  42328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42329. _ezchip_macro_read_value_ &= ~(0xFF); \
  42330. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  42331. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42332. }
  42333. #define SET_GPIO_25_doen_usb_drv_bus { \
  42334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_25_doen_REG_ADDR); \
  42335. _ezchip_macro_read_value_ &= ~(0xFF); \
  42336. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  42337. MA_OUTW(gpio_25_doen_REG_ADDR,_ezchip_macro_read_value_); \
  42338. }
  42339. #define SET_GPIO_26_dout_reverse_(en) { \
  42340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42341. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  42342. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  42343. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42344. }
  42345. #define SET_GPIO_26_dout_LOW { \
  42346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42347. _ezchip_macro_read_value_ &= ~(0xFF); \
  42348. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  42349. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42350. }
  42351. #define SET_GPIO_26_dout_HIGH { \
  42352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42353. _ezchip_macro_read_value_ &= ~(0xFF); \
  42354. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  42355. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42356. }
  42357. #define SET_GPIO_26_dout_clk_gmac_tophyref { \
  42358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42359. _ezchip_macro_read_value_ &= ~(0xFF); \
  42360. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  42361. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42362. }
  42363. #define SET_GPIO_26_dout_cpu_jtag_tdo { \
  42364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42365. _ezchip_macro_read_value_ &= ~(0xFF); \
  42366. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  42367. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42368. }
  42369. #define SET_GPIO_26_dout_cpu_jtag_tdo_oen { \
  42370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42371. _ezchip_macro_read_value_ &= ~(0xFF); \
  42372. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  42373. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42374. }
  42375. #define SET_GPIO_26_dout_dmic_clk_out { \
  42376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42377. _ezchip_macro_read_value_ &= ~(0xFF); \
  42378. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  42379. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42380. }
  42381. #define SET_GPIO_26_dout_dsp_JTDOEn_pad { \
  42382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42383. _ezchip_macro_read_value_ &= ~(0xFF); \
  42384. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  42385. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42386. }
  42387. #define SET_GPIO_26_dout_dsp_JTDO_pad { \
  42388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42389. _ezchip_macro_read_value_ &= ~(0xFF); \
  42390. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  42391. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42392. }
  42393. #define SET_GPIO_26_dout_i2c0_pad_sck_oe { \
  42394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42395. _ezchip_macro_read_value_ &= ~(0xFF); \
  42396. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  42397. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42398. }
  42399. #define SET_GPIO_26_dout_i2c0_pad_sda_oe { \
  42400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42401. _ezchip_macro_read_value_ &= ~(0xFF); \
  42402. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  42403. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42404. }
  42405. #define SET_GPIO_26_dout_i2c1_pad_sck_oe { \
  42406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42407. _ezchip_macro_read_value_ &= ~(0xFF); \
  42408. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  42409. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42410. }
  42411. #define SET_GPIO_26_dout_i2c1_pad_sda_oe { \
  42412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42413. _ezchip_macro_read_value_ &= ~(0xFF); \
  42414. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  42415. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42416. }
  42417. #define SET_GPIO_26_dout_i2c2_pad_sck_oe { \
  42418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42419. _ezchip_macro_read_value_ &= ~(0xFF); \
  42420. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  42421. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42422. }
  42423. #define SET_GPIO_26_dout_i2c2_pad_sda_oe { \
  42424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42425. _ezchip_macro_read_value_ &= ~(0xFF); \
  42426. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  42427. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42428. }
  42429. #define SET_GPIO_26_dout_i2c3_pad_sck_oe { \
  42430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42431. _ezchip_macro_read_value_ &= ~(0xFF); \
  42432. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  42433. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42434. }
  42435. #define SET_GPIO_26_dout_i2c3_pad_sda_oe { \
  42436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42437. _ezchip_macro_read_value_ &= ~(0xFF); \
  42438. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  42439. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42440. }
  42441. #define SET_GPIO_26_dout_i2srx_bclk_out { \
  42442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42443. _ezchip_macro_read_value_ &= ~(0xFF); \
  42444. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  42445. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42446. }
  42447. #define SET_GPIO_26_dout_i2srx_bclk_out_oen { \
  42448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42449. _ezchip_macro_read_value_ &= ~(0xFF); \
  42450. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  42451. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42452. }
  42453. #define SET_GPIO_26_dout_i2srx_lrck_out { \
  42454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42455. _ezchip_macro_read_value_ &= ~(0xFF); \
  42456. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  42457. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42458. }
  42459. #define SET_GPIO_26_dout_i2srx_lrck_out_oen { \
  42460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42461. _ezchip_macro_read_value_ &= ~(0xFF); \
  42462. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  42463. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42464. }
  42465. #define SET_GPIO_26_dout_i2srx_mclk_out { \
  42466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42467. _ezchip_macro_read_value_ &= ~(0xFF); \
  42468. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  42469. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42470. }
  42471. #define SET_GPIO_26_dout_i2stx_bclk_out { \
  42472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42473. _ezchip_macro_read_value_ &= ~(0xFF); \
  42474. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  42475. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42476. }
  42477. #define SET_GPIO_26_dout_i2stx_bclk_out_oen { \
  42478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42479. _ezchip_macro_read_value_ &= ~(0xFF); \
  42480. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  42481. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42482. }
  42483. #define SET_GPIO_26_dout_i2stx_lrck_out { \
  42484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42485. _ezchip_macro_read_value_ &= ~(0xFF); \
  42486. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  42487. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42488. }
  42489. #define SET_GPIO_26_dout_i2stx_lrckout_oen { \
  42490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42491. _ezchip_macro_read_value_ &= ~(0xFF); \
  42492. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  42493. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42494. }
  42495. #define SET_GPIO_26_dout_i2stx_mclk_out { \
  42496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42497. _ezchip_macro_read_value_ &= ~(0xFF); \
  42498. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  42499. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42500. }
  42501. #define SET_GPIO_26_dout_i2stx_sdout0 { \
  42502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42503. _ezchip_macro_read_value_ &= ~(0xFF); \
  42504. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  42505. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42506. }
  42507. #define SET_GPIO_26_dout_i2stx_sdout1 { \
  42508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42509. _ezchip_macro_read_value_ &= ~(0xFF); \
  42510. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  42511. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42512. }
  42513. #define SET_GPIO_26_dout_lcd_pad_csm_n { \
  42514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42515. _ezchip_macro_read_value_ &= ~(0xFF); \
  42516. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  42517. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42518. }
  42519. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit0 { \
  42520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42521. _ezchip_macro_read_value_ &= ~(0xFF); \
  42522. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  42523. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42524. }
  42525. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit1 { \
  42526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42527. _ezchip_macro_read_value_ &= ~(0xFF); \
  42528. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  42529. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42530. }
  42531. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit2 { \
  42532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42533. _ezchip_macro_read_value_ &= ~(0xFF); \
  42534. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  42535. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42536. }
  42537. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit3 { \
  42538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42539. _ezchip_macro_read_value_ &= ~(0xFF); \
  42540. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  42541. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42542. }
  42543. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit4 { \
  42544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42545. _ezchip_macro_read_value_ &= ~(0xFF); \
  42546. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  42547. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42548. }
  42549. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit5 { \
  42550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42551. _ezchip_macro_read_value_ &= ~(0xFF); \
  42552. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  42553. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42554. }
  42555. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit6 { \
  42556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42557. _ezchip_macro_read_value_ &= ~(0xFF); \
  42558. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  42559. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42560. }
  42561. #define SET_GPIO_26_dout_pwm_pad_oe_n_bit7 { \
  42562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42563. _ezchip_macro_read_value_ &= ~(0xFF); \
  42564. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  42565. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42566. }
  42567. #define SET_GPIO_26_dout_pwm_pad_out_bit0 { \
  42568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42569. _ezchip_macro_read_value_ &= ~(0xFF); \
  42570. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  42571. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42572. }
  42573. #define SET_GPIO_26_dout_pwm_pad_out_bit1 { \
  42574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42575. _ezchip_macro_read_value_ &= ~(0xFF); \
  42576. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  42577. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42578. }
  42579. #define SET_GPIO_26_dout_pwm_pad_out_bit2 { \
  42580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42581. _ezchip_macro_read_value_ &= ~(0xFF); \
  42582. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  42583. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42584. }
  42585. #define SET_GPIO_26_dout_pwm_pad_out_bit3 { \
  42586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42587. _ezchip_macro_read_value_ &= ~(0xFF); \
  42588. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  42589. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42590. }
  42591. #define SET_GPIO_26_dout_pwm_pad_out_bit4 { \
  42592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42593. _ezchip_macro_read_value_ &= ~(0xFF); \
  42594. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  42595. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42596. }
  42597. #define SET_GPIO_26_dout_pwm_pad_out_bit5 { \
  42598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42599. _ezchip_macro_read_value_ &= ~(0xFF); \
  42600. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  42601. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42602. }
  42603. #define SET_GPIO_26_dout_pwm_pad_out_bit6 { \
  42604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42605. _ezchip_macro_read_value_ &= ~(0xFF); \
  42606. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  42607. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42608. }
  42609. #define SET_GPIO_26_dout_pwm_pad_out_bit7 { \
  42610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42611. _ezchip_macro_read_value_ &= ~(0xFF); \
  42612. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  42613. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42614. }
  42615. #define SET_GPIO_26_dout_pwmdac_left_out { \
  42616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42617. _ezchip_macro_read_value_ &= ~(0xFF); \
  42618. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  42619. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42620. }
  42621. #define SET_GPIO_26_dout_pwmdac_right_out { \
  42622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42623. _ezchip_macro_read_value_ &= ~(0xFF); \
  42624. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  42625. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42626. }
  42627. #define SET_GPIO_26_dout_qspi_csn1_out { \
  42628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42629. _ezchip_macro_read_value_ &= ~(0xFF); \
  42630. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  42631. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42632. }
  42633. #define SET_GPIO_26_dout_qspi_csn2_out { \
  42634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42635. _ezchip_macro_read_value_ &= ~(0xFF); \
  42636. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  42637. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42638. }
  42639. #define SET_GPIO_26_dout_qspi_csn3_out { \
  42640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42641. _ezchip_macro_read_value_ &= ~(0xFF); \
  42642. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  42643. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42644. }
  42645. #define SET_GPIO_26_dout_register23_SCFG_cmsensor_rst0 { \
  42646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42647. _ezchip_macro_read_value_ &= ~(0xFF); \
  42648. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  42649. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42650. }
  42651. #define SET_GPIO_26_dout_register23_SCFG_cmsensor_rst1 { \
  42652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42653. _ezchip_macro_read_value_ &= ~(0xFF); \
  42654. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  42655. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42656. }
  42657. #define SET_GPIO_26_dout_register32_SCFG_gmac_phy_rstn { \
  42658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42659. _ezchip_macro_read_value_ &= ~(0xFF); \
  42660. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  42661. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42662. }
  42663. #define SET_GPIO_26_dout_sdio0_pad_card_power_en { \
  42664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42665. _ezchip_macro_read_value_ &= ~(0xFF); \
  42666. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  42667. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42668. }
  42669. #define SET_GPIO_26_dout_sdio0_pad_cclk_out { \
  42670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42671. _ezchip_macro_read_value_ &= ~(0xFF); \
  42672. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  42673. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42674. }
  42675. #define SET_GPIO_26_dout_sdio0_pad_ccmd_oe { \
  42676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42677. _ezchip_macro_read_value_ &= ~(0xFF); \
  42678. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  42679. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42680. }
  42681. #define SET_GPIO_26_dout_sdio0_pad_ccmd_out { \
  42682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42683. _ezchip_macro_read_value_ &= ~(0xFF); \
  42684. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  42685. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42686. }
  42687. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit0 { \
  42688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42689. _ezchip_macro_read_value_ &= ~(0xFF); \
  42690. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  42691. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42692. }
  42693. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit1 { \
  42694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42695. _ezchip_macro_read_value_ &= ~(0xFF); \
  42696. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  42697. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42698. }
  42699. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit2 { \
  42700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42701. _ezchip_macro_read_value_ &= ~(0xFF); \
  42702. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  42703. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42704. }
  42705. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit3 { \
  42706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42707. _ezchip_macro_read_value_ &= ~(0xFF); \
  42708. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  42709. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42710. }
  42711. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit4 { \
  42712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42713. _ezchip_macro_read_value_ &= ~(0xFF); \
  42714. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  42715. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42716. }
  42717. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit5 { \
  42718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42719. _ezchip_macro_read_value_ &= ~(0xFF); \
  42720. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  42721. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42722. }
  42723. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit6 { \
  42724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42725. _ezchip_macro_read_value_ &= ~(0xFF); \
  42726. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  42727. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42728. }
  42729. #define SET_GPIO_26_dout_sdio0_pad_cdata_oe_bit7 { \
  42730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42731. _ezchip_macro_read_value_ &= ~(0xFF); \
  42732. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  42733. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42734. }
  42735. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit0 { \
  42736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42737. _ezchip_macro_read_value_ &= ~(0xFF); \
  42738. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  42739. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42740. }
  42741. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit1 { \
  42742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42743. _ezchip_macro_read_value_ &= ~(0xFF); \
  42744. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  42745. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42746. }
  42747. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit2 { \
  42748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42749. _ezchip_macro_read_value_ &= ~(0xFF); \
  42750. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  42751. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42752. }
  42753. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit3 { \
  42754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42755. _ezchip_macro_read_value_ &= ~(0xFF); \
  42756. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  42757. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42758. }
  42759. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit4 { \
  42760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42761. _ezchip_macro_read_value_ &= ~(0xFF); \
  42762. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  42763. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42764. }
  42765. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit5 { \
  42766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42767. _ezchip_macro_read_value_ &= ~(0xFF); \
  42768. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  42769. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42770. }
  42771. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit6 { \
  42772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42773. _ezchip_macro_read_value_ &= ~(0xFF); \
  42774. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  42775. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42776. }
  42777. #define SET_GPIO_26_dout_sdio0_pad_cdata_out_bit7 { \
  42778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42779. _ezchip_macro_read_value_ &= ~(0xFF); \
  42780. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  42781. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42782. }
  42783. #define SET_GPIO_26_dout_sdio0_pad_rst_n { \
  42784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42785. _ezchip_macro_read_value_ &= ~(0xFF); \
  42786. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  42787. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42788. }
  42789. #define SET_GPIO_26_dout_sdio1_pad_card_power_en { \
  42790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42791. _ezchip_macro_read_value_ &= ~(0xFF); \
  42792. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  42793. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42794. }
  42795. #define SET_GPIO_26_dout_sdio1_pad_cclk_out { \
  42796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42797. _ezchip_macro_read_value_ &= ~(0xFF); \
  42798. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  42799. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42800. }
  42801. #define SET_GPIO_26_dout_sdio1_pad_ccmd_oe { \
  42802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42803. _ezchip_macro_read_value_ &= ~(0xFF); \
  42804. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  42805. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42806. }
  42807. #define SET_GPIO_26_dout_sdio1_pad_ccmd_out { \
  42808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42809. _ezchip_macro_read_value_ &= ~(0xFF); \
  42810. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  42811. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42812. }
  42813. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit0 { \
  42814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42815. _ezchip_macro_read_value_ &= ~(0xFF); \
  42816. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  42817. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42818. }
  42819. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit1 { \
  42820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42821. _ezchip_macro_read_value_ &= ~(0xFF); \
  42822. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  42823. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42824. }
  42825. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit2 { \
  42826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42827. _ezchip_macro_read_value_ &= ~(0xFF); \
  42828. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  42829. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42830. }
  42831. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit3 { \
  42832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42833. _ezchip_macro_read_value_ &= ~(0xFF); \
  42834. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  42835. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42836. }
  42837. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit4 { \
  42838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42839. _ezchip_macro_read_value_ &= ~(0xFF); \
  42840. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  42841. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42842. }
  42843. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit5 { \
  42844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42845. _ezchip_macro_read_value_ &= ~(0xFF); \
  42846. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  42847. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42848. }
  42849. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit6 { \
  42850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42851. _ezchip_macro_read_value_ &= ~(0xFF); \
  42852. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  42853. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42854. }
  42855. #define SET_GPIO_26_dout_sdio1_pad_cdata_oe_bit7 { \
  42856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42857. _ezchip_macro_read_value_ &= ~(0xFF); \
  42858. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  42859. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42860. }
  42861. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit0 { \
  42862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42863. _ezchip_macro_read_value_ &= ~(0xFF); \
  42864. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  42865. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42866. }
  42867. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit1 { \
  42868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42869. _ezchip_macro_read_value_ &= ~(0xFF); \
  42870. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  42871. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42872. }
  42873. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit2 { \
  42874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42875. _ezchip_macro_read_value_ &= ~(0xFF); \
  42876. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  42877. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42878. }
  42879. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit3 { \
  42880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42881. _ezchip_macro_read_value_ &= ~(0xFF); \
  42882. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  42883. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42884. }
  42885. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit4 { \
  42886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42887. _ezchip_macro_read_value_ &= ~(0xFF); \
  42888. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  42889. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42890. }
  42891. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit5 { \
  42892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42893. _ezchip_macro_read_value_ &= ~(0xFF); \
  42894. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  42895. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42896. }
  42897. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit6 { \
  42898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42899. _ezchip_macro_read_value_ &= ~(0xFF); \
  42900. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  42901. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42902. }
  42903. #define SET_GPIO_26_dout_sdio1_pad_cdata_out_bit7 { \
  42904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42905. _ezchip_macro_read_value_ &= ~(0xFF); \
  42906. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  42907. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42908. }
  42909. #define SET_GPIO_26_dout_sdio1_pad_rst_n { \
  42910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42911. _ezchip_macro_read_value_ &= ~(0xFF); \
  42912. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  42913. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42914. }
  42915. #define SET_GPIO_26_dout_spdif_tx_sdout { \
  42916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42917. _ezchip_macro_read_value_ &= ~(0xFF); \
  42918. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  42919. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42920. }
  42921. #define SET_GPIO_26_dout_spdif_tx_sdout_oen { \
  42922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42923. _ezchip_macro_read_value_ &= ~(0xFF); \
  42924. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  42925. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42926. }
  42927. #define SET_GPIO_26_dout_spi0_pad_oe_n { \
  42928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42929. _ezchip_macro_read_value_ &= ~(0xFF); \
  42930. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  42931. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42932. }
  42933. #define SET_GPIO_26_dout_spi0_pad_sck_out { \
  42934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42935. _ezchip_macro_read_value_ &= ~(0xFF); \
  42936. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  42937. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42938. }
  42939. #define SET_GPIO_26_dout_spi0_pad_ss_0_n { \
  42940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42941. _ezchip_macro_read_value_ &= ~(0xFF); \
  42942. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  42943. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42944. }
  42945. #define SET_GPIO_26_dout_spi0_pad_ss_1_n { \
  42946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42947. _ezchip_macro_read_value_ &= ~(0xFF); \
  42948. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  42949. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42950. }
  42951. #define SET_GPIO_26_dout_spi0_pad_txd { \
  42952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42953. _ezchip_macro_read_value_ &= ~(0xFF); \
  42954. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  42955. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42956. }
  42957. #define SET_GPIO_26_dout_spi1_pad_oe_n { \
  42958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42959. _ezchip_macro_read_value_ &= ~(0xFF); \
  42960. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  42961. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42962. }
  42963. #define SET_GPIO_26_dout_spi1_pad_sck_out { \
  42964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42965. _ezchip_macro_read_value_ &= ~(0xFF); \
  42966. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  42967. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42968. }
  42969. #define SET_GPIO_26_dout_spi1_pad_ss_0_n { \
  42970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42971. _ezchip_macro_read_value_ &= ~(0xFF); \
  42972. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  42973. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42974. }
  42975. #define SET_GPIO_26_dout_spi1_pad_ss_1_n { \
  42976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42977. _ezchip_macro_read_value_ &= ~(0xFF); \
  42978. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  42979. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42980. }
  42981. #define SET_GPIO_26_dout_spi1_pad_txd { \
  42982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42983. _ezchip_macro_read_value_ &= ~(0xFF); \
  42984. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  42985. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42986. }
  42987. #define SET_GPIO_26_dout_spi2_pad_oe_n { \
  42988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42989. _ezchip_macro_read_value_ &= ~(0xFF); \
  42990. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  42991. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42992. }
  42993. #define SET_GPIO_26_dout_spi2_pad_sck_out { \
  42994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  42995. _ezchip_macro_read_value_ &= ~(0xFF); \
  42996. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  42997. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  42998. }
  42999. #define SET_GPIO_26_dout_spi2_pad_ss_0_n { \
  43000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43001. _ezchip_macro_read_value_ &= ~(0xFF); \
  43002. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  43003. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43004. }
  43005. #define SET_GPIO_26_dout_spi2_pad_ss_1_n { \
  43006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43007. _ezchip_macro_read_value_ &= ~(0xFF); \
  43008. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  43009. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43010. }
  43011. #define SET_GPIO_26_dout_spi2_pad_txd { \
  43012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43013. _ezchip_macro_read_value_ &= ~(0xFF); \
  43014. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  43015. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43016. }
  43017. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit0 { \
  43018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43019. _ezchip_macro_read_value_ &= ~(0xFF); \
  43020. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  43021. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43022. }
  43023. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit1 { \
  43024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43025. _ezchip_macro_read_value_ &= ~(0xFF); \
  43026. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  43027. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43028. }
  43029. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit2 { \
  43030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43031. _ezchip_macro_read_value_ &= ~(0xFF); \
  43032. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  43033. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43034. }
  43035. #define SET_GPIO_26_dout_spi2ahb_pad_oe_n_bit3 { \
  43036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43037. _ezchip_macro_read_value_ &= ~(0xFF); \
  43038. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  43039. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43040. }
  43041. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit0 { \
  43042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43043. _ezchip_macro_read_value_ &= ~(0xFF); \
  43044. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  43045. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43046. }
  43047. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit1 { \
  43048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43049. _ezchip_macro_read_value_ &= ~(0xFF); \
  43050. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  43051. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43052. }
  43053. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit2 { \
  43054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43055. _ezchip_macro_read_value_ &= ~(0xFF); \
  43056. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  43057. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43058. }
  43059. #define SET_GPIO_26_dout_spi2ahb_pad_txd_bit3 { \
  43060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43061. _ezchip_macro_read_value_ &= ~(0xFF); \
  43062. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  43063. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43064. }
  43065. #define SET_GPIO_26_dout_spi3_pad_oe_n { \
  43066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43067. _ezchip_macro_read_value_ &= ~(0xFF); \
  43068. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  43069. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43070. }
  43071. #define SET_GPIO_26_dout_spi3_pad_sck_out { \
  43072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43073. _ezchip_macro_read_value_ &= ~(0xFF); \
  43074. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  43075. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43076. }
  43077. #define SET_GPIO_26_dout_spi3_pad_ss_0_n { \
  43078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43079. _ezchip_macro_read_value_ &= ~(0xFF); \
  43080. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  43081. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43082. }
  43083. #define SET_GPIO_26_dout_spi3_pad_ss_1_n { \
  43084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43085. _ezchip_macro_read_value_ &= ~(0xFF); \
  43086. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  43087. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43088. }
  43089. #define SET_GPIO_26_dout_spi3_pad_txd { \
  43090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43091. _ezchip_macro_read_value_ &= ~(0xFF); \
  43092. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  43093. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43094. }
  43095. #define SET_GPIO_26_dout_uart0_pad_dtrn { \
  43096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43097. _ezchip_macro_read_value_ &= ~(0xFF); \
  43098. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  43099. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43100. }
  43101. #define SET_GPIO_26_dout_uart0_pad_rtsn { \
  43102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43103. _ezchip_macro_read_value_ &= ~(0xFF); \
  43104. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  43105. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43106. }
  43107. #define SET_GPIO_26_dout_uart0_pad_sout { \
  43108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43109. _ezchip_macro_read_value_ &= ~(0xFF); \
  43110. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  43111. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43112. }
  43113. #define SET_GPIO_26_dout_uart1_pad_sout { \
  43114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43115. _ezchip_macro_read_value_ &= ~(0xFF); \
  43116. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  43117. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43118. }
  43119. #define SET_GPIO_26_dout_uart2_pad_dtr_n { \
  43120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43121. _ezchip_macro_read_value_ &= ~(0xFF); \
  43122. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  43123. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43124. }
  43125. #define SET_GPIO_26_dout_uart2_pad_rts_n { \
  43126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43127. _ezchip_macro_read_value_ &= ~(0xFF); \
  43128. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  43129. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43130. }
  43131. #define SET_GPIO_26_dout_uart2_pad_sout { \
  43132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43133. _ezchip_macro_read_value_ &= ~(0xFF); \
  43134. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  43135. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43136. }
  43137. #define SET_GPIO_26_dout_uart3_pad_sout { \
  43138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43139. _ezchip_macro_read_value_ &= ~(0xFF); \
  43140. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  43141. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43142. }
  43143. #define SET_GPIO_26_dout_usb_drv_bus { \
  43144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_dout_REG_ADDR); \
  43145. _ezchip_macro_read_value_ &= ~(0xFF); \
  43146. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  43147. MA_OUTW(gpio_26_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43148. }
  43149. #define SET_GPIO_26_doen_reverse_(en) { \
  43150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43151. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  43152. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  43153. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43154. }
  43155. #define SET_GPIO_26_doen_LOW { \
  43156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43157. _ezchip_macro_read_value_ &= ~(0xFF); \
  43158. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  43159. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43160. }
  43161. #define SET_GPIO_26_doen_HIGH { \
  43162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43163. _ezchip_macro_read_value_ &= ~(0xFF); \
  43164. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  43165. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43166. }
  43167. #define SET_GPIO_26_doen_clk_gmac_tophyref { \
  43168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43169. _ezchip_macro_read_value_ &= ~(0xFF); \
  43170. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  43171. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43172. }
  43173. #define SET_GPIO_26_doen_cpu_jtag_tdo { \
  43174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43175. _ezchip_macro_read_value_ &= ~(0xFF); \
  43176. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  43177. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43178. }
  43179. #define SET_GPIO_26_doen_cpu_jtag_tdo_oen { \
  43180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43181. _ezchip_macro_read_value_ &= ~(0xFF); \
  43182. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  43183. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43184. }
  43185. #define SET_GPIO_26_doen_dmic_clk_out { \
  43186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43187. _ezchip_macro_read_value_ &= ~(0xFF); \
  43188. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  43189. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43190. }
  43191. #define SET_GPIO_26_doen_dsp_JTDOEn_pad { \
  43192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43193. _ezchip_macro_read_value_ &= ~(0xFF); \
  43194. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  43195. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43196. }
  43197. #define SET_GPIO_26_doen_dsp_JTDO_pad { \
  43198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43199. _ezchip_macro_read_value_ &= ~(0xFF); \
  43200. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  43201. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43202. }
  43203. #define SET_GPIO_26_doen_i2c0_pad_sck_oe { \
  43204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43205. _ezchip_macro_read_value_ &= ~(0xFF); \
  43206. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  43207. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43208. }
  43209. #define SET_GPIO_26_doen_i2c0_pad_sda_oe { \
  43210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43211. _ezchip_macro_read_value_ &= ~(0xFF); \
  43212. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  43213. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43214. }
  43215. #define SET_GPIO_26_doen_i2c1_pad_sck_oe { \
  43216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43217. _ezchip_macro_read_value_ &= ~(0xFF); \
  43218. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  43219. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43220. }
  43221. #define SET_GPIO_26_doen_i2c1_pad_sda_oe { \
  43222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43223. _ezchip_macro_read_value_ &= ~(0xFF); \
  43224. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  43225. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43226. }
  43227. #define SET_GPIO_26_doen_i2c2_pad_sck_oe { \
  43228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43229. _ezchip_macro_read_value_ &= ~(0xFF); \
  43230. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  43231. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43232. }
  43233. #define SET_GPIO_26_doen_i2c2_pad_sda_oe { \
  43234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43235. _ezchip_macro_read_value_ &= ~(0xFF); \
  43236. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  43237. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43238. }
  43239. #define SET_GPIO_26_doen_i2c3_pad_sck_oe { \
  43240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43241. _ezchip_macro_read_value_ &= ~(0xFF); \
  43242. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  43243. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43244. }
  43245. #define SET_GPIO_26_doen_i2c3_pad_sda_oe { \
  43246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43247. _ezchip_macro_read_value_ &= ~(0xFF); \
  43248. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  43249. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43250. }
  43251. #define SET_GPIO_26_doen_i2srx_bclk_out { \
  43252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43253. _ezchip_macro_read_value_ &= ~(0xFF); \
  43254. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  43255. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43256. }
  43257. #define SET_GPIO_26_doen_i2srx_bclk_out_oen { \
  43258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43259. _ezchip_macro_read_value_ &= ~(0xFF); \
  43260. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  43261. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43262. }
  43263. #define SET_GPIO_26_doen_i2srx_lrck_out { \
  43264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43265. _ezchip_macro_read_value_ &= ~(0xFF); \
  43266. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  43267. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43268. }
  43269. #define SET_GPIO_26_doen_i2srx_lrck_out_oen { \
  43270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43271. _ezchip_macro_read_value_ &= ~(0xFF); \
  43272. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  43273. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43274. }
  43275. #define SET_GPIO_26_doen_i2srx_mclk_out { \
  43276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43277. _ezchip_macro_read_value_ &= ~(0xFF); \
  43278. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  43279. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43280. }
  43281. #define SET_GPIO_26_doen_i2stx_bclk_out { \
  43282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43283. _ezchip_macro_read_value_ &= ~(0xFF); \
  43284. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  43285. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43286. }
  43287. #define SET_GPIO_26_doen_i2stx_bclk_out_oen { \
  43288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43289. _ezchip_macro_read_value_ &= ~(0xFF); \
  43290. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  43291. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43292. }
  43293. #define SET_GPIO_26_doen_i2stx_lrck_out { \
  43294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43295. _ezchip_macro_read_value_ &= ~(0xFF); \
  43296. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  43297. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43298. }
  43299. #define SET_GPIO_26_doen_i2stx_lrckout_oen { \
  43300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43301. _ezchip_macro_read_value_ &= ~(0xFF); \
  43302. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  43303. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43304. }
  43305. #define SET_GPIO_26_doen_i2stx_mclk_out { \
  43306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43307. _ezchip_macro_read_value_ &= ~(0xFF); \
  43308. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  43309. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43310. }
  43311. #define SET_GPIO_26_doen_i2stx_sdout0 { \
  43312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43313. _ezchip_macro_read_value_ &= ~(0xFF); \
  43314. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  43315. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43316. }
  43317. #define SET_GPIO_26_doen_i2stx_sdout1 { \
  43318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43319. _ezchip_macro_read_value_ &= ~(0xFF); \
  43320. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  43321. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43322. }
  43323. #define SET_GPIO_26_doen_lcd_pad_csm_n { \
  43324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43325. _ezchip_macro_read_value_ &= ~(0xFF); \
  43326. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  43327. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43328. }
  43329. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit0 { \
  43330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43331. _ezchip_macro_read_value_ &= ~(0xFF); \
  43332. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  43333. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43334. }
  43335. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit1 { \
  43336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43337. _ezchip_macro_read_value_ &= ~(0xFF); \
  43338. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  43339. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43340. }
  43341. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit2 { \
  43342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43343. _ezchip_macro_read_value_ &= ~(0xFF); \
  43344. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  43345. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43346. }
  43347. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit3 { \
  43348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43349. _ezchip_macro_read_value_ &= ~(0xFF); \
  43350. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  43351. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43352. }
  43353. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit4 { \
  43354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43355. _ezchip_macro_read_value_ &= ~(0xFF); \
  43356. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  43357. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43358. }
  43359. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit5 { \
  43360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43361. _ezchip_macro_read_value_ &= ~(0xFF); \
  43362. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  43363. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43364. }
  43365. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit6 { \
  43366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43367. _ezchip_macro_read_value_ &= ~(0xFF); \
  43368. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  43369. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43370. }
  43371. #define SET_GPIO_26_doen_pwm_pad_oe_n_bit7 { \
  43372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43373. _ezchip_macro_read_value_ &= ~(0xFF); \
  43374. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  43375. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43376. }
  43377. #define SET_GPIO_26_doen_pwm_pad_out_bit0 { \
  43378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43379. _ezchip_macro_read_value_ &= ~(0xFF); \
  43380. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  43381. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43382. }
  43383. #define SET_GPIO_26_doen_pwm_pad_out_bit1 { \
  43384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43385. _ezchip_macro_read_value_ &= ~(0xFF); \
  43386. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  43387. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43388. }
  43389. #define SET_GPIO_26_doen_pwm_pad_out_bit2 { \
  43390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43391. _ezchip_macro_read_value_ &= ~(0xFF); \
  43392. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  43393. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43394. }
  43395. #define SET_GPIO_26_doen_pwm_pad_out_bit3 { \
  43396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43397. _ezchip_macro_read_value_ &= ~(0xFF); \
  43398. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  43399. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43400. }
  43401. #define SET_GPIO_26_doen_pwm_pad_out_bit4 { \
  43402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43403. _ezchip_macro_read_value_ &= ~(0xFF); \
  43404. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  43405. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43406. }
  43407. #define SET_GPIO_26_doen_pwm_pad_out_bit5 { \
  43408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43409. _ezchip_macro_read_value_ &= ~(0xFF); \
  43410. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  43411. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43412. }
  43413. #define SET_GPIO_26_doen_pwm_pad_out_bit6 { \
  43414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43415. _ezchip_macro_read_value_ &= ~(0xFF); \
  43416. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  43417. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43418. }
  43419. #define SET_GPIO_26_doen_pwm_pad_out_bit7 { \
  43420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43421. _ezchip_macro_read_value_ &= ~(0xFF); \
  43422. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  43423. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43424. }
  43425. #define SET_GPIO_26_doen_pwmdac_left_out { \
  43426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43427. _ezchip_macro_read_value_ &= ~(0xFF); \
  43428. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  43429. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43430. }
  43431. #define SET_GPIO_26_doen_pwmdac_right_out { \
  43432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43433. _ezchip_macro_read_value_ &= ~(0xFF); \
  43434. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  43435. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43436. }
  43437. #define SET_GPIO_26_doen_qspi_csn1_out { \
  43438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43439. _ezchip_macro_read_value_ &= ~(0xFF); \
  43440. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  43441. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43442. }
  43443. #define SET_GPIO_26_doen_qspi_csn2_out { \
  43444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43445. _ezchip_macro_read_value_ &= ~(0xFF); \
  43446. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  43447. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43448. }
  43449. #define SET_GPIO_26_doen_qspi_csn3_out { \
  43450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43451. _ezchip_macro_read_value_ &= ~(0xFF); \
  43452. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  43453. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43454. }
  43455. #define SET_GPIO_26_doen_register23_SCFG_cmsensor_rst0 { \
  43456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43457. _ezchip_macro_read_value_ &= ~(0xFF); \
  43458. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  43459. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43460. }
  43461. #define SET_GPIO_26_doen_register23_SCFG_cmsensor_rst1 { \
  43462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43463. _ezchip_macro_read_value_ &= ~(0xFF); \
  43464. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  43465. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43466. }
  43467. #define SET_GPIO_26_doen_register32_SCFG_gmac_phy_rstn { \
  43468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43469. _ezchip_macro_read_value_ &= ~(0xFF); \
  43470. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  43471. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43472. }
  43473. #define SET_GPIO_26_doen_sdio0_pad_card_power_en { \
  43474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43475. _ezchip_macro_read_value_ &= ~(0xFF); \
  43476. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  43477. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43478. }
  43479. #define SET_GPIO_26_doen_sdio0_pad_cclk_out { \
  43480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43481. _ezchip_macro_read_value_ &= ~(0xFF); \
  43482. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  43483. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43484. }
  43485. #define SET_GPIO_26_doen_sdio0_pad_ccmd_oe { \
  43486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43487. _ezchip_macro_read_value_ &= ~(0xFF); \
  43488. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  43489. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43490. }
  43491. #define SET_GPIO_26_doen_sdio0_pad_ccmd_out { \
  43492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43493. _ezchip_macro_read_value_ &= ~(0xFF); \
  43494. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  43495. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43496. }
  43497. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit0 { \
  43498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43499. _ezchip_macro_read_value_ &= ~(0xFF); \
  43500. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  43501. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43502. }
  43503. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit1 { \
  43504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43505. _ezchip_macro_read_value_ &= ~(0xFF); \
  43506. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  43507. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43508. }
  43509. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit2 { \
  43510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43511. _ezchip_macro_read_value_ &= ~(0xFF); \
  43512. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  43513. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43514. }
  43515. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit3 { \
  43516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43517. _ezchip_macro_read_value_ &= ~(0xFF); \
  43518. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  43519. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43520. }
  43521. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit4 { \
  43522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43523. _ezchip_macro_read_value_ &= ~(0xFF); \
  43524. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  43525. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43526. }
  43527. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit5 { \
  43528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43529. _ezchip_macro_read_value_ &= ~(0xFF); \
  43530. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  43531. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43532. }
  43533. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit6 { \
  43534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43535. _ezchip_macro_read_value_ &= ~(0xFF); \
  43536. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  43537. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43538. }
  43539. #define SET_GPIO_26_doen_sdio0_pad_cdata_oe_bit7 { \
  43540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43541. _ezchip_macro_read_value_ &= ~(0xFF); \
  43542. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  43543. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43544. }
  43545. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit0 { \
  43546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43547. _ezchip_macro_read_value_ &= ~(0xFF); \
  43548. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  43549. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43550. }
  43551. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit1 { \
  43552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43553. _ezchip_macro_read_value_ &= ~(0xFF); \
  43554. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  43555. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43556. }
  43557. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit2 { \
  43558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43559. _ezchip_macro_read_value_ &= ~(0xFF); \
  43560. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  43561. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43562. }
  43563. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit3 { \
  43564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43565. _ezchip_macro_read_value_ &= ~(0xFF); \
  43566. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  43567. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43568. }
  43569. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit4 { \
  43570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43571. _ezchip_macro_read_value_ &= ~(0xFF); \
  43572. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  43573. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43574. }
  43575. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit5 { \
  43576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43577. _ezchip_macro_read_value_ &= ~(0xFF); \
  43578. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  43579. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43580. }
  43581. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit6 { \
  43582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43583. _ezchip_macro_read_value_ &= ~(0xFF); \
  43584. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  43585. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43586. }
  43587. #define SET_GPIO_26_doen_sdio0_pad_cdata_out_bit7 { \
  43588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43589. _ezchip_macro_read_value_ &= ~(0xFF); \
  43590. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  43591. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43592. }
  43593. #define SET_GPIO_26_doen_sdio0_pad_rst_n { \
  43594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43595. _ezchip_macro_read_value_ &= ~(0xFF); \
  43596. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  43597. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43598. }
  43599. #define SET_GPIO_26_doen_sdio1_pad_card_power_en { \
  43600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43601. _ezchip_macro_read_value_ &= ~(0xFF); \
  43602. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  43603. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43604. }
  43605. #define SET_GPIO_26_doen_sdio1_pad_cclk_out { \
  43606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43607. _ezchip_macro_read_value_ &= ~(0xFF); \
  43608. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  43609. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43610. }
  43611. #define SET_GPIO_26_doen_sdio1_pad_ccmd_oe { \
  43612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43613. _ezchip_macro_read_value_ &= ~(0xFF); \
  43614. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  43615. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43616. }
  43617. #define SET_GPIO_26_doen_sdio1_pad_ccmd_out { \
  43618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43619. _ezchip_macro_read_value_ &= ~(0xFF); \
  43620. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  43621. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43622. }
  43623. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit0 { \
  43624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43625. _ezchip_macro_read_value_ &= ~(0xFF); \
  43626. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  43627. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43628. }
  43629. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit1 { \
  43630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43631. _ezchip_macro_read_value_ &= ~(0xFF); \
  43632. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  43633. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43634. }
  43635. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit2 { \
  43636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43637. _ezchip_macro_read_value_ &= ~(0xFF); \
  43638. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  43639. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43640. }
  43641. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit3 { \
  43642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43643. _ezchip_macro_read_value_ &= ~(0xFF); \
  43644. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  43645. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43646. }
  43647. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit4 { \
  43648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43649. _ezchip_macro_read_value_ &= ~(0xFF); \
  43650. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  43651. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43652. }
  43653. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit5 { \
  43654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43655. _ezchip_macro_read_value_ &= ~(0xFF); \
  43656. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  43657. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43658. }
  43659. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit6 { \
  43660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43661. _ezchip_macro_read_value_ &= ~(0xFF); \
  43662. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  43663. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43664. }
  43665. #define SET_GPIO_26_doen_sdio1_pad_cdata_oe_bit7 { \
  43666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43667. _ezchip_macro_read_value_ &= ~(0xFF); \
  43668. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  43669. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43670. }
  43671. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit0 { \
  43672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43673. _ezchip_macro_read_value_ &= ~(0xFF); \
  43674. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  43675. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43676. }
  43677. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit1 { \
  43678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43679. _ezchip_macro_read_value_ &= ~(0xFF); \
  43680. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  43681. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43682. }
  43683. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit2 { \
  43684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43685. _ezchip_macro_read_value_ &= ~(0xFF); \
  43686. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  43687. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43688. }
  43689. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit3 { \
  43690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43691. _ezchip_macro_read_value_ &= ~(0xFF); \
  43692. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  43693. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43694. }
  43695. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit4 { \
  43696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43697. _ezchip_macro_read_value_ &= ~(0xFF); \
  43698. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  43699. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43700. }
  43701. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit5 { \
  43702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43703. _ezchip_macro_read_value_ &= ~(0xFF); \
  43704. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  43705. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43706. }
  43707. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit6 { \
  43708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43709. _ezchip_macro_read_value_ &= ~(0xFF); \
  43710. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  43711. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43712. }
  43713. #define SET_GPIO_26_doen_sdio1_pad_cdata_out_bit7 { \
  43714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43715. _ezchip_macro_read_value_ &= ~(0xFF); \
  43716. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  43717. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43718. }
  43719. #define SET_GPIO_26_doen_sdio1_pad_rst_n { \
  43720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43721. _ezchip_macro_read_value_ &= ~(0xFF); \
  43722. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  43723. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43724. }
  43725. #define SET_GPIO_26_doen_spdif_tx_sdout { \
  43726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43727. _ezchip_macro_read_value_ &= ~(0xFF); \
  43728. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  43729. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43730. }
  43731. #define SET_GPIO_26_doen_spdif_tx_sdout_oen { \
  43732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43733. _ezchip_macro_read_value_ &= ~(0xFF); \
  43734. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  43735. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43736. }
  43737. #define SET_GPIO_26_doen_spi0_pad_oe_n { \
  43738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43739. _ezchip_macro_read_value_ &= ~(0xFF); \
  43740. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  43741. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43742. }
  43743. #define SET_GPIO_26_doen_spi0_pad_sck_out { \
  43744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43745. _ezchip_macro_read_value_ &= ~(0xFF); \
  43746. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  43747. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43748. }
  43749. #define SET_GPIO_26_doen_spi0_pad_ss_0_n { \
  43750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43751. _ezchip_macro_read_value_ &= ~(0xFF); \
  43752. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  43753. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43754. }
  43755. #define SET_GPIO_26_doen_spi0_pad_ss_1_n { \
  43756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43757. _ezchip_macro_read_value_ &= ~(0xFF); \
  43758. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  43759. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43760. }
  43761. #define SET_GPIO_26_doen_spi0_pad_txd { \
  43762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43763. _ezchip_macro_read_value_ &= ~(0xFF); \
  43764. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  43765. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43766. }
  43767. #define SET_GPIO_26_doen_spi1_pad_oe_n { \
  43768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43769. _ezchip_macro_read_value_ &= ~(0xFF); \
  43770. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  43771. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43772. }
  43773. #define SET_GPIO_26_doen_spi1_pad_sck_out { \
  43774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43775. _ezchip_macro_read_value_ &= ~(0xFF); \
  43776. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  43777. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43778. }
  43779. #define SET_GPIO_26_doen_spi1_pad_ss_0_n { \
  43780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43781. _ezchip_macro_read_value_ &= ~(0xFF); \
  43782. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  43783. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43784. }
  43785. #define SET_GPIO_26_doen_spi1_pad_ss_1_n { \
  43786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43787. _ezchip_macro_read_value_ &= ~(0xFF); \
  43788. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  43789. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43790. }
  43791. #define SET_GPIO_26_doen_spi1_pad_txd { \
  43792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43793. _ezchip_macro_read_value_ &= ~(0xFF); \
  43794. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  43795. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43796. }
  43797. #define SET_GPIO_26_doen_spi2_pad_oe_n { \
  43798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43799. _ezchip_macro_read_value_ &= ~(0xFF); \
  43800. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  43801. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43802. }
  43803. #define SET_GPIO_26_doen_spi2_pad_sck_out { \
  43804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43805. _ezchip_macro_read_value_ &= ~(0xFF); \
  43806. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  43807. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43808. }
  43809. #define SET_GPIO_26_doen_spi2_pad_ss_0_n { \
  43810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43811. _ezchip_macro_read_value_ &= ~(0xFF); \
  43812. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  43813. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43814. }
  43815. #define SET_GPIO_26_doen_spi2_pad_ss_1_n { \
  43816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43817. _ezchip_macro_read_value_ &= ~(0xFF); \
  43818. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  43819. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43820. }
  43821. #define SET_GPIO_26_doen_spi2_pad_txd { \
  43822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43823. _ezchip_macro_read_value_ &= ~(0xFF); \
  43824. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  43825. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43826. }
  43827. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit0 { \
  43828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43829. _ezchip_macro_read_value_ &= ~(0xFF); \
  43830. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  43831. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43832. }
  43833. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit1 { \
  43834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43835. _ezchip_macro_read_value_ &= ~(0xFF); \
  43836. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  43837. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43838. }
  43839. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit2 { \
  43840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43841. _ezchip_macro_read_value_ &= ~(0xFF); \
  43842. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  43843. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43844. }
  43845. #define SET_GPIO_26_doen_spi2ahb_pad_oe_n_bit3 { \
  43846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43847. _ezchip_macro_read_value_ &= ~(0xFF); \
  43848. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  43849. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43850. }
  43851. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit0 { \
  43852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43853. _ezchip_macro_read_value_ &= ~(0xFF); \
  43854. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  43855. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43856. }
  43857. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit1 { \
  43858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43859. _ezchip_macro_read_value_ &= ~(0xFF); \
  43860. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  43861. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43862. }
  43863. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit2 { \
  43864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43865. _ezchip_macro_read_value_ &= ~(0xFF); \
  43866. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  43867. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43868. }
  43869. #define SET_GPIO_26_doen_spi2ahb_pad_txd_bit3 { \
  43870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43871. _ezchip_macro_read_value_ &= ~(0xFF); \
  43872. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  43873. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43874. }
  43875. #define SET_GPIO_26_doen_spi3_pad_oe_n { \
  43876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43877. _ezchip_macro_read_value_ &= ~(0xFF); \
  43878. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  43879. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43880. }
  43881. #define SET_GPIO_26_doen_spi3_pad_sck_out { \
  43882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43883. _ezchip_macro_read_value_ &= ~(0xFF); \
  43884. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  43885. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43886. }
  43887. #define SET_GPIO_26_doen_spi3_pad_ss_0_n { \
  43888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43889. _ezchip_macro_read_value_ &= ~(0xFF); \
  43890. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  43891. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43892. }
  43893. #define SET_GPIO_26_doen_spi3_pad_ss_1_n { \
  43894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43895. _ezchip_macro_read_value_ &= ~(0xFF); \
  43896. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  43897. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43898. }
  43899. #define SET_GPIO_26_doen_spi3_pad_txd { \
  43900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43901. _ezchip_macro_read_value_ &= ~(0xFF); \
  43902. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  43903. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43904. }
  43905. #define SET_GPIO_26_doen_uart0_pad_dtrn { \
  43906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43907. _ezchip_macro_read_value_ &= ~(0xFF); \
  43908. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  43909. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43910. }
  43911. #define SET_GPIO_26_doen_uart0_pad_rtsn { \
  43912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43913. _ezchip_macro_read_value_ &= ~(0xFF); \
  43914. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  43915. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43916. }
  43917. #define SET_GPIO_26_doen_uart0_pad_sout { \
  43918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43919. _ezchip_macro_read_value_ &= ~(0xFF); \
  43920. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  43921. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43922. }
  43923. #define SET_GPIO_26_doen_uart1_pad_sout { \
  43924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43925. _ezchip_macro_read_value_ &= ~(0xFF); \
  43926. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  43927. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43928. }
  43929. #define SET_GPIO_26_doen_uart2_pad_dtr_n { \
  43930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43931. _ezchip_macro_read_value_ &= ~(0xFF); \
  43932. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  43933. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43934. }
  43935. #define SET_GPIO_26_doen_uart2_pad_rts_n { \
  43936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43937. _ezchip_macro_read_value_ &= ~(0xFF); \
  43938. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  43939. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43940. }
  43941. #define SET_GPIO_26_doen_uart2_pad_sout { \
  43942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43943. _ezchip_macro_read_value_ &= ~(0xFF); \
  43944. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  43945. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43946. }
  43947. #define SET_GPIO_26_doen_uart3_pad_sout { \
  43948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43949. _ezchip_macro_read_value_ &= ~(0xFF); \
  43950. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  43951. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43952. }
  43953. #define SET_GPIO_26_doen_usb_drv_bus { \
  43954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_26_doen_REG_ADDR); \
  43955. _ezchip_macro_read_value_ &= ~(0xFF); \
  43956. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  43957. MA_OUTW(gpio_26_doen_REG_ADDR,_ezchip_macro_read_value_); \
  43958. }
  43959. #define SET_GPIO_27_dout_reverse_(en) { \
  43960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43961. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  43962. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  43963. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43964. }
  43965. #define SET_GPIO_27_dout_LOW { \
  43966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43967. _ezchip_macro_read_value_ &= ~(0xFF); \
  43968. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  43969. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43970. }
  43971. #define SET_GPIO_27_dout_HIGH { \
  43972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43973. _ezchip_macro_read_value_ &= ~(0xFF); \
  43974. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  43975. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43976. }
  43977. #define SET_GPIO_27_dout_clk_gmac_tophyref { \
  43978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43979. _ezchip_macro_read_value_ &= ~(0xFF); \
  43980. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  43981. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43982. }
  43983. #define SET_GPIO_27_dout_cpu_jtag_tdo { \
  43984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43985. _ezchip_macro_read_value_ &= ~(0xFF); \
  43986. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  43987. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43988. }
  43989. #define SET_GPIO_27_dout_cpu_jtag_tdo_oen { \
  43990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43991. _ezchip_macro_read_value_ &= ~(0xFF); \
  43992. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  43993. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  43994. }
  43995. #define SET_GPIO_27_dout_dmic_clk_out { \
  43996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  43997. _ezchip_macro_read_value_ &= ~(0xFF); \
  43998. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  43999. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44000. }
  44001. #define SET_GPIO_27_dout_dsp_JTDOEn_pad { \
  44002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44003. _ezchip_macro_read_value_ &= ~(0xFF); \
  44004. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  44005. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44006. }
  44007. #define SET_GPIO_27_dout_dsp_JTDO_pad { \
  44008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44009. _ezchip_macro_read_value_ &= ~(0xFF); \
  44010. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  44011. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44012. }
  44013. #define SET_GPIO_27_dout_i2c0_pad_sck_oe { \
  44014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44015. _ezchip_macro_read_value_ &= ~(0xFF); \
  44016. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  44017. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44018. }
  44019. #define SET_GPIO_27_dout_i2c0_pad_sda_oe { \
  44020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44021. _ezchip_macro_read_value_ &= ~(0xFF); \
  44022. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  44023. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44024. }
  44025. #define SET_GPIO_27_dout_i2c1_pad_sck_oe { \
  44026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44027. _ezchip_macro_read_value_ &= ~(0xFF); \
  44028. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  44029. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44030. }
  44031. #define SET_GPIO_27_dout_i2c1_pad_sda_oe { \
  44032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44033. _ezchip_macro_read_value_ &= ~(0xFF); \
  44034. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  44035. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44036. }
  44037. #define SET_GPIO_27_dout_i2c2_pad_sck_oe { \
  44038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44039. _ezchip_macro_read_value_ &= ~(0xFF); \
  44040. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  44041. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44042. }
  44043. #define SET_GPIO_27_dout_i2c2_pad_sda_oe { \
  44044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44045. _ezchip_macro_read_value_ &= ~(0xFF); \
  44046. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  44047. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44048. }
  44049. #define SET_GPIO_27_dout_i2c3_pad_sck_oe { \
  44050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44051. _ezchip_macro_read_value_ &= ~(0xFF); \
  44052. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  44053. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44054. }
  44055. #define SET_GPIO_27_dout_i2c3_pad_sda_oe { \
  44056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44057. _ezchip_macro_read_value_ &= ~(0xFF); \
  44058. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  44059. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44060. }
  44061. #define SET_GPIO_27_dout_i2srx_bclk_out { \
  44062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44063. _ezchip_macro_read_value_ &= ~(0xFF); \
  44064. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  44065. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44066. }
  44067. #define SET_GPIO_27_dout_i2srx_bclk_out_oen { \
  44068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44069. _ezchip_macro_read_value_ &= ~(0xFF); \
  44070. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  44071. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44072. }
  44073. #define SET_GPIO_27_dout_i2srx_lrck_out { \
  44074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44075. _ezchip_macro_read_value_ &= ~(0xFF); \
  44076. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  44077. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44078. }
  44079. #define SET_GPIO_27_dout_i2srx_lrck_out_oen { \
  44080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44081. _ezchip_macro_read_value_ &= ~(0xFF); \
  44082. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  44083. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44084. }
  44085. #define SET_GPIO_27_dout_i2srx_mclk_out { \
  44086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44087. _ezchip_macro_read_value_ &= ~(0xFF); \
  44088. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  44089. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44090. }
  44091. #define SET_GPIO_27_dout_i2stx_bclk_out { \
  44092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44093. _ezchip_macro_read_value_ &= ~(0xFF); \
  44094. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  44095. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44096. }
  44097. #define SET_GPIO_27_dout_i2stx_bclk_out_oen { \
  44098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44099. _ezchip_macro_read_value_ &= ~(0xFF); \
  44100. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  44101. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44102. }
  44103. #define SET_GPIO_27_dout_i2stx_lrck_out { \
  44104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44105. _ezchip_macro_read_value_ &= ~(0xFF); \
  44106. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  44107. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44108. }
  44109. #define SET_GPIO_27_dout_i2stx_lrckout_oen { \
  44110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44111. _ezchip_macro_read_value_ &= ~(0xFF); \
  44112. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  44113. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44114. }
  44115. #define SET_GPIO_27_dout_i2stx_mclk_out { \
  44116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44117. _ezchip_macro_read_value_ &= ~(0xFF); \
  44118. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  44119. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44120. }
  44121. #define SET_GPIO_27_dout_i2stx_sdout0 { \
  44122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44123. _ezchip_macro_read_value_ &= ~(0xFF); \
  44124. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  44125. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44126. }
  44127. #define SET_GPIO_27_dout_i2stx_sdout1 { \
  44128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44129. _ezchip_macro_read_value_ &= ~(0xFF); \
  44130. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  44131. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44132. }
  44133. #define SET_GPIO_27_dout_lcd_pad_csm_n { \
  44134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44135. _ezchip_macro_read_value_ &= ~(0xFF); \
  44136. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  44137. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44138. }
  44139. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit0 { \
  44140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44141. _ezchip_macro_read_value_ &= ~(0xFF); \
  44142. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  44143. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44144. }
  44145. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit1 { \
  44146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44147. _ezchip_macro_read_value_ &= ~(0xFF); \
  44148. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  44149. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44150. }
  44151. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit2 { \
  44152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44153. _ezchip_macro_read_value_ &= ~(0xFF); \
  44154. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  44155. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44156. }
  44157. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit3 { \
  44158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44159. _ezchip_macro_read_value_ &= ~(0xFF); \
  44160. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  44161. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44162. }
  44163. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit4 { \
  44164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44165. _ezchip_macro_read_value_ &= ~(0xFF); \
  44166. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  44167. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44168. }
  44169. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit5 { \
  44170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44171. _ezchip_macro_read_value_ &= ~(0xFF); \
  44172. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  44173. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44174. }
  44175. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit6 { \
  44176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44177. _ezchip_macro_read_value_ &= ~(0xFF); \
  44178. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  44179. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44180. }
  44181. #define SET_GPIO_27_dout_pwm_pad_oe_n_bit7 { \
  44182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44183. _ezchip_macro_read_value_ &= ~(0xFF); \
  44184. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  44185. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44186. }
  44187. #define SET_GPIO_27_dout_pwm_pad_out_bit0 { \
  44188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44189. _ezchip_macro_read_value_ &= ~(0xFF); \
  44190. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  44191. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44192. }
  44193. #define SET_GPIO_27_dout_pwm_pad_out_bit1 { \
  44194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44195. _ezchip_macro_read_value_ &= ~(0xFF); \
  44196. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  44197. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44198. }
  44199. #define SET_GPIO_27_dout_pwm_pad_out_bit2 { \
  44200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44201. _ezchip_macro_read_value_ &= ~(0xFF); \
  44202. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  44203. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44204. }
  44205. #define SET_GPIO_27_dout_pwm_pad_out_bit3 { \
  44206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44207. _ezchip_macro_read_value_ &= ~(0xFF); \
  44208. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  44209. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44210. }
  44211. #define SET_GPIO_27_dout_pwm_pad_out_bit4 { \
  44212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44213. _ezchip_macro_read_value_ &= ~(0xFF); \
  44214. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  44215. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44216. }
  44217. #define SET_GPIO_27_dout_pwm_pad_out_bit5 { \
  44218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44219. _ezchip_macro_read_value_ &= ~(0xFF); \
  44220. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  44221. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44222. }
  44223. #define SET_GPIO_27_dout_pwm_pad_out_bit6 { \
  44224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44225. _ezchip_macro_read_value_ &= ~(0xFF); \
  44226. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  44227. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44228. }
  44229. #define SET_GPIO_27_dout_pwm_pad_out_bit7 { \
  44230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44231. _ezchip_macro_read_value_ &= ~(0xFF); \
  44232. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  44233. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44234. }
  44235. #define SET_GPIO_27_dout_pwmdac_left_out { \
  44236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44237. _ezchip_macro_read_value_ &= ~(0xFF); \
  44238. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  44239. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44240. }
  44241. #define SET_GPIO_27_dout_pwmdac_right_out { \
  44242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44243. _ezchip_macro_read_value_ &= ~(0xFF); \
  44244. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  44245. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44246. }
  44247. #define SET_GPIO_27_dout_qspi_csn1_out { \
  44248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44249. _ezchip_macro_read_value_ &= ~(0xFF); \
  44250. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  44251. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44252. }
  44253. #define SET_GPIO_27_dout_qspi_csn2_out { \
  44254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44255. _ezchip_macro_read_value_ &= ~(0xFF); \
  44256. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  44257. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44258. }
  44259. #define SET_GPIO_27_dout_qspi_csn3_out { \
  44260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44261. _ezchip_macro_read_value_ &= ~(0xFF); \
  44262. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  44263. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44264. }
  44265. #define SET_GPIO_27_dout_register23_SCFG_cmsensor_rst0 { \
  44266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44267. _ezchip_macro_read_value_ &= ~(0xFF); \
  44268. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  44269. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44270. }
  44271. #define SET_GPIO_27_dout_register23_SCFG_cmsensor_rst1 { \
  44272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44273. _ezchip_macro_read_value_ &= ~(0xFF); \
  44274. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  44275. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44276. }
  44277. #define SET_GPIO_27_dout_register32_SCFG_gmac_phy_rstn { \
  44278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44279. _ezchip_macro_read_value_ &= ~(0xFF); \
  44280. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  44281. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44282. }
  44283. #define SET_GPIO_27_dout_sdio0_pad_card_power_en { \
  44284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44285. _ezchip_macro_read_value_ &= ~(0xFF); \
  44286. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  44287. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44288. }
  44289. #define SET_GPIO_27_dout_sdio0_pad_cclk_out { \
  44290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44291. _ezchip_macro_read_value_ &= ~(0xFF); \
  44292. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  44293. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44294. }
  44295. #define SET_GPIO_27_dout_sdio0_pad_ccmd_oe { \
  44296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44297. _ezchip_macro_read_value_ &= ~(0xFF); \
  44298. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  44299. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44300. }
  44301. #define SET_GPIO_27_dout_sdio0_pad_ccmd_out { \
  44302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44303. _ezchip_macro_read_value_ &= ~(0xFF); \
  44304. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  44305. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44306. }
  44307. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit0 { \
  44308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44309. _ezchip_macro_read_value_ &= ~(0xFF); \
  44310. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  44311. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44312. }
  44313. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit1 { \
  44314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44315. _ezchip_macro_read_value_ &= ~(0xFF); \
  44316. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  44317. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44318. }
  44319. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit2 { \
  44320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44321. _ezchip_macro_read_value_ &= ~(0xFF); \
  44322. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  44323. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44324. }
  44325. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit3 { \
  44326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44327. _ezchip_macro_read_value_ &= ~(0xFF); \
  44328. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  44329. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44330. }
  44331. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit4 { \
  44332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44333. _ezchip_macro_read_value_ &= ~(0xFF); \
  44334. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  44335. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44336. }
  44337. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit5 { \
  44338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44339. _ezchip_macro_read_value_ &= ~(0xFF); \
  44340. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  44341. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44342. }
  44343. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit6 { \
  44344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44345. _ezchip_macro_read_value_ &= ~(0xFF); \
  44346. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  44347. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44348. }
  44349. #define SET_GPIO_27_dout_sdio0_pad_cdata_oe_bit7 { \
  44350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44351. _ezchip_macro_read_value_ &= ~(0xFF); \
  44352. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  44353. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44354. }
  44355. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit0 { \
  44356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44357. _ezchip_macro_read_value_ &= ~(0xFF); \
  44358. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  44359. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44360. }
  44361. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit1 { \
  44362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44363. _ezchip_macro_read_value_ &= ~(0xFF); \
  44364. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  44365. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44366. }
  44367. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit2 { \
  44368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44369. _ezchip_macro_read_value_ &= ~(0xFF); \
  44370. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  44371. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44372. }
  44373. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit3 { \
  44374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44375. _ezchip_macro_read_value_ &= ~(0xFF); \
  44376. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  44377. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44378. }
  44379. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit4 { \
  44380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44381. _ezchip_macro_read_value_ &= ~(0xFF); \
  44382. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  44383. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44384. }
  44385. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit5 { \
  44386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44387. _ezchip_macro_read_value_ &= ~(0xFF); \
  44388. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  44389. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44390. }
  44391. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit6 { \
  44392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44393. _ezchip_macro_read_value_ &= ~(0xFF); \
  44394. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  44395. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44396. }
  44397. #define SET_GPIO_27_dout_sdio0_pad_cdata_out_bit7 { \
  44398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44399. _ezchip_macro_read_value_ &= ~(0xFF); \
  44400. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  44401. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44402. }
  44403. #define SET_GPIO_27_dout_sdio0_pad_rst_n { \
  44404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44405. _ezchip_macro_read_value_ &= ~(0xFF); \
  44406. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  44407. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44408. }
  44409. #define SET_GPIO_27_dout_sdio1_pad_card_power_en { \
  44410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44411. _ezchip_macro_read_value_ &= ~(0xFF); \
  44412. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  44413. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44414. }
  44415. #define SET_GPIO_27_dout_sdio1_pad_cclk_out { \
  44416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44417. _ezchip_macro_read_value_ &= ~(0xFF); \
  44418. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  44419. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44420. }
  44421. #define SET_GPIO_27_dout_sdio1_pad_ccmd_oe { \
  44422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44423. _ezchip_macro_read_value_ &= ~(0xFF); \
  44424. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  44425. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44426. }
  44427. #define SET_GPIO_27_dout_sdio1_pad_ccmd_out { \
  44428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44429. _ezchip_macro_read_value_ &= ~(0xFF); \
  44430. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  44431. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44432. }
  44433. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit0 { \
  44434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44435. _ezchip_macro_read_value_ &= ~(0xFF); \
  44436. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  44437. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44438. }
  44439. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit1 { \
  44440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44441. _ezchip_macro_read_value_ &= ~(0xFF); \
  44442. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  44443. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44444. }
  44445. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit2 { \
  44446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44447. _ezchip_macro_read_value_ &= ~(0xFF); \
  44448. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  44449. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44450. }
  44451. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit3 { \
  44452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44453. _ezchip_macro_read_value_ &= ~(0xFF); \
  44454. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  44455. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44456. }
  44457. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit4 { \
  44458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44459. _ezchip_macro_read_value_ &= ~(0xFF); \
  44460. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  44461. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44462. }
  44463. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit5 { \
  44464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44465. _ezchip_macro_read_value_ &= ~(0xFF); \
  44466. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  44467. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44468. }
  44469. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit6 { \
  44470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44471. _ezchip_macro_read_value_ &= ~(0xFF); \
  44472. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  44473. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44474. }
  44475. #define SET_GPIO_27_dout_sdio1_pad_cdata_oe_bit7 { \
  44476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44477. _ezchip_macro_read_value_ &= ~(0xFF); \
  44478. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  44479. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44480. }
  44481. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit0 { \
  44482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44483. _ezchip_macro_read_value_ &= ~(0xFF); \
  44484. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  44485. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44486. }
  44487. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit1 { \
  44488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44489. _ezchip_macro_read_value_ &= ~(0xFF); \
  44490. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  44491. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44492. }
  44493. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit2 { \
  44494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44495. _ezchip_macro_read_value_ &= ~(0xFF); \
  44496. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  44497. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44498. }
  44499. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit3 { \
  44500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44501. _ezchip_macro_read_value_ &= ~(0xFF); \
  44502. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  44503. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44504. }
  44505. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit4 { \
  44506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44507. _ezchip_macro_read_value_ &= ~(0xFF); \
  44508. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  44509. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44510. }
  44511. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit5 { \
  44512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44513. _ezchip_macro_read_value_ &= ~(0xFF); \
  44514. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  44515. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44516. }
  44517. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit6 { \
  44518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44519. _ezchip_macro_read_value_ &= ~(0xFF); \
  44520. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  44521. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44522. }
  44523. #define SET_GPIO_27_dout_sdio1_pad_cdata_out_bit7 { \
  44524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44525. _ezchip_macro_read_value_ &= ~(0xFF); \
  44526. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  44527. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44528. }
  44529. #define SET_GPIO_27_dout_sdio1_pad_rst_n { \
  44530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44531. _ezchip_macro_read_value_ &= ~(0xFF); \
  44532. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  44533. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44534. }
  44535. #define SET_GPIO_27_dout_spdif_tx_sdout { \
  44536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44537. _ezchip_macro_read_value_ &= ~(0xFF); \
  44538. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  44539. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44540. }
  44541. #define SET_GPIO_27_dout_spdif_tx_sdout_oen { \
  44542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44543. _ezchip_macro_read_value_ &= ~(0xFF); \
  44544. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  44545. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44546. }
  44547. #define SET_GPIO_27_dout_spi0_pad_oe_n { \
  44548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44549. _ezchip_macro_read_value_ &= ~(0xFF); \
  44550. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  44551. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44552. }
  44553. #define SET_GPIO_27_dout_spi0_pad_sck_out { \
  44554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44555. _ezchip_macro_read_value_ &= ~(0xFF); \
  44556. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  44557. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44558. }
  44559. #define SET_GPIO_27_dout_spi0_pad_ss_0_n { \
  44560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44561. _ezchip_macro_read_value_ &= ~(0xFF); \
  44562. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  44563. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44564. }
  44565. #define SET_GPIO_27_dout_spi0_pad_ss_1_n { \
  44566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44567. _ezchip_macro_read_value_ &= ~(0xFF); \
  44568. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  44569. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44570. }
  44571. #define SET_GPIO_27_dout_spi0_pad_txd { \
  44572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44573. _ezchip_macro_read_value_ &= ~(0xFF); \
  44574. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  44575. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44576. }
  44577. #define SET_GPIO_27_dout_spi1_pad_oe_n { \
  44578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44579. _ezchip_macro_read_value_ &= ~(0xFF); \
  44580. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  44581. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44582. }
  44583. #define SET_GPIO_27_dout_spi1_pad_sck_out { \
  44584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44585. _ezchip_macro_read_value_ &= ~(0xFF); \
  44586. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  44587. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44588. }
  44589. #define SET_GPIO_27_dout_spi1_pad_ss_0_n { \
  44590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44591. _ezchip_macro_read_value_ &= ~(0xFF); \
  44592. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  44593. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44594. }
  44595. #define SET_GPIO_27_dout_spi1_pad_ss_1_n { \
  44596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44597. _ezchip_macro_read_value_ &= ~(0xFF); \
  44598. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  44599. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44600. }
  44601. #define SET_GPIO_27_dout_spi1_pad_txd { \
  44602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44603. _ezchip_macro_read_value_ &= ~(0xFF); \
  44604. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  44605. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44606. }
  44607. #define SET_GPIO_27_dout_spi2_pad_oe_n { \
  44608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44609. _ezchip_macro_read_value_ &= ~(0xFF); \
  44610. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  44611. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44612. }
  44613. #define SET_GPIO_27_dout_spi2_pad_sck_out { \
  44614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44615. _ezchip_macro_read_value_ &= ~(0xFF); \
  44616. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  44617. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44618. }
  44619. #define SET_GPIO_27_dout_spi2_pad_ss_0_n { \
  44620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44621. _ezchip_macro_read_value_ &= ~(0xFF); \
  44622. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  44623. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44624. }
  44625. #define SET_GPIO_27_dout_spi2_pad_ss_1_n { \
  44626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44627. _ezchip_macro_read_value_ &= ~(0xFF); \
  44628. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  44629. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44630. }
  44631. #define SET_GPIO_27_dout_spi2_pad_txd { \
  44632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44633. _ezchip_macro_read_value_ &= ~(0xFF); \
  44634. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  44635. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44636. }
  44637. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit0 { \
  44638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44639. _ezchip_macro_read_value_ &= ~(0xFF); \
  44640. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  44641. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44642. }
  44643. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit1 { \
  44644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44645. _ezchip_macro_read_value_ &= ~(0xFF); \
  44646. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  44647. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44648. }
  44649. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit2 { \
  44650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44651. _ezchip_macro_read_value_ &= ~(0xFF); \
  44652. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  44653. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44654. }
  44655. #define SET_GPIO_27_dout_spi2ahb_pad_oe_n_bit3 { \
  44656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44657. _ezchip_macro_read_value_ &= ~(0xFF); \
  44658. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  44659. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44660. }
  44661. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit0 { \
  44662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44663. _ezchip_macro_read_value_ &= ~(0xFF); \
  44664. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  44665. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44666. }
  44667. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit1 { \
  44668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44669. _ezchip_macro_read_value_ &= ~(0xFF); \
  44670. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  44671. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44672. }
  44673. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit2 { \
  44674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44675. _ezchip_macro_read_value_ &= ~(0xFF); \
  44676. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  44677. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44678. }
  44679. #define SET_GPIO_27_dout_spi2ahb_pad_txd_bit3 { \
  44680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44681. _ezchip_macro_read_value_ &= ~(0xFF); \
  44682. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  44683. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44684. }
  44685. #define SET_GPIO_27_dout_spi3_pad_oe_n { \
  44686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44687. _ezchip_macro_read_value_ &= ~(0xFF); \
  44688. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  44689. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44690. }
  44691. #define SET_GPIO_27_dout_spi3_pad_sck_out { \
  44692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44693. _ezchip_macro_read_value_ &= ~(0xFF); \
  44694. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  44695. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44696. }
  44697. #define SET_GPIO_27_dout_spi3_pad_ss_0_n { \
  44698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44699. _ezchip_macro_read_value_ &= ~(0xFF); \
  44700. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  44701. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44702. }
  44703. #define SET_GPIO_27_dout_spi3_pad_ss_1_n { \
  44704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44705. _ezchip_macro_read_value_ &= ~(0xFF); \
  44706. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  44707. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44708. }
  44709. #define SET_GPIO_27_dout_spi3_pad_txd { \
  44710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44711. _ezchip_macro_read_value_ &= ~(0xFF); \
  44712. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  44713. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44714. }
  44715. #define SET_GPIO_27_dout_uart0_pad_dtrn { \
  44716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44717. _ezchip_macro_read_value_ &= ~(0xFF); \
  44718. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  44719. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44720. }
  44721. #define SET_GPIO_27_dout_uart0_pad_rtsn { \
  44722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44723. _ezchip_macro_read_value_ &= ~(0xFF); \
  44724. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  44725. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44726. }
  44727. #define SET_GPIO_27_dout_uart0_pad_sout { \
  44728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44729. _ezchip_macro_read_value_ &= ~(0xFF); \
  44730. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  44731. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44732. }
  44733. #define SET_GPIO_27_dout_uart1_pad_sout { \
  44734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44735. _ezchip_macro_read_value_ &= ~(0xFF); \
  44736. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  44737. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44738. }
  44739. #define SET_GPIO_27_dout_uart2_pad_dtr_n { \
  44740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44741. _ezchip_macro_read_value_ &= ~(0xFF); \
  44742. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  44743. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44744. }
  44745. #define SET_GPIO_27_dout_uart2_pad_rts_n { \
  44746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44747. _ezchip_macro_read_value_ &= ~(0xFF); \
  44748. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  44749. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44750. }
  44751. #define SET_GPIO_27_dout_uart2_pad_sout { \
  44752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44753. _ezchip_macro_read_value_ &= ~(0xFF); \
  44754. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  44755. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44756. }
  44757. #define SET_GPIO_27_dout_uart3_pad_sout { \
  44758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44759. _ezchip_macro_read_value_ &= ~(0xFF); \
  44760. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  44761. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44762. }
  44763. #define SET_GPIO_27_dout_usb_drv_bus { \
  44764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_dout_REG_ADDR); \
  44765. _ezchip_macro_read_value_ &= ~(0xFF); \
  44766. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  44767. MA_OUTW(gpio_27_dout_REG_ADDR,_ezchip_macro_read_value_); \
  44768. }
  44769. #define SET_GPIO_27_doen_reverse_(en) { \
  44770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44771. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  44772. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  44773. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44774. }
  44775. #define SET_GPIO_27_doen_LOW { \
  44776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44777. _ezchip_macro_read_value_ &= ~(0xFF); \
  44778. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  44779. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44780. }
  44781. #define SET_GPIO_27_doen_HIGH { \
  44782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44783. _ezchip_macro_read_value_ &= ~(0xFF); \
  44784. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  44785. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44786. }
  44787. #define SET_GPIO_27_doen_clk_gmac_tophyref { \
  44788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44789. _ezchip_macro_read_value_ &= ~(0xFF); \
  44790. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  44791. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44792. }
  44793. #define SET_GPIO_27_doen_cpu_jtag_tdo { \
  44794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44795. _ezchip_macro_read_value_ &= ~(0xFF); \
  44796. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  44797. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44798. }
  44799. #define SET_GPIO_27_doen_cpu_jtag_tdo_oen { \
  44800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44801. _ezchip_macro_read_value_ &= ~(0xFF); \
  44802. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  44803. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44804. }
  44805. #define SET_GPIO_27_doen_dmic_clk_out { \
  44806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44807. _ezchip_macro_read_value_ &= ~(0xFF); \
  44808. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  44809. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44810. }
  44811. #define SET_GPIO_27_doen_dsp_JTDOEn_pad { \
  44812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44813. _ezchip_macro_read_value_ &= ~(0xFF); \
  44814. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  44815. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44816. }
  44817. #define SET_GPIO_27_doen_dsp_JTDO_pad { \
  44818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44819. _ezchip_macro_read_value_ &= ~(0xFF); \
  44820. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  44821. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44822. }
  44823. #define SET_GPIO_27_doen_i2c0_pad_sck_oe { \
  44824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44825. _ezchip_macro_read_value_ &= ~(0xFF); \
  44826. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  44827. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44828. }
  44829. #define SET_GPIO_27_doen_i2c0_pad_sda_oe { \
  44830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44831. _ezchip_macro_read_value_ &= ~(0xFF); \
  44832. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  44833. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44834. }
  44835. #define SET_GPIO_27_doen_i2c1_pad_sck_oe { \
  44836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44837. _ezchip_macro_read_value_ &= ~(0xFF); \
  44838. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  44839. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44840. }
  44841. #define SET_GPIO_27_doen_i2c1_pad_sda_oe { \
  44842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44843. _ezchip_macro_read_value_ &= ~(0xFF); \
  44844. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  44845. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44846. }
  44847. #define SET_GPIO_27_doen_i2c2_pad_sck_oe { \
  44848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44849. _ezchip_macro_read_value_ &= ~(0xFF); \
  44850. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  44851. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44852. }
  44853. #define SET_GPIO_27_doen_i2c2_pad_sda_oe { \
  44854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44855. _ezchip_macro_read_value_ &= ~(0xFF); \
  44856. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  44857. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44858. }
  44859. #define SET_GPIO_27_doen_i2c3_pad_sck_oe { \
  44860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44861. _ezchip_macro_read_value_ &= ~(0xFF); \
  44862. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  44863. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44864. }
  44865. #define SET_GPIO_27_doen_i2c3_pad_sda_oe { \
  44866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44867. _ezchip_macro_read_value_ &= ~(0xFF); \
  44868. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  44869. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44870. }
  44871. #define SET_GPIO_27_doen_i2srx_bclk_out { \
  44872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44873. _ezchip_macro_read_value_ &= ~(0xFF); \
  44874. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  44875. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44876. }
  44877. #define SET_GPIO_27_doen_i2srx_bclk_out_oen { \
  44878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44879. _ezchip_macro_read_value_ &= ~(0xFF); \
  44880. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  44881. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44882. }
  44883. #define SET_GPIO_27_doen_i2srx_lrck_out { \
  44884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44885. _ezchip_macro_read_value_ &= ~(0xFF); \
  44886. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  44887. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44888. }
  44889. #define SET_GPIO_27_doen_i2srx_lrck_out_oen { \
  44890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44891. _ezchip_macro_read_value_ &= ~(0xFF); \
  44892. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  44893. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44894. }
  44895. #define SET_GPIO_27_doen_i2srx_mclk_out { \
  44896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44897. _ezchip_macro_read_value_ &= ~(0xFF); \
  44898. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  44899. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44900. }
  44901. #define SET_GPIO_27_doen_i2stx_bclk_out { \
  44902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44903. _ezchip_macro_read_value_ &= ~(0xFF); \
  44904. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  44905. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44906. }
  44907. #define SET_GPIO_27_doen_i2stx_bclk_out_oen { \
  44908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44909. _ezchip_macro_read_value_ &= ~(0xFF); \
  44910. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  44911. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44912. }
  44913. #define SET_GPIO_27_doen_i2stx_lrck_out { \
  44914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44915. _ezchip_macro_read_value_ &= ~(0xFF); \
  44916. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  44917. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44918. }
  44919. #define SET_GPIO_27_doen_i2stx_lrckout_oen { \
  44920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44921. _ezchip_macro_read_value_ &= ~(0xFF); \
  44922. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  44923. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44924. }
  44925. #define SET_GPIO_27_doen_i2stx_mclk_out { \
  44926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44927. _ezchip_macro_read_value_ &= ~(0xFF); \
  44928. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  44929. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44930. }
  44931. #define SET_GPIO_27_doen_i2stx_sdout0 { \
  44932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44933. _ezchip_macro_read_value_ &= ~(0xFF); \
  44934. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  44935. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44936. }
  44937. #define SET_GPIO_27_doen_i2stx_sdout1 { \
  44938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44939. _ezchip_macro_read_value_ &= ~(0xFF); \
  44940. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  44941. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44942. }
  44943. #define SET_GPIO_27_doen_lcd_pad_csm_n { \
  44944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44945. _ezchip_macro_read_value_ &= ~(0xFF); \
  44946. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  44947. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44948. }
  44949. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit0 { \
  44950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44951. _ezchip_macro_read_value_ &= ~(0xFF); \
  44952. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  44953. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44954. }
  44955. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit1 { \
  44956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44957. _ezchip_macro_read_value_ &= ~(0xFF); \
  44958. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  44959. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44960. }
  44961. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit2 { \
  44962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44963. _ezchip_macro_read_value_ &= ~(0xFF); \
  44964. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  44965. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44966. }
  44967. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit3 { \
  44968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44969. _ezchip_macro_read_value_ &= ~(0xFF); \
  44970. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  44971. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44972. }
  44973. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit4 { \
  44974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44975. _ezchip_macro_read_value_ &= ~(0xFF); \
  44976. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  44977. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44978. }
  44979. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit5 { \
  44980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44981. _ezchip_macro_read_value_ &= ~(0xFF); \
  44982. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  44983. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44984. }
  44985. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit6 { \
  44986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44987. _ezchip_macro_read_value_ &= ~(0xFF); \
  44988. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  44989. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44990. }
  44991. #define SET_GPIO_27_doen_pwm_pad_oe_n_bit7 { \
  44992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44993. _ezchip_macro_read_value_ &= ~(0xFF); \
  44994. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  44995. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  44996. }
  44997. #define SET_GPIO_27_doen_pwm_pad_out_bit0 { \
  44998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  44999. _ezchip_macro_read_value_ &= ~(0xFF); \
  45000. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  45001. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45002. }
  45003. #define SET_GPIO_27_doen_pwm_pad_out_bit1 { \
  45004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45005. _ezchip_macro_read_value_ &= ~(0xFF); \
  45006. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  45007. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45008. }
  45009. #define SET_GPIO_27_doen_pwm_pad_out_bit2 { \
  45010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45011. _ezchip_macro_read_value_ &= ~(0xFF); \
  45012. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  45013. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45014. }
  45015. #define SET_GPIO_27_doen_pwm_pad_out_bit3 { \
  45016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45017. _ezchip_macro_read_value_ &= ~(0xFF); \
  45018. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  45019. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45020. }
  45021. #define SET_GPIO_27_doen_pwm_pad_out_bit4 { \
  45022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45023. _ezchip_macro_read_value_ &= ~(0xFF); \
  45024. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  45025. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45026. }
  45027. #define SET_GPIO_27_doen_pwm_pad_out_bit5 { \
  45028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45029. _ezchip_macro_read_value_ &= ~(0xFF); \
  45030. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  45031. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45032. }
  45033. #define SET_GPIO_27_doen_pwm_pad_out_bit6 { \
  45034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45035. _ezchip_macro_read_value_ &= ~(0xFF); \
  45036. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  45037. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45038. }
  45039. #define SET_GPIO_27_doen_pwm_pad_out_bit7 { \
  45040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45041. _ezchip_macro_read_value_ &= ~(0xFF); \
  45042. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  45043. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45044. }
  45045. #define SET_GPIO_27_doen_pwmdac_left_out { \
  45046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45047. _ezchip_macro_read_value_ &= ~(0xFF); \
  45048. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  45049. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45050. }
  45051. #define SET_GPIO_27_doen_pwmdac_right_out { \
  45052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45053. _ezchip_macro_read_value_ &= ~(0xFF); \
  45054. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  45055. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45056. }
  45057. #define SET_GPIO_27_doen_qspi_csn1_out { \
  45058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45059. _ezchip_macro_read_value_ &= ~(0xFF); \
  45060. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  45061. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45062. }
  45063. #define SET_GPIO_27_doen_qspi_csn2_out { \
  45064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45065. _ezchip_macro_read_value_ &= ~(0xFF); \
  45066. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  45067. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45068. }
  45069. #define SET_GPIO_27_doen_qspi_csn3_out { \
  45070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45071. _ezchip_macro_read_value_ &= ~(0xFF); \
  45072. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  45073. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45074. }
  45075. #define SET_GPIO_27_doen_register23_SCFG_cmsensor_rst0 { \
  45076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45077. _ezchip_macro_read_value_ &= ~(0xFF); \
  45078. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  45079. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45080. }
  45081. #define SET_GPIO_27_doen_register23_SCFG_cmsensor_rst1 { \
  45082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45083. _ezchip_macro_read_value_ &= ~(0xFF); \
  45084. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  45085. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45086. }
  45087. #define SET_GPIO_27_doen_register32_SCFG_gmac_phy_rstn { \
  45088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45089. _ezchip_macro_read_value_ &= ~(0xFF); \
  45090. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  45091. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45092. }
  45093. #define SET_GPIO_27_doen_sdio0_pad_card_power_en { \
  45094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45095. _ezchip_macro_read_value_ &= ~(0xFF); \
  45096. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  45097. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45098. }
  45099. #define SET_GPIO_27_doen_sdio0_pad_cclk_out { \
  45100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45101. _ezchip_macro_read_value_ &= ~(0xFF); \
  45102. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  45103. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45104. }
  45105. #define SET_GPIO_27_doen_sdio0_pad_ccmd_oe { \
  45106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45107. _ezchip_macro_read_value_ &= ~(0xFF); \
  45108. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  45109. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45110. }
  45111. #define SET_GPIO_27_doen_sdio0_pad_ccmd_out { \
  45112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45113. _ezchip_macro_read_value_ &= ~(0xFF); \
  45114. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  45115. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45116. }
  45117. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit0 { \
  45118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45119. _ezchip_macro_read_value_ &= ~(0xFF); \
  45120. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  45121. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45122. }
  45123. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit1 { \
  45124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45125. _ezchip_macro_read_value_ &= ~(0xFF); \
  45126. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  45127. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45128. }
  45129. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit2 { \
  45130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45131. _ezchip_macro_read_value_ &= ~(0xFF); \
  45132. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  45133. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45134. }
  45135. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit3 { \
  45136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45137. _ezchip_macro_read_value_ &= ~(0xFF); \
  45138. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  45139. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45140. }
  45141. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit4 { \
  45142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45143. _ezchip_macro_read_value_ &= ~(0xFF); \
  45144. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  45145. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45146. }
  45147. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit5 { \
  45148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45149. _ezchip_macro_read_value_ &= ~(0xFF); \
  45150. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  45151. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45152. }
  45153. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit6 { \
  45154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45155. _ezchip_macro_read_value_ &= ~(0xFF); \
  45156. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  45157. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45158. }
  45159. #define SET_GPIO_27_doen_sdio0_pad_cdata_oe_bit7 { \
  45160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45161. _ezchip_macro_read_value_ &= ~(0xFF); \
  45162. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  45163. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45164. }
  45165. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit0 { \
  45166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45167. _ezchip_macro_read_value_ &= ~(0xFF); \
  45168. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  45169. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45170. }
  45171. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit1 { \
  45172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45173. _ezchip_macro_read_value_ &= ~(0xFF); \
  45174. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  45175. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45176. }
  45177. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit2 { \
  45178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45179. _ezchip_macro_read_value_ &= ~(0xFF); \
  45180. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  45181. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45182. }
  45183. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit3 { \
  45184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45185. _ezchip_macro_read_value_ &= ~(0xFF); \
  45186. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  45187. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45188. }
  45189. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit4 { \
  45190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45191. _ezchip_macro_read_value_ &= ~(0xFF); \
  45192. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  45193. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45194. }
  45195. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit5 { \
  45196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45197. _ezchip_macro_read_value_ &= ~(0xFF); \
  45198. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  45199. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45200. }
  45201. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit6 { \
  45202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45203. _ezchip_macro_read_value_ &= ~(0xFF); \
  45204. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  45205. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45206. }
  45207. #define SET_GPIO_27_doen_sdio0_pad_cdata_out_bit7 { \
  45208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45209. _ezchip_macro_read_value_ &= ~(0xFF); \
  45210. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  45211. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45212. }
  45213. #define SET_GPIO_27_doen_sdio0_pad_rst_n { \
  45214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45215. _ezchip_macro_read_value_ &= ~(0xFF); \
  45216. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  45217. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45218. }
  45219. #define SET_GPIO_27_doen_sdio1_pad_card_power_en { \
  45220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45221. _ezchip_macro_read_value_ &= ~(0xFF); \
  45222. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  45223. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45224. }
  45225. #define SET_GPIO_27_doen_sdio1_pad_cclk_out { \
  45226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45227. _ezchip_macro_read_value_ &= ~(0xFF); \
  45228. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  45229. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45230. }
  45231. #define SET_GPIO_27_doen_sdio1_pad_ccmd_oe { \
  45232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45233. _ezchip_macro_read_value_ &= ~(0xFF); \
  45234. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  45235. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45236. }
  45237. #define SET_GPIO_27_doen_sdio1_pad_ccmd_out { \
  45238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45239. _ezchip_macro_read_value_ &= ~(0xFF); \
  45240. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  45241. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45242. }
  45243. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit0 { \
  45244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45245. _ezchip_macro_read_value_ &= ~(0xFF); \
  45246. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  45247. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45248. }
  45249. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit1 { \
  45250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45251. _ezchip_macro_read_value_ &= ~(0xFF); \
  45252. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  45253. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45254. }
  45255. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit2 { \
  45256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45257. _ezchip_macro_read_value_ &= ~(0xFF); \
  45258. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  45259. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45260. }
  45261. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit3 { \
  45262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45263. _ezchip_macro_read_value_ &= ~(0xFF); \
  45264. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  45265. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45266. }
  45267. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit4 { \
  45268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45269. _ezchip_macro_read_value_ &= ~(0xFF); \
  45270. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  45271. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45272. }
  45273. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit5 { \
  45274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45275. _ezchip_macro_read_value_ &= ~(0xFF); \
  45276. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  45277. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45278. }
  45279. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit6 { \
  45280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45281. _ezchip_macro_read_value_ &= ~(0xFF); \
  45282. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  45283. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45284. }
  45285. #define SET_GPIO_27_doen_sdio1_pad_cdata_oe_bit7 { \
  45286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45287. _ezchip_macro_read_value_ &= ~(0xFF); \
  45288. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  45289. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45290. }
  45291. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit0 { \
  45292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45293. _ezchip_macro_read_value_ &= ~(0xFF); \
  45294. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  45295. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45296. }
  45297. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit1 { \
  45298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45299. _ezchip_macro_read_value_ &= ~(0xFF); \
  45300. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  45301. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45302. }
  45303. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit2 { \
  45304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45305. _ezchip_macro_read_value_ &= ~(0xFF); \
  45306. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  45307. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45308. }
  45309. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit3 { \
  45310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45311. _ezchip_macro_read_value_ &= ~(0xFF); \
  45312. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  45313. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45314. }
  45315. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit4 { \
  45316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45317. _ezchip_macro_read_value_ &= ~(0xFF); \
  45318. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  45319. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45320. }
  45321. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit5 { \
  45322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45323. _ezchip_macro_read_value_ &= ~(0xFF); \
  45324. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  45325. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45326. }
  45327. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit6 { \
  45328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45329. _ezchip_macro_read_value_ &= ~(0xFF); \
  45330. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  45331. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45332. }
  45333. #define SET_GPIO_27_doen_sdio1_pad_cdata_out_bit7 { \
  45334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45335. _ezchip_macro_read_value_ &= ~(0xFF); \
  45336. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  45337. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45338. }
  45339. #define SET_GPIO_27_doen_sdio1_pad_rst_n { \
  45340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45341. _ezchip_macro_read_value_ &= ~(0xFF); \
  45342. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  45343. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45344. }
  45345. #define SET_GPIO_27_doen_spdif_tx_sdout { \
  45346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45347. _ezchip_macro_read_value_ &= ~(0xFF); \
  45348. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  45349. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45350. }
  45351. #define SET_GPIO_27_doen_spdif_tx_sdout_oen { \
  45352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45353. _ezchip_macro_read_value_ &= ~(0xFF); \
  45354. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  45355. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45356. }
  45357. #define SET_GPIO_27_doen_spi0_pad_oe_n { \
  45358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45359. _ezchip_macro_read_value_ &= ~(0xFF); \
  45360. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  45361. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45362. }
  45363. #define SET_GPIO_27_doen_spi0_pad_sck_out { \
  45364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45365. _ezchip_macro_read_value_ &= ~(0xFF); \
  45366. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  45367. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45368. }
  45369. #define SET_GPIO_27_doen_spi0_pad_ss_0_n { \
  45370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45371. _ezchip_macro_read_value_ &= ~(0xFF); \
  45372. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  45373. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45374. }
  45375. #define SET_GPIO_27_doen_spi0_pad_ss_1_n { \
  45376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45377. _ezchip_macro_read_value_ &= ~(0xFF); \
  45378. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  45379. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45380. }
  45381. #define SET_GPIO_27_doen_spi0_pad_txd { \
  45382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45383. _ezchip_macro_read_value_ &= ~(0xFF); \
  45384. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  45385. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45386. }
  45387. #define SET_GPIO_27_doen_spi1_pad_oe_n { \
  45388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45389. _ezchip_macro_read_value_ &= ~(0xFF); \
  45390. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  45391. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45392. }
  45393. #define SET_GPIO_27_doen_spi1_pad_sck_out { \
  45394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45395. _ezchip_macro_read_value_ &= ~(0xFF); \
  45396. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  45397. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45398. }
  45399. #define SET_GPIO_27_doen_spi1_pad_ss_0_n { \
  45400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45401. _ezchip_macro_read_value_ &= ~(0xFF); \
  45402. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  45403. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45404. }
  45405. #define SET_GPIO_27_doen_spi1_pad_ss_1_n { \
  45406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45407. _ezchip_macro_read_value_ &= ~(0xFF); \
  45408. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  45409. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45410. }
  45411. #define SET_GPIO_27_doen_spi1_pad_txd { \
  45412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45413. _ezchip_macro_read_value_ &= ~(0xFF); \
  45414. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  45415. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45416. }
  45417. #define SET_GPIO_27_doen_spi2_pad_oe_n { \
  45418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45419. _ezchip_macro_read_value_ &= ~(0xFF); \
  45420. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  45421. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45422. }
  45423. #define SET_GPIO_27_doen_spi2_pad_sck_out { \
  45424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45425. _ezchip_macro_read_value_ &= ~(0xFF); \
  45426. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  45427. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45428. }
  45429. #define SET_GPIO_27_doen_spi2_pad_ss_0_n { \
  45430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45431. _ezchip_macro_read_value_ &= ~(0xFF); \
  45432. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  45433. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45434. }
  45435. #define SET_GPIO_27_doen_spi2_pad_ss_1_n { \
  45436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45437. _ezchip_macro_read_value_ &= ~(0xFF); \
  45438. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  45439. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45440. }
  45441. #define SET_GPIO_27_doen_spi2_pad_txd { \
  45442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45443. _ezchip_macro_read_value_ &= ~(0xFF); \
  45444. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  45445. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45446. }
  45447. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit0 { \
  45448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45449. _ezchip_macro_read_value_ &= ~(0xFF); \
  45450. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  45451. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45452. }
  45453. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit1 { \
  45454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45455. _ezchip_macro_read_value_ &= ~(0xFF); \
  45456. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  45457. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45458. }
  45459. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit2 { \
  45460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45461. _ezchip_macro_read_value_ &= ~(0xFF); \
  45462. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  45463. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45464. }
  45465. #define SET_GPIO_27_doen_spi2ahb_pad_oe_n_bit3 { \
  45466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45467. _ezchip_macro_read_value_ &= ~(0xFF); \
  45468. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  45469. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45470. }
  45471. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit0 { \
  45472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45473. _ezchip_macro_read_value_ &= ~(0xFF); \
  45474. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  45475. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45476. }
  45477. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit1 { \
  45478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45479. _ezchip_macro_read_value_ &= ~(0xFF); \
  45480. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  45481. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45482. }
  45483. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit2 { \
  45484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45485. _ezchip_macro_read_value_ &= ~(0xFF); \
  45486. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  45487. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45488. }
  45489. #define SET_GPIO_27_doen_spi2ahb_pad_txd_bit3 { \
  45490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45491. _ezchip_macro_read_value_ &= ~(0xFF); \
  45492. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  45493. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45494. }
  45495. #define SET_GPIO_27_doen_spi3_pad_oe_n { \
  45496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45497. _ezchip_macro_read_value_ &= ~(0xFF); \
  45498. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  45499. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45500. }
  45501. #define SET_GPIO_27_doen_spi3_pad_sck_out { \
  45502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45503. _ezchip_macro_read_value_ &= ~(0xFF); \
  45504. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  45505. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45506. }
  45507. #define SET_GPIO_27_doen_spi3_pad_ss_0_n { \
  45508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45509. _ezchip_macro_read_value_ &= ~(0xFF); \
  45510. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  45511. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45512. }
  45513. #define SET_GPIO_27_doen_spi3_pad_ss_1_n { \
  45514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45515. _ezchip_macro_read_value_ &= ~(0xFF); \
  45516. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  45517. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45518. }
  45519. #define SET_GPIO_27_doen_spi3_pad_txd { \
  45520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45521. _ezchip_macro_read_value_ &= ~(0xFF); \
  45522. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  45523. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45524. }
  45525. #define SET_GPIO_27_doen_uart0_pad_dtrn { \
  45526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45527. _ezchip_macro_read_value_ &= ~(0xFF); \
  45528. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  45529. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45530. }
  45531. #define SET_GPIO_27_doen_uart0_pad_rtsn { \
  45532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45533. _ezchip_macro_read_value_ &= ~(0xFF); \
  45534. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  45535. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45536. }
  45537. #define SET_GPIO_27_doen_uart0_pad_sout { \
  45538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45539. _ezchip_macro_read_value_ &= ~(0xFF); \
  45540. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  45541. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45542. }
  45543. #define SET_GPIO_27_doen_uart1_pad_sout { \
  45544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45545. _ezchip_macro_read_value_ &= ~(0xFF); \
  45546. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  45547. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45548. }
  45549. #define SET_GPIO_27_doen_uart2_pad_dtr_n { \
  45550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45551. _ezchip_macro_read_value_ &= ~(0xFF); \
  45552. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  45553. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45554. }
  45555. #define SET_GPIO_27_doen_uart2_pad_rts_n { \
  45556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45557. _ezchip_macro_read_value_ &= ~(0xFF); \
  45558. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  45559. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45560. }
  45561. #define SET_GPIO_27_doen_uart2_pad_sout { \
  45562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45563. _ezchip_macro_read_value_ &= ~(0xFF); \
  45564. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  45565. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45566. }
  45567. #define SET_GPIO_27_doen_uart3_pad_sout { \
  45568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45569. _ezchip_macro_read_value_ &= ~(0xFF); \
  45570. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  45571. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45572. }
  45573. #define SET_GPIO_27_doen_usb_drv_bus { \
  45574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_27_doen_REG_ADDR); \
  45575. _ezchip_macro_read_value_ &= ~(0xFF); \
  45576. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  45577. MA_OUTW(gpio_27_doen_REG_ADDR,_ezchip_macro_read_value_); \
  45578. }
  45579. #define SET_GPIO_28_dout_reverse_(en) { \
  45580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45581. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  45582. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  45583. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45584. }
  45585. #define SET_GPIO_28_dout_LOW { \
  45586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45587. _ezchip_macro_read_value_ &= ~(0xFF); \
  45588. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  45589. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45590. }
  45591. #define SET_GPIO_28_dout_HIGH { \
  45592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45593. _ezchip_macro_read_value_ &= ~(0xFF); \
  45594. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  45595. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45596. }
  45597. #define SET_GPIO_28_dout_clk_gmac_tophyref { \
  45598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45599. _ezchip_macro_read_value_ &= ~(0xFF); \
  45600. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  45601. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45602. }
  45603. #define SET_GPIO_28_dout_cpu_jtag_tdo { \
  45604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45605. _ezchip_macro_read_value_ &= ~(0xFF); \
  45606. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  45607. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45608. }
  45609. #define SET_GPIO_28_dout_cpu_jtag_tdo_oen { \
  45610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45611. _ezchip_macro_read_value_ &= ~(0xFF); \
  45612. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  45613. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45614. }
  45615. #define SET_GPIO_28_dout_dmic_clk_out { \
  45616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45617. _ezchip_macro_read_value_ &= ~(0xFF); \
  45618. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  45619. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45620. }
  45621. #define SET_GPIO_28_dout_dsp_JTDOEn_pad { \
  45622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45623. _ezchip_macro_read_value_ &= ~(0xFF); \
  45624. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  45625. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45626. }
  45627. #define SET_GPIO_28_dout_dsp_JTDO_pad { \
  45628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45629. _ezchip_macro_read_value_ &= ~(0xFF); \
  45630. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  45631. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45632. }
  45633. #define SET_GPIO_28_dout_i2c0_pad_sck_oe { \
  45634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45635. _ezchip_macro_read_value_ &= ~(0xFF); \
  45636. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  45637. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45638. }
  45639. #define SET_GPIO_28_dout_i2c0_pad_sda_oe { \
  45640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45641. _ezchip_macro_read_value_ &= ~(0xFF); \
  45642. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  45643. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45644. }
  45645. #define SET_GPIO_28_dout_i2c1_pad_sck_oe { \
  45646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45647. _ezchip_macro_read_value_ &= ~(0xFF); \
  45648. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  45649. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45650. }
  45651. #define SET_GPIO_28_dout_i2c1_pad_sda_oe { \
  45652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45653. _ezchip_macro_read_value_ &= ~(0xFF); \
  45654. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  45655. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45656. }
  45657. #define SET_GPIO_28_dout_i2c2_pad_sck_oe { \
  45658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45659. _ezchip_macro_read_value_ &= ~(0xFF); \
  45660. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  45661. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45662. }
  45663. #define SET_GPIO_28_dout_i2c2_pad_sda_oe { \
  45664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45665. _ezchip_macro_read_value_ &= ~(0xFF); \
  45666. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  45667. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45668. }
  45669. #define SET_GPIO_28_dout_i2c3_pad_sck_oe { \
  45670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45671. _ezchip_macro_read_value_ &= ~(0xFF); \
  45672. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  45673. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45674. }
  45675. #define SET_GPIO_28_dout_i2c3_pad_sda_oe { \
  45676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45677. _ezchip_macro_read_value_ &= ~(0xFF); \
  45678. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  45679. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45680. }
  45681. #define SET_GPIO_28_dout_i2srx_bclk_out { \
  45682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45683. _ezchip_macro_read_value_ &= ~(0xFF); \
  45684. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  45685. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45686. }
  45687. #define SET_GPIO_28_dout_i2srx_bclk_out_oen { \
  45688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45689. _ezchip_macro_read_value_ &= ~(0xFF); \
  45690. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  45691. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45692. }
  45693. #define SET_GPIO_28_dout_i2srx_lrck_out { \
  45694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45695. _ezchip_macro_read_value_ &= ~(0xFF); \
  45696. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  45697. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45698. }
  45699. #define SET_GPIO_28_dout_i2srx_lrck_out_oen { \
  45700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45701. _ezchip_macro_read_value_ &= ~(0xFF); \
  45702. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  45703. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45704. }
  45705. #define SET_GPIO_28_dout_i2srx_mclk_out { \
  45706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45707. _ezchip_macro_read_value_ &= ~(0xFF); \
  45708. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  45709. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45710. }
  45711. #define SET_GPIO_28_dout_i2stx_bclk_out { \
  45712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45713. _ezchip_macro_read_value_ &= ~(0xFF); \
  45714. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  45715. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45716. }
  45717. #define SET_GPIO_28_dout_i2stx_bclk_out_oen { \
  45718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45719. _ezchip_macro_read_value_ &= ~(0xFF); \
  45720. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  45721. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45722. }
  45723. #define SET_GPIO_28_dout_i2stx_lrck_out { \
  45724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45725. _ezchip_macro_read_value_ &= ~(0xFF); \
  45726. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  45727. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45728. }
  45729. #define SET_GPIO_28_dout_i2stx_lrckout_oen { \
  45730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45731. _ezchip_macro_read_value_ &= ~(0xFF); \
  45732. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  45733. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45734. }
  45735. #define SET_GPIO_28_dout_i2stx_mclk_out { \
  45736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45737. _ezchip_macro_read_value_ &= ~(0xFF); \
  45738. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  45739. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45740. }
  45741. #define SET_GPIO_28_dout_i2stx_sdout0 { \
  45742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45743. _ezchip_macro_read_value_ &= ~(0xFF); \
  45744. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  45745. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45746. }
  45747. #define SET_GPIO_28_dout_i2stx_sdout1 { \
  45748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45749. _ezchip_macro_read_value_ &= ~(0xFF); \
  45750. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  45751. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45752. }
  45753. #define SET_GPIO_28_dout_lcd_pad_csm_n { \
  45754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45755. _ezchip_macro_read_value_ &= ~(0xFF); \
  45756. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  45757. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45758. }
  45759. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit0 { \
  45760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45761. _ezchip_macro_read_value_ &= ~(0xFF); \
  45762. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  45763. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45764. }
  45765. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit1 { \
  45766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45767. _ezchip_macro_read_value_ &= ~(0xFF); \
  45768. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  45769. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45770. }
  45771. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit2 { \
  45772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45773. _ezchip_macro_read_value_ &= ~(0xFF); \
  45774. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  45775. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45776. }
  45777. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit3 { \
  45778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45779. _ezchip_macro_read_value_ &= ~(0xFF); \
  45780. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  45781. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45782. }
  45783. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit4 { \
  45784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45785. _ezchip_macro_read_value_ &= ~(0xFF); \
  45786. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  45787. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45788. }
  45789. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit5 { \
  45790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45791. _ezchip_macro_read_value_ &= ~(0xFF); \
  45792. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  45793. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45794. }
  45795. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit6 { \
  45796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45797. _ezchip_macro_read_value_ &= ~(0xFF); \
  45798. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  45799. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45800. }
  45801. #define SET_GPIO_28_dout_pwm_pad_oe_n_bit7 { \
  45802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45803. _ezchip_macro_read_value_ &= ~(0xFF); \
  45804. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  45805. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45806. }
  45807. #define SET_GPIO_28_dout_pwm_pad_out_bit0 { \
  45808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45809. _ezchip_macro_read_value_ &= ~(0xFF); \
  45810. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  45811. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45812. }
  45813. #define SET_GPIO_28_dout_pwm_pad_out_bit1 { \
  45814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45815. _ezchip_macro_read_value_ &= ~(0xFF); \
  45816. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  45817. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45818. }
  45819. #define SET_GPIO_28_dout_pwm_pad_out_bit2 { \
  45820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45821. _ezchip_macro_read_value_ &= ~(0xFF); \
  45822. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  45823. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45824. }
  45825. #define SET_GPIO_28_dout_pwm_pad_out_bit3 { \
  45826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45827. _ezchip_macro_read_value_ &= ~(0xFF); \
  45828. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  45829. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45830. }
  45831. #define SET_GPIO_28_dout_pwm_pad_out_bit4 { \
  45832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45833. _ezchip_macro_read_value_ &= ~(0xFF); \
  45834. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  45835. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45836. }
  45837. #define SET_GPIO_28_dout_pwm_pad_out_bit5 { \
  45838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45839. _ezchip_macro_read_value_ &= ~(0xFF); \
  45840. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  45841. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45842. }
  45843. #define SET_GPIO_28_dout_pwm_pad_out_bit6 { \
  45844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45845. _ezchip_macro_read_value_ &= ~(0xFF); \
  45846. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  45847. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45848. }
  45849. #define SET_GPIO_28_dout_pwm_pad_out_bit7 { \
  45850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45851. _ezchip_macro_read_value_ &= ~(0xFF); \
  45852. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  45853. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45854. }
  45855. #define SET_GPIO_28_dout_pwmdac_left_out { \
  45856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45857. _ezchip_macro_read_value_ &= ~(0xFF); \
  45858. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  45859. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45860. }
  45861. #define SET_GPIO_28_dout_pwmdac_right_out { \
  45862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45863. _ezchip_macro_read_value_ &= ~(0xFF); \
  45864. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  45865. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45866. }
  45867. #define SET_GPIO_28_dout_qspi_csn1_out { \
  45868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45869. _ezchip_macro_read_value_ &= ~(0xFF); \
  45870. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  45871. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45872. }
  45873. #define SET_GPIO_28_dout_qspi_csn2_out { \
  45874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45875. _ezchip_macro_read_value_ &= ~(0xFF); \
  45876. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  45877. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45878. }
  45879. #define SET_GPIO_28_dout_qspi_csn3_out { \
  45880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45881. _ezchip_macro_read_value_ &= ~(0xFF); \
  45882. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  45883. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45884. }
  45885. #define SET_GPIO_28_dout_register23_SCFG_cmsensor_rst0 { \
  45886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45887. _ezchip_macro_read_value_ &= ~(0xFF); \
  45888. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  45889. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45890. }
  45891. #define SET_GPIO_28_dout_register23_SCFG_cmsensor_rst1 { \
  45892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45893. _ezchip_macro_read_value_ &= ~(0xFF); \
  45894. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  45895. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45896. }
  45897. #define SET_GPIO_28_dout_register32_SCFG_gmac_phy_rstn { \
  45898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45899. _ezchip_macro_read_value_ &= ~(0xFF); \
  45900. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  45901. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45902. }
  45903. #define SET_GPIO_28_dout_sdio0_pad_card_power_en { \
  45904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45905. _ezchip_macro_read_value_ &= ~(0xFF); \
  45906. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  45907. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45908. }
  45909. #define SET_GPIO_28_dout_sdio0_pad_cclk_out { \
  45910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45911. _ezchip_macro_read_value_ &= ~(0xFF); \
  45912. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  45913. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45914. }
  45915. #define SET_GPIO_28_dout_sdio0_pad_ccmd_oe { \
  45916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45917. _ezchip_macro_read_value_ &= ~(0xFF); \
  45918. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  45919. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45920. }
  45921. #define SET_GPIO_28_dout_sdio0_pad_ccmd_out { \
  45922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45923. _ezchip_macro_read_value_ &= ~(0xFF); \
  45924. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  45925. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45926. }
  45927. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit0 { \
  45928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45929. _ezchip_macro_read_value_ &= ~(0xFF); \
  45930. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  45931. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45932. }
  45933. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit1 { \
  45934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45935. _ezchip_macro_read_value_ &= ~(0xFF); \
  45936. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  45937. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45938. }
  45939. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit2 { \
  45940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45941. _ezchip_macro_read_value_ &= ~(0xFF); \
  45942. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  45943. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45944. }
  45945. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit3 { \
  45946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45947. _ezchip_macro_read_value_ &= ~(0xFF); \
  45948. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  45949. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45950. }
  45951. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit4 { \
  45952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45953. _ezchip_macro_read_value_ &= ~(0xFF); \
  45954. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  45955. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45956. }
  45957. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit5 { \
  45958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45959. _ezchip_macro_read_value_ &= ~(0xFF); \
  45960. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  45961. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45962. }
  45963. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit6 { \
  45964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45965. _ezchip_macro_read_value_ &= ~(0xFF); \
  45966. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  45967. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45968. }
  45969. #define SET_GPIO_28_dout_sdio0_pad_cdata_oe_bit7 { \
  45970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45971. _ezchip_macro_read_value_ &= ~(0xFF); \
  45972. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  45973. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45974. }
  45975. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit0 { \
  45976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45977. _ezchip_macro_read_value_ &= ~(0xFF); \
  45978. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  45979. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45980. }
  45981. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit1 { \
  45982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45983. _ezchip_macro_read_value_ &= ~(0xFF); \
  45984. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  45985. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45986. }
  45987. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit2 { \
  45988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45989. _ezchip_macro_read_value_ &= ~(0xFF); \
  45990. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  45991. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45992. }
  45993. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit3 { \
  45994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  45995. _ezchip_macro_read_value_ &= ~(0xFF); \
  45996. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  45997. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  45998. }
  45999. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit4 { \
  46000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46001. _ezchip_macro_read_value_ &= ~(0xFF); \
  46002. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  46003. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46004. }
  46005. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit5 { \
  46006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46007. _ezchip_macro_read_value_ &= ~(0xFF); \
  46008. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  46009. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46010. }
  46011. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit6 { \
  46012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46013. _ezchip_macro_read_value_ &= ~(0xFF); \
  46014. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  46015. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46016. }
  46017. #define SET_GPIO_28_dout_sdio0_pad_cdata_out_bit7 { \
  46018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46019. _ezchip_macro_read_value_ &= ~(0xFF); \
  46020. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  46021. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46022. }
  46023. #define SET_GPIO_28_dout_sdio0_pad_rst_n { \
  46024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46025. _ezchip_macro_read_value_ &= ~(0xFF); \
  46026. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  46027. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46028. }
  46029. #define SET_GPIO_28_dout_sdio1_pad_card_power_en { \
  46030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46031. _ezchip_macro_read_value_ &= ~(0xFF); \
  46032. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  46033. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46034. }
  46035. #define SET_GPIO_28_dout_sdio1_pad_cclk_out { \
  46036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46037. _ezchip_macro_read_value_ &= ~(0xFF); \
  46038. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  46039. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46040. }
  46041. #define SET_GPIO_28_dout_sdio1_pad_ccmd_oe { \
  46042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46043. _ezchip_macro_read_value_ &= ~(0xFF); \
  46044. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  46045. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46046. }
  46047. #define SET_GPIO_28_dout_sdio1_pad_ccmd_out { \
  46048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46049. _ezchip_macro_read_value_ &= ~(0xFF); \
  46050. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  46051. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46052. }
  46053. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit0 { \
  46054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46055. _ezchip_macro_read_value_ &= ~(0xFF); \
  46056. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  46057. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46058. }
  46059. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit1 { \
  46060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46061. _ezchip_macro_read_value_ &= ~(0xFF); \
  46062. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  46063. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46064. }
  46065. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit2 { \
  46066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46067. _ezchip_macro_read_value_ &= ~(0xFF); \
  46068. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  46069. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46070. }
  46071. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit3 { \
  46072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46073. _ezchip_macro_read_value_ &= ~(0xFF); \
  46074. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  46075. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46076. }
  46077. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit4 { \
  46078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46079. _ezchip_macro_read_value_ &= ~(0xFF); \
  46080. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  46081. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46082. }
  46083. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit5 { \
  46084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46085. _ezchip_macro_read_value_ &= ~(0xFF); \
  46086. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  46087. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46088. }
  46089. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit6 { \
  46090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46091. _ezchip_macro_read_value_ &= ~(0xFF); \
  46092. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  46093. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46094. }
  46095. #define SET_GPIO_28_dout_sdio1_pad_cdata_oe_bit7 { \
  46096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46097. _ezchip_macro_read_value_ &= ~(0xFF); \
  46098. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  46099. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46100. }
  46101. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit0 { \
  46102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46103. _ezchip_macro_read_value_ &= ~(0xFF); \
  46104. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  46105. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46106. }
  46107. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit1 { \
  46108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46109. _ezchip_macro_read_value_ &= ~(0xFF); \
  46110. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  46111. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46112. }
  46113. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit2 { \
  46114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46115. _ezchip_macro_read_value_ &= ~(0xFF); \
  46116. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  46117. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46118. }
  46119. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit3 { \
  46120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46121. _ezchip_macro_read_value_ &= ~(0xFF); \
  46122. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  46123. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46124. }
  46125. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit4 { \
  46126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46127. _ezchip_macro_read_value_ &= ~(0xFF); \
  46128. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  46129. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46130. }
  46131. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit5 { \
  46132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46133. _ezchip_macro_read_value_ &= ~(0xFF); \
  46134. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  46135. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46136. }
  46137. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit6 { \
  46138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46139. _ezchip_macro_read_value_ &= ~(0xFF); \
  46140. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  46141. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46142. }
  46143. #define SET_GPIO_28_dout_sdio1_pad_cdata_out_bit7 { \
  46144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46145. _ezchip_macro_read_value_ &= ~(0xFF); \
  46146. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  46147. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46148. }
  46149. #define SET_GPIO_28_dout_sdio1_pad_rst_n { \
  46150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46151. _ezchip_macro_read_value_ &= ~(0xFF); \
  46152. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  46153. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46154. }
  46155. #define SET_GPIO_28_dout_spdif_tx_sdout { \
  46156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46157. _ezchip_macro_read_value_ &= ~(0xFF); \
  46158. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  46159. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46160. }
  46161. #define SET_GPIO_28_dout_spdif_tx_sdout_oen { \
  46162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46163. _ezchip_macro_read_value_ &= ~(0xFF); \
  46164. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  46165. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46166. }
  46167. #define SET_GPIO_28_dout_spi0_pad_oe_n { \
  46168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46169. _ezchip_macro_read_value_ &= ~(0xFF); \
  46170. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  46171. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46172. }
  46173. #define SET_GPIO_28_dout_spi0_pad_sck_out { \
  46174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46175. _ezchip_macro_read_value_ &= ~(0xFF); \
  46176. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  46177. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46178. }
  46179. #define SET_GPIO_28_dout_spi0_pad_ss_0_n { \
  46180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46181. _ezchip_macro_read_value_ &= ~(0xFF); \
  46182. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  46183. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46184. }
  46185. #define SET_GPIO_28_dout_spi0_pad_ss_1_n { \
  46186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46187. _ezchip_macro_read_value_ &= ~(0xFF); \
  46188. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  46189. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46190. }
  46191. #define SET_GPIO_28_dout_spi0_pad_txd { \
  46192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46193. _ezchip_macro_read_value_ &= ~(0xFF); \
  46194. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  46195. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46196. }
  46197. #define SET_GPIO_28_dout_spi1_pad_oe_n { \
  46198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46199. _ezchip_macro_read_value_ &= ~(0xFF); \
  46200. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  46201. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46202. }
  46203. #define SET_GPIO_28_dout_spi1_pad_sck_out { \
  46204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46205. _ezchip_macro_read_value_ &= ~(0xFF); \
  46206. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  46207. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46208. }
  46209. #define SET_GPIO_28_dout_spi1_pad_ss_0_n { \
  46210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46211. _ezchip_macro_read_value_ &= ~(0xFF); \
  46212. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  46213. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46214. }
  46215. #define SET_GPIO_28_dout_spi1_pad_ss_1_n { \
  46216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46217. _ezchip_macro_read_value_ &= ~(0xFF); \
  46218. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  46219. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46220. }
  46221. #define SET_GPIO_28_dout_spi1_pad_txd { \
  46222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46223. _ezchip_macro_read_value_ &= ~(0xFF); \
  46224. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  46225. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46226. }
  46227. #define SET_GPIO_28_dout_spi2_pad_oe_n { \
  46228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46229. _ezchip_macro_read_value_ &= ~(0xFF); \
  46230. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  46231. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46232. }
  46233. #define SET_GPIO_28_dout_spi2_pad_sck_out { \
  46234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46235. _ezchip_macro_read_value_ &= ~(0xFF); \
  46236. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  46237. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46238. }
  46239. #define SET_GPIO_28_dout_spi2_pad_ss_0_n { \
  46240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46241. _ezchip_macro_read_value_ &= ~(0xFF); \
  46242. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  46243. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46244. }
  46245. #define SET_GPIO_28_dout_spi2_pad_ss_1_n { \
  46246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46247. _ezchip_macro_read_value_ &= ~(0xFF); \
  46248. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  46249. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46250. }
  46251. #define SET_GPIO_28_dout_spi2_pad_txd { \
  46252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46253. _ezchip_macro_read_value_ &= ~(0xFF); \
  46254. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  46255. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46256. }
  46257. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit0 { \
  46258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46259. _ezchip_macro_read_value_ &= ~(0xFF); \
  46260. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  46261. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46262. }
  46263. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit1 { \
  46264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46265. _ezchip_macro_read_value_ &= ~(0xFF); \
  46266. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  46267. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46268. }
  46269. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit2 { \
  46270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46271. _ezchip_macro_read_value_ &= ~(0xFF); \
  46272. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  46273. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46274. }
  46275. #define SET_GPIO_28_dout_spi2ahb_pad_oe_n_bit3 { \
  46276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46277. _ezchip_macro_read_value_ &= ~(0xFF); \
  46278. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  46279. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46280. }
  46281. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit0 { \
  46282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46283. _ezchip_macro_read_value_ &= ~(0xFF); \
  46284. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  46285. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46286. }
  46287. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit1 { \
  46288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46289. _ezchip_macro_read_value_ &= ~(0xFF); \
  46290. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  46291. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46292. }
  46293. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit2 { \
  46294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46295. _ezchip_macro_read_value_ &= ~(0xFF); \
  46296. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  46297. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46298. }
  46299. #define SET_GPIO_28_dout_spi2ahb_pad_txd_bit3 { \
  46300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46301. _ezchip_macro_read_value_ &= ~(0xFF); \
  46302. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  46303. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46304. }
  46305. #define SET_GPIO_28_dout_spi3_pad_oe_n { \
  46306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46307. _ezchip_macro_read_value_ &= ~(0xFF); \
  46308. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  46309. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46310. }
  46311. #define SET_GPIO_28_dout_spi3_pad_sck_out { \
  46312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46313. _ezchip_macro_read_value_ &= ~(0xFF); \
  46314. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  46315. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46316. }
  46317. #define SET_GPIO_28_dout_spi3_pad_ss_0_n { \
  46318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46319. _ezchip_macro_read_value_ &= ~(0xFF); \
  46320. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  46321. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46322. }
  46323. #define SET_GPIO_28_dout_spi3_pad_ss_1_n { \
  46324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46325. _ezchip_macro_read_value_ &= ~(0xFF); \
  46326. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  46327. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46328. }
  46329. #define SET_GPIO_28_dout_spi3_pad_txd { \
  46330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46331. _ezchip_macro_read_value_ &= ~(0xFF); \
  46332. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  46333. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46334. }
  46335. #define SET_GPIO_28_dout_uart0_pad_dtrn { \
  46336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46337. _ezchip_macro_read_value_ &= ~(0xFF); \
  46338. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  46339. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46340. }
  46341. #define SET_GPIO_28_dout_uart0_pad_rtsn { \
  46342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46343. _ezchip_macro_read_value_ &= ~(0xFF); \
  46344. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  46345. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46346. }
  46347. #define SET_GPIO_28_dout_uart0_pad_sout { \
  46348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46349. _ezchip_macro_read_value_ &= ~(0xFF); \
  46350. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  46351. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46352. }
  46353. #define SET_GPIO_28_dout_uart1_pad_sout { \
  46354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46355. _ezchip_macro_read_value_ &= ~(0xFF); \
  46356. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  46357. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46358. }
  46359. #define SET_GPIO_28_dout_uart2_pad_dtr_n { \
  46360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46361. _ezchip_macro_read_value_ &= ~(0xFF); \
  46362. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  46363. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46364. }
  46365. #define SET_GPIO_28_dout_uart2_pad_rts_n { \
  46366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46367. _ezchip_macro_read_value_ &= ~(0xFF); \
  46368. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  46369. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46370. }
  46371. #define SET_GPIO_28_dout_uart2_pad_sout { \
  46372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46373. _ezchip_macro_read_value_ &= ~(0xFF); \
  46374. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  46375. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46376. }
  46377. #define SET_GPIO_28_dout_uart3_pad_sout { \
  46378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46379. _ezchip_macro_read_value_ &= ~(0xFF); \
  46380. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  46381. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46382. }
  46383. #define SET_GPIO_28_dout_usb_drv_bus { \
  46384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_dout_REG_ADDR); \
  46385. _ezchip_macro_read_value_ &= ~(0xFF); \
  46386. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  46387. MA_OUTW(gpio_28_dout_REG_ADDR,_ezchip_macro_read_value_); \
  46388. }
  46389. #define SET_GPIO_28_doen_reverse_(en) { \
  46390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46391. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  46392. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  46393. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46394. }
  46395. #define SET_GPIO_28_doen_LOW { \
  46396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46397. _ezchip_macro_read_value_ &= ~(0xFF); \
  46398. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  46399. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46400. }
  46401. #define SET_GPIO_28_doen_HIGH { \
  46402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46403. _ezchip_macro_read_value_ &= ~(0xFF); \
  46404. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  46405. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46406. }
  46407. #define SET_GPIO_28_doen_clk_gmac_tophyref { \
  46408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46409. _ezchip_macro_read_value_ &= ~(0xFF); \
  46410. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  46411. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46412. }
  46413. #define SET_GPIO_28_doen_cpu_jtag_tdo { \
  46414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46415. _ezchip_macro_read_value_ &= ~(0xFF); \
  46416. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  46417. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46418. }
  46419. #define SET_GPIO_28_doen_cpu_jtag_tdo_oen { \
  46420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46421. _ezchip_macro_read_value_ &= ~(0xFF); \
  46422. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  46423. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46424. }
  46425. #define SET_GPIO_28_doen_dmic_clk_out { \
  46426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46427. _ezchip_macro_read_value_ &= ~(0xFF); \
  46428. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  46429. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46430. }
  46431. #define SET_GPIO_28_doen_dsp_JTDOEn_pad { \
  46432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46433. _ezchip_macro_read_value_ &= ~(0xFF); \
  46434. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  46435. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46436. }
  46437. #define SET_GPIO_28_doen_dsp_JTDO_pad { \
  46438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46439. _ezchip_macro_read_value_ &= ~(0xFF); \
  46440. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  46441. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46442. }
  46443. #define SET_GPIO_28_doen_i2c0_pad_sck_oe { \
  46444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46445. _ezchip_macro_read_value_ &= ~(0xFF); \
  46446. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  46447. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46448. }
  46449. #define SET_GPIO_28_doen_i2c0_pad_sda_oe { \
  46450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46451. _ezchip_macro_read_value_ &= ~(0xFF); \
  46452. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  46453. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46454. }
  46455. #define SET_GPIO_28_doen_i2c1_pad_sck_oe { \
  46456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46457. _ezchip_macro_read_value_ &= ~(0xFF); \
  46458. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  46459. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46460. }
  46461. #define SET_GPIO_28_doen_i2c1_pad_sda_oe { \
  46462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46463. _ezchip_macro_read_value_ &= ~(0xFF); \
  46464. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  46465. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46466. }
  46467. #define SET_GPIO_28_doen_i2c2_pad_sck_oe { \
  46468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46469. _ezchip_macro_read_value_ &= ~(0xFF); \
  46470. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  46471. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46472. }
  46473. #define SET_GPIO_28_doen_i2c2_pad_sda_oe { \
  46474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46475. _ezchip_macro_read_value_ &= ~(0xFF); \
  46476. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  46477. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46478. }
  46479. #define SET_GPIO_28_doen_i2c3_pad_sck_oe { \
  46480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46481. _ezchip_macro_read_value_ &= ~(0xFF); \
  46482. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  46483. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46484. }
  46485. #define SET_GPIO_28_doen_i2c3_pad_sda_oe { \
  46486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46487. _ezchip_macro_read_value_ &= ~(0xFF); \
  46488. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  46489. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46490. }
  46491. #define SET_GPIO_28_doen_i2srx_bclk_out { \
  46492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46493. _ezchip_macro_read_value_ &= ~(0xFF); \
  46494. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  46495. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46496. }
  46497. #define SET_GPIO_28_doen_i2srx_bclk_out_oen { \
  46498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46499. _ezchip_macro_read_value_ &= ~(0xFF); \
  46500. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  46501. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46502. }
  46503. #define SET_GPIO_28_doen_i2srx_lrck_out { \
  46504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46505. _ezchip_macro_read_value_ &= ~(0xFF); \
  46506. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  46507. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46508. }
  46509. #define SET_GPIO_28_doen_i2srx_lrck_out_oen { \
  46510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46511. _ezchip_macro_read_value_ &= ~(0xFF); \
  46512. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  46513. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46514. }
  46515. #define SET_GPIO_28_doen_i2srx_mclk_out { \
  46516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46517. _ezchip_macro_read_value_ &= ~(0xFF); \
  46518. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  46519. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46520. }
  46521. #define SET_GPIO_28_doen_i2stx_bclk_out { \
  46522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46523. _ezchip_macro_read_value_ &= ~(0xFF); \
  46524. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  46525. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46526. }
  46527. #define SET_GPIO_28_doen_i2stx_bclk_out_oen { \
  46528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46529. _ezchip_macro_read_value_ &= ~(0xFF); \
  46530. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  46531. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46532. }
  46533. #define SET_GPIO_28_doen_i2stx_lrck_out { \
  46534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46535. _ezchip_macro_read_value_ &= ~(0xFF); \
  46536. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  46537. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46538. }
  46539. #define SET_GPIO_28_doen_i2stx_lrckout_oen { \
  46540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46541. _ezchip_macro_read_value_ &= ~(0xFF); \
  46542. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  46543. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46544. }
  46545. #define SET_GPIO_28_doen_i2stx_mclk_out { \
  46546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46547. _ezchip_macro_read_value_ &= ~(0xFF); \
  46548. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  46549. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46550. }
  46551. #define SET_GPIO_28_doen_i2stx_sdout0 { \
  46552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46553. _ezchip_macro_read_value_ &= ~(0xFF); \
  46554. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  46555. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46556. }
  46557. #define SET_GPIO_28_doen_i2stx_sdout1 { \
  46558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46559. _ezchip_macro_read_value_ &= ~(0xFF); \
  46560. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  46561. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46562. }
  46563. #define SET_GPIO_28_doen_lcd_pad_csm_n { \
  46564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46565. _ezchip_macro_read_value_ &= ~(0xFF); \
  46566. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  46567. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46568. }
  46569. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit0 { \
  46570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46571. _ezchip_macro_read_value_ &= ~(0xFF); \
  46572. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  46573. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46574. }
  46575. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit1 { \
  46576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46577. _ezchip_macro_read_value_ &= ~(0xFF); \
  46578. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  46579. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46580. }
  46581. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit2 { \
  46582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46583. _ezchip_macro_read_value_ &= ~(0xFF); \
  46584. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  46585. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46586. }
  46587. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit3 { \
  46588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46589. _ezchip_macro_read_value_ &= ~(0xFF); \
  46590. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  46591. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46592. }
  46593. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit4 { \
  46594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46595. _ezchip_macro_read_value_ &= ~(0xFF); \
  46596. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  46597. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46598. }
  46599. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit5 { \
  46600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46601. _ezchip_macro_read_value_ &= ~(0xFF); \
  46602. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  46603. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46604. }
  46605. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit6 { \
  46606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46607. _ezchip_macro_read_value_ &= ~(0xFF); \
  46608. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  46609. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46610. }
  46611. #define SET_GPIO_28_doen_pwm_pad_oe_n_bit7 { \
  46612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46613. _ezchip_macro_read_value_ &= ~(0xFF); \
  46614. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  46615. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46616. }
  46617. #define SET_GPIO_28_doen_pwm_pad_out_bit0 { \
  46618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46619. _ezchip_macro_read_value_ &= ~(0xFF); \
  46620. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  46621. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46622. }
  46623. #define SET_GPIO_28_doen_pwm_pad_out_bit1 { \
  46624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46625. _ezchip_macro_read_value_ &= ~(0xFF); \
  46626. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  46627. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46628. }
  46629. #define SET_GPIO_28_doen_pwm_pad_out_bit2 { \
  46630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46631. _ezchip_macro_read_value_ &= ~(0xFF); \
  46632. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  46633. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46634. }
  46635. #define SET_GPIO_28_doen_pwm_pad_out_bit3 { \
  46636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46637. _ezchip_macro_read_value_ &= ~(0xFF); \
  46638. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  46639. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46640. }
  46641. #define SET_GPIO_28_doen_pwm_pad_out_bit4 { \
  46642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46643. _ezchip_macro_read_value_ &= ~(0xFF); \
  46644. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  46645. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46646. }
  46647. #define SET_GPIO_28_doen_pwm_pad_out_bit5 { \
  46648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46649. _ezchip_macro_read_value_ &= ~(0xFF); \
  46650. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  46651. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46652. }
  46653. #define SET_GPIO_28_doen_pwm_pad_out_bit6 { \
  46654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46655. _ezchip_macro_read_value_ &= ~(0xFF); \
  46656. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  46657. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46658. }
  46659. #define SET_GPIO_28_doen_pwm_pad_out_bit7 { \
  46660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46661. _ezchip_macro_read_value_ &= ~(0xFF); \
  46662. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  46663. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46664. }
  46665. #define SET_GPIO_28_doen_pwmdac_left_out { \
  46666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46667. _ezchip_macro_read_value_ &= ~(0xFF); \
  46668. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  46669. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46670. }
  46671. #define SET_GPIO_28_doen_pwmdac_right_out { \
  46672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46673. _ezchip_macro_read_value_ &= ~(0xFF); \
  46674. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  46675. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46676. }
  46677. #define SET_GPIO_28_doen_qspi_csn1_out { \
  46678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46679. _ezchip_macro_read_value_ &= ~(0xFF); \
  46680. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  46681. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46682. }
  46683. #define SET_GPIO_28_doen_qspi_csn2_out { \
  46684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46685. _ezchip_macro_read_value_ &= ~(0xFF); \
  46686. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  46687. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46688. }
  46689. #define SET_GPIO_28_doen_qspi_csn3_out { \
  46690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46691. _ezchip_macro_read_value_ &= ~(0xFF); \
  46692. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  46693. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46694. }
  46695. #define SET_GPIO_28_doen_register23_SCFG_cmsensor_rst0 { \
  46696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46697. _ezchip_macro_read_value_ &= ~(0xFF); \
  46698. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  46699. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46700. }
  46701. #define SET_GPIO_28_doen_register23_SCFG_cmsensor_rst1 { \
  46702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46703. _ezchip_macro_read_value_ &= ~(0xFF); \
  46704. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  46705. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46706. }
  46707. #define SET_GPIO_28_doen_register32_SCFG_gmac_phy_rstn { \
  46708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46709. _ezchip_macro_read_value_ &= ~(0xFF); \
  46710. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  46711. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46712. }
  46713. #define SET_GPIO_28_doen_sdio0_pad_card_power_en { \
  46714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46715. _ezchip_macro_read_value_ &= ~(0xFF); \
  46716. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  46717. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46718. }
  46719. #define SET_GPIO_28_doen_sdio0_pad_cclk_out { \
  46720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46721. _ezchip_macro_read_value_ &= ~(0xFF); \
  46722. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  46723. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46724. }
  46725. #define SET_GPIO_28_doen_sdio0_pad_ccmd_oe { \
  46726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46727. _ezchip_macro_read_value_ &= ~(0xFF); \
  46728. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  46729. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46730. }
  46731. #define SET_GPIO_28_doen_sdio0_pad_ccmd_out { \
  46732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46733. _ezchip_macro_read_value_ &= ~(0xFF); \
  46734. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  46735. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46736. }
  46737. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit0 { \
  46738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46739. _ezchip_macro_read_value_ &= ~(0xFF); \
  46740. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  46741. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46742. }
  46743. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit1 { \
  46744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46745. _ezchip_macro_read_value_ &= ~(0xFF); \
  46746. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  46747. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46748. }
  46749. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit2 { \
  46750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46751. _ezchip_macro_read_value_ &= ~(0xFF); \
  46752. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  46753. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46754. }
  46755. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit3 { \
  46756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46757. _ezchip_macro_read_value_ &= ~(0xFF); \
  46758. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  46759. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46760. }
  46761. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit4 { \
  46762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46763. _ezchip_macro_read_value_ &= ~(0xFF); \
  46764. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  46765. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46766. }
  46767. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit5 { \
  46768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46769. _ezchip_macro_read_value_ &= ~(0xFF); \
  46770. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  46771. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46772. }
  46773. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit6 { \
  46774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46775. _ezchip_macro_read_value_ &= ~(0xFF); \
  46776. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  46777. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46778. }
  46779. #define SET_GPIO_28_doen_sdio0_pad_cdata_oe_bit7 { \
  46780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46781. _ezchip_macro_read_value_ &= ~(0xFF); \
  46782. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  46783. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46784. }
  46785. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit0 { \
  46786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46787. _ezchip_macro_read_value_ &= ~(0xFF); \
  46788. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  46789. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46790. }
  46791. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit1 { \
  46792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46793. _ezchip_macro_read_value_ &= ~(0xFF); \
  46794. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  46795. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46796. }
  46797. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit2 { \
  46798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46799. _ezchip_macro_read_value_ &= ~(0xFF); \
  46800. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  46801. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46802. }
  46803. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit3 { \
  46804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46805. _ezchip_macro_read_value_ &= ~(0xFF); \
  46806. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  46807. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46808. }
  46809. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit4 { \
  46810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46811. _ezchip_macro_read_value_ &= ~(0xFF); \
  46812. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  46813. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46814. }
  46815. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit5 { \
  46816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46817. _ezchip_macro_read_value_ &= ~(0xFF); \
  46818. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  46819. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46820. }
  46821. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit6 { \
  46822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46823. _ezchip_macro_read_value_ &= ~(0xFF); \
  46824. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  46825. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46826. }
  46827. #define SET_GPIO_28_doen_sdio0_pad_cdata_out_bit7 { \
  46828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46829. _ezchip_macro_read_value_ &= ~(0xFF); \
  46830. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  46831. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46832. }
  46833. #define SET_GPIO_28_doen_sdio0_pad_rst_n { \
  46834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46835. _ezchip_macro_read_value_ &= ~(0xFF); \
  46836. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  46837. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46838. }
  46839. #define SET_GPIO_28_doen_sdio1_pad_card_power_en { \
  46840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46841. _ezchip_macro_read_value_ &= ~(0xFF); \
  46842. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  46843. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46844. }
  46845. #define SET_GPIO_28_doen_sdio1_pad_cclk_out { \
  46846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46847. _ezchip_macro_read_value_ &= ~(0xFF); \
  46848. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  46849. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46850. }
  46851. #define SET_GPIO_28_doen_sdio1_pad_ccmd_oe { \
  46852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46853. _ezchip_macro_read_value_ &= ~(0xFF); \
  46854. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  46855. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46856. }
  46857. #define SET_GPIO_28_doen_sdio1_pad_ccmd_out { \
  46858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46859. _ezchip_macro_read_value_ &= ~(0xFF); \
  46860. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  46861. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46862. }
  46863. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit0 { \
  46864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46865. _ezchip_macro_read_value_ &= ~(0xFF); \
  46866. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  46867. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46868. }
  46869. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit1 { \
  46870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46871. _ezchip_macro_read_value_ &= ~(0xFF); \
  46872. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  46873. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46874. }
  46875. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit2 { \
  46876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46877. _ezchip_macro_read_value_ &= ~(0xFF); \
  46878. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  46879. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46880. }
  46881. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit3 { \
  46882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46883. _ezchip_macro_read_value_ &= ~(0xFF); \
  46884. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  46885. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46886. }
  46887. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit4 { \
  46888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46889. _ezchip_macro_read_value_ &= ~(0xFF); \
  46890. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  46891. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46892. }
  46893. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit5 { \
  46894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46895. _ezchip_macro_read_value_ &= ~(0xFF); \
  46896. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  46897. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46898. }
  46899. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit6 { \
  46900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46901. _ezchip_macro_read_value_ &= ~(0xFF); \
  46902. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  46903. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46904. }
  46905. #define SET_GPIO_28_doen_sdio1_pad_cdata_oe_bit7 { \
  46906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46907. _ezchip_macro_read_value_ &= ~(0xFF); \
  46908. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  46909. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46910. }
  46911. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit0 { \
  46912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46913. _ezchip_macro_read_value_ &= ~(0xFF); \
  46914. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  46915. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46916. }
  46917. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit1 { \
  46918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46919. _ezchip_macro_read_value_ &= ~(0xFF); \
  46920. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  46921. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46922. }
  46923. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit2 { \
  46924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46925. _ezchip_macro_read_value_ &= ~(0xFF); \
  46926. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  46927. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46928. }
  46929. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit3 { \
  46930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46931. _ezchip_macro_read_value_ &= ~(0xFF); \
  46932. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  46933. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46934. }
  46935. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit4 { \
  46936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46937. _ezchip_macro_read_value_ &= ~(0xFF); \
  46938. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  46939. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46940. }
  46941. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit5 { \
  46942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46943. _ezchip_macro_read_value_ &= ~(0xFF); \
  46944. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  46945. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46946. }
  46947. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit6 { \
  46948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46949. _ezchip_macro_read_value_ &= ~(0xFF); \
  46950. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  46951. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46952. }
  46953. #define SET_GPIO_28_doen_sdio1_pad_cdata_out_bit7 { \
  46954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46955. _ezchip_macro_read_value_ &= ~(0xFF); \
  46956. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  46957. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46958. }
  46959. #define SET_GPIO_28_doen_sdio1_pad_rst_n { \
  46960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46961. _ezchip_macro_read_value_ &= ~(0xFF); \
  46962. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  46963. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46964. }
  46965. #define SET_GPIO_28_doen_spdif_tx_sdout { \
  46966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46967. _ezchip_macro_read_value_ &= ~(0xFF); \
  46968. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  46969. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46970. }
  46971. #define SET_GPIO_28_doen_spdif_tx_sdout_oen { \
  46972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46973. _ezchip_macro_read_value_ &= ~(0xFF); \
  46974. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  46975. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46976. }
  46977. #define SET_GPIO_28_doen_spi0_pad_oe_n { \
  46978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46979. _ezchip_macro_read_value_ &= ~(0xFF); \
  46980. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  46981. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46982. }
  46983. #define SET_GPIO_28_doen_spi0_pad_sck_out { \
  46984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46985. _ezchip_macro_read_value_ &= ~(0xFF); \
  46986. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  46987. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46988. }
  46989. #define SET_GPIO_28_doen_spi0_pad_ss_0_n { \
  46990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46991. _ezchip_macro_read_value_ &= ~(0xFF); \
  46992. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  46993. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  46994. }
  46995. #define SET_GPIO_28_doen_spi0_pad_ss_1_n { \
  46996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  46997. _ezchip_macro_read_value_ &= ~(0xFF); \
  46998. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  46999. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47000. }
  47001. #define SET_GPIO_28_doen_spi0_pad_txd { \
  47002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47003. _ezchip_macro_read_value_ &= ~(0xFF); \
  47004. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  47005. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47006. }
  47007. #define SET_GPIO_28_doen_spi1_pad_oe_n { \
  47008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47009. _ezchip_macro_read_value_ &= ~(0xFF); \
  47010. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  47011. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47012. }
  47013. #define SET_GPIO_28_doen_spi1_pad_sck_out { \
  47014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47015. _ezchip_macro_read_value_ &= ~(0xFF); \
  47016. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  47017. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47018. }
  47019. #define SET_GPIO_28_doen_spi1_pad_ss_0_n { \
  47020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47021. _ezchip_macro_read_value_ &= ~(0xFF); \
  47022. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  47023. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47024. }
  47025. #define SET_GPIO_28_doen_spi1_pad_ss_1_n { \
  47026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47027. _ezchip_macro_read_value_ &= ~(0xFF); \
  47028. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  47029. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47030. }
  47031. #define SET_GPIO_28_doen_spi1_pad_txd { \
  47032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47033. _ezchip_macro_read_value_ &= ~(0xFF); \
  47034. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  47035. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47036. }
  47037. #define SET_GPIO_28_doen_spi2_pad_oe_n { \
  47038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47039. _ezchip_macro_read_value_ &= ~(0xFF); \
  47040. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  47041. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47042. }
  47043. #define SET_GPIO_28_doen_spi2_pad_sck_out { \
  47044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47045. _ezchip_macro_read_value_ &= ~(0xFF); \
  47046. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  47047. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47048. }
  47049. #define SET_GPIO_28_doen_spi2_pad_ss_0_n { \
  47050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47051. _ezchip_macro_read_value_ &= ~(0xFF); \
  47052. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  47053. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47054. }
  47055. #define SET_GPIO_28_doen_spi2_pad_ss_1_n { \
  47056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47057. _ezchip_macro_read_value_ &= ~(0xFF); \
  47058. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  47059. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47060. }
  47061. #define SET_GPIO_28_doen_spi2_pad_txd { \
  47062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47063. _ezchip_macro_read_value_ &= ~(0xFF); \
  47064. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  47065. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47066. }
  47067. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit0 { \
  47068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47069. _ezchip_macro_read_value_ &= ~(0xFF); \
  47070. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  47071. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47072. }
  47073. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit1 { \
  47074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47075. _ezchip_macro_read_value_ &= ~(0xFF); \
  47076. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  47077. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47078. }
  47079. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit2 { \
  47080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47081. _ezchip_macro_read_value_ &= ~(0xFF); \
  47082. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  47083. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47084. }
  47085. #define SET_GPIO_28_doen_spi2ahb_pad_oe_n_bit3 { \
  47086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47087. _ezchip_macro_read_value_ &= ~(0xFF); \
  47088. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  47089. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47090. }
  47091. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit0 { \
  47092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47093. _ezchip_macro_read_value_ &= ~(0xFF); \
  47094. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  47095. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47096. }
  47097. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit1 { \
  47098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47099. _ezchip_macro_read_value_ &= ~(0xFF); \
  47100. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  47101. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47102. }
  47103. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit2 { \
  47104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47105. _ezchip_macro_read_value_ &= ~(0xFF); \
  47106. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  47107. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47108. }
  47109. #define SET_GPIO_28_doen_spi2ahb_pad_txd_bit3 { \
  47110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47111. _ezchip_macro_read_value_ &= ~(0xFF); \
  47112. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  47113. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47114. }
  47115. #define SET_GPIO_28_doen_spi3_pad_oe_n { \
  47116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47117. _ezchip_macro_read_value_ &= ~(0xFF); \
  47118. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  47119. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47120. }
  47121. #define SET_GPIO_28_doen_spi3_pad_sck_out { \
  47122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47123. _ezchip_macro_read_value_ &= ~(0xFF); \
  47124. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  47125. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47126. }
  47127. #define SET_GPIO_28_doen_spi3_pad_ss_0_n { \
  47128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47129. _ezchip_macro_read_value_ &= ~(0xFF); \
  47130. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  47131. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47132. }
  47133. #define SET_GPIO_28_doen_spi3_pad_ss_1_n { \
  47134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47135. _ezchip_macro_read_value_ &= ~(0xFF); \
  47136. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  47137. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47138. }
  47139. #define SET_GPIO_28_doen_spi3_pad_txd { \
  47140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47141. _ezchip_macro_read_value_ &= ~(0xFF); \
  47142. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  47143. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47144. }
  47145. #define SET_GPIO_28_doen_uart0_pad_dtrn { \
  47146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47147. _ezchip_macro_read_value_ &= ~(0xFF); \
  47148. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  47149. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47150. }
  47151. #define SET_GPIO_28_doen_uart0_pad_rtsn { \
  47152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47153. _ezchip_macro_read_value_ &= ~(0xFF); \
  47154. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  47155. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47156. }
  47157. #define SET_GPIO_28_doen_uart0_pad_sout { \
  47158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47159. _ezchip_macro_read_value_ &= ~(0xFF); \
  47160. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  47161. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47162. }
  47163. #define SET_GPIO_28_doen_uart1_pad_sout { \
  47164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47165. _ezchip_macro_read_value_ &= ~(0xFF); \
  47166. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  47167. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47168. }
  47169. #define SET_GPIO_28_doen_uart2_pad_dtr_n { \
  47170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47171. _ezchip_macro_read_value_ &= ~(0xFF); \
  47172. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  47173. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47174. }
  47175. #define SET_GPIO_28_doen_uart2_pad_rts_n { \
  47176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47177. _ezchip_macro_read_value_ &= ~(0xFF); \
  47178. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  47179. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47180. }
  47181. #define SET_GPIO_28_doen_uart2_pad_sout { \
  47182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47183. _ezchip_macro_read_value_ &= ~(0xFF); \
  47184. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  47185. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47186. }
  47187. #define SET_GPIO_28_doen_uart3_pad_sout { \
  47188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47189. _ezchip_macro_read_value_ &= ~(0xFF); \
  47190. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  47191. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47192. }
  47193. #define SET_GPIO_28_doen_usb_drv_bus { \
  47194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_28_doen_REG_ADDR); \
  47195. _ezchip_macro_read_value_ &= ~(0xFF); \
  47196. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  47197. MA_OUTW(gpio_28_doen_REG_ADDR,_ezchip_macro_read_value_); \
  47198. }
  47199. #define SET_GPIO_29_dout_reverse_(en) { \
  47200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47201. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  47202. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  47203. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47204. }
  47205. #define SET_GPIO_29_dout_LOW { \
  47206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47207. _ezchip_macro_read_value_ &= ~(0xFF); \
  47208. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  47209. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47210. }
  47211. #define SET_GPIO_29_dout_HIGH { \
  47212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47213. _ezchip_macro_read_value_ &= ~(0xFF); \
  47214. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  47215. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47216. }
  47217. #define SET_GPIO_29_dout_clk_gmac_tophyref { \
  47218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47219. _ezchip_macro_read_value_ &= ~(0xFF); \
  47220. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  47221. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47222. }
  47223. #define SET_GPIO_29_dout_cpu_jtag_tdo { \
  47224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47225. _ezchip_macro_read_value_ &= ~(0xFF); \
  47226. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  47227. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47228. }
  47229. #define SET_GPIO_29_dout_cpu_jtag_tdo_oen { \
  47230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47231. _ezchip_macro_read_value_ &= ~(0xFF); \
  47232. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  47233. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47234. }
  47235. #define SET_GPIO_29_dout_dmic_clk_out { \
  47236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47237. _ezchip_macro_read_value_ &= ~(0xFF); \
  47238. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  47239. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47240. }
  47241. #define SET_GPIO_29_dout_dsp_JTDOEn_pad { \
  47242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47243. _ezchip_macro_read_value_ &= ~(0xFF); \
  47244. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  47245. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47246. }
  47247. #define SET_GPIO_29_dout_dsp_JTDO_pad { \
  47248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47249. _ezchip_macro_read_value_ &= ~(0xFF); \
  47250. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  47251. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47252. }
  47253. #define SET_GPIO_29_dout_i2c0_pad_sck_oe { \
  47254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47255. _ezchip_macro_read_value_ &= ~(0xFF); \
  47256. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  47257. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47258. }
  47259. #define SET_GPIO_29_dout_i2c0_pad_sda_oe { \
  47260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47261. _ezchip_macro_read_value_ &= ~(0xFF); \
  47262. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  47263. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47264. }
  47265. #define SET_GPIO_29_dout_i2c1_pad_sck_oe { \
  47266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47267. _ezchip_macro_read_value_ &= ~(0xFF); \
  47268. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  47269. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47270. }
  47271. #define SET_GPIO_29_dout_i2c1_pad_sda_oe { \
  47272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47273. _ezchip_macro_read_value_ &= ~(0xFF); \
  47274. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  47275. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47276. }
  47277. #define SET_GPIO_29_dout_i2c2_pad_sck_oe { \
  47278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47279. _ezchip_macro_read_value_ &= ~(0xFF); \
  47280. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  47281. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47282. }
  47283. #define SET_GPIO_29_dout_i2c2_pad_sda_oe { \
  47284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47285. _ezchip_macro_read_value_ &= ~(0xFF); \
  47286. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  47287. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47288. }
  47289. #define SET_GPIO_29_dout_i2c3_pad_sck_oe { \
  47290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47291. _ezchip_macro_read_value_ &= ~(0xFF); \
  47292. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  47293. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47294. }
  47295. #define SET_GPIO_29_dout_i2c3_pad_sda_oe { \
  47296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47297. _ezchip_macro_read_value_ &= ~(0xFF); \
  47298. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  47299. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47300. }
  47301. #define SET_GPIO_29_dout_i2srx_bclk_out { \
  47302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47303. _ezchip_macro_read_value_ &= ~(0xFF); \
  47304. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  47305. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47306. }
  47307. #define SET_GPIO_29_dout_i2srx_bclk_out_oen { \
  47308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47309. _ezchip_macro_read_value_ &= ~(0xFF); \
  47310. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  47311. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47312. }
  47313. #define SET_GPIO_29_dout_i2srx_lrck_out { \
  47314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47315. _ezchip_macro_read_value_ &= ~(0xFF); \
  47316. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  47317. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47318. }
  47319. #define SET_GPIO_29_dout_i2srx_lrck_out_oen { \
  47320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47321. _ezchip_macro_read_value_ &= ~(0xFF); \
  47322. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  47323. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47324. }
  47325. #define SET_GPIO_29_dout_i2srx_mclk_out { \
  47326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47327. _ezchip_macro_read_value_ &= ~(0xFF); \
  47328. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  47329. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47330. }
  47331. #define SET_GPIO_29_dout_i2stx_bclk_out { \
  47332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47333. _ezchip_macro_read_value_ &= ~(0xFF); \
  47334. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  47335. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47336. }
  47337. #define SET_GPIO_29_dout_i2stx_bclk_out_oen { \
  47338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47339. _ezchip_macro_read_value_ &= ~(0xFF); \
  47340. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  47341. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47342. }
  47343. #define SET_GPIO_29_dout_i2stx_lrck_out { \
  47344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47345. _ezchip_macro_read_value_ &= ~(0xFF); \
  47346. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  47347. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47348. }
  47349. #define SET_GPIO_29_dout_i2stx_lrckout_oen { \
  47350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47351. _ezchip_macro_read_value_ &= ~(0xFF); \
  47352. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  47353. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47354. }
  47355. #define SET_GPIO_29_dout_i2stx_mclk_out { \
  47356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47357. _ezchip_macro_read_value_ &= ~(0xFF); \
  47358. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  47359. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47360. }
  47361. #define SET_GPIO_29_dout_i2stx_sdout0 { \
  47362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47363. _ezchip_macro_read_value_ &= ~(0xFF); \
  47364. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  47365. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47366. }
  47367. #define SET_GPIO_29_dout_i2stx_sdout1 { \
  47368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47369. _ezchip_macro_read_value_ &= ~(0xFF); \
  47370. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  47371. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47372. }
  47373. #define SET_GPIO_29_dout_lcd_pad_csm_n { \
  47374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47375. _ezchip_macro_read_value_ &= ~(0xFF); \
  47376. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  47377. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47378. }
  47379. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit0 { \
  47380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47381. _ezchip_macro_read_value_ &= ~(0xFF); \
  47382. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  47383. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47384. }
  47385. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit1 { \
  47386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47387. _ezchip_macro_read_value_ &= ~(0xFF); \
  47388. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  47389. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47390. }
  47391. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit2 { \
  47392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47393. _ezchip_macro_read_value_ &= ~(0xFF); \
  47394. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  47395. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47396. }
  47397. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit3 { \
  47398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47399. _ezchip_macro_read_value_ &= ~(0xFF); \
  47400. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  47401. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47402. }
  47403. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit4 { \
  47404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47405. _ezchip_macro_read_value_ &= ~(0xFF); \
  47406. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  47407. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47408. }
  47409. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit5 { \
  47410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47411. _ezchip_macro_read_value_ &= ~(0xFF); \
  47412. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  47413. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47414. }
  47415. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit6 { \
  47416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47417. _ezchip_macro_read_value_ &= ~(0xFF); \
  47418. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  47419. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47420. }
  47421. #define SET_GPIO_29_dout_pwm_pad_oe_n_bit7 { \
  47422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47423. _ezchip_macro_read_value_ &= ~(0xFF); \
  47424. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  47425. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47426. }
  47427. #define SET_GPIO_29_dout_pwm_pad_out_bit0 { \
  47428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47429. _ezchip_macro_read_value_ &= ~(0xFF); \
  47430. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  47431. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47432. }
  47433. #define SET_GPIO_29_dout_pwm_pad_out_bit1 { \
  47434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47435. _ezchip_macro_read_value_ &= ~(0xFF); \
  47436. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  47437. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47438. }
  47439. #define SET_GPIO_29_dout_pwm_pad_out_bit2 { \
  47440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47441. _ezchip_macro_read_value_ &= ~(0xFF); \
  47442. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  47443. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47444. }
  47445. #define SET_GPIO_29_dout_pwm_pad_out_bit3 { \
  47446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47447. _ezchip_macro_read_value_ &= ~(0xFF); \
  47448. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  47449. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47450. }
  47451. #define SET_GPIO_29_dout_pwm_pad_out_bit4 { \
  47452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47453. _ezchip_macro_read_value_ &= ~(0xFF); \
  47454. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  47455. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47456. }
  47457. #define SET_GPIO_29_dout_pwm_pad_out_bit5 { \
  47458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47459. _ezchip_macro_read_value_ &= ~(0xFF); \
  47460. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  47461. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47462. }
  47463. #define SET_GPIO_29_dout_pwm_pad_out_bit6 { \
  47464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47465. _ezchip_macro_read_value_ &= ~(0xFF); \
  47466. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  47467. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47468. }
  47469. #define SET_GPIO_29_dout_pwm_pad_out_bit7 { \
  47470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47471. _ezchip_macro_read_value_ &= ~(0xFF); \
  47472. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  47473. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47474. }
  47475. #define SET_GPIO_29_dout_pwmdac_left_out { \
  47476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47477. _ezchip_macro_read_value_ &= ~(0xFF); \
  47478. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  47479. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47480. }
  47481. #define SET_GPIO_29_dout_pwmdac_right_out { \
  47482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47483. _ezchip_macro_read_value_ &= ~(0xFF); \
  47484. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  47485. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47486. }
  47487. #define SET_GPIO_29_dout_qspi_csn1_out { \
  47488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47489. _ezchip_macro_read_value_ &= ~(0xFF); \
  47490. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  47491. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47492. }
  47493. #define SET_GPIO_29_dout_qspi_csn2_out { \
  47494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47495. _ezchip_macro_read_value_ &= ~(0xFF); \
  47496. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  47497. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47498. }
  47499. #define SET_GPIO_29_dout_qspi_csn3_out { \
  47500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47501. _ezchip_macro_read_value_ &= ~(0xFF); \
  47502. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  47503. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47504. }
  47505. #define SET_GPIO_29_dout_register23_SCFG_cmsensor_rst0 { \
  47506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47507. _ezchip_macro_read_value_ &= ~(0xFF); \
  47508. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  47509. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47510. }
  47511. #define SET_GPIO_29_dout_register23_SCFG_cmsensor_rst1 { \
  47512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47513. _ezchip_macro_read_value_ &= ~(0xFF); \
  47514. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  47515. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47516. }
  47517. #define SET_GPIO_29_dout_register32_SCFG_gmac_phy_rstn { \
  47518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47519. _ezchip_macro_read_value_ &= ~(0xFF); \
  47520. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  47521. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47522. }
  47523. #define SET_GPIO_29_dout_sdio0_pad_card_power_en { \
  47524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47525. _ezchip_macro_read_value_ &= ~(0xFF); \
  47526. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  47527. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47528. }
  47529. #define SET_GPIO_29_dout_sdio0_pad_cclk_out { \
  47530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47531. _ezchip_macro_read_value_ &= ~(0xFF); \
  47532. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  47533. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47534. }
  47535. #define SET_GPIO_29_dout_sdio0_pad_ccmd_oe { \
  47536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47537. _ezchip_macro_read_value_ &= ~(0xFF); \
  47538. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  47539. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47540. }
  47541. #define SET_GPIO_29_dout_sdio0_pad_ccmd_out { \
  47542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47543. _ezchip_macro_read_value_ &= ~(0xFF); \
  47544. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  47545. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47546. }
  47547. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit0 { \
  47548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47549. _ezchip_macro_read_value_ &= ~(0xFF); \
  47550. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  47551. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47552. }
  47553. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit1 { \
  47554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47555. _ezchip_macro_read_value_ &= ~(0xFF); \
  47556. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  47557. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47558. }
  47559. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit2 { \
  47560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47561. _ezchip_macro_read_value_ &= ~(0xFF); \
  47562. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  47563. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47564. }
  47565. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit3 { \
  47566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47567. _ezchip_macro_read_value_ &= ~(0xFF); \
  47568. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  47569. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47570. }
  47571. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit4 { \
  47572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47573. _ezchip_macro_read_value_ &= ~(0xFF); \
  47574. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  47575. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47576. }
  47577. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit5 { \
  47578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47579. _ezchip_macro_read_value_ &= ~(0xFF); \
  47580. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  47581. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47582. }
  47583. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit6 { \
  47584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47585. _ezchip_macro_read_value_ &= ~(0xFF); \
  47586. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  47587. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47588. }
  47589. #define SET_GPIO_29_dout_sdio0_pad_cdata_oe_bit7 { \
  47590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47591. _ezchip_macro_read_value_ &= ~(0xFF); \
  47592. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  47593. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47594. }
  47595. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit0 { \
  47596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47597. _ezchip_macro_read_value_ &= ~(0xFF); \
  47598. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  47599. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47600. }
  47601. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit1 { \
  47602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47603. _ezchip_macro_read_value_ &= ~(0xFF); \
  47604. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  47605. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47606. }
  47607. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit2 { \
  47608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47609. _ezchip_macro_read_value_ &= ~(0xFF); \
  47610. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  47611. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47612. }
  47613. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit3 { \
  47614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47615. _ezchip_macro_read_value_ &= ~(0xFF); \
  47616. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  47617. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47618. }
  47619. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit4 { \
  47620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47621. _ezchip_macro_read_value_ &= ~(0xFF); \
  47622. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  47623. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47624. }
  47625. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit5 { \
  47626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47627. _ezchip_macro_read_value_ &= ~(0xFF); \
  47628. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  47629. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47630. }
  47631. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit6 { \
  47632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47633. _ezchip_macro_read_value_ &= ~(0xFF); \
  47634. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  47635. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47636. }
  47637. #define SET_GPIO_29_dout_sdio0_pad_cdata_out_bit7 { \
  47638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47639. _ezchip_macro_read_value_ &= ~(0xFF); \
  47640. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  47641. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47642. }
  47643. #define SET_GPIO_29_dout_sdio0_pad_rst_n { \
  47644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47645. _ezchip_macro_read_value_ &= ~(0xFF); \
  47646. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  47647. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47648. }
  47649. #define SET_GPIO_29_dout_sdio1_pad_card_power_en { \
  47650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47651. _ezchip_macro_read_value_ &= ~(0xFF); \
  47652. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  47653. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47654. }
  47655. #define SET_GPIO_29_dout_sdio1_pad_cclk_out { \
  47656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47657. _ezchip_macro_read_value_ &= ~(0xFF); \
  47658. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  47659. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47660. }
  47661. #define SET_GPIO_29_dout_sdio1_pad_ccmd_oe { \
  47662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47663. _ezchip_macro_read_value_ &= ~(0xFF); \
  47664. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  47665. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47666. }
  47667. #define SET_GPIO_29_dout_sdio1_pad_ccmd_out { \
  47668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47669. _ezchip_macro_read_value_ &= ~(0xFF); \
  47670. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  47671. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47672. }
  47673. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit0 { \
  47674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47675. _ezchip_macro_read_value_ &= ~(0xFF); \
  47676. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  47677. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47678. }
  47679. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit1 { \
  47680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47681. _ezchip_macro_read_value_ &= ~(0xFF); \
  47682. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  47683. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47684. }
  47685. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit2 { \
  47686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47687. _ezchip_macro_read_value_ &= ~(0xFF); \
  47688. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  47689. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47690. }
  47691. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit3 { \
  47692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47693. _ezchip_macro_read_value_ &= ~(0xFF); \
  47694. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  47695. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47696. }
  47697. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit4 { \
  47698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47699. _ezchip_macro_read_value_ &= ~(0xFF); \
  47700. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  47701. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47702. }
  47703. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit5 { \
  47704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47705. _ezchip_macro_read_value_ &= ~(0xFF); \
  47706. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  47707. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47708. }
  47709. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit6 { \
  47710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47711. _ezchip_macro_read_value_ &= ~(0xFF); \
  47712. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  47713. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47714. }
  47715. #define SET_GPIO_29_dout_sdio1_pad_cdata_oe_bit7 { \
  47716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47717. _ezchip_macro_read_value_ &= ~(0xFF); \
  47718. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  47719. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47720. }
  47721. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit0 { \
  47722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47723. _ezchip_macro_read_value_ &= ~(0xFF); \
  47724. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  47725. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47726. }
  47727. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit1 { \
  47728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47729. _ezchip_macro_read_value_ &= ~(0xFF); \
  47730. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  47731. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47732. }
  47733. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit2 { \
  47734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47735. _ezchip_macro_read_value_ &= ~(0xFF); \
  47736. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  47737. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47738. }
  47739. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit3 { \
  47740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47741. _ezchip_macro_read_value_ &= ~(0xFF); \
  47742. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  47743. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47744. }
  47745. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit4 { \
  47746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47747. _ezchip_macro_read_value_ &= ~(0xFF); \
  47748. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  47749. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47750. }
  47751. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit5 { \
  47752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47753. _ezchip_macro_read_value_ &= ~(0xFF); \
  47754. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  47755. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47756. }
  47757. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit6 { \
  47758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47759. _ezchip_macro_read_value_ &= ~(0xFF); \
  47760. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  47761. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47762. }
  47763. #define SET_GPIO_29_dout_sdio1_pad_cdata_out_bit7 { \
  47764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47765. _ezchip_macro_read_value_ &= ~(0xFF); \
  47766. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  47767. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47768. }
  47769. #define SET_GPIO_29_dout_sdio1_pad_rst_n { \
  47770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47771. _ezchip_macro_read_value_ &= ~(0xFF); \
  47772. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  47773. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47774. }
  47775. #define SET_GPIO_29_dout_spdif_tx_sdout { \
  47776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47777. _ezchip_macro_read_value_ &= ~(0xFF); \
  47778. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  47779. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47780. }
  47781. #define SET_GPIO_29_dout_spdif_tx_sdout_oen { \
  47782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47783. _ezchip_macro_read_value_ &= ~(0xFF); \
  47784. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  47785. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47786. }
  47787. #define SET_GPIO_29_dout_spi0_pad_oe_n { \
  47788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47789. _ezchip_macro_read_value_ &= ~(0xFF); \
  47790. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  47791. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47792. }
  47793. #define SET_GPIO_29_dout_spi0_pad_sck_out { \
  47794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47795. _ezchip_macro_read_value_ &= ~(0xFF); \
  47796. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  47797. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47798. }
  47799. #define SET_GPIO_29_dout_spi0_pad_ss_0_n { \
  47800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47801. _ezchip_macro_read_value_ &= ~(0xFF); \
  47802. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  47803. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47804. }
  47805. #define SET_GPIO_29_dout_spi0_pad_ss_1_n { \
  47806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47807. _ezchip_macro_read_value_ &= ~(0xFF); \
  47808. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  47809. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47810. }
  47811. #define SET_GPIO_29_dout_spi0_pad_txd { \
  47812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47813. _ezchip_macro_read_value_ &= ~(0xFF); \
  47814. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  47815. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47816. }
  47817. #define SET_GPIO_29_dout_spi1_pad_oe_n { \
  47818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47819. _ezchip_macro_read_value_ &= ~(0xFF); \
  47820. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  47821. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47822. }
  47823. #define SET_GPIO_29_dout_spi1_pad_sck_out { \
  47824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47825. _ezchip_macro_read_value_ &= ~(0xFF); \
  47826. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  47827. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47828. }
  47829. #define SET_GPIO_29_dout_spi1_pad_ss_0_n { \
  47830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47831. _ezchip_macro_read_value_ &= ~(0xFF); \
  47832. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  47833. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47834. }
  47835. #define SET_GPIO_29_dout_spi1_pad_ss_1_n { \
  47836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47837. _ezchip_macro_read_value_ &= ~(0xFF); \
  47838. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  47839. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47840. }
  47841. #define SET_GPIO_29_dout_spi1_pad_txd { \
  47842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47843. _ezchip_macro_read_value_ &= ~(0xFF); \
  47844. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  47845. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47846. }
  47847. #define SET_GPIO_29_dout_spi2_pad_oe_n { \
  47848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47849. _ezchip_macro_read_value_ &= ~(0xFF); \
  47850. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  47851. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47852. }
  47853. #define SET_GPIO_29_dout_spi2_pad_sck_out { \
  47854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47855. _ezchip_macro_read_value_ &= ~(0xFF); \
  47856. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  47857. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47858. }
  47859. #define SET_GPIO_29_dout_spi2_pad_ss_0_n { \
  47860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47861. _ezchip_macro_read_value_ &= ~(0xFF); \
  47862. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  47863. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47864. }
  47865. #define SET_GPIO_29_dout_spi2_pad_ss_1_n { \
  47866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47867. _ezchip_macro_read_value_ &= ~(0xFF); \
  47868. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  47869. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47870. }
  47871. #define SET_GPIO_29_dout_spi2_pad_txd { \
  47872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47873. _ezchip_macro_read_value_ &= ~(0xFF); \
  47874. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  47875. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47876. }
  47877. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit0 { \
  47878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47879. _ezchip_macro_read_value_ &= ~(0xFF); \
  47880. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  47881. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47882. }
  47883. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit1 { \
  47884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47885. _ezchip_macro_read_value_ &= ~(0xFF); \
  47886. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  47887. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47888. }
  47889. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit2 { \
  47890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47891. _ezchip_macro_read_value_ &= ~(0xFF); \
  47892. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  47893. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47894. }
  47895. #define SET_GPIO_29_dout_spi2ahb_pad_oe_n_bit3 { \
  47896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47897. _ezchip_macro_read_value_ &= ~(0xFF); \
  47898. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  47899. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47900. }
  47901. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit0 { \
  47902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47903. _ezchip_macro_read_value_ &= ~(0xFF); \
  47904. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  47905. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47906. }
  47907. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit1 { \
  47908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47909. _ezchip_macro_read_value_ &= ~(0xFF); \
  47910. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  47911. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47912. }
  47913. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit2 { \
  47914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47915. _ezchip_macro_read_value_ &= ~(0xFF); \
  47916. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  47917. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47918. }
  47919. #define SET_GPIO_29_dout_spi2ahb_pad_txd_bit3 { \
  47920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47921. _ezchip_macro_read_value_ &= ~(0xFF); \
  47922. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  47923. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47924. }
  47925. #define SET_GPIO_29_dout_spi3_pad_oe_n { \
  47926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47927. _ezchip_macro_read_value_ &= ~(0xFF); \
  47928. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  47929. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47930. }
  47931. #define SET_GPIO_29_dout_spi3_pad_sck_out { \
  47932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47933. _ezchip_macro_read_value_ &= ~(0xFF); \
  47934. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  47935. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47936. }
  47937. #define SET_GPIO_29_dout_spi3_pad_ss_0_n { \
  47938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47939. _ezchip_macro_read_value_ &= ~(0xFF); \
  47940. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  47941. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47942. }
  47943. #define SET_GPIO_29_dout_spi3_pad_ss_1_n { \
  47944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47945. _ezchip_macro_read_value_ &= ~(0xFF); \
  47946. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  47947. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47948. }
  47949. #define SET_GPIO_29_dout_spi3_pad_txd { \
  47950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47951. _ezchip_macro_read_value_ &= ~(0xFF); \
  47952. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  47953. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47954. }
  47955. #define SET_GPIO_29_dout_uart0_pad_dtrn { \
  47956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47957. _ezchip_macro_read_value_ &= ~(0xFF); \
  47958. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  47959. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47960. }
  47961. #define SET_GPIO_29_dout_uart0_pad_rtsn { \
  47962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47963. _ezchip_macro_read_value_ &= ~(0xFF); \
  47964. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  47965. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47966. }
  47967. #define SET_GPIO_29_dout_uart0_pad_sout { \
  47968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47969. _ezchip_macro_read_value_ &= ~(0xFF); \
  47970. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  47971. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47972. }
  47973. #define SET_GPIO_29_dout_uart1_pad_sout { \
  47974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47975. _ezchip_macro_read_value_ &= ~(0xFF); \
  47976. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  47977. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47978. }
  47979. #define SET_GPIO_29_dout_uart2_pad_dtr_n { \
  47980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47981. _ezchip_macro_read_value_ &= ~(0xFF); \
  47982. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  47983. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47984. }
  47985. #define SET_GPIO_29_dout_uart2_pad_rts_n { \
  47986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47987. _ezchip_macro_read_value_ &= ~(0xFF); \
  47988. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  47989. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47990. }
  47991. #define SET_GPIO_29_dout_uart2_pad_sout { \
  47992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47993. _ezchip_macro_read_value_ &= ~(0xFF); \
  47994. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  47995. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  47996. }
  47997. #define SET_GPIO_29_dout_uart3_pad_sout { \
  47998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  47999. _ezchip_macro_read_value_ &= ~(0xFF); \
  48000. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  48001. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48002. }
  48003. #define SET_GPIO_29_dout_usb_drv_bus { \
  48004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_dout_REG_ADDR); \
  48005. _ezchip_macro_read_value_ &= ~(0xFF); \
  48006. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  48007. MA_OUTW(gpio_29_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48008. }
  48009. #define SET_GPIO_29_doen_reverse_(en) { \
  48010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48011. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  48012. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  48013. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48014. }
  48015. #define SET_GPIO_29_doen_LOW { \
  48016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48017. _ezchip_macro_read_value_ &= ~(0xFF); \
  48018. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  48019. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48020. }
  48021. #define SET_GPIO_29_doen_HIGH { \
  48022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48023. _ezchip_macro_read_value_ &= ~(0xFF); \
  48024. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  48025. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48026. }
  48027. #define SET_GPIO_29_doen_clk_gmac_tophyref { \
  48028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48029. _ezchip_macro_read_value_ &= ~(0xFF); \
  48030. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  48031. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48032. }
  48033. #define SET_GPIO_29_doen_cpu_jtag_tdo { \
  48034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48035. _ezchip_macro_read_value_ &= ~(0xFF); \
  48036. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  48037. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48038. }
  48039. #define SET_GPIO_29_doen_cpu_jtag_tdo_oen { \
  48040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48041. _ezchip_macro_read_value_ &= ~(0xFF); \
  48042. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  48043. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48044. }
  48045. #define SET_GPIO_29_doen_dmic_clk_out { \
  48046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48047. _ezchip_macro_read_value_ &= ~(0xFF); \
  48048. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  48049. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48050. }
  48051. #define SET_GPIO_29_doen_dsp_JTDOEn_pad { \
  48052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48053. _ezchip_macro_read_value_ &= ~(0xFF); \
  48054. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  48055. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48056. }
  48057. #define SET_GPIO_29_doen_dsp_JTDO_pad { \
  48058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48059. _ezchip_macro_read_value_ &= ~(0xFF); \
  48060. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  48061. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48062. }
  48063. #define SET_GPIO_29_doen_i2c0_pad_sck_oe { \
  48064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48065. _ezchip_macro_read_value_ &= ~(0xFF); \
  48066. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  48067. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48068. }
  48069. #define SET_GPIO_29_doen_i2c0_pad_sda_oe { \
  48070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48071. _ezchip_macro_read_value_ &= ~(0xFF); \
  48072. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  48073. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48074. }
  48075. #define SET_GPIO_29_doen_i2c1_pad_sck_oe { \
  48076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48077. _ezchip_macro_read_value_ &= ~(0xFF); \
  48078. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  48079. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48080. }
  48081. #define SET_GPIO_29_doen_i2c1_pad_sda_oe { \
  48082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48083. _ezchip_macro_read_value_ &= ~(0xFF); \
  48084. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  48085. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48086. }
  48087. #define SET_GPIO_29_doen_i2c2_pad_sck_oe { \
  48088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48089. _ezchip_macro_read_value_ &= ~(0xFF); \
  48090. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  48091. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48092. }
  48093. #define SET_GPIO_29_doen_i2c2_pad_sda_oe { \
  48094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48095. _ezchip_macro_read_value_ &= ~(0xFF); \
  48096. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  48097. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48098. }
  48099. #define SET_GPIO_29_doen_i2c3_pad_sck_oe { \
  48100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48101. _ezchip_macro_read_value_ &= ~(0xFF); \
  48102. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  48103. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48104. }
  48105. #define SET_GPIO_29_doen_i2c3_pad_sda_oe { \
  48106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48107. _ezchip_macro_read_value_ &= ~(0xFF); \
  48108. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  48109. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48110. }
  48111. #define SET_GPIO_29_doen_i2srx_bclk_out { \
  48112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48113. _ezchip_macro_read_value_ &= ~(0xFF); \
  48114. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  48115. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48116. }
  48117. #define SET_GPIO_29_doen_i2srx_bclk_out_oen { \
  48118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48119. _ezchip_macro_read_value_ &= ~(0xFF); \
  48120. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  48121. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48122. }
  48123. #define SET_GPIO_29_doen_i2srx_lrck_out { \
  48124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48125. _ezchip_macro_read_value_ &= ~(0xFF); \
  48126. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  48127. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48128. }
  48129. #define SET_GPIO_29_doen_i2srx_lrck_out_oen { \
  48130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48131. _ezchip_macro_read_value_ &= ~(0xFF); \
  48132. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  48133. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48134. }
  48135. #define SET_GPIO_29_doen_i2srx_mclk_out { \
  48136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48137. _ezchip_macro_read_value_ &= ~(0xFF); \
  48138. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  48139. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48140. }
  48141. #define SET_GPIO_29_doen_i2stx_bclk_out { \
  48142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48143. _ezchip_macro_read_value_ &= ~(0xFF); \
  48144. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  48145. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48146. }
  48147. #define SET_GPIO_29_doen_i2stx_bclk_out_oen { \
  48148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48149. _ezchip_macro_read_value_ &= ~(0xFF); \
  48150. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  48151. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48152. }
  48153. #define SET_GPIO_29_doen_i2stx_lrck_out { \
  48154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48155. _ezchip_macro_read_value_ &= ~(0xFF); \
  48156. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  48157. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48158. }
  48159. #define SET_GPIO_29_doen_i2stx_lrckout_oen { \
  48160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48161. _ezchip_macro_read_value_ &= ~(0xFF); \
  48162. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  48163. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48164. }
  48165. #define SET_GPIO_29_doen_i2stx_mclk_out { \
  48166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48167. _ezchip_macro_read_value_ &= ~(0xFF); \
  48168. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  48169. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48170. }
  48171. #define SET_GPIO_29_doen_i2stx_sdout0 { \
  48172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48173. _ezchip_macro_read_value_ &= ~(0xFF); \
  48174. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  48175. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48176. }
  48177. #define SET_GPIO_29_doen_i2stx_sdout1 { \
  48178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48179. _ezchip_macro_read_value_ &= ~(0xFF); \
  48180. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  48181. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48182. }
  48183. #define SET_GPIO_29_doen_lcd_pad_csm_n { \
  48184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48185. _ezchip_macro_read_value_ &= ~(0xFF); \
  48186. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  48187. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48188. }
  48189. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit0 { \
  48190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48191. _ezchip_macro_read_value_ &= ~(0xFF); \
  48192. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  48193. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48194. }
  48195. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit1 { \
  48196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48197. _ezchip_macro_read_value_ &= ~(0xFF); \
  48198. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  48199. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48200. }
  48201. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit2 { \
  48202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48203. _ezchip_macro_read_value_ &= ~(0xFF); \
  48204. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  48205. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48206. }
  48207. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit3 { \
  48208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48209. _ezchip_macro_read_value_ &= ~(0xFF); \
  48210. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  48211. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48212. }
  48213. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit4 { \
  48214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48215. _ezchip_macro_read_value_ &= ~(0xFF); \
  48216. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  48217. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48218. }
  48219. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit5 { \
  48220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48221. _ezchip_macro_read_value_ &= ~(0xFF); \
  48222. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  48223. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48224. }
  48225. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit6 { \
  48226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48227. _ezchip_macro_read_value_ &= ~(0xFF); \
  48228. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  48229. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48230. }
  48231. #define SET_GPIO_29_doen_pwm_pad_oe_n_bit7 { \
  48232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48233. _ezchip_macro_read_value_ &= ~(0xFF); \
  48234. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  48235. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48236. }
  48237. #define SET_GPIO_29_doen_pwm_pad_out_bit0 { \
  48238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48239. _ezchip_macro_read_value_ &= ~(0xFF); \
  48240. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  48241. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48242. }
  48243. #define SET_GPIO_29_doen_pwm_pad_out_bit1 { \
  48244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48245. _ezchip_macro_read_value_ &= ~(0xFF); \
  48246. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  48247. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48248. }
  48249. #define SET_GPIO_29_doen_pwm_pad_out_bit2 { \
  48250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48251. _ezchip_macro_read_value_ &= ~(0xFF); \
  48252. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  48253. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48254. }
  48255. #define SET_GPIO_29_doen_pwm_pad_out_bit3 { \
  48256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48257. _ezchip_macro_read_value_ &= ~(0xFF); \
  48258. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  48259. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48260. }
  48261. #define SET_GPIO_29_doen_pwm_pad_out_bit4 { \
  48262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48263. _ezchip_macro_read_value_ &= ~(0xFF); \
  48264. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  48265. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48266. }
  48267. #define SET_GPIO_29_doen_pwm_pad_out_bit5 { \
  48268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48269. _ezchip_macro_read_value_ &= ~(0xFF); \
  48270. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  48271. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48272. }
  48273. #define SET_GPIO_29_doen_pwm_pad_out_bit6 { \
  48274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48275. _ezchip_macro_read_value_ &= ~(0xFF); \
  48276. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  48277. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48278. }
  48279. #define SET_GPIO_29_doen_pwm_pad_out_bit7 { \
  48280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48281. _ezchip_macro_read_value_ &= ~(0xFF); \
  48282. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  48283. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48284. }
  48285. #define SET_GPIO_29_doen_pwmdac_left_out { \
  48286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48287. _ezchip_macro_read_value_ &= ~(0xFF); \
  48288. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  48289. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48290. }
  48291. #define SET_GPIO_29_doen_pwmdac_right_out { \
  48292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48293. _ezchip_macro_read_value_ &= ~(0xFF); \
  48294. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  48295. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48296. }
  48297. #define SET_GPIO_29_doen_qspi_csn1_out { \
  48298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48299. _ezchip_macro_read_value_ &= ~(0xFF); \
  48300. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  48301. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48302. }
  48303. #define SET_GPIO_29_doen_qspi_csn2_out { \
  48304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48305. _ezchip_macro_read_value_ &= ~(0xFF); \
  48306. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  48307. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48308. }
  48309. #define SET_GPIO_29_doen_qspi_csn3_out { \
  48310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48311. _ezchip_macro_read_value_ &= ~(0xFF); \
  48312. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  48313. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48314. }
  48315. #define SET_GPIO_29_doen_register23_SCFG_cmsensor_rst0 { \
  48316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48317. _ezchip_macro_read_value_ &= ~(0xFF); \
  48318. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  48319. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48320. }
  48321. #define SET_GPIO_29_doen_register23_SCFG_cmsensor_rst1 { \
  48322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48323. _ezchip_macro_read_value_ &= ~(0xFF); \
  48324. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  48325. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48326. }
  48327. #define SET_GPIO_29_doen_register32_SCFG_gmac_phy_rstn { \
  48328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48329. _ezchip_macro_read_value_ &= ~(0xFF); \
  48330. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  48331. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48332. }
  48333. #define SET_GPIO_29_doen_sdio0_pad_card_power_en { \
  48334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48335. _ezchip_macro_read_value_ &= ~(0xFF); \
  48336. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  48337. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48338. }
  48339. #define SET_GPIO_29_doen_sdio0_pad_cclk_out { \
  48340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48341. _ezchip_macro_read_value_ &= ~(0xFF); \
  48342. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  48343. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48344. }
  48345. #define SET_GPIO_29_doen_sdio0_pad_ccmd_oe { \
  48346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48347. _ezchip_macro_read_value_ &= ~(0xFF); \
  48348. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  48349. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48350. }
  48351. #define SET_GPIO_29_doen_sdio0_pad_ccmd_out { \
  48352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48353. _ezchip_macro_read_value_ &= ~(0xFF); \
  48354. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  48355. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48356. }
  48357. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit0 { \
  48358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48359. _ezchip_macro_read_value_ &= ~(0xFF); \
  48360. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  48361. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48362. }
  48363. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit1 { \
  48364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48365. _ezchip_macro_read_value_ &= ~(0xFF); \
  48366. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  48367. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48368. }
  48369. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit2 { \
  48370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48371. _ezchip_macro_read_value_ &= ~(0xFF); \
  48372. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  48373. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48374. }
  48375. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit3 { \
  48376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48377. _ezchip_macro_read_value_ &= ~(0xFF); \
  48378. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  48379. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48380. }
  48381. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit4 { \
  48382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48383. _ezchip_macro_read_value_ &= ~(0xFF); \
  48384. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  48385. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48386. }
  48387. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit5 { \
  48388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48389. _ezchip_macro_read_value_ &= ~(0xFF); \
  48390. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  48391. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48392. }
  48393. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit6 { \
  48394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48395. _ezchip_macro_read_value_ &= ~(0xFF); \
  48396. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  48397. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48398. }
  48399. #define SET_GPIO_29_doen_sdio0_pad_cdata_oe_bit7 { \
  48400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48401. _ezchip_macro_read_value_ &= ~(0xFF); \
  48402. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  48403. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48404. }
  48405. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit0 { \
  48406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48407. _ezchip_macro_read_value_ &= ~(0xFF); \
  48408. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  48409. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48410. }
  48411. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit1 { \
  48412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48413. _ezchip_macro_read_value_ &= ~(0xFF); \
  48414. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  48415. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48416. }
  48417. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit2 { \
  48418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48419. _ezchip_macro_read_value_ &= ~(0xFF); \
  48420. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  48421. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48422. }
  48423. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit3 { \
  48424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48425. _ezchip_macro_read_value_ &= ~(0xFF); \
  48426. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  48427. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48428. }
  48429. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit4 { \
  48430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48431. _ezchip_macro_read_value_ &= ~(0xFF); \
  48432. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  48433. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48434. }
  48435. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit5 { \
  48436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48437. _ezchip_macro_read_value_ &= ~(0xFF); \
  48438. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  48439. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48440. }
  48441. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit6 { \
  48442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48443. _ezchip_macro_read_value_ &= ~(0xFF); \
  48444. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  48445. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48446. }
  48447. #define SET_GPIO_29_doen_sdio0_pad_cdata_out_bit7 { \
  48448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48449. _ezchip_macro_read_value_ &= ~(0xFF); \
  48450. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  48451. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48452. }
  48453. #define SET_GPIO_29_doen_sdio0_pad_rst_n { \
  48454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48455. _ezchip_macro_read_value_ &= ~(0xFF); \
  48456. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  48457. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48458. }
  48459. #define SET_GPIO_29_doen_sdio1_pad_card_power_en { \
  48460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48461. _ezchip_macro_read_value_ &= ~(0xFF); \
  48462. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  48463. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48464. }
  48465. #define SET_GPIO_29_doen_sdio1_pad_cclk_out { \
  48466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48467. _ezchip_macro_read_value_ &= ~(0xFF); \
  48468. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  48469. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48470. }
  48471. #define SET_GPIO_29_doen_sdio1_pad_ccmd_oe { \
  48472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48473. _ezchip_macro_read_value_ &= ~(0xFF); \
  48474. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  48475. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48476. }
  48477. #define SET_GPIO_29_doen_sdio1_pad_ccmd_out { \
  48478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48479. _ezchip_macro_read_value_ &= ~(0xFF); \
  48480. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  48481. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48482. }
  48483. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit0 { \
  48484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48485. _ezchip_macro_read_value_ &= ~(0xFF); \
  48486. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  48487. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48488. }
  48489. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit1 { \
  48490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48491. _ezchip_macro_read_value_ &= ~(0xFF); \
  48492. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  48493. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48494. }
  48495. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit2 { \
  48496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48497. _ezchip_macro_read_value_ &= ~(0xFF); \
  48498. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  48499. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48500. }
  48501. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit3 { \
  48502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48503. _ezchip_macro_read_value_ &= ~(0xFF); \
  48504. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  48505. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48506. }
  48507. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit4 { \
  48508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48509. _ezchip_macro_read_value_ &= ~(0xFF); \
  48510. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  48511. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48512. }
  48513. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit5 { \
  48514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48515. _ezchip_macro_read_value_ &= ~(0xFF); \
  48516. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  48517. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48518. }
  48519. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit6 { \
  48520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48521. _ezchip_macro_read_value_ &= ~(0xFF); \
  48522. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  48523. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48524. }
  48525. #define SET_GPIO_29_doen_sdio1_pad_cdata_oe_bit7 { \
  48526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48527. _ezchip_macro_read_value_ &= ~(0xFF); \
  48528. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  48529. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48530. }
  48531. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit0 { \
  48532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48533. _ezchip_macro_read_value_ &= ~(0xFF); \
  48534. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  48535. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48536. }
  48537. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit1 { \
  48538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48539. _ezchip_macro_read_value_ &= ~(0xFF); \
  48540. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  48541. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48542. }
  48543. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit2 { \
  48544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48545. _ezchip_macro_read_value_ &= ~(0xFF); \
  48546. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  48547. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48548. }
  48549. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit3 { \
  48550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48551. _ezchip_macro_read_value_ &= ~(0xFF); \
  48552. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  48553. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48554. }
  48555. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit4 { \
  48556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48557. _ezchip_macro_read_value_ &= ~(0xFF); \
  48558. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  48559. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48560. }
  48561. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit5 { \
  48562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48563. _ezchip_macro_read_value_ &= ~(0xFF); \
  48564. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  48565. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48566. }
  48567. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit6 { \
  48568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48569. _ezchip_macro_read_value_ &= ~(0xFF); \
  48570. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  48571. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48572. }
  48573. #define SET_GPIO_29_doen_sdio1_pad_cdata_out_bit7 { \
  48574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48575. _ezchip_macro_read_value_ &= ~(0xFF); \
  48576. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  48577. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48578. }
  48579. #define SET_GPIO_29_doen_sdio1_pad_rst_n { \
  48580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48581. _ezchip_macro_read_value_ &= ~(0xFF); \
  48582. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  48583. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48584. }
  48585. #define SET_GPIO_29_doen_spdif_tx_sdout { \
  48586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48587. _ezchip_macro_read_value_ &= ~(0xFF); \
  48588. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  48589. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48590. }
  48591. #define SET_GPIO_29_doen_spdif_tx_sdout_oen { \
  48592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48593. _ezchip_macro_read_value_ &= ~(0xFF); \
  48594. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  48595. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48596. }
  48597. #define SET_GPIO_29_doen_spi0_pad_oe_n { \
  48598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48599. _ezchip_macro_read_value_ &= ~(0xFF); \
  48600. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  48601. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48602. }
  48603. #define SET_GPIO_29_doen_spi0_pad_sck_out { \
  48604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48605. _ezchip_macro_read_value_ &= ~(0xFF); \
  48606. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  48607. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48608. }
  48609. #define SET_GPIO_29_doen_spi0_pad_ss_0_n { \
  48610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48611. _ezchip_macro_read_value_ &= ~(0xFF); \
  48612. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  48613. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48614. }
  48615. #define SET_GPIO_29_doen_spi0_pad_ss_1_n { \
  48616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48617. _ezchip_macro_read_value_ &= ~(0xFF); \
  48618. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  48619. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48620. }
  48621. #define SET_GPIO_29_doen_spi0_pad_txd { \
  48622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48623. _ezchip_macro_read_value_ &= ~(0xFF); \
  48624. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  48625. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48626. }
  48627. #define SET_GPIO_29_doen_spi1_pad_oe_n { \
  48628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48629. _ezchip_macro_read_value_ &= ~(0xFF); \
  48630. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  48631. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48632. }
  48633. #define SET_GPIO_29_doen_spi1_pad_sck_out { \
  48634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48635. _ezchip_macro_read_value_ &= ~(0xFF); \
  48636. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  48637. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48638. }
  48639. #define SET_GPIO_29_doen_spi1_pad_ss_0_n { \
  48640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48641. _ezchip_macro_read_value_ &= ~(0xFF); \
  48642. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  48643. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48644. }
  48645. #define SET_GPIO_29_doen_spi1_pad_ss_1_n { \
  48646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48647. _ezchip_macro_read_value_ &= ~(0xFF); \
  48648. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  48649. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48650. }
  48651. #define SET_GPIO_29_doen_spi1_pad_txd { \
  48652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48653. _ezchip_macro_read_value_ &= ~(0xFF); \
  48654. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  48655. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48656. }
  48657. #define SET_GPIO_29_doen_spi2_pad_oe_n { \
  48658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48659. _ezchip_macro_read_value_ &= ~(0xFF); \
  48660. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  48661. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48662. }
  48663. #define SET_GPIO_29_doen_spi2_pad_sck_out { \
  48664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48665. _ezchip_macro_read_value_ &= ~(0xFF); \
  48666. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  48667. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48668. }
  48669. #define SET_GPIO_29_doen_spi2_pad_ss_0_n { \
  48670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48671. _ezchip_macro_read_value_ &= ~(0xFF); \
  48672. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  48673. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48674. }
  48675. #define SET_GPIO_29_doen_spi2_pad_ss_1_n { \
  48676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48677. _ezchip_macro_read_value_ &= ~(0xFF); \
  48678. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  48679. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48680. }
  48681. #define SET_GPIO_29_doen_spi2_pad_txd { \
  48682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48683. _ezchip_macro_read_value_ &= ~(0xFF); \
  48684. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  48685. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48686. }
  48687. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit0 { \
  48688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48689. _ezchip_macro_read_value_ &= ~(0xFF); \
  48690. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  48691. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48692. }
  48693. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit1 { \
  48694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48695. _ezchip_macro_read_value_ &= ~(0xFF); \
  48696. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  48697. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48698. }
  48699. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit2 { \
  48700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48701. _ezchip_macro_read_value_ &= ~(0xFF); \
  48702. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  48703. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48704. }
  48705. #define SET_GPIO_29_doen_spi2ahb_pad_oe_n_bit3 { \
  48706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48707. _ezchip_macro_read_value_ &= ~(0xFF); \
  48708. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  48709. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48710. }
  48711. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit0 { \
  48712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48713. _ezchip_macro_read_value_ &= ~(0xFF); \
  48714. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  48715. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48716. }
  48717. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit1 { \
  48718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48719. _ezchip_macro_read_value_ &= ~(0xFF); \
  48720. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  48721. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48722. }
  48723. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit2 { \
  48724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48725. _ezchip_macro_read_value_ &= ~(0xFF); \
  48726. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  48727. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48728. }
  48729. #define SET_GPIO_29_doen_spi2ahb_pad_txd_bit3 { \
  48730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48731. _ezchip_macro_read_value_ &= ~(0xFF); \
  48732. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  48733. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48734. }
  48735. #define SET_GPIO_29_doen_spi3_pad_oe_n { \
  48736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48737. _ezchip_macro_read_value_ &= ~(0xFF); \
  48738. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  48739. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48740. }
  48741. #define SET_GPIO_29_doen_spi3_pad_sck_out { \
  48742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48743. _ezchip_macro_read_value_ &= ~(0xFF); \
  48744. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  48745. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48746. }
  48747. #define SET_GPIO_29_doen_spi3_pad_ss_0_n { \
  48748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48749. _ezchip_macro_read_value_ &= ~(0xFF); \
  48750. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  48751. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48752. }
  48753. #define SET_GPIO_29_doen_spi3_pad_ss_1_n { \
  48754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48755. _ezchip_macro_read_value_ &= ~(0xFF); \
  48756. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  48757. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48758. }
  48759. #define SET_GPIO_29_doen_spi3_pad_txd { \
  48760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48761. _ezchip_macro_read_value_ &= ~(0xFF); \
  48762. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  48763. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48764. }
  48765. #define SET_GPIO_29_doen_uart0_pad_dtrn { \
  48766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48767. _ezchip_macro_read_value_ &= ~(0xFF); \
  48768. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  48769. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48770. }
  48771. #define SET_GPIO_29_doen_uart0_pad_rtsn { \
  48772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48773. _ezchip_macro_read_value_ &= ~(0xFF); \
  48774. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  48775. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48776. }
  48777. #define SET_GPIO_29_doen_uart0_pad_sout { \
  48778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48779. _ezchip_macro_read_value_ &= ~(0xFF); \
  48780. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  48781. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48782. }
  48783. #define SET_GPIO_29_doen_uart1_pad_sout { \
  48784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48785. _ezchip_macro_read_value_ &= ~(0xFF); \
  48786. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  48787. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48788. }
  48789. #define SET_GPIO_29_doen_uart2_pad_dtr_n { \
  48790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48791. _ezchip_macro_read_value_ &= ~(0xFF); \
  48792. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  48793. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48794. }
  48795. #define SET_GPIO_29_doen_uart2_pad_rts_n { \
  48796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48797. _ezchip_macro_read_value_ &= ~(0xFF); \
  48798. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  48799. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48800. }
  48801. #define SET_GPIO_29_doen_uart2_pad_sout { \
  48802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48803. _ezchip_macro_read_value_ &= ~(0xFF); \
  48804. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  48805. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48806. }
  48807. #define SET_GPIO_29_doen_uart3_pad_sout { \
  48808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48809. _ezchip_macro_read_value_ &= ~(0xFF); \
  48810. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  48811. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48812. }
  48813. #define SET_GPIO_29_doen_usb_drv_bus { \
  48814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_29_doen_REG_ADDR); \
  48815. _ezchip_macro_read_value_ &= ~(0xFF); \
  48816. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  48817. MA_OUTW(gpio_29_doen_REG_ADDR,_ezchip_macro_read_value_); \
  48818. }
  48819. #define SET_GPIO_30_dout_reverse_(en) { \
  48820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48821. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  48822. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  48823. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48824. }
  48825. #define SET_GPIO_30_dout_LOW { \
  48826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48827. _ezchip_macro_read_value_ &= ~(0xFF); \
  48828. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  48829. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48830. }
  48831. #define SET_GPIO_30_dout_HIGH { \
  48832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48833. _ezchip_macro_read_value_ &= ~(0xFF); \
  48834. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  48835. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48836. }
  48837. #define SET_GPIO_30_dout_clk_gmac_tophyref { \
  48838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48839. _ezchip_macro_read_value_ &= ~(0xFF); \
  48840. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  48841. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48842. }
  48843. #define SET_GPIO_30_dout_cpu_jtag_tdo { \
  48844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48845. _ezchip_macro_read_value_ &= ~(0xFF); \
  48846. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  48847. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48848. }
  48849. #define SET_GPIO_30_dout_cpu_jtag_tdo_oen { \
  48850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48851. _ezchip_macro_read_value_ &= ~(0xFF); \
  48852. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  48853. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48854. }
  48855. #define SET_GPIO_30_dout_dmic_clk_out { \
  48856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48857. _ezchip_macro_read_value_ &= ~(0xFF); \
  48858. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  48859. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48860. }
  48861. #define SET_GPIO_30_dout_dsp_JTDOEn_pad { \
  48862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48863. _ezchip_macro_read_value_ &= ~(0xFF); \
  48864. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  48865. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48866. }
  48867. #define SET_GPIO_30_dout_dsp_JTDO_pad { \
  48868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48869. _ezchip_macro_read_value_ &= ~(0xFF); \
  48870. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  48871. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48872. }
  48873. #define SET_GPIO_30_dout_i2c0_pad_sck_oe { \
  48874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48875. _ezchip_macro_read_value_ &= ~(0xFF); \
  48876. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  48877. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48878. }
  48879. #define SET_GPIO_30_dout_i2c0_pad_sda_oe { \
  48880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48881. _ezchip_macro_read_value_ &= ~(0xFF); \
  48882. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  48883. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48884. }
  48885. #define SET_GPIO_30_dout_i2c1_pad_sck_oe { \
  48886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48887. _ezchip_macro_read_value_ &= ~(0xFF); \
  48888. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  48889. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48890. }
  48891. #define SET_GPIO_30_dout_i2c1_pad_sda_oe { \
  48892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48893. _ezchip_macro_read_value_ &= ~(0xFF); \
  48894. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  48895. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48896. }
  48897. #define SET_GPIO_30_dout_i2c2_pad_sck_oe { \
  48898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48899. _ezchip_macro_read_value_ &= ~(0xFF); \
  48900. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  48901. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48902. }
  48903. #define SET_GPIO_30_dout_i2c2_pad_sda_oe { \
  48904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48905. _ezchip_macro_read_value_ &= ~(0xFF); \
  48906. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  48907. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48908. }
  48909. #define SET_GPIO_30_dout_i2c3_pad_sck_oe { \
  48910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48911. _ezchip_macro_read_value_ &= ~(0xFF); \
  48912. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  48913. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48914. }
  48915. #define SET_GPIO_30_dout_i2c3_pad_sda_oe { \
  48916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48917. _ezchip_macro_read_value_ &= ~(0xFF); \
  48918. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  48919. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48920. }
  48921. #define SET_GPIO_30_dout_i2srx_bclk_out { \
  48922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48923. _ezchip_macro_read_value_ &= ~(0xFF); \
  48924. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  48925. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48926. }
  48927. #define SET_GPIO_30_dout_i2srx_bclk_out_oen { \
  48928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48929. _ezchip_macro_read_value_ &= ~(0xFF); \
  48930. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  48931. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48932. }
  48933. #define SET_GPIO_30_dout_i2srx_lrck_out { \
  48934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48935. _ezchip_macro_read_value_ &= ~(0xFF); \
  48936. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  48937. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48938. }
  48939. #define SET_GPIO_30_dout_i2srx_lrck_out_oen { \
  48940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48941. _ezchip_macro_read_value_ &= ~(0xFF); \
  48942. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  48943. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48944. }
  48945. #define SET_GPIO_30_dout_i2srx_mclk_out { \
  48946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48947. _ezchip_macro_read_value_ &= ~(0xFF); \
  48948. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  48949. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48950. }
  48951. #define SET_GPIO_30_dout_i2stx_bclk_out { \
  48952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48953. _ezchip_macro_read_value_ &= ~(0xFF); \
  48954. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  48955. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48956. }
  48957. #define SET_GPIO_30_dout_i2stx_bclk_out_oen { \
  48958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48959. _ezchip_macro_read_value_ &= ~(0xFF); \
  48960. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  48961. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48962. }
  48963. #define SET_GPIO_30_dout_i2stx_lrck_out { \
  48964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48965. _ezchip_macro_read_value_ &= ~(0xFF); \
  48966. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  48967. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48968. }
  48969. #define SET_GPIO_30_dout_i2stx_lrckout_oen { \
  48970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48971. _ezchip_macro_read_value_ &= ~(0xFF); \
  48972. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  48973. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48974. }
  48975. #define SET_GPIO_30_dout_i2stx_mclk_out { \
  48976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48977. _ezchip_macro_read_value_ &= ~(0xFF); \
  48978. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  48979. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48980. }
  48981. #define SET_GPIO_30_dout_i2stx_sdout0 { \
  48982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48983. _ezchip_macro_read_value_ &= ~(0xFF); \
  48984. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  48985. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48986. }
  48987. #define SET_GPIO_30_dout_i2stx_sdout1 { \
  48988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48989. _ezchip_macro_read_value_ &= ~(0xFF); \
  48990. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  48991. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48992. }
  48993. #define SET_GPIO_30_dout_lcd_pad_csm_n { \
  48994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  48995. _ezchip_macro_read_value_ &= ~(0xFF); \
  48996. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  48997. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  48998. }
  48999. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit0 { \
  49000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49001. _ezchip_macro_read_value_ &= ~(0xFF); \
  49002. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  49003. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49004. }
  49005. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit1 { \
  49006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49007. _ezchip_macro_read_value_ &= ~(0xFF); \
  49008. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  49009. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49010. }
  49011. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit2 { \
  49012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49013. _ezchip_macro_read_value_ &= ~(0xFF); \
  49014. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  49015. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49016. }
  49017. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit3 { \
  49018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49019. _ezchip_macro_read_value_ &= ~(0xFF); \
  49020. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  49021. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49022. }
  49023. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit4 { \
  49024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49025. _ezchip_macro_read_value_ &= ~(0xFF); \
  49026. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  49027. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49028. }
  49029. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit5 { \
  49030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49031. _ezchip_macro_read_value_ &= ~(0xFF); \
  49032. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  49033. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49034. }
  49035. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit6 { \
  49036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49037. _ezchip_macro_read_value_ &= ~(0xFF); \
  49038. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  49039. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49040. }
  49041. #define SET_GPIO_30_dout_pwm_pad_oe_n_bit7 { \
  49042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49043. _ezchip_macro_read_value_ &= ~(0xFF); \
  49044. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  49045. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49046. }
  49047. #define SET_GPIO_30_dout_pwm_pad_out_bit0 { \
  49048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49049. _ezchip_macro_read_value_ &= ~(0xFF); \
  49050. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  49051. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49052. }
  49053. #define SET_GPIO_30_dout_pwm_pad_out_bit1 { \
  49054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49055. _ezchip_macro_read_value_ &= ~(0xFF); \
  49056. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  49057. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49058. }
  49059. #define SET_GPIO_30_dout_pwm_pad_out_bit2 { \
  49060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49061. _ezchip_macro_read_value_ &= ~(0xFF); \
  49062. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  49063. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49064. }
  49065. #define SET_GPIO_30_dout_pwm_pad_out_bit3 { \
  49066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49067. _ezchip_macro_read_value_ &= ~(0xFF); \
  49068. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  49069. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49070. }
  49071. #define SET_GPIO_30_dout_pwm_pad_out_bit4 { \
  49072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49073. _ezchip_macro_read_value_ &= ~(0xFF); \
  49074. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  49075. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49076. }
  49077. #define SET_GPIO_30_dout_pwm_pad_out_bit5 { \
  49078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49079. _ezchip_macro_read_value_ &= ~(0xFF); \
  49080. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  49081. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49082. }
  49083. #define SET_GPIO_30_dout_pwm_pad_out_bit6 { \
  49084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49085. _ezchip_macro_read_value_ &= ~(0xFF); \
  49086. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  49087. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49088. }
  49089. #define SET_GPIO_30_dout_pwm_pad_out_bit7 { \
  49090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49091. _ezchip_macro_read_value_ &= ~(0xFF); \
  49092. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  49093. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49094. }
  49095. #define SET_GPIO_30_dout_pwmdac_left_out { \
  49096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49097. _ezchip_macro_read_value_ &= ~(0xFF); \
  49098. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  49099. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49100. }
  49101. #define SET_GPIO_30_dout_pwmdac_right_out { \
  49102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49103. _ezchip_macro_read_value_ &= ~(0xFF); \
  49104. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  49105. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49106. }
  49107. #define SET_GPIO_30_dout_qspi_csn1_out { \
  49108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49109. _ezchip_macro_read_value_ &= ~(0xFF); \
  49110. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  49111. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49112. }
  49113. #define SET_GPIO_30_dout_qspi_csn2_out { \
  49114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49115. _ezchip_macro_read_value_ &= ~(0xFF); \
  49116. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  49117. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49118. }
  49119. #define SET_GPIO_30_dout_qspi_csn3_out { \
  49120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49121. _ezchip_macro_read_value_ &= ~(0xFF); \
  49122. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  49123. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49124. }
  49125. #define SET_GPIO_30_dout_register23_SCFG_cmsensor_rst0 { \
  49126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49127. _ezchip_macro_read_value_ &= ~(0xFF); \
  49128. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  49129. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49130. }
  49131. #define SET_GPIO_30_dout_register23_SCFG_cmsensor_rst1 { \
  49132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49133. _ezchip_macro_read_value_ &= ~(0xFF); \
  49134. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  49135. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49136. }
  49137. #define SET_GPIO_30_dout_register32_SCFG_gmac_phy_rstn { \
  49138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49139. _ezchip_macro_read_value_ &= ~(0xFF); \
  49140. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  49141. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49142. }
  49143. #define SET_GPIO_30_dout_sdio0_pad_card_power_en { \
  49144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49145. _ezchip_macro_read_value_ &= ~(0xFF); \
  49146. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  49147. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49148. }
  49149. #define SET_GPIO_30_dout_sdio0_pad_cclk_out { \
  49150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49151. _ezchip_macro_read_value_ &= ~(0xFF); \
  49152. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  49153. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49154. }
  49155. #define SET_GPIO_30_dout_sdio0_pad_ccmd_oe { \
  49156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49157. _ezchip_macro_read_value_ &= ~(0xFF); \
  49158. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  49159. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49160. }
  49161. #define SET_GPIO_30_dout_sdio0_pad_ccmd_out { \
  49162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49163. _ezchip_macro_read_value_ &= ~(0xFF); \
  49164. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  49165. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49166. }
  49167. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit0 { \
  49168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49169. _ezchip_macro_read_value_ &= ~(0xFF); \
  49170. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  49171. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49172. }
  49173. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit1 { \
  49174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49175. _ezchip_macro_read_value_ &= ~(0xFF); \
  49176. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  49177. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49178. }
  49179. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit2 { \
  49180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49181. _ezchip_macro_read_value_ &= ~(0xFF); \
  49182. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  49183. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49184. }
  49185. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit3 { \
  49186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49187. _ezchip_macro_read_value_ &= ~(0xFF); \
  49188. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  49189. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49190. }
  49191. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit4 { \
  49192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49193. _ezchip_macro_read_value_ &= ~(0xFF); \
  49194. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  49195. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49196. }
  49197. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit5 { \
  49198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49199. _ezchip_macro_read_value_ &= ~(0xFF); \
  49200. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  49201. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49202. }
  49203. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit6 { \
  49204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49205. _ezchip_macro_read_value_ &= ~(0xFF); \
  49206. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  49207. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49208. }
  49209. #define SET_GPIO_30_dout_sdio0_pad_cdata_oe_bit7 { \
  49210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49211. _ezchip_macro_read_value_ &= ~(0xFF); \
  49212. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  49213. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49214. }
  49215. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit0 { \
  49216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49217. _ezchip_macro_read_value_ &= ~(0xFF); \
  49218. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  49219. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49220. }
  49221. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit1 { \
  49222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49223. _ezchip_macro_read_value_ &= ~(0xFF); \
  49224. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  49225. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49226. }
  49227. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit2 { \
  49228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49229. _ezchip_macro_read_value_ &= ~(0xFF); \
  49230. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  49231. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49232. }
  49233. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit3 { \
  49234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49235. _ezchip_macro_read_value_ &= ~(0xFF); \
  49236. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  49237. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49238. }
  49239. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit4 { \
  49240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49241. _ezchip_macro_read_value_ &= ~(0xFF); \
  49242. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  49243. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49244. }
  49245. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit5 { \
  49246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49247. _ezchip_macro_read_value_ &= ~(0xFF); \
  49248. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  49249. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49250. }
  49251. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit6 { \
  49252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49253. _ezchip_macro_read_value_ &= ~(0xFF); \
  49254. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  49255. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49256. }
  49257. #define SET_GPIO_30_dout_sdio0_pad_cdata_out_bit7 { \
  49258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49259. _ezchip_macro_read_value_ &= ~(0xFF); \
  49260. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  49261. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49262. }
  49263. #define SET_GPIO_30_dout_sdio0_pad_rst_n { \
  49264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49265. _ezchip_macro_read_value_ &= ~(0xFF); \
  49266. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  49267. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49268. }
  49269. #define SET_GPIO_30_dout_sdio1_pad_card_power_en { \
  49270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49271. _ezchip_macro_read_value_ &= ~(0xFF); \
  49272. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  49273. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49274. }
  49275. #define SET_GPIO_30_dout_sdio1_pad_cclk_out { \
  49276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49277. _ezchip_macro_read_value_ &= ~(0xFF); \
  49278. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  49279. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49280. }
  49281. #define SET_GPIO_30_dout_sdio1_pad_ccmd_oe { \
  49282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49283. _ezchip_macro_read_value_ &= ~(0xFF); \
  49284. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  49285. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49286. }
  49287. #define SET_GPIO_30_dout_sdio1_pad_ccmd_out { \
  49288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49289. _ezchip_macro_read_value_ &= ~(0xFF); \
  49290. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  49291. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49292. }
  49293. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit0 { \
  49294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49295. _ezchip_macro_read_value_ &= ~(0xFF); \
  49296. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  49297. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49298. }
  49299. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit1 { \
  49300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49301. _ezchip_macro_read_value_ &= ~(0xFF); \
  49302. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  49303. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49304. }
  49305. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit2 { \
  49306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49307. _ezchip_macro_read_value_ &= ~(0xFF); \
  49308. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  49309. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49310. }
  49311. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit3 { \
  49312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49313. _ezchip_macro_read_value_ &= ~(0xFF); \
  49314. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  49315. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49316. }
  49317. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit4 { \
  49318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49319. _ezchip_macro_read_value_ &= ~(0xFF); \
  49320. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  49321. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49322. }
  49323. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit5 { \
  49324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49325. _ezchip_macro_read_value_ &= ~(0xFF); \
  49326. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  49327. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49328. }
  49329. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit6 { \
  49330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49331. _ezchip_macro_read_value_ &= ~(0xFF); \
  49332. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  49333. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49334. }
  49335. #define SET_GPIO_30_dout_sdio1_pad_cdata_oe_bit7 { \
  49336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49337. _ezchip_macro_read_value_ &= ~(0xFF); \
  49338. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  49339. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49340. }
  49341. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit0 { \
  49342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49343. _ezchip_macro_read_value_ &= ~(0xFF); \
  49344. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  49345. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49346. }
  49347. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit1 { \
  49348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49349. _ezchip_macro_read_value_ &= ~(0xFF); \
  49350. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  49351. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49352. }
  49353. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit2 { \
  49354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49355. _ezchip_macro_read_value_ &= ~(0xFF); \
  49356. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  49357. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49358. }
  49359. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit3 { \
  49360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49361. _ezchip_macro_read_value_ &= ~(0xFF); \
  49362. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  49363. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49364. }
  49365. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit4 { \
  49366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49367. _ezchip_macro_read_value_ &= ~(0xFF); \
  49368. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  49369. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49370. }
  49371. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit5 { \
  49372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49373. _ezchip_macro_read_value_ &= ~(0xFF); \
  49374. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  49375. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49376. }
  49377. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit6 { \
  49378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49379. _ezchip_macro_read_value_ &= ~(0xFF); \
  49380. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  49381. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49382. }
  49383. #define SET_GPIO_30_dout_sdio1_pad_cdata_out_bit7 { \
  49384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49385. _ezchip_macro_read_value_ &= ~(0xFF); \
  49386. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  49387. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49388. }
  49389. #define SET_GPIO_30_dout_sdio1_pad_rst_n { \
  49390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49391. _ezchip_macro_read_value_ &= ~(0xFF); \
  49392. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  49393. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49394. }
  49395. #define SET_GPIO_30_dout_spdif_tx_sdout { \
  49396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49397. _ezchip_macro_read_value_ &= ~(0xFF); \
  49398. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  49399. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49400. }
  49401. #define SET_GPIO_30_dout_spdif_tx_sdout_oen { \
  49402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49403. _ezchip_macro_read_value_ &= ~(0xFF); \
  49404. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  49405. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49406. }
  49407. #define SET_GPIO_30_dout_spi0_pad_oe_n { \
  49408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49409. _ezchip_macro_read_value_ &= ~(0xFF); \
  49410. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  49411. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49412. }
  49413. #define SET_GPIO_30_dout_spi0_pad_sck_out { \
  49414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49415. _ezchip_macro_read_value_ &= ~(0xFF); \
  49416. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  49417. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49418. }
  49419. #define SET_GPIO_30_dout_spi0_pad_ss_0_n { \
  49420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49421. _ezchip_macro_read_value_ &= ~(0xFF); \
  49422. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  49423. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49424. }
  49425. #define SET_GPIO_30_dout_spi0_pad_ss_1_n { \
  49426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49427. _ezchip_macro_read_value_ &= ~(0xFF); \
  49428. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  49429. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49430. }
  49431. #define SET_GPIO_30_dout_spi0_pad_txd { \
  49432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49433. _ezchip_macro_read_value_ &= ~(0xFF); \
  49434. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  49435. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49436. }
  49437. #define SET_GPIO_30_dout_spi1_pad_oe_n { \
  49438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49439. _ezchip_macro_read_value_ &= ~(0xFF); \
  49440. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  49441. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49442. }
  49443. #define SET_GPIO_30_dout_spi1_pad_sck_out { \
  49444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49445. _ezchip_macro_read_value_ &= ~(0xFF); \
  49446. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  49447. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49448. }
  49449. #define SET_GPIO_30_dout_spi1_pad_ss_0_n { \
  49450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49451. _ezchip_macro_read_value_ &= ~(0xFF); \
  49452. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  49453. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49454. }
  49455. #define SET_GPIO_30_dout_spi1_pad_ss_1_n { \
  49456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49457. _ezchip_macro_read_value_ &= ~(0xFF); \
  49458. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  49459. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49460. }
  49461. #define SET_GPIO_30_dout_spi1_pad_txd { \
  49462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49463. _ezchip_macro_read_value_ &= ~(0xFF); \
  49464. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  49465. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49466. }
  49467. #define SET_GPIO_30_dout_spi2_pad_oe_n { \
  49468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49469. _ezchip_macro_read_value_ &= ~(0xFF); \
  49470. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  49471. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49472. }
  49473. #define SET_GPIO_30_dout_spi2_pad_sck_out { \
  49474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49475. _ezchip_macro_read_value_ &= ~(0xFF); \
  49476. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  49477. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49478. }
  49479. #define SET_GPIO_30_dout_spi2_pad_ss_0_n { \
  49480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49481. _ezchip_macro_read_value_ &= ~(0xFF); \
  49482. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  49483. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49484. }
  49485. #define SET_GPIO_30_dout_spi2_pad_ss_1_n { \
  49486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49487. _ezchip_macro_read_value_ &= ~(0xFF); \
  49488. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  49489. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49490. }
  49491. #define SET_GPIO_30_dout_spi2_pad_txd { \
  49492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49493. _ezchip_macro_read_value_ &= ~(0xFF); \
  49494. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  49495. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49496. }
  49497. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit0 { \
  49498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49499. _ezchip_macro_read_value_ &= ~(0xFF); \
  49500. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  49501. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49502. }
  49503. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit1 { \
  49504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49505. _ezchip_macro_read_value_ &= ~(0xFF); \
  49506. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  49507. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49508. }
  49509. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit2 { \
  49510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49511. _ezchip_macro_read_value_ &= ~(0xFF); \
  49512. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  49513. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49514. }
  49515. #define SET_GPIO_30_dout_spi2ahb_pad_oe_n_bit3 { \
  49516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49517. _ezchip_macro_read_value_ &= ~(0xFF); \
  49518. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  49519. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49520. }
  49521. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit0 { \
  49522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49523. _ezchip_macro_read_value_ &= ~(0xFF); \
  49524. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  49525. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49526. }
  49527. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit1 { \
  49528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49529. _ezchip_macro_read_value_ &= ~(0xFF); \
  49530. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  49531. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49532. }
  49533. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit2 { \
  49534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49535. _ezchip_macro_read_value_ &= ~(0xFF); \
  49536. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  49537. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49538. }
  49539. #define SET_GPIO_30_dout_spi2ahb_pad_txd_bit3 { \
  49540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49541. _ezchip_macro_read_value_ &= ~(0xFF); \
  49542. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  49543. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49544. }
  49545. #define SET_GPIO_30_dout_spi3_pad_oe_n { \
  49546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49547. _ezchip_macro_read_value_ &= ~(0xFF); \
  49548. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  49549. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49550. }
  49551. #define SET_GPIO_30_dout_spi3_pad_sck_out { \
  49552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49553. _ezchip_macro_read_value_ &= ~(0xFF); \
  49554. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  49555. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49556. }
  49557. #define SET_GPIO_30_dout_spi3_pad_ss_0_n { \
  49558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49559. _ezchip_macro_read_value_ &= ~(0xFF); \
  49560. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  49561. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49562. }
  49563. #define SET_GPIO_30_dout_spi3_pad_ss_1_n { \
  49564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49565. _ezchip_macro_read_value_ &= ~(0xFF); \
  49566. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  49567. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49568. }
  49569. #define SET_GPIO_30_dout_spi3_pad_txd { \
  49570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49571. _ezchip_macro_read_value_ &= ~(0xFF); \
  49572. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  49573. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49574. }
  49575. #define SET_GPIO_30_dout_uart0_pad_dtrn { \
  49576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49577. _ezchip_macro_read_value_ &= ~(0xFF); \
  49578. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  49579. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49580. }
  49581. #define SET_GPIO_30_dout_uart0_pad_rtsn { \
  49582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49583. _ezchip_macro_read_value_ &= ~(0xFF); \
  49584. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  49585. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49586. }
  49587. #define SET_GPIO_30_dout_uart0_pad_sout { \
  49588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49589. _ezchip_macro_read_value_ &= ~(0xFF); \
  49590. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  49591. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49592. }
  49593. #define SET_GPIO_30_dout_uart1_pad_sout { \
  49594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49595. _ezchip_macro_read_value_ &= ~(0xFF); \
  49596. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  49597. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49598. }
  49599. #define SET_GPIO_30_dout_uart2_pad_dtr_n { \
  49600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49601. _ezchip_macro_read_value_ &= ~(0xFF); \
  49602. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  49603. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49604. }
  49605. #define SET_GPIO_30_dout_uart2_pad_rts_n { \
  49606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49607. _ezchip_macro_read_value_ &= ~(0xFF); \
  49608. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  49609. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49610. }
  49611. #define SET_GPIO_30_dout_uart2_pad_sout { \
  49612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49613. _ezchip_macro_read_value_ &= ~(0xFF); \
  49614. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  49615. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49616. }
  49617. #define SET_GPIO_30_dout_uart3_pad_sout { \
  49618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49619. _ezchip_macro_read_value_ &= ~(0xFF); \
  49620. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  49621. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49622. }
  49623. #define SET_GPIO_30_dout_usb_drv_bus { \
  49624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_dout_REG_ADDR); \
  49625. _ezchip_macro_read_value_ &= ~(0xFF); \
  49626. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  49627. MA_OUTW(gpio_30_dout_REG_ADDR,_ezchip_macro_read_value_); \
  49628. }
  49629. #define SET_GPIO_30_doen_reverse_(en) { \
  49630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49631. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  49632. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  49633. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49634. }
  49635. #define SET_GPIO_30_doen_LOW { \
  49636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49637. _ezchip_macro_read_value_ &= ~(0xFF); \
  49638. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  49639. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49640. }
  49641. #define SET_GPIO_30_doen_HIGH { \
  49642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49643. _ezchip_macro_read_value_ &= ~(0xFF); \
  49644. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  49645. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49646. }
  49647. #define SET_GPIO_30_doen_clk_gmac_tophyref { \
  49648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49649. _ezchip_macro_read_value_ &= ~(0xFF); \
  49650. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  49651. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49652. }
  49653. #define SET_GPIO_30_doen_cpu_jtag_tdo { \
  49654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49655. _ezchip_macro_read_value_ &= ~(0xFF); \
  49656. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  49657. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49658. }
  49659. #define SET_GPIO_30_doen_cpu_jtag_tdo_oen { \
  49660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49661. _ezchip_macro_read_value_ &= ~(0xFF); \
  49662. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  49663. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49664. }
  49665. #define SET_GPIO_30_doen_dmic_clk_out { \
  49666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49667. _ezchip_macro_read_value_ &= ~(0xFF); \
  49668. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  49669. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49670. }
  49671. #define SET_GPIO_30_doen_dsp_JTDOEn_pad { \
  49672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49673. _ezchip_macro_read_value_ &= ~(0xFF); \
  49674. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  49675. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49676. }
  49677. #define SET_GPIO_30_doen_dsp_JTDO_pad { \
  49678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49679. _ezchip_macro_read_value_ &= ~(0xFF); \
  49680. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  49681. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49682. }
  49683. #define SET_GPIO_30_doen_i2c0_pad_sck_oe { \
  49684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49685. _ezchip_macro_read_value_ &= ~(0xFF); \
  49686. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  49687. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49688. }
  49689. #define SET_GPIO_30_doen_i2c0_pad_sda_oe { \
  49690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49691. _ezchip_macro_read_value_ &= ~(0xFF); \
  49692. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  49693. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49694. }
  49695. #define SET_GPIO_30_doen_i2c1_pad_sck_oe { \
  49696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49697. _ezchip_macro_read_value_ &= ~(0xFF); \
  49698. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  49699. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49700. }
  49701. #define SET_GPIO_30_doen_i2c1_pad_sda_oe { \
  49702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49703. _ezchip_macro_read_value_ &= ~(0xFF); \
  49704. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  49705. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49706. }
  49707. #define SET_GPIO_30_doen_i2c2_pad_sck_oe { \
  49708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49709. _ezchip_macro_read_value_ &= ~(0xFF); \
  49710. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  49711. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49712. }
  49713. #define SET_GPIO_30_doen_i2c2_pad_sda_oe { \
  49714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49715. _ezchip_macro_read_value_ &= ~(0xFF); \
  49716. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  49717. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49718. }
  49719. #define SET_GPIO_30_doen_i2c3_pad_sck_oe { \
  49720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49721. _ezchip_macro_read_value_ &= ~(0xFF); \
  49722. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  49723. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49724. }
  49725. #define SET_GPIO_30_doen_i2c3_pad_sda_oe { \
  49726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49727. _ezchip_macro_read_value_ &= ~(0xFF); \
  49728. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  49729. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49730. }
  49731. #define SET_GPIO_30_doen_i2srx_bclk_out { \
  49732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49733. _ezchip_macro_read_value_ &= ~(0xFF); \
  49734. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  49735. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49736. }
  49737. #define SET_GPIO_30_doen_i2srx_bclk_out_oen { \
  49738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49739. _ezchip_macro_read_value_ &= ~(0xFF); \
  49740. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  49741. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49742. }
  49743. #define SET_GPIO_30_doen_i2srx_lrck_out { \
  49744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49745. _ezchip_macro_read_value_ &= ~(0xFF); \
  49746. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  49747. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49748. }
  49749. #define SET_GPIO_30_doen_i2srx_lrck_out_oen { \
  49750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49751. _ezchip_macro_read_value_ &= ~(0xFF); \
  49752. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  49753. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49754. }
  49755. #define SET_GPIO_30_doen_i2srx_mclk_out { \
  49756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49757. _ezchip_macro_read_value_ &= ~(0xFF); \
  49758. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  49759. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49760. }
  49761. #define SET_GPIO_30_doen_i2stx_bclk_out { \
  49762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49763. _ezchip_macro_read_value_ &= ~(0xFF); \
  49764. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  49765. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49766. }
  49767. #define SET_GPIO_30_doen_i2stx_bclk_out_oen { \
  49768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49769. _ezchip_macro_read_value_ &= ~(0xFF); \
  49770. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  49771. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49772. }
  49773. #define SET_GPIO_30_doen_i2stx_lrck_out { \
  49774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49775. _ezchip_macro_read_value_ &= ~(0xFF); \
  49776. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  49777. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49778. }
  49779. #define SET_GPIO_30_doen_i2stx_lrckout_oen { \
  49780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49781. _ezchip_macro_read_value_ &= ~(0xFF); \
  49782. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  49783. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49784. }
  49785. #define SET_GPIO_30_doen_i2stx_mclk_out { \
  49786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49787. _ezchip_macro_read_value_ &= ~(0xFF); \
  49788. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  49789. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49790. }
  49791. #define SET_GPIO_30_doen_i2stx_sdout0 { \
  49792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49793. _ezchip_macro_read_value_ &= ~(0xFF); \
  49794. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  49795. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49796. }
  49797. #define SET_GPIO_30_doen_i2stx_sdout1 { \
  49798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49799. _ezchip_macro_read_value_ &= ~(0xFF); \
  49800. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  49801. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49802. }
  49803. #define SET_GPIO_30_doen_lcd_pad_csm_n { \
  49804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49805. _ezchip_macro_read_value_ &= ~(0xFF); \
  49806. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  49807. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49808. }
  49809. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit0 { \
  49810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49811. _ezchip_macro_read_value_ &= ~(0xFF); \
  49812. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  49813. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49814. }
  49815. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit1 { \
  49816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49817. _ezchip_macro_read_value_ &= ~(0xFF); \
  49818. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  49819. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49820. }
  49821. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit2 { \
  49822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49823. _ezchip_macro_read_value_ &= ~(0xFF); \
  49824. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  49825. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49826. }
  49827. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit3 { \
  49828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49829. _ezchip_macro_read_value_ &= ~(0xFF); \
  49830. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  49831. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49832. }
  49833. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit4 { \
  49834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49835. _ezchip_macro_read_value_ &= ~(0xFF); \
  49836. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  49837. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49838. }
  49839. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit5 { \
  49840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49841. _ezchip_macro_read_value_ &= ~(0xFF); \
  49842. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  49843. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49844. }
  49845. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit6 { \
  49846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49847. _ezchip_macro_read_value_ &= ~(0xFF); \
  49848. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  49849. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49850. }
  49851. #define SET_GPIO_30_doen_pwm_pad_oe_n_bit7 { \
  49852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49853. _ezchip_macro_read_value_ &= ~(0xFF); \
  49854. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  49855. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49856. }
  49857. #define SET_GPIO_30_doen_pwm_pad_out_bit0 { \
  49858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49859. _ezchip_macro_read_value_ &= ~(0xFF); \
  49860. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  49861. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49862. }
  49863. #define SET_GPIO_30_doen_pwm_pad_out_bit1 { \
  49864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49865. _ezchip_macro_read_value_ &= ~(0xFF); \
  49866. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  49867. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49868. }
  49869. #define SET_GPIO_30_doen_pwm_pad_out_bit2 { \
  49870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49871. _ezchip_macro_read_value_ &= ~(0xFF); \
  49872. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  49873. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49874. }
  49875. #define SET_GPIO_30_doen_pwm_pad_out_bit3 { \
  49876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49877. _ezchip_macro_read_value_ &= ~(0xFF); \
  49878. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  49879. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49880. }
  49881. #define SET_GPIO_30_doen_pwm_pad_out_bit4 { \
  49882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49883. _ezchip_macro_read_value_ &= ~(0xFF); \
  49884. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  49885. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49886. }
  49887. #define SET_GPIO_30_doen_pwm_pad_out_bit5 { \
  49888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49889. _ezchip_macro_read_value_ &= ~(0xFF); \
  49890. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  49891. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49892. }
  49893. #define SET_GPIO_30_doen_pwm_pad_out_bit6 { \
  49894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49895. _ezchip_macro_read_value_ &= ~(0xFF); \
  49896. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  49897. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49898. }
  49899. #define SET_GPIO_30_doen_pwm_pad_out_bit7 { \
  49900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49901. _ezchip_macro_read_value_ &= ~(0xFF); \
  49902. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  49903. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49904. }
  49905. #define SET_GPIO_30_doen_pwmdac_left_out { \
  49906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49907. _ezchip_macro_read_value_ &= ~(0xFF); \
  49908. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  49909. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49910. }
  49911. #define SET_GPIO_30_doen_pwmdac_right_out { \
  49912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49913. _ezchip_macro_read_value_ &= ~(0xFF); \
  49914. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  49915. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49916. }
  49917. #define SET_GPIO_30_doen_qspi_csn1_out { \
  49918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49919. _ezchip_macro_read_value_ &= ~(0xFF); \
  49920. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  49921. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49922. }
  49923. #define SET_GPIO_30_doen_qspi_csn2_out { \
  49924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49925. _ezchip_macro_read_value_ &= ~(0xFF); \
  49926. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  49927. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49928. }
  49929. #define SET_GPIO_30_doen_qspi_csn3_out { \
  49930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49931. _ezchip_macro_read_value_ &= ~(0xFF); \
  49932. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  49933. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49934. }
  49935. #define SET_GPIO_30_doen_register23_SCFG_cmsensor_rst0 { \
  49936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49937. _ezchip_macro_read_value_ &= ~(0xFF); \
  49938. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  49939. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49940. }
  49941. #define SET_GPIO_30_doen_register23_SCFG_cmsensor_rst1 { \
  49942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49943. _ezchip_macro_read_value_ &= ~(0xFF); \
  49944. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  49945. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49946. }
  49947. #define SET_GPIO_30_doen_register32_SCFG_gmac_phy_rstn { \
  49948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49949. _ezchip_macro_read_value_ &= ~(0xFF); \
  49950. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  49951. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49952. }
  49953. #define SET_GPIO_30_doen_sdio0_pad_card_power_en { \
  49954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49955. _ezchip_macro_read_value_ &= ~(0xFF); \
  49956. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  49957. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49958. }
  49959. #define SET_GPIO_30_doen_sdio0_pad_cclk_out { \
  49960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49961. _ezchip_macro_read_value_ &= ~(0xFF); \
  49962. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  49963. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49964. }
  49965. #define SET_GPIO_30_doen_sdio0_pad_ccmd_oe { \
  49966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49967. _ezchip_macro_read_value_ &= ~(0xFF); \
  49968. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  49969. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49970. }
  49971. #define SET_GPIO_30_doen_sdio0_pad_ccmd_out { \
  49972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49973. _ezchip_macro_read_value_ &= ~(0xFF); \
  49974. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  49975. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49976. }
  49977. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit0 { \
  49978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49979. _ezchip_macro_read_value_ &= ~(0xFF); \
  49980. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  49981. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49982. }
  49983. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit1 { \
  49984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49985. _ezchip_macro_read_value_ &= ~(0xFF); \
  49986. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  49987. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49988. }
  49989. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit2 { \
  49990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49991. _ezchip_macro_read_value_ &= ~(0xFF); \
  49992. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  49993. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  49994. }
  49995. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit3 { \
  49996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  49997. _ezchip_macro_read_value_ &= ~(0xFF); \
  49998. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  49999. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50000. }
  50001. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit4 { \
  50002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50003. _ezchip_macro_read_value_ &= ~(0xFF); \
  50004. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  50005. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50006. }
  50007. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit5 { \
  50008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50009. _ezchip_macro_read_value_ &= ~(0xFF); \
  50010. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  50011. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50012. }
  50013. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit6 { \
  50014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50015. _ezchip_macro_read_value_ &= ~(0xFF); \
  50016. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  50017. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50018. }
  50019. #define SET_GPIO_30_doen_sdio0_pad_cdata_oe_bit7 { \
  50020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50021. _ezchip_macro_read_value_ &= ~(0xFF); \
  50022. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  50023. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50024. }
  50025. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit0 { \
  50026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50027. _ezchip_macro_read_value_ &= ~(0xFF); \
  50028. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  50029. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50030. }
  50031. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit1 { \
  50032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50033. _ezchip_macro_read_value_ &= ~(0xFF); \
  50034. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  50035. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50036. }
  50037. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit2 { \
  50038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50039. _ezchip_macro_read_value_ &= ~(0xFF); \
  50040. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  50041. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50042. }
  50043. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit3 { \
  50044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50045. _ezchip_macro_read_value_ &= ~(0xFF); \
  50046. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  50047. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50048. }
  50049. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit4 { \
  50050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50051. _ezchip_macro_read_value_ &= ~(0xFF); \
  50052. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  50053. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50054. }
  50055. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit5 { \
  50056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50057. _ezchip_macro_read_value_ &= ~(0xFF); \
  50058. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  50059. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50060. }
  50061. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit6 { \
  50062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50063. _ezchip_macro_read_value_ &= ~(0xFF); \
  50064. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  50065. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50066. }
  50067. #define SET_GPIO_30_doen_sdio0_pad_cdata_out_bit7 { \
  50068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50069. _ezchip_macro_read_value_ &= ~(0xFF); \
  50070. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  50071. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50072. }
  50073. #define SET_GPIO_30_doen_sdio0_pad_rst_n { \
  50074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50075. _ezchip_macro_read_value_ &= ~(0xFF); \
  50076. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  50077. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50078. }
  50079. #define SET_GPIO_30_doen_sdio1_pad_card_power_en { \
  50080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50081. _ezchip_macro_read_value_ &= ~(0xFF); \
  50082. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  50083. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50084. }
  50085. #define SET_GPIO_30_doen_sdio1_pad_cclk_out { \
  50086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50087. _ezchip_macro_read_value_ &= ~(0xFF); \
  50088. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  50089. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50090. }
  50091. #define SET_GPIO_30_doen_sdio1_pad_ccmd_oe { \
  50092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50093. _ezchip_macro_read_value_ &= ~(0xFF); \
  50094. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  50095. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50096. }
  50097. #define SET_GPIO_30_doen_sdio1_pad_ccmd_out { \
  50098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50099. _ezchip_macro_read_value_ &= ~(0xFF); \
  50100. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  50101. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50102. }
  50103. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit0 { \
  50104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50105. _ezchip_macro_read_value_ &= ~(0xFF); \
  50106. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  50107. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50108. }
  50109. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit1 { \
  50110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50111. _ezchip_macro_read_value_ &= ~(0xFF); \
  50112. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  50113. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50114. }
  50115. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit2 { \
  50116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50117. _ezchip_macro_read_value_ &= ~(0xFF); \
  50118. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  50119. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50120. }
  50121. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit3 { \
  50122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50123. _ezchip_macro_read_value_ &= ~(0xFF); \
  50124. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  50125. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50126. }
  50127. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit4 { \
  50128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50129. _ezchip_macro_read_value_ &= ~(0xFF); \
  50130. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  50131. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50132. }
  50133. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit5 { \
  50134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50135. _ezchip_macro_read_value_ &= ~(0xFF); \
  50136. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  50137. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50138. }
  50139. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit6 { \
  50140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50141. _ezchip_macro_read_value_ &= ~(0xFF); \
  50142. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  50143. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50144. }
  50145. #define SET_GPIO_30_doen_sdio1_pad_cdata_oe_bit7 { \
  50146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50147. _ezchip_macro_read_value_ &= ~(0xFF); \
  50148. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  50149. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50150. }
  50151. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit0 { \
  50152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50153. _ezchip_macro_read_value_ &= ~(0xFF); \
  50154. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  50155. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50156. }
  50157. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit1 { \
  50158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50159. _ezchip_macro_read_value_ &= ~(0xFF); \
  50160. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  50161. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50162. }
  50163. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit2 { \
  50164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50165. _ezchip_macro_read_value_ &= ~(0xFF); \
  50166. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  50167. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50168. }
  50169. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit3 { \
  50170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50171. _ezchip_macro_read_value_ &= ~(0xFF); \
  50172. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  50173. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50174. }
  50175. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit4 { \
  50176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50177. _ezchip_macro_read_value_ &= ~(0xFF); \
  50178. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  50179. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50180. }
  50181. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit5 { \
  50182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50183. _ezchip_macro_read_value_ &= ~(0xFF); \
  50184. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  50185. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50186. }
  50187. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit6 { \
  50188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50189. _ezchip_macro_read_value_ &= ~(0xFF); \
  50190. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  50191. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50192. }
  50193. #define SET_GPIO_30_doen_sdio1_pad_cdata_out_bit7 { \
  50194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50195. _ezchip_macro_read_value_ &= ~(0xFF); \
  50196. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  50197. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50198. }
  50199. #define SET_GPIO_30_doen_sdio1_pad_rst_n { \
  50200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50201. _ezchip_macro_read_value_ &= ~(0xFF); \
  50202. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  50203. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50204. }
  50205. #define SET_GPIO_30_doen_spdif_tx_sdout { \
  50206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50207. _ezchip_macro_read_value_ &= ~(0xFF); \
  50208. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  50209. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50210. }
  50211. #define SET_GPIO_30_doen_spdif_tx_sdout_oen { \
  50212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50213. _ezchip_macro_read_value_ &= ~(0xFF); \
  50214. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  50215. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50216. }
  50217. #define SET_GPIO_30_doen_spi0_pad_oe_n { \
  50218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50219. _ezchip_macro_read_value_ &= ~(0xFF); \
  50220. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  50221. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50222. }
  50223. #define SET_GPIO_30_doen_spi0_pad_sck_out { \
  50224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50225. _ezchip_macro_read_value_ &= ~(0xFF); \
  50226. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  50227. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50228. }
  50229. #define SET_GPIO_30_doen_spi0_pad_ss_0_n { \
  50230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50231. _ezchip_macro_read_value_ &= ~(0xFF); \
  50232. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  50233. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50234. }
  50235. #define SET_GPIO_30_doen_spi0_pad_ss_1_n { \
  50236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50237. _ezchip_macro_read_value_ &= ~(0xFF); \
  50238. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  50239. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50240. }
  50241. #define SET_GPIO_30_doen_spi0_pad_txd { \
  50242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50243. _ezchip_macro_read_value_ &= ~(0xFF); \
  50244. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  50245. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50246. }
  50247. #define SET_GPIO_30_doen_spi1_pad_oe_n { \
  50248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50249. _ezchip_macro_read_value_ &= ~(0xFF); \
  50250. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  50251. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50252. }
  50253. #define SET_GPIO_30_doen_spi1_pad_sck_out { \
  50254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50255. _ezchip_macro_read_value_ &= ~(0xFF); \
  50256. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  50257. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50258. }
  50259. #define SET_GPIO_30_doen_spi1_pad_ss_0_n { \
  50260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50261. _ezchip_macro_read_value_ &= ~(0xFF); \
  50262. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  50263. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50264. }
  50265. #define SET_GPIO_30_doen_spi1_pad_ss_1_n { \
  50266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50267. _ezchip_macro_read_value_ &= ~(0xFF); \
  50268. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  50269. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50270. }
  50271. #define SET_GPIO_30_doen_spi1_pad_txd { \
  50272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50273. _ezchip_macro_read_value_ &= ~(0xFF); \
  50274. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  50275. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50276. }
  50277. #define SET_GPIO_30_doen_spi2_pad_oe_n { \
  50278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50279. _ezchip_macro_read_value_ &= ~(0xFF); \
  50280. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  50281. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50282. }
  50283. #define SET_GPIO_30_doen_spi2_pad_sck_out { \
  50284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50285. _ezchip_macro_read_value_ &= ~(0xFF); \
  50286. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  50287. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50288. }
  50289. #define SET_GPIO_30_doen_spi2_pad_ss_0_n { \
  50290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50291. _ezchip_macro_read_value_ &= ~(0xFF); \
  50292. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  50293. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50294. }
  50295. #define SET_GPIO_30_doen_spi2_pad_ss_1_n { \
  50296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50297. _ezchip_macro_read_value_ &= ~(0xFF); \
  50298. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  50299. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50300. }
  50301. #define SET_GPIO_30_doen_spi2_pad_txd { \
  50302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50303. _ezchip_macro_read_value_ &= ~(0xFF); \
  50304. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  50305. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50306. }
  50307. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit0 { \
  50308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50309. _ezchip_macro_read_value_ &= ~(0xFF); \
  50310. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  50311. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50312. }
  50313. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit1 { \
  50314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50315. _ezchip_macro_read_value_ &= ~(0xFF); \
  50316. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  50317. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50318. }
  50319. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit2 { \
  50320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50321. _ezchip_macro_read_value_ &= ~(0xFF); \
  50322. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  50323. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50324. }
  50325. #define SET_GPIO_30_doen_spi2ahb_pad_oe_n_bit3 { \
  50326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50327. _ezchip_macro_read_value_ &= ~(0xFF); \
  50328. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  50329. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50330. }
  50331. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit0 { \
  50332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50333. _ezchip_macro_read_value_ &= ~(0xFF); \
  50334. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  50335. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50336. }
  50337. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit1 { \
  50338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50339. _ezchip_macro_read_value_ &= ~(0xFF); \
  50340. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  50341. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50342. }
  50343. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit2 { \
  50344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50345. _ezchip_macro_read_value_ &= ~(0xFF); \
  50346. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  50347. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50348. }
  50349. #define SET_GPIO_30_doen_spi2ahb_pad_txd_bit3 { \
  50350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50351. _ezchip_macro_read_value_ &= ~(0xFF); \
  50352. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  50353. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50354. }
  50355. #define SET_GPIO_30_doen_spi3_pad_oe_n { \
  50356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50357. _ezchip_macro_read_value_ &= ~(0xFF); \
  50358. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  50359. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50360. }
  50361. #define SET_GPIO_30_doen_spi3_pad_sck_out { \
  50362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50363. _ezchip_macro_read_value_ &= ~(0xFF); \
  50364. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  50365. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50366. }
  50367. #define SET_GPIO_30_doen_spi3_pad_ss_0_n { \
  50368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50369. _ezchip_macro_read_value_ &= ~(0xFF); \
  50370. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  50371. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50372. }
  50373. #define SET_GPIO_30_doen_spi3_pad_ss_1_n { \
  50374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50375. _ezchip_macro_read_value_ &= ~(0xFF); \
  50376. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  50377. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50378. }
  50379. #define SET_GPIO_30_doen_spi3_pad_txd { \
  50380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50381. _ezchip_macro_read_value_ &= ~(0xFF); \
  50382. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  50383. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50384. }
  50385. #define SET_GPIO_30_doen_uart0_pad_dtrn { \
  50386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50387. _ezchip_macro_read_value_ &= ~(0xFF); \
  50388. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  50389. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50390. }
  50391. #define SET_GPIO_30_doen_uart0_pad_rtsn { \
  50392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50393. _ezchip_macro_read_value_ &= ~(0xFF); \
  50394. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  50395. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50396. }
  50397. #define SET_GPIO_30_doen_uart0_pad_sout { \
  50398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50399. _ezchip_macro_read_value_ &= ~(0xFF); \
  50400. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  50401. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50402. }
  50403. #define SET_GPIO_30_doen_uart1_pad_sout { \
  50404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50405. _ezchip_macro_read_value_ &= ~(0xFF); \
  50406. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  50407. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50408. }
  50409. #define SET_GPIO_30_doen_uart2_pad_dtr_n { \
  50410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50411. _ezchip_macro_read_value_ &= ~(0xFF); \
  50412. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  50413. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50414. }
  50415. #define SET_GPIO_30_doen_uart2_pad_rts_n { \
  50416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50417. _ezchip_macro_read_value_ &= ~(0xFF); \
  50418. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  50419. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50420. }
  50421. #define SET_GPIO_30_doen_uart2_pad_sout { \
  50422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50423. _ezchip_macro_read_value_ &= ~(0xFF); \
  50424. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  50425. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50426. }
  50427. #define SET_GPIO_30_doen_uart3_pad_sout { \
  50428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50429. _ezchip_macro_read_value_ &= ~(0xFF); \
  50430. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  50431. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50432. }
  50433. #define SET_GPIO_30_doen_usb_drv_bus { \
  50434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_30_doen_REG_ADDR); \
  50435. _ezchip_macro_read_value_ &= ~(0xFF); \
  50436. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  50437. MA_OUTW(gpio_30_doen_REG_ADDR,_ezchip_macro_read_value_); \
  50438. }
  50439. #define SET_GPIO_31_dout_reverse_(en) { \
  50440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50441. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  50442. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  50443. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50444. }
  50445. #define SET_GPIO_31_dout_LOW { \
  50446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50447. _ezchip_macro_read_value_ &= ~(0xFF); \
  50448. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  50449. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50450. }
  50451. #define SET_GPIO_31_dout_HIGH { \
  50452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50453. _ezchip_macro_read_value_ &= ~(0xFF); \
  50454. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  50455. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50456. }
  50457. #define SET_GPIO_31_dout_clk_gmac_tophyref { \
  50458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50459. _ezchip_macro_read_value_ &= ~(0xFF); \
  50460. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  50461. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50462. }
  50463. #define SET_GPIO_31_dout_cpu_jtag_tdo { \
  50464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50465. _ezchip_macro_read_value_ &= ~(0xFF); \
  50466. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  50467. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50468. }
  50469. #define SET_GPIO_31_dout_cpu_jtag_tdo_oen { \
  50470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50471. _ezchip_macro_read_value_ &= ~(0xFF); \
  50472. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  50473. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50474. }
  50475. #define SET_GPIO_31_dout_dmic_clk_out { \
  50476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50477. _ezchip_macro_read_value_ &= ~(0xFF); \
  50478. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  50479. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50480. }
  50481. #define SET_GPIO_31_dout_dsp_JTDOEn_pad { \
  50482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50483. _ezchip_macro_read_value_ &= ~(0xFF); \
  50484. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  50485. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50486. }
  50487. #define SET_GPIO_31_dout_dsp_JTDO_pad { \
  50488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50489. _ezchip_macro_read_value_ &= ~(0xFF); \
  50490. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  50491. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50492. }
  50493. #define SET_GPIO_31_dout_i2c0_pad_sck_oe { \
  50494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50495. _ezchip_macro_read_value_ &= ~(0xFF); \
  50496. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  50497. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50498. }
  50499. #define SET_GPIO_31_dout_i2c0_pad_sda_oe { \
  50500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50501. _ezchip_macro_read_value_ &= ~(0xFF); \
  50502. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  50503. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50504. }
  50505. #define SET_GPIO_31_dout_i2c1_pad_sck_oe { \
  50506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50507. _ezchip_macro_read_value_ &= ~(0xFF); \
  50508. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  50509. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50510. }
  50511. #define SET_GPIO_31_dout_i2c1_pad_sda_oe { \
  50512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50513. _ezchip_macro_read_value_ &= ~(0xFF); \
  50514. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  50515. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50516. }
  50517. #define SET_GPIO_31_dout_i2c2_pad_sck_oe { \
  50518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50519. _ezchip_macro_read_value_ &= ~(0xFF); \
  50520. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  50521. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50522. }
  50523. #define SET_GPIO_31_dout_i2c2_pad_sda_oe { \
  50524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50525. _ezchip_macro_read_value_ &= ~(0xFF); \
  50526. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  50527. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50528. }
  50529. #define SET_GPIO_31_dout_i2c3_pad_sck_oe { \
  50530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50531. _ezchip_macro_read_value_ &= ~(0xFF); \
  50532. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  50533. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50534. }
  50535. #define SET_GPIO_31_dout_i2c3_pad_sda_oe { \
  50536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50537. _ezchip_macro_read_value_ &= ~(0xFF); \
  50538. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  50539. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50540. }
  50541. #define SET_GPIO_31_dout_i2srx_bclk_out { \
  50542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50543. _ezchip_macro_read_value_ &= ~(0xFF); \
  50544. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  50545. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50546. }
  50547. #define SET_GPIO_31_dout_i2srx_bclk_out_oen { \
  50548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50549. _ezchip_macro_read_value_ &= ~(0xFF); \
  50550. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  50551. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50552. }
  50553. #define SET_GPIO_31_dout_i2srx_lrck_out { \
  50554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50555. _ezchip_macro_read_value_ &= ~(0xFF); \
  50556. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  50557. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50558. }
  50559. #define SET_GPIO_31_dout_i2srx_lrck_out_oen { \
  50560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50561. _ezchip_macro_read_value_ &= ~(0xFF); \
  50562. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  50563. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50564. }
  50565. #define SET_GPIO_31_dout_i2srx_mclk_out { \
  50566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50567. _ezchip_macro_read_value_ &= ~(0xFF); \
  50568. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  50569. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50570. }
  50571. #define SET_GPIO_31_dout_i2stx_bclk_out { \
  50572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50573. _ezchip_macro_read_value_ &= ~(0xFF); \
  50574. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  50575. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50576. }
  50577. #define SET_GPIO_31_dout_i2stx_bclk_out_oen { \
  50578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50579. _ezchip_macro_read_value_ &= ~(0xFF); \
  50580. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  50581. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50582. }
  50583. #define SET_GPIO_31_dout_i2stx_lrck_out { \
  50584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50585. _ezchip_macro_read_value_ &= ~(0xFF); \
  50586. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  50587. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50588. }
  50589. #define SET_GPIO_31_dout_i2stx_lrckout_oen { \
  50590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50591. _ezchip_macro_read_value_ &= ~(0xFF); \
  50592. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  50593. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50594. }
  50595. #define SET_GPIO_31_dout_i2stx_mclk_out { \
  50596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50597. _ezchip_macro_read_value_ &= ~(0xFF); \
  50598. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  50599. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50600. }
  50601. #define SET_GPIO_31_dout_i2stx_sdout0 { \
  50602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50603. _ezchip_macro_read_value_ &= ~(0xFF); \
  50604. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  50605. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50606. }
  50607. #define SET_GPIO_31_dout_i2stx_sdout1 { \
  50608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50609. _ezchip_macro_read_value_ &= ~(0xFF); \
  50610. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  50611. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50612. }
  50613. #define SET_GPIO_31_dout_lcd_pad_csm_n { \
  50614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50615. _ezchip_macro_read_value_ &= ~(0xFF); \
  50616. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  50617. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50618. }
  50619. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit0 { \
  50620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50621. _ezchip_macro_read_value_ &= ~(0xFF); \
  50622. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  50623. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50624. }
  50625. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit1 { \
  50626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50627. _ezchip_macro_read_value_ &= ~(0xFF); \
  50628. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  50629. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50630. }
  50631. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit2 { \
  50632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50633. _ezchip_macro_read_value_ &= ~(0xFF); \
  50634. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  50635. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50636. }
  50637. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit3 { \
  50638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50639. _ezchip_macro_read_value_ &= ~(0xFF); \
  50640. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  50641. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50642. }
  50643. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit4 { \
  50644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50645. _ezchip_macro_read_value_ &= ~(0xFF); \
  50646. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  50647. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50648. }
  50649. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit5 { \
  50650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50651. _ezchip_macro_read_value_ &= ~(0xFF); \
  50652. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  50653. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50654. }
  50655. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit6 { \
  50656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50657. _ezchip_macro_read_value_ &= ~(0xFF); \
  50658. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  50659. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50660. }
  50661. #define SET_GPIO_31_dout_pwm_pad_oe_n_bit7 { \
  50662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50663. _ezchip_macro_read_value_ &= ~(0xFF); \
  50664. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  50665. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50666. }
  50667. #define SET_GPIO_31_dout_pwm_pad_out_bit0 { \
  50668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50669. _ezchip_macro_read_value_ &= ~(0xFF); \
  50670. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  50671. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50672. }
  50673. #define SET_GPIO_31_dout_pwm_pad_out_bit1 { \
  50674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50675. _ezchip_macro_read_value_ &= ~(0xFF); \
  50676. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  50677. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50678. }
  50679. #define SET_GPIO_31_dout_pwm_pad_out_bit2 { \
  50680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50681. _ezchip_macro_read_value_ &= ~(0xFF); \
  50682. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  50683. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50684. }
  50685. #define SET_GPIO_31_dout_pwm_pad_out_bit3 { \
  50686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50687. _ezchip_macro_read_value_ &= ~(0xFF); \
  50688. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  50689. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50690. }
  50691. #define SET_GPIO_31_dout_pwm_pad_out_bit4 { \
  50692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50693. _ezchip_macro_read_value_ &= ~(0xFF); \
  50694. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  50695. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50696. }
  50697. #define SET_GPIO_31_dout_pwm_pad_out_bit5 { \
  50698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50699. _ezchip_macro_read_value_ &= ~(0xFF); \
  50700. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  50701. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50702. }
  50703. #define SET_GPIO_31_dout_pwm_pad_out_bit6 { \
  50704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50705. _ezchip_macro_read_value_ &= ~(0xFF); \
  50706. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  50707. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50708. }
  50709. #define SET_GPIO_31_dout_pwm_pad_out_bit7 { \
  50710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50711. _ezchip_macro_read_value_ &= ~(0xFF); \
  50712. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  50713. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50714. }
  50715. #define SET_GPIO_31_dout_pwmdac_left_out { \
  50716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50717. _ezchip_macro_read_value_ &= ~(0xFF); \
  50718. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  50719. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50720. }
  50721. #define SET_GPIO_31_dout_pwmdac_right_out { \
  50722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50723. _ezchip_macro_read_value_ &= ~(0xFF); \
  50724. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  50725. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50726. }
  50727. #define SET_GPIO_31_dout_qspi_csn1_out { \
  50728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50729. _ezchip_macro_read_value_ &= ~(0xFF); \
  50730. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  50731. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50732. }
  50733. #define SET_GPIO_31_dout_qspi_csn2_out { \
  50734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50735. _ezchip_macro_read_value_ &= ~(0xFF); \
  50736. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  50737. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50738. }
  50739. #define SET_GPIO_31_dout_qspi_csn3_out { \
  50740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50741. _ezchip_macro_read_value_ &= ~(0xFF); \
  50742. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  50743. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50744. }
  50745. #define SET_GPIO_31_dout_register23_SCFG_cmsensor_rst0 { \
  50746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50747. _ezchip_macro_read_value_ &= ~(0xFF); \
  50748. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  50749. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50750. }
  50751. #define SET_GPIO_31_dout_register23_SCFG_cmsensor_rst1 { \
  50752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50753. _ezchip_macro_read_value_ &= ~(0xFF); \
  50754. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  50755. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50756. }
  50757. #define SET_GPIO_31_dout_register32_SCFG_gmac_phy_rstn { \
  50758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50759. _ezchip_macro_read_value_ &= ~(0xFF); \
  50760. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  50761. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50762. }
  50763. #define SET_GPIO_31_dout_sdio0_pad_card_power_en { \
  50764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50765. _ezchip_macro_read_value_ &= ~(0xFF); \
  50766. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  50767. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50768. }
  50769. #define SET_GPIO_31_dout_sdio0_pad_cclk_out { \
  50770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50771. _ezchip_macro_read_value_ &= ~(0xFF); \
  50772. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  50773. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50774. }
  50775. #define SET_GPIO_31_dout_sdio0_pad_ccmd_oe { \
  50776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50777. _ezchip_macro_read_value_ &= ~(0xFF); \
  50778. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  50779. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50780. }
  50781. #define SET_GPIO_31_dout_sdio0_pad_ccmd_out { \
  50782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50783. _ezchip_macro_read_value_ &= ~(0xFF); \
  50784. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  50785. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50786. }
  50787. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit0 { \
  50788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50789. _ezchip_macro_read_value_ &= ~(0xFF); \
  50790. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  50791. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50792. }
  50793. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit1 { \
  50794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50795. _ezchip_macro_read_value_ &= ~(0xFF); \
  50796. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  50797. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50798. }
  50799. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit2 { \
  50800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50801. _ezchip_macro_read_value_ &= ~(0xFF); \
  50802. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  50803. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50804. }
  50805. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit3 { \
  50806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50807. _ezchip_macro_read_value_ &= ~(0xFF); \
  50808. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  50809. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50810. }
  50811. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit4 { \
  50812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50813. _ezchip_macro_read_value_ &= ~(0xFF); \
  50814. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  50815. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50816. }
  50817. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit5 { \
  50818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50819. _ezchip_macro_read_value_ &= ~(0xFF); \
  50820. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  50821. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50822. }
  50823. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit6 { \
  50824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50825. _ezchip_macro_read_value_ &= ~(0xFF); \
  50826. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  50827. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50828. }
  50829. #define SET_GPIO_31_dout_sdio0_pad_cdata_oe_bit7 { \
  50830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50831. _ezchip_macro_read_value_ &= ~(0xFF); \
  50832. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  50833. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50834. }
  50835. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit0 { \
  50836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50837. _ezchip_macro_read_value_ &= ~(0xFF); \
  50838. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  50839. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50840. }
  50841. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit1 { \
  50842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50843. _ezchip_macro_read_value_ &= ~(0xFF); \
  50844. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  50845. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50846. }
  50847. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit2 { \
  50848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50849. _ezchip_macro_read_value_ &= ~(0xFF); \
  50850. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  50851. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50852. }
  50853. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit3 { \
  50854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50855. _ezchip_macro_read_value_ &= ~(0xFF); \
  50856. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  50857. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50858. }
  50859. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit4 { \
  50860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50861. _ezchip_macro_read_value_ &= ~(0xFF); \
  50862. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  50863. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50864. }
  50865. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit5 { \
  50866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50867. _ezchip_macro_read_value_ &= ~(0xFF); \
  50868. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  50869. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50870. }
  50871. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit6 { \
  50872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50873. _ezchip_macro_read_value_ &= ~(0xFF); \
  50874. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  50875. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50876. }
  50877. #define SET_GPIO_31_dout_sdio0_pad_cdata_out_bit7 { \
  50878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50879. _ezchip_macro_read_value_ &= ~(0xFF); \
  50880. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  50881. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50882. }
  50883. #define SET_GPIO_31_dout_sdio0_pad_rst_n { \
  50884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50885. _ezchip_macro_read_value_ &= ~(0xFF); \
  50886. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  50887. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50888. }
  50889. #define SET_GPIO_31_dout_sdio1_pad_card_power_en { \
  50890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50891. _ezchip_macro_read_value_ &= ~(0xFF); \
  50892. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  50893. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50894. }
  50895. #define SET_GPIO_31_dout_sdio1_pad_cclk_out { \
  50896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50897. _ezchip_macro_read_value_ &= ~(0xFF); \
  50898. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  50899. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50900. }
  50901. #define SET_GPIO_31_dout_sdio1_pad_ccmd_oe { \
  50902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50903. _ezchip_macro_read_value_ &= ~(0xFF); \
  50904. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  50905. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50906. }
  50907. #define SET_GPIO_31_dout_sdio1_pad_ccmd_out { \
  50908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50909. _ezchip_macro_read_value_ &= ~(0xFF); \
  50910. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  50911. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50912. }
  50913. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit0 { \
  50914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50915. _ezchip_macro_read_value_ &= ~(0xFF); \
  50916. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  50917. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50918. }
  50919. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit1 { \
  50920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50921. _ezchip_macro_read_value_ &= ~(0xFF); \
  50922. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  50923. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50924. }
  50925. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit2 { \
  50926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50927. _ezchip_macro_read_value_ &= ~(0xFF); \
  50928. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  50929. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50930. }
  50931. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit3 { \
  50932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50933. _ezchip_macro_read_value_ &= ~(0xFF); \
  50934. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  50935. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50936. }
  50937. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit4 { \
  50938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50939. _ezchip_macro_read_value_ &= ~(0xFF); \
  50940. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  50941. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50942. }
  50943. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit5 { \
  50944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50945. _ezchip_macro_read_value_ &= ~(0xFF); \
  50946. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  50947. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50948. }
  50949. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit6 { \
  50950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50951. _ezchip_macro_read_value_ &= ~(0xFF); \
  50952. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  50953. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50954. }
  50955. #define SET_GPIO_31_dout_sdio1_pad_cdata_oe_bit7 { \
  50956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50957. _ezchip_macro_read_value_ &= ~(0xFF); \
  50958. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  50959. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50960. }
  50961. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit0 { \
  50962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50963. _ezchip_macro_read_value_ &= ~(0xFF); \
  50964. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  50965. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50966. }
  50967. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit1 { \
  50968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50969. _ezchip_macro_read_value_ &= ~(0xFF); \
  50970. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  50971. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50972. }
  50973. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit2 { \
  50974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50975. _ezchip_macro_read_value_ &= ~(0xFF); \
  50976. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  50977. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50978. }
  50979. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit3 { \
  50980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50981. _ezchip_macro_read_value_ &= ~(0xFF); \
  50982. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  50983. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50984. }
  50985. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit4 { \
  50986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50987. _ezchip_macro_read_value_ &= ~(0xFF); \
  50988. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  50989. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50990. }
  50991. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit5 { \
  50992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50993. _ezchip_macro_read_value_ &= ~(0xFF); \
  50994. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  50995. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  50996. }
  50997. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit6 { \
  50998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  50999. _ezchip_macro_read_value_ &= ~(0xFF); \
  51000. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  51001. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51002. }
  51003. #define SET_GPIO_31_dout_sdio1_pad_cdata_out_bit7 { \
  51004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51005. _ezchip_macro_read_value_ &= ~(0xFF); \
  51006. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  51007. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51008. }
  51009. #define SET_GPIO_31_dout_sdio1_pad_rst_n { \
  51010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51011. _ezchip_macro_read_value_ &= ~(0xFF); \
  51012. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  51013. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51014. }
  51015. #define SET_GPIO_31_dout_spdif_tx_sdout { \
  51016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51017. _ezchip_macro_read_value_ &= ~(0xFF); \
  51018. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  51019. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51020. }
  51021. #define SET_GPIO_31_dout_spdif_tx_sdout_oen { \
  51022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51023. _ezchip_macro_read_value_ &= ~(0xFF); \
  51024. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  51025. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51026. }
  51027. #define SET_GPIO_31_dout_spi0_pad_oe_n { \
  51028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51029. _ezchip_macro_read_value_ &= ~(0xFF); \
  51030. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  51031. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51032. }
  51033. #define SET_GPIO_31_dout_spi0_pad_sck_out { \
  51034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51035. _ezchip_macro_read_value_ &= ~(0xFF); \
  51036. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  51037. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51038. }
  51039. #define SET_GPIO_31_dout_spi0_pad_ss_0_n { \
  51040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51041. _ezchip_macro_read_value_ &= ~(0xFF); \
  51042. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  51043. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51044. }
  51045. #define SET_GPIO_31_dout_spi0_pad_ss_1_n { \
  51046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51047. _ezchip_macro_read_value_ &= ~(0xFF); \
  51048. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  51049. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51050. }
  51051. #define SET_GPIO_31_dout_spi0_pad_txd { \
  51052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51053. _ezchip_macro_read_value_ &= ~(0xFF); \
  51054. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  51055. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51056. }
  51057. #define SET_GPIO_31_dout_spi1_pad_oe_n { \
  51058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51059. _ezchip_macro_read_value_ &= ~(0xFF); \
  51060. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  51061. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51062. }
  51063. #define SET_GPIO_31_dout_spi1_pad_sck_out { \
  51064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51065. _ezchip_macro_read_value_ &= ~(0xFF); \
  51066. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  51067. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51068. }
  51069. #define SET_GPIO_31_dout_spi1_pad_ss_0_n { \
  51070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51071. _ezchip_macro_read_value_ &= ~(0xFF); \
  51072. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  51073. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51074. }
  51075. #define SET_GPIO_31_dout_spi1_pad_ss_1_n { \
  51076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51077. _ezchip_macro_read_value_ &= ~(0xFF); \
  51078. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  51079. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51080. }
  51081. #define SET_GPIO_31_dout_spi1_pad_txd { \
  51082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51083. _ezchip_macro_read_value_ &= ~(0xFF); \
  51084. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  51085. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51086. }
  51087. #define SET_GPIO_31_dout_spi2_pad_oe_n { \
  51088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51089. _ezchip_macro_read_value_ &= ~(0xFF); \
  51090. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  51091. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51092. }
  51093. #define SET_GPIO_31_dout_spi2_pad_sck_out { \
  51094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51095. _ezchip_macro_read_value_ &= ~(0xFF); \
  51096. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  51097. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51098. }
  51099. #define SET_GPIO_31_dout_spi2_pad_ss_0_n { \
  51100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51101. _ezchip_macro_read_value_ &= ~(0xFF); \
  51102. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  51103. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51104. }
  51105. #define SET_GPIO_31_dout_spi2_pad_ss_1_n { \
  51106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51107. _ezchip_macro_read_value_ &= ~(0xFF); \
  51108. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  51109. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51110. }
  51111. #define SET_GPIO_31_dout_spi2_pad_txd { \
  51112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51113. _ezchip_macro_read_value_ &= ~(0xFF); \
  51114. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  51115. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51116. }
  51117. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit0 { \
  51118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51119. _ezchip_macro_read_value_ &= ~(0xFF); \
  51120. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  51121. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51122. }
  51123. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit1 { \
  51124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51125. _ezchip_macro_read_value_ &= ~(0xFF); \
  51126. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  51127. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51128. }
  51129. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit2 { \
  51130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51131. _ezchip_macro_read_value_ &= ~(0xFF); \
  51132. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  51133. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51134. }
  51135. #define SET_GPIO_31_dout_spi2ahb_pad_oe_n_bit3 { \
  51136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51137. _ezchip_macro_read_value_ &= ~(0xFF); \
  51138. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  51139. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51140. }
  51141. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit0 { \
  51142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51143. _ezchip_macro_read_value_ &= ~(0xFF); \
  51144. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  51145. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51146. }
  51147. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit1 { \
  51148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51149. _ezchip_macro_read_value_ &= ~(0xFF); \
  51150. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  51151. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51152. }
  51153. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit2 { \
  51154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51155. _ezchip_macro_read_value_ &= ~(0xFF); \
  51156. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  51157. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51158. }
  51159. #define SET_GPIO_31_dout_spi2ahb_pad_txd_bit3 { \
  51160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51161. _ezchip_macro_read_value_ &= ~(0xFF); \
  51162. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  51163. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51164. }
  51165. #define SET_GPIO_31_dout_spi3_pad_oe_n { \
  51166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51167. _ezchip_macro_read_value_ &= ~(0xFF); \
  51168. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  51169. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51170. }
  51171. #define SET_GPIO_31_dout_spi3_pad_sck_out { \
  51172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51173. _ezchip_macro_read_value_ &= ~(0xFF); \
  51174. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  51175. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51176. }
  51177. #define SET_GPIO_31_dout_spi3_pad_ss_0_n { \
  51178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51179. _ezchip_macro_read_value_ &= ~(0xFF); \
  51180. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  51181. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51182. }
  51183. #define SET_GPIO_31_dout_spi3_pad_ss_1_n { \
  51184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51185. _ezchip_macro_read_value_ &= ~(0xFF); \
  51186. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  51187. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51188. }
  51189. #define SET_GPIO_31_dout_spi3_pad_txd { \
  51190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51191. _ezchip_macro_read_value_ &= ~(0xFF); \
  51192. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  51193. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51194. }
  51195. #define SET_GPIO_31_dout_uart0_pad_dtrn { \
  51196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51197. _ezchip_macro_read_value_ &= ~(0xFF); \
  51198. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  51199. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51200. }
  51201. #define SET_GPIO_31_dout_uart0_pad_rtsn { \
  51202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51203. _ezchip_macro_read_value_ &= ~(0xFF); \
  51204. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  51205. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51206. }
  51207. #define SET_GPIO_31_dout_uart0_pad_sout { \
  51208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51209. _ezchip_macro_read_value_ &= ~(0xFF); \
  51210. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  51211. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51212. }
  51213. #define SET_GPIO_31_dout_uart1_pad_sout { \
  51214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51215. _ezchip_macro_read_value_ &= ~(0xFF); \
  51216. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  51217. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51218. }
  51219. #define SET_GPIO_31_dout_uart2_pad_dtr_n { \
  51220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51221. _ezchip_macro_read_value_ &= ~(0xFF); \
  51222. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  51223. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51224. }
  51225. #define SET_GPIO_31_dout_uart2_pad_rts_n { \
  51226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51227. _ezchip_macro_read_value_ &= ~(0xFF); \
  51228. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  51229. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51230. }
  51231. #define SET_GPIO_31_dout_uart2_pad_sout { \
  51232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51233. _ezchip_macro_read_value_ &= ~(0xFF); \
  51234. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  51235. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51236. }
  51237. #define SET_GPIO_31_dout_uart3_pad_sout { \
  51238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51239. _ezchip_macro_read_value_ &= ~(0xFF); \
  51240. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  51241. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51242. }
  51243. #define SET_GPIO_31_dout_usb_drv_bus { \
  51244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_dout_REG_ADDR); \
  51245. _ezchip_macro_read_value_ &= ~(0xFF); \
  51246. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  51247. MA_OUTW(gpio_31_dout_REG_ADDR,_ezchip_macro_read_value_); \
  51248. }
  51249. #define SET_GPIO_31_doen_reverse_(en) { \
  51250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51251. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  51252. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  51253. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51254. }
  51255. #define SET_GPIO_31_doen_LOW { \
  51256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51257. _ezchip_macro_read_value_ &= ~(0xFF); \
  51258. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  51259. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51260. }
  51261. #define SET_GPIO_31_doen_HIGH { \
  51262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51263. _ezchip_macro_read_value_ &= ~(0xFF); \
  51264. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  51265. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51266. }
  51267. #define SET_GPIO_31_doen_clk_gmac_tophyref { \
  51268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51269. _ezchip_macro_read_value_ &= ~(0xFF); \
  51270. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  51271. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51272. }
  51273. #define SET_GPIO_31_doen_cpu_jtag_tdo { \
  51274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51275. _ezchip_macro_read_value_ &= ~(0xFF); \
  51276. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  51277. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51278. }
  51279. #define SET_GPIO_31_doen_cpu_jtag_tdo_oen { \
  51280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51281. _ezchip_macro_read_value_ &= ~(0xFF); \
  51282. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  51283. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51284. }
  51285. #define SET_GPIO_31_doen_dmic_clk_out { \
  51286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51287. _ezchip_macro_read_value_ &= ~(0xFF); \
  51288. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  51289. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51290. }
  51291. #define SET_GPIO_31_doen_dsp_JTDOEn_pad { \
  51292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51293. _ezchip_macro_read_value_ &= ~(0xFF); \
  51294. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  51295. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51296. }
  51297. #define SET_GPIO_31_doen_dsp_JTDO_pad { \
  51298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51299. _ezchip_macro_read_value_ &= ~(0xFF); \
  51300. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  51301. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51302. }
  51303. #define SET_GPIO_31_doen_i2c0_pad_sck_oe { \
  51304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51305. _ezchip_macro_read_value_ &= ~(0xFF); \
  51306. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  51307. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51308. }
  51309. #define SET_GPIO_31_doen_i2c0_pad_sda_oe { \
  51310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51311. _ezchip_macro_read_value_ &= ~(0xFF); \
  51312. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  51313. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51314. }
  51315. #define SET_GPIO_31_doen_i2c1_pad_sck_oe { \
  51316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51317. _ezchip_macro_read_value_ &= ~(0xFF); \
  51318. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  51319. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51320. }
  51321. #define SET_GPIO_31_doen_i2c1_pad_sda_oe { \
  51322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51323. _ezchip_macro_read_value_ &= ~(0xFF); \
  51324. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  51325. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51326. }
  51327. #define SET_GPIO_31_doen_i2c2_pad_sck_oe { \
  51328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51329. _ezchip_macro_read_value_ &= ~(0xFF); \
  51330. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  51331. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51332. }
  51333. #define SET_GPIO_31_doen_i2c2_pad_sda_oe { \
  51334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51335. _ezchip_macro_read_value_ &= ~(0xFF); \
  51336. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  51337. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51338. }
  51339. #define SET_GPIO_31_doen_i2c3_pad_sck_oe { \
  51340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51341. _ezchip_macro_read_value_ &= ~(0xFF); \
  51342. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  51343. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51344. }
  51345. #define SET_GPIO_31_doen_i2c3_pad_sda_oe { \
  51346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51347. _ezchip_macro_read_value_ &= ~(0xFF); \
  51348. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  51349. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51350. }
  51351. #define SET_GPIO_31_doen_i2srx_bclk_out { \
  51352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51353. _ezchip_macro_read_value_ &= ~(0xFF); \
  51354. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  51355. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51356. }
  51357. #define SET_GPIO_31_doen_i2srx_bclk_out_oen { \
  51358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51359. _ezchip_macro_read_value_ &= ~(0xFF); \
  51360. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  51361. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51362. }
  51363. #define SET_GPIO_31_doen_i2srx_lrck_out { \
  51364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51365. _ezchip_macro_read_value_ &= ~(0xFF); \
  51366. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  51367. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51368. }
  51369. #define SET_GPIO_31_doen_i2srx_lrck_out_oen { \
  51370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51371. _ezchip_macro_read_value_ &= ~(0xFF); \
  51372. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  51373. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51374. }
  51375. #define SET_GPIO_31_doen_i2srx_mclk_out { \
  51376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51377. _ezchip_macro_read_value_ &= ~(0xFF); \
  51378. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  51379. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51380. }
  51381. #define SET_GPIO_31_doen_i2stx_bclk_out { \
  51382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51383. _ezchip_macro_read_value_ &= ~(0xFF); \
  51384. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  51385. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51386. }
  51387. #define SET_GPIO_31_doen_i2stx_bclk_out_oen { \
  51388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51389. _ezchip_macro_read_value_ &= ~(0xFF); \
  51390. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  51391. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51392. }
  51393. #define SET_GPIO_31_doen_i2stx_lrck_out { \
  51394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51395. _ezchip_macro_read_value_ &= ~(0xFF); \
  51396. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  51397. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51398. }
  51399. #define SET_GPIO_31_doen_i2stx_lrckout_oen { \
  51400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51401. _ezchip_macro_read_value_ &= ~(0xFF); \
  51402. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  51403. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51404. }
  51405. #define SET_GPIO_31_doen_i2stx_mclk_out { \
  51406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51407. _ezchip_macro_read_value_ &= ~(0xFF); \
  51408. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  51409. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51410. }
  51411. #define SET_GPIO_31_doen_i2stx_sdout0 { \
  51412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51413. _ezchip_macro_read_value_ &= ~(0xFF); \
  51414. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  51415. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51416. }
  51417. #define SET_GPIO_31_doen_i2stx_sdout1 { \
  51418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51419. _ezchip_macro_read_value_ &= ~(0xFF); \
  51420. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  51421. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51422. }
  51423. #define SET_GPIO_31_doen_lcd_pad_csm_n { \
  51424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51425. _ezchip_macro_read_value_ &= ~(0xFF); \
  51426. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  51427. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51428. }
  51429. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit0 { \
  51430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51431. _ezchip_macro_read_value_ &= ~(0xFF); \
  51432. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  51433. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51434. }
  51435. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit1 { \
  51436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51437. _ezchip_macro_read_value_ &= ~(0xFF); \
  51438. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  51439. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51440. }
  51441. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit2 { \
  51442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51443. _ezchip_macro_read_value_ &= ~(0xFF); \
  51444. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  51445. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51446. }
  51447. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit3 { \
  51448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51449. _ezchip_macro_read_value_ &= ~(0xFF); \
  51450. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  51451. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51452. }
  51453. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit4 { \
  51454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51455. _ezchip_macro_read_value_ &= ~(0xFF); \
  51456. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  51457. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51458. }
  51459. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit5 { \
  51460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51461. _ezchip_macro_read_value_ &= ~(0xFF); \
  51462. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  51463. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51464. }
  51465. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit6 { \
  51466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51467. _ezchip_macro_read_value_ &= ~(0xFF); \
  51468. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  51469. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51470. }
  51471. #define SET_GPIO_31_doen_pwm_pad_oe_n_bit7 { \
  51472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51473. _ezchip_macro_read_value_ &= ~(0xFF); \
  51474. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  51475. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51476. }
  51477. #define SET_GPIO_31_doen_pwm_pad_out_bit0 { \
  51478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51479. _ezchip_macro_read_value_ &= ~(0xFF); \
  51480. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  51481. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51482. }
  51483. #define SET_GPIO_31_doen_pwm_pad_out_bit1 { \
  51484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51485. _ezchip_macro_read_value_ &= ~(0xFF); \
  51486. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  51487. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51488. }
  51489. #define SET_GPIO_31_doen_pwm_pad_out_bit2 { \
  51490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51491. _ezchip_macro_read_value_ &= ~(0xFF); \
  51492. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  51493. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51494. }
  51495. #define SET_GPIO_31_doen_pwm_pad_out_bit3 { \
  51496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51497. _ezchip_macro_read_value_ &= ~(0xFF); \
  51498. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  51499. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51500. }
  51501. #define SET_GPIO_31_doen_pwm_pad_out_bit4 { \
  51502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51503. _ezchip_macro_read_value_ &= ~(0xFF); \
  51504. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  51505. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51506. }
  51507. #define SET_GPIO_31_doen_pwm_pad_out_bit5 { \
  51508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51509. _ezchip_macro_read_value_ &= ~(0xFF); \
  51510. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  51511. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51512. }
  51513. #define SET_GPIO_31_doen_pwm_pad_out_bit6 { \
  51514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51515. _ezchip_macro_read_value_ &= ~(0xFF); \
  51516. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  51517. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51518. }
  51519. #define SET_GPIO_31_doen_pwm_pad_out_bit7 { \
  51520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51521. _ezchip_macro_read_value_ &= ~(0xFF); \
  51522. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  51523. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51524. }
  51525. #define SET_GPIO_31_doen_pwmdac_left_out { \
  51526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51527. _ezchip_macro_read_value_ &= ~(0xFF); \
  51528. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  51529. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51530. }
  51531. #define SET_GPIO_31_doen_pwmdac_right_out { \
  51532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51533. _ezchip_macro_read_value_ &= ~(0xFF); \
  51534. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  51535. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51536. }
  51537. #define SET_GPIO_31_doen_qspi_csn1_out { \
  51538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51539. _ezchip_macro_read_value_ &= ~(0xFF); \
  51540. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  51541. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51542. }
  51543. #define SET_GPIO_31_doen_qspi_csn2_out { \
  51544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51545. _ezchip_macro_read_value_ &= ~(0xFF); \
  51546. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  51547. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51548. }
  51549. #define SET_GPIO_31_doen_qspi_csn3_out { \
  51550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51551. _ezchip_macro_read_value_ &= ~(0xFF); \
  51552. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  51553. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51554. }
  51555. #define SET_GPIO_31_doen_register23_SCFG_cmsensor_rst0 { \
  51556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51557. _ezchip_macro_read_value_ &= ~(0xFF); \
  51558. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  51559. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51560. }
  51561. #define SET_GPIO_31_doen_register23_SCFG_cmsensor_rst1 { \
  51562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51563. _ezchip_macro_read_value_ &= ~(0xFF); \
  51564. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  51565. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51566. }
  51567. #define SET_GPIO_31_doen_register32_SCFG_gmac_phy_rstn { \
  51568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51569. _ezchip_macro_read_value_ &= ~(0xFF); \
  51570. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  51571. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51572. }
  51573. #define SET_GPIO_31_doen_sdio0_pad_card_power_en { \
  51574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51575. _ezchip_macro_read_value_ &= ~(0xFF); \
  51576. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  51577. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51578. }
  51579. #define SET_GPIO_31_doen_sdio0_pad_cclk_out { \
  51580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51581. _ezchip_macro_read_value_ &= ~(0xFF); \
  51582. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  51583. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51584. }
  51585. #define SET_GPIO_31_doen_sdio0_pad_ccmd_oe { \
  51586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51587. _ezchip_macro_read_value_ &= ~(0xFF); \
  51588. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  51589. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51590. }
  51591. #define SET_GPIO_31_doen_sdio0_pad_ccmd_out { \
  51592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51593. _ezchip_macro_read_value_ &= ~(0xFF); \
  51594. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  51595. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51596. }
  51597. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit0 { \
  51598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51599. _ezchip_macro_read_value_ &= ~(0xFF); \
  51600. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  51601. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51602. }
  51603. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit1 { \
  51604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51605. _ezchip_macro_read_value_ &= ~(0xFF); \
  51606. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  51607. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51608. }
  51609. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit2 { \
  51610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51611. _ezchip_macro_read_value_ &= ~(0xFF); \
  51612. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  51613. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51614. }
  51615. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit3 { \
  51616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51617. _ezchip_macro_read_value_ &= ~(0xFF); \
  51618. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  51619. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51620. }
  51621. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit4 { \
  51622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51623. _ezchip_macro_read_value_ &= ~(0xFF); \
  51624. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  51625. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51626. }
  51627. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit5 { \
  51628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51629. _ezchip_macro_read_value_ &= ~(0xFF); \
  51630. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  51631. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51632. }
  51633. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit6 { \
  51634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51635. _ezchip_macro_read_value_ &= ~(0xFF); \
  51636. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  51637. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51638. }
  51639. #define SET_GPIO_31_doen_sdio0_pad_cdata_oe_bit7 { \
  51640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51641. _ezchip_macro_read_value_ &= ~(0xFF); \
  51642. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  51643. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51644. }
  51645. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit0 { \
  51646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51647. _ezchip_macro_read_value_ &= ~(0xFF); \
  51648. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  51649. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51650. }
  51651. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit1 { \
  51652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51653. _ezchip_macro_read_value_ &= ~(0xFF); \
  51654. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  51655. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51656. }
  51657. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit2 { \
  51658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51659. _ezchip_macro_read_value_ &= ~(0xFF); \
  51660. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  51661. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51662. }
  51663. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit3 { \
  51664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51665. _ezchip_macro_read_value_ &= ~(0xFF); \
  51666. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  51667. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51668. }
  51669. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit4 { \
  51670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51671. _ezchip_macro_read_value_ &= ~(0xFF); \
  51672. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  51673. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51674. }
  51675. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit5 { \
  51676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51677. _ezchip_macro_read_value_ &= ~(0xFF); \
  51678. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  51679. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51680. }
  51681. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit6 { \
  51682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51683. _ezchip_macro_read_value_ &= ~(0xFF); \
  51684. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  51685. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51686. }
  51687. #define SET_GPIO_31_doen_sdio0_pad_cdata_out_bit7 { \
  51688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51689. _ezchip_macro_read_value_ &= ~(0xFF); \
  51690. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  51691. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51692. }
  51693. #define SET_GPIO_31_doen_sdio0_pad_rst_n { \
  51694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51695. _ezchip_macro_read_value_ &= ~(0xFF); \
  51696. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  51697. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51698. }
  51699. #define SET_GPIO_31_doen_sdio1_pad_card_power_en { \
  51700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51701. _ezchip_macro_read_value_ &= ~(0xFF); \
  51702. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  51703. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51704. }
  51705. #define SET_GPIO_31_doen_sdio1_pad_cclk_out { \
  51706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51707. _ezchip_macro_read_value_ &= ~(0xFF); \
  51708. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  51709. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51710. }
  51711. #define SET_GPIO_31_doen_sdio1_pad_ccmd_oe { \
  51712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51713. _ezchip_macro_read_value_ &= ~(0xFF); \
  51714. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  51715. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51716. }
  51717. #define SET_GPIO_31_doen_sdio1_pad_ccmd_out { \
  51718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51719. _ezchip_macro_read_value_ &= ~(0xFF); \
  51720. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  51721. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51722. }
  51723. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit0 { \
  51724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51725. _ezchip_macro_read_value_ &= ~(0xFF); \
  51726. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  51727. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51728. }
  51729. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit1 { \
  51730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51731. _ezchip_macro_read_value_ &= ~(0xFF); \
  51732. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  51733. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51734. }
  51735. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit2 { \
  51736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51737. _ezchip_macro_read_value_ &= ~(0xFF); \
  51738. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  51739. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51740. }
  51741. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit3 { \
  51742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51743. _ezchip_macro_read_value_ &= ~(0xFF); \
  51744. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  51745. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51746. }
  51747. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit4 { \
  51748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51749. _ezchip_macro_read_value_ &= ~(0xFF); \
  51750. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  51751. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51752. }
  51753. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit5 { \
  51754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51755. _ezchip_macro_read_value_ &= ~(0xFF); \
  51756. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  51757. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51758. }
  51759. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit6 { \
  51760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51761. _ezchip_macro_read_value_ &= ~(0xFF); \
  51762. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  51763. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51764. }
  51765. #define SET_GPIO_31_doen_sdio1_pad_cdata_oe_bit7 { \
  51766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51767. _ezchip_macro_read_value_ &= ~(0xFF); \
  51768. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  51769. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51770. }
  51771. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit0 { \
  51772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51773. _ezchip_macro_read_value_ &= ~(0xFF); \
  51774. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  51775. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51776. }
  51777. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit1 { \
  51778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51779. _ezchip_macro_read_value_ &= ~(0xFF); \
  51780. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  51781. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51782. }
  51783. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit2 { \
  51784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51785. _ezchip_macro_read_value_ &= ~(0xFF); \
  51786. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  51787. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51788. }
  51789. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit3 { \
  51790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51791. _ezchip_macro_read_value_ &= ~(0xFF); \
  51792. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  51793. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51794. }
  51795. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit4 { \
  51796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51797. _ezchip_macro_read_value_ &= ~(0xFF); \
  51798. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  51799. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51800. }
  51801. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit5 { \
  51802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51803. _ezchip_macro_read_value_ &= ~(0xFF); \
  51804. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  51805. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51806. }
  51807. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit6 { \
  51808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51809. _ezchip_macro_read_value_ &= ~(0xFF); \
  51810. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  51811. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51812. }
  51813. #define SET_GPIO_31_doen_sdio1_pad_cdata_out_bit7 { \
  51814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51815. _ezchip_macro_read_value_ &= ~(0xFF); \
  51816. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  51817. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51818. }
  51819. #define SET_GPIO_31_doen_sdio1_pad_rst_n { \
  51820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51821. _ezchip_macro_read_value_ &= ~(0xFF); \
  51822. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  51823. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51824. }
  51825. #define SET_GPIO_31_doen_spdif_tx_sdout { \
  51826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51827. _ezchip_macro_read_value_ &= ~(0xFF); \
  51828. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  51829. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51830. }
  51831. #define SET_GPIO_31_doen_spdif_tx_sdout_oen { \
  51832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51833. _ezchip_macro_read_value_ &= ~(0xFF); \
  51834. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  51835. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51836. }
  51837. #define SET_GPIO_31_doen_spi0_pad_oe_n { \
  51838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51839. _ezchip_macro_read_value_ &= ~(0xFF); \
  51840. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  51841. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51842. }
  51843. #define SET_GPIO_31_doen_spi0_pad_sck_out { \
  51844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51845. _ezchip_macro_read_value_ &= ~(0xFF); \
  51846. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  51847. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51848. }
  51849. #define SET_GPIO_31_doen_spi0_pad_ss_0_n { \
  51850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51851. _ezchip_macro_read_value_ &= ~(0xFF); \
  51852. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  51853. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51854. }
  51855. #define SET_GPIO_31_doen_spi0_pad_ss_1_n { \
  51856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51857. _ezchip_macro_read_value_ &= ~(0xFF); \
  51858. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  51859. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51860. }
  51861. #define SET_GPIO_31_doen_spi0_pad_txd { \
  51862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51863. _ezchip_macro_read_value_ &= ~(0xFF); \
  51864. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  51865. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51866. }
  51867. #define SET_GPIO_31_doen_spi1_pad_oe_n { \
  51868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51869. _ezchip_macro_read_value_ &= ~(0xFF); \
  51870. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  51871. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51872. }
  51873. #define SET_GPIO_31_doen_spi1_pad_sck_out { \
  51874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51875. _ezchip_macro_read_value_ &= ~(0xFF); \
  51876. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  51877. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51878. }
  51879. #define SET_GPIO_31_doen_spi1_pad_ss_0_n { \
  51880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51881. _ezchip_macro_read_value_ &= ~(0xFF); \
  51882. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  51883. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51884. }
  51885. #define SET_GPIO_31_doen_spi1_pad_ss_1_n { \
  51886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51887. _ezchip_macro_read_value_ &= ~(0xFF); \
  51888. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  51889. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51890. }
  51891. #define SET_GPIO_31_doen_spi1_pad_txd { \
  51892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51893. _ezchip_macro_read_value_ &= ~(0xFF); \
  51894. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  51895. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51896. }
  51897. #define SET_GPIO_31_doen_spi2_pad_oe_n { \
  51898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51899. _ezchip_macro_read_value_ &= ~(0xFF); \
  51900. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  51901. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51902. }
  51903. #define SET_GPIO_31_doen_spi2_pad_sck_out { \
  51904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51905. _ezchip_macro_read_value_ &= ~(0xFF); \
  51906. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  51907. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51908. }
  51909. #define SET_GPIO_31_doen_spi2_pad_ss_0_n { \
  51910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51911. _ezchip_macro_read_value_ &= ~(0xFF); \
  51912. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  51913. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51914. }
  51915. #define SET_GPIO_31_doen_spi2_pad_ss_1_n { \
  51916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51917. _ezchip_macro_read_value_ &= ~(0xFF); \
  51918. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  51919. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51920. }
  51921. #define SET_GPIO_31_doen_spi2_pad_txd { \
  51922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51923. _ezchip_macro_read_value_ &= ~(0xFF); \
  51924. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  51925. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51926. }
  51927. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit0 { \
  51928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51929. _ezchip_macro_read_value_ &= ~(0xFF); \
  51930. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  51931. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51932. }
  51933. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit1 { \
  51934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51935. _ezchip_macro_read_value_ &= ~(0xFF); \
  51936. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  51937. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51938. }
  51939. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit2 { \
  51940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51941. _ezchip_macro_read_value_ &= ~(0xFF); \
  51942. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  51943. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51944. }
  51945. #define SET_GPIO_31_doen_spi2ahb_pad_oe_n_bit3 { \
  51946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51947. _ezchip_macro_read_value_ &= ~(0xFF); \
  51948. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  51949. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51950. }
  51951. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit0 { \
  51952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51953. _ezchip_macro_read_value_ &= ~(0xFF); \
  51954. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  51955. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51956. }
  51957. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit1 { \
  51958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51959. _ezchip_macro_read_value_ &= ~(0xFF); \
  51960. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  51961. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51962. }
  51963. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit2 { \
  51964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51965. _ezchip_macro_read_value_ &= ~(0xFF); \
  51966. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  51967. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51968. }
  51969. #define SET_GPIO_31_doen_spi2ahb_pad_txd_bit3 { \
  51970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51971. _ezchip_macro_read_value_ &= ~(0xFF); \
  51972. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  51973. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51974. }
  51975. #define SET_GPIO_31_doen_spi3_pad_oe_n { \
  51976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51977. _ezchip_macro_read_value_ &= ~(0xFF); \
  51978. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  51979. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51980. }
  51981. #define SET_GPIO_31_doen_spi3_pad_sck_out { \
  51982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51983. _ezchip_macro_read_value_ &= ~(0xFF); \
  51984. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  51985. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51986. }
  51987. #define SET_GPIO_31_doen_spi3_pad_ss_0_n { \
  51988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51989. _ezchip_macro_read_value_ &= ~(0xFF); \
  51990. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  51991. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51992. }
  51993. #define SET_GPIO_31_doen_spi3_pad_ss_1_n { \
  51994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  51995. _ezchip_macro_read_value_ &= ~(0xFF); \
  51996. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  51997. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  51998. }
  51999. #define SET_GPIO_31_doen_spi3_pad_txd { \
  52000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52001. _ezchip_macro_read_value_ &= ~(0xFF); \
  52002. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  52003. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52004. }
  52005. #define SET_GPIO_31_doen_uart0_pad_dtrn { \
  52006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52007. _ezchip_macro_read_value_ &= ~(0xFF); \
  52008. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  52009. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52010. }
  52011. #define SET_GPIO_31_doen_uart0_pad_rtsn { \
  52012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52013. _ezchip_macro_read_value_ &= ~(0xFF); \
  52014. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  52015. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52016. }
  52017. #define SET_GPIO_31_doen_uart0_pad_sout { \
  52018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52019. _ezchip_macro_read_value_ &= ~(0xFF); \
  52020. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  52021. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52022. }
  52023. #define SET_GPIO_31_doen_uart1_pad_sout { \
  52024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52025. _ezchip_macro_read_value_ &= ~(0xFF); \
  52026. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  52027. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52028. }
  52029. #define SET_GPIO_31_doen_uart2_pad_dtr_n { \
  52030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52031. _ezchip_macro_read_value_ &= ~(0xFF); \
  52032. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  52033. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52034. }
  52035. #define SET_GPIO_31_doen_uart2_pad_rts_n { \
  52036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52037. _ezchip_macro_read_value_ &= ~(0xFF); \
  52038. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  52039. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52040. }
  52041. #define SET_GPIO_31_doen_uart2_pad_sout { \
  52042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52043. _ezchip_macro_read_value_ &= ~(0xFF); \
  52044. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  52045. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52046. }
  52047. #define SET_GPIO_31_doen_uart3_pad_sout { \
  52048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52049. _ezchip_macro_read_value_ &= ~(0xFF); \
  52050. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  52051. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52052. }
  52053. #define SET_GPIO_31_doen_usb_drv_bus { \
  52054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_31_doen_REG_ADDR); \
  52055. _ezchip_macro_read_value_ &= ~(0xFF); \
  52056. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  52057. MA_OUTW(gpio_31_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52058. }
  52059. #define SET_GPIO_32_dout_reverse_(en) { \
  52060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52061. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  52062. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  52063. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52064. }
  52065. #define SET_GPIO_32_dout_LOW { \
  52066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52067. _ezchip_macro_read_value_ &= ~(0xFF); \
  52068. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  52069. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52070. }
  52071. #define SET_GPIO_32_dout_HIGH { \
  52072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52073. _ezchip_macro_read_value_ &= ~(0xFF); \
  52074. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  52075. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52076. }
  52077. #define SET_GPIO_32_dout_clk_gmac_tophyref { \
  52078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52079. _ezchip_macro_read_value_ &= ~(0xFF); \
  52080. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  52081. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52082. }
  52083. #define SET_GPIO_32_dout_cpu_jtag_tdo { \
  52084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52085. _ezchip_macro_read_value_ &= ~(0xFF); \
  52086. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  52087. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52088. }
  52089. #define SET_GPIO_32_dout_cpu_jtag_tdo_oen { \
  52090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52091. _ezchip_macro_read_value_ &= ~(0xFF); \
  52092. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  52093. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52094. }
  52095. #define SET_GPIO_32_dout_dmic_clk_out { \
  52096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52097. _ezchip_macro_read_value_ &= ~(0xFF); \
  52098. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  52099. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52100. }
  52101. #define SET_GPIO_32_dout_dsp_JTDOEn_pad { \
  52102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52103. _ezchip_macro_read_value_ &= ~(0xFF); \
  52104. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  52105. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52106. }
  52107. #define SET_GPIO_32_dout_dsp_JTDO_pad { \
  52108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52109. _ezchip_macro_read_value_ &= ~(0xFF); \
  52110. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  52111. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52112. }
  52113. #define SET_GPIO_32_dout_i2c0_pad_sck_oe { \
  52114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52115. _ezchip_macro_read_value_ &= ~(0xFF); \
  52116. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  52117. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52118. }
  52119. #define SET_GPIO_32_dout_i2c0_pad_sda_oe { \
  52120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52121. _ezchip_macro_read_value_ &= ~(0xFF); \
  52122. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  52123. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52124. }
  52125. #define SET_GPIO_32_dout_i2c1_pad_sck_oe { \
  52126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52127. _ezchip_macro_read_value_ &= ~(0xFF); \
  52128. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  52129. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52130. }
  52131. #define SET_GPIO_32_dout_i2c1_pad_sda_oe { \
  52132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52133. _ezchip_macro_read_value_ &= ~(0xFF); \
  52134. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  52135. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52136. }
  52137. #define SET_GPIO_32_dout_i2c2_pad_sck_oe { \
  52138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52139. _ezchip_macro_read_value_ &= ~(0xFF); \
  52140. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  52141. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52142. }
  52143. #define SET_GPIO_32_dout_i2c2_pad_sda_oe { \
  52144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52145. _ezchip_macro_read_value_ &= ~(0xFF); \
  52146. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  52147. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52148. }
  52149. #define SET_GPIO_32_dout_i2c3_pad_sck_oe { \
  52150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52151. _ezchip_macro_read_value_ &= ~(0xFF); \
  52152. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  52153. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52154. }
  52155. #define SET_GPIO_32_dout_i2c3_pad_sda_oe { \
  52156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52157. _ezchip_macro_read_value_ &= ~(0xFF); \
  52158. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  52159. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52160. }
  52161. #define SET_GPIO_32_dout_i2srx_bclk_out { \
  52162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52163. _ezchip_macro_read_value_ &= ~(0xFF); \
  52164. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  52165. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52166. }
  52167. #define SET_GPIO_32_dout_i2srx_bclk_out_oen { \
  52168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52169. _ezchip_macro_read_value_ &= ~(0xFF); \
  52170. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  52171. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52172. }
  52173. #define SET_GPIO_32_dout_i2srx_lrck_out { \
  52174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52175. _ezchip_macro_read_value_ &= ~(0xFF); \
  52176. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  52177. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52178. }
  52179. #define SET_GPIO_32_dout_i2srx_lrck_out_oen { \
  52180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52181. _ezchip_macro_read_value_ &= ~(0xFF); \
  52182. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  52183. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52184. }
  52185. #define SET_GPIO_32_dout_i2srx_mclk_out { \
  52186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52187. _ezchip_macro_read_value_ &= ~(0xFF); \
  52188. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  52189. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52190. }
  52191. #define SET_GPIO_32_dout_i2stx_bclk_out { \
  52192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52193. _ezchip_macro_read_value_ &= ~(0xFF); \
  52194. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  52195. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52196. }
  52197. #define SET_GPIO_32_dout_i2stx_bclk_out_oen { \
  52198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52199. _ezchip_macro_read_value_ &= ~(0xFF); \
  52200. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  52201. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52202. }
  52203. #define SET_GPIO_32_dout_i2stx_lrck_out { \
  52204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52205. _ezchip_macro_read_value_ &= ~(0xFF); \
  52206. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  52207. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52208. }
  52209. #define SET_GPIO_32_dout_i2stx_lrckout_oen { \
  52210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52211. _ezchip_macro_read_value_ &= ~(0xFF); \
  52212. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  52213. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52214. }
  52215. #define SET_GPIO_32_dout_i2stx_mclk_out { \
  52216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52217. _ezchip_macro_read_value_ &= ~(0xFF); \
  52218. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  52219. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52220. }
  52221. #define SET_GPIO_32_dout_i2stx_sdout0 { \
  52222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52223. _ezchip_macro_read_value_ &= ~(0xFF); \
  52224. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  52225. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52226. }
  52227. #define SET_GPIO_32_dout_i2stx_sdout1 { \
  52228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52229. _ezchip_macro_read_value_ &= ~(0xFF); \
  52230. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  52231. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52232. }
  52233. #define SET_GPIO_32_dout_lcd_pad_csm_n { \
  52234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52235. _ezchip_macro_read_value_ &= ~(0xFF); \
  52236. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  52237. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52238. }
  52239. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit0 { \
  52240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52241. _ezchip_macro_read_value_ &= ~(0xFF); \
  52242. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  52243. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52244. }
  52245. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit1 { \
  52246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52247. _ezchip_macro_read_value_ &= ~(0xFF); \
  52248. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  52249. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52250. }
  52251. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit2 { \
  52252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52253. _ezchip_macro_read_value_ &= ~(0xFF); \
  52254. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  52255. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52256. }
  52257. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit3 { \
  52258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52259. _ezchip_macro_read_value_ &= ~(0xFF); \
  52260. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  52261. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52262. }
  52263. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit4 { \
  52264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52265. _ezchip_macro_read_value_ &= ~(0xFF); \
  52266. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  52267. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52268. }
  52269. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit5 { \
  52270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52271. _ezchip_macro_read_value_ &= ~(0xFF); \
  52272. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  52273. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52274. }
  52275. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit6 { \
  52276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52277. _ezchip_macro_read_value_ &= ~(0xFF); \
  52278. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  52279. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52280. }
  52281. #define SET_GPIO_32_dout_pwm_pad_oe_n_bit7 { \
  52282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52283. _ezchip_macro_read_value_ &= ~(0xFF); \
  52284. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  52285. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52286. }
  52287. #define SET_GPIO_32_dout_pwm_pad_out_bit0 { \
  52288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52289. _ezchip_macro_read_value_ &= ~(0xFF); \
  52290. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  52291. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52292. }
  52293. #define SET_GPIO_32_dout_pwm_pad_out_bit1 { \
  52294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52295. _ezchip_macro_read_value_ &= ~(0xFF); \
  52296. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  52297. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52298. }
  52299. #define SET_GPIO_32_dout_pwm_pad_out_bit2 { \
  52300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52301. _ezchip_macro_read_value_ &= ~(0xFF); \
  52302. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  52303. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52304. }
  52305. #define SET_GPIO_32_dout_pwm_pad_out_bit3 { \
  52306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52307. _ezchip_macro_read_value_ &= ~(0xFF); \
  52308. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  52309. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52310. }
  52311. #define SET_GPIO_32_dout_pwm_pad_out_bit4 { \
  52312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52313. _ezchip_macro_read_value_ &= ~(0xFF); \
  52314. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  52315. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52316. }
  52317. #define SET_GPIO_32_dout_pwm_pad_out_bit5 { \
  52318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52319. _ezchip_macro_read_value_ &= ~(0xFF); \
  52320. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  52321. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52322. }
  52323. #define SET_GPIO_32_dout_pwm_pad_out_bit6 { \
  52324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52325. _ezchip_macro_read_value_ &= ~(0xFF); \
  52326. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  52327. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52328. }
  52329. #define SET_GPIO_32_dout_pwm_pad_out_bit7 { \
  52330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52331. _ezchip_macro_read_value_ &= ~(0xFF); \
  52332. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  52333. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52334. }
  52335. #define SET_GPIO_32_dout_pwmdac_left_out { \
  52336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52337. _ezchip_macro_read_value_ &= ~(0xFF); \
  52338. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  52339. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52340. }
  52341. #define SET_GPIO_32_dout_pwmdac_right_out { \
  52342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52343. _ezchip_macro_read_value_ &= ~(0xFF); \
  52344. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  52345. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52346. }
  52347. #define SET_GPIO_32_dout_qspi_csn1_out { \
  52348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52349. _ezchip_macro_read_value_ &= ~(0xFF); \
  52350. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  52351. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52352. }
  52353. #define SET_GPIO_32_dout_qspi_csn2_out { \
  52354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52355. _ezchip_macro_read_value_ &= ~(0xFF); \
  52356. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  52357. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52358. }
  52359. #define SET_GPIO_32_dout_qspi_csn3_out { \
  52360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52361. _ezchip_macro_read_value_ &= ~(0xFF); \
  52362. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  52363. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52364. }
  52365. #define SET_GPIO_32_dout_register23_SCFG_cmsensor_rst0 { \
  52366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52367. _ezchip_macro_read_value_ &= ~(0xFF); \
  52368. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  52369. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52370. }
  52371. #define SET_GPIO_32_dout_register23_SCFG_cmsensor_rst1 { \
  52372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52373. _ezchip_macro_read_value_ &= ~(0xFF); \
  52374. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  52375. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52376. }
  52377. #define SET_GPIO_32_dout_register32_SCFG_gmac_phy_rstn { \
  52378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52379. _ezchip_macro_read_value_ &= ~(0xFF); \
  52380. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  52381. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52382. }
  52383. #define SET_GPIO_32_dout_sdio0_pad_card_power_en { \
  52384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52385. _ezchip_macro_read_value_ &= ~(0xFF); \
  52386. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  52387. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52388. }
  52389. #define SET_GPIO_32_dout_sdio0_pad_cclk_out { \
  52390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52391. _ezchip_macro_read_value_ &= ~(0xFF); \
  52392. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  52393. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52394. }
  52395. #define SET_GPIO_32_dout_sdio0_pad_ccmd_oe { \
  52396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52397. _ezchip_macro_read_value_ &= ~(0xFF); \
  52398. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  52399. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52400. }
  52401. #define SET_GPIO_32_dout_sdio0_pad_ccmd_out { \
  52402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52403. _ezchip_macro_read_value_ &= ~(0xFF); \
  52404. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  52405. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52406. }
  52407. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit0 { \
  52408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52409. _ezchip_macro_read_value_ &= ~(0xFF); \
  52410. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  52411. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52412. }
  52413. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit1 { \
  52414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52415. _ezchip_macro_read_value_ &= ~(0xFF); \
  52416. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  52417. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52418. }
  52419. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit2 { \
  52420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52421. _ezchip_macro_read_value_ &= ~(0xFF); \
  52422. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  52423. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52424. }
  52425. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit3 { \
  52426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52427. _ezchip_macro_read_value_ &= ~(0xFF); \
  52428. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  52429. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52430. }
  52431. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit4 { \
  52432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52433. _ezchip_macro_read_value_ &= ~(0xFF); \
  52434. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  52435. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52436. }
  52437. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit5 { \
  52438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52439. _ezchip_macro_read_value_ &= ~(0xFF); \
  52440. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  52441. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52442. }
  52443. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit6 { \
  52444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52445. _ezchip_macro_read_value_ &= ~(0xFF); \
  52446. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  52447. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52448. }
  52449. #define SET_GPIO_32_dout_sdio0_pad_cdata_oe_bit7 { \
  52450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52451. _ezchip_macro_read_value_ &= ~(0xFF); \
  52452. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  52453. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52454. }
  52455. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit0 { \
  52456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52457. _ezchip_macro_read_value_ &= ~(0xFF); \
  52458. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  52459. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52460. }
  52461. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit1 { \
  52462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52463. _ezchip_macro_read_value_ &= ~(0xFF); \
  52464. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  52465. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52466. }
  52467. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit2 { \
  52468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52469. _ezchip_macro_read_value_ &= ~(0xFF); \
  52470. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  52471. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52472. }
  52473. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit3 { \
  52474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52475. _ezchip_macro_read_value_ &= ~(0xFF); \
  52476. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  52477. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52478. }
  52479. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit4 { \
  52480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52481. _ezchip_macro_read_value_ &= ~(0xFF); \
  52482. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  52483. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52484. }
  52485. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit5 { \
  52486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52487. _ezchip_macro_read_value_ &= ~(0xFF); \
  52488. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  52489. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52490. }
  52491. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit6 { \
  52492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52493. _ezchip_macro_read_value_ &= ~(0xFF); \
  52494. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  52495. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52496. }
  52497. #define SET_GPIO_32_dout_sdio0_pad_cdata_out_bit7 { \
  52498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52499. _ezchip_macro_read_value_ &= ~(0xFF); \
  52500. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  52501. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52502. }
  52503. #define SET_GPIO_32_dout_sdio0_pad_rst_n { \
  52504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52505. _ezchip_macro_read_value_ &= ~(0xFF); \
  52506. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  52507. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52508. }
  52509. #define SET_GPIO_32_dout_sdio1_pad_card_power_en { \
  52510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52511. _ezchip_macro_read_value_ &= ~(0xFF); \
  52512. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  52513. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52514. }
  52515. #define SET_GPIO_32_dout_sdio1_pad_cclk_out { \
  52516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52517. _ezchip_macro_read_value_ &= ~(0xFF); \
  52518. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  52519. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52520. }
  52521. #define SET_GPIO_32_dout_sdio1_pad_ccmd_oe { \
  52522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52523. _ezchip_macro_read_value_ &= ~(0xFF); \
  52524. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  52525. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52526. }
  52527. #define SET_GPIO_32_dout_sdio1_pad_ccmd_out { \
  52528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52529. _ezchip_macro_read_value_ &= ~(0xFF); \
  52530. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  52531. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52532. }
  52533. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit0 { \
  52534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52535. _ezchip_macro_read_value_ &= ~(0xFF); \
  52536. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  52537. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52538. }
  52539. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit1 { \
  52540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52541. _ezchip_macro_read_value_ &= ~(0xFF); \
  52542. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  52543. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52544. }
  52545. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit2 { \
  52546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52547. _ezchip_macro_read_value_ &= ~(0xFF); \
  52548. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  52549. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52550. }
  52551. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit3 { \
  52552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52553. _ezchip_macro_read_value_ &= ~(0xFF); \
  52554. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  52555. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52556. }
  52557. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit4 { \
  52558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52559. _ezchip_macro_read_value_ &= ~(0xFF); \
  52560. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  52561. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52562. }
  52563. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit5 { \
  52564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52565. _ezchip_macro_read_value_ &= ~(0xFF); \
  52566. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  52567. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52568. }
  52569. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit6 { \
  52570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52571. _ezchip_macro_read_value_ &= ~(0xFF); \
  52572. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  52573. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52574. }
  52575. #define SET_GPIO_32_dout_sdio1_pad_cdata_oe_bit7 { \
  52576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52577. _ezchip_macro_read_value_ &= ~(0xFF); \
  52578. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  52579. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52580. }
  52581. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit0 { \
  52582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52583. _ezchip_macro_read_value_ &= ~(0xFF); \
  52584. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  52585. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52586. }
  52587. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit1 { \
  52588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52589. _ezchip_macro_read_value_ &= ~(0xFF); \
  52590. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  52591. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52592. }
  52593. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit2 { \
  52594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52595. _ezchip_macro_read_value_ &= ~(0xFF); \
  52596. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  52597. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52598. }
  52599. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit3 { \
  52600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52601. _ezchip_macro_read_value_ &= ~(0xFF); \
  52602. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  52603. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52604. }
  52605. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit4 { \
  52606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52607. _ezchip_macro_read_value_ &= ~(0xFF); \
  52608. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  52609. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52610. }
  52611. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit5 { \
  52612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52613. _ezchip_macro_read_value_ &= ~(0xFF); \
  52614. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  52615. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52616. }
  52617. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit6 { \
  52618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52619. _ezchip_macro_read_value_ &= ~(0xFF); \
  52620. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  52621. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52622. }
  52623. #define SET_GPIO_32_dout_sdio1_pad_cdata_out_bit7 { \
  52624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52625. _ezchip_macro_read_value_ &= ~(0xFF); \
  52626. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  52627. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52628. }
  52629. #define SET_GPIO_32_dout_sdio1_pad_rst_n { \
  52630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52631. _ezchip_macro_read_value_ &= ~(0xFF); \
  52632. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  52633. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52634. }
  52635. #define SET_GPIO_32_dout_spdif_tx_sdout { \
  52636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52637. _ezchip_macro_read_value_ &= ~(0xFF); \
  52638. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  52639. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52640. }
  52641. #define SET_GPIO_32_dout_spdif_tx_sdout_oen { \
  52642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52643. _ezchip_macro_read_value_ &= ~(0xFF); \
  52644. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  52645. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52646. }
  52647. #define SET_GPIO_32_dout_spi0_pad_oe_n { \
  52648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52649. _ezchip_macro_read_value_ &= ~(0xFF); \
  52650. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  52651. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52652. }
  52653. #define SET_GPIO_32_dout_spi0_pad_sck_out { \
  52654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52655. _ezchip_macro_read_value_ &= ~(0xFF); \
  52656. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  52657. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52658. }
  52659. #define SET_GPIO_32_dout_spi0_pad_ss_0_n { \
  52660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52661. _ezchip_macro_read_value_ &= ~(0xFF); \
  52662. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  52663. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52664. }
  52665. #define SET_GPIO_32_dout_spi0_pad_ss_1_n { \
  52666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52667. _ezchip_macro_read_value_ &= ~(0xFF); \
  52668. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  52669. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52670. }
  52671. #define SET_GPIO_32_dout_spi0_pad_txd { \
  52672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52673. _ezchip_macro_read_value_ &= ~(0xFF); \
  52674. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  52675. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52676. }
  52677. #define SET_GPIO_32_dout_spi1_pad_oe_n { \
  52678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52679. _ezchip_macro_read_value_ &= ~(0xFF); \
  52680. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  52681. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52682. }
  52683. #define SET_GPIO_32_dout_spi1_pad_sck_out { \
  52684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52685. _ezchip_macro_read_value_ &= ~(0xFF); \
  52686. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  52687. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52688. }
  52689. #define SET_GPIO_32_dout_spi1_pad_ss_0_n { \
  52690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52691. _ezchip_macro_read_value_ &= ~(0xFF); \
  52692. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  52693. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52694. }
  52695. #define SET_GPIO_32_dout_spi1_pad_ss_1_n { \
  52696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52697. _ezchip_macro_read_value_ &= ~(0xFF); \
  52698. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  52699. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52700. }
  52701. #define SET_GPIO_32_dout_spi1_pad_txd { \
  52702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52703. _ezchip_macro_read_value_ &= ~(0xFF); \
  52704. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  52705. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52706. }
  52707. #define SET_GPIO_32_dout_spi2_pad_oe_n { \
  52708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52709. _ezchip_macro_read_value_ &= ~(0xFF); \
  52710. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  52711. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52712. }
  52713. #define SET_GPIO_32_dout_spi2_pad_sck_out { \
  52714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52715. _ezchip_macro_read_value_ &= ~(0xFF); \
  52716. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  52717. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52718. }
  52719. #define SET_GPIO_32_dout_spi2_pad_ss_0_n { \
  52720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52721. _ezchip_macro_read_value_ &= ~(0xFF); \
  52722. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  52723. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52724. }
  52725. #define SET_GPIO_32_dout_spi2_pad_ss_1_n { \
  52726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52727. _ezchip_macro_read_value_ &= ~(0xFF); \
  52728. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  52729. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52730. }
  52731. #define SET_GPIO_32_dout_spi2_pad_txd { \
  52732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52733. _ezchip_macro_read_value_ &= ~(0xFF); \
  52734. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  52735. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52736. }
  52737. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit0 { \
  52738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52739. _ezchip_macro_read_value_ &= ~(0xFF); \
  52740. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  52741. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52742. }
  52743. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit1 { \
  52744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52745. _ezchip_macro_read_value_ &= ~(0xFF); \
  52746. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  52747. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52748. }
  52749. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit2 { \
  52750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52751. _ezchip_macro_read_value_ &= ~(0xFF); \
  52752. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  52753. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52754. }
  52755. #define SET_GPIO_32_dout_spi2ahb_pad_oe_n_bit3 { \
  52756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52757. _ezchip_macro_read_value_ &= ~(0xFF); \
  52758. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  52759. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52760. }
  52761. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit0 { \
  52762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52763. _ezchip_macro_read_value_ &= ~(0xFF); \
  52764. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  52765. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52766. }
  52767. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit1 { \
  52768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52769. _ezchip_macro_read_value_ &= ~(0xFF); \
  52770. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  52771. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52772. }
  52773. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit2 { \
  52774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52775. _ezchip_macro_read_value_ &= ~(0xFF); \
  52776. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  52777. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52778. }
  52779. #define SET_GPIO_32_dout_spi2ahb_pad_txd_bit3 { \
  52780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52781. _ezchip_macro_read_value_ &= ~(0xFF); \
  52782. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  52783. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52784. }
  52785. #define SET_GPIO_32_dout_spi3_pad_oe_n { \
  52786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52787. _ezchip_macro_read_value_ &= ~(0xFF); \
  52788. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  52789. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52790. }
  52791. #define SET_GPIO_32_dout_spi3_pad_sck_out { \
  52792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52793. _ezchip_macro_read_value_ &= ~(0xFF); \
  52794. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  52795. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52796. }
  52797. #define SET_GPIO_32_dout_spi3_pad_ss_0_n { \
  52798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52799. _ezchip_macro_read_value_ &= ~(0xFF); \
  52800. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  52801. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52802. }
  52803. #define SET_GPIO_32_dout_spi3_pad_ss_1_n { \
  52804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52805. _ezchip_macro_read_value_ &= ~(0xFF); \
  52806. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  52807. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52808. }
  52809. #define SET_GPIO_32_dout_spi3_pad_txd { \
  52810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52811. _ezchip_macro_read_value_ &= ~(0xFF); \
  52812. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  52813. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52814. }
  52815. #define SET_GPIO_32_dout_uart0_pad_dtrn { \
  52816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52817. _ezchip_macro_read_value_ &= ~(0xFF); \
  52818. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  52819. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52820. }
  52821. #define SET_GPIO_32_dout_uart0_pad_rtsn { \
  52822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52823. _ezchip_macro_read_value_ &= ~(0xFF); \
  52824. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  52825. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52826. }
  52827. #define SET_GPIO_32_dout_uart0_pad_sout { \
  52828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52829. _ezchip_macro_read_value_ &= ~(0xFF); \
  52830. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  52831. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52832. }
  52833. #define SET_GPIO_32_dout_uart1_pad_sout { \
  52834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52835. _ezchip_macro_read_value_ &= ~(0xFF); \
  52836. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  52837. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52838. }
  52839. #define SET_GPIO_32_dout_uart2_pad_dtr_n { \
  52840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52841. _ezchip_macro_read_value_ &= ~(0xFF); \
  52842. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  52843. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52844. }
  52845. #define SET_GPIO_32_dout_uart2_pad_rts_n { \
  52846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52847. _ezchip_macro_read_value_ &= ~(0xFF); \
  52848. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  52849. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52850. }
  52851. #define SET_GPIO_32_dout_uart2_pad_sout { \
  52852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52853. _ezchip_macro_read_value_ &= ~(0xFF); \
  52854. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  52855. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52856. }
  52857. #define SET_GPIO_32_dout_uart3_pad_sout { \
  52858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52859. _ezchip_macro_read_value_ &= ~(0xFF); \
  52860. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  52861. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52862. }
  52863. #define SET_GPIO_32_dout_usb_drv_bus { \
  52864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_dout_REG_ADDR); \
  52865. _ezchip_macro_read_value_ &= ~(0xFF); \
  52866. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  52867. MA_OUTW(gpio_32_dout_REG_ADDR,_ezchip_macro_read_value_); \
  52868. }
  52869. #define SET_GPIO_32_doen_reverse_(en) { \
  52870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52871. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  52872. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  52873. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52874. }
  52875. #define SET_GPIO_32_doen_LOW { \
  52876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52877. _ezchip_macro_read_value_ &= ~(0xFF); \
  52878. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  52879. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52880. }
  52881. #define SET_GPIO_32_doen_HIGH { \
  52882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52883. _ezchip_macro_read_value_ &= ~(0xFF); \
  52884. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  52885. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52886. }
  52887. #define SET_GPIO_32_doen_clk_gmac_tophyref { \
  52888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52889. _ezchip_macro_read_value_ &= ~(0xFF); \
  52890. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  52891. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52892. }
  52893. #define SET_GPIO_32_doen_cpu_jtag_tdo { \
  52894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52895. _ezchip_macro_read_value_ &= ~(0xFF); \
  52896. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  52897. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52898. }
  52899. #define SET_GPIO_32_doen_cpu_jtag_tdo_oen { \
  52900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52901. _ezchip_macro_read_value_ &= ~(0xFF); \
  52902. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  52903. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52904. }
  52905. #define SET_GPIO_32_doen_dmic_clk_out { \
  52906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52907. _ezchip_macro_read_value_ &= ~(0xFF); \
  52908. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  52909. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52910. }
  52911. #define SET_GPIO_32_doen_dsp_JTDOEn_pad { \
  52912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52913. _ezchip_macro_read_value_ &= ~(0xFF); \
  52914. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  52915. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52916. }
  52917. #define SET_GPIO_32_doen_dsp_JTDO_pad { \
  52918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52919. _ezchip_macro_read_value_ &= ~(0xFF); \
  52920. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  52921. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52922. }
  52923. #define SET_GPIO_32_doen_i2c0_pad_sck_oe { \
  52924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52925. _ezchip_macro_read_value_ &= ~(0xFF); \
  52926. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  52927. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52928. }
  52929. #define SET_GPIO_32_doen_i2c0_pad_sda_oe { \
  52930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52931. _ezchip_macro_read_value_ &= ~(0xFF); \
  52932. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  52933. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52934. }
  52935. #define SET_GPIO_32_doen_i2c1_pad_sck_oe { \
  52936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52937. _ezchip_macro_read_value_ &= ~(0xFF); \
  52938. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  52939. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52940. }
  52941. #define SET_GPIO_32_doen_i2c1_pad_sda_oe { \
  52942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52943. _ezchip_macro_read_value_ &= ~(0xFF); \
  52944. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  52945. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52946. }
  52947. #define SET_GPIO_32_doen_i2c2_pad_sck_oe { \
  52948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52949. _ezchip_macro_read_value_ &= ~(0xFF); \
  52950. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  52951. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52952. }
  52953. #define SET_GPIO_32_doen_i2c2_pad_sda_oe { \
  52954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52955. _ezchip_macro_read_value_ &= ~(0xFF); \
  52956. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  52957. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52958. }
  52959. #define SET_GPIO_32_doen_i2c3_pad_sck_oe { \
  52960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52961. _ezchip_macro_read_value_ &= ~(0xFF); \
  52962. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  52963. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52964. }
  52965. #define SET_GPIO_32_doen_i2c3_pad_sda_oe { \
  52966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52967. _ezchip_macro_read_value_ &= ~(0xFF); \
  52968. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  52969. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52970. }
  52971. #define SET_GPIO_32_doen_i2srx_bclk_out { \
  52972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52973. _ezchip_macro_read_value_ &= ~(0xFF); \
  52974. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  52975. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52976. }
  52977. #define SET_GPIO_32_doen_i2srx_bclk_out_oen { \
  52978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52979. _ezchip_macro_read_value_ &= ~(0xFF); \
  52980. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  52981. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52982. }
  52983. #define SET_GPIO_32_doen_i2srx_lrck_out { \
  52984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52985. _ezchip_macro_read_value_ &= ~(0xFF); \
  52986. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  52987. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52988. }
  52989. #define SET_GPIO_32_doen_i2srx_lrck_out_oen { \
  52990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52991. _ezchip_macro_read_value_ &= ~(0xFF); \
  52992. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  52993. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  52994. }
  52995. #define SET_GPIO_32_doen_i2srx_mclk_out { \
  52996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  52997. _ezchip_macro_read_value_ &= ~(0xFF); \
  52998. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  52999. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53000. }
  53001. #define SET_GPIO_32_doen_i2stx_bclk_out { \
  53002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53003. _ezchip_macro_read_value_ &= ~(0xFF); \
  53004. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  53005. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53006. }
  53007. #define SET_GPIO_32_doen_i2stx_bclk_out_oen { \
  53008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53009. _ezchip_macro_read_value_ &= ~(0xFF); \
  53010. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  53011. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53012. }
  53013. #define SET_GPIO_32_doen_i2stx_lrck_out { \
  53014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53015. _ezchip_macro_read_value_ &= ~(0xFF); \
  53016. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  53017. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53018. }
  53019. #define SET_GPIO_32_doen_i2stx_lrckout_oen { \
  53020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53021. _ezchip_macro_read_value_ &= ~(0xFF); \
  53022. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  53023. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53024. }
  53025. #define SET_GPIO_32_doen_i2stx_mclk_out { \
  53026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53027. _ezchip_macro_read_value_ &= ~(0xFF); \
  53028. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  53029. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53030. }
  53031. #define SET_GPIO_32_doen_i2stx_sdout0 { \
  53032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53033. _ezchip_macro_read_value_ &= ~(0xFF); \
  53034. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  53035. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53036. }
  53037. #define SET_GPIO_32_doen_i2stx_sdout1 { \
  53038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53039. _ezchip_macro_read_value_ &= ~(0xFF); \
  53040. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  53041. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53042. }
  53043. #define SET_GPIO_32_doen_lcd_pad_csm_n { \
  53044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53045. _ezchip_macro_read_value_ &= ~(0xFF); \
  53046. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  53047. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53048. }
  53049. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit0 { \
  53050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53051. _ezchip_macro_read_value_ &= ~(0xFF); \
  53052. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  53053. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53054. }
  53055. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit1 { \
  53056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53057. _ezchip_macro_read_value_ &= ~(0xFF); \
  53058. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  53059. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53060. }
  53061. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit2 { \
  53062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53063. _ezchip_macro_read_value_ &= ~(0xFF); \
  53064. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  53065. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53066. }
  53067. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit3 { \
  53068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53069. _ezchip_macro_read_value_ &= ~(0xFF); \
  53070. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  53071. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53072. }
  53073. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit4 { \
  53074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53075. _ezchip_macro_read_value_ &= ~(0xFF); \
  53076. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  53077. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53078. }
  53079. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit5 { \
  53080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53081. _ezchip_macro_read_value_ &= ~(0xFF); \
  53082. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  53083. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53084. }
  53085. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit6 { \
  53086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53087. _ezchip_macro_read_value_ &= ~(0xFF); \
  53088. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  53089. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53090. }
  53091. #define SET_GPIO_32_doen_pwm_pad_oe_n_bit7 { \
  53092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53093. _ezchip_macro_read_value_ &= ~(0xFF); \
  53094. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  53095. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53096. }
  53097. #define SET_GPIO_32_doen_pwm_pad_out_bit0 { \
  53098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53099. _ezchip_macro_read_value_ &= ~(0xFF); \
  53100. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  53101. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53102. }
  53103. #define SET_GPIO_32_doen_pwm_pad_out_bit1 { \
  53104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53105. _ezchip_macro_read_value_ &= ~(0xFF); \
  53106. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  53107. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53108. }
  53109. #define SET_GPIO_32_doen_pwm_pad_out_bit2 { \
  53110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53111. _ezchip_macro_read_value_ &= ~(0xFF); \
  53112. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  53113. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53114. }
  53115. #define SET_GPIO_32_doen_pwm_pad_out_bit3 { \
  53116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53117. _ezchip_macro_read_value_ &= ~(0xFF); \
  53118. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  53119. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53120. }
  53121. #define SET_GPIO_32_doen_pwm_pad_out_bit4 { \
  53122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53123. _ezchip_macro_read_value_ &= ~(0xFF); \
  53124. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  53125. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53126. }
  53127. #define SET_GPIO_32_doen_pwm_pad_out_bit5 { \
  53128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53129. _ezchip_macro_read_value_ &= ~(0xFF); \
  53130. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  53131. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53132. }
  53133. #define SET_GPIO_32_doen_pwm_pad_out_bit6 { \
  53134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53135. _ezchip_macro_read_value_ &= ~(0xFF); \
  53136. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  53137. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53138. }
  53139. #define SET_GPIO_32_doen_pwm_pad_out_bit7 { \
  53140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53141. _ezchip_macro_read_value_ &= ~(0xFF); \
  53142. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  53143. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53144. }
  53145. #define SET_GPIO_32_doen_pwmdac_left_out { \
  53146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53147. _ezchip_macro_read_value_ &= ~(0xFF); \
  53148. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  53149. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53150. }
  53151. #define SET_GPIO_32_doen_pwmdac_right_out { \
  53152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53153. _ezchip_macro_read_value_ &= ~(0xFF); \
  53154. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  53155. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53156. }
  53157. #define SET_GPIO_32_doen_qspi_csn1_out { \
  53158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53159. _ezchip_macro_read_value_ &= ~(0xFF); \
  53160. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  53161. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53162. }
  53163. #define SET_GPIO_32_doen_qspi_csn2_out { \
  53164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53165. _ezchip_macro_read_value_ &= ~(0xFF); \
  53166. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  53167. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53168. }
  53169. #define SET_GPIO_32_doen_qspi_csn3_out { \
  53170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53171. _ezchip_macro_read_value_ &= ~(0xFF); \
  53172. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  53173. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53174. }
  53175. #define SET_GPIO_32_doen_register23_SCFG_cmsensor_rst0 { \
  53176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53177. _ezchip_macro_read_value_ &= ~(0xFF); \
  53178. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  53179. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53180. }
  53181. #define SET_GPIO_32_doen_register23_SCFG_cmsensor_rst1 { \
  53182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53183. _ezchip_macro_read_value_ &= ~(0xFF); \
  53184. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  53185. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53186. }
  53187. #define SET_GPIO_32_doen_register32_SCFG_gmac_phy_rstn { \
  53188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53189. _ezchip_macro_read_value_ &= ~(0xFF); \
  53190. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  53191. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53192. }
  53193. #define SET_GPIO_32_doen_sdio0_pad_card_power_en { \
  53194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53195. _ezchip_macro_read_value_ &= ~(0xFF); \
  53196. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  53197. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53198. }
  53199. #define SET_GPIO_32_doen_sdio0_pad_cclk_out { \
  53200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53201. _ezchip_macro_read_value_ &= ~(0xFF); \
  53202. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  53203. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53204. }
  53205. #define SET_GPIO_32_doen_sdio0_pad_ccmd_oe { \
  53206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53207. _ezchip_macro_read_value_ &= ~(0xFF); \
  53208. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  53209. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53210. }
  53211. #define SET_GPIO_32_doen_sdio0_pad_ccmd_out { \
  53212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53213. _ezchip_macro_read_value_ &= ~(0xFF); \
  53214. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  53215. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53216. }
  53217. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit0 { \
  53218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53219. _ezchip_macro_read_value_ &= ~(0xFF); \
  53220. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  53221. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53222. }
  53223. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit1 { \
  53224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53225. _ezchip_macro_read_value_ &= ~(0xFF); \
  53226. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  53227. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53228. }
  53229. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit2 { \
  53230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53231. _ezchip_macro_read_value_ &= ~(0xFF); \
  53232. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  53233. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53234. }
  53235. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit3 { \
  53236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53237. _ezchip_macro_read_value_ &= ~(0xFF); \
  53238. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  53239. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53240. }
  53241. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit4 { \
  53242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53243. _ezchip_macro_read_value_ &= ~(0xFF); \
  53244. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  53245. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53246. }
  53247. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit5 { \
  53248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53249. _ezchip_macro_read_value_ &= ~(0xFF); \
  53250. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  53251. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53252. }
  53253. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit6 { \
  53254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53255. _ezchip_macro_read_value_ &= ~(0xFF); \
  53256. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  53257. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53258. }
  53259. #define SET_GPIO_32_doen_sdio0_pad_cdata_oe_bit7 { \
  53260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53261. _ezchip_macro_read_value_ &= ~(0xFF); \
  53262. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  53263. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53264. }
  53265. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit0 { \
  53266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53267. _ezchip_macro_read_value_ &= ~(0xFF); \
  53268. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  53269. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53270. }
  53271. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit1 { \
  53272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53273. _ezchip_macro_read_value_ &= ~(0xFF); \
  53274. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  53275. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53276. }
  53277. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit2 { \
  53278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53279. _ezchip_macro_read_value_ &= ~(0xFF); \
  53280. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  53281. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53282. }
  53283. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit3 { \
  53284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53285. _ezchip_macro_read_value_ &= ~(0xFF); \
  53286. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  53287. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53288. }
  53289. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit4 { \
  53290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53291. _ezchip_macro_read_value_ &= ~(0xFF); \
  53292. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  53293. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53294. }
  53295. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit5 { \
  53296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53297. _ezchip_macro_read_value_ &= ~(0xFF); \
  53298. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  53299. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53300. }
  53301. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit6 { \
  53302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53303. _ezchip_macro_read_value_ &= ~(0xFF); \
  53304. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  53305. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53306. }
  53307. #define SET_GPIO_32_doen_sdio0_pad_cdata_out_bit7 { \
  53308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53309. _ezchip_macro_read_value_ &= ~(0xFF); \
  53310. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  53311. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53312. }
  53313. #define SET_GPIO_32_doen_sdio0_pad_rst_n { \
  53314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53315. _ezchip_macro_read_value_ &= ~(0xFF); \
  53316. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  53317. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53318. }
  53319. #define SET_GPIO_32_doen_sdio1_pad_card_power_en { \
  53320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53321. _ezchip_macro_read_value_ &= ~(0xFF); \
  53322. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  53323. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53324. }
  53325. #define SET_GPIO_32_doen_sdio1_pad_cclk_out { \
  53326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53327. _ezchip_macro_read_value_ &= ~(0xFF); \
  53328. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  53329. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53330. }
  53331. #define SET_GPIO_32_doen_sdio1_pad_ccmd_oe { \
  53332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53333. _ezchip_macro_read_value_ &= ~(0xFF); \
  53334. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  53335. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53336. }
  53337. #define SET_GPIO_32_doen_sdio1_pad_ccmd_out { \
  53338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53339. _ezchip_macro_read_value_ &= ~(0xFF); \
  53340. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  53341. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53342. }
  53343. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit0 { \
  53344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53345. _ezchip_macro_read_value_ &= ~(0xFF); \
  53346. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  53347. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53348. }
  53349. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit1 { \
  53350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53351. _ezchip_macro_read_value_ &= ~(0xFF); \
  53352. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  53353. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53354. }
  53355. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit2 { \
  53356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53357. _ezchip_macro_read_value_ &= ~(0xFF); \
  53358. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  53359. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53360. }
  53361. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit3 { \
  53362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53363. _ezchip_macro_read_value_ &= ~(0xFF); \
  53364. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  53365. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53366. }
  53367. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit4 { \
  53368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53369. _ezchip_macro_read_value_ &= ~(0xFF); \
  53370. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  53371. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53372. }
  53373. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit5 { \
  53374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53375. _ezchip_macro_read_value_ &= ~(0xFF); \
  53376. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  53377. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53378. }
  53379. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit6 { \
  53380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53381. _ezchip_macro_read_value_ &= ~(0xFF); \
  53382. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  53383. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53384. }
  53385. #define SET_GPIO_32_doen_sdio1_pad_cdata_oe_bit7 { \
  53386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53387. _ezchip_macro_read_value_ &= ~(0xFF); \
  53388. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  53389. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53390. }
  53391. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit0 { \
  53392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53393. _ezchip_macro_read_value_ &= ~(0xFF); \
  53394. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  53395. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53396. }
  53397. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit1 { \
  53398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53399. _ezchip_macro_read_value_ &= ~(0xFF); \
  53400. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  53401. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53402. }
  53403. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit2 { \
  53404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53405. _ezchip_macro_read_value_ &= ~(0xFF); \
  53406. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  53407. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53408. }
  53409. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit3 { \
  53410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53411. _ezchip_macro_read_value_ &= ~(0xFF); \
  53412. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  53413. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53414. }
  53415. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit4 { \
  53416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53417. _ezchip_macro_read_value_ &= ~(0xFF); \
  53418. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  53419. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53420. }
  53421. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit5 { \
  53422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53423. _ezchip_macro_read_value_ &= ~(0xFF); \
  53424. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  53425. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53426. }
  53427. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit6 { \
  53428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53429. _ezchip_macro_read_value_ &= ~(0xFF); \
  53430. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  53431. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53432. }
  53433. #define SET_GPIO_32_doen_sdio1_pad_cdata_out_bit7 { \
  53434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53435. _ezchip_macro_read_value_ &= ~(0xFF); \
  53436. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  53437. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53438. }
  53439. #define SET_GPIO_32_doen_sdio1_pad_rst_n { \
  53440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53441. _ezchip_macro_read_value_ &= ~(0xFF); \
  53442. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  53443. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53444. }
  53445. #define SET_GPIO_32_doen_spdif_tx_sdout { \
  53446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53447. _ezchip_macro_read_value_ &= ~(0xFF); \
  53448. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  53449. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53450. }
  53451. #define SET_GPIO_32_doen_spdif_tx_sdout_oen { \
  53452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53453. _ezchip_macro_read_value_ &= ~(0xFF); \
  53454. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  53455. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53456. }
  53457. #define SET_GPIO_32_doen_spi0_pad_oe_n { \
  53458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53459. _ezchip_macro_read_value_ &= ~(0xFF); \
  53460. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  53461. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53462. }
  53463. #define SET_GPIO_32_doen_spi0_pad_sck_out { \
  53464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53465. _ezchip_macro_read_value_ &= ~(0xFF); \
  53466. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  53467. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53468. }
  53469. #define SET_GPIO_32_doen_spi0_pad_ss_0_n { \
  53470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53471. _ezchip_macro_read_value_ &= ~(0xFF); \
  53472. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  53473. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53474. }
  53475. #define SET_GPIO_32_doen_spi0_pad_ss_1_n { \
  53476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53477. _ezchip_macro_read_value_ &= ~(0xFF); \
  53478. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  53479. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53480. }
  53481. #define SET_GPIO_32_doen_spi0_pad_txd { \
  53482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53483. _ezchip_macro_read_value_ &= ~(0xFF); \
  53484. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  53485. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53486. }
  53487. #define SET_GPIO_32_doen_spi1_pad_oe_n { \
  53488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53489. _ezchip_macro_read_value_ &= ~(0xFF); \
  53490. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  53491. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53492. }
  53493. #define SET_GPIO_32_doen_spi1_pad_sck_out { \
  53494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53495. _ezchip_macro_read_value_ &= ~(0xFF); \
  53496. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  53497. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53498. }
  53499. #define SET_GPIO_32_doen_spi1_pad_ss_0_n { \
  53500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53501. _ezchip_macro_read_value_ &= ~(0xFF); \
  53502. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  53503. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53504. }
  53505. #define SET_GPIO_32_doen_spi1_pad_ss_1_n { \
  53506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53507. _ezchip_macro_read_value_ &= ~(0xFF); \
  53508. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  53509. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53510. }
  53511. #define SET_GPIO_32_doen_spi1_pad_txd { \
  53512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53513. _ezchip_macro_read_value_ &= ~(0xFF); \
  53514. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  53515. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53516. }
  53517. #define SET_GPIO_32_doen_spi2_pad_oe_n { \
  53518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53519. _ezchip_macro_read_value_ &= ~(0xFF); \
  53520. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  53521. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53522. }
  53523. #define SET_GPIO_32_doen_spi2_pad_sck_out { \
  53524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53525. _ezchip_macro_read_value_ &= ~(0xFF); \
  53526. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  53527. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53528. }
  53529. #define SET_GPIO_32_doen_spi2_pad_ss_0_n { \
  53530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53531. _ezchip_macro_read_value_ &= ~(0xFF); \
  53532. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  53533. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53534. }
  53535. #define SET_GPIO_32_doen_spi2_pad_ss_1_n { \
  53536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53537. _ezchip_macro_read_value_ &= ~(0xFF); \
  53538. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  53539. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53540. }
  53541. #define SET_GPIO_32_doen_spi2_pad_txd { \
  53542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53543. _ezchip_macro_read_value_ &= ~(0xFF); \
  53544. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  53545. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53546. }
  53547. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit0 { \
  53548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53549. _ezchip_macro_read_value_ &= ~(0xFF); \
  53550. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  53551. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53552. }
  53553. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit1 { \
  53554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53555. _ezchip_macro_read_value_ &= ~(0xFF); \
  53556. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  53557. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53558. }
  53559. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit2 { \
  53560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53561. _ezchip_macro_read_value_ &= ~(0xFF); \
  53562. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  53563. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53564. }
  53565. #define SET_GPIO_32_doen_spi2ahb_pad_oe_n_bit3 { \
  53566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53567. _ezchip_macro_read_value_ &= ~(0xFF); \
  53568. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  53569. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53570. }
  53571. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit0 { \
  53572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53573. _ezchip_macro_read_value_ &= ~(0xFF); \
  53574. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  53575. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53576. }
  53577. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit1 { \
  53578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53579. _ezchip_macro_read_value_ &= ~(0xFF); \
  53580. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  53581. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53582. }
  53583. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit2 { \
  53584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53585. _ezchip_macro_read_value_ &= ~(0xFF); \
  53586. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  53587. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53588. }
  53589. #define SET_GPIO_32_doen_spi2ahb_pad_txd_bit3 { \
  53590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53591. _ezchip_macro_read_value_ &= ~(0xFF); \
  53592. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  53593. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53594. }
  53595. #define SET_GPIO_32_doen_spi3_pad_oe_n { \
  53596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53597. _ezchip_macro_read_value_ &= ~(0xFF); \
  53598. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  53599. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53600. }
  53601. #define SET_GPIO_32_doen_spi3_pad_sck_out { \
  53602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53603. _ezchip_macro_read_value_ &= ~(0xFF); \
  53604. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  53605. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53606. }
  53607. #define SET_GPIO_32_doen_spi3_pad_ss_0_n { \
  53608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53609. _ezchip_macro_read_value_ &= ~(0xFF); \
  53610. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  53611. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53612. }
  53613. #define SET_GPIO_32_doen_spi3_pad_ss_1_n { \
  53614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53615. _ezchip_macro_read_value_ &= ~(0xFF); \
  53616. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  53617. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53618. }
  53619. #define SET_GPIO_32_doen_spi3_pad_txd { \
  53620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53621. _ezchip_macro_read_value_ &= ~(0xFF); \
  53622. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  53623. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53624. }
  53625. #define SET_GPIO_32_doen_uart0_pad_dtrn { \
  53626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53627. _ezchip_macro_read_value_ &= ~(0xFF); \
  53628. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  53629. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53630. }
  53631. #define SET_GPIO_32_doen_uart0_pad_rtsn { \
  53632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53633. _ezchip_macro_read_value_ &= ~(0xFF); \
  53634. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  53635. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53636. }
  53637. #define SET_GPIO_32_doen_uart0_pad_sout { \
  53638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53639. _ezchip_macro_read_value_ &= ~(0xFF); \
  53640. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  53641. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53642. }
  53643. #define SET_GPIO_32_doen_uart1_pad_sout { \
  53644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53645. _ezchip_macro_read_value_ &= ~(0xFF); \
  53646. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  53647. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53648. }
  53649. #define SET_GPIO_32_doen_uart2_pad_dtr_n { \
  53650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53651. _ezchip_macro_read_value_ &= ~(0xFF); \
  53652. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  53653. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53654. }
  53655. #define SET_GPIO_32_doen_uart2_pad_rts_n { \
  53656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53657. _ezchip_macro_read_value_ &= ~(0xFF); \
  53658. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  53659. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53660. }
  53661. #define SET_GPIO_32_doen_uart2_pad_sout { \
  53662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53663. _ezchip_macro_read_value_ &= ~(0xFF); \
  53664. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  53665. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53666. }
  53667. #define SET_GPIO_32_doen_uart3_pad_sout { \
  53668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53669. _ezchip_macro_read_value_ &= ~(0xFF); \
  53670. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  53671. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53672. }
  53673. #define SET_GPIO_32_doen_usb_drv_bus { \
  53674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_32_doen_REG_ADDR); \
  53675. _ezchip_macro_read_value_ &= ~(0xFF); \
  53676. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  53677. MA_OUTW(gpio_32_doen_REG_ADDR,_ezchip_macro_read_value_); \
  53678. }
  53679. #define SET_GPIO_33_dout_reverse_(en) { \
  53680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53681. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  53682. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  53683. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53684. }
  53685. #define SET_GPIO_33_dout_LOW { \
  53686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53687. _ezchip_macro_read_value_ &= ~(0xFF); \
  53688. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  53689. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53690. }
  53691. #define SET_GPIO_33_dout_HIGH { \
  53692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53693. _ezchip_macro_read_value_ &= ~(0xFF); \
  53694. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  53695. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53696. }
  53697. #define SET_GPIO_33_dout_clk_gmac_tophyref { \
  53698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53699. _ezchip_macro_read_value_ &= ~(0xFF); \
  53700. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  53701. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53702. }
  53703. #define SET_GPIO_33_dout_cpu_jtag_tdo { \
  53704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53705. _ezchip_macro_read_value_ &= ~(0xFF); \
  53706. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  53707. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53708. }
  53709. #define SET_GPIO_33_dout_cpu_jtag_tdo_oen { \
  53710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53711. _ezchip_macro_read_value_ &= ~(0xFF); \
  53712. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  53713. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53714. }
  53715. #define SET_GPIO_33_dout_dmic_clk_out { \
  53716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53717. _ezchip_macro_read_value_ &= ~(0xFF); \
  53718. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  53719. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53720. }
  53721. #define SET_GPIO_33_dout_dsp_JTDOEn_pad { \
  53722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53723. _ezchip_macro_read_value_ &= ~(0xFF); \
  53724. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  53725. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53726. }
  53727. #define SET_GPIO_33_dout_dsp_JTDO_pad { \
  53728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53729. _ezchip_macro_read_value_ &= ~(0xFF); \
  53730. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  53731. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53732. }
  53733. #define SET_GPIO_33_dout_i2c0_pad_sck_oe { \
  53734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53735. _ezchip_macro_read_value_ &= ~(0xFF); \
  53736. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  53737. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53738. }
  53739. #define SET_GPIO_33_dout_i2c0_pad_sda_oe { \
  53740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53741. _ezchip_macro_read_value_ &= ~(0xFF); \
  53742. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  53743. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53744. }
  53745. #define SET_GPIO_33_dout_i2c1_pad_sck_oe { \
  53746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53747. _ezchip_macro_read_value_ &= ~(0xFF); \
  53748. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  53749. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53750. }
  53751. #define SET_GPIO_33_dout_i2c1_pad_sda_oe { \
  53752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53753. _ezchip_macro_read_value_ &= ~(0xFF); \
  53754. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  53755. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53756. }
  53757. #define SET_GPIO_33_dout_i2c2_pad_sck_oe { \
  53758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53759. _ezchip_macro_read_value_ &= ~(0xFF); \
  53760. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  53761. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53762. }
  53763. #define SET_GPIO_33_dout_i2c2_pad_sda_oe { \
  53764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53765. _ezchip_macro_read_value_ &= ~(0xFF); \
  53766. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  53767. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53768. }
  53769. #define SET_GPIO_33_dout_i2c3_pad_sck_oe { \
  53770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53771. _ezchip_macro_read_value_ &= ~(0xFF); \
  53772. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  53773. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53774. }
  53775. #define SET_GPIO_33_dout_i2c3_pad_sda_oe { \
  53776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53777. _ezchip_macro_read_value_ &= ~(0xFF); \
  53778. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  53779. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53780. }
  53781. #define SET_GPIO_33_dout_i2srx_bclk_out { \
  53782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53783. _ezchip_macro_read_value_ &= ~(0xFF); \
  53784. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  53785. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53786. }
  53787. #define SET_GPIO_33_dout_i2srx_bclk_out_oen { \
  53788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53789. _ezchip_macro_read_value_ &= ~(0xFF); \
  53790. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  53791. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53792. }
  53793. #define SET_GPIO_33_dout_i2srx_lrck_out { \
  53794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53795. _ezchip_macro_read_value_ &= ~(0xFF); \
  53796. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  53797. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53798. }
  53799. #define SET_GPIO_33_dout_i2srx_lrck_out_oen { \
  53800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53801. _ezchip_macro_read_value_ &= ~(0xFF); \
  53802. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  53803. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53804. }
  53805. #define SET_GPIO_33_dout_i2srx_mclk_out { \
  53806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53807. _ezchip_macro_read_value_ &= ~(0xFF); \
  53808. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  53809. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53810. }
  53811. #define SET_GPIO_33_dout_i2stx_bclk_out { \
  53812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53813. _ezchip_macro_read_value_ &= ~(0xFF); \
  53814. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  53815. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53816. }
  53817. #define SET_GPIO_33_dout_i2stx_bclk_out_oen { \
  53818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53819. _ezchip_macro_read_value_ &= ~(0xFF); \
  53820. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  53821. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53822. }
  53823. #define SET_GPIO_33_dout_i2stx_lrck_out { \
  53824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53825. _ezchip_macro_read_value_ &= ~(0xFF); \
  53826. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  53827. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53828. }
  53829. #define SET_GPIO_33_dout_i2stx_lrckout_oen { \
  53830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53831. _ezchip_macro_read_value_ &= ~(0xFF); \
  53832. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  53833. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53834. }
  53835. #define SET_GPIO_33_dout_i2stx_mclk_out { \
  53836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53837. _ezchip_macro_read_value_ &= ~(0xFF); \
  53838. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  53839. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53840. }
  53841. #define SET_GPIO_33_dout_i2stx_sdout0 { \
  53842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53843. _ezchip_macro_read_value_ &= ~(0xFF); \
  53844. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  53845. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53846. }
  53847. #define SET_GPIO_33_dout_i2stx_sdout1 { \
  53848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53849. _ezchip_macro_read_value_ &= ~(0xFF); \
  53850. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  53851. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53852. }
  53853. #define SET_GPIO_33_dout_lcd_pad_csm_n { \
  53854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53855. _ezchip_macro_read_value_ &= ~(0xFF); \
  53856. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  53857. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53858. }
  53859. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit0 { \
  53860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53861. _ezchip_macro_read_value_ &= ~(0xFF); \
  53862. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  53863. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53864. }
  53865. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit1 { \
  53866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53867. _ezchip_macro_read_value_ &= ~(0xFF); \
  53868. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  53869. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53870. }
  53871. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit2 { \
  53872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53873. _ezchip_macro_read_value_ &= ~(0xFF); \
  53874. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  53875. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53876. }
  53877. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit3 { \
  53878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53879. _ezchip_macro_read_value_ &= ~(0xFF); \
  53880. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  53881. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53882. }
  53883. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit4 { \
  53884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53885. _ezchip_macro_read_value_ &= ~(0xFF); \
  53886. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  53887. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53888. }
  53889. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit5 { \
  53890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53891. _ezchip_macro_read_value_ &= ~(0xFF); \
  53892. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  53893. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53894. }
  53895. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit6 { \
  53896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53897. _ezchip_macro_read_value_ &= ~(0xFF); \
  53898. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  53899. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53900. }
  53901. #define SET_GPIO_33_dout_pwm_pad_oe_n_bit7 { \
  53902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53903. _ezchip_macro_read_value_ &= ~(0xFF); \
  53904. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  53905. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53906. }
  53907. #define SET_GPIO_33_dout_pwm_pad_out_bit0 { \
  53908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53909. _ezchip_macro_read_value_ &= ~(0xFF); \
  53910. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  53911. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53912. }
  53913. #define SET_GPIO_33_dout_pwm_pad_out_bit1 { \
  53914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53915. _ezchip_macro_read_value_ &= ~(0xFF); \
  53916. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  53917. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53918. }
  53919. #define SET_GPIO_33_dout_pwm_pad_out_bit2 { \
  53920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53921. _ezchip_macro_read_value_ &= ~(0xFF); \
  53922. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  53923. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53924. }
  53925. #define SET_GPIO_33_dout_pwm_pad_out_bit3 { \
  53926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53927. _ezchip_macro_read_value_ &= ~(0xFF); \
  53928. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  53929. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53930. }
  53931. #define SET_GPIO_33_dout_pwm_pad_out_bit4 { \
  53932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53933. _ezchip_macro_read_value_ &= ~(0xFF); \
  53934. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  53935. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53936. }
  53937. #define SET_GPIO_33_dout_pwm_pad_out_bit5 { \
  53938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53939. _ezchip_macro_read_value_ &= ~(0xFF); \
  53940. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  53941. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53942. }
  53943. #define SET_GPIO_33_dout_pwm_pad_out_bit6 { \
  53944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53945. _ezchip_macro_read_value_ &= ~(0xFF); \
  53946. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  53947. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53948. }
  53949. #define SET_GPIO_33_dout_pwm_pad_out_bit7 { \
  53950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53951. _ezchip_macro_read_value_ &= ~(0xFF); \
  53952. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  53953. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53954. }
  53955. #define SET_GPIO_33_dout_pwmdac_left_out { \
  53956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53957. _ezchip_macro_read_value_ &= ~(0xFF); \
  53958. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  53959. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53960. }
  53961. #define SET_GPIO_33_dout_pwmdac_right_out { \
  53962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53963. _ezchip_macro_read_value_ &= ~(0xFF); \
  53964. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  53965. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53966. }
  53967. #define SET_GPIO_33_dout_qspi_csn1_out { \
  53968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53969. _ezchip_macro_read_value_ &= ~(0xFF); \
  53970. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  53971. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53972. }
  53973. #define SET_GPIO_33_dout_qspi_csn2_out { \
  53974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53975. _ezchip_macro_read_value_ &= ~(0xFF); \
  53976. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  53977. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53978. }
  53979. #define SET_GPIO_33_dout_qspi_csn3_out { \
  53980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53981. _ezchip_macro_read_value_ &= ~(0xFF); \
  53982. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  53983. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53984. }
  53985. #define SET_GPIO_33_dout_register23_SCFG_cmsensor_rst0 { \
  53986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53987. _ezchip_macro_read_value_ &= ~(0xFF); \
  53988. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  53989. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53990. }
  53991. #define SET_GPIO_33_dout_register23_SCFG_cmsensor_rst1 { \
  53992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53993. _ezchip_macro_read_value_ &= ~(0xFF); \
  53994. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  53995. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  53996. }
  53997. #define SET_GPIO_33_dout_register32_SCFG_gmac_phy_rstn { \
  53998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  53999. _ezchip_macro_read_value_ &= ~(0xFF); \
  54000. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  54001. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54002. }
  54003. #define SET_GPIO_33_dout_sdio0_pad_card_power_en { \
  54004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54005. _ezchip_macro_read_value_ &= ~(0xFF); \
  54006. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  54007. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54008. }
  54009. #define SET_GPIO_33_dout_sdio0_pad_cclk_out { \
  54010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54011. _ezchip_macro_read_value_ &= ~(0xFF); \
  54012. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  54013. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54014. }
  54015. #define SET_GPIO_33_dout_sdio0_pad_ccmd_oe { \
  54016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54017. _ezchip_macro_read_value_ &= ~(0xFF); \
  54018. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  54019. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54020. }
  54021. #define SET_GPIO_33_dout_sdio0_pad_ccmd_out { \
  54022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54023. _ezchip_macro_read_value_ &= ~(0xFF); \
  54024. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  54025. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54026. }
  54027. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit0 { \
  54028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54029. _ezchip_macro_read_value_ &= ~(0xFF); \
  54030. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  54031. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54032. }
  54033. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit1 { \
  54034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54035. _ezchip_macro_read_value_ &= ~(0xFF); \
  54036. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  54037. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54038. }
  54039. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit2 { \
  54040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54041. _ezchip_macro_read_value_ &= ~(0xFF); \
  54042. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  54043. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54044. }
  54045. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit3 { \
  54046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54047. _ezchip_macro_read_value_ &= ~(0xFF); \
  54048. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  54049. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54050. }
  54051. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit4 { \
  54052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54053. _ezchip_macro_read_value_ &= ~(0xFF); \
  54054. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  54055. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54056. }
  54057. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit5 { \
  54058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54059. _ezchip_macro_read_value_ &= ~(0xFF); \
  54060. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  54061. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54062. }
  54063. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit6 { \
  54064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54065. _ezchip_macro_read_value_ &= ~(0xFF); \
  54066. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  54067. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54068. }
  54069. #define SET_GPIO_33_dout_sdio0_pad_cdata_oe_bit7 { \
  54070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54071. _ezchip_macro_read_value_ &= ~(0xFF); \
  54072. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  54073. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54074. }
  54075. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit0 { \
  54076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54077. _ezchip_macro_read_value_ &= ~(0xFF); \
  54078. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  54079. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54080. }
  54081. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit1 { \
  54082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54083. _ezchip_macro_read_value_ &= ~(0xFF); \
  54084. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  54085. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54086. }
  54087. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit2 { \
  54088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54089. _ezchip_macro_read_value_ &= ~(0xFF); \
  54090. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  54091. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54092. }
  54093. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit3 { \
  54094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54095. _ezchip_macro_read_value_ &= ~(0xFF); \
  54096. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  54097. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54098. }
  54099. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit4 { \
  54100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54101. _ezchip_macro_read_value_ &= ~(0xFF); \
  54102. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  54103. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54104. }
  54105. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit5 { \
  54106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54107. _ezchip_macro_read_value_ &= ~(0xFF); \
  54108. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  54109. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54110. }
  54111. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit6 { \
  54112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54113. _ezchip_macro_read_value_ &= ~(0xFF); \
  54114. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  54115. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54116. }
  54117. #define SET_GPIO_33_dout_sdio0_pad_cdata_out_bit7 { \
  54118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54119. _ezchip_macro_read_value_ &= ~(0xFF); \
  54120. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  54121. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54122. }
  54123. #define SET_GPIO_33_dout_sdio0_pad_rst_n { \
  54124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54125. _ezchip_macro_read_value_ &= ~(0xFF); \
  54126. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  54127. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54128. }
  54129. #define SET_GPIO_33_dout_sdio1_pad_card_power_en { \
  54130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54131. _ezchip_macro_read_value_ &= ~(0xFF); \
  54132. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  54133. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54134. }
  54135. #define SET_GPIO_33_dout_sdio1_pad_cclk_out { \
  54136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54137. _ezchip_macro_read_value_ &= ~(0xFF); \
  54138. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  54139. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54140. }
  54141. #define SET_GPIO_33_dout_sdio1_pad_ccmd_oe { \
  54142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54143. _ezchip_macro_read_value_ &= ~(0xFF); \
  54144. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  54145. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54146. }
  54147. #define SET_GPIO_33_dout_sdio1_pad_ccmd_out { \
  54148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54149. _ezchip_macro_read_value_ &= ~(0xFF); \
  54150. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  54151. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54152. }
  54153. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit0 { \
  54154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54155. _ezchip_macro_read_value_ &= ~(0xFF); \
  54156. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  54157. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54158. }
  54159. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit1 { \
  54160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54161. _ezchip_macro_read_value_ &= ~(0xFF); \
  54162. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  54163. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54164. }
  54165. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit2 { \
  54166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54167. _ezchip_macro_read_value_ &= ~(0xFF); \
  54168. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  54169. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54170. }
  54171. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit3 { \
  54172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54173. _ezchip_macro_read_value_ &= ~(0xFF); \
  54174. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  54175. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54176. }
  54177. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit4 { \
  54178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54179. _ezchip_macro_read_value_ &= ~(0xFF); \
  54180. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  54181. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54182. }
  54183. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit5 { \
  54184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54185. _ezchip_macro_read_value_ &= ~(0xFF); \
  54186. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  54187. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54188. }
  54189. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit6 { \
  54190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54191. _ezchip_macro_read_value_ &= ~(0xFF); \
  54192. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  54193. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54194. }
  54195. #define SET_GPIO_33_dout_sdio1_pad_cdata_oe_bit7 { \
  54196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54197. _ezchip_macro_read_value_ &= ~(0xFF); \
  54198. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  54199. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54200. }
  54201. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit0 { \
  54202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54203. _ezchip_macro_read_value_ &= ~(0xFF); \
  54204. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  54205. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54206. }
  54207. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit1 { \
  54208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54209. _ezchip_macro_read_value_ &= ~(0xFF); \
  54210. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  54211. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54212. }
  54213. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit2 { \
  54214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54215. _ezchip_macro_read_value_ &= ~(0xFF); \
  54216. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  54217. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54218. }
  54219. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit3 { \
  54220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54221. _ezchip_macro_read_value_ &= ~(0xFF); \
  54222. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  54223. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54224. }
  54225. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit4 { \
  54226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54227. _ezchip_macro_read_value_ &= ~(0xFF); \
  54228. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  54229. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54230. }
  54231. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit5 { \
  54232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54233. _ezchip_macro_read_value_ &= ~(0xFF); \
  54234. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  54235. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54236. }
  54237. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit6 { \
  54238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54239. _ezchip_macro_read_value_ &= ~(0xFF); \
  54240. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  54241. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54242. }
  54243. #define SET_GPIO_33_dout_sdio1_pad_cdata_out_bit7 { \
  54244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54245. _ezchip_macro_read_value_ &= ~(0xFF); \
  54246. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  54247. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54248. }
  54249. #define SET_GPIO_33_dout_sdio1_pad_rst_n { \
  54250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54251. _ezchip_macro_read_value_ &= ~(0xFF); \
  54252. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  54253. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54254. }
  54255. #define SET_GPIO_33_dout_spdif_tx_sdout { \
  54256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54257. _ezchip_macro_read_value_ &= ~(0xFF); \
  54258. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  54259. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54260. }
  54261. #define SET_GPIO_33_dout_spdif_tx_sdout_oen { \
  54262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54263. _ezchip_macro_read_value_ &= ~(0xFF); \
  54264. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  54265. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54266. }
  54267. #define SET_GPIO_33_dout_spi0_pad_oe_n { \
  54268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54269. _ezchip_macro_read_value_ &= ~(0xFF); \
  54270. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  54271. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54272. }
  54273. #define SET_GPIO_33_dout_spi0_pad_sck_out { \
  54274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54275. _ezchip_macro_read_value_ &= ~(0xFF); \
  54276. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  54277. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54278. }
  54279. #define SET_GPIO_33_dout_spi0_pad_ss_0_n { \
  54280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54281. _ezchip_macro_read_value_ &= ~(0xFF); \
  54282. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  54283. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54284. }
  54285. #define SET_GPIO_33_dout_spi0_pad_ss_1_n { \
  54286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54287. _ezchip_macro_read_value_ &= ~(0xFF); \
  54288. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  54289. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54290. }
  54291. #define SET_GPIO_33_dout_spi0_pad_txd { \
  54292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54293. _ezchip_macro_read_value_ &= ~(0xFF); \
  54294. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  54295. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54296. }
  54297. #define SET_GPIO_33_dout_spi1_pad_oe_n { \
  54298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54299. _ezchip_macro_read_value_ &= ~(0xFF); \
  54300. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  54301. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54302. }
  54303. #define SET_GPIO_33_dout_spi1_pad_sck_out { \
  54304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54305. _ezchip_macro_read_value_ &= ~(0xFF); \
  54306. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  54307. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54308. }
  54309. #define SET_GPIO_33_dout_spi1_pad_ss_0_n { \
  54310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54311. _ezchip_macro_read_value_ &= ~(0xFF); \
  54312. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  54313. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54314. }
  54315. #define SET_GPIO_33_dout_spi1_pad_ss_1_n { \
  54316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54317. _ezchip_macro_read_value_ &= ~(0xFF); \
  54318. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  54319. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54320. }
  54321. #define SET_GPIO_33_dout_spi1_pad_txd { \
  54322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54323. _ezchip_macro_read_value_ &= ~(0xFF); \
  54324. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  54325. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54326. }
  54327. #define SET_GPIO_33_dout_spi2_pad_oe_n { \
  54328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54329. _ezchip_macro_read_value_ &= ~(0xFF); \
  54330. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  54331. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54332. }
  54333. #define SET_GPIO_33_dout_spi2_pad_sck_out { \
  54334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54335. _ezchip_macro_read_value_ &= ~(0xFF); \
  54336. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  54337. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54338. }
  54339. #define SET_GPIO_33_dout_spi2_pad_ss_0_n { \
  54340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54341. _ezchip_macro_read_value_ &= ~(0xFF); \
  54342. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  54343. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54344. }
  54345. #define SET_GPIO_33_dout_spi2_pad_ss_1_n { \
  54346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54347. _ezchip_macro_read_value_ &= ~(0xFF); \
  54348. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  54349. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54350. }
  54351. #define SET_GPIO_33_dout_spi2_pad_txd { \
  54352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54353. _ezchip_macro_read_value_ &= ~(0xFF); \
  54354. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  54355. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54356. }
  54357. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit0 { \
  54358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54359. _ezchip_macro_read_value_ &= ~(0xFF); \
  54360. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  54361. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54362. }
  54363. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit1 { \
  54364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54365. _ezchip_macro_read_value_ &= ~(0xFF); \
  54366. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  54367. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54368. }
  54369. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit2 { \
  54370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54371. _ezchip_macro_read_value_ &= ~(0xFF); \
  54372. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  54373. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54374. }
  54375. #define SET_GPIO_33_dout_spi2ahb_pad_oe_n_bit3 { \
  54376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54377. _ezchip_macro_read_value_ &= ~(0xFF); \
  54378. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  54379. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54380. }
  54381. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit0 { \
  54382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54383. _ezchip_macro_read_value_ &= ~(0xFF); \
  54384. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  54385. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54386. }
  54387. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit1 { \
  54388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54389. _ezchip_macro_read_value_ &= ~(0xFF); \
  54390. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  54391. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54392. }
  54393. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit2 { \
  54394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54395. _ezchip_macro_read_value_ &= ~(0xFF); \
  54396. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  54397. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54398. }
  54399. #define SET_GPIO_33_dout_spi2ahb_pad_txd_bit3 { \
  54400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54401. _ezchip_macro_read_value_ &= ~(0xFF); \
  54402. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  54403. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54404. }
  54405. #define SET_GPIO_33_dout_spi3_pad_oe_n { \
  54406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54407. _ezchip_macro_read_value_ &= ~(0xFF); \
  54408. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  54409. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54410. }
  54411. #define SET_GPIO_33_dout_spi3_pad_sck_out { \
  54412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54413. _ezchip_macro_read_value_ &= ~(0xFF); \
  54414. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  54415. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54416. }
  54417. #define SET_GPIO_33_dout_spi3_pad_ss_0_n { \
  54418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54419. _ezchip_macro_read_value_ &= ~(0xFF); \
  54420. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  54421. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54422. }
  54423. #define SET_GPIO_33_dout_spi3_pad_ss_1_n { \
  54424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54425. _ezchip_macro_read_value_ &= ~(0xFF); \
  54426. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  54427. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54428. }
  54429. #define SET_GPIO_33_dout_spi3_pad_txd { \
  54430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54431. _ezchip_macro_read_value_ &= ~(0xFF); \
  54432. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  54433. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54434. }
  54435. #define SET_GPIO_33_dout_uart0_pad_dtrn { \
  54436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54437. _ezchip_macro_read_value_ &= ~(0xFF); \
  54438. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  54439. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54440. }
  54441. #define SET_GPIO_33_dout_uart0_pad_rtsn { \
  54442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54443. _ezchip_macro_read_value_ &= ~(0xFF); \
  54444. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  54445. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54446. }
  54447. #define SET_GPIO_33_dout_uart0_pad_sout { \
  54448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54449. _ezchip_macro_read_value_ &= ~(0xFF); \
  54450. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  54451. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54452. }
  54453. #define SET_GPIO_33_dout_uart1_pad_sout { \
  54454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54455. _ezchip_macro_read_value_ &= ~(0xFF); \
  54456. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  54457. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54458. }
  54459. #define SET_GPIO_33_dout_uart2_pad_dtr_n { \
  54460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54461. _ezchip_macro_read_value_ &= ~(0xFF); \
  54462. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  54463. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54464. }
  54465. #define SET_GPIO_33_dout_uart2_pad_rts_n { \
  54466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54467. _ezchip_macro_read_value_ &= ~(0xFF); \
  54468. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  54469. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54470. }
  54471. #define SET_GPIO_33_dout_uart2_pad_sout { \
  54472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54473. _ezchip_macro_read_value_ &= ~(0xFF); \
  54474. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  54475. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54476. }
  54477. #define SET_GPIO_33_dout_uart3_pad_sout { \
  54478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54479. _ezchip_macro_read_value_ &= ~(0xFF); \
  54480. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  54481. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54482. }
  54483. #define SET_GPIO_33_dout_usb_drv_bus { \
  54484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_dout_REG_ADDR); \
  54485. _ezchip_macro_read_value_ &= ~(0xFF); \
  54486. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  54487. MA_OUTW(gpio_33_dout_REG_ADDR,_ezchip_macro_read_value_); \
  54488. }
  54489. #define SET_GPIO_33_doen_reverse_(en) { \
  54490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54491. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  54492. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  54493. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54494. }
  54495. #define SET_GPIO_33_doen_LOW { \
  54496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54497. _ezchip_macro_read_value_ &= ~(0xFF); \
  54498. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  54499. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54500. }
  54501. #define SET_GPIO_33_doen_HIGH { \
  54502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54503. _ezchip_macro_read_value_ &= ~(0xFF); \
  54504. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  54505. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54506. }
  54507. #define SET_GPIO_33_doen_clk_gmac_tophyref { \
  54508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54509. _ezchip_macro_read_value_ &= ~(0xFF); \
  54510. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  54511. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54512. }
  54513. #define SET_GPIO_33_doen_cpu_jtag_tdo { \
  54514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54515. _ezchip_macro_read_value_ &= ~(0xFF); \
  54516. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  54517. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54518. }
  54519. #define SET_GPIO_33_doen_cpu_jtag_tdo_oen { \
  54520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54521. _ezchip_macro_read_value_ &= ~(0xFF); \
  54522. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  54523. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54524. }
  54525. #define SET_GPIO_33_doen_dmic_clk_out { \
  54526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54527. _ezchip_macro_read_value_ &= ~(0xFF); \
  54528. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  54529. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54530. }
  54531. #define SET_GPIO_33_doen_dsp_JTDOEn_pad { \
  54532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54533. _ezchip_macro_read_value_ &= ~(0xFF); \
  54534. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  54535. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54536. }
  54537. #define SET_GPIO_33_doen_dsp_JTDO_pad { \
  54538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54539. _ezchip_macro_read_value_ &= ~(0xFF); \
  54540. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  54541. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54542. }
  54543. #define SET_GPIO_33_doen_i2c0_pad_sck_oe { \
  54544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54545. _ezchip_macro_read_value_ &= ~(0xFF); \
  54546. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  54547. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54548. }
  54549. #define SET_GPIO_33_doen_i2c0_pad_sda_oe { \
  54550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54551. _ezchip_macro_read_value_ &= ~(0xFF); \
  54552. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  54553. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54554. }
  54555. #define SET_GPIO_33_doen_i2c1_pad_sck_oe { \
  54556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54557. _ezchip_macro_read_value_ &= ~(0xFF); \
  54558. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  54559. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54560. }
  54561. #define SET_GPIO_33_doen_i2c1_pad_sda_oe { \
  54562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54563. _ezchip_macro_read_value_ &= ~(0xFF); \
  54564. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  54565. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54566. }
  54567. #define SET_GPIO_33_doen_i2c2_pad_sck_oe { \
  54568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54569. _ezchip_macro_read_value_ &= ~(0xFF); \
  54570. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  54571. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54572. }
  54573. #define SET_GPIO_33_doen_i2c2_pad_sda_oe { \
  54574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54575. _ezchip_macro_read_value_ &= ~(0xFF); \
  54576. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  54577. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54578. }
  54579. #define SET_GPIO_33_doen_i2c3_pad_sck_oe { \
  54580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54581. _ezchip_macro_read_value_ &= ~(0xFF); \
  54582. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  54583. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54584. }
  54585. #define SET_GPIO_33_doen_i2c3_pad_sda_oe { \
  54586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54587. _ezchip_macro_read_value_ &= ~(0xFF); \
  54588. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  54589. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54590. }
  54591. #define SET_GPIO_33_doen_i2srx_bclk_out { \
  54592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54593. _ezchip_macro_read_value_ &= ~(0xFF); \
  54594. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  54595. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54596. }
  54597. #define SET_GPIO_33_doen_i2srx_bclk_out_oen { \
  54598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54599. _ezchip_macro_read_value_ &= ~(0xFF); \
  54600. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  54601. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54602. }
  54603. #define SET_GPIO_33_doen_i2srx_lrck_out { \
  54604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54605. _ezchip_macro_read_value_ &= ~(0xFF); \
  54606. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  54607. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54608. }
  54609. #define SET_GPIO_33_doen_i2srx_lrck_out_oen { \
  54610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54611. _ezchip_macro_read_value_ &= ~(0xFF); \
  54612. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  54613. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54614. }
  54615. #define SET_GPIO_33_doen_i2srx_mclk_out { \
  54616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54617. _ezchip_macro_read_value_ &= ~(0xFF); \
  54618. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  54619. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54620. }
  54621. #define SET_GPIO_33_doen_i2stx_bclk_out { \
  54622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54623. _ezchip_macro_read_value_ &= ~(0xFF); \
  54624. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  54625. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54626. }
  54627. #define SET_GPIO_33_doen_i2stx_bclk_out_oen { \
  54628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54629. _ezchip_macro_read_value_ &= ~(0xFF); \
  54630. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  54631. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54632. }
  54633. #define SET_GPIO_33_doen_i2stx_lrck_out { \
  54634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54635. _ezchip_macro_read_value_ &= ~(0xFF); \
  54636. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  54637. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54638. }
  54639. #define SET_GPIO_33_doen_i2stx_lrckout_oen { \
  54640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54641. _ezchip_macro_read_value_ &= ~(0xFF); \
  54642. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  54643. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54644. }
  54645. #define SET_GPIO_33_doen_i2stx_mclk_out { \
  54646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54647. _ezchip_macro_read_value_ &= ~(0xFF); \
  54648. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  54649. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54650. }
  54651. #define SET_GPIO_33_doen_i2stx_sdout0 { \
  54652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54653. _ezchip_macro_read_value_ &= ~(0xFF); \
  54654. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  54655. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54656. }
  54657. #define SET_GPIO_33_doen_i2stx_sdout1 { \
  54658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54659. _ezchip_macro_read_value_ &= ~(0xFF); \
  54660. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  54661. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54662. }
  54663. #define SET_GPIO_33_doen_lcd_pad_csm_n { \
  54664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54665. _ezchip_macro_read_value_ &= ~(0xFF); \
  54666. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  54667. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54668. }
  54669. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit0 { \
  54670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54671. _ezchip_macro_read_value_ &= ~(0xFF); \
  54672. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  54673. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54674. }
  54675. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit1 { \
  54676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54677. _ezchip_macro_read_value_ &= ~(0xFF); \
  54678. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  54679. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54680. }
  54681. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit2 { \
  54682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54683. _ezchip_macro_read_value_ &= ~(0xFF); \
  54684. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  54685. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54686. }
  54687. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit3 { \
  54688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54689. _ezchip_macro_read_value_ &= ~(0xFF); \
  54690. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  54691. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54692. }
  54693. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit4 { \
  54694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54695. _ezchip_macro_read_value_ &= ~(0xFF); \
  54696. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  54697. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54698. }
  54699. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit5 { \
  54700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54701. _ezchip_macro_read_value_ &= ~(0xFF); \
  54702. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  54703. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54704. }
  54705. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit6 { \
  54706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54707. _ezchip_macro_read_value_ &= ~(0xFF); \
  54708. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  54709. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54710. }
  54711. #define SET_GPIO_33_doen_pwm_pad_oe_n_bit7 { \
  54712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54713. _ezchip_macro_read_value_ &= ~(0xFF); \
  54714. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  54715. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54716. }
  54717. #define SET_GPIO_33_doen_pwm_pad_out_bit0 { \
  54718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54719. _ezchip_macro_read_value_ &= ~(0xFF); \
  54720. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  54721. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54722. }
  54723. #define SET_GPIO_33_doen_pwm_pad_out_bit1 { \
  54724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54725. _ezchip_macro_read_value_ &= ~(0xFF); \
  54726. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  54727. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54728. }
  54729. #define SET_GPIO_33_doen_pwm_pad_out_bit2 { \
  54730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54731. _ezchip_macro_read_value_ &= ~(0xFF); \
  54732. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  54733. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54734. }
  54735. #define SET_GPIO_33_doen_pwm_pad_out_bit3 { \
  54736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54737. _ezchip_macro_read_value_ &= ~(0xFF); \
  54738. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  54739. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54740. }
  54741. #define SET_GPIO_33_doen_pwm_pad_out_bit4 { \
  54742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54743. _ezchip_macro_read_value_ &= ~(0xFF); \
  54744. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  54745. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54746. }
  54747. #define SET_GPIO_33_doen_pwm_pad_out_bit5 { \
  54748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54749. _ezchip_macro_read_value_ &= ~(0xFF); \
  54750. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  54751. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54752. }
  54753. #define SET_GPIO_33_doen_pwm_pad_out_bit6 { \
  54754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54755. _ezchip_macro_read_value_ &= ~(0xFF); \
  54756. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  54757. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54758. }
  54759. #define SET_GPIO_33_doen_pwm_pad_out_bit7 { \
  54760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54761. _ezchip_macro_read_value_ &= ~(0xFF); \
  54762. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  54763. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54764. }
  54765. #define SET_GPIO_33_doen_pwmdac_left_out { \
  54766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54767. _ezchip_macro_read_value_ &= ~(0xFF); \
  54768. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  54769. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54770. }
  54771. #define SET_GPIO_33_doen_pwmdac_right_out { \
  54772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54773. _ezchip_macro_read_value_ &= ~(0xFF); \
  54774. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  54775. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54776. }
  54777. #define SET_GPIO_33_doen_qspi_csn1_out { \
  54778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54779. _ezchip_macro_read_value_ &= ~(0xFF); \
  54780. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  54781. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54782. }
  54783. #define SET_GPIO_33_doen_qspi_csn2_out { \
  54784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54785. _ezchip_macro_read_value_ &= ~(0xFF); \
  54786. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  54787. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54788. }
  54789. #define SET_GPIO_33_doen_qspi_csn3_out { \
  54790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54791. _ezchip_macro_read_value_ &= ~(0xFF); \
  54792. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  54793. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54794. }
  54795. #define SET_GPIO_33_doen_register23_SCFG_cmsensor_rst0 { \
  54796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54797. _ezchip_macro_read_value_ &= ~(0xFF); \
  54798. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  54799. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54800. }
  54801. #define SET_GPIO_33_doen_register23_SCFG_cmsensor_rst1 { \
  54802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54803. _ezchip_macro_read_value_ &= ~(0xFF); \
  54804. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  54805. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54806. }
  54807. #define SET_GPIO_33_doen_register32_SCFG_gmac_phy_rstn { \
  54808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54809. _ezchip_macro_read_value_ &= ~(0xFF); \
  54810. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  54811. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54812. }
  54813. #define SET_GPIO_33_doen_sdio0_pad_card_power_en { \
  54814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54815. _ezchip_macro_read_value_ &= ~(0xFF); \
  54816. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  54817. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54818. }
  54819. #define SET_GPIO_33_doen_sdio0_pad_cclk_out { \
  54820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54821. _ezchip_macro_read_value_ &= ~(0xFF); \
  54822. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  54823. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54824. }
  54825. #define SET_GPIO_33_doen_sdio0_pad_ccmd_oe { \
  54826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54827. _ezchip_macro_read_value_ &= ~(0xFF); \
  54828. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  54829. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54830. }
  54831. #define SET_GPIO_33_doen_sdio0_pad_ccmd_out { \
  54832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54833. _ezchip_macro_read_value_ &= ~(0xFF); \
  54834. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  54835. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54836. }
  54837. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit0 { \
  54838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54839. _ezchip_macro_read_value_ &= ~(0xFF); \
  54840. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  54841. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54842. }
  54843. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit1 { \
  54844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54845. _ezchip_macro_read_value_ &= ~(0xFF); \
  54846. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  54847. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54848. }
  54849. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit2 { \
  54850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54851. _ezchip_macro_read_value_ &= ~(0xFF); \
  54852. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  54853. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54854. }
  54855. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit3 { \
  54856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54857. _ezchip_macro_read_value_ &= ~(0xFF); \
  54858. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  54859. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54860. }
  54861. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit4 { \
  54862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54863. _ezchip_macro_read_value_ &= ~(0xFF); \
  54864. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  54865. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54866. }
  54867. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit5 { \
  54868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54869. _ezchip_macro_read_value_ &= ~(0xFF); \
  54870. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  54871. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54872. }
  54873. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit6 { \
  54874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54875. _ezchip_macro_read_value_ &= ~(0xFF); \
  54876. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  54877. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54878. }
  54879. #define SET_GPIO_33_doen_sdio0_pad_cdata_oe_bit7 { \
  54880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54881. _ezchip_macro_read_value_ &= ~(0xFF); \
  54882. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  54883. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54884. }
  54885. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit0 { \
  54886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54887. _ezchip_macro_read_value_ &= ~(0xFF); \
  54888. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  54889. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54890. }
  54891. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit1 { \
  54892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54893. _ezchip_macro_read_value_ &= ~(0xFF); \
  54894. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  54895. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54896. }
  54897. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit2 { \
  54898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54899. _ezchip_macro_read_value_ &= ~(0xFF); \
  54900. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  54901. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54902. }
  54903. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit3 { \
  54904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54905. _ezchip_macro_read_value_ &= ~(0xFF); \
  54906. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  54907. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54908. }
  54909. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit4 { \
  54910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54911. _ezchip_macro_read_value_ &= ~(0xFF); \
  54912. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  54913. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54914. }
  54915. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit5 { \
  54916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54917. _ezchip_macro_read_value_ &= ~(0xFF); \
  54918. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  54919. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54920. }
  54921. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit6 { \
  54922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54923. _ezchip_macro_read_value_ &= ~(0xFF); \
  54924. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  54925. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54926. }
  54927. #define SET_GPIO_33_doen_sdio0_pad_cdata_out_bit7 { \
  54928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54929. _ezchip_macro_read_value_ &= ~(0xFF); \
  54930. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  54931. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54932. }
  54933. #define SET_GPIO_33_doen_sdio0_pad_rst_n { \
  54934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54935. _ezchip_macro_read_value_ &= ~(0xFF); \
  54936. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  54937. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54938. }
  54939. #define SET_GPIO_33_doen_sdio1_pad_card_power_en { \
  54940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54941. _ezchip_macro_read_value_ &= ~(0xFF); \
  54942. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  54943. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54944. }
  54945. #define SET_GPIO_33_doen_sdio1_pad_cclk_out { \
  54946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54947. _ezchip_macro_read_value_ &= ~(0xFF); \
  54948. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  54949. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54950. }
  54951. #define SET_GPIO_33_doen_sdio1_pad_ccmd_oe { \
  54952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54953. _ezchip_macro_read_value_ &= ~(0xFF); \
  54954. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  54955. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54956. }
  54957. #define SET_GPIO_33_doen_sdio1_pad_ccmd_out { \
  54958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54959. _ezchip_macro_read_value_ &= ~(0xFF); \
  54960. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  54961. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54962. }
  54963. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit0 { \
  54964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54965. _ezchip_macro_read_value_ &= ~(0xFF); \
  54966. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  54967. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54968. }
  54969. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit1 { \
  54970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54971. _ezchip_macro_read_value_ &= ~(0xFF); \
  54972. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  54973. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54974. }
  54975. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit2 { \
  54976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54977. _ezchip_macro_read_value_ &= ~(0xFF); \
  54978. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  54979. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54980. }
  54981. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit3 { \
  54982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54983. _ezchip_macro_read_value_ &= ~(0xFF); \
  54984. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  54985. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54986. }
  54987. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit4 { \
  54988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54989. _ezchip_macro_read_value_ &= ~(0xFF); \
  54990. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  54991. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54992. }
  54993. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit5 { \
  54994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  54995. _ezchip_macro_read_value_ &= ~(0xFF); \
  54996. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  54997. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  54998. }
  54999. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit6 { \
  55000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55001. _ezchip_macro_read_value_ &= ~(0xFF); \
  55002. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  55003. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55004. }
  55005. #define SET_GPIO_33_doen_sdio1_pad_cdata_oe_bit7 { \
  55006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55007. _ezchip_macro_read_value_ &= ~(0xFF); \
  55008. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  55009. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55010. }
  55011. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit0 { \
  55012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55013. _ezchip_macro_read_value_ &= ~(0xFF); \
  55014. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  55015. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55016. }
  55017. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit1 { \
  55018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55019. _ezchip_macro_read_value_ &= ~(0xFF); \
  55020. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  55021. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55022. }
  55023. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit2 { \
  55024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55025. _ezchip_macro_read_value_ &= ~(0xFF); \
  55026. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  55027. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55028. }
  55029. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit3 { \
  55030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55031. _ezchip_macro_read_value_ &= ~(0xFF); \
  55032. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  55033. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55034. }
  55035. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit4 { \
  55036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55037. _ezchip_macro_read_value_ &= ~(0xFF); \
  55038. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  55039. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55040. }
  55041. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit5 { \
  55042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55043. _ezchip_macro_read_value_ &= ~(0xFF); \
  55044. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  55045. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55046. }
  55047. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit6 { \
  55048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55049. _ezchip_macro_read_value_ &= ~(0xFF); \
  55050. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  55051. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55052. }
  55053. #define SET_GPIO_33_doen_sdio1_pad_cdata_out_bit7 { \
  55054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55055. _ezchip_macro_read_value_ &= ~(0xFF); \
  55056. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  55057. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55058. }
  55059. #define SET_GPIO_33_doen_sdio1_pad_rst_n { \
  55060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55061. _ezchip_macro_read_value_ &= ~(0xFF); \
  55062. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  55063. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55064. }
  55065. #define SET_GPIO_33_doen_spdif_tx_sdout { \
  55066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55067. _ezchip_macro_read_value_ &= ~(0xFF); \
  55068. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  55069. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55070. }
  55071. #define SET_GPIO_33_doen_spdif_tx_sdout_oen { \
  55072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55073. _ezchip_macro_read_value_ &= ~(0xFF); \
  55074. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  55075. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55076. }
  55077. #define SET_GPIO_33_doen_spi0_pad_oe_n { \
  55078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55079. _ezchip_macro_read_value_ &= ~(0xFF); \
  55080. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  55081. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55082. }
  55083. #define SET_GPIO_33_doen_spi0_pad_sck_out { \
  55084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55085. _ezchip_macro_read_value_ &= ~(0xFF); \
  55086. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  55087. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55088. }
  55089. #define SET_GPIO_33_doen_spi0_pad_ss_0_n { \
  55090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55091. _ezchip_macro_read_value_ &= ~(0xFF); \
  55092. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  55093. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55094. }
  55095. #define SET_GPIO_33_doen_spi0_pad_ss_1_n { \
  55096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55097. _ezchip_macro_read_value_ &= ~(0xFF); \
  55098. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  55099. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55100. }
  55101. #define SET_GPIO_33_doen_spi0_pad_txd { \
  55102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55103. _ezchip_macro_read_value_ &= ~(0xFF); \
  55104. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  55105. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55106. }
  55107. #define SET_GPIO_33_doen_spi1_pad_oe_n { \
  55108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55109. _ezchip_macro_read_value_ &= ~(0xFF); \
  55110. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  55111. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55112. }
  55113. #define SET_GPIO_33_doen_spi1_pad_sck_out { \
  55114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55115. _ezchip_macro_read_value_ &= ~(0xFF); \
  55116. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  55117. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55118. }
  55119. #define SET_GPIO_33_doen_spi1_pad_ss_0_n { \
  55120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55121. _ezchip_macro_read_value_ &= ~(0xFF); \
  55122. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  55123. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55124. }
  55125. #define SET_GPIO_33_doen_spi1_pad_ss_1_n { \
  55126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55127. _ezchip_macro_read_value_ &= ~(0xFF); \
  55128. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  55129. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55130. }
  55131. #define SET_GPIO_33_doen_spi1_pad_txd { \
  55132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55133. _ezchip_macro_read_value_ &= ~(0xFF); \
  55134. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  55135. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55136. }
  55137. #define SET_GPIO_33_doen_spi2_pad_oe_n { \
  55138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55139. _ezchip_macro_read_value_ &= ~(0xFF); \
  55140. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  55141. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55142. }
  55143. #define SET_GPIO_33_doen_spi2_pad_sck_out { \
  55144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55145. _ezchip_macro_read_value_ &= ~(0xFF); \
  55146. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  55147. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55148. }
  55149. #define SET_GPIO_33_doen_spi2_pad_ss_0_n { \
  55150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55151. _ezchip_macro_read_value_ &= ~(0xFF); \
  55152. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  55153. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55154. }
  55155. #define SET_GPIO_33_doen_spi2_pad_ss_1_n { \
  55156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55157. _ezchip_macro_read_value_ &= ~(0xFF); \
  55158. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  55159. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55160. }
  55161. #define SET_GPIO_33_doen_spi2_pad_txd { \
  55162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55163. _ezchip_macro_read_value_ &= ~(0xFF); \
  55164. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  55165. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55166. }
  55167. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit0 { \
  55168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55169. _ezchip_macro_read_value_ &= ~(0xFF); \
  55170. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  55171. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55172. }
  55173. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit1 { \
  55174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55175. _ezchip_macro_read_value_ &= ~(0xFF); \
  55176. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  55177. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55178. }
  55179. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit2 { \
  55180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55181. _ezchip_macro_read_value_ &= ~(0xFF); \
  55182. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  55183. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55184. }
  55185. #define SET_GPIO_33_doen_spi2ahb_pad_oe_n_bit3 { \
  55186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55187. _ezchip_macro_read_value_ &= ~(0xFF); \
  55188. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  55189. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55190. }
  55191. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit0 { \
  55192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55193. _ezchip_macro_read_value_ &= ~(0xFF); \
  55194. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  55195. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55196. }
  55197. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit1 { \
  55198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55199. _ezchip_macro_read_value_ &= ~(0xFF); \
  55200. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  55201. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55202. }
  55203. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit2 { \
  55204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55205. _ezchip_macro_read_value_ &= ~(0xFF); \
  55206. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  55207. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55208. }
  55209. #define SET_GPIO_33_doen_spi2ahb_pad_txd_bit3 { \
  55210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55211. _ezchip_macro_read_value_ &= ~(0xFF); \
  55212. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  55213. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55214. }
  55215. #define SET_GPIO_33_doen_spi3_pad_oe_n { \
  55216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55217. _ezchip_macro_read_value_ &= ~(0xFF); \
  55218. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  55219. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55220. }
  55221. #define SET_GPIO_33_doen_spi3_pad_sck_out { \
  55222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55223. _ezchip_macro_read_value_ &= ~(0xFF); \
  55224. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  55225. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55226. }
  55227. #define SET_GPIO_33_doen_spi3_pad_ss_0_n { \
  55228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55229. _ezchip_macro_read_value_ &= ~(0xFF); \
  55230. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  55231. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55232. }
  55233. #define SET_GPIO_33_doen_spi3_pad_ss_1_n { \
  55234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55235. _ezchip_macro_read_value_ &= ~(0xFF); \
  55236. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  55237. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55238. }
  55239. #define SET_GPIO_33_doen_spi3_pad_txd { \
  55240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55241. _ezchip_macro_read_value_ &= ~(0xFF); \
  55242. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  55243. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55244. }
  55245. #define SET_GPIO_33_doen_uart0_pad_dtrn { \
  55246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55247. _ezchip_macro_read_value_ &= ~(0xFF); \
  55248. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  55249. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55250. }
  55251. #define SET_GPIO_33_doen_uart0_pad_rtsn { \
  55252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55253. _ezchip_macro_read_value_ &= ~(0xFF); \
  55254. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  55255. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55256. }
  55257. #define SET_GPIO_33_doen_uart0_pad_sout { \
  55258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55259. _ezchip_macro_read_value_ &= ~(0xFF); \
  55260. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  55261. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55262. }
  55263. #define SET_GPIO_33_doen_uart1_pad_sout { \
  55264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55265. _ezchip_macro_read_value_ &= ~(0xFF); \
  55266. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  55267. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55268. }
  55269. #define SET_GPIO_33_doen_uart2_pad_dtr_n { \
  55270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55271. _ezchip_macro_read_value_ &= ~(0xFF); \
  55272. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  55273. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55274. }
  55275. #define SET_GPIO_33_doen_uart2_pad_rts_n { \
  55276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55277. _ezchip_macro_read_value_ &= ~(0xFF); \
  55278. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  55279. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55280. }
  55281. #define SET_GPIO_33_doen_uart2_pad_sout { \
  55282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55283. _ezchip_macro_read_value_ &= ~(0xFF); \
  55284. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  55285. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55286. }
  55287. #define SET_GPIO_33_doen_uart3_pad_sout { \
  55288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55289. _ezchip_macro_read_value_ &= ~(0xFF); \
  55290. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  55291. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55292. }
  55293. #define SET_GPIO_33_doen_usb_drv_bus { \
  55294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_33_doen_REG_ADDR); \
  55295. _ezchip_macro_read_value_ &= ~(0xFF); \
  55296. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  55297. MA_OUTW(gpio_33_doen_REG_ADDR,_ezchip_macro_read_value_); \
  55298. }
  55299. #define SET_GPIO_34_dout_reverse_(en) { \
  55300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55301. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  55302. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  55303. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55304. }
  55305. #define SET_GPIO_34_dout_LOW { \
  55306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55307. _ezchip_macro_read_value_ &= ~(0xFF); \
  55308. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  55309. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55310. }
  55311. #define SET_GPIO_34_dout_HIGH { \
  55312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55313. _ezchip_macro_read_value_ &= ~(0xFF); \
  55314. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  55315. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55316. }
  55317. #define SET_GPIO_34_dout_clk_gmac_tophyref { \
  55318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55319. _ezchip_macro_read_value_ &= ~(0xFF); \
  55320. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  55321. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55322. }
  55323. #define SET_GPIO_34_dout_cpu_jtag_tdo { \
  55324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55325. _ezchip_macro_read_value_ &= ~(0xFF); \
  55326. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  55327. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55328. }
  55329. #define SET_GPIO_34_dout_cpu_jtag_tdo_oen { \
  55330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55331. _ezchip_macro_read_value_ &= ~(0xFF); \
  55332. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  55333. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55334. }
  55335. #define SET_GPIO_34_dout_dmic_clk_out { \
  55336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55337. _ezchip_macro_read_value_ &= ~(0xFF); \
  55338. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  55339. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55340. }
  55341. #define SET_GPIO_34_dout_dsp_JTDOEn_pad { \
  55342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55343. _ezchip_macro_read_value_ &= ~(0xFF); \
  55344. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  55345. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55346. }
  55347. #define SET_GPIO_34_dout_dsp_JTDO_pad { \
  55348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55349. _ezchip_macro_read_value_ &= ~(0xFF); \
  55350. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  55351. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55352. }
  55353. #define SET_GPIO_34_dout_i2c0_pad_sck_oe { \
  55354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55355. _ezchip_macro_read_value_ &= ~(0xFF); \
  55356. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  55357. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55358. }
  55359. #define SET_GPIO_34_dout_i2c0_pad_sda_oe { \
  55360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55361. _ezchip_macro_read_value_ &= ~(0xFF); \
  55362. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  55363. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55364. }
  55365. #define SET_GPIO_34_dout_i2c1_pad_sck_oe { \
  55366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55367. _ezchip_macro_read_value_ &= ~(0xFF); \
  55368. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  55369. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55370. }
  55371. #define SET_GPIO_34_dout_i2c1_pad_sda_oe { \
  55372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55373. _ezchip_macro_read_value_ &= ~(0xFF); \
  55374. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  55375. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55376. }
  55377. #define SET_GPIO_34_dout_i2c2_pad_sck_oe { \
  55378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55379. _ezchip_macro_read_value_ &= ~(0xFF); \
  55380. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  55381. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55382. }
  55383. #define SET_GPIO_34_dout_i2c2_pad_sda_oe { \
  55384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55385. _ezchip_macro_read_value_ &= ~(0xFF); \
  55386. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  55387. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55388. }
  55389. #define SET_GPIO_34_dout_i2c3_pad_sck_oe { \
  55390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55391. _ezchip_macro_read_value_ &= ~(0xFF); \
  55392. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  55393. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55394. }
  55395. #define SET_GPIO_34_dout_i2c3_pad_sda_oe { \
  55396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55397. _ezchip_macro_read_value_ &= ~(0xFF); \
  55398. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  55399. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55400. }
  55401. #define SET_GPIO_34_dout_i2srx_bclk_out { \
  55402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55403. _ezchip_macro_read_value_ &= ~(0xFF); \
  55404. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  55405. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55406. }
  55407. #define SET_GPIO_34_dout_i2srx_bclk_out_oen { \
  55408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55409. _ezchip_macro_read_value_ &= ~(0xFF); \
  55410. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  55411. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55412. }
  55413. #define SET_GPIO_34_dout_i2srx_lrck_out { \
  55414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55415. _ezchip_macro_read_value_ &= ~(0xFF); \
  55416. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  55417. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55418. }
  55419. #define SET_GPIO_34_dout_i2srx_lrck_out_oen { \
  55420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55421. _ezchip_macro_read_value_ &= ~(0xFF); \
  55422. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  55423. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55424. }
  55425. #define SET_GPIO_34_dout_i2srx_mclk_out { \
  55426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55427. _ezchip_macro_read_value_ &= ~(0xFF); \
  55428. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  55429. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55430. }
  55431. #define SET_GPIO_34_dout_i2stx_bclk_out { \
  55432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55433. _ezchip_macro_read_value_ &= ~(0xFF); \
  55434. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  55435. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55436. }
  55437. #define SET_GPIO_34_dout_i2stx_bclk_out_oen { \
  55438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55439. _ezchip_macro_read_value_ &= ~(0xFF); \
  55440. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  55441. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55442. }
  55443. #define SET_GPIO_34_dout_i2stx_lrck_out { \
  55444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55445. _ezchip_macro_read_value_ &= ~(0xFF); \
  55446. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  55447. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55448. }
  55449. #define SET_GPIO_34_dout_i2stx_lrckout_oen { \
  55450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55451. _ezchip_macro_read_value_ &= ~(0xFF); \
  55452. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  55453. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55454. }
  55455. #define SET_GPIO_34_dout_i2stx_mclk_out { \
  55456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55457. _ezchip_macro_read_value_ &= ~(0xFF); \
  55458. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  55459. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55460. }
  55461. #define SET_GPIO_34_dout_i2stx_sdout0 { \
  55462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55463. _ezchip_macro_read_value_ &= ~(0xFF); \
  55464. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  55465. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55466. }
  55467. #define SET_GPIO_34_dout_i2stx_sdout1 { \
  55468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55469. _ezchip_macro_read_value_ &= ~(0xFF); \
  55470. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  55471. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55472. }
  55473. #define SET_GPIO_34_dout_lcd_pad_csm_n { \
  55474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55475. _ezchip_macro_read_value_ &= ~(0xFF); \
  55476. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  55477. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55478. }
  55479. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit0 { \
  55480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55481. _ezchip_macro_read_value_ &= ~(0xFF); \
  55482. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  55483. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55484. }
  55485. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit1 { \
  55486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55487. _ezchip_macro_read_value_ &= ~(0xFF); \
  55488. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  55489. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55490. }
  55491. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit2 { \
  55492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55493. _ezchip_macro_read_value_ &= ~(0xFF); \
  55494. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  55495. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55496. }
  55497. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit3 { \
  55498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55499. _ezchip_macro_read_value_ &= ~(0xFF); \
  55500. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  55501. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55502. }
  55503. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit4 { \
  55504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55505. _ezchip_macro_read_value_ &= ~(0xFF); \
  55506. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  55507. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55508. }
  55509. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit5 { \
  55510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55511. _ezchip_macro_read_value_ &= ~(0xFF); \
  55512. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  55513. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55514. }
  55515. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit6 { \
  55516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55517. _ezchip_macro_read_value_ &= ~(0xFF); \
  55518. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  55519. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55520. }
  55521. #define SET_GPIO_34_dout_pwm_pad_oe_n_bit7 { \
  55522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55523. _ezchip_macro_read_value_ &= ~(0xFF); \
  55524. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  55525. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55526. }
  55527. #define SET_GPIO_34_dout_pwm_pad_out_bit0 { \
  55528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55529. _ezchip_macro_read_value_ &= ~(0xFF); \
  55530. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  55531. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55532. }
  55533. #define SET_GPIO_34_dout_pwm_pad_out_bit1 { \
  55534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55535. _ezchip_macro_read_value_ &= ~(0xFF); \
  55536. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  55537. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55538. }
  55539. #define SET_GPIO_34_dout_pwm_pad_out_bit2 { \
  55540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55541. _ezchip_macro_read_value_ &= ~(0xFF); \
  55542. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  55543. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55544. }
  55545. #define SET_GPIO_34_dout_pwm_pad_out_bit3 { \
  55546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55547. _ezchip_macro_read_value_ &= ~(0xFF); \
  55548. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  55549. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55550. }
  55551. #define SET_GPIO_34_dout_pwm_pad_out_bit4 { \
  55552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55553. _ezchip_macro_read_value_ &= ~(0xFF); \
  55554. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  55555. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55556. }
  55557. #define SET_GPIO_34_dout_pwm_pad_out_bit5 { \
  55558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55559. _ezchip_macro_read_value_ &= ~(0xFF); \
  55560. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  55561. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55562. }
  55563. #define SET_GPIO_34_dout_pwm_pad_out_bit6 { \
  55564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55565. _ezchip_macro_read_value_ &= ~(0xFF); \
  55566. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  55567. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55568. }
  55569. #define SET_GPIO_34_dout_pwm_pad_out_bit7 { \
  55570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55571. _ezchip_macro_read_value_ &= ~(0xFF); \
  55572. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  55573. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55574. }
  55575. #define SET_GPIO_34_dout_pwmdac_left_out { \
  55576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55577. _ezchip_macro_read_value_ &= ~(0xFF); \
  55578. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  55579. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55580. }
  55581. #define SET_GPIO_34_dout_pwmdac_right_out { \
  55582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55583. _ezchip_macro_read_value_ &= ~(0xFF); \
  55584. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  55585. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55586. }
  55587. #define SET_GPIO_34_dout_qspi_csn1_out { \
  55588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55589. _ezchip_macro_read_value_ &= ~(0xFF); \
  55590. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  55591. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55592. }
  55593. #define SET_GPIO_34_dout_qspi_csn2_out { \
  55594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55595. _ezchip_macro_read_value_ &= ~(0xFF); \
  55596. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  55597. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55598. }
  55599. #define SET_GPIO_34_dout_qspi_csn3_out { \
  55600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55601. _ezchip_macro_read_value_ &= ~(0xFF); \
  55602. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  55603. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55604. }
  55605. #define SET_GPIO_34_dout_register23_SCFG_cmsensor_rst0 { \
  55606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55607. _ezchip_macro_read_value_ &= ~(0xFF); \
  55608. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  55609. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55610. }
  55611. #define SET_GPIO_34_dout_register23_SCFG_cmsensor_rst1 { \
  55612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55613. _ezchip_macro_read_value_ &= ~(0xFF); \
  55614. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  55615. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55616. }
  55617. #define SET_GPIO_34_dout_register32_SCFG_gmac_phy_rstn { \
  55618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55619. _ezchip_macro_read_value_ &= ~(0xFF); \
  55620. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  55621. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55622. }
  55623. #define SET_GPIO_34_dout_sdio0_pad_card_power_en { \
  55624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55625. _ezchip_macro_read_value_ &= ~(0xFF); \
  55626. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  55627. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55628. }
  55629. #define SET_GPIO_34_dout_sdio0_pad_cclk_out { \
  55630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55631. _ezchip_macro_read_value_ &= ~(0xFF); \
  55632. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  55633. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55634. }
  55635. #define SET_GPIO_34_dout_sdio0_pad_ccmd_oe { \
  55636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55637. _ezchip_macro_read_value_ &= ~(0xFF); \
  55638. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  55639. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55640. }
  55641. #define SET_GPIO_34_dout_sdio0_pad_ccmd_out { \
  55642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55643. _ezchip_macro_read_value_ &= ~(0xFF); \
  55644. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  55645. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55646. }
  55647. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit0 { \
  55648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55649. _ezchip_macro_read_value_ &= ~(0xFF); \
  55650. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  55651. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55652. }
  55653. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit1 { \
  55654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55655. _ezchip_macro_read_value_ &= ~(0xFF); \
  55656. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  55657. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55658. }
  55659. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit2 { \
  55660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55661. _ezchip_macro_read_value_ &= ~(0xFF); \
  55662. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  55663. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55664. }
  55665. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit3 { \
  55666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55667. _ezchip_macro_read_value_ &= ~(0xFF); \
  55668. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  55669. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55670. }
  55671. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit4 { \
  55672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55673. _ezchip_macro_read_value_ &= ~(0xFF); \
  55674. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  55675. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55676. }
  55677. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit5 { \
  55678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55679. _ezchip_macro_read_value_ &= ~(0xFF); \
  55680. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  55681. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55682. }
  55683. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit6 { \
  55684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55685. _ezchip_macro_read_value_ &= ~(0xFF); \
  55686. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  55687. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55688. }
  55689. #define SET_GPIO_34_dout_sdio0_pad_cdata_oe_bit7 { \
  55690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55691. _ezchip_macro_read_value_ &= ~(0xFF); \
  55692. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  55693. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55694. }
  55695. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit0 { \
  55696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55697. _ezchip_macro_read_value_ &= ~(0xFF); \
  55698. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  55699. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55700. }
  55701. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit1 { \
  55702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55703. _ezchip_macro_read_value_ &= ~(0xFF); \
  55704. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  55705. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55706. }
  55707. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit2 { \
  55708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55709. _ezchip_macro_read_value_ &= ~(0xFF); \
  55710. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  55711. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55712. }
  55713. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit3 { \
  55714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55715. _ezchip_macro_read_value_ &= ~(0xFF); \
  55716. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  55717. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55718. }
  55719. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit4 { \
  55720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55721. _ezchip_macro_read_value_ &= ~(0xFF); \
  55722. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  55723. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55724. }
  55725. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit5 { \
  55726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55727. _ezchip_macro_read_value_ &= ~(0xFF); \
  55728. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  55729. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55730. }
  55731. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit6 { \
  55732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55733. _ezchip_macro_read_value_ &= ~(0xFF); \
  55734. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  55735. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55736. }
  55737. #define SET_GPIO_34_dout_sdio0_pad_cdata_out_bit7 { \
  55738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55739. _ezchip_macro_read_value_ &= ~(0xFF); \
  55740. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  55741. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55742. }
  55743. #define SET_GPIO_34_dout_sdio0_pad_rst_n { \
  55744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55745. _ezchip_macro_read_value_ &= ~(0xFF); \
  55746. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  55747. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55748. }
  55749. #define SET_GPIO_34_dout_sdio1_pad_card_power_en { \
  55750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55751. _ezchip_macro_read_value_ &= ~(0xFF); \
  55752. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  55753. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55754. }
  55755. #define SET_GPIO_34_dout_sdio1_pad_cclk_out { \
  55756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55757. _ezchip_macro_read_value_ &= ~(0xFF); \
  55758. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  55759. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55760. }
  55761. #define SET_GPIO_34_dout_sdio1_pad_ccmd_oe { \
  55762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55763. _ezchip_macro_read_value_ &= ~(0xFF); \
  55764. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  55765. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55766. }
  55767. #define SET_GPIO_34_dout_sdio1_pad_ccmd_out { \
  55768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55769. _ezchip_macro_read_value_ &= ~(0xFF); \
  55770. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  55771. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55772. }
  55773. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit0 { \
  55774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55775. _ezchip_macro_read_value_ &= ~(0xFF); \
  55776. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  55777. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55778. }
  55779. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit1 { \
  55780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55781. _ezchip_macro_read_value_ &= ~(0xFF); \
  55782. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  55783. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55784. }
  55785. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit2 { \
  55786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55787. _ezchip_macro_read_value_ &= ~(0xFF); \
  55788. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  55789. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55790. }
  55791. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit3 { \
  55792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55793. _ezchip_macro_read_value_ &= ~(0xFF); \
  55794. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  55795. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55796. }
  55797. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit4 { \
  55798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55799. _ezchip_macro_read_value_ &= ~(0xFF); \
  55800. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  55801. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55802. }
  55803. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit5 { \
  55804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55805. _ezchip_macro_read_value_ &= ~(0xFF); \
  55806. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  55807. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55808. }
  55809. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit6 { \
  55810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55811. _ezchip_macro_read_value_ &= ~(0xFF); \
  55812. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  55813. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55814. }
  55815. #define SET_GPIO_34_dout_sdio1_pad_cdata_oe_bit7 { \
  55816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55817. _ezchip_macro_read_value_ &= ~(0xFF); \
  55818. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  55819. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55820. }
  55821. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit0 { \
  55822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55823. _ezchip_macro_read_value_ &= ~(0xFF); \
  55824. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  55825. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55826. }
  55827. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit1 { \
  55828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55829. _ezchip_macro_read_value_ &= ~(0xFF); \
  55830. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  55831. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55832. }
  55833. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit2 { \
  55834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55835. _ezchip_macro_read_value_ &= ~(0xFF); \
  55836. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  55837. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55838. }
  55839. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit3 { \
  55840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55841. _ezchip_macro_read_value_ &= ~(0xFF); \
  55842. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  55843. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55844. }
  55845. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit4 { \
  55846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55847. _ezchip_macro_read_value_ &= ~(0xFF); \
  55848. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  55849. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55850. }
  55851. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit5 { \
  55852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55853. _ezchip_macro_read_value_ &= ~(0xFF); \
  55854. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  55855. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55856. }
  55857. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit6 { \
  55858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55859. _ezchip_macro_read_value_ &= ~(0xFF); \
  55860. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  55861. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55862. }
  55863. #define SET_GPIO_34_dout_sdio1_pad_cdata_out_bit7 { \
  55864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55865. _ezchip_macro_read_value_ &= ~(0xFF); \
  55866. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  55867. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55868. }
  55869. #define SET_GPIO_34_dout_sdio1_pad_rst_n { \
  55870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55871. _ezchip_macro_read_value_ &= ~(0xFF); \
  55872. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  55873. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55874. }
  55875. #define SET_GPIO_34_dout_spdif_tx_sdout { \
  55876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55877. _ezchip_macro_read_value_ &= ~(0xFF); \
  55878. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  55879. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55880. }
  55881. #define SET_GPIO_34_dout_spdif_tx_sdout_oen { \
  55882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55883. _ezchip_macro_read_value_ &= ~(0xFF); \
  55884. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  55885. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55886. }
  55887. #define SET_GPIO_34_dout_spi0_pad_oe_n { \
  55888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55889. _ezchip_macro_read_value_ &= ~(0xFF); \
  55890. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  55891. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55892. }
  55893. #define SET_GPIO_34_dout_spi0_pad_sck_out { \
  55894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55895. _ezchip_macro_read_value_ &= ~(0xFF); \
  55896. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  55897. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55898. }
  55899. #define SET_GPIO_34_dout_spi0_pad_ss_0_n { \
  55900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55901. _ezchip_macro_read_value_ &= ~(0xFF); \
  55902. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  55903. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55904. }
  55905. #define SET_GPIO_34_dout_spi0_pad_ss_1_n { \
  55906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55907. _ezchip_macro_read_value_ &= ~(0xFF); \
  55908. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  55909. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55910. }
  55911. #define SET_GPIO_34_dout_spi0_pad_txd { \
  55912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55913. _ezchip_macro_read_value_ &= ~(0xFF); \
  55914. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  55915. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55916. }
  55917. #define SET_GPIO_34_dout_spi1_pad_oe_n { \
  55918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55919. _ezchip_macro_read_value_ &= ~(0xFF); \
  55920. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  55921. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55922. }
  55923. #define SET_GPIO_34_dout_spi1_pad_sck_out { \
  55924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55925. _ezchip_macro_read_value_ &= ~(0xFF); \
  55926. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  55927. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55928. }
  55929. #define SET_GPIO_34_dout_spi1_pad_ss_0_n { \
  55930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55931. _ezchip_macro_read_value_ &= ~(0xFF); \
  55932. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  55933. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55934. }
  55935. #define SET_GPIO_34_dout_spi1_pad_ss_1_n { \
  55936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55937. _ezchip_macro_read_value_ &= ~(0xFF); \
  55938. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  55939. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55940. }
  55941. #define SET_GPIO_34_dout_spi1_pad_txd { \
  55942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55943. _ezchip_macro_read_value_ &= ~(0xFF); \
  55944. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  55945. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55946. }
  55947. #define SET_GPIO_34_dout_spi2_pad_oe_n { \
  55948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55949. _ezchip_macro_read_value_ &= ~(0xFF); \
  55950. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  55951. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55952. }
  55953. #define SET_GPIO_34_dout_spi2_pad_sck_out { \
  55954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55955. _ezchip_macro_read_value_ &= ~(0xFF); \
  55956. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  55957. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55958. }
  55959. #define SET_GPIO_34_dout_spi2_pad_ss_0_n { \
  55960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55961. _ezchip_macro_read_value_ &= ~(0xFF); \
  55962. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  55963. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55964. }
  55965. #define SET_GPIO_34_dout_spi2_pad_ss_1_n { \
  55966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55967. _ezchip_macro_read_value_ &= ~(0xFF); \
  55968. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  55969. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55970. }
  55971. #define SET_GPIO_34_dout_spi2_pad_txd { \
  55972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55973. _ezchip_macro_read_value_ &= ~(0xFF); \
  55974. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  55975. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55976. }
  55977. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit0 { \
  55978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55979. _ezchip_macro_read_value_ &= ~(0xFF); \
  55980. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  55981. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55982. }
  55983. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit1 { \
  55984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55985. _ezchip_macro_read_value_ &= ~(0xFF); \
  55986. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  55987. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55988. }
  55989. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit2 { \
  55990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55991. _ezchip_macro_read_value_ &= ~(0xFF); \
  55992. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  55993. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  55994. }
  55995. #define SET_GPIO_34_dout_spi2ahb_pad_oe_n_bit3 { \
  55996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  55997. _ezchip_macro_read_value_ &= ~(0xFF); \
  55998. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  55999. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56000. }
  56001. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit0 { \
  56002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56003. _ezchip_macro_read_value_ &= ~(0xFF); \
  56004. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  56005. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56006. }
  56007. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit1 { \
  56008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56009. _ezchip_macro_read_value_ &= ~(0xFF); \
  56010. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  56011. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56012. }
  56013. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit2 { \
  56014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56015. _ezchip_macro_read_value_ &= ~(0xFF); \
  56016. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  56017. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56018. }
  56019. #define SET_GPIO_34_dout_spi2ahb_pad_txd_bit3 { \
  56020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56021. _ezchip_macro_read_value_ &= ~(0xFF); \
  56022. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  56023. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56024. }
  56025. #define SET_GPIO_34_dout_spi3_pad_oe_n { \
  56026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56027. _ezchip_macro_read_value_ &= ~(0xFF); \
  56028. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  56029. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56030. }
  56031. #define SET_GPIO_34_dout_spi3_pad_sck_out { \
  56032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56033. _ezchip_macro_read_value_ &= ~(0xFF); \
  56034. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  56035. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56036. }
  56037. #define SET_GPIO_34_dout_spi3_pad_ss_0_n { \
  56038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56039. _ezchip_macro_read_value_ &= ~(0xFF); \
  56040. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  56041. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56042. }
  56043. #define SET_GPIO_34_dout_spi3_pad_ss_1_n { \
  56044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56045. _ezchip_macro_read_value_ &= ~(0xFF); \
  56046. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  56047. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56048. }
  56049. #define SET_GPIO_34_dout_spi3_pad_txd { \
  56050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56051. _ezchip_macro_read_value_ &= ~(0xFF); \
  56052. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  56053. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56054. }
  56055. #define SET_GPIO_34_dout_uart0_pad_dtrn { \
  56056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56057. _ezchip_macro_read_value_ &= ~(0xFF); \
  56058. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  56059. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56060. }
  56061. #define SET_GPIO_34_dout_uart0_pad_rtsn { \
  56062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56063. _ezchip_macro_read_value_ &= ~(0xFF); \
  56064. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  56065. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56066. }
  56067. #define SET_GPIO_34_dout_uart0_pad_sout { \
  56068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56069. _ezchip_macro_read_value_ &= ~(0xFF); \
  56070. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  56071. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56072. }
  56073. #define SET_GPIO_34_dout_uart1_pad_sout { \
  56074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56075. _ezchip_macro_read_value_ &= ~(0xFF); \
  56076. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  56077. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56078. }
  56079. #define SET_GPIO_34_dout_uart2_pad_dtr_n { \
  56080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56081. _ezchip_macro_read_value_ &= ~(0xFF); \
  56082. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  56083. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56084. }
  56085. #define SET_GPIO_34_dout_uart2_pad_rts_n { \
  56086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56087. _ezchip_macro_read_value_ &= ~(0xFF); \
  56088. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  56089. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56090. }
  56091. #define SET_GPIO_34_dout_uart2_pad_sout { \
  56092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56093. _ezchip_macro_read_value_ &= ~(0xFF); \
  56094. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  56095. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56096. }
  56097. #define SET_GPIO_34_dout_uart3_pad_sout { \
  56098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56099. _ezchip_macro_read_value_ &= ~(0xFF); \
  56100. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  56101. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56102. }
  56103. #define SET_GPIO_34_dout_usb_drv_bus { \
  56104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_dout_REG_ADDR); \
  56105. _ezchip_macro_read_value_ &= ~(0xFF); \
  56106. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  56107. MA_OUTW(gpio_34_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56108. }
  56109. #define SET_GPIO_34_doen_reverse_(en) { \
  56110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56111. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  56112. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  56113. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56114. }
  56115. #define SET_GPIO_34_doen_LOW { \
  56116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56117. _ezchip_macro_read_value_ &= ~(0xFF); \
  56118. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  56119. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56120. }
  56121. #define SET_GPIO_34_doen_HIGH { \
  56122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56123. _ezchip_macro_read_value_ &= ~(0xFF); \
  56124. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  56125. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56126. }
  56127. #define SET_GPIO_34_doen_clk_gmac_tophyref { \
  56128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56129. _ezchip_macro_read_value_ &= ~(0xFF); \
  56130. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  56131. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56132. }
  56133. #define SET_GPIO_34_doen_cpu_jtag_tdo { \
  56134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56135. _ezchip_macro_read_value_ &= ~(0xFF); \
  56136. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  56137. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56138. }
  56139. #define SET_GPIO_34_doen_cpu_jtag_tdo_oen { \
  56140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56141. _ezchip_macro_read_value_ &= ~(0xFF); \
  56142. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  56143. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56144. }
  56145. #define SET_GPIO_34_doen_dmic_clk_out { \
  56146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56147. _ezchip_macro_read_value_ &= ~(0xFF); \
  56148. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  56149. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56150. }
  56151. #define SET_GPIO_34_doen_dsp_JTDOEn_pad { \
  56152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56153. _ezchip_macro_read_value_ &= ~(0xFF); \
  56154. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  56155. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56156. }
  56157. #define SET_GPIO_34_doen_dsp_JTDO_pad { \
  56158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56159. _ezchip_macro_read_value_ &= ~(0xFF); \
  56160. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  56161. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56162. }
  56163. #define SET_GPIO_34_doen_i2c0_pad_sck_oe { \
  56164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56165. _ezchip_macro_read_value_ &= ~(0xFF); \
  56166. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  56167. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56168. }
  56169. #define SET_GPIO_34_doen_i2c0_pad_sda_oe { \
  56170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56171. _ezchip_macro_read_value_ &= ~(0xFF); \
  56172. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  56173. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56174. }
  56175. #define SET_GPIO_34_doen_i2c1_pad_sck_oe { \
  56176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56177. _ezchip_macro_read_value_ &= ~(0xFF); \
  56178. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  56179. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56180. }
  56181. #define SET_GPIO_34_doen_i2c1_pad_sda_oe { \
  56182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56183. _ezchip_macro_read_value_ &= ~(0xFF); \
  56184. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  56185. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56186. }
  56187. #define SET_GPIO_34_doen_i2c2_pad_sck_oe { \
  56188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56189. _ezchip_macro_read_value_ &= ~(0xFF); \
  56190. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  56191. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56192. }
  56193. #define SET_GPIO_34_doen_i2c2_pad_sda_oe { \
  56194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56195. _ezchip_macro_read_value_ &= ~(0xFF); \
  56196. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  56197. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56198. }
  56199. #define SET_GPIO_34_doen_i2c3_pad_sck_oe { \
  56200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56201. _ezchip_macro_read_value_ &= ~(0xFF); \
  56202. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  56203. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56204. }
  56205. #define SET_GPIO_34_doen_i2c3_pad_sda_oe { \
  56206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56207. _ezchip_macro_read_value_ &= ~(0xFF); \
  56208. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  56209. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56210. }
  56211. #define SET_GPIO_34_doen_i2srx_bclk_out { \
  56212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56213. _ezchip_macro_read_value_ &= ~(0xFF); \
  56214. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  56215. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56216. }
  56217. #define SET_GPIO_34_doen_i2srx_bclk_out_oen { \
  56218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56219. _ezchip_macro_read_value_ &= ~(0xFF); \
  56220. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  56221. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56222. }
  56223. #define SET_GPIO_34_doen_i2srx_lrck_out { \
  56224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56225. _ezchip_macro_read_value_ &= ~(0xFF); \
  56226. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  56227. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56228. }
  56229. #define SET_GPIO_34_doen_i2srx_lrck_out_oen { \
  56230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56231. _ezchip_macro_read_value_ &= ~(0xFF); \
  56232. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  56233. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56234. }
  56235. #define SET_GPIO_34_doen_i2srx_mclk_out { \
  56236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56237. _ezchip_macro_read_value_ &= ~(0xFF); \
  56238. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  56239. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56240. }
  56241. #define SET_GPIO_34_doen_i2stx_bclk_out { \
  56242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56243. _ezchip_macro_read_value_ &= ~(0xFF); \
  56244. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  56245. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56246. }
  56247. #define SET_GPIO_34_doen_i2stx_bclk_out_oen { \
  56248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56249. _ezchip_macro_read_value_ &= ~(0xFF); \
  56250. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  56251. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56252. }
  56253. #define SET_GPIO_34_doen_i2stx_lrck_out { \
  56254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56255. _ezchip_macro_read_value_ &= ~(0xFF); \
  56256. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  56257. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56258. }
  56259. #define SET_GPIO_34_doen_i2stx_lrckout_oen { \
  56260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56261. _ezchip_macro_read_value_ &= ~(0xFF); \
  56262. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  56263. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56264. }
  56265. #define SET_GPIO_34_doen_i2stx_mclk_out { \
  56266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56267. _ezchip_macro_read_value_ &= ~(0xFF); \
  56268. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  56269. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56270. }
  56271. #define SET_GPIO_34_doen_i2stx_sdout0 { \
  56272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56273. _ezchip_macro_read_value_ &= ~(0xFF); \
  56274. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  56275. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56276. }
  56277. #define SET_GPIO_34_doen_i2stx_sdout1 { \
  56278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56279. _ezchip_macro_read_value_ &= ~(0xFF); \
  56280. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  56281. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56282. }
  56283. #define SET_GPIO_34_doen_lcd_pad_csm_n { \
  56284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56285. _ezchip_macro_read_value_ &= ~(0xFF); \
  56286. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  56287. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56288. }
  56289. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit0 { \
  56290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56291. _ezchip_macro_read_value_ &= ~(0xFF); \
  56292. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  56293. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56294. }
  56295. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit1 { \
  56296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56297. _ezchip_macro_read_value_ &= ~(0xFF); \
  56298. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  56299. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56300. }
  56301. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit2 { \
  56302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56303. _ezchip_macro_read_value_ &= ~(0xFF); \
  56304. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  56305. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56306. }
  56307. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit3 { \
  56308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56309. _ezchip_macro_read_value_ &= ~(0xFF); \
  56310. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  56311. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56312. }
  56313. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit4 { \
  56314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56315. _ezchip_macro_read_value_ &= ~(0xFF); \
  56316. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  56317. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56318. }
  56319. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit5 { \
  56320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56321. _ezchip_macro_read_value_ &= ~(0xFF); \
  56322. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  56323. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56324. }
  56325. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit6 { \
  56326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56327. _ezchip_macro_read_value_ &= ~(0xFF); \
  56328. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  56329. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56330. }
  56331. #define SET_GPIO_34_doen_pwm_pad_oe_n_bit7 { \
  56332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56333. _ezchip_macro_read_value_ &= ~(0xFF); \
  56334. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  56335. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56336. }
  56337. #define SET_GPIO_34_doen_pwm_pad_out_bit0 { \
  56338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56339. _ezchip_macro_read_value_ &= ~(0xFF); \
  56340. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  56341. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56342. }
  56343. #define SET_GPIO_34_doen_pwm_pad_out_bit1 { \
  56344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56345. _ezchip_macro_read_value_ &= ~(0xFF); \
  56346. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  56347. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56348. }
  56349. #define SET_GPIO_34_doen_pwm_pad_out_bit2 { \
  56350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56351. _ezchip_macro_read_value_ &= ~(0xFF); \
  56352. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  56353. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56354. }
  56355. #define SET_GPIO_34_doen_pwm_pad_out_bit3 { \
  56356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56357. _ezchip_macro_read_value_ &= ~(0xFF); \
  56358. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  56359. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56360. }
  56361. #define SET_GPIO_34_doen_pwm_pad_out_bit4 { \
  56362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56363. _ezchip_macro_read_value_ &= ~(0xFF); \
  56364. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  56365. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56366. }
  56367. #define SET_GPIO_34_doen_pwm_pad_out_bit5 { \
  56368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56369. _ezchip_macro_read_value_ &= ~(0xFF); \
  56370. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  56371. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56372. }
  56373. #define SET_GPIO_34_doen_pwm_pad_out_bit6 { \
  56374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56375. _ezchip_macro_read_value_ &= ~(0xFF); \
  56376. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  56377. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56378. }
  56379. #define SET_GPIO_34_doen_pwm_pad_out_bit7 { \
  56380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56381. _ezchip_macro_read_value_ &= ~(0xFF); \
  56382. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  56383. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56384. }
  56385. #define SET_GPIO_34_doen_pwmdac_left_out { \
  56386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56387. _ezchip_macro_read_value_ &= ~(0xFF); \
  56388. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  56389. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56390. }
  56391. #define SET_GPIO_34_doen_pwmdac_right_out { \
  56392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56393. _ezchip_macro_read_value_ &= ~(0xFF); \
  56394. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  56395. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56396. }
  56397. #define SET_GPIO_34_doen_qspi_csn1_out { \
  56398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56399. _ezchip_macro_read_value_ &= ~(0xFF); \
  56400. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  56401. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56402. }
  56403. #define SET_GPIO_34_doen_qspi_csn2_out { \
  56404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56405. _ezchip_macro_read_value_ &= ~(0xFF); \
  56406. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  56407. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56408. }
  56409. #define SET_GPIO_34_doen_qspi_csn3_out { \
  56410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56411. _ezchip_macro_read_value_ &= ~(0xFF); \
  56412. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  56413. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56414. }
  56415. #define SET_GPIO_34_doen_register23_SCFG_cmsensor_rst0 { \
  56416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56417. _ezchip_macro_read_value_ &= ~(0xFF); \
  56418. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  56419. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56420. }
  56421. #define SET_GPIO_34_doen_register23_SCFG_cmsensor_rst1 { \
  56422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56423. _ezchip_macro_read_value_ &= ~(0xFF); \
  56424. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  56425. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56426. }
  56427. #define SET_GPIO_34_doen_register32_SCFG_gmac_phy_rstn { \
  56428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56429. _ezchip_macro_read_value_ &= ~(0xFF); \
  56430. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  56431. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56432. }
  56433. #define SET_GPIO_34_doen_sdio0_pad_card_power_en { \
  56434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56435. _ezchip_macro_read_value_ &= ~(0xFF); \
  56436. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  56437. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56438. }
  56439. #define SET_GPIO_34_doen_sdio0_pad_cclk_out { \
  56440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56441. _ezchip_macro_read_value_ &= ~(0xFF); \
  56442. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  56443. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56444. }
  56445. #define SET_GPIO_34_doen_sdio0_pad_ccmd_oe { \
  56446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56447. _ezchip_macro_read_value_ &= ~(0xFF); \
  56448. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  56449. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56450. }
  56451. #define SET_GPIO_34_doen_sdio0_pad_ccmd_out { \
  56452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56453. _ezchip_macro_read_value_ &= ~(0xFF); \
  56454. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  56455. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56456. }
  56457. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit0 { \
  56458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56459. _ezchip_macro_read_value_ &= ~(0xFF); \
  56460. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  56461. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56462. }
  56463. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit1 { \
  56464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56465. _ezchip_macro_read_value_ &= ~(0xFF); \
  56466. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  56467. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56468. }
  56469. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit2 { \
  56470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56471. _ezchip_macro_read_value_ &= ~(0xFF); \
  56472. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  56473. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56474. }
  56475. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit3 { \
  56476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56477. _ezchip_macro_read_value_ &= ~(0xFF); \
  56478. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  56479. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56480. }
  56481. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit4 { \
  56482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56483. _ezchip_macro_read_value_ &= ~(0xFF); \
  56484. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  56485. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56486. }
  56487. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit5 { \
  56488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56489. _ezchip_macro_read_value_ &= ~(0xFF); \
  56490. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  56491. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56492. }
  56493. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit6 { \
  56494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56495. _ezchip_macro_read_value_ &= ~(0xFF); \
  56496. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  56497. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56498. }
  56499. #define SET_GPIO_34_doen_sdio0_pad_cdata_oe_bit7 { \
  56500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56501. _ezchip_macro_read_value_ &= ~(0xFF); \
  56502. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  56503. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56504. }
  56505. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit0 { \
  56506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56507. _ezchip_macro_read_value_ &= ~(0xFF); \
  56508. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  56509. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56510. }
  56511. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit1 { \
  56512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56513. _ezchip_macro_read_value_ &= ~(0xFF); \
  56514. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  56515. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56516. }
  56517. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit2 { \
  56518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56519. _ezchip_macro_read_value_ &= ~(0xFF); \
  56520. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  56521. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56522. }
  56523. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit3 { \
  56524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56525. _ezchip_macro_read_value_ &= ~(0xFF); \
  56526. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  56527. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56528. }
  56529. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit4 { \
  56530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56531. _ezchip_macro_read_value_ &= ~(0xFF); \
  56532. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  56533. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56534. }
  56535. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit5 { \
  56536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56537. _ezchip_macro_read_value_ &= ~(0xFF); \
  56538. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  56539. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56540. }
  56541. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit6 { \
  56542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56543. _ezchip_macro_read_value_ &= ~(0xFF); \
  56544. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  56545. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56546. }
  56547. #define SET_GPIO_34_doen_sdio0_pad_cdata_out_bit7 { \
  56548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56549. _ezchip_macro_read_value_ &= ~(0xFF); \
  56550. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  56551. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56552. }
  56553. #define SET_GPIO_34_doen_sdio0_pad_rst_n { \
  56554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56555. _ezchip_macro_read_value_ &= ~(0xFF); \
  56556. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  56557. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56558. }
  56559. #define SET_GPIO_34_doen_sdio1_pad_card_power_en { \
  56560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56561. _ezchip_macro_read_value_ &= ~(0xFF); \
  56562. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  56563. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56564. }
  56565. #define SET_GPIO_34_doen_sdio1_pad_cclk_out { \
  56566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56567. _ezchip_macro_read_value_ &= ~(0xFF); \
  56568. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  56569. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56570. }
  56571. #define SET_GPIO_34_doen_sdio1_pad_ccmd_oe { \
  56572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56573. _ezchip_macro_read_value_ &= ~(0xFF); \
  56574. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  56575. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56576. }
  56577. #define SET_GPIO_34_doen_sdio1_pad_ccmd_out { \
  56578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56579. _ezchip_macro_read_value_ &= ~(0xFF); \
  56580. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  56581. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56582. }
  56583. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit0 { \
  56584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56585. _ezchip_macro_read_value_ &= ~(0xFF); \
  56586. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  56587. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56588. }
  56589. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit1 { \
  56590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56591. _ezchip_macro_read_value_ &= ~(0xFF); \
  56592. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  56593. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56594. }
  56595. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit2 { \
  56596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56597. _ezchip_macro_read_value_ &= ~(0xFF); \
  56598. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  56599. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56600. }
  56601. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit3 { \
  56602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56603. _ezchip_macro_read_value_ &= ~(0xFF); \
  56604. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  56605. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56606. }
  56607. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit4 { \
  56608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56609. _ezchip_macro_read_value_ &= ~(0xFF); \
  56610. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  56611. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56612. }
  56613. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit5 { \
  56614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56615. _ezchip_macro_read_value_ &= ~(0xFF); \
  56616. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  56617. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56618. }
  56619. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit6 { \
  56620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56621. _ezchip_macro_read_value_ &= ~(0xFF); \
  56622. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  56623. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56624. }
  56625. #define SET_GPIO_34_doen_sdio1_pad_cdata_oe_bit7 { \
  56626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56627. _ezchip_macro_read_value_ &= ~(0xFF); \
  56628. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  56629. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56630. }
  56631. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit0 { \
  56632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56633. _ezchip_macro_read_value_ &= ~(0xFF); \
  56634. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  56635. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56636. }
  56637. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit1 { \
  56638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56639. _ezchip_macro_read_value_ &= ~(0xFF); \
  56640. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  56641. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56642. }
  56643. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit2 { \
  56644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56645. _ezchip_macro_read_value_ &= ~(0xFF); \
  56646. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  56647. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56648. }
  56649. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit3 { \
  56650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56651. _ezchip_macro_read_value_ &= ~(0xFF); \
  56652. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  56653. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56654. }
  56655. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit4 { \
  56656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56657. _ezchip_macro_read_value_ &= ~(0xFF); \
  56658. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  56659. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56660. }
  56661. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit5 { \
  56662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56663. _ezchip_macro_read_value_ &= ~(0xFF); \
  56664. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  56665. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56666. }
  56667. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit6 { \
  56668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56669. _ezchip_macro_read_value_ &= ~(0xFF); \
  56670. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  56671. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56672. }
  56673. #define SET_GPIO_34_doen_sdio1_pad_cdata_out_bit7 { \
  56674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56675. _ezchip_macro_read_value_ &= ~(0xFF); \
  56676. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  56677. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56678. }
  56679. #define SET_GPIO_34_doen_sdio1_pad_rst_n { \
  56680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56681. _ezchip_macro_read_value_ &= ~(0xFF); \
  56682. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  56683. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56684. }
  56685. #define SET_GPIO_34_doen_spdif_tx_sdout { \
  56686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56687. _ezchip_macro_read_value_ &= ~(0xFF); \
  56688. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  56689. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56690. }
  56691. #define SET_GPIO_34_doen_spdif_tx_sdout_oen { \
  56692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56693. _ezchip_macro_read_value_ &= ~(0xFF); \
  56694. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  56695. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56696. }
  56697. #define SET_GPIO_34_doen_spi0_pad_oe_n { \
  56698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56699. _ezchip_macro_read_value_ &= ~(0xFF); \
  56700. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  56701. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56702. }
  56703. #define SET_GPIO_34_doen_spi0_pad_sck_out { \
  56704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56705. _ezchip_macro_read_value_ &= ~(0xFF); \
  56706. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  56707. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56708. }
  56709. #define SET_GPIO_34_doen_spi0_pad_ss_0_n { \
  56710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56711. _ezchip_macro_read_value_ &= ~(0xFF); \
  56712. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  56713. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56714. }
  56715. #define SET_GPIO_34_doen_spi0_pad_ss_1_n { \
  56716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56717. _ezchip_macro_read_value_ &= ~(0xFF); \
  56718. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  56719. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56720. }
  56721. #define SET_GPIO_34_doen_spi0_pad_txd { \
  56722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56723. _ezchip_macro_read_value_ &= ~(0xFF); \
  56724. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  56725. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56726. }
  56727. #define SET_GPIO_34_doen_spi1_pad_oe_n { \
  56728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56729. _ezchip_macro_read_value_ &= ~(0xFF); \
  56730. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  56731. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56732. }
  56733. #define SET_GPIO_34_doen_spi1_pad_sck_out { \
  56734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56735. _ezchip_macro_read_value_ &= ~(0xFF); \
  56736. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  56737. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56738. }
  56739. #define SET_GPIO_34_doen_spi1_pad_ss_0_n { \
  56740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56741. _ezchip_macro_read_value_ &= ~(0xFF); \
  56742. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  56743. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56744. }
  56745. #define SET_GPIO_34_doen_spi1_pad_ss_1_n { \
  56746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56747. _ezchip_macro_read_value_ &= ~(0xFF); \
  56748. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  56749. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56750. }
  56751. #define SET_GPIO_34_doen_spi1_pad_txd { \
  56752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56753. _ezchip_macro_read_value_ &= ~(0xFF); \
  56754. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  56755. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56756. }
  56757. #define SET_GPIO_34_doen_spi2_pad_oe_n { \
  56758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56759. _ezchip_macro_read_value_ &= ~(0xFF); \
  56760. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  56761. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56762. }
  56763. #define SET_GPIO_34_doen_spi2_pad_sck_out { \
  56764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56765. _ezchip_macro_read_value_ &= ~(0xFF); \
  56766. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  56767. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56768. }
  56769. #define SET_GPIO_34_doen_spi2_pad_ss_0_n { \
  56770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56771. _ezchip_macro_read_value_ &= ~(0xFF); \
  56772. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  56773. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56774. }
  56775. #define SET_GPIO_34_doen_spi2_pad_ss_1_n { \
  56776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56777. _ezchip_macro_read_value_ &= ~(0xFF); \
  56778. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  56779. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56780. }
  56781. #define SET_GPIO_34_doen_spi2_pad_txd { \
  56782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56783. _ezchip_macro_read_value_ &= ~(0xFF); \
  56784. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  56785. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56786. }
  56787. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit0 { \
  56788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56789. _ezchip_macro_read_value_ &= ~(0xFF); \
  56790. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  56791. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56792. }
  56793. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit1 { \
  56794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56795. _ezchip_macro_read_value_ &= ~(0xFF); \
  56796. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  56797. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56798. }
  56799. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit2 { \
  56800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56801. _ezchip_macro_read_value_ &= ~(0xFF); \
  56802. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  56803. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56804. }
  56805. #define SET_GPIO_34_doen_spi2ahb_pad_oe_n_bit3 { \
  56806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56807. _ezchip_macro_read_value_ &= ~(0xFF); \
  56808. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  56809. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56810. }
  56811. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit0 { \
  56812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56813. _ezchip_macro_read_value_ &= ~(0xFF); \
  56814. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  56815. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56816. }
  56817. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit1 { \
  56818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56819. _ezchip_macro_read_value_ &= ~(0xFF); \
  56820. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  56821. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56822. }
  56823. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit2 { \
  56824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56825. _ezchip_macro_read_value_ &= ~(0xFF); \
  56826. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  56827. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56828. }
  56829. #define SET_GPIO_34_doen_spi2ahb_pad_txd_bit3 { \
  56830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56831. _ezchip_macro_read_value_ &= ~(0xFF); \
  56832. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  56833. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56834. }
  56835. #define SET_GPIO_34_doen_spi3_pad_oe_n { \
  56836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56837. _ezchip_macro_read_value_ &= ~(0xFF); \
  56838. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  56839. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56840. }
  56841. #define SET_GPIO_34_doen_spi3_pad_sck_out { \
  56842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56843. _ezchip_macro_read_value_ &= ~(0xFF); \
  56844. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  56845. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56846. }
  56847. #define SET_GPIO_34_doen_spi3_pad_ss_0_n { \
  56848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56849. _ezchip_macro_read_value_ &= ~(0xFF); \
  56850. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  56851. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56852. }
  56853. #define SET_GPIO_34_doen_spi3_pad_ss_1_n { \
  56854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56855. _ezchip_macro_read_value_ &= ~(0xFF); \
  56856. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  56857. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56858. }
  56859. #define SET_GPIO_34_doen_spi3_pad_txd { \
  56860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56861. _ezchip_macro_read_value_ &= ~(0xFF); \
  56862. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  56863. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56864. }
  56865. #define SET_GPIO_34_doen_uart0_pad_dtrn { \
  56866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56867. _ezchip_macro_read_value_ &= ~(0xFF); \
  56868. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  56869. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56870. }
  56871. #define SET_GPIO_34_doen_uart0_pad_rtsn { \
  56872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56873. _ezchip_macro_read_value_ &= ~(0xFF); \
  56874. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  56875. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56876. }
  56877. #define SET_GPIO_34_doen_uart0_pad_sout { \
  56878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56879. _ezchip_macro_read_value_ &= ~(0xFF); \
  56880. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  56881. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56882. }
  56883. #define SET_GPIO_34_doen_uart1_pad_sout { \
  56884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56885. _ezchip_macro_read_value_ &= ~(0xFF); \
  56886. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  56887. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56888. }
  56889. #define SET_GPIO_34_doen_uart2_pad_dtr_n { \
  56890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56891. _ezchip_macro_read_value_ &= ~(0xFF); \
  56892. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  56893. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56894. }
  56895. #define SET_GPIO_34_doen_uart2_pad_rts_n { \
  56896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56897. _ezchip_macro_read_value_ &= ~(0xFF); \
  56898. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  56899. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56900. }
  56901. #define SET_GPIO_34_doen_uart2_pad_sout { \
  56902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56903. _ezchip_macro_read_value_ &= ~(0xFF); \
  56904. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  56905. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56906. }
  56907. #define SET_GPIO_34_doen_uart3_pad_sout { \
  56908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56909. _ezchip_macro_read_value_ &= ~(0xFF); \
  56910. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  56911. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56912. }
  56913. #define SET_GPIO_34_doen_usb_drv_bus { \
  56914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_34_doen_REG_ADDR); \
  56915. _ezchip_macro_read_value_ &= ~(0xFF); \
  56916. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  56917. MA_OUTW(gpio_34_doen_REG_ADDR,_ezchip_macro_read_value_); \
  56918. }
  56919. #define SET_GPIO_35_dout_reverse_(en) { \
  56920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56921. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  56922. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  56923. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56924. }
  56925. #define SET_GPIO_35_dout_LOW { \
  56926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56927. _ezchip_macro_read_value_ &= ~(0xFF); \
  56928. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  56929. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56930. }
  56931. #define SET_GPIO_35_dout_HIGH { \
  56932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56933. _ezchip_macro_read_value_ &= ~(0xFF); \
  56934. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  56935. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56936. }
  56937. #define SET_GPIO_35_dout_clk_gmac_tophyref { \
  56938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56939. _ezchip_macro_read_value_ &= ~(0xFF); \
  56940. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  56941. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56942. }
  56943. #define SET_GPIO_35_dout_cpu_jtag_tdo { \
  56944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56945. _ezchip_macro_read_value_ &= ~(0xFF); \
  56946. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  56947. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56948. }
  56949. #define SET_GPIO_35_dout_cpu_jtag_tdo_oen { \
  56950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56951. _ezchip_macro_read_value_ &= ~(0xFF); \
  56952. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  56953. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56954. }
  56955. #define SET_GPIO_35_dout_dmic_clk_out { \
  56956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56957. _ezchip_macro_read_value_ &= ~(0xFF); \
  56958. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  56959. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56960. }
  56961. #define SET_GPIO_35_dout_dsp_JTDOEn_pad { \
  56962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56963. _ezchip_macro_read_value_ &= ~(0xFF); \
  56964. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  56965. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56966. }
  56967. #define SET_GPIO_35_dout_dsp_JTDO_pad { \
  56968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56969. _ezchip_macro_read_value_ &= ~(0xFF); \
  56970. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  56971. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56972. }
  56973. #define SET_GPIO_35_dout_i2c0_pad_sck_oe { \
  56974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56975. _ezchip_macro_read_value_ &= ~(0xFF); \
  56976. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  56977. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56978. }
  56979. #define SET_GPIO_35_dout_i2c0_pad_sda_oe { \
  56980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56981. _ezchip_macro_read_value_ &= ~(0xFF); \
  56982. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  56983. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56984. }
  56985. #define SET_GPIO_35_dout_i2c1_pad_sck_oe { \
  56986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56987. _ezchip_macro_read_value_ &= ~(0xFF); \
  56988. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  56989. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56990. }
  56991. #define SET_GPIO_35_dout_i2c1_pad_sda_oe { \
  56992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56993. _ezchip_macro_read_value_ &= ~(0xFF); \
  56994. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  56995. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  56996. }
  56997. #define SET_GPIO_35_dout_i2c2_pad_sck_oe { \
  56998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  56999. _ezchip_macro_read_value_ &= ~(0xFF); \
  57000. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  57001. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57002. }
  57003. #define SET_GPIO_35_dout_i2c2_pad_sda_oe { \
  57004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57005. _ezchip_macro_read_value_ &= ~(0xFF); \
  57006. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  57007. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57008. }
  57009. #define SET_GPIO_35_dout_i2c3_pad_sck_oe { \
  57010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57011. _ezchip_macro_read_value_ &= ~(0xFF); \
  57012. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  57013. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57014. }
  57015. #define SET_GPIO_35_dout_i2c3_pad_sda_oe { \
  57016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57017. _ezchip_macro_read_value_ &= ~(0xFF); \
  57018. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  57019. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57020. }
  57021. #define SET_GPIO_35_dout_i2srx_bclk_out { \
  57022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57023. _ezchip_macro_read_value_ &= ~(0xFF); \
  57024. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  57025. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57026. }
  57027. #define SET_GPIO_35_dout_i2srx_bclk_out_oen { \
  57028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57029. _ezchip_macro_read_value_ &= ~(0xFF); \
  57030. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  57031. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57032. }
  57033. #define SET_GPIO_35_dout_i2srx_lrck_out { \
  57034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57035. _ezchip_macro_read_value_ &= ~(0xFF); \
  57036. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  57037. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57038. }
  57039. #define SET_GPIO_35_dout_i2srx_lrck_out_oen { \
  57040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57041. _ezchip_macro_read_value_ &= ~(0xFF); \
  57042. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  57043. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57044. }
  57045. #define SET_GPIO_35_dout_i2srx_mclk_out { \
  57046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57047. _ezchip_macro_read_value_ &= ~(0xFF); \
  57048. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  57049. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57050. }
  57051. #define SET_GPIO_35_dout_i2stx_bclk_out { \
  57052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57053. _ezchip_macro_read_value_ &= ~(0xFF); \
  57054. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  57055. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57056. }
  57057. #define SET_GPIO_35_dout_i2stx_bclk_out_oen { \
  57058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57059. _ezchip_macro_read_value_ &= ~(0xFF); \
  57060. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  57061. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57062. }
  57063. #define SET_GPIO_35_dout_i2stx_lrck_out { \
  57064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57065. _ezchip_macro_read_value_ &= ~(0xFF); \
  57066. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  57067. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57068. }
  57069. #define SET_GPIO_35_dout_i2stx_lrckout_oen { \
  57070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57071. _ezchip_macro_read_value_ &= ~(0xFF); \
  57072. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  57073. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57074. }
  57075. #define SET_GPIO_35_dout_i2stx_mclk_out { \
  57076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57077. _ezchip_macro_read_value_ &= ~(0xFF); \
  57078. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  57079. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57080. }
  57081. #define SET_GPIO_35_dout_i2stx_sdout0 { \
  57082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57083. _ezchip_macro_read_value_ &= ~(0xFF); \
  57084. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  57085. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57086. }
  57087. #define SET_GPIO_35_dout_i2stx_sdout1 { \
  57088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57089. _ezchip_macro_read_value_ &= ~(0xFF); \
  57090. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  57091. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57092. }
  57093. #define SET_GPIO_35_dout_lcd_pad_csm_n { \
  57094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57095. _ezchip_macro_read_value_ &= ~(0xFF); \
  57096. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  57097. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57098. }
  57099. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit0 { \
  57100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57101. _ezchip_macro_read_value_ &= ~(0xFF); \
  57102. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  57103. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57104. }
  57105. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit1 { \
  57106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57107. _ezchip_macro_read_value_ &= ~(0xFF); \
  57108. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  57109. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57110. }
  57111. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit2 { \
  57112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57113. _ezchip_macro_read_value_ &= ~(0xFF); \
  57114. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  57115. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57116. }
  57117. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit3 { \
  57118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57119. _ezchip_macro_read_value_ &= ~(0xFF); \
  57120. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  57121. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57122. }
  57123. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit4 { \
  57124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57125. _ezchip_macro_read_value_ &= ~(0xFF); \
  57126. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  57127. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57128. }
  57129. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit5 { \
  57130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57131. _ezchip_macro_read_value_ &= ~(0xFF); \
  57132. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  57133. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57134. }
  57135. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit6 { \
  57136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57137. _ezchip_macro_read_value_ &= ~(0xFF); \
  57138. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  57139. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57140. }
  57141. #define SET_GPIO_35_dout_pwm_pad_oe_n_bit7 { \
  57142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57143. _ezchip_macro_read_value_ &= ~(0xFF); \
  57144. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  57145. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57146. }
  57147. #define SET_GPIO_35_dout_pwm_pad_out_bit0 { \
  57148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57149. _ezchip_macro_read_value_ &= ~(0xFF); \
  57150. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  57151. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57152. }
  57153. #define SET_GPIO_35_dout_pwm_pad_out_bit1 { \
  57154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57155. _ezchip_macro_read_value_ &= ~(0xFF); \
  57156. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  57157. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57158. }
  57159. #define SET_GPIO_35_dout_pwm_pad_out_bit2 { \
  57160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57161. _ezchip_macro_read_value_ &= ~(0xFF); \
  57162. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  57163. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57164. }
  57165. #define SET_GPIO_35_dout_pwm_pad_out_bit3 { \
  57166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57167. _ezchip_macro_read_value_ &= ~(0xFF); \
  57168. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  57169. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57170. }
  57171. #define SET_GPIO_35_dout_pwm_pad_out_bit4 { \
  57172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57173. _ezchip_macro_read_value_ &= ~(0xFF); \
  57174. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  57175. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57176. }
  57177. #define SET_GPIO_35_dout_pwm_pad_out_bit5 { \
  57178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57179. _ezchip_macro_read_value_ &= ~(0xFF); \
  57180. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  57181. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57182. }
  57183. #define SET_GPIO_35_dout_pwm_pad_out_bit6 { \
  57184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57185. _ezchip_macro_read_value_ &= ~(0xFF); \
  57186. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  57187. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57188. }
  57189. #define SET_GPIO_35_dout_pwm_pad_out_bit7 { \
  57190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57191. _ezchip_macro_read_value_ &= ~(0xFF); \
  57192. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  57193. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57194. }
  57195. #define SET_GPIO_35_dout_pwmdac_left_out { \
  57196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57197. _ezchip_macro_read_value_ &= ~(0xFF); \
  57198. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  57199. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57200. }
  57201. #define SET_GPIO_35_dout_pwmdac_right_out { \
  57202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57203. _ezchip_macro_read_value_ &= ~(0xFF); \
  57204. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  57205. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57206. }
  57207. #define SET_GPIO_35_dout_qspi_csn1_out { \
  57208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57209. _ezchip_macro_read_value_ &= ~(0xFF); \
  57210. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  57211. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57212. }
  57213. #define SET_GPIO_35_dout_qspi_csn2_out { \
  57214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57215. _ezchip_macro_read_value_ &= ~(0xFF); \
  57216. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  57217. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57218. }
  57219. #define SET_GPIO_35_dout_qspi_csn3_out { \
  57220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57221. _ezchip_macro_read_value_ &= ~(0xFF); \
  57222. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  57223. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57224. }
  57225. #define SET_GPIO_35_dout_register23_SCFG_cmsensor_rst0 { \
  57226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57227. _ezchip_macro_read_value_ &= ~(0xFF); \
  57228. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  57229. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57230. }
  57231. #define SET_GPIO_35_dout_register23_SCFG_cmsensor_rst1 { \
  57232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57233. _ezchip_macro_read_value_ &= ~(0xFF); \
  57234. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  57235. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57236. }
  57237. #define SET_GPIO_35_dout_register32_SCFG_gmac_phy_rstn { \
  57238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57239. _ezchip_macro_read_value_ &= ~(0xFF); \
  57240. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  57241. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57242. }
  57243. #define SET_GPIO_35_dout_sdio0_pad_card_power_en { \
  57244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57245. _ezchip_macro_read_value_ &= ~(0xFF); \
  57246. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  57247. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57248. }
  57249. #define SET_GPIO_35_dout_sdio0_pad_cclk_out { \
  57250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57251. _ezchip_macro_read_value_ &= ~(0xFF); \
  57252. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  57253. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57254. }
  57255. #define SET_GPIO_35_dout_sdio0_pad_ccmd_oe { \
  57256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57257. _ezchip_macro_read_value_ &= ~(0xFF); \
  57258. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  57259. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57260. }
  57261. #define SET_GPIO_35_dout_sdio0_pad_ccmd_out { \
  57262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57263. _ezchip_macro_read_value_ &= ~(0xFF); \
  57264. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  57265. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57266. }
  57267. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit0 { \
  57268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57269. _ezchip_macro_read_value_ &= ~(0xFF); \
  57270. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  57271. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57272. }
  57273. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit1 { \
  57274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57275. _ezchip_macro_read_value_ &= ~(0xFF); \
  57276. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  57277. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57278. }
  57279. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit2 { \
  57280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57281. _ezchip_macro_read_value_ &= ~(0xFF); \
  57282. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  57283. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57284. }
  57285. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit3 { \
  57286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57287. _ezchip_macro_read_value_ &= ~(0xFF); \
  57288. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  57289. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57290. }
  57291. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit4 { \
  57292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57293. _ezchip_macro_read_value_ &= ~(0xFF); \
  57294. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  57295. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57296. }
  57297. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit5 { \
  57298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57299. _ezchip_macro_read_value_ &= ~(0xFF); \
  57300. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  57301. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57302. }
  57303. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit6 { \
  57304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57305. _ezchip_macro_read_value_ &= ~(0xFF); \
  57306. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  57307. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57308. }
  57309. #define SET_GPIO_35_dout_sdio0_pad_cdata_oe_bit7 { \
  57310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57311. _ezchip_macro_read_value_ &= ~(0xFF); \
  57312. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  57313. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57314. }
  57315. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit0 { \
  57316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57317. _ezchip_macro_read_value_ &= ~(0xFF); \
  57318. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  57319. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57320. }
  57321. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit1 { \
  57322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57323. _ezchip_macro_read_value_ &= ~(0xFF); \
  57324. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  57325. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57326. }
  57327. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit2 { \
  57328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57329. _ezchip_macro_read_value_ &= ~(0xFF); \
  57330. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  57331. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57332. }
  57333. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit3 { \
  57334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57335. _ezchip_macro_read_value_ &= ~(0xFF); \
  57336. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  57337. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57338. }
  57339. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit4 { \
  57340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57341. _ezchip_macro_read_value_ &= ~(0xFF); \
  57342. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  57343. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57344. }
  57345. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit5 { \
  57346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57347. _ezchip_macro_read_value_ &= ~(0xFF); \
  57348. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  57349. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57350. }
  57351. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit6 { \
  57352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57353. _ezchip_macro_read_value_ &= ~(0xFF); \
  57354. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  57355. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57356. }
  57357. #define SET_GPIO_35_dout_sdio0_pad_cdata_out_bit7 { \
  57358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57359. _ezchip_macro_read_value_ &= ~(0xFF); \
  57360. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  57361. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57362. }
  57363. #define SET_GPIO_35_dout_sdio0_pad_rst_n { \
  57364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57365. _ezchip_macro_read_value_ &= ~(0xFF); \
  57366. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  57367. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57368. }
  57369. #define SET_GPIO_35_dout_sdio1_pad_card_power_en { \
  57370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57371. _ezchip_macro_read_value_ &= ~(0xFF); \
  57372. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  57373. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57374. }
  57375. #define SET_GPIO_35_dout_sdio1_pad_cclk_out { \
  57376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57377. _ezchip_macro_read_value_ &= ~(0xFF); \
  57378. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  57379. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57380. }
  57381. #define SET_GPIO_35_dout_sdio1_pad_ccmd_oe { \
  57382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57383. _ezchip_macro_read_value_ &= ~(0xFF); \
  57384. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  57385. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57386. }
  57387. #define SET_GPIO_35_dout_sdio1_pad_ccmd_out { \
  57388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57389. _ezchip_macro_read_value_ &= ~(0xFF); \
  57390. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  57391. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57392. }
  57393. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit0 { \
  57394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57395. _ezchip_macro_read_value_ &= ~(0xFF); \
  57396. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  57397. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57398. }
  57399. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit1 { \
  57400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57401. _ezchip_macro_read_value_ &= ~(0xFF); \
  57402. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  57403. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57404. }
  57405. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit2 { \
  57406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57407. _ezchip_macro_read_value_ &= ~(0xFF); \
  57408. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  57409. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57410. }
  57411. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit3 { \
  57412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57413. _ezchip_macro_read_value_ &= ~(0xFF); \
  57414. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  57415. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57416. }
  57417. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit4 { \
  57418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57419. _ezchip_macro_read_value_ &= ~(0xFF); \
  57420. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  57421. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57422. }
  57423. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit5 { \
  57424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57425. _ezchip_macro_read_value_ &= ~(0xFF); \
  57426. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  57427. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57428. }
  57429. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit6 { \
  57430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57431. _ezchip_macro_read_value_ &= ~(0xFF); \
  57432. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  57433. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57434. }
  57435. #define SET_GPIO_35_dout_sdio1_pad_cdata_oe_bit7 { \
  57436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57437. _ezchip_macro_read_value_ &= ~(0xFF); \
  57438. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  57439. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57440. }
  57441. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit0 { \
  57442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57443. _ezchip_macro_read_value_ &= ~(0xFF); \
  57444. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  57445. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57446. }
  57447. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit1 { \
  57448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57449. _ezchip_macro_read_value_ &= ~(0xFF); \
  57450. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  57451. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57452. }
  57453. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit2 { \
  57454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57455. _ezchip_macro_read_value_ &= ~(0xFF); \
  57456. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  57457. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57458. }
  57459. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit3 { \
  57460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57461. _ezchip_macro_read_value_ &= ~(0xFF); \
  57462. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  57463. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57464. }
  57465. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit4 { \
  57466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57467. _ezchip_macro_read_value_ &= ~(0xFF); \
  57468. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  57469. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57470. }
  57471. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit5 { \
  57472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57473. _ezchip_macro_read_value_ &= ~(0xFF); \
  57474. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  57475. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57476. }
  57477. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit6 { \
  57478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57479. _ezchip_macro_read_value_ &= ~(0xFF); \
  57480. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  57481. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57482. }
  57483. #define SET_GPIO_35_dout_sdio1_pad_cdata_out_bit7 { \
  57484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57485. _ezchip_macro_read_value_ &= ~(0xFF); \
  57486. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  57487. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57488. }
  57489. #define SET_GPIO_35_dout_sdio1_pad_rst_n { \
  57490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57491. _ezchip_macro_read_value_ &= ~(0xFF); \
  57492. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  57493. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57494. }
  57495. #define SET_GPIO_35_dout_spdif_tx_sdout { \
  57496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57497. _ezchip_macro_read_value_ &= ~(0xFF); \
  57498. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  57499. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57500. }
  57501. #define SET_GPIO_35_dout_spdif_tx_sdout_oen { \
  57502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57503. _ezchip_macro_read_value_ &= ~(0xFF); \
  57504. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  57505. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57506. }
  57507. #define SET_GPIO_35_dout_spi0_pad_oe_n { \
  57508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57509. _ezchip_macro_read_value_ &= ~(0xFF); \
  57510. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  57511. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57512. }
  57513. #define SET_GPIO_35_dout_spi0_pad_sck_out { \
  57514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57515. _ezchip_macro_read_value_ &= ~(0xFF); \
  57516. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  57517. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57518. }
  57519. #define SET_GPIO_35_dout_spi0_pad_ss_0_n { \
  57520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57521. _ezchip_macro_read_value_ &= ~(0xFF); \
  57522. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  57523. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57524. }
  57525. #define SET_GPIO_35_dout_spi0_pad_ss_1_n { \
  57526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57527. _ezchip_macro_read_value_ &= ~(0xFF); \
  57528. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  57529. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57530. }
  57531. #define SET_GPIO_35_dout_spi0_pad_txd { \
  57532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57533. _ezchip_macro_read_value_ &= ~(0xFF); \
  57534. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  57535. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57536. }
  57537. #define SET_GPIO_35_dout_spi1_pad_oe_n { \
  57538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57539. _ezchip_macro_read_value_ &= ~(0xFF); \
  57540. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  57541. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57542. }
  57543. #define SET_GPIO_35_dout_spi1_pad_sck_out { \
  57544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57545. _ezchip_macro_read_value_ &= ~(0xFF); \
  57546. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  57547. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57548. }
  57549. #define SET_GPIO_35_dout_spi1_pad_ss_0_n { \
  57550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57551. _ezchip_macro_read_value_ &= ~(0xFF); \
  57552. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  57553. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57554. }
  57555. #define SET_GPIO_35_dout_spi1_pad_ss_1_n { \
  57556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57557. _ezchip_macro_read_value_ &= ~(0xFF); \
  57558. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  57559. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57560. }
  57561. #define SET_GPIO_35_dout_spi1_pad_txd { \
  57562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57563. _ezchip_macro_read_value_ &= ~(0xFF); \
  57564. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  57565. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57566. }
  57567. #define SET_GPIO_35_dout_spi2_pad_oe_n { \
  57568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57569. _ezchip_macro_read_value_ &= ~(0xFF); \
  57570. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  57571. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57572. }
  57573. #define SET_GPIO_35_dout_spi2_pad_sck_out { \
  57574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57575. _ezchip_macro_read_value_ &= ~(0xFF); \
  57576. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  57577. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57578. }
  57579. #define SET_GPIO_35_dout_spi2_pad_ss_0_n { \
  57580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57581. _ezchip_macro_read_value_ &= ~(0xFF); \
  57582. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  57583. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57584. }
  57585. #define SET_GPIO_35_dout_spi2_pad_ss_1_n { \
  57586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57587. _ezchip_macro_read_value_ &= ~(0xFF); \
  57588. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  57589. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57590. }
  57591. #define SET_GPIO_35_dout_spi2_pad_txd { \
  57592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57593. _ezchip_macro_read_value_ &= ~(0xFF); \
  57594. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  57595. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57596. }
  57597. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit0 { \
  57598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57599. _ezchip_macro_read_value_ &= ~(0xFF); \
  57600. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  57601. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57602. }
  57603. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit1 { \
  57604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57605. _ezchip_macro_read_value_ &= ~(0xFF); \
  57606. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  57607. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57608. }
  57609. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit2 { \
  57610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57611. _ezchip_macro_read_value_ &= ~(0xFF); \
  57612. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  57613. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57614. }
  57615. #define SET_GPIO_35_dout_spi2ahb_pad_oe_n_bit3 { \
  57616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57617. _ezchip_macro_read_value_ &= ~(0xFF); \
  57618. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  57619. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57620. }
  57621. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit0 { \
  57622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57623. _ezchip_macro_read_value_ &= ~(0xFF); \
  57624. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  57625. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57626. }
  57627. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit1 { \
  57628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57629. _ezchip_macro_read_value_ &= ~(0xFF); \
  57630. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  57631. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57632. }
  57633. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit2 { \
  57634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57635. _ezchip_macro_read_value_ &= ~(0xFF); \
  57636. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  57637. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57638. }
  57639. #define SET_GPIO_35_dout_spi2ahb_pad_txd_bit3 { \
  57640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57641. _ezchip_macro_read_value_ &= ~(0xFF); \
  57642. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  57643. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57644. }
  57645. #define SET_GPIO_35_dout_spi3_pad_oe_n { \
  57646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57647. _ezchip_macro_read_value_ &= ~(0xFF); \
  57648. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  57649. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57650. }
  57651. #define SET_GPIO_35_dout_spi3_pad_sck_out { \
  57652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57653. _ezchip_macro_read_value_ &= ~(0xFF); \
  57654. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  57655. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57656. }
  57657. #define SET_GPIO_35_dout_spi3_pad_ss_0_n { \
  57658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57659. _ezchip_macro_read_value_ &= ~(0xFF); \
  57660. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  57661. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57662. }
  57663. #define SET_GPIO_35_dout_spi3_pad_ss_1_n { \
  57664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57665. _ezchip_macro_read_value_ &= ~(0xFF); \
  57666. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  57667. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57668. }
  57669. #define SET_GPIO_35_dout_spi3_pad_txd { \
  57670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57671. _ezchip_macro_read_value_ &= ~(0xFF); \
  57672. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  57673. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57674. }
  57675. #define SET_GPIO_35_dout_uart0_pad_dtrn { \
  57676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57677. _ezchip_macro_read_value_ &= ~(0xFF); \
  57678. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  57679. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57680. }
  57681. #define SET_GPIO_35_dout_uart0_pad_rtsn { \
  57682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57683. _ezchip_macro_read_value_ &= ~(0xFF); \
  57684. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  57685. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57686. }
  57687. #define SET_GPIO_35_dout_uart0_pad_sout { \
  57688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57689. _ezchip_macro_read_value_ &= ~(0xFF); \
  57690. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  57691. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57692. }
  57693. #define SET_GPIO_35_dout_uart1_pad_sout { \
  57694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57695. _ezchip_macro_read_value_ &= ~(0xFF); \
  57696. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  57697. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57698. }
  57699. #define SET_GPIO_35_dout_uart2_pad_dtr_n { \
  57700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57701. _ezchip_macro_read_value_ &= ~(0xFF); \
  57702. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  57703. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57704. }
  57705. #define SET_GPIO_35_dout_uart2_pad_rts_n { \
  57706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57707. _ezchip_macro_read_value_ &= ~(0xFF); \
  57708. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  57709. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57710. }
  57711. #define SET_GPIO_35_dout_uart2_pad_sout { \
  57712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57713. _ezchip_macro_read_value_ &= ~(0xFF); \
  57714. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  57715. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57716. }
  57717. #define SET_GPIO_35_dout_uart3_pad_sout { \
  57718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57719. _ezchip_macro_read_value_ &= ~(0xFF); \
  57720. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  57721. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57722. }
  57723. #define SET_GPIO_35_dout_usb_drv_bus { \
  57724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_dout_REG_ADDR); \
  57725. _ezchip_macro_read_value_ &= ~(0xFF); \
  57726. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  57727. MA_OUTW(gpio_35_dout_REG_ADDR,_ezchip_macro_read_value_); \
  57728. }
  57729. #define SET_GPIO_35_doen_reverse_(en) { \
  57730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57731. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  57732. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  57733. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57734. }
  57735. #define SET_GPIO_35_doen_LOW { \
  57736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57737. _ezchip_macro_read_value_ &= ~(0xFF); \
  57738. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  57739. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57740. }
  57741. #define SET_GPIO_35_doen_HIGH { \
  57742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57743. _ezchip_macro_read_value_ &= ~(0xFF); \
  57744. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  57745. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57746. }
  57747. #define SET_GPIO_35_doen_clk_gmac_tophyref { \
  57748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57749. _ezchip_macro_read_value_ &= ~(0xFF); \
  57750. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  57751. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57752. }
  57753. #define SET_GPIO_35_doen_cpu_jtag_tdo { \
  57754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57755. _ezchip_macro_read_value_ &= ~(0xFF); \
  57756. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  57757. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57758. }
  57759. #define SET_GPIO_35_doen_cpu_jtag_tdo_oen { \
  57760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57761. _ezchip_macro_read_value_ &= ~(0xFF); \
  57762. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  57763. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57764. }
  57765. #define SET_GPIO_35_doen_dmic_clk_out { \
  57766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57767. _ezchip_macro_read_value_ &= ~(0xFF); \
  57768. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  57769. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57770. }
  57771. #define SET_GPIO_35_doen_dsp_JTDOEn_pad { \
  57772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57773. _ezchip_macro_read_value_ &= ~(0xFF); \
  57774. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  57775. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57776. }
  57777. #define SET_GPIO_35_doen_dsp_JTDO_pad { \
  57778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57779. _ezchip_macro_read_value_ &= ~(0xFF); \
  57780. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  57781. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57782. }
  57783. #define SET_GPIO_35_doen_i2c0_pad_sck_oe { \
  57784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57785. _ezchip_macro_read_value_ &= ~(0xFF); \
  57786. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  57787. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57788. }
  57789. #define SET_GPIO_35_doen_i2c0_pad_sda_oe { \
  57790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57791. _ezchip_macro_read_value_ &= ~(0xFF); \
  57792. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  57793. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57794. }
  57795. #define SET_GPIO_35_doen_i2c1_pad_sck_oe { \
  57796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57797. _ezchip_macro_read_value_ &= ~(0xFF); \
  57798. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  57799. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57800. }
  57801. #define SET_GPIO_35_doen_i2c1_pad_sda_oe { \
  57802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57803. _ezchip_macro_read_value_ &= ~(0xFF); \
  57804. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  57805. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57806. }
  57807. #define SET_GPIO_35_doen_i2c2_pad_sck_oe { \
  57808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57809. _ezchip_macro_read_value_ &= ~(0xFF); \
  57810. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  57811. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57812. }
  57813. #define SET_GPIO_35_doen_i2c2_pad_sda_oe { \
  57814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57815. _ezchip_macro_read_value_ &= ~(0xFF); \
  57816. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  57817. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57818. }
  57819. #define SET_GPIO_35_doen_i2c3_pad_sck_oe { \
  57820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57821. _ezchip_macro_read_value_ &= ~(0xFF); \
  57822. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  57823. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57824. }
  57825. #define SET_GPIO_35_doen_i2c3_pad_sda_oe { \
  57826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57827. _ezchip_macro_read_value_ &= ~(0xFF); \
  57828. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  57829. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57830. }
  57831. #define SET_GPIO_35_doen_i2srx_bclk_out { \
  57832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57833. _ezchip_macro_read_value_ &= ~(0xFF); \
  57834. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  57835. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57836. }
  57837. #define SET_GPIO_35_doen_i2srx_bclk_out_oen { \
  57838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57839. _ezchip_macro_read_value_ &= ~(0xFF); \
  57840. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  57841. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57842. }
  57843. #define SET_GPIO_35_doen_i2srx_lrck_out { \
  57844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57845. _ezchip_macro_read_value_ &= ~(0xFF); \
  57846. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  57847. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57848. }
  57849. #define SET_GPIO_35_doen_i2srx_lrck_out_oen { \
  57850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57851. _ezchip_macro_read_value_ &= ~(0xFF); \
  57852. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  57853. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57854. }
  57855. #define SET_GPIO_35_doen_i2srx_mclk_out { \
  57856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57857. _ezchip_macro_read_value_ &= ~(0xFF); \
  57858. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  57859. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57860. }
  57861. #define SET_GPIO_35_doen_i2stx_bclk_out { \
  57862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57863. _ezchip_macro_read_value_ &= ~(0xFF); \
  57864. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  57865. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57866. }
  57867. #define SET_GPIO_35_doen_i2stx_bclk_out_oen { \
  57868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57869. _ezchip_macro_read_value_ &= ~(0xFF); \
  57870. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  57871. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57872. }
  57873. #define SET_GPIO_35_doen_i2stx_lrck_out { \
  57874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57875. _ezchip_macro_read_value_ &= ~(0xFF); \
  57876. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  57877. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57878. }
  57879. #define SET_GPIO_35_doen_i2stx_lrckout_oen { \
  57880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57881. _ezchip_macro_read_value_ &= ~(0xFF); \
  57882. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  57883. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57884. }
  57885. #define SET_GPIO_35_doen_i2stx_mclk_out { \
  57886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57887. _ezchip_macro_read_value_ &= ~(0xFF); \
  57888. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  57889. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57890. }
  57891. #define SET_GPIO_35_doen_i2stx_sdout0 { \
  57892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57893. _ezchip_macro_read_value_ &= ~(0xFF); \
  57894. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  57895. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57896. }
  57897. #define SET_GPIO_35_doen_i2stx_sdout1 { \
  57898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57899. _ezchip_macro_read_value_ &= ~(0xFF); \
  57900. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  57901. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57902. }
  57903. #define SET_GPIO_35_doen_lcd_pad_csm_n { \
  57904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57905. _ezchip_macro_read_value_ &= ~(0xFF); \
  57906. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  57907. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57908. }
  57909. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit0 { \
  57910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57911. _ezchip_macro_read_value_ &= ~(0xFF); \
  57912. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  57913. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57914. }
  57915. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit1 { \
  57916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57917. _ezchip_macro_read_value_ &= ~(0xFF); \
  57918. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  57919. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57920. }
  57921. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit2 { \
  57922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57923. _ezchip_macro_read_value_ &= ~(0xFF); \
  57924. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  57925. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57926. }
  57927. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit3 { \
  57928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57929. _ezchip_macro_read_value_ &= ~(0xFF); \
  57930. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  57931. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57932. }
  57933. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit4 { \
  57934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57935. _ezchip_macro_read_value_ &= ~(0xFF); \
  57936. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  57937. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57938. }
  57939. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit5 { \
  57940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57941. _ezchip_macro_read_value_ &= ~(0xFF); \
  57942. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  57943. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57944. }
  57945. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit6 { \
  57946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57947. _ezchip_macro_read_value_ &= ~(0xFF); \
  57948. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  57949. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57950. }
  57951. #define SET_GPIO_35_doen_pwm_pad_oe_n_bit7 { \
  57952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57953. _ezchip_macro_read_value_ &= ~(0xFF); \
  57954. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  57955. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57956. }
  57957. #define SET_GPIO_35_doen_pwm_pad_out_bit0 { \
  57958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57959. _ezchip_macro_read_value_ &= ~(0xFF); \
  57960. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  57961. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57962. }
  57963. #define SET_GPIO_35_doen_pwm_pad_out_bit1 { \
  57964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57965. _ezchip_macro_read_value_ &= ~(0xFF); \
  57966. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  57967. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57968. }
  57969. #define SET_GPIO_35_doen_pwm_pad_out_bit2 { \
  57970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57971. _ezchip_macro_read_value_ &= ~(0xFF); \
  57972. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  57973. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57974. }
  57975. #define SET_GPIO_35_doen_pwm_pad_out_bit3 { \
  57976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57977. _ezchip_macro_read_value_ &= ~(0xFF); \
  57978. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  57979. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57980. }
  57981. #define SET_GPIO_35_doen_pwm_pad_out_bit4 { \
  57982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57983. _ezchip_macro_read_value_ &= ~(0xFF); \
  57984. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  57985. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57986. }
  57987. #define SET_GPIO_35_doen_pwm_pad_out_bit5 { \
  57988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57989. _ezchip_macro_read_value_ &= ~(0xFF); \
  57990. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  57991. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57992. }
  57993. #define SET_GPIO_35_doen_pwm_pad_out_bit6 { \
  57994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  57995. _ezchip_macro_read_value_ &= ~(0xFF); \
  57996. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  57997. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  57998. }
  57999. #define SET_GPIO_35_doen_pwm_pad_out_bit7 { \
  58000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58001. _ezchip_macro_read_value_ &= ~(0xFF); \
  58002. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  58003. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58004. }
  58005. #define SET_GPIO_35_doen_pwmdac_left_out { \
  58006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58007. _ezchip_macro_read_value_ &= ~(0xFF); \
  58008. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  58009. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58010. }
  58011. #define SET_GPIO_35_doen_pwmdac_right_out { \
  58012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58013. _ezchip_macro_read_value_ &= ~(0xFF); \
  58014. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  58015. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58016. }
  58017. #define SET_GPIO_35_doen_qspi_csn1_out { \
  58018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58019. _ezchip_macro_read_value_ &= ~(0xFF); \
  58020. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  58021. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58022. }
  58023. #define SET_GPIO_35_doen_qspi_csn2_out { \
  58024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58025. _ezchip_macro_read_value_ &= ~(0xFF); \
  58026. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  58027. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58028. }
  58029. #define SET_GPIO_35_doen_qspi_csn3_out { \
  58030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58031. _ezchip_macro_read_value_ &= ~(0xFF); \
  58032. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  58033. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58034. }
  58035. #define SET_GPIO_35_doen_register23_SCFG_cmsensor_rst0 { \
  58036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58037. _ezchip_macro_read_value_ &= ~(0xFF); \
  58038. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  58039. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58040. }
  58041. #define SET_GPIO_35_doen_register23_SCFG_cmsensor_rst1 { \
  58042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58043. _ezchip_macro_read_value_ &= ~(0xFF); \
  58044. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  58045. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58046. }
  58047. #define SET_GPIO_35_doen_register32_SCFG_gmac_phy_rstn { \
  58048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58049. _ezchip_macro_read_value_ &= ~(0xFF); \
  58050. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  58051. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58052. }
  58053. #define SET_GPIO_35_doen_sdio0_pad_card_power_en { \
  58054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58055. _ezchip_macro_read_value_ &= ~(0xFF); \
  58056. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  58057. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58058. }
  58059. #define SET_GPIO_35_doen_sdio0_pad_cclk_out { \
  58060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58061. _ezchip_macro_read_value_ &= ~(0xFF); \
  58062. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  58063. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58064. }
  58065. #define SET_GPIO_35_doen_sdio0_pad_ccmd_oe { \
  58066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58067. _ezchip_macro_read_value_ &= ~(0xFF); \
  58068. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  58069. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58070. }
  58071. #define SET_GPIO_35_doen_sdio0_pad_ccmd_out { \
  58072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58073. _ezchip_macro_read_value_ &= ~(0xFF); \
  58074. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  58075. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58076. }
  58077. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit0 { \
  58078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58079. _ezchip_macro_read_value_ &= ~(0xFF); \
  58080. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  58081. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58082. }
  58083. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit1 { \
  58084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58085. _ezchip_macro_read_value_ &= ~(0xFF); \
  58086. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  58087. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58088. }
  58089. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit2 { \
  58090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58091. _ezchip_macro_read_value_ &= ~(0xFF); \
  58092. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  58093. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58094. }
  58095. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit3 { \
  58096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58097. _ezchip_macro_read_value_ &= ~(0xFF); \
  58098. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  58099. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58100. }
  58101. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit4 { \
  58102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58103. _ezchip_macro_read_value_ &= ~(0xFF); \
  58104. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  58105. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58106. }
  58107. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit5 { \
  58108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58109. _ezchip_macro_read_value_ &= ~(0xFF); \
  58110. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  58111. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58112. }
  58113. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit6 { \
  58114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58115. _ezchip_macro_read_value_ &= ~(0xFF); \
  58116. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  58117. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58118. }
  58119. #define SET_GPIO_35_doen_sdio0_pad_cdata_oe_bit7 { \
  58120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58121. _ezchip_macro_read_value_ &= ~(0xFF); \
  58122. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  58123. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58124. }
  58125. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit0 { \
  58126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58127. _ezchip_macro_read_value_ &= ~(0xFF); \
  58128. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  58129. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58130. }
  58131. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit1 { \
  58132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58133. _ezchip_macro_read_value_ &= ~(0xFF); \
  58134. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  58135. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58136. }
  58137. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit2 { \
  58138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58139. _ezchip_macro_read_value_ &= ~(0xFF); \
  58140. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  58141. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58142. }
  58143. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit3 { \
  58144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58145. _ezchip_macro_read_value_ &= ~(0xFF); \
  58146. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  58147. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58148. }
  58149. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit4 { \
  58150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58151. _ezchip_macro_read_value_ &= ~(0xFF); \
  58152. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  58153. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58154. }
  58155. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit5 { \
  58156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58157. _ezchip_macro_read_value_ &= ~(0xFF); \
  58158. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  58159. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58160. }
  58161. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit6 { \
  58162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58163. _ezchip_macro_read_value_ &= ~(0xFF); \
  58164. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  58165. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58166. }
  58167. #define SET_GPIO_35_doen_sdio0_pad_cdata_out_bit7 { \
  58168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58169. _ezchip_macro_read_value_ &= ~(0xFF); \
  58170. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  58171. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58172. }
  58173. #define SET_GPIO_35_doen_sdio0_pad_rst_n { \
  58174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58175. _ezchip_macro_read_value_ &= ~(0xFF); \
  58176. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  58177. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58178. }
  58179. #define SET_GPIO_35_doen_sdio1_pad_card_power_en { \
  58180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58181. _ezchip_macro_read_value_ &= ~(0xFF); \
  58182. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  58183. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58184. }
  58185. #define SET_GPIO_35_doen_sdio1_pad_cclk_out { \
  58186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58187. _ezchip_macro_read_value_ &= ~(0xFF); \
  58188. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  58189. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58190. }
  58191. #define SET_GPIO_35_doen_sdio1_pad_ccmd_oe { \
  58192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58193. _ezchip_macro_read_value_ &= ~(0xFF); \
  58194. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  58195. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58196. }
  58197. #define SET_GPIO_35_doen_sdio1_pad_ccmd_out { \
  58198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58199. _ezchip_macro_read_value_ &= ~(0xFF); \
  58200. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  58201. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58202. }
  58203. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit0 { \
  58204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58205. _ezchip_macro_read_value_ &= ~(0xFF); \
  58206. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  58207. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58208. }
  58209. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit1 { \
  58210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58211. _ezchip_macro_read_value_ &= ~(0xFF); \
  58212. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  58213. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58214. }
  58215. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit2 { \
  58216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58217. _ezchip_macro_read_value_ &= ~(0xFF); \
  58218. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  58219. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58220. }
  58221. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit3 { \
  58222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58223. _ezchip_macro_read_value_ &= ~(0xFF); \
  58224. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  58225. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58226. }
  58227. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit4 { \
  58228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58229. _ezchip_macro_read_value_ &= ~(0xFF); \
  58230. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  58231. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58232. }
  58233. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit5 { \
  58234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58235. _ezchip_macro_read_value_ &= ~(0xFF); \
  58236. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  58237. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58238. }
  58239. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit6 { \
  58240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58241. _ezchip_macro_read_value_ &= ~(0xFF); \
  58242. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  58243. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58244. }
  58245. #define SET_GPIO_35_doen_sdio1_pad_cdata_oe_bit7 { \
  58246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58247. _ezchip_macro_read_value_ &= ~(0xFF); \
  58248. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  58249. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58250. }
  58251. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit0 { \
  58252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58253. _ezchip_macro_read_value_ &= ~(0xFF); \
  58254. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  58255. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58256. }
  58257. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit1 { \
  58258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58259. _ezchip_macro_read_value_ &= ~(0xFF); \
  58260. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  58261. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58262. }
  58263. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit2 { \
  58264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58265. _ezchip_macro_read_value_ &= ~(0xFF); \
  58266. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  58267. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58268. }
  58269. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit3 { \
  58270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58271. _ezchip_macro_read_value_ &= ~(0xFF); \
  58272. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  58273. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58274. }
  58275. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit4 { \
  58276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58277. _ezchip_macro_read_value_ &= ~(0xFF); \
  58278. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  58279. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58280. }
  58281. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit5 { \
  58282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58283. _ezchip_macro_read_value_ &= ~(0xFF); \
  58284. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  58285. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58286. }
  58287. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit6 { \
  58288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58289. _ezchip_macro_read_value_ &= ~(0xFF); \
  58290. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  58291. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58292. }
  58293. #define SET_GPIO_35_doen_sdio1_pad_cdata_out_bit7 { \
  58294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58295. _ezchip_macro_read_value_ &= ~(0xFF); \
  58296. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  58297. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58298. }
  58299. #define SET_GPIO_35_doen_sdio1_pad_rst_n { \
  58300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58301. _ezchip_macro_read_value_ &= ~(0xFF); \
  58302. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  58303. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58304. }
  58305. #define SET_GPIO_35_doen_spdif_tx_sdout { \
  58306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58307. _ezchip_macro_read_value_ &= ~(0xFF); \
  58308. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  58309. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58310. }
  58311. #define SET_GPIO_35_doen_spdif_tx_sdout_oen { \
  58312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58313. _ezchip_macro_read_value_ &= ~(0xFF); \
  58314. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  58315. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58316. }
  58317. #define SET_GPIO_35_doen_spi0_pad_oe_n { \
  58318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58319. _ezchip_macro_read_value_ &= ~(0xFF); \
  58320. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  58321. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58322. }
  58323. #define SET_GPIO_35_doen_spi0_pad_sck_out { \
  58324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58325. _ezchip_macro_read_value_ &= ~(0xFF); \
  58326. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  58327. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58328. }
  58329. #define SET_GPIO_35_doen_spi0_pad_ss_0_n { \
  58330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58331. _ezchip_macro_read_value_ &= ~(0xFF); \
  58332. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  58333. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58334. }
  58335. #define SET_GPIO_35_doen_spi0_pad_ss_1_n { \
  58336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58337. _ezchip_macro_read_value_ &= ~(0xFF); \
  58338. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  58339. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58340. }
  58341. #define SET_GPIO_35_doen_spi0_pad_txd { \
  58342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58343. _ezchip_macro_read_value_ &= ~(0xFF); \
  58344. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  58345. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58346. }
  58347. #define SET_GPIO_35_doen_spi1_pad_oe_n { \
  58348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58349. _ezchip_macro_read_value_ &= ~(0xFF); \
  58350. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  58351. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58352. }
  58353. #define SET_GPIO_35_doen_spi1_pad_sck_out { \
  58354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58355. _ezchip_macro_read_value_ &= ~(0xFF); \
  58356. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  58357. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58358. }
  58359. #define SET_GPIO_35_doen_spi1_pad_ss_0_n { \
  58360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58361. _ezchip_macro_read_value_ &= ~(0xFF); \
  58362. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  58363. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58364. }
  58365. #define SET_GPIO_35_doen_spi1_pad_ss_1_n { \
  58366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58367. _ezchip_macro_read_value_ &= ~(0xFF); \
  58368. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  58369. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58370. }
  58371. #define SET_GPIO_35_doen_spi1_pad_txd { \
  58372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58373. _ezchip_macro_read_value_ &= ~(0xFF); \
  58374. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  58375. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58376. }
  58377. #define SET_GPIO_35_doen_spi2_pad_oe_n { \
  58378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58379. _ezchip_macro_read_value_ &= ~(0xFF); \
  58380. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  58381. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58382. }
  58383. #define SET_GPIO_35_doen_spi2_pad_sck_out { \
  58384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58385. _ezchip_macro_read_value_ &= ~(0xFF); \
  58386. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  58387. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58388. }
  58389. #define SET_GPIO_35_doen_spi2_pad_ss_0_n { \
  58390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58391. _ezchip_macro_read_value_ &= ~(0xFF); \
  58392. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  58393. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58394. }
  58395. #define SET_GPIO_35_doen_spi2_pad_ss_1_n { \
  58396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58397. _ezchip_macro_read_value_ &= ~(0xFF); \
  58398. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  58399. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58400. }
  58401. #define SET_GPIO_35_doen_spi2_pad_txd { \
  58402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58403. _ezchip_macro_read_value_ &= ~(0xFF); \
  58404. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  58405. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58406. }
  58407. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit0 { \
  58408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58409. _ezchip_macro_read_value_ &= ~(0xFF); \
  58410. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  58411. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58412. }
  58413. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit1 { \
  58414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58415. _ezchip_macro_read_value_ &= ~(0xFF); \
  58416. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  58417. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58418. }
  58419. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit2 { \
  58420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58421. _ezchip_macro_read_value_ &= ~(0xFF); \
  58422. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  58423. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58424. }
  58425. #define SET_GPIO_35_doen_spi2ahb_pad_oe_n_bit3 { \
  58426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58427. _ezchip_macro_read_value_ &= ~(0xFF); \
  58428. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  58429. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58430. }
  58431. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit0 { \
  58432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58433. _ezchip_macro_read_value_ &= ~(0xFF); \
  58434. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  58435. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58436. }
  58437. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit1 { \
  58438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58439. _ezchip_macro_read_value_ &= ~(0xFF); \
  58440. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  58441. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58442. }
  58443. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit2 { \
  58444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58445. _ezchip_macro_read_value_ &= ~(0xFF); \
  58446. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  58447. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58448. }
  58449. #define SET_GPIO_35_doen_spi2ahb_pad_txd_bit3 { \
  58450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58451. _ezchip_macro_read_value_ &= ~(0xFF); \
  58452. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  58453. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58454. }
  58455. #define SET_GPIO_35_doen_spi3_pad_oe_n { \
  58456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58457. _ezchip_macro_read_value_ &= ~(0xFF); \
  58458. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  58459. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58460. }
  58461. #define SET_GPIO_35_doen_spi3_pad_sck_out { \
  58462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58463. _ezchip_macro_read_value_ &= ~(0xFF); \
  58464. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  58465. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58466. }
  58467. #define SET_GPIO_35_doen_spi3_pad_ss_0_n { \
  58468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58469. _ezchip_macro_read_value_ &= ~(0xFF); \
  58470. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  58471. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58472. }
  58473. #define SET_GPIO_35_doen_spi3_pad_ss_1_n { \
  58474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58475. _ezchip_macro_read_value_ &= ~(0xFF); \
  58476. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  58477. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58478. }
  58479. #define SET_GPIO_35_doen_spi3_pad_txd { \
  58480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58481. _ezchip_macro_read_value_ &= ~(0xFF); \
  58482. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  58483. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58484. }
  58485. #define SET_GPIO_35_doen_uart0_pad_dtrn { \
  58486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58487. _ezchip_macro_read_value_ &= ~(0xFF); \
  58488. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  58489. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58490. }
  58491. #define SET_GPIO_35_doen_uart0_pad_rtsn { \
  58492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58493. _ezchip_macro_read_value_ &= ~(0xFF); \
  58494. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  58495. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58496. }
  58497. #define SET_GPIO_35_doen_uart0_pad_sout { \
  58498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58499. _ezchip_macro_read_value_ &= ~(0xFF); \
  58500. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  58501. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58502. }
  58503. #define SET_GPIO_35_doen_uart1_pad_sout { \
  58504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58505. _ezchip_macro_read_value_ &= ~(0xFF); \
  58506. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  58507. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58508. }
  58509. #define SET_GPIO_35_doen_uart2_pad_dtr_n { \
  58510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58511. _ezchip_macro_read_value_ &= ~(0xFF); \
  58512. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  58513. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58514. }
  58515. #define SET_GPIO_35_doen_uart2_pad_rts_n { \
  58516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58517. _ezchip_macro_read_value_ &= ~(0xFF); \
  58518. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  58519. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58520. }
  58521. #define SET_GPIO_35_doen_uart2_pad_sout { \
  58522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58523. _ezchip_macro_read_value_ &= ~(0xFF); \
  58524. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  58525. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58526. }
  58527. #define SET_GPIO_35_doen_uart3_pad_sout { \
  58528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58529. _ezchip_macro_read_value_ &= ~(0xFF); \
  58530. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  58531. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58532. }
  58533. #define SET_GPIO_35_doen_usb_drv_bus { \
  58534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_35_doen_REG_ADDR); \
  58535. _ezchip_macro_read_value_ &= ~(0xFF); \
  58536. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  58537. MA_OUTW(gpio_35_doen_REG_ADDR,_ezchip_macro_read_value_); \
  58538. }
  58539. #define SET_GPIO_36_dout_reverse_(en) { \
  58540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58541. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  58542. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  58543. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58544. }
  58545. #define SET_GPIO_36_dout_LOW { \
  58546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58547. _ezchip_macro_read_value_ &= ~(0xFF); \
  58548. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  58549. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58550. }
  58551. #define SET_GPIO_36_dout_HIGH { \
  58552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58553. _ezchip_macro_read_value_ &= ~(0xFF); \
  58554. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  58555. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58556. }
  58557. #define SET_GPIO_36_dout_clk_gmac_tophyref { \
  58558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58559. _ezchip_macro_read_value_ &= ~(0xFF); \
  58560. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  58561. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58562. }
  58563. #define SET_GPIO_36_dout_cpu_jtag_tdo { \
  58564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58565. _ezchip_macro_read_value_ &= ~(0xFF); \
  58566. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  58567. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58568. }
  58569. #define SET_GPIO_36_dout_cpu_jtag_tdo_oen { \
  58570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58571. _ezchip_macro_read_value_ &= ~(0xFF); \
  58572. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  58573. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58574. }
  58575. #define SET_GPIO_36_dout_dmic_clk_out { \
  58576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58577. _ezchip_macro_read_value_ &= ~(0xFF); \
  58578. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  58579. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58580. }
  58581. #define SET_GPIO_36_dout_dsp_JTDOEn_pad { \
  58582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58583. _ezchip_macro_read_value_ &= ~(0xFF); \
  58584. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  58585. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58586. }
  58587. #define SET_GPIO_36_dout_dsp_JTDO_pad { \
  58588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58589. _ezchip_macro_read_value_ &= ~(0xFF); \
  58590. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  58591. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58592. }
  58593. #define SET_GPIO_36_dout_i2c0_pad_sck_oe { \
  58594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58595. _ezchip_macro_read_value_ &= ~(0xFF); \
  58596. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  58597. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58598. }
  58599. #define SET_GPIO_36_dout_i2c0_pad_sda_oe { \
  58600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58601. _ezchip_macro_read_value_ &= ~(0xFF); \
  58602. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  58603. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58604. }
  58605. #define SET_GPIO_36_dout_i2c1_pad_sck_oe { \
  58606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58607. _ezchip_macro_read_value_ &= ~(0xFF); \
  58608. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  58609. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58610. }
  58611. #define SET_GPIO_36_dout_i2c1_pad_sda_oe { \
  58612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58613. _ezchip_macro_read_value_ &= ~(0xFF); \
  58614. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  58615. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58616. }
  58617. #define SET_GPIO_36_dout_i2c2_pad_sck_oe { \
  58618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58619. _ezchip_macro_read_value_ &= ~(0xFF); \
  58620. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  58621. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58622. }
  58623. #define SET_GPIO_36_dout_i2c2_pad_sda_oe { \
  58624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58625. _ezchip_macro_read_value_ &= ~(0xFF); \
  58626. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  58627. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58628. }
  58629. #define SET_GPIO_36_dout_i2c3_pad_sck_oe { \
  58630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58631. _ezchip_macro_read_value_ &= ~(0xFF); \
  58632. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  58633. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58634. }
  58635. #define SET_GPIO_36_dout_i2c3_pad_sda_oe { \
  58636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58637. _ezchip_macro_read_value_ &= ~(0xFF); \
  58638. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  58639. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58640. }
  58641. #define SET_GPIO_36_dout_i2srx_bclk_out { \
  58642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58643. _ezchip_macro_read_value_ &= ~(0xFF); \
  58644. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  58645. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58646. }
  58647. #define SET_GPIO_36_dout_i2srx_bclk_out_oen { \
  58648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58649. _ezchip_macro_read_value_ &= ~(0xFF); \
  58650. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  58651. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58652. }
  58653. #define SET_GPIO_36_dout_i2srx_lrck_out { \
  58654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58655. _ezchip_macro_read_value_ &= ~(0xFF); \
  58656. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  58657. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58658. }
  58659. #define SET_GPIO_36_dout_i2srx_lrck_out_oen { \
  58660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58661. _ezchip_macro_read_value_ &= ~(0xFF); \
  58662. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  58663. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58664. }
  58665. #define SET_GPIO_36_dout_i2srx_mclk_out { \
  58666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58667. _ezchip_macro_read_value_ &= ~(0xFF); \
  58668. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  58669. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58670. }
  58671. #define SET_GPIO_36_dout_i2stx_bclk_out { \
  58672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58673. _ezchip_macro_read_value_ &= ~(0xFF); \
  58674. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  58675. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58676. }
  58677. #define SET_GPIO_36_dout_i2stx_bclk_out_oen { \
  58678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58679. _ezchip_macro_read_value_ &= ~(0xFF); \
  58680. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  58681. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58682. }
  58683. #define SET_GPIO_36_dout_i2stx_lrck_out { \
  58684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58685. _ezchip_macro_read_value_ &= ~(0xFF); \
  58686. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  58687. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58688. }
  58689. #define SET_GPIO_36_dout_i2stx_lrckout_oen { \
  58690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58691. _ezchip_macro_read_value_ &= ~(0xFF); \
  58692. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  58693. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58694. }
  58695. #define SET_GPIO_36_dout_i2stx_mclk_out { \
  58696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58697. _ezchip_macro_read_value_ &= ~(0xFF); \
  58698. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  58699. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58700. }
  58701. #define SET_GPIO_36_dout_i2stx_sdout0 { \
  58702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58703. _ezchip_macro_read_value_ &= ~(0xFF); \
  58704. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  58705. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58706. }
  58707. #define SET_GPIO_36_dout_i2stx_sdout1 { \
  58708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58709. _ezchip_macro_read_value_ &= ~(0xFF); \
  58710. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  58711. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58712. }
  58713. #define SET_GPIO_36_dout_lcd_pad_csm_n { \
  58714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58715. _ezchip_macro_read_value_ &= ~(0xFF); \
  58716. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  58717. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58718. }
  58719. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit0 { \
  58720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58721. _ezchip_macro_read_value_ &= ~(0xFF); \
  58722. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  58723. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58724. }
  58725. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit1 { \
  58726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58727. _ezchip_macro_read_value_ &= ~(0xFF); \
  58728. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  58729. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58730. }
  58731. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit2 { \
  58732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58733. _ezchip_macro_read_value_ &= ~(0xFF); \
  58734. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  58735. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58736. }
  58737. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit3 { \
  58738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58739. _ezchip_macro_read_value_ &= ~(0xFF); \
  58740. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  58741. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58742. }
  58743. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit4 { \
  58744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58745. _ezchip_macro_read_value_ &= ~(0xFF); \
  58746. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  58747. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58748. }
  58749. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit5 { \
  58750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58751. _ezchip_macro_read_value_ &= ~(0xFF); \
  58752. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  58753. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58754. }
  58755. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit6 { \
  58756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58757. _ezchip_macro_read_value_ &= ~(0xFF); \
  58758. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  58759. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58760. }
  58761. #define SET_GPIO_36_dout_pwm_pad_oe_n_bit7 { \
  58762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58763. _ezchip_macro_read_value_ &= ~(0xFF); \
  58764. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  58765. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58766. }
  58767. #define SET_GPIO_36_dout_pwm_pad_out_bit0 { \
  58768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58769. _ezchip_macro_read_value_ &= ~(0xFF); \
  58770. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  58771. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58772. }
  58773. #define SET_GPIO_36_dout_pwm_pad_out_bit1 { \
  58774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58775. _ezchip_macro_read_value_ &= ~(0xFF); \
  58776. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  58777. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58778. }
  58779. #define SET_GPIO_36_dout_pwm_pad_out_bit2 { \
  58780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58781. _ezchip_macro_read_value_ &= ~(0xFF); \
  58782. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  58783. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58784. }
  58785. #define SET_GPIO_36_dout_pwm_pad_out_bit3 { \
  58786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58787. _ezchip_macro_read_value_ &= ~(0xFF); \
  58788. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  58789. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58790. }
  58791. #define SET_GPIO_36_dout_pwm_pad_out_bit4 { \
  58792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58793. _ezchip_macro_read_value_ &= ~(0xFF); \
  58794. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  58795. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58796. }
  58797. #define SET_GPIO_36_dout_pwm_pad_out_bit5 { \
  58798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58799. _ezchip_macro_read_value_ &= ~(0xFF); \
  58800. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  58801. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58802. }
  58803. #define SET_GPIO_36_dout_pwm_pad_out_bit6 { \
  58804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58805. _ezchip_macro_read_value_ &= ~(0xFF); \
  58806. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  58807. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58808. }
  58809. #define SET_GPIO_36_dout_pwm_pad_out_bit7 { \
  58810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58811. _ezchip_macro_read_value_ &= ~(0xFF); \
  58812. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  58813. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58814. }
  58815. #define SET_GPIO_36_dout_pwmdac_left_out { \
  58816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58817. _ezchip_macro_read_value_ &= ~(0xFF); \
  58818. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  58819. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58820. }
  58821. #define SET_GPIO_36_dout_pwmdac_right_out { \
  58822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58823. _ezchip_macro_read_value_ &= ~(0xFF); \
  58824. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  58825. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58826. }
  58827. #define SET_GPIO_36_dout_qspi_csn1_out { \
  58828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58829. _ezchip_macro_read_value_ &= ~(0xFF); \
  58830. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  58831. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58832. }
  58833. #define SET_GPIO_36_dout_qspi_csn2_out { \
  58834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58835. _ezchip_macro_read_value_ &= ~(0xFF); \
  58836. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  58837. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58838. }
  58839. #define SET_GPIO_36_dout_qspi_csn3_out { \
  58840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58841. _ezchip_macro_read_value_ &= ~(0xFF); \
  58842. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  58843. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58844. }
  58845. #define SET_GPIO_36_dout_register23_SCFG_cmsensor_rst0 { \
  58846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58847. _ezchip_macro_read_value_ &= ~(0xFF); \
  58848. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  58849. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58850. }
  58851. #define SET_GPIO_36_dout_register23_SCFG_cmsensor_rst1 { \
  58852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58853. _ezchip_macro_read_value_ &= ~(0xFF); \
  58854. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  58855. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58856. }
  58857. #define SET_GPIO_36_dout_register32_SCFG_gmac_phy_rstn { \
  58858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58859. _ezchip_macro_read_value_ &= ~(0xFF); \
  58860. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  58861. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58862. }
  58863. #define SET_GPIO_36_dout_sdio0_pad_card_power_en { \
  58864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58865. _ezchip_macro_read_value_ &= ~(0xFF); \
  58866. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  58867. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58868. }
  58869. #define SET_GPIO_36_dout_sdio0_pad_cclk_out { \
  58870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58871. _ezchip_macro_read_value_ &= ~(0xFF); \
  58872. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  58873. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58874. }
  58875. #define SET_GPIO_36_dout_sdio0_pad_ccmd_oe { \
  58876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58877. _ezchip_macro_read_value_ &= ~(0xFF); \
  58878. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  58879. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58880. }
  58881. #define SET_GPIO_36_dout_sdio0_pad_ccmd_out { \
  58882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58883. _ezchip_macro_read_value_ &= ~(0xFF); \
  58884. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  58885. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58886. }
  58887. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit0 { \
  58888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58889. _ezchip_macro_read_value_ &= ~(0xFF); \
  58890. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  58891. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58892. }
  58893. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit1 { \
  58894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58895. _ezchip_macro_read_value_ &= ~(0xFF); \
  58896. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  58897. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58898. }
  58899. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit2 { \
  58900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58901. _ezchip_macro_read_value_ &= ~(0xFF); \
  58902. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  58903. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58904. }
  58905. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit3 { \
  58906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58907. _ezchip_macro_read_value_ &= ~(0xFF); \
  58908. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  58909. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58910. }
  58911. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit4 { \
  58912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58913. _ezchip_macro_read_value_ &= ~(0xFF); \
  58914. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  58915. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58916. }
  58917. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit5 { \
  58918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58919. _ezchip_macro_read_value_ &= ~(0xFF); \
  58920. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  58921. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58922. }
  58923. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit6 { \
  58924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58925. _ezchip_macro_read_value_ &= ~(0xFF); \
  58926. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  58927. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58928. }
  58929. #define SET_GPIO_36_dout_sdio0_pad_cdata_oe_bit7 { \
  58930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58931. _ezchip_macro_read_value_ &= ~(0xFF); \
  58932. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  58933. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58934. }
  58935. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit0 { \
  58936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58937. _ezchip_macro_read_value_ &= ~(0xFF); \
  58938. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  58939. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58940. }
  58941. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit1 { \
  58942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58943. _ezchip_macro_read_value_ &= ~(0xFF); \
  58944. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  58945. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58946. }
  58947. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit2 { \
  58948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58949. _ezchip_macro_read_value_ &= ~(0xFF); \
  58950. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  58951. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58952. }
  58953. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit3 { \
  58954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58955. _ezchip_macro_read_value_ &= ~(0xFF); \
  58956. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  58957. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58958. }
  58959. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit4 { \
  58960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58961. _ezchip_macro_read_value_ &= ~(0xFF); \
  58962. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  58963. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58964. }
  58965. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit5 { \
  58966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58967. _ezchip_macro_read_value_ &= ~(0xFF); \
  58968. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  58969. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58970. }
  58971. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit6 { \
  58972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58973. _ezchip_macro_read_value_ &= ~(0xFF); \
  58974. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  58975. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58976. }
  58977. #define SET_GPIO_36_dout_sdio0_pad_cdata_out_bit7 { \
  58978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58979. _ezchip_macro_read_value_ &= ~(0xFF); \
  58980. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  58981. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58982. }
  58983. #define SET_GPIO_36_dout_sdio0_pad_rst_n { \
  58984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58985. _ezchip_macro_read_value_ &= ~(0xFF); \
  58986. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  58987. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58988. }
  58989. #define SET_GPIO_36_dout_sdio1_pad_card_power_en { \
  58990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58991. _ezchip_macro_read_value_ &= ~(0xFF); \
  58992. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  58993. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  58994. }
  58995. #define SET_GPIO_36_dout_sdio1_pad_cclk_out { \
  58996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  58997. _ezchip_macro_read_value_ &= ~(0xFF); \
  58998. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  58999. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59000. }
  59001. #define SET_GPIO_36_dout_sdio1_pad_ccmd_oe { \
  59002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59003. _ezchip_macro_read_value_ &= ~(0xFF); \
  59004. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  59005. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59006. }
  59007. #define SET_GPIO_36_dout_sdio1_pad_ccmd_out { \
  59008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59009. _ezchip_macro_read_value_ &= ~(0xFF); \
  59010. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  59011. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59012. }
  59013. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit0 { \
  59014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59015. _ezchip_macro_read_value_ &= ~(0xFF); \
  59016. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  59017. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59018. }
  59019. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit1 { \
  59020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59021. _ezchip_macro_read_value_ &= ~(0xFF); \
  59022. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  59023. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59024. }
  59025. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit2 { \
  59026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59027. _ezchip_macro_read_value_ &= ~(0xFF); \
  59028. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  59029. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59030. }
  59031. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit3 { \
  59032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59033. _ezchip_macro_read_value_ &= ~(0xFF); \
  59034. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  59035. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59036. }
  59037. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit4 { \
  59038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59039. _ezchip_macro_read_value_ &= ~(0xFF); \
  59040. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  59041. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59042. }
  59043. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit5 { \
  59044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59045. _ezchip_macro_read_value_ &= ~(0xFF); \
  59046. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  59047. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59048. }
  59049. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit6 { \
  59050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59051. _ezchip_macro_read_value_ &= ~(0xFF); \
  59052. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  59053. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59054. }
  59055. #define SET_GPIO_36_dout_sdio1_pad_cdata_oe_bit7 { \
  59056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59057. _ezchip_macro_read_value_ &= ~(0xFF); \
  59058. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  59059. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59060. }
  59061. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit0 { \
  59062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59063. _ezchip_macro_read_value_ &= ~(0xFF); \
  59064. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  59065. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59066. }
  59067. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit1 { \
  59068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59069. _ezchip_macro_read_value_ &= ~(0xFF); \
  59070. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  59071. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59072. }
  59073. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit2 { \
  59074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59075. _ezchip_macro_read_value_ &= ~(0xFF); \
  59076. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  59077. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59078. }
  59079. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit3 { \
  59080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59081. _ezchip_macro_read_value_ &= ~(0xFF); \
  59082. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  59083. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59084. }
  59085. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit4 { \
  59086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59087. _ezchip_macro_read_value_ &= ~(0xFF); \
  59088. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  59089. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59090. }
  59091. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit5 { \
  59092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59093. _ezchip_macro_read_value_ &= ~(0xFF); \
  59094. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  59095. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59096. }
  59097. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit6 { \
  59098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59099. _ezchip_macro_read_value_ &= ~(0xFF); \
  59100. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  59101. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59102. }
  59103. #define SET_GPIO_36_dout_sdio1_pad_cdata_out_bit7 { \
  59104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59105. _ezchip_macro_read_value_ &= ~(0xFF); \
  59106. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  59107. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59108. }
  59109. #define SET_GPIO_36_dout_sdio1_pad_rst_n { \
  59110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59111. _ezchip_macro_read_value_ &= ~(0xFF); \
  59112. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  59113. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59114. }
  59115. #define SET_GPIO_36_dout_spdif_tx_sdout { \
  59116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59117. _ezchip_macro_read_value_ &= ~(0xFF); \
  59118. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  59119. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59120. }
  59121. #define SET_GPIO_36_dout_spdif_tx_sdout_oen { \
  59122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59123. _ezchip_macro_read_value_ &= ~(0xFF); \
  59124. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  59125. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59126. }
  59127. #define SET_GPIO_36_dout_spi0_pad_oe_n { \
  59128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59129. _ezchip_macro_read_value_ &= ~(0xFF); \
  59130. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  59131. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59132. }
  59133. #define SET_GPIO_36_dout_spi0_pad_sck_out { \
  59134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59135. _ezchip_macro_read_value_ &= ~(0xFF); \
  59136. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  59137. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59138. }
  59139. #define SET_GPIO_36_dout_spi0_pad_ss_0_n { \
  59140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59141. _ezchip_macro_read_value_ &= ~(0xFF); \
  59142. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  59143. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59144. }
  59145. #define SET_GPIO_36_dout_spi0_pad_ss_1_n { \
  59146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59147. _ezchip_macro_read_value_ &= ~(0xFF); \
  59148. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  59149. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59150. }
  59151. #define SET_GPIO_36_dout_spi0_pad_txd { \
  59152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59153. _ezchip_macro_read_value_ &= ~(0xFF); \
  59154. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  59155. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59156. }
  59157. #define SET_GPIO_36_dout_spi1_pad_oe_n { \
  59158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59159. _ezchip_macro_read_value_ &= ~(0xFF); \
  59160. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  59161. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59162. }
  59163. #define SET_GPIO_36_dout_spi1_pad_sck_out { \
  59164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59165. _ezchip_macro_read_value_ &= ~(0xFF); \
  59166. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  59167. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59168. }
  59169. #define SET_GPIO_36_dout_spi1_pad_ss_0_n { \
  59170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59171. _ezchip_macro_read_value_ &= ~(0xFF); \
  59172. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  59173. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59174. }
  59175. #define SET_GPIO_36_dout_spi1_pad_ss_1_n { \
  59176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59177. _ezchip_macro_read_value_ &= ~(0xFF); \
  59178. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  59179. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59180. }
  59181. #define SET_GPIO_36_dout_spi1_pad_txd { \
  59182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59183. _ezchip_macro_read_value_ &= ~(0xFF); \
  59184. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  59185. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59186. }
  59187. #define SET_GPIO_36_dout_spi2_pad_oe_n { \
  59188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59189. _ezchip_macro_read_value_ &= ~(0xFF); \
  59190. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  59191. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59192. }
  59193. #define SET_GPIO_36_dout_spi2_pad_sck_out { \
  59194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59195. _ezchip_macro_read_value_ &= ~(0xFF); \
  59196. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  59197. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59198. }
  59199. #define SET_GPIO_36_dout_spi2_pad_ss_0_n { \
  59200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59201. _ezchip_macro_read_value_ &= ~(0xFF); \
  59202. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  59203. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59204. }
  59205. #define SET_GPIO_36_dout_spi2_pad_ss_1_n { \
  59206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59207. _ezchip_macro_read_value_ &= ~(0xFF); \
  59208. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  59209. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59210. }
  59211. #define SET_GPIO_36_dout_spi2_pad_txd { \
  59212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59213. _ezchip_macro_read_value_ &= ~(0xFF); \
  59214. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  59215. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59216. }
  59217. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit0 { \
  59218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59219. _ezchip_macro_read_value_ &= ~(0xFF); \
  59220. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  59221. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59222. }
  59223. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit1 { \
  59224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59225. _ezchip_macro_read_value_ &= ~(0xFF); \
  59226. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  59227. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59228. }
  59229. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit2 { \
  59230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59231. _ezchip_macro_read_value_ &= ~(0xFF); \
  59232. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  59233. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59234. }
  59235. #define SET_GPIO_36_dout_spi2ahb_pad_oe_n_bit3 { \
  59236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59237. _ezchip_macro_read_value_ &= ~(0xFF); \
  59238. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  59239. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59240. }
  59241. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit0 { \
  59242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59243. _ezchip_macro_read_value_ &= ~(0xFF); \
  59244. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  59245. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59246. }
  59247. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit1 { \
  59248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59249. _ezchip_macro_read_value_ &= ~(0xFF); \
  59250. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  59251. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59252. }
  59253. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit2 { \
  59254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59255. _ezchip_macro_read_value_ &= ~(0xFF); \
  59256. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  59257. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59258. }
  59259. #define SET_GPIO_36_dout_spi2ahb_pad_txd_bit3 { \
  59260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59261. _ezchip_macro_read_value_ &= ~(0xFF); \
  59262. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  59263. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59264. }
  59265. #define SET_GPIO_36_dout_spi3_pad_oe_n { \
  59266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59267. _ezchip_macro_read_value_ &= ~(0xFF); \
  59268. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  59269. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59270. }
  59271. #define SET_GPIO_36_dout_spi3_pad_sck_out { \
  59272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59273. _ezchip_macro_read_value_ &= ~(0xFF); \
  59274. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  59275. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59276. }
  59277. #define SET_GPIO_36_dout_spi3_pad_ss_0_n { \
  59278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59279. _ezchip_macro_read_value_ &= ~(0xFF); \
  59280. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  59281. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59282. }
  59283. #define SET_GPIO_36_dout_spi3_pad_ss_1_n { \
  59284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59285. _ezchip_macro_read_value_ &= ~(0xFF); \
  59286. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  59287. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59288. }
  59289. #define SET_GPIO_36_dout_spi3_pad_txd { \
  59290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59291. _ezchip_macro_read_value_ &= ~(0xFF); \
  59292. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  59293. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59294. }
  59295. #define SET_GPIO_36_dout_uart0_pad_dtrn { \
  59296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59297. _ezchip_macro_read_value_ &= ~(0xFF); \
  59298. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  59299. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59300. }
  59301. #define SET_GPIO_36_dout_uart0_pad_rtsn { \
  59302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59303. _ezchip_macro_read_value_ &= ~(0xFF); \
  59304. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  59305. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59306. }
  59307. #define SET_GPIO_36_dout_uart0_pad_sout { \
  59308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59309. _ezchip_macro_read_value_ &= ~(0xFF); \
  59310. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  59311. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59312. }
  59313. #define SET_GPIO_36_dout_uart1_pad_sout { \
  59314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59315. _ezchip_macro_read_value_ &= ~(0xFF); \
  59316. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  59317. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59318. }
  59319. #define SET_GPIO_36_dout_uart2_pad_dtr_n { \
  59320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59321. _ezchip_macro_read_value_ &= ~(0xFF); \
  59322. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  59323. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59324. }
  59325. #define SET_GPIO_36_dout_uart2_pad_rts_n { \
  59326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59327. _ezchip_macro_read_value_ &= ~(0xFF); \
  59328. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  59329. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59330. }
  59331. #define SET_GPIO_36_dout_uart2_pad_sout { \
  59332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59333. _ezchip_macro_read_value_ &= ~(0xFF); \
  59334. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  59335. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59336. }
  59337. #define SET_GPIO_36_dout_uart3_pad_sout { \
  59338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59339. _ezchip_macro_read_value_ &= ~(0xFF); \
  59340. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  59341. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59342. }
  59343. #define SET_GPIO_36_dout_usb_drv_bus { \
  59344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_dout_REG_ADDR); \
  59345. _ezchip_macro_read_value_ &= ~(0xFF); \
  59346. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  59347. MA_OUTW(gpio_36_dout_REG_ADDR,_ezchip_macro_read_value_); \
  59348. }
  59349. #define SET_GPIO_36_doen_reverse_(en) { \
  59350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59351. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  59352. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  59353. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59354. }
  59355. #define SET_GPIO_36_doen_LOW { \
  59356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59357. _ezchip_macro_read_value_ &= ~(0xFF); \
  59358. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  59359. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59360. }
  59361. #define SET_GPIO_36_doen_HIGH { \
  59362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59363. _ezchip_macro_read_value_ &= ~(0xFF); \
  59364. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  59365. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59366. }
  59367. #define SET_GPIO_36_doen_clk_gmac_tophyref { \
  59368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59369. _ezchip_macro_read_value_ &= ~(0xFF); \
  59370. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  59371. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59372. }
  59373. #define SET_GPIO_36_doen_cpu_jtag_tdo { \
  59374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59375. _ezchip_macro_read_value_ &= ~(0xFF); \
  59376. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  59377. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59378. }
  59379. #define SET_GPIO_36_doen_cpu_jtag_tdo_oen { \
  59380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59381. _ezchip_macro_read_value_ &= ~(0xFF); \
  59382. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  59383. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59384. }
  59385. #define SET_GPIO_36_doen_dmic_clk_out { \
  59386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59387. _ezchip_macro_read_value_ &= ~(0xFF); \
  59388. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  59389. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59390. }
  59391. #define SET_GPIO_36_doen_dsp_JTDOEn_pad { \
  59392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59393. _ezchip_macro_read_value_ &= ~(0xFF); \
  59394. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  59395. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59396. }
  59397. #define SET_GPIO_36_doen_dsp_JTDO_pad { \
  59398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59399. _ezchip_macro_read_value_ &= ~(0xFF); \
  59400. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  59401. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59402. }
  59403. #define SET_GPIO_36_doen_i2c0_pad_sck_oe { \
  59404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59405. _ezchip_macro_read_value_ &= ~(0xFF); \
  59406. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  59407. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59408. }
  59409. #define SET_GPIO_36_doen_i2c0_pad_sda_oe { \
  59410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59411. _ezchip_macro_read_value_ &= ~(0xFF); \
  59412. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  59413. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59414. }
  59415. #define SET_GPIO_36_doen_i2c1_pad_sck_oe { \
  59416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59417. _ezchip_macro_read_value_ &= ~(0xFF); \
  59418. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  59419. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59420. }
  59421. #define SET_GPIO_36_doen_i2c1_pad_sda_oe { \
  59422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59423. _ezchip_macro_read_value_ &= ~(0xFF); \
  59424. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  59425. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59426. }
  59427. #define SET_GPIO_36_doen_i2c2_pad_sck_oe { \
  59428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59429. _ezchip_macro_read_value_ &= ~(0xFF); \
  59430. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  59431. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59432. }
  59433. #define SET_GPIO_36_doen_i2c2_pad_sda_oe { \
  59434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59435. _ezchip_macro_read_value_ &= ~(0xFF); \
  59436. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  59437. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59438. }
  59439. #define SET_GPIO_36_doen_i2c3_pad_sck_oe { \
  59440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59441. _ezchip_macro_read_value_ &= ~(0xFF); \
  59442. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  59443. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59444. }
  59445. #define SET_GPIO_36_doen_i2c3_pad_sda_oe { \
  59446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59447. _ezchip_macro_read_value_ &= ~(0xFF); \
  59448. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  59449. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59450. }
  59451. #define SET_GPIO_36_doen_i2srx_bclk_out { \
  59452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59453. _ezchip_macro_read_value_ &= ~(0xFF); \
  59454. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  59455. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59456. }
  59457. #define SET_GPIO_36_doen_i2srx_bclk_out_oen { \
  59458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59459. _ezchip_macro_read_value_ &= ~(0xFF); \
  59460. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  59461. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59462. }
  59463. #define SET_GPIO_36_doen_i2srx_lrck_out { \
  59464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59465. _ezchip_macro_read_value_ &= ~(0xFF); \
  59466. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  59467. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59468. }
  59469. #define SET_GPIO_36_doen_i2srx_lrck_out_oen { \
  59470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59471. _ezchip_macro_read_value_ &= ~(0xFF); \
  59472. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  59473. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59474. }
  59475. #define SET_GPIO_36_doen_i2srx_mclk_out { \
  59476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59477. _ezchip_macro_read_value_ &= ~(0xFF); \
  59478. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  59479. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59480. }
  59481. #define SET_GPIO_36_doen_i2stx_bclk_out { \
  59482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59483. _ezchip_macro_read_value_ &= ~(0xFF); \
  59484. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  59485. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59486. }
  59487. #define SET_GPIO_36_doen_i2stx_bclk_out_oen { \
  59488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59489. _ezchip_macro_read_value_ &= ~(0xFF); \
  59490. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  59491. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59492. }
  59493. #define SET_GPIO_36_doen_i2stx_lrck_out { \
  59494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59495. _ezchip_macro_read_value_ &= ~(0xFF); \
  59496. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  59497. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59498. }
  59499. #define SET_GPIO_36_doen_i2stx_lrckout_oen { \
  59500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59501. _ezchip_macro_read_value_ &= ~(0xFF); \
  59502. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  59503. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59504. }
  59505. #define SET_GPIO_36_doen_i2stx_mclk_out { \
  59506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59507. _ezchip_macro_read_value_ &= ~(0xFF); \
  59508. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  59509. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59510. }
  59511. #define SET_GPIO_36_doen_i2stx_sdout0 { \
  59512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59513. _ezchip_macro_read_value_ &= ~(0xFF); \
  59514. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  59515. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59516. }
  59517. #define SET_GPIO_36_doen_i2stx_sdout1 { \
  59518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59519. _ezchip_macro_read_value_ &= ~(0xFF); \
  59520. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  59521. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59522. }
  59523. #define SET_GPIO_36_doen_lcd_pad_csm_n { \
  59524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59525. _ezchip_macro_read_value_ &= ~(0xFF); \
  59526. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  59527. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59528. }
  59529. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit0 { \
  59530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59531. _ezchip_macro_read_value_ &= ~(0xFF); \
  59532. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  59533. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59534. }
  59535. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit1 { \
  59536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59537. _ezchip_macro_read_value_ &= ~(0xFF); \
  59538. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  59539. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59540. }
  59541. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit2 { \
  59542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59543. _ezchip_macro_read_value_ &= ~(0xFF); \
  59544. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  59545. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59546. }
  59547. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit3 { \
  59548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59549. _ezchip_macro_read_value_ &= ~(0xFF); \
  59550. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  59551. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59552. }
  59553. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit4 { \
  59554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59555. _ezchip_macro_read_value_ &= ~(0xFF); \
  59556. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  59557. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59558. }
  59559. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit5 { \
  59560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59561. _ezchip_macro_read_value_ &= ~(0xFF); \
  59562. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  59563. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59564. }
  59565. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit6 { \
  59566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59567. _ezchip_macro_read_value_ &= ~(0xFF); \
  59568. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  59569. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59570. }
  59571. #define SET_GPIO_36_doen_pwm_pad_oe_n_bit7 { \
  59572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59573. _ezchip_macro_read_value_ &= ~(0xFF); \
  59574. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  59575. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59576. }
  59577. #define SET_GPIO_36_doen_pwm_pad_out_bit0 { \
  59578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59579. _ezchip_macro_read_value_ &= ~(0xFF); \
  59580. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  59581. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59582. }
  59583. #define SET_GPIO_36_doen_pwm_pad_out_bit1 { \
  59584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59585. _ezchip_macro_read_value_ &= ~(0xFF); \
  59586. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  59587. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59588. }
  59589. #define SET_GPIO_36_doen_pwm_pad_out_bit2 { \
  59590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59591. _ezchip_macro_read_value_ &= ~(0xFF); \
  59592. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  59593. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59594. }
  59595. #define SET_GPIO_36_doen_pwm_pad_out_bit3 { \
  59596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59597. _ezchip_macro_read_value_ &= ~(0xFF); \
  59598. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  59599. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59600. }
  59601. #define SET_GPIO_36_doen_pwm_pad_out_bit4 { \
  59602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59603. _ezchip_macro_read_value_ &= ~(0xFF); \
  59604. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  59605. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59606. }
  59607. #define SET_GPIO_36_doen_pwm_pad_out_bit5 { \
  59608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59609. _ezchip_macro_read_value_ &= ~(0xFF); \
  59610. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  59611. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59612. }
  59613. #define SET_GPIO_36_doen_pwm_pad_out_bit6 { \
  59614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59615. _ezchip_macro_read_value_ &= ~(0xFF); \
  59616. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  59617. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59618. }
  59619. #define SET_GPIO_36_doen_pwm_pad_out_bit7 { \
  59620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59621. _ezchip_macro_read_value_ &= ~(0xFF); \
  59622. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  59623. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59624. }
  59625. #define SET_GPIO_36_doen_pwmdac_left_out { \
  59626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59627. _ezchip_macro_read_value_ &= ~(0xFF); \
  59628. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  59629. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59630. }
  59631. #define SET_GPIO_36_doen_pwmdac_right_out { \
  59632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59633. _ezchip_macro_read_value_ &= ~(0xFF); \
  59634. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  59635. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59636. }
  59637. #define SET_GPIO_36_doen_qspi_csn1_out { \
  59638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59639. _ezchip_macro_read_value_ &= ~(0xFF); \
  59640. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  59641. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59642. }
  59643. #define SET_GPIO_36_doen_qspi_csn2_out { \
  59644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59645. _ezchip_macro_read_value_ &= ~(0xFF); \
  59646. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  59647. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59648. }
  59649. #define SET_GPIO_36_doen_qspi_csn3_out { \
  59650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59651. _ezchip_macro_read_value_ &= ~(0xFF); \
  59652. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  59653. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59654. }
  59655. #define SET_GPIO_36_doen_register23_SCFG_cmsensor_rst0 { \
  59656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59657. _ezchip_macro_read_value_ &= ~(0xFF); \
  59658. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  59659. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59660. }
  59661. #define SET_GPIO_36_doen_register23_SCFG_cmsensor_rst1 { \
  59662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59663. _ezchip_macro_read_value_ &= ~(0xFF); \
  59664. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  59665. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59666. }
  59667. #define SET_GPIO_36_doen_register32_SCFG_gmac_phy_rstn { \
  59668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59669. _ezchip_macro_read_value_ &= ~(0xFF); \
  59670. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  59671. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59672. }
  59673. #define SET_GPIO_36_doen_sdio0_pad_card_power_en { \
  59674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59675. _ezchip_macro_read_value_ &= ~(0xFF); \
  59676. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  59677. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59678. }
  59679. #define SET_GPIO_36_doen_sdio0_pad_cclk_out { \
  59680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59681. _ezchip_macro_read_value_ &= ~(0xFF); \
  59682. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  59683. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59684. }
  59685. #define SET_GPIO_36_doen_sdio0_pad_ccmd_oe { \
  59686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59687. _ezchip_macro_read_value_ &= ~(0xFF); \
  59688. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  59689. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59690. }
  59691. #define SET_GPIO_36_doen_sdio0_pad_ccmd_out { \
  59692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59693. _ezchip_macro_read_value_ &= ~(0xFF); \
  59694. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  59695. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59696. }
  59697. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit0 { \
  59698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59699. _ezchip_macro_read_value_ &= ~(0xFF); \
  59700. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  59701. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59702. }
  59703. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit1 { \
  59704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59705. _ezchip_macro_read_value_ &= ~(0xFF); \
  59706. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  59707. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59708. }
  59709. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit2 { \
  59710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59711. _ezchip_macro_read_value_ &= ~(0xFF); \
  59712. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  59713. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59714. }
  59715. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit3 { \
  59716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59717. _ezchip_macro_read_value_ &= ~(0xFF); \
  59718. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  59719. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59720. }
  59721. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit4 { \
  59722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59723. _ezchip_macro_read_value_ &= ~(0xFF); \
  59724. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  59725. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59726. }
  59727. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit5 { \
  59728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59729. _ezchip_macro_read_value_ &= ~(0xFF); \
  59730. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  59731. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59732. }
  59733. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit6 { \
  59734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59735. _ezchip_macro_read_value_ &= ~(0xFF); \
  59736. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  59737. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59738. }
  59739. #define SET_GPIO_36_doen_sdio0_pad_cdata_oe_bit7 { \
  59740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59741. _ezchip_macro_read_value_ &= ~(0xFF); \
  59742. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  59743. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59744. }
  59745. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit0 { \
  59746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59747. _ezchip_macro_read_value_ &= ~(0xFF); \
  59748. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  59749. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59750. }
  59751. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit1 { \
  59752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59753. _ezchip_macro_read_value_ &= ~(0xFF); \
  59754. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  59755. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59756. }
  59757. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit2 { \
  59758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59759. _ezchip_macro_read_value_ &= ~(0xFF); \
  59760. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  59761. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59762. }
  59763. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit3 { \
  59764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59765. _ezchip_macro_read_value_ &= ~(0xFF); \
  59766. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  59767. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59768. }
  59769. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit4 { \
  59770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59771. _ezchip_macro_read_value_ &= ~(0xFF); \
  59772. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  59773. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59774. }
  59775. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit5 { \
  59776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59777. _ezchip_macro_read_value_ &= ~(0xFF); \
  59778. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  59779. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59780. }
  59781. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit6 { \
  59782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59783. _ezchip_macro_read_value_ &= ~(0xFF); \
  59784. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  59785. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59786. }
  59787. #define SET_GPIO_36_doen_sdio0_pad_cdata_out_bit7 { \
  59788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59789. _ezchip_macro_read_value_ &= ~(0xFF); \
  59790. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  59791. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59792. }
  59793. #define SET_GPIO_36_doen_sdio0_pad_rst_n { \
  59794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59795. _ezchip_macro_read_value_ &= ~(0xFF); \
  59796. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  59797. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59798. }
  59799. #define SET_GPIO_36_doen_sdio1_pad_card_power_en { \
  59800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59801. _ezchip_macro_read_value_ &= ~(0xFF); \
  59802. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  59803. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59804. }
  59805. #define SET_GPIO_36_doen_sdio1_pad_cclk_out { \
  59806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59807. _ezchip_macro_read_value_ &= ~(0xFF); \
  59808. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  59809. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59810. }
  59811. #define SET_GPIO_36_doen_sdio1_pad_ccmd_oe { \
  59812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59813. _ezchip_macro_read_value_ &= ~(0xFF); \
  59814. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  59815. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59816. }
  59817. #define SET_GPIO_36_doen_sdio1_pad_ccmd_out { \
  59818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59819. _ezchip_macro_read_value_ &= ~(0xFF); \
  59820. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  59821. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59822. }
  59823. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit0 { \
  59824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59825. _ezchip_macro_read_value_ &= ~(0xFF); \
  59826. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  59827. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59828. }
  59829. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit1 { \
  59830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59831. _ezchip_macro_read_value_ &= ~(0xFF); \
  59832. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  59833. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59834. }
  59835. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit2 { \
  59836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59837. _ezchip_macro_read_value_ &= ~(0xFF); \
  59838. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  59839. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59840. }
  59841. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit3 { \
  59842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59843. _ezchip_macro_read_value_ &= ~(0xFF); \
  59844. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  59845. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59846. }
  59847. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit4 { \
  59848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59849. _ezchip_macro_read_value_ &= ~(0xFF); \
  59850. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  59851. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59852. }
  59853. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit5 { \
  59854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59855. _ezchip_macro_read_value_ &= ~(0xFF); \
  59856. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  59857. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59858. }
  59859. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit6 { \
  59860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59861. _ezchip_macro_read_value_ &= ~(0xFF); \
  59862. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  59863. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59864. }
  59865. #define SET_GPIO_36_doen_sdio1_pad_cdata_oe_bit7 { \
  59866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59867. _ezchip_macro_read_value_ &= ~(0xFF); \
  59868. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  59869. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59870. }
  59871. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit0 { \
  59872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59873. _ezchip_macro_read_value_ &= ~(0xFF); \
  59874. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  59875. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59876. }
  59877. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit1 { \
  59878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59879. _ezchip_macro_read_value_ &= ~(0xFF); \
  59880. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  59881. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59882. }
  59883. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit2 { \
  59884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59885. _ezchip_macro_read_value_ &= ~(0xFF); \
  59886. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  59887. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59888. }
  59889. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit3 { \
  59890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59891. _ezchip_macro_read_value_ &= ~(0xFF); \
  59892. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  59893. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59894. }
  59895. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit4 { \
  59896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59897. _ezchip_macro_read_value_ &= ~(0xFF); \
  59898. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  59899. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59900. }
  59901. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit5 { \
  59902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59903. _ezchip_macro_read_value_ &= ~(0xFF); \
  59904. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  59905. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59906. }
  59907. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit6 { \
  59908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59909. _ezchip_macro_read_value_ &= ~(0xFF); \
  59910. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  59911. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59912. }
  59913. #define SET_GPIO_36_doen_sdio1_pad_cdata_out_bit7 { \
  59914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59915. _ezchip_macro_read_value_ &= ~(0xFF); \
  59916. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  59917. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59918. }
  59919. #define SET_GPIO_36_doen_sdio1_pad_rst_n { \
  59920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59921. _ezchip_macro_read_value_ &= ~(0xFF); \
  59922. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  59923. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59924. }
  59925. #define SET_GPIO_36_doen_spdif_tx_sdout { \
  59926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59927. _ezchip_macro_read_value_ &= ~(0xFF); \
  59928. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  59929. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59930. }
  59931. #define SET_GPIO_36_doen_spdif_tx_sdout_oen { \
  59932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59933. _ezchip_macro_read_value_ &= ~(0xFF); \
  59934. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  59935. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59936. }
  59937. #define SET_GPIO_36_doen_spi0_pad_oe_n { \
  59938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59939. _ezchip_macro_read_value_ &= ~(0xFF); \
  59940. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  59941. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59942. }
  59943. #define SET_GPIO_36_doen_spi0_pad_sck_out { \
  59944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59945. _ezchip_macro_read_value_ &= ~(0xFF); \
  59946. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  59947. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59948. }
  59949. #define SET_GPIO_36_doen_spi0_pad_ss_0_n { \
  59950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59951. _ezchip_macro_read_value_ &= ~(0xFF); \
  59952. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  59953. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59954. }
  59955. #define SET_GPIO_36_doen_spi0_pad_ss_1_n { \
  59956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59957. _ezchip_macro_read_value_ &= ~(0xFF); \
  59958. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  59959. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59960. }
  59961. #define SET_GPIO_36_doen_spi0_pad_txd { \
  59962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59963. _ezchip_macro_read_value_ &= ~(0xFF); \
  59964. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  59965. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59966. }
  59967. #define SET_GPIO_36_doen_spi1_pad_oe_n { \
  59968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59969. _ezchip_macro_read_value_ &= ~(0xFF); \
  59970. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  59971. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59972. }
  59973. #define SET_GPIO_36_doen_spi1_pad_sck_out { \
  59974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59975. _ezchip_macro_read_value_ &= ~(0xFF); \
  59976. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  59977. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59978. }
  59979. #define SET_GPIO_36_doen_spi1_pad_ss_0_n { \
  59980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59981. _ezchip_macro_read_value_ &= ~(0xFF); \
  59982. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  59983. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59984. }
  59985. #define SET_GPIO_36_doen_spi1_pad_ss_1_n { \
  59986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59987. _ezchip_macro_read_value_ &= ~(0xFF); \
  59988. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  59989. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59990. }
  59991. #define SET_GPIO_36_doen_spi1_pad_txd { \
  59992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59993. _ezchip_macro_read_value_ &= ~(0xFF); \
  59994. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  59995. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  59996. }
  59997. #define SET_GPIO_36_doen_spi2_pad_oe_n { \
  59998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  59999. _ezchip_macro_read_value_ &= ~(0xFF); \
  60000. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  60001. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60002. }
  60003. #define SET_GPIO_36_doen_spi2_pad_sck_out { \
  60004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60005. _ezchip_macro_read_value_ &= ~(0xFF); \
  60006. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  60007. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60008. }
  60009. #define SET_GPIO_36_doen_spi2_pad_ss_0_n { \
  60010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60011. _ezchip_macro_read_value_ &= ~(0xFF); \
  60012. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  60013. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60014. }
  60015. #define SET_GPIO_36_doen_spi2_pad_ss_1_n { \
  60016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60017. _ezchip_macro_read_value_ &= ~(0xFF); \
  60018. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  60019. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60020. }
  60021. #define SET_GPIO_36_doen_spi2_pad_txd { \
  60022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60023. _ezchip_macro_read_value_ &= ~(0xFF); \
  60024. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  60025. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60026. }
  60027. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit0 { \
  60028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60029. _ezchip_macro_read_value_ &= ~(0xFF); \
  60030. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  60031. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60032. }
  60033. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit1 { \
  60034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60035. _ezchip_macro_read_value_ &= ~(0xFF); \
  60036. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  60037. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60038. }
  60039. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit2 { \
  60040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60041. _ezchip_macro_read_value_ &= ~(0xFF); \
  60042. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  60043. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60044. }
  60045. #define SET_GPIO_36_doen_spi2ahb_pad_oe_n_bit3 { \
  60046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60047. _ezchip_macro_read_value_ &= ~(0xFF); \
  60048. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  60049. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60050. }
  60051. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit0 { \
  60052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60053. _ezchip_macro_read_value_ &= ~(0xFF); \
  60054. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  60055. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60056. }
  60057. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit1 { \
  60058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60059. _ezchip_macro_read_value_ &= ~(0xFF); \
  60060. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  60061. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60062. }
  60063. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit2 { \
  60064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60065. _ezchip_macro_read_value_ &= ~(0xFF); \
  60066. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  60067. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60068. }
  60069. #define SET_GPIO_36_doen_spi2ahb_pad_txd_bit3 { \
  60070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60071. _ezchip_macro_read_value_ &= ~(0xFF); \
  60072. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  60073. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60074. }
  60075. #define SET_GPIO_36_doen_spi3_pad_oe_n { \
  60076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60077. _ezchip_macro_read_value_ &= ~(0xFF); \
  60078. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  60079. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60080. }
  60081. #define SET_GPIO_36_doen_spi3_pad_sck_out { \
  60082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60083. _ezchip_macro_read_value_ &= ~(0xFF); \
  60084. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  60085. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60086. }
  60087. #define SET_GPIO_36_doen_spi3_pad_ss_0_n { \
  60088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60089. _ezchip_macro_read_value_ &= ~(0xFF); \
  60090. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  60091. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60092. }
  60093. #define SET_GPIO_36_doen_spi3_pad_ss_1_n { \
  60094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60095. _ezchip_macro_read_value_ &= ~(0xFF); \
  60096. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  60097. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60098. }
  60099. #define SET_GPIO_36_doen_spi3_pad_txd { \
  60100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60101. _ezchip_macro_read_value_ &= ~(0xFF); \
  60102. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  60103. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60104. }
  60105. #define SET_GPIO_36_doen_uart0_pad_dtrn { \
  60106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60107. _ezchip_macro_read_value_ &= ~(0xFF); \
  60108. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  60109. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60110. }
  60111. #define SET_GPIO_36_doen_uart0_pad_rtsn { \
  60112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60113. _ezchip_macro_read_value_ &= ~(0xFF); \
  60114. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  60115. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60116. }
  60117. #define SET_GPIO_36_doen_uart0_pad_sout { \
  60118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60119. _ezchip_macro_read_value_ &= ~(0xFF); \
  60120. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  60121. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60122. }
  60123. #define SET_GPIO_36_doen_uart1_pad_sout { \
  60124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60125. _ezchip_macro_read_value_ &= ~(0xFF); \
  60126. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  60127. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60128. }
  60129. #define SET_GPIO_36_doen_uart2_pad_dtr_n { \
  60130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60131. _ezchip_macro_read_value_ &= ~(0xFF); \
  60132. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  60133. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60134. }
  60135. #define SET_GPIO_36_doen_uart2_pad_rts_n { \
  60136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60137. _ezchip_macro_read_value_ &= ~(0xFF); \
  60138. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  60139. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60140. }
  60141. #define SET_GPIO_36_doen_uart2_pad_sout { \
  60142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60143. _ezchip_macro_read_value_ &= ~(0xFF); \
  60144. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  60145. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60146. }
  60147. #define SET_GPIO_36_doen_uart3_pad_sout { \
  60148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60149. _ezchip_macro_read_value_ &= ~(0xFF); \
  60150. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  60151. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60152. }
  60153. #define SET_GPIO_36_doen_usb_drv_bus { \
  60154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_36_doen_REG_ADDR); \
  60155. _ezchip_macro_read_value_ &= ~(0xFF); \
  60156. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  60157. MA_OUTW(gpio_36_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60158. }
  60159. #define SET_GPIO_37_dout_reverse_(en) { \
  60160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60161. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  60162. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  60163. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60164. }
  60165. #define SET_GPIO_37_dout_LOW { \
  60166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60167. _ezchip_macro_read_value_ &= ~(0xFF); \
  60168. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  60169. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60170. }
  60171. #define SET_GPIO_37_dout_HIGH { \
  60172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60173. _ezchip_macro_read_value_ &= ~(0xFF); \
  60174. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  60175. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60176. }
  60177. #define SET_GPIO_37_dout_clk_gmac_tophyref { \
  60178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60179. _ezchip_macro_read_value_ &= ~(0xFF); \
  60180. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  60181. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60182. }
  60183. #define SET_GPIO_37_dout_cpu_jtag_tdo { \
  60184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60185. _ezchip_macro_read_value_ &= ~(0xFF); \
  60186. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  60187. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60188. }
  60189. #define SET_GPIO_37_dout_cpu_jtag_tdo_oen { \
  60190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60191. _ezchip_macro_read_value_ &= ~(0xFF); \
  60192. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  60193. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60194. }
  60195. #define SET_GPIO_37_dout_dmic_clk_out { \
  60196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60197. _ezchip_macro_read_value_ &= ~(0xFF); \
  60198. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  60199. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60200. }
  60201. #define SET_GPIO_37_dout_dsp_JTDOEn_pad { \
  60202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60203. _ezchip_macro_read_value_ &= ~(0xFF); \
  60204. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  60205. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60206. }
  60207. #define SET_GPIO_37_dout_dsp_JTDO_pad { \
  60208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60209. _ezchip_macro_read_value_ &= ~(0xFF); \
  60210. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  60211. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60212. }
  60213. #define SET_GPIO_37_dout_i2c0_pad_sck_oe { \
  60214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60215. _ezchip_macro_read_value_ &= ~(0xFF); \
  60216. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  60217. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60218. }
  60219. #define SET_GPIO_37_dout_i2c0_pad_sda_oe { \
  60220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60221. _ezchip_macro_read_value_ &= ~(0xFF); \
  60222. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  60223. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60224. }
  60225. #define SET_GPIO_37_dout_i2c1_pad_sck_oe { \
  60226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60227. _ezchip_macro_read_value_ &= ~(0xFF); \
  60228. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  60229. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60230. }
  60231. #define SET_GPIO_37_dout_i2c1_pad_sda_oe { \
  60232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60233. _ezchip_macro_read_value_ &= ~(0xFF); \
  60234. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  60235. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60236. }
  60237. #define SET_GPIO_37_dout_i2c2_pad_sck_oe { \
  60238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60239. _ezchip_macro_read_value_ &= ~(0xFF); \
  60240. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  60241. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60242. }
  60243. #define SET_GPIO_37_dout_i2c2_pad_sda_oe { \
  60244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60245. _ezchip_macro_read_value_ &= ~(0xFF); \
  60246. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  60247. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60248. }
  60249. #define SET_GPIO_37_dout_i2c3_pad_sck_oe { \
  60250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60251. _ezchip_macro_read_value_ &= ~(0xFF); \
  60252. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  60253. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60254. }
  60255. #define SET_GPIO_37_dout_i2c3_pad_sda_oe { \
  60256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60257. _ezchip_macro_read_value_ &= ~(0xFF); \
  60258. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  60259. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60260. }
  60261. #define SET_GPIO_37_dout_i2srx_bclk_out { \
  60262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60263. _ezchip_macro_read_value_ &= ~(0xFF); \
  60264. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  60265. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60266. }
  60267. #define SET_GPIO_37_dout_i2srx_bclk_out_oen { \
  60268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60269. _ezchip_macro_read_value_ &= ~(0xFF); \
  60270. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  60271. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60272. }
  60273. #define SET_GPIO_37_dout_i2srx_lrck_out { \
  60274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60275. _ezchip_macro_read_value_ &= ~(0xFF); \
  60276. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  60277. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60278. }
  60279. #define SET_GPIO_37_dout_i2srx_lrck_out_oen { \
  60280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60281. _ezchip_macro_read_value_ &= ~(0xFF); \
  60282. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  60283. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60284. }
  60285. #define SET_GPIO_37_dout_i2srx_mclk_out { \
  60286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60287. _ezchip_macro_read_value_ &= ~(0xFF); \
  60288. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  60289. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60290. }
  60291. #define SET_GPIO_37_dout_i2stx_bclk_out { \
  60292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60293. _ezchip_macro_read_value_ &= ~(0xFF); \
  60294. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  60295. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60296. }
  60297. #define SET_GPIO_37_dout_i2stx_bclk_out_oen { \
  60298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60299. _ezchip_macro_read_value_ &= ~(0xFF); \
  60300. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  60301. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60302. }
  60303. #define SET_GPIO_37_dout_i2stx_lrck_out { \
  60304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60305. _ezchip_macro_read_value_ &= ~(0xFF); \
  60306. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  60307. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60308. }
  60309. #define SET_GPIO_37_dout_i2stx_lrckout_oen { \
  60310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60311. _ezchip_macro_read_value_ &= ~(0xFF); \
  60312. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  60313. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60314. }
  60315. #define SET_GPIO_37_dout_i2stx_mclk_out { \
  60316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60317. _ezchip_macro_read_value_ &= ~(0xFF); \
  60318. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  60319. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60320. }
  60321. #define SET_GPIO_37_dout_i2stx_sdout0 { \
  60322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60323. _ezchip_macro_read_value_ &= ~(0xFF); \
  60324. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  60325. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60326. }
  60327. #define SET_GPIO_37_dout_i2stx_sdout1 { \
  60328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60329. _ezchip_macro_read_value_ &= ~(0xFF); \
  60330. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  60331. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60332. }
  60333. #define SET_GPIO_37_dout_lcd_pad_csm_n { \
  60334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60335. _ezchip_macro_read_value_ &= ~(0xFF); \
  60336. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  60337. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60338. }
  60339. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit0 { \
  60340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60341. _ezchip_macro_read_value_ &= ~(0xFF); \
  60342. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  60343. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60344. }
  60345. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit1 { \
  60346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60347. _ezchip_macro_read_value_ &= ~(0xFF); \
  60348. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  60349. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60350. }
  60351. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit2 { \
  60352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60353. _ezchip_macro_read_value_ &= ~(0xFF); \
  60354. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  60355. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60356. }
  60357. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit3 { \
  60358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60359. _ezchip_macro_read_value_ &= ~(0xFF); \
  60360. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  60361. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60362. }
  60363. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit4 { \
  60364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60365. _ezchip_macro_read_value_ &= ~(0xFF); \
  60366. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  60367. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60368. }
  60369. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit5 { \
  60370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60371. _ezchip_macro_read_value_ &= ~(0xFF); \
  60372. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  60373. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60374. }
  60375. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit6 { \
  60376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60377. _ezchip_macro_read_value_ &= ~(0xFF); \
  60378. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  60379. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60380. }
  60381. #define SET_GPIO_37_dout_pwm_pad_oe_n_bit7 { \
  60382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60383. _ezchip_macro_read_value_ &= ~(0xFF); \
  60384. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  60385. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60386. }
  60387. #define SET_GPIO_37_dout_pwm_pad_out_bit0 { \
  60388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60389. _ezchip_macro_read_value_ &= ~(0xFF); \
  60390. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  60391. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60392. }
  60393. #define SET_GPIO_37_dout_pwm_pad_out_bit1 { \
  60394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60395. _ezchip_macro_read_value_ &= ~(0xFF); \
  60396. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  60397. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60398. }
  60399. #define SET_GPIO_37_dout_pwm_pad_out_bit2 { \
  60400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60401. _ezchip_macro_read_value_ &= ~(0xFF); \
  60402. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  60403. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60404. }
  60405. #define SET_GPIO_37_dout_pwm_pad_out_bit3 { \
  60406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60407. _ezchip_macro_read_value_ &= ~(0xFF); \
  60408. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  60409. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60410. }
  60411. #define SET_GPIO_37_dout_pwm_pad_out_bit4 { \
  60412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60413. _ezchip_macro_read_value_ &= ~(0xFF); \
  60414. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  60415. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60416. }
  60417. #define SET_GPIO_37_dout_pwm_pad_out_bit5 { \
  60418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60419. _ezchip_macro_read_value_ &= ~(0xFF); \
  60420. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  60421. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60422. }
  60423. #define SET_GPIO_37_dout_pwm_pad_out_bit6 { \
  60424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60425. _ezchip_macro_read_value_ &= ~(0xFF); \
  60426. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  60427. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60428. }
  60429. #define SET_GPIO_37_dout_pwm_pad_out_bit7 { \
  60430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60431. _ezchip_macro_read_value_ &= ~(0xFF); \
  60432. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  60433. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60434. }
  60435. #define SET_GPIO_37_dout_pwmdac_left_out { \
  60436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60437. _ezchip_macro_read_value_ &= ~(0xFF); \
  60438. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  60439. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60440. }
  60441. #define SET_GPIO_37_dout_pwmdac_right_out { \
  60442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60443. _ezchip_macro_read_value_ &= ~(0xFF); \
  60444. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  60445. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60446. }
  60447. #define SET_GPIO_37_dout_qspi_csn1_out { \
  60448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60449. _ezchip_macro_read_value_ &= ~(0xFF); \
  60450. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  60451. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60452. }
  60453. #define SET_GPIO_37_dout_qspi_csn2_out { \
  60454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60455. _ezchip_macro_read_value_ &= ~(0xFF); \
  60456. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  60457. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60458. }
  60459. #define SET_GPIO_37_dout_qspi_csn3_out { \
  60460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60461. _ezchip_macro_read_value_ &= ~(0xFF); \
  60462. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  60463. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60464. }
  60465. #define SET_GPIO_37_dout_register23_SCFG_cmsensor_rst0 { \
  60466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60467. _ezchip_macro_read_value_ &= ~(0xFF); \
  60468. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  60469. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60470. }
  60471. #define SET_GPIO_37_dout_register23_SCFG_cmsensor_rst1 { \
  60472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60473. _ezchip_macro_read_value_ &= ~(0xFF); \
  60474. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  60475. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60476. }
  60477. #define SET_GPIO_37_dout_register32_SCFG_gmac_phy_rstn { \
  60478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60479. _ezchip_macro_read_value_ &= ~(0xFF); \
  60480. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  60481. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60482. }
  60483. #define SET_GPIO_37_dout_sdio0_pad_card_power_en { \
  60484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60485. _ezchip_macro_read_value_ &= ~(0xFF); \
  60486. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  60487. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60488. }
  60489. #define SET_GPIO_37_dout_sdio0_pad_cclk_out { \
  60490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60491. _ezchip_macro_read_value_ &= ~(0xFF); \
  60492. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  60493. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60494. }
  60495. #define SET_GPIO_37_dout_sdio0_pad_ccmd_oe { \
  60496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60497. _ezchip_macro_read_value_ &= ~(0xFF); \
  60498. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  60499. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60500. }
  60501. #define SET_GPIO_37_dout_sdio0_pad_ccmd_out { \
  60502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60503. _ezchip_macro_read_value_ &= ~(0xFF); \
  60504. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  60505. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60506. }
  60507. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit0 { \
  60508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60509. _ezchip_macro_read_value_ &= ~(0xFF); \
  60510. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  60511. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60512. }
  60513. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit1 { \
  60514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60515. _ezchip_macro_read_value_ &= ~(0xFF); \
  60516. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  60517. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60518. }
  60519. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit2 { \
  60520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60521. _ezchip_macro_read_value_ &= ~(0xFF); \
  60522. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  60523. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60524. }
  60525. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit3 { \
  60526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60527. _ezchip_macro_read_value_ &= ~(0xFF); \
  60528. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  60529. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60530. }
  60531. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit4 { \
  60532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60533. _ezchip_macro_read_value_ &= ~(0xFF); \
  60534. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  60535. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60536. }
  60537. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit5 { \
  60538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60539. _ezchip_macro_read_value_ &= ~(0xFF); \
  60540. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  60541. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60542. }
  60543. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit6 { \
  60544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60545. _ezchip_macro_read_value_ &= ~(0xFF); \
  60546. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  60547. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60548. }
  60549. #define SET_GPIO_37_dout_sdio0_pad_cdata_oe_bit7 { \
  60550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60551. _ezchip_macro_read_value_ &= ~(0xFF); \
  60552. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  60553. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60554. }
  60555. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit0 { \
  60556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60557. _ezchip_macro_read_value_ &= ~(0xFF); \
  60558. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  60559. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60560. }
  60561. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit1 { \
  60562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60563. _ezchip_macro_read_value_ &= ~(0xFF); \
  60564. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  60565. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60566. }
  60567. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit2 { \
  60568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60569. _ezchip_macro_read_value_ &= ~(0xFF); \
  60570. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  60571. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60572. }
  60573. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit3 { \
  60574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60575. _ezchip_macro_read_value_ &= ~(0xFF); \
  60576. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  60577. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60578. }
  60579. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit4 { \
  60580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60581. _ezchip_macro_read_value_ &= ~(0xFF); \
  60582. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  60583. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60584. }
  60585. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit5 { \
  60586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60587. _ezchip_macro_read_value_ &= ~(0xFF); \
  60588. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  60589. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60590. }
  60591. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit6 { \
  60592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60593. _ezchip_macro_read_value_ &= ~(0xFF); \
  60594. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  60595. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60596. }
  60597. #define SET_GPIO_37_dout_sdio0_pad_cdata_out_bit7 { \
  60598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60599. _ezchip_macro_read_value_ &= ~(0xFF); \
  60600. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  60601. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60602. }
  60603. #define SET_GPIO_37_dout_sdio0_pad_rst_n { \
  60604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60605. _ezchip_macro_read_value_ &= ~(0xFF); \
  60606. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  60607. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60608. }
  60609. #define SET_GPIO_37_dout_sdio1_pad_card_power_en { \
  60610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60611. _ezchip_macro_read_value_ &= ~(0xFF); \
  60612. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  60613. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60614. }
  60615. #define SET_GPIO_37_dout_sdio1_pad_cclk_out { \
  60616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60617. _ezchip_macro_read_value_ &= ~(0xFF); \
  60618. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  60619. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60620. }
  60621. #define SET_GPIO_37_dout_sdio1_pad_ccmd_oe { \
  60622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60623. _ezchip_macro_read_value_ &= ~(0xFF); \
  60624. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  60625. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60626. }
  60627. #define SET_GPIO_37_dout_sdio1_pad_ccmd_out { \
  60628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60629. _ezchip_macro_read_value_ &= ~(0xFF); \
  60630. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  60631. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60632. }
  60633. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit0 { \
  60634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60635. _ezchip_macro_read_value_ &= ~(0xFF); \
  60636. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  60637. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60638. }
  60639. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit1 { \
  60640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60641. _ezchip_macro_read_value_ &= ~(0xFF); \
  60642. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  60643. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60644. }
  60645. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit2 { \
  60646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60647. _ezchip_macro_read_value_ &= ~(0xFF); \
  60648. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  60649. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60650. }
  60651. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit3 { \
  60652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60653. _ezchip_macro_read_value_ &= ~(0xFF); \
  60654. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  60655. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60656. }
  60657. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit4 { \
  60658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60659. _ezchip_macro_read_value_ &= ~(0xFF); \
  60660. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  60661. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60662. }
  60663. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit5 { \
  60664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60665. _ezchip_macro_read_value_ &= ~(0xFF); \
  60666. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  60667. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60668. }
  60669. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit6 { \
  60670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60671. _ezchip_macro_read_value_ &= ~(0xFF); \
  60672. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  60673. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60674. }
  60675. #define SET_GPIO_37_dout_sdio1_pad_cdata_oe_bit7 { \
  60676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60677. _ezchip_macro_read_value_ &= ~(0xFF); \
  60678. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  60679. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60680. }
  60681. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit0 { \
  60682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60683. _ezchip_macro_read_value_ &= ~(0xFF); \
  60684. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  60685. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60686. }
  60687. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit1 { \
  60688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60689. _ezchip_macro_read_value_ &= ~(0xFF); \
  60690. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  60691. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60692. }
  60693. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit2 { \
  60694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60695. _ezchip_macro_read_value_ &= ~(0xFF); \
  60696. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  60697. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60698. }
  60699. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit3 { \
  60700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60701. _ezchip_macro_read_value_ &= ~(0xFF); \
  60702. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  60703. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60704. }
  60705. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit4 { \
  60706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60707. _ezchip_macro_read_value_ &= ~(0xFF); \
  60708. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  60709. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60710. }
  60711. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit5 { \
  60712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60713. _ezchip_macro_read_value_ &= ~(0xFF); \
  60714. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  60715. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60716. }
  60717. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit6 { \
  60718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60719. _ezchip_macro_read_value_ &= ~(0xFF); \
  60720. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  60721. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60722. }
  60723. #define SET_GPIO_37_dout_sdio1_pad_cdata_out_bit7 { \
  60724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60725. _ezchip_macro_read_value_ &= ~(0xFF); \
  60726. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  60727. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60728. }
  60729. #define SET_GPIO_37_dout_sdio1_pad_rst_n { \
  60730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60731. _ezchip_macro_read_value_ &= ~(0xFF); \
  60732. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  60733. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60734. }
  60735. #define SET_GPIO_37_dout_spdif_tx_sdout { \
  60736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60737. _ezchip_macro_read_value_ &= ~(0xFF); \
  60738. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  60739. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60740. }
  60741. #define SET_GPIO_37_dout_spdif_tx_sdout_oen { \
  60742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60743. _ezchip_macro_read_value_ &= ~(0xFF); \
  60744. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  60745. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60746. }
  60747. #define SET_GPIO_37_dout_spi0_pad_oe_n { \
  60748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60749. _ezchip_macro_read_value_ &= ~(0xFF); \
  60750. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  60751. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60752. }
  60753. #define SET_GPIO_37_dout_spi0_pad_sck_out { \
  60754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60755. _ezchip_macro_read_value_ &= ~(0xFF); \
  60756. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  60757. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60758. }
  60759. #define SET_GPIO_37_dout_spi0_pad_ss_0_n { \
  60760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60761. _ezchip_macro_read_value_ &= ~(0xFF); \
  60762. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  60763. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60764. }
  60765. #define SET_GPIO_37_dout_spi0_pad_ss_1_n { \
  60766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60767. _ezchip_macro_read_value_ &= ~(0xFF); \
  60768. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  60769. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60770. }
  60771. #define SET_GPIO_37_dout_spi0_pad_txd { \
  60772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60773. _ezchip_macro_read_value_ &= ~(0xFF); \
  60774. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  60775. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60776. }
  60777. #define SET_GPIO_37_dout_spi1_pad_oe_n { \
  60778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60779. _ezchip_macro_read_value_ &= ~(0xFF); \
  60780. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  60781. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60782. }
  60783. #define SET_GPIO_37_dout_spi1_pad_sck_out { \
  60784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60785. _ezchip_macro_read_value_ &= ~(0xFF); \
  60786. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  60787. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60788. }
  60789. #define SET_GPIO_37_dout_spi1_pad_ss_0_n { \
  60790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60791. _ezchip_macro_read_value_ &= ~(0xFF); \
  60792. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  60793. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60794. }
  60795. #define SET_GPIO_37_dout_spi1_pad_ss_1_n { \
  60796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60797. _ezchip_macro_read_value_ &= ~(0xFF); \
  60798. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  60799. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60800. }
  60801. #define SET_GPIO_37_dout_spi1_pad_txd { \
  60802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60803. _ezchip_macro_read_value_ &= ~(0xFF); \
  60804. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  60805. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60806. }
  60807. #define SET_GPIO_37_dout_spi2_pad_oe_n { \
  60808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60809. _ezchip_macro_read_value_ &= ~(0xFF); \
  60810. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  60811. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60812. }
  60813. #define SET_GPIO_37_dout_spi2_pad_sck_out { \
  60814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60815. _ezchip_macro_read_value_ &= ~(0xFF); \
  60816. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  60817. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60818. }
  60819. #define SET_GPIO_37_dout_spi2_pad_ss_0_n { \
  60820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60821. _ezchip_macro_read_value_ &= ~(0xFF); \
  60822. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  60823. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60824. }
  60825. #define SET_GPIO_37_dout_spi2_pad_ss_1_n { \
  60826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60827. _ezchip_macro_read_value_ &= ~(0xFF); \
  60828. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  60829. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60830. }
  60831. #define SET_GPIO_37_dout_spi2_pad_txd { \
  60832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60833. _ezchip_macro_read_value_ &= ~(0xFF); \
  60834. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  60835. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60836. }
  60837. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit0 { \
  60838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60839. _ezchip_macro_read_value_ &= ~(0xFF); \
  60840. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  60841. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60842. }
  60843. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit1 { \
  60844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60845. _ezchip_macro_read_value_ &= ~(0xFF); \
  60846. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  60847. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60848. }
  60849. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit2 { \
  60850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60851. _ezchip_macro_read_value_ &= ~(0xFF); \
  60852. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  60853. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60854. }
  60855. #define SET_GPIO_37_dout_spi2ahb_pad_oe_n_bit3 { \
  60856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60857. _ezchip_macro_read_value_ &= ~(0xFF); \
  60858. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  60859. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60860. }
  60861. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit0 { \
  60862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60863. _ezchip_macro_read_value_ &= ~(0xFF); \
  60864. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  60865. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60866. }
  60867. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit1 { \
  60868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60869. _ezchip_macro_read_value_ &= ~(0xFF); \
  60870. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  60871. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60872. }
  60873. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit2 { \
  60874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60875. _ezchip_macro_read_value_ &= ~(0xFF); \
  60876. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  60877. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60878. }
  60879. #define SET_GPIO_37_dout_spi2ahb_pad_txd_bit3 { \
  60880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60881. _ezchip_macro_read_value_ &= ~(0xFF); \
  60882. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  60883. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60884. }
  60885. #define SET_GPIO_37_dout_spi3_pad_oe_n { \
  60886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60887. _ezchip_macro_read_value_ &= ~(0xFF); \
  60888. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  60889. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60890. }
  60891. #define SET_GPIO_37_dout_spi3_pad_sck_out { \
  60892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60893. _ezchip_macro_read_value_ &= ~(0xFF); \
  60894. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  60895. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60896. }
  60897. #define SET_GPIO_37_dout_spi3_pad_ss_0_n { \
  60898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60899. _ezchip_macro_read_value_ &= ~(0xFF); \
  60900. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  60901. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60902. }
  60903. #define SET_GPIO_37_dout_spi3_pad_ss_1_n { \
  60904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60905. _ezchip_macro_read_value_ &= ~(0xFF); \
  60906. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  60907. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60908. }
  60909. #define SET_GPIO_37_dout_spi3_pad_txd { \
  60910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60911. _ezchip_macro_read_value_ &= ~(0xFF); \
  60912. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  60913. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60914. }
  60915. #define SET_GPIO_37_dout_uart0_pad_dtrn { \
  60916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60917. _ezchip_macro_read_value_ &= ~(0xFF); \
  60918. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  60919. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60920. }
  60921. #define SET_GPIO_37_dout_uart0_pad_rtsn { \
  60922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60923. _ezchip_macro_read_value_ &= ~(0xFF); \
  60924. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  60925. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60926. }
  60927. #define SET_GPIO_37_dout_uart0_pad_sout { \
  60928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60929. _ezchip_macro_read_value_ &= ~(0xFF); \
  60930. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  60931. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60932. }
  60933. #define SET_GPIO_37_dout_uart1_pad_sout { \
  60934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60935. _ezchip_macro_read_value_ &= ~(0xFF); \
  60936. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  60937. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60938. }
  60939. #define SET_GPIO_37_dout_uart2_pad_dtr_n { \
  60940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60941. _ezchip_macro_read_value_ &= ~(0xFF); \
  60942. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  60943. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60944. }
  60945. #define SET_GPIO_37_dout_uart2_pad_rts_n { \
  60946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60947. _ezchip_macro_read_value_ &= ~(0xFF); \
  60948. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  60949. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60950. }
  60951. #define SET_GPIO_37_dout_uart2_pad_sout { \
  60952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60953. _ezchip_macro_read_value_ &= ~(0xFF); \
  60954. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  60955. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60956. }
  60957. #define SET_GPIO_37_dout_uart3_pad_sout { \
  60958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60959. _ezchip_macro_read_value_ &= ~(0xFF); \
  60960. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  60961. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60962. }
  60963. #define SET_GPIO_37_dout_usb_drv_bus { \
  60964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_dout_REG_ADDR); \
  60965. _ezchip_macro_read_value_ &= ~(0xFF); \
  60966. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  60967. MA_OUTW(gpio_37_dout_REG_ADDR,_ezchip_macro_read_value_); \
  60968. }
  60969. #define SET_GPIO_37_doen_reverse_(en) { \
  60970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60971. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  60972. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  60973. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60974. }
  60975. #define SET_GPIO_37_doen_LOW { \
  60976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60977. _ezchip_macro_read_value_ &= ~(0xFF); \
  60978. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  60979. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60980. }
  60981. #define SET_GPIO_37_doen_HIGH { \
  60982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60983. _ezchip_macro_read_value_ &= ~(0xFF); \
  60984. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  60985. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60986. }
  60987. #define SET_GPIO_37_doen_clk_gmac_tophyref { \
  60988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60989. _ezchip_macro_read_value_ &= ~(0xFF); \
  60990. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  60991. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60992. }
  60993. #define SET_GPIO_37_doen_cpu_jtag_tdo { \
  60994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  60995. _ezchip_macro_read_value_ &= ~(0xFF); \
  60996. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  60997. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  60998. }
  60999. #define SET_GPIO_37_doen_cpu_jtag_tdo_oen { \
  61000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61001. _ezchip_macro_read_value_ &= ~(0xFF); \
  61002. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  61003. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61004. }
  61005. #define SET_GPIO_37_doen_dmic_clk_out { \
  61006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61007. _ezchip_macro_read_value_ &= ~(0xFF); \
  61008. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  61009. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61010. }
  61011. #define SET_GPIO_37_doen_dsp_JTDOEn_pad { \
  61012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61013. _ezchip_macro_read_value_ &= ~(0xFF); \
  61014. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  61015. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61016. }
  61017. #define SET_GPIO_37_doen_dsp_JTDO_pad { \
  61018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61019. _ezchip_macro_read_value_ &= ~(0xFF); \
  61020. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  61021. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61022. }
  61023. #define SET_GPIO_37_doen_i2c0_pad_sck_oe { \
  61024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61025. _ezchip_macro_read_value_ &= ~(0xFF); \
  61026. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  61027. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61028. }
  61029. #define SET_GPIO_37_doen_i2c0_pad_sda_oe { \
  61030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61031. _ezchip_macro_read_value_ &= ~(0xFF); \
  61032. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  61033. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61034. }
  61035. #define SET_GPIO_37_doen_i2c1_pad_sck_oe { \
  61036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61037. _ezchip_macro_read_value_ &= ~(0xFF); \
  61038. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  61039. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61040. }
  61041. #define SET_GPIO_37_doen_i2c1_pad_sda_oe { \
  61042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61043. _ezchip_macro_read_value_ &= ~(0xFF); \
  61044. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  61045. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61046. }
  61047. #define SET_GPIO_37_doen_i2c2_pad_sck_oe { \
  61048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61049. _ezchip_macro_read_value_ &= ~(0xFF); \
  61050. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  61051. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61052. }
  61053. #define SET_GPIO_37_doen_i2c2_pad_sda_oe { \
  61054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61055. _ezchip_macro_read_value_ &= ~(0xFF); \
  61056. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  61057. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61058. }
  61059. #define SET_GPIO_37_doen_i2c3_pad_sck_oe { \
  61060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61061. _ezchip_macro_read_value_ &= ~(0xFF); \
  61062. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  61063. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61064. }
  61065. #define SET_GPIO_37_doen_i2c3_pad_sda_oe { \
  61066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61067. _ezchip_macro_read_value_ &= ~(0xFF); \
  61068. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  61069. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61070. }
  61071. #define SET_GPIO_37_doen_i2srx_bclk_out { \
  61072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61073. _ezchip_macro_read_value_ &= ~(0xFF); \
  61074. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  61075. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61076. }
  61077. #define SET_GPIO_37_doen_i2srx_bclk_out_oen { \
  61078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61079. _ezchip_macro_read_value_ &= ~(0xFF); \
  61080. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  61081. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61082. }
  61083. #define SET_GPIO_37_doen_i2srx_lrck_out { \
  61084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61085. _ezchip_macro_read_value_ &= ~(0xFF); \
  61086. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  61087. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61088. }
  61089. #define SET_GPIO_37_doen_i2srx_lrck_out_oen { \
  61090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61091. _ezchip_macro_read_value_ &= ~(0xFF); \
  61092. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  61093. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61094. }
  61095. #define SET_GPIO_37_doen_i2srx_mclk_out { \
  61096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61097. _ezchip_macro_read_value_ &= ~(0xFF); \
  61098. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  61099. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61100. }
  61101. #define SET_GPIO_37_doen_i2stx_bclk_out { \
  61102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61103. _ezchip_macro_read_value_ &= ~(0xFF); \
  61104. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  61105. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61106. }
  61107. #define SET_GPIO_37_doen_i2stx_bclk_out_oen { \
  61108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61109. _ezchip_macro_read_value_ &= ~(0xFF); \
  61110. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  61111. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61112. }
  61113. #define SET_GPIO_37_doen_i2stx_lrck_out { \
  61114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61115. _ezchip_macro_read_value_ &= ~(0xFF); \
  61116. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  61117. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61118. }
  61119. #define SET_GPIO_37_doen_i2stx_lrckout_oen { \
  61120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61121. _ezchip_macro_read_value_ &= ~(0xFF); \
  61122. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  61123. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61124. }
  61125. #define SET_GPIO_37_doen_i2stx_mclk_out { \
  61126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61127. _ezchip_macro_read_value_ &= ~(0xFF); \
  61128. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  61129. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61130. }
  61131. #define SET_GPIO_37_doen_i2stx_sdout0 { \
  61132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61133. _ezchip_macro_read_value_ &= ~(0xFF); \
  61134. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  61135. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61136. }
  61137. #define SET_GPIO_37_doen_i2stx_sdout1 { \
  61138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61139. _ezchip_macro_read_value_ &= ~(0xFF); \
  61140. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  61141. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61142. }
  61143. #define SET_GPIO_37_doen_lcd_pad_csm_n { \
  61144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61145. _ezchip_macro_read_value_ &= ~(0xFF); \
  61146. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  61147. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61148. }
  61149. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit0 { \
  61150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61151. _ezchip_macro_read_value_ &= ~(0xFF); \
  61152. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  61153. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61154. }
  61155. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit1 { \
  61156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61157. _ezchip_macro_read_value_ &= ~(0xFF); \
  61158. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  61159. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61160. }
  61161. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit2 { \
  61162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61163. _ezchip_macro_read_value_ &= ~(0xFF); \
  61164. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  61165. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61166. }
  61167. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit3 { \
  61168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61169. _ezchip_macro_read_value_ &= ~(0xFF); \
  61170. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  61171. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61172. }
  61173. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit4 { \
  61174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61175. _ezchip_macro_read_value_ &= ~(0xFF); \
  61176. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  61177. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61178. }
  61179. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit5 { \
  61180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61181. _ezchip_macro_read_value_ &= ~(0xFF); \
  61182. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  61183. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61184. }
  61185. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit6 { \
  61186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61187. _ezchip_macro_read_value_ &= ~(0xFF); \
  61188. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  61189. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61190. }
  61191. #define SET_GPIO_37_doen_pwm_pad_oe_n_bit7 { \
  61192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61193. _ezchip_macro_read_value_ &= ~(0xFF); \
  61194. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  61195. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61196. }
  61197. #define SET_GPIO_37_doen_pwm_pad_out_bit0 { \
  61198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61199. _ezchip_macro_read_value_ &= ~(0xFF); \
  61200. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  61201. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61202. }
  61203. #define SET_GPIO_37_doen_pwm_pad_out_bit1 { \
  61204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61205. _ezchip_macro_read_value_ &= ~(0xFF); \
  61206. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  61207. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61208. }
  61209. #define SET_GPIO_37_doen_pwm_pad_out_bit2 { \
  61210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61211. _ezchip_macro_read_value_ &= ~(0xFF); \
  61212. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  61213. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61214. }
  61215. #define SET_GPIO_37_doen_pwm_pad_out_bit3 { \
  61216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61217. _ezchip_macro_read_value_ &= ~(0xFF); \
  61218. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  61219. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61220. }
  61221. #define SET_GPIO_37_doen_pwm_pad_out_bit4 { \
  61222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61223. _ezchip_macro_read_value_ &= ~(0xFF); \
  61224. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  61225. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61226. }
  61227. #define SET_GPIO_37_doen_pwm_pad_out_bit5 { \
  61228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61229. _ezchip_macro_read_value_ &= ~(0xFF); \
  61230. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  61231. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61232. }
  61233. #define SET_GPIO_37_doen_pwm_pad_out_bit6 { \
  61234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61235. _ezchip_macro_read_value_ &= ~(0xFF); \
  61236. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  61237. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61238. }
  61239. #define SET_GPIO_37_doen_pwm_pad_out_bit7 { \
  61240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61241. _ezchip_macro_read_value_ &= ~(0xFF); \
  61242. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  61243. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61244. }
  61245. #define SET_GPIO_37_doen_pwmdac_left_out { \
  61246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61247. _ezchip_macro_read_value_ &= ~(0xFF); \
  61248. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  61249. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61250. }
  61251. #define SET_GPIO_37_doen_pwmdac_right_out { \
  61252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61253. _ezchip_macro_read_value_ &= ~(0xFF); \
  61254. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  61255. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61256. }
  61257. #define SET_GPIO_37_doen_qspi_csn1_out { \
  61258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61259. _ezchip_macro_read_value_ &= ~(0xFF); \
  61260. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  61261. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61262. }
  61263. #define SET_GPIO_37_doen_qspi_csn2_out { \
  61264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61265. _ezchip_macro_read_value_ &= ~(0xFF); \
  61266. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  61267. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61268. }
  61269. #define SET_GPIO_37_doen_qspi_csn3_out { \
  61270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61271. _ezchip_macro_read_value_ &= ~(0xFF); \
  61272. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  61273. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61274. }
  61275. #define SET_GPIO_37_doen_register23_SCFG_cmsensor_rst0 { \
  61276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61277. _ezchip_macro_read_value_ &= ~(0xFF); \
  61278. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  61279. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61280. }
  61281. #define SET_GPIO_37_doen_register23_SCFG_cmsensor_rst1 { \
  61282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61283. _ezchip_macro_read_value_ &= ~(0xFF); \
  61284. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  61285. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61286. }
  61287. #define SET_GPIO_37_doen_register32_SCFG_gmac_phy_rstn { \
  61288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61289. _ezchip_macro_read_value_ &= ~(0xFF); \
  61290. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  61291. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61292. }
  61293. #define SET_GPIO_37_doen_sdio0_pad_card_power_en { \
  61294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61295. _ezchip_macro_read_value_ &= ~(0xFF); \
  61296. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  61297. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61298. }
  61299. #define SET_GPIO_37_doen_sdio0_pad_cclk_out { \
  61300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61301. _ezchip_macro_read_value_ &= ~(0xFF); \
  61302. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  61303. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61304. }
  61305. #define SET_GPIO_37_doen_sdio0_pad_ccmd_oe { \
  61306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61307. _ezchip_macro_read_value_ &= ~(0xFF); \
  61308. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  61309. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61310. }
  61311. #define SET_GPIO_37_doen_sdio0_pad_ccmd_out { \
  61312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61313. _ezchip_macro_read_value_ &= ~(0xFF); \
  61314. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  61315. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61316. }
  61317. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit0 { \
  61318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61319. _ezchip_macro_read_value_ &= ~(0xFF); \
  61320. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  61321. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61322. }
  61323. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit1 { \
  61324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61325. _ezchip_macro_read_value_ &= ~(0xFF); \
  61326. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  61327. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61328. }
  61329. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit2 { \
  61330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61331. _ezchip_macro_read_value_ &= ~(0xFF); \
  61332. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  61333. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61334. }
  61335. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit3 { \
  61336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61337. _ezchip_macro_read_value_ &= ~(0xFF); \
  61338. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  61339. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61340. }
  61341. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit4 { \
  61342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61343. _ezchip_macro_read_value_ &= ~(0xFF); \
  61344. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  61345. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61346. }
  61347. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit5 { \
  61348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61349. _ezchip_macro_read_value_ &= ~(0xFF); \
  61350. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  61351. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61352. }
  61353. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit6 { \
  61354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61355. _ezchip_macro_read_value_ &= ~(0xFF); \
  61356. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  61357. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61358. }
  61359. #define SET_GPIO_37_doen_sdio0_pad_cdata_oe_bit7 { \
  61360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61361. _ezchip_macro_read_value_ &= ~(0xFF); \
  61362. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  61363. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61364. }
  61365. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit0 { \
  61366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61367. _ezchip_macro_read_value_ &= ~(0xFF); \
  61368. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  61369. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61370. }
  61371. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit1 { \
  61372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61373. _ezchip_macro_read_value_ &= ~(0xFF); \
  61374. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  61375. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61376. }
  61377. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit2 { \
  61378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61379. _ezchip_macro_read_value_ &= ~(0xFF); \
  61380. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  61381. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61382. }
  61383. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit3 { \
  61384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61385. _ezchip_macro_read_value_ &= ~(0xFF); \
  61386. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  61387. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61388. }
  61389. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit4 { \
  61390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61391. _ezchip_macro_read_value_ &= ~(0xFF); \
  61392. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  61393. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61394. }
  61395. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit5 { \
  61396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61397. _ezchip_macro_read_value_ &= ~(0xFF); \
  61398. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  61399. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61400. }
  61401. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit6 { \
  61402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61403. _ezchip_macro_read_value_ &= ~(0xFF); \
  61404. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  61405. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61406. }
  61407. #define SET_GPIO_37_doen_sdio0_pad_cdata_out_bit7 { \
  61408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61409. _ezchip_macro_read_value_ &= ~(0xFF); \
  61410. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  61411. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61412. }
  61413. #define SET_GPIO_37_doen_sdio0_pad_rst_n { \
  61414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61415. _ezchip_macro_read_value_ &= ~(0xFF); \
  61416. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  61417. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61418. }
  61419. #define SET_GPIO_37_doen_sdio1_pad_card_power_en { \
  61420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61421. _ezchip_macro_read_value_ &= ~(0xFF); \
  61422. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  61423. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61424. }
  61425. #define SET_GPIO_37_doen_sdio1_pad_cclk_out { \
  61426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61427. _ezchip_macro_read_value_ &= ~(0xFF); \
  61428. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  61429. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61430. }
  61431. #define SET_GPIO_37_doen_sdio1_pad_ccmd_oe { \
  61432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61433. _ezchip_macro_read_value_ &= ~(0xFF); \
  61434. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  61435. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61436. }
  61437. #define SET_GPIO_37_doen_sdio1_pad_ccmd_out { \
  61438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61439. _ezchip_macro_read_value_ &= ~(0xFF); \
  61440. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  61441. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61442. }
  61443. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit0 { \
  61444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61445. _ezchip_macro_read_value_ &= ~(0xFF); \
  61446. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  61447. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61448. }
  61449. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit1 { \
  61450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61451. _ezchip_macro_read_value_ &= ~(0xFF); \
  61452. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  61453. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61454. }
  61455. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit2 { \
  61456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61457. _ezchip_macro_read_value_ &= ~(0xFF); \
  61458. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  61459. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61460. }
  61461. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit3 { \
  61462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61463. _ezchip_macro_read_value_ &= ~(0xFF); \
  61464. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  61465. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61466. }
  61467. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit4 { \
  61468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61469. _ezchip_macro_read_value_ &= ~(0xFF); \
  61470. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  61471. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61472. }
  61473. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit5 { \
  61474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61475. _ezchip_macro_read_value_ &= ~(0xFF); \
  61476. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  61477. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61478. }
  61479. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit6 { \
  61480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61481. _ezchip_macro_read_value_ &= ~(0xFF); \
  61482. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  61483. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61484. }
  61485. #define SET_GPIO_37_doen_sdio1_pad_cdata_oe_bit7 { \
  61486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61487. _ezchip_macro_read_value_ &= ~(0xFF); \
  61488. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  61489. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61490. }
  61491. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit0 { \
  61492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61493. _ezchip_macro_read_value_ &= ~(0xFF); \
  61494. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  61495. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61496. }
  61497. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit1 { \
  61498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61499. _ezchip_macro_read_value_ &= ~(0xFF); \
  61500. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  61501. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61502. }
  61503. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit2 { \
  61504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61505. _ezchip_macro_read_value_ &= ~(0xFF); \
  61506. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  61507. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61508. }
  61509. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit3 { \
  61510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61511. _ezchip_macro_read_value_ &= ~(0xFF); \
  61512. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  61513. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61514. }
  61515. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit4 { \
  61516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61517. _ezchip_macro_read_value_ &= ~(0xFF); \
  61518. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  61519. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61520. }
  61521. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit5 { \
  61522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61523. _ezchip_macro_read_value_ &= ~(0xFF); \
  61524. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  61525. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61526. }
  61527. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit6 { \
  61528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61529. _ezchip_macro_read_value_ &= ~(0xFF); \
  61530. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  61531. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61532. }
  61533. #define SET_GPIO_37_doen_sdio1_pad_cdata_out_bit7 { \
  61534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61535. _ezchip_macro_read_value_ &= ~(0xFF); \
  61536. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  61537. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61538. }
  61539. #define SET_GPIO_37_doen_sdio1_pad_rst_n { \
  61540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61541. _ezchip_macro_read_value_ &= ~(0xFF); \
  61542. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  61543. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61544. }
  61545. #define SET_GPIO_37_doen_spdif_tx_sdout { \
  61546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61547. _ezchip_macro_read_value_ &= ~(0xFF); \
  61548. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  61549. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61550. }
  61551. #define SET_GPIO_37_doen_spdif_tx_sdout_oen { \
  61552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61553. _ezchip_macro_read_value_ &= ~(0xFF); \
  61554. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  61555. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61556. }
  61557. #define SET_GPIO_37_doen_spi0_pad_oe_n { \
  61558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61559. _ezchip_macro_read_value_ &= ~(0xFF); \
  61560. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  61561. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61562. }
  61563. #define SET_GPIO_37_doen_spi0_pad_sck_out { \
  61564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61565. _ezchip_macro_read_value_ &= ~(0xFF); \
  61566. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  61567. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61568. }
  61569. #define SET_GPIO_37_doen_spi0_pad_ss_0_n { \
  61570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61571. _ezchip_macro_read_value_ &= ~(0xFF); \
  61572. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  61573. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61574. }
  61575. #define SET_GPIO_37_doen_spi0_pad_ss_1_n { \
  61576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61577. _ezchip_macro_read_value_ &= ~(0xFF); \
  61578. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  61579. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61580. }
  61581. #define SET_GPIO_37_doen_spi0_pad_txd { \
  61582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61583. _ezchip_macro_read_value_ &= ~(0xFF); \
  61584. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  61585. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61586. }
  61587. #define SET_GPIO_37_doen_spi1_pad_oe_n { \
  61588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61589. _ezchip_macro_read_value_ &= ~(0xFF); \
  61590. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  61591. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61592. }
  61593. #define SET_GPIO_37_doen_spi1_pad_sck_out { \
  61594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61595. _ezchip_macro_read_value_ &= ~(0xFF); \
  61596. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  61597. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61598. }
  61599. #define SET_GPIO_37_doen_spi1_pad_ss_0_n { \
  61600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61601. _ezchip_macro_read_value_ &= ~(0xFF); \
  61602. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  61603. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61604. }
  61605. #define SET_GPIO_37_doen_spi1_pad_ss_1_n { \
  61606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61607. _ezchip_macro_read_value_ &= ~(0xFF); \
  61608. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  61609. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61610. }
  61611. #define SET_GPIO_37_doen_spi1_pad_txd { \
  61612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61613. _ezchip_macro_read_value_ &= ~(0xFF); \
  61614. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  61615. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61616. }
  61617. #define SET_GPIO_37_doen_spi2_pad_oe_n { \
  61618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61619. _ezchip_macro_read_value_ &= ~(0xFF); \
  61620. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  61621. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61622. }
  61623. #define SET_GPIO_37_doen_spi2_pad_sck_out { \
  61624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61625. _ezchip_macro_read_value_ &= ~(0xFF); \
  61626. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  61627. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61628. }
  61629. #define SET_GPIO_37_doen_spi2_pad_ss_0_n { \
  61630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61631. _ezchip_macro_read_value_ &= ~(0xFF); \
  61632. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  61633. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61634. }
  61635. #define SET_GPIO_37_doen_spi2_pad_ss_1_n { \
  61636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61637. _ezchip_macro_read_value_ &= ~(0xFF); \
  61638. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  61639. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61640. }
  61641. #define SET_GPIO_37_doen_spi2_pad_txd { \
  61642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61643. _ezchip_macro_read_value_ &= ~(0xFF); \
  61644. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  61645. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61646. }
  61647. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit0 { \
  61648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61649. _ezchip_macro_read_value_ &= ~(0xFF); \
  61650. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  61651. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61652. }
  61653. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit1 { \
  61654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61655. _ezchip_macro_read_value_ &= ~(0xFF); \
  61656. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  61657. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61658. }
  61659. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit2 { \
  61660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61661. _ezchip_macro_read_value_ &= ~(0xFF); \
  61662. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  61663. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61664. }
  61665. #define SET_GPIO_37_doen_spi2ahb_pad_oe_n_bit3 { \
  61666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61667. _ezchip_macro_read_value_ &= ~(0xFF); \
  61668. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  61669. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61670. }
  61671. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit0 { \
  61672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61673. _ezchip_macro_read_value_ &= ~(0xFF); \
  61674. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  61675. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61676. }
  61677. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit1 { \
  61678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61679. _ezchip_macro_read_value_ &= ~(0xFF); \
  61680. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  61681. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61682. }
  61683. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit2 { \
  61684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61685. _ezchip_macro_read_value_ &= ~(0xFF); \
  61686. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  61687. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61688. }
  61689. #define SET_GPIO_37_doen_spi2ahb_pad_txd_bit3 { \
  61690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61691. _ezchip_macro_read_value_ &= ~(0xFF); \
  61692. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  61693. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61694. }
  61695. #define SET_GPIO_37_doen_spi3_pad_oe_n { \
  61696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61697. _ezchip_macro_read_value_ &= ~(0xFF); \
  61698. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  61699. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61700. }
  61701. #define SET_GPIO_37_doen_spi3_pad_sck_out { \
  61702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61703. _ezchip_macro_read_value_ &= ~(0xFF); \
  61704. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  61705. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61706. }
  61707. #define SET_GPIO_37_doen_spi3_pad_ss_0_n { \
  61708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61709. _ezchip_macro_read_value_ &= ~(0xFF); \
  61710. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  61711. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61712. }
  61713. #define SET_GPIO_37_doen_spi3_pad_ss_1_n { \
  61714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61715. _ezchip_macro_read_value_ &= ~(0xFF); \
  61716. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  61717. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61718. }
  61719. #define SET_GPIO_37_doen_spi3_pad_txd { \
  61720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61721. _ezchip_macro_read_value_ &= ~(0xFF); \
  61722. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  61723. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61724. }
  61725. #define SET_GPIO_37_doen_uart0_pad_dtrn { \
  61726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61727. _ezchip_macro_read_value_ &= ~(0xFF); \
  61728. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  61729. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61730. }
  61731. #define SET_GPIO_37_doen_uart0_pad_rtsn { \
  61732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61733. _ezchip_macro_read_value_ &= ~(0xFF); \
  61734. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  61735. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61736. }
  61737. #define SET_GPIO_37_doen_uart0_pad_sout { \
  61738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61739. _ezchip_macro_read_value_ &= ~(0xFF); \
  61740. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  61741. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61742. }
  61743. #define SET_GPIO_37_doen_uart1_pad_sout { \
  61744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61745. _ezchip_macro_read_value_ &= ~(0xFF); \
  61746. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  61747. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61748. }
  61749. #define SET_GPIO_37_doen_uart2_pad_dtr_n { \
  61750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61751. _ezchip_macro_read_value_ &= ~(0xFF); \
  61752. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  61753. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61754. }
  61755. #define SET_GPIO_37_doen_uart2_pad_rts_n { \
  61756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61757. _ezchip_macro_read_value_ &= ~(0xFF); \
  61758. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  61759. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61760. }
  61761. #define SET_GPIO_37_doen_uart2_pad_sout { \
  61762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61763. _ezchip_macro_read_value_ &= ~(0xFF); \
  61764. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  61765. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61766. }
  61767. #define SET_GPIO_37_doen_uart3_pad_sout { \
  61768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61769. _ezchip_macro_read_value_ &= ~(0xFF); \
  61770. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  61771. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61772. }
  61773. #define SET_GPIO_37_doen_usb_drv_bus { \
  61774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_37_doen_REG_ADDR); \
  61775. _ezchip_macro_read_value_ &= ~(0xFF); \
  61776. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  61777. MA_OUTW(gpio_37_doen_REG_ADDR,_ezchip_macro_read_value_); \
  61778. }
  61779. #define SET_GPIO_38_dout_reverse_(en) { \
  61780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61781. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  61782. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  61783. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61784. }
  61785. #define SET_GPIO_38_dout_LOW { \
  61786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61787. _ezchip_macro_read_value_ &= ~(0xFF); \
  61788. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  61789. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61790. }
  61791. #define SET_GPIO_38_dout_HIGH { \
  61792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61793. _ezchip_macro_read_value_ &= ~(0xFF); \
  61794. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  61795. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61796. }
  61797. #define SET_GPIO_38_dout_clk_gmac_tophyref { \
  61798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61799. _ezchip_macro_read_value_ &= ~(0xFF); \
  61800. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  61801. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61802. }
  61803. #define SET_GPIO_38_dout_cpu_jtag_tdo { \
  61804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61805. _ezchip_macro_read_value_ &= ~(0xFF); \
  61806. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  61807. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61808. }
  61809. #define SET_GPIO_38_dout_cpu_jtag_tdo_oen { \
  61810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61811. _ezchip_macro_read_value_ &= ~(0xFF); \
  61812. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  61813. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61814. }
  61815. #define SET_GPIO_38_dout_dmic_clk_out { \
  61816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61817. _ezchip_macro_read_value_ &= ~(0xFF); \
  61818. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  61819. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61820. }
  61821. #define SET_GPIO_38_dout_dsp_JTDOEn_pad { \
  61822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61823. _ezchip_macro_read_value_ &= ~(0xFF); \
  61824. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  61825. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61826. }
  61827. #define SET_GPIO_38_dout_dsp_JTDO_pad { \
  61828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61829. _ezchip_macro_read_value_ &= ~(0xFF); \
  61830. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  61831. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61832. }
  61833. #define SET_GPIO_38_dout_i2c0_pad_sck_oe { \
  61834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61835. _ezchip_macro_read_value_ &= ~(0xFF); \
  61836. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  61837. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61838. }
  61839. #define SET_GPIO_38_dout_i2c0_pad_sda_oe { \
  61840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61841. _ezchip_macro_read_value_ &= ~(0xFF); \
  61842. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  61843. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61844. }
  61845. #define SET_GPIO_38_dout_i2c1_pad_sck_oe { \
  61846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61847. _ezchip_macro_read_value_ &= ~(0xFF); \
  61848. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  61849. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61850. }
  61851. #define SET_GPIO_38_dout_i2c1_pad_sda_oe { \
  61852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61853. _ezchip_macro_read_value_ &= ~(0xFF); \
  61854. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  61855. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61856. }
  61857. #define SET_GPIO_38_dout_i2c2_pad_sck_oe { \
  61858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61859. _ezchip_macro_read_value_ &= ~(0xFF); \
  61860. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  61861. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61862. }
  61863. #define SET_GPIO_38_dout_i2c2_pad_sda_oe { \
  61864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61865. _ezchip_macro_read_value_ &= ~(0xFF); \
  61866. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  61867. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61868. }
  61869. #define SET_GPIO_38_dout_i2c3_pad_sck_oe { \
  61870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61871. _ezchip_macro_read_value_ &= ~(0xFF); \
  61872. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  61873. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61874. }
  61875. #define SET_GPIO_38_dout_i2c3_pad_sda_oe { \
  61876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61877. _ezchip_macro_read_value_ &= ~(0xFF); \
  61878. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  61879. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61880. }
  61881. #define SET_GPIO_38_dout_i2srx_bclk_out { \
  61882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61883. _ezchip_macro_read_value_ &= ~(0xFF); \
  61884. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  61885. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61886. }
  61887. #define SET_GPIO_38_dout_i2srx_bclk_out_oen { \
  61888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61889. _ezchip_macro_read_value_ &= ~(0xFF); \
  61890. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  61891. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61892. }
  61893. #define SET_GPIO_38_dout_i2srx_lrck_out { \
  61894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61895. _ezchip_macro_read_value_ &= ~(0xFF); \
  61896. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  61897. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61898. }
  61899. #define SET_GPIO_38_dout_i2srx_lrck_out_oen { \
  61900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61901. _ezchip_macro_read_value_ &= ~(0xFF); \
  61902. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  61903. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61904. }
  61905. #define SET_GPIO_38_dout_i2srx_mclk_out { \
  61906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61907. _ezchip_macro_read_value_ &= ~(0xFF); \
  61908. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  61909. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61910. }
  61911. #define SET_GPIO_38_dout_i2stx_bclk_out { \
  61912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61913. _ezchip_macro_read_value_ &= ~(0xFF); \
  61914. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  61915. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61916. }
  61917. #define SET_GPIO_38_dout_i2stx_bclk_out_oen { \
  61918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61919. _ezchip_macro_read_value_ &= ~(0xFF); \
  61920. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  61921. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61922. }
  61923. #define SET_GPIO_38_dout_i2stx_lrck_out { \
  61924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61925. _ezchip_macro_read_value_ &= ~(0xFF); \
  61926. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  61927. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61928. }
  61929. #define SET_GPIO_38_dout_i2stx_lrckout_oen { \
  61930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61931. _ezchip_macro_read_value_ &= ~(0xFF); \
  61932. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  61933. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61934. }
  61935. #define SET_GPIO_38_dout_i2stx_mclk_out { \
  61936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61937. _ezchip_macro_read_value_ &= ~(0xFF); \
  61938. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  61939. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61940. }
  61941. #define SET_GPIO_38_dout_i2stx_sdout0 { \
  61942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61943. _ezchip_macro_read_value_ &= ~(0xFF); \
  61944. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  61945. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61946. }
  61947. #define SET_GPIO_38_dout_i2stx_sdout1 { \
  61948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61949. _ezchip_macro_read_value_ &= ~(0xFF); \
  61950. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  61951. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61952. }
  61953. #define SET_GPIO_38_dout_lcd_pad_csm_n { \
  61954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61955. _ezchip_macro_read_value_ &= ~(0xFF); \
  61956. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  61957. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61958. }
  61959. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit0 { \
  61960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61961. _ezchip_macro_read_value_ &= ~(0xFF); \
  61962. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  61963. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61964. }
  61965. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit1 { \
  61966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61967. _ezchip_macro_read_value_ &= ~(0xFF); \
  61968. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  61969. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61970. }
  61971. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit2 { \
  61972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61973. _ezchip_macro_read_value_ &= ~(0xFF); \
  61974. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  61975. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61976. }
  61977. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit3 { \
  61978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61979. _ezchip_macro_read_value_ &= ~(0xFF); \
  61980. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  61981. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61982. }
  61983. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit4 { \
  61984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61985. _ezchip_macro_read_value_ &= ~(0xFF); \
  61986. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  61987. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61988. }
  61989. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit5 { \
  61990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61991. _ezchip_macro_read_value_ &= ~(0xFF); \
  61992. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  61993. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  61994. }
  61995. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit6 { \
  61996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  61997. _ezchip_macro_read_value_ &= ~(0xFF); \
  61998. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  61999. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62000. }
  62001. #define SET_GPIO_38_dout_pwm_pad_oe_n_bit7 { \
  62002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62003. _ezchip_macro_read_value_ &= ~(0xFF); \
  62004. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  62005. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62006. }
  62007. #define SET_GPIO_38_dout_pwm_pad_out_bit0 { \
  62008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62009. _ezchip_macro_read_value_ &= ~(0xFF); \
  62010. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  62011. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62012. }
  62013. #define SET_GPIO_38_dout_pwm_pad_out_bit1 { \
  62014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62015. _ezchip_macro_read_value_ &= ~(0xFF); \
  62016. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  62017. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62018. }
  62019. #define SET_GPIO_38_dout_pwm_pad_out_bit2 { \
  62020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62021. _ezchip_macro_read_value_ &= ~(0xFF); \
  62022. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  62023. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62024. }
  62025. #define SET_GPIO_38_dout_pwm_pad_out_bit3 { \
  62026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62027. _ezchip_macro_read_value_ &= ~(0xFF); \
  62028. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  62029. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62030. }
  62031. #define SET_GPIO_38_dout_pwm_pad_out_bit4 { \
  62032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62033. _ezchip_macro_read_value_ &= ~(0xFF); \
  62034. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  62035. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62036. }
  62037. #define SET_GPIO_38_dout_pwm_pad_out_bit5 { \
  62038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62039. _ezchip_macro_read_value_ &= ~(0xFF); \
  62040. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  62041. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62042. }
  62043. #define SET_GPIO_38_dout_pwm_pad_out_bit6 { \
  62044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62045. _ezchip_macro_read_value_ &= ~(0xFF); \
  62046. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  62047. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62048. }
  62049. #define SET_GPIO_38_dout_pwm_pad_out_bit7 { \
  62050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62051. _ezchip_macro_read_value_ &= ~(0xFF); \
  62052. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  62053. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62054. }
  62055. #define SET_GPIO_38_dout_pwmdac_left_out { \
  62056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62057. _ezchip_macro_read_value_ &= ~(0xFF); \
  62058. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  62059. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62060. }
  62061. #define SET_GPIO_38_dout_pwmdac_right_out { \
  62062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62063. _ezchip_macro_read_value_ &= ~(0xFF); \
  62064. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  62065. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62066. }
  62067. #define SET_GPIO_38_dout_qspi_csn1_out { \
  62068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62069. _ezchip_macro_read_value_ &= ~(0xFF); \
  62070. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  62071. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62072. }
  62073. #define SET_GPIO_38_dout_qspi_csn2_out { \
  62074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62075. _ezchip_macro_read_value_ &= ~(0xFF); \
  62076. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  62077. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62078. }
  62079. #define SET_GPIO_38_dout_qspi_csn3_out { \
  62080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62081. _ezchip_macro_read_value_ &= ~(0xFF); \
  62082. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  62083. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62084. }
  62085. #define SET_GPIO_38_dout_register23_SCFG_cmsensor_rst0 { \
  62086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62087. _ezchip_macro_read_value_ &= ~(0xFF); \
  62088. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  62089. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62090. }
  62091. #define SET_GPIO_38_dout_register23_SCFG_cmsensor_rst1 { \
  62092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62093. _ezchip_macro_read_value_ &= ~(0xFF); \
  62094. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  62095. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62096. }
  62097. #define SET_GPIO_38_dout_register32_SCFG_gmac_phy_rstn { \
  62098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62099. _ezchip_macro_read_value_ &= ~(0xFF); \
  62100. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  62101. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62102. }
  62103. #define SET_GPIO_38_dout_sdio0_pad_card_power_en { \
  62104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62105. _ezchip_macro_read_value_ &= ~(0xFF); \
  62106. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  62107. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62108. }
  62109. #define SET_GPIO_38_dout_sdio0_pad_cclk_out { \
  62110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62111. _ezchip_macro_read_value_ &= ~(0xFF); \
  62112. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  62113. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62114. }
  62115. #define SET_GPIO_38_dout_sdio0_pad_ccmd_oe { \
  62116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62117. _ezchip_macro_read_value_ &= ~(0xFF); \
  62118. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  62119. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62120. }
  62121. #define SET_GPIO_38_dout_sdio0_pad_ccmd_out { \
  62122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62123. _ezchip_macro_read_value_ &= ~(0xFF); \
  62124. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  62125. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62126. }
  62127. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit0 { \
  62128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62129. _ezchip_macro_read_value_ &= ~(0xFF); \
  62130. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  62131. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62132. }
  62133. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit1 { \
  62134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62135. _ezchip_macro_read_value_ &= ~(0xFF); \
  62136. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  62137. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62138. }
  62139. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit2 { \
  62140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62141. _ezchip_macro_read_value_ &= ~(0xFF); \
  62142. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  62143. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62144. }
  62145. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit3 { \
  62146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62147. _ezchip_macro_read_value_ &= ~(0xFF); \
  62148. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  62149. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62150. }
  62151. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit4 { \
  62152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62153. _ezchip_macro_read_value_ &= ~(0xFF); \
  62154. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  62155. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62156. }
  62157. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit5 { \
  62158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62159. _ezchip_macro_read_value_ &= ~(0xFF); \
  62160. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  62161. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62162. }
  62163. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit6 { \
  62164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62165. _ezchip_macro_read_value_ &= ~(0xFF); \
  62166. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  62167. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62168. }
  62169. #define SET_GPIO_38_dout_sdio0_pad_cdata_oe_bit7 { \
  62170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62171. _ezchip_macro_read_value_ &= ~(0xFF); \
  62172. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  62173. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62174. }
  62175. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit0 { \
  62176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62177. _ezchip_macro_read_value_ &= ~(0xFF); \
  62178. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  62179. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62180. }
  62181. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit1 { \
  62182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62183. _ezchip_macro_read_value_ &= ~(0xFF); \
  62184. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  62185. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62186. }
  62187. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit2 { \
  62188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62189. _ezchip_macro_read_value_ &= ~(0xFF); \
  62190. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  62191. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62192. }
  62193. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit3 { \
  62194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62195. _ezchip_macro_read_value_ &= ~(0xFF); \
  62196. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  62197. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62198. }
  62199. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit4 { \
  62200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62201. _ezchip_macro_read_value_ &= ~(0xFF); \
  62202. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  62203. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62204. }
  62205. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit5 { \
  62206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62207. _ezchip_macro_read_value_ &= ~(0xFF); \
  62208. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  62209. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62210. }
  62211. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit6 { \
  62212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62213. _ezchip_macro_read_value_ &= ~(0xFF); \
  62214. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  62215. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62216. }
  62217. #define SET_GPIO_38_dout_sdio0_pad_cdata_out_bit7 { \
  62218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62219. _ezchip_macro_read_value_ &= ~(0xFF); \
  62220. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  62221. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62222. }
  62223. #define SET_GPIO_38_dout_sdio0_pad_rst_n { \
  62224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62225. _ezchip_macro_read_value_ &= ~(0xFF); \
  62226. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  62227. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62228. }
  62229. #define SET_GPIO_38_dout_sdio1_pad_card_power_en { \
  62230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62231. _ezchip_macro_read_value_ &= ~(0xFF); \
  62232. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  62233. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62234. }
  62235. #define SET_GPIO_38_dout_sdio1_pad_cclk_out { \
  62236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62237. _ezchip_macro_read_value_ &= ~(0xFF); \
  62238. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  62239. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62240. }
  62241. #define SET_GPIO_38_dout_sdio1_pad_ccmd_oe { \
  62242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62243. _ezchip_macro_read_value_ &= ~(0xFF); \
  62244. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  62245. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62246. }
  62247. #define SET_GPIO_38_dout_sdio1_pad_ccmd_out { \
  62248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62249. _ezchip_macro_read_value_ &= ~(0xFF); \
  62250. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  62251. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62252. }
  62253. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit0 { \
  62254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62255. _ezchip_macro_read_value_ &= ~(0xFF); \
  62256. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  62257. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62258. }
  62259. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit1 { \
  62260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62261. _ezchip_macro_read_value_ &= ~(0xFF); \
  62262. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  62263. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62264. }
  62265. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit2 { \
  62266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62267. _ezchip_macro_read_value_ &= ~(0xFF); \
  62268. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  62269. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62270. }
  62271. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit3 { \
  62272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62273. _ezchip_macro_read_value_ &= ~(0xFF); \
  62274. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  62275. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62276. }
  62277. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit4 { \
  62278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62279. _ezchip_macro_read_value_ &= ~(0xFF); \
  62280. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  62281. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62282. }
  62283. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit5 { \
  62284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62285. _ezchip_macro_read_value_ &= ~(0xFF); \
  62286. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  62287. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62288. }
  62289. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit6 { \
  62290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62291. _ezchip_macro_read_value_ &= ~(0xFF); \
  62292. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  62293. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62294. }
  62295. #define SET_GPIO_38_dout_sdio1_pad_cdata_oe_bit7 { \
  62296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62297. _ezchip_macro_read_value_ &= ~(0xFF); \
  62298. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  62299. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62300. }
  62301. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit0 { \
  62302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62303. _ezchip_macro_read_value_ &= ~(0xFF); \
  62304. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  62305. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62306. }
  62307. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit1 { \
  62308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62309. _ezchip_macro_read_value_ &= ~(0xFF); \
  62310. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  62311. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62312. }
  62313. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit2 { \
  62314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62315. _ezchip_macro_read_value_ &= ~(0xFF); \
  62316. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  62317. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62318. }
  62319. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit3 { \
  62320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62321. _ezchip_macro_read_value_ &= ~(0xFF); \
  62322. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  62323. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62324. }
  62325. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit4 { \
  62326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62327. _ezchip_macro_read_value_ &= ~(0xFF); \
  62328. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  62329. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62330. }
  62331. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit5 { \
  62332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62333. _ezchip_macro_read_value_ &= ~(0xFF); \
  62334. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  62335. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62336. }
  62337. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit6 { \
  62338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62339. _ezchip_macro_read_value_ &= ~(0xFF); \
  62340. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  62341. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62342. }
  62343. #define SET_GPIO_38_dout_sdio1_pad_cdata_out_bit7 { \
  62344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62345. _ezchip_macro_read_value_ &= ~(0xFF); \
  62346. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  62347. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62348. }
  62349. #define SET_GPIO_38_dout_sdio1_pad_rst_n { \
  62350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62351. _ezchip_macro_read_value_ &= ~(0xFF); \
  62352. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  62353. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62354. }
  62355. #define SET_GPIO_38_dout_spdif_tx_sdout { \
  62356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62357. _ezchip_macro_read_value_ &= ~(0xFF); \
  62358. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  62359. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62360. }
  62361. #define SET_GPIO_38_dout_spdif_tx_sdout_oen { \
  62362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62363. _ezchip_macro_read_value_ &= ~(0xFF); \
  62364. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  62365. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62366. }
  62367. #define SET_GPIO_38_dout_spi0_pad_oe_n { \
  62368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62369. _ezchip_macro_read_value_ &= ~(0xFF); \
  62370. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  62371. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62372. }
  62373. #define SET_GPIO_38_dout_spi0_pad_sck_out { \
  62374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62375. _ezchip_macro_read_value_ &= ~(0xFF); \
  62376. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  62377. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62378. }
  62379. #define SET_GPIO_38_dout_spi0_pad_ss_0_n { \
  62380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62381. _ezchip_macro_read_value_ &= ~(0xFF); \
  62382. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  62383. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62384. }
  62385. #define SET_GPIO_38_dout_spi0_pad_ss_1_n { \
  62386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62387. _ezchip_macro_read_value_ &= ~(0xFF); \
  62388. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  62389. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62390. }
  62391. #define SET_GPIO_38_dout_spi0_pad_txd { \
  62392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62393. _ezchip_macro_read_value_ &= ~(0xFF); \
  62394. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  62395. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62396. }
  62397. #define SET_GPIO_38_dout_spi1_pad_oe_n { \
  62398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62399. _ezchip_macro_read_value_ &= ~(0xFF); \
  62400. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  62401. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62402. }
  62403. #define SET_GPIO_38_dout_spi1_pad_sck_out { \
  62404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62405. _ezchip_macro_read_value_ &= ~(0xFF); \
  62406. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  62407. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62408. }
  62409. #define SET_GPIO_38_dout_spi1_pad_ss_0_n { \
  62410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62411. _ezchip_macro_read_value_ &= ~(0xFF); \
  62412. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  62413. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62414. }
  62415. #define SET_GPIO_38_dout_spi1_pad_ss_1_n { \
  62416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62417. _ezchip_macro_read_value_ &= ~(0xFF); \
  62418. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  62419. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62420. }
  62421. #define SET_GPIO_38_dout_spi1_pad_txd { \
  62422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62423. _ezchip_macro_read_value_ &= ~(0xFF); \
  62424. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  62425. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62426. }
  62427. #define SET_GPIO_38_dout_spi2_pad_oe_n { \
  62428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62429. _ezchip_macro_read_value_ &= ~(0xFF); \
  62430. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  62431. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62432. }
  62433. #define SET_GPIO_38_dout_spi2_pad_sck_out { \
  62434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62435. _ezchip_macro_read_value_ &= ~(0xFF); \
  62436. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  62437. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62438. }
  62439. #define SET_GPIO_38_dout_spi2_pad_ss_0_n { \
  62440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62441. _ezchip_macro_read_value_ &= ~(0xFF); \
  62442. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  62443. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62444. }
  62445. #define SET_GPIO_38_dout_spi2_pad_ss_1_n { \
  62446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62447. _ezchip_macro_read_value_ &= ~(0xFF); \
  62448. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  62449. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62450. }
  62451. #define SET_GPIO_38_dout_spi2_pad_txd { \
  62452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62453. _ezchip_macro_read_value_ &= ~(0xFF); \
  62454. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  62455. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62456. }
  62457. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit0 { \
  62458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62459. _ezchip_macro_read_value_ &= ~(0xFF); \
  62460. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  62461. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62462. }
  62463. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit1 { \
  62464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62465. _ezchip_macro_read_value_ &= ~(0xFF); \
  62466. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  62467. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62468. }
  62469. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit2 { \
  62470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62471. _ezchip_macro_read_value_ &= ~(0xFF); \
  62472. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  62473. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62474. }
  62475. #define SET_GPIO_38_dout_spi2ahb_pad_oe_n_bit3 { \
  62476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62477. _ezchip_macro_read_value_ &= ~(0xFF); \
  62478. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  62479. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62480. }
  62481. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit0 { \
  62482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62483. _ezchip_macro_read_value_ &= ~(0xFF); \
  62484. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  62485. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62486. }
  62487. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit1 { \
  62488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62489. _ezchip_macro_read_value_ &= ~(0xFF); \
  62490. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  62491. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62492. }
  62493. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit2 { \
  62494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62495. _ezchip_macro_read_value_ &= ~(0xFF); \
  62496. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  62497. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62498. }
  62499. #define SET_GPIO_38_dout_spi2ahb_pad_txd_bit3 { \
  62500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62501. _ezchip_macro_read_value_ &= ~(0xFF); \
  62502. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  62503. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62504. }
  62505. #define SET_GPIO_38_dout_spi3_pad_oe_n { \
  62506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62507. _ezchip_macro_read_value_ &= ~(0xFF); \
  62508. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  62509. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62510. }
  62511. #define SET_GPIO_38_dout_spi3_pad_sck_out { \
  62512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62513. _ezchip_macro_read_value_ &= ~(0xFF); \
  62514. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  62515. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62516. }
  62517. #define SET_GPIO_38_dout_spi3_pad_ss_0_n { \
  62518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62519. _ezchip_macro_read_value_ &= ~(0xFF); \
  62520. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  62521. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62522. }
  62523. #define SET_GPIO_38_dout_spi3_pad_ss_1_n { \
  62524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62525. _ezchip_macro_read_value_ &= ~(0xFF); \
  62526. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  62527. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62528. }
  62529. #define SET_GPIO_38_dout_spi3_pad_txd { \
  62530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62531. _ezchip_macro_read_value_ &= ~(0xFF); \
  62532. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  62533. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62534. }
  62535. #define SET_GPIO_38_dout_uart0_pad_dtrn { \
  62536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62537. _ezchip_macro_read_value_ &= ~(0xFF); \
  62538. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  62539. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62540. }
  62541. #define SET_GPIO_38_dout_uart0_pad_rtsn { \
  62542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62543. _ezchip_macro_read_value_ &= ~(0xFF); \
  62544. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  62545. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62546. }
  62547. #define SET_GPIO_38_dout_uart0_pad_sout { \
  62548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62549. _ezchip_macro_read_value_ &= ~(0xFF); \
  62550. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  62551. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62552. }
  62553. #define SET_GPIO_38_dout_uart1_pad_sout { \
  62554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62555. _ezchip_macro_read_value_ &= ~(0xFF); \
  62556. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  62557. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62558. }
  62559. #define SET_GPIO_38_dout_uart2_pad_dtr_n { \
  62560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62561. _ezchip_macro_read_value_ &= ~(0xFF); \
  62562. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  62563. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62564. }
  62565. #define SET_GPIO_38_dout_uart2_pad_rts_n { \
  62566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62567. _ezchip_macro_read_value_ &= ~(0xFF); \
  62568. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  62569. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62570. }
  62571. #define SET_GPIO_38_dout_uart2_pad_sout { \
  62572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62573. _ezchip_macro_read_value_ &= ~(0xFF); \
  62574. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  62575. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62576. }
  62577. #define SET_GPIO_38_dout_uart3_pad_sout { \
  62578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62579. _ezchip_macro_read_value_ &= ~(0xFF); \
  62580. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  62581. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62582. }
  62583. #define SET_GPIO_38_dout_usb_drv_bus { \
  62584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_dout_REG_ADDR); \
  62585. _ezchip_macro_read_value_ &= ~(0xFF); \
  62586. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  62587. MA_OUTW(gpio_38_dout_REG_ADDR,_ezchip_macro_read_value_); \
  62588. }
  62589. #define SET_GPIO_38_doen_reverse_(en) { \
  62590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62591. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  62592. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  62593. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62594. }
  62595. #define SET_GPIO_38_doen_LOW { \
  62596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62597. _ezchip_macro_read_value_ &= ~(0xFF); \
  62598. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  62599. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62600. }
  62601. #define SET_GPIO_38_doen_HIGH { \
  62602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62603. _ezchip_macro_read_value_ &= ~(0xFF); \
  62604. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  62605. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62606. }
  62607. #define SET_GPIO_38_doen_clk_gmac_tophyref { \
  62608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62609. _ezchip_macro_read_value_ &= ~(0xFF); \
  62610. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  62611. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62612. }
  62613. #define SET_GPIO_38_doen_cpu_jtag_tdo { \
  62614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62615. _ezchip_macro_read_value_ &= ~(0xFF); \
  62616. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  62617. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62618. }
  62619. #define SET_GPIO_38_doen_cpu_jtag_tdo_oen { \
  62620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62621. _ezchip_macro_read_value_ &= ~(0xFF); \
  62622. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  62623. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62624. }
  62625. #define SET_GPIO_38_doen_dmic_clk_out { \
  62626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62627. _ezchip_macro_read_value_ &= ~(0xFF); \
  62628. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  62629. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62630. }
  62631. #define SET_GPIO_38_doen_dsp_JTDOEn_pad { \
  62632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62633. _ezchip_macro_read_value_ &= ~(0xFF); \
  62634. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  62635. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62636. }
  62637. #define SET_GPIO_38_doen_dsp_JTDO_pad { \
  62638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62639. _ezchip_macro_read_value_ &= ~(0xFF); \
  62640. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  62641. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62642. }
  62643. #define SET_GPIO_38_doen_i2c0_pad_sck_oe { \
  62644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62645. _ezchip_macro_read_value_ &= ~(0xFF); \
  62646. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  62647. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62648. }
  62649. #define SET_GPIO_38_doen_i2c0_pad_sda_oe { \
  62650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62651. _ezchip_macro_read_value_ &= ~(0xFF); \
  62652. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  62653. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62654. }
  62655. #define SET_GPIO_38_doen_i2c1_pad_sck_oe { \
  62656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62657. _ezchip_macro_read_value_ &= ~(0xFF); \
  62658. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  62659. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62660. }
  62661. #define SET_GPIO_38_doen_i2c1_pad_sda_oe { \
  62662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62663. _ezchip_macro_read_value_ &= ~(0xFF); \
  62664. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  62665. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62666. }
  62667. #define SET_GPIO_38_doen_i2c2_pad_sck_oe { \
  62668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62669. _ezchip_macro_read_value_ &= ~(0xFF); \
  62670. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  62671. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62672. }
  62673. #define SET_GPIO_38_doen_i2c2_pad_sda_oe { \
  62674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62675. _ezchip_macro_read_value_ &= ~(0xFF); \
  62676. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  62677. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62678. }
  62679. #define SET_GPIO_38_doen_i2c3_pad_sck_oe { \
  62680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62681. _ezchip_macro_read_value_ &= ~(0xFF); \
  62682. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  62683. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62684. }
  62685. #define SET_GPIO_38_doen_i2c3_pad_sda_oe { \
  62686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62687. _ezchip_macro_read_value_ &= ~(0xFF); \
  62688. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  62689. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62690. }
  62691. #define SET_GPIO_38_doen_i2srx_bclk_out { \
  62692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62693. _ezchip_macro_read_value_ &= ~(0xFF); \
  62694. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  62695. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62696. }
  62697. #define SET_GPIO_38_doen_i2srx_bclk_out_oen { \
  62698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62699. _ezchip_macro_read_value_ &= ~(0xFF); \
  62700. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  62701. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62702. }
  62703. #define SET_GPIO_38_doen_i2srx_lrck_out { \
  62704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62705. _ezchip_macro_read_value_ &= ~(0xFF); \
  62706. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  62707. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62708. }
  62709. #define SET_GPIO_38_doen_i2srx_lrck_out_oen { \
  62710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62711. _ezchip_macro_read_value_ &= ~(0xFF); \
  62712. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  62713. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62714. }
  62715. #define SET_GPIO_38_doen_i2srx_mclk_out { \
  62716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62717. _ezchip_macro_read_value_ &= ~(0xFF); \
  62718. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  62719. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62720. }
  62721. #define SET_GPIO_38_doen_i2stx_bclk_out { \
  62722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62723. _ezchip_macro_read_value_ &= ~(0xFF); \
  62724. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  62725. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62726. }
  62727. #define SET_GPIO_38_doen_i2stx_bclk_out_oen { \
  62728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62729. _ezchip_macro_read_value_ &= ~(0xFF); \
  62730. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  62731. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62732. }
  62733. #define SET_GPIO_38_doen_i2stx_lrck_out { \
  62734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62735. _ezchip_macro_read_value_ &= ~(0xFF); \
  62736. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  62737. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62738. }
  62739. #define SET_GPIO_38_doen_i2stx_lrckout_oen { \
  62740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62741. _ezchip_macro_read_value_ &= ~(0xFF); \
  62742. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  62743. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62744. }
  62745. #define SET_GPIO_38_doen_i2stx_mclk_out { \
  62746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62747. _ezchip_macro_read_value_ &= ~(0xFF); \
  62748. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  62749. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62750. }
  62751. #define SET_GPIO_38_doen_i2stx_sdout0 { \
  62752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62753. _ezchip_macro_read_value_ &= ~(0xFF); \
  62754. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  62755. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62756. }
  62757. #define SET_GPIO_38_doen_i2stx_sdout1 { \
  62758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62759. _ezchip_macro_read_value_ &= ~(0xFF); \
  62760. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  62761. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62762. }
  62763. #define SET_GPIO_38_doen_lcd_pad_csm_n { \
  62764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62765. _ezchip_macro_read_value_ &= ~(0xFF); \
  62766. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  62767. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62768. }
  62769. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit0 { \
  62770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62771. _ezchip_macro_read_value_ &= ~(0xFF); \
  62772. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  62773. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62774. }
  62775. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit1 { \
  62776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62777. _ezchip_macro_read_value_ &= ~(0xFF); \
  62778. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  62779. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62780. }
  62781. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit2 { \
  62782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62783. _ezchip_macro_read_value_ &= ~(0xFF); \
  62784. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  62785. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62786. }
  62787. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit3 { \
  62788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62789. _ezchip_macro_read_value_ &= ~(0xFF); \
  62790. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  62791. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62792. }
  62793. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit4 { \
  62794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62795. _ezchip_macro_read_value_ &= ~(0xFF); \
  62796. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  62797. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62798. }
  62799. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit5 { \
  62800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62801. _ezchip_macro_read_value_ &= ~(0xFF); \
  62802. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  62803. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62804. }
  62805. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit6 { \
  62806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62807. _ezchip_macro_read_value_ &= ~(0xFF); \
  62808. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  62809. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62810. }
  62811. #define SET_GPIO_38_doen_pwm_pad_oe_n_bit7 { \
  62812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62813. _ezchip_macro_read_value_ &= ~(0xFF); \
  62814. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  62815. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62816. }
  62817. #define SET_GPIO_38_doen_pwm_pad_out_bit0 { \
  62818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62819. _ezchip_macro_read_value_ &= ~(0xFF); \
  62820. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  62821. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62822. }
  62823. #define SET_GPIO_38_doen_pwm_pad_out_bit1 { \
  62824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62825. _ezchip_macro_read_value_ &= ~(0xFF); \
  62826. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  62827. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62828. }
  62829. #define SET_GPIO_38_doen_pwm_pad_out_bit2 { \
  62830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62831. _ezchip_macro_read_value_ &= ~(0xFF); \
  62832. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  62833. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62834. }
  62835. #define SET_GPIO_38_doen_pwm_pad_out_bit3 { \
  62836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62837. _ezchip_macro_read_value_ &= ~(0xFF); \
  62838. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  62839. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62840. }
  62841. #define SET_GPIO_38_doen_pwm_pad_out_bit4 { \
  62842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62843. _ezchip_macro_read_value_ &= ~(0xFF); \
  62844. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  62845. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62846. }
  62847. #define SET_GPIO_38_doen_pwm_pad_out_bit5 { \
  62848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62849. _ezchip_macro_read_value_ &= ~(0xFF); \
  62850. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  62851. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62852. }
  62853. #define SET_GPIO_38_doen_pwm_pad_out_bit6 { \
  62854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62855. _ezchip_macro_read_value_ &= ~(0xFF); \
  62856. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  62857. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62858. }
  62859. #define SET_GPIO_38_doen_pwm_pad_out_bit7 { \
  62860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62861. _ezchip_macro_read_value_ &= ~(0xFF); \
  62862. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  62863. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62864. }
  62865. #define SET_GPIO_38_doen_pwmdac_left_out { \
  62866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62867. _ezchip_macro_read_value_ &= ~(0xFF); \
  62868. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  62869. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62870. }
  62871. #define SET_GPIO_38_doen_pwmdac_right_out { \
  62872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62873. _ezchip_macro_read_value_ &= ~(0xFF); \
  62874. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  62875. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62876. }
  62877. #define SET_GPIO_38_doen_qspi_csn1_out { \
  62878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62879. _ezchip_macro_read_value_ &= ~(0xFF); \
  62880. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  62881. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62882. }
  62883. #define SET_GPIO_38_doen_qspi_csn2_out { \
  62884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62885. _ezchip_macro_read_value_ &= ~(0xFF); \
  62886. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  62887. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62888. }
  62889. #define SET_GPIO_38_doen_qspi_csn3_out { \
  62890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62891. _ezchip_macro_read_value_ &= ~(0xFF); \
  62892. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  62893. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62894. }
  62895. #define SET_GPIO_38_doen_register23_SCFG_cmsensor_rst0 { \
  62896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62897. _ezchip_macro_read_value_ &= ~(0xFF); \
  62898. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  62899. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62900. }
  62901. #define SET_GPIO_38_doen_register23_SCFG_cmsensor_rst1 { \
  62902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62903. _ezchip_macro_read_value_ &= ~(0xFF); \
  62904. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  62905. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62906. }
  62907. #define SET_GPIO_38_doen_register32_SCFG_gmac_phy_rstn { \
  62908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62909. _ezchip_macro_read_value_ &= ~(0xFF); \
  62910. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  62911. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62912. }
  62913. #define SET_GPIO_38_doen_sdio0_pad_card_power_en { \
  62914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62915. _ezchip_macro_read_value_ &= ~(0xFF); \
  62916. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  62917. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62918. }
  62919. #define SET_GPIO_38_doen_sdio0_pad_cclk_out { \
  62920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62921. _ezchip_macro_read_value_ &= ~(0xFF); \
  62922. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  62923. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62924. }
  62925. #define SET_GPIO_38_doen_sdio0_pad_ccmd_oe { \
  62926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62927. _ezchip_macro_read_value_ &= ~(0xFF); \
  62928. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  62929. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62930. }
  62931. #define SET_GPIO_38_doen_sdio0_pad_ccmd_out { \
  62932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62933. _ezchip_macro_read_value_ &= ~(0xFF); \
  62934. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  62935. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62936. }
  62937. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit0 { \
  62938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62939. _ezchip_macro_read_value_ &= ~(0xFF); \
  62940. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  62941. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62942. }
  62943. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit1 { \
  62944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62945. _ezchip_macro_read_value_ &= ~(0xFF); \
  62946. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  62947. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62948. }
  62949. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit2 { \
  62950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62951. _ezchip_macro_read_value_ &= ~(0xFF); \
  62952. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  62953. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62954. }
  62955. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit3 { \
  62956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62957. _ezchip_macro_read_value_ &= ~(0xFF); \
  62958. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  62959. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62960. }
  62961. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit4 { \
  62962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62963. _ezchip_macro_read_value_ &= ~(0xFF); \
  62964. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  62965. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62966. }
  62967. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit5 { \
  62968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62969. _ezchip_macro_read_value_ &= ~(0xFF); \
  62970. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  62971. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62972. }
  62973. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit6 { \
  62974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62975. _ezchip_macro_read_value_ &= ~(0xFF); \
  62976. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  62977. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62978. }
  62979. #define SET_GPIO_38_doen_sdio0_pad_cdata_oe_bit7 { \
  62980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62981. _ezchip_macro_read_value_ &= ~(0xFF); \
  62982. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  62983. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62984. }
  62985. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit0 { \
  62986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62987. _ezchip_macro_read_value_ &= ~(0xFF); \
  62988. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  62989. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62990. }
  62991. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit1 { \
  62992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62993. _ezchip_macro_read_value_ &= ~(0xFF); \
  62994. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  62995. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  62996. }
  62997. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit2 { \
  62998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  62999. _ezchip_macro_read_value_ &= ~(0xFF); \
  63000. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  63001. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63002. }
  63003. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit3 { \
  63004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63005. _ezchip_macro_read_value_ &= ~(0xFF); \
  63006. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  63007. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63008. }
  63009. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit4 { \
  63010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63011. _ezchip_macro_read_value_ &= ~(0xFF); \
  63012. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  63013. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63014. }
  63015. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit5 { \
  63016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63017. _ezchip_macro_read_value_ &= ~(0xFF); \
  63018. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  63019. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63020. }
  63021. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit6 { \
  63022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63023. _ezchip_macro_read_value_ &= ~(0xFF); \
  63024. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  63025. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63026. }
  63027. #define SET_GPIO_38_doen_sdio0_pad_cdata_out_bit7 { \
  63028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63029. _ezchip_macro_read_value_ &= ~(0xFF); \
  63030. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  63031. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63032. }
  63033. #define SET_GPIO_38_doen_sdio0_pad_rst_n { \
  63034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63035. _ezchip_macro_read_value_ &= ~(0xFF); \
  63036. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  63037. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63038. }
  63039. #define SET_GPIO_38_doen_sdio1_pad_card_power_en { \
  63040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63041. _ezchip_macro_read_value_ &= ~(0xFF); \
  63042. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  63043. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63044. }
  63045. #define SET_GPIO_38_doen_sdio1_pad_cclk_out { \
  63046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63047. _ezchip_macro_read_value_ &= ~(0xFF); \
  63048. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  63049. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63050. }
  63051. #define SET_GPIO_38_doen_sdio1_pad_ccmd_oe { \
  63052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63053. _ezchip_macro_read_value_ &= ~(0xFF); \
  63054. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  63055. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63056. }
  63057. #define SET_GPIO_38_doen_sdio1_pad_ccmd_out { \
  63058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63059. _ezchip_macro_read_value_ &= ~(0xFF); \
  63060. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  63061. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63062. }
  63063. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit0 { \
  63064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63065. _ezchip_macro_read_value_ &= ~(0xFF); \
  63066. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  63067. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63068. }
  63069. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit1 { \
  63070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63071. _ezchip_macro_read_value_ &= ~(0xFF); \
  63072. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  63073. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63074. }
  63075. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit2 { \
  63076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63077. _ezchip_macro_read_value_ &= ~(0xFF); \
  63078. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  63079. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63080. }
  63081. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit3 { \
  63082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63083. _ezchip_macro_read_value_ &= ~(0xFF); \
  63084. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  63085. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63086. }
  63087. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit4 { \
  63088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63089. _ezchip_macro_read_value_ &= ~(0xFF); \
  63090. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  63091. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63092. }
  63093. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit5 { \
  63094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63095. _ezchip_macro_read_value_ &= ~(0xFF); \
  63096. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  63097. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63098. }
  63099. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit6 { \
  63100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63101. _ezchip_macro_read_value_ &= ~(0xFF); \
  63102. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  63103. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63104. }
  63105. #define SET_GPIO_38_doen_sdio1_pad_cdata_oe_bit7 { \
  63106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63107. _ezchip_macro_read_value_ &= ~(0xFF); \
  63108. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  63109. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63110. }
  63111. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit0 { \
  63112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63113. _ezchip_macro_read_value_ &= ~(0xFF); \
  63114. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  63115. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63116. }
  63117. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit1 { \
  63118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63119. _ezchip_macro_read_value_ &= ~(0xFF); \
  63120. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  63121. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63122. }
  63123. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit2 { \
  63124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63125. _ezchip_macro_read_value_ &= ~(0xFF); \
  63126. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  63127. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63128. }
  63129. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit3 { \
  63130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63131. _ezchip_macro_read_value_ &= ~(0xFF); \
  63132. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  63133. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63134. }
  63135. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit4 { \
  63136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63137. _ezchip_macro_read_value_ &= ~(0xFF); \
  63138. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  63139. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63140. }
  63141. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit5 { \
  63142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63143. _ezchip_macro_read_value_ &= ~(0xFF); \
  63144. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  63145. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63146. }
  63147. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit6 { \
  63148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63149. _ezchip_macro_read_value_ &= ~(0xFF); \
  63150. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  63151. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63152. }
  63153. #define SET_GPIO_38_doen_sdio1_pad_cdata_out_bit7 { \
  63154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63155. _ezchip_macro_read_value_ &= ~(0xFF); \
  63156. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  63157. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63158. }
  63159. #define SET_GPIO_38_doen_sdio1_pad_rst_n { \
  63160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63161. _ezchip_macro_read_value_ &= ~(0xFF); \
  63162. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  63163. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63164. }
  63165. #define SET_GPIO_38_doen_spdif_tx_sdout { \
  63166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63167. _ezchip_macro_read_value_ &= ~(0xFF); \
  63168. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  63169. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63170. }
  63171. #define SET_GPIO_38_doen_spdif_tx_sdout_oen { \
  63172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63173. _ezchip_macro_read_value_ &= ~(0xFF); \
  63174. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  63175. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63176. }
  63177. #define SET_GPIO_38_doen_spi0_pad_oe_n { \
  63178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63179. _ezchip_macro_read_value_ &= ~(0xFF); \
  63180. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  63181. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63182. }
  63183. #define SET_GPIO_38_doen_spi0_pad_sck_out { \
  63184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63185. _ezchip_macro_read_value_ &= ~(0xFF); \
  63186. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  63187. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63188. }
  63189. #define SET_GPIO_38_doen_spi0_pad_ss_0_n { \
  63190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63191. _ezchip_macro_read_value_ &= ~(0xFF); \
  63192. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  63193. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63194. }
  63195. #define SET_GPIO_38_doen_spi0_pad_ss_1_n { \
  63196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63197. _ezchip_macro_read_value_ &= ~(0xFF); \
  63198. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  63199. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63200. }
  63201. #define SET_GPIO_38_doen_spi0_pad_txd { \
  63202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63203. _ezchip_macro_read_value_ &= ~(0xFF); \
  63204. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  63205. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63206. }
  63207. #define SET_GPIO_38_doen_spi1_pad_oe_n { \
  63208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63209. _ezchip_macro_read_value_ &= ~(0xFF); \
  63210. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  63211. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63212. }
  63213. #define SET_GPIO_38_doen_spi1_pad_sck_out { \
  63214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63215. _ezchip_macro_read_value_ &= ~(0xFF); \
  63216. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  63217. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63218. }
  63219. #define SET_GPIO_38_doen_spi1_pad_ss_0_n { \
  63220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63221. _ezchip_macro_read_value_ &= ~(0xFF); \
  63222. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  63223. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63224. }
  63225. #define SET_GPIO_38_doen_spi1_pad_ss_1_n { \
  63226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63227. _ezchip_macro_read_value_ &= ~(0xFF); \
  63228. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  63229. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63230. }
  63231. #define SET_GPIO_38_doen_spi1_pad_txd { \
  63232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63233. _ezchip_macro_read_value_ &= ~(0xFF); \
  63234. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  63235. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63236. }
  63237. #define SET_GPIO_38_doen_spi2_pad_oe_n { \
  63238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63239. _ezchip_macro_read_value_ &= ~(0xFF); \
  63240. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  63241. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63242. }
  63243. #define SET_GPIO_38_doen_spi2_pad_sck_out { \
  63244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63245. _ezchip_macro_read_value_ &= ~(0xFF); \
  63246. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  63247. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63248. }
  63249. #define SET_GPIO_38_doen_spi2_pad_ss_0_n { \
  63250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63251. _ezchip_macro_read_value_ &= ~(0xFF); \
  63252. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  63253. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63254. }
  63255. #define SET_GPIO_38_doen_spi2_pad_ss_1_n { \
  63256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63257. _ezchip_macro_read_value_ &= ~(0xFF); \
  63258. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  63259. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63260. }
  63261. #define SET_GPIO_38_doen_spi2_pad_txd { \
  63262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63263. _ezchip_macro_read_value_ &= ~(0xFF); \
  63264. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  63265. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63266. }
  63267. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit0 { \
  63268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63269. _ezchip_macro_read_value_ &= ~(0xFF); \
  63270. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  63271. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63272. }
  63273. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit1 { \
  63274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63275. _ezchip_macro_read_value_ &= ~(0xFF); \
  63276. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  63277. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63278. }
  63279. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit2 { \
  63280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63281. _ezchip_macro_read_value_ &= ~(0xFF); \
  63282. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  63283. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63284. }
  63285. #define SET_GPIO_38_doen_spi2ahb_pad_oe_n_bit3 { \
  63286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63287. _ezchip_macro_read_value_ &= ~(0xFF); \
  63288. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  63289. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63290. }
  63291. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit0 { \
  63292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63293. _ezchip_macro_read_value_ &= ~(0xFF); \
  63294. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  63295. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63296. }
  63297. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit1 { \
  63298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63299. _ezchip_macro_read_value_ &= ~(0xFF); \
  63300. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  63301. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63302. }
  63303. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit2 { \
  63304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63305. _ezchip_macro_read_value_ &= ~(0xFF); \
  63306. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  63307. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63308. }
  63309. #define SET_GPIO_38_doen_spi2ahb_pad_txd_bit3 { \
  63310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63311. _ezchip_macro_read_value_ &= ~(0xFF); \
  63312. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  63313. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63314. }
  63315. #define SET_GPIO_38_doen_spi3_pad_oe_n { \
  63316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63317. _ezchip_macro_read_value_ &= ~(0xFF); \
  63318. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  63319. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63320. }
  63321. #define SET_GPIO_38_doen_spi3_pad_sck_out { \
  63322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63323. _ezchip_macro_read_value_ &= ~(0xFF); \
  63324. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  63325. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63326. }
  63327. #define SET_GPIO_38_doen_spi3_pad_ss_0_n { \
  63328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63329. _ezchip_macro_read_value_ &= ~(0xFF); \
  63330. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  63331. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63332. }
  63333. #define SET_GPIO_38_doen_spi3_pad_ss_1_n { \
  63334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63335. _ezchip_macro_read_value_ &= ~(0xFF); \
  63336. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  63337. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63338. }
  63339. #define SET_GPIO_38_doen_spi3_pad_txd { \
  63340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63341. _ezchip_macro_read_value_ &= ~(0xFF); \
  63342. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  63343. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63344. }
  63345. #define SET_GPIO_38_doen_uart0_pad_dtrn { \
  63346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63347. _ezchip_macro_read_value_ &= ~(0xFF); \
  63348. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  63349. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63350. }
  63351. #define SET_GPIO_38_doen_uart0_pad_rtsn { \
  63352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63353. _ezchip_macro_read_value_ &= ~(0xFF); \
  63354. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  63355. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63356. }
  63357. #define SET_GPIO_38_doen_uart0_pad_sout { \
  63358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63359. _ezchip_macro_read_value_ &= ~(0xFF); \
  63360. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  63361. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63362. }
  63363. #define SET_GPIO_38_doen_uart1_pad_sout { \
  63364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63365. _ezchip_macro_read_value_ &= ~(0xFF); \
  63366. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  63367. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63368. }
  63369. #define SET_GPIO_38_doen_uart2_pad_dtr_n { \
  63370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63371. _ezchip_macro_read_value_ &= ~(0xFF); \
  63372. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  63373. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63374. }
  63375. #define SET_GPIO_38_doen_uart2_pad_rts_n { \
  63376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63377. _ezchip_macro_read_value_ &= ~(0xFF); \
  63378. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  63379. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63380. }
  63381. #define SET_GPIO_38_doen_uart2_pad_sout { \
  63382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63383. _ezchip_macro_read_value_ &= ~(0xFF); \
  63384. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  63385. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63386. }
  63387. #define SET_GPIO_38_doen_uart3_pad_sout { \
  63388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63389. _ezchip_macro_read_value_ &= ~(0xFF); \
  63390. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  63391. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63392. }
  63393. #define SET_GPIO_38_doen_usb_drv_bus { \
  63394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_38_doen_REG_ADDR); \
  63395. _ezchip_macro_read_value_ &= ~(0xFF); \
  63396. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  63397. MA_OUTW(gpio_38_doen_REG_ADDR,_ezchip_macro_read_value_); \
  63398. }
  63399. #define SET_GPIO_39_dout_reverse_(en) { \
  63400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63401. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  63402. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  63403. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63404. }
  63405. #define SET_GPIO_39_dout_LOW { \
  63406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63407. _ezchip_macro_read_value_ &= ~(0xFF); \
  63408. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  63409. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63410. }
  63411. #define SET_GPIO_39_dout_HIGH { \
  63412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63413. _ezchip_macro_read_value_ &= ~(0xFF); \
  63414. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  63415. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63416. }
  63417. #define SET_GPIO_39_dout_clk_gmac_tophyref { \
  63418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63419. _ezchip_macro_read_value_ &= ~(0xFF); \
  63420. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  63421. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63422. }
  63423. #define SET_GPIO_39_dout_cpu_jtag_tdo { \
  63424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63425. _ezchip_macro_read_value_ &= ~(0xFF); \
  63426. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  63427. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63428. }
  63429. #define SET_GPIO_39_dout_cpu_jtag_tdo_oen { \
  63430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63431. _ezchip_macro_read_value_ &= ~(0xFF); \
  63432. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  63433. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63434. }
  63435. #define SET_GPIO_39_dout_dmic_clk_out { \
  63436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63437. _ezchip_macro_read_value_ &= ~(0xFF); \
  63438. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  63439. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63440. }
  63441. #define SET_GPIO_39_dout_dsp_JTDOEn_pad { \
  63442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63443. _ezchip_macro_read_value_ &= ~(0xFF); \
  63444. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  63445. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63446. }
  63447. #define SET_GPIO_39_dout_dsp_JTDO_pad { \
  63448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63449. _ezchip_macro_read_value_ &= ~(0xFF); \
  63450. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  63451. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63452. }
  63453. #define SET_GPIO_39_dout_i2c0_pad_sck_oe { \
  63454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63455. _ezchip_macro_read_value_ &= ~(0xFF); \
  63456. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  63457. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63458. }
  63459. #define SET_GPIO_39_dout_i2c0_pad_sda_oe { \
  63460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63461. _ezchip_macro_read_value_ &= ~(0xFF); \
  63462. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  63463. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63464. }
  63465. #define SET_GPIO_39_dout_i2c1_pad_sck_oe { \
  63466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63467. _ezchip_macro_read_value_ &= ~(0xFF); \
  63468. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  63469. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63470. }
  63471. #define SET_GPIO_39_dout_i2c1_pad_sda_oe { \
  63472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63473. _ezchip_macro_read_value_ &= ~(0xFF); \
  63474. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  63475. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63476. }
  63477. #define SET_GPIO_39_dout_i2c2_pad_sck_oe { \
  63478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63479. _ezchip_macro_read_value_ &= ~(0xFF); \
  63480. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  63481. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63482. }
  63483. #define SET_GPIO_39_dout_i2c2_pad_sda_oe { \
  63484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63485. _ezchip_macro_read_value_ &= ~(0xFF); \
  63486. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  63487. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63488. }
  63489. #define SET_GPIO_39_dout_i2c3_pad_sck_oe { \
  63490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63491. _ezchip_macro_read_value_ &= ~(0xFF); \
  63492. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  63493. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63494. }
  63495. #define SET_GPIO_39_dout_i2c3_pad_sda_oe { \
  63496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63497. _ezchip_macro_read_value_ &= ~(0xFF); \
  63498. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  63499. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63500. }
  63501. #define SET_GPIO_39_dout_i2srx_bclk_out { \
  63502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63503. _ezchip_macro_read_value_ &= ~(0xFF); \
  63504. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  63505. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63506. }
  63507. #define SET_GPIO_39_dout_i2srx_bclk_out_oen { \
  63508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63509. _ezchip_macro_read_value_ &= ~(0xFF); \
  63510. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  63511. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63512. }
  63513. #define SET_GPIO_39_dout_i2srx_lrck_out { \
  63514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63515. _ezchip_macro_read_value_ &= ~(0xFF); \
  63516. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  63517. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63518. }
  63519. #define SET_GPIO_39_dout_i2srx_lrck_out_oen { \
  63520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63521. _ezchip_macro_read_value_ &= ~(0xFF); \
  63522. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  63523. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63524. }
  63525. #define SET_GPIO_39_dout_i2srx_mclk_out { \
  63526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63527. _ezchip_macro_read_value_ &= ~(0xFF); \
  63528. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  63529. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63530. }
  63531. #define SET_GPIO_39_dout_i2stx_bclk_out { \
  63532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63533. _ezchip_macro_read_value_ &= ~(0xFF); \
  63534. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  63535. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63536. }
  63537. #define SET_GPIO_39_dout_i2stx_bclk_out_oen { \
  63538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63539. _ezchip_macro_read_value_ &= ~(0xFF); \
  63540. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  63541. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63542. }
  63543. #define SET_GPIO_39_dout_i2stx_lrck_out { \
  63544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63545. _ezchip_macro_read_value_ &= ~(0xFF); \
  63546. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  63547. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63548. }
  63549. #define SET_GPIO_39_dout_i2stx_lrckout_oen { \
  63550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63551. _ezchip_macro_read_value_ &= ~(0xFF); \
  63552. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  63553. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63554. }
  63555. #define SET_GPIO_39_dout_i2stx_mclk_out { \
  63556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63557. _ezchip_macro_read_value_ &= ~(0xFF); \
  63558. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  63559. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63560. }
  63561. #define SET_GPIO_39_dout_i2stx_sdout0 { \
  63562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63563. _ezchip_macro_read_value_ &= ~(0xFF); \
  63564. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  63565. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63566. }
  63567. #define SET_GPIO_39_dout_i2stx_sdout1 { \
  63568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63569. _ezchip_macro_read_value_ &= ~(0xFF); \
  63570. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  63571. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63572. }
  63573. #define SET_GPIO_39_dout_lcd_pad_csm_n { \
  63574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63575. _ezchip_macro_read_value_ &= ~(0xFF); \
  63576. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  63577. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63578. }
  63579. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit0 { \
  63580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63581. _ezchip_macro_read_value_ &= ~(0xFF); \
  63582. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  63583. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63584. }
  63585. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit1 { \
  63586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63587. _ezchip_macro_read_value_ &= ~(0xFF); \
  63588. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  63589. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63590. }
  63591. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit2 { \
  63592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63593. _ezchip_macro_read_value_ &= ~(0xFF); \
  63594. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  63595. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63596. }
  63597. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit3 { \
  63598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63599. _ezchip_macro_read_value_ &= ~(0xFF); \
  63600. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  63601. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63602. }
  63603. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit4 { \
  63604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63605. _ezchip_macro_read_value_ &= ~(0xFF); \
  63606. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  63607. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63608. }
  63609. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit5 { \
  63610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63611. _ezchip_macro_read_value_ &= ~(0xFF); \
  63612. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  63613. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63614. }
  63615. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit6 { \
  63616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63617. _ezchip_macro_read_value_ &= ~(0xFF); \
  63618. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  63619. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63620. }
  63621. #define SET_GPIO_39_dout_pwm_pad_oe_n_bit7 { \
  63622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63623. _ezchip_macro_read_value_ &= ~(0xFF); \
  63624. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  63625. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63626. }
  63627. #define SET_GPIO_39_dout_pwm_pad_out_bit0 { \
  63628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63629. _ezchip_macro_read_value_ &= ~(0xFF); \
  63630. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  63631. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63632. }
  63633. #define SET_GPIO_39_dout_pwm_pad_out_bit1 { \
  63634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63635. _ezchip_macro_read_value_ &= ~(0xFF); \
  63636. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  63637. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63638. }
  63639. #define SET_GPIO_39_dout_pwm_pad_out_bit2 { \
  63640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63641. _ezchip_macro_read_value_ &= ~(0xFF); \
  63642. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  63643. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63644. }
  63645. #define SET_GPIO_39_dout_pwm_pad_out_bit3 { \
  63646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63647. _ezchip_macro_read_value_ &= ~(0xFF); \
  63648. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  63649. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63650. }
  63651. #define SET_GPIO_39_dout_pwm_pad_out_bit4 { \
  63652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63653. _ezchip_macro_read_value_ &= ~(0xFF); \
  63654. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  63655. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63656. }
  63657. #define SET_GPIO_39_dout_pwm_pad_out_bit5 { \
  63658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63659. _ezchip_macro_read_value_ &= ~(0xFF); \
  63660. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  63661. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63662. }
  63663. #define SET_GPIO_39_dout_pwm_pad_out_bit6 { \
  63664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63665. _ezchip_macro_read_value_ &= ~(0xFF); \
  63666. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  63667. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63668. }
  63669. #define SET_GPIO_39_dout_pwm_pad_out_bit7 { \
  63670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63671. _ezchip_macro_read_value_ &= ~(0xFF); \
  63672. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  63673. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63674. }
  63675. #define SET_GPIO_39_dout_pwmdac_left_out { \
  63676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63677. _ezchip_macro_read_value_ &= ~(0xFF); \
  63678. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  63679. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63680. }
  63681. #define SET_GPIO_39_dout_pwmdac_right_out { \
  63682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63683. _ezchip_macro_read_value_ &= ~(0xFF); \
  63684. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  63685. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63686. }
  63687. #define SET_GPIO_39_dout_qspi_csn1_out { \
  63688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63689. _ezchip_macro_read_value_ &= ~(0xFF); \
  63690. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  63691. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63692. }
  63693. #define SET_GPIO_39_dout_qspi_csn2_out { \
  63694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63695. _ezchip_macro_read_value_ &= ~(0xFF); \
  63696. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  63697. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63698. }
  63699. #define SET_GPIO_39_dout_qspi_csn3_out { \
  63700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63701. _ezchip_macro_read_value_ &= ~(0xFF); \
  63702. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  63703. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63704. }
  63705. #define SET_GPIO_39_dout_register23_SCFG_cmsensor_rst0 { \
  63706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63707. _ezchip_macro_read_value_ &= ~(0xFF); \
  63708. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  63709. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63710. }
  63711. #define SET_GPIO_39_dout_register23_SCFG_cmsensor_rst1 { \
  63712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63713. _ezchip_macro_read_value_ &= ~(0xFF); \
  63714. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  63715. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63716. }
  63717. #define SET_GPIO_39_dout_register32_SCFG_gmac_phy_rstn { \
  63718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63719. _ezchip_macro_read_value_ &= ~(0xFF); \
  63720. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  63721. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63722. }
  63723. #define SET_GPIO_39_dout_sdio0_pad_card_power_en { \
  63724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63725. _ezchip_macro_read_value_ &= ~(0xFF); \
  63726. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  63727. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63728. }
  63729. #define SET_GPIO_39_dout_sdio0_pad_cclk_out { \
  63730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63731. _ezchip_macro_read_value_ &= ~(0xFF); \
  63732. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  63733. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63734. }
  63735. #define SET_GPIO_39_dout_sdio0_pad_ccmd_oe { \
  63736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63737. _ezchip_macro_read_value_ &= ~(0xFF); \
  63738. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  63739. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63740. }
  63741. #define SET_GPIO_39_dout_sdio0_pad_ccmd_out { \
  63742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63743. _ezchip_macro_read_value_ &= ~(0xFF); \
  63744. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  63745. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63746. }
  63747. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit0 { \
  63748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63749. _ezchip_macro_read_value_ &= ~(0xFF); \
  63750. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  63751. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63752. }
  63753. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit1 { \
  63754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63755. _ezchip_macro_read_value_ &= ~(0xFF); \
  63756. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  63757. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63758. }
  63759. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit2 { \
  63760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63761. _ezchip_macro_read_value_ &= ~(0xFF); \
  63762. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  63763. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63764. }
  63765. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit3 { \
  63766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63767. _ezchip_macro_read_value_ &= ~(0xFF); \
  63768. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  63769. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63770. }
  63771. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit4 { \
  63772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63773. _ezchip_macro_read_value_ &= ~(0xFF); \
  63774. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  63775. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63776. }
  63777. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit5 { \
  63778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63779. _ezchip_macro_read_value_ &= ~(0xFF); \
  63780. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  63781. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63782. }
  63783. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit6 { \
  63784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63785. _ezchip_macro_read_value_ &= ~(0xFF); \
  63786. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  63787. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63788. }
  63789. #define SET_GPIO_39_dout_sdio0_pad_cdata_oe_bit7 { \
  63790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63791. _ezchip_macro_read_value_ &= ~(0xFF); \
  63792. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  63793. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63794. }
  63795. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit0 { \
  63796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63797. _ezchip_macro_read_value_ &= ~(0xFF); \
  63798. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  63799. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63800. }
  63801. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit1 { \
  63802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63803. _ezchip_macro_read_value_ &= ~(0xFF); \
  63804. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  63805. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63806. }
  63807. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit2 { \
  63808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63809. _ezchip_macro_read_value_ &= ~(0xFF); \
  63810. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  63811. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63812. }
  63813. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit3 { \
  63814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63815. _ezchip_macro_read_value_ &= ~(0xFF); \
  63816. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  63817. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63818. }
  63819. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit4 { \
  63820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63821. _ezchip_macro_read_value_ &= ~(0xFF); \
  63822. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  63823. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63824. }
  63825. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit5 { \
  63826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63827. _ezchip_macro_read_value_ &= ~(0xFF); \
  63828. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  63829. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63830. }
  63831. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit6 { \
  63832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63833. _ezchip_macro_read_value_ &= ~(0xFF); \
  63834. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  63835. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63836. }
  63837. #define SET_GPIO_39_dout_sdio0_pad_cdata_out_bit7 { \
  63838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63839. _ezchip_macro_read_value_ &= ~(0xFF); \
  63840. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  63841. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63842. }
  63843. #define SET_GPIO_39_dout_sdio0_pad_rst_n { \
  63844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63845. _ezchip_macro_read_value_ &= ~(0xFF); \
  63846. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  63847. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63848. }
  63849. #define SET_GPIO_39_dout_sdio1_pad_card_power_en { \
  63850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63851. _ezchip_macro_read_value_ &= ~(0xFF); \
  63852. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  63853. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63854. }
  63855. #define SET_GPIO_39_dout_sdio1_pad_cclk_out { \
  63856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63857. _ezchip_macro_read_value_ &= ~(0xFF); \
  63858. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  63859. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63860. }
  63861. #define SET_GPIO_39_dout_sdio1_pad_ccmd_oe { \
  63862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63863. _ezchip_macro_read_value_ &= ~(0xFF); \
  63864. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  63865. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63866. }
  63867. #define SET_GPIO_39_dout_sdio1_pad_ccmd_out { \
  63868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63869. _ezchip_macro_read_value_ &= ~(0xFF); \
  63870. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  63871. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63872. }
  63873. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit0 { \
  63874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63875. _ezchip_macro_read_value_ &= ~(0xFF); \
  63876. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  63877. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63878. }
  63879. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit1 { \
  63880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63881. _ezchip_macro_read_value_ &= ~(0xFF); \
  63882. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  63883. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63884. }
  63885. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit2 { \
  63886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63887. _ezchip_macro_read_value_ &= ~(0xFF); \
  63888. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  63889. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63890. }
  63891. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit3 { \
  63892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63893. _ezchip_macro_read_value_ &= ~(0xFF); \
  63894. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  63895. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63896. }
  63897. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit4 { \
  63898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63899. _ezchip_macro_read_value_ &= ~(0xFF); \
  63900. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  63901. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63902. }
  63903. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit5 { \
  63904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63905. _ezchip_macro_read_value_ &= ~(0xFF); \
  63906. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  63907. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63908. }
  63909. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit6 { \
  63910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63911. _ezchip_macro_read_value_ &= ~(0xFF); \
  63912. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  63913. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63914. }
  63915. #define SET_GPIO_39_dout_sdio1_pad_cdata_oe_bit7 { \
  63916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63917. _ezchip_macro_read_value_ &= ~(0xFF); \
  63918. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  63919. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63920. }
  63921. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit0 { \
  63922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63923. _ezchip_macro_read_value_ &= ~(0xFF); \
  63924. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  63925. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63926. }
  63927. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit1 { \
  63928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63929. _ezchip_macro_read_value_ &= ~(0xFF); \
  63930. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  63931. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63932. }
  63933. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit2 { \
  63934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63935. _ezchip_macro_read_value_ &= ~(0xFF); \
  63936. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  63937. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63938. }
  63939. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit3 { \
  63940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63941. _ezchip_macro_read_value_ &= ~(0xFF); \
  63942. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  63943. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63944. }
  63945. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit4 { \
  63946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63947. _ezchip_macro_read_value_ &= ~(0xFF); \
  63948. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  63949. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63950. }
  63951. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit5 { \
  63952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63953. _ezchip_macro_read_value_ &= ~(0xFF); \
  63954. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  63955. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63956. }
  63957. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit6 { \
  63958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63959. _ezchip_macro_read_value_ &= ~(0xFF); \
  63960. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  63961. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63962. }
  63963. #define SET_GPIO_39_dout_sdio1_pad_cdata_out_bit7 { \
  63964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63965. _ezchip_macro_read_value_ &= ~(0xFF); \
  63966. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  63967. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63968. }
  63969. #define SET_GPIO_39_dout_sdio1_pad_rst_n { \
  63970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63971. _ezchip_macro_read_value_ &= ~(0xFF); \
  63972. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  63973. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63974. }
  63975. #define SET_GPIO_39_dout_spdif_tx_sdout { \
  63976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63977. _ezchip_macro_read_value_ &= ~(0xFF); \
  63978. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  63979. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63980. }
  63981. #define SET_GPIO_39_dout_spdif_tx_sdout_oen { \
  63982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63983. _ezchip_macro_read_value_ &= ~(0xFF); \
  63984. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  63985. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63986. }
  63987. #define SET_GPIO_39_dout_spi0_pad_oe_n { \
  63988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63989. _ezchip_macro_read_value_ &= ~(0xFF); \
  63990. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  63991. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63992. }
  63993. #define SET_GPIO_39_dout_spi0_pad_sck_out { \
  63994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  63995. _ezchip_macro_read_value_ &= ~(0xFF); \
  63996. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  63997. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  63998. }
  63999. #define SET_GPIO_39_dout_spi0_pad_ss_0_n { \
  64000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64001. _ezchip_macro_read_value_ &= ~(0xFF); \
  64002. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  64003. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64004. }
  64005. #define SET_GPIO_39_dout_spi0_pad_ss_1_n { \
  64006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64007. _ezchip_macro_read_value_ &= ~(0xFF); \
  64008. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  64009. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64010. }
  64011. #define SET_GPIO_39_dout_spi0_pad_txd { \
  64012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64013. _ezchip_macro_read_value_ &= ~(0xFF); \
  64014. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  64015. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64016. }
  64017. #define SET_GPIO_39_dout_spi1_pad_oe_n { \
  64018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64019. _ezchip_macro_read_value_ &= ~(0xFF); \
  64020. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  64021. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64022. }
  64023. #define SET_GPIO_39_dout_spi1_pad_sck_out { \
  64024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64025. _ezchip_macro_read_value_ &= ~(0xFF); \
  64026. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  64027. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64028. }
  64029. #define SET_GPIO_39_dout_spi1_pad_ss_0_n { \
  64030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64031. _ezchip_macro_read_value_ &= ~(0xFF); \
  64032. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  64033. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64034. }
  64035. #define SET_GPIO_39_dout_spi1_pad_ss_1_n { \
  64036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64037. _ezchip_macro_read_value_ &= ~(0xFF); \
  64038. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  64039. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64040. }
  64041. #define SET_GPIO_39_dout_spi1_pad_txd { \
  64042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64043. _ezchip_macro_read_value_ &= ~(0xFF); \
  64044. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  64045. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64046. }
  64047. #define SET_GPIO_39_dout_spi2_pad_oe_n { \
  64048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64049. _ezchip_macro_read_value_ &= ~(0xFF); \
  64050. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  64051. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64052. }
  64053. #define SET_GPIO_39_dout_spi2_pad_sck_out { \
  64054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64055. _ezchip_macro_read_value_ &= ~(0xFF); \
  64056. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  64057. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64058. }
  64059. #define SET_GPIO_39_dout_spi2_pad_ss_0_n { \
  64060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64061. _ezchip_macro_read_value_ &= ~(0xFF); \
  64062. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  64063. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64064. }
  64065. #define SET_GPIO_39_dout_spi2_pad_ss_1_n { \
  64066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64067. _ezchip_macro_read_value_ &= ~(0xFF); \
  64068. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  64069. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64070. }
  64071. #define SET_GPIO_39_dout_spi2_pad_txd { \
  64072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64073. _ezchip_macro_read_value_ &= ~(0xFF); \
  64074. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  64075. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64076. }
  64077. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit0 { \
  64078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64079. _ezchip_macro_read_value_ &= ~(0xFF); \
  64080. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  64081. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64082. }
  64083. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit1 { \
  64084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64085. _ezchip_macro_read_value_ &= ~(0xFF); \
  64086. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  64087. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64088. }
  64089. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit2 { \
  64090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64091. _ezchip_macro_read_value_ &= ~(0xFF); \
  64092. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  64093. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64094. }
  64095. #define SET_GPIO_39_dout_spi2ahb_pad_oe_n_bit3 { \
  64096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64097. _ezchip_macro_read_value_ &= ~(0xFF); \
  64098. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  64099. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64100. }
  64101. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit0 { \
  64102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64103. _ezchip_macro_read_value_ &= ~(0xFF); \
  64104. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  64105. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64106. }
  64107. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit1 { \
  64108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64109. _ezchip_macro_read_value_ &= ~(0xFF); \
  64110. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  64111. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64112. }
  64113. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit2 { \
  64114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64115. _ezchip_macro_read_value_ &= ~(0xFF); \
  64116. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  64117. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64118. }
  64119. #define SET_GPIO_39_dout_spi2ahb_pad_txd_bit3 { \
  64120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64121. _ezchip_macro_read_value_ &= ~(0xFF); \
  64122. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  64123. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64124. }
  64125. #define SET_GPIO_39_dout_spi3_pad_oe_n { \
  64126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64127. _ezchip_macro_read_value_ &= ~(0xFF); \
  64128. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  64129. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64130. }
  64131. #define SET_GPIO_39_dout_spi3_pad_sck_out { \
  64132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64133. _ezchip_macro_read_value_ &= ~(0xFF); \
  64134. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  64135. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64136. }
  64137. #define SET_GPIO_39_dout_spi3_pad_ss_0_n { \
  64138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64139. _ezchip_macro_read_value_ &= ~(0xFF); \
  64140. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  64141. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64142. }
  64143. #define SET_GPIO_39_dout_spi3_pad_ss_1_n { \
  64144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64145. _ezchip_macro_read_value_ &= ~(0xFF); \
  64146. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  64147. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64148. }
  64149. #define SET_GPIO_39_dout_spi3_pad_txd { \
  64150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64151. _ezchip_macro_read_value_ &= ~(0xFF); \
  64152. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  64153. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64154. }
  64155. #define SET_GPIO_39_dout_uart0_pad_dtrn { \
  64156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64157. _ezchip_macro_read_value_ &= ~(0xFF); \
  64158. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  64159. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64160. }
  64161. #define SET_GPIO_39_dout_uart0_pad_rtsn { \
  64162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64163. _ezchip_macro_read_value_ &= ~(0xFF); \
  64164. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  64165. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64166. }
  64167. #define SET_GPIO_39_dout_uart0_pad_sout { \
  64168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64169. _ezchip_macro_read_value_ &= ~(0xFF); \
  64170. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  64171. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64172. }
  64173. #define SET_GPIO_39_dout_uart1_pad_sout { \
  64174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64175. _ezchip_macro_read_value_ &= ~(0xFF); \
  64176. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  64177. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64178. }
  64179. #define SET_GPIO_39_dout_uart2_pad_dtr_n { \
  64180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64181. _ezchip_macro_read_value_ &= ~(0xFF); \
  64182. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  64183. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64184. }
  64185. #define SET_GPIO_39_dout_uart2_pad_rts_n { \
  64186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64187. _ezchip_macro_read_value_ &= ~(0xFF); \
  64188. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  64189. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64190. }
  64191. #define SET_GPIO_39_dout_uart2_pad_sout { \
  64192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64193. _ezchip_macro_read_value_ &= ~(0xFF); \
  64194. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  64195. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64196. }
  64197. #define SET_GPIO_39_dout_uart3_pad_sout { \
  64198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64199. _ezchip_macro_read_value_ &= ~(0xFF); \
  64200. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  64201. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64202. }
  64203. #define SET_GPIO_39_dout_usb_drv_bus { \
  64204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_dout_REG_ADDR); \
  64205. _ezchip_macro_read_value_ &= ~(0xFF); \
  64206. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  64207. MA_OUTW(gpio_39_dout_REG_ADDR,_ezchip_macro_read_value_); \
  64208. }
  64209. #define SET_GPIO_39_doen_reverse_(en) { \
  64210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64211. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  64212. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  64213. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64214. }
  64215. #define SET_GPIO_39_doen_LOW { \
  64216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64217. _ezchip_macro_read_value_ &= ~(0xFF); \
  64218. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  64219. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64220. }
  64221. #define SET_GPIO_39_doen_HIGH { \
  64222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64223. _ezchip_macro_read_value_ &= ~(0xFF); \
  64224. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  64225. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64226. }
  64227. #define SET_GPIO_39_doen_clk_gmac_tophyref { \
  64228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64229. _ezchip_macro_read_value_ &= ~(0xFF); \
  64230. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  64231. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64232. }
  64233. #define SET_GPIO_39_doen_cpu_jtag_tdo { \
  64234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64235. _ezchip_macro_read_value_ &= ~(0xFF); \
  64236. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  64237. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64238. }
  64239. #define SET_GPIO_39_doen_cpu_jtag_tdo_oen { \
  64240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64241. _ezchip_macro_read_value_ &= ~(0xFF); \
  64242. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  64243. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64244. }
  64245. #define SET_GPIO_39_doen_dmic_clk_out { \
  64246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64247. _ezchip_macro_read_value_ &= ~(0xFF); \
  64248. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  64249. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64250. }
  64251. #define SET_GPIO_39_doen_dsp_JTDOEn_pad { \
  64252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64253. _ezchip_macro_read_value_ &= ~(0xFF); \
  64254. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  64255. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64256. }
  64257. #define SET_GPIO_39_doen_dsp_JTDO_pad { \
  64258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64259. _ezchip_macro_read_value_ &= ~(0xFF); \
  64260. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  64261. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64262. }
  64263. #define SET_GPIO_39_doen_i2c0_pad_sck_oe { \
  64264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64265. _ezchip_macro_read_value_ &= ~(0xFF); \
  64266. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  64267. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64268. }
  64269. #define SET_GPIO_39_doen_i2c0_pad_sda_oe { \
  64270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64271. _ezchip_macro_read_value_ &= ~(0xFF); \
  64272. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  64273. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64274. }
  64275. #define SET_GPIO_39_doen_i2c1_pad_sck_oe { \
  64276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64277. _ezchip_macro_read_value_ &= ~(0xFF); \
  64278. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  64279. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64280. }
  64281. #define SET_GPIO_39_doen_i2c1_pad_sda_oe { \
  64282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64283. _ezchip_macro_read_value_ &= ~(0xFF); \
  64284. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  64285. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64286. }
  64287. #define SET_GPIO_39_doen_i2c2_pad_sck_oe { \
  64288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64289. _ezchip_macro_read_value_ &= ~(0xFF); \
  64290. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  64291. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64292. }
  64293. #define SET_GPIO_39_doen_i2c2_pad_sda_oe { \
  64294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64295. _ezchip_macro_read_value_ &= ~(0xFF); \
  64296. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  64297. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64298. }
  64299. #define SET_GPIO_39_doen_i2c3_pad_sck_oe { \
  64300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64301. _ezchip_macro_read_value_ &= ~(0xFF); \
  64302. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  64303. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64304. }
  64305. #define SET_GPIO_39_doen_i2c3_pad_sda_oe { \
  64306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64307. _ezchip_macro_read_value_ &= ~(0xFF); \
  64308. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  64309. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64310. }
  64311. #define SET_GPIO_39_doen_i2srx_bclk_out { \
  64312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64313. _ezchip_macro_read_value_ &= ~(0xFF); \
  64314. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  64315. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64316. }
  64317. #define SET_GPIO_39_doen_i2srx_bclk_out_oen { \
  64318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64319. _ezchip_macro_read_value_ &= ~(0xFF); \
  64320. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  64321. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64322. }
  64323. #define SET_GPIO_39_doen_i2srx_lrck_out { \
  64324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64325. _ezchip_macro_read_value_ &= ~(0xFF); \
  64326. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  64327. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64328. }
  64329. #define SET_GPIO_39_doen_i2srx_lrck_out_oen { \
  64330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64331. _ezchip_macro_read_value_ &= ~(0xFF); \
  64332. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  64333. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64334. }
  64335. #define SET_GPIO_39_doen_i2srx_mclk_out { \
  64336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64337. _ezchip_macro_read_value_ &= ~(0xFF); \
  64338. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  64339. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64340. }
  64341. #define SET_GPIO_39_doen_i2stx_bclk_out { \
  64342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64343. _ezchip_macro_read_value_ &= ~(0xFF); \
  64344. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  64345. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64346. }
  64347. #define SET_GPIO_39_doen_i2stx_bclk_out_oen { \
  64348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64349. _ezchip_macro_read_value_ &= ~(0xFF); \
  64350. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  64351. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64352. }
  64353. #define SET_GPIO_39_doen_i2stx_lrck_out { \
  64354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64355. _ezchip_macro_read_value_ &= ~(0xFF); \
  64356. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  64357. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64358. }
  64359. #define SET_GPIO_39_doen_i2stx_lrckout_oen { \
  64360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64361. _ezchip_macro_read_value_ &= ~(0xFF); \
  64362. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  64363. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64364. }
  64365. #define SET_GPIO_39_doen_i2stx_mclk_out { \
  64366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64367. _ezchip_macro_read_value_ &= ~(0xFF); \
  64368. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  64369. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64370. }
  64371. #define SET_GPIO_39_doen_i2stx_sdout0 { \
  64372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64373. _ezchip_macro_read_value_ &= ~(0xFF); \
  64374. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  64375. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64376. }
  64377. #define SET_GPIO_39_doen_i2stx_sdout1 { \
  64378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64379. _ezchip_macro_read_value_ &= ~(0xFF); \
  64380. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  64381. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64382. }
  64383. #define SET_GPIO_39_doen_lcd_pad_csm_n { \
  64384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64385. _ezchip_macro_read_value_ &= ~(0xFF); \
  64386. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  64387. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64388. }
  64389. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit0 { \
  64390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64391. _ezchip_macro_read_value_ &= ~(0xFF); \
  64392. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  64393. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64394. }
  64395. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit1 { \
  64396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64397. _ezchip_macro_read_value_ &= ~(0xFF); \
  64398. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  64399. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64400. }
  64401. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit2 { \
  64402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64403. _ezchip_macro_read_value_ &= ~(0xFF); \
  64404. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  64405. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64406. }
  64407. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit3 { \
  64408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64409. _ezchip_macro_read_value_ &= ~(0xFF); \
  64410. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  64411. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64412. }
  64413. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit4 { \
  64414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64415. _ezchip_macro_read_value_ &= ~(0xFF); \
  64416. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  64417. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64418. }
  64419. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit5 { \
  64420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64421. _ezchip_macro_read_value_ &= ~(0xFF); \
  64422. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  64423. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64424. }
  64425. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit6 { \
  64426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64427. _ezchip_macro_read_value_ &= ~(0xFF); \
  64428. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  64429. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64430. }
  64431. #define SET_GPIO_39_doen_pwm_pad_oe_n_bit7 { \
  64432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64433. _ezchip_macro_read_value_ &= ~(0xFF); \
  64434. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  64435. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64436. }
  64437. #define SET_GPIO_39_doen_pwm_pad_out_bit0 { \
  64438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64439. _ezchip_macro_read_value_ &= ~(0xFF); \
  64440. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  64441. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64442. }
  64443. #define SET_GPIO_39_doen_pwm_pad_out_bit1 { \
  64444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64445. _ezchip_macro_read_value_ &= ~(0xFF); \
  64446. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  64447. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64448. }
  64449. #define SET_GPIO_39_doen_pwm_pad_out_bit2 { \
  64450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64451. _ezchip_macro_read_value_ &= ~(0xFF); \
  64452. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  64453. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64454. }
  64455. #define SET_GPIO_39_doen_pwm_pad_out_bit3 { \
  64456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64457. _ezchip_macro_read_value_ &= ~(0xFF); \
  64458. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  64459. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64460. }
  64461. #define SET_GPIO_39_doen_pwm_pad_out_bit4 { \
  64462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64463. _ezchip_macro_read_value_ &= ~(0xFF); \
  64464. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  64465. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64466. }
  64467. #define SET_GPIO_39_doen_pwm_pad_out_bit5 { \
  64468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64469. _ezchip_macro_read_value_ &= ~(0xFF); \
  64470. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  64471. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64472. }
  64473. #define SET_GPIO_39_doen_pwm_pad_out_bit6 { \
  64474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64475. _ezchip_macro_read_value_ &= ~(0xFF); \
  64476. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  64477. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64478. }
  64479. #define SET_GPIO_39_doen_pwm_pad_out_bit7 { \
  64480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64481. _ezchip_macro_read_value_ &= ~(0xFF); \
  64482. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  64483. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64484. }
  64485. #define SET_GPIO_39_doen_pwmdac_left_out { \
  64486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64487. _ezchip_macro_read_value_ &= ~(0xFF); \
  64488. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  64489. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64490. }
  64491. #define SET_GPIO_39_doen_pwmdac_right_out { \
  64492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64493. _ezchip_macro_read_value_ &= ~(0xFF); \
  64494. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  64495. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64496. }
  64497. #define SET_GPIO_39_doen_qspi_csn1_out { \
  64498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64499. _ezchip_macro_read_value_ &= ~(0xFF); \
  64500. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  64501. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64502. }
  64503. #define SET_GPIO_39_doen_qspi_csn2_out { \
  64504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64505. _ezchip_macro_read_value_ &= ~(0xFF); \
  64506. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  64507. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64508. }
  64509. #define SET_GPIO_39_doen_qspi_csn3_out { \
  64510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64511. _ezchip_macro_read_value_ &= ~(0xFF); \
  64512. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  64513. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64514. }
  64515. #define SET_GPIO_39_doen_register23_SCFG_cmsensor_rst0 { \
  64516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64517. _ezchip_macro_read_value_ &= ~(0xFF); \
  64518. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  64519. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64520. }
  64521. #define SET_GPIO_39_doen_register23_SCFG_cmsensor_rst1 { \
  64522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64523. _ezchip_macro_read_value_ &= ~(0xFF); \
  64524. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  64525. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64526. }
  64527. #define SET_GPIO_39_doen_register32_SCFG_gmac_phy_rstn { \
  64528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64529. _ezchip_macro_read_value_ &= ~(0xFF); \
  64530. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  64531. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64532. }
  64533. #define SET_GPIO_39_doen_sdio0_pad_card_power_en { \
  64534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64535. _ezchip_macro_read_value_ &= ~(0xFF); \
  64536. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  64537. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64538. }
  64539. #define SET_GPIO_39_doen_sdio0_pad_cclk_out { \
  64540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64541. _ezchip_macro_read_value_ &= ~(0xFF); \
  64542. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  64543. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64544. }
  64545. #define SET_GPIO_39_doen_sdio0_pad_ccmd_oe { \
  64546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64547. _ezchip_macro_read_value_ &= ~(0xFF); \
  64548. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  64549. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64550. }
  64551. #define SET_GPIO_39_doen_sdio0_pad_ccmd_out { \
  64552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64553. _ezchip_macro_read_value_ &= ~(0xFF); \
  64554. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  64555. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64556. }
  64557. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit0 { \
  64558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64559. _ezchip_macro_read_value_ &= ~(0xFF); \
  64560. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  64561. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64562. }
  64563. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit1 { \
  64564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64565. _ezchip_macro_read_value_ &= ~(0xFF); \
  64566. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  64567. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64568. }
  64569. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit2 { \
  64570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64571. _ezchip_macro_read_value_ &= ~(0xFF); \
  64572. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  64573. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64574. }
  64575. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit3 { \
  64576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64577. _ezchip_macro_read_value_ &= ~(0xFF); \
  64578. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  64579. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64580. }
  64581. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit4 { \
  64582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64583. _ezchip_macro_read_value_ &= ~(0xFF); \
  64584. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  64585. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64586. }
  64587. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit5 { \
  64588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64589. _ezchip_macro_read_value_ &= ~(0xFF); \
  64590. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  64591. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64592. }
  64593. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit6 { \
  64594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64595. _ezchip_macro_read_value_ &= ~(0xFF); \
  64596. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  64597. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64598. }
  64599. #define SET_GPIO_39_doen_sdio0_pad_cdata_oe_bit7 { \
  64600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64601. _ezchip_macro_read_value_ &= ~(0xFF); \
  64602. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  64603. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64604. }
  64605. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit0 { \
  64606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64607. _ezchip_macro_read_value_ &= ~(0xFF); \
  64608. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  64609. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64610. }
  64611. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit1 { \
  64612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64613. _ezchip_macro_read_value_ &= ~(0xFF); \
  64614. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  64615. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64616. }
  64617. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit2 { \
  64618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64619. _ezchip_macro_read_value_ &= ~(0xFF); \
  64620. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  64621. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64622. }
  64623. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit3 { \
  64624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64625. _ezchip_macro_read_value_ &= ~(0xFF); \
  64626. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  64627. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64628. }
  64629. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit4 { \
  64630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64631. _ezchip_macro_read_value_ &= ~(0xFF); \
  64632. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  64633. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64634. }
  64635. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit5 { \
  64636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64637. _ezchip_macro_read_value_ &= ~(0xFF); \
  64638. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  64639. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64640. }
  64641. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit6 { \
  64642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64643. _ezchip_macro_read_value_ &= ~(0xFF); \
  64644. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  64645. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64646. }
  64647. #define SET_GPIO_39_doen_sdio0_pad_cdata_out_bit7 { \
  64648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64649. _ezchip_macro_read_value_ &= ~(0xFF); \
  64650. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  64651. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64652. }
  64653. #define SET_GPIO_39_doen_sdio0_pad_rst_n { \
  64654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64655. _ezchip_macro_read_value_ &= ~(0xFF); \
  64656. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  64657. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64658. }
  64659. #define SET_GPIO_39_doen_sdio1_pad_card_power_en { \
  64660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64661. _ezchip_macro_read_value_ &= ~(0xFF); \
  64662. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  64663. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64664. }
  64665. #define SET_GPIO_39_doen_sdio1_pad_cclk_out { \
  64666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64667. _ezchip_macro_read_value_ &= ~(0xFF); \
  64668. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  64669. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64670. }
  64671. #define SET_GPIO_39_doen_sdio1_pad_ccmd_oe { \
  64672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64673. _ezchip_macro_read_value_ &= ~(0xFF); \
  64674. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  64675. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64676. }
  64677. #define SET_GPIO_39_doen_sdio1_pad_ccmd_out { \
  64678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64679. _ezchip_macro_read_value_ &= ~(0xFF); \
  64680. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  64681. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64682. }
  64683. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit0 { \
  64684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64685. _ezchip_macro_read_value_ &= ~(0xFF); \
  64686. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  64687. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64688. }
  64689. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit1 { \
  64690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64691. _ezchip_macro_read_value_ &= ~(0xFF); \
  64692. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  64693. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64694. }
  64695. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit2 { \
  64696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64697. _ezchip_macro_read_value_ &= ~(0xFF); \
  64698. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  64699. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64700. }
  64701. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit3 { \
  64702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64703. _ezchip_macro_read_value_ &= ~(0xFF); \
  64704. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  64705. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64706. }
  64707. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit4 { \
  64708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64709. _ezchip_macro_read_value_ &= ~(0xFF); \
  64710. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  64711. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64712. }
  64713. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit5 { \
  64714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64715. _ezchip_macro_read_value_ &= ~(0xFF); \
  64716. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  64717. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64718. }
  64719. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit6 { \
  64720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64721. _ezchip_macro_read_value_ &= ~(0xFF); \
  64722. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  64723. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64724. }
  64725. #define SET_GPIO_39_doen_sdio1_pad_cdata_oe_bit7 { \
  64726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64727. _ezchip_macro_read_value_ &= ~(0xFF); \
  64728. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  64729. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64730. }
  64731. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit0 { \
  64732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64733. _ezchip_macro_read_value_ &= ~(0xFF); \
  64734. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  64735. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64736. }
  64737. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit1 { \
  64738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64739. _ezchip_macro_read_value_ &= ~(0xFF); \
  64740. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  64741. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64742. }
  64743. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit2 { \
  64744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64745. _ezchip_macro_read_value_ &= ~(0xFF); \
  64746. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  64747. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64748. }
  64749. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit3 { \
  64750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64751. _ezchip_macro_read_value_ &= ~(0xFF); \
  64752. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  64753. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64754. }
  64755. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit4 { \
  64756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64757. _ezchip_macro_read_value_ &= ~(0xFF); \
  64758. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  64759. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64760. }
  64761. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit5 { \
  64762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64763. _ezchip_macro_read_value_ &= ~(0xFF); \
  64764. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  64765. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64766. }
  64767. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit6 { \
  64768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64769. _ezchip_macro_read_value_ &= ~(0xFF); \
  64770. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  64771. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64772. }
  64773. #define SET_GPIO_39_doen_sdio1_pad_cdata_out_bit7 { \
  64774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64775. _ezchip_macro_read_value_ &= ~(0xFF); \
  64776. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  64777. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64778. }
  64779. #define SET_GPIO_39_doen_sdio1_pad_rst_n { \
  64780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64781. _ezchip_macro_read_value_ &= ~(0xFF); \
  64782. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  64783. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64784. }
  64785. #define SET_GPIO_39_doen_spdif_tx_sdout { \
  64786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64787. _ezchip_macro_read_value_ &= ~(0xFF); \
  64788. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  64789. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64790. }
  64791. #define SET_GPIO_39_doen_spdif_tx_sdout_oen { \
  64792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64793. _ezchip_macro_read_value_ &= ~(0xFF); \
  64794. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  64795. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64796. }
  64797. #define SET_GPIO_39_doen_spi0_pad_oe_n { \
  64798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64799. _ezchip_macro_read_value_ &= ~(0xFF); \
  64800. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  64801. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64802. }
  64803. #define SET_GPIO_39_doen_spi0_pad_sck_out { \
  64804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64805. _ezchip_macro_read_value_ &= ~(0xFF); \
  64806. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  64807. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64808. }
  64809. #define SET_GPIO_39_doen_spi0_pad_ss_0_n { \
  64810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64811. _ezchip_macro_read_value_ &= ~(0xFF); \
  64812. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  64813. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64814. }
  64815. #define SET_GPIO_39_doen_spi0_pad_ss_1_n { \
  64816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64817. _ezchip_macro_read_value_ &= ~(0xFF); \
  64818. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  64819. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64820. }
  64821. #define SET_GPIO_39_doen_spi0_pad_txd { \
  64822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64823. _ezchip_macro_read_value_ &= ~(0xFF); \
  64824. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  64825. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64826. }
  64827. #define SET_GPIO_39_doen_spi1_pad_oe_n { \
  64828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64829. _ezchip_macro_read_value_ &= ~(0xFF); \
  64830. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  64831. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64832. }
  64833. #define SET_GPIO_39_doen_spi1_pad_sck_out { \
  64834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64835. _ezchip_macro_read_value_ &= ~(0xFF); \
  64836. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  64837. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64838. }
  64839. #define SET_GPIO_39_doen_spi1_pad_ss_0_n { \
  64840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64841. _ezchip_macro_read_value_ &= ~(0xFF); \
  64842. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  64843. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64844. }
  64845. #define SET_GPIO_39_doen_spi1_pad_ss_1_n { \
  64846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64847. _ezchip_macro_read_value_ &= ~(0xFF); \
  64848. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  64849. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64850. }
  64851. #define SET_GPIO_39_doen_spi1_pad_txd { \
  64852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64853. _ezchip_macro_read_value_ &= ~(0xFF); \
  64854. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  64855. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64856. }
  64857. #define SET_GPIO_39_doen_spi2_pad_oe_n { \
  64858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64859. _ezchip_macro_read_value_ &= ~(0xFF); \
  64860. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  64861. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64862. }
  64863. #define SET_GPIO_39_doen_spi2_pad_sck_out { \
  64864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64865. _ezchip_macro_read_value_ &= ~(0xFF); \
  64866. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  64867. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64868. }
  64869. #define SET_GPIO_39_doen_spi2_pad_ss_0_n { \
  64870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64871. _ezchip_macro_read_value_ &= ~(0xFF); \
  64872. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  64873. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64874. }
  64875. #define SET_GPIO_39_doen_spi2_pad_ss_1_n { \
  64876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64877. _ezchip_macro_read_value_ &= ~(0xFF); \
  64878. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  64879. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64880. }
  64881. #define SET_GPIO_39_doen_spi2_pad_txd { \
  64882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64883. _ezchip_macro_read_value_ &= ~(0xFF); \
  64884. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  64885. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64886. }
  64887. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit0 { \
  64888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64889. _ezchip_macro_read_value_ &= ~(0xFF); \
  64890. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  64891. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64892. }
  64893. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit1 { \
  64894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64895. _ezchip_macro_read_value_ &= ~(0xFF); \
  64896. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  64897. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64898. }
  64899. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit2 { \
  64900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64901. _ezchip_macro_read_value_ &= ~(0xFF); \
  64902. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  64903. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64904. }
  64905. #define SET_GPIO_39_doen_spi2ahb_pad_oe_n_bit3 { \
  64906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64907. _ezchip_macro_read_value_ &= ~(0xFF); \
  64908. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  64909. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64910. }
  64911. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit0 { \
  64912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64913. _ezchip_macro_read_value_ &= ~(0xFF); \
  64914. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  64915. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64916. }
  64917. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit1 { \
  64918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64919. _ezchip_macro_read_value_ &= ~(0xFF); \
  64920. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  64921. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64922. }
  64923. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit2 { \
  64924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64925. _ezchip_macro_read_value_ &= ~(0xFF); \
  64926. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  64927. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64928. }
  64929. #define SET_GPIO_39_doen_spi2ahb_pad_txd_bit3 { \
  64930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64931. _ezchip_macro_read_value_ &= ~(0xFF); \
  64932. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  64933. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64934. }
  64935. #define SET_GPIO_39_doen_spi3_pad_oe_n { \
  64936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64937. _ezchip_macro_read_value_ &= ~(0xFF); \
  64938. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  64939. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64940. }
  64941. #define SET_GPIO_39_doen_spi3_pad_sck_out { \
  64942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64943. _ezchip_macro_read_value_ &= ~(0xFF); \
  64944. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  64945. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64946. }
  64947. #define SET_GPIO_39_doen_spi3_pad_ss_0_n { \
  64948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64949. _ezchip_macro_read_value_ &= ~(0xFF); \
  64950. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  64951. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64952. }
  64953. #define SET_GPIO_39_doen_spi3_pad_ss_1_n { \
  64954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64955. _ezchip_macro_read_value_ &= ~(0xFF); \
  64956. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  64957. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64958. }
  64959. #define SET_GPIO_39_doen_spi3_pad_txd { \
  64960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64961. _ezchip_macro_read_value_ &= ~(0xFF); \
  64962. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  64963. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64964. }
  64965. #define SET_GPIO_39_doen_uart0_pad_dtrn { \
  64966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64967. _ezchip_macro_read_value_ &= ~(0xFF); \
  64968. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  64969. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64970. }
  64971. #define SET_GPIO_39_doen_uart0_pad_rtsn { \
  64972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64973. _ezchip_macro_read_value_ &= ~(0xFF); \
  64974. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  64975. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64976. }
  64977. #define SET_GPIO_39_doen_uart0_pad_sout { \
  64978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64979. _ezchip_macro_read_value_ &= ~(0xFF); \
  64980. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  64981. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64982. }
  64983. #define SET_GPIO_39_doen_uart1_pad_sout { \
  64984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64985. _ezchip_macro_read_value_ &= ~(0xFF); \
  64986. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  64987. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64988. }
  64989. #define SET_GPIO_39_doen_uart2_pad_dtr_n { \
  64990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64991. _ezchip_macro_read_value_ &= ~(0xFF); \
  64992. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  64993. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  64994. }
  64995. #define SET_GPIO_39_doen_uart2_pad_rts_n { \
  64996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  64997. _ezchip_macro_read_value_ &= ~(0xFF); \
  64998. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  64999. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65000. }
  65001. #define SET_GPIO_39_doen_uart2_pad_sout { \
  65002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65003. _ezchip_macro_read_value_ &= ~(0xFF); \
  65004. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  65005. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65006. }
  65007. #define SET_GPIO_39_doen_uart3_pad_sout { \
  65008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65009. _ezchip_macro_read_value_ &= ~(0xFF); \
  65010. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  65011. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65012. }
  65013. #define SET_GPIO_39_doen_usb_drv_bus { \
  65014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_39_doen_REG_ADDR); \
  65015. _ezchip_macro_read_value_ &= ~(0xFF); \
  65016. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  65017. MA_OUTW(gpio_39_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65018. }
  65019. #define SET_GPIO_40_dout_reverse_(en) { \
  65020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65021. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  65022. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  65023. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65024. }
  65025. #define SET_GPIO_40_dout_LOW { \
  65026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65027. _ezchip_macro_read_value_ &= ~(0xFF); \
  65028. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  65029. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65030. }
  65031. #define SET_GPIO_40_dout_HIGH { \
  65032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65033. _ezchip_macro_read_value_ &= ~(0xFF); \
  65034. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  65035. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65036. }
  65037. #define SET_GPIO_40_dout_clk_gmac_tophyref { \
  65038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65039. _ezchip_macro_read_value_ &= ~(0xFF); \
  65040. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  65041. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65042. }
  65043. #define SET_GPIO_40_dout_cpu_jtag_tdo { \
  65044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65045. _ezchip_macro_read_value_ &= ~(0xFF); \
  65046. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  65047. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65048. }
  65049. #define SET_GPIO_40_dout_cpu_jtag_tdo_oen { \
  65050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65051. _ezchip_macro_read_value_ &= ~(0xFF); \
  65052. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  65053. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65054. }
  65055. #define SET_GPIO_40_dout_dmic_clk_out { \
  65056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65057. _ezchip_macro_read_value_ &= ~(0xFF); \
  65058. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  65059. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65060. }
  65061. #define SET_GPIO_40_dout_dsp_JTDOEn_pad { \
  65062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65063. _ezchip_macro_read_value_ &= ~(0xFF); \
  65064. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  65065. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65066. }
  65067. #define SET_GPIO_40_dout_dsp_JTDO_pad { \
  65068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65069. _ezchip_macro_read_value_ &= ~(0xFF); \
  65070. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  65071. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65072. }
  65073. #define SET_GPIO_40_dout_i2c0_pad_sck_oe { \
  65074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65075. _ezchip_macro_read_value_ &= ~(0xFF); \
  65076. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  65077. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65078. }
  65079. #define SET_GPIO_40_dout_i2c0_pad_sda_oe { \
  65080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65081. _ezchip_macro_read_value_ &= ~(0xFF); \
  65082. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  65083. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65084. }
  65085. #define SET_GPIO_40_dout_i2c1_pad_sck_oe { \
  65086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65087. _ezchip_macro_read_value_ &= ~(0xFF); \
  65088. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  65089. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65090. }
  65091. #define SET_GPIO_40_dout_i2c1_pad_sda_oe { \
  65092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65093. _ezchip_macro_read_value_ &= ~(0xFF); \
  65094. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  65095. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65096. }
  65097. #define SET_GPIO_40_dout_i2c2_pad_sck_oe { \
  65098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65099. _ezchip_macro_read_value_ &= ~(0xFF); \
  65100. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  65101. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65102. }
  65103. #define SET_GPIO_40_dout_i2c2_pad_sda_oe { \
  65104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65105. _ezchip_macro_read_value_ &= ~(0xFF); \
  65106. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  65107. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65108. }
  65109. #define SET_GPIO_40_dout_i2c3_pad_sck_oe { \
  65110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65111. _ezchip_macro_read_value_ &= ~(0xFF); \
  65112. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  65113. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65114. }
  65115. #define SET_GPIO_40_dout_i2c3_pad_sda_oe { \
  65116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65117. _ezchip_macro_read_value_ &= ~(0xFF); \
  65118. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  65119. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65120. }
  65121. #define SET_GPIO_40_dout_i2srx_bclk_out { \
  65122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65123. _ezchip_macro_read_value_ &= ~(0xFF); \
  65124. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  65125. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65126. }
  65127. #define SET_GPIO_40_dout_i2srx_bclk_out_oen { \
  65128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65129. _ezchip_macro_read_value_ &= ~(0xFF); \
  65130. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  65131. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65132. }
  65133. #define SET_GPIO_40_dout_i2srx_lrck_out { \
  65134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65135. _ezchip_macro_read_value_ &= ~(0xFF); \
  65136. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  65137. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65138. }
  65139. #define SET_GPIO_40_dout_i2srx_lrck_out_oen { \
  65140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65141. _ezchip_macro_read_value_ &= ~(0xFF); \
  65142. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  65143. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65144. }
  65145. #define SET_GPIO_40_dout_i2srx_mclk_out { \
  65146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65147. _ezchip_macro_read_value_ &= ~(0xFF); \
  65148. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  65149. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65150. }
  65151. #define SET_GPIO_40_dout_i2stx_bclk_out { \
  65152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65153. _ezchip_macro_read_value_ &= ~(0xFF); \
  65154. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  65155. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65156. }
  65157. #define SET_GPIO_40_dout_i2stx_bclk_out_oen { \
  65158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65159. _ezchip_macro_read_value_ &= ~(0xFF); \
  65160. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  65161. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65162. }
  65163. #define SET_GPIO_40_dout_i2stx_lrck_out { \
  65164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65165. _ezchip_macro_read_value_ &= ~(0xFF); \
  65166. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  65167. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65168. }
  65169. #define SET_GPIO_40_dout_i2stx_lrckout_oen { \
  65170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65171. _ezchip_macro_read_value_ &= ~(0xFF); \
  65172. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  65173. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65174. }
  65175. #define SET_GPIO_40_dout_i2stx_mclk_out { \
  65176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65177. _ezchip_macro_read_value_ &= ~(0xFF); \
  65178. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  65179. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65180. }
  65181. #define SET_GPIO_40_dout_i2stx_sdout0 { \
  65182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65183. _ezchip_macro_read_value_ &= ~(0xFF); \
  65184. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  65185. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65186. }
  65187. #define SET_GPIO_40_dout_i2stx_sdout1 { \
  65188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65189. _ezchip_macro_read_value_ &= ~(0xFF); \
  65190. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  65191. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65192. }
  65193. #define SET_GPIO_40_dout_lcd_pad_csm_n { \
  65194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65195. _ezchip_macro_read_value_ &= ~(0xFF); \
  65196. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  65197. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65198. }
  65199. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit0 { \
  65200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65201. _ezchip_macro_read_value_ &= ~(0xFF); \
  65202. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  65203. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65204. }
  65205. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit1 { \
  65206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65207. _ezchip_macro_read_value_ &= ~(0xFF); \
  65208. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  65209. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65210. }
  65211. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit2 { \
  65212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65213. _ezchip_macro_read_value_ &= ~(0xFF); \
  65214. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  65215. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65216. }
  65217. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit3 { \
  65218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65219. _ezchip_macro_read_value_ &= ~(0xFF); \
  65220. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  65221. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65222. }
  65223. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit4 { \
  65224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65225. _ezchip_macro_read_value_ &= ~(0xFF); \
  65226. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  65227. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65228. }
  65229. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit5 { \
  65230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65231. _ezchip_macro_read_value_ &= ~(0xFF); \
  65232. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  65233. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65234. }
  65235. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit6 { \
  65236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65237. _ezchip_macro_read_value_ &= ~(0xFF); \
  65238. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  65239. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65240. }
  65241. #define SET_GPIO_40_dout_pwm_pad_oe_n_bit7 { \
  65242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65243. _ezchip_macro_read_value_ &= ~(0xFF); \
  65244. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  65245. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65246. }
  65247. #define SET_GPIO_40_dout_pwm_pad_out_bit0 { \
  65248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65249. _ezchip_macro_read_value_ &= ~(0xFF); \
  65250. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  65251. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65252. }
  65253. #define SET_GPIO_40_dout_pwm_pad_out_bit1 { \
  65254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65255. _ezchip_macro_read_value_ &= ~(0xFF); \
  65256. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  65257. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65258. }
  65259. #define SET_GPIO_40_dout_pwm_pad_out_bit2 { \
  65260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65261. _ezchip_macro_read_value_ &= ~(0xFF); \
  65262. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  65263. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65264. }
  65265. #define SET_GPIO_40_dout_pwm_pad_out_bit3 { \
  65266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65267. _ezchip_macro_read_value_ &= ~(0xFF); \
  65268. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  65269. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65270. }
  65271. #define SET_GPIO_40_dout_pwm_pad_out_bit4 { \
  65272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65273. _ezchip_macro_read_value_ &= ~(0xFF); \
  65274. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  65275. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65276. }
  65277. #define SET_GPIO_40_dout_pwm_pad_out_bit5 { \
  65278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65279. _ezchip_macro_read_value_ &= ~(0xFF); \
  65280. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  65281. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65282. }
  65283. #define SET_GPIO_40_dout_pwm_pad_out_bit6 { \
  65284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65285. _ezchip_macro_read_value_ &= ~(0xFF); \
  65286. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  65287. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65288. }
  65289. #define SET_GPIO_40_dout_pwm_pad_out_bit7 { \
  65290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65291. _ezchip_macro_read_value_ &= ~(0xFF); \
  65292. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  65293. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65294. }
  65295. #define SET_GPIO_40_dout_pwmdac_left_out { \
  65296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65297. _ezchip_macro_read_value_ &= ~(0xFF); \
  65298. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  65299. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65300. }
  65301. #define SET_GPIO_40_dout_pwmdac_right_out { \
  65302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65303. _ezchip_macro_read_value_ &= ~(0xFF); \
  65304. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  65305. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65306. }
  65307. #define SET_GPIO_40_dout_qspi_csn1_out { \
  65308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65309. _ezchip_macro_read_value_ &= ~(0xFF); \
  65310. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  65311. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65312. }
  65313. #define SET_GPIO_40_dout_qspi_csn2_out { \
  65314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65315. _ezchip_macro_read_value_ &= ~(0xFF); \
  65316. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  65317. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65318. }
  65319. #define SET_GPIO_40_dout_qspi_csn3_out { \
  65320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65321. _ezchip_macro_read_value_ &= ~(0xFF); \
  65322. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  65323. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65324. }
  65325. #define SET_GPIO_40_dout_register23_SCFG_cmsensor_rst0 { \
  65326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65327. _ezchip_macro_read_value_ &= ~(0xFF); \
  65328. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  65329. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65330. }
  65331. #define SET_GPIO_40_dout_register23_SCFG_cmsensor_rst1 { \
  65332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65333. _ezchip_macro_read_value_ &= ~(0xFF); \
  65334. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  65335. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65336. }
  65337. #define SET_GPIO_40_dout_register32_SCFG_gmac_phy_rstn { \
  65338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65339. _ezchip_macro_read_value_ &= ~(0xFF); \
  65340. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  65341. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65342. }
  65343. #define SET_GPIO_40_dout_sdio0_pad_card_power_en { \
  65344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65345. _ezchip_macro_read_value_ &= ~(0xFF); \
  65346. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  65347. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65348. }
  65349. #define SET_GPIO_40_dout_sdio0_pad_cclk_out { \
  65350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65351. _ezchip_macro_read_value_ &= ~(0xFF); \
  65352. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  65353. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65354. }
  65355. #define SET_GPIO_40_dout_sdio0_pad_ccmd_oe { \
  65356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65357. _ezchip_macro_read_value_ &= ~(0xFF); \
  65358. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  65359. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65360. }
  65361. #define SET_GPIO_40_dout_sdio0_pad_ccmd_out { \
  65362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65363. _ezchip_macro_read_value_ &= ~(0xFF); \
  65364. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  65365. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65366. }
  65367. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit0 { \
  65368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65369. _ezchip_macro_read_value_ &= ~(0xFF); \
  65370. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  65371. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65372. }
  65373. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit1 { \
  65374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65375. _ezchip_macro_read_value_ &= ~(0xFF); \
  65376. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  65377. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65378. }
  65379. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit2 { \
  65380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65381. _ezchip_macro_read_value_ &= ~(0xFF); \
  65382. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  65383. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65384. }
  65385. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit3 { \
  65386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65387. _ezchip_macro_read_value_ &= ~(0xFF); \
  65388. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  65389. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65390. }
  65391. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit4 { \
  65392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65393. _ezchip_macro_read_value_ &= ~(0xFF); \
  65394. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  65395. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65396. }
  65397. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit5 { \
  65398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65399. _ezchip_macro_read_value_ &= ~(0xFF); \
  65400. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  65401. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65402. }
  65403. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit6 { \
  65404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65405. _ezchip_macro_read_value_ &= ~(0xFF); \
  65406. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  65407. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65408. }
  65409. #define SET_GPIO_40_dout_sdio0_pad_cdata_oe_bit7 { \
  65410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65411. _ezchip_macro_read_value_ &= ~(0xFF); \
  65412. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  65413. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65414. }
  65415. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit0 { \
  65416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65417. _ezchip_macro_read_value_ &= ~(0xFF); \
  65418. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  65419. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65420. }
  65421. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit1 { \
  65422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65423. _ezchip_macro_read_value_ &= ~(0xFF); \
  65424. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  65425. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65426. }
  65427. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit2 { \
  65428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65429. _ezchip_macro_read_value_ &= ~(0xFF); \
  65430. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  65431. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65432. }
  65433. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit3 { \
  65434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65435. _ezchip_macro_read_value_ &= ~(0xFF); \
  65436. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  65437. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65438. }
  65439. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit4 { \
  65440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65441. _ezchip_macro_read_value_ &= ~(0xFF); \
  65442. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  65443. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65444. }
  65445. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit5 { \
  65446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65447. _ezchip_macro_read_value_ &= ~(0xFF); \
  65448. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  65449. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65450. }
  65451. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit6 { \
  65452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65453. _ezchip_macro_read_value_ &= ~(0xFF); \
  65454. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  65455. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65456. }
  65457. #define SET_GPIO_40_dout_sdio0_pad_cdata_out_bit7 { \
  65458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65459. _ezchip_macro_read_value_ &= ~(0xFF); \
  65460. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  65461. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65462. }
  65463. #define SET_GPIO_40_dout_sdio0_pad_rst_n { \
  65464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65465. _ezchip_macro_read_value_ &= ~(0xFF); \
  65466. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  65467. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65468. }
  65469. #define SET_GPIO_40_dout_sdio1_pad_card_power_en { \
  65470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65471. _ezchip_macro_read_value_ &= ~(0xFF); \
  65472. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  65473. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65474. }
  65475. #define SET_GPIO_40_dout_sdio1_pad_cclk_out { \
  65476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65477. _ezchip_macro_read_value_ &= ~(0xFF); \
  65478. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  65479. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65480. }
  65481. #define SET_GPIO_40_dout_sdio1_pad_ccmd_oe { \
  65482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65483. _ezchip_macro_read_value_ &= ~(0xFF); \
  65484. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  65485. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65486. }
  65487. #define SET_GPIO_40_dout_sdio1_pad_ccmd_out { \
  65488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65489. _ezchip_macro_read_value_ &= ~(0xFF); \
  65490. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  65491. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65492. }
  65493. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit0 { \
  65494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65495. _ezchip_macro_read_value_ &= ~(0xFF); \
  65496. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  65497. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65498. }
  65499. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit1 { \
  65500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65501. _ezchip_macro_read_value_ &= ~(0xFF); \
  65502. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  65503. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65504. }
  65505. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit2 { \
  65506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65507. _ezchip_macro_read_value_ &= ~(0xFF); \
  65508. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  65509. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65510. }
  65511. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit3 { \
  65512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65513. _ezchip_macro_read_value_ &= ~(0xFF); \
  65514. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  65515. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65516. }
  65517. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit4 { \
  65518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65519. _ezchip_macro_read_value_ &= ~(0xFF); \
  65520. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  65521. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65522. }
  65523. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit5 { \
  65524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65525. _ezchip_macro_read_value_ &= ~(0xFF); \
  65526. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  65527. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65528. }
  65529. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit6 { \
  65530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65531. _ezchip_macro_read_value_ &= ~(0xFF); \
  65532. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  65533. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65534. }
  65535. #define SET_GPIO_40_dout_sdio1_pad_cdata_oe_bit7 { \
  65536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65537. _ezchip_macro_read_value_ &= ~(0xFF); \
  65538. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  65539. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65540. }
  65541. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit0 { \
  65542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65543. _ezchip_macro_read_value_ &= ~(0xFF); \
  65544. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  65545. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65546. }
  65547. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit1 { \
  65548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65549. _ezchip_macro_read_value_ &= ~(0xFF); \
  65550. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  65551. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65552. }
  65553. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit2 { \
  65554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65555. _ezchip_macro_read_value_ &= ~(0xFF); \
  65556. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  65557. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65558. }
  65559. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit3 { \
  65560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65561. _ezchip_macro_read_value_ &= ~(0xFF); \
  65562. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  65563. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65564. }
  65565. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit4 { \
  65566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65567. _ezchip_macro_read_value_ &= ~(0xFF); \
  65568. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  65569. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65570. }
  65571. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit5 { \
  65572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65573. _ezchip_macro_read_value_ &= ~(0xFF); \
  65574. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  65575. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65576. }
  65577. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit6 { \
  65578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65579. _ezchip_macro_read_value_ &= ~(0xFF); \
  65580. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  65581. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65582. }
  65583. #define SET_GPIO_40_dout_sdio1_pad_cdata_out_bit7 { \
  65584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65585. _ezchip_macro_read_value_ &= ~(0xFF); \
  65586. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  65587. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65588. }
  65589. #define SET_GPIO_40_dout_sdio1_pad_rst_n { \
  65590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65591. _ezchip_macro_read_value_ &= ~(0xFF); \
  65592. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  65593. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65594. }
  65595. #define SET_GPIO_40_dout_spdif_tx_sdout { \
  65596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65597. _ezchip_macro_read_value_ &= ~(0xFF); \
  65598. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  65599. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65600. }
  65601. #define SET_GPIO_40_dout_spdif_tx_sdout_oen { \
  65602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65603. _ezchip_macro_read_value_ &= ~(0xFF); \
  65604. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  65605. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65606. }
  65607. #define SET_GPIO_40_dout_spi0_pad_oe_n { \
  65608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65609. _ezchip_macro_read_value_ &= ~(0xFF); \
  65610. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  65611. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65612. }
  65613. #define SET_GPIO_40_dout_spi0_pad_sck_out { \
  65614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65615. _ezchip_macro_read_value_ &= ~(0xFF); \
  65616. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  65617. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65618. }
  65619. #define SET_GPIO_40_dout_spi0_pad_ss_0_n { \
  65620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65621. _ezchip_macro_read_value_ &= ~(0xFF); \
  65622. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  65623. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65624. }
  65625. #define SET_GPIO_40_dout_spi0_pad_ss_1_n { \
  65626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65627. _ezchip_macro_read_value_ &= ~(0xFF); \
  65628. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  65629. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65630. }
  65631. #define SET_GPIO_40_dout_spi0_pad_txd { \
  65632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65633. _ezchip_macro_read_value_ &= ~(0xFF); \
  65634. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  65635. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65636. }
  65637. #define SET_GPIO_40_dout_spi1_pad_oe_n { \
  65638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65639. _ezchip_macro_read_value_ &= ~(0xFF); \
  65640. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  65641. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65642. }
  65643. #define SET_GPIO_40_dout_spi1_pad_sck_out { \
  65644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65645. _ezchip_macro_read_value_ &= ~(0xFF); \
  65646. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  65647. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65648. }
  65649. #define SET_GPIO_40_dout_spi1_pad_ss_0_n { \
  65650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65651. _ezchip_macro_read_value_ &= ~(0xFF); \
  65652. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  65653. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65654. }
  65655. #define SET_GPIO_40_dout_spi1_pad_ss_1_n { \
  65656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65657. _ezchip_macro_read_value_ &= ~(0xFF); \
  65658. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  65659. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65660. }
  65661. #define SET_GPIO_40_dout_spi1_pad_txd { \
  65662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65663. _ezchip_macro_read_value_ &= ~(0xFF); \
  65664. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  65665. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65666. }
  65667. #define SET_GPIO_40_dout_spi2_pad_oe_n { \
  65668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65669. _ezchip_macro_read_value_ &= ~(0xFF); \
  65670. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  65671. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65672. }
  65673. #define SET_GPIO_40_dout_spi2_pad_sck_out { \
  65674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65675. _ezchip_macro_read_value_ &= ~(0xFF); \
  65676. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  65677. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65678. }
  65679. #define SET_GPIO_40_dout_spi2_pad_ss_0_n { \
  65680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65681. _ezchip_macro_read_value_ &= ~(0xFF); \
  65682. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  65683. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65684. }
  65685. #define SET_GPIO_40_dout_spi2_pad_ss_1_n { \
  65686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65687. _ezchip_macro_read_value_ &= ~(0xFF); \
  65688. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  65689. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65690. }
  65691. #define SET_GPIO_40_dout_spi2_pad_txd { \
  65692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65693. _ezchip_macro_read_value_ &= ~(0xFF); \
  65694. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  65695. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65696. }
  65697. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit0 { \
  65698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65699. _ezchip_macro_read_value_ &= ~(0xFF); \
  65700. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  65701. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65702. }
  65703. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit1 { \
  65704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65705. _ezchip_macro_read_value_ &= ~(0xFF); \
  65706. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  65707. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65708. }
  65709. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit2 { \
  65710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65711. _ezchip_macro_read_value_ &= ~(0xFF); \
  65712. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  65713. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65714. }
  65715. #define SET_GPIO_40_dout_spi2ahb_pad_oe_n_bit3 { \
  65716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65717. _ezchip_macro_read_value_ &= ~(0xFF); \
  65718. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  65719. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65720. }
  65721. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit0 { \
  65722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65723. _ezchip_macro_read_value_ &= ~(0xFF); \
  65724. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  65725. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65726. }
  65727. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit1 { \
  65728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65729. _ezchip_macro_read_value_ &= ~(0xFF); \
  65730. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  65731. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65732. }
  65733. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit2 { \
  65734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65735. _ezchip_macro_read_value_ &= ~(0xFF); \
  65736. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  65737. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65738. }
  65739. #define SET_GPIO_40_dout_spi2ahb_pad_txd_bit3 { \
  65740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65741. _ezchip_macro_read_value_ &= ~(0xFF); \
  65742. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  65743. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65744. }
  65745. #define SET_GPIO_40_dout_spi3_pad_oe_n { \
  65746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65747. _ezchip_macro_read_value_ &= ~(0xFF); \
  65748. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  65749. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65750. }
  65751. #define SET_GPIO_40_dout_spi3_pad_sck_out { \
  65752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65753. _ezchip_macro_read_value_ &= ~(0xFF); \
  65754. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  65755. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65756. }
  65757. #define SET_GPIO_40_dout_spi3_pad_ss_0_n { \
  65758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65759. _ezchip_macro_read_value_ &= ~(0xFF); \
  65760. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  65761. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65762. }
  65763. #define SET_GPIO_40_dout_spi3_pad_ss_1_n { \
  65764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65765. _ezchip_macro_read_value_ &= ~(0xFF); \
  65766. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  65767. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65768. }
  65769. #define SET_GPIO_40_dout_spi3_pad_txd { \
  65770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65771. _ezchip_macro_read_value_ &= ~(0xFF); \
  65772. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  65773. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65774. }
  65775. #define SET_GPIO_40_dout_uart0_pad_dtrn { \
  65776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65777. _ezchip_macro_read_value_ &= ~(0xFF); \
  65778. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  65779. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65780. }
  65781. #define SET_GPIO_40_dout_uart0_pad_rtsn { \
  65782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65783. _ezchip_macro_read_value_ &= ~(0xFF); \
  65784. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  65785. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65786. }
  65787. #define SET_GPIO_40_dout_uart0_pad_sout { \
  65788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65789. _ezchip_macro_read_value_ &= ~(0xFF); \
  65790. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  65791. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65792. }
  65793. #define SET_GPIO_40_dout_uart1_pad_sout { \
  65794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65795. _ezchip_macro_read_value_ &= ~(0xFF); \
  65796. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  65797. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65798. }
  65799. #define SET_GPIO_40_dout_uart2_pad_dtr_n { \
  65800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65801. _ezchip_macro_read_value_ &= ~(0xFF); \
  65802. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  65803. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65804. }
  65805. #define SET_GPIO_40_dout_uart2_pad_rts_n { \
  65806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65807. _ezchip_macro_read_value_ &= ~(0xFF); \
  65808. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  65809. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65810. }
  65811. #define SET_GPIO_40_dout_uart2_pad_sout { \
  65812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65813. _ezchip_macro_read_value_ &= ~(0xFF); \
  65814. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  65815. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65816. }
  65817. #define SET_GPIO_40_dout_uart3_pad_sout { \
  65818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65819. _ezchip_macro_read_value_ &= ~(0xFF); \
  65820. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  65821. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65822. }
  65823. #define SET_GPIO_40_dout_usb_drv_bus { \
  65824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_dout_REG_ADDR); \
  65825. _ezchip_macro_read_value_ &= ~(0xFF); \
  65826. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  65827. MA_OUTW(gpio_40_dout_REG_ADDR,_ezchip_macro_read_value_); \
  65828. }
  65829. #define SET_GPIO_40_doen_reverse_(en) { \
  65830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65831. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  65832. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  65833. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65834. }
  65835. #define SET_GPIO_40_doen_LOW { \
  65836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65837. _ezchip_macro_read_value_ &= ~(0xFF); \
  65838. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  65839. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65840. }
  65841. #define SET_GPIO_40_doen_HIGH { \
  65842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65843. _ezchip_macro_read_value_ &= ~(0xFF); \
  65844. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  65845. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65846. }
  65847. #define SET_GPIO_40_doen_clk_gmac_tophyref { \
  65848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65849. _ezchip_macro_read_value_ &= ~(0xFF); \
  65850. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  65851. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65852. }
  65853. #define SET_GPIO_40_doen_cpu_jtag_tdo { \
  65854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65855. _ezchip_macro_read_value_ &= ~(0xFF); \
  65856. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  65857. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65858. }
  65859. #define SET_GPIO_40_doen_cpu_jtag_tdo_oen { \
  65860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65861. _ezchip_macro_read_value_ &= ~(0xFF); \
  65862. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  65863. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65864. }
  65865. #define SET_GPIO_40_doen_dmic_clk_out { \
  65866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65867. _ezchip_macro_read_value_ &= ~(0xFF); \
  65868. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  65869. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65870. }
  65871. #define SET_GPIO_40_doen_dsp_JTDOEn_pad { \
  65872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65873. _ezchip_macro_read_value_ &= ~(0xFF); \
  65874. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  65875. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65876. }
  65877. #define SET_GPIO_40_doen_dsp_JTDO_pad { \
  65878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65879. _ezchip_macro_read_value_ &= ~(0xFF); \
  65880. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  65881. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65882. }
  65883. #define SET_GPIO_40_doen_i2c0_pad_sck_oe { \
  65884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65885. _ezchip_macro_read_value_ &= ~(0xFF); \
  65886. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  65887. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65888. }
  65889. #define SET_GPIO_40_doen_i2c0_pad_sda_oe { \
  65890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65891. _ezchip_macro_read_value_ &= ~(0xFF); \
  65892. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  65893. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65894. }
  65895. #define SET_GPIO_40_doen_i2c1_pad_sck_oe { \
  65896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65897. _ezchip_macro_read_value_ &= ~(0xFF); \
  65898. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  65899. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65900. }
  65901. #define SET_GPIO_40_doen_i2c1_pad_sda_oe { \
  65902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65903. _ezchip_macro_read_value_ &= ~(0xFF); \
  65904. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  65905. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65906. }
  65907. #define SET_GPIO_40_doen_i2c2_pad_sck_oe { \
  65908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65909. _ezchip_macro_read_value_ &= ~(0xFF); \
  65910. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  65911. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65912. }
  65913. #define SET_GPIO_40_doen_i2c2_pad_sda_oe { \
  65914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65915. _ezchip_macro_read_value_ &= ~(0xFF); \
  65916. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  65917. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65918. }
  65919. #define SET_GPIO_40_doen_i2c3_pad_sck_oe { \
  65920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65921. _ezchip_macro_read_value_ &= ~(0xFF); \
  65922. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  65923. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65924. }
  65925. #define SET_GPIO_40_doen_i2c3_pad_sda_oe { \
  65926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65927. _ezchip_macro_read_value_ &= ~(0xFF); \
  65928. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  65929. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65930. }
  65931. #define SET_GPIO_40_doen_i2srx_bclk_out { \
  65932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65933. _ezchip_macro_read_value_ &= ~(0xFF); \
  65934. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  65935. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65936. }
  65937. #define SET_GPIO_40_doen_i2srx_bclk_out_oen { \
  65938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65939. _ezchip_macro_read_value_ &= ~(0xFF); \
  65940. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  65941. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65942. }
  65943. #define SET_GPIO_40_doen_i2srx_lrck_out { \
  65944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65945. _ezchip_macro_read_value_ &= ~(0xFF); \
  65946. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  65947. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65948. }
  65949. #define SET_GPIO_40_doen_i2srx_lrck_out_oen { \
  65950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65951. _ezchip_macro_read_value_ &= ~(0xFF); \
  65952. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  65953. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65954. }
  65955. #define SET_GPIO_40_doen_i2srx_mclk_out { \
  65956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65957. _ezchip_macro_read_value_ &= ~(0xFF); \
  65958. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  65959. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65960. }
  65961. #define SET_GPIO_40_doen_i2stx_bclk_out { \
  65962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65963. _ezchip_macro_read_value_ &= ~(0xFF); \
  65964. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  65965. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65966. }
  65967. #define SET_GPIO_40_doen_i2stx_bclk_out_oen { \
  65968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65969. _ezchip_macro_read_value_ &= ~(0xFF); \
  65970. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  65971. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65972. }
  65973. #define SET_GPIO_40_doen_i2stx_lrck_out { \
  65974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65975. _ezchip_macro_read_value_ &= ~(0xFF); \
  65976. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  65977. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65978. }
  65979. #define SET_GPIO_40_doen_i2stx_lrckout_oen { \
  65980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65981. _ezchip_macro_read_value_ &= ~(0xFF); \
  65982. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  65983. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65984. }
  65985. #define SET_GPIO_40_doen_i2stx_mclk_out { \
  65986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65987. _ezchip_macro_read_value_ &= ~(0xFF); \
  65988. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  65989. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65990. }
  65991. #define SET_GPIO_40_doen_i2stx_sdout0 { \
  65992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65993. _ezchip_macro_read_value_ &= ~(0xFF); \
  65994. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  65995. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  65996. }
  65997. #define SET_GPIO_40_doen_i2stx_sdout1 { \
  65998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  65999. _ezchip_macro_read_value_ &= ~(0xFF); \
  66000. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  66001. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66002. }
  66003. #define SET_GPIO_40_doen_lcd_pad_csm_n { \
  66004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66005. _ezchip_macro_read_value_ &= ~(0xFF); \
  66006. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  66007. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66008. }
  66009. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit0 { \
  66010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66011. _ezchip_macro_read_value_ &= ~(0xFF); \
  66012. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  66013. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66014. }
  66015. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit1 { \
  66016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66017. _ezchip_macro_read_value_ &= ~(0xFF); \
  66018. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  66019. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66020. }
  66021. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit2 { \
  66022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66023. _ezchip_macro_read_value_ &= ~(0xFF); \
  66024. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  66025. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66026. }
  66027. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit3 { \
  66028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66029. _ezchip_macro_read_value_ &= ~(0xFF); \
  66030. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  66031. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66032. }
  66033. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit4 { \
  66034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66035. _ezchip_macro_read_value_ &= ~(0xFF); \
  66036. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  66037. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66038. }
  66039. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit5 { \
  66040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66041. _ezchip_macro_read_value_ &= ~(0xFF); \
  66042. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  66043. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66044. }
  66045. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit6 { \
  66046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66047. _ezchip_macro_read_value_ &= ~(0xFF); \
  66048. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  66049. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66050. }
  66051. #define SET_GPIO_40_doen_pwm_pad_oe_n_bit7 { \
  66052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66053. _ezchip_macro_read_value_ &= ~(0xFF); \
  66054. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  66055. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66056. }
  66057. #define SET_GPIO_40_doen_pwm_pad_out_bit0 { \
  66058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66059. _ezchip_macro_read_value_ &= ~(0xFF); \
  66060. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  66061. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66062. }
  66063. #define SET_GPIO_40_doen_pwm_pad_out_bit1 { \
  66064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66065. _ezchip_macro_read_value_ &= ~(0xFF); \
  66066. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  66067. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66068. }
  66069. #define SET_GPIO_40_doen_pwm_pad_out_bit2 { \
  66070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66071. _ezchip_macro_read_value_ &= ~(0xFF); \
  66072. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  66073. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66074. }
  66075. #define SET_GPIO_40_doen_pwm_pad_out_bit3 { \
  66076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66077. _ezchip_macro_read_value_ &= ~(0xFF); \
  66078. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  66079. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66080. }
  66081. #define SET_GPIO_40_doen_pwm_pad_out_bit4 { \
  66082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66083. _ezchip_macro_read_value_ &= ~(0xFF); \
  66084. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  66085. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66086. }
  66087. #define SET_GPIO_40_doen_pwm_pad_out_bit5 { \
  66088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66089. _ezchip_macro_read_value_ &= ~(0xFF); \
  66090. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  66091. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66092. }
  66093. #define SET_GPIO_40_doen_pwm_pad_out_bit6 { \
  66094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66095. _ezchip_macro_read_value_ &= ~(0xFF); \
  66096. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  66097. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66098. }
  66099. #define SET_GPIO_40_doen_pwm_pad_out_bit7 { \
  66100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66101. _ezchip_macro_read_value_ &= ~(0xFF); \
  66102. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  66103. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66104. }
  66105. #define SET_GPIO_40_doen_pwmdac_left_out { \
  66106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66107. _ezchip_macro_read_value_ &= ~(0xFF); \
  66108. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  66109. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66110. }
  66111. #define SET_GPIO_40_doen_pwmdac_right_out { \
  66112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66113. _ezchip_macro_read_value_ &= ~(0xFF); \
  66114. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  66115. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66116. }
  66117. #define SET_GPIO_40_doen_qspi_csn1_out { \
  66118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66119. _ezchip_macro_read_value_ &= ~(0xFF); \
  66120. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  66121. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66122. }
  66123. #define SET_GPIO_40_doen_qspi_csn2_out { \
  66124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66125. _ezchip_macro_read_value_ &= ~(0xFF); \
  66126. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  66127. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66128. }
  66129. #define SET_GPIO_40_doen_qspi_csn3_out { \
  66130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66131. _ezchip_macro_read_value_ &= ~(0xFF); \
  66132. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  66133. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66134. }
  66135. #define SET_GPIO_40_doen_register23_SCFG_cmsensor_rst0 { \
  66136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66137. _ezchip_macro_read_value_ &= ~(0xFF); \
  66138. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  66139. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66140. }
  66141. #define SET_GPIO_40_doen_register23_SCFG_cmsensor_rst1 { \
  66142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66143. _ezchip_macro_read_value_ &= ~(0xFF); \
  66144. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  66145. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66146. }
  66147. #define SET_GPIO_40_doen_register32_SCFG_gmac_phy_rstn { \
  66148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66149. _ezchip_macro_read_value_ &= ~(0xFF); \
  66150. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  66151. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66152. }
  66153. #define SET_GPIO_40_doen_sdio0_pad_card_power_en { \
  66154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66155. _ezchip_macro_read_value_ &= ~(0xFF); \
  66156. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  66157. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66158. }
  66159. #define SET_GPIO_40_doen_sdio0_pad_cclk_out { \
  66160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66161. _ezchip_macro_read_value_ &= ~(0xFF); \
  66162. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  66163. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66164. }
  66165. #define SET_GPIO_40_doen_sdio0_pad_ccmd_oe { \
  66166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66167. _ezchip_macro_read_value_ &= ~(0xFF); \
  66168. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  66169. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66170. }
  66171. #define SET_GPIO_40_doen_sdio0_pad_ccmd_out { \
  66172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66173. _ezchip_macro_read_value_ &= ~(0xFF); \
  66174. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  66175. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66176. }
  66177. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit0 { \
  66178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66179. _ezchip_macro_read_value_ &= ~(0xFF); \
  66180. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  66181. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66182. }
  66183. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit1 { \
  66184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66185. _ezchip_macro_read_value_ &= ~(0xFF); \
  66186. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  66187. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66188. }
  66189. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit2 { \
  66190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66191. _ezchip_macro_read_value_ &= ~(0xFF); \
  66192. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  66193. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66194. }
  66195. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit3 { \
  66196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66197. _ezchip_macro_read_value_ &= ~(0xFF); \
  66198. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  66199. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66200. }
  66201. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit4 { \
  66202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66203. _ezchip_macro_read_value_ &= ~(0xFF); \
  66204. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  66205. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66206. }
  66207. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit5 { \
  66208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66209. _ezchip_macro_read_value_ &= ~(0xFF); \
  66210. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  66211. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66212. }
  66213. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit6 { \
  66214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66215. _ezchip_macro_read_value_ &= ~(0xFF); \
  66216. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  66217. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66218. }
  66219. #define SET_GPIO_40_doen_sdio0_pad_cdata_oe_bit7 { \
  66220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66221. _ezchip_macro_read_value_ &= ~(0xFF); \
  66222. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  66223. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66224. }
  66225. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit0 { \
  66226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66227. _ezchip_macro_read_value_ &= ~(0xFF); \
  66228. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  66229. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66230. }
  66231. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit1 { \
  66232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66233. _ezchip_macro_read_value_ &= ~(0xFF); \
  66234. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  66235. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66236. }
  66237. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit2 { \
  66238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66239. _ezchip_macro_read_value_ &= ~(0xFF); \
  66240. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  66241. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66242. }
  66243. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit3 { \
  66244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66245. _ezchip_macro_read_value_ &= ~(0xFF); \
  66246. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  66247. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66248. }
  66249. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit4 { \
  66250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66251. _ezchip_macro_read_value_ &= ~(0xFF); \
  66252. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  66253. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66254. }
  66255. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit5 { \
  66256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66257. _ezchip_macro_read_value_ &= ~(0xFF); \
  66258. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  66259. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66260. }
  66261. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit6 { \
  66262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66263. _ezchip_macro_read_value_ &= ~(0xFF); \
  66264. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  66265. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66266. }
  66267. #define SET_GPIO_40_doen_sdio0_pad_cdata_out_bit7 { \
  66268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66269. _ezchip_macro_read_value_ &= ~(0xFF); \
  66270. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  66271. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66272. }
  66273. #define SET_GPIO_40_doen_sdio0_pad_rst_n { \
  66274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66275. _ezchip_macro_read_value_ &= ~(0xFF); \
  66276. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  66277. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66278. }
  66279. #define SET_GPIO_40_doen_sdio1_pad_card_power_en { \
  66280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66281. _ezchip_macro_read_value_ &= ~(0xFF); \
  66282. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  66283. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66284. }
  66285. #define SET_GPIO_40_doen_sdio1_pad_cclk_out { \
  66286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66287. _ezchip_macro_read_value_ &= ~(0xFF); \
  66288. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  66289. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66290. }
  66291. #define SET_GPIO_40_doen_sdio1_pad_ccmd_oe { \
  66292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66293. _ezchip_macro_read_value_ &= ~(0xFF); \
  66294. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  66295. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66296. }
  66297. #define SET_GPIO_40_doen_sdio1_pad_ccmd_out { \
  66298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66299. _ezchip_macro_read_value_ &= ~(0xFF); \
  66300. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  66301. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66302. }
  66303. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit0 { \
  66304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66305. _ezchip_macro_read_value_ &= ~(0xFF); \
  66306. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  66307. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66308. }
  66309. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit1 { \
  66310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66311. _ezchip_macro_read_value_ &= ~(0xFF); \
  66312. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  66313. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66314. }
  66315. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit2 { \
  66316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66317. _ezchip_macro_read_value_ &= ~(0xFF); \
  66318. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  66319. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66320. }
  66321. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit3 { \
  66322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66323. _ezchip_macro_read_value_ &= ~(0xFF); \
  66324. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  66325. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66326. }
  66327. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit4 { \
  66328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66329. _ezchip_macro_read_value_ &= ~(0xFF); \
  66330. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  66331. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66332. }
  66333. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit5 { \
  66334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66335. _ezchip_macro_read_value_ &= ~(0xFF); \
  66336. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  66337. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66338. }
  66339. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit6 { \
  66340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66341. _ezchip_macro_read_value_ &= ~(0xFF); \
  66342. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  66343. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66344. }
  66345. #define SET_GPIO_40_doen_sdio1_pad_cdata_oe_bit7 { \
  66346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66347. _ezchip_macro_read_value_ &= ~(0xFF); \
  66348. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  66349. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66350. }
  66351. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit0 { \
  66352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66353. _ezchip_macro_read_value_ &= ~(0xFF); \
  66354. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  66355. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66356. }
  66357. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit1 { \
  66358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66359. _ezchip_macro_read_value_ &= ~(0xFF); \
  66360. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  66361. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66362. }
  66363. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit2 { \
  66364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66365. _ezchip_macro_read_value_ &= ~(0xFF); \
  66366. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  66367. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66368. }
  66369. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit3 { \
  66370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66371. _ezchip_macro_read_value_ &= ~(0xFF); \
  66372. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  66373. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66374. }
  66375. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit4 { \
  66376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66377. _ezchip_macro_read_value_ &= ~(0xFF); \
  66378. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  66379. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66380. }
  66381. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit5 { \
  66382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66383. _ezchip_macro_read_value_ &= ~(0xFF); \
  66384. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  66385. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66386. }
  66387. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit6 { \
  66388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66389. _ezchip_macro_read_value_ &= ~(0xFF); \
  66390. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  66391. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66392. }
  66393. #define SET_GPIO_40_doen_sdio1_pad_cdata_out_bit7 { \
  66394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66395. _ezchip_macro_read_value_ &= ~(0xFF); \
  66396. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  66397. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66398. }
  66399. #define SET_GPIO_40_doen_sdio1_pad_rst_n { \
  66400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66401. _ezchip_macro_read_value_ &= ~(0xFF); \
  66402. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  66403. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66404. }
  66405. #define SET_GPIO_40_doen_spdif_tx_sdout { \
  66406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66407. _ezchip_macro_read_value_ &= ~(0xFF); \
  66408. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  66409. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66410. }
  66411. #define SET_GPIO_40_doen_spdif_tx_sdout_oen { \
  66412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66413. _ezchip_macro_read_value_ &= ~(0xFF); \
  66414. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  66415. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66416. }
  66417. #define SET_GPIO_40_doen_spi0_pad_oe_n { \
  66418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66419. _ezchip_macro_read_value_ &= ~(0xFF); \
  66420. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  66421. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66422. }
  66423. #define SET_GPIO_40_doen_spi0_pad_sck_out { \
  66424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66425. _ezchip_macro_read_value_ &= ~(0xFF); \
  66426. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  66427. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66428. }
  66429. #define SET_GPIO_40_doen_spi0_pad_ss_0_n { \
  66430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66431. _ezchip_macro_read_value_ &= ~(0xFF); \
  66432. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  66433. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66434. }
  66435. #define SET_GPIO_40_doen_spi0_pad_ss_1_n { \
  66436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66437. _ezchip_macro_read_value_ &= ~(0xFF); \
  66438. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  66439. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66440. }
  66441. #define SET_GPIO_40_doen_spi0_pad_txd { \
  66442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66443. _ezchip_macro_read_value_ &= ~(0xFF); \
  66444. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  66445. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66446. }
  66447. #define SET_GPIO_40_doen_spi1_pad_oe_n { \
  66448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66449. _ezchip_macro_read_value_ &= ~(0xFF); \
  66450. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  66451. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66452. }
  66453. #define SET_GPIO_40_doen_spi1_pad_sck_out { \
  66454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66455. _ezchip_macro_read_value_ &= ~(0xFF); \
  66456. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  66457. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66458. }
  66459. #define SET_GPIO_40_doen_spi1_pad_ss_0_n { \
  66460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66461. _ezchip_macro_read_value_ &= ~(0xFF); \
  66462. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  66463. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66464. }
  66465. #define SET_GPIO_40_doen_spi1_pad_ss_1_n { \
  66466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66467. _ezchip_macro_read_value_ &= ~(0xFF); \
  66468. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  66469. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66470. }
  66471. #define SET_GPIO_40_doen_spi1_pad_txd { \
  66472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66473. _ezchip_macro_read_value_ &= ~(0xFF); \
  66474. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  66475. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66476. }
  66477. #define SET_GPIO_40_doen_spi2_pad_oe_n { \
  66478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66479. _ezchip_macro_read_value_ &= ~(0xFF); \
  66480. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  66481. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66482. }
  66483. #define SET_GPIO_40_doen_spi2_pad_sck_out { \
  66484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66485. _ezchip_macro_read_value_ &= ~(0xFF); \
  66486. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  66487. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66488. }
  66489. #define SET_GPIO_40_doen_spi2_pad_ss_0_n { \
  66490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66491. _ezchip_macro_read_value_ &= ~(0xFF); \
  66492. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  66493. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66494. }
  66495. #define SET_GPIO_40_doen_spi2_pad_ss_1_n { \
  66496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66497. _ezchip_macro_read_value_ &= ~(0xFF); \
  66498. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  66499. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66500. }
  66501. #define SET_GPIO_40_doen_spi2_pad_txd { \
  66502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66503. _ezchip_macro_read_value_ &= ~(0xFF); \
  66504. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  66505. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66506. }
  66507. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit0 { \
  66508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66509. _ezchip_macro_read_value_ &= ~(0xFF); \
  66510. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  66511. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66512. }
  66513. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit1 { \
  66514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66515. _ezchip_macro_read_value_ &= ~(0xFF); \
  66516. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  66517. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66518. }
  66519. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit2 { \
  66520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66521. _ezchip_macro_read_value_ &= ~(0xFF); \
  66522. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  66523. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66524. }
  66525. #define SET_GPIO_40_doen_spi2ahb_pad_oe_n_bit3 { \
  66526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66527. _ezchip_macro_read_value_ &= ~(0xFF); \
  66528. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  66529. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66530. }
  66531. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit0 { \
  66532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66533. _ezchip_macro_read_value_ &= ~(0xFF); \
  66534. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  66535. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66536. }
  66537. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit1 { \
  66538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66539. _ezchip_macro_read_value_ &= ~(0xFF); \
  66540. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  66541. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66542. }
  66543. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit2 { \
  66544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66545. _ezchip_macro_read_value_ &= ~(0xFF); \
  66546. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  66547. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66548. }
  66549. #define SET_GPIO_40_doen_spi2ahb_pad_txd_bit3 { \
  66550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66551. _ezchip_macro_read_value_ &= ~(0xFF); \
  66552. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  66553. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66554. }
  66555. #define SET_GPIO_40_doen_spi3_pad_oe_n { \
  66556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66557. _ezchip_macro_read_value_ &= ~(0xFF); \
  66558. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  66559. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66560. }
  66561. #define SET_GPIO_40_doen_spi3_pad_sck_out { \
  66562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66563. _ezchip_macro_read_value_ &= ~(0xFF); \
  66564. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  66565. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66566. }
  66567. #define SET_GPIO_40_doen_spi3_pad_ss_0_n { \
  66568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66569. _ezchip_macro_read_value_ &= ~(0xFF); \
  66570. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  66571. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66572. }
  66573. #define SET_GPIO_40_doen_spi3_pad_ss_1_n { \
  66574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66575. _ezchip_macro_read_value_ &= ~(0xFF); \
  66576. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  66577. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66578. }
  66579. #define SET_GPIO_40_doen_spi3_pad_txd { \
  66580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66581. _ezchip_macro_read_value_ &= ~(0xFF); \
  66582. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  66583. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66584. }
  66585. #define SET_GPIO_40_doen_uart0_pad_dtrn { \
  66586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66587. _ezchip_macro_read_value_ &= ~(0xFF); \
  66588. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  66589. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66590. }
  66591. #define SET_GPIO_40_doen_uart0_pad_rtsn { \
  66592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66593. _ezchip_macro_read_value_ &= ~(0xFF); \
  66594. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  66595. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66596. }
  66597. #define SET_GPIO_40_doen_uart0_pad_sout { \
  66598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66599. _ezchip_macro_read_value_ &= ~(0xFF); \
  66600. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  66601. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66602. }
  66603. #define SET_GPIO_40_doen_uart1_pad_sout { \
  66604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66605. _ezchip_macro_read_value_ &= ~(0xFF); \
  66606. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  66607. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66608. }
  66609. #define SET_GPIO_40_doen_uart2_pad_dtr_n { \
  66610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66611. _ezchip_macro_read_value_ &= ~(0xFF); \
  66612. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  66613. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66614. }
  66615. #define SET_GPIO_40_doen_uart2_pad_rts_n { \
  66616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66617. _ezchip_macro_read_value_ &= ~(0xFF); \
  66618. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  66619. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66620. }
  66621. #define SET_GPIO_40_doen_uart2_pad_sout { \
  66622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66623. _ezchip_macro_read_value_ &= ~(0xFF); \
  66624. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  66625. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66626. }
  66627. #define SET_GPIO_40_doen_uart3_pad_sout { \
  66628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66629. _ezchip_macro_read_value_ &= ~(0xFF); \
  66630. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  66631. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66632. }
  66633. #define SET_GPIO_40_doen_usb_drv_bus { \
  66634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_40_doen_REG_ADDR); \
  66635. _ezchip_macro_read_value_ &= ~(0xFF); \
  66636. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  66637. MA_OUTW(gpio_40_doen_REG_ADDR,_ezchip_macro_read_value_); \
  66638. }
  66639. #define SET_GPIO_41_dout_reverse_(en) { \
  66640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66641. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  66642. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  66643. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66644. }
  66645. #define SET_GPIO_41_dout_LOW { \
  66646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66647. _ezchip_macro_read_value_ &= ~(0xFF); \
  66648. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  66649. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66650. }
  66651. #define SET_GPIO_41_dout_HIGH { \
  66652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66653. _ezchip_macro_read_value_ &= ~(0xFF); \
  66654. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  66655. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66656. }
  66657. #define SET_GPIO_41_dout_clk_gmac_tophyref { \
  66658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66659. _ezchip_macro_read_value_ &= ~(0xFF); \
  66660. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  66661. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66662. }
  66663. #define SET_GPIO_41_dout_cpu_jtag_tdo { \
  66664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66665. _ezchip_macro_read_value_ &= ~(0xFF); \
  66666. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  66667. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66668. }
  66669. #define SET_GPIO_41_dout_cpu_jtag_tdo_oen { \
  66670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66671. _ezchip_macro_read_value_ &= ~(0xFF); \
  66672. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  66673. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66674. }
  66675. #define SET_GPIO_41_dout_dmic_clk_out { \
  66676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66677. _ezchip_macro_read_value_ &= ~(0xFF); \
  66678. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  66679. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66680. }
  66681. #define SET_GPIO_41_dout_dsp_JTDOEn_pad { \
  66682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66683. _ezchip_macro_read_value_ &= ~(0xFF); \
  66684. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  66685. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66686. }
  66687. #define SET_GPIO_41_dout_dsp_JTDO_pad { \
  66688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66689. _ezchip_macro_read_value_ &= ~(0xFF); \
  66690. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  66691. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66692. }
  66693. #define SET_GPIO_41_dout_i2c0_pad_sck_oe { \
  66694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66695. _ezchip_macro_read_value_ &= ~(0xFF); \
  66696. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  66697. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66698. }
  66699. #define SET_GPIO_41_dout_i2c0_pad_sda_oe { \
  66700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66701. _ezchip_macro_read_value_ &= ~(0xFF); \
  66702. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  66703. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66704. }
  66705. #define SET_GPIO_41_dout_i2c1_pad_sck_oe { \
  66706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66707. _ezchip_macro_read_value_ &= ~(0xFF); \
  66708. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  66709. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66710. }
  66711. #define SET_GPIO_41_dout_i2c1_pad_sda_oe { \
  66712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66713. _ezchip_macro_read_value_ &= ~(0xFF); \
  66714. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  66715. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66716. }
  66717. #define SET_GPIO_41_dout_i2c2_pad_sck_oe { \
  66718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66719. _ezchip_macro_read_value_ &= ~(0xFF); \
  66720. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  66721. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66722. }
  66723. #define SET_GPIO_41_dout_i2c2_pad_sda_oe { \
  66724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66725. _ezchip_macro_read_value_ &= ~(0xFF); \
  66726. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  66727. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66728. }
  66729. #define SET_GPIO_41_dout_i2c3_pad_sck_oe { \
  66730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66731. _ezchip_macro_read_value_ &= ~(0xFF); \
  66732. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  66733. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66734. }
  66735. #define SET_GPIO_41_dout_i2c3_pad_sda_oe { \
  66736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66737. _ezchip_macro_read_value_ &= ~(0xFF); \
  66738. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  66739. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66740. }
  66741. #define SET_GPIO_41_dout_i2srx_bclk_out { \
  66742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66743. _ezchip_macro_read_value_ &= ~(0xFF); \
  66744. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  66745. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66746. }
  66747. #define SET_GPIO_41_dout_i2srx_bclk_out_oen { \
  66748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66749. _ezchip_macro_read_value_ &= ~(0xFF); \
  66750. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  66751. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66752. }
  66753. #define SET_GPIO_41_dout_i2srx_lrck_out { \
  66754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66755. _ezchip_macro_read_value_ &= ~(0xFF); \
  66756. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  66757. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66758. }
  66759. #define SET_GPIO_41_dout_i2srx_lrck_out_oen { \
  66760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66761. _ezchip_macro_read_value_ &= ~(0xFF); \
  66762. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  66763. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66764. }
  66765. #define SET_GPIO_41_dout_i2srx_mclk_out { \
  66766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66767. _ezchip_macro_read_value_ &= ~(0xFF); \
  66768. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  66769. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66770. }
  66771. #define SET_GPIO_41_dout_i2stx_bclk_out { \
  66772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66773. _ezchip_macro_read_value_ &= ~(0xFF); \
  66774. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  66775. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66776. }
  66777. #define SET_GPIO_41_dout_i2stx_bclk_out_oen { \
  66778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66779. _ezchip_macro_read_value_ &= ~(0xFF); \
  66780. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  66781. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66782. }
  66783. #define SET_GPIO_41_dout_i2stx_lrck_out { \
  66784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66785. _ezchip_macro_read_value_ &= ~(0xFF); \
  66786. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  66787. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66788. }
  66789. #define SET_GPIO_41_dout_i2stx_lrckout_oen { \
  66790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66791. _ezchip_macro_read_value_ &= ~(0xFF); \
  66792. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  66793. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66794. }
  66795. #define SET_GPIO_41_dout_i2stx_mclk_out { \
  66796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66797. _ezchip_macro_read_value_ &= ~(0xFF); \
  66798. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  66799. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66800. }
  66801. #define SET_GPIO_41_dout_i2stx_sdout0 { \
  66802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66803. _ezchip_macro_read_value_ &= ~(0xFF); \
  66804. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  66805. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66806. }
  66807. #define SET_GPIO_41_dout_i2stx_sdout1 { \
  66808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66809. _ezchip_macro_read_value_ &= ~(0xFF); \
  66810. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  66811. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66812. }
  66813. #define SET_GPIO_41_dout_lcd_pad_csm_n { \
  66814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66815. _ezchip_macro_read_value_ &= ~(0xFF); \
  66816. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  66817. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66818. }
  66819. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit0 { \
  66820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66821. _ezchip_macro_read_value_ &= ~(0xFF); \
  66822. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  66823. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66824. }
  66825. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit1 { \
  66826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66827. _ezchip_macro_read_value_ &= ~(0xFF); \
  66828. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  66829. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66830. }
  66831. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit2 { \
  66832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66833. _ezchip_macro_read_value_ &= ~(0xFF); \
  66834. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  66835. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66836. }
  66837. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit3 { \
  66838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66839. _ezchip_macro_read_value_ &= ~(0xFF); \
  66840. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  66841. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66842. }
  66843. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit4 { \
  66844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66845. _ezchip_macro_read_value_ &= ~(0xFF); \
  66846. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  66847. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66848. }
  66849. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit5 { \
  66850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66851. _ezchip_macro_read_value_ &= ~(0xFF); \
  66852. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  66853. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66854. }
  66855. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit6 { \
  66856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66857. _ezchip_macro_read_value_ &= ~(0xFF); \
  66858. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  66859. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66860. }
  66861. #define SET_GPIO_41_dout_pwm_pad_oe_n_bit7 { \
  66862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66863. _ezchip_macro_read_value_ &= ~(0xFF); \
  66864. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  66865. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66866. }
  66867. #define SET_GPIO_41_dout_pwm_pad_out_bit0 { \
  66868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66869. _ezchip_macro_read_value_ &= ~(0xFF); \
  66870. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  66871. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66872. }
  66873. #define SET_GPIO_41_dout_pwm_pad_out_bit1 { \
  66874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66875. _ezchip_macro_read_value_ &= ~(0xFF); \
  66876. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  66877. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66878. }
  66879. #define SET_GPIO_41_dout_pwm_pad_out_bit2 { \
  66880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66881. _ezchip_macro_read_value_ &= ~(0xFF); \
  66882. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  66883. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66884. }
  66885. #define SET_GPIO_41_dout_pwm_pad_out_bit3 { \
  66886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66887. _ezchip_macro_read_value_ &= ~(0xFF); \
  66888. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  66889. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66890. }
  66891. #define SET_GPIO_41_dout_pwm_pad_out_bit4 { \
  66892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66893. _ezchip_macro_read_value_ &= ~(0xFF); \
  66894. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  66895. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66896. }
  66897. #define SET_GPIO_41_dout_pwm_pad_out_bit5 { \
  66898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66899. _ezchip_macro_read_value_ &= ~(0xFF); \
  66900. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  66901. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66902. }
  66903. #define SET_GPIO_41_dout_pwm_pad_out_bit6 { \
  66904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66905. _ezchip_macro_read_value_ &= ~(0xFF); \
  66906. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  66907. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66908. }
  66909. #define SET_GPIO_41_dout_pwm_pad_out_bit7 { \
  66910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66911. _ezchip_macro_read_value_ &= ~(0xFF); \
  66912. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  66913. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66914. }
  66915. #define SET_GPIO_41_dout_pwmdac_left_out { \
  66916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66917. _ezchip_macro_read_value_ &= ~(0xFF); \
  66918. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  66919. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66920. }
  66921. #define SET_GPIO_41_dout_pwmdac_right_out { \
  66922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66923. _ezchip_macro_read_value_ &= ~(0xFF); \
  66924. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  66925. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66926. }
  66927. #define SET_GPIO_41_dout_qspi_csn1_out { \
  66928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66929. _ezchip_macro_read_value_ &= ~(0xFF); \
  66930. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  66931. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66932. }
  66933. #define SET_GPIO_41_dout_qspi_csn2_out { \
  66934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66935. _ezchip_macro_read_value_ &= ~(0xFF); \
  66936. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  66937. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66938. }
  66939. #define SET_GPIO_41_dout_qspi_csn3_out { \
  66940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66941. _ezchip_macro_read_value_ &= ~(0xFF); \
  66942. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  66943. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66944. }
  66945. #define SET_GPIO_41_dout_register23_SCFG_cmsensor_rst0 { \
  66946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66947. _ezchip_macro_read_value_ &= ~(0xFF); \
  66948. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  66949. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66950. }
  66951. #define SET_GPIO_41_dout_register23_SCFG_cmsensor_rst1 { \
  66952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66953. _ezchip_macro_read_value_ &= ~(0xFF); \
  66954. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  66955. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66956. }
  66957. #define SET_GPIO_41_dout_register32_SCFG_gmac_phy_rstn { \
  66958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66959. _ezchip_macro_read_value_ &= ~(0xFF); \
  66960. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  66961. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66962. }
  66963. #define SET_GPIO_41_dout_sdio0_pad_card_power_en { \
  66964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66965. _ezchip_macro_read_value_ &= ~(0xFF); \
  66966. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  66967. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66968. }
  66969. #define SET_GPIO_41_dout_sdio0_pad_cclk_out { \
  66970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66971. _ezchip_macro_read_value_ &= ~(0xFF); \
  66972. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  66973. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66974. }
  66975. #define SET_GPIO_41_dout_sdio0_pad_ccmd_oe { \
  66976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66977. _ezchip_macro_read_value_ &= ~(0xFF); \
  66978. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  66979. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66980. }
  66981. #define SET_GPIO_41_dout_sdio0_pad_ccmd_out { \
  66982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66983. _ezchip_macro_read_value_ &= ~(0xFF); \
  66984. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  66985. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66986. }
  66987. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit0 { \
  66988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66989. _ezchip_macro_read_value_ &= ~(0xFF); \
  66990. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  66991. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66992. }
  66993. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit1 { \
  66994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  66995. _ezchip_macro_read_value_ &= ~(0xFF); \
  66996. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  66997. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  66998. }
  66999. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit2 { \
  67000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67001. _ezchip_macro_read_value_ &= ~(0xFF); \
  67002. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  67003. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67004. }
  67005. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit3 { \
  67006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67007. _ezchip_macro_read_value_ &= ~(0xFF); \
  67008. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  67009. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67010. }
  67011. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit4 { \
  67012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67013. _ezchip_macro_read_value_ &= ~(0xFF); \
  67014. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  67015. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67016. }
  67017. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit5 { \
  67018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67019. _ezchip_macro_read_value_ &= ~(0xFF); \
  67020. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  67021. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67022. }
  67023. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit6 { \
  67024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67025. _ezchip_macro_read_value_ &= ~(0xFF); \
  67026. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  67027. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67028. }
  67029. #define SET_GPIO_41_dout_sdio0_pad_cdata_oe_bit7 { \
  67030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67031. _ezchip_macro_read_value_ &= ~(0xFF); \
  67032. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  67033. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67034. }
  67035. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit0 { \
  67036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67037. _ezchip_macro_read_value_ &= ~(0xFF); \
  67038. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  67039. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67040. }
  67041. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit1 { \
  67042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67043. _ezchip_macro_read_value_ &= ~(0xFF); \
  67044. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  67045. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67046. }
  67047. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit2 { \
  67048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67049. _ezchip_macro_read_value_ &= ~(0xFF); \
  67050. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  67051. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67052. }
  67053. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit3 { \
  67054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67055. _ezchip_macro_read_value_ &= ~(0xFF); \
  67056. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  67057. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67058. }
  67059. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit4 { \
  67060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67061. _ezchip_macro_read_value_ &= ~(0xFF); \
  67062. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  67063. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67064. }
  67065. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit5 { \
  67066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67067. _ezchip_macro_read_value_ &= ~(0xFF); \
  67068. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  67069. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67070. }
  67071. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit6 { \
  67072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67073. _ezchip_macro_read_value_ &= ~(0xFF); \
  67074. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  67075. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67076. }
  67077. #define SET_GPIO_41_dout_sdio0_pad_cdata_out_bit7 { \
  67078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67079. _ezchip_macro_read_value_ &= ~(0xFF); \
  67080. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  67081. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67082. }
  67083. #define SET_GPIO_41_dout_sdio0_pad_rst_n { \
  67084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67085. _ezchip_macro_read_value_ &= ~(0xFF); \
  67086. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  67087. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67088. }
  67089. #define SET_GPIO_41_dout_sdio1_pad_card_power_en { \
  67090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67091. _ezchip_macro_read_value_ &= ~(0xFF); \
  67092. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  67093. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67094. }
  67095. #define SET_GPIO_41_dout_sdio1_pad_cclk_out { \
  67096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67097. _ezchip_macro_read_value_ &= ~(0xFF); \
  67098. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  67099. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67100. }
  67101. #define SET_GPIO_41_dout_sdio1_pad_ccmd_oe { \
  67102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67103. _ezchip_macro_read_value_ &= ~(0xFF); \
  67104. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  67105. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67106. }
  67107. #define SET_GPIO_41_dout_sdio1_pad_ccmd_out { \
  67108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67109. _ezchip_macro_read_value_ &= ~(0xFF); \
  67110. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  67111. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67112. }
  67113. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit0 { \
  67114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67115. _ezchip_macro_read_value_ &= ~(0xFF); \
  67116. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  67117. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67118. }
  67119. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit1 { \
  67120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67121. _ezchip_macro_read_value_ &= ~(0xFF); \
  67122. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  67123. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67124. }
  67125. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit2 { \
  67126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67127. _ezchip_macro_read_value_ &= ~(0xFF); \
  67128. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  67129. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67130. }
  67131. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit3 { \
  67132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67133. _ezchip_macro_read_value_ &= ~(0xFF); \
  67134. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  67135. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67136. }
  67137. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit4 { \
  67138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67139. _ezchip_macro_read_value_ &= ~(0xFF); \
  67140. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  67141. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67142. }
  67143. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit5 { \
  67144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67145. _ezchip_macro_read_value_ &= ~(0xFF); \
  67146. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  67147. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67148. }
  67149. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit6 { \
  67150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67151. _ezchip_macro_read_value_ &= ~(0xFF); \
  67152. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  67153. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67154. }
  67155. #define SET_GPIO_41_dout_sdio1_pad_cdata_oe_bit7 { \
  67156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67157. _ezchip_macro_read_value_ &= ~(0xFF); \
  67158. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  67159. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67160. }
  67161. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit0 { \
  67162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67163. _ezchip_macro_read_value_ &= ~(0xFF); \
  67164. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  67165. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67166. }
  67167. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit1 { \
  67168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67169. _ezchip_macro_read_value_ &= ~(0xFF); \
  67170. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  67171. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67172. }
  67173. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit2 { \
  67174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67175. _ezchip_macro_read_value_ &= ~(0xFF); \
  67176. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  67177. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67178. }
  67179. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit3 { \
  67180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67181. _ezchip_macro_read_value_ &= ~(0xFF); \
  67182. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  67183. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67184. }
  67185. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit4 { \
  67186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67187. _ezchip_macro_read_value_ &= ~(0xFF); \
  67188. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  67189. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67190. }
  67191. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit5 { \
  67192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67193. _ezchip_macro_read_value_ &= ~(0xFF); \
  67194. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  67195. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67196. }
  67197. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit6 { \
  67198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67199. _ezchip_macro_read_value_ &= ~(0xFF); \
  67200. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  67201. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67202. }
  67203. #define SET_GPIO_41_dout_sdio1_pad_cdata_out_bit7 { \
  67204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67205. _ezchip_macro_read_value_ &= ~(0xFF); \
  67206. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  67207. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67208. }
  67209. #define SET_GPIO_41_dout_sdio1_pad_rst_n { \
  67210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67211. _ezchip_macro_read_value_ &= ~(0xFF); \
  67212. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  67213. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67214. }
  67215. #define SET_GPIO_41_dout_spdif_tx_sdout { \
  67216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67217. _ezchip_macro_read_value_ &= ~(0xFF); \
  67218. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  67219. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67220. }
  67221. #define SET_GPIO_41_dout_spdif_tx_sdout_oen { \
  67222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67223. _ezchip_macro_read_value_ &= ~(0xFF); \
  67224. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  67225. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67226. }
  67227. #define SET_GPIO_41_dout_spi0_pad_oe_n { \
  67228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67229. _ezchip_macro_read_value_ &= ~(0xFF); \
  67230. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  67231. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67232. }
  67233. #define SET_GPIO_41_dout_spi0_pad_sck_out { \
  67234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67235. _ezchip_macro_read_value_ &= ~(0xFF); \
  67236. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  67237. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67238. }
  67239. #define SET_GPIO_41_dout_spi0_pad_ss_0_n { \
  67240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67241. _ezchip_macro_read_value_ &= ~(0xFF); \
  67242. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  67243. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67244. }
  67245. #define SET_GPIO_41_dout_spi0_pad_ss_1_n { \
  67246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67247. _ezchip_macro_read_value_ &= ~(0xFF); \
  67248. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  67249. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67250. }
  67251. #define SET_GPIO_41_dout_spi0_pad_txd { \
  67252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67253. _ezchip_macro_read_value_ &= ~(0xFF); \
  67254. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  67255. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67256. }
  67257. #define SET_GPIO_41_dout_spi1_pad_oe_n { \
  67258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67259. _ezchip_macro_read_value_ &= ~(0xFF); \
  67260. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  67261. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67262. }
  67263. #define SET_GPIO_41_dout_spi1_pad_sck_out { \
  67264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67265. _ezchip_macro_read_value_ &= ~(0xFF); \
  67266. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  67267. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67268. }
  67269. #define SET_GPIO_41_dout_spi1_pad_ss_0_n { \
  67270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67271. _ezchip_macro_read_value_ &= ~(0xFF); \
  67272. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  67273. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67274. }
  67275. #define SET_GPIO_41_dout_spi1_pad_ss_1_n { \
  67276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67277. _ezchip_macro_read_value_ &= ~(0xFF); \
  67278. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  67279. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67280. }
  67281. #define SET_GPIO_41_dout_spi1_pad_txd { \
  67282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67283. _ezchip_macro_read_value_ &= ~(0xFF); \
  67284. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  67285. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67286. }
  67287. #define SET_GPIO_41_dout_spi2_pad_oe_n { \
  67288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67289. _ezchip_macro_read_value_ &= ~(0xFF); \
  67290. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  67291. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67292. }
  67293. #define SET_GPIO_41_dout_spi2_pad_sck_out { \
  67294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67295. _ezchip_macro_read_value_ &= ~(0xFF); \
  67296. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  67297. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67298. }
  67299. #define SET_GPIO_41_dout_spi2_pad_ss_0_n { \
  67300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67301. _ezchip_macro_read_value_ &= ~(0xFF); \
  67302. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  67303. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67304. }
  67305. #define SET_GPIO_41_dout_spi2_pad_ss_1_n { \
  67306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67307. _ezchip_macro_read_value_ &= ~(0xFF); \
  67308. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  67309. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67310. }
  67311. #define SET_GPIO_41_dout_spi2_pad_txd { \
  67312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67313. _ezchip_macro_read_value_ &= ~(0xFF); \
  67314. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  67315. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67316. }
  67317. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit0 { \
  67318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67319. _ezchip_macro_read_value_ &= ~(0xFF); \
  67320. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  67321. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67322. }
  67323. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit1 { \
  67324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67325. _ezchip_macro_read_value_ &= ~(0xFF); \
  67326. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  67327. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67328. }
  67329. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit2 { \
  67330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67331. _ezchip_macro_read_value_ &= ~(0xFF); \
  67332. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  67333. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67334. }
  67335. #define SET_GPIO_41_dout_spi2ahb_pad_oe_n_bit3 { \
  67336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67337. _ezchip_macro_read_value_ &= ~(0xFF); \
  67338. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  67339. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67340. }
  67341. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit0 { \
  67342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67343. _ezchip_macro_read_value_ &= ~(0xFF); \
  67344. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  67345. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67346. }
  67347. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit1 { \
  67348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67349. _ezchip_macro_read_value_ &= ~(0xFF); \
  67350. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  67351. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67352. }
  67353. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit2 { \
  67354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67355. _ezchip_macro_read_value_ &= ~(0xFF); \
  67356. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  67357. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67358. }
  67359. #define SET_GPIO_41_dout_spi2ahb_pad_txd_bit3 { \
  67360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67361. _ezchip_macro_read_value_ &= ~(0xFF); \
  67362. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  67363. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67364. }
  67365. #define SET_GPIO_41_dout_spi3_pad_oe_n { \
  67366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67367. _ezchip_macro_read_value_ &= ~(0xFF); \
  67368. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  67369. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67370. }
  67371. #define SET_GPIO_41_dout_spi3_pad_sck_out { \
  67372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67373. _ezchip_macro_read_value_ &= ~(0xFF); \
  67374. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  67375. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67376. }
  67377. #define SET_GPIO_41_dout_spi3_pad_ss_0_n { \
  67378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67379. _ezchip_macro_read_value_ &= ~(0xFF); \
  67380. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  67381. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67382. }
  67383. #define SET_GPIO_41_dout_spi3_pad_ss_1_n { \
  67384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67385. _ezchip_macro_read_value_ &= ~(0xFF); \
  67386. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  67387. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67388. }
  67389. #define SET_GPIO_41_dout_spi3_pad_txd { \
  67390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67391. _ezchip_macro_read_value_ &= ~(0xFF); \
  67392. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  67393. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67394. }
  67395. #define SET_GPIO_41_dout_uart0_pad_dtrn { \
  67396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67397. _ezchip_macro_read_value_ &= ~(0xFF); \
  67398. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  67399. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67400. }
  67401. #define SET_GPIO_41_dout_uart0_pad_rtsn { \
  67402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67403. _ezchip_macro_read_value_ &= ~(0xFF); \
  67404. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  67405. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67406. }
  67407. #define SET_GPIO_41_dout_uart0_pad_sout { \
  67408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67409. _ezchip_macro_read_value_ &= ~(0xFF); \
  67410. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  67411. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67412. }
  67413. #define SET_GPIO_41_dout_uart1_pad_sout { \
  67414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67415. _ezchip_macro_read_value_ &= ~(0xFF); \
  67416. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  67417. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67418. }
  67419. #define SET_GPIO_41_dout_uart2_pad_dtr_n { \
  67420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67421. _ezchip_macro_read_value_ &= ~(0xFF); \
  67422. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  67423. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67424. }
  67425. #define SET_GPIO_41_dout_uart2_pad_rts_n { \
  67426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67427. _ezchip_macro_read_value_ &= ~(0xFF); \
  67428. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  67429. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67430. }
  67431. #define SET_GPIO_41_dout_uart2_pad_sout { \
  67432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67433. _ezchip_macro_read_value_ &= ~(0xFF); \
  67434. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  67435. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67436. }
  67437. #define SET_GPIO_41_dout_uart3_pad_sout { \
  67438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67439. _ezchip_macro_read_value_ &= ~(0xFF); \
  67440. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  67441. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67442. }
  67443. #define SET_GPIO_41_dout_usb_drv_bus { \
  67444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_dout_REG_ADDR); \
  67445. _ezchip_macro_read_value_ &= ~(0xFF); \
  67446. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  67447. MA_OUTW(gpio_41_dout_REG_ADDR,_ezchip_macro_read_value_); \
  67448. }
  67449. #define SET_GPIO_41_doen_reverse_(en) { \
  67450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67451. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  67452. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  67453. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67454. }
  67455. #define SET_GPIO_41_doen_LOW { \
  67456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67457. _ezchip_macro_read_value_ &= ~(0xFF); \
  67458. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  67459. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67460. }
  67461. #define SET_GPIO_41_doen_HIGH { \
  67462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67463. _ezchip_macro_read_value_ &= ~(0xFF); \
  67464. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  67465. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67466. }
  67467. #define SET_GPIO_41_doen_clk_gmac_tophyref { \
  67468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67469. _ezchip_macro_read_value_ &= ~(0xFF); \
  67470. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  67471. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67472. }
  67473. #define SET_GPIO_41_doen_cpu_jtag_tdo { \
  67474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67475. _ezchip_macro_read_value_ &= ~(0xFF); \
  67476. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  67477. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67478. }
  67479. #define SET_GPIO_41_doen_cpu_jtag_tdo_oen { \
  67480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67481. _ezchip_macro_read_value_ &= ~(0xFF); \
  67482. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  67483. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67484. }
  67485. #define SET_GPIO_41_doen_dmic_clk_out { \
  67486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67487. _ezchip_macro_read_value_ &= ~(0xFF); \
  67488. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  67489. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67490. }
  67491. #define SET_GPIO_41_doen_dsp_JTDOEn_pad { \
  67492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67493. _ezchip_macro_read_value_ &= ~(0xFF); \
  67494. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  67495. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67496. }
  67497. #define SET_GPIO_41_doen_dsp_JTDO_pad { \
  67498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67499. _ezchip_macro_read_value_ &= ~(0xFF); \
  67500. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  67501. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67502. }
  67503. #define SET_GPIO_41_doen_i2c0_pad_sck_oe { \
  67504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67505. _ezchip_macro_read_value_ &= ~(0xFF); \
  67506. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  67507. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67508. }
  67509. #define SET_GPIO_41_doen_i2c0_pad_sda_oe { \
  67510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67511. _ezchip_macro_read_value_ &= ~(0xFF); \
  67512. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  67513. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67514. }
  67515. #define SET_GPIO_41_doen_i2c1_pad_sck_oe { \
  67516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67517. _ezchip_macro_read_value_ &= ~(0xFF); \
  67518. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  67519. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67520. }
  67521. #define SET_GPIO_41_doen_i2c1_pad_sda_oe { \
  67522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67523. _ezchip_macro_read_value_ &= ~(0xFF); \
  67524. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  67525. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67526. }
  67527. #define SET_GPIO_41_doen_i2c2_pad_sck_oe { \
  67528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67529. _ezchip_macro_read_value_ &= ~(0xFF); \
  67530. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  67531. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67532. }
  67533. #define SET_GPIO_41_doen_i2c2_pad_sda_oe { \
  67534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67535. _ezchip_macro_read_value_ &= ~(0xFF); \
  67536. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  67537. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67538. }
  67539. #define SET_GPIO_41_doen_i2c3_pad_sck_oe { \
  67540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67541. _ezchip_macro_read_value_ &= ~(0xFF); \
  67542. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  67543. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67544. }
  67545. #define SET_GPIO_41_doen_i2c3_pad_sda_oe { \
  67546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67547. _ezchip_macro_read_value_ &= ~(0xFF); \
  67548. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  67549. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67550. }
  67551. #define SET_GPIO_41_doen_i2srx_bclk_out { \
  67552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67553. _ezchip_macro_read_value_ &= ~(0xFF); \
  67554. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  67555. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67556. }
  67557. #define SET_GPIO_41_doen_i2srx_bclk_out_oen { \
  67558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67559. _ezchip_macro_read_value_ &= ~(0xFF); \
  67560. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  67561. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67562. }
  67563. #define SET_GPIO_41_doen_i2srx_lrck_out { \
  67564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67565. _ezchip_macro_read_value_ &= ~(0xFF); \
  67566. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  67567. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67568. }
  67569. #define SET_GPIO_41_doen_i2srx_lrck_out_oen { \
  67570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67571. _ezchip_macro_read_value_ &= ~(0xFF); \
  67572. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  67573. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67574. }
  67575. #define SET_GPIO_41_doen_i2srx_mclk_out { \
  67576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67577. _ezchip_macro_read_value_ &= ~(0xFF); \
  67578. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  67579. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67580. }
  67581. #define SET_GPIO_41_doen_i2stx_bclk_out { \
  67582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67583. _ezchip_macro_read_value_ &= ~(0xFF); \
  67584. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  67585. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67586. }
  67587. #define SET_GPIO_41_doen_i2stx_bclk_out_oen { \
  67588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67589. _ezchip_macro_read_value_ &= ~(0xFF); \
  67590. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  67591. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67592. }
  67593. #define SET_GPIO_41_doen_i2stx_lrck_out { \
  67594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67595. _ezchip_macro_read_value_ &= ~(0xFF); \
  67596. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  67597. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67598. }
  67599. #define SET_GPIO_41_doen_i2stx_lrckout_oen { \
  67600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67601. _ezchip_macro_read_value_ &= ~(0xFF); \
  67602. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  67603. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67604. }
  67605. #define SET_GPIO_41_doen_i2stx_mclk_out { \
  67606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67607. _ezchip_macro_read_value_ &= ~(0xFF); \
  67608. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  67609. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67610. }
  67611. #define SET_GPIO_41_doen_i2stx_sdout0 { \
  67612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67613. _ezchip_macro_read_value_ &= ~(0xFF); \
  67614. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  67615. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67616. }
  67617. #define SET_GPIO_41_doen_i2stx_sdout1 { \
  67618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67619. _ezchip_macro_read_value_ &= ~(0xFF); \
  67620. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  67621. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67622. }
  67623. #define SET_GPIO_41_doen_lcd_pad_csm_n { \
  67624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67625. _ezchip_macro_read_value_ &= ~(0xFF); \
  67626. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  67627. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67628. }
  67629. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit0 { \
  67630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67631. _ezchip_macro_read_value_ &= ~(0xFF); \
  67632. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  67633. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67634. }
  67635. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit1 { \
  67636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67637. _ezchip_macro_read_value_ &= ~(0xFF); \
  67638. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  67639. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67640. }
  67641. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit2 { \
  67642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67643. _ezchip_macro_read_value_ &= ~(0xFF); \
  67644. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  67645. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67646. }
  67647. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit3 { \
  67648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67649. _ezchip_macro_read_value_ &= ~(0xFF); \
  67650. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  67651. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67652. }
  67653. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit4 { \
  67654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67655. _ezchip_macro_read_value_ &= ~(0xFF); \
  67656. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  67657. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67658. }
  67659. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit5 { \
  67660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67661. _ezchip_macro_read_value_ &= ~(0xFF); \
  67662. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  67663. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67664. }
  67665. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit6 { \
  67666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67667. _ezchip_macro_read_value_ &= ~(0xFF); \
  67668. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  67669. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67670. }
  67671. #define SET_GPIO_41_doen_pwm_pad_oe_n_bit7 { \
  67672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67673. _ezchip_macro_read_value_ &= ~(0xFF); \
  67674. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  67675. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67676. }
  67677. #define SET_GPIO_41_doen_pwm_pad_out_bit0 { \
  67678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67679. _ezchip_macro_read_value_ &= ~(0xFF); \
  67680. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  67681. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67682. }
  67683. #define SET_GPIO_41_doen_pwm_pad_out_bit1 { \
  67684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67685. _ezchip_macro_read_value_ &= ~(0xFF); \
  67686. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  67687. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67688. }
  67689. #define SET_GPIO_41_doen_pwm_pad_out_bit2 { \
  67690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67691. _ezchip_macro_read_value_ &= ~(0xFF); \
  67692. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  67693. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67694. }
  67695. #define SET_GPIO_41_doen_pwm_pad_out_bit3 { \
  67696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67697. _ezchip_macro_read_value_ &= ~(0xFF); \
  67698. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  67699. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67700. }
  67701. #define SET_GPIO_41_doen_pwm_pad_out_bit4 { \
  67702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67703. _ezchip_macro_read_value_ &= ~(0xFF); \
  67704. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  67705. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67706. }
  67707. #define SET_GPIO_41_doen_pwm_pad_out_bit5 { \
  67708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67709. _ezchip_macro_read_value_ &= ~(0xFF); \
  67710. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  67711. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67712. }
  67713. #define SET_GPIO_41_doen_pwm_pad_out_bit6 { \
  67714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67715. _ezchip_macro_read_value_ &= ~(0xFF); \
  67716. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  67717. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67718. }
  67719. #define SET_GPIO_41_doen_pwm_pad_out_bit7 { \
  67720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67721. _ezchip_macro_read_value_ &= ~(0xFF); \
  67722. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  67723. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67724. }
  67725. #define SET_GPIO_41_doen_pwmdac_left_out { \
  67726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67727. _ezchip_macro_read_value_ &= ~(0xFF); \
  67728. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  67729. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67730. }
  67731. #define SET_GPIO_41_doen_pwmdac_right_out { \
  67732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67733. _ezchip_macro_read_value_ &= ~(0xFF); \
  67734. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  67735. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67736. }
  67737. #define SET_GPIO_41_doen_qspi_csn1_out { \
  67738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67739. _ezchip_macro_read_value_ &= ~(0xFF); \
  67740. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  67741. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67742. }
  67743. #define SET_GPIO_41_doen_qspi_csn2_out { \
  67744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67745. _ezchip_macro_read_value_ &= ~(0xFF); \
  67746. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  67747. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67748. }
  67749. #define SET_GPIO_41_doen_qspi_csn3_out { \
  67750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67751. _ezchip_macro_read_value_ &= ~(0xFF); \
  67752. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  67753. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67754. }
  67755. #define SET_GPIO_41_doen_register23_SCFG_cmsensor_rst0 { \
  67756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67757. _ezchip_macro_read_value_ &= ~(0xFF); \
  67758. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  67759. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67760. }
  67761. #define SET_GPIO_41_doen_register23_SCFG_cmsensor_rst1 { \
  67762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67763. _ezchip_macro_read_value_ &= ~(0xFF); \
  67764. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  67765. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67766. }
  67767. #define SET_GPIO_41_doen_register32_SCFG_gmac_phy_rstn { \
  67768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67769. _ezchip_macro_read_value_ &= ~(0xFF); \
  67770. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  67771. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67772. }
  67773. #define SET_GPIO_41_doen_sdio0_pad_card_power_en { \
  67774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67775. _ezchip_macro_read_value_ &= ~(0xFF); \
  67776. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  67777. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67778. }
  67779. #define SET_GPIO_41_doen_sdio0_pad_cclk_out { \
  67780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67781. _ezchip_macro_read_value_ &= ~(0xFF); \
  67782. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  67783. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67784. }
  67785. #define SET_GPIO_41_doen_sdio0_pad_ccmd_oe { \
  67786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67787. _ezchip_macro_read_value_ &= ~(0xFF); \
  67788. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  67789. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67790. }
  67791. #define SET_GPIO_41_doen_sdio0_pad_ccmd_out { \
  67792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67793. _ezchip_macro_read_value_ &= ~(0xFF); \
  67794. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  67795. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67796. }
  67797. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit0 { \
  67798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67799. _ezchip_macro_read_value_ &= ~(0xFF); \
  67800. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  67801. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67802. }
  67803. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit1 { \
  67804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67805. _ezchip_macro_read_value_ &= ~(0xFF); \
  67806. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  67807. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67808. }
  67809. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit2 { \
  67810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67811. _ezchip_macro_read_value_ &= ~(0xFF); \
  67812. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  67813. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67814. }
  67815. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit3 { \
  67816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67817. _ezchip_macro_read_value_ &= ~(0xFF); \
  67818. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  67819. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67820. }
  67821. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit4 { \
  67822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67823. _ezchip_macro_read_value_ &= ~(0xFF); \
  67824. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  67825. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67826. }
  67827. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit5 { \
  67828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67829. _ezchip_macro_read_value_ &= ~(0xFF); \
  67830. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  67831. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67832. }
  67833. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit6 { \
  67834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67835. _ezchip_macro_read_value_ &= ~(0xFF); \
  67836. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  67837. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67838. }
  67839. #define SET_GPIO_41_doen_sdio0_pad_cdata_oe_bit7 { \
  67840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67841. _ezchip_macro_read_value_ &= ~(0xFF); \
  67842. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  67843. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67844. }
  67845. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit0 { \
  67846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67847. _ezchip_macro_read_value_ &= ~(0xFF); \
  67848. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  67849. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67850. }
  67851. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit1 { \
  67852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67853. _ezchip_macro_read_value_ &= ~(0xFF); \
  67854. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  67855. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67856. }
  67857. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit2 { \
  67858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67859. _ezchip_macro_read_value_ &= ~(0xFF); \
  67860. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  67861. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67862. }
  67863. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit3 { \
  67864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67865. _ezchip_macro_read_value_ &= ~(0xFF); \
  67866. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  67867. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67868. }
  67869. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit4 { \
  67870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67871. _ezchip_macro_read_value_ &= ~(0xFF); \
  67872. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  67873. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67874. }
  67875. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit5 { \
  67876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67877. _ezchip_macro_read_value_ &= ~(0xFF); \
  67878. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  67879. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67880. }
  67881. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit6 { \
  67882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67883. _ezchip_macro_read_value_ &= ~(0xFF); \
  67884. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  67885. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67886. }
  67887. #define SET_GPIO_41_doen_sdio0_pad_cdata_out_bit7 { \
  67888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67889. _ezchip_macro_read_value_ &= ~(0xFF); \
  67890. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  67891. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67892. }
  67893. #define SET_GPIO_41_doen_sdio0_pad_rst_n { \
  67894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67895. _ezchip_macro_read_value_ &= ~(0xFF); \
  67896. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  67897. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67898. }
  67899. #define SET_GPIO_41_doen_sdio1_pad_card_power_en { \
  67900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67901. _ezchip_macro_read_value_ &= ~(0xFF); \
  67902. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  67903. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67904. }
  67905. #define SET_GPIO_41_doen_sdio1_pad_cclk_out { \
  67906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67907. _ezchip_macro_read_value_ &= ~(0xFF); \
  67908. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  67909. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67910. }
  67911. #define SET_GPIO_41_doen_sdio1_pad_ccmd_oe { \
  67912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67913. _ezchip_macro_read_value_ &= ~(0xFF); \
  67914. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  67915. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67916. }
  67917. #define SET_GPIO_41_doen_sdio1_pad_ccmd_out { \
  67918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67919. _ezchip_macro_read_value_ &= ~(0xFF); \
  67920. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  67921. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67922. }
  67923. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit0 { \
  67924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67925. _ezchip_macro_read_value_ &= ~(0xFF); \
  67926. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  67927. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67928. }
  67929. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit1 { \
  67930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67931. _ezchip_macro_read_value_ &= ~(0xFF); \
  67932. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  67933. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67934. }
  67935. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit2 { \
  67936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67937. _ezchip_macro_read_value_ &= ~(0xFF); \
  67938. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  67939. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67940. }
  67941. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit3 { \
  67942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67943. _ezchip_macro_read_value_ &= ~(0xFF); \
  67944. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  67945. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67946. }
  67947. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit4 { \
  67948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67949. _ezchip_macro_read_value_ &= ~(0xFF); \
  67950. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  67951. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67952. }
  67953. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit5 { \
  67954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67955. _ezchip_macro_read_value_ &= ~(0xFF); \
  67956. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  67957. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67958. }
  67959. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit6 { \
  67960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67961. _ezchip_macro_read_value_ &= ~(0xFF); \
  67962. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  67963. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67964. }
  67965. #define SET_GPIO_41_doen_sdio1_pad_cdata_oe_bit7 { \
  67966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67967. _ezchip_macro_read_value_ &= ~(0xFF); \
  67968. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  67969. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67970. }
  67971. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit0 { \
  67972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67973. _ezchip_macro_read_value_ &= ~(0xFF); \
  67974. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  67975. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67976. }
  67977. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit1 { \
  67978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67979. _ezchip_macro_read_value_ &= ~(0xFF); \
  67980. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  67981. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67982. }
  67983. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit2 { \
  67984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67985. _ezchip_macro_read_value_ &= ~(0xFF); \
  67986. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  67987. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67988. }
  67989. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit3 { \
  67990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67991. _ezchip_macro_read_value_ &= ~(0xFF); \
  67992. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  67993. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  67994. }
  67995. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit4 { \
  67996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  67997. _ezchip_macro_read_value_ &= ~(0xFF); \
  67998. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  67999. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68000. }
  68001. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit5 { \
  68002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68003. _ezchip_macro_read_value_ &= ~(0xFF); \
  68004. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  68005. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68006. }
  68007. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit6 { \
  68008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68009. _ezchip_macro_read_value_ &= ~(0xFF); \
  68010. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  68011. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68012. }
  68013. #define SET_GPIO_41_doen_sdio1_pad_cdata_out_bit7 { \
  68014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68015. _ezchip_macro_read_value_ &= ~(0xFF); \
  68016. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  68017. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68018. }
  68019. #define SET_GPIO_41_doen_sdio1_pad_rst_n { \
  68020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68021. _ezchip_macro_read_value_ &= ~(0xFF); \
  68022. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  68023. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68024. }
  68025. #define SET_GPIO_41_doen_spdif_tx_sdout { \
  68026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68027. _ezchip_macro_read_value_ &= ~(0xFF); \
  68028. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  68029. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68030. }
  68031. #define SET_GPIO_41_doen_spdif_tx_sdout_oen { \
  68032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68033. _ezchip_macro_read_value_ &= ~(0xFF); \
  68034. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  68035. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68036. }
  68037. #define SET_GPIO_41_doen_spi0_pad_oe_n { \
  68038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68039. _ezchip_macro_read_value_ &= ~(0xFF); \
  68040. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  68041. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68042. }
  68043. #define SET_GPIO_41_doen_spi0_pad_sck_out { \
  68044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68045. _ezchip_macro_read_value_ &= ~(0xFF); \
  68046. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  68047. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68048. }
  68049. #define SET_GPIO_41_doen_spi0_pad_ss_0_n { \
  68050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68051. _ezchip_macro_read_value_ &= ~(0xFF); \
  68052. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  68053. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68054. }
  68055. #define SET_GPIO_41_doen_spi0_pad_ss_1_n { \
  68056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68057. _ezchip_macro_read_value_ &= ~(0xFF); \
  68058. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  68059. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68060. }
  68061. #define SET_GPIO_41_doen_spi0_pad_txd { \
  68062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68063. _ezchip_macro_read_value_ &= ~(0xFF); \
  68064. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  68065. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68066. }
  68067. #define SET_GPIO_41_doen_spi1_pad_oe_n { \
  68068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68069. _ezchip_macro_read_value_ &= ~(0xFF); \
  68070. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  68071. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68072. }
  68073. #define SET_GPIO_41_doen_spi1_pad_sck_out { \
  68074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68075. _ezchip_macro_read_value_ &= ~(0xFF); \
  68076. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  68077. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68078. }
  68079. #define SET_GPIO_41_doen_spi1_pad_ss_0_n { \
  68080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68081. _ezchip_macro_read_value_ &= ~(0xFF); \
  68082. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  68083. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68084. }
  68085. #define SET_GPIO_41_doen_spi1_pad_ss_1_n { \
  68086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68087. _ezchip_macro_read_value_ &= ~(0xFF); \
  68088. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  68089. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68090. }
  68091. #define SET_GPIO_41_doen_spi1_pad_txd { \
  68092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68093. _ezchip_macro_read_value_ &= ~(0xFF); \
  68094. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  68095. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68096. }
  68097. #define SET_GPIO_41_doen_spi2_pad_oe_n { \
  68098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68099. _ezchip_macro_read_value_ &= ~(0xFF); \
  68100. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  68101. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68102. }
  68103. #define SET_GPIO_41_doen_spi2_pad_sck_out { \
  68104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68105. _ezchip_macro_read_value_ &= ~(0xFF); \
  68106. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  68107. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68108. }
  68109. #define SET_GPIO_41_doen_spi2_pad_ss_0_n { \
  68110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68111. _ezchip_macro_read_value_ &= ~(0xFF); \
  68112. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  68113. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68114. }
  68115. #define SET_GPIO_41_doen_spi2_pad_ss_1_n { \
  68116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68117. _ezchip_macro_read_value_ &= ~(0xFF); \
  68118. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  68119. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68120. }
  68121. #define SET_GPIO_41_doen_spi2_pad_txd { \
  68122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68123. _ezchip_macro_read_value_ &= ~(0xFF); \
  68124. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  68125. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68126. }
  68127. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit0 { \
  68128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68129. _ezchip_macro_read_value_ &= ~(0xFF); \
  68130. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  68131. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68132. }
  68133. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit1 { \
  68134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68135. _ezchip_macro_read_value_ &= ~(0xFF); \
  68136. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  68137. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68138. }
  68139. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit2 { \
  68140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68141. _ezchip_macro_read_value_ &= ~(0xFF); \
  68142. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  68143. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68144. }
  68145. #define SET_GPIO_41_doen_spi2ahb_pad_oe_n_bit3 { \
  68146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68147. _ezchip_macro_read_value_ &= ~(0xFF); \
  68148. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  68149. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68150. }
  68151. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit0 { \
  68152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68153. _ezchip_macro_read_value_ &= ~(0xFF); \
  68154. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  68155. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68156. }
  68157. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit1 { \
  68158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68159. _ezchip_macro_read_value_ &= ~(0xFF); \
  68160. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  68161. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68162. }
  68163. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit2 { \
  68164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68165. _ezchip_macro_read_value_ &= ~(0xFF); \
  68166. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  68167. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68168. }
  68169. #define SET_GPIO_41_doen_spi2ahb_pad_txd_bit3 { \
  68170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68171. _ezchip_macro_read_value_ &= ~(0xFF); \
  68172. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  68173. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68174. }
  68175. #define SET_GPIO_41_doen_spi3_pad_oe_n { \
  68176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68177. _ezchip_macro_read_value_ &= ~(0xFF); \
  68178. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  68179. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68180. }
  68181. #define SET_GPIO_41_doen_spi3_pad_sck_out { \
  68182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68183. _ezchip_macro_read_value_ &= ~(0xFF); \
  68184. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  68185. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68186. }
  68187. #define SET_GPIO_41_doen_spi3_pad_ss_0_n { \
  68188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68189. _ezchip_macro_read_value_ &= ~(0xFF); \
  68190. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  68191. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68192. }
  68193. #define SET_GPIO_41_doen_spi3_pad_ss_1_n { \
  68194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68195. _ezchip_macro_read_value_ &= ~(0xFF); \
  68196. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  68197. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68198. }
  68199. #define SET_GPIO_41_doen_spi3_pad_txd { \
  68200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68201. _ezchip_macro_read_value_ &= ~(0xFF); \
  68202. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  68203. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68204. }
  68205. #define SET_GPIO_41_doen_uart0_pad_dtrn { \
  68206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68207. _ezchip_macro_read_value_ &= ~(0xFF); \
  68208. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  68209. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68210. }
  68211. #define SET_GPIO_41_doen_uart0_pad_rtsn { \
  68212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68213. _ezchip_macro_read_value_ &= ~(0xFF); \
  68214. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  68215. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68216. }
  68217. #define SET_GPIO_41_doen_uart0_pad_sout { \
  68218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68219. _ezchip_macro_read_value_ &= ~(0xFF); \
  68220. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  68221. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68222. }
  68223. #define SET_GPIO_41_doen_uart1_pad_sout { \
  68224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68225. _ezchip_macro_read_value_ &= ~(0xFF); \
  68226. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  68227. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68228. }
  68229. #define SET_GPIO_41_doen_uart2_pad_dtr_n { \
  68230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68231. _ezchip_macro_read_value_ &= ~(0xFF); \
  68232. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  68233. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68234. }
  68235. #define SET_GPIO_41_doen_uart2_pad_rts_n { \
  68236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68237. _ezchip_macro_read_value_ &= ~(0xFF); \
  68238. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  68239. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68240. }
  68241. #define SET_GPIO_41_doen_uart2_pad_sout { \
  68242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68243. _ezchip_macro_read_value_ &= ~(0xFF); \
  68244. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  68245. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68246. }
  68247. #define SET_GPIO_41_doen_uart3_pad_sout { \
  68248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68249. _ezchip_macro_read_value_ &= ~(0xFF); \
  68250. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  68251. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68252. }
  68253. #define SET_GPIO_41_doen_usb_drv_bus { \
  68254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_41_doen_REG_ADDR); \
  68255. _ezchip_macro_read_value_ &= ~(0xFF); \
  68256. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  68257. MA_OUTW(gpio_41_doen_REG_ADDR,_ezchip_macro_read_value_); \
  68258. }
  68259. #define SET_GPIO_42_dout_reverse_(en) { \
  68260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68261. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  68262. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  68263. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68264. }
  68265. #define SET_GPIO_42_dout_LOW { \
  68266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68267. _ezchip_macro_read_value_ &= ~(0xFF); \
  68268. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  68269. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68270. }
  68271. #define SET_GPIO_42_dout_HIGH { \
  68272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68273. _ezchip_macro_read_value_ &= ~(0xFF); \
  68274. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  68275. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68276. }
  68277. #define SET_GPIO_42_dout_clk_gmac_tophyref { \
  68278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68279. _ezchip_macro_read_value_ &= ~(0xFF); \
  68280. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  68281. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68282. }
  68283. #define SET_GPIO_42_dout_cpu_jtag_tdo { \
  68284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68285. _ezchip_macro_read_value_ &= ~(0xFF); \
  68286. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  68287. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68288. }
  68289. #define SET_GPIO_42_dout_cpu_jtag_tdo_oen { \
  68290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68291. _ezchip_macro_read_value_ &= ~(0xFF); \
  68292. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  68293. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68294. }
  68295. #define SET_GPIO_42_dout_dmic_clk_out { \
  68296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68297. _ezchip_macro_read_value_ &= ~(0xFF); \
  68298. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  68299. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68300. }
  68301. #define SET_GPIO_42_dout_dsp_JTDOEn_pad { \
  68302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68303. _ezchip_macro_read_value_ &= ~(0xFF); \
  68304. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  68305. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68306. }
  68307. #define SET_GPIO_42_dout_dsp_JTDO_pad { \
  68308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68309. _ezchip_macro_read_value_ &= ~(0xFF); \
  68310. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  68311. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68312. }
  68313. #define SET_GPIO_42_dout_i2c0_pad_sck_oe { \
  68314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68315. _ezchip_macro_read_value_ &= ~(0xFF); \
  68316. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  68317. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68318. }
  68319. #define SET_GPIO_42_dout_i2c0_pad_sda_oe { \
  68320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68321. _ezchip_macro_read_value_ &= ~(0xFF); \
  68322. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  68323. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68324. }
  68325. #define SET_GPIO_42_dout_i2c1_pad_sck_oe { \
  68326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68327. _ezchip_macro_read_value_ &= ~(0xFF); \
  68328. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  68329. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68330. }
  68331. #define SET_GPIO_42_dout_i2c1_pad_sda_oe { \
  68332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68333. _ezchip_macro_read_value_ &= ~(0xFF); \
  68334. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  68335. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68336. }
  68337. #define SET_GPIO_42_dout_i2c2_pad_sck_oe { \
  68338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68339. _ezchip_macro_read_value_ &= ~(0xFF); \
  68340. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  68341. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68342. }
  68343. #define SET_GPIO_42_dout_i2c2_pad_sda_oe { \
  68344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68345. _ezchip_macro_read_value_ &= ~(0xFF); \
  68346. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  68347. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68348. }
  68349. #define SET_GPIO_42_dout_i2c3_pad_sck_oe { \
  68350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68351. _ezchip_macro_read_value_ &= ~(0xFF); \
  68352. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  68353. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68354. }
  68355. #define SET_GPIO_42_dout_i2c3_pad_sda_oe { \
  68356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68357. _ezchip_macro_read_value_ &= ~(0xFF); \
  68358. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  68359. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68360. }
  68361. #define SET_GPIO_42_dout_i2srx_bclk_out { \
  68362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68363. _ezchip_macro_read_value_ &= ~(0xFF); \
  68364. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  68365. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68366. }
  68367. #define SET_GPIO_42_dout_i2srx_bclk_out_oen { \
  68368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68369. _ezchip_macro_read_value_ &= ~(0xFF); \
  68370. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  68371. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68372. }
  68373. #define SET_GPIO_42_dout_i2srx_lrck_out { \
  68374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68375. _ezchip_macro_read_value_ &= ~(0xFF); \
  68376. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  68377. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68378. }
  68379. #define SET_GPIO_42_dout_i2srx_lrck_out_oen { \
  68380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68381. _ezchip_macro_read_value_ &= ~(0xFF); \
  68382. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  68383. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68384. }
  68385. #define SET_GPIO_42_dout_i2srx_mclk_out { \
  68386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68387. _ezchip_macro_read_value_ &= ~(0xFF); \
  68388. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  68389. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68390. }
  68391. #define SET_GPIO_42_dout_i2stx_bclk_out { \
  68392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68393. _ezchip_macro_read_value_ &= ~(0xFF); \
  68394. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  68395. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68396. }
  68397. #define SET_GPIO_42_dout_i2stx_bclk_out_oen { \
  68398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68399. _ezchip_macro_read_value_ &= ~(0xFF); \
  68400. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  68401. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68402. }
  68403. #define SET_GPIO_42_dout_i2stx_lrck_out { \
  68404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68405. _ezchip_macro_read_value_ &= ~(0xFF); \
  68406. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  68407. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68408. }
  68409. #define SET_GPIO_42_dout_i2stx_lrckout_oen { \
  68410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68411. _ezchip_macro_read_value_ &= ~(0xFF); \
  68412. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  68413. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68414. }
  68415. #define SET_GPIO_42_dout_i2stx_mclk_out { \
  68416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68417. _ezchip_macro_read_value_ &= ~(0xFF); \
  68418. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  68419. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68420. }
  68421. #define SET_GPIO_42_dout_i2stx_sdout0 { \
  68422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68423. _ezchip_macro_read_value_ &= ~(0xFF); \
  68424. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  68425. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68426. }
  68427. #define SET_GPIO_42_dout_i2stx_sdout1 { \
  68428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68429. _ezchip_macro_read_value_ &= ~(0xFF); \
  68430. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  68431. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68432. }
  68433. #define SET_GPIO_42_dout_lcd_pad_csm_n { \
  68434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68435. _ezchip_macro_read_value_ &= ~(0xFF); \
  68436. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  68437. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68438. }
  68439. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit0 { \
  68440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68441. _ezchip_macro_read_value_ &= ~(0xFF); \
  68442. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  68443. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68444. }
  68445. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit1 { \
  68446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68447. _ezchip_macro_read_value_ &= ~(0xFF); \
  68448. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  68449. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68450. }
  68451. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit2 { \
  68452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68453. _ezchip_macro_read_value_ &= ~(0xFF); \
  68454. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  68455. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68456. }
  68457. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit3 { \
  68458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68459. _ezchip_macro_read_value_ &= ~(0xFF); \
  68460. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  68461. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68462. }
  68463. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit4 { \
  68464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68465. _ezchip_macro_read_value_ &= ~(0xFF); \
  68466. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  68467. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68468. }
  68469. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit5 { \
  68470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68471. _ezchip_macro_read_value_ &= ~(0xFF); \
  68472. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  68473. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68474. }
  68475. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit6 { \
  68476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68477. _ezchip_macro_read_value_ &= ~(0xFF); \
  68478. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  68479. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68480. }
  68481. #define SET_GPIO_42_dout_pwm_pad_oe_n_bit7 { \
  68482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68483. _ezchip_macro_read_value_ &= ~(0xFF); \
  68484. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  68485. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68486. }
  68487. #define SET_GPIO_42_dout_pwm_pad_out_bit0 { \
  68488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68489. _ezchip_macro_read_value_ &= ~(0xFF); \
  68490. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  68491. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68492. }
  68493. #define SET_GPIO_42_dout_pwm_pad_out_bit1 { \
  68494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68495. _ezchip_macro_read_value_ &= ~(0xFF); \
  68496. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  68497. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68498. }
  68499. #define SET_GPIO_42_dout_pwm_pad_out_bit2 { \
  68500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68501. _ezchip_macro_read_value_ &= ~(0xFF); \
  68502. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  68503. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68504. }
  68505. #define SET_GPIO_42_dout_pwm_pad_out_bit3 { \
  68506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68507. _ezchip_macro_read_value_ &= ~(0xFF); \
  68508. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  68509. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68510. }
  68511. #define SET_GPIO_42_dout_pwm_pad_out_bit4 { \
  68512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68513. _ezchip_macro_read_value_ &= ~(0xFF); \
  68514. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  68515. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68516. }
  68517. #define SET_GPIO_42_dout_pwm_pad_out_bit5 { \
  68518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68519. _ezchip_macro_read_value_ &= ~(0xFF); \
  68520. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  68521. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68522. }
  68523. #define SET_GPIO_42_dout_pwm_pad_out_bit6 { \
  68524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68525. _ezchip_macro_read_value_ &= ~(0xFF); \
  68526. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  68527. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68528. }
  68529. #define SET_GPIO_42_dout_pwm_pad_out_bit7 { \
  68530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68531. _ezchip_macro_read_value_ &= ~(0xFF); \
  68532. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  68533. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68534. }
  68535. #define SET_GPIO_42_dout_pwmdac_left_out { \
  68536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68537. _ezchip_macro_read_value_ &= ~(0xFF); \
  68538. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  68539. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68540. }
  68541. #define SET_GPIO_42_dout_pwmdac_right_out { \
  68542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68543. _ezchip_macro_read_value_ &= ~(0xFF); \
  68544. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  68545. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68546. }
  68547. #define SET_GPIO_42_dout_qspi_csn1_out { \
  68548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68549. _ezchip_macro_read_value_ &= ~(0xFF); \
  68550. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  68551. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68552. }
  68553. #define SET_GPIO_42_dout_qspi_csn2_out { \
  68554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68555. _ezchip_macro_read_value_ &= ~(0xFF); \
  68556. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  68557. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68558. }
  68559. #define SET_GPIO_42_dout_qspi_csn3_out { \
  68560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68561. _ezchip_macro_read_value_ &= ~(0xFF); \
  68562. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  68563. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68564. }
  68565. #define SET_GPIO_42_dout_register23_SCFG_cmsensor_rst0 { \
  68566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68567. _ezchip_macro_read_value_ &= ~(0xFF); \
  68568. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  68569. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68570. }
  68571. #define SET_GPIO_42_dout_register23_SCFG_cmsensor_rst1 { \
  68572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68573. _ezchip_macro_read_value_ &= ~(0xFF); \
  68574. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  68575. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68576. }
  68577. #define SET_GPIO_42_dout_register32_SCFG_gmac_phy_rstn { \
  68578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68579. _ezchip_macro_read_value_ &= ~(0xFF); \
  68580. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  68581. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68582. }
  68583. #define SET_GPIO_42_dout_sdio0_pad_card_power_en { \
  68584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68585. _ezchip_macro_read_value_ &= ~(0xFF); \
  68586. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  68587. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68588. }
  68589. #define SET_GPIO_42_dout_sdio0_pad_cclk_out { \
  68590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68591. _ezchip_macro_read_value_ &= ~(0xFF); \
  68592. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  68593. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68594. }
  68595. #define SET_GPIO_42_dout_sdio0_pad_ccmd_oe { \
  68596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68597. _ezchip_macro_read_value_ &= ~(0xFF); \
  68598. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  68599. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68600. }
  68601. #define SET_GPIO_42_dout_sdio0_pad_ccmd_out { \
  68602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68603. _ezchip_macro_read_value_ &= ~(0xFF); \
  68604. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  68605. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68606. }
  68607. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit0 { \
  68608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68609. _ezchip_macro_read_value_ &= ~(0xFF); \
  68610. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  68611. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68612. }
  68613. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit1 { \
  68614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68615. _ezchip_macro_read_value_ &= ~(0xFF); \
  68616. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  68617. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68618. }
  68619. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit2 { \
  68620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68621. _ezchip_macro_read_value_ &= ~(0xFF); \
  68622. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  68623. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68624. }
  68625. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit3 { \
  68626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68627. _ezchip_macro_read_value_ &= ~(0xFF); \
  68628. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  68629. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68630. }
  68631. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit4 { \
  68632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68633. _ezchip_macro_read_value_ &= ~(0xFF); \
  68634. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  68635. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68636. }
  68637. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit5 { \
  68638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68639. _ezchip_macro_read_value_ &= ~(0xFF); \
  68640. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  68641. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68642. }
  68643. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit6 { \
  68644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68645. _ezchip_macro_read_value_ &= ~(0xFF); \
  68646. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  68647. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68648. }
  68649. #define SET_GPIO_42_dout_sdio0_pad_cdata_oe_bit7 { \
  68650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68651. _ezchip_macro_read_value_ &= ~(0xFF); \
  68652. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  68653. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68654. }
  68655. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit0 { \
  68656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68657. _ezchip_macro_read_value_ &= ~(0xFF); \
  68658. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  68659. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68660. }
  68661. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit1 { \
  68662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68663. _ezchip_macro_read_value_ &= ~(0xFF); \
  68664. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  68665. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68666. }
  68667. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit2 { \
  68668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68669. _ezchip_macro_read_value_ &= ~(0xFF); \
  68670. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  68671. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68672. }
  68673. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit3 { \
  68674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68675. _ezchip_macro_read_value_ &= ~(0xFF); \
  68676. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  68677. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68678. }
  68679. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit4 { \
  68680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68681. _ezchip_macro_read_value_ &= ~(0xFF); \
  68682. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  68683. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68684. }
  68685. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit5 { \
  68686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68687. _ezchip_macro_read_value_ &= ~(0xFF); \
  68688. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  68689. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68690. }
  68691. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit6 { \
  68692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68693. _ezchip_macro_read_value_ &= ~(0xFF); \
  68694. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  68695. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68696. }
  68697. #define SET_GPIO_42_dout_sdio0_pad_cdata_out_bit7 { \
  68698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68699. _ezchip_macro_read_value_ &= ~(0xFF); \
  68700. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  68701. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68702. }
  68703. #define SET_GPIO_42_dout_sdio0_pad_rst_n { \
  68704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68705. _ezchip_macro_read_value_ &= ~(0xFF); \
  68706. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  68707. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68708. }
  68709. #define SET_GPIO_42_dout_sdio1_pad_card_power_en { \
  68710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68711. _ezchip_macro_read_value_ &= ~(0xFF); \
  68712. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  68713. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68714. }
  68715. #define SET_GPIO_42_dout_sdio1_pad_cclk_out { \
  68716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68717. _ezchip_macro_read_value_ &= ~(0xFF); \
  68718. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  68719. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68720. }
  68721. #define SET_GPIO_42_dout_sdio1_pad_ccmd_oe { \
  68722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68723. _ezchip_macro_read_value_ &= ~(0xFF); \
  68724. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  68725. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68726. }
  68727. #define SET_GPIO_42_dout_sdio1_pad_ccmd_out { \
  68728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68729. _ezchip_macro_read_value_ &= ~(0xFF); \
  68730. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  68731. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68732. }
  68733. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit0 { \
  68734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68735. _ezchip_macro_read_value_ &= ~(0xFF); \
  68736. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  68737. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68738. }
  68739. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit1 { \
  68740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68741. _ezchip_macro_read_value_ &= ~(0xFF); \
  68742. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  68743. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68744. }
  68745. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit2 { \
  68746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68747. _ezchip_macro_read_value_ &= ~(0xFF); \
  68748. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  68749. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68750. }
  68751. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit3 { \
  68752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68753. _ezchip_macro_read_value_ &= ~(0xFF); \
  68754. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  68755. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68756. }
  68757. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit4 { \
  68758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68759. _ezchip_macro_read_value_ &= ~(0xFF); \
  68760. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  68761. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68762. }
  68763. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit5 { \
  68764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68765. _ezchip_macro_read_value_ &= ~(0xFF); \
  68766. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  68767. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68768. }
  68769. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit6 { \
  68770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68771. _ezchip_macro_read_value_ &= ~(0xFF); \
  68772. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  68773. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68774. }
  68775. #define SET_GPIO_42_dout_sdio1_pad_cdata_oe_bit7 { \
  68776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68777. _ezchip_macro_read_value_ &= ~(0xFF); \
  68778. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  68779. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68780. }
  68781. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit0 { \
  68782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68783. _ezchip_macro_read_value_ &= ~(0xFF); \
  68784. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  68785. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68786. }
  68787. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit1 { \
  68788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68789. _ezchip_macro_read_value_ &= ~(0xFF); \
  68790. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  68791. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68792. }
  68793. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit2 { \
  68794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68795. _ezchip_macro_read_value_ &= ~(0xFF); \
  68796. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  68797. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68798. }
  68799. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit3 { \
  68800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68801. _ezchip_macro_read_value_ &= ~(0xFF); \
  68802. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  68803. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68804. }
  68805. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit4 { \
  68806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68807. _ezchip_macro_read_value_ &= ~(0xFF); \
  68808. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  68809. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68810. }
  68811. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit5 { \
  68812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68813. _ezchip_macro_read_value_ &= ~(0xFF); \
  68814. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  68815. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68816. }
  68817. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit6 { \
  68818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68819. _ezchip_macro_read_value_ &= ~(0xFF); \
  68820. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  68821. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68822. }
  68823. #define SET_GPIO_42_dout_sdio1_pad_cdata_out_bit7 { \
  68824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68825. _ezchip_macro_read_value_ &= ~(0xFF); \
  68826. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  68827. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68828. }
  68829. #define SET_GPIO_42_dout_sdio1_pad_rst_n { \
  68830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68831. _ezchip_macro_read_value_ &= ~(0xFF); \
  68832. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  68833. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68834. }
  68835. #define SET_GPIO_42_dout_spdif_tx_sdout { \
  68836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68837. _ezchip_macro_read_value_ &= ~(0xFF); \
  68838. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  68839. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68840. }
  68841. #define SET_GPIO_42_dout_spdif_tx_sdout_oen { \
  68842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68843. _ezchip_macro_read_value_ &= ~(0xFF); \
  68844. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  68845. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68846. }
  68847. #define SET_GPIO_42_dout_spi0_pad_oe_n { \
  68848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68849. _ezchip_macro_read_value_ &= ~(0xFF); \
  68850. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  68851. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68852. }
  68853. #define SET_GPIO_42_dout_spi0_pad_sck_out { \
  68854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68855. _ezchip_macro_read_value_ &= ~(0xFF); \
  68856. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  68857. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68858. }
  68859. #define SET_GPIO_42_dout_spi0_pad_ss_0_n { \
  68860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68861. _ezchip_macro_read_value_ &= ~(0xFF); \
  68862. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  68863. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68864. }
  68865. #define SET_GPIO_42_dout_spi0_pad_ss_1_n { \
  68866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68867. _ezchip_macro_read_value_ &= ~(0xFF); \
  68868. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  68869. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68870. }
  68871. #define SET_GPIO_42_dout_spi0_pad_txd { \
  68872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68873. _ezchip_macro_read_value_ &= ~(0xFF); \
  68874. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  68875. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68876. }
  68877. #define SET_GPIO_42_dout_spi1_pad_oe_n { \
  68878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68879. _ezchip_macro_read_value_ &= ~(0xFF); \
  68880. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  68881. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68882. }
  68883. #define SET_GPIO_42_dout_spi1_pad_sck_out { \
  68884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68885. _ezchip_macro_read_value_ &= ~(0xFF); \
  68886. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  68887. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68888. }
  68889. #define SET_GPIO_42_dout_spi1_pad_ss_0_n { \
  68890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68891. _ezchip_macro_read_value_ &= ~(0xFF); \
  68892. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  68893. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68894. }
  68895. #define SET_GPIO_42_dout_spi1_pad_ss_1_n { \
  68896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68897. _ezchip_macro_read_value_ &= ~(0xFF); \
  68898. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  68899. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68900. }
  68901. #define SET_GPIO_42_dout_spi1_pad_txd { \
  68902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68903. _ezchip_macro_read_value_ &= ~(0xFF); \
  68904. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  68905. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68906. }
  68907. #define SET_GPIO_42_dout_spi2_pad_oe_n { \
  68908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68909. _ezchip_macro_read_value_ &= ~(0xFF); \
  68910. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  68911. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68912. }
  68913. #define SET_GPIO_42_dout_spi2_pad_sck_out { \
  68914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68915. _ezchip_macro_read_value_ &= ~(0xFF); \
  68916. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  68917. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68918. }
  68919. #define SET_GPIO_42_dout_spi2_pad_ss_0_n { \
  68920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68921. _ezchip_macro_read_value_ &= ~(0xFF); \
  68922. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  68923. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68924. }
  68925. #define SET_GPIO_42_dout_spi2_pad_ss_1_n { \
  68926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68927. _ezchip_macro_read_value_ &= ~(0xFF); \
  68928. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  68929. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68930. }
  68931. #define SET_GPIO_42_dout_spi2_pad_txd { \
  68932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68933. _ezchip_macro_read_value_ &= ~(0xFF); \
  68934. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  68935. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68936. }
  68937. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit0 { \
  68938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68939. _ezchip_macro_read_value_ &= ~(0xFF); \
  68940. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  68941. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68942. }
  68943. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit1 { \
  68944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68945. _ezchip_macro_read_value_ &= ~(0xFF); \
  68946. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  68947. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68948. }
  68949. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit2 { \
  68950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68951. _ezchip_macro_read_value_ &= ~(0xFF); \
  68952. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  68953. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68954. }
  68955. #define SET_GPIO_42_dout_spi2ahb_pad_oe_n_bit3 { \
  68956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68957. _ezchip_macro_read_value_ &= ~(0xFF); \
  68958. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  68959. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68960. }
  68961. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit0 { \
  68962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68963. _ezchip_macro_read_value_ &= ~(0xFF); \
  68964. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  68965. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68966. }
  68967. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit1 { \
  68968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68969. _ezchip_macro_read_value_ &= ~(0xFF); \
  68970. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  68971. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68972. }
  68973. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit2 { \
  68974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68975. _ezchip_macro_read_value_ &= ~(0xFF); \
  68976. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  68977. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68978. }
  68979. #define SET_GPIO_42_dout_spi2ahb_pad_txd_bit3 { \
  68980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68981. _ezchip_macro_read_value_ &= ~(0xFF); \
  68982. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  68983. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68984. }
  68985. #define SET_GPIO_42_dout_spi3_pad_oe_n { \
  68986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68987. _ezchip_macro_read_value_ &= ~(0xFF); \
  68988. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  68989. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68990. }
  68991. #define SET_GPIO_42_dout_spi3_pad_sck_out { \
  68992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68993. _ezchip_macro_read_value_ &= ~(0xFF); \
  68994. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  68995. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  68996. }
  68997. #define SET_GPIO_42_dout_spi3_pad_ss_0_n { \
  68998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  68999. _ezchip_macro_read_value_ &= ~(0xFF); \
  69000. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  69001. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69002. }
  69003. #define SET_GPIO_42_dout_spi3_pad_ss_1_n { \
  69004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69005. _ezchip_macro_read_value_ &= ~(0xFF); \
  69006. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  69007. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69008. }
  69009. #define SET_GPIO_42_dout_spi3_pad_txd { \
  69010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69011. _ezchip_macro_read_value_ &= ~(0xFF); \
  69012. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  69013. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69014. }
  69015. #define SET_GPIO_42_dout_uart0_pad_dtrn { \
  69016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69017. _ezchip_macro_read_value_ &= ~(0xFF); \
  69018. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  69019. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69020. }
  69021. #define SET_GPIO_42_dout_uart0_pad_rtsn { \
  69022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69023. _ezchip_macro_read_value_ &= ~(0xFF); \
  69024. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  69025. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69026. }
  69027. #define SET_GPIO_42_dout_uart0_pad_sout { \
  69028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69029. _ezchip_macro_read_value_ &= ~(0xFF); \
  69030. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  69031. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69032. }
  69033. #define SET_GPIO_42_dout_uart1_pad_sout { \
  69034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69035. _ezchip_macro_read_value_ &= ~(0xFF); \
  69036. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  69037. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69038. }
  69039. #define SET_GPIO_42_dout_uart2_pad_dtr_n { \
  69040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69041. _ezchip_macro_read_value_ &= ~(0xFF); \
  69042. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  69043. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69044. }
  69045. #define SET_GPIO_42_dout_uart2_pad_rts_n { \
  69046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69047. _ezchip_macro_read_value_ &= ~(0xFF); \
  69048. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  69049. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69050. }
  69051. #define SET_GPIO_42_dout_uart2_pad_sout { \
  69052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69053. _ezchip_macro_read_value_ &= ~(0xFF); \
  69054. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  69055. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69056. }
  69057. #define SET_GPIO_42_dout_uart3_pad_sout { \
  69058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69059. _ezchip_macro_read_value_ &= ~(0xFF); \
  69060. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  69061. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69062. }
  69063. #define SET_GPIO_42_dout_usb_drv_bus { \
  69064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_dout_REG_ADDR); \
  69065. _ezchip_macro_read_value_ &= ~(0xFF); \
  69066. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  69067. MA_OUTW(gpio_42_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69068. }
  69069. #define SET_GPIO_42_doen_reverse_(en) { \
  69070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69071. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  69072. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  69073. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69074. }
  69075. #define SET_GPIO_42_doen_LOW { \
  69076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69077. _ezchip_macro_read_value_ &= ~(0xFF); \
  69078. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  69079. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69080. }
  69081. #define SET_GPIO_42_doen_HIGH { \
  69082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69083. _ezchip_macro_read_value_ &= ~(0xFF); \
  69084. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  69085. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69086. }
  69087. #define SET_GPIO_42_doen_clk_gmac_tophyref { \
  69088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69089. _ezchip_macro_read_value_ &= ~(0xFF); \
  69090. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  69091. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69092. }
  69093. #define SET_GPIO_42_doen_cpu_jtag_tdo { \
  69094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69095. _ezchip_macro_read_value_ &= ~(0xFF); \
  69096. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  69097. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69098. }
  69099. #define SET_GPIO_42_doen_cpu_jtag_tdo_oen { \
  69100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69101. _ezchip_macro_read_value_ &= ~(0xFF); \
  69102. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  69103. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69104. }
  69105. #define SET_GPIO_42_doen_dmic_clk_out { \
  69106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69107. _ezchip_macro_read_value_ &= ~(0xFF); \
  69108. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  69109. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69110. }
  69111. #define SET_GPIO_42_doen_dsp_JTDOEn_pad { \
  69112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69113. _ezchip_macro_read_value_ &= ~(0xFF); \
  69114. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  69115. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69116. }
  69117. #define SET_GPIO_42_doen_dsp_JTDO_pad { \
  69118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69119. _ezchip_macro_read_value_ &= ~(0xFF); \
  69120. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  69121. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69122. }
  69123. #define SET_GPIO_42_doen_i2c0_pad_sck_oe { \
  69124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69125. _ezchip_macro_read_value_ &= ~(0xFF); \
  69126. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  69127. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69128. }
  69129. #define SET_GPIO_42_doen_i2c0_pad_sda_oe { \
  69130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69131. _ezchip_macro_read_value_ &= ~(0xFF); \
  69132. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  69133. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69134. }
  69135. #define SET_GPIO_42_doen_i2c1_pad_sck_oe { \
  69136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69137. _ezchip_macro_read_value_ &= ~(0xFF); \
  69138. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  69139. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69140. }
  69141. #define SET_GPIO_42_doen_i2c1_pad_sda_oe { \
  69142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69143. _ezchip_macro_read_value_ &= ~(0xFF); \
  69144. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  69145. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69146. }
  69147. #define SET_GPIO_42_doen_i2c2_pad_sck_oe { \
  69148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69149. _ezchip_macro_read_value_ &= ~(0xFF); \
  69150. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  69151. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69152. }
  69153. #define SET_GPIO_42_doen_i2c2_pad_sda_oe { \
  69154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69155. _ezchip_macro_read_value_ &= ~(0xFF); \
  69156. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  69157. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69158. }
  69159. #define SET_GPIO_42_doen_i2c3_pad_sck_oe { \
  69160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69161. _ezchip_macro_read_value_ &= ~(0xFF); \
  69162. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  69163. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69164. }
  69165. #define SET_GPIO_42_doen_i2c3_pad_sda_oe { \
  69166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69167. _ezchip_macro_read_value_ &= ~(0xFF); \
  69168. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  69169. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69170. }
  69171. #define SET_GPIO_42_doen_i2srx_bclk_out { \
  69172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69173. _ezchip_macro_read_value_ &= ~(0xFF); \
  69174. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  69175. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69176. }
  69177. #define SET_GPIO_42_doen_i2srx_bclk_out_oen { \
  69178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69179. _ezchip_macro_read_value_ &= ~(0xFF); \
  69180. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  69181. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69182. }
  69183. #define SET_GPIO_42_doen_i2srx_lrck_out { \
  69184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69185. _ezchip_macro_read_value_ &= ~(0xFF); \
  69186. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  69187. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69188. }
  69189. #define SET_GPIO_42_doen_i2srx_lrck_out_oen { \
  69190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69191. _ezchip_macro_read_value_ &= ~(0xFF); \
  69192. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  69193. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69194. }
  69195. #define SET_GPIO_42_doen_i2srx_mclk_out { \
  69196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69197. _ezchip_macro_read_value_ &= ~(0xFF); \
  69198. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  69199. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69200. }
  69201. #define SET_GPIO_42_doen_i2stx_bclk_out { \
  69202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69203. _ezchip_macro_read_value_ &= ~(0xFF); \
  69204. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  69205. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69206. }
  69207. #define SET_GPIO_42_doen_i2stx_bclk_out_oen { \
  69208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69209. _ezchip_macro_read_value_ &= ~(0xFF); \
  69210. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  69211. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69212. }
  69213. #define SET_GPIO_42_doen_i2stx_lrck_out { \
  69214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69215. _ezchip_macro_read_value_ &= ~(0xFF); \
  69216. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  69217. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69218. }
  69219. #define SET_GPIO_42_doen_i2stx_lrckout_oen { \
  69220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69221. _ezchip_macro_read_value_ &= ~(0xFF); \
  69222. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  69223. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69224. }
  69225. #define SET_GPIO_42_doen_i2stx_mclk_out { \
  69226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69227. _ezchip_macro_read_value_ &= ~(0xFF); \
  69228. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  69229. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69230. }
  69231. #define SET_GPIO_42_doen_i2stx_sdout0 { \
  69232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69233. _ezchip_macro_read_value_ &= ~(0xFF); \
  69234. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  69235. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69236. }
  69237. #define SET_GPIO_42_doen_i2stx_sdout1 { \
  69238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69239. _ezchip_macro_read_value_ &= ~(0xFF); \
  69240. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  69241. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69242. }
  69243. #define SET_GPIO_42_doen_lcd_pad_csm_n { \
  69244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69245. _ezchip_macro_read_value_ &= ~(0xFF); \
  69246. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  69247. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69248. }
  69249. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit0 { \
  69250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69251. _ezchip_macro_read_value_ &= ~(0xFF); \
  69252. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  69253. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69254. }
  69255. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit1 { \
  69256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69257. _ezchip_macro_read_value_ &= ~(0xFF); \
  69258. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  69259. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69260. }
  69261. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit2 { \
  69262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69263. _ezchip_macro_read_value_ &= ~(0xFF); \
  69264. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  69265. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69266. }
  69267. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit3 { \
  69268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69269. _ezchip_macro_read_value_ &= ~(0xFF); \
  69270. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  69271. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69272. }
  69273. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit4 { \
  69274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69275. _ezchip_macro_read_value_ &= ~(0xFF); \
  69276. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  69277. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69278. }
  69279. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit5 { \
  69280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69281. _ezchip_macro_read_value_ &= ~(0xFF); \
  69282. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  69283. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69284. }
  69285. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit6 { \
  69286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69287. _ezchip_macro_read_value_ &= ~(0xFF); \
  69288. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  69289. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69290. }
  69291. #define SET_GPIO_42_doen_pwm_pad_oe_n_bit7 { \
  69292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69293. _ezchip_macro_read_value_ &= ~(0xFF); \
  69294. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  69295. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69296. }
  69297. #define SET_GPIO_42_doen_pwm_pad_out_bit0 { \
  69298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69299. _ezchip_macro_read_value_ &= ~(0xFF); \
  69300. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  69301. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69302. }
  69303. #define SET_GPIO_42_doen_pwm_pad_out_bit1 { \
  69304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69305. _ezchip_macro_read_value_ &= ~(0xFF); \
  69306. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  69307. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69308. }
  69309. #define SET_GPIO_42_doen_pwm_pad_out_bit2 { \
  69310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69311. _ezchip_macro_read_value_ &= ~(0xFF); \
  69312. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  69313. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69314. }
  69315. #define SET_GPIO_42_doen_pwm_pad_out_bit3 { \
  69316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69317. _ezchip_macro_read_value_ &= ~(0xFF); \
  69318. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  69319. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69320. }
  69321. #define SET_GPIO_42_doen_pwm_pad_out_bit4 { \
  69322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69323. _ezchip_macro_read_value_ &= ~(0xFF); \
  69324. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  69325. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69326. }
  69327. #define SET_GPIO_42_doen_pwm_pad_out_bit5 { \
  69328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69329. _ezchip_macro_read_value_ &= ~(0xFF); \
  69330. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  69331. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69332. }
  69333. #define SET_GPIO_42_doen_pwm_pad_out_bit6 { \
  69334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69335. _ezchip_macro_read_value_ &= ~(0xFF); \
  69336. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  69337. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69338. }
  69339. #define SET_GPIO_42_doen_pwm_pad_out_bit7 { \
  69340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69341. _ezchip_macro_read_value_ &= ~(0xFF); \
  69342. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  69343. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69344. }
  69345. #define SET_GPIO_42_doen_pwmdac_left_out { \
  69346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69347. _ezchip_macro_read_value_ &= ~(0xFF); \
  69348. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  69349. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69350. }
  69351. #define SET_GPIO_42_doen_pwmdac_right_out { \
  69352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69353. _ezchip_macro_read_value_ &= ~(0xFF); \
  69354. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  69355. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69356. }
  69357. #define SET_GPIO_42_doen_qspi_csn1_out { \
  69358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69359. _ezchip_macro_read_value_ &= ~(0xFF); \
  69360. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  69361. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69362. }
  69363. #define SET_GPIO_42_doen_qspi_csn2_out { \
  69364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69365. _ezchip_macro_read_value_ &= ~(0xFF); \
  69366. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  69367. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69368. }
  69369. #define SET_GPIO_42_doen_qspi_csn3_out { \
  69370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69371. _ezchip_macro_read_value_ &= ~(0xFF); \
  69372. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  69373. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69374. }
  69375. #define SET_GPIO_42_doen_register23_SCFG_cmsensor_rst0 { \
  69376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69377. _ezchip_macro_read_value_ &= ~(0xFF); \
  69378. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  69379. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69380. }
  69381. #define SET_GPIO_42_doen_register23_SCFG_cmsensor_rst1 { \
  69382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69383. _ezchip_macro_read_value_ &= ~(0xFF); \
  69384. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  69385. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69386. }
  69387. #define SET_GPIO_42_doen_register32_SCFG_gmac_phy_rstn { \
  69388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69389. _ezchip_macro_read_value_ &= ~(0xFF); \
  69390. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  69391. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69392. }
  69393. #define SET_GPIO_42_doen_sdio0_pad_card_power_en { \
  69394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69395. _ezchip_macro_read_value_ &= ~(0xFF); \
  69396. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  69397. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69398. }
  69399. #define SET_GPIO_42_doen_sdio0_pad_cclk_out { \
  69400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69401. _ezchip_macro_read_value_ &= ~(0xFF); \
  69402. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  69403. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69404. }
  69405. #define SET_GPIO_42_doen_sdio0_pad_ccmd_oe { \
  69406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69407. _ezchip_macro_read_value_ &= ~(0xFF); \
  69408. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  69409. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69410. }
  69411. #define SET_GPIO_42_doen_sdio0_pad_ccmd_out { \
  69412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69413. _ezchip_macro_read_value_ &= ~(0xFF); \
  69414. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  69415. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69416. }
  69417. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit0 { \
  69418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69419. _ezchip_macro_read_value_ &= ~(0xFF); \
  69420. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  69421. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69422. }
  69423. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit1 { \
  69424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69425. _ezchip_macro_read_value_ &= ~(0xFF); \
  69426. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  69427. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69428. }
  69429. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit2 { \
  69430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69431. _ezchip_macro_read_value_ &= ~(0xFF); \
  69432. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  69433. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69434. }
  69435. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit3 { \
  69436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69437. _ezchip_macro_read_value_ &= ~(0xFF); \
  69438. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  69439. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69440. }
  69441. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit4 { \
  69442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69443. _ezchip_macro_read_value_ &= ~(0xFF); \
  69444. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  69445. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69446. }
  69447. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit5 { \
  69448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69449. _ezchip_macro_read_value_ &= ~(0xFF); \
  69450. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  69451. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69452. }
  69453. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit6 { \
  69454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69455. _ezchip_macro_read_value_ &= ~(0xFF); \
  69456. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  69457. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69458. }
  69459. #define SET_GPIO_42_doen_sdio0_pad_cdata_oe_bit7 { \
  69460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69461. _ezchip_macro_read_value_ &= ~(0xFF); \
  69462. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  69463. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69464. }
  69465. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit0 { \
  69466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69467. _ezchip_macro_read_value_ &= ~(0xFF); \
  69468. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  69469. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69470. }
  69471. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit1 { \
  69472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69473. _ezchip_macro_read_value_ &= ~(0xFF); \
  69474. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  69475. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69476. }
  69477. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit2 { \
  69478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69479. _ezchip_macro_read_value_ &= ~(0xFF); \
  69480. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  69481. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69482. }
  69483. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit3 { \
  69484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69485. _ezchip_macro_read_value_ &= ~(0xFF); \
  69486. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  69487. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69488. }
  69489. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit4 { \
  69490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69491. _ezchip_macro_read_value_ &= ~(0xFF); \
  69492. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  69493. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69494. }
  69495. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit5 { \
  69496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69497. _ezchip_macro_read_value_ &= ~(0xFF); \
  69498. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  69499. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69500. }
  69501. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit6 { \
  69502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69503. _ezchip_macro_read_value_ &= ~(0xFF); \
  69504. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  69505. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69506. }
  69507. #define SET_GPIO_42_doen_sdio0_pad_cdata_out_bit7 { \
  69508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69509. _ezchip_macro_read_value_ &= ~(0xFF); \
  69510. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  69511. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69512. }
  69513. #define SET_GPIO_42_doen_sdio0_pad_rst_n { \
  69514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69515. _ezchip_macro_read_value_ &= ~(0xFF); \
  69516. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  69517. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69518. }
  69519. #define SET_GPIO_42_doen_sdio1_pad_card_power_en { \
  69520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69521. _ezchip_macro_read_value_ &= ~(0xFF); \
  69522. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  69523. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69524. }
  69525. #define SET_GPIO_42_doen_sdio1_pad_cclk_out { \
  69526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69527. _ezchip_macro_read_value_ &= ~(0xFF); \
  69528. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  69529. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69530. }
  69531. #define SET_GPIO_42_doen_sdio1_pad_ccmd_oe { \
  69532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69533. _ezchip_macro_read_value_ &= ~(0xFF); \
  69534. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  69535. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69536. }
  69537. #define SET_GPIO_42_doen_sdio1_pad_ccmd_out { \
  69538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69539. _ezchip_macro_read_value_ &= ~(0xFF); \
  69540. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  69541. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69542. }
  69543. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit0 { \
  69544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69545. _ezchip_macro_read_value_ &= ~(0xFF); \
  69546. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  69547. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69548. }
  69549. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit1 { \
  69550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69551. _ezchip_macro_read_value_ &= ~(0xFF); \
  69552. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  69553. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69554. }
  69555. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit2 { \
  69556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69557. _ezchip_macro_read_value_ &= ~(0xFF); \
  69558. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  69559. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69560. }
  69561. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit3 { \
  69562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69563. _ezchip_macro_read_value_ &= ~(0xFF); \
  69564. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  69565. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69566. }
  69567. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit4 { \
  69568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69569. _ezchip_macro_read_value_ &= ~(0xFF); \
  69570. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  69571. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69572. }
  69573. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit5 { \
  69574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69575. _ezchip_macro_read_value_ &= ~(0xFF); \
  69576. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  69577. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69578. }
  69579. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit6 { \
  69580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69581. _ezchip_macro_read_value_ &= ~(0xFF); \
  69582. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  69583. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69584. }
  69585. #define SET_GPIO_42_doen_sdio1_pad_cdata_oe_bit7 { \
  69586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69587. _ezchip_macro_read_value_ &= ~(0xFF); \
  69588. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  69589. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69590. }
  69591. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit0 { \
  69592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69593. _ezchip_macro_read_value_ &= ~(0xFF); \
  69594. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  69595. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69596. }
  69597. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit1 { \
  69598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69599. _ezchip_macro_read_value_ &= ~(0xFF); \
  69600. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  69601. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69602. }
  69603. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit2 { \
  69604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69605. _ezchip_macro_read_value_ &= ~(0xFF); \
  69606. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  69607. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69608. }
  69609. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit3 { \
  69610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69611. _ezchip_macro_read_value_ &= ~(0xFF); \
  69612. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  69613. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69614. }
  69615. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit4 { \
  69616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69617. _ezchip_macro_read_value_ &= ~(0xFF); \
  69618. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  69619. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69620. }
  69621. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit5 { \
  69622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69623. _ezchip_macro_read_value_ &= ~(0xFF); \
  69624. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  69625. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69626. }
  69627. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit6 { \
  69628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69629. _ezchip_macro_read_value_ &= ~(0xFF); \
  69630. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  69631. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69632. }
  69633. #define SET_GPIO_42_doen_sdio1_pad_cdata_out_bit7 { \
  69634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69635. _ezchip_macro_read_value_ &= ~(0xFF); \
  69636. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  69637. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69638. }
  69639. #define SET_GPIO_42_doen_sdio1_pad_rst_n { \
  69640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69641. _ezchip_macro_read_value_ &= ~(0xFF); \
  69642. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  69643. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69644. }
  69645. #define SET_GPIO_42_doen_spdif_tx_sdout { \
  69646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69647. _ezchip_macro_read_value_ &= ~(0xFF); \
  69648. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  69649. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69650. }
  69651. #define SET_GPIO_42_doen_spdif_tx_sdout_oen { \
  69652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69653. _ezchip_macro_read_value_ &= ~(0xFF); \
  69654. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  69655. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69656. }
  69657. #define SET_GPIO_42_doen_spi0_pad_oe_n { \
  69658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69659. _ezchip_macro_read_value_ &= ~(0xFF); \
  69660. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  69661. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69662. }
  69663. #define SET_GPIO_42_doen_spi0_pad_sck_out { \
  69664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69665. _ezchip_macro_read_value_ &= ~(0xFF); \
  69666. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  69667. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69668. }
  69669. #define SET_GPIO_42_doen_spi0_pad_ss_0_n { \
  69670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69671. _ezchip_macro_read_value_ &= ~(0xFF); \
  69672. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  69673. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69674. }
  69675. #define SET_GPIO_42_doen_spi0_pad_ss_1_n { \
  69676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69677. _ezchip_macro_read_value_ &= ~(0xFF); \
  69678. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  69679. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69680. }
  69681. #define SET_GPIO_42_doen_spi0_pad_txd { \
  69682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69683. _ezchip_macro_read_value_ &= ~(0xFF); \
  69684. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  69685. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69686. }
  69687. #define SET_GPIO_42_doen_spi1_pad_oe_n { \
  69688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69689. _ezchip_macro_read_value_ &= ~(0xFF); \
  69690. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  69691. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69692. }
  69693. #define SET_GPIO_42_doen_spi1_pad_sck_out { \
  69694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69695. _ezchip_macro_read_value_ &= ~(0xFF); \
  69696. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  69697. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69698. }
  69699. #define SET_GPIO_42_doen_spi1_pad_ss_0_n { \
  69700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69701. _ezchip_macro_read_value_ &= ~(0xFF); \
  69702. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  69703. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69704. }
  69705. #define SET_GPIO_42_doen_spi1_pad_ss_1_n { \
  69706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69707. _ezchip_macro_read_value_ &= ~(0xFF); \
  69708. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  69709. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69710. }
  69711. #define SET_GPIO_42_doen_spi1_pad_txd { \
  69712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69713. _ezchip_macro_read_value_ &= ~(0xFF); \
  69714. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  69715. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69716. }
  69717. #define SET_GPIO_42_doen_spi2_pad_oe_n { \
  69718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69719. _ezchip_macro_read_value_ &= ~(0xFF); \
  69720. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  69721. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69722. }
  69723. #define SET_GPIO_42_doen_spi2_pad_sck_out { \
  69724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69725. _ezchip_macro_read_value_ &= ~(0xFF); \
  69726. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  69727. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69728. }
  69729. #define SET_GPIO_42_doen_spi2_pad_ss_0_n { \
  69730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69731. _ezchip_macro_read_value_ &= ~(0xFF); \
  69732. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  69733. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69734. }
  69735. #define SET_GPIO_42_doen_spi2_pad_ss_1_n { \
  69736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69737. _ezchip_macro_read_value_ &= ~(0xFF); \
  69738. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  69739. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69740. }
  69741. #define SET_GPIO_42_doen_spi2_pad_txd { \
  69742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69743. _ezchip_macro_read_value_ &= ~(0xFF); \
  69744. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  69745. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69746. }
  69747. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit0 { \
  69748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69749. _ezchip_macro_read_value_ &= ~(0xFF); \
  69750. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  69751. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69752. }
  69753. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit1 { \
  69754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69755. _ezchip_macro_read_value_ &= ~(0xFF); \
  69756. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  69757. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69758. }
  69759. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit2 { \
  69760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69761. _ezchip_macro_read_value_ &= ~(0xFF); \
  69762. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  69763. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69764. }
  69765. #define SET_GPIO_42_doen_spi2ahb_pad_oe_n_bit3 { \
  69766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69767. _ezchip_macro_read_value_ &= ~(0xFF); \
  69768. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  69769. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69770. }
  69771. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit0 { \
  69772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69773. _ezchip_macro_read_value_ &= ~(0xFF); \
  69774. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  69775. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69776. }
  69777. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit1 { \
  69778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69779. _ezchip_macro_read_value_ &= ~(0xFF); \
  69780. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  69781. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69782. }
  69783. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit2 { \
  69784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69785. _ezchip_macro_read_value_ &= ~(0xFF); \
  69786. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  69787. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69788. }
  69789. #define SET_GPIO_42_doen_spi2ahb_pad_txd_bit3 { \
  69790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69791. _ezchip_macro_read_value_ &= ~(0xFF); \
  69792. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  69793. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69794. }
  69795. #define SET_GPIO_42_doen_spi3_pad_oe_n { \
  69796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69797. _ezchip_macro_read_value_ &= ~(0xFF); \
  69798. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  69799. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69800. }
  69801. #define SET_GPIO_42_doen_spi3_pad_sck_out { \
  69802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69803. _ezchip_macro_read_value_ &= ~(0xFF); \
  69804. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  69805. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69806. }
  69807. #define SET_GPIO_42_doen_spi3_pad_ss_0_n { \
  69808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69809. _ezchip_macro_read_value_ &= ~(0xFF); \
  69810. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  69811. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69812. }
  69813. #define SET_GPIO_42_doen_spi3_pad_ss_1_n { \
  69814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69815. _ezchip_macro_read_value_ &= ~(0xFF); \
  69816. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  69817. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69818. }
  69819. #define SET_GPIO_42_doen_spi3_pad_txd { \
  69820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69821. _ezchip_macro_read_value_ &= ~(0xFF); \
  69822. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  69823. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69824. }
  69825. #define SET_GPIO_42_doen_uart0_pad_dtrn { \
  69826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69827. _ezchip_macro_read_value_ &= ~(0xFF); \
  69828. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  69829. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69830. }
  69831. #define SET_GPIO_42_doen_uart0_pad_rtsn { \
  69832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69833. _ezchip_macro_read_value_ &= ~(0xFF); \
  69834. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  69835. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69836. }
  69837. #define SET_GPIO_42_doen_uart0_pad_sout { \
  69838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69839. _ezchip_macro_read_value_ &= ~(0xFF); \
  69840. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  69841. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69842. }
  69843. #define SET_GPIO_42_doen_uart1_pad_sout { \
  69844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69845. _ezchip_macro_read_value_ &= ~(0xFF); \
  69846. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  69847. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69848. }
  69849. #define SET_GPIO_42_doen_uart2_pad_dtr_n { \
  69850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69851. _ezchip_macro_read_value_ &= ~(0xFF); \
  69852. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  69853. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69854. }
  69855. #define SET_GPIO_42_doen_uart2_pad_rts_n { \
  69856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69857. _ezchip_macro_read_value_ &= ~(0xFF); \
  69858. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  69859. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69860. }
  69861. #define SET_GPIO_42_doen_uart2_pad_sout { \
  69862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69863. _ezchip_macro_read_value_ &= ~(0xFF); \
  69864. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  69865. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69866. }
  69867. #define SET_GPIO_42_doen_uart3_pad_sout { \
  69868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69869. _ezchip_macro_read_value_ &= ~(0xFF); \
  69870. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  69871. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69872. }
  69873. #define SET_GPIO_42_doen_usb_drv_bus { \
  69874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_42_doen_REG_ADDR); \
  69875. _ezchip_macro_read_value_ &= ~(0xFF); \
  69876. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  69877. MA_OUTW(gpio_42_doen_REG_ADDR,_ezchip_macro_read_value_); \
  69878. }
  69879. #define SET_GPIO_43_dout_reverse_(en) { \
  69880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69881. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  69882. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  69883. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69884. }
  69885. #define SET_GPIO_43_dout_LOW { \
  69886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69887. _ezchip_macro_read_value_ &= ~(0xFF); \
  69888. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  69889. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69890. }
  69891. #define SET_GPIO_43_dout_HIGH { \
  69892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69893. _ezchip_macro_read_value_ &= ~(0xFF); \
  69894. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  69895. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69896. }
  69897. #define SET_GPIO_43_dout_clk_gmac_tophyref { \
  69898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69899. _ezchip_macro_read_value_ &= ~(0xFF); \
  69900. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  69901. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69902. }
  69903. #define SET_GPIO_43_dout_cpu_jtag_tdo { \
  69904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69905. _ezchip_macro_read_value_ &= ~(0xFF); \
  69906. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  69907. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69908. }
  69909. #define SET_GPIO_43_dout_cpu_jtag_tdo_oen { \
  69910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69911. _ezchip_macro_read_value_ &= ~(0xFF); \
  69912. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  69913. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69914. }
  69915. #define SET_GPIO_43_dout_dmic_clk_out { \
  69916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69917. _ezchip_macro_read_value_ &= ~(0xFF); \
  69918. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  69919. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69920. }
  69921. #define SET_GPIO_43_dout_dsp_JTDOEn_pad { \
  69922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69923. _ezchip_macro_read_value_ &= ~(0xFF); \
  69924. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  69925. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69926. }
  69927. #define SET_GPIO_43_dout_dsp_JTDO_pad { \
  69928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69929. _ezchip_macro_read_value_ &= ~(0xFF); \
  69930. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  69931. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69932. }
  69933. #define SET_GPIO_43_dout_i2c0_pad_sck_oe { \
  69934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69935. _ezchip_macro_read_value_ &= ~(0xFF); \
  69936. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  69937. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69938. }
  69939. #define SET_GPIO_43_dout_i2c0_pad_sda_oe { \
  69940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69941. _ezchip_macro_read_value_ &= ~(0xFF); \
  69942. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  69943. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69944. }
  69945. #define SET_GPIO_43_dout_i2c1_pad_sck_oe { \
  69946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69947. _ezchip_macro_read_value_ &= ~(0xFF); \
  69948. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  69949. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69950. }
  69951. #define SET_GPIO_43_dout_i2c1_pad_sda_oe { \
  69952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69953. _ezchip_macro_read_value_ &= ~(0xFF); \
  69954. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  69955. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69956. }
  69957. #define SET_GPIO_43_dout_i2c2_pad_sck_oe { \
  69958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69959. _ezchip_macro_read_value_ &= ~(0xFF); \
  69960. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  69961. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69962. }
  69963. #define SET_GPIO_43_dout_i2c2_pad_sda_oe { \
  69964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69965. _ezchip_macro_read_value_ &= ~(0xFF); \
  69966. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  69967. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69968. }
  69969. #define SET_GPIO_43_dout_i2c3_pad_sck_oe { \
  69970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69971. _ezchip_macro_read_value_ &= ~(0xFF); \
  69972. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  69973. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69974. }
  69975. #define SET_GPIO_43_dout_i2c3_pad_sda_oe { \
  69976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69977. _ezchip_macro_read_value_ &= ~(0xFF); \
  69978. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  69979. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69980. }
  69981. #define SET_GPIO_43_dout_i2srx_bclk_out { \
  69982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69983. _ezchip_macro_read_value_ &= ~(0xFF); \
  69984. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  69985. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69986. }
  69987. #define SET_GPIO_43_dout_i2srx_bclk_out_oen { \
  69988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69989. _ezchip_macro_read_value_ &= ~(0xFF); \
  69990. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  69991. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69992. }
  69993. #define SET_GPIO_43_dout_i2srx_lrck_out { \
  69994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  69995. _ezchip_macro_read_value_ &= ~(0xFF); \
  69996. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  69997. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  69998. }
  69999. #define SET_GPIO_43_dout_i2srx_lrck_out_oen { \
  70000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70001. _ezchip_macro_read_value_ &= ~(0xFF); \
  70002. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  70003. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70004. }
  70005. #define SET_GPIO_43_dout_i2srx_mclk_out { \
  70006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70007. _ezchip_macro_read_value_ &= ~(0xFF); \
  70008. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  70009. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70010. }
  70011. #define SET_GPIO_43_dout_i2stx_bclk_out { \
  70012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70013. _ezchip_macro_read_value_ &= ~(0xFF); \
  70014. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  70015. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70016. }
  70017. #define SET_GPIO_43_dout_i2stx_bclk_out_oen { \
  70018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70019. _ezchip_macro_read_value_ &= ~(0xFF); \
  70020. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  70021. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70022. }
  70023. #define SET_GPIO_43_dout_i2stx_lrck_out { \
  70024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70025. _ezchip_macro_read_value_ &= ~(0xFF); \
  70026. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  70027. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70028. }
  70029. #define SET_GPIO_43_dout_i2stx_lrckout_oen { \
  70030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70031. _ezchip_macro_read_value_ &= ~(0xFF); \
  70032. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  70033. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70034. }
  70035. #define SET_GPIO_43_dout_i2stx_mclk_out { \
  70036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70037. _ezchip_macro_read_value_ &= ~(0xFF); \
  70038. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  70039. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70040. }
  70041. #define SET_GPIO_43_dout_i2stx_sdout0 { \
  70042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70043. _ezchip_macro_read_value_ &= ~(0xFF); \
  70044. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  70045. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70046. }
  70047. #define SET_GPIO_43_dout_i2stx_sdout1 { \
  70048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70049. _ezchip_macro_read_value_ &= ~(0xFF); \
  70050. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  70051. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70052. }
  70053. #define SET_GPIO_43_dout_lcd_pad_csm_n { \
  70054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70055. _ezchip_macro_read_value_ &= ~(0xFF); \
  70056. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  70057. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70058. }
  70059. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit0 { \
  70060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70061. _ezchip_macro_read_value_ &= ~(0xFF); \
  70062. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  70063. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70064. }
  70065. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit1 { \
  70066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70067. _ezchip_macro_read_value_ &= ~(0xFF); \
  70068. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  70069. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70070. }
  70071. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit2 { \
  70072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70073. _ezchip_macro_read_value_ &= ~(0xFF); \
  70074. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  70075. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70076. }
  70077. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit3 { \
  70078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70079. _ezchip_macro_read_value_ &= ~(0xFF); \
  70080. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  70081. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70082. }
  70083. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit4 { \
  70084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70085. _ezchip_macro_read_value_ &= ~(0xFF); \
  70086. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  70087. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70088. }
  70089. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit5 { \
  70090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70091. _ezchip_macro_read_value_ &= ~(0xFF); \
  70092. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  70093. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70094. }
  70095. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit6 { \
  70096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70097. _ezchip_macro_read_value_ &= ~(0xFF); \
  70098. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  70099. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70100. }
  70101. #define SET_GPIO_43_dout_pwm_pad_oe_n_bit7 { \
  70102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70103. _ezchip_macro_read_value_ &= ~(0xFF); \
  70104. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  70105. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70106. }
  70107. #define SET_GPIO_43_dout_pwm_pad_out_bit0 { \
  70108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70109. _ezchip_macro_read_value_ &= ~(0xFF); \
  70110. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  70111. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70112. }
  70113. #define SET_GPIO_43_dout_pwm_pad_out_bit1 { \
  70114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70115. _ezchip_macro_read_value_ &= ~(0xFF); \
  70116. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  70117. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70118. }
  70119. #define SET_GPIO_43_dout_pwm_pad_out_bit2 { \
  70120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70121. _ezchip_macro_read_value_ &= ~(0xFF); \
  70122. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  70123. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70124. }
  70125. #define SET_GPIO_43_dout_pwm_pad_out_bit3 { \
  70126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70127. _ezchip_macro_read_value_ &= ~(0xFF); \
  70128. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  70129. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70130. }
  70131. #define SET_GPIO_43_dout_pwm_pad_out_bit4 { \
  70132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70133. _ezchip_macro_read_value_ &= ~(0xFF); \
  70134. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  70135. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70136. }
  70137. #define SET_GPIO_43_dout_pwm_pad_out_bit5 { \
  70138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70139. _ezchip_macro_read_value_ &= ~(0xFF); \
  70140. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  70141. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70142. }
  70143. #define SET_GPIO_43_dout_pwm_pad_out_bit6 { \
  70144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70145. _ezchip_macro_read_value_ &= ~(0xFF); \
  70146. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  70147. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70148. }
  70149. #define SET_GPIO_43_dout_pwm_pad_out_bit7 { \
  70150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70151. _ezchip_macro_read_value_ &= ~(0xFF); \
  70152. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  70153. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70154. }
  70155. #define SET_GPIO_43_dout_pwmdac_left_out { \
  70156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70157. _ezchip_macro_read_value_ &= ~(0xFF); \
  70158. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  70159. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70160. }
  70161. #define SET_GPIO_43_dout_pwmdac_right_out { \
  70162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70163. _ezchip_macro_read_value_ &= ~(0xFF); \
  70164. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  70165. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70166. }
  70167. #define SET_GPIO_43_dout_qspi_csn1_out { \
  70168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70169. _ezchip_macro_read_value_ &= ~(0xFF); \
  70170. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  70171. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70172. }
  70173. #define SET_GPIO_43_dout_qspi_csn2_out { \
  70174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70175. _ezchip_macro_read_value_ &= ~(0xFF); \
  70176. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  70177. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70178. }
  70179. #define SET_GPIO_43_dout_qspi_csn3_out { \
  70180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70181. _ezchip_macro_read_value_ &= ~(0xFF); \
  70182. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  70183. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70184. }
  70185. #define SET_GPIO_43_dout_register23_SCFG_cmsensor_rst0 { \
  70186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70187. _ezchip_macro_read_value_ &= ~(0xFF); \
  70188. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  70189. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70190. }
  70191. #define SET_GPIO_43_dout_register23_SCFG_cmsensor_rst1 { \
  70192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70193. _ezchip_macro_read_value_ &= ~(0xFF); \
  70194. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  70195. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70196. }
  70197. #define SET_GPIO_43_dout_register32_SCFG_gmac_phy_rstn { \
  70198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70199. _ezchip_macro_read_value_ &= ~(0xFF); \
  70200. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  70201. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70202. }
  70203. #define SET_GPIO_43_dout_sdio0_pad_card_power_en { \
  70204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70205. _ezchip_macro_read_value_ &= ~(0xFF); \
  70206. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  70207. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70208. }
  70209. #define SET_GPIO_43_dout_sdio0_pad_cclk_out { \
  70210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70211. _ezchip_macro_read_value_ &= ~(0xFF); \
  70212. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  70213. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70214. }
  70215. #define SET_GPIO_43_dout_sdio0_pad_ccmd_oe { \
  70216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70217. _ezchip_macro_read_value_ &= ~(0xFF); \
  70218. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  70219. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70220. }
  70221. #define SET_GPIO_43_dout_sdio0_pad_ccmd_out { \
  70222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70223. _ezchip_macro_read_value_ &= ~(0xFF); \
  70224. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  70225. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70226. }
  70227. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit0 { \
  70228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70229. _ezchip_macro_read_value_ &= ~(0xFF); \
  70230. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  70231. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70232. }
  70233. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit1 { \
  70234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70235. _ezchip_macro_read_value_ &= ~(0xFF); \
  70236. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  70237. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70238. }
  70239. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit2 { \
  70240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70241. _ezchip_macro_read_value_ &= ~(0xFF); \
  70242. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  70243. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70244. }
  70245. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit3 { \
  70246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70247. _ezchip_macro_read_value_ &= ~(0xFF); \
  70248. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  70249. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70250. }
  70251. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit4 { \
  70252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70253. _ezchip_macro_read_value_ &= ~(0xFF); \
  70254. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  70255. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70256. }
  70257. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit5 { \
  70258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70259. _ezchip_macro_read_value_ &= ~(0xFF); \
  70260. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  70261. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70262. }
  70263. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit6 { \
  70264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70265. _ezchip_macro_read_value_ &= ~(0xFF); \
  70266. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  70267. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70268. }
  70269. #define SET_GPIO_43_dout_sdio0_pad_cdata_oe_bit7 { \
  70270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70271. _ezchip_macro_read_value_ &= ~(0xFF); \
  70272. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  70273. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70274. }
  70275. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit0 { \
  70276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70277. _ezchip_macro_read_value_ &= ~(0xFF); \
  70278. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  70279. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70280. }
  70281. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit1 { \
  70282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70283. _ezchip_macro_read_value_ &= ~(0xFF); \
  70284. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  70285. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70286. }
  70287. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit2 { \
  70288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70289. _ezchip_macro_read_value_ &= ~(0xFF); \
  70290. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  70291. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70292. }
  70293. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit3 { \
  70294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70295. _ezchip_macro_read_value_ &= ~(0xFF); \
  70296. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  70297. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70298. }
  70299. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit4 { \
  70300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70301. _ezchip_macro_read_value_ &= ~(0xFF); \
  70302. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  70303. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70304. }
  70305. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit5 { \
  70306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70307. _ezchip_macro_read_value_ &= ~(0xFF); \
  70308. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  70309. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70310. }
  70311. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit6 { \
  70312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70313. _ezchip_macro_read_value_ &= ~(0xFF); \
  70314. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  70315. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70316. }
  70317. #define SET_GPIO_43_dout_sdio0_pad_cdata_out_bit7 { \
  70318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70319. _ezchip_macro_read_value_ &= ~(0xFF); \
  70320. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  70321. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70322. }
  70323. #define SET_GPIO_43_dout_sdio0_pad_rst_n { \
  70324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70325. _ezchip_macro_read_value_ &= ~(0xFF); \
  70326. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  70327. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70328. }
  70329. #define SET_GPIO_43_dout_sdio1_pad_card_power_en { \
  70330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70331. _ezchip_macro_read_value_ &= ~(0xFF); \
  70332. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  70333. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70334. }
  70335. #define SET_GPIO_43_dout_sdio1_pad_cclk_out { \
  70336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70337. _ezchip_macro_read_value_ &= ~(0xFF); \
  70338. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  70339. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70340. }
  70341. #define SET_GPIO_43_dout_sdio1_pad_ccmd_oe { \
  70342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70343. _ezchip_macro_read_value_ &= ~(0xFF); \
  70344. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  70345. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70346. }
  70347. #define SET_GPIO_43_dout_sdio1_pad_ccmd_out { \
  70348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70349. _ezchip_macro_read_value_ &= ~(0xFF); \
  70350. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  70351. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70352. }
  70353. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit0 { \
  70354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70355. _ezchip_macro_read_value_ &= ~(0xFF); \
  70356. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  70357. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70358. }
  70359. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit1 { \
  70360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70361. _ezchip_macro_read_value_ &= ~(0xFF); \
  70362. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  70363. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70364. }
  70365. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit2 { \
  70366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70367. _ezchip_macro_read_value_ &= ~(0xFF); \
  70368. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  70369. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70370. }
  70371. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit3 { \
  70372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70373. _ezchip_macro_read_value_ &= ~(0xFF); \
  70374. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  70375. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70376. }
  70377. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit4 { \
  70378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70379. _ezchip_macro_read_value_ &= ~(0xFF); \
  70380. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  70381. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70382. }
  70383. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit5 { \
  70384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70385. _ezchip_macro_read_value_ &= ~(0xFF); \
  70386. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  70387. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70388. }
  70389. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit6 { \
  70390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70391. _ezchip_macro_read_value_ &= ~(0xFF); \
  70392. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  70393. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70394. }
  70395. #define SET_GPIO_43_dout_sdio1_pad_cdata_oe_bit7 { \
  70396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70397. _ezchip_macro_read_value_ &= ~(0xFF); \
  70398. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  70399. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70400. }
  70401. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit0 { \
  70402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70403. _ezchip_macro_read_value_ &= ~(0xFF); \
  70404. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  70405. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70406. }
  70407. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit1 { \
  70408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70409. _ezchip_macro_read_value_ &= ~(0xFF); \
  70410. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  70411. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70412. }
  70413. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit2 { \
  70414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70415. _ezchip_macro_read_value_ &= ~(0xFF); \
  70416. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  70417. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70418. }
  70419. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit3 { \
  70420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70421. _ezchip_macro_read_value_ &= ~(0xFF); \
  70422. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  70423. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70424. }
  70425. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit4 { \
  70426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70427. _ezchip_macro_read_value_ &= ~(0xFF); \
  70428. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  70429. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70430. }
  70431. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit5 { \
  70432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70433. _ezchip_macro_read_value_ &= ~(0xFF); \
  70434. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  70435. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70436. }
  70437. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit6 { \
  70438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70439. _ezchip_macro_read_value_ &= ~(0xFF); \
  70440. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  70441. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70442. }
  70443. #define SET_GPIO_43_dout_sdio1_pad_cdata_out_bit7 { \
  70444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70445. _ezchip_macro_read_value_ &= ~(0xFF); \
  70446. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  70447. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70448. }
  70449. #define SET_GPIO_43_dout_sdio1_pad_rst_n { \
  70450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70451. _ezchip_macro_read_value_ &= ~(0xFF); \
  70452. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  70453. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70454. }
  70455. #define SET_GPIO_43_dout_spdif_tx_sdout { \
  70456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70457. _ezchip_macro_read_value_ &= ~(0xFF); \
  70458. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  70459. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70460. }
  70461. #define SET_GPIO_43_dout_spdif_tx_sdout_oen { \
  70462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70463. _ezchip_macro_read_value_ &= ~(0xFF); \
  70464. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  70465. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70466. }
  70467. #define SET_GPIO_43_dout_spi0_pad_oe_n { \
  70468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70469. _ezchip_macro_read_value_ &= ~(0xFF); \
  70470. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  70471. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70472. }
  70473. #define SET_GPIO_43_dout_spi0_pad_sck_out { \
  70474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70475. _ezchip_macro_read_value_ &= ~(0xFF); \
  70476. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  70477. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70478. }
  70479. #define SET_GPIO_43_dout_spi0_pad_ss_0_n { \
  70480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70481. _ezchip_macro_read_value_ &= ~(0xFF); \
  70482. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  70483. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70484. }
  70485. #define SET_GPIO_43_dout_spi0_pad_ss_1_n { \
  70486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70487. _ezchip_macro_read_value_ &= ~(0xFF); \
  70488. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  70489. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70490. }
  70491. #define SET_GPIO_43_dout_spi0_pad_txd { \
  70492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70493. _ezchip_macro_read_value_ &= ~(0xFF); \
  70494. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  70495. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70496. }
  70497. #define SET_GPIO_43_dout_spi1_pad_oe_n { \
  70498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70499. _ezchip_macro_read_value_ &= ~(0xFF); \
  70500. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  70501. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70502. }
  70503. #define SET_GPIO_43_dout_spi1_pad_sck_out { \
  70504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70505. _ezchip_macro_read_value_ &= ~(0xFF); \
  70506. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  70507. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70508. }
  70509. #define SET_GPIO_43_dout_spi1_pad_ss_0_n { \
  70510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70511. _ezchip_macro_read_value_ &= ~(0xFF); \
  70512. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  70513. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70514. }
  70515. #define SET_GPIO_43_dout_spi1_pad_ss_1_n { \
  70516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70517. _ezchip_macro_read_value_ &= ~(0xFF); \
  70518. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  70519. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70520. }
  70521. #define SET_GPIO_43_dout_spi1_pad_txd { \
  70522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70523. _ezchip_macro_read_value_ &= ~(0xFF); \
  70524. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  70525. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70526. }
  70527. #define SET_GPIO_43_dout_spi2_pad_oe_n { \
  70528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70529. _ezchip_macro_read_value_ &= ~(0xFF); \
  70530. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  70531. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70532. }
  70533. #define SET_GPIO_43_dout_spi2_pad_sck_out { \
  70534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70535. _ezchip_macro_read_value_ &= ~(0xFF); \
  70536. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  70537. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70538. }
  70539. #define SET_GPIO_43_dout_spi2_pad_ss_0_n { \
  70540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70541. _ezchip_macro_read_value_ &= ~(0xFF); \
  70542. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  70543. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70544. }
  70545. #define SET_GPIO_43_dout_spi2_pad_ss_1_n { \
  70546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70547. _ezchip_macro_read_value_ &= ~(0xFF); \
  70548. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  70549. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70550. }
  70551. #define SET_GPIO_43_dout_spi2_pad_txd { \
  70552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70553. _ezchip_macro_read_value_ &= ~(0xFF); \
  70554. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  70555. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70556. }
  70557. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit0 { \
  70558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70559. _ezchip_macro_read_value_ &= ~(0xFF); \
  70560. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  70561. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70562. }
  70563. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit1 { \
  70564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70565. _ezchip_macro_read_value_ &= ~(0xFF); \
  70566. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  70567. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70568. }
  70569. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit2 { \
  70570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70571. _ezchip_macro_read_value_ &= ~(0xFF); \
  70572. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  70573. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70574. }
  70575. #define SET_GPIO_43_dout_spi2ahb_pad_oe_n_bit3 { \
  70576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70577. _ezchip_macro_read_value_ &= ~(0xFF); \
  70578. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  70579. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70580. }
  70581. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit0 { \
  70582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70583. _ezchip_macro_read_value_ &= ~(0xFF); \
  70584. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  70585. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70586. }
  70587. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit1 { \
  70588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70589. _ezchip_macro_read_value_ &= ~(0xFF); \
  70590. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  70591. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70592. }
  70593. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit2 { \
  70594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70595. _ezchip_macro_read_value_ &= ~(0xFF); \
  70596. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  70597. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70598. }
  70599. #define SET_GPIO_43_dout_spi2ahb_pad_txd_bit3 { \
  70600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70601. _ezchip_macro_read_value_ &= ~(0xFF); \
  70602. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  70603. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70604. }
  70605. #define SET_GPIO_43_dout_spi3_pad_oe_n { \
  70606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70607. _ezchip_macro_read_value_ &= ~(0xFF); \
  70608. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  70609. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70610. }
  70611. #define SET_GPIO_43_dout_spi3_pad_sck_out { \
  70612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70613. _ezchip_macro_read_value_ &= ~(0xFF); \
  70614. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  70615. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70616. }
  70617. #define SET_GPIO_43_dout_spi3_pad_ss_0_n { \
  70618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70619. _ezchip_macro_read_value_ &= ~(0xFF); \
  70620. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  70621. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70622. }
  70623. #define SET_GPIO_43_dout_spi3_pad_ss_1_n { \
  70624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70625. _ezchip_macro_read_value_ &= ~(0xFF); \
  70626. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  70627. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70628. }
  70629. #define SET_GPIO_43_dout_spi3_pad_txd { \
  70630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70631. _ezchip_macro_read_value_ &= ~(0xFF); \
  70632. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  70633. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70634. }
  70635. #define SET_GPIO_43_dout_uart0_pad_dtrn { \
  70636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70637. _ezchip_macro_read_value_ &= ~(0xFF); \
  70638. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  70639. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70640. }
  70641. #define SET_GPIO_43_dout_uart0_pad_rtsn { \
  70642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70643. _ezchip_macro_read_value_ &= ~(0xFF); \
  70644. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  70645. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70646. }
  70647. #define SET_GPIO_43_dout_uart0_pad_sout { \
  70648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70649. _ezchip_macro_read_value_ &= ~(0xFF); \
  70650. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  70651. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70652. }
  70653. #define SET_GPIO_43_dout_uart1_pad_sout { \
  70654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70655. _ezchip_macro_read_value_ &= ~(0xFF); \
  70656. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  70657. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70658. }
  70659. #define SET_GPIO_43_dout_uart2_pad_dtr_n { \
  70660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70661. _ezchip_macro_read_value_ &= ~(0xFF); \
  70662. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  70663. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70664. }
  70665. #define SET_GPIO_43_dout_uart2_pad_rts_n { \
  70666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70667. _ezchip_macro_read_value_ &= ~(0xFF); \
  70668. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  70669. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70670. }
  70671. #define SET_GPIO_43_dout_uart2_pad_sout { \
  70672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70673. _ezchip_macro_read_value_ &= ~(0xFF); \
  70674. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  70675. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70676. }
  70677. #define SET_GPIO_43_dout_uart3_pad_sout { \
  70678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70679. _ezchip_macro_read_value_ &= ~(0xFF); \
  70680. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  70681. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70682. }
  70683. #define SET_GPIO_43_dout_usb_drv_bus { \
  70684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_dout_REG_ADDR); \
  70685. _ezchip_macro_read_value_ &= ~(0xFF); \
  70686. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  70687. MA_OUTW(gpio_43_dout_REG_ADDR,_ezchip_macro_read_value_); \
  70688. }
  70689. #define SET_GPIO_43_doen_reverse_(en) { \
  70690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70691. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  70692. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  70693. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70694. }
  70695. #define SET_GPIO_43_doen_LOW { \
  70696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70697. _ezchip_macro_read_value_ &= ~(0xFF); \
  70698. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  70699. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70700. }
  70701. #define SET_GPIO_43_doen_HIGH { \
  70702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70703. _ezchip_macro_read_value_ &= ~(0xFF); \
  70704. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  70705. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70706. }
  70707. #define SET_GPIO_43_doen_clk_gmac_tophyref { \
  70708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70709. _ezchip_macro_read_value_ &= ~(0xFF); \
  70710. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  70711. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70712. }
  70713. #define SET_GPIO_43_doen_cpu_jtag_tdo { \
  70714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70715. _ezchip_macro_read_value_ &= ~(0xFF); \
  70716. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  70717. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70718. }
  70719. #define SET_GPIO_43_doen_cpu_jtag_tdo_oen { \
  70720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70721. _ezchip_macro_read_value_ &= ~(0xFF); \
  70722. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  70723. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70724. }
  70725. #define SET_GPIO_43_doen_dmic_clk_out { \
  70726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70727. _ezchip_macro_read_value_ &= ~(0xFF); \
  70728. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  70729. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70730. }
  70731. #define SET_GPIO_43_doen_dsp_JTDOEn_pad { \
  70732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70733. _ezchip_macro_read_value_ &= ~(0xFF); \
  70734. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  70735. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70736. }
  70737. #define SET_GPIO_43_doen_dsp_JTDO_pad { \
  70738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70739. _ezchip_macro_read_value_ &= ~(0xFF); \
  70740. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  70741. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70742. }
  70743. #define SET_GPIO_43_doen_i2c0_pad_sck_oe { \
  70744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70745. _ezchip_macro_read_value_ &= ~(0xFF); \
  70746. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  70747. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70748. }
  70749. #define SET_GPIO_43_doen_i2c0_pad_sda_oe { \
  70750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70751. _ezchip_macro_read_value_ &= ~(0xFF); \
  70752. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  70753. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70754. }
  70755. #define SET_GPIO_43_doen_i2c1_pad_sck_oe { \
  70756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70757. _ezchip_macro_read_value_ &= ~(0xFF); \
  70758. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  70759. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70760. }
  70761. #define SET_GPIO_43_doen_i2c1_pad_sda_oe { \
  70762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70763. _ezchip_macro_read_value_ &= ~(0xFF); \
  70764. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  70765. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70766. }
  70767. #define SET_GPIO_43_doen_i2c2_pad_sck_oe { \
  70768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70769. _ezchip_macro_read_value_ &= ~(0xFF); \
  70770. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  70771. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70772. }
  70773. #define SET_GPIO_43_doen_i2c2_pad_sda_oe { \
  70774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70775. _ezchip_macro_read_value_ &= ~(0xFF); \
  70776. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  70777. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70778. }
  70779. #define SET_GPIO_43_doen_i2c3_pad_sck_oe { \
  70780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70781. _ezchip_macro_read_value_ &= ~(0xFF); \
  70782. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  70783. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70784. }
  70785. #define SET_GPIO_43_doen_i2c3_pad_sda_oe { \
  70786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70787. _ezchip_macro_read_value_ &= ~(0xFF); \
  70788. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  70789. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70790. }
  70791. #define SET_GPIO_43_doen_i2srx_bclk_out { \
  70792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70793. _ezchip_macro_read_value_ &= ~(0xFF); \
  70794. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  70795. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70796. }
  70797. #define SET_GPIO_43_doen_i2srx_bclk_out_oen { \
  70798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70799. _ezchip_macro_read_value_ &= ~(0xFF); \
  70800. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  70801. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70802. }
  70803. #define SET_GPIO_43_doen_i2srx_lrck_out { \
  70804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70805. _ezchip_macro_read_value_ &= ~(0xFF); \
  70806. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  70807. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70808. }
  70809. #define SET_GPIO_43_doen_i2srx_lrck_out_oen { \
  70810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70811. _ezchip_macro_read_value_ &= ~(0xFF); \
  70812. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  70813. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70814. }
  70815. #define SET_GPIO_43_doen_i2srx_mclk_out { \
  70816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70817. _ezchip_macro_read_value_ &= ~(0xFF); \
  70818. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  70819. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70820. }
  70821. #define SET_GPIO_43_doen_i2stx_bclk_out { \
  70822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70823. _ezchip_macro_read_value_ &= ~(0xFF); \
  70824. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  70825. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70826. }
  70827. #define SET_GPIO_43_doen_i2stx_bclk_out_oen { \
  70828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70829. _ezchip_macro_read_value_ &= ~(0xFF); \
  70830. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  70831. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70832. }
  70833. #define SET_GPIO_43_doen_i2stx_lrck_out { \
  70834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70835. _ezchip_macro_read_value_ &= ~(0xFF); \
  70836. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  70837. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70838. }
  70839. #define SET_GPIO_43_doen_i2stx_lrckout_oen { \
  70840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70841. _ezchip_macro_read_value_ &= ~(0xFF); \
  70842. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  70843. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70844. }
  70845. #define SET_GPIO_43_doen_i2stx_mclk_out { \
  70846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70847. _ezchip_macro_read_value_ &= ~(0xFF); \
  70848. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  70849. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70850. }
  70851. #define SET_GPIO_43_doen_i2stx_sdout0 { \
  70852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70853. _ezchip_macro_read_value_ &= ~(0xFF); \
  70854. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  70855. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70856. }
  70857. #define SET_GPIO_43_doen_i2stx_sdout1 { \
  70858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70859. _ezchip_macro_read_value_ &= ~(0xFF); \
  70860. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  70861. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70862. }
  70863. #define SET_GPIO_43_doen_lcd_pad_csm_n { \
  70864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70865. _ezchip_macro_read_value_ &= ~(0xFF); \
  70866. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  70867. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70868. }
  70869. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit0 { \
  70870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70871. _ezchip_macro_read_value_ &= ~(0xFF); \
  70872. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  70873. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70874. }
  70875. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit1 { \
  70876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70877. _ezchip_macro_read_value_ &= ~(0xFF); \
  70878. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  70879. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70880. }
  70881. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit2 { \
  70882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70883. _ezchip_macro_read_value_ &= ~(0xFF); \
  70884. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  70885. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70886. }
  70887. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit3 { \
  70888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70889. _ezchip_macro_read_value_ &= ~(0xFF); \
  70890. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  70891. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70892. }
  70893. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit4 { \
  70894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70895. _ezchip_macro_read_value_ &= ~(0xFF); \
  70896. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  70897. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70898. }
  70899. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit5 { \
  70900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70901. _ezchip_macro_read_value_ &= ~(0xFF); \
  70902. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  70903. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70904. }
  70905. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit6 { \
  70906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70907. _ezchip_macro_read_value_ &= ~(0xFF); \
  70908. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  70909. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70910. }
  70911. #define SET_GPIO_43_doen_pwm_pad_oe_n_bit7 { \
  70912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70913. _ezchip_macro_read_value_ &= ~(0xFF); \
  70914. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  70915. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70916. }
  70917. #define SET_GPIO_43_doen_pwm_pad_out_bit0 { \
  70918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70919. _ezchip_macro_read_value_ &= ~(0xFF); \
  70920. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  70921. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70922. }
  70923. #define SET_GPIO_43_doen_pwm_pad_out_bit1 { \
  70924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70925. _ezchip_macro_read_value_ &= ~(0xFF); \
  70926. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  70927. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70928. }
  70929. #define SET_GPIO_43_doen_pwm_pad_out_bit2 { \
  70930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70931. _ezchip_macro_read_value_ &= ~(0xFF); \
  70932. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  70933. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70934. }
  70935. #define SET_GPIO_43_doen_pwm_pad_out_bit3 { \
  70936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70937. _ezchip_macro_read_value_ &= ~(0xFF); \
  70938. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  70939. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70940. }
  70941. #define SET_GPIO_43_doen_pwm_pad_out_bit4 { \
  70942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70943. _ezchip_macro_read_value_ &= ~(0xFF); \
  70944. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  70945. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70946. }
  70947. #define SET_GPIO_43_doen_pwm_pad_out_bit5 { \
  70948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70949. _ezchip_macro_read_value_ &= ~(0xFF); \
  70950. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  70951. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70952. }
  70953. #define SET_GPIO_43_doen_pwm_pad_out_bit6 { \
  70954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70955. _ezchip_macro_read_value_ &= ~(0xFF); \
  70956. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  70957. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70958. }
  70959. #define SET_GPIO_43_doen_pwm_pad_out_bit7 { \
  70960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70961. _ezchip_macro_read_value_ &= ~(0xFF); \
  70962. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  70963. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70964. }
  70965. #define SET_GPIO_43_doen_pwmdac_left_out { \
  70966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70967. _ezchip_macro_read_value_ &= ~(0xFF); \
  70968. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  70969. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70970. }
  70971. #define SET_GPIO_43_doen_pwmdac_right_out { \
  70972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70973. _ezchip_macro_read_value_ &= ~(0xFF); \
  70974. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  70975. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70976. }
  70977. #define SET_GPIO_43_doen_qspi_csn1_out { \
  70978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70979. _ezchip_macro_read_value_ &= ~(0xFF); \
  70980. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  70981. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70982. }
  70983. #define SET_GPIO_43_doen_qspi_csn2_out { \
  70984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70985. _ezchip_macro_read_value_ &= ~(0xFF); \
  70986. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  70987. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70988. }
  70989. #define SET_GPIO_43_doen_qspi_csn3_out { \
  70990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70991. _ezchip_macro_read_value_ &= ~(0xFF); \
  70992. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  70993. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  70994. }
  70995. #define SET_GPIO_43_doen_register23_SCFG_cmsensor_rst0 { \
  70996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  70997. _ezchip_macro_read_value_ &= ~(0xFF); \
  70998. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  70999. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71000. }
  71001. #define SET_GPIO_43_doen_register23_SCFG_cmsensor_rst1 { \
  71002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71003. _ezchip_macro_read_value_ &= ~(0xFF); \
  71004. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  71005. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71006. }
  71007. #define SET_GPIO_43_doen_register32_SCFG_gmac_phy_rstn { \
  71008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71009. _ezchip_macro_read_value_ &= ~(0xFF); \
  71010. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  71011. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71012. }
  71013. #define SET_GPIO_43_doen_sdio0_pad_card_power_en { \
  71014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71015. _ezchip_macro_read_value_ &= ~(0xFF); \
  71016. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  71017. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71018. }
  71019. #define SET_GPIO_43_doen_sdio0_pad_cclk_out { \
  71020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71021. _ezchip_macro_read_value_ &= ~(0xFF); \
  71022. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  71023. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71024. }
  71025. #define SET_GPIO_43_doen_sdio0_pad_ccmd_oe { \
  71026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71027. _ezchip_macro_read_value_ &= ~(0xFF); \
  71028. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  71029. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71030. }
  71031. #define SET_GPIO_43_doen_sdio0_pad_ccmd_out { \
  71032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71033. _ezchip_macro_read_value_ &= ~(0xFF); \
  71034. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  71035. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71036. }
  71037. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit0 { \
  71038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71039. _ezchip_macro_read_value_ &= ~(0xFF); \
  71040. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  71041. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71042. }
  71043. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit1 { \
  71044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71045. _ezchip_macro_read_value_ &= ~(0xFF); \
  71046. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  71047. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71048. }
  71049. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit2 { \
  71050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71051. _ezchip_macro_read_value_ &= ~(0xFF); \
  71052. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  71053. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71054. }
  71055. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit3 { \
  71056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71057. _ezchip_macro_read_value_ &= ~(0xFF); \
  71058. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  71059. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71060. }
  71061. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit4 { \
  71062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71063. _ezchip_macro_read_value_ &= ~(0xFF); \
  71064. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  71065. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71066. }
  71067. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit5 { \
  71068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71069. _ezchip_macro_read_value_ &= ~(0xFF); \
  71070. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  71071. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71072. }
  71073. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit6 { \
  71074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71075. _ezchip_macro_read_value_ &= ~(0xFF); \
  71076. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  71077. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71078. }
  71079. #define SET_GPIO_43_doen_sdio0_pad_cdata_oe_bit7 { \
  71080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71081. _ezchip_macro_read_value_ &= ~(0xFF); \
  71082. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  71083. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71084. }
  71085. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit0 { \
  71086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71087. _ezchip_macro_read_value_ &= ~(0xFF); \
  71088. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  71089. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71090. }
  71091. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit1 { \
  71092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71093. _ezchip_macro_read_value_ &= ~(0xFF); \
  71094. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  71095. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71096. }
  71097. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit2 { \
  71098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71099. _ezchip_macro_read_value_ &= ~(0xFF); \
  71100. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  71101. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71102. }
  71103. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit3 { \
  71104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71105. _ezchip_macro_read_value_ &= ~(0xFF); \
  71106. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  71107. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71108. }
  71109. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit4 { \
  71110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71111. _ezchip_macro_read_value_ &= ~(0xFF); \
  71112. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  71113. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71114. }
  71115. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit5 { \
  71116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71117. _ezchip_macro_read_value_ &= ~(0xFF); \
  71118. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  71119. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71120. }
  71121. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit6 { \
  71122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71123. _ezchip_macro_read_value_ &= ~(0xFF); \
  71124. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  71125. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71126. }
  71127. #define SET_GPIO_43_doen_sdio0_pad_cdata_out_bit7 { \
  71128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71129. _ezchip_macro_read_value_ &= ~(0xFF); \
  71130. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  71131. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71132. }
  71133. #define SET_GPIO_43_doen_sdio0_pad_rst_n { \
  71134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71135. _ezchip_macro_read_value_ &= ~(0xFF); \
  71136. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  71137. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71138. }
  71139. #define SET_GPIO_43_doen_sdio1_pad_card_power_en { \
  71140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71141. _ezchip_macro_read_value_ &= ~(0xFF); \
  71142. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  71143. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71144. }
  71145. #define SET_GPIO_43_doen_sdio1_pad_cclk_out { \
  71146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71147. _ezchip_macro_read_value_ &= ~(0xFF); \
  71148. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  71149. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71150. }
  71151. #define SET_GPIO_43_doen_sdio1_pad_ccmd_oe { \
  71152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71153. _ezchip_macro_read_value_ &= ~(0xFF); \
  71154. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  71155. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71156. }
  71157. #define SET_GPIO_43_doen_sdio1_pad_ccmd_out { \
  71158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71159. _ezchip_macro_read_value_ &= ~(0xFF); \
  71160. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  71161. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71162. }
  71163. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit0 { \
  71164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71165. _ezchip_macro_read_value_ &= ~(0xFF); \
  71166. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  71167. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71168. }
  71169. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit1 { \
  71170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71171. _ezchip_macro_read_value_ &= ~(0xFF); \
  71172. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  71173. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71174. }
  71175. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit2 { \
  71176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71177. _ezchip_macro_read_value_ &= ~(0xFF); \
  71178. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  71179. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71180. }
  71181. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit3 { \
  71182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71183. _ezchip_macro_read_value_ &= ~(0xFF); \
  71184. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  71185. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71186. }
  71187. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit4 { \
  71188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71189. _ezchip_macro_read_value_ &= ~(0xFF); \
  71190. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  71191. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71192. }
  71193. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit5 { \
  71194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71195. _ezchip_macro_read_value_ &= ~(0xFF); \
  71196. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  71197. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71198. }
  71199. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit6 { \
  71200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71201. _ezchip_macro_read_value_ &= ~(0xFF); \
  71202. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  71203. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71204. }
  71205. #define SET_GPIO_43_doen_sdio1_pad_cdata_oe_bit7 { \
  71206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71207. _ezchip_macro_read_value_ &= ~(0xFF); \
  71208. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  71209. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71210. }
  71211. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit0 { \
  71212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71213. _ezchip_macro_read_value_ &= ~(0xFF); \
  71214. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  71215. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71216. }
  71217. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit1 { \
  71218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71219. _ezchip_macro_read_value_ &= ~(0xFF); \
  71220. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  71221. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71222. }
  71223. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit2 { \
  71224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71225. _ezchip_macro_read_value_ &= ~(0xFF); \
  71226. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  71227. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71228. }
  71229. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit3 { \
  71230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71231. _ezchip_macro_read_value_ &= ~(0xFF); \
  71232. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  71233. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71234. }
  71235. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit4 { \
  71236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71237. _ezchip_macro_read_value_ &= ~(0xFF); \
  71238. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  71239. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71240. }
  71241. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit5 { \
  71242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71243. _ezchip_macro_read_value_ &= ~(0xFF); \
  71244. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  71245. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71246. }
  71247. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit6 { \
  71248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71249. _ezchip_macro_read_value_ &= ~(0xFF); \
  71250. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  71251. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71252. }
  71253. #define SET_GPIO_43_doen_sdio1_pad_cdata_out_bit7 { \
  71254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71255. _ezchip_macro_read_value_ &= ~(0xFF); \
  71256. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  71257. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71258. }
  71259. #define SET_GPIO_43_doen_sdio1_pad_rst_n { \
  71260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71261. _ezchip_macro_read_value_ &= ~(0xFF); \
  71262. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  71263. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71264. }
  71265. #define SET_GPIO_43_doen_spdif_tx_sdout { \
  71266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71267. _ezchip_macro_read_value_ &= ~(0xFF); \
  71268. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  71269. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71270. }
  71271. #define SET_GPIO_43_doen_spdif_tx_sdout_oen { \
  71272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71273. _ezchip_macro_read_value_ &= ~(0xFF); \
  71274. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  71275. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71276. }
  71277. #define SET_GPIO_43_doen_spi0_pad_oe_n { \
  71278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71279. _ezchip_macro_read_value_ &= ~(0xFF); \
  71280. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  71281. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71282. }
  71283. #define SET_GPIO_43_doen_spi0_pad_sck_out { \
  71284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71285. _ezchip_macro_read_value_ &= ~(0xFF); \
  71286. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  71287. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71288. }
  71289. #define SET_GPIO_43_doen_spi0_pad_ss_0_n { \
  71290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71291. _ezchip_macro_read_value_ &= ~(0xFF); \
  71292. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  71293. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71294. }
  71295. #define SET_GPIO_43_doen_spi0_pad_ss_1_n { \
  71296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71297. _ezchip_macro_read_value_ &= ~(0xFF); \
  71298. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  71299. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71300. }
  71301. #define SET_GPIO_43_doen_spi0_pad_txd { \
  71302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71303. _ezchip_macro_read_value_ &= ~(0xFF); \
  71304. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  71305. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71306. }
  71307. #define SET_GPIO_43_doen_spi1_pad_oe_n { \
  71308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71309. _ezchip_macro_read_value_ &= ~(0xFF); \
  71310. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  71311. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71312. }
  71313. #define SET_GPIO_43_doen_spi1_pad_sck_out { \
  71314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71315. _ezchip_macro_read_value_ &= ~(0xFF); \
  71316. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  71317. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71318. }
  71319. #define SET_GPIO_43_doen_spi1_pad_ss_0_n { \
  71320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71321. _ezchip_macro_read_value_ &= ~(0xFF); \
  71322. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  71323. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71324. }
  71325. #define SET_GPIO_43_doen_spi1_pad_ss_1_n { \
  71326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71327. _ezchip_macro_read_value_ &= ~(0xFF); \
  71328. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  71329. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71330. }
  71331. #define SET_GPIO_43_doen_spi1_pad_txd { \
  71332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71333. _ezchip_macro_read_value_ &= ~(0xFF); \
  71334. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  71335. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71336. }
  71337. #define SET_GPIO_43_doen_spi2_pad_oe_n { \
  71338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71339. _ezchip_macro_read_value_ &= ~(0xFF); \
  71340. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  71341. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71342. }
  71343. #define SET_GPIO_43_doen_spi2_pad_sck_out { \
  71344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71345. _ezchip_macro_read_value_ &= ~(0xFF); \
  71346. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  71347. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71348. }
  71349. #define SET_GPIO_43_doen_spi2_pad_ss_0_n { \
  71350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71351. _ezchip_macro_read_value_ &= ~(0xFF); \
  71352. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  71353. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71354. }
  71355. #define SET_GPIO_43_doen_spi2_pad_ss_1_n { \
  71356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71357. _ezchip_macro_read_value_ &= ~(0xFF); \
  71358. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  71359. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71360. }
  71361. #define SET_GPIO_43_doen_spi2_pad_txd { \
  71362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71363. _ezchip_macro_read_value_ &= ~(0xFF); \
  71364. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  71365. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71366. }
  71367. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit0 { \
  71368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71369. _ezchip_macro_read_value_ &= ~(0xFF); \
  71370. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  71371. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71372. }
  71373. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit1 { \
  71374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71375. _ezchip_macro_read_value_ &= ~(0xFF); \
  71376. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  71377. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71378. }
  71379. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit2 { \
  71380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71381. _ezchip_macro_read_value_ &= ~(0xFF); \
  71382. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  71383. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71384. }
  71385. #define SET_GPIO_43_doen_spi2ahb_pad_oe_n_bit3 { \
  71386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71387. _ezchip_macro_read_value_ &= ~(0xFF); \
  71388. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  71389. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71390. }
  71391. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit0 { \
  71392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71393. _ezchip_macro_read_value_ &= ~(0xFF); \
  71394. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  71395. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71396. }
  71397. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit1 { \
  71398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71399. _ezchip_macro_read_value_ &= ~(0xFF); \
  71400. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  71401. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71402. }
  71403. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit2 { \
  71404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71405. _ezchip_macro_read_value_ &= ~(0xFF); \
  71406. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  71407. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71408. }
  71409. #define SET_GPIO_43_doen_spi2ahb_pad_txd_bit3 { \
  71410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71411. _ezchip_macro_read_value_ &= ~(0xFF); \
  71412. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  71413. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71414. }
  71415. #define SET_GPIO_43_doen_spi3_pad_oe_n { \
  71416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71417. _ezchip_macro_read_value_ &= ~(0xFF); \
  71418. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  71419. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71420. }
  71421. #define SET_GPIO_43_doen_spi3_pad_sck_out { \
  71422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71423. _ezchip_macro_read_value_ &= ~(0xFF); \
  71424. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  71425. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71426. }
  71427. #define SET_GPIO_43_doen_spi3_pad_ss_0_n { \
  71428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71429. _ezchip_macro_read_value_ &= ~(0xFF); \
  71430. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  71431. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71432. }
  71433. #define SET_GPIO_43_doen_spi3_pad_ss_1_n { \
  71434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71435. _ezchip_macro_read_value_ &= ~(0xFF); \
  71436. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  71437. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71438. }
  71439. #define SET_GPIO_43_doen_spi3_pad_txd { \
  71440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71441. _ezchip_macro_read_value_ &= ~(0xFF); \
  71442. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  71443. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71444. }
  71445. #define SET_GPIO_43_doen_uart0_pad_dtrn { \
  71446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71447. _ezchip_macro_read_value_ &= ~(0xFF); \
  71448. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  71449. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71450. }
  71451. #define SET_GPIO_43_doen_uart0_pad_rtsn { \
  71452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71453. _ezchip_macro_read_value_ &= ~(0xFF); \
  71454. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  71455. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71456. }
  71457. #define SET_GPIO_43_doen_uart0_pad_sout { \
  71458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71459. _ezchip_macro_read_value_ &= ~(0xFF); \
  71460. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  71461. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71462. }
  71463. #define SET_GPIO_43_doen_uart1_pad_sout { \
  71464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71465. _ezchip_macro_read_value_ &= ~(0xFF); \
  71466. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  71467. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71468. }
  71469. #define SET_GPIO_43_doen_uart2_pad_dtr_n { \
  71470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71471. _ezchip_macro_read_value_ &= ~(0xFF); \
  71472. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  71473. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71474. }
  71475. #define SET_GPIO_43_doen_uart2_pad_rts_n { \
  71476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71477. _ezchip_macro_read_value_ &= ~(0xFF); \
  71478. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  71479. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71480. }
  71481. #define SET_GPIO_43_doen_uart2_pad_sout { \
  71482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71483. _ezchip_macro_read_value_ &= ~(0xFF); \
  71484. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  71485. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71486. }
  71487. #define SET_GPIO_43_doen_uart3_pad_sout { \
  71488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71489. _ezchip_macro_read_value_ &= ~(0xFF); \
  71490. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  71491. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71492. }
  71493. #define SET_GPIO_43_doen_usb_drv_bus { \
  71494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_43_doen_REG_ADDR); \
  71495. _ezchip_macro_read_value_ &= ~(0xFF); \
  71496. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  71497. MA_OUTW(gpio_43_doen_REG_ADDR,_ezchip_macro_read_value_); \
  71498. }
  71499. #define SET_GPIO_44_dout_reverse_(en) { \
  71500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71501. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  71502. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  71503. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71504. }
  71505. #define SET_GPIO_44_dout_LOW { \
  71506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71507. _ezchip_macro_read_value_ &= ~(0xFF); \
  71508. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  71509. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71510. }
  71511. #define SET_GPIO_44_dout_HIGH { \
  71512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71513. _ezchip_macro_read_value_ &= ~(0xFF); \
  71514. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  71515. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71516. }
  71517. #define SET_GPIO_44_dout_clk_gmac_tophyref { \
  71518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71519. _ezchip_macro_read_value_ &= ~(0xFF); \
  71520. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  71521. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71522. }
  71523. #define SET_GPIO_44_dout_cpu_jtag_tdo { \
  71524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71525. _ezchip_macro_read_value_ &= ~(0xFF); \
  71526. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  71527. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71528. }
  71529. #define SET_GPIO_44_dout_cpu_jtag_tdo_oen { \
  71530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71531. _ezchip_macro_read_value_ &= ~(0xFF); \
  71532. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  71533. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71534. }
  71535. #define SET_GPIO_44_dout_dmic_clk_out { \
  71536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71537. _ezchip_macro_read_value_ &= ~(0xFF); \
  71538. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  71539. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71540. }
  71541. #define SET_GPIO_44_dout_dsp_JTDOEn_pad { \
  71542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71543. _ezchip_macro_read_value_ &= ~(0xFF); \
  71544. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  71545. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71546. }
  71547. #define SET_GPIO_44_dout_dsp_JTDO_pad { \
  71548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71549. _ezchip_macro_read_value_ &= ~(0xFF); \
  71550. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  71551. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71552. }
  71553. #define SET_GPIO_44_dout_i2c0_pad_sck_oe { \
  71554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71555. _ezchip_macro_read_value_ &= ~(0xFF); \
  71556. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  71557. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71558. }
  71559. #define SET_GPIO_44_dout_i2c0_pad_sda_oe { \
  71560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71561. _ezchip_macro_read_value_ &= ~(0xFF); \
  71562. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  71563. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71564. }
  71565. #define SET_GPIO_44_dout_i2c1_pad_sck_oe { \
  71566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71567. _ezchip_macro_read_value_ &= ~(0xFF); \
  71568. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  71569. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71570. }
  71571. #define SET_GPIO_44_dout_i2c1_pad_sda_oe { \
  71572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71573. _ezchip_macro_read_value_ &= ~(0xFF); \
  71574. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  71575. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71576. }
  71577. #define SET_GPIO_44_dout_i2c2_pad_sck_oe { \
  71578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71579. _ezchip_macro_read_value_ &= ~(0xFF); \
  71580. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  71581. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71582. }
  71583. #define SET_GPIO_44_dout_i2c2_pad_sda_oe { \
  71584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71585. _ezchip_macro_read_value_ &= ~(0xFF); \
  71586. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  71587. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71588. }
  71589. #define SET_GPIO_44_dout_i2c3_pad_sck_oe { \
  71590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71591. _ezchip_macro_read_value_ &= ~(0xFF); \
  71592. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  71593. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71594. }
  71595. #define SET_GPIO_44_dout_i2c3_pad_sda_oe { \
  71596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71597. _ezchip_macro_read_value_ &= ~(0xFF); \
  71598. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  71599. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71600. }
  71601. #define SET_GPIO_44_dout_i2srx_bclk_out { \
  71602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71603. _ezchip_macro_read_value_ &= ~(0xFF); \
  71604. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  71605. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71606. }
  71607. #define SET_GPIO_44_dout_i2srx_bclk_out_oen { \
  71608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71609. _ezchip_macro_read_value_ &= ~(0xFF); \
  71610. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  71611. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71612. }
  71613. #define SET_GPIO_44_dout_i2srx_lrck_out { \
  71614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71615. _ezchip_macro_read_value_ &= ~(0xFF); \
  71616. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  71617. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71618. }
  71619. #define SET_GPIO_44_dout_i2srx_lrck_out_oen { \
  71620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71621. _ezchip_macro_read_value_ &= ~(0xFF); \
  71622. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  71623. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71624. }
  71625. #define SET_GPIO_44_dout_i2srx_mclk_out { \
  71626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71627. _ezchip_macro_read_value_ &= ~(0xFF); \
  71628. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  71629. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71630. }
  71631. #define SET_GPIO_44_dout_i2stx_bclk_out { \
  71632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71633. _ezchip_macro_read_value_ &= ~(0xFF); \
  71634. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  71635. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71636. }
  71637. #define SET_GPIO_44_dout_i2stx_bclk_out_oen { \
  71638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71639. _ezchip_macro_read_value_ &= ~(0xFF); \
  71640. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  71641. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71642. }
  71643. #define SET_GPIO_44_dout_i2stx_lrck_out { \
  71644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71645. _ezchip_macro_read_value_ &= ~(0xFF); \
  71646. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  71647. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71648. }
  71649. #define SET_GPIO_44_dout_i2stx_lrckout_oen { \
  71650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71651. _ezchip_macro_read_value_ &= ~(0xFF); \
  71652. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  71653. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71654. }
  71655. #define SET_GPIO_44_dout_i2stx_mclk_out { \
  71656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71657. _ezchip_macro_read_value_ &= ~(0xFF); \
  71658. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  71659. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71660. }
  71661. #define SET_GPIO_44_dout_i2stx_sdout0 { \
  71662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71663. _ezchip_macro_read_value_ &= ~(0xFF); \
  71664. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  71665. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71666. }
  71667. #define SET_GPIO_44_dout_i2stx_sdout1 { \
  71668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71669. _ezchip_macro_read_value_ &= ~(0xFF); \
  71670. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  71671. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71672. }
  71673. #define SET_GPIO_44_dout_lcd_pad_csm_n { \
  71674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71675. _ezchip_macro_read_value_ &= ~(0xFF); \
  71676. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  71677. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71678. }
  71679. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit0 { \
  71680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71681. _ezchip_macro_read_value_ &= ~(0xFF); \
  71682. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  71683. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71684. }
  71685. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit1 { \
  71686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71687. _ezchip_macro_read_value_ &= ~(0xFF); \
  71688. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  71689. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71690. }
  71691. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit2 { \
  71692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71693. _ezchip_macro_read_value_ &= ~(0xFF); \
  71694. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  71695. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71696. }
  71697. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit3 { \
  71698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71699. _ezchip_macro_read_value_ &= ~(0xFF); \
  71700. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  71701. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71702. }
  71703. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit4 { \
  71704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71705. _ezchip_macro_read_value_ &= ~(0xFF); \
  71706. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  71707. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71708. }
  71709. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit5 { \
  71710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71711. _ezchip_macro_read_value_ &= ~(0xFF); \
  71712. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  71713. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71714. }
  71715. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit6 { \
  71716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71717. _ezchip_macro_read_value_ &= ~(0xFF); \
  71718. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  71719. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71720. }
  71721. #define SET_GPIO_44_dout_pwm_pad_oe_n_bit7 { \
  71722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71723. _ezchip_macro_read_value_ &= ~(0xFF); \
  71724. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  71725. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71726. }
  71727. #define SET_GPIO_44_dout_pwm_pad_out_bit0 { \
  71728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71729. _ezchip_macro_read_value_ &= ~(0xFF); \
  71730. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  71731. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71732. }
  71733. #define SET_GPIO_44_dout_pwm_pad_out_bit1 { \
  71734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71735. _ezchip_macro_read_value_ &= ~(0xFF); \
  71736. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  71737. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71738. }
  71739. #define SET_GPIO_44_dout_pwm_pad_out_bit2 { \
  71740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71741. _ezchip_macro_read_value_ &= ~(0xFF); \
  71742. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  71743. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71744. }
  71745. #define SET_GPIO_44_dout_pwm_pad_out_bit3 { \
  71746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71747. _ezchip_macro_read_value_ &= ~(0xFF); \
  71748. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  71749. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71750. }
  71751. #define SET_GPIO_44_dout_pwm_pad_out_bit4 { \
  71752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71753. _ezchip_macro_read_value_ &= ~(0xFF); \
  71754. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  71755. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71756. }
  71757. #define SET_GPIO_44_dout_pwm_pad_out_bit5 { \
  71758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71759. _ezchip_macro_read_value_ &= ~(0xFF); \
  71760. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  71761. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71762. }
  71763. #define SET_GPIO_44_dout_pwm_pad_out_bit6 { \
  71764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71765. _ezchip_macro_read_value_ &= ~(0xFF); \
  71766. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  71767. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71768. }
  71769. #define SET_GPIO_44_dout_pwm_pad_out_bit7 { \
  71770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71771. _ezchip_macro_read_value_ &= ~(0xFF); \
  71772. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  71773. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71774. }
  71775. #define SET_GPIO_44_dout_pwmdac_left_out { \
  71776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71777. _ezchip_macro_read_value_ &= ~(0xFF); \
  71778. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  71779. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71780. }
  71781. #define SET_GPIO_44_dout_pwmdac_right_out { \
  71782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71783. _ezchip_macro_read_value_ &= ~(0xFF); \
  71784. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  71785. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71786. }
  71787. #define SET_GPIO_44_dout_qspi_csn1_out { \
  71788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71789. _ezchip_macro_read_value_ &= ~(0xFF); \
  71790. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  71791. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71792. }
  71793. #define SET_GPIO_44_dout_qspi_csn2_out { \
  71794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71795. _ezchip_macro_read_value_ &= ~(0xFF); \
  71796. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  71797. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71798. }
  71799. #define SET_GPIO_44_dout_qspi_csn3_out { \
  71800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71801. _ezchip_macro_read_value_ &= ~(0xFF); \
  71802. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  71803. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71804. }
  71805. #define SET_GPIO_44_dout_register23_SCFG_cmsensor_rst0 { \
  71806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71807. _ezchip_macro_read_value_ &= ~(0xFF); \
  71808. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  71809. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71810. }
  71811. #define SET_GPIO_44_dout_register23_SCFG_cmsensor_rst1 { \
  71812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71813. _ezchip_macro_read_value_ &= ~(0xFF); \
  71814. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  71815. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71816. }
  71817. #define SET_GPIO_44_dout_register32_SCFG_gmac_phy_rstn { \
  71818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71819. _ezchip_macro_read_value_ &= ~(0xFF); \
  71820. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  71821. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71822. }
  71823. #define SET_GPIO_44_dout_sdio0_pad_card_power_en { \
  71824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71825. _ezchip_macro_read_value_ &= ~(0xFF); \
  71826. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  71827. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71828. }
  71829. #define SET_GPIO_44_dout_sdio0_pad_cclk_out { \
  71830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71831. _ezchip_macro_read_value_ &= ~(0xFF); \
  71832. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  71833. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71834. }
  71835. #define SET_GPIO_44_dout_sdio0_pad_ccmd_oe { \
  71836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71837. _ezchip_macro_read_value_ &= ~(0xFF); \
  71838. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  71839. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71840. }
  71841. #define SET_GPIO_44_dout_sdio0_pad_ccmd_out { \
  71842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71843. _ezchip_macro_read_value_ &= ~(0xFF); \
  71844. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  71845. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71846. }
  71847. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit0 { \
  71848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71849. _ezchip_macro_read_value_ &= ~(0xFF); \
  71850. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  71851. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71852. }
  71853. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit1 { \
  71854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71855. _ezchip_macro_read_value_ &= ~(0xFF); \
  71856. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  71857. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71858. }
  71859. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit2 { \
  71860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71861. _ezchip_macro_read_value_ &= ~(0xFF); \
  71862. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  71863. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71864. }
  71865. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit3 { \
  71866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71867. _ezchip_macro_read_value_ &= ~(0xFF); \
  71868. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  71869. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71870. }
  71871. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit4 { \
  71872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71873. _ezchip_macro_read_value_ &= ~(0xFF); \
  71874. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  71875. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71876. }
  71877. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit5 { \
  71878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71879. _ezchip_macro_read_value_ &= ~(0xFF); \
  71880. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  71881. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71882. }
  71883. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit6 { \
  71884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71885. _ezchip_macro_read_value_ &= ~(0xFF); \
  71886. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  71887. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71888. }
  71889. #define SET_GPIO_44_dout_sdio0_pad_cdata_oe_bit7 { \
  71890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71891. _ezchip_macro_read_value_ &= ~(0xFF); \
  71892. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  71893. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71894. }
  71895. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit0 { \
  71896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71897. _ezchip_macro_read_value_ &= ~(0xFF); \
  71898. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  71899. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71900. }
  71901. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit1 { \
  71902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71903. _ezchip_macro_read_value_ &= ~(0xFF); \
  71904. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  71905. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71906. }
  71907. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit2 { \
  71908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71909. _ezchip_macro_read_value_ &= ~(0xFF); \
  71910. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  71911. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71912. }
  71913. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit3 { \
  71914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71915. _ezchip_macro_read_value_ &= ~(0xFF); \
  71916. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  71917. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71918. }
  71919. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit4 { \
  71920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71921. _ezchip_macro_read_value_ &= ~(0xFF); \
  71922. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  71923. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71924. }
  71925. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit5 { \
  71926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71927. _ezchip_macro_read_value_ &= ~(0xFF); \
  71928. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  71929. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71930. }
  71931. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit6 { \
  71932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71933. _ezchip_macro_read_value_ &= ~(0xFF); \
  71934. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  71935. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71936. }
  71937. #define SET_GPIO_44_dout_sdio0_pad_cdata_out_bit7 { \
  71938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71939. _ezchip_macro_read_value_ &= ~(0xFF); \
  71940. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  71941. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71942. }
  71943. #define SET_GPIO_44_dout_sdio0_pad_rst_n { \
  71944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71945. _ezchip_macro_read_value_ &= ~(0xFF); \
  71946. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  71947. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71948. }
  71949. #define SET_GPIO_44_dout_sdio1_pad_card_power_en { \
  71950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71951. _ezchip_macro_read_value_ &= ~(0xFF); \
  71952. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  71953. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71954. }
  71955. #define SET_GPIO_44_dout_sdio1_pad_cclk_out { \
  71956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71957. _ezchip_macro_read_value_ &= ~(0xFF); \
  71958. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  71959. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71960. }
  71961. #define SET_GPIO_44_dout_sdio1_pad_ccmd_oe { \
  71962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71963. _ezchip_macro_read_value_ &= ~(0xFF); \
  71964. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  71965. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71966. }
  71967. #define SET_GPIO_44_dout_sdio1_pad_ccmd_out { \
  71968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71969. _ezchip_macro_read_value_ &= ~(0xFF); \
  71970. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  71971. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71972. }
  71973. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit0 { \
  71974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71975. _ezchip_macro_read_value_ &= ~(0xFF); \
  71976. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  71977. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71978. }
  71979. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit1 { \
  71980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71981. _ezchip_macro_read_value_ &= ~(0xFF); \
  71982. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  71983. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71984. }
  71985. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit2 { \
  71986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71987. _ezchip_macro_read_value_ &= ~(0xFF); \
  71988. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  71989. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71990. }
  71991. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit3 { \
  71992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71993. _ezchip_macro_read_value_ &= ~(0xFF); \
  71994. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  71995. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  71996. }
  71997. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit4 { \
  71998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  71999. _ezchip_macro_read_value_ &= ~(0xFF); \
  72000. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  72001. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72002. }
  72003. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit5 { \
  72004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72005. _ezchip_macro_read_value_ &= ~(0xFF); \
  72006. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  72007. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72008. }
  72009. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit6 { \
  72010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72011. _ezchip_macro_read_value_ &= ~(0xFF); \
  72012. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  72013. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72014. }
  72015. #define SET_GPIO_44_dout_sdio1_pad_cdata_oe_bit7 { \
  72016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72017. _ezchip_macro_read_value_ &= ~(0xFF); \
  72018. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  72019. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72020. }
  72021. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit0 { \
  72022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72023. _ezchip_macro_read_value_ &= ~(0xFF); \
  72024. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  72025. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72026. }
  72027. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit1 { \
  72028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72029. _ezchip_macro_read_value_ &= ~(0xFF); \
  72030. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  72031. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72032. }
  72033. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit2 { \
  72034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72035. _ezchip_macro_read_value_ &= ~(0xFF); \
  72036. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  72037. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72038. }
  72039. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit3 { \
  72040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72041. _ezchip_macro_read_value_ &= ~(0xFF); \
  72042. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  72043. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72044. }
  72045. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit4 { \
  72046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72047. _ezchip_macro_read_value_ &= ~(0xFF); \
  72048. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  72049. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72050. }
  72051. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit5 { \
  72052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72053. _ezchip_macro_read_value_ &= ~(0xFF); \
  72054. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  72055. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72056. }
  72057. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit6 { \
  72058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72059. _ezchip_macro_read_value_ &= ~(0xFF); \
  72060. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  72061. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72062. }
  72063. #define SET_GPIO_44_dout_sdio1_pad_cdata_out_bit7 { \
  72064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72065. _ezchip_macro_read_value_ &= ~(0xFF); \
  72066. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  72067. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72068. }
  72069. #define SET_GPIO_44_dout_sdio1_pad_rst_n { \
  72070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72071. _ezchip_macro_read_value_ &= ~(0xFF); \
  72072. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  72073. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72074. }
  72075. #define SET_GPIO_44_dout_spdif_tx_sdout { \
  72076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72077. _ezchip_macro_read_value_ &= ~(0xFF); \
  72078. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  72079. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72080. }
  72081. #define SET_GPIO_44_dout_spdif_tx_sdout_oen { \
  72082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72083. _ezchip_macro_read_value_ &= ~(0xFF); \
  72084. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  72085. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72086. }
  72087. #define SET_GPIO_44_dout_spi0_pad_oe_n { \
  72088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72089. _ezchip_macro_read_value_ &= ~(0xFF); \
  72090. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  72091. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72092. }
  72093. #define SET_GPIO_44_dout_spi0_pad_sck_out { \
  72094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72095. _ezchip_macro_read_value_ &= ~(0xFF); \
  72096. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  72097. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72098. }
  72099. #define SET_GPIO_44_dout_spi0_pad_ss_0_n { \
  72100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72101. _ezchip_macro_read_value_ &= ~(0xFF); \
  72102. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  72103. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72104. }
  72105. #define SET_GPIO_44_dout_spi0_pad_ss_1_n { \
  72106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72107. _ezchip_macro_read_value_ &= ~(0xFF); \
  72108. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  72109. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72110. }
  72111. #define SET_GPIO_44_dout_spi0_pad_txd { \
  72112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72113. _ezchip_macro_read_value_ &= ~(0xFF); \
  72114. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  72115. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72116. }
  72117. #define SET_GPIO_44_dout_spi1_pad_oe_n { \
  72118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72119. _ezchip_macro_read_value_ &= ~(0xFF); \
  72120. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  72121. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72122. }
  72123. #define SET_GPIO_44_dout_spi1_pad_sck_out { \
  72124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72125. _ezchip_macro_read_value_ &= ~(0xFF); \
  72126. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  72127. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72128. }
  72129. #define SET_GPIO_44_dout_spi1_pad_ss_0_n { \
  72130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72131. _ezchip_macro_read_value_ &= ~(0xFF); \
  72132. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  72133. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72134. }
  72135. #define SET_GPIO_44_dout_spi1_pad_ss_1_n { \
  72136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72137. _ezchip_macro_read_value_ &= ~(0xFF); \
  72138. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  72139. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72140. }
  72141. #define SET_GPIO_44_dout_spi1_pad_txd { \
  72142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72143. _ezchip_macro_read_value_ &= ~(0xFF); \
  72144. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  72145. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72146. }
  72147. #define SET_GPIO_44_dout_spi2_pad_oe_n { \
  72148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72149. _ezchip_macro_read_value_ &= ~(0xFF); \
  72150. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  72151. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72152. }
  72153. #define SET_GPIO_44_dout_spi2_pad_sck_out { \
  72154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72155. _ezchip_macro_read_value_ &= ~(0xFF); \
  72156. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  72157. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72158. }
  72159. #define SET_GPIO_44_dout_spi2_pad_ss_0_n { \
  72160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72161. _ezchip_macro_read_value_ &= ~(0xFF); \
  72162. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  72163. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72164. }
  72165. #define SET_GPIO_44_dout_spi2_pad_ss_1_n { \
  72166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72167. _ezchip_macro_read_value_ &= ~(0xFF); \
  72168. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  72169. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72170. }
  72171. #define SET_GPIO_44_dout_spi2_pad_txd { \
  72172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72173. _ezchip_macro_read_value_ &= ~(0xFF); \
  72174. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  72175. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72176. }
  72177. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit0 { \
  72178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72179. _ezchip_macro_read_value_ &= ~(0xFF); \
  72180. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  72181. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72182. }
  72183. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit1 { \
  72184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72185. _ezchip_macro_read_value_ &= ~(0xFF); \
  72186. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  72187. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72188. }
  72189. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit2 { \
  72190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72191. _ezchip_macro_read_value_ &= ~(0xFF); \
  72192. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  72193. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72194. }
  72195. #define SET_GPIO_44_dout_spi2ahb_pad_oe_n_bit3 { \
  72196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72197. _ezchip_macro_read_value_ &= ~(0xFF); \
  72198. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  72199. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72200. }
  72201. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit0 { \
  72202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72203. _ezchip_macro_read_value_ &= ~(0xFF); \
  72204. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  72205. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72206. }
  72207. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit1 { \
  72208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72209. _ezchip_macro_read_value_ &= ~(0xFF); \
  72210. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  72211. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72212. }
  72213. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit2 { \
  72214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72215. _ezchip_macro_read_value_ &= ~(0xFF); \
  72216. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  72217. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72218. }
  72219. #define SET_GPIO_44_dout_spi2ahb_pad_txd_bit3 { \
  72220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72221. _ezchip_macro_read_value_ &= ~(0xFF); \
  72222. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  72223. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72224. }
  72225. #define SET_GPIO_44_dout_spi3_pad_oe_n { \
  72226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72227. _ezchip_macro_read_value_ &= ~(0xFF); \
  72228. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  72229. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72230. }
  72231. #define SET_GPIO_44_dout_spi3_pad_sck_out { \
  72232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72233. _ezchip_macro_read_value_ &= ~(0xFF); \
  72234. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  72235. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72236. }
  72237. #define SET_GPIO_44_dout_spi3_pad_ss_0_n { \
  72238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72239. _ezchip_macro_read_value_ &= ~(0xFF); \
  72240. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  72241. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72242. }
  72243. #define SET_GPIO_44_dout_spi3_pad_ss_1_n { \
  72244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72245. _ezchip_macro_read_value_ &= ~(0xFF); \
  72246. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  72247. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72248. }
  72249. #define SET_GPIO_44_dout_spi3_pad_txd { \
  72250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72251. _ezchip_macro_read_value_ &= ~(0xFF); \
  72252. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  72253. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72254. }
  72255. #define SET_GPIO_44_dout_uart0_pad_dtrn { \
  72256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72257. _ezchip_macro_read_value_ &= ~(0xFF); \
  72258. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  72259. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72260. }
  72261. #define SET_GPIO_44_dout_uart0_pad_rtsn { \
  72262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72263. _ezchip_macro_read_value_ &= ~(0xFF); \
  72264. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  72265. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72266. }
  72267. #define SET_GPIO_44_dout_uart0_pad_sout { \
  72268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72269. _ezchip_macro_read_value_ &= ~(0xFF); \
  72270. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  72271. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72272. }
  72273. #define SET_GPIO_44_dout_uart1_pad_sout { \
  72274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72275. _ezchip_macro_read_value_ &= ~(0xFF); \
  72276. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  72277. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72278. }
  72279. #define SET_GPIO_44_dout_uart2_pad_dtr_n { \
  72280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72281. _ezchip_macro_read_value_ &= ~(0xFF); \
  72282. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  72283. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72284. }
  72285. #define SET_GPIO_44_dout_uart2_pad_rts_n { \
  72286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72287. _ezchip_macro_read_value_ &= ~(0xFF); \
  72288. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  72289. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72290. }
  72291. #define SET_GPIO_44_dout_uart2_pad_sout { \
  72292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72293. _ezchip_macro_read_value_ &= ~(0xFF); \
  72294. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  72295. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72296. }
  72297. #define SET_GPIO_44_dout_uart3_pad_sout { \
  72298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72299. _ezchip_macro_read_value_ &= ~(0xFF); \
  72300. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  72301. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72302. }
  72303. #define SET_GPIO_44_dout_usb_drv_bus { \
  72304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_dout_REG_ADDR); \
  72305. _ezchip_macro_read_value_ &= ~(0xFF); \
  72306. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  72307. MA_OUTW(gpio_44_dout_REG_ADDR,_ezchip_macro_read_value_); \
  72308. }
  72309. #define SET_GPIO_44_doen_reverse_(en) { \
  72310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72311. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  72312. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  72313. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72314. }
  72315. #define SET_GPIO_44_doen_LOW { \
  72316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72317. _ezchip_macro_read_value_ &= ~(0xFF); \
  72318. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  72319. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72320. }
  72321. #define SET_GPIO_44_doen_HIGH { \
  72322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72323. _ezchip_macro_read_value_ &= ~(0xFF); \
  72324. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  72325. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72326. }
  72327. #define SET_GPIO_44_doen_clk_gmac_tophyref { \
  72328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72329. _ezchip_macro_read_value_ &= ~(0xFF); \
  72330. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  72331. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72332. }
  72333. #define SET_GPIO_44_doen_cpu_jtag_tdo { \
  72334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72335. _ezchip_macro_read_value_ &= ~(0xFF); \
  72336. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  72337. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72338. }
  72339. #define SET_GPIO_44_doen_cpu_jtag_tdo_oen { \
  72340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72341. _ezchip_macro_read_value_ &= ~(0xFF); \
  72342. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  72343. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72344. }
  72345. #define SET_GPIO_44_doen_dmic_clk_out { \
  72346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72347. _ezchip_macro_read_value_ &= ~(0xFF); \
  72348. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  72349. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72350. }
  72351. #define SET_GPIO_44_doen_dsp_JTDOEn_pad { \
  72352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72353. _ezchip_macro_read_value_ &= ~(0xFF); \
  72354. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  72355. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72356. }
  72357. #define SET_GPIO_44_doen_dsp_JTDO_pad { \
  72358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72359. _ezchip_macro_read_value_ &= ~(0xFF); \
  72360. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  72361. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72362. }
  72363. #define SET_GPIO_44_doen_i2c0_pad_sck_oe { \
  72364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72365. _ezchip_macro_read_value_ &= ~(0xFF); \
  72366. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  72367. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72368. }
  72369. #define SET_GPIO_44_doen_i2c0_pad_sda_oe { \
  72370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72371. _ezchip_macro_read_value_ &= ~(0xFF); \
  72372. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  72373. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72374. }
  72375. #define SET_GPIO_44_doen_i2c1_pad_sck_oe { \
  72376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72377. _ezchip_macro_read_value_ &= ~(0xFF); \
  72378. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  72379. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72380. }
  72381. #define SET_GPIO_44_doen_i2c1_pad_sda_oe { \
  72382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72383. _ezchip_macro_read_value_ &= ~(0xFF); \
  72384. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  72385. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72386. }
  72387. #define SET_GPIO_44_doen_i2c2_pad_sck_oe { \
  72388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72389. _ezchip_macro_read_value_ &= ~(0xFF); \
  72390. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  72391. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72392. }
  72393. #define SET_GPIO_44_doen_i2c2_pad_sda_oe { \
  72394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72395. _ezchip_macro_read_value_ &= ~(0xFF); \
  72396. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  72397. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72398. }
  72399. #define SET_GPIO_44_doen_i2c3_pad_sck_oe { \
  72400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72401. _ezchip_macro_read_value_ &= ~(0xFF); \
  72402. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  72403. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72404. }
  72405. #define SET_GPIO_44_doen_i2c3_pad_sda_oe { \
  72406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72407. _ezchip_macro_read_value_ &= ~(0xFF); \
  72408. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  72409. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72410. }
  72411. #define SET_GPIO_44_doen_i2srx_bclk_out { \
  72412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72413. _ezchip_macro_read_value_ &= ~(0xFF); \
  72414. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  72415. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72416. }
  72417. #define SET_GPIO_44_doen_i2srx_bclk_out_oen { \
  72418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72419. _ezchip_macro_read_value_ &= ~(0xFF); \
  72420. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  72421. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72422. }
  72423. #define SET_GPIO_44_doen_i2srx_lrck_out { \
  72424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72425. _ezchip_macro_read_value_ &= ~(0xFF); \
  72426. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  72427. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72428. }
  72429. #define SET_GPIO_44_doen_i2srx_lrck_out_oen { \
  72430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72431. _ezchip_macro_read_value_ &= ~(0xFF); \
  72432. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  72433. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72434. }
  72435. #define SET_GPIO_44_doen_i2srx_mclk_out { \
  72436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72437. _ezchip_macro_read_value_ &= ~(0xFF); \
  72438. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  72439. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72440. }
  72441. #define SET_GPIO_44_doen_i2stx_bclk_out { \
  72442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72443. _ezchip_macro_read_value_ &= ~(0xFF); \
  72444. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  72445. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72446. }
  72447. #define SET_GPIO_44_doen_i2stx_bclk_out_oen { \
  72448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72449. _ezchip_macro_read_value_ &= ~(0xFF); \
  72450. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  72451. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72452. }
  72453. #define SET_GPIO_44_doen_i2stx_lrck_out { \
  72454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72455. _ezchip_macro_read_value_ &= ~(0xFF); \
  72456. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  72457. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72458. }
  72459. #define SET_GPIO_44_doen_i2stx_lrckout_oen { \
  72460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72461. _ezchip_macro_read_value_ &= ~(0xFF); \
  72462. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  72463. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72464. }
  72465. #define SET_GPIO_44_doen_i2stx_mclk_out { \
  72466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72467. _ezchip_macro_read_value_ &= ~(0xFF); \
  72468. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  72469. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72470. }
  72471. #define SET_GPIO_44_doen_i2stx_sdout0 { \
  72472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72473. _ezchip_macro_read_value_ &= ~(0xFF); \
  72474. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  72475. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72476. }
  72477. #define SET_GPIO_44_doen_i2stx_sdout1 { \
  72478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72479. _ezchip_macro_read_value_ &= ~(0xFF); \
  72480. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  72481. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72482. }
  72483. #define SET_GPIO_44_doen_lcd_pad_csm_n { \
  72484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72485. _ezchip_macro_read_value_ &= ~(0xFF); \
  72486. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  72487. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72488. }
  72489. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit0 { \
  72490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72491. _ezchip_macro_read_value_ &= ~(0xFF); \
  72492. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  72493. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72494. }
  72495. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit1 { \
  72496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72497. _ezchip_macro_read_value_ &= ~(0xFF); \
  72498. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  72499. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72500. }
  72501. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit2 { \
  72502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72503. _ezchip_macro_read_value_ &= ~(0xFF); \
  72504. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  72505. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72506. }
  72507. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit3 { \
  72508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72509. _ezchip_macro_read_value_ &= ~(0xFF); \
  72510. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  72511. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72512. }
  72513. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit4 { \
  72514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72515. _ezchip_macro_read_value_ &= ~(0xFF); \
  72516. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  72517. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72518. }
  72519. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit5 { \
  72520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72521. _ezchip_macro_read_value_ &= ~(0xFF); \
  72522. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  72523. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72524. }
  72525. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit6 { \
  72526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72527. _ezchip_macro_read_value_ &= ~(0xFF); \
  72528. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  72529. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72530. }
  72531. #define SET_GPIO_44_doen_pwm_pad_oe_n_bit7 { \
  72532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72533. _ezchip_macro_read_value_ &= ~(0xFF); \
  72534. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  72535. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72536. }
  72537. #define SET_GPIO_44_doen_pwm_pad_out_bit0 { \
  72538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72539. _ezchip_macro_read_value_ &= ~(0xFF); \
  72540. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  72541. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72542. }
  72543. #define SET_GPIO_44_doen_pwm_pad_out_bit1 { \
  72544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72545. _ezchip_macro_read_value_ &= ~(0xFF); \
  72546. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  72547. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72548. }
  72549. #define SET_GPIO_44_doen_pwm_pad_out_bit2 { \
  72550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72551. _ezchip_macro_read_value_ &= ~(0xFF); \
  72552. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  72553. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72554. }
  72555. #define SET_GPIO_44_doen_pwm_pad_out_bit3 { \
  72556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72557. _ezchip_macro_read_value_ &= ~(0xFF); \
  72558. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  72559. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72560. }
  72561. #define SET_GPIO_44_doen_pwm_pad_out_bit4 { \
  72562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72563. _ezchip_macro_read_value_ &= ~(0xFF); \
  72564. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  72565. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72566. }
  72567. #define SET_GPIO_44_doen_pwm_pad_out_bit5 { \
  72568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72569. _ezchip_macro_read_value_ &= ~(0xFF); \
  72570. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  72571. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72572. }
  72573. #define SET_GPIO_44_doen_pwm_pad_out_bit6 { \
  72574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72575. _ezchip_macro_read_value_ &= ~(0xFF); \
  72576. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  72577. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72578. }
  72579. #define SET_GPIO_44_doen_pwm_pad_out_bit7 { \
  72580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72581. _ezchip_macro_read_value_ &= ~(0xFF); \
  72582. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  72583. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72584. }
  72585. #define SET_GPIO_44_doen_pwmdac_left_out { \
  72586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72587. _ezchip_macro_read_value_ &= ~(0xFF); \
  72588. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  72589. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72590. }
  72591. #define SET_GPIO_44_doen_pwmdac_right_out { \
  72592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72593. _ezchip_macro_read_value_ &= ~(0xFF); \
  72594. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  72595. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72596. }
  72597. #define SET_GPIO_44_doen_qspi_csn1_out { \
  72598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72599. _ezchip_macro_read_value_ &= ~(0xFF); \
  72600. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  72601. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72602. }
  72603. #define SET_GPIO_44_doen_qspi_csn2_out { \
  72604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72605. _ezchip_macro_read_value_ &= ~(0xFF); \
  72606. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  72607. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72608. }
  72609. #define SET_GPIO_44_doen_qspi_csn3_out { \
  72610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72611. _ezchip_macro_read_value_ &= ~(0xFF); \
  72612. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  72613. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72614. }
  72615. #define SET_GPIO_44_doen_register23_SCFG_cmsensor_rst0 { \
  72616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72617. _ezchip_macro_read_value_ &= ~(0xFF); \
  72618. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  72619. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72620. }
  72621. #define SET_GPIO_44_doen_register23_SCFG_cmsensor_rst1 { \
  72622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72623. _ezchip_macro_read_value_ &= ~(0xFF); \
  72624. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  72625. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72626. }
  72627. #define SET_GPIO_44_doen_register32_SCFG_gmac_phy_rstn { \
  72628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72629. _ezchip_macro_read_value_ &= ~(0xFF); \
  72630. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  72631. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72632. }
  72633. #define SET_GPIO_44_doen_sdio0_pad_card_power_en { \
  72634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72635. _ezchip_macro_read_value_ &= ~(0xFF); \
  72636. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  72637. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72638. }
  72639. #define SET_GPIO_44_doen_sdio0_pad_cclk_out { \
  72640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72641. _ezchip_macro_read_value_ &= ~(0xFF); \
  72642. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  72643. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72644. }
  72645. #define SET_GPIO_44_doen_sdio0_pad_ccmd_oe { \
  72646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72647. _ezchip_macro_read_value_ &= ~(0xFF); \
  72648. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  72649. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72650. }
  72651. #define SET_GPIO_44_doen_sdio0_pad_ccmd_out { \
  72652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72653. _ezchip_macro_read_value_ &= ~(0xFF); \
  72654. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  72655. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72656. }
  72657. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit0 { \
  72658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72659. _ezchip_macro_read_value_ &= ~(0xFF); \
  72660. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  72661. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72662. }
  72663. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit1 { \
  72664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72665. _ezchip_macro_read_value_ &= ~(0xFF); \
  72666. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  72667. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72668. }
  72669. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit2 { \
  72670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72671. _ezchip_macro_read_value_ &= ~(0xFF); \
  72672. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  72673. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72674. }
  72675. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit3 { \
  72676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72677. _ezchip_macro_read_value_ &= ~(0xFF); \
  72678. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  72679. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72680. }
  72681. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit4 { \
  72682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72683. _ezchip_macro_read_value_ &= ~(0xFF); \
  72684. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  72685. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72686. }
  72687. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit5 { \
  72688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72689. _ezchip_macro_read_value_ &= ~(0xFF); \
  72690. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  72691. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72692. }
  72693. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit6 { \
  72694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72695. _ezchip_macro_read_value_ &= ~(0xFF); \
  72696. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  72697. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72698. }
  72699. #define SET_GPIO_44_doen_sdio0_pad_cdata_oe_bit7 { \
  72700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72701. _ezchip_macro_read_value_ &= ~(0xFF); \
  72702. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  72703. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72704. }
  72705. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit0 { \
  72706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72707. _ezchip_macro_read_value_ &= ~(0xFF); \
  72708. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  72709. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72710. }
  72711. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit1 { \
  72712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72713. _ezchip_macro_read_value_ &= ~(0xFF); \
  72714. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  72715. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72716. }
  72717. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit2 { \
  72718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72719. _ezchip_macro_read_value_ &= ~(0xFF); \
  72720. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  72721. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72722. }
  72723. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit3 { \
  72724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72725. _ezchip_macro_read_value_ &= ~(0xFF); \
  72726. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  72727. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72728. }
  72729. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit4 { \
  72730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72731. _ezchip_macro_read_value_ &= ~(0xFF); \
  72732. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  72733. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72734. }
  72735. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit5 { \
  72736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72737. _ezchip_macro_read_value_ &= ~(0xFF); \
  72738. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  72739. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72740. }
  72741. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit6 { \
  72742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72743. _ezchip_macro_read_value_ &= ~(0xFF); \
  72744. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  72745. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72746. }
  72747. #define SET_GPIO_44_doen_sdio0_pad_cdata_out_bit7 { \
  72748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72749. _ezchip_macro_read_value_ &= ~(0xFF); \
  72750. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  72751. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72752. }
  72753. #define SET_GPIO_44_doen_sdio0_pad_rst_n { \
  72754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72755. _ezchip_macro_read_value_ &= ~(0xFF); \
  72756. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  72757. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72758. }
  72759. #define SET_GPIO_44_doen_sdio1_pad_card_power_en { \
  72760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72761. _ezchip_macro_read_value_ &= ~(0xFF); \
  72762. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  72763. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72764. }
  72765. #define SET_GPIO_44_doen_sdio1_pad_cclk_out { \
  72766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72767. _ezchip_macro_read_value_ &= ~(0xFF); \
  72768. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  72769. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72770. }
  72771. #define SET_GPIO_44_doen_sdio1_pad_ccmd_oe { \
  72772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72773. _ezchip_macro_read_value_ &= ~(0xFF); \
  72774. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  72775. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72776. }
  72777. #define SET_GPIO_44_doen_sdio1_pad_ccmd_out { \
  72778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72779. _ezchip_macro_read_value_ &= ~(0xFF); \
  72780. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  72781. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72782. }
  72783. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit0 { \
  72784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72785. _ezchip_macro_read_value_ &= ~(0xFF); \
  72786. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  72787. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72788. }
  72789. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit1 { \
  72790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72791. _ezchip_macro_read_value_ &= ~(0xFF); \
  72792. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  72793. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72794. }
  72795. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit2 { \
  72796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72797. _ezchip_macro_read_value_ &= ~(0xFF); \
  72798. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  72799. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72800. }
  72801. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit3 { \
  72802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72803. _ezchip_macro_read_value_ &= ~(0xFF); \
  72804. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  72805. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72806. }
  72807. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit4 { \
  72808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72809. _ezchip_macro_read_value_ &= ~(0xFF); \
  72810. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  72811. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72812. }
  72813. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit5 { \
  72814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72815. _ezchip_macro_read_value_ &= ~(0xFF); \
  72816. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  72817. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72818. }
  72819. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit6 { \
  72820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72821. _ezchip_macro_read_value_ &= ~(0xFF); \
  72822. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  72823. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72824. }
  72825. #define SET_GPIO_44_doen_sdio1_pad_cdata_oe_bit7 { \
  72826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72827. _ezchip_macro_read_value_ &= ~(0xFF); \
  72828. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  72829. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72830. }
  72831. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit0 { \
  72832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72833. _ezchip_macro_read_value_ &= ~(0xFF); \
  72834. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  72835. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72836. }
  72837. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit1 { \
  72838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72839. _ezchip_macro_read_value_ &= ~(0xFF); \
  72840. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  72841. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72842. }
  72843. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit2 { \
  72844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72845. _ezchip_macro_read_value_ &= ~(0xFF); \
  72846. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  72847. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72848. }
  72849. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit3 { \
  72850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72851. _ezchip_macro_read_value_ &= ~(0xFF); \
  72852. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  72853. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72854. }
  72855. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit4 { \
  72856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72857. _ezchip_macro_read_value_ &= ~(0xFF); \
  72858. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  72859. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72860. }
  72861. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit5 { \
  72862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72863. _ezchip_macro_read_value_ &= ~(0xFF); \
  72864. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  72865. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72866. }
  72867. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit6 { \
  72868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72869. _ezchip_macro_read_value_ &= ~(0xFF); \
  72870. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  72871. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72872. }
  72873. #define SET_GPIO_44_doen_sdio1_pad_cdata_out_bit7 { \
  72874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72875. _ezchip_macro_read_value_ &= ~(0xFF); \
  72876. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  72877. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72878. }
  72879. #define SET_GPIO_44_doen_sdio1_pad_rst_n { \
  72880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72881. _ezchip_macro_read_value_ &= ~(0xFF); \
  72882. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  72883. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72884. }
  72885. #define SET_GPIO_44_doen_spdif_tx_sdout { \
  72886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72887. _ezchip_macro_read_value_ &= ~(0xFF); \
  72888. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  72889. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72890. }
  72891. #define SET_GPIO_44_doen_spdif_tx_sdout_oen { \
  72892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72893. _ezchip_macro_read_value_ &= ~(0xFF); \
  72894. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  72895. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72896. }
  72897. #define SET_GPIO_44_doen_spi0_pad_oe_n { \
  72898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72899. _ezchip_macro_read_value_ &= ~(0xFF); \
  72900. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  72901. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72902. }
  72903. #define SET_GPIO_44_doen_spi0_pad_sck_out { \
  72904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72905. _ezchip_macro_read_value_ &= ~(0xFF); \
  72906. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  72907. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72908. }
  72909. #define SET_GPIO_44_doen_spi0_pad_ss_0_n { \
  72910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72911. _ezchip_macro_read_value_ &= ~(0xFF); \
  72912. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  72913. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72914. }
  72915. #define SET_GPIO_44_doen_spi0_pad_ss_1_n { \
  72916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72917. _ezchip_macro_read_value_ &= ~(0xFF); \
  72918. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  72919. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72920. }
  72921. #define SET_GPIO_44_doen_spi0_pad_txd { \
  72922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72923. _ezchip_macro_read_value_ &= ~(0xFF); \
  72924. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  72925. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72926. }
  72927. #define SET_GPIO_44_doen_spi1_pad_oe_n { \
  72928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72929. _ezchip_macro_read_value_ &= ~(0xFF); \
  72930. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  72931. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72932. }
  72933. #define SET_GPIO_44_doen_spi1_pad_sck_out { \
  72934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72935. _ezchip_macro_read_value_ &= ~(0xFF); \
  72936. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  72937. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72938. }
  72939. #define SET_GPIO_44_doen_spi1_pad_ss_0_n { \
  72940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72941. _ezchip_macro_read_value_ &= ~(0xFF); \
  72942. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  72943. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72944. }
  72945. #define SET_GPIO_44_doen_spi1_pad_ss_1_n { \
  72946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72947. _ezchip_macro_read_value_ &= ~(0xFF); \
  72948. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  72949. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72950. }
  72951. #define SET_GPIO_44_doen_spi1_pad_txd { \
  72952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72953. _ezchip_macro_read_value_ &= ~(0xFF); \
  72954. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  72955. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72956. }
  72957. #define SET_GPIO_44_doen_spi2_pad_oe_n { \
  72958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72959. _ezchip_macro_read_value_ &= ~(0xFF); \
  72960. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  72961. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72962. }
  72963. #define SET_GPIO_44_doen_spi2_pad_sck_out { \
  72964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72965. _ezchip_macro_read_value_ &= ~(0xFF); \
  72966. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  72967. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72968. }
  72969. #define SET_GPIO_44_doen_spi2_pad_ss_0_n { \
  72970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72971. _ezchip_macro_read_value_ &= ~(0xFF); \
  72972. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  72973. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72974. }
  72975. #define SET_GPIO_44_doen_spi2_pad_ss_1_n { \
  72976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72977. _ezchip_macro_read_value_ &= ~(0xFF); \
  72978. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  72979. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72980. }
  72981. #define SET_GPIO_44_doen_spi2_pad_txd { \
  72982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72983. _ezchip_macro_read_value_ &= ~(0xFF); \
  72984. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  72985. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72986. }
  72987. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit0 { \
  72988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72989. _ezchip_macro_read_value_ &= ~(0xFF); \
  72990. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  72991. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72992. }
  72993. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit1 { \
  72994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  72995. _ezchip_macro_read_value_ &= ~(0xFF); \
  72996. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  72997. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  72998. }
  72999. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit2 { \
  73000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73001. _ezchip_macro_read_value_ &= ~(0xFF); \
  73002. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  73003. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73004. }
  73005. #define SET_GPIO_44_doen_spi2ahb_pad_oe_n_bit3 { \
  73006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73007. _ezchip_macro_read_value_ &= ~(0xFF); \
  73008. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  73009. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73010. }
  73011. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit0 { \
  73012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73013. _ezchip_macro_read_value_ &= ~(0xFF); \
  73014. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  73015. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73016. }
  73017. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit1 { \
  73018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73019. _ezchip_macro_read_value_ &= ~(0xFF); \
  73020. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  73021. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73022. }
  73023. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit2 { \
  73024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73025. _ezchip_macro_read_value_ &= ~(0xFF); \
  73026. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  73027. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73028. }
  73029. #define SET_GPIO_44_doen_spi2ahb_pad_txd_bit3 { \
  73030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73031. _ezchip_macro_read_value_ &= ~(0xFF); \
  73032. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  73033. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73034. }
  73035. #define SET_GPIO_44_doen_spi3_pad_oe_n { \
  73036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73037. _ezchip_macro_read_value_ &= ~(0xFF); \
  73038. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  73039. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73040. }
  73041. #define SET_GPIO_44_doen_spi3_pad_sck_out { \
  73042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73043. _ezchip_macro_read_value_ &= ~(0xFF); \
  73044. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  73045. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73046. }
  73047. #define SET_GPIO_44_doen_spi3_pad_ss_0_n { \
  73048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73049. _ezchip_macro_read_value_ &= ~(0xFF); \
  73050. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  73051. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73052. }
  73053. #define SET_GPIO_44_doen_spi3_pad_ss_1_n { \
  73054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73055. _ezchip_macro_read_value_ &= ~(0xFF); \
  73056. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  73057. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73058. }
  73059. #define SET_GPIO_44_doen_spi3_pad_txd { \
  73060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73061. _ezchip_macro_read_value_ &= ~(0xFF); \
  73062. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  73063. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73064. }
  73065. #define SET_GPIO_44_doen_uart0_pad_dtrn { \
  73066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73067. _ezchip_macro_read_value_ &= ~(0xFF); \
  73068. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  73069. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73070. }
  73071. #define SET_GPIO_44_doen_uart0_pad_rtsn { \
  73072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73073. _ezchip_macro_read_value_ &= ~(0xFF); \
  73074. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  73075. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73076. }
  73077. #define SET_GPIO_44_doen_uart0_pad_sout { \
  73078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73079. _ezchip_macro_read_value_ &= ~(0xFF); \
  73080. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  73081. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73082. }
  73083. #define SET_GPIO_44_doen_uart1_pad_sout { \
  73084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73085. _ezchip_macro_read_value_ &= ~(0xFF); \
  73086. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  73087. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73088. }
  73089. #define SET_GPIO_44_doen_uart2_pad_dtr_n { \
  73090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73091. _ezchip_macro_read_value_ &= ~(0xFF); \
  73092. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  73093. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73094. }
  73095. #define SET_GPIO_44_doen_uart2_pad_rts_n { \
  73096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73097. _ezchip_macro_read_value_ &= ~(0xFF); \
  73098. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  73099. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73100. }
  73101. #define SET_GPIO_44_doen_uart2_pad_sout { \
  73102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73103. _ezchip_macro_read_value_ &= ~(0xFF); \
  73104. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  73105. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73106. }
  73107. #define SET_GPIO_44_doen_uart3_pad_sout { \
  73108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73109. _ezchip_macro_read_value_ &= ~(0xFF); \
  73110. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  73111. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73112. }
  73113. #define SET_GPIO_44_doen_usb_drv_bus { \
  73114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_44_doen_REG_ADDR); \
  73115. _ezchip_macro_read_value_ &= ~(0xFF); \
  73116. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  73117. MA_OUTW(gpio_44_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73118. }
  73119. #define SET_GPIO_45_dout_reverse_(en) { \
  73120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73121. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  73122. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  73123. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73124. }
  73125. #define SET_GPIO_45_dout_LOW { \
  73126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73127. _ezchip_macro_read_value_ &= ~(0xFF); \
  73128. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  73129. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73130. }
  73131. #define SET_GPIO_45_dout_HIGH { \
  73132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73133. _ezchip_macro_read_value_ &= ~(0xFF); \
  73134. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  73135. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73136. }
  73137. #define SET_GPIO_45_dout_clk_gmac_tophyref { \
  73138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73139. _ezchip_macro_read_value_ &= ~(0xFF); \
  73140. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  73141. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73142. }
  73143. #define SET_GPIO_45_dout_cpu_jtag_tdo { \
  73144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73145. _ezchip_macro_read_value_ &= ~(0xFF); \
  73146. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  73147. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73148. }
  73149. #define SET_GPIO_45_dout_cpu_jtag_tdo_oen { \
  73150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73151. _ezchip_macro_read_value_ &= ~(0xFF); \
  73152. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  73153. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73154. }
  73155. #define SET_GPIO_45_dout_dmic_clk_out { \
  73156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73157. _ezchip_macro_read_value_ &= ~(0xFF); \
  73158. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  73159. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73160. }
  73161. #define SET_GPIO_45_dout_dsp_JTDOEn_pad { \
  73162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73163. _ezchip_macro_read_value_ &= ~(0xFF); \
  73164. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  73165. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73166. }
  73167. #define SET_GPIO_45_dout_dsp_JTDO_pad { \
  73168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73169. _ezchip_macro_read_value_ &= ~(0xFF); \
  73170. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  73171. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73172. }
  73173. #define SET_GPIO_45_dout_i2c0_pad_sck_oe { \
  73174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73175. _ezchip_macro_read_value_ &= ~(0xFF); \
  73176. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  73177. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73178. }
  73179. #define SET_GPIO_45_dout_i2c0_pad_sda_oe { \
  73180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73181. _ezchip_macro_read_value_ &= ~(0xFF); \
  73182. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  73183. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73184. }
  73185. #define SET_GPIO_45_dout_i2c1_pad_sck_oe { \
  73186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73187. _ezchip_macro_read_value_ &= ~(0xFF); \
  73188. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  73189. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73190. }
  73191. #define SET_GPIO_45_dout_i2c1_pad_sda_oe { \
  73192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73193. _ezchip_macro_read_value_ &= ~(0xFF); \
  73194. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  73195. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73196. }
  73197. #define SET_GPIO_45_dout_i2c2_pad_sck_oe { \
  73198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73199. _ezchip_macro_read_value_ &= ~(0xFF); \
  73200. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  73201. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73202. }
  73203. #define SET_GPIO_45_dout_i2c2_pad_sda_oe { \
  73204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73205. _ezchip_macro_read_value_ &= ~(0xFF); \
  73206. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  73207. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73208. }
  73209. #define SET_GPIO_45_dout_i2c3_pad_sck_oe { \
  73210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73211. _ezchip_macro_read_value_ &= ~(0xFF); \
  73212. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  73213. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73214. }
  73215. #define SET_GPIO_45_dout_i2c3_pad_sda_oe { \
  73216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73217. _ezchip_macro_read_value_ &= ~(0xFF); \
  73218. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  73219. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73220. }
  73221. #define SET_GPIO_45_dout_i2srx_bclk_out { \
  73222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73223. _ezchip_macro_read_value_ &= ~(0xFF); \
  73224. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  73225. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73226. }
  73227. #define SET_GPIO_45_dout_i2srx_bclk_out_oen { \
  73228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73229. _ezchip_macro_read_value_ &= ~(0xFF); \
  73230. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  73231. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73232. }
  73233. #define SET_GPIO_45_dout_i2srx_lrck_out { \
  73234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73235. _ezchip_macro_read_value_ &= ~(0xFF); \
  73236. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  73237. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73238. }
  73239. #define SET_GPIO_45_dout_i2srx_lrck_out_oen { \
  73240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73241. _ezchip_macro_read_value_ &= ~(0xFF); \
  73242. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  73243. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73244. }
  73245. #define SET_GPIO_45_dout_i2srx_mclk_out { \
  73246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73247. _ezchip_macro_read_value_ &= ~(0xFF); \
  73248. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  73249. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73250. }
  73251. #define SET_GPIO_45_dout_i2stx_bclk_out { \
  73252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73253. _ezchip_macro_read_value_ &= ~(0xFF); \
  73254. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  73255. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73256. }
  73257. #define SET_GPIO_45_dout_i2stx_bclk_out_oen { \
  73258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73259. _ezchip_macro_read_value_ &= ~(0xFF); \
  73260. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  73261. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73262. }
  73263. #define SET_GPIO_45_dout_i2stx_lrck_out { \
  73264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73265. _ezchip_macro_read_value_ &= ~(0xFF); \
  73266. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  73267. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73268. }
  73269. #define SET_GPIO_45_dout_i2stx_lrckout_oen { \
  73270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73271. _ezchip_macro_read_value_ &= ~(0xFF); \
  73272. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  73273. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73274. }
  73275. #define SET_GPIO_45_dout_i2stx_mclk_out { \
  73276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73277. _ezchip_macro_read_value_ &= ~(0xFF); \
  73278. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  73279. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73280. }
  73281. #define SET_GPIO_45_dout_i2stx_sdout0 { \
  73282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73283. _ezchip_macro_read_value_ &= ~(0xFF); \
  73284. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  73285. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73286. }
  73287. #define SET_GPIO_45_dout_i2stx_sdout1 { \
  73288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73289. _ezchip_macro_read_value_ &= ~(0xFF); \
  73290. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  73291. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73292. }
  73293. #define SET_GPIO_45_dout_lcd_pad_csm_n { \
  73294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73295. _ezchip_macro_read_value_ &= ~(0xFF); \
  73296. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  73297. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73298. }
  73299. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit0 { \
  73300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73301. _ezchip_macro_read_value_ &= ~(0xFF); \
  73302. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  73303. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73304. }
  73305. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit1 { \
  73306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73307. _ezchip_macro_read_value_ &= ~(0xFF); \
  73308. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  73309. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73310. }
  73311. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit2 { \
  73312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73313. _ezchip_macro_read_value_ &= ~(0xFF); \
  73314. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  73315. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73316. }
  73317. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit3 { \
  73318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73319. _ezchip_macro_read_value_ &= ~(0xFF); \
  73320. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  73321. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73322. }
  73323. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit4 { \
  73324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73325. _ezchip_macro_read_value_ &= ~(0xFF); \
  73326. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  73327. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73328. }
  73329. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit5 { \
  73330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73331. _ezchip_macro_read_value_ &= ~(0xFF); \
  73332. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  73333. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73334. }
  73335. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit6 { \
  73336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73337. _ezchip_macro_read_value_ &= ~(0xFF); \
  73338. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  73339. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73340. }
  73341. #define SET_GPIO_45_dout_pwm_pad_oe_n_bit7 { \
  73342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73343. _ezchip_macro_read_value_ &= ~(0xFF); \
  73344. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  73345. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73346. }
  73347. #define SET_GPIO_45_dout_pwm_pad_out_bit0 { \
  73348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73349. _ezchip_macro_read_value_ &= ~(0xFF); \
  73350. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  73351. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73352. }
  73353. #define SET_GPIO_45_dout_pwm_pad_out_bit1 { \
  73354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73355. _ezchip_macro_read_value_ &= ~(0xFF); \
  73356. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  73357. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73358. }
  73359. #define SET_GPIO_45_dout_pwm_pad_out_bit2 { \
  73360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73361. _ezchip_macro_read_value_ &= ~(0xFF); \
  73362. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  73363. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73364. }
  73365. #define SET_GPIO_45_dout_pwm_pad_out_bit3 { \
  73366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73367. _ezchip_macro_read_value_ &= ~(0xFF); \
  73368. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  73369. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73370. }
  73371. #define SET_GPIO_45_dout_pwm_pad_out_bit4 { \
  73372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73373. _ezchip_macro_read_value_ &= ~(0xFF); \
  73374. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  73375. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73376. }
  73377. #define SET_GPIO_45_dout_pwm_pad_out_bit5 { \
  73378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73379. _ezchip_macro_read_value_ &= ~(0xFF); \
  73380. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  73381. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73382. }
  73383. #define SET_GPIO_45_dout_pwm_pad_out_bit6 { \
  73384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73385. _ezchip_macro_read_value_ &= ~(0xFF); \
  73386. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  73387. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73388. }
  73389. #define SET_GPIO_45_dout_pwm_pad_out_bit7 { \
  73390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73391. _ezchip_macro_read_value_ &= ~(0xFF); \
  73392. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  73393. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73394. }
  73395. #define SET_GPIO_45_dout_pwmdac_left_out { \
  73396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73397. _ezchip_macro_read_value_ &= ~(0xFF); \
  73398. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  73399. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73400. }
  73401. #define SET_GPIO_45_dout_pwmdac_right_out { \
  73402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73403. _ezchip_macro_read_value_ &= ~(0xFF); \
  73404. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  73405. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73406. }
  73407. #define SET_GPIO_45_dout_qspi_csn1_out { \
  73408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73409. _ezchip_macro_read_value_ &= ~(0xFF); \
  73410. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  73411. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73412. }
  73413. #define SET_GPIO_45_dout_qspi_csn2_out { \
  73414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73415. _ezchip_macro_read_value_ &= ~(0xFF); \
  73416. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  73417. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73418. }
  73419. #define SET_GPIO_45_dout_qspi_csn3_out { \
  73420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73421. _ezchip_macro_read_value_ &= ~(0xFF); \
  73422. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  73423. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73424. }
  73425. #define SET_GPIO_45_dout_register23_SCFG_cmsensor_rst0 { \
  73426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73427. _ezchip_macro_read_value_ &= ~(0xFF); \
  73428. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  73429. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73430. }
  73431. #define SET_GPIO_45_dout_register23_SCFG_cmsensor_rst1 { \
  73432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73433. _ezchip_macro_read_value_ &= ~(0xFF); \
  73434. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  73435. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73436. }
  73437. #define SET_GPIO_45_dout_register32_SCFG_gmac_phy_rstn { \
  73438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73439. _ezchip_macro_read_value_ &= ~(0xFF); \
  73440. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  73441. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73442. }
  73443. #define SET_GPIO_45_dout_sdio0_pad_card_power_en { \
  73444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73445. _ezchip_macro_read_value_ &= ~(0xFF); \
  73446. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  73447. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73448. }
  73449. #define SET_GPIO_45_dout_sdio0_pad_cclk_out { \
  73450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73451. _ezchip_macro_read_value_ &= ~(0xFF); \
  73452. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  73453. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73454. }
  73455. #define SET_GPIO_45_dout_sdio0_pad_ccmd_oe { \
  73456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73457. _ezchip_macro_read_value_ &= ~(0xFF); \
  73458. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  73459. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73460. }
  73461. #define SET_GPIO_45_dout_sdio0_pad_ccmd_out { \
  73462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73463. _ezchip_macro_read_value_ &= ~(0xFF); \
  73464. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  73465. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73466. }
  73467. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit0 { \
  73468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73469. _ezchip_macro_read_value_ &= ~(0xFF); \
  73470. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  73471. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73472. }
  73473. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit1 { \
  73474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73475. _ezchip_macro_read_value_ &= ~(0xFF); \
  73476. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  73477. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73478. }
  73479. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit2 { \
  73480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73481. _ezchip_macro_read_value_ &= ~(0xFF); \
  73482. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  73483. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73484. }
  73485. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit3 { \
  73486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73487. _ezchip_macro_read_value_ &= ~(0xFF); \
  73488. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  73489. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73490. }
  73491. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit4 { \
  73492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73493. _ezchip_macro_read_value_ &= ~(0xFF); \
  73494. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  73495. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73496. }
  73497. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit5 { \
  73498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73499. _ezchip_macro_read_value_ &= ~(0xFF); \
  73500. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  73501. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73502. }
  73503. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit6 { \
  73504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73505. _ezchip_macro_read_value_ &= ~(0xFF); \
  73506. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  73507. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73508. }
  73509. #define SET_GPIO_45_dout_sdio0_pad_cdata_oe_bit7 { \
  73510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73511. _ezchip_macro_read_value_ &= ~(0xFF); \
  73512. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  73513. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73514. }
  73515. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit0 { \
  73516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73517. _ezchip_macro_read_value_ &= ~(0xFF); \
  73518. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  73519. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73520. }
  73521. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit1 { \
  73522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73523. _ezchip_macro_read_value_ &= ~(0xFF); \
  73524. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  73525. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73526. }
  73527. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit2 { \
  73528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73529. _ezchip_macro_read_value_ &= ~(0xFF); \
  73530. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  73531. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73532. }
  73533. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit3 { \
  73534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73535. _ezchip_macro_read_value_ &= ~(0xFF); \
  73536. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  73537. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73538. }
  73539. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit4 { \
  73540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73541. _ezchip_macro_read_value_ &= ~(0xFF); \
  73542. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  73543. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73544. }
  73545. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit5 { \
  73546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73547. _ezchip_macro_read_value_ &= ~(0xFF); \
  73548. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  73549. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73550. }
  73551. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit6 { \
  73552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73553. _ezchip_macro_read_value_ &= ~(0xFF); \
  73554. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  73555. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73556. }
  73557. #define SET_GPIO_45_dout_sdio0_pad_cdata_out_bit7 { \
  73558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73559. _ezchip_macro_read_value_ &= ~(0xFF); \
  73560. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  73561. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73562. }
  73563. #define SET_GPIO_45_dout_sdio0_pad_rst_n { \
  73564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73565. _ezchip_macro_read_value_ &= ~(0xFF); \
  73566. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  73567. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73568. }
  73569. #define SET_GPIO_45_dout_sdio1_pad_card_power_en { \
  73570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73571. _ezchip_macro_read_value_ &= ~(0xFF); \
  73572. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  73573. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73574. }
  73575. #define SET_GPIO_45_dout_sdio1_pad_cclk_out { \
  73576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73577. _ezchip_macro_read_value_ &= ~(0xFF); \
  73578. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  73579. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73580. }
  73581. #define SET_GPIO_45_dout_sdio1_pad_ccmd_oe { \
  73582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73583. _ezchip_macro_read_value_ &= ~(0xFF); \
  73584. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  73585. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73586. }
  73587. #define SET_GPIO_45_dout_sdio1_pad_ccmd_out { \
  73588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73589. _ezchip_macro_read_value_ &= ~(0xFF); \
  73590. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  73591. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73592. }
  73593. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit0 { \
  73594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73595. _ezchip_macro_read_value_ &= ~(0xFF); \
  73596. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  73597. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73598. }
  73599. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit1 { \
  73600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73601. _ezchip_macro_read_value_ &= ~(0xFF); \
  73602. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  73603. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73604. }
  73605. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit2 { \
  73606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73607. _ezchip_macro_read_value_ &= ~(0xFF); \
  73608. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  73609. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73610. }
  73611. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit3 { \
  73612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73613. _ezchip_macro_read_value_ &= ~(0xFF); \
  73614. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  73615. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73616. }
  73617. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit4 { \
  73618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73619. _ezchip_macro_read_value_ &= ~(0xFF); \
  73620. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  73621. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73622. }
  73623. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit5 { \
  73624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73625. _ezchip_macro_read_value_ &= ~(0xFF); \
  73626. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  73627. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73628. }
  73629. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit6 { \
  73630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73631. _ezchip_macro_read_value_ &= ~(0xFF); \
  73632. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  73633. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73634. }
  73635. #define SET_GPIO_45_dout_sdio1_pad_cdata_oe_bit7 { \
  73636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73637. _ezchip_macro_read_value_ &= ~(0xFF); \
  73638. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  73639. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73640. }
  73641. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit0 { \
  73642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73643. _ezchip_macro_read_value_ &= ~(0xFF); \
  73644. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  73645. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73646. }
  73647. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit1 { \
  73648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73649. _ezchip_macro_read_value_ &= ~(0xFF); \
  73650. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  73651. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73652. }
  73653. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit2 { \
  73654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73655. _ezchip_macro_read_value_ &= ~(0xFF); \
  73656. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  73657. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73658. }
  73659. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit3 { \
  73660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73661. _ezchip_macro_read_value_ &= ~(0xFF); \
  73662. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  73663. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73664. }
  73665. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit4 { \
  73666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73667. _ezchip_macro_read_value_ &= ~(0xFF); \
  73668. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  73669. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73670. }
  73671. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit5 { \
  73672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73673. _ezchip_macro_read_value_ &= ~(0xFF); \
  73674. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  73675. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73676. }
  73677. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit6 { \
  73678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73679. _ezchip_macro_read_value_ &= ~(0xFF); \
  73680. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  73681. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73682. }
  73683. #define SET_GPIO_45_dout_sdio1_pad_cdata_out_bit7 { \
  73684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73685. _ezchip_macro_read_value_ &= ~(0xFF); \
  73686. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  73687. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73688. }
  73689. #define SET_GPIO_45_dout_sdio1_pad_rst_n { \
  73690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73691. _ezchip_macro_read_value_ &= ~(0xFF); \
  73692. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  73693. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73694. }
  73695. #define SET_GPIO_45_dout_spdif_tx_sdout { \
  73696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73697. _ezchip_macro_read_value_ &= ~(0xFF); \
  73698. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  73699. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73700. }
  73701. #define SET_GPIO_45_dout_spdif_tx_sdout_oen { \
  73702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73703. _ezchip_macro_read_value_ &= ~(0xFF); \
  73704. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  73705. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73706. }
  73707. #define SET_GPIO_45_dout_spi0_pad_oe_n { \
  73708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73709. _ezchip_macro_read_value_ &= ~(0xFF); \
  73710. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  73711. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73712. }
  73713. #define SET_GPIO_45_dout_spi0_pad_sck_out { \
  73714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73715. _ezchip_macro_read_value_ &= ~(0xFF); \
  73716. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  73717. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73718. }
  73719. #define SET_GPIO_45_dout_spi0_pad_ss_0_n { \
  73720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73721. _ezchip_macro_read_value_ &= ~(0xFF); \
  73722. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  73723. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73724. }
  73725. #define SET_GPIO_45_dout_spi0_pad_ss_1_n { \
  73726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73727. _ezchip_macro_read_value_ &= ~(0xFF); \
  73728. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  73729. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73730. }
  73731. #define SET_GPIO_45_dout_spi0_pad_txd { \
  73732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73733. _ezchip_macro_read_value_ &= ~(0xFF); \
  73734. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  73735. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73736. }
  73737. #define SET_GPIO_45_dout_spi1_pad_oe_n { \
  73738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73739. _ezchip_macro_read_value_ &= ~(0xFF); \
  73740. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  73741. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73742. }
  73743. #define SET_GPIO_45_dout_spi1_pad_sck_out { \
  73744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73745. _ezchip_macro_read_value_ &= ~(0xFF); \
  73746. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  73747. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73748. }
  73749. #define SET_GPIO_45_dout_spi1_pad_ss_0_n { \
  73750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73751. _ezchip_macro_read_value_ &= ~(0xFF); \
  73752. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  73753. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73754. }
  73755. #define SET_GPIO_45_dout_spi1_pad_ss_1_n { \
  73756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73757. _ezchip_macro_read_value_ &= ~(0xFF); \
  73758. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  73759. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73760. }
  73761. #define SET_GPIO_45_dout_spi1_pad_txd { \
  73762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73763. _ezchip_macro_read_value_ &= ~(0xFF); \
  73764. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  73765. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73766. }
  73767. #define SET_GPIO_45_dout_spi2_pad_oe_n { \
  73768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73769. _ezchip_macro_read_value_ &= ~(0xFF); \
  73770. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  73771. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73772. }
  73773. #define SET_GPIO_45_dout_spi2_pad_sck_out { \
  73774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73775. _ezchip_macro_read_value_ &= ~(0xFF); \
  73776. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  73777. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73778. }
  73779. #define SET_GPIO_45_dout_spi2_pad_ss_0_n { \
  73780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73781. _ezchip_macro_read_value_ &= ~(0xFF); \
  73782. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  73783. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73784. }
  73785. #define SET_GPIO_45_dout_spi2_pad_ss_1_n { \
  73786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73787. _ezchip_macro_read_value_ &= ~(0xFF); \
  73788. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  73789. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73790. }
  73791. #define SET_GPIO_45_dout_spi2_pad_txd { \
  73792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73793. _ezchip_macro_read_value_ &= ~(0xFF); \
  73794. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  73795. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73796. }
  73797. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit0 { \
  73798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73799. _ezchip_macro_read_value_ &= ~(0xFF); \
  73800. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  73801. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73802. }
  73803. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit1 { \
  73804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73805. _ezchip_macro_read_value_ &= ~(0xFF); \
  73806. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  73807. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73808. }
  73809. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit2 { \
  73810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73811. _ezchip_macro_read_value_ &= ~(0xFF); \
  73812. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  73813. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73814. }
  73815. #define SET_GPIO_45_dout_spi2ahb_pad_oe_n_bit3 { \
  73816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73817. _ezchip_macro_read_value_ &= ~(0xFF); \
  73818. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  73819. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73820. }
  73821. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit0 { \
  73822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73823. _ezchip_macro_read_value_ &= ~(0xFF); \
  73824. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  73825. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73826. }
  73827. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit1 { \
  73828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73829. _ezchip_macro_read_value_ &= ~(0xFF); \
  73830. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  73831. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73832. }
  73833. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit2 { \
  73834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73835. _ezchip_macro_read_value_ &= ~(0xFF); \
  73836. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  73837. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73838. }
  73839. #define SET_GPIO_45_dout_spi2ahb_pad_txd_bit3 { \
  73840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73841. _ezchip_macro_read_value_ &= ~(0xFF); \
  73842. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  73843. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73844. }
  73845. #define SET_GPIO_45_dout_spi3_pad_oe_n { \
  73846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73847. _ezchip_macro_read_value_ &= ~(0xFF); \
  73848. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  73849. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73850. }
  73851. #define SET_GPIO_45_dout_spi3_pad_sck_out { \
  73852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73853. _ezchip_macro_read_value_ &= ~(0xFF); \
  73854. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  73855. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73856. }
  73857. #define SET_GPIO_45_dout_spi3_pad_ss_0_n { \
  73858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73859. _ezchip_macro_read_value_ &= ~(0xFF); \
  73860. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  73861. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73862. }
  73863. #define SET_GPIO_45_dout_spi3_pad_ss_1_n { \
  73864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73865. _ezchip_macro_read_value_ &= ~(0xFF); \
  73866. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  73867. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73868. }
  73869. #define SET_GPIO_45_dout_spi3_pad_txd { \
  73870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73871. _ezchip_macro_read_value_ &= ~(0xFF); \
  73872. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  73873. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73874. }
  73875. #define SET_GPIO_45_dout_uart0_pad_dtrn { \
  73876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73877. _ezchip_macro_read_value_ &= ~(0xFF); \
  73878. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  73879. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73880. }
  73881. #define SET_GPIO_45_dout_uart0_pad_rtsn { \
  73882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73883. _ezchip_macro_read_value_ &= ~(0xFF); \
  73884. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  73885. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73886. }
  73887. #define SET_GPIO_45_dout_uart0_pad_sout { \
  73888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73889. _ezchip_macro_read_value_ &= ~(0xFF); \
  73890. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  73891. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73892. }
  73893. #define SET_GPIO_45_dout_uart1_pad_sout { \
  73894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73895. _ezchip_macro_read_value_ &= ~(0xFF); \
  73896. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  73897. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73898. }
  73899. #define SET_GPIO_45_dout_uart2_pad_dtr_n { \
  73900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73901. _ezchip_macro_read_value_ &= ~(0xFF); \
  73902. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  73903. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73904. }
  73905. #define SET_GPIO_45_dout_uart2_pad_rts_n { \
  73906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73907. _ezchip_macro_read_value_ &= ~(0xFF); \
  73908. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  73909. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73910. }
  73911. #define SET_GPIO_45_dout_uart2_pad_sout { \
  73912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73913. _ezchip_macro_read_value_ &= ~(0xFF); \
  73914. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  73915. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73916. }
  73917. #define SET_GPIO_45_dout_uart3_pad_sout { \
  73918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73919. _ezchip_macro_read_value_ &= ~(0xFF); \
  73920. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  73921. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73922. }
  73923. #define SET_GPIO_45_dout_usb_drv_bus { \
  73924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_dout_REG_ADDR); \
  73925. _ezchip_macro_read_value_ &= ~(0xFF); \
  73926. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  73927. MA_OUTW(gpio_45_dout_REG_ADDR,_ezchip_macro_read_value_); \
  73928. }
  73929. #define SET_GPIO_45_doen_reverse_(en) { \
  73930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73931. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  73932. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  73933. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73934. }
  73935. #define SET_GPIO_45_doen_LOW { \
  73936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73937. _ezchip_macro_read_value_ &= ~(0xFF); \
  73938. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  73939. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73940. }
  73941. #define SET_GPIO_45_doen_HIGH { \
  73942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73943. _ezchip_macro_read_value_ &= ~(0xFF); \
  73944. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  73945. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73946. }
  73947. #define SET_GPIO_45_doen_clk_gmac_tophyref { \
  73948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73949. _ezchip_macro_read_value_ &= ~(0xFF); \
  73950. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  73951. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73952. }
  73953. #define SET_GPIO_45_doen_cpu_jtag_tdo { \
  73954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73955. _ezchip_macro_read_value_ &= ~(0xFF); \
  73956. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  73957. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73958. }
  73959. #define SET_GPIO_45_doen_cpu_jtag_tdo_oen { \
  73960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73961. _ezchip_macro_read_value_ &= ~(0xFF); \
  73962. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  73963. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73964. }
  73965. #define SET_GPIO_45_doen_dmic_clk_out { \
  73966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73967. _ezchip_macro_read_value_ &= ~(0xFF); \
  73968. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  73969. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73970. }
  73971. #define SET_GPIO_45_doen_dsp_JTDOEn_pad { \
  73972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73973. _ezchip_macro_read_value_ &= ~(0xFF); \
  73974. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  73975. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73976. }
  73977. #define SET_GPIO_45_doen_dsp_JTDO_pad { \
  73978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73979. _ezchip_macro_read_value_ &= ~(0xFF); \
  73980. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  73981. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73982. }
  73983. #define SET_GPIO_45_doen_i2c0_pad_sck_oe { \
  73984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73985. _ezchip_macro_read_value_ &= ~(0xFF); \
  73986. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  73987. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73988. }
  73989. #define SET_GPIO_45_doen_i2c0_pad_sda_oe { \
  73990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73991. _ezchip_macro_read_value_ &= ~(0xFF); \
  73992. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  73993. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  73994. }
  73995. #define SET_GPIO_45_doen_i2c1_pad_sck_oe { \
  73996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  73997. _ezchip_macro_read_value_ &= ~(0xFF); \
  73998. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  73999. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74000. }
  74001. #define SET_GPIO_45_doen_i2c1_pad_sda_oe { \
  74002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74003. _ezchip_macro_read_value_ &= ~(0xFF); \
  74004. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  74005. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74006. }
  74007. #define SET_GPIO_45_doen_i2c2_pad_sck_oe { \
  74008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74009. _ezchip_macro_read_value_ &= ~(0xFF); \
  74010. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  74011. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74012. }
  74013. #define SET_GPIO_45_doen_i2c2_pad_sda_oe { \
  74014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74015. _ezchip_macro_read_value_ &= ~(0xFF); \
  74016. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  74017. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74018. }
  74019. #define SET_GPIO_45_doen_i2c3_pad_sck_oe { \
  74020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74021. _ezchip_macro_read_value_ &= ~(0xFF); \
  74022. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  74023. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74024. }
  74025. #define SET_GPIO_45_doen_i2c3_pad_sda_oe { \
  74026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74027. _ezchip_macro_read_value_ &= ~(0xFF); \
  74028. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  74029. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74030. }
  74031. #define SET_GPIO_45_doen_i2srx_bclk_out { \
  74032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74033. _ezchip_macro_read_value_ &= ~(0xFF); \
  74034. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  74035. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74036. }
  74037. #define SET_GPIO_45_doen_i2srx_bclk_out_oen { \
  74038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74039. _ezchip_macro_read_value_ &= ~(0xFF); \
  74040. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  74041. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74042. }
  74043. #define SET_GPIO_45_doen_i2srx_lrck_out { \
  74044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74045. _ezchip_macro_read_value_ &= ~(0xFF); \
  74046. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  74047. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74048. }
  74049. #define SET_GPIO_45_doen_i2srx_lrck_out_oen { \
  74050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74051. _ezchip_macro_read_value_ &= ~(0xFF); \
  74052. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  74053. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74054. }
  74055. #define SET_GPIO_45_doen_i2srx_mclk_out { \
  74056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74057. _ezchip_macro_read_value_ &= ~(0xFF); \
  74058. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  74059. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74060. }
  74061. #define SET_GPIO_45_doen_i2stx_bclk_out { \
  74062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74063. _ezchip_macro_read_value_ &= ~(0xFF); \
  74064. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  74065. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74066. }
  74067. #define SET_GPIO_45_doen_i2stx_bclk_out_oen { \
  74068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74069. _ezchip_macro_read_value_ &= ~(0xFF); \
  74070. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  74071. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74072. }
  74073. #define SET_GPIO_45_doen_i2stx_lrck_out { \
  74074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74075. _ezchip_macro_read_value_ &= ~(0xFF); \
  74076. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  74077. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74078. }
  74079. #define SET_GPIO_45_doen_i2stx_lrckout_oen { \
  74080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74081. _ezchip_macro_read_value_ &= ~(0xFF); \
  74082. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  74083. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74084. }
  74085. #define SET_GPIO_45_doen_i2stx_mclk_out { \
  74086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74087. _ezchip_macro_read_value_ &= ~(0xFF); \
  74088. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  74089. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74090. }
  74091. #define SET_GPIO_45_doen_i2stx_sdout0 { \
  74092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74093. _ezchip_macro_read_value_ &= ~(0xFF); \
  74094. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  74095. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74096. }
  74097. #define SET_GPIO_45_doen_i2stx_sdout1 { \
  74098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74099. _ezchip_macro_read_value_ &= ~(0xFF); \
  74100. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  74101. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74102. }
  74103. #define SET_GPIO_45_doen_lcd_pad_csm_n { \
  74104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74105. _ezchip_macro_read_value_ &= ~(0xFF); \
  74106. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  74107. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74108. }
  74109. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit0 { \
  74110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74111. _ezchip_macro_read_value_ &= ~(0xFF); \
  74112. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  74113. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74114. }
  74115. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit1 { \
  74116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74117. _ezchip_macro_read_value_ &= ~(0xFF); \
  74118. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  74119. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74120. }
  74121. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit2 { \
  74122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74123. _ezchip_macro_read_value_ &= ~(0xFF); \
  74124. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  74125. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74126. }
  74127. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit3 { \
  74128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74129. _ezchip_macro_read_value_ &= ~(0xFF); \
  74130. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  74131. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74132. }
  74133. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit4 { \
  74134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74135. _ezchip_macro_read_value_ &= ~(0xFF); \
  74136. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  74137. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74138. }
  74139. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit5 { \
  74140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74141. _ezchip_macro_read_value_ &= ~(0xFF); \
  74142. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  74143. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74144. }
  74145. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit6 { \
  74146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74147. _ezchip_macro_read_value_ &= ~(0xFF); \
  74148. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  74149. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74150. }
  74151. #define SET_GPIO_45_doen_pwm_pad_oe_n_bit7 { \
  74152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74153. _ezchip_macro_read_value_ &= ~(0xFF); \
  74154. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  74155. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74156. }
  74157. #define SET_GPIO_45_doen_pwm_pad_out_bit0 { \
  74158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74159. _ezchip_macro_read_value_ &= ~(0xFF); \
  74160. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  74161. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74162. }
  74163. #define SET_GPIO_45_doen_pwm_pad_out_bit1 { \
  74164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74165. _ezchip_macro_read_value_ &= ~(0xFF); \
  74166. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  74167. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74168. }
  74169. #define SET_GPIO_45_doen_pwm_pad_out_bit2 { \
  74170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74171. _ezchip_macro_read_value_ &= ~(0xFF); \
  74172. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  74173. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74174. }
  74175. #define SET_GPIO_45_doen_pwm_pad_out_bit3 { \
  74176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74177. _ezchip_macro_read_value_ &= ~(0xFF); \
  74178. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  74179. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74180. }
  74181. #define SET_GPIO_45_doen_pwm_pad_out_bit4 { \
  74182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74183. _ezchip_macro_read_value_ &= ~(0xFF); \
  74184. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  74185. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74186. }
  74187. #define SET_GPIO_45_doen_pwm_pad_out_bit5 { \
  74188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74189. _ezchip_macro_read_value_ &= ~(0xFF); \
  74190. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  74191. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74192. }
  74193. #define SET_GPIO_45_doen_pwm_pad_out_bit6 { \
  74194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74195. _ezchip_macro_read_value_ &= ~(0xFF); \
  74196. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  74197. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74198. }
  74199. #define SET_GPIO_45_doen_pwm_pad_out_bit7 { \
  74200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74201. _ezchip_macro_read_value_ &= ~(0xFF); \
  74202. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  74203. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74204. }
  74205. #define SET_GPIO_45_doen_pwmdac_left_out { \
  74206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74207. _ezchip_macro_read_value_ &= ~(0xFF); \
  74208. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  74209. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74210. }
  74211. #define SET_GPIO_45_doen_pwmdac_right_out { \
  74212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74213. _ezchip_macro_read_value_ &= ~(0xFF); \
  74214. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  74215. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74216. }
  74217. #define SET_GPIO_45_doen_qspi_csn1_out { \
  74218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74219. _ezchip_macro_read_value_ &= ~(0xFF); \
  74220. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  74221. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74222. }
  74223. #define SET_GPIO_45_doen_qspi_csn2_out { \
  74224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74225. _ezchip_macro_read_value_ &= ~(0xFF); \
  74226. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  74227. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74228. }
  74229. #define SET_GPIO_45_doen_qspi_csn3_out { \
  74230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74231. _ezchip_macro_read_value_ &= ~(0xFF); \
  74232. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  74233. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74234. }
  74235. #define SET_GPIO_45_doen_register23_SCFG_cmsensor_rst0 { \
  74236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74237. _ezchip_macro_read_value_ &= ~(0xFF); \
  74238. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  74239. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74240. }
  74241. #define SET_GPIO_45_doen_register23_SCFG_cmsensor_rst1 { \
  74242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74243. _ezchip_macro_read_value_ &= ~(0xFF); \
  74244. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  74245. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74246. }
  74247. #define SET_GPIO_45_doen_register32_SCFG_gmac_phy_rstn { \
  74248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74249. _ezchip_macro_read_value_ &= ~(0xFF); \
  74250. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  74251. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74252. }
  74253. #define SET_GPIO_45_doen_sdio0_pad_card_power_en { \
  74254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74255. _ezchip_macro_read_value_ &= ~(0xFF); \
  74256. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  74257. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74258. }
  74259. #define SET_GPIO_45_doen_sdio0_pad_cclk_out { \
  74260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74261. _ezchip_macro_read_value_ &= ~(0xFF); \
  74262. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  74263. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74264. }
  74265. #define SET_GPIO_45_doen_sdio0_pad_ccmd_oe { \
  74266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74267. _ezchip_macro_read_value_ &= ~(0xFF); \
  74268. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  74269. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74270. }
  74271. #define SET_GPIO_45_doen_sdio0_pad_ccmd_out { \
  74272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74273. _ezchip_macro_read_value_ &= ~(0xFF); \
  74274. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  74275. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74276. }
  74277. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit0 { \
  74278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74279. _ezchip_macro_read_value_ &= ~(0xFF); \
  74280. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  74281. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74282. }
  74283. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit1 { \
  74284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74285. _ezchip_macro_read_value_ &= ~(0xFF); \
  74286. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  74287. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74288. }
  74289. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit2 { \
  74290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74291. _ezchip_macro_read_value_ &= ~(0xFF); \
  74292. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  74293. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74294. }
  74295. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit3 { \
  74296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74297. _ezchip_macro_read_value_ &= ~(0xFF); \
  74298. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  74299. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74300. }
  74301. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit4 { \
  74302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74303. _ezchip_macro_read_value_ &= ~(0xFF); \
  74304. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  74305. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74306. }
  74307. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit5 { \
  74308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74309. _ezchip_macro_read_value_ &= ~(0xFF); \
  74310. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  74311. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74312. }
  74313. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit6 { \
  74314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74315. _ezchip_macro_read_value_ &= ~(0xFF); \
  74316. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  74317. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74318. }
  74319. #define SET_GPIO_45_doen_sdio0_pad_cdata_oe_bit7 { \
  74320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74321. _ezchip_macro_read_value_ &= ~(0xFF); \
  74322. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  74323. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74324. }
  74325. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit0 { \
  74326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74327. _ezchip_macro_read_value_ &= ~(0xFF); \
  74328. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  74329. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74330. }
  74331. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit1 { \
  74332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74333. _ezchip_macro_read_value_ &= ~(0xFF); \
  74334. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  74335. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74336. }
  74337. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit2 { \
  74338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74339. _ezchip_macro_read_value_ &= ~(0xFF); \
  74340. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  74341. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74342. }
  74343. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit3 { \
  74344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74345. _ezchip_macro_read_value_ &= ~(0xFF); \
  74346. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  74347. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74348. }
  74349. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit4 { \
  74350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74351. _ezchip_macro_read_value_ &= ~(0xFF); \
  74352. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  74353. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74354. }
  74355. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit5 { \
  74356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74357. _ezchip_macro_read_value_ &= ~(0xFF); \
  74358. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  74359. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74360. }
  74361. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit6 { \
  74362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74363. _ezchip_macro_read_value_ &= ~(0xFF); \
  74364. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  74365. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74366. }
  74367. #define SET_GPIO_45_doen_sdio0_pad_cdata_out_bit7 { \
  74368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74369. _ezchip_macro_read_value_ &= ~(0xFF); \
  74370. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  74371. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74372. }
  74373. #define SET_GPIO_45_doen_sdio0_pad_rst_n { \
  74374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74375. _ezchip_macro_read_value_ &= ~(0xFF); \
  74376. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  74377. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74378. }
  74379. #define SET_GPIO_45_doen_sdio1_pad_card_power_en { \
  74380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74381. _ezchip_macro_read_value_ &= ~(0xFF); \
  74382. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  74383. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74384. }
  74385. #define SET_GPIO_45_doen_sdio1_pad_cclk_out { \
  74386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74387. _ezchip_macro_read_value_ &= ~(0xFF); \
  74388. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  74389. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74390. }
  74391. #define SET_GPIO_45_doen_sdio1_pad_ccmd_oe { \
  74392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74393. _ezchip_macro_read_value_ &= ~(0xFF); \
  74394. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  74395. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74396. }
  74397. #define SET_GPIO_45_doen_sdio1_pad_ccmd_out { \
  74398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74399. _ezchip_macro_read_value_ &= ~(0xFF); \
  74400. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  74401. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74402. }
  74403. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit0 { \
  74404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74405. _ezchip_macro_read_value_ &= ~(0xFF); \
  74406. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  74407. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74408. }
  74409. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit1 { \
  74410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74411. _ezchip_macro_read_value_ &= ~(0xFF); \
  74412. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  74413. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74414. }
  74415. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit2 { \
  74416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74417. _ezchip_macro_read_value_ &= ~(0xFF); \
  74418. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  74419. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74420. }
  74421. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit3 { \
  74422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74423. _ezchip_macro_read_value_ &= ~(0xFF); \
  74424. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  74425. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74426. }
  74427. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit4 { \
  74428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74429. _ezchip_macro_read_value_ &= ~(0xFF); \
  74430. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  74431. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74432. }
  74433. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit5 { \
  74434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74435. _ezchip_macro_read_value_ &= ~(0xFF); \
  74436. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  74437. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74438. }
  74439. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit6 { \
  74440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74441. _ezchip_macro_read_value_ &= ~(0xFF); \
  74442. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  74443. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74444. }
  74445. #define SET_GPIO_45_doen_sdio1_pad_cdata_oe_bit7 { \
  74446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74447. _ezchip_macro_read_value_ &= ~(0xFF); \
  74448. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  74449. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74450. }
  74451. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit0 { \
  74452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74453. _ezchip_macro_read_value_ &= ~(0xFF); \
  74454. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  74455. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74456. }
  74457. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit1 { \
  74458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74459. _ezchip_macro_read_value_ &= ~(0xFF); \
  74460. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  74461. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74462. }
  74463. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit2 { \
  74464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74465. _ezchip_macro_read_value_ &= ~(0xFF); \
  74466. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  74467. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74468. }
  74469. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit3 { \
  74470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74471. _ezchip_macro_read_value_ &= ~(0xFF); \
  74472. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  74473. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74474. }
  74475. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit4 { \
  74476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74477. _ezchip_macro_read_value_ &= ~(0xFF); \
  74478. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  74479. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74480. }
  74481. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit5 { \
  74482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74483. _ezchip_macro_read_value_ &= ~(0xFF); \
  74484. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  74485. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74486. }
  74487. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit6 { \
  74488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74489. _ezchip_macro_read_value_ &= ~(0xFF); \
  74490. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  74491. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74492. }
  74493. #define SET_GPIO_45_doen_sdio1_pad_cdata_out_bit7 { \
  74494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74495. _ezchip_macro_read_value_ &= ~(0xFF); \
  74496. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  74497. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74498. }
  74499. #define SET_GPIO_45_doen_sdio1_pad_rst_n { \
  74500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74501. _ezchip_macro_read_value_ &= ~(0xFF); \
  74502. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  74503. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74504. }
  74505. #define SET_GPIO_45_doen_spdif_tx_sdout { \
  74506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74507. _ezchip_macro_read_value_ &= ~(0xFF); \
  74508. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  74509. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74510. }
  74511. #define SET_GPIO_45_doen_spdif_tx_sdout_oen { \
  74512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74513. _ezchip_macro_read_value_ &= ~(0xFF); \
  74514. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  74515. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74516. }
  74517. #define SET_GPIO_45_doen_spi0_pad_oe_n { \
  74518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74519. _ezchip_macro_read_value_ &= ~(0xFF); \
  74520. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  74521. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74522. }
  74523. #define SET_GPIO_45_doen_spi0_pad_sck_out { \
  74524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74525. _ezchip_macro_read_value_ &= ~(0xFF); \
  74526. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  74527. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74528. }
  74529. #define SET_GPIO_45_doen_spi0_pad_ss_0_n { \
  74530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74531. _ezchip_macro_read_value_ &= ~(0xFF); \
  74532. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  74533. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74534. }
  74535. #define SET_GPIO_45_doen_spi0_pad_ss_1_n { \
  74536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74537. _ezchip_macro_read_value_ &= ~(0xFF); \
  74538. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  74539. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74540. }
  74541. #define SET_GPIO_45_doen_spi0_pad_txd { \
  74542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74543. _ezchip_macro_read_value_ &= ~(0xFF); \
  74544. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  74545. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74546. }
  74547. #define SET_GPIO_45_doen_spi1_pad_oe_n { \
  74548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74549. _ezchip_macro_read_value_ &= ~(0xFF); \
  74550. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  74551. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74552. }
  74553. #define SET_GPIO_45_doen_spi1_pad_sck_out { \
  74554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74555. _ezchip_macro_read_value_ &= ~(0xFF); \
  74556. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  74557. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74558. }
  74559. #define SET_GPIO_45_doen_spi1_pad_ss_0_n { \
  74560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74561. _ezchip_macro_read_value_ &= ~(0xFF); \
  74562. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  74563. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74564. }
  74565. #define SET_GPIO_45_doen_spi1_pad_ss_1_n { \
  74566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74567. _ezchip_macro_read_value_ &= ~(0xFF); \
  74568. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  74569. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74570. }
  74571. #define SET_GPIO_45_doen_spi1_pad_txd { \
  74572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74573. _ezchip_macro_read_value_ &= ~(0xFF); \
  74574. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  74575. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74576. }
  74577. #define SET_GPIO_45_doen_spi2_pad_oe_n { \
  74578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74579. _ezchip_macro_read_value_ &= ~(0xFF); \
  74580. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  74581. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74582. }
  74583. #define SET_GPIO_45_doen_spi2_pad_sck_out { \
  74584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74585. _ezchip_macro_read_value_ &= ~(0xFF); \
  74586. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  74587. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74588. }
  74589. #define SET_GPIO_45_doen_spi2_pad_ss_0_n { \
  74590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74591. _ezchip_macro_read_value_ &= ~(0xFF); \
  74592. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  74593. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74594. }
  74595. #define SET_GPIO_45_doen_spi2_pad_ss_1_n { \
  74596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74597. _ezchip_macro_read_value_ &= ~(0xFF); \
  74598. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  74599. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74600. }
  74601. #define SET_GPIO_45_doen_spi2_pad_txd { \
  74602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74603. _ezchip_macro_read_value_ &= ~(0xFF); \
  74604. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  74605. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74606. }
  74607. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit0 { \
  74608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74609. _ezchip_macro_read_value_ &= ~(0xFF); \
  74610. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  74611. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74612. }
  74613. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit1 { \
  74614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74615. _ezchip_macro_read_value_ &= ~(0xFF); \
  74616. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  74617. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74618. }
  74619. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit2 { \
  74620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74621. _ezchip_macro_read_value_ &= ~(0xFF); \
  74622. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  74623. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74624. }
  74625. #define SET_GPIO_45_doen_spi2ahb_pad_oe_n_bit3 { \
  74626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74627. _ezchip_macro_read_value_ &= ~(0xFF); \
  74628. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  74629. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74630. }
  74631. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit0 { \
  74632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74633. _ezchip_macro_read_value_ &= ~(0xFF); \
  74634. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  74635. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74636. }
  74637. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit1 { \
  74638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74639. _ezchip_macro_read_value_ &= ~(0xFF); \
  74640. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  74641. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74642. }
  74643. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit2 { \
  74644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74645. _ezchip_macro_read_value_ &= ~(0xFF); \
  74646. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  74647. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74648. }
  74649. #define SET_GPIO_45_doen_spi2ahb_pad_txd_bit3 { \
  74650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74651. _ezchip_macro_read_value_ &= ~(0xFF); \
  74652. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  74653. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74654. }
  74655. #define SET_GPIO_45_doen_spi3_pad_oe_n { \
  74656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74657. _ezchip_macro_read_value_ &= ~(0xFF); \
  74658. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  74659. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74660. }
  74661. #define SET_GPIO_45_doen_spi3_pad_sck_out { \
  74662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74663. _ezchip_macro_read_value_ &= ~(0xFF); \
  74664. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  74665. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74666. }
  74667. #define SET_GPIO_45_doen_spi3_pad_ss_0_n { \
  74668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74669. _ezchip_macro_read_value_ &= ~(0xFF); \
  74670. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  74671. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74672. }
  74673. #define SET_GPIO_45_doen_spi3_pad_ss_1_n { \
  74674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74675. _ezchip_macro_read_value_ &= ~(0xFF); \
  74676. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  74677. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74678. }
  74679. #define SET_GPIO_45_doen_spi3_pad_txd { \
  74680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74681. _ezchip_macro_read_value_ &= ~(0xFF); \
  74682. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  74683. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74684. }
  74685. #define SET_GPIO_45_doen_uart0_pad_dtrn { \
  74686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74687. _ezchip_macro_read_value_ &= ~(0xFF); \
  74688. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  74689. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74690. }
  74691. #define SET_GPIO_45_doen_uart0_pad_rtsn { \
  74692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74693. _ezchip_macro_read_value_ &= ~(0xFF); \
  74694. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  74695. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74696. }
  74697. #define SET_GPIO_45_doen_uart0_pad_sout { \
  74698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74699. _ezchip_macro_read_value_ &= ~(0xFF); \
  74700. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  74701. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74702. }
  74703. #define SET_GPIO_45_doen_uart1_pad_sout { \
  74704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74705. _ezchip_macro_read_value_ &= ~(0xFF); \
  74706. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  74707. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74708. }
  74709. #define SET_GPIO_45_doen_uart2_pad_dtr_n { \
  74710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74711. _ezchip_macro_read_value_ &= ~(0xFF); \
  74712. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  74713. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74714. }
  74715. #define SET_GPIO_45_doen_uart2_pad_rts_n { \
  74716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74717. _ezchip_macro_read_value_ &= ~(0xFF); \
  74718. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  74719. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74720. }
  74721. #define SET_GPIO_45_doen_uart2_pad_sout { \
  74722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74723. _ezchip_macro_read_value_ &= ~(0xFF); \
  74724. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  74725. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74726. }
  74727. #define SET_GPIO_45_doen_uart3_pad_sout { \
  74728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74729. _ezchip_macro_read_value_ &= ~(0xFF); \
  74730. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  74731. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74732. }
  74733. #define SET_GPIO_45_doen_usb_drv_bus { \
  74734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_45_doen_REG_ADDR); \
  74735. _ezchip_macro_read_value_ &= ~(0xFF); \
  74736. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  74737. MA_OUTW(gpio_45_doen_REG_ADDR,_ezchip_macro_read_value_); \
  74738. }
  74739. #define SET_GPIO_46_dout_reverse_(en) { \
  74740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74741. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  74742. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  74743. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74744. }
  74745. #define SET_GPIO_46_dout_LOW { \
  74746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74747. _ezchip_macro_read_value_ &= ~(0xFF); \
  74748. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  74749. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74750. }
  74751. #define SET_GPIO_46_dout_HIGH { \
  74752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74753. _ezchip_macro_read_value_ &= ~(0xFF); \
  74754. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  74755. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74756. }
  74757. #define SET_GPIO_46_dout_clk_gmac_tophyref { \
  74758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74759. _ezchip_macro_read_value_ &= ~(0xFF); \
  74760. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  74761. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74762. }
  74763. #define SET_GPIO_46_dout_cpu_jtag_tdo { \
  74764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74765. _ezchip_macro_read_value_ &= ~(0xFF); \
  74766. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  74767. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74768. }
  74769. #define SET_GPIO_46_dout_cpu_jtag_tdo_oen { \
  74770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74771. _ezchip_macro_read_value_ &= ~(0xFF); \
  74772. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  74773. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74774. }
  74775. #define SET_GPIO_46_dout_dmic_clk_out { \
  74776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74777. _ezchip_macro_read_value_ &= ~(0xFF); \
  74778. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  74779. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74780. }
  74781. #define SET_GPIO_46_dout_dsp_JTDOEn_pad { \
  74782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74783. _ezchip_macro_read_value_ &= ~(0xFF); \
  74784. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  74785. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74786. }
  74787. #define SET_GPIO_46_dout_dsp_JTDO_pad { \
  74788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74789. _ezchip_macro_read_value_ &= ~(0xFF); \
  74790. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  74791. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74792. }
  74793. #define SET_GPIO_46_dout_i2c0_pad_sck_oe { \
  74794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74795. _ezchip_macro_read_value_ &= ~(0xFF); \
  74796. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  74797. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74798. }
  74799. #define SET_GPIO_46_dout_i2c0_pad_sda_oe { \
  74800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74801. _ezchip_macro_read_value_ &= ~(0xFF); \
  74802. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  74803. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74804. }
  74805. #define SET_GPIO_46_dout_i2c1_pad_sck_oe { \
  74806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74807. _ezchip_macro_read_value_ &= ~(0xFF); \
  74808. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  74809. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74810. }
  74811. #define SET_GPIO_46_dout_i2c1_pad_sda_oe { \
  74812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74813. _ezchip_macro_read_value_ &= ~(0xFF); \
  74814. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  74815. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74816. }
  74817. #define SET_GPIO_46_dout_i2c2_pad_sck_oe { \
  74818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74819. _ezchip_macro_read_value_ &= ~(0xFF); \
  74820. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  74821. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74822. }
  74823. #define SET_GPIO_46_dout_i2c2_pad_sda_oe { \
  74824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74825. _ezchip_macro_read_value_ &= ~(0xFF); \
  74826. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  74827. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74828. }
  74829. #define SET_GPIO_46_dout_i2c3_pad_sck_oe { \
  74830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74831. _ezchip_macro_read_value_ &= ~(0xFF); \
  74832. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  74833. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74834. }
  74835. #define SET_GPIO_46_dout_i2c3_pad_sda_oe { \
  74836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74837. _ezchip_macro_read_value_ &= ~(0xFF); \
  74838. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  74839. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74840. }
  74841. #define SET_GPIO_46_dout_i2srx_bclk_out { \
  74842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74843. _ezchip_macro_read_value_ &= ~(0xFF); \
  74844. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  74845. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74846. }
  74847. #define SET_GPIO_46_dout_i2srx_bclk_out_oen { \
  74848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74849. _ezchip_macro_read_value_ &= ~(0xFF); \
  74850. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  74851. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74852. }
  74853. #define SET_GPIO_46_dout_i2srx_lrck_out { \
  74854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74855. _ezchip_macro_read_value_ &= ~(0xFF); \
  74856. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  74857. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74858. }
  74859. #define SET_GPIO_46_dout_i2srx_lrck_out_oen { \
  74860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74861. _ezchip_macro_read_value_ &= ~(0xFF); \
  74862. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  74863. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74864. }
  74865. #define SET_GPIO_46_dout_i2srx_mclk_out { \
  74866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74867. _ezchip_macro_read_value_ &= ~(0xFF); \
  74868. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  74869. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74870. }
  74871. #define SET_GPIO_46_dout_i2stx_bclk_out { \
  74872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74873. _ezchip_macro_read_value_ &= ~(0xFF); \
  74874. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  74875. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74876. }
  74877. #define SET_GPIO_46_dout_i2stx_bclk_out_oen { \
  74878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74879. _ezchip_macro_read_value_ &= ~(0xFF); \
  74880. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  74881. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74882. }
  74883. #define SET_GPIO_46_dout_i2stx_lrck_out { \
  74884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74885. _ezchip_macro_read_value_ &= ~(0xFF); \
  74886. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  74887. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74888. }
  74889. #define SET_GPIO_46_dout_i2stx_lrckout_oen { \
  74890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74891. _ezchip_macro_read_value_ &= ~(0xFF); \
  74892. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  74893. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74894. }
  74895. #define SET_GPIO_46_dout_i2stx_mclk_out { \
  74896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74897. _ezchip_macro_read_value_ &= ~(0xFF); \
  74898. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  74899. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74900. }
  74901. #define SET_GPIO_46_dout_i2stx_sdout0 { \
  74902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74903. _ezchip_macro_read_value_ &= ~(0xFF); \
  74904. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  74905. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74906. }
  74907. #define SET_GPIO_46_dout_i2stx_sdout1 { \
  74908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74909. _ezchip_macro_read_value_ &= ~(0xFF); \
  74910. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  74911. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74912. }
  74913. #define SET_GPIO_46_dout_lcd_pad_csm_n { \
  74914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74915. _ezchip_macro_read_value_ &= ~(0xFF); \
  74916. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  74917. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74918. }
  74919. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit0 { \
  74920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74921. _ezchip_macro_read_value_ &= ~(0xFF); \
  74922. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  74923. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74924. }
  74925. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit1 { \
  74926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74927. _ezchip_macro_read_value_ &= ~(0xFF); \
  74928. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  74929. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74930. }
  74931. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit2 { \
  74932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74933. _ezchip_macro_read_value_ &= ~(0xFF); \
  74934. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  74935. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74936. }
  74937. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit3 { \
  74938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74939. _ezchip_macro_read_value_ &= ~(0xFF); \
  74940. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  74941. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74942. }
  74943. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit4 { \
  74944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74945. _ezchip_macro_read_value_ &= ~(0xFF); \
  74946. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  74947. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74948. }
  74949. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit5 { \
  74950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74951. _ezchip_macro_read_value_ &= ~(0xFF); \
  74952. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  74953. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74954. }
  74955. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit6 { \
  74956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74957. _ezchip_macro_read_value_ &= ~(0xFF); \
  74958. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  74959. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74960. }
  74961. #define SET_GPIO_46_dout_pwm_pad_oe_n_bit7 { \
  74962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74963. _ezchip_macro_read_value_ &= ~(0xFF); \
  74964. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  74965. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74966. }
  74967. #define SET_GPIO_46_dout_pwm_pad_out_bit0 { \
  74968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74969. _ezchip_macro_read_value_ &= ~(0xFF); \
  74970. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  74971. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74972. }
  74973. #define SET_GPIO_46_dout_pwm_pad_out_bit1 { \
  74974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74975. _ezchip_macro_read_value_ &= ~(0xFF); \
  74976. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  74977. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74978. }
  74979. #define SET_GPIO_46_dout_pwm_pad_out_bit2 { \
  74980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74981. _ezchip_macro_read_value_ &= ~(0xFF); \
  74982. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  74983. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74984. }
  74985. #define SET_GPIO_46_dout_pwm_pad_out_bit3 { \
  74986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74987. _ezchip_macro_read_value_ &= ~(0xFF); \
  74988. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  74989. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74990. }
  74991. #define SET_GPIO_46_dout_pwm_pad_out_bit4 { \
  74992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74993. _ezchip_macro_read_value_ &= ~(0xFF); \
  74994. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  74995. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  74996. }
  74997. #define SET_GPIO_46_dout_pwm_pad_out_bit5 { \
  74998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  74999. _ezchip_macro_read_value_ &= ~(0xFF); \
  75000. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  75001. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75002. }
  75003. #define SET_GPIO_46_dout_pwm_pad_out_bit6 { \
  75004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75005. _ezchip_macro_read_value_ &= ~(0xFF); \
  75006. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  75007. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75008. }
  75009. #define SET_GPIO_46_dout_pwm_pad_out_bit7 { \
  75010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75011. _ezchip_macro_read_value_ &= ~(0xFF); \
  75012. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  75013. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75014. }
  75015. #define SET_GPIO_46_dout_pwmdac_left_out { \
  75016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75017. _ezchip_macro_read_value_ &= ~(0xFF); \
  75018. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  75019. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75020. }
  75021. #define SET_GPIO_46_dout_pwmdac_right_out { \
  75022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75023. _ezchip_macro_read_value_ &= ~(0xFF); \
  75024. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  75025. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75026. }
  75027. #define SET_GPIO_46_dout_qspi_csn1_out { \
  75028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75029. _ezchip_macro_read_value_ &= ~(0xFF); \
  75030. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  75031. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75032. }
  75033. #define SET_GPIO_46_dout_qspi_csn2_out { \
  75034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75035. _ezchip_macro_read_value_ &= ~(0xFF); \
  75036. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  75037. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75038. }
  75039. #define SET_GPIO_46_dout_qspi_csn3_out { \
  75040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75041. _ezchip_macro_read_value_ &= ~(0xFF); \
  75042. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  75043. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75044. }
  75045. #define SET_GPIO_46_dout_register23_SCFG_cmsensor_rst0 { \
  75046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75047. _ezchip_macro_read_value_ &= ~(0xFF); \
  75048. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  75049. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75050. }
  75051. #define SET_GPIO_46_dout_register23_SCFG_cmsensor_rst1 { \
  75052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75053. _ezchip_macro_read_value_ &= ~(0xFF); \
  75054. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  75055. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75056. }
  75057. #define SET_GPIO_46_dout_register32_SCFG_gmac_phy_rstn { \
  75058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75059. _ezchip_macro_read_value_ &= ~(0xFF); \
  75060. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  75061. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75062. }
  75063. #define SET_GPIO_46_dout_sdio0_pad_card_power_en { \
  75064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75065. _ezchip_macro_read_value_ &= ~(0xFF); \
  75066. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  75067. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75068. }
  75069. #define SET_GPIO_46_dout_sdio0_pad_cclk_out { \
  75070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75071. _ezchip_macro_read_value_ &= ~(0xFF); \
  75072. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  75073. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75074. }
  75075. #define SET_GPIO_46_dout_sdio0_pad_ccmd_oe { \
  75076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75077. _ezchip_macro_read_value_ &= ~(0xFF); \
  75078. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  75079. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75080. }
  75081. #define SET_GPIO_46_dout_sdio0_pad_ccmd_out { \
  75082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75083. _ezchip_macro_read_value_ &= ~(0xFF); \
  75084. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  75085. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75086. }
  75087. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit0 { \
  75088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75089. _ezchip_macro_read_value_ &= ~(0xFF); \
  75090. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  75091. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75092. }
  75093. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit1 { \
  75094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75095. _ezchip_macro_read_value_ &= ~(0xFF); \
  75096. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  75097. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75098. }
  75099. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit2 { \
  75100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75101. _ezchip_macro_read_value_ &= ~(0xFF); \
  75102. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  75103. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75104. }
  75105. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit3 { \
  75106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75107. _ezchip_macro_read_value_ &= ~(0xFF); \
  75108. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  75109. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75110. }
  75111. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit4 { \
  75112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75113. _ezchip_macro_read_value_ &= ~(0xFF); \
  75114. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  75115. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75116. }
  75117. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit5 { \
  75118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75119. _ezchip_macro_read_value_ &= ~(0xFF); \
  75120. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  75121. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75122. }
  75123. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit6 { \
  75124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75125. _ezchip_macro_read_value_ &= ~(0xFF); \
  75126. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  75127. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75128. }
  75129. #define SET_GPIO_46_dout_sdio0_pad_cdata_oe_bit7 { \
  75130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75131. _ezchip_macro_read_value_ &= ~(0xFF); \
  75132. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  75133. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75134. }
  75135. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit0 { \
  75136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75137. _ezchip_macro_read_value_ &= ~(0xFF); \
  75138. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  75139. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75140. }
  75141. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit1 { \
  75142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75143. _ezchip_macro_read_value_ &= ~(0xFF); \
  75144. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  75145. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75146. }
  75147. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit2 { \
  75148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75149. _ezchip_macro_read_value_ &= ~(0xFF); \
  75150. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  75151. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75152. }
  75153. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit3 { \
  75154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75155. _ezchip_macro_read_value_ &= ~(0xFF); \
  75156. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  75157. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75158. }
  75159. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit4 { \
  75160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75161. _ezchip_macro_read_value_ &= ~(0xFF); \
  75162. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  75163. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75164. }
  75165. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit5 { \
  75166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75167. _ezchip_macro_read_value_ &= ~(0xFF); \
  75168. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  75169. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75170. }
  75171. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit6 { \
  75172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75173. _ezchip_macro_read_value_ &= ~(0xFF); \
  75174. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  75175. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75176. }
  75177. #define SET_GPIO_46_dout_sdio0_pad_cdata_out_bit7 { \
  75178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75179. _ezchip_macro_read_value_ &= ~(0xFF); \
  75180. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  75181. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75182. }
  75183. #define SET_GPIO_46_dout_sdio0_pad_rst_n { \
  75184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75185. _ezchip_macro_read_value_ &= ~(0xFF); \
  75186. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  75187. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75188. }
  75189. #define SET_GPIO_46_dout_sdio1_pad_card_power_en { \
  75190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75191. _ezchip_macro_read_value_ &= ~(0xFF); \
  75192. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  75193. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75194. }
  75195. #define SET_GPIO_46_dout_sdio1_pad_cclk_out { \
  75196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75197. _ezchip_macro_read_value_ &= ~(0xFF); \
  75198. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  75199. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75200. }
  75201. #define SET_GPIO_46_dout_sdio1_pad_ccmd_oe { \
  75202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75203. _ezchip_macro_read_value_ &= ~(0xFF); \
  75204. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  75205. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75206. }
  75207. #define SET_GPIO_46_dout_sdio1_pad_ccmd_out { \
  75208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75209. _ezchip_macro_read_value_ &= ~(0xFF); \
  75210. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  75211. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75212. }
  75213. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit0 { \
  75214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75215. _ezchip_macro_read_value_ &= ~(0xFF); \
  75216. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  75217. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75218. }
  75219. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit1 { \
  75220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75221. _ezchip_macro_read_value_ &= ~(0xFF); \
  75222. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  75223. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75224. }
  75225. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit2 { \
  75226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75227. _ezchip_macro_read_value_ &= ~(0xFF); \
  75228. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  75229. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75230. }
  75231. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit3 { \
  75232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75233. _ezchip_macro_read_value_ &= ~(0xFF); \
  75234. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  75235. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75236. }
  75237. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit4 { \
  75238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75239. _ezchip_macro_read_value_ &= ~(0xFF); \
  75240. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  75241. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75242. }
  75243. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit5 { \
  75244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75245. _ezchip_macro_read_value_ &= ~(0xFF); \
  75246. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  75247. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75248. }
  75249. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit6 { \
  75250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75251. _ezchip_macro_read_value_ &= ~(0xFF); \
  75252. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  75253. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75254. }
  75255. #define SET_GPIO_46_dout_sdio1_pad_cdata_oe_bit7 { \
  75256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75257. _ezchip_macro_read_value_ &= ~(0xFF); \
  75258. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  75259. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75260. }
  75261. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit0 { \
  75262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75263. _ezchip_macro_read_value_ &= ~(0xFF); \
  75264. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  75265. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75266. }
  75267. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit1 { \
  75268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75269. _ezchip_macro_read_value_ &= ~(0xFF); \
  75270. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  75271. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75272. }
  75273. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit2 { \
  75274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75275. _ezchip_macro_read_value_ &= ~(0xFF); \
  75276. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  75277. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75278. }
  75279. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit3 { \
  75280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75281. _ezchip_macro_read_value_ &= ~(0xFF); \
  75282. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  75283. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75284. }
  75285. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit4 { \
  75286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75287. _ezchip_macro_read_value_ &= ~(0xFF); \
  75288. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  75289. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75290. }
  75291. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit5 { \
  75292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75293. _ezchip_macro_read_value_ &= ~(0xFF); \
  75294. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  75295. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75296. }
  75297. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit6 { \
  75298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75299. _ezchip_macro_read_value_ &= ~(0xFF); \
  75300. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  75301. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75302. }
  75303. #define SET_GPIO_46_dout_sdio1_pad_cdata_out_bit7 { \
  75304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75305. _ezchip_macro_read_value_ &= ~(0xFF); \
  75306. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  75307. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75308. }
  75309. #define SET_GPIO_46_dout_sdio1_pad_rst_n { \
  75310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75311. _ezchip_macro_read_value_ &= ~(0xFF); \
  75312. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  75313. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75314. }
  75315. #define SET_GPIO_46_dout_spdif_tx_sdout { \
  75316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75317. _ezchip_macro_read_value_ &= ~(0xFF); \
  75318. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  75319. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75320. }
  75321. #define SET_GPIO_46_dout_spdif_tx_sdout_oen { \
  75322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75323. _ezchip_macro_read_value_ &= ~(0xFF); \
  75324. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  75325. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75326. }
  75327. #define SET_GPIO_46_dout_spi0_pad_oe_n { \
  75328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75329. _ezchip_macro_read_value_ &= ~(0xFF); \
  75330. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  75331. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75332. }
  75333. #define SET_GPIO_46_dout_spi0_pad_sck_out { \
  75334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75335. _ezchip_macro_read_value_ &= ~(0xFF); \
  75336. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  75337. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75338. }
  75339. #define SET_GPIO_46_dout_spi0_pad_ss_0_n { \
  75340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75341. _ezchip_macro_read_value_ &= ~(0xFF); \
  75342. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  75343. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75344. }
  75345. #define SET_GPIO_46_dout_spi0_pad_ss_1_n { \
  75346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75347. _ezchip_macro_read_value_ &= ~(0xFF); \
  75348. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  75349. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75350. }
  75351. #define SET_GPIO_46_dout_spi0_pad_txd { \
  75352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75353. _ezchip_macro_read_value_ &= ~(0xFF); \
  75354. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  75355. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75356. }
  75357. #define SET_GPIO_46_dout_spi1_pad_oe_n { \
  75358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75359. _ezchip_macro_read_value_ &= ~(0xFF); \
  75360. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  75361. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75362. }
  75363. #define SET_GPIO_46_dout_spi1_pad_sck_out { \
  75364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75365. _ezchip_macro_read_value_ &= ~(0xFF); \
  75366. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  75367. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75368. }
  75369. #define SET_GPIO_46_dout_spi1_pad_ss_0_n { \
  75370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75371. _ezchip_macro_read_value_ &= ~(0xFF); \
  75372. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  75373. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75374. }
  75375. #define SET_GPIO_46_dout_spi1_pad_ss_1_n { \
  75376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75377. _ezchip_macro_read_value_ &= ~(0xFF); \
  75378. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  75379. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75380. }
  75381. #define SET_GPIO_46_dout_spi1_pad_txd { \
  75382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75383. _ezchip_macro_read_value_ &= ~(0xFF); \
  75384. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  75385. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75386. }
  75387. #define SET_GPIO_46_dout_spi2_pad_oe_n { \
  75388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75389. _ezchip_macro_read_value_ &= ~(0xFF); \
  75390. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  75391. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75392. }
  75393. #define SET_GPIO_46_dout_spi2_pad_sck_out { \
  75394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75395. _ezchip_macro_read_value_ &= ~(0xFF); \
  75396. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  75397. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75398. }
  75399. #define SET_GPIO_46_dout_spi2_pad_ss_0_n { \
  75400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75401. _ezchip_macro_read_value_ &= ~(0xFF); \
  75402. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  75403. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75404. }
  75405. #define SET_GPIO_46_dout_spi2_pad_ss_1_n { \
  75406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75407. _ezchip_macro_read_value_ &= ~(0xFF); \
  75408. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  75409. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75410. }
  75411. #define SET_GPIO_46_dout_spi2_pad_txd { \
  75412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75413. _ezchip_macro_read_value_ &= ~(0xFF); \
  75414. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  75415. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75416. }
  75417. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit0 { \
  75418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75419. _ezchip_macro_read_value_ &= ~(0xFF); \
  75420. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  75421. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75422. }
  75423. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit1 { \
  75424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75425. _ezchip_macro_read_value_ &= ~(0xFF); \
  75426. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  75427. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75428. }
  75429. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit2 { \
  75430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75431. _ezchip_macro_read_value_ &= ~(0xFF); \
  75432. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  75433. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75434. }
  75435. #define SET_GPIO_46_dout_spi2ahb_pad_oe_n_bit3 { \
  75436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75437. _ezchip_macro_read_value_ &= ~(0xFF); \
  75438. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  75439. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75440. }
  75441. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit0 { \
  75442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75443. _ezchip_macro_read_value_ &= ~(0xFF); \
  75444. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  75445. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75446. }
  75447. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit1 { \
  75448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75449. _ezchip_macro_read_value_ &= ~(0xFF); \
  75450. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  75451. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75452. }
  75453. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit2 { \
  75454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75455. _ezchip_macro_read_value_ &= ~(0xFF); \
  75456. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  75457. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75458. }
  75459. #define SET_GPIO_46_dout_spi2ahb_pad_txd_bit3 { \
  75460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75461. _ezchip_macro_read_value_ &= ~(0xFF); \
  75462. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  75463. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75464. }
  75465. #define SET_GPIO_46_dout_spi3_pad_oe_n { \
  75466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75467. _ezchip_macro_read_value_ &= ~(0xFF); \
  75468. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  75469. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75470. }
  75471. #define SET_GPIO_46_dout_spi3_pad_sck_out { \
  75472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75473. _ezchip_macro_read_value_ &= ~(0xFF); \
  75474. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  75475. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75476. }
  75477. #define SET_GPIO_46_dout_spi3_pad_ss_0_n { \
  75478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75479. _ezchip_macro_read_value_ &= ~(0xFF); \
  75480. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  75481. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75482. }
  75483. #define SET_GPIO_46_dout_spi3_pad_ss_1_n { \
  75484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75485. _ezchip_macro_read_value_ &= ~(0xFF); \
  75486. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  75487. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75488. }
  75489. #define SET_GPIO_46_dout_spi3_pad_txd { \
  75490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75491. _ezchip_macro_read_value_ &= ~(0xFF); \
  75492. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  75493. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75494. }
  75495. #define SET_GPIO_46_dout_uart0_pad_dtrn { \
  75496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75497. _ezchip_macro_read_value_ &= ~(0xFF); \
  75498. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  75499. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75500. }
  75501. #define SET_GPIO_46_dout_uart0_pad_rtsn { \
  75502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75503. _ezchip_macro_read_value_ &= ~(0xFF); \
  75504. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  75505. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75506. }
  75507. #define SET_GPIO_46_dout_uart0_pad_sout { \
  75508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75509. _ezchip_macro_read_value_ &= ~(0xFF); \
  75510. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  75511. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75512. }
  75513. #define SET_GPIO_46_dout_uart1_pad_sout { \
  75514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75515. _ezchip_macro_read_value_ &= ~(0xFF); \
  75516. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  75517. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75518. }
  75519. #define SET_GPIO_46_dout_uart2_pad_dtr_n { \
  75520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75521. _ezchip_macro_read_value_ &= ~(0xFF); \
  75522. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  75523. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75524. }
  75525. #define SET_GPIO_46_dout_uart2_pad_rts_n { \
  75526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75527. _ezchip_macro_read_value_ &= ~(0xFF); \
  75528. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  75529. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75530. }
  75531. #define SET_GPIO_46_dout_uart2_pad_sout { \
  75532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75533. _ezchip_macro_read_value_ &= ~(0xFF); \
  75534. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  75535. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75536. }
  75537. #define SET_GPIO_46_dout_uart3_pad_sout { \
  75538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75539. _ezchip_macro_read_value_ &= ~(0xFF); \
  75540. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  75541. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75542. }
  75543. #define SET_GPIO_46_dout_usb_drv_bus { \
  75544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_dout_REG_ADDR); \
  75545. _ezchip_macro_read_value_ &= ~(0xFF); \
  75546. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  75547. MA_OUTW(gpio_46_dout_REG_ADDR,_ezchip_macro_read_value_); \
  75548. }
  75549. #define SET_GPIO_46_doen_reverse_(en) { \
  75550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75551. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  75552. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  75553. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75554. }
  75555. #define SET_GPIO_46_doen_LOW { \
  75556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75557. _ezchip_macro_read_value_ &= ~(0xFF); \
  75558. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  75559. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75560. }
  75561. #define SET_GPIO_46_doen_HIGH { \
  75562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75563. _ezchip_macro_read_value_ &= ~(0xFF); \
  75564. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  75565. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75566. }
  75567. #define SET_GPIO_46_doen_clk_gmac_tophyref { \
  75568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75569. _ezchip_macro_read_value_ &= ~(0xFF); \
  75570. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  75571. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75572. }
  75573. #define SET_GPIO_46_doen_cpu_jtag_tdo { \
  75574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75575. _ezchip_macro_read_value_ &= ~(0xFF); \
  75576. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  75577. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75578. }
  75579. #define SET_GPIO_46_doen_cpu_jtag_tdo_oen { \
  75580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75581. _ezchip_macro_read_value_ &= ~(0xFF); \
  75582. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  75583. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75584. }
  75585. #define SET_GPIO_46_doen_dmic_clk_out { \
  75586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75587. _ezchip_macro_read_value_ &= ~(0xFF); \
  75588. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  75589. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75590. }
  75591. #define SET_GPIO_46_doen_dsp_JTDOEn_pad { \
  75592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75593. _ezchip_macro_read_value_ &= ~(0xFF); \
  75594. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  75595. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75596. }
  75597. #define SET_GPIO_46_doen_dsp_JTDO_pad { \
  75598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75599. _ezchip_macro_read_value_ &= ~(0xFF); \
  75600. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  75601. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75602. }
  75603. #define SET_GPIO_46_doen_i2c0_pad_sck_oe { \
  75604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75605. _ezchip_macro_read_value_ &= ~(0xFF); \
  75606. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  75607. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75608. }
  75609. #define SET_GPIO_46_doen_i2c0_pad_sda_oe { \
  75610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75611. _ezchip_macro_read_value_ &= ~(0xFF); \
  75612. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  75613. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75614. }
  75615. #define SET_GPIO_46_doen_i2c1_pad_sck_oe { \
  75616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75617. _ezchip_macro_read_value_ &= ~(0xFF); \
  75618. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  75619. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75620. }
  75621. #define SET_GPIO_46_doen_i2c1_pad_sda_oe { \
  75622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75623. _ezchip_macro_read_value_ &= ~(0xFF); \
  75624. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  75625. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75626. }
  75627. #define SET_GPIO_46_doen_i2c2_pad_sck_oe { \
  75628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75629. _ezchip_macro_read_value_ &= ~(0xFF); \
  75630. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  75631. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75632. }
  75633. #define SET_GPIO_46_doen_i2c2_pad_sda_oe { \
  75634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75635. _ezchip_macro_read_value_ &= ~(0xFF); \
  75636. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  75637. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75638. }
  75639. #define SET_GPIO_46_doen_i2c3_pad_sck_oe { \
  75640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75641. _ezchip_macro_read_value_ &= ~(0xFF); \
  75642. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  75643. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75644. }
  75645. #define SET_GPIO_46_doen_i2c3_pad_sda_oe { \
  75646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75647. _ezchip_macro_read_value_ &= ~(0xFF); \
  75648. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  75649. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75650. }
  75651. #define SET_GPIO_46_doen_i2srx_bclk_out { \
  75652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75653. _ezchip_macro_read_value_ &= ~(0xFF); \
  75654. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  75655. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75656. }
  75657. #define SET_GPIO_46_doen_i2srx_bclk_out_oen { \
  75658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75659. _ezchip_macro_read_value_ &= ~(0xFF); \
  75660. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  75661. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75662. }
  75663. #define SET_GPIO_46_doen_i2srx_lrck_out { \
  75664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75665. _ezchip_macro_read_value_ &= ~(0xFF); \
  75666. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  75667. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75668. }
  75669. #define SET_GPIO_46_doen_i2srx_lrck_out_oen { \
  75670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75671. _ezchip_macro_read_value_ &= ~(0xFF); \
  75672. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  75673. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75674. }
  75675. #define SET_GPIO_46_doen_i2srx_mclk_out { \
  75676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75677. _ezchip_macro_read_value_ &= ~(0xFF); \
  75678. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  75679. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75680. }
  75681. #define SET_GPIO_46_doen_i2stx_bclk_out { \
  75682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75683. _ezchip_macro_read_value_ &= ~(0xFF); \
  75684. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  75685. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75686. }
  75687. #define SET_GPIO_46_doen_i2stx_bclk_out_oen { \
  75688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75689. _ezchip_macro_read_value_ &= ~(0xFF); \
  75690. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  75691. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75692. }
  75693. #define SET_GPIO_46_doen_i2stx_lrck_out { \
  75694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75695. _ezchip_macro_read_value_ &= ~(0xFF); \
  75696. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  75697. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75698. }
  75699. #define SET_GPIO_46_doen_i2stx_lrckout_oen { \
  75700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75701. _ezchip_macro_read_value_ &= ~(0xFF); \
  75702. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  75703. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75704. }
  75705. #define SET_GPIO_46_doen_i2stx_mclk_out { \
  75706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75707. _ezchip_macro_read_value_ &= ~(0xFF); \
  75708. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  75709. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75710. }
  75711. #define SET_GPIO_46_doen_i2stx_sdout0 { \
  75712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75713. _ezchip_macro_read_value_ &= ~(0xFF); \
  75714. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  75715. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75716. }
  75717. #define SET_GPIO_46_doen_i2stx_sdout1 { \
  75718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75719. _ezchip_macro_read_value_ &= ~(0xFF); \
  75720. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  75721. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75722. }
  75723. #define SET_GPIO_46_doen_lcd_pad_csm_n { \
  75724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75725. _ezchip_macro_read_value_ &= ~(0xFF); \
  75726. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  75727. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75728. }
  75729. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit0 { \
  75730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75731. _ezchip_macro_read_value_ &= ~(0xFF); \
  75732. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  75733. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75734. }
  75735. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit1 { \
  75736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75737. _ezchip_macro_read_value_ &= ~(0xFF); \
  75738. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  75739. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75740. }
  75741. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit2 { \
  75742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75743. _ezchip_macro_read_value_ &= ~(0xFF); \
  75744. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  75745. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75746. }
  75747. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit3 { \
  75748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75749. _ezchip_macro_read_value_ &= ~(0xFF); \
  75750. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  75751. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75752. }
  75753. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit4 { \
  75754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75755. _ezchip_macro_read_value_ &= ~(0xFF); \
  75756. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  75757. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75758. }
  75759. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit5 { \
  75760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75761. _ezchip_macro_read_value_ &= ~(0xFF); \
  75762. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  75763. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75764. }
  75765. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit6 { \
  75766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75767. _ezchip_macro_read_value_ &= ~(0xFF); \
  75768. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  75769. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75770. }
  75771. #define SET_GPIO_46_doen_pwm_pad_oe_n_bit7 { \
  75772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75773. _ezchip_macro_read_value_ &= ~(0xFF); \
  75774. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  75775. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75776. }
  75777. #define SET_GPIO_46_doen_pwm_pad_out_bit0 { \
  75778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75779. _ezchip_macro_read_value_ &= ~(0xFF); \
  75780. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  75781. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75782. }
  75783. #define SET_GPIO_46_doen_pwm_pad_out_bit1 { \
  75784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75785. _ezchip_macro_read_value_ &= ~(0xFF); \
  75786. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  75787. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75788. }
  75789. #define SET_GPIO_46_doen_pwm_pad_out_bit2 { \
  75790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75791. _ezchip_macro_read_value_ &= ~(0xFF); \
  75792. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  75793. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75794. }
  75795. #define SET_GPIO_46_doen_pwm_pad_out_bit3 { \
  75796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75797. _ezchip_macro_read_value_ &= ~(0xFF); \
  75798. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  75799. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75800. }
  75801. #define SET_GPIO_46_doen_pwm_pad_out_bit4 { \
  75802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75803. _ezchip_macro_read_value_ &= ~(0xFF); \
  75804. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  75805. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75806. }
  75807. #define SET_GPIO_46_doen_pwm_pad_out_bit5 { \
  75808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75809. _ezchip_macro_read_value_ &= ~(0xFF); \
  75810. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  75811. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75812. }
  75813. #define SET_GPIO_46_doen_pwm_pad_out_bit6 { \
  75814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75815. _ezchip_macro_read_value_ &= ~(0xFF); \
  75816. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  75817. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75818. }
  75819. #define SET_GPIO_46_doen_pwm_pad_out_bit7 { \
  75820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75821. _ezchip_macro_read_value_ &= ~(0xFF); \
  75822. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  75823. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75824. }
  75825. #define SET_GPIO_46_doen_pwmdac_left_out { \
  75826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75827. _ezchip_macro_read_value_ &= ~(0xFF); \
  75828. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  75829. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75830. }
  75831. #define SET_GPIO_46_doen_pwmdac_right_out { \
  75832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75833. _ezchip_macro_read_value_ &= ~(0xFF); \
  75834. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  75835. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75836. }
  75837. #define SET_GPIO_46_doen_qspi_csn1_out { \
  75838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75839. _ezchip_macro_read_value_ &= ~(0xFF); \
  75840. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  75841. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75842. }
  75843. #define SET_GPIO_46_doen_qspi_csn2_out { \
  75844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75845. _ezchip_macro_read_value_ &= ~(0xFF); \
  75846. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  75847. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75848. }
  75849. #define SET_GPIO_46_doen_qspi_csn3_out { \
  75850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75851. _ezchip_macro_read_value_ &= ~(0xFF); \
  75852. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  75853. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75854. }
  75855. #define SET_GPIO_46_doen_register23_SCFG_cmsensor_rst0 { \
  75856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75857. _ezchip_macro_read_value_ &= ~(0xFF); \
  75858. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  75859. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75860. }
  75861. #define SET_GPIO_46_doen_register23_SCFG_cmsensor_rst1 { \
  75862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75863. _ezchip_macro_read_value_ &= ~(0xFF); \
  75864. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  75865. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75866. }
  75867. #define SET_GPIO_46_doen_register32_SCFG_gmac_phy_rstn { \
  75868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75869. _ezchip_macro_read_value_ &= ~(0xFF); \
  75870. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  75871. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75872. }
  75873. #define SET_GPIO_46_doen_sdio0_pad_card_power_en { \
  75874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75875. _ezchip_macro_read_value_ &= ~(0xFF); \
  75876. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  75877. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75878. }
  75879. #define SET_GPIO_46_doen_sdio0_pad_cclk_out { \
  75880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75881. _ezchip_macro_read_value_ &= ~(0xFF); \
  75882. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  75883. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75884. }
  75885. #define SET_GPIO_46_doen_sdio0_pad_ccmd_oe { \
  75886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75887. _ezchip_macro_read_value_ &= ~(0xFF); \
  75888. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  75889. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75890. }
  75891. #define SET_GPIO_46_doen_sdio0_pad_ccmd_out { \
  75892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75893. _ezchip_macro_read_value_ &= ~(0xFF); \
  75894. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  75895. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75896. }
  75897. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit0 { \
  75898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75899. _ezchip_macro_read_value_ &= ~(0xFF); \
  75900. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  75901. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75902. }
  75903. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit1 { \
  75904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75905. _ezchip_macro_read_value_ &= ~(0xFF); \
  75906. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  75907. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75908. }
  75909. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit2 { \
  75910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75911. _ezchip_macro_read_value_ &= ~(0xFF); \
  75912. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  75913. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75914. }
  75915. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit3 { \
  75916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75917. _ezchip_macro_read_value_ &= ~(0xFF); \
  75918. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  75919. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75920. }
  75921. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit4 { \
  75922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75923. _ezchip_macro_read_value_ &= ~(0xFF); \
  75924. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  75925. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75926. }
  75927. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit5 { \
  75928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75929. _ezchip_macro_read_value_ &= ~(0xFF); \
  75930. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  75931. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75932. }
  75933. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit6 { \
  75934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75935. _ezchip_macro_read_value_ &= ~(0xFF); \
  75936. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  75937. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75938. }
  75939. #define SET_GPIO_46_doen_sdio0_pad_cdata_oe_bit7 { \
  75940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75941. _ezchip_macro_read_value_ &= ~(0xFF); \
  75942. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  75943. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75944. }
  75945. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit0 { \
  75946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75947. _ezchip_macro_read_value_ &= ~(0xFF); \
  75948. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  75949. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75950. }
  75951. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit1 { \
  75952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75953. _ezchip_macro_read_value_ &= ~(0xFF); \
  75954. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  75955. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75956. }
  75957. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit2 { \
  75958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75959. _ezchip_macro_read_value_ &= ~(0xFF); \
  75960. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  75961. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75962. }
  75963. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit3 { \
  75964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75965. _ezchip_macro_read_value_ &= ~(0xFF); \
  75966. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  75967. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75968. }
  75969. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit4 { \
  75970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75971. _ezchip_macro_read_value_ &= ~(0xFF); \
  75972. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  75973. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75974. }
  75975. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit5 { \
  75976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75977. _ezchip_macro_read_value_ &= ~(0xFF); \
  75978. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  75979. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75980. }
  75981. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit6 { \
  75982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75983. _ezchip_macro_read_value_ &= ~(0xFF); \
  75984. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  75985. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75986. }
  75987. #define SET_GPIO_46_doen_sdio0_pad_cdata_out_bit7 { \
  75988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75989. _ezchip_macro_read_value_ &= ~(0xFF); \
  75990. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  75991. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75992. }
  75993. #define SET_GPIO_46_doen_sdio0_pad_rst_n { \
  75994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  75995. _ezchip_macro_read_value_ &= ~(0xFF); \
  75996. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  75997. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  75998. }
  75999. #define SET_GPIO_46_doen_sdio1_pad_card_power_en { \
  76000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76001. _ezchip_macro_read_value_ &= ~(0xFF); \
  76002. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  76003. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76004. }
  76005. #define SET_GPIO_46_doen_sdio1_pad_cclk_out { \
  76006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76007. _ezchip_macro_read_value_ &= ~(0xFF); \
  76008. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  76009. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76010. }
  76011. #define SET_GPIO_46_doen_sdio1_pad_ccmd_oe { \
  76012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76013. _ezchip_macro_read_value_ &= ~(0xFF); \
  76014. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  76015. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76016. }
  76017. #define SET_GPIO_46_doen_sdio1_pad_ccmd_out { \
  76018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76019. _ezchip_macro_read_value_ &= ~(0xFF); \
  76020. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  76021. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76022. }
  76023. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit0 { \
  76024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76025. _ezchip_macro_read_value_ &= ~(0xFF); \
  76026. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  76027. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76028. }
  76029. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit1 { \
  76030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76031. _ezchip_macro_read_value_ &= ~(0xFF); \
  76032. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  76033. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76034. }
  76035. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit2 { \
  76036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76037. _ezchip_macro_read_value_ &= ~(0xFF); \
  76038. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  76039. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76040. }
  76041. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit3 { \
  76042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76043. _ezchip_macro_read_value_ &= ~(0xFF); \
  76044. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  76045. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76046. }
  76047. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit4 { \
  76048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76049. _ezchip_macro_read_value_ &= ~(0xFF); \
  76050. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  76051. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76052. }
  76053. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit5 { \
  76054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76055. _ezchip_macro_read_value_ &= ~(0xFF); \
  76056. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  76057. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76058. }
  76059. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit6 { \
  76060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76061. _ezchip_macro_read_value_ &= ~(0xFF); \
  76062. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  76063. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76064. }
  76065. #define SET_GPIO_46_doen_sdio1_pad_cdata_oe_bit7 { \
  76066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76067. _ezchip_macro_read_value_ &= ~(0xFF); \
  76068. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  76069. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76070. }
  76071. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit0 { \
  76072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76073. _ezchip_macro_read_value_ &= ~(0xFF); \
  76074. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  76075. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76076. }
  76077. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit1 { \
  76078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76079. _ezchip_macro_read_value_ &= ~(0xFF); \
  76080. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  76081. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76082. }
  76083. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit2 { \
  76084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76085. _ezchip_macro_read_value_ &= ~(0xFF); \
  76086. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  76087. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76088. }
  76089. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit3 { \
  76090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76091. _ezchip_macro_read_value_ &= ~(0xFF); \
  76092. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  76093. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76094. }
  76095. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit4 { \
  76096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76097. _ezchip_macro_read_value_ &= ~(0xFF); \
  76098. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  76099. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76100. }
  76101. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit5 { \
  76102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76103. _ezchip_macro_read_value_ &= ~(0xFF); \
  76104. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  76105. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76106. }
  76107. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit6 { \
  76108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76109. _ezchip_macro_read_value_ &= ~(0xFF); \
  76110. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  76111. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76112. }
  76113. #define SET_GPIO_46_doen_sdio1_pad_cdata_out_bit7 { \
  76114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76115. _ezchip_macro_read_value_ &= ~(0xFF); \
  76116. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  76117. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76118. }
  76119. #define SET_GPIO_46_doen_sdio1_pad_rst_n { \
  76120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76121. _ezchip_macro_read_value_ &= ~(0xFF); \
  76122. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  76123. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76124. }
  76125. #define SET_GPIO_46_doen_spdif_tx_sdout { \
  76126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76127. _ezchip_macro_read_value_ &= ~(0xFF); \
  76128. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  76129. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76130. }
  76131. #define SET_GPIO_46_doen_spdif_tx_sdout_oen { \
  76132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76133. _ezchip_macro_read_value_ &= ~(0xFF); \
  76134. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  76135. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76136. }
  76137. #define SET_GPIO_46_doen_spi0_pad_oe_n { \
  76138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76139. _ezchip_macro_read_value_ &= ~(0xFF); \
  76140. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  76141. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76142. }
  76143. #define SET_GPIO_46_doen_spi0_pad_sck_out { \
  76144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76145. _ezchip_macro_read_value_ &= ~(0xFF); \
  76146. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  76147. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76148. }
  76149. #define SET_GPIO_46_doen_spi0_pad_ss_0_n { \
  76150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76151. _ezchip_macro_read_value_ &= ~(0xFF); \
  76152. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  76153. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76154. }
  76155. #define SET_GPIO_46_doen_spi0_pad_ss_1_n { \
  76156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76157. _ezchip_macro_read_value_ &= ~(0xFF); \
  76158. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  76159. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76160. }
  76161. #define SET_GPIO_46_doen_spi0_pad_txd { \
  76162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76163. _ezchip_macro_read_value_ &= ~(0xFF); \
  76164. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  76165. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76166. }
  76167. #define SET_GPIO_46_doen_spi1_pad_oe_n { \
  76168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76169. _ezchip_macro_read_value_ &= ~(0xFF); \
  76170. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  76171. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76172. }
  76173. #define SET_GPIO_46_doen_spi1_pad_sck_out { \
  76174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76175. _ezchip_macro_read_value_ &= ~(0xFF); \
  76176. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  76177. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76178. }
  76179. #define SET_GPIO_46_doen_spi1_pad_ss_0_n { \
  76180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76181. _ezchip_macro_read_value_ &= ~(0xFF); \
  76182. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  76183. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76184. }
  76185. #define SET_GPIO_46_doen_spi1_pad_ss_1_n { \
  76186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76187. _ezchip_macro_read_value_ &= ~(0xFF); \
  76188. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  76189. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76190. }
  76191. #define SET_GPIO_46_doen_spi1_pad_txd { \
  76192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76193. _ezchip_macro_read_value_ &= ~(0xFF); \
  76194. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  76195. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76196. }
  76197. #define SET_GPIO_46_doen_spi2_pad_oe_n { \
  76198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76199. _ezchip_macro_read_value_ &= ~(0xFF); \
  76200. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  76201. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76202. }
  76203. #define SET_GPIO_46_doen_spi2_pad_sck_out { \
  76204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76205. _ezchip_macro_read_value_ &= ~(0xFF); \
  76206. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  76207. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76208. }
  76209. #define SET_GPIO_46_doen_spi2_pad_ss_0_n { \
  76210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76211. _ezchip_macro_read_value_ &= ~(0xFF); \
  76212. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  76213. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76214. }
  76215. #define SET_GPIO_46_doen_spi2_pad_ss_1_n { \
  76216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76217. _ezchip_macro_read_value_ &= ~(0xFF); \
  76218. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  76219. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76220. }
  76221. #define SET_GPIO_46_doen_spi2_pad_txd { \
  76222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76223. _ezchip_macro_read_value_ &= ~(0xFF); \
  76224. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  76225. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76226. }
  76227. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit0 { \
  76228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76229. _ezchip_macro_read_value_ &= ~(0xFF); \
  76230. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  76231. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76232. }
  76233. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit1 { \
  76234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76235. _ezchip_macro_read_value_ &= ~(0xFF); \
  76236. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  76237. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76238. }
  76239. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit2 { \
  76240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76241. _ezchip_macro_read_value_ &= ~(0xFF); \
  76242. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  76243. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76244. }
  76245. #define SET_GPIO_46_doen_spi2ahb_pad_oe_n_bit3 { \
  76246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76247. _ezchip_macro_read_value_ &= ~(0xFF); \
  76248. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  76249. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76250. }
  76251. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit0 { \
  76252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76253. _ezchip_macro_read_value_ &= ~(0xFF); \
  76254. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  76255. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76256. }
  76257. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit1 { \
  76258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76259. _ezchip_macro_read_value_ &= ~(0xFF); \
  76260. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  76261. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76262. }
  76263. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit2 { \
  76264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76265. _ezchip_macro_read_value_ &= ~(0xFF); \
  76266. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  76267. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76268. }
  76269. #define SET_GPIO_46_doen_spi2ahb_pad_txd_bit3 { \
  76270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76271. _ezchip_macro_read_value_ &= ~(0xFF); \
  76272. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  76273. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76274. }
  76275. #define SET_GPIO_46_doen_spi3_pad_oe_n { \
  76276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76277. _ezchip_macro_read_value_ &= ~(0xFF); \
  76278. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  76279. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76280. }
  76281. #define SET_GPIO_46_doen_spi3_pad_sck_out { \
  76282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76283. _ezchip_macro_read_value_ &= ~(0xFF); \
  76284. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  76285. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76286. }
  76287. #define SET_GPIO_46_doen_spi3_pad_ss_0_n { \
  76288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76289. _ezchip_macro_read_value_ &= ~(0xFF); \
  76290. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  76291. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76292. }
  76293. #define SET_GPIO_46_doen_spi3_pad_ss_1_n { \
  76294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76295. _ezchip_macro_read_value_ &= ~(0xFF); \
  76296. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  76297. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76298. }
  76299. #define SET_GPIO_46_doen_spi3_pad_txd { \
  76300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76301. _ezchip_macro_read_value_ &= ~(0xFF); \
  76302. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  76303. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76304. }
  76305. #define SET_GPIO_46_doen_uart0_pad_dtrn { \
  76306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76307. _ezchip_macro_read_value_ &= ~(0xFF); \
  76308. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  76309. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76310. }
  76311. #define SET_GPIO_46_doen_uart0_pad_rtsn { \
  76312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76313. _ezchip_macro_read_value_ &= ~(0xFF); \
  76314. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  76315. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76316. }
  76317. #define SET_GPIO_46_doen_uart0_pad_sout { \
  76318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76319. _ezchip_macro_read_value_ &= ~(0xFF); \
  76320. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  76321. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76322. }
  76323. #define SET_GPIO_46_doen_uart1_pad_sout { \
  76324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76325. _ezchip_macro_read_value_ &= ~(0xFF); \
  76326. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  76327. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76328. }
  76329. #define SET_GPIO_46_doen_uart2_pad_dtr_n { \
  76330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76331. _ezchip_macro_read_value_ &= ~(0xFF); \
  76332. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  76333. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76334. }
  76335. #define SET_GPIO_46_doen_uart2_pad_rts_n { \
  76336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76337. _ezchip_macro_read_value_ &= ~(0xFF); \
  76338. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  76339. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76340. }
  76341. #define SET_GPIO_46_doen_uart2_pad_sout { \
  76342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76343. _ezchip_macro_read_value_ &= ~(0xFF); \
  76344. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  76345. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76346. }
  76347. #define SET_GPIO_46_doen_uart3_pad_sout { \
  76348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76349. _ezchip_macro_read_value_ &= ~(0xFF); \
  76350. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  76351. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76352. }
  76353. #define SET_GPIO_46_doen_usb_drv_bus { \
  76354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_46_doen_REG_ADDR); \
  76355. _ezchip_macro_read_value_ &= ~(0xFF); \
  76356. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  76357. MA_OUTW(gpio_46_doen_REG_ADDR,_ezchip_macro_read_value_); \
  76358. }
  76359. #define SET_GPIO_47_dout_reverse_(en) { \
  76360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76361. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  76362. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  76363. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76364. }
  76365. #define SET_GPIO_47_dout_LOW { \
  76366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76367. _ezchip_macro_read_value_ &= ~(0xFF); \
  76368. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  76369. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76370. }
  76371. #define SET_GPIO_47_dout_HIGH { \
  76372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76373. _ezchip_macro_read_value_ &= ~(0xFF); \
  76374. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  76375. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76376. }
  76377. #define SET_GPIO_47_dout_clk_gmac_tophyref { \
  76378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76379. _ezchip_macro_read_value_ &= ~(0xFF); \
  76380. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  76381. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76382. }
  76383. #define SET_GPIO_47_dout_cpu_jtag_tdo { \
  76384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76385. _ezchip_macro_read_value_ &= ~(0xFF); \
  76386. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  76387. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76388. }
  76389. #define SET_GPIO_47_dout_cpu_jtag_tdo_oen { \
  76390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76391. _ezchip_macro_read_value_ &= ~(0xFF); \
  76392. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  76393. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76394. }
  76395. #define SET_GPIO_47_dout_dmic_clk_out { \
  76396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76397. _ezchip_macro_read_value_ &= ~(0xFF); \
  76398. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  76399. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76400. }
  76401. #define SET_GPIO_47_dout_dsp_JTDOEn_pad { \
  76402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76403. _ezchip_macro_read_value_ &= ~(0xFF); \
  76404. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  76405. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76406. }
  76407. #define SET_GPIO_47_dout_dsp_JTDO_pad { \
  76408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76409. _ezchip_macro_read_value_ &= ~(0xFF); \
  76410. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  76411. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76412. }
  76413. #define SET_GPIO_47_dout_i2c0_pad_sck_oe { \
  76414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76415. _ezchip_macro_read_value_ &= ~(0xFF); \
  76416. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  76417. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76418. }
  76419. #define SET_GPIO_47_dout_i2c0_pad_sda_oe { \
  76420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76421. _ezchip_macro_read_value_ &= ~(0xFF); \
  76422. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  76423. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76424. }
  76425. #define SET_GPIO_47_dout_i2c1_pad_sck_oe { \
  76426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76427. _ezchip_macro_read_value_ &= ~(0xFF); \
  76428. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  76429. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76430. }
  76431. #define SET_GPIO_47_dout_i2c1_pad_sda_oe { \
  76432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76433. _ezchip_macro_read_value_ &= ~(0xFF); \
  76434. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  76435. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76436. }
  76437. #define SET_GPIO_47_dout_i2c2_pad_sck_oe { \
  76438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76439. _ezchip_macro_read_value_ &= ~(0xFF); \
  76440. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  76441. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76442. }
  76443. #define SET_GPIO_47_dout_i2c2_pad_sda_oe { \
  76444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76445. _ezchip_macro_read_value_ &= ~(0xFF); \
  76446. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  76447. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76448. }
  76449. #define SET_GPIO_47_dout_i2c3_pad_sck_oe { \
  76450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76451. _ezchip_macro_read_value_ &= ~(0xFF); \
  76452. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  76453. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76454. }
  76455. #define SET_GPIO_47_dout_i2c3_pad_sda_oe { \
  76456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76457. _ezchip_macro_read_value_ &= ~(0xFF); \
  76458. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  76459. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76460. }
  76461. #define SET_GPIO_47_dout_i2srx_bclk_out { \
  76462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76463. _ezchip_macro_read_value_ &= ~(0xFF); \
  76464. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  76465. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76466. }
  76467. #define SET_GPIO_47_dout_i2srx_bclk_out_oen { \
  76468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76469. _ezchip_macro_read_value_ &= ~(0xFF); \
  76470. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  76471. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76472. }
  76473. #define SET_GPIO_47_dout_i2srx_lrck_out { \
  76474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76475. _ezchip_macro_read_value_ &= ~(0xFF); \
  76476. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  76477. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76478. }
  76479. #define SET_GPIO_47_dout_i2srx_lrck_out_oen { \
  76480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76481. _ezchip_macro_read_value_ &= ~(0xFF); \
  76482. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  76483. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76484. }
  76485. #define SET_GPIO_47_dout_i2srx_mclk_out { \
  76486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76487. _ezchip_macro_read_value_ &= ~(0xFF); \
  76488. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  76489. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76490. }
  76491. #define SET_GPIO_47_dout_i2stx_bclk_out { \
  76492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76493. _ezchip_macro_read_value_ &= ~(0xFF); \
  76494. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  76495. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76496. }
  76497. #define SET_GPIO_47_dout_i2stx_bclk_out_oen { \
  76498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76499. _ezchip_macro_read_value_ &= ~(0xFF); \
  76500. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  76501. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76502. }
  76503. #define SET_GPIO_47_dout_i2stx_lrck_out { \
  76504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76505. _ezchip_macro_read_value_ &= ~(0xFF); \
  76506. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  76507. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76508. }
  76509. #define SET_GPIO_47_dout_i2stx_lrckout_oen { \
  76510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76511. _ezchip_macro_read_value_ &= ~(0xFF); \
  76512. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  76513. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76514. }
  76515. #define SET_GPIO_47_dout_i2stx_mclk_out { \
  76516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76517. _ezchip_macro_read_value_ &= ~(0xFF); \
  76518. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  76519. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76520. }
  76521. #define SET_GPIO_47_dout_i2stx_sdout0 { \
  76522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76523. _ezchip_macro_read_value_ &= ~(0xFF); \
  76524. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  76525. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76526. }
  76527. #define SET_GPIO_47_dout_i2stx_sdout1 { \
  76528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76529. _ezchip_macro_read_value_ &= ~(0xFF); \
  76530. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  76531. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76532. }
  76533. #define SET_GPIO_47_dout_lcd_pad_csm_n { \
  76534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76535. _ezchip_macro_read_value_ &= ~(0xFF); \
  76536. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  76537. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76538. }
  76539. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit0 { \
  76540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76541. _ezchip_macro_read_value_ &= ~(0xFF); \
  76542. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  76543. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76544. }
  76545. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit1 { \
  76546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76547. _ezchip_macro_read_value_ &= ~(0xFF); \
  76548. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  76549. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76550. }
  76551. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit2 { \
  76552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76553. _ezchip_macro_read_value_ &= ~(0xFF); \
  76554. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  76555. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76556. }
  76557. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit3 { \
  76558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76559. _ezchip_macro_read_value_ &= ~(0xFF); \
  76560. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  76561. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76562. }
  76563. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit4 { \
  76564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76565. _ezchip_macro_read_value_ &= ~(0xFF); \
  76566. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  76567. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76568. }
  76569. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit5 { \
  76570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76571. _ezchip_macro_read_value_ &= ~(0xFF); \
  76572. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  76573. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76574. }
  76575. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit6 { \
  76576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76577. _ezchip_macro_read_value_ &= ~(0xFF); \
  76578. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  76579. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76580. }
  76581. #define SET_GPIO_47_dout_pwm_pad_oe_n_bit7 { \
  76582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76583. _ezchip_macro_read_value_ &= ~(0xFF); \
  76584. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  76585. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76586. }
  76587. #define SET_GPIO_47_dout_pwm_pad_out_bit0 { \
  76588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76589. _ezchip_macro_read_value_ &= ~(0xFF); \
  76590. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  76591. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76592. }
  76593. #define SET_GPIO_47_dout_pwm_pad_out_bit1 { \
  76594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76595. _ezchip_macro_read_value_ &= ~(0xFF); \
  76596. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  76597. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76598. }
  76599. #define SET_GPIO_47_dout_pwm_pad_out_bit2 { \
  76600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76601. _ezchip_macro_read_value_ &= ~(0xFF); \
  76602. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  76603. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76604. }
  76605. #define SET_GPIO_47_dout_pwm_pad_out_bit3 { \
  76606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76607. _ezchip_macro_read_value_ &= ~(0xFF); \
  76608. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  76609. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76610. }
  76611. #define SET_GPIO_47_dout_pwm_pad_out_bit4 { \
  76612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76613. _ezchip_macro_read_value_ &= ~(0xFF); \
  76614. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  76615. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76616. }
  76617. #define SET_GPIO_47_dout_pwm_pad_out_bit5 { \
  76618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76619. _ezchip_macro_read_value_ &= ~(0xFF); \
  76620. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  76621. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76622. }
  76623. #define SET_GPIO_47_dout_pwm_pad_out_bit6 { \
  76624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76625. _ezchip_macro_read_value_ &= ~(0xFF); \
  76626. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  76627. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76628. }
  76629. #define SET_GPIO_47_dout_pwm_pad_out_bit7 { \
  76630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76631. _ezchip_macro_read_value_ &= ~(0xFF); \
  76632. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  76633. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76634. }
  76635. #define SET_GPIO_47_dout_pwmdac_left_out { \
  76636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76637. _ezchip_macro_read_value_ &= ~(0xFF); \
  76638. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  76639. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76640. }
  76641. #define SET_GPIO_47_dout_pwmdac_right_out { \
  76642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76643. _ezchip_macro_read_value_ &= ~(0xFF); \
  76644. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  76645. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76646. }
  76647. #define SET_GPIO_47_dout_qspi_csn1_out { \
  76648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76649. _ezchip_macro_read_value_ &= ~(0xFF); \
  76650. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  76651. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76652. }
  76653. #define SET_GPIO_47_dout_qspi_csn2_out { \
  76654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76655. _ezchip_macro_read_value_ &= ~(0xFF); \
  76656. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  76657. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76658. }
  76659. #define SET_GPIO_47_dout_qspi_csn3_out { \
  76660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76661. _ezchip_macro_read_value_ &= ~(0xFF); \
  76662. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  76663. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76664. }
  76665. #define SET_GPIO_47_dout_register23_SCFG_cmsensor_rst0 { \
  76666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76667. _ezchip_macro_read_value_ &= ~(0xFF); \
  76668. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  76669. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76670. }
  76671. #define SET_GPIO_47_dout_register23_SCFG_cmsensor_rst1 { \
  76672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76673. _ezchip_macro_read_value_ &= ~(0xFF); \
  76674. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  76675. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76676. }
  76677. #define SET_GPIO_47_dout_register32_SCFG_gmac_phy_rstn { \
  76678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76679. _ezchip_macro_read_value_ &= ~(0xFF); \
  76680. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  76681. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76682. }
  76683. #define SET_GPIO_47_dout_sdio0_pad_card_power_en { \
  76684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76685. _ezchip_macro_read_value_ &= ~(0xFF); \
  76686. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  76687. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76688. }
  76689. #define SET_GPIO_47_dout_sdio0_pad_cclk_out { \
  76690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76691. _ezchip_macro_read_value_ &= ~(0xFF); \
  76692. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  76693. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76694. }
  76695. #define SET_GPIO_47_dout_sdio0_pad_ccmd_oe { \
  76696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76697. _ezchip_macro_read_value_ &= ~(0xFF); \
  76698. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  76699. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76700. }
  76701. #define SET_GPIO_47_dout_sdio0_pad_ccmd_out { \
  76702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76703. _ezchip_macro_read_value_ &= ~(0xFF); \
  76704. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  76705. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76706. }
  76707. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit0 { \
  76708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76709. _ezchip_macro_read_value_ &= ~(0xFF); \
  76710. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  76711. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76712. }
  76713. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit1 { \
  76714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76715. _ezchip_macro_read_value_ &= ~(0xFF); \
  76716. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  76717. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76718. }
  76719. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit2 { \
  76720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76721. _ezchip_macro_read_value_ &= ~(0xFF); \
  76722. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  76723. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76724. }
  76725. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit3 { \
  76726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76727. _ezchip_macro_read_value_ &= ~(0xFF); \
  76728. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  76729. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76730. }
  76731. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit4 { \
  76732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76733. _ezchip_macro_read_value_ &= ~(0xFF); \
  76734. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  76735. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76736. }
  76737. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit5 { \
  76738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76739. _ezchip_macro_read_value_ &= ~(0xFF); \
  76740. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  76741. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76742. }
  76743. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit6 { \
  76744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76745. _ezchip_macro_read_value_ &= ~(0xFF); \
  76746. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  76747. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76748. }
  76749. #define SET_GPIO_47_dout_sdio0_pad_cdata_oe_bit7 { \
  76750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76751. _ezchip_macro_read_value_ &= ~(0xFF); \
  76752. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  76753. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76754. }
  76755. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit0 { \
  76756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76757. _ezchip_macro_read_value_ &= ~(0xFF); \
  76758. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  76759. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76760. }
  76761. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit1 { \
  76762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76763. _ezchip_macro_read_value_ &= ~(0xFF); \
  76764. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  76765. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76766. }
  76767. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit2 { \
  76768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76769. _ezchip_macro_read_value_ &= ~(0xFF); \
  76770. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  76771. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76772. }
  76773. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit3 { \
  76774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76775. _ezchip_macro_read_value_ &= ~(0xFF); \
  76776. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  76777. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76778. }
  76779. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit4 { \
  76780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76781. _ezchip_macro_read_value_ &= ~(0xFF); \
  76782. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  76783. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76784. }
  76785. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit5 { \
  76786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76787. _ezchip_macro_read_value_ &= ~(0xFF); \
  76788. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  76789. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76790. }
  76791. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit6 { \
  76792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76793. _ezchip_macro_read_value_ &= ~(0xFF); \
  76794. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  76795. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76796. }
  76797. #define SET_GPIO_47_dout_sdio0_pad_cdata_out_bit7 { \
  76798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76799. _ezchip_macro_read_value_ &= ~(0xFF); \
  76800. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  76801. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76802. }
  76803. #define SET_GPIO_47_dout_sdio0_pad_rst_n { \
  76804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76805. _ezchip_macro_read_value_ &= ~(0xFF); \
  76806. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  76807. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76808. }
  76809. #define SET_GPIO_47_dout_sdio1_pad_card_power_en { \
  76810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76811. _ezchip_macro_read_value_ &= ~(0xFF); \
  76812. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  76813. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76814. }
  76815. #define SET_GPIO_47_dout_sdio1_pad_cclk_out { \
  76816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76817. _ezchip_macro_read_value_ &= ~(0xFF); \
  76818. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  76819. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76820. }
  76821. #define SET_GPIO_47_dout_sdio1_pad_ccmd_oe { \
  76822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76823. _ezchip_macro_read_value_ &= ~(0xFF); \
  76824. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  76825. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76826. }
  76827. #define SET_GPIO_47_dout_sdio1_pad_ccmd_out { \
  76828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76829. _ezchip_macro_read_value_ &= ~(0xFF); \
  76830. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  76831. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76832. }
  76833. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit0 { \
  76834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76835. _ezchip_macro_read_value_ &= ~(0xFF); \
  76836. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  76837. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76838. }
  76839. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit1 { \
  76840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76841. _ezchip_macro_read_value_ &= ~(0xFF); \
  76842. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  76843. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76844. }
  76845. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit2 { \
  76846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76847. _ezchip_macro_read_value_ &= ~(0xFF); \
  76848. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  76849. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76850. }
  76851. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit3 { \
  76852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76853. _ezchip_macro_read_value_ &= ~(0xFF); \
  76854. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  76855. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76856. }
  76857. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit4 { \
  76858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76859. _ezchip_macro_read_value_ &= ~(0xFF); \
  76860. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  76861. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76862. }
  76863. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit5 { \
  76864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76865. _ezchip_macro_read_value_ &= ~(0xFF); \
  76866. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  76867. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76868. }
  76869. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit6 { \
  76870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76871. _ezchip_macro_read_value_ &= ~(0xFF); \
  76872. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  76873. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76874. }
  76875. #define SET_GPIO_47_dout_sdio1_pad_cdata_oe_bit7 { \
  76876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76877. _ezchip_macro_read_value_ &= ~(0xFF); \
  76878. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  76879. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76880. }
  76881. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit0 { \
  76882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76883. _ezchip_macro_read_value_ &= ~(0xFF); \
  76884. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  76885. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76886. }
  76887. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit1 { \
  76888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76889. _ezchip_macro_read_value_ &= ~(0xFF); \
  76890. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  76891. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76892. }
  76893. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit2 { \
  76894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76895. _ezchip_macro_read_value_ &= ~(0xFF); \
  76896. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  76897. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76898. }
  76899. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit3 { \
  76900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76901. _ezchip_macro_read_value_ &= ~(0xFF); \
  76902. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  76903. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76904. }
  76905. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit4 { \
  76906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76907. _ezchip_macro_read_value_ &= ~(0xFF); \
  76908. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  76909. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76910. }
  76911. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit5 { \
  76912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76913. _ezchip_macro_read_value_ &= ~(0xFF); \
  76914. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  76915. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76916. }
  76917. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit6 { \
  76918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76919. _ezchip_macro_read_value_ &= ~(0xFF); \
  76920. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  76921. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76922. }
  76923. #define SET_GPIO_47_dout_sdio1_pad_cdata_out_bit7 { \
  76924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76925. _ezchip_macro_read_value_ &= ~(0xFF); \
  76926. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  76927. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76928. }
  76929. #define SET_GPIO_47_dout_sdio1_pad_rst_n { \
  76930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76931. _ezchip_macro_read_value_ &= ~(0xFF); \
  76932. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  76933. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76934. }
  76935. #define SET_GPIO_47_dout_spdif_tx_sdout { \
  76936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76937. _ezchip_macro_read_value_ &= ~(0xFF); \
  76938. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  76939. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76940. }
  76941. #define SET_GPIO_47_dout_spdif_tx_sdout_oen { \
  76942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76943. _ezchip_macro_read_value_ &= ~(0xFF); \
  76944. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  76945. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76946. }
  76947. #define SET_GPIO_47_dout_spi0_pad_oe_n { \
  76948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76949. _ezchip_macro_read_value_ &= ~(0xFF); \
  76950. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  76951. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76952. }
  76953. #define SET_GPIO_47_dout_spi0_pad_sck_out { \
  76954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76955. _ezchip_macro_read_value_ &= ~(0xFF); \
  76956. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  76957. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76958. }
  76959. #define SET_GPIO_47_dout_spi0_pad_ss_0_n { \
  76960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76961. _ezchip_macro_read_value_ &= ~(0xFF); \
  76962. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  76963. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76964. }
  76965. #define SET_GPIO_47_dout_spi0_pad_ss_1_n { \
  76966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76967. _ezchip_macro_read_value_ &= ~(0xFF); \
  76968. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  76969. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76970. }
  76971. #define SET_GPIO_47_dout_spi0_pad_txd { \
  76972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76973. _ezchip_macro_read_value_ &= ~(0xFF); \
  76974. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  76975. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76976. }
  76977. #define SET_GPIO_47_dout_spi1_pad_oe_n { \
  76978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76979. _ezchip_macro_read_value_ &= ~(0xFF); \
  76980. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  76981. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76982. }
  76983. #define SET_GPIO_47_dout_spi1_pad_sck_out { \
  76984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76985. _ezchip_macro_read_value_ &= ~(0xFF); \
  76986. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  76987. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76988. }
  76989. #define SET_GPIO_47_dout_spi1_pad_ss_0_n { \
  76990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76991. _ezchip_macro_read_value_ &= ~(0xFF); \
  76992. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  76993. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  76994. }
  76995. #define SET_GPIO_47_dout_spi1_pad_ss_1_n { \
  76996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  76997. _ezchip_macro_read_value_ &= ~(0xFF); \
  76998. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  76999. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77000. }
  77001. #define SET_GPIO_47_dout_spi1_pad_txd { \
  77002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77003. _ezchip_macro_read_value_ &= ~(0xFF); \
  77004. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  77005. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77006. }
  77007. #define SET_GPIO_47_dout_spi2_pad_oe_n { \
  77008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77009. _ezchip_macro_read_value_ &= ~(0xFF); \
  77010. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  77011. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77012. }
  77013. #define SET_GPIO_47_dout_spi2_pad_sck_out { \
  77014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77015. _ezchip_macro_read_value_ &= ~(0xFF); \
  77016. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  77017. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77018. }
  77019. #define SET_GPIO_47_dout_spi2_pad_ss_0_n { \
  77020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77021. _ezchip_macro_read_value_ &= ~(0xFF); \
  77022. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  77023. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77024. }
  77025. #define SET_GPIO_47_dout_spi2_pad_ss_1_n { \
  77026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77027. _ezchip_macro_read_value_ &= ~(0xFF); \
  77028. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  77029. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77030. }
  77031. #define SET_GPIO_47_dout_spi2_pad_txd { \
  77032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77033. _ezchip_macro_read_value_ &= ~(0xFF); \
  77034. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  77035. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77036. }
  77037. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit0 { \
  77038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77039. _ezchip_macro_read_value_ &= ~(0xFF); \
  77040. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  77041. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77042. }
  77043. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit1 { \
  77044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77045. _ezchip_macro_read_value_ &= ~(0xFF); \
  77046. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  77047. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77048. }
  77049. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit2 { \
  77050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77051. _ezchip_macro_read_value_ &= ~(0xFF); \
  77052. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  77053. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77054. }
  77055. #define SET_GPIO_47_dout_spi2ahb_pad_oe_n_bit3 { \
  77056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77057. _ezchip_macro_read_value_ &= ~(0xFF); \
  77058. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  77059. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77060. }
  77061. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit0 { \
  77062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77063. _ezchip_macro_read_value_ &= ~(0xFF); \
  77064. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  77065. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77066. }
  77067. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit1 { \
  77068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77069. _ezchip_macro_read_value_ &= ~(0xFF); \
  77070. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  77071. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77072. }
  77073. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit2 { \
  77074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77075. _ezchip_macro_read_value_ &= ~(0xFF); \
  77076. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  77077. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77078. }
  77079. #define SET_GPIO_47_dout_spi2ahb_pad_txd_bit3 { \
  77080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77081. _ezchip_macro_read_value_ &= ~(0xFF); \
  77082. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  77083. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77084. }
  77085. #define SET_GPIO_47_dout_spi3_pad_oe_n { \
  77086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77087. _ezchip_macro_read_value_ &= ~(0xFF); \
  77088. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  77089. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77090. }
  77091. #define SET_GPIO_47_dout_spi3_pad_sck_out { \
  77092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77093. _ezchip_macro_read_value_ &= ~(0xFF); \
  77094. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  77095. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77096. }
  77097. #define SET_GPIO_47_dout_spi3_pad_ss_0_n { \
  77098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77099. _ezchip_macro_read_value_ &= ~(0xFF); \
  77100. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  77101. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77102. }
  77103. #define SET_GPIO_47_dout_spi3_pad_ss_1_n { \
  77104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77105. _ezchip_macro_read_value_ &= ~(0xFF); \
  77106. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  77107. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77108. }
  77109. #define SET_GPIO_47_dout_spi3_pad_txd { \
  77110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77111. _ezchip_macro_read_value_ &= ~(0xFF); \
  77112. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  77113. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77114. }
  77115. #define SET_GPIO_47_dout_uart0_pad_dtrn { \
  77116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77117. _ezchip_macro_read_value_ &= ~(0xFF); \
  77118. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  77119. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77120. }
  77121. #define SET_GPIO_47_dout_uart0_pad_rtsn { \
  77122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77123. _ezchip_macro_read_value_ &= ~(0xFF); \
  77124. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  77125. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77126. }
  77127. #define SET_GPIO_47_dout_uart0_pad_sout { \
  77128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77129. _ezchip_macro_read_value_ &= ~(0xFF); \
  77130. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  77131. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77132. }
  77133. #define SET_GPIO_47_dout_uart1_pad_sout { \
  77134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77135. _ezchip_macro_read_value_ &= ~(0xFF); \
  77136. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  77137. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77138. }
  77139. #define SET_GPIO_47_dout_uart2_pad_dtr_n { \
  77140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77141. _ezchip_macro_read_value_ &= ~(0xFF); \
  77142. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  77143. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77144. }
  77145. #define SET_GPIO_47_dout_uart2_pad_rts_n { \
  77146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77147. _ezchip_macro_read_value_ &= ~(0xFF); \
  77148. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  77149. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77150. }
  77151. #define SET_GPIO_47_dout_uart2_pad_sout { \
  77152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77153. _ezchip_macro_read_value_ &= ~(0xFF); \
  77154. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  77155. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77156. }
  77157. #define SET_GPIO_47_dout_uart3_pad_sout { \
  77158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77159. _ezchip_macro_read_value_ &= ~(0xFF); \
  77160. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  77161. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77162. }
  77163. #define SET_GPIO_47_dout_usb_drv_bus { \
  77164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_dout_REG_ADDR); \
  77165. _ezchip_macro_read_value_ &= ~(0xFF); \
  77166. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  77167. MA_OUTW(gpio_47_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77168. }
  77169. #define SET_GPIO_47_doen_reverse_(en) { \
  77170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77171. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  77172. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  77173. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77174. }
  77175. #define SET_GPIO_47_doen_LOW { \
  77176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77177. _ezchip_macro_read_value_ &= ~(0xFF); \
  77178. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  77179. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77180. }
  77181. #define SET_GPIO_47_doen_HIGH { \
  77182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77183. _ezchip_macro_read_value_ &= ~(0xFF); \
  77184. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  77185. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77186. }
  77187. #define SET_GPIO_47_doen_clk_gmac_tophyref { \
  77188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77189. _ezchip_macro_read_value_ &= ~(0xFF); \
  77190. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  77191. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77192. }
  77193. #define SET_GPIO_47_doen_cpu_jtag_tdo { \
  77194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77195. _ezchip_macro_read_value_ &= ~(0xFF); \
  77196. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  77197. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77198. }
  77199. #define SET_GPIO_47_doen_cpu_jtag_tdo_oen { \
  77200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77201. _ezchip_macro_read_value_ &= ~(0xFF); \
  77202. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  77203. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77204. }
  77205. #define SET_GPIO_47_doen_dmic_clk_out { \
  77206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77207. _ezchip_macro_read_value_ &= ~(0xFF); \
  77208. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  77209. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77210. }
  77211. #define SET_GPIO_47_doen_dsp_JTDOEn_pad { \
  77212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77213. _ezchip_macro_read_value_ &= ~(0xFF); \
  77214. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  77215. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77216. }
  77217. #define SET_GPIO_47_doen_dsp_JTDO_pad { \
  77218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77219. _ezchip_macro_read_value_ &= ~(0xFF); \
  77220. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  77221. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77222. }
  77223. #define SET_GPIO_47_doen_i2c0_pad_sck_oe { \
  77224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77225. _ezchip_macro_read_value_ &= ~(0xFF); \
  77226. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  77227. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77228. }
  77229. #define SET_GPIO_47_doen_i2c0_pad_sda_oe { \
  77230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77231. _ezchip_macro_read_value_ &= ~(0xFF); \
  77232. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  77233. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77234. }
  77235. #define SET_GPIO_47_doen_i2c1_pad_sck_oe { \
  77236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77237. _ezchip_macro_read_value_ &= ~(0xFF); \
  77238. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  77239. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77240. }
  77241. #define SET_GPIO_47_doen_i2c1_pad_sda_oe { \
  77242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77243. _ezchip_macro_read_value_ &= ~(0xFF); \
  77244. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  77245. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77246. }
  77247. #define SET_GPIO_47_doen_i2c2_pad_sck_oe { \
  77248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77249. _ezchip_macro_read_value_ &= ~(0xFF); \
  77250. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  77251. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77252. }
  77253. #define SET_GPIO_47_doen_i2c2_pad_sda_oe { \
  77254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77255. _ezchip_macro_read_value_ &= ~(0xFF); \
  77256. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  77257. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77258. }
  77259. #define SET_GPIO_47_doen_i2c3_pad_sck_oe { \
  77260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77261. _ezchip_macro_read_value_ &= ~(0xFF); \
  77262. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  77263. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77264. }
  77265. #define SET_GPIO_47_doen_i2c3_pad_sda_oe { \
  77266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77267. _ezchip_macro_read_value_ &= ~(0xFF); \
  77268. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  77269. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77270. }
  77271. #define SET_GPIO_47_doen_i2srx_bclk_out { \
  77272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77273. _ezchip_macro_read_value_ &= ~(0xFF); \
  77274. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  77275. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77276. }
  77277. #define SET_GPIO_47_doen_i2srx_bclk_out_oen { \
  77278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77279. _ezchip_macro_read_value_ &= ~(0xFF); \
  77280. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  77281. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77282. }
  77283. #define SET_GPIO_47_doen_i2srx_lrck_out { \
  77284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77285. _ezchip_macro_read_value_ &= ~(0xFF); \
  77286. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  77287. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77288. }
  77289. #define SET_GPIO_47_doen_i2srx_lrck_out_oen { \
  77290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77291. _ezchip_macro_read_value_ &= ~(0xFF); \
  77292. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  77293. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77294. }
  77295. #define SET_GPIO_47_doen_i2srx_mclk_out { \
  77296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77297. _ezchip_macro_read_value_ &= ~(0xFF); \
  77298. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  77299. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77300. }
  77301. #define SET_GPIO_47_doen_i2stx_bclk_out { \
  77302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77303. _ezchip_macro_read_value_ &= ~(0xFF); \
  77304. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  77305. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77306. }
  77307. #define SET_GPIO_47_doen_i2stx_bclk_out_oen { \
  77308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77309. _ezchip_macro_read_value_ &= ~(0xFF); \
  77310. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  77311. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77312. }
  77313. #define SET_GPIO_47_doen_i2stx_lrck_out { \
  77314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77315. _ezchip_macro_read_value_ &= ~(0xFF); \
  77316. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  77317. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77318. }
  77319. #define SET_GPIO_47_doen_i2stx_lrckout_oen { \
  77320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77321. _ezchip_macro_read_value_ &= ~(0xFF); \
  77322. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  77323. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77324. }
  77325. #define SET_GPIO_47_doen_i2stx_mclk_out { \
  77326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77327. _ezchip_macro_read_value_ &= ~(0xFF); \
  77328. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  77329. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77330. }
  77331. #define SET_GPIO_47_doen_i2stx_sdout0 { \
  77332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77333. _ezchip_macro_read_value_ &= ~(0xFF); \
  77334. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  77335. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77336. }
  77337. #define SET_GPIO_47_doen_i2stx_sdout1 { \
  77338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77339. _ezchip_macro_read_value_ &= ~(0xFF); \
  77340. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  77341. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77342. }
  77343. #define SET_GPIO_47_doen_lcd_pad_csm_n { \
  77344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77345. _ezchip_macro_read_value_ &= ~(0xFF); \
  77346. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  77347. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77348. }
  77349. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit0 { \
  77350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77351. _ezchip_macro_read_value_ &= ~(0xFF); \
  77352. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  77353. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77354. }
  77355. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit1 { \
  77356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77357. _ezchip_macro_read_value_ &= ~(0xFF); \
  77358. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  77359. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77360. }
  77361. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit2 { \
  77362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77363. _ezchip_macro_read_value_ &= ~(0xFF); \
  77364. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  77365. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77366. }
  77367. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit3 { \
  77368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77369. _ezchip_macro_read_value_ &= ~(0xFF); \
  77370. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  77371. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77372. }
  77373. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit4 { \
  77374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77375. _ezchip_macro_read_value_ &= ~(0xFF); \
  77376. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  77377. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77378. }
  77379. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit5 { \
  77380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77381. _ezchip_macro_read_value_ &= ~(0xFF); \
  77382. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  77383. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77384. }
  77385. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit6 { \
  77386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77387. _ezchip_macro_read_value_ &= ~(0xFF); \
  77388. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  77389. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77390. }
  77391. #define SET_GPIO_47_doen_pwm_pad_oe_n_bit7 { \
  77392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77393. _ezchip_macro_read_value_ &= ~(0xFF); \
  77394. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  77395. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77396. }
  77397. #define SET_GPIO_47_doen_pwm_pad_out_bit0 { \
  77398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77399. _ezchip_macro_read_value_ &= ~(0xFF); \
  77400. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  77401. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77402. }
  77403. #define SET_GPIO_47_doen_pwm_pad_out_bit1 { \
  77404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77405. _ezchip_macro_read_value_ &= ~(0xFF); \
  77406. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  77407. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77408. }
  77409. #define SET_GPIO_47_doen_pwm_pad_out_bit2 { \
  77410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77411. _ezchip_macro_read_value_ &= ~(0xFF); \
  77412. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  77413. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77414. }
  77415. #define SET_GPIO_47_doen_pwm_pad_out_bit3 { \
  77416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77417. _ezchip_macro_read_value_ &= ~(0xFF); \
  77418. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  77419. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77420. }
  77421. #define SET_GPIO_47_doen_pwm_pad_out_bit4 { \
  77422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77423. _ezchip_macro_read_value_ &= ~(0xFF); \
  77424. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  77425. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77426. }
  77427. #define SET_GPIO_47_doen_pwm_pad_out_bit5 { \
  77428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77429. _ezchip_macro_read_value_ &= ~(0xFF); \
  77430. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  77431. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77432. }
  77433. #define SET_GPIO_47_doen_pwm_pad_out_bit6 { \
  77434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77435. _ezchip_macro_read_value_ &= ~(0xFF); \
  77436. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  77437. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77438. }
  77439. #define SET_GPIO_47_doen_pwm_pad_out_bit7 { \
  77440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77441. _ezchip_macro_read_value_ &= ~(0xFF); \
  77442. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  77443. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77444. }
  77445. #define SET_GPIO_47_doen_pwmdac_left_out { \
  77446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77447. _ezchip_macro_read_value_ &= ~(0xFF); \
  77448. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  77449. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77450. }
  77451. #define SET_GPIO_47_doen_pwmdac_right_out { \
  77452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77453. _ezchip_macro_read_value_ &= ~(0xFF); \
  77454. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  77455. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77456. }
  77457. #define SET_GPIO_47_doen_qspi_csn1_out { \
  77458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77459. _ezchip_macro_read_value_ &= ~(0xFF); \
  77460. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  77461. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77462. }
  77463. #define SET_GPIO_47_doen_qspi_csn2_out { \
  77464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77465. _ezchip_macro_read_value_ &= ~(0xFF); \
  77466. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  77467. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77468. }
  77469. #define SET_GPIO_47_doen_qspi_csn3_out { \
  77470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77471. _ezchip_macro_read_value_ &= ~(0xFF); \
  77472. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  77473. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77474. }
  77475. #define SET_GPIO_47_doen_register23_SCFG_cmsensor_rst0 { \
  77476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77477. _ezchip_macro_read_value_ &= ~(0xFF); \
  77478. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  77479. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77480. }
  77481. #define SET_GPIO_47_doen_register23_SCFG_cmsensor_rst1 { \
  77482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77483. _ezchip_macro_read_value_ &= ~(0xFF); \
  77484. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  77485. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77486. }
  77487. #define SET_GPIO_47_doen_register32_SCFG_gmac_phy_rstn { \
  77488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77489. _ezchip_macro_read_value_ &= ~(0xFF); \
  77490. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  77491. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77492. }
  77493. #define SET_GPIO_47_doen_sdio0_pad_card_power_en { \
  77494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77495. _ezchip_macro_read_value_ &= ~(0xFF); \
  77496. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  77497. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77498. }
  77499. #define SET_GPIO_47_doen_sdio0_pad_cclk_out { \
  77500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77501. _ezchip_macro_read_value_ &= ~(0xFF); \
  77502. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  77503. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77504. }
  77505. #define SET_GPIO_47_doen_sdio0_pad_ccmd_oe { \
  77506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77507. _ezchip_macro_read_value_ &= ~(0xFF); \
  77508. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  77509. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77510. }
  77511. #define SET_GPIO_47_doen_sdio0_pad_ccmd_out { \
  77512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77513. _ezchip_macro_read_value_ &= ~(0xFF); \
  77514. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  77515. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77516. }
  77517. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit0 { \
  77518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77519. _ezchip_macro_read_value_ &= ~(0xFF); \
  77520. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  77521. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77522. }
  77523. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit1 { \
  77524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77525. _ezchip_macro_read_value_ &= ~(0xFF); \
  77526. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  77527. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77528. }
  77529. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit2 { \
  77530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77531. _ezchip_macro_read_value_ &= ~(0xFF); \
  77532. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  77533. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77534. }
  77535. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit3 { \
  77536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77537. _ezchip_macro_read_value_ &= ~(0xFF); \
  77538. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  77539. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77540. }
  77541. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit4 { \
  77542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77543. _ezchip_macro_read_value_ &= ~(0xFF); \
  77544. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  77545. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77546. }
  77547. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit5 { \
  77548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77549. _ezchip_macro_read_value_ &= ~(0xFF); \
  77550. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  77551. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77552. }
  77553. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit6 { \
  77554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77555. _ezchip_macro_read_value_ &= ~(0xFF); \
  77556. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  77557. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77558. }
  77559. #define SET_GPIO_47_doen_sdio0_pad_cdata_oe_bit7 { \
  77560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77561. _ezchip_macro_read_value_ &= ~(0xFF); \
  77562. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  77563. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77564. }
  77565. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit0 { \
  77566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77567. _ezchip_macro_read_value_ &= ~(0xFF); \
  77568. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  77569. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77570. }
  77571. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit1 { \
  77572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77573. _ezchip_macro_read_value_ &= ~(0xFF); \
  77574. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  77575. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77576. }
  77577. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit2 { \
  77578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77579. _ezchip_macro_read_value_ &= ~(0xFF); \
  77580. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  77581. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77582. }
  77583. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit3 { \
  77584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77585. _ezchip_macro_read_value_ &= ~(0xFF); \
  77586. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  77587. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77588. }
  77589. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit4 { \
  77590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77591. _ezchip_macro_read_value_ &= ~(0xFF); \
  77592. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  77593. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77594. }
  77595. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit5 { \
  77596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77597. _ezchip_macro_read_value_ &= ~(0xFF); \
  77598. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  77599. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77600. }
  77601. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit6 { \
  77602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77603. _ezchip_macro_read_value_ &= ~(0xFF); \
  77604. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  77605. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77606. }
  77607. #define SET_GPIO_47_doen_sdio0_pad_cdata_out_bit7 { \
  77608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77609. _ezchip_macro_read_value_ &= ~(0xFF); \
  77610. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  77611. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77612. }
  77613. #define SET_GPIO_47_doen_sdio0_pad_rst_n { \
  77614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77615. _ezchip_macro_read_value_ &= ~(0xFF); \
  77616. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  77617. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77618. }
  77619. #define SET_GPIO_47_doen_sdio1_pad_card_power_en { \
  77620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77621. _ezchip_macro_read_value_ &= ~(0xFF); \
  77622. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  77623. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77624. }
  77625. #define SET_GPIO_47_doen_sdio1_pad_cclk_out { \
  77626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77627. _ezchip_macro_read_value_ &= ~(0xFF); \
  77628. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  77629. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77630. }
  77631. #define SET_GPIO_47_doen_sdio1_pad_ccmd_oe { \
  77632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77633. _ezchip_macro_read_value_ &= ~(0xFF); \
  77634. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  77635. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77636. }
  77637. #define SET_GPIO_47_doen_sdio1_pad_ccmd_out { \
  77638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77639. _ezchip_macro_read_value_ &= ~(0xFF); \
  77640. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  77641. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77642. }
  77643. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit0 { \
  77644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77645. _ezchip_macro_read_value_ &= ~(0xFF); \
  77646. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  77647. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77648. }
  77649. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit1 { \
  77650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77651. _ezchip_macro_read_value_ &= ~(0xFF); \
  77652. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  77653. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77654. }
  77655. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit2 { \
  77656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77657. _ezchip_macro_read_value_ &= ~(0xFF); \
  77658. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  77659. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77660. }
  77661. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit3 { \
  77662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77663. _ezchip_macro_read_value_ &= ~(0xFF); \
  77664. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  77665. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77666. }
  77667. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit4 { \
  77668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77669. _ezchip_macro_read_value_ &= ~(0xFF); \
  77670. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  77671. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77672. }
  77673. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit5 { \
  77674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77675. _ezchip_macro_read_value_ &= ~(0xFF); \
  77676. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  77677. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77678. }
  77679. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit6 { \
  77680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77681. _ezchip_macro_read_value_ &= ~(0xFF); \
  77682. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  77683. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77684. }
  77685. #define SET_GPIO_47_doen_sdio1_pad_cdata_oe_bit7 { \
  77686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77687. _ezchip_macro_read_value_ &= ~(0xFF); \
  77688. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  77689. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77690. }
  77691. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit0 { \
  77692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77693. _ezchip_macro_read_value_ &= ~(0xFF); \
  77694. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  77695. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77696. }
  77697. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit1 { \
  77698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77699. _ezchip_macro_read_value_ &= ~(0xFF); \
  77700. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  77701. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77702. }
  77703. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit2 { \
  77704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77705. _ezchip_macro_read_value_ &= ~(0xFF); \
  77706. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  77707. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77708. }
  77709. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit3 { \
  77710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77711. _ezchip_macro_read_value_ &= ~(0xFF); \
  77712. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  77713. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77714. }
  77715. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit4 { \
  77716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77717. _ezchip_macro_read_value_ &= ~(0xFF); \
  77718. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  77719. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77720. }
  77721. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit5 { \
  77722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77723. _ezchip_macro_read_value_ &= ~(0xFF); \
  77724. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  77725. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77726. }
  77727. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit6 { \
  77728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77729. _ezchip_macro_read_value_ &= ~(0xFF); \
  77730. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  77731. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77732. }
  77733. #define SET_GPIO_47_doen_sdio1_pad_cdata_out_bit7 { \
  77734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77735. _ezchip_macro_read_value_ &= ~(0xFF); \
  77736. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  77737. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77738. }
  77739. #define SET_GPIO_47_doen_sdio1_pad_rst_n { \
  77740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77741. _ezchip_macro_read_value_ &= ~(0xFF); \
  77742. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  77743. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77744. }
  77745. #define SET_GPIO_47_doen_spdif_tx_sdout { \
  77746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77747. _ezchip_macro_read_value_ &= ~(0xFF); \
  77748. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  77749. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77750. }
  77751. #define SET_GPIO_47_doen_spdif_tx_sdout_oen { \
  77752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77753. _ezchip_macro_read_value_ &= ~(0xFF); \
  77754. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  77755. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77756. }
  77757. #define SET_GPIO_47_doen_spi0_pad_oe_n { \
  77758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77759. _ezchip_macro_read_value_ &= ~(0xFF); \
  77760. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  77761. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77762. }
  77763. #define SET_GPIO_47_doen_spi0_pad_sck_out { \
  77764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77765. _ezchip_macro_read_value_ &= ~(0xFF); \
  77766. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  77767. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77768. }
  77769. #define SET_GPIO_47_doen_spi0_pad_ss_0_n { \
  77770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77771. _ezchip_macro_read_value_ &= ~(0xFF); \
  77772. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  77773. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77774. }
  77775. #define SET_GPIO_47_doen_spi0_pad_ss_1_n { \
  77776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77777. _ezchip_macro_read_value_ &= ~(0xFF); \
  77778. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  77779. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77780. }
  77781. #define SET_GPIO_47_doen_spi0_pad_txd { \
  77782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77783. _ezchip_macro_read_value_ &= ~(0xFF); \
  77784. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  77785. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77786. }
  77787. #define SET_GPIO_47_doen_spi1_pad_oe_n { \
  77788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77789. _ezchip_macro_read_value_ &= ~(0xFF); \
  77790. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  77791. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77792. }
  77793. #define SET_GPIO_47_doen_spi1_pad_sck_out { \
  77794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77795. _ezchip_macro_read_value_ &= ~(0xFF); \
  77796. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  77797. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77798. }
  77799. #define SET_GPIO_47_doen_spi1_pad_ss_0_n { \
  77800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77801. _ezchip_macro_read_value_ &= ~(0xFF); \
  77802. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  77803. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77804. }
  77805. #define SET_GPIO_47_doen_spi1_pad_ss_1_n { \
  77806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77807. _ezchip_macro_read_value_ &= ~(0xFF); \
  77808. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  77809. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77810. }
  77811. #define SET_GPIO_47_doen_spi1_pad_txd { \
  77812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77813. _ezchip_macro_read_value_ &= ~(0xFF); \
  77814. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  77815. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77816. }
  77817. #define SET_GPIO_47_doen_spi2_pad_oe_n { \
  77818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77819. _ezchip_macro_read_value_ &= ~(0xFF); \
  77820. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  77821. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77822. }
  77823. #define SET_GPIO_47_doen_spi2_pad_sck_out { \
  77824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77825. _ezchip_macro_read_value_ &= ~(0xFF); \
  77826. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  77827. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77828. }
  77829. #define SET_GPIO_47_doen_spi2_pad_ss_0_n { \
  77830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77831. _ezchip_macro_read_value_ &= ~(0xFF); \
  77832. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  77833. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77834. }
  77835. #define SET_GPIO_47_doen_spi2_pad_ss_1_n { \
  77836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77837. _ezchip_macro_read_value_ &= ~(0xFF); \
  77838. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  77839. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77840. }
  77841. #define SET_GPIO_47_doen_spi2_pad_txd { \
  77842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77843. _ezchip_macro_read_value_ &= ~(0xFF); \
  77844. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  77845. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77846. }
  77847. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit0 { \
  77848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77849. _ezchip_macro_read_value_ &= ~(0xFF); \
  77850. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  77851. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77852. }
  77853. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit1 { \
  77854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77855. _ezchip_macro_read_value_ &= ~(0xFF); \
  77856. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  77857. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77858. }
  77859. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit2 { \
  77860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77861. _ezchip_macro_read_value_ &= ~(0xFF); \
  77862. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  77863. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77864. }
  77865. #define SET_GPIO_47_doen_spi2ahb_pad_oe_n_bit3 { \
  77866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77867. _ezchip_macro_read_value_ &= ~(0xFF); \
  77868. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  77869. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77870. }
  77871. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit0 { \
  77872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77873. _ezchip_macro_read_value_ &= ~(0xFF); \
  77874. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  77875. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77876. }
  77877. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit1 { \
  77878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77879. _ezchip_macro_read_value_ &= ~(0xFF); \
  77880. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  77881. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77882. }
  77883. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit2 { \
  77884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77885. _ezchip_macro_read_value_ &= ~(0xFF); \
  77886. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  77887. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77888. }
  77889. #define SET_GPIO_47_doen_spi2ahb_pad_txd_bit3 { \
  77890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77891. _ezchip_macro_read_value_ &= ~(0xFF); \
  77892. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  77893. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77894. }
  77895. #define SET_GPIO_47_doen_spi3_pad_oe_n { \
  77896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77897. _ezchip_macro_read_value_ &= ~(0xFF); \
  77898. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  77899. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77900. }
  77901. #define SET_GPIO_47_doen_spi3_pad_sck_out { \
  77902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77903. _ezchip_macro_read_value_ &= ~(0xFF); \
  77904. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  77905. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77906. }
  77907. #define SET_GPIO_47_doen_spi3_pad_ss_0_n { \
  77908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77909. _ezchip_macro_read_value_ &= ~(0xFF); \
  77910. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  77911. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77912. }
  77913. #define SET_GPIO_47_doen_spi3_pad_ss_1_n { \
  77914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77915. _ezchip_macro_read_value_ &= ~(0xFF); \
  77916. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  77917. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77918. }
  77919. #define SET_GPIO_47_doen_spi3_pad_txd { \
  77920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77921. _ezchip_macro_read_value_ &= ~(0xFF); \
  77922. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  77923. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77924. }
  77925. #define SET_GPIO_47_doen_uart0_pad_dtrn { \
  77926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77927. _ezchip_macro_read_value_ &= ~(0xFF); \
  77928. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  77929. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77930. }
  77931. #define SET_GPIO_47_doen_uart0_pad_rtsn { \
  77932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77933. _ezchip_macro_read_value_ &= ~(0xFF); \
  77934. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  77935. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77936. }
  77937. #define SET_GPIO_47_doen_uart0_pad_sout { \
  77938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77939. _ezchip_macro_read_value_ &= ~(0xFF); \
  77940. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  77941. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77942. }
  77943. #define SET_GPIO_47_doen_uart1_pad_sout { \
  77944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77945. _ezchip_macro_read_value_ &= ~(0xFF); \
  77946. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  77947. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77948. }
  77949. #define SET_GPIO_47_doen_uart2_pad_dtr_n { \
  77950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77951. _ezchip_macro_read_value_ &= ~(0xFF); \
  77952. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  77953. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77954. }
  77955. #define SET_GPIO_47_doen_uart2_pad_rts_n { \
  77956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77957. _ezchip_macro_read_value_ &= ~(0xFF); \
  77958. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  77959. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77960. }
  77961. #define SET_GPIO_47_doen_uart2_pad_sout { \
  77962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77963. _ezchip_macro_read_value_ &= ~(0xFF); \
  77964. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  77965. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77966. }
  77967. #define SET_GPIO_47_doen_uart3_pad_sout { \
  77968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77969. _ezchip_macro_read_value_ &= ~(0xFF); \
  77970. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  77971. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77972. }
  77973. #define SET_GPIO_47_doen_usb_drv_bus { \
  77974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_47_doen_REG_ADDR); \
  77975. _ezchip_macro_read_value_ &= ~(0xFF); \
  77976. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  77977. MA_OUTW(gpio_47_doen_REG_ADDR,_ezchip_macro_read_value_); \
  77978. }
  77979. #define SET_GPIO_48_dout_reverse_(en) { \
  77980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  77981. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  77982. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  77983. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77984. }
  77985. #define SET_GPIO_48_dout_LOW { \
  77986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  77987. _ezchip_macro_read_value_ &= ~(0xFF); \
  77988. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  77989. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77990. }
  77991. #define SET_GPIO_48_dout_HIGH { \
  77992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  77993. _ezchip_macro_read_value_ &= ~(0xFF); \
  77994. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  77995. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  77996. }
  77997. #define SET_GPIO_48_dout_clk_gmac_tophyref { \
  77998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  77999. _ezchip_macro_read_value_ &= ~(0xFF); \
  78000. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  78001. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78002. }
  78003. #define SET_GPIO_48_dout_cpu_jtag_tdo { \
  78004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78005. _ezchip_macro_read_value_ &= ~(0xFF); \
  78006. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  78007. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78008. }
  78009. #define SET_GPIO_48_dout_cpu_jtag_tdo_oen { \
  78010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78011. _ezchip_macro_read_value_ &= ~(0xFF); \
  78012. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  78013. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78014. }
  78015. #define SET_GPIO_48_dout_dmic_clk_out { \
  78016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78017. _ezchip_macro_read_value_ &= ~(0xFF); \
  78018. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  78019. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78020. }
  78021. #define SET_GPIO_48_dout_dsp_JTDOEn_pad { \
  78022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78023. _ezchip_macro_read_value_ &= ~(0xFF); \
  78024. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  78025. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78026. }
  78027. #define SET_GPIO_48_dout_dsp_JTDO_pad { \
  78028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78029. _ezchip_macro_read_value_ &= ~(0xFF); \
  78030. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  78031. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78032. }
  78033. #define SET_GPIO_48_dout_i2c0_pad_sck_oe { \
  78034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78035. _ezchip_macro_read_value_ &= ~(0xFF); \
  78036. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  78037. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78038. }
  78039. #define SET_GPIO_48_dout_i2c0_pad_sda_oe { \
  78040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78041. _ezchip_macro_read_value_ &= ~(0xFF); \
  78042. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  78043. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78044. }
  78045. #define SET_GPIO_48_dout_i2c1_pad_sck_oe { \
  78046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78047. _ezchip_macro_read_value_ &= ~(0xFF); \
  78048. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  78049. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78050. }
  78051. #define SET_GPIO_48_dout_i2c1_pad_sda_oe { \
  78052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78053. _ezchip_macro_read_value_ &= ~(0xFF); \
  78054. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  78055. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78056. }
  78057. #define SET_GPIO_48_dout_i2c2_pad_sck_oe { \
  78058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78059. _ezchip_macro_read_value_ &= ~(0xFF); \
  78060. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  78061. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78062. }
  78063. #define SET_GPIO_48_dout_i2c2_pad_sda_oe { \
  78064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78065. _ezchip_macro_read_value_ &= ~(0xFF); \
  78066. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  78067. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78068. }
  78069. #define SET_GPIO_48_dout_i2c3_pad_sck_oe { \
  78070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78071. _ezchip_macro_read_value_ &= ~(0xFF); \
  78072. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  78073. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78074. }
  78075. #define SET_GPIO_48_dout_i2c3_pad_sda_oe { \
  78076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78077. _ezchip_macro_read_value_ &= ~(0xFF); \
  78078. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  78079. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78080. }
  78081. #define SET_GPIO_48_dout_i2srx_bclk_out { \
  78082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78083. _ezchip_macro_read_value_ &= ~(0xFF); \
  78084. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  78085. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78086. }
  78087. #define SET_GPIO_48_dout_i2srx_bclk_out_oen { \
  78088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78089. _ezchip_macro_read_value_ &= ~(0xFF); \
  78090. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  78091. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78092. }
  78093. #define SET_GPIO_48_dout_i2srx_lrck_out { \
  78094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78095. _ezchip_macro_read_value_ &= ~(0xFF); \
  78096. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  78097. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78098. }
  78099. #define SET_GPIO_48_dout_i2srx_lrck_out_oen { \
  78100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78101. _ezchip_macro_read_value_ &= ~(0xFF); \
  78102. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  78103. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78104. }
  78105. #define SET_GPIO_48_dout_i2srx_mclk_out { \
  78106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78107. _ezchip_macro_read_value_ &= ~(0xFF); \
  78108. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  78109. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78110. }
  78111. #define SET_GPIO_48_dout_i2stx_bclk_out { \
  78112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78113. _ezchip_macro_read_value_ &= ~(0xFF); \
  78114. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  78115. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78116. }
  78117. #define SET_GPIO_48_dout_i2stx_bclk_out_oen { \
  78118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78119. _ezchip_macro_read_value_ &= ~(0xFF); \
  78120. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  78121. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78122. }
  78123. #define SET_GPIO_48_dout_i2stx_lrck_out { \
  78124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78125. _ezchip_macro_read_value_ &= ~(0xFF); \
  78126. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  78127. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78128. }
  78129. #define SET_GPIO_48_dout_i2stx_lrckout_oen { \
  78130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78131. _ezchip_macro_read_value_ &= ~(0xFF); \
  78132. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  78133. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78134. }
  78135. #define SET_GPIO_48_dout_i2stx_mclk_out { \
  78136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78137. _ezchip_macro_read_value_ &= ~(0xFF); \
  78138. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  78139. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78140. }
  78141. #define SET_GPIO_48_dout_i2stx_sdout0 { \
  78142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78143. _ezchip_macro_read_value_ &= ~(0xFF); \
  78144. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  78145. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78146. }
  78147. #define SET_GPIO_48_dout_i2stx_sdout1 { \
  78148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78149. _ezchip_macro_read_value_ &= ~(0xFF); \
  78150. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  78151. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78152. }
  78153. #define SET_GPIO_48_dout_lcd_pad_csm_n { \
  78154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78155. _ezchip_macro_read_value_ &= ~(0xFF); \
  78156. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  78157. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78158. }
  78159. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit0 { \
  78160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78161. _ezchip_macro_read_value_ &= ~(0xFF); \
  78162. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  78163. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78164. }
  78165. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit1 { \
  78166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78167. _ezchip_macro_read_value_ &= ~(0xFF); \
  78168. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  78169. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78170. }
  78171. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit2 { \
  78172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78173. _ezchip_macro_read_value_ &= ~(0xFF); \
  78174. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  78175. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78176. }
  78177. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit3 { \
  78178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78179. _ezchip_macro_read_value_ &= ~(0xFF); \
  78180. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  78181. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78182. }
  78183. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit4 { \
  78184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78185. _ezchip_macro_read_value_ &= ~(0xFF); \
  78186. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  78187. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78188. }
  78189. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit5 { \
  78190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78191. _ezchip_macro_read_value_ &= ~(0xFF); \
  78192. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  78193. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78194. }
  78195. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit6 { \
  78196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78197. _ezchip_macro_read_value_ &= ~(0xFF); \
  78198. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  78199. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78200. }
  78201. #define SET_GPIO_48_dout_pwm_pad_oe_n_bit7 { \
  78202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78203. _ezchip_macro_read_value_ &= ~(0xFF); \
  78204. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  78205. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78206. }
  78207. #define SET_GPIO_48_dout_pwm_pad_out_bit0 { \
  78208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78209. _ezchip_macro_read_value_ &= ~(0xFF); \
  78210. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  78211. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78212. }
  78213. #define SET_GPIO_48_dout_pwm_pad_out_bit1 { \
  78214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78215. _ezchip_macro_read_value_ &= ~(0xFF); \
  78216. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  78217. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78218. }
  78219. #define SET_GPIO_48_dout_pwm_pad_out_bit2 { \
  78220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78221. _ezchip_macro_read_value_ &= ~(0xFF); \
  78222. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  78223. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78224. }
  78225. #define SET_GPIO_48_dout_pwm_pad_out_bit3 { \
  78226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78227. _ezchip_macro_read_value_ &= ~(0xFF); \
  78228. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  78229. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78230. }
  78231. #define SET_GPIO_48_dout_pwm_pad_out_bit4 { \
  78232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78233. _ezchip_macro_read_value_ &= ~(0xFF); \
  78234. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  78235. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78236. }
  78237. #define SET_GPIO_48_dout_pwm_pad_out_bit5 { \
  78238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78239. _ezchip_macro_read_value_ &= ~(0xFF); \
  78240. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  78241. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78242. }
  78243. #define SET_GPIO_48_dout_pwm_pad_out_bit6 { \
  78244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78245. _ezchip_macro_read_value_ &= ~(0xFF); \
  78246. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  78247. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78248. }
  78249. #define SET_GPIO_48_dout_pwm_pad_out_bit7 { \
  78250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78251. _ezchip_macro_read_value_ &= ~(0xFF); \
  78252. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  78253. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78254. }
  78255. #define SET_GPIO_48_dout_pwmdac_left_out { \
  78256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78257. _ezchip_macro_read_value_ &= ~(0xFF); \
  78258. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  78259. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78260. }
  78261. #define SET_GPIO_48_dout_pwmdac_right_out { \
  78262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78263. _ezchip_macro_read_value_ &= ~(0xFF); \
  78264. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  78265. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78266. }
  78267. #define SET_GPIO_48_dout_qspi_csn1_out { \
  78268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78269. _ezchip_macro_read_value_ &= ~(0xFF); \
  78270. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  78271. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78272. }
  78273. #define SET_GPIO_48_dout_qspi_csn2_out { \
  78274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78275. _ezchip_macro_read_value_ &= ~(0xFF); \
  78276. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  78277. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78278. }
  78279. #define SET_GPIO_48_dout_qspi_csn3_out { \
  78280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78281. _ezchip_macro_read_value_ &= ~(0xFF); \
  78282. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  78283. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78284. }
  78285. #define SET_GPIO_48_dout_register23_SCFG_cmsensor_rst0 { \
  78286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78287. _ezchip_macro_read_value_ &= ~(0xFF); \
  78288. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  78289. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78290. }
  78291. #define SET_GPIO_48_dout_register23_SCFG_cmsensor_rst1 { \
  78292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78293. _ezchip_macro_read_value_ &= ~(0xFF); \
  78294. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  78295. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78296. }
  78297. #define SET_GPIO_48_dout_register32_SCFG_gmac_phy_rstn { \
  78298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78299. _ezchip_macro_read_value_ &= ~(0xFF); \
  78300. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  78301. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78302. }
  78303. #define SET_GPIO_48_dout_sdio0_pad_card_power_en { \
  78304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78305. _ezchip_macro_read_value_ &= ~(0xFF); \
  78306. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  78307. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78308. }
  78309. #define SET_GPIO_48_dout_sdio0_pad_cclk_out { \
  78310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78311. _ezchip_macro_read_value_ &= ~(0xFF); \
  78312. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  78313. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78314. }
  78315. #define SET_GPIO_48_dout_sdio0_pad_ccmd_oe { \
  78316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78317. _ezchip_macro_read_value_ &= ~(0xFF); \
  78318. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  78319. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78320. }
  78321. #define SET_GPIO_48_dout_sdio0_pad_ccmd_out { \
  78322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78323. _ezchip_macro_read_value_ &= ~(0xFF); \
  78324. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  78325. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78326. }
  78327. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit0 { \
  78328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78329. _ezchip_macro_read_value_ &= ~(0xFF); \
  78330. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  78331. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78332. }
  78333. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit1 { \
  78334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78335. _ezchip_macro_read_value_ &= ~(0xFF); \
  78336. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  78337. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78338. }
  78339. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit2 { \
  78340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78341. _ezchip_macro_read_value_ &= ~(0xFF); \
  78342. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  78343. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78344. }
  78345. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit3 { \
  78346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78347. _ezchip_macro_read_value_ &= ~(0xFF); \
  78348. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  78349. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78350. }
  78351. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit4 { \
  78352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78353. _ezchip_macro_read_value_ &= ~(0xFF); \
  78354. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  78355. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78356. }
  78357. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit5 { \
  78358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78359. _ezchip_macro_read_value_ &= ~(0xFF); \
  78360. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  78361. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78362. }
  78363. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit6 { \
  78364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78365. _ezchip_macro_read_value_ &= ~(0xFF); \
  78366. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  78367. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78368. }
  78369. #define SET_GPIO_48_dout_sdio0_pad_cdata_oe_bit7 { \
  78370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78371. _ezchip_macro_read_value_ &= ~(0xFF); \
  78372. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  78373. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78374. }
  78375. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit0 { \
  78376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78377. _ezchip_macro_read_value_ &= ~(0xFF); \
  78378. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  78379. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78380. }
  78381. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit1 { \
  78382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78383. _ezchip_macro_read_value_ &= ~(0xFF); \
  78384. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  78385. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78386. }
  78387. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit2 { \
  78388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78389. _ezchip_macro_read_value_ &= ~(0xFF); \
  78390. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  78391. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78392. }
  78393. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit3 { \
  78394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78395. _ezchip_macro_read_value_ &= ~(0xFF); \
  78396. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  78397. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78398. }
  78399. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit4 { \
  78400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78401. _ezchip_macro_read_value_ &= ~(0xFF); \
  78402. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  78403. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78404. }
  78405. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit5 { \
  78406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78407. _ezchip_macro_read_value_ &= ~(0xFF); \
  78408. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  78409. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78410. }
  78411. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit6 { \
  78412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78413. _ezchip_macro_read_value_ &= ~(0xFF); \
  78414. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  78415. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78416. }
  78417. #define SET_GPIO_48_dout_sdio0_pad_cdata_out_bit7 { \
  78418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78419. _ezchip_macro_read_value_ &= ~(0xFF); \
  78420. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  78421. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78422. }
  78423. #define SET_GPIO_48_dout_sdio0_pad_rst_n { \
  78424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78425. _ezchip_macro_read_value_ &= ~(0xFF); \
  78426. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  78427. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78428. }
  78429. #define SET_GPIO_48_dout_sdio1_pad_card_power_en { \
  78430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78431. _ezchip_macro_read_value_ &= ~(0xFF); \
  78432. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  78433. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78434. }
  78435. #define SET_GPIO_48_dout_sdio1_pad_cclk_out { \
  78436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78437. _ezchip_macro_read_value_ &= ~(0xFF); \
  78438. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  78439. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78440. }
  78441. #define SET_GPIO_48_dout_sdio1_pad_ccmd_oe { \
  78442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78443. _ezchip_macro_read_value_ &= ~(0xFF); \
  78444. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  78445. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78446. }
  78447. #define SET_GPIO_48_dout_sdio1_pad_ccmd_out { \
  78448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78449. _ezchip_macro_read_value_ &= ~(0xFF); \
  78450. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  78451. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78452. }
  78453. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit0 { \
  78454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78455. _ezchip_macro_read_value_ &= ~(0xFF); \
  78456. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  78457. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78458. }
  78459. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit1 { \
  78460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78461. _ezchip_macro_read_value_ &= ~(0xFF); \
  78462. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  78463. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78464. }
  78465. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit2 { \
  78466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78467. _ezchip_macro_read_value_ &= ~(0xFF); \
  78468. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  78469. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78470. }
  78471. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit3 { \
  78472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78473. _ezchip_macro_read_value_ &= ~(0xFF); \
  78474. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  78475. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78476. }
  78477. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit4 { \
  78478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78479. _ezchip_macro_read_value_ &= ~(0xFF); \
  78480. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  78481. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78482. }
  78483. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit5 { \
  78484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78485. _ezchip_macro_read_value_ &= ~(0xFF); \
  78486. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  78487. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78488. }
  78489. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit6 { \
  78490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78491. _ezchip_macro_read_value_ &= ~(0xFF); \
  78492. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  78493. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78494. }
  78495. #define SET_GPIO_48_dout_sdio1_pad_cdata_oe_bit7 { \
  78496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78497. _ezchip_macro_read_value_ &= ~(0xFF); \
  78498. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  78499. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78500. }
  78501. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit0 { \
  78502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78503. _ezchip_macro_read_value_ &= ~(0xFF); \
  78504. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  78505. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78506. }
  78507. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit1 { \
  78508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78509. _ezchip_macro_read_value_ &= ~(0xFF); \
  78510. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  78511. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78512. }
  78513. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit2 { \
  78514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78515. _ezchip_macro_read_value_ &= ~(0xFF); \
  78516. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  78517. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78518. }
  78519. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit3 { \
  78520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78521. _ezchip_macro_read_value_ &= ~(0xFF); \
  78522. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  78523. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78524. }
  78525. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit4 { \
  78526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78527. _ezchip_macro_read_value_ &= ~(0xFF); \
  78528. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  78529. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78530. }
  78531. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit5 { \
  78532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78533. _ezchip_macro_read_value_ &= ~(0xFF); \
  78534. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  78535. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78536. }
  78537. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit6 { \
  78538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78539. _ezchip_macro_read_value_ &= ~(0xFF); \
  78540. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  78541. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78542. }
  78543. #define SET_GPIO_48_dout_sdio1_pad_cdata_out_bit7 { \
  78544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78545. _ezchip_macro_read_value_ &= ~(0xFF); \
  78546. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  78547. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78548. }
  78549. #define SET_GPIO_48_dout_sdio1_pad_rst_n { \
  78550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78551. _ezchip_macro_read_value_ &= ~(0xFF); \
  78552. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  78553. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78554. }
  78555. #define SET_GPIO_48_dout_spdif_tx_sdout { \
  78556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78557. _ezchip_macro_read_value_ &= ~(0xFF); \
  78558. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  78559. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78560. }
  78561. #define SET_GPIO_48_dout_spdif_tx_sdout_oen { \
  78562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78563. _ezchip_macro_read_value_ &= ~(0xFF); \
  78564. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  78565. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78566. }
  78567. #define SET_GPIO_48_dout_spi0_pad_oe_n { \
  78568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78569. _ezchip_macro_read_value_ &= ~(0xFF); \
  78570. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  78571. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78572. }
  78573. #define SET_GPIO_48_dout_spi0_pad_sck_out { \
  78574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78575. _ezchip_macro_read_value_ &= ~(0xFF); \
  78576. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  78577. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78578. }
  78579. #define SET_GPIO_48_dout_spi0_pad_ss_0_n { \
  78580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78581. _ezchip_macro_read_value_ &= ~(0xFF); \
  78582. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  78583. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78584. }
  78585. #define SET_GPIO_48_dout_spi0_pad_ss_1_n { \
  78586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78587. _ezchip_macro_read_value_ &= ~(0xFF); \
  78588. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  78589. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78590. }
  78591. #define SET_GPIO_48_dout_spi0_pad_txd { \
  78592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78593. _ezchip_macro_read_value_ &= ~(0xFF); \
  78594. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  78595. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78596. }
  78597. #define SET_GPIO_48_dout_spi1_pad_oe_n { \
  78598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78599. _ezchip_macro_read_value_ &= ~(0xFF); \
  78600. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  78601. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78602. }
  78603. #define SET_GPIO_48_dout_spi1_pad_sck_out { \
  78604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78605. _ezchip_macro_read_value_ &= ~(0xFF); \
  78606. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  78607. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78608. }
  78609. #define SET_GPIO_48_dout_spi1_pad_ss_0_n { \
  78610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78611. _ezchip_macro_read_value_ &= ~(0xFF); \
  78612. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  78613. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78614. }
  78615. #define SET_GPIO_48_dout_spi1_pad_ss_1_n { \
  78616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78617. _ezchip_macro_read_value_ &= ~(0xFF); \
  78618. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  78619. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78620. }
  78621. #define SET_GPIO_48_dout_spi1_pad_txd { \
  78622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78623. _ezchip_macro_read_value_ &= ~(0xFF); \
  78624. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  78625. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78626. }
  78627. #define SET_GPIO_48_dout_spi2_pad_oe_n { \
  78628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78629. _ezchip_macro_read_value_ &= ~(0xFF); \
  78630. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  78631. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78632. }
  78633. #define SET_GPIO_48_dout_spi2_pad_sck_out { \
  78634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78635. _ezchip_macro_read_value_ &= ~(0xFF); \
  78636. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  78637. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78638. }
  78639. #define SET_GPIO_48_dout_spi2_pad_ss_0_n { \
  78640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78641. _ezchip_macro_read_value_ &= ~(0xFF); \
  78642. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  78643. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78644. }
  78645. #define SET_GPIO_48_dout_spi2_pad_ss_1_n { \
  78646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78647. _ezchip_macro_read_value_ &= ~(0xFF); \
  78648. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  78649. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78650. }
  78651. #define SET_GPIO_48_dout_spi2_pad_txd { \
  78652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78653. _ezchip_macro_read_value_ &= ~(0xFF); \
  78654. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  78655. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78656. }
  78657. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit0 { \
  78658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78659. _ezchip_macro_read_value_ &= ~(0xFF); \
  78660. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  78661. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78662. }
  78663. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit1 { \
  78664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78665. _ezchip_macro_read_value_ &= ~(0xFF); \
  78666. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  78667. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78668. }
  78669. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit2 { \
  78670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78671. _ezchip_macro_read_value_ &= ~(0xFF); \
  78672. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  78673. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78674. }
  78675. #define SET_GPIO_48_dout_spi2ahb_pad_oe_n_bit3 { \
  78676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78677. _ezchip_macro_read_value_ &= ~(0xFF); \
  78678. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  78679. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78680. }
  78681. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit0 { \
  78682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78683. _ezchip_macro_read_value_ &= ~(0xFF); \
  78684. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  78685. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78686. }
  78687. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit1 { \
  78688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78689. _ezchip_macro_read_value_ &= ~(0xFF); \
  78690. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  78691. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78692. }
  78693. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit2 { \
  78694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78695. _ezchip_macro_read_value_ &= ~(0xFF); \
  78696. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  78697. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78698. }
  78699. #define SET_GPIO_48_dout_spi2ahb_pad_txd_bit3 { \
  78700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78701. _ezchip_macro_read_value_ &= ~(0xFF); \
  78702. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  78703. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78704. }
  78705. #define SET_GPIO_48_dout_spi3_pad_oe_n { \
  78706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78707. _ezchip_macro_read_value_ &= ~(0xFF); \
  78708. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  78709. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78710. }
  78711. #define SET_GPIO_48_dout_spi3_pad_sck_out { \
  78712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78713. _ezchip_macro_read_value_ &= ~(0xFF); \
  78714. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  78715. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78716. }
  78717. #define SET_GPIO_48_dout_spi3_pad_ss_0_n { \
  78718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78719. _ezchip_macro_read_value_ &= ~(0xFF); \
  78720. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  78721. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78722. }
  78723. #define SET_GPIO_48_dout_spi3_pad_ss_1_n { \
  78724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78725. _ezchip_macro_read_value_ &= ~(0xFF); \
  78726. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  78727. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78728. }
  78729. #define SET_GPIO_48_dout_spi3_pad_txd { \
  78730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78731. _ezchip_macro_read_value_ &= ~(0xFF); \
  78732. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  78733. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78734. }
  78735. #define SET_GPIO_48_dout_uart0_pad_dtrn { \
  78736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78737. _ezchip_macro_read_value_ &= ~(0xFF); \
  78738. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  78739. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78740. }
  78741. #define SET_GPIO_48_dout_uart0_pad_rtsn { \
  78742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78743. _ezchip_macro_read_value_ &= ~(0xFF); \
  78744. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  78745. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78746. }
  78747. #define SET_GPIO_48_dout_uart0_pad_sout { \
  78748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78749. _ezchip_macro_read_value_ &= ~(0xFF); \
  78750. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  78751. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78752. }
  78753. #define SET_GPIO_48_dout_uart1_pad_sout { \
  78754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78755. _ezchip_macro_read_value_ &= ~(0xFF); \
  78756. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  78757. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78758. }
  78759. #define SET_GPIO_48_dout_uart2_pad_dtr_n { \
  78760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78761. _ezchip_macro_read_value_ &= ~(0xFF); \
  78762. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  78763. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78764. }
  78765. #define SET_GPIO_48_dout_uart2_pad_rts_n { \
  78766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78767. _ezchip_macro_read_value_ &= ~(0xFF); \
  78768. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  78769. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78770. }
  78771. #define SET_GPIO_48_dout_uart2_pad_sout { \
  78772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78773. _ezchip_macro_read_value_ &= ~(0xFF); \
  78774. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  78775. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78776. }
  78777. #define SET_GPIO_48_dout_uart3_pad_sout { \
  78778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78779. _ezchip_macro_read_value_ &= ~(0xFF); \
  78780. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  78781. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78782. }
  78783. #define SET_GPIO_48_dout_usb_drv_bus { \
  78784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_dout_REG_ADDR); \
  78785. _ezchip_macro_read_value_ &= ~(0xFF); \
  78786. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  78787. MA_OUTW(gpio_48_dout_REG_ADDR,_ezchip_macro_read_value_); \
  78788. }
  78789. #define SET_GPIO_48_doen_reverse_(en) { \
  78790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78791. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  78792. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  78793. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78794. }
  78795. #define SET_GPIO_48_doen_LOW { \
  78796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78797. _ezchip_macro_read_value_ &= ~(0xFF); \
  78798. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  78799. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78800. }
  78801. #define SET_GPIO_48_doen_HIGH { \
  78802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78803. _ezchip_macro_read_value_ &= ~(0xFF); \
  78804. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  78805. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78806. }
  78807. #define SET_GPIO_48_doen_clk_gmac_tophyref { \
  78808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78809. _ezchip_macro_read_value_ &= ~(0xFF); \
  78810. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  78811. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78812. }
  78813. #define SET_GPIO_48_doen_cpu_jtag_tdo { \
  78814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78815. _ezchip_macro_read_value_ &= ~(0xFF); \
  78816. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  78817. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78818. }
  78819. #define SET_GPIO_48_doen_cpu_jtag_tdo_oen { \
  78820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78821. _ezchip_macro_read_value_ &= ~(0xFF); \
  78822. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  78823. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78824. }
  78825. #define SET_GPIO_48_doen_dmic_clk_out { \
  78826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78827. _ezchip_macro_read_value_ &= ~(0xFF); \
  78828. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  78829. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78830. }
  78831. #define SET_GPIO_48_doen_dsp_JTDOEn_pad { \
  78832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78833. _ezchip_macro_read_value_ &= ~(0xFF); \
  78834. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  78835. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78836. }
  78837. #define SET_GPIO_48_doen_dsp_JTDO_pad { \
  78838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78839. _ezchip_macro_read_value_ &= ~(0xFF); \
  78840. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  78841. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78842. }
  78843. #define SET_GPIO_48_doen_i2c0_pad_sck_oe { \
  78844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78845. _ezchip_macro_read_value_ &= ~(0xFF); \
  78846. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  78847. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78848. }
  78849. #define SET_GPIO_48_doen_i2c0_pad_sda_oe { \
  78850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78851. _ezchip_macro_read_value_ &= ~(0xFF); \
  78852. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  78853. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78854. }
  78855. #define SET_GPIO_48_doen_i2c1_pad_sck_oe { \
  78856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78857. _ezchip_macro_read_value_ &= ~(0xFF); \
  78858. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  78859. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78860. }
  78861. #define SET_GPIO_48_doen_i2c1_pad_sda_oe { \
  78862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78863. _ezchip_macro_read_value_ &= ~(0xFF); \
  78864. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  78865. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78866. }
  78867. #define SET_GPIO_48_doen_i2c2_pad_sck_oe { \
  78868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78869. _ezchip_macro_read_value_ &= ~(0xFF); \
  78870. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  78871. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78872. }
  78873. #define SET_GPIO_48_doen_i2c2_pad_sda_oe { \
  78874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78875. _ezchip_macro_read_value_ &= ~(0xFF); \
  78876. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  78877. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78878. }
  78879. #define SET_GPIO_48_doen_i2c3_pad_sck_oe { \
  78880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78881. _ezchip_macro_read_value_ &= ~(0xFF); \
  78882. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  78883. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78884. }
  78885. #define SET_GPIO_48_doen_i2c3_pad_sda_oe { \
  78886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78887. _ezchip_macro_read_value_ &= ~(0xFF); \
  78888. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  78889. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78890. }
  78891. #define SET_GPIO_48_doen_i2srx_bclk_out { \
  78892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78893. _ezchip_macro_read_value_ &= ~(0xFF); \
  78894. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  78895. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78896. }
  78897. #define SET_GPIO_48_doen_i2srx_bclk_out_oen { \
  78898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78899. _ezchip_macro_read_value_ &= ~(0xFF); \
  78900. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  78901. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78902. }
  78903. #define SET_GPIO_48_doen_i2srx_lrck_out { \
  78904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78905. _ezchip_macro_read_value_ &= ~(0xFF); \
  78906. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  78907. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78908. }
  78909. #define SET_GPIO_48_doen_i2srx_lrck_out_oen { \
  78910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78911. _ezchip_macro_read_value_ &= ~(0xFF); \
  78912. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  78913. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78914. }
  78915. #define SET_GPIO_48_doen_i2srx_mclk_out { \
  78916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78917. _ezchip_macro_read_value_ &= ~(0xFF); \
  78918. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  78919. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78920. }
  78921. #define SET_GPIO_48_doen_i2stx_bclk_out { \
  78922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78923. _ezchip_macro_read_value_ &= ~(0xFF); \
  78924. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  78925. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78926. }
  78927. #define SET_GPIO_48_doen_i2stx_bclk_out_oen { \
  78928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78929. _ezchip_macro_read_value_ &= ~(0xFF); \
  78930. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  78931. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78932. }
  78933. #define SET_GPIO_48_doen_i2stx_lrck_out { \
  78934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78935. _ezchip_macro_read_value_ &= ~(0xFF); \
  78936. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  78937. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78938. }
  78939. #define SET_GPIO_48_doen_i2stx_lrckout_oen { \
  78940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78941. _ezchip_macro_read_value_ &= ~(0xFF); \
  78942. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  78943. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78944. }
  78945. #define SET_GPIO_48_doen_i2stx_mclk_out { \
  78946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78947. _ezchip_macro_read_value_ &= ~(0xFF); \
  78948. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  78949. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78950. }
  78951. #define SET_GPIO_48_doen_i2stx_sdout0 { \
  78952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78953. _ezchip_macro_read_value_ &= ~(0xFF); \
  78954. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  78955. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78956. }
  78957. #define SET_GPIO_48_doen_i2stx_sdout1 { \
  78958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78959. _ezchip_macro_read_value_ &= ~(0xFF); \
  78960. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  78961. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78962. }
  78963. #define SET_GPIO_48_doen_lcd_pad_csm_n { \
  78964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78965. _ezchip_macro_read_value_ &= ~(0xFF); \
  78966. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  78967. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78968. }
  78969. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit0 { \
  78970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78971. _ezchip_macro_read_value_ &= ~(0xFF); \
  78972. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  78973. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78974. }
  78975. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit1 { \
  78976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78977. _ezchip_macro_read_value_ &= ~(0xFF); \
  78978. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  78979. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78980. }
  78981. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit2 { \
  78982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78983. _ezchip_macro_read_value_ &= ~(0xFF); \
  78984. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  78985. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78986. }
  78987. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit3 { \
  78988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78989. _ezchip_macro_read_value_ &= ~(0xFF); \
  78990. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  78991. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78992. }
  78993. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit4 { \
  78994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  78995. _ezchip_macro_read_value_ &= ~(0xFF); \
  78996. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  78997. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  78998. }
  78999. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit5 { \
  79000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79001. _ezchip_macro_read_value_ &= ~(0xFF); \
  79002. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  79003. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79004. }
  79005. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit6 { \
  79006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79007. _ezchip_macro_read_value_ &= ~(0xFF); \
  79008. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  79009. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79010. }
  79011. #define SET_GPIO_48_doen_pwm_pad_oe_n_bit7 { \
  79012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79013. _ezchip_macro_read_value_ &= ~(0xFF); \
  79014. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  79015. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79016. }
  79017. #define SET_GPIO_48_doen_pwm_pad_out_bit0 { \
  79018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79019. _ezchip_macro_read_value_ &= ~(0xFF); \
  79020. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  79021. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79022. }
  79023. #define SET_GPIO_48_doen_pwm_pad_out_bit1 { \
  79024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79025. _ezchip_macro_read_value_ &= ~(0xFF); \
  79026. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  79027. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79028. }
  79029. #define SET_GPIO_48_doen_pwm_pad_out_bit2 { \
  79030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79031. _ezchip_macro_read_value_ &= ~(0xFF); \
  79032. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  79033. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79034. }
  79035. #define SET_GPIO_48_doen_pwm_pad_out_bit3 { \
  79036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79037. _ezchip_macro_read_value_ &= ~(0xFF); \
  79038. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  79039. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79040. }
  79041. #define SET_GPIO_48_doen_pwm_pad_out_bit4 { \
  79042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79043. _ezchip_macro_read_value_ &= ~(0xFF); \
  79044. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  79045. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79046. }
  79047. #define SET_GPIO_48_doen_pwm_pad_out_bit5 { \
  79048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79049. _ezchip_macro_read_value_ &= ~(0xFF); \
  79050. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  79051. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79052. }
  79053. #define SET_GPIO_48_doen_pwm_pad_out_bit6 { \
  79054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79055. _ezchip_macro_read_value_ &= ~(0xFF); \
  79056. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  79057. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79058. }
  79059. #define SET_GPIO_48_doen_pwm_pad_out_bit7 { \
  79060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79061. _ezchip_macro_read_value_ &= ~(0xFF); \
  79062. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  79063. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79064. }
  79065. #define SET_GPIO_48_doen_pwmdac_left_out { \
  79066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79067. _ezchip_macro_read_value_ &= ~(0xFF); \
  79068. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  79069. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79070. }
  79071. #define SET_GPIO_48_doen_pwmdac_right_out { \
  79072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79073. _ezchip_macro_read_value_ &= ~(0xFF); \
  79074. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  79075. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79076. }
  79077. #define SET_GPIO_48_doen_qspi_csn1_out { \
  79078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79079. _ezchip_macro_read_value_ &= ~(0xFF); \
  79080. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  79081. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79082. }
  79083. #define SET_GPIO_48_doen_qspi_csn2_out { \
  79084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79085. _ezchip_macro_read_value_ &= ~(0xFF); \
  79086. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  79087. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79088. }
  79089. #define SET_GPIO_48_doen_qspi_csn3_out { \
  79090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79091. _ezchip_macro_read_value_ &= ~(0xFF); \
  79092. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  79093. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79094. }
  79095. #define SET_GPIO_48_doen_register23_SCFG_cmsensor_rst0 { \
  79096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79097. _ezchip_macro_read_value_ &= ~(0xFF); \
  79098. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  79099. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79100. }
  79101. #define SET_GPIO_48_doen_register23_SCFG_cmsensor_rst1 { \
  79102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79103. _ezchip_macro_read_value_ &= ~(0xFF); \
  79104. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  79105. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79106. }
  79107. #define SET_GPIO_48_doen_register32_SCFG_gmac_phy_rstn { \
  79108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79109. _ezchip_macro_read_value_ &= ~(0xFF); \
  79110. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  79111. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79112. }
  79113. #define SET_GPIO_48_doen_sdio0_pad_card_power_en { \
  79114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79115. _ezchip_macro_read_value_ &= ~(0xFF); \
  79116. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  79117. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79118. }
  79119. #define SET_GPIO_48_doen_sdio0_pad_cclk_out { \
  79120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79121. _ezchip_macro_read_value_ &= ~(0xFF); \
  79122. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  79123. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79124. }
  79125. #define SET_GPIO_48_doen_sdio0_pad_ccmd_oe { \
  79126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79127. _ezchip_macro_read_value_ &= ~(0xFF); \
  79128. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  79129. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79130. }
  79131. #define SET_GPIO_48_doen_sdio0_pad_ccmd_out { \
  79132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79133. _ezchip_macro_read_value_ &= ~(0xFF); \
  79134. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  79135. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79136. }
  79137. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit0 { \
  79138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79139. _ezchip_macro_read_value_ &= ~(0xFF); \
  79140. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  79141. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79142. }
  79143. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit1 { \
  79144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79145. _ezchip_macro_read_value_ &= ~(0xFF); \
  79146. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  79147. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79148. }
  79149. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit2 { \
  79150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79151. _ezchip_macro_read_value_ &= ~(0xFF); \
  79152. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  79153. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79154. }
  79155. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit3 { \
  79156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79157. _ezchip_macro_read_value_ &= ~(0xFF); \
  79158. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  79159. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79160. }
  79161. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit4 { \
  79162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79163. _ezchip_macro_read_value_ &= ~(0xFF); \
  79164. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  79165. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79166. }
  79167. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit5 { \
  79168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79169. _ezchip_macro_read_value_ &= ~(0xFF); \
  79170. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  79171. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79172. }
  79173. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit6 { \
  79174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79175. _ezchip_macro_read_value_ &= ~(0xFF); \
  79176. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  79177. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79178. }
  79179. #define SET_GPIO_48_doen_sdio0_pad_cdata_oe_bit7 { \
  79180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79181. _ezchip_macro_read_value_ &= ~(0xFF); \
  79182. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  79183. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79184. }
  79185. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit0 { \
  79186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79187. _ezchip_macro_read_value_ &= ~(0xFF); \
  79188. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  79189. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79190. }
  79191. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit1 { \
  79192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79193. _ezchip_macro_read_value_ &= ~(0xFF); \
  79194. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  79195. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79196. }
  79197. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit2 { \
  79198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79199. _ezchip_macro_read_value_ &= ~(0xFF); \
  79200. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  79201. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79202. }
  79203. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit3 { \
  79204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79205. _ezchip_macro_read_value_ &= ~(0xFF); \
  79206. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  79207. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79208. }
  79209. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit4 { \
  79210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79211. _ezchip_macro_read_value_ &= ~(0xFF); \
  79212. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  79213. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79214. }
  79215. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit5 { \
  79216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79217. _ezchip_macro_read_value_ &= ~(0xFF); \
  79218. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  79219. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79220. }
  79221. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit6 { \
  79222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79223. _ezchip_macro_read_value_ &= ~(0xFF); \
  79224. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  79225. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79226. }
  79227. #define SET_GPIO_48_doen_sdio0_pad_cdata_out_bit7 { \
  79228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79229. _ezchip_macro_read_value_ &= ~(0xFF); \
  79230. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  79231. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79232. }
  79233. #define SET_GPIO_48_doen_sdio0_pad_rst_n { \
  79234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79235. _ezchip_macro_read_value_ &= ~(0xFF); \
  79236. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  79237. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79238. }
  79239. #define SET_GPIO_48_doen_sdio1_pad_card_power_en { \
  79240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79241. _ezchip_macro_read_value_ &= ~(0xFF); \
  79242. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  79243. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79244. }
  79245. #define SET_GPIO_48_doen_sdio1_pad_cclk_out { \
  79246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79247. _ezchip_macro_read_value_ &= ~(0xFF); \
  79248. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  79249. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79250. }
  79251. #define SET_GPIO_48_doen_sdio1_pad_ccmd_oe { \
  79252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79253. _ezchip_macro_read_value_ &= ~(0xFF); \
  79254. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  79255. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79256. }
  79257. #define SET_GPIO_48_doen_sdio1_pad_ccmd_out { \
  79258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79259. _ezchip_macro_read_value_ &= ~(0xFF); \
  79260. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  79261. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79262. }
  79263. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit0 { \
  79264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79265. _ezchip_macro_read_value_ &= ~(0xFF); \
  79266. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  79267. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79268. }
  79269. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit1 { \
  79270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79271. _ezchip_macro_read_value_ &= ~(0xFF); \
  79272. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  79273. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79274. }
  79275. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit2 { \
  79276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79277. _ezchip_macro_read_value_ &= ~(0xFF); \
  79278. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  79279. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79280. }
  79281. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit3 { \
  79282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79283. _ezchip_macro_read_value_ &= ~(0xFF); \
  79284. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  79285. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79286. }
  79287. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit4 { \
  79288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79289. _ezchip_macro_read_value_ &= ~(0xFF); \
  79290. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  79291. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79292. }
  79293. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit5 { \
  79294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79295. _ezchip_macro_read_value_ &= ~(0xFF); \
  79296. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  79297. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79298. }
  79299. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit6 { \
  79300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79301. _ezchip_macro_read_value_ &= ~(0xFF); \
  79302. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  79303. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79304. }
  79305. #define SET_GPIO_48_doen_sdio1_pad_cdata_oe_bit7 { \
  79306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79307. _ezchip_macro_read_value_ &= ~(0xFF); \
  79308. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  79309. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79310. }
  79311. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit0 { \
  79312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79313. _ezchip_macro_read_value_ &= ~(0xFF); \
  79314. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  79315. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79316. }
  79317. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit1 { \
  79318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79319. _ezchip_macro_read_value_ &= ~(0xFF); \
  79320. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  79321. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79322. }
  79323. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit2 { \
  79324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79325. _ezchip_macro_read_value_ &= ~(0xFF); \
  79326. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  79327. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79328. }
  79329. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit3 { \
  79330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79331. _ezchip_macro_read_value_ &= ~(0xFF); \
  79332. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  79333. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79334. }
  79335. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit4 { \
  79336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79337. _ezchip_macro_read_value_ &= ~(0xFF); \
  79338. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  79339. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79340. }
  79341. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit5 { \
  79342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79343. _ezchip_macro_read_value_ &= ~(0xFF); \
  79344. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  79345. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79346. }
  79347. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit6 { \
  79348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79349. _ezchip_macro_read_value_ &= ~(0xFF); \
  79350. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  79351. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79352. }
  79353. #define SET_GPIO_48_doen_sdio1_pad_cdata_out_bit7 { \
  79354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79355. _ezchip_macro_read_value_ &= ~(0xFF); \
  79356. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  79357. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79358. }
  79359. #define SET_GPIO_48_doen_sdio1_pad_rst_n { \
  79360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79361. _ezchip_macro_read_value_ &= ~(0xFF); \
  79362. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  79363. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79364. }
  79365. #define SET_GPIO_48_doen_spdif_tx_sdout { \
  79366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79367. _ezchip_macro_read_value_ &= ~(0xFF); \
  79368. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  79369. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79370. }
  79371. #define SET_GPIO_48_doen_spdif_tx_sdout_oen { \
  79372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79373. _ezchip_macro_read_value_ &= ~(0xFF); \
  79374. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  79375. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79376. }
  79377. #define SET_GPIO_48_doen_spi0_pad_oe_n { \
  79378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79379. _ezchip_macro_read_value_ &= ~(0xFF); \
  79380. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  79381. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79382. }
  79383. #define SET_GPIO_48_doen_spi0_pad_sck_out { \
  79384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79385. _ezchip_macro_read_value_ &= ~(0xFF); \
  79386. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  79387. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79388. }
  79389. #define SET_GPIO_48_doen_spi0_pad_ss_0_n { \
  79390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79391. _ezchip_macro_read_value_ &= ~(0xFF); \
  79392. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  79393. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79394. }
  79395. #define SET_GPIO_48_doen_spi0_pad_ss_1_n { \
  79396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79397. _ezchip_macro_read_value_ &= ~(0xFF); \
  79398. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  79399. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79400. }
  79401. #define SET_GPIO_48_doen_spi0_pad_txd { \
  79402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79403. _ezchip_macro_read_value_ &= ~(0xFF); \
  79404. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  79405. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79406. }
  79407. #define SET_GPIO_48_doen_spi1_pad_oe_n { \
  79408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79409. _ezchip_macro_read_value_ &= ~(0xFF); \
  79410. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  79411. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79412. }
  79413. #define SET_GPIO_48_doen_spi1_pad_sck_out { \
  79414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79415. _ezchip_macro_read_value_ &= ~(0xFF); \
  79416. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  79417. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79418. }
  79419. #define SET_GPIO_48_doen_spi1_pad_ss_0_n { \
  79420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79421. _ezchip_macro_read_value_ &= ~(0xFF); \
  79422. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  79423. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79424. }
  79425. #define SET_GPIO_48_doen_spi1_pad_ss_1_n { \
  79426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79427. _ezchip_macro_read_value_ &= ~(0xFF); \
  79428. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  79429. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79430. }
  79431. #define SET_GPIO_48_doen_spi1_pad_txd { \
  79432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79433. _ezchip_macro_read_value_ &= ~(0xFF); \
  79434. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  79435. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79436. }
  79437. #define SET_GPIO_48_doen_spi2_pad_oe_n { \
  79438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79439. _ezchip_macro_read_value_ &= ~(0xFF); \
  79440. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  79441. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79442. }
  79443. #define SET_GPIO_48_doen_spi2_pad_sck_out { \
  79444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79445. _ezchip_macro_read_value_ &= ~(0xFF); \
  79446. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  79447. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79448. }
  79449. #define SET_GPIO_48_doen_spi2_pad_ss_0_n { \
  79450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79451. _ezchip_macro_read_value_ &= ~(0xFF); \
  79452. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  79453. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79454. }
  79455. #define SET_GPIO_48_doen_spi2_pad_ss_1_n { \
  79456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79457. _ezchip_macro_read_value_ &= ~(0xFF); \
  79458. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  79459. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79460. }
  79461. #define SET_GPIO_48_doen_spi2_pad_txd { \
  79462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79463. _ezchip_macro_read_value_ &= ~(0xFF); \
  79464. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  79465. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79466. }
  79467. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit0 { \
  79468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79469. _ezchip_macro_read_value_ &= ~(0xFF); \
  79470. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  79471. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79472. }
  79473. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit1 { \
  79474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79475. _ezchip_macro_read_value_ &= ~(0xFF); \
  79476. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  79477. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79478. }
  79479. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit2 { \
  79480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79481. _ezchip_macro_read_value_ &= ~(0xFF); \
  79482. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  79483. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79484. }
  79485. #define SET_GPIO_48_doen_spi2ahb_pad_oe_n_bit3 { \
  79486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79487. _ezchip_macro_read_value_ &= ~(0xFF); \
  79488. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  79489. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79490. }
  79491. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit0 { \
  79492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79493. _ezchip_macro_read_value_ &= ~(0xFF); \
  79494. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  79495. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79496. }
  79497. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit1 { \
  79498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79499. _ezchip_macro_read_value_ &= ~(0xFF); \
  79500. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  79501. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79502. }
  79503. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit2 { \
  79504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79505. _ezchip_macro_read_value_ &= ~(0xFF); \
  79506. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  79507. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79508. }
  79509. #define SET_GPIO_48_doen_spi2ahb_pad_txd_bit3 { \
  79510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79511. _ezchip_macro_read_value_ &= ~(0xFF); \
  79512. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  79513. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79514. }
  79515. #define SET_GPIO_48_doen_spi3_pad_oe_n { \
  79516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79517. _ezchip_macro_read_value_ &= ~(0xFF); \
  79518. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  79519. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79520. }
  79521. #define SET_GPIO_48_doen_spi3_pad_sck_out { \
  79522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79523. _ezchip_macro_read_value_ &= ~(0xFF); \
  79524. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  79525. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79526. }
  79527. #define SET_GPIO_48_doen_spi3_pad_ss_0_n { \
  79528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79529. _ezchip_macro_read_value_ &= ~(0xFF); \
  79530. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  79531. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79532. }
  79533. #define SET_GPIO_48_doen_spi3_pad_ss_1_n { \
  79534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79535. _ezchip_macro_read_value_ &= ~(0xFF); \
  79536. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  79537. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79538. }
  79539. #define SET_GPIO_48_doen_spi3_pad_txd { \
  79540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79541. _ezchip_macro_read_value_ &= ~(0xFF); \
  79542. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  79543. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79544. }
  79545. #define SET_GPIO_48_doen_uart0_pad_dtrn { \
  79546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79547. _ezchip_macro_read_value_ &= ~(0xFF); \
  79548. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  79549. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79550. }
  79551. #define SET_GPIO_48_doen_uart0_pad_rtsn { \
  79552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79553. _ezchip_macro_read_value_ &= ~(0xFF); \
  79554. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  79555. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79556. }
  79557. #define SET_GPIO_48_doen_uart0_pad_sout { \
  79558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79559. _ezchip_macro_read_value_ &= ~(0xFF); \
  79560. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  79561. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79562. }
  79563. #define SET_GPIO_48_doen_uart1_pad_sout { \
  79564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79565. _ezchip_macro_read_value_ &= ~(0xFF); \
  79566. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  79567. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79568. }
  79569. #define SET_GPIO_48_doen_uart2_pad_dtr_n { \
  79570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79571. _ezchip_macro_read_value_ &= ~(0xFF); \
  79572. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  79573. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79574. }
  79575. #define SET_GPIO_48_doen_uart2_pad_rts_n { \
  79576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79577. _ezchip_macro_read_value_ &= ~(0xFF); \
  79578. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  79579. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79580. }
  79581. #define SET_GPIO_48_doen_uart2_pad_sout { \
  79582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79583. _ezchip_macro_read_value_ &= ~(0xFF); \
  79584. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  79585. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79586. }
  79587. #define SET_GPIO_48_doen_uart3_pad_sout { \
  79588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79589. _ezchip_macro_read_value_ &= ~(0xFF); \
  79590. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  79591. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79592. }
  79593. #define SET_GPIO_48_doen_usb_drv_bus { \
  79594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_48_doen_REG_ADDR); \
  79595. _ezchip_macro_read_value_ &= ~(0xFF); \
  79596. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  79597. MA_OUTW(gpio_48_doen_REG_ADDR,_ezchip_macro_read_value_); \
  79598. }
  79599. #define SET_GPIO_49_dout_reverse_(en) { \
  79600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79601. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  79602. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  79603. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79604. }
  79605. #define SET_GPIO_49_dout_LOW { \
  79606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79607. _ezchip_macro_read_value_ &= ~(0xFF); \
  79608. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  79609. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79610. }
  79611. #define SET_GPIO_49_dout_HIGH { \
  79612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79613. _ezchip_macro_read_value_ &= ~(0xFF); \
  79614. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  79615. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79616. }
  79617. #define SET_GPIO_49_dout_clk_gmac_tophyref { \
  79618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79619. _ezchip_macro_read_value_ &= ~(0xFF); \
  79620. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  79621. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79622. }
  79623. #define SET_GPIO_49_dout_cpu_jtag_tdo { \
  79624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79625. _ezchip_macro_read_value_ &= ~(0xFF); \
  79626. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  79627. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79628. }
  79629. #define SET_GPIO_49_dout_cpu_jtag_tdo_oen { \
  79630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79631. _ezchip_macro_read_value_ &= ~(0xFF); \
  79632. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  79633. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79634. }
  79635. #define SET_GPIO_49_dout_dmic_clk_out { \
  79636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79637. _ezchip_macro_read_value_ &= ~(0xFF); \
  79638. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  79639. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79640. }
  79641. #define SET_GPIO_49_dout_dsp_JTDOEn_pad { \
  79642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79643. _ezchip_macro_read_value_ &= ~(0xFF); \
  79644. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  79645. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79646. }
  79647. #define SET_GPIO_49_dout_dsp_JTDO_pad { \
  79648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79649. _ezchip_macro_read_value_ &= ~(0xFF); \
  79650. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  79651. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79652. }
  79653. #define SET_GPIO_49_dout_i2c0_pad_sck_oe { \
  79654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79655. _ezchip_macro_read_value_ &= ~(0xFF); \
  79656. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  79657. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79658. }
  79659. #define SET_GPIO_49_dout_i2c0_pad_sda_oe { \
  79660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79661. _ezchip_macro_read_value_ &= ~(0xFF); \
  79662. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  79663. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79664. }
  79665. #define SET_GPIO_49_dout_i2c1_pad_sck_oe { \
  79666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79667. _ezchip_macro_read_value_ &= ~(0xFF); \
  79668. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  79669. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79670. }
  79671. #define SET_GPIO_49_dout_i2c1_pad_sda_oe { \
  79672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79673. _ezchip_macro_read_value_ &= ~(0xFF); \
  79674. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  79675. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79676. }
  79677. #define SET_GPIO_49_dout_i2c2_pad_sck_oe { \
  79678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79679. _ezchip_macro_read_value_ &= ~(0xFF); \
  79680. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  79681. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79682. }
  79683. #define SET_GPIO_49_dout_i2c2_pad_sda_oe { \
  79684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79685. _ezchip_macro_read_value_ &= ~(0xFF); \
  79686. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  79687. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79688. }
  79689. #define SET_GPIO_49_dout_i2c3_pad_sck_oe { \
  79690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79691. _ezchip_macro_read_value_ &= ~(0xFF); \
  79692. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  79693. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79694. }
  79695. #define SET_GPIO_49_dout_i2c3_pad_sda_oe { \
  79696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79697. _ezchip_macro_read_value_ &= ~(0xFF); \
  79698. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  79699. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79700. }
  79701. #define SET_GPIO_49_dout_i2srx_bclk_out { \
  79702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79703. _ezchip_macro_read_value_ &= ~(0xFF); \
  79704. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  79705. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79706. }
  79707. #define SET_GPIO_49_dout_i2srx_bclk_out_oen { \
  79708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79709. _ezchip_macro_read_value_ &= ~(0xFF); \
  79710. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  79711. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79712. }
  79713. #define SET_GPIO_49_dout_i2srx_lrck_out { \
  79714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79715. _ezchip_macro_read_value_ &= ~(0xFF); \
  79716. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  79717. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79718. }
  79719. #define SET_GPIO_49_dout_i2srx_lrck_out_oen { \
  79720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79721. _ezchip_macro_read_value_ &= ~(0xFF); \
  79722. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  79723. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79724. }
  79725. #define SET_GPIO_49_dout_i2srx_mclk_out { \
  79726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79727. _ezchip_macro_read_value_ &= ~(0xFF); \
  79728. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  79729. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79730. }
  79731. #define SET_GPIO_49_dout_i2stx_bclk_out { \
  79732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79733. _ezchip_macro_read_value_ &= ~(0xFF); \
  79734. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  79735. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79736. }
  79737. #define SET_GPIO_49_dout_i2stx_bclk_out_oen { \
  79738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79739. _ezchip_macro_read_value_ &= ~(0xFF); \
  79740. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  79741. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79742. }
  79743. #define SET_GPIO_49_dout_i2stx_lrck_out { \
  79744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79745. _ezchip_macro_read_value_ &= ~(0xFF); \
  79746. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  79747. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79748. }
  79749. #define SET_GPIO_49_dout_i2stx_lrckout_oen { \
  79750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79751. _ezchip_macro_read_value_ &= ~(0xFF); \
  79752. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  79753. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79754. }
  79755. #define SET_GPIO_49_dout_i2stx_mclk_out { \
  79756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79757. _ezchip_macro_read_value_ &= ~(0xFF); \
  79758. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  79759. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79760. }
  79761. #define SET_GPIO_49_dout_i2stx_sdout0 { \
  79762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79763. _ezchip_macro_read_value_ &= ~(0xFF); \
  79764. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  79765. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79766. }
  79767. #define SET_GPIO_49_dout_i2stx_sdout1 { \
  79768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79769. _ezchip_macro_read_value_ &= ~(0xFF); \
  79770. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  79771. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79772. }
  79773. #define SET_GPIO_49_dout_lcd_pad_csm_n { \
  79774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79775. _ezchip_macro_read_value_ &= ~(0xFF); \
  79776. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  79777. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79778. }
  79779. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit0 { \
  79780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79781. _ezchip_macro_read_value_ &= ~(0xFF); \
  79782. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  79783. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79784. }
  79785. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit1 { \
  79786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79787. _ezchip_macro_read_value_ &= ~(0xFF); \
  79788. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  79789. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79790. }
  79791. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit2 { \
  79792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79793. _ezchip_macro_read_value_ &= ~(0xFF); \
  79794. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  79795. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79796. }
  79797. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit3 { \
  79798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79799. _ezchip_macro_read_value_ &= ~(0xFF); \
  79800. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  79801. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79802. }
  79803. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit4 { \
  79804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79805. _ezchip_macro_read_value_ &= ~(0xFF); \
  79806. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  79807. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79808. }
  79809. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit5 { \
  79810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79811. _ezchip_macro_read_value_ &= ~(0xFF); \
  79812. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  79813. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79814. }
  79815. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit6 { \
  79816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79817. _ezchip_macro_read_value_ &= ~(0xFF); \
  79818. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  79819. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79820. }
  79821. #define SET_GPIO_49_dout_pwm_pad_oe_n_bit7 { \
  79822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79823. _ezchip_macro_read_value_ &= ~(0xFF); \
  79824. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  79825. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79826. }
  79827. #define SET_GPIO_49_dout_pwm_pad_out_bit0 { \
  79828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79829. _ezchip_macro_read_value_ &= ~(0xFF); \
  79830. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  79831. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79832. }
  79833. #define SET_GPIO_49_dout_pwm_pad_out_bit1 { \
  79834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79835. _ezchip_macro_read_value_ &= ~(0xFF); \
  79836. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  79837. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79838. }
  79839. #define SET_GPIO_49_dout_pwm_pad_out_bit2 { \
  79840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79841. _ezchip_macro_read_value_ &= ~(0xFF); \
  79842. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  79843. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79844. }
  79845. #define SET_GPIO_49_dout_pwm_pad_out_bit3 { \
  79846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79847. _ezchip_macro_read_value_ &= ~(0xFF); \
  79848. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  79849. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79850. }
  79851. #define SET_GPIO_49_dout_pwm_pad_out_bit4 { \
  79852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79853. _ezchip_macro_read_value_ &= ~(0xFF); \
  79854. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  79855. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79856. }
  79857. #define SET_GPIO_49_dout_pwm_pad_out_bit5 { \
  79858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79859. _ezchip_macro_read_value_ &= ~(0xFF); \
  79860. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  79861. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79862. }
  79863. #define SET_GPIO_49_dout_pwm_pad_out_bit6 { \
  79864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79865. _ezchip_macro_read_value_ &= ~(0xFF); \
  79866. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  79867. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79868. }
  79869. #define SET_GPIO_49_dout_pwm_pad_out_bit7 { \
  79870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79871. _ezchip_macro_read_value_ &= ~(0xFF); \
  79872. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  79873. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79874. }
  79875. #define SET_GPIO_49_dout_pwmdac_left_out { \
  79876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79877. _ezchip_macro_read_value_ &= ~(0xFF); \
  79878. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  79879. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79880. }
  79881. #define SET_GPIO_49_dout_pwmdac_right_out { \
  79882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79883. _ezchip_macro_read_value_ &= ~(0xFF); \
  79884. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  79885. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79886. }
  79887. #define SET_GPIO_49_dout_qspi_csn1_out { \
  79888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79889. _ezchip_macro_read_value_ &= ~(0xFF); \
  79890. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  79891. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79892. }
  79893. #define SET_GPIO_49_dout_qspi_csn2_out { \
  79894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79895. _ezchip_macro_read_value_ &= ~(0xFF); \
  79896. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  79897. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79898. }
  79899. #define SET_GPIO_49_dout_qspi_csn3_out { \
  79900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79901. _ezchip_macro_read_value_ &= ~(0xFF); \
  79902. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  79903. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79904. }
  79905. #define SET_GPIO_49_dout_register23_SCFG_cmsensor_rst0 { \
  79906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79907. _ezchip_macro_read_value_ &= ~(0xFF); \
  79908. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  79909. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79910. }
  79911. #define SET_GPIO_49_dout_register23_SCFG_cmsensor_rst1 { \
  79912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79913. _ezchip_macro_read_value_ &= ~(0xFF); \
  79914. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  79915. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79916. }
  79917. #define SET_GPIO_49_dout_register32_SCFG_gmac_phy_rstn { \
  79918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79919. _ezchip_macro_read_value_ &= ~(0xFF); \
  79920. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  79921. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79922. }
  79923. #define SET_GPIO_49_dout_sdio0_pad_card_power_en { \
  79924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79925. _ezchip_macro_read_value_ &= ~(0xFF); \
  79926. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  79927. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79928. }
  79929. #define SET_GPIO_49_dout_sdio0_pad_cclk_out { \
  79930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79931. _ezchip_macro_read_value_ &= ~(0xFF); \
  79932. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  79933. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79934. }
  79935. #define SET_GPIO_49_dout_sdio0_pad_ccmd_oe { \
  79936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79937. _ezchip_macro_read_value_ &= ~(0xFF); \
  79938. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  79939. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79940. }
  79941. #define SET_GPIO_49_dout_sdio0_pad_ccmd_out { \
  79942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79943. _ezchip_macro_read_value_ &= ~(0xFF); \
  79944. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  79945. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79946. }
  79947. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit0 { \
  79948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79949. _ezchip_macro_read_value_ &= ~(0xFF); \
  79950. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  79951. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79952. }
  79953. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit1 { \
  79954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79955. _ezchip_macro_read_value_ &= ~(0xFF); \
  79956. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  79957. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79958. }
  79959. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit2 { \
  79960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79961. _ezchip_macro_read_value_ &= ~(0xFF); \
  79962. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  79963. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79964. }
  79965. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit3 { \
  79966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79967. _ezchip_macro_read_value_ &= ~(0xFF); \
  79968. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  79969. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79970. }
  79971. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit4 { \
  79972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79973. _ezchip_macro_read_value_ &= ~(0xFF); \
  79974. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  79975. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79976. }
  79977. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit5 { \
  79978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79979. _ezchip_macro_read_value_ &= ~(0xFF); \
  79980. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  79981. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79982. }
  79983. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit6 { \
  79984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79985. _ezchip_macro_read_value_ &= ~(0xFF); \
  79986. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  79987. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79988. }
  79989. #define SET_GPIO_49_dout_sdio0_pad_cdata_oe_bit7 { \
  79990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79991. _ezchip_macro_read_value_ &= ~(0xFF); \
  79992. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  79993. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  79994. }
  79995. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit0 { \
  79996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  79997. _ezchip_macro_read_value_ &= ~(0xFF); \
  79998. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  79999. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80000. }
  80001. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit1 { \
  80002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80003. _ezchip_macro_read_value_ &= ~(0xFF); \
  80004. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  80005. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80006. }
  80007. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit2 { \
  80008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80009. _ezchip_macro_read_value_ &= ~(0xFF); \
  80010. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  80011. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80012. }
  80013. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit3 { \
  80014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80015. _ezchip_macro_read_value_ &= ~(0xFF); \
  80016. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  80017. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80018. }
  80019. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit4 { \
  80020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80021. _ezchip_macro_read_value_ &= ~(0xFF); \
  80022. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  80023. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80024. }
  80025. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit5 { \
  80026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80027. _ezchip_macro_read_value_ &= ~(0xFF); \
  80028. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  80029. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80030. }
  80031. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit6 { \
  80032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80033. _ezchip_macro_read_value_ &= ~(0xFF); \
  80034. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  80035. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80036. }
  80037. #define SET_GPIO_49_dout_sdio0_pad_cdata_out_bit7 { \
  80038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80039. _ezchip_macro_read_value_ &= ~(0xFF); \
  80040. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  80041. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80042. }
  80043. #define SET_GPIO_49_dout_sdio0_pad_rst_n { \
  80044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80045. _ezchip_macro_read_value_ &= ~(0xFF); \
  80046. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  80047. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80048. }
  80049. #define SET_GPIO_49_dout_sdio1_pad_card_power_en { \
  80050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80051. _ezchip_macro_read_value_ &= ~(0xFF); \
  80052. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  80053. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80054. }
  80055. #define SET_GPIO_49_dout_sdio1_pad_cclk_out { \
  80056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80057. _ezchip_macro_read_value_ &= ~(0xFF); \
  80058. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  80059. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80060. }
  80061. #define SET_GPIO_49_dout_sdio1_pad_ccmd_oe { \
  80062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80063. _ezchip_macro_read_value_ &= ~(0xFF); \
  80064. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  80065. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80066. }
  80067. #define SET_GPIO_49_dout_sdio1_pad_ccmd_out { \
  80068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80069. _ezchip_macro_read_value_ &= ~(0xFF); \
  80070. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  80071. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80072. }
  80073. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit0 { \
  80074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80075. _ezchip_macro_read_value_ &= ~(0xFF); \
  80076. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  80077. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80078. }
  80079. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit1 { \
  80080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80081. _ezchip_macro_read_value_ &= ~(0xFF); \
  80082. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  80083. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80084. }
  80085. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit2 { \
  80086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80087. _ezchip_macro_read_value_ &= ~(0xFF); \
  80088. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  80089. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80090. }
  80091. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit3 { \
  80092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80093. _ezchip_macro_read_value_ &= ~(0xFF); \
  80094. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  80095. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80096. }
  80097. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit4 { \
  80098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80099. _ezchip_macro_read_value_ &= ~(0xFF); \
  80100. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  80101. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80102. }
  80103. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit5 { \
  80104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80105. _ezchip_macro_read_value_ &= ~(0xFF); \
  80106. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  80107. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80108. }
  80109. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit6 { \
  80110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80111. _ezchip_macro_read_value_ &= ~(0xFF); \
  80112. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  80113. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80114. }
  80115. #define SET_GPIO_49_dout_sdio1_pad_cdata_oe_bit7 { \
  80116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80117. _ezchip_macro_read_value_ &= ~(0xFF); \
  80118. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  80119. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80120. }
  80121. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit0 { \
  80122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80123. _ezchip_macro_read_value_ &= ~(0xFF); \
  80124. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  80125. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80126. }
  80127. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit1 { \
  80128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80129. _ezchip_macro_read_value_ &= ~(0xFF); \
  80130. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  80131. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80132. }
  80133. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit2 { \
  80134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80135. _ezchip_macro_read_value_ &= ~(0xFF); \
  80136. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  80137. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80138. }
  80139. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit3 { \
  80140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80141. _ezchip_macro_read_value_ &= ~(0xFF); \
  80142. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  80143. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80144. }
  80145. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit4 { \
  80146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80147. _ezchip_macro_read_value_ &= ~(0xFF); \
  80148. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  80149. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80150. }
  80151. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit5 { \
  80152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80153. _ezchip_macro_read_value_ &= ~(0xFF); \
  80154. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  80155. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80156. }
  80157. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit6 { \
  80158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80159. _ezchip_macro_read_value_ &= ~(0xFF); \
  80160. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  80161. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80162. }
  80163. #define SET_GPIO_49_dout_sdio1_pad_cdata_out_bit7 { \
  80164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80165. _ezchip_macro_read_value_ &= ~(0xFF); \
  80166. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  80167. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80168. }
  80169. #define SET_GPIO_49_dout_sdio1_pad_rst_n { \
  80170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80171. _ezchip_macro_read_value_ &= ~(0xFF); \
  80172. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  80173. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80174. }
  80175. #define SET_GPIO_49_dout_spdif_tx_sdout { \
  80176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80177. _ezchip_macro_read_value_ &= ~(0xFF); \
  80178. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  80179. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80180. }
  80181. #define SET_GPIO_49_dout_spdif_tx_sdout_oen { \
  80182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80183. _ezchip_macro_read_value_ &= ~(0xFF); \
  80184. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  80185. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80186. }
  80187. #define SET_GPIO_49_dout_spi0_pad_oe_n { \
  80188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80189. _ezchip_macro_read_value_ &= ~(0xFF); \
  80190. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  80191. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80192. }
  80193. #define SET_GPIO_49_dout_spi0_pad_sck_out { \
  80194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80195. _ezchip_macro_read_value_ &= ~(0xFF); \
  80196. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  80197. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80198. }
  80199. #define SET_GPIO_49_dout_spi0_pad_ss_0_n { \
  80200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80201. _ezchip_macro_read_value_ &= ~(0xFF); \
  80202. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  80203. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80204. }
  80205. #define SET_GPIO_49_dout_spi0_pad_ss_1_n { \
  80206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80207. _ezchip_macro_read_value_ &= ~(0xFF); \
  80208. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  80209. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80210. }
  80211. #define SET_GPIO_49_dout_spi0_pad_txd { \
  80212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80213. _ezchip_macro_read_value_ &= ~(0xFF); \
  80214. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  80215. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80216. }
  80217. #define SET_GPIO_49_dout_spi1_pad_oe_n { \
  80218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80219. _ezchip_macro_read_value_ &= ~(0xFF); \
  80220. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  80221. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80222. }
  80223. #define SET_GPIO_49_dout_spi1_pad_sck_out { \
  80224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80225. _ezchip_macro_read_value_ &= ~(0xFF); \
  80226. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  80227. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80228. }
  80229. #define SET_GPIO_49_dout_spi1_pad_ss_0_n { \
  80230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80231. _ezchip_macro_read_value_ &= ~(0xFF); \
  80232. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  80233. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80234. }
  80235. #define SET_GPIO_49_dout_spi1_pad_ss_1_n { \
  80236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80237. _ezchip_macro_read_value_ &= ~(0xFF); \
  80238. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  80239. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80240. }
  80241. #define SET_GPIO_49_dout_spi1_pad_txd { \
  80242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80243. _ezchip_macro_read_value_ &= ~(0xFF); \
  80244. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  80245. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80246. }
  80247. #define SET_GPIO_49_dout_spi2_pad_oe_n { \
  80248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80249. _ezchip_macro_read_value_ &= ~(0xFF); \
  80250. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  80251. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80252. }
  80253. #define SET_GPIO_49_dout_spi2_pad_sck_out { \
  80254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80255. _ezchip_macro_read_value_ &= ~(0xFF); \
  80256. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  80257. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80258. }
  80259. #define SET_GPIO_49_dout_spi2_pad_ss_0_n { \
  80260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80261. _ezchip_macro_read_value_ &= ~(0xFF); \
  80262. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  80263. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80264. }
  80265. #define SET_GPIO_49_dout_spi2_pad_ss_1_n { \
  80266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80267. _ezchip_macro_read_value_ &= ~(0xFF); \
  80268. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  80269. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80270. }
  80271. #define SET_GPIO_49_dout_spi2_pad_txd { \
  80272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80273. _ezchip_macro_read_value_ &= ~(0xFF); \
  80274. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  80275. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80276. }
  80277. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit0 { \
  80278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80279. _ezchip_macro_read_value_ &= ~(0xFF); \
  80280. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  80281. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80282. }
  80283. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit1 { \
  80284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80285. _ezchip_macro_read_value_ &= ~(0xFF); \
  80286. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  80287. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80288. }
  80289. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit2 { \
  80290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80291. _ezchip_macro_read_value_ &= ~(0xFF); \
  80292. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  80293. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80294. }
  80295. #define SET_GPIO_49_dout_spi2ahb_pad_oe_n_bit3 { \
  80296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80297. _ezchip_macro_read_value_ &= ~(0xFF); \
  80298. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  80299. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80300. }
  80301. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit0 { \
  80302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80303. _ezchip_macro_read_value_ &= ~(0xFF); \
  80304. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  80305. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80306. }
  80307. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit1 { \
  80308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80309. _ezchip_macro_read_value_ &= ~(0xFF); \
  80310. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  80311. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80312. }
  80313. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit2 { \
  80314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80315. _ezchip_macro_read_value_ &= ~(0xFF); \
  80316. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  80317. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80318. }
  80319. #define SET_GPIO_49_dout_spi2ahb_pad_txd_bit3 { \
  80320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80321. _ezchip_macro_read_value_ &= ~(0xFF); \
  80322. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  80323. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80324. }
  80325. #define SET_GPIO_49_dout_spi3_pad_oe_n { \
  80326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80327. _ezchip_macro_read_value_ &= ~(0xFF); \
  80328. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  80329. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80330. }
  80331. #define SET_GPIO_49_dout_spi3_pad_sck_out { \
  80332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80333. _ezchip_macro_read_value_ &= ~(0xFF); \
  80334. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  80335. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80336. }
  80337. #define SET_GPIO_49_dout_spi3_pad_ss_0_n { \
  80338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80339. _ezchip_macro_read_value_ &= ~(0xFF); \
  80340. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  80341. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80342. }
  80343. #define SET_GPIO_49_dout_spi3_pad_ss_1_n { \
  80344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80345. _ezchip_macro_read_value_ &= ~(0xFF); \
  80346. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  80347. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80348. }
  80349. #define SET_GPIO_49_dout_spi3_pad_txd { \
  80350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80351. _ezchip_macro_read_value_ &= ~(0xFF); \
  80352. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  80353. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80354. }
  80355. #define SET_GPIO_49_dout_uart0_pad_dtrn { \
  80356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80357. _ezchip_macro_read_value_ &= ~(0xFF); \
  80358. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  80359. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80360. }
  80361. #define SET_GPIO_49_dout_uart0_pad_rtsn { \
  80362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80363. _ezchip_macro_read_value_ &= ~(0xFF); \
  80364. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  80365. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80366. }
  80367. #define SET_GPIO_49_dout_uart0_pad_sout { \
  80368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80369. _ezchip_macro_read_value_ &= ~(0xFF); \
  80370. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  80371. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80372. }
  80373. #define SET_GPIO_49_dout_uart1_pad_sout { \
  80374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80375. _ezchip_macro_read_value_ &= ~(0xFF); \
  80376. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  80377. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80378. }
  80379. #define SET_GPIO_49_dout_uart2_pad_dtr_n { \
  80380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80381. _ezchip_macro_read_value_ &= ~(0xFF); \
  80382. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  80383. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80384. }
  80385. #define SET_GPIO_49_dout_uart2_pad_rts_n { \
  80386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80387. _ezchip_macro_read_value_ &= ~(0xFF); \
  80388. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  80389. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80390. }
  80391. #define SET_GPIO_49_dout_uart2_pad_sout { \
  80392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80393. _ezchip_macro_read_value_ &= ~(0xFF); \
  80394. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  80395. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80396. }
  80397. #define SET_GPIO_49_dout_uart3_pad_sout { \
  80398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80399. _ezchip_macro_read_value_ &= ~(0xFF); \
  80400. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  80401. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80402. }
  80403. #define SET_GPIO_49_dout_usb_drv_bus { \
  80404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_dout_REG_ADDR); \
  80405. _ezchip_macro_read_value_ &= ~(0xFF); \
  80406. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  80407. MA_OUTW(gpio_49_dout_REG_ADDR,_ezchip_macro_read_value_); \
  80408. }
  80409. #define SET_GPIO_49_doen_reverse_(en) { \
  80410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80411. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  80412. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  80413. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80414. }
  80415. #define SET_GPIO_49_doen_LOW { \
  80416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80417. _ezchip_macro_read_value_ &= ~(0xFF); \
  80418. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  80419. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80420. }
  80421. #define SET_GPIO_49_doen_HIGH { \
  80422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80423. _ezchip_macro_read_value_ &= ~(0xFF); \
  80424. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  80425. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80426. }
  80427. #define SET_GPIO_49_doen_clk_gmac_tophyref { \
  80428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80429. _ezchip_macro_read_value_ &= ~(0xFF); \
  80430. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  80431. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80432. }
  80433. #define SET_GPIO_49_doen_cpu_jtag_tdo { \
  80434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80435. _ezchip_macro_read_value_ &= ~(0xFF); \
  80436. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  80437. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80438. }
  80439. #define SET_GPIO_49_doen_cpu_jtag_tdo_oen { \
  80440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80441. _ezchip_macro_read_value_ &= ~(0xFF); \
  80442. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  80443. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80444. }
  80445. #define SET_GPIO_49_doen_dmic_clk_out { \
  80446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80447. _ezchip_macro_read_value_ &= ~(0xFF); \
  80448. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  80449. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80450. }
  80451. #define SET_GPIO_49_doen_dsp_JTDOEn_pad { \
  80452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80453. _ezchip_macro_read_value_ &= ~(0xFF); \
  80454. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  80455. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80456. }
  80457. #define SET_GPIO_49_doen_dsp_JTDO_pad { \
  80458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80459. _ezchip_macro_read_value_ &= ~(0xFF); \
  80460. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  80461. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80462. }
  80463. #define SET_GPIO_49_doen_i2c0_pad_sck_oe { \
  80464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80465. _ezchip_macro_read_value_ &= ~(0xFF); \
  80466. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  80467. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80468. }
  80469. #define SET_GPIO_49_doen_i2c0_pad_sda_oe { \
  80470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80471. _ezchip_macro_read_value_ &= ~(0xFF); \
  80472. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  80473. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80474. }
  80475. #define SET_GPIO_49_doen_i2c1_pad_sck_oe { \
  80476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80477. _ezchip_macro_read_value_ &= ~(0xFF); \
  80478. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  80479. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80480. }
  80481. #define SET_GPIO_49_doen_i2c1_pad_sda_oe { \
  80482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80483. _ezchip_macro_read_value_ &= ~(0xFF); \
  80484. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  80485. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80486. }
  80487. #define SET_GPIO_49_doen_i2c2_pad_sck_oe { \
  80488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80489. _ezchip_macro_read_value_ &= ~(0xFF); \
  80490. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  80491. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80492. }
  80493. #define SET_GPIO_49_doen_i2c2_pad_sda_oe { \
  80494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80495. _ezchip_macro_read_value_ &= ~(0xFF); \
  80496. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  80497. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80498. }
  80499. #define SET_GPIO_49_doen_i2c3_pad_sck_oe { \
  80500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80501. _ezchip_macro_read_value_ &= ~(0xFF); \
  80502. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  80503. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80504. }
  80505. #define SET_GPIO_49_doen_i2c3_pad_sda_oe { \
  80506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80507. _ezchip_macro_read_value_ &= ~(0xFF); \
  80508. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  80509. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80510. }
  80511. #define SET_GPIO_49_doen_i2srx_bclk_out { \
  80512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80513. _ezchip_macro_read_value_ &= ~(0xFF); \
  80514. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  80515. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80516. }
  80517. #define SET_GPIO_49_doen_i2srx_bclk_out_oen { \
  80518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80519. _ezchip_macro_read_value_ &= ~(0xFF); \
  80520. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  80521. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80522. }
  80523. #define SET_GPIO_49_doen_i2srx_lrck_out { \
  80524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80525. _ezchip_macro_read_value_ &= ~(0xFF); \
  80526. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  80527. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80528. }
  80529. #define SET_GPIO_49_doen_i2srx_lrck_out_oen { \
  80530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80531. _ezchip_macro_read_value_ &= ~(0xFF); \
  80532. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  80533. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80534. }
  80535. #define SET_GPIO_49_doen_i2srx_mclk_out { \
  80536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80537. _ezchip_macro_read_value_ &= ~(0xFF); \
  80538. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  80539. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80540. }
  80541. #define SET_GPIO_49_doen_i2stx_bclk_out { \
  80542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80543. _ezchip_macro_read_value_ &= ~(0xFF); \
  80544. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  80545. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80546. }
  80547. #define SET_GPIO_49_doen_i2stx_bclk_out_oen { \
  80548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80549. _ezchip_macro_read_value_ &= ~(0xFF); \
  80550. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  80551. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80552. }
  80553. #define SET_GPIO_49_doen_i2stx_lrck_out { \
  80554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80555. _ezchip_macro_read_value_ &= ~(0xFF); \
  80556. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  80557. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80558. }
  80559. #define SET_GPIO_49_doen_i2stx_lrckout_oen { \
  80560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80561. _ezchip_macro_read_value_ &= ~(0xFF); \
  80562. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  80563. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80564. }
  80565. #define SET_GPIO_49_doen_i2stx_mclk_out { \
  80566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80567. _ezchip_macro_read_value_ &= ~(0xFF); \
  80568. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  80569. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80570. }
  80571. #define SET_GPIO_49_doen_i2stx_sdout0 { \
  80572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80573. _ezchip_macro_read_value_ &= ~(0xFF); \
  80574. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  80575. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80576. }
  80577. #define SET_GPIO_49_doen_i2stx_sdout1 { \
  80578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80579. _ezchip_macro_read_value_ &= ~(0xFF); \
  80580. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  80581. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80582. }
  80583. #define SET_GPIO_49_doen_lcd_pad_csm_n { \
  80584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80585. _ezchip_macro_read_value_ &= ~(0xFF); \
  80586. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  80587. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80588. }
  80589. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit0 { \
  80590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80591. _ezchip_macro_read_value_ &= ~(0xFF); \
  80592. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  80593. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80594. }
  80595. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit1 { \
  80596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80597. _ezchip_macro_read_value_ &= ~(0xFF); \
  80598. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  80599. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80600. }
  80601. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit2 { \
  80602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80603. _ezchip_macro_read_value_ &= ~(0xFF); \
  80604. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  80605. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80606. }
  80607. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit3 { \
  80608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80609. _ezchip_macro_read_value_ &= ~(0xFF); \
  80610. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  80611. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80612. }
  80613. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit4 { \
  80614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80615. _ezchip_macro_read_value_ &= ~(0xFF); \
  80616. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  80617. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80618. }
  80619. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit5 { \
  80620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80621. _ezchip_macro_read_value_ &= ~(0xFF); \
  80622. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  80623. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80624. }
  80625. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit6 { \
  80626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80627. _ezchip_macro_read_value_ &= ~(0xFF); \
  80628. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  80629. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80630. }
  80631. #define SET_GPIO_49_doen_pwm_pad_oe_n_bit7 { \
  80632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80633. _ezchip_macro_read_value_ &= ~(0xFF); \
  80634. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  80635. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80636. }
  80637. #define SET_GPIO_49_doen_pwm_pad_out_bit0 { \
  80638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80639. _ezchip_macro_read_value_ &= ~(0xFF); \
  80640. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  80641. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80642. }
  80643. #define SET_GPIO_49_doen_pwm_pad_out_bit1 { \
  80644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80645. _ezchip_macro_read_value_ &= ~(0xFF); \
  80646. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  80647. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80648. }
  80649. #define SET_GPIO_49_doen_pwm_pad_out_bit2 { \
  80650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80651. _ezchip_macro_read_value_ &= ~(0xFF); \
  80652. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  80653. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80654. }
  80655. #define SET_GPIO_49_doen_pwm_pad_out_bit3 { \
  80656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80657. _ezchip_macro_read_value_ &= ~(0xFF); \
  80658. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  80659. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80660. }
  80661. #define SET_GPIO_49_doen_pwm_pad_out_bit4 { \
  80662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80663. _ezchip_macro_read_value_ &= ~(0xFF); \
  80664. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  80665. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80666. }
  80667. #define SET_GPIO_49_doen_pwm_pad_out_bit5 { \
  80668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80669. _ezchip_macro_read_value_ &= ~(0xFF); \
  80670. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  80671. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80672. }
  80673. #define SET_GPIO_49_doen_pwm_pad_out_bit6 { \
  80674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80675. _ezchip_macro_read_value_ &= ~(0xFF); \
  80676. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  80677. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80678. }
  80679. #define SET_GPIO_49_doen_pwm_pad_out_bit7 { \
  80680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80681. _ezchip_macro_read_value_ &= ~(0xFF); \
  80682. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  80683. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80684. }
  80685. #define SET_GPIO_49_doen_pwmdac_left_out { \
  80686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80687. _ezchip_macro_read_value_ &= ~(0xFF); \
  80688. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  80689. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80690. }
  80691. #define SET_GPIO_49_doen_pwmdac_right_out { \
  80692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80693. _ezchip_macro_read_value_ &= ~(0xFF); \
  80694. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  80695. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80696. }
  80697. #define SET_GPIO_49_doen_qspi_csn1_out { \
  80698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80699. _ezchip_macro_read_value_ &= ~(0xFF); \
  80700. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  80701. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80702. }
  80703. #define SET_GPIO_49_doen_qspi_csn2_out { \
  80704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80705. _ezchip_macro_read_value_ &= ~(0xFF); \
  80706. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  80707. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80708. }
  80709. #define SET_GPIO_49_doen_qspi_csn3_out { \
  80710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80711. _ezchip_macro_read_value_ &= ~(0xFF); \
  80712. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  80713. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80714. }
  80715. #define SET_GPIO_49_doen_register23_SCFG_cmsensor_rst0 { \
  80716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80717. _ezchip_macro_read_value_ &= ~(0xFF); \
  80718. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  80719. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80720. }
  80721. #define SET_GPIO_49_doen_register23_SCFG_cmsensor_rst1 { \
  80722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80723. _ezchip_macro_read_value_ &= ~(0xFF); \
  80724. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  80725. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80726. }
  80727. #define SET_GPIO_49_doen_register32_SCFG_gmac_phy_rstn { \
  80728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80729. _ezchip_macro_read_value_ &= ~(0xFF); \
  80730. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  80731. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80732. }
  80733. #define SET_GPIO_49_doen_sdio0_pad_card_power_en { \
  80734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80735. _ezchip_macro_read_value_ &= ~(0xFF); \
  80736. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  80737. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80738. }
  80739. #define SET_GPIO_49_doen_sdio0_pad_cclk_out { \
  80740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80741. _ezchip_macro_read_value_ &= ~(0xFF); \
  80742. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  80743. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80744. }
  80745. #define SET_GPIO_49_doen_sdio0_pad_ccmd_oe { \
  80746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80747. _ezchip_macro_read_value_ &= ~(0xFF); \
  80748. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  80749. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80750. }
  80751. #define SET_GPIO_49_doen_sdio0_pad_ccmd_out { \
  80752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80753. _ezchip_macro_read_value_ &= ~(0xFF); \
  80754. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  80755. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80756. }
  80757. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit0 { \
  80758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80759. _ezchip_macro_read_value_ &= ~(0xFF); \
  80760. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  80761. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80762. }
  80763. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit1 { \
  80764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80765. _ezchip_macro_read_value_ &= ~(0xFF); \
  80766. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  80767. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80768. }
  80769. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit2 { \
  80770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80771. _ezchip_macro_read_value_ &= ~(0xFF); \
  80772. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  80773. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80774. }
  80775. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit3 { \
  80776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80777. _ezchip_macro_read_value_ &= ~(0xFF); \
  80778. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  80779. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80780. }
  80781. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit4 { \
  80782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80783. _ezchip_macro_read_value_ &= ~(0xFF); \
  80784. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  80785. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80786. }
  80787. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit5 { \
  80788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80789. _ezchip_macro_read_value_ &= ~(0xFF); \
  80790. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  80791. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80792. }
  80793. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit6 { \
  80794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80795. _ezchip_macro_read_value_ &= ~(0xFF); \
  80796. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  80797. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80798. }
  80799. #define SET_GPIO_49_doen_sdio0_pad_cdata_oe_bit7 { \
  80800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80801. _ezchip_macro_read_value_ &= ~(0xFF); \
  80802. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  80803. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80804. }
  80805. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit0 { \
  80806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80807. _ezchip_macro_read_value_ &= ~(0xFF); \
  80808. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  80809. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80810. }
  80811. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit1 { \
  80812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80813. _ezchip_macro_read_value_ &= ~(0xFF); \
  80814. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  80815. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80816. }
  80817. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit2 { \
  80818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80819. _ezchip_macro_read_value_ &= ~(0xFF); \
  80820. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  80821. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80822. }
  80823. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit3 { \
  80824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80825. _ezchip_macro_read_value_ &= ~(0xFF); \
  80826. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  80827. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80828. }
  80829. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit4 { \
  80830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80831. _ezchip_macro_read_value_ &= ~(0xFF); \
  80832. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  80833. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80834. }
  80835. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit5 { \
  80836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80837. _ezchip_macro_read_value_ &= ~(0xFF); \
  80838. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  80839. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80840. }
  80841. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit6 { \
  80842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80843. _ezchip_macro_read_value_ &= ~(0xFF); \
  80844. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  80845. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80846. }
  80847. #define SET_GPIO_49_doen_sdio0_pad_cdata_out_bit7 { \
  80848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80849. _ezchip_macro_read_value_ &= ~(0xFF); \
  80850. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  80851. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80852. }
  80853. #define SET_GPIO_49_doen_sdio0_pad_rst_n { \
  80854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80855. _ezchip_macro_read_value_ &= ~(0xFF); \
  80856. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  80857. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80858. }
  80859. #define SET_GPIO_49_doen_sdio1_pad_card_power_en { \
  80860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80861. _ezchip_macro_read_value_ &= ~(0xFF); \
  80862. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  80863. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80864. }
  80865. #define SET_GPIO_49_doen_sdio1_pad_cclk_out { \
  80866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80867. _ezchip_macro_read_value_ &= ~(0xFF); \
  80868. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  80869. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80870. }
  80871. #define SET_GPIO_49_doen_sdio1_pad_ccmd_oe { \
  80872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80873. _ezchip_macro_read_value_ &= ~(0xFF); \
  80874. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  80875. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80876. }
  80877. #define SET_GPIO_49_doen_sdio1_pad_ccmd_out { \
  80878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80879. _ezchip_macro_read_value_ &= ~(0xFF); \
  80880. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  80881. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80882. }
  80883. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit0 { \
  80884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80885. _ezchip_macro_read_value_ &= ~(0xFF); \
  80886. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  80887. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80888. }
  80889. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit1 { \
  80890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80891. _ezchip_macro_read_value_ &= ~(0xFF); \
  80892. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  80893. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80894. }
  80895. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit2 { \
  80896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80897. _ezchip_macro_read_value_ &= ~(0xFF); \
  80898. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  80899. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80900. }
  80901. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit3 { \
  80902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80903. _ezchip_macro_read_value_ &= ~(0xFF); \
  80904. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  80905. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80906. }
  80907. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit4 { \
  80908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80909. _ezchip_macro_read_value_ &= ~(0xFF); \
  80910. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  80911. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80912. }
  80913. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit5 { \
  80914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80915. _ezchip_macro_read_value_ &= ~(0xFF); \
  80916. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  80917. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80918. }
  80919. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit6 { \
  80920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80921. _ezchip_macro_read_value_ &= ~(0xFF); \
  80922. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  80923. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80924. }
  80925. #define SET_GPIO_49_doen_sdio1_pad_cdata_oe_bit7 { \
  80926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80927. _ezchip_macro_read_value_ &= ~(0xFF); \
  80928. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  80929. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80930. }
  80931. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit0 { \
  80932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80933. _ezchip_macro_read_value_ &= ~(0xFF); \
  80934. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  80935. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80936. }
  80937. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit1 { \
  80938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80939. _ezchip_macro_read_value_ &= ~(0xFF); \
  80940. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  80941. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80942. }
  80943. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit2 { \
  80944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80945. _ezchip_macro_read_value_ &= ~(0xFF); \
  80946. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  80947. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80948. }
  80949. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit3 { \
  80950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80951. _ezchip_macro_read_value_ &= ~(0xFF); \
  80952. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  80953. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80954. }
  80955. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit4 { \
  80956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80957. _ezchip_macro_read_value_ &= ~(0xFF); \
  80958. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  80959. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80960. }
  80961. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit5 { \
  80962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80963. _ezchip_macro_read_value_ &= ~(0xFF); \
  80964. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  80965. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80966. }
  80967. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit6 { \
  80968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80969. _ezchip_macro_read_value_ &= ~(0xFF); \
  80970. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  80971. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80972. }
  80973. #define SET_GPIO_49_doen_sdio1_pad_cdata_out_bit7 { \
  80974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80975. _ezchip_macro_read_value_ &= ~(0xFF); \
  80976. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  80977. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80978. }
  80979. #define SET_GPIO_49_doen_sdio1_pad_rst_n { \
  80980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80981. _ezchip_macro_read_value_ &= ~(0xFF); \
  80982. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  80983. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80984. }
  80985. #define SET_GPIO_49_doen_spdif_tx_sdout { \
  80986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80987. _ezchip_macro_read_value_ &= ~(0xFF); \
  80988. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  80989. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80990. }
  80991. #define SET_GPIO_49_doen_spdif_tx_sdout_oen { \
  80992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80993. _ezchip_macro_read_value_ &= ~(0xFF); \
  80994. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  80995. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  80996. }
  80997. #define SET_GPIO_49_doen_spi0_pad_oe_n { \
  80998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  80999. _ezchip_macro_read_value_ &= ~(0xFF); \
  81000. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  81001. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81002. }
  81003. #define SET_GPIO_49_doen_spi0_pad_sck_out { \
  81004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81005. _ezchip_macro_read_value_ &= ~(0xFF); \
  81006. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  81007. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81008. }
  81009. #define SET_GPIO_49_doen_spi0_pad_ss_0_n { \
  81010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81011. _ezchip_macro_read_value_ &= ~(0xFF); \
  81012. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  81013. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81014. }
  81015. #define SET_GPIO_49_doen_spi0_pad_ss_1_n { \
  81016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81017. _ezchip_macro_read_value_ &= ~(0xFF); \
  81018. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  81019. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81020. }
  81021. #define SET_GPIO_49_doen_spi0_pad_txd { \
  81022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81023. _ezchip_macro_read_value_ &= ~(0xFF); \
  81024. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  81025. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81026. }
  81027. #define SET_GPIO_49_doen_spi1_pad_oe_n { \
  81028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81029. _ezchip_macro_read_value_ &= ~(0xFF); \
  81030. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  81031. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81032. }
  81033. #define SET_GPIO_49_doen_spi1_pad_sck_out { \
  81034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81035. _ezchip_macro_read_value_ &= ~(0xFF); \
  81036. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  81037. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81038. }
  81039. #define SET_GPIO_49_doen_spi1_pad_ss_0_n { \
  81040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81041. _ezchip_macro_read_value_ &= ~(0xFF); \
  81042. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  81043. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81044. }
  81045. #define SET_GPIO_49_doen_spi1_pad_ss_1_n { \
  81046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81047. _ezchip_macro_read_value_ &= ~(0xFF); \
  81048. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  81049. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81050. }
  81051. #define SET_GPIO_49_doen_spi1_pad_txd { \
  81052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81053. _ezchip_macro_read_value_ &= ~(0xFF); \
  81054. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  81055. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81056. }
  81057. #define SET_GPIO_49_doen_spi2_pad_oe_n { \
  81058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81059. _ezchip_macro_read_value_ &= ~(0xFF); \
  81060. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  81061. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81062. }
  81063. #define SET_GPIO_49_doen_spi2_pad_sck_out { \
  81064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81065. _ezchip_macro_read_value_ &= ~(0xFF); \
  81066. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  81067. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81068. }
  81069. #define SET_GPIO_49_doen_spi2_pad_ss_0_n { \
  81070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81071. _ezchip_macro_read_value_ &= ~(0xFF); \
  81072. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  81073. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81074. }
  81075. #define SET_GPIO_49_doen_spi2_pad_ss_1_n { \
  81076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81077. _ezchip_macro_read_value_ &= ~(0xFF); \
  81078. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  81079. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81080. }
  81081. #define SET_GPIO_49_doen_spi2_pad_txd { \
  81082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81083. _ezchip_macro_read_value_ &= ~(0xFF); \
  81084. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  81085. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81086. }
  81087. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit0 { \
  81088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81089. _ezchip_macro_read_value_ &= ~(0xFF); \
  81090. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  81091. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81092. }
  81093. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit1 { \
  81094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81095. _ezchip_macro_read_value_ &= ~(0xFF); \
  81096. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  81097. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81098. }
  81099. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit2 { \
  81100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81101. _ezchip_macro_read_value_ &= ~(0xFF); \
  81102. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  81103. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81104. }
  81105. #define SET_GPIO_49_doen_spi2ahb_pad_oe_n_bit3 { \
  81106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81107. _ezchip_macro_read_value_ &= ~(0xFF); \
  81108. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  81109. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81110. }
  81111. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit0 { \
  81112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81113. _ezchip_macro_read_value_ &= ~(0xFF); \
  81114. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  81115. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81116. }
  81117. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit1 { \
  81118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81119. _ezchip_macro_read_value_ &= ~(0xFF); \
  81120. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  81121. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81122. }
  81123. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit2 { \
  81124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81125. _ezchip_macro_read_value_ &= ~(0xFF); \
  81126. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  81127. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81128. }
  81129. #define SET_GPIO_49_doen_spi2ahb_pad_txd_bit3 { \
  81130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81131. _ezchip_macro_read_value_ &= ~(0xFF); \
  81132. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  81133. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81134. }
  81135. #define SET_GPIO_49_doen_spi3_pad_oe_n { \
  81136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81137. _ezchip_macro_read_value_ &= ~(0xFF); \
  81138. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  81139. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81140. }
  81141. #define SET_GPIO_49_doen_spi3_pad_sck_out { \
  81142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81143. _ezchip_macro_read_value_ &= ~(0xFF); \
  81144. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  81145. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81146. }
  81147. #define SET_GPIO_49_doen_spi3_pad_ss_0_n { \
  81148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81149. _ezchip_macro_read_value_ &= ~(0xFF); \
  81150. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  81151. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81152. }
  81153. #define SET_GPIO_49_doen_spi3_pad_ss_1_n { \
  81154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81155. _ezchip_macro_read_value_ &= ~(0xFF); \
  81156. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  81157. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81158. }
  81159. #define SET_GPIO_49_doen_spi3_pad_txd { \
  81160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81161. _ezchip_macro_read_value_ &= ~(0xFF); \
  81162. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  81163. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81164. }
  81165. #define SET_GPIO_49_doen_uart0_pad_dtrn { \
  81166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81167. _ezchip_macro_read_value_ &= ~(0xFF); \
  81168. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  81169. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81170. }
  81171. #define SET_GPIO_49_doen_uart0_pad_rtsn { \
  81172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81173. _ezchip_macro_read_value_ &= ~(0xFF); \
  81174. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  81175. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81176. }
  81177. #define SET_GPIO_49_doen_uart0_pad_sout { \
  81178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81179. _ezchip_macro_read_value_ &= ~(0xFF); \
  81180. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  81181. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81182. }
  81183. #define SET_GPIO_49_doen_uart1_pad_sout { \
  81184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81185. _ezchip_macro_read_value_ &= ~(0xFF); \
  81186. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  81187. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81188. }
  81189. #define SET_GPIO_49_doen_uart2_pad_dtr_n { \
  81190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81191. _ezchip_macro_read_value_ &= ~(0xFF); \
  81192. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  81193. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81194. }
  81195. #define SET_GPIO_49_doen_uart2_pad_rts_n { \
  81196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81197. _ezchip_macro_read_value_ &= ~(0xFF); \
  81198. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  81199. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81200. }
  81201. #define SET_GPIO_49_doen_uart2_pad_sout { \
  81202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81203. _ezchip_macro_read_value_ &= ~(0xFF); \
  81204. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  81205. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81206. }
  81207. #define SET_GPIO_49_doen_uart3_pad_sout { \
  81208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81209. _ezchip_macro_read_value_ &= ~(0xFF); \
  81210. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  81211. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81212. }
  81213. #define SET_GPIO_49_doen_usb_drv_bus { \
  81214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_49_doen_REG_ADDR); \
  81215. _ezchip_macro_read_value_ &= ~(0xFF); \
  81216. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  81217. MA_OUTW(gpio_49_doen_REG_ADDR,_ezchip_macro_read_value_); \
  81218. }
  81219. #define SET_GPIO_50_dout_reverse_(en) { \
  81220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81221. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  81222. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  81223. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81224. }
  81225. #define SET_GPIO_50_dout_LOW { \
  81226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81227. _ezchip_macro_read_value_ &= ~(0xFF); \
  81228. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  81229. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81230. }
  81231. #define SET_GPIO_50_dout_HIGH { \
  81232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81233. _ezchip_macro_read_value_ &= ~(0xFF); \
  81234. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  81235. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81236. }
  81237. #define SET_GPIO_50_dout_clk_gmac_tophyref { \
  81238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81239. _ezchip_macro_read_value_ &= ~(0xFF); \
  81240. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  81241. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81242. }
  81243. #define SET_GPIO_50_dout_cpu_jtag_tdo { \
  81244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81245. _ezchip_macro_read_value_ &= ~(0xFF); \
  81246. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  81247. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81248. }
  81249. #define SET_GPIO_50_dout_cpu_jtag_tdo_oen { \
  81250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81251. _ezchip_macro_read_value_ &= ~(0xFF); \
  81252. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  81253. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81254. }
  81255. #define SET_GPIO_50_dout_dmic_clk_out { \
  81256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81257. _ezchip_macro_read_value_ &= ~(0xFF); \
  81258. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  81259. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81260. }
  81261. #define SET_GPIO_50_dout_dsp_JTDOEn_pad { \
  81262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81263. _ezchip_macro_read_value_ &= ~(0xFF); \
  81264. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  81265. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81266. }
  81267. #define SET_GPIO_50_dout_dsp_JTDO_pad { \
  81268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81269. _ezchip_macro_read_value_ &= ~(0xFF); \
  81270. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  81271. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81272. }
  81273. #define SET_GPIO_50_dout_i2c0_pad_sck_oe { \
  81274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81275. _ezchip_macro_read_value_ &= ~(0xFF); \
  81276. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  81277. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81278. }
  81279. #define SET_GPIO_50_dout_i2c0_pad_sda_oe { \
  81280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81281. _ezchip_macro_read_value_ &= ~(0xFF); \
  81282. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  81283. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81284. }
  81285. #define SET_GPIO_50_dout_i2c1_pad_sck_oe { \
  81286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81287. _ezchip_macro_read_value_ &= ~(0xFF); \
  81288. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  81289. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81290. }
  81291. #define SET_GPIO_50_dout_i2c1_pad_sda_oe { \
  81292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81293. _ezchip_macro_read_value_ &= ~(0xFF); \
  81294. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  81295. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81296. }
  81297. #define SET_GPIO_50_dout_i2c2_pad_sck_oe { \
  81298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81299. _ezchip_macro_read_value_ &= ~(0xFF); \
  81300. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  81301. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81302. }
  81303. #define SET_GPIO_50_dout_i2c2_pad_sda_oe { \
  81304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81305. _ezchip_macro_read_value_ &= ~(0xFF); \
  81306. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  81307. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81308. }
  81309. #define SET_GPIO_50_dout_i2c3_pad_sck_oe { \
  81310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81311. _ezchip_macro_read_value_ &= ~(0xFF); \
  81312. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  81313. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81314. }
  81315. #define SET_GPIO_50_dout_i2c3_pad_sda_oe { \
  81316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81317. _ezchip_macro_read_value_ &= ~(0xFF); \
  81318. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  81319. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81320. }
  81321. #define SET_GPIO_50_dout_i2srx_bclk_out { \
  81322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81323. _ezchip_macro_read_value_ &= ~(0xFF); \
  81324. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  81325. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81326. }
  81327. #define SET_GPIO_50_dout_i2srx_bclk_out_oen { \
  81328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81329. _ezchip_macro_read_value_ &= ~(0xFF); \
  81330. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  81331. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81332. }
  81333. #define SET_GPIO_50_dout_i2srx_lrck_out { \
  81334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81335. _ezchip_macro_read_value_ &= ~(0xFF); \
  81336. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  81337. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81338. }
  81339. #define SET_GPIO_50_dout_i2srx_lrck_out_oen { \
  81340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81341. _ezchip_macro_read_value_ &= ~(0xFF); \
  81342. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  81343. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81344. }
  81345. #define SET_GPIO_50_dout_i2srx_mclk_out { \
  81346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81347. _ezchip_macro_read_value_ &= ~(0xFF); \
  81348. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  81349. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81350. }
  81351. #define SET_GPIO_50_dout_i2stx_bclk_out { \
  81352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81353. _ezchip_macro_read_value_ &= ~(0xFF); \
  81354. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  81355. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81356. }
  81357. #define SET_GPIO_50_dout_i2stx_bclk_out_oen { \
  81358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81359. _ezchip_macro_read_value_ &= ~(0xFF); \
  81360. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  81361. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81362. }
  81363. #define SET_GPIO_50_dout_i2stx_lrck_out { \
  81364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81365. _ezchip_macro_read_value_ &= ~(0xFF); \
  81366. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  81367. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81368. }
  81369. #define SET_GPIO_50_dout_i2stx_lrckout_oen { \
  81370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81371. _ezchip_macro_read_value_ &= ~(0xFF); \
  81372. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  81373. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81374. }
  81375. #define SET_GPIO_50_dout_i2stx_mclk_out { \
  81376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81377. _ezchip_macro_read_value_ &= ~(0xFF); \
  81378. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  81379. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81380. }
  81381. #define SET_GPIO_50_dout_i2stx_sdout0 { \
  81382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81383. _ezchip_macro_read_value_ &= ~(0xFF); \
  81384. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  81385. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81386. }
  81387. #define SET_GPIO_50_dout_i2stx_sdout1 { \
  81388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81389. _ezchip_macro_read_value_ &= ~(0xFF); \
  81390. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  81391. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81392. }
  81393. #define SET_GPIO_50_dout_lcd_pad_csm_n { \
  81394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81395. _ezchip_macro_read_value_ &= ~(0xFF); \
  81396. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  81397. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81398. }
  81399. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit0 { \
  81400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81401. _ezchip_macro_read_value_ &= ~(0xFF); \
  81402. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  81403. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81404. }
  81405. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit1 { \
  81406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81407. _ezchip_macro_read_value_ &= ~(0xFF); \
  81408. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  81409. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81410. }
  81411. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit2 { \
  81412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81413. _ezchip_macro_read_value_ &= ~(0xFF); \
  81414. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  81415. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81416. }
  81417. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit3 { \
  81418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81419. _ezchip_macro_read_value_ &= ~(0xFF); \
  81420. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  81421. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81422. }
  81423. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit4 { \
  81424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81425. _ezchip_macro_read_value_ &= ~(0xFF); \
  81426. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  81427. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81428. }
  81429. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit5 { \
  81430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81431. _ezchip_macro_read_value_ &= ~(0xFF); \
  81432. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  81433. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81434. }
  81435. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit6 { \
  81436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81437. _ezchip_macro_read_value_ &= ~(0xFF); \
  81438. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  81439. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81440. }
  81441. #define SET_GPIO_50_dout_pwm_pad_oe_n_bit7 { \
  81442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81443. _ezchip_macro_read_value_ &= ~(0xFF); \
  81444. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  81445. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81446. }
  81447. #define SET_GPIO_50_dout_pwm_pad_out_bit0 { \
  81448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81449. _ezchip_macro_read_value_ &= ~(0xFF); \
  81450. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  81451. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81452. }
  81453. #define SET_GPIO_50_dout_pwm_pad_out_bit1 { \
  81454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81455. _ezchip_macro_read_value_ &= ~(0xFF); \
  81456. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  81457. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81458. }
  81459. #define SET_GPIO_50_dout_pwm_pad_out_bit2 { \
  81460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81461. _ezchip_macro_read_value_ &= ~(0xFF); \
  81462. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  81463. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81464. }
  81465. #define SET_GPIO_50_dout_pwm_pad_out_bit3 { \
  81466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81467. _ezchip_macro_read_value_ &= ~(0xFF); \
  81468. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  81469. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81470. }
  81471. #define SET_GPIO_50_dout_pwm_pad_out_bit4 { \
  81472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81473. _ezchip_macro_read_value_ &= ~(0xFF); \
  81474. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  81475. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81476. }
  81477. #define SET_GPIO_50_dout_pwm_pad_out_bit5 { \
  81478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81479. _ezchip_macro_read_value_ &= ~(0xFF); \
  81480. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  81481. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81482. }
  81483. #define SET_GPIO_50_dout_pwm_pad_out_bit6 { \
  81484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81485. _ezchip_macro_read_value_ &= ~(0xFF); \
  81486. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  81487. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81488. }
  81489. #define SET_GPIO_50_dout_pwm_pad_out_bit7 { \
  81490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81491. _ezchip_macro_read_value_ &= ~(0xFF); \
  81492. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  81493. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81494. }
  81495. #define SET_GPIO_50_dout_pwmdac_left_out { \
  81496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81497. _ezchip_macro_read_value_ &= ~(0xFF); \
  81498. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  81499. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81500. }
  81501. #define SET_GPIO_50_dout_pwmdac_right_out { \
  81502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81503. _ezchip_macro_read_value_ &= ~(0xFF); \
  81504. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  81505. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81506. }
  81507. #define SET_GPIO_50_dout_qspi_csn1_out { \
  81508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81509. _ezchip_macro_read_value_ &= ~(0xFF); \
  81510. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  81511. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81512. }
  81513. #define SET_GPIO_50_dout_qspi_csn2_out { \
  81514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81515. _ezchip_macro_read_value_ &= ~(0xFF); \
  81516. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  81517. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81518. }
  81519. #define SET_GPIO_50_dout_qspi_csn3_out { \
  81520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81521. _ezchip_macro_read_value_ &= ~(0xFF); \
  81522. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  81523. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81524. }
  81525. #define SET_GPIO_50_dout_register23_SCFG_cmsensor_rst0 { \
  81526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81527. _ezchip_macro_read_value_ &= ~(0xFF); \
  81528. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  81529. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81530. }
  81531. #define SET_GPIO_50_dout_register23_SCFG_cmsensor_rst1 { \
  81532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81533. _ezchip_macro_read_value_ &= ~(0xFF); \
  81534. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  81535. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81536. }
  81537. #define SET_GPIO_50_dout_register32_SCFG_gmac_phy_rstn { \
  81538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81539. _ezchip_macro_read_value_ &= ~(0xFF); \
  81540. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  81541. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81542. }
  81543. #define SET_GPIO_50_dout_sdio0_pad_card_power_en { \
  81544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81545. _ezchip_macro_read_value_ &= ~(0xFF); \
  81546. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  81547. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81548. }
  81549. #define SET_GPIO_50_dout_sdio0_pad_cclk_out { \
  81550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81551. _ezchip_macro_read_value_ &= ~(0xFF); \
  81552. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  81553. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81554. }
  81555. #define SET_GPIO_50_dout_sdio0_pad_ccmd_oe { \
  81556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81557. _ezchip_macro_read_value_ &= ~(0xFF); \
  81558. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  81559. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81560. }
  81561. #define SET_GPIO_50_dout_sdio0_pad_ccmd_out { \
  81562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81563. _ezchip_macro_read_value_ &= ~(0xFF); \
  81564. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  81565. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81566. }
  81567. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit0 { \
  81568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81569. _ezchip_macro_read_value_ &= ~(0xFF); \
  81570. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  81571. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81572. }
  81573. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit1 { \
  81574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81575. _ezchip_macro_read_value_ &= ~(0xFF); \
  81576. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  81577. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81578. }
  81579. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit2 { \
  81580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81581. _ezchip_macro_read_value_ &= ~(0xFF); \
  81582. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  81583. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81584. }
  81585. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit3 { \
  81586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81587. _ezchip_macro_read_value_ &= ~(0xFF); \
  81588. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  81589. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81590. }
  81591. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit4 { \
  81592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81593. _ezchip_macro_read_value_ &= ~(0xFF); \
  81594. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  81595. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81596. }
  81597. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit5 { \
  81598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81599. _ezchip_macro_read_value_ &= ~(0xFF); \
  81600. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  81601. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81602. }
  81603. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit6 { \
  81604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81605. _ezchip_macro_read_value_ &= ~(0xFF); \
  81606. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  81607. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81608. }
  81609. #define SET_GPIO_50_dout_sdio0_pad_cdata_oe_bit7 { \
  81610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81611. _ezchip_macro_read_value_ &= ~(0xFF); \
  81612. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  81613. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81614. }
  81615. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit0 { \
  81616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81617. _ezchip_macro_read_value_ &= ~(0xFF); \
  81618. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  81619. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81620. }
  81621. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit1 { \
  81622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81623. _ezchip_macro_read_value_ &= ~(0xFF); \
  81624. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  81625. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81626. }
  81627. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit2 { \
  81628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81629. _ezchip_macro_read_value_ &= ~(0xFF); \
  81630. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  81631. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81632. }
  81633. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit3 { \
  81634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81635. _ezchip_macro_read_value_ &= ~(0xFF); \
  81636. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  81637. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81638. }
  81639. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit4 { \
  81640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81641. _ezchip_macro_read_value_ &= ~(0xFF); \
  81642. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  81643. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81644. }
  81645. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit5 { \
  81646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81647. _ezchip_macro_read_value_ &= ~(0xFF); \
  81648. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  81649. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81650. }
  81651. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit6 { \
  81652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81653. _ezchip_macro_read_value_ &= ~(0xFF); \
  81654. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  81655. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81656. }
  81657. #define SET_GPIO_50_dout_sdio0_pad_cdata_out_bit7 { \
  81658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81659. _ezchip_macro_read_value_ &= ~(0xFF); \
  81660. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  81661. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81662. }
  81663. #define SET_GPIO_50_dout_sdio0_pad_rst_n { \
  81664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81665. _ezchip_macro_read_value_ &= ~(0xFF); \
  81666. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  81667. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81668. }
  81669. #define SET_GPIO_50_dout_sdio1_pad_card_power_en { \
  81670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81671. _ezchip_macro_read_value_ &= ~(0xFF); \
  81672. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  81673. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81674. }
  81675. #define SET_GPIO_50_dout_sdio1_pad_cclk_out { \
  81676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81677. _ezchip_macro_read_value_ &= ~(0xFF); \
  81678. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  81679. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81680. }
  81681. #define SET_GPIO_50_dout_sdio1_pad_ccmd_oe { \
  81682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81683. _ezchip_macro_read_value_ &= ~(0xFF); \
  81684. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  81685. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81686. }
  81687. #define SET_GPIO_50_dout_sdio1_pad_ccmd_out { \
  81688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81689. _ezchip_macro_read_value_ &= ~(0xFF); \
  81690. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  81691. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81692. }
  81693. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit0 { \
  81694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81695. _ezchip_macro_read_value_ &= ~(0xFF); \
  81696. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  81697. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81698. }
  81699. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit1 { \
  81700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81701. _ezchip_macro_read_value_ &= ~(0xFF); \
  81702. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  81703. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81704. }
  81705. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit2 { \
  81706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81707. _ezchip_macro_read_value_ &= ~(0xFF); \
  81708. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  81709. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81710. }
  81711. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit3 { \
  81712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81713. _ezchip_macro_read_value_ &= ~(0xFF); \
  81714. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  81715. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81716. }
  81717. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit4 { \
  81718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81719. _ezchip_macro_read_value_ &= ~(0xFF); \
  81720. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  81721. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81722. }
  81723. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit5 { \
  81724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81725. _ezchip_macro_read_value_ &= ~(0xFF); \
  81726. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  81727. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81728. }
  81729. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit6 { \
  81730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81731. _ezchip_macro_read_value_ &= ~(0xFF); \
  81732. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  81733. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81734. }
  81735. #define SET_GPIO_50_dout_sdio1_pad_cdata_oe_bit7 { \
  81736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81737. _ezchip_macro_read_value_ &= ~(0xFF); \
  81738. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  81739. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81740. }
  81741. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit0 { \
  81742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81743. _ezchip_macro_read_value_ &= ~(0xFF); \
  81744. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  81745. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81746. }
  81747. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit1 { \
  81748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81749. _ezchip_macro_read_value_ &= ~(0xFF); \
  81750. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  81751. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81752. }
  81753. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit2 { \
  81754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81755. _ezchip_macro_read_value_ &= ~(0xFF); \
  81756. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  81757. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81758. }
  81759. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit3 { \
  81760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81761. _ezchip_macro_read_value_ &= ~(0xFF); \
  81762. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  81763. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81764. }
  81765. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit4 { \
  81766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81767. _ezchip_macro_read_value_ &= ~(0xFF); \
  81768. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  81769. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81770. }
  81771. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit5 { \
  81772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81773. _ezchip_macro_read_value_ &= ~(0xFF); \
  81774. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  81775. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81776. }
  81777. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit6 { \
  81778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81779. _ezchip_macro_read_value_ &= ~(0xFF); \
  81780. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  81781. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81782. }
  81783. #define SET_GPIO_50_dout_sdio1_pad_cdata_out_bit7 { \
  81784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81785. _ezchip_macro_read_value_ &= ~(0xFF); \
  81786. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  81787. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81788. }
  81789. #define SET_GPIO_50_dout_sdio1_pad_rst_n { \
  81790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81791. _ezchip_macro_read_value_ &= ~(0xFF); \
  81792. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  81793. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81794. }
  81795. #define SET_GPIO_50_dout_spdif_tx_sdout { \
  81796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81797. _ezchip_macro_read_value_ &= ~(0xFF); \
  81798. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  81799. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81800. }
  81801. #define SET_GPIO_50_dout_spdif_tx_sdout_oen { \
  81802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81803. _ezchip_macro_read_value_ &= ~(0xFF); \
  81804. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  81805. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81806. }
  81807. #define SET_GPIO_50_dout_spi0_pad_oe_n { \
  81808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81809. _ezchip_macro_read_value_ &= ~(0xFF); \
  81810. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  81811. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81812. }
  81813. #define SET_GPIO_50_dout_spi0_pad_sck_out { \
  81814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81815. _ezchip_macro_read_value_ &= ~(0xFF); \
  81816. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  81817. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81818. }
  81819. #define SET_GPIO_50_dout_spi0_pad_ss_0_n { \
  81820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81821. _ezchip_macro_read_value_ &= ~(0xFF); \
  81822. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  81823. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81824. }
  81825. #define SET_GPIO_50_dout_spi0_pad_ss_1_n { \
  81826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81827. _ezchip_macro_read_value_ &= ~(0xFF); \
  81828. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  81829. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81830. }
  81831. #define SET_GPIO_50_dout_spi0_pad_txd { \
  81832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81833. _ezchip_macro_read_value_ &= ~(0xFF); \
  81834. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  81835. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81836. }
  81837. #define SET_GPIO_50_dout_spi1_pad_oe_n { \
  81838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81839. _ezchip_macro_read_value_ &= ~(0xFF); \
  81840. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  81841. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81842. }
  81843. #define SET_GPIO_50_dout_spi1_pad_sck_out { \
  81844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81845. _ezchip_macro_read_value_ &= ~(0xFF); \
  81846. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  81847. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81848. }
  81849. #define SET_GPIO_50_dout_spi1_pad_ss_0_n { \
  81850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81851. _ezchip_macro_read_value_ &= ~(0xFF); \
  81852. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  81853. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81854. }
  81855. #define SET_GPIO_50_dout_spi1_pad_ss_1_n { \
  81856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81857. _ezchip_macro_read_value_ &= ~(0xFF); \
  81858. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  81859. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81860. }
  81861. #define SET_GPIO_50_dout_spi1_pad_txd { \
  81862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81863. _ezchip_macro_read_value_ &= ~(0xFF); \
  81864. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  81865. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81866. }
  81867. #define SET_GPIO_50_dout_spi2_pad_oe_n { \
  81868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81869. _ezchip_macro_read_value_ &= ~(0xFF); \
  81870. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  81871. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81872. }
  81873. #define SET_GPIO_50_dout_spi2_pad_sck_out { \
  81874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81875. _ezchip_macro_read_value_ &= ~(0xFF); \
  81876. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  81877. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81878. }
  81879. #define SET_GPIO_50_dout_spi2_pad_ss_0_n { \
  81880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81881. _ezchip_macro_read_value_ &= ~(0xFF); \
  81882. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  81883. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81884. }
  81885. #define SET_GPIO_50_dout_spi2_pad_ss_1_n { \
  81886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81887. _ezchip_macro_read_value_ &= ~(0xFF); \
  81888. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  81889. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81890. }
  81891. #define SET_GPIO_50_dout_spi2_pad_txd { \
  81892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81893. _ezchip_macro_read_value_ &= ~(0xFF); \
  81894. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  81895. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81896. }
  81897. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit0 { \
  81898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81899. _ezchip_macro_read_value_ &= ~(0xFF); \
  81900. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  81901. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81902. }
  81903. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit1 { \
  81904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81905. _ezchip_macro_read_value_ &= ~(0xFF); \
  81906. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  81907. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81908. }
  81909. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit2 { \
  81910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81911. _ezchip_macro_read_value_ &= ~(0xFF); \
  81912. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  81913. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81914. }
  81915. #define SET_GPIO_50_dout_spi2ahb_pad_oe_n_bit3 { \
  81916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81917. _ezchip_macro_read_value_ &= ~(0xFF); \
  81918. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  81919. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81920. }
  81921. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit0 { \
  81922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81923. _ezchip_macro_read_value_ &= ~(0xFF); \
  81924. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  81925. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81926. }
  81927. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit1 { \
  81928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81929. _ezchip_macro_read_value_ &= ~(0xFF); \
  81930. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  81931. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81932. }
  81933. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit2 { \
  81934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81935. _ezchip_macro_read_value_ &= ~(0xFF); \
  81936. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  81937. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81938. }
  81939. #define SET_GPIO_50_dout_spi2ahb_pad_txd_bit3 { \
  81940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81941. _ezchip_macro_read_value_ &= ~(0xFF); \
  81942. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  81943. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81944. }
  81945. #define SET_GPIO_50_dout_spi3_pad_oe_n { \
  81946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81947. _ezchip_macro_read_value_ &= ~(0xFF); \
  81948. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  81949. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81950. }
  81951. #define SET_GPIO_50_dout_spi3_pad_sck_out { \
  81952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81953. _ezchip_macro_read_value_ &= ~(0xFF); \
  81954. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  81955. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81956. }
  81957. #define SET_GPIO_50_dout_spi3_pad_ss_0_n { \
  81958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81959. _ezchip_macro_read_value_ &= ~(0xFF); \
  81960. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  81961. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81962. }
  81963. #define SET_GPIO_50_dout_spi3_pad_ss_1_n { \
  81964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81965. _ezchip_macro_read_value_ &= ~(0xFF); \
  81966. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  81967. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81968. }
  81969. #define SET_GPIO_50_dout_spi3_pad_txd { \
  81970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81971. _ezchip_macro_read_value_ &= ~(0xFF); \
  81972. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  81973. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81974. }
  81975. #define SET_GPIO_50_dout_uart0_pad_dtrn { \
  81976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81977. _ezchip_macro_read_value_ &= ~(0xFF); \
  81978. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  81979. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81980. }
  81981. #define SET_GPIO_50_dout_uart0_pad_rtsn { \
  81982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81983. _ezchip_macro_read_value_ &= ~(0xFF); \
  81984. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  81985. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81986. }
  81987. #define SET_GPIO_50_dout_uart0_pad_sout { \
  81988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81989. _ezchip_macro_read_value_ &= ~(0xFF); \
  81990. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  81991. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81992. }
  81993. #define SET_GPIO_50_dout_uart1_pad_sout { \
  81994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  81995. _ezchip_macro_read_value_ &= ~(0xFF); \
  81996. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  81997. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  81998. }
  81999. #define SET_GPIO_50_dout_uart2_pad_dtr_n { \
  82000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82001. _ezchip_macro_read_value_ &= ~(0xFF); \
  82002. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  82003. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82004. }
  82005. #define SET_GPIO_50_dout_uart2_pad_rts_n { \
  82006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82007. _ezchip_macro_read_value_ &= ~(0xFF); \
  82008. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  82009. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82010. }
  82011. #define SET_GPIO_50_dout_uart2_pad_sout { \
  82012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82013. _ezchip_macro_read_value_ &= ~(0xFF); \
  82014. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  82015. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82016. }
  82017. #define SET_GPIO_50_dout_uart3_pad_sout { \
  82018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82019. _ezchip_macro_read_value_ &= ~(0xFF); \
  82020. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  82021. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82022. }
  82023. #define SET_GPIO_50_dout_usb_drv_bus { \
  82024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_dout_REG_ADDR); \
  82025. _ezchip_macro_read_value_ &= ~(0xFF); \
  82026. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  82027. MA_OUTW(gpio_50_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82028. }
  82029. #define SET_GPIO_50_doen_reverse_(en) { \
  82030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82031. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  82032. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  82033. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82034. }
  82035. #define SET_GPIO_50_doen_LOW { \
  82036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82037. _ezchip_macro_read_value_ &= ~(0xFF); \
  82038. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  82039. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82040. }
  82041. #define SET_GPIO_50_doen_HIGH { \
  82042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82043. _ezchip_macro_read_value_ &= ~(0xFF); \
  82044. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  82045. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82046. }
  82047. #define SET_GPIO_50_doen_clk_gmac_tophyref { \
  82048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82049. _ezchip_macro_read_value_ &= ~(0xFF); \
  82050. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  82051. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82052. }
  82053. #define SET_GPIO_50_doen_cpu_jtag_tdo { \
  82054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82055. _ezchip_macro_read_value_ &= ~(0xFF); \
  82056. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  82057. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82058. }
  82059. #define SET_GPIO_50_doen_cpu_jtag_tdo_oen { \
  82060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82061. _ezchip_macro_read_value_ &= ~(0xFF); \
  82062. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  82063. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82064. }
  82065. #define SET_GPIO_50_doen_dmic_clk_out { \
  82066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82067. _ezchip_macro_read_value_ &= ~(0xFF); \
  82068. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  82069. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82070. }
  82071. #define SET_GPIO_50_doen_dsp_JTDOEn_pad { \
  82072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82073. _ezchip_macro_read_value_ &= ~(0xFF); \
  82074. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  82075. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82076. }
  82077. #define SET_GPIO_50_doen_dsp_JTDO_pad { \
  82078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82079. _ezchip_macro_read_value_ &= ~(0xFF); \
  82080. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  82081. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82082. }
  82083. #define SET_GPIO_50_doen_i2c0_pad_sck_oe { \
  82084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82085. _ezchip_macro_read_value_ &= ~(0xFF); \
  82086. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  82087. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82088. }
  82089. #define SET_GPIO_50_doen_i2c0_pad_sda_oe { \
  82090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82091. _ezchip_macro_read_value_ &= ~(0xFF); \
  82092. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  82093. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82094. }
  82095. #define SET_GPIO_50_doen_i2c1_pad_sck_oe { \
  82096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82097. _ezchip_macro_read_value_ &= ~(0xFF); \
  82098. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  82099. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82100. }
  82101. #define SET_GPIO_50_doen_i2c1_pad_sda_oe { \
  82102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82103. _ezchip_macro_read_value_ &= ~(0xFF); \
  82104. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  82105. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82106. }
  82107. #define SET_GPIO_50_doen_i2c2_pad_sck_oe { \
  82108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82109. _ezchip_macro_read_value_ &= ~(0xFF); \
  82110. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  82111. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82112. }
  82113. #define SET_GPIO_50_doen_i2c2_pad_sda_oe { \
  82114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82115. _ezchip_macro_read_value_ &= ~(0xFF); \
  82116. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  82117. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82118. }
  82119. #define SET_GPIO_50_doen_i2c3_pad_sck_oe { \
  82120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82121. _ezchip_macro_read_value_ &= ~(0xFF); \
  82122. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  82123. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82124. }
  82125. #define SET_GPIO_50_doen_i2c3_pad_sda_oe { \
  82126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82127. _ezchip_macro_read_value_ &= ~(0xFF); \
  82128. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  82129. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82130. }
  82131. #define SET_GPIO_50_doen_i2srx_bclk_out { \
  82132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82133. _ezchip_macro_read_value_ &= ~(0xFF); \
  82134. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  82135. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82136. }
  82137. #define SET_GPIO_50_doen_i2srx_bclk_out_oen { \
  82138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82139. _ezchip_macro_read_value_ &= ~(0xFF); \
  82140. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  82141. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82142. }
  82143. #define SET_GPIO_50_doen_i2srx_lrck_out { \
  82144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82145. _ezchip_macro_read_value_ &= ~(0xFF); \
  82146. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  82147. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82148. }
  82149. #define SET_GPIO_50_doen_i2srx_lrck_out_oen { \
  82150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82151. _ezchip_macro_read_value_ &= ~(0xFF); \
  82152. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  82153. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82154. }
  82155. #define SET_GPIO_50_doen_i2srx_mclk_out { \
  82156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82157. _ezchip_macro_read_value_ &= ~(0xFF); \
  82158. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  82159. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82160. }
  82161. #define SET_GPIO_50_doen_i2stx_bclk_out { \
  82162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82163. _ezchip_macro_read_value_ &= ~(0xFF); \
  82164. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  82165. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82166. }
  82167. #define SET_GPIO_50_doen_i2stx_bclk_out_oen { \
  82168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82169. _ezchip_macro_read_value_ &= ~(0xFF); \
  82170. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  82171. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82172. }
  82173. #define SET_GPIO_50_doen_i2stx_lrck_out { \
  82174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82175. _ezchip_macro_read_value_ &= ~(0xFF); \
  82176. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  82177. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82178. }
  82179. #define SET_GPIO_50_doen_i2stx_lrckout_oen { \
  82180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82181. _ezchip_macro_read_value_ &= ~(0xFF); \
  82182. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  82183. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82184. }
  82185. #define SET_GPIO_50_doen_i2stx_mclk_out { \
  82186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82187. _ezchip_macro_read_value_ &= ~(0xFF); \
  82188. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  82189. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82190. }
  82191. #define SET_GPIO_50_doen_i2stx_sdout0 { \
  82192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82193. _ezchip_macro_read_value_ &= ~(0xFF); \
  82194. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  82195. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82196. }
  82197. #define SET_GPIO_50_doen_i2stx_sdout1 { \
  82198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82199. _ezchip_macro_read_value_ &= ~(0xFF); \
  82200. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  82201. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82202. }
  82203. #define SET_GPIO_50_doen_lcd_pad_csm_n { \
  82204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82205. _ezchip_macro_read_value_ &= ~(0xFF); \
  82206. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  82207. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82208. }
  82209. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit0 { \
  82210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82211. _ezchip_macro_read_value_ &= ~(0xFF); \
  82212. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  82213. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82214. }
  82215. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit1 { \
  82216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82217. _ezchip_macro_read_value_ &= ~(0xFF); \
  82218. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  82219. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82220. }
  82221. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit2 { \
  82222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82223. _ezchip_macro_read_value_ &= ~(0xFF); \
  82224. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  82225. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82226. }
  82227. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit3 { \
  82228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82229. _ezchip_macro_read_value_ &= ~(0xFF); \
  82230. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  82231. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82232. }
  82233. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit4 { \
  82234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82235. _ezchip_macro_read_value_ &= ~(0xFF); \
  82236. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  82237. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82238. }
  82239. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit5 { \
  82240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82241. _ezchip_macro_read_value_ &= ~(0xFF); \
  82242. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  82243. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82244. }
  82245. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit6 { \
  82246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82247. _ezchip_macro_read_value_ &= ~(0xFF); \
  82248. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  82249. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82250. }
  82251. #define SET_GPIO_50_doen_pwm_pad_oe_n_bit7 { \
  82252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82253. _ezchip_macro_read_value_ &= ~(0xFF); \
  82254. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  82255. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82256. }
  82257. #define SET_GPIO_50_doen_pwm_pad_out_bit0 { \
  82258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82259. _ezchip_macro_read_value_ &= ~(0xFF); \
  82260. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  82261. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82262. }
  82263. #define SET_GPIO_50_doen_pwm_pad_out_bit1 { \
  82264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82265. _ezchip_macro_read_value_ &= ~(0xFF); \
  82266. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  82267. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82268. }
  82269. #define SET_GPIO_50_doen_pwm_pad_out_bit2 { \
  82270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82271. _ezchip_macro_read_value_ &= ~(0xFF); \
  82272. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  82273. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82274. }
  82275. #define SET_GPIO_50_doen_pwm_pad_out_bit3 { \
  82276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82277. _ezchip_macro_read_value_ &= ~(0xFF); \
  82278. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  82279. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82280. }
  82281. #define SET_GPIO_50_doen_pwm_pad_out_bit4 { \
  82282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82283. _ezchip_macro_read_value_ &= ~(0xFF); \
  82284. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  82285. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82286. }
  82287. #define SET_GPIO_50_doen_pwm_pad_out_bit5 { \
  82288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82289. _ezchip_macro_read_value_ &= ~(0xFF); \
  82290. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  82291. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82292. }
  82293. #define SET_GPIO_50_doen_pwm_pad_out_bit6 { \
  82294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82295. _ezchip_macro_read_value_ &= ~(0xFF); \
  82296. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  82297. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82298. }
  82299. #define SET_GPIO_50_doen_pwm_pad_out_bit7 { \
  82300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82301. _ezchip_macro_read_value_ &= ~(0xFF); \
  82302. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  82303. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82304. }
  82305. #define SET_GPIO_50_doen_pwmdac_left_out { \
  82306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82307. _ezchip_macro_read_value_ &= ~(0xFF); \
  82308. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  82309. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82310. }
  82311. #define SET_GPIO_50_doen_pwmdac_right_out { \
  82312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82313. _ezchip_macro_read_value_ &= ~(0xFF); \
  82314. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  82315. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82316. }
  82317. #define SET_GPIO_50_doen_qspi_csn1_out { \
  82318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82319. _ezchip_macro_read_value_ &= ~(0xFF); \
  82320. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  82321. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82322. }
  82323. #define SET_GPIO_50_doen_qspi_csn2_out { \
  82324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82325. _ezchip_macro_read_value_ &= ~(0xFF); \
  82326. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  82327. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82328. }
  82329. #define SET_GPIO_50_doen_qspi_csn3_out { \
  82330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82331. _ezchip_macro_read_value_ &= ~(0xFF); \
  82332. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  82333. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82334. }
  82335. #define SET_GPIO_50_doen_register23_SCFG_cmsensor_rst0 { \
  82336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82337. _ezchip_macro_read_value_ &= ~(0xFF); \
  82338. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  82339. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82340. }
  82341. #define SET_GPIO_50_doen_register23_SCFG_cmsensor_rst1 { \
  82342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82343. _ezchip_macro_read_value_ &= ~(0xFF); \
  82344. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  82345. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82346. }
  82347. #define SET_GPIO_50_doen_register32_SCFG_gmac_phy_rstn { \
  82348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82349. _ezchip_macro_read_value_ &= ~(0xFF); \
  82350. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  82351. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82352. }
  82353. #define SET_GPIO_50_doen_sdio0_pad_card_power_en { \
  82354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82355. _ezchip_macro_read_value_ &= ~(0xFF); \
  82356. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  82357. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82358. }
  82359. #define SET_GPIO_50_doen_sdio0_pad_cclk_out { \
  82360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82361. _ezchip_macro_read_value_ &= ~(0xFF); \
  82362. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  82363. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82364. }
  82365. #define SET_GPIO_50_doen_sdio0_pad_ccmd_oe { \
  82366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82367. _ezchip_macro_read_value_ &= ~(0xFF); \
  82368. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  82369. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82370. }
  82371. #define SET_GPIO_50_doen_sdio0_pad_ccmd_out { \
  82372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82373. _ezchip_macro_read_value_ &= ~(0xFF); \
  82374. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  82375. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82376. }
  82377. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit0 { \
  82378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82379. _ezchip_macro_read_value_ &= ~(0xFF); \
  82380. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  82381. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82382. }
  82383. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit1 { \
  82384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82385. _ezchip_macro_read_value_ &= ~(0xFF); \
  82386. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  82387. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82388. }
  82389. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit2 { \
  82390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82391. _ezchip_macro_read_value_ &= ~(0xFF); \
  82392. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  82393. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82394. }
  82395. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit3 { \
  82396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82397. _ezchip_macro_read_value_ &= ~(0xFF); \
  82398. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  82399. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82400. }
  82401. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit4 { \
  82402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82403. _ezchip_macro_read_value_ &= ~(0xFF); \
  82404. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  82405. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82406. }
  82407. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit5 { \
  82408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82409. _ezchip_macro_read_value_ &= ~(0xFF); \
  82410. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  82411. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82412. }
  82413. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit6 { \
  82414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82415. _ezchip_macro_read_value_ &= ~(0xFF); \
  82416. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  82417. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82418. }
  82419. #define SET_GPIO_50_doen_sdio0_pad_cdata_oe_bit7 { \
  82420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82421. _ezchip_macro_read_value_ &= ~(0xFF); \
  82422. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  82423. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82424. }
  82425. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit0 { \
  82426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82427. _ezchip_macro_read_value_ &= ~(0xFF); \
  82428. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  82429. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82430. }
  82431. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit1 { \
  82432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82433. _ezchip_macro_read_value_ &= ~(0xFF); \
  82434. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  82435. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82436. }
  82437. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit2 { \
  82438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82439. _ezchip_macro_read_value_ &= ~(0xFF); \
  82440. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  82441. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82442. }
  82443. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit3 { \
  82444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82445. _ezchip_macro_read_value_ &= ~(0xFF); \
  82446. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  82447. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82448. }
  82449. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit4 { \
  82450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82451. _ezchip_macro_read_value_ &= ~(0xFF); \
  82452. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  82453. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82454. }
  82455. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit5 { \
  82456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82457. _ezchip_macro_read_value_ &= ~(0xFF); \
  82458. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  82459. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82460. }
  82461. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit6 { \
  82462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82463. _ezchip_macro_read_value_ &= ~(0xFF); \
  82464. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  82465. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82466. }
  82467. #define SET_GPIO_50_doen_sdio0_pad_cdata_out_bit7 { \
  82468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82469. _ezchip_macro_read_value_ &= ~(0xFF); \
  82470. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  82471. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82472. }
  82473. #define SET_GPIO_50_doen_sdio0_pad_rst_n { \
  82474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82475. _ezchip_macro_read_value_ &= ~(0xFF); \
  82476. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  82477. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82478. }
  82479. #define SET_GPIO_50_doen_sdio1_pad_card_power_en { \
  82480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82481. _ezchip_macro_read_value_ &= ~(0xFF); \
  82482. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  82483. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82484. }
  82485. #define SET_GPIO_50_doen_sdio1_pad_cclk_out { \
  82486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82487. _ezchip_macro_read_value_ &= ~(0xFF); \
  82488. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  82489. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82490. }
  82491. #define SET_GPIO_50_doen_sdio1_pad_ccmd_oe { \
  82492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82493. _ezchip_macro_read_value_ &= ~(0xFF); \
  82494. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  82495. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82496. }
  82497. #define SET_GPIO_50_doen_sdio1_pad_ccmd_out { \
  82498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82499. _ezchip_macro_read_value_ &= ~(0xFF); \
  82500. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  82501. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82502. }
  82503. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit0 { \
  82504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82505. _ezchip_macro_read_value_ &= ~(0xFF); \
  82506. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  82507. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82508. }
  82509. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit1 { \
  82510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82511. _ezchip_macro_read_value_ &= ~(0xFF); \
  82512. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  82513. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82514. }
  82515. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit2 { \
  82516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82517. _ezchip_macro_read_value_ &= ~(0xFF); \
  82518. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  82519. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82520. }
  82521. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit3 { \
  82522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82523. _ezchip_macro_read_value_ &= ~(0xFF); \
  82524. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  82525. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82526. }
  82527. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit4 { \
  82528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82529. _ezchip_macro_read_value_ &= ~(0xFF); \
  82530. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  82531. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82532. }
  82533. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit5 { \
  82534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82535. _ezchip_macro_read_value_ &= ~(0xFF); \
  82536. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  82537. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82538. }
  82539. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit6 { \
  82540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82541. _ezchip_macro_read_value_ &= ~(0xFF); \
  82542. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  82543. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82544. }
  82545. #define SET_GPIO_50_doen_sdio1_pad_cdata_oe_bit7 { \
  82546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82547. _ezchip_macro_read_value_ &= ~(0xFF); \
  82548. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  82549. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82550. }
  82551. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit0 { \
  82552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82553. _ezchip_macro_read_value_ &= ~(0xFF); \
  82554. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  82555. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82556. }
  82557. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit1 { \
  82558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82559. _ezchip_macro_read_value_ &= ~(0xFF); \
  82560. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  82561. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82562. }
  82563. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit2 { \
  82564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82565. _ezchip_macro_read_value_ &= ~(0xFF); \
  82566. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  82567. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82568. }
  82569. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit3 { \
  82570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82571. _ezchip_macro_read_value_ &= ~(0xFF); \
  82572. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  82573. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82574. }
  82575. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit4 { \
  82576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82577. _ezchip_macro_read_value_ &= ~(0xFF); \
  82578. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  82579. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82580. }
  82581. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit5 { \
  82582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82583. _ezchip_macro_read_value_ &= ~(0xFF); \
  82584. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  82585. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82586. }
  82587. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit6 { \
  82588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82589. _ezchip_macro_read_value_ &= ~(0xFF); \
  82590. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  82591. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82592. }
  82593. #define SET_GPIO_50_doen_sdio1_pad_cdata_out_bit7 { \
  82594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82595. _ezchip_macro_read_value_ &= ~(0xFF); \
  82596. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  82597. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82598. }
  82599. #define SET_GPIO_50_doen_sdio1_pad_rst_n { \
  82600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82601. _ezchip_macro_read_value_ &= ~(0xFF); \
  82602. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  82603. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82604. }
  82605. #define SET_GPIO_50_doen_spdif_tx_sdout { \
  82606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82607. _ezchip_macro_read_value_ &= ~(0xFF); \
  82608. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  82609. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82610. }
  82611. #define SET_GPIO_50_doen_spdif_tx_sdout_oen { \
  82612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82613. _ezchip_macro_read_value_ &= ~(0xFF); \
  82614. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  82615. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82616. }
  82617. #define SET_GPIO_50_doen_spi0_pad_oe_n { \
  82618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82619. _ezchip_macro_read_value_ &= ~(0xFF); \
  82620. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  82621. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82622. }
  82623. #define SET_GPIO_50_doen_spi0_pad_sck_out { \
  82624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82625. _ezchip_macro_read_value_ &= ~(0xFF); \
  82626. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  82627. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82628. }
  82629. #define SET_GPIO_50_doen_spi0_pad_ss_0_n { \
  82630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82631. _ezchip_macro_read_value_ &= ~(0xFF); \
  82632. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  82633. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82634. }
  82635. #define SET_GPIO_50_doen_spi0_pad_ss_1_n { \
  82636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82637. _ezchip_macro_read_value_ &= ~(0xFF); \
  82638. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  82639. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82640. }
  82641. #define SET_GPIO_50_doen_spi0_pad_txd { \
  82642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82643. _ezchip_macro_read_value_ &= ~(0xFF); \
  82644. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  82645. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82646. }
  82647. #define SET_GPIO_50_doen_spi1_pad_oe_n { \
  82648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82649. _ezchip_macro_read_value_ &= ~(0xFF); \
  82650. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  82651. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82652. }
  82653. #define SET_GPIO_50_doen_spi1_pad_sck_out { \
  82654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82655. _ezchip_macro_read_value_ &= ~(0xFF); \
  82656. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  82657. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82658. }
  82659. #define SET_GPIO_50_doen_spi1_pad_ss_0_n { \
  82660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82661. _ezchip_macro_read_value_ &= ~(0xFF); \
  82662. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  82663. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82664. }
  82665. #define SET_GPIO_50_doen_spi1_pad_ss_1_n { \
  82666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82667. _ezchip_macro_read_value_ &= ~(0xFF); \
  82668. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  82669. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82670. }
  82671. #define SET_GPIO_50_doen_spi1_pad_txd { \
  82672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82673. _ezchip_macro_read_value_ &= ~(0xFF); \
  82674. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  82675. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82676. }
  82677. #define SET_GPIO_50_doen_spi2_pad_oe_n { \
  82678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82679. _ezchip_macro_read_value_ &= ~(0xFF); \
  82680. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  82681. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82682. }
  82683. #define SET_GPIO_50_doen_spi2_pad_sck_out { \
  82684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82685. _ezchip_macro_read_value_ &= ~(0xFF); \
  82686. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  82687. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82688. }
  82689. #define SET_GPIO_50_doen_spi2_pad_ss_0_n { \
  82690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82691. _ezchip_macro_read_value_ &= ~(0xFF); \
  82692. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  82693. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82694. }
  82695. #define SET_GPIO_50_doen_spi2_pad_ss_1_n { \
  82696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82697. _ezchip_macro_read_value_ &= ~(0xFF); \
  82698. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  82699. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82700. }
  82701. #define SET_GPIO_50_doen_spi2_pad_txd { \
  82702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82703. _ezchip_macro_read_value_ &= ~(0xFF); \
  82704. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  82705. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82706. }
  82707. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit0 { \
  82708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82709. _ezchip_macro_read_value_ &= ~(0xFF); \
  82710. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  82711. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82712. }
  82713. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit1 { \
  82714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82715. _ezchip_macro_read_value_ &= ~(0xFF); \
  82716. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  82717. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82718. }
  82719. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit2 { \
  82720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82721. _ezchip_macro_read_value_ &= ~(0xFF); \
  82722. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  82723. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82724. }
  82725. #define SET_GPIO_50_doen_spi2ahb_pad_oe_n_bit3 { \
  82726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82727. _ezchip_macro_read_value_ &= ~(0xFF); \
  82728. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  82729. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82730. }
  82731. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit0 { \
  82732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82733. _ezchip_macro_read_value_ &= ~(0xFF); \
  82734. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  82735. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82736. }
  82737. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit1 { \
  82738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82739. _ezchip_macro_read_value_ &= ~(0xFF); \
  82740. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  82741. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82742. }
  82743. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit2 { \
  82744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82745. _ezchip_macro_read_value_ &= ~(0xFF); \
  82746. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  82747. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82748. }
  82749. #define SET_GPIO_50_doen_spi2ahb_pad_txd_bit3 { \
  82750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82751. _ezchip_macro_read_value_ &= ~(0xFF); \
  82752. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  82753. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82754. }
  82755. #define SET_GPIO_50_doen_spi3_pad_oe_n { \
  82756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82757. _ezchip_macro_read_value_ &= ~(0xFF); \
  82758. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  82759. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82760. }
  82761. #define SET_GPIO_50_doen_spi3_pad_sck_out { \
  82762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82763. _ezchip_macro_read_value_ &= ~(0xFF); \
  82764. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  82765. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82766. }
  82767. #define SET_GPIO_50_doen_spi3_pad_ss_0_n { \
  82768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82769. _ezchip_macro_read_value_ &= ~(0xFF); \
  82770. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  82771. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82772. }
  82773. #define SET_GPIO_50_doen_spi3_pad_ss_1_n { \
  82774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82775. _ezchip_macro_read_value_ &= ~(0xFF); \
  82776. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  82777. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82778. }
  82779. #define SET_GPIO_50_doen_spi3_pad_txd { \
  82780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82781. _ezchip_macro_read_value_ &= ~(0xFF); \
  82782. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  82783. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82784. }
  82785. #define SET_GPIO_50_doen_uart0_pad_dtrn { \
  82786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82787. _ezchip_macro_read_value_ &= ~(0xFF); \
  82788. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  82789. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82790. }
  82791. #define SET_GPIO_50_doen_uart0_pad_rtsn { \
  82792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82793. _ezchip_macro_read_value_ &= ~(0xFF); \
  82794. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  82795. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82796. }
  82797. #define SET_GPIO_50_doen_uart0_pad_sout { \
  82798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82799. _ezchip_macro_read_value_ &= ~(0xFF); \
  82800. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  82801. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82802. }
  82803. #define SET_GPIO_50_doen_uart1_pad_sout { \
  82804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82805. _ezchip_macro_read_value_ &= ~(0xFF); \
  82806. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  82807. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82808. }
  82809. #define SET_GPIO_50_doen_uart2_pad_dtr_n { \
  82810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82811. _ezchip_macro_read_value_ &= ~(0xFF); \
  82812. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  82813. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82814. }
  82815. #define SET_GPIO_50_doen_uart2_pad_rts_n { \
  82816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82817. _ezchip_macro_read_value_ &= ~(0xFF); \
  82818. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  82819. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82820. }
  82821. #define SET_GPIO_50_doen_uart2_pad_sout { \
  82822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82823. _ezchip_macro_read_value_ &= ~(0xFF); \
  82824. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  82825. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82826. }
  82827. #define SET_GPIO_50_doen_uart3_pad_sout { \
  82828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82829. _ezchip_macro_read_value_ &= ~(0xFF); \
  82830. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  82831. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82832. }
  82833. #define SET_GPIO_50_doen_usb_drv_bus { \
  82834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_50_doen_REG_ADDR); \
  82835. _ezchip_macro_read_value_ &= ~(0xFF); \
  82836. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  82837. MA_OUTW(gpio_50_doen_REG_ADDR,_ezchip_macro_read_value_); \
  82838. }
  82839. #define SET_GPIO_51_dout_reverse_(en) { \
  82840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82841. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  82842. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  82843. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82844. }
  82845. #define SET_GPIO_51_dout_LOW { \
  82846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82847. _ezchip_macro_read_value_ &= ~(0xFF); \
  82848. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  82849. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82850. }
  82851. #define SET_GPIO_51_dout_HIGH { \
  82852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82853. _ezchip_macro_read_value_ &= ~(0xFF); \
  82854. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  82855. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82856. }
  82857. #define SET_GPIO_51_dout_clk_gmac_tophyref { \
  82858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82859. _ezchip_macro_read_value_ &= ~(0xFF); \
  82860. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  82861. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82862. }
  82863. #define SET_GPIO_51_dout_cpu_jtag_tdo { \
  82864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82865. _ezchip_macro_read_value_ &= ~(0xFF); \
  82866. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  82867. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82868. }
  82869. #define SET_GPIO_51_dout_cpu_jtag_tdo_oen { \
  82870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82871. _ezchip_macro_read_value_ &= ~(0xFF); \
  82872. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  82873. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82874. }
  82875. #define SET_GPIO_51_dout_dmic_clk_out { \
  82876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82877. _ezchip_macro_read_value_ &= ~(0xFF); \
  82878. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  82879. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82880. }
  82881. #define SET_GPIO_51_dout_dsp_JTDOEn_pad { \
  82882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82883. _ezchip_macro_read_value_ &= ~(0xFF); \
  82884. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  82885. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82886. }
  82887. #define SET_GPIO_51_dout_dsp_JTDO_pad { \
  82888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82889. _ezchip_macro_read_value_ &= ~(0xFF); \
  82890. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  82891. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82892. }
  82893. #define SET_GPIO_51_dout_i2c0_pad_sck_oe { \
  82894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82895. _ezchip_macro_read_value_ &= ~(0xFF); \
  82896. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  82897. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82898. }
  82899. #define SET_GPIO_51_dout_i2c0_pad_sda_oe { \
  82900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82901. _ezchip_macro_read_value_ &= ~(0xFF); \
  82902. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  82903. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82904. }
  82905. #define SET_GPIO_51_dout_i2c1_pad_sck_oe { \
  82906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82907. _ezchip_macro_read_value_ &= ~(0xFF); \
  82908. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  82909. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82910. }
  82911. #define SET_GPIO_51_dout_i2c1_pad_sda_oe { \
  82912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82913. _ezchip_macro_read_value_ &= ~(0xFF); \
  82914. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  82915. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82916. }
  82917. #define SET_GPIO_51_dout_i2c2_pad_sck_oe { \
  82918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82919. _ezchip_macro_read_value_ &= ~(0xFF); \
  82920. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  82921. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82922. }
  82923. #define SET_GPIO_51_dout_i2c2_pad_sda_oe { \
  82924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82925. _ezchip_macro_read_value_ &= ~(0xFF); \
  82926. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  82927. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82928. }
  82929. #define SET_GPIO_51_dout_i2c3_pad_sck_oe { \
  82930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82931. _ezchip_macro_read_value_ &= ~(0xFF); \
  82932. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  82933. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82934. }
  82935. #define SET_GPIO_51_dout_i2c3_pad_sda_oe { \
  82936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82937. _ezchip_macro_read_value_ &= ~(0xFF); \
  82938. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  82939. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82940. }
  82941. #define SET_GPIO_51_dout_i2srx_bclk_out { \
  82942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82943. _ezchip_macro_read_value_ &= ~(0xFF); \
  82944. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  82945. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82946. }
  82947. #define SET_GPIO_51_dout_i2srx_bclk_out_oen { \
  82948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82949. _ezchip_macro_read_value_ &= ~(0xFF); \
  82950. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  82951. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82952. }
  82953. #define SET_GPIO_51_dout_i2srx_lrck_out { \
  82954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82955. _ezchip_macro_read_value_ &= ~(0xFF); \
  82956. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  82957. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82958. }
  82959. #define SET_GPIO_51_dout_i2srx_lrck_out_oen { \
  82960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82961. _ezchip_macro_read_value_ &= ~(0xFF); \
  82962. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  82963. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82964. }
  82965. #define SET_GPIO_51_dout_i2srx_mclk_out { \
  82966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82967. _ezchip_macro_read_value_ &= ~(0xFF); \
  82968. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  82969. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82970. }
  82971. #define SET_GPIO_51_dout_i2stx_bclk_out { \
  82972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82973. _ezchip_macro_read_value_ &= ~(0xFF); \
  82974. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  82975. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82976. }
  82977. #define SET_GPIO_51_dout_i2stx_bclk_out_oen { \
  82978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82979. _ezchip_macro_read_value_ &= ~(0xFF); \
  82980. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  82981. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82982. }
  82983. #define SET_GPIO_51_dout_i2stx_lrck_out { \
  82984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82985. _ezchip_macro_read_value_ &= ~(0xFF); \
  82986. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  82987. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82988. }
  82989. #define SET_GPIO_51_dout_i2stx_lrckout_oen { \
  82990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82991. _ezchip_macro_read_value_ &= ~(0xFF); \
  82992. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  82993. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  82994. }
  82995. #define SET_GPIO_51_dout_i2stx_mclk_out { \
  82996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  82997. _ezchip_macro_read_value_ &= ~(0xFF); \
  82998. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  82999. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83000. }
  83001. #define SET_GPIO_51_dout_i2stx_sdout0 { \
  83002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83003. _ezchip_macro_read_value_ &= ~(0xFF); \
  83004. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  83005. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83006. }
  83007. #define SET_GPIO_51_dout_i2stx_sdout1 { \
  83008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83009. _ezchip_macro_read_value_ &= ~(0xFF); \
  83010. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  83011. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83012. }
  83013. #define SET_GPIO_51_dout_lcd_pad_csm_n { \
  83014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83015. _ezchip_macro_read_value_ &= ~(0xFF); \
  83016. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  83017. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83018. }
  83019. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit0 { \
  83020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83021. _ezchip_macro_read_value_ &= ~(0xFF); \
  83022. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  83023. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83024. }
  83025. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit1 { \
  83026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83027. _ezchip_macro_read_value_ &= ~(0xFF); \
  83028. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  83029. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83030. }
  83031. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit2 { \
  83032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83033. _ezchip_macro_read_value_ &= ~(0xFF); \
  83034. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  83035. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83036. }
  83037. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit3 { \
  83038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83039. _ezchip_macro_read_value_ &= ~(0xFF); \
  83040. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  83041. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83042. }
  83043. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit4 { \
  83044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83045. _ezchip_macro_read_value_ &= ~(0xFF); \
  83046. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  83047. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83048. }
  83049. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit5 { \
  83050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83051. _ezchip_macro_read_value_ &= ~(0xFF); \
  83052. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  83053. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83054. }
  83055. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit6 { \
  83056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83057. _ezchip_macro_read_value_ &= ~(0xFF); \
  83058. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  83059. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83060. }
  83061. #define SET_GPIO_51_dout_pwm_pad_oe_n_bit7 { \
  83062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83063. _ezchip_macro_read_value_ &= ~(0xFF); \
  83064. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  83065. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83066. }
  83067. #define SET_GPIO_51_dout_pwm_pad_out_bit0 { \
  83068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83069. _ezchip_macro_read_value_ &= ~(0xFF); \
  83070. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  83071. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83072. }
  83073. #define SET_GPIO_51_dout_pwm_pad_out_bit1 { \
  83074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83075. _ezchip_macro_read_value_ &= ~(0xFF); \
  83076. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  83077. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83078. }
  83079. #define SET_GPIO_51_dout_pwm_pad_out_bit2 { \
  83080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83081. _ezchip_macro_read_value_ &= ~(0xFF); \
  83082. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  83083. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83084. }
  83085. #define SET_GPIO_51_dout_pwm_pad_out_bit3 { \
  83086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83087. _ezchip_macro_read_value_ &= ~(0xFF); \
  83088. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  83089. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83090. }
  83091. #define SET_GPIO_51_dout_pwm_pad_out_bit4 { \
  83092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83093. _ezchip_macro_read_value_ &= ~(0xFF); \
  83094. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  83095. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83096. }
  83097. #define SET_GPIO_51_dout_pwm_pad_out_bit5 { \
  83098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83099. _ezchip_macro_read_value_ &= ~(0xFF); \
  83100. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  83101. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83102. }
  83103. #define SET_GPIO_51_dout_pwm_pad_out_bit6 { \
  83104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83105. _ezchip_macro_read_value_ &= ~(0xFF); \
  83106. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  83107. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83108. }
  83109. #define SET_GPIO_51_dout_pwm_pad_out_bit7 { \
  83110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83111. _ezchip_macro_read_value_ &= ~(0xFF); \
  83112. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  83113. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83114. }
  83115. #define SET_GPIO_51_dout_pwmdac_left_out { \
  83116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83117. _ezchip_macro_read_value_ &= ~(0xFF); \
  83118. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  83119. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83120. }
  83121. #define SET_GPIO_51_dout_pwmdac_right_out { \
  83122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83123. _ezchip_macro_read_value_ &= ~(0xFF); \
  83124. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  83125. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83126. }
  83127. #define SET_GPIO_51_dout_qspi_csn1_out { \
  83128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83129. _ezchip_macro_read_value_ &= ~(0xFF); \
  83130. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  83131. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83132. }
  83133. #define SET_GPIO_51_dout_qspi_csn2_out { \
  83134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83135. _ezchip_macro_read_value_ &= ~(0xFF); \
  83136. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  83137. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83138. }
  83139. #define SET_GPIO_51_dout_qspi_csn3_out { \
  83140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83141. _ezchip_macro_read_value_ &= ~(0xFF); \
  83142. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  83143. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83144. }
  83145. #define SET_GPIO_51_dout_register23_SCFG_cmsensor_rst0 { \
  83146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83147. _ezchip_macro_read_value_ &= ~(0xFF); \
  83148. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  83149. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83150. }
  83151. #define SET_GPIO_51_dout_register23_SCFG_cmsensor_rst1 { \
  83152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83153. _ezchip_macro_read_value_ &= ~(0xFF); \
  83154. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  83155. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83156. }
  83157. #define SET_GPIO_51_dout_register32_SCFG_gmac_phy_rstn { \
  83158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83159. _ezchip_macro_read_value_ &= ~(0xFF); \
  83160. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  83161. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83162. }
  83163. #define SET_GPIO_51_dout_sdio0_pad_card_power_en { \
  83164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83165. _ezchip_macro_read_value_ &= ~(0xFF); \
  83166. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  83167. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83168. }
  83169. #define SET_GPIO_51_dout_sdio0_pad_cclk_out { \
  83170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83171. _ezchip_macro_read_value_ &= ~(0xFF); \
  83172. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  83173. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83174. }
  83175. #define SET_GPIO_51_dout_sdio0_pad_ccmd_oe { \
  83176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83177. _ezchip_macro_read_value_ &= ~(0xFF); \
  83178. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  83179. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83180. }
  83181. #define SET_GPIO_51_dout_sdio0_pad_ccmd_out { \
  83182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83183. _ezchip_macro_read_value_ &= ~(0xFF); \
  83184. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  83185. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83186. }
  83187. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit0 { \
  83188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83189. _ezchip_macro_read_value_ &= ~(0xFF); \
  83190. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  83191. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83192. }
  83193. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit1 { \
  83194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83195. _ezchip_macro_read_value_ &= ~(0xFF); \
  83196. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  83197. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83198. }
  83199. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit2 { \
  83200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83201. _ezchip_macro_read_value_ &= ~(0xFF); \
  83202. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  83203. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83204. }
  83205. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit3 { \
  83206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83207. _ezchip_macro_read_value_ &= ~(0xFF); \
  83208. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  83209. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83210. }
  83211. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit4 { \
  83212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83213. _ezchip_macro_read_value_ &= ~(0xFF); \
  83214. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  83215. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83216. }
  83217. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit5 { \
  83218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83219. _ezchip_macro_read_value_ &= ~(0xFF); \
  83220. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  83221. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83222. }
  83223. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit6 { \
  83224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83225. _ezchip_macro_read_value_ &= ~(0xFF); \
  83226. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  83227. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83228. }
  83229. #define SET_GPIO_51_dout_sdio0_pad_cdata_oe_bit7 { \
  83230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83231. _ezchip_macro_read_value_ &= ~(0xFF); \
  83232. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  83233. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83234. }
  83235. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit0 { \
  83236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83237. _ezchip_macro_read_value_ &= ~(0xFF); \
  83238. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  83239. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83240. }
  83241. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit1 { \
  83242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83243. _ezchip_macro_read_value_ &= ~(0xFF); \
  83244. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  83245. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83246. }
  83247. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit2 { \
  83248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83249. _ezchip_macro_read_value_ &= ~(0xFF); \
  83250. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  83251. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83252. }
  83253. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit3 { \
  83254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83255. _ezchip_macro_read_value_ &= ~(0xFF); \
  83256. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  83257. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83258. }
  83259. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit4 { \
  83260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83261. _ezchip_macro_read_value_ &= ~(0xFF); \
  83262. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  83263. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83264. }
  83265. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit5 { \
  83266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83267. _ezchip_macro_read_value_ &= ~(0xFF); \
  83268. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  83269. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83270. }
  83271. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit6 { \
  83272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83273. _ezchip_macro_read_value_ &= ~(0xFF); \
  83274. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  83275. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83276. }
  83277. #define SET_GPIO_51_dout_sdio0_pad_cdata_out_bit7 { \
  83278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83279. _ezchip_macro_read_value_ &= ~(0xFF); \
  83280. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  83281. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83282. }
  83283. #define SET_GPIO_51_dout_sdio0_pad_rst_n { \
  83284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83285. _ezchip_macro_read_value_ &= ~(0xFF); \
  83286. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  83287. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83288. }
  83289. #define SET_GPIO_51_dout_sdio1_pad_card_power_en { \
  83290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83291. _ezchip_macro_read_value_ &= ~(0xFF); \
  83292. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  83293. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83294. }
  83295. #define SET_GPIO_51_dout_sdio1_pad_cclk_out { \
  83296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83297. _ezchip_macro_read_value_ &= ~(0xFF); \
  83298. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  83299. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83300. }
  83301. #define SET_GPIO_51_dout_sdio1_pad_ccmd_oe { \
  83302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83303. _ezchip_macro_read_value_ &= ~(0xFF); \
  83304. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  83305. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83306. }
  83307. #define SET_GPIO_51_dout_sdio1_pad_ccmd_out { \
  83308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83309. _ezchip_macro_read_value_ &= ~(0xFF); \
  83310. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  83311. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83312. }
  83313. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit0 { \
  83314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83315. _ezchip_macro_read_value_ &= ~(0xFF); \
  83316. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  83317. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83318. }
  83319. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit1 { \
  83320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83321. _ezchip_macro_read_value_ &= ~(0xFF); \
  83322. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  83323. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83324. }
  83325. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit2 { \
  83326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83327. _ezchip_macro_read_value_ &= ~(0xFF); \
  83328. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  83329. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83330. }
  83331. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit3 { \
  83332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83333. _ezchip_macro_read_value_ &= ~(0xFF); \
  83334. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  83335. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83336. }
  83337. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit4 { \
  83338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83339. _ezchip_macro_read_value_ &= ~(0xFF); \
  83340. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  83341. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83342. }
  83343. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit5 { \
  83344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83345. _ezchip_macro_read_value_ &= ~(0xFF); \
  83346. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  83347. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83348. }
  83349. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit6 { \
  83350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83351. _ezchip_macro_read_value_ &= ~(0xFF); \
  83352. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  83353. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83354. }
  83355. #define SET_GPIO_51_dout_sdio1_pad_cdata_oe_bit7 { \
  83356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83357. _ezchip_macro_read_value_ &= ~(0xFF); \
  83358. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  83359. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83360. }
  83361. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit0 { \
  83362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83363. _ezchip_macro_read_value_ &= ~(0xFF); \
  83364. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  83365. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83366. }
  83367. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit1 { \
  83368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83369. _ezchip_macro_read_value_ &= ~(0xFF); \
  83370. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  83371. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83372. }
  83373. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit2 { \
  83374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83375. _ezchip_macro_read_value_ &= ~(0xFF); \
  83376. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  83377. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83378. }
  83379. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit3 { \
  83380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83381. _ezchip_macro_read_value_ &= ~(0xFF); \
  83382. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  83383. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83384. }
  83385. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit4 { \
  83386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83387. _ezchip_macro_read_value_ &= ~(0xFF); \
  83388. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  83389. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83390. }
  83391. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit5 { \
  83392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83393. _ezchip_macro_read_value_ &= ~(0xFF); \
  83394. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  83395. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83396. }
  83397. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit6 { \
  83398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83399. _ezchip_macro_read_value_ &= ~(0xFF); \
  83400. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  83401. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83402. }
  83403. #define SET_GPIO_51_dout_sdio1_pad_cdata_out_bit7 { \
  83404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83405. _ezchip_macro_read_value_ &= ~(0xFF); \
  83406. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  83407. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83408. }
  83409. #define SET_GPIO_51_dout_sdio1_pad_rst_n { \
  83410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83411. _ezchip_macro_read_value_ &= ~(0xFF); \
  83412. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  83413. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83414. }
  83415. #define SET_GPIO_51_dout_spdif_tx_sdout { \
  83416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83417. _ezchip_macro_read_value_ &= ~(0xFF); \
  83418. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  83419. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83420. }
  83421. #define SET_GPIO_51_dout_spdif_tx_sdout_oen { \
  83422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83423. _ezchip_macro_read_value_ &= ~(0xFF); \
  83424. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  83425. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83426. }
  83427. #define SET_GPIO_51_dout_spi0_pad_oe_n { \
  83428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83429. _ezchip_macro_read_value_ &= ~(0xFF); \
  83430. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  83431. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83432. }
  83433. #define SET_GPIO_51_dout_spi0_pad_sck_out { \
  83434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83435. _ezchip_macro_read_value_ &= ~(0xFF); \
  83436. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  83437. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83438. }
  83439. #define SET_GPIO_51_dout_spi0_pad_ss_0_n { \
  83440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83441. _ezchip_macro_read_value_ &= ~(0xFF); \
  83442. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  83443. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83444. }
  83445. #define SET_GPIO_51_dout_spi0_pad_ss_1_n { \
  83446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83447. _ezchip_macro_read_value_ &= ~(0xFF); \
  83448. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  83449. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83450. }
  83451. #define SET_GPIO_51_dout_spi0_pad_txd { \
  83452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83453. _ezchip_macro_read_value_ &= ~(0xFF); \
  83454. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  83455. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83456. }
  83457. #define SET_GPIO_51_dout_spi1_pad_oe_n { \
  83458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83459. _ezchip_macro_read_value_ &= ~(0xFF); \
  83460. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  83461. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83462. }
  83463. #define SET_GPIO_51_dout_spi1_pad_sck_out { \
  83464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83465. _ezchip_macro_read_value_ &= ~(0xFF); \
  83466. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  83467. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83468. }
  83469. #define SET_GPIO_51_dout_spi1_pad_ss_0_n { \
  83470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83471. _ezchip_macro_read_value_ &= ~(0xFF); \
  83472. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  83473. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83474. }
  83475. #define SET_GPIO_51_dout_spi1_pad_ss_1_n { \
  83476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83477. _ezchip_macro_read_value_ &= ~(0xFF); \
  83478. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  83479. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83480. }
  83481. #define SET_GPIO_51_dout_spi1_pad_txd { \
  83482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83483. _ezchip_macro_read_value_ &= ~(0xFF); \
  83484. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  83485. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83486. }
  83487. #define SET_GPIO_51_dout_spi2_pad_oe_n { \
  83488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83489. _ezchip_macro_read_value_ &= ~(0xFF); \
  83490. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  83491. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83492. }
  83493. #define SET_GPIO_51_dout_spi2_pad_sck_out { \
  83494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83495. _ezchip_macro_read_value_ &= ~(0xFF); \
  83496. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  83497. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83498. }
  83499. #define SET_GPIO_51_dout_spi2_pad_ss_0_n { \
  83500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83501. _ezchip_macro_read_value_ &= ~(0xFF); \
  83502. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  83503. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83504. }
  83505. #define SET_GPIO_51_dout_spi2_pad_ss_1_n { \
  83506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83507. _ezchip_macro_read_value_ &= ~(0xFF); \
  83508. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  83509. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83510. }
  83511. #define SET_GPIO_51_dout_spi2_pad_txd { \
  83512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83513. _ezchip_macro_read_value_ &= ~(0xFF); \
  83514. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  83515. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83516. }
  83517. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit0 { \
  83518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83519. _ezchip_macro_read_value_ &= ~(0xFF); \
  83520. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  83521. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83522. }
  83523. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit1 { \
  83524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83525. _ezchip_macro_read_value_ &= ~(0xFF); \
  83526. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  83527. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83528. }
  83529. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit2 { \
  83530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83531. _ezchip_macro_read_value_ &= ~(0xFF); \
  83532. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  83533. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83534. }
  83535. #define SET_GPIO_51_dout_spi2ahb_pad_oe_n_bit3 { \
  83536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83537. _ezchip_macro_read_value_ &= ~(0xFF); \
  83538. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  83539. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83540. }
  83541. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit0 { \
  83542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83543. _ezchip_macro_read_value_ &= ~(0xFF); \
  83544. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  83545. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83546. }
  83547. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit1 { \
  83548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83549. _ezchip_macro_read_value_ &= ~(0xFF); \
  83550. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  83551. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83552. }
  83553. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit2 { \
  83554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83555. _ezchip_macro_read_value_ &= ~(0xFF); \
  83556. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  83557. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83558. }
  83559. #define SET_GPIO_51_dout_spi2ahb_pad_txd_bit3 { \
  83560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83561. _ezchip_macro_read_value_ &= ~(0xFF); \
  83562. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  83563. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83564. }
  83565. #define SET_GPIO_51_dout_spi3_pad_oe_n { \
  83566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83567. _ezchip_macro_read_value_ &= ~(0xFF); \
  83568. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  83569. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83570. }
  83571. #define SET_GPIO_51_dout_spi3_pad_sck_out { \
  83572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83573. _ezchip_macro_read_value_ &= ~(0xFF); \
  83574. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  83575. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83576. }
  83577. #define SET_GPIO_51_dout_spi3_pad_ss_0_n { \
  83578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83579. _ezchip_macro_read_value_ &= ~(0xFF); \
  83580. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  83581. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83582. }
  83583. #define SET_GPIO_51_dout_spi3_pad_ss_1_n { \
  83584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83585. _ezchip_macro_read_value_ &= ~(0xFF); \
  83586. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  83587. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83588. }
  83589. #define SET_GPIO_51_dout_spi3_pad_txd { \
  83590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83591. _ezchip_macro_read_value_ &= ~(0xFF); \
  83592. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  83593. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83594. }
  83595. #define SET_GPIO_51_dout_uart0_pad_dtrn { \
  83596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83597. _ezchip_macro_read_value_ &= ~(0xFF); \
  83598. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  83599. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83600. }
  83601. #define SET_GPIO_51_dout_uart0_pad_rtsn { \
  83602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83603. _ezchip_macro_read_value_ &= ~(0xFF); \
  83604. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  83605. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83606. }
  83607. #define SET_GPIO_51_dout_uart0_pad_sout { \
  83608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83609. _ezchip_macro_read_value_ &= ~(0xFF); \
  83610. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  83611. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83612. }
  83613. #define SET_GPIO_51_dout_uart1_pad_sout { \
  83614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83615. _ezchip_macro_read_value_ &= ~(0xFF); \
  83616. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  83617. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83618. }
  83619. #define SET_GPIO_51_dout_uart2_pad_dtr_n { \
  83620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83621. _ezchip_macro_read_value_ &= ~(0xFF); \
  83622. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  83623. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83624. }
  83625. #define SET_GPIO_51_dout_uart2_pad_rts_n { \
  83626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83627. _ezchip_macro_read_value_ &= ~(0xFF); \
  83628. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  83629. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83630. }
  83631. #define SET_GPIO_51_dout_uart2_pad_sout { \
  83632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83633. _ezchip_macro_read_value_ &= ~(0xFF); \
  83634. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  83635. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83636. }
  83637. #define SET_GPIO_51_dout_uart3_pad_sout { \
  83638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83639. _ezchip_macro_read_value_ &= ~(0xFF); \
  83640. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  83641. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83642. }
  83643. #define SET_GPIO_51_dout_usb_drv_bus { \
  83644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_dout_REG_ADDR); \
  83645. _ezchip_macro_read_value_ &= ~(0xFF); \
  83646. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  83647. MA_OUTW(gpio_51_dout_REG_ADDR,_ezchip_macro_read_value_); \
  83648. }
  83649. #define SET_GPIO_51_doen_reverse_(en) { \
  83650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83651. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  83652. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  83653. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83654. }
  83655. #define SET_GPIO_51_doen_LOW { \
  83656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83657. _ezchip_macro_read_value_ &= ~(0xFF); \
  83658. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  83659. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83660. }
  83661. #define SET_GPIO_51_doen_HIGH { \
  83662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83663. _ezchip_macro_read_value_ &= ~(0xFF); \
  83664. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  83665. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83666. }
  83667. #define SET_GPIO_51_doen_clk_gmac_tophyref { \
  83668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83669. _ezchip_macro_read_value_ &= ~(0xFF); \
  83670. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  83671. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83672. }
  83673. #define SET_GPIO_51_doen_cpu_jtag_tdo { \
  83674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83675. _ezchip_macro_read_value_ &= ~(0xFF); \
  83676. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  83677. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83678. }
  83679. #define SET_GPIO_51_doen_cpu_jtag_tdo_oen { \
  83680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83681. _ezchip_macro_read_value_ &= ~(0xFF); \
  83682. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  83683. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83684. }
  83685. #define SET_GPIO_51_doen_dmic_clk_out { \
  83686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83687. _ezchip_macro_read_value_ &= ~(0xFF); \
  83688. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  83689. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83690. }
  83691. #define SET_GPIO_51_doen_dsp_JTDOEn_pad { \
  83692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83693. _ezchip_macro_read_value_ &= ~(0xFF); \
  83694. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  83695. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83696. }
  83697. #define SET_GPIO_51_doen_dsp_JTDO_pad { \
  83698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83699. _ezchip_macro_read_value_ &= ~(0xFF); \
  83700. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  83701. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83702. }
  83703. #define SET_GPIO_51_doen_i2c0_pad_sck_oe { \
  83704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83705. _ezchip_macro_read_value_ &= ~(0xFF); \
  83706. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  83707. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83708. }
  83709. #define SET_GPIO_51_doen_i2c0_pad_sda_oe { \
  83710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83711. _ezchip_macro_read_value_ &= ~(0xFF); \
  83712. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  83713. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83714. }
  83715. #define SET_GPIO_51_doen_i2c1_pad_sck_oe { \
  83716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83717. _ezchip_macro_read_value_ &= ~(0xFF); \
  83718. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  83719. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83720. }
  83721. #define SET_GPIO_51_doen_i2c1_pad_sda_oe { \
  83722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83723. _ezchip_macro_read_value_ &= ~(0xFF); \
  83724. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  83725. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83726. }
  83727. #define SET_GPIO_51_doen_i2c2_pad_sck_oe { \
  83728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83729. _ezchip_macro_read_value_ &= ~(0xFF); \
  83730. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  83731. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83732. }
  83733. #define SET_GPIO_51_doen_i2c2_pad_sda_oe { \
  83734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83735. _ezchip_macro_read_value_ &= ~(0xFF); \
  83736. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  83737. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83738. }
  83739. #define SET_GPIO_51_doen_i2c3_pad_sck_oe { \
  83740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83741. _ezchip_macro_read_value_ &= ~(0xFF); \
  83742. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  83743. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83744. }
  83745. #define SET_GPIO_51_doen_i2c3_pad_sda_oe { \
  83746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83747. _ezchip_macro_read_value_ &= ~(0xFF); \
  83748. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  83749. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83750. }
  83751. #define SET_GPIO_51_doen_i2srx_bclk_out { \
  83752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83753. _ezchip_macro_read_value_ &= ~(0xFF); \
  83754. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  83755. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83756. }
  83757. #define SET_GPIO_51_doen_i2srx_bclk_out_oen { \
  83758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83759. _ezchip_macro_read_value_ &= ~(0xFF); \
  83760. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  83761. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83762. }
  83763. #define SET_GPIO_51_doen_i2srx_lrck_out { \
  83764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83765. _ezchip_macro_read_value_ &= ~(0xFF); \
  83766. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  83767. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83768. }
  83769. #define SET_GPIO_51_doen_i2srx_lrck_out_oen { \
  83770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83771. _ezchip_macro_read_value_ &= ~(0xFF); \
  83772. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  83773. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83774. }
  83775. #define SET_GPIO_51_doen_i2srx_mclk_out { \
  83776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83777. _ezchip_macro_read_value_ &= ~(0xFF); \
  83778. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  83779. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83780. }
  83781. #define SET_GPIO_51_doen_i2stx_bclk_out { \
  83782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83783. _ezchip_macro_read_value_ &= ~(0xFF); \
  83784. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  83785. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83786. }
  83787. #define SET_GPIO_51_doen_i2stx_bclk_out_oen { \
  83788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83789. _ezchip_macro_read_value_ &= ~(0xFF); \
  83790. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  83791. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83792. }
  83793. #define SET_GPIO_51_doen_i2stx_lrck_out { \
  83794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83795. _ezchip_macro_read_value_ &= ~(0xFF); \
  83796. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  83797. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83798. }
  83799. #define SET_GPIO_51_doen_i2stx_lrckout_oen { \
  83800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83801. _ezchip_macro_read_value_ &= ~(0xFF); \
  83802. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  83803. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83804. }
  83805. #define SET_GPIO_51_doen_i2stx_mclk_out { \
  83806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83807. _ezchip_macro_read_value_ &= ~(0xFF); \
  83808. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  83809. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83810. }
  83811. #define SET_GPIO_51_doen_i2stx_sdout0 { \
  83812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83813. _ezchip_macro_read_value_ &= ~(0xFF); \
  83814. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  83815. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83816. }
  83817. #define SET_GPIO_51_doen_i2stx_sdout1 { \
  83818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83819. _ezchip_macro_read_value_ &= ~(0xFF); \
  83820. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  83821. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83822. }
  83823. #define SET_GPIO_51_doen_lcd_pad_csm_n { \
  83824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83825. _ezchip_macro_read_value_ &= ~(0xFF); \
  83826. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  83827. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83828. }
  83829. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit0 { \
  83830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83831. _ezchip_macro_read_value_ &= ~(0xFF); \
  83832. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  83833. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83834. }
  83835. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit1 { \
  83836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83837. _ezchip_macro_read_value_ &= ~(0xFF); \
  83838. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  83839. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83840. }
  83841. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit2 { \
  83842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83843. _ezchip_macro_read_value_ &= ~(0xFF); \
  83844. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  83845. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83846. }
  83847. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit3 { \
  83848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83849. _ezchip_macro_read_value_ &= ~(0xFF); \
  83850. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  83851. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83852. }
  83853. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit4 { \
  83854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83855. _ezchip_macro_read_value_ &= ~(0xFF); \
  83856. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  83857. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83858. }
  83859. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit5 { \
  83860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83861. _ezchip_macro_read_value_ &= ~(0xFF); \
  83862. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  83863. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83864. }
  83865. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit6 { \
  83866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83867. _ezchip_macro_read_value_ &= ~(0xFF); \
  83868. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  83869. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83870. }
  83871. #define SET_GPIO_51_doen_pwm_pad_oe_n_bit7 { \
  83872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83873. _ezchip_macro_read_value_ &= ~(0xFF); \
  83874. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  83875. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83876. }
  83877. #define SET_GPIO_51_doen_pwm_pad_out_bit0 { \
  83878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83879. _ezchip_macro_read_value_ &= ~(0xFF); \
  83880. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  83881. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83882. }
  83883. #define SET_GPIO_51_doen_pwm_pad_out_bit1 { \
  83884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83885. _ezchip_macro_read_value_ &= ~(0xFF); \
  83886. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  83887. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83888. }
  83889. #define SET_GPIO_51_doen_pwm_pad_out_bit2 { \
  83890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83891. _ezchip_macro_read_value_ &= ~(0xFF); \
  83892. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  83893. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83894. }
  83895. #define SET_GPIO_51_doen_pwm_pad_out_bit3 { \
  83896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83897. _ezchip_macro_read_value_ &= ~(0xFF); \
  83898. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  83899. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83900. }
  83901. #define SET_GPIO_51_doen_pwm_pad_out_bit4 { \
  83902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83903. _ezchip_macro_read_value_ &= ~(0xFF); \
  83904. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  83905. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83906. }
  83907. #define SET_GPIO_51_doen_pwm_pad_out_bit5 { \
  83908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83909. _ezchip_macro_read_value_ &= ~(0xFF); \
  83910. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  83911. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83912. }
  83913. #define SET_GPIO_51_doen_pwm_pad_out_bit6 { \
  83914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83915. _ezchip_macro_read_value_ &= ~(0xFF); \
  83916. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  83917. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83918. }
  83919. #define SET_GPIO_51_doen_pwm_pad_out_bit7 { \
  83920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83921. _ezchip_macro_read_value_ &= ~(0xFF); \
  83922. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  83923. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83924. }
  83925. #define SET_GPIO_51_doen_pwmdac_left_out { \
  83926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83927. _ezchip_macro_read_value_ &= ~(0xFF); \
  83928. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  83929. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83930. }
  83931. #define SET_GPIO_51_doen_pwmdac_right_out { \
  83932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83933. _ezchip_macro_read_value_ &= ~(0xFF); \
  83934. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  83935. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83936. }
  83937. #define SET_GPIO_51_doen_qspi_csn1_out { \
  83938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83939. _ezchip_macro_read_value_ &= ~(0xFF); \
  83940. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  83941. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83942. }
  83943. #define SET_GPIO_51_doen_qspi_csn2_out { \
  83944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83945. _ezchip_macro_read_value_ &= ~(0xFF); \
  83946. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  83947. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83948. }
  83949. #define SET_GPIO_51_doen_qspi_csn3_out { \
  83950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83951. _ezchip_macro_read_value_ &= ~(0xFF); \
  83952. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  83953. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83954. }
  83955. #define SET_GPIO_51_doen_register23_SCFG_cmsensor_rst0 { \
  83956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83957. _ezchip_macro_read_value_ &= ~(0xFF); \
  83958. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  83959. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83960. }
  83961. #define SET_GPIO_51_doen_register23_SCFG_cmsensor_rst1 { \
  83962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83963. _ezchip_macro_read_value_ &= ~(0xFF); \
  83964. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  83965. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83966. }
  83967. #define SET_GPIO_51_doen_register32_SCFG_gmac_phy_rstn { \
  83968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83969. _ezchip_macro_read_value_ &= ~(0xFF); \
  83970. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  83971. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83972. }
  83973. #define SET_GPIO_51_doen_sdio0_pad_card_power_en { \
  83974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83975. _ezchip_macro_read_value_ &= ~(0xFF); \
  83976. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  83977. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83978. }
  83979. #define SET_GPIO_51_doen_sdio0_pad_cclk_out { \
  83980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83981. _ezchip_macro_read_value_ &= ~(0xFF); \
  83982. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  83983. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83984. }
  83985. #define SET_GPIO_51_doen_sdio0_pad_ccmd_oe { \
  83986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83987. _ezchip_macro_read_value_ &= ~(0xFF); \
  83988. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  83989. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83990. }
  83991. #define SET_GPIO_51_doen_sdio0_pad_ccmd_out { \
  83992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83993. _ezchip_macro_read_value_ &= ~(0xFF); \
  83994. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  83995. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  83996. }
  83997. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit0 { \
  83998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  83999. _ezchip_macro_read_value_ &= ~(0xFF); \
  84000. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  84001. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84002. }
  84003. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit1 { \
  84004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84005. _ezchip_macro_read_value_ &= ~(0xFF); \
  84006. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  84007. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84008. }
  84009. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit2 { \
  84010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84011. _ezchip_macro_read_value_ &= ~(0xFF); \
  84012. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  84013. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84014. }
  84015. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit3 { \
  84016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84017. _ezchip_macro_read_value_ &= ~(0xFF); \
  84018. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  84019. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84020. }
  84021. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit4 { \
  84022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84023. _ezchip_macro_read_value_ &= ~(0xFF); \
  84024. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  84025. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84026. }
  84027. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit5 { \
  84028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84029. _ezchip_macro_read_value_ &= ~(0xFF); \
  84030. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  84031. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84032. }
  84033. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit6 { \
  84034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84035. _ezchip_macro_read_value_ &= ~(0xFF); \
  84036. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  84037. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84038. }
  84039. #define SET_GPIO_51_doen_sdio0_pad_cdata_oe_bit7 { \
  84040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84041. _ezchip_macro_read_value_ &= ~(0xFF); \
  84042. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  84043. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84044. }
  84045. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit0 { \
  84046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84047. _ezchip_macro_read_value_ &= ~(0xFF); \
  84048. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  84049. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84050. }
  84051. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit1 { \
  84052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84053. _ezchip_macro_read_value_ &= ~(0xFF); \
  84054. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  84055. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84056. }
  84057. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit2 { \
  84058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84059. _ezchip_macro_read_value_ &= ~(0xFF); \
  84060. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  84061. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84062. }
  84063. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit3 { \
  84064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84065. _ezchip_macro_read_value_ &= ~(0xFF); \
  84066. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  84067. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84068. }
  84069. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit4 { \
  84070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84071. _ezchip_macro_read_value_ &= ~(0xFF); \
  84072. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  84073. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84074. }
  84075. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit5 { \
  84076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84077. _ezchip_macro_read_value_ &= ~(0xFF); \
  84078. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  84079. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84080. }
  84081. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit6 { \
  84082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84083. _ezchip_macro_read_value_ &= ~(0xFF); \
  84084. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  84085. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84086. }
  84087. #define SET_GPIO_51_doen_sdio0_pad_cdata_out_bit7 { \
  84088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84089. _ezchip_macro_read_value_ &= ~(0xFF); \
  84090. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  84091. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84092. }
  84093. #define SET_GPIO_51_doen_sdio0_pad_rst_n { \
  84094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84095. _ezchip_macro_read_value_ &= ~(0xFF); \
  84096. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  84097. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84098. }
  84099. #define SET_GPIO_51_doen_sdio1_pad_card_power_en { \
  84100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84101. _ezchip_macro_read_value_ &= ~(0xFF); \
  84102. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  84103. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84104. }
  84105. #define SET_GPIO_51_doen_sdio1_pad_cclk_out { \
  84106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84107. _ezchip_macro_read_value_ &= ~(0xFF); \
  84108. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  84109. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84110. }
  84111. #define SET_GPIO_51_doen_sdio1_pad_ccmd_oe { \
  84112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84113. _ezchip_macro_read_value_ &= ~(0xFF); \
  84114. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  84115. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84116. }
  84117. #define SET_GPIO_51_doen_sdio1_pad_ccmd_out { \
  84118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84119. _ezchip_macro_read_value_ &= ~(0xFF); \
  84120. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  84121. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84122. }
  84123. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit0 { \
  84124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84125. _ezchip_macro_read_value_ &= ~(0xFF); \
  84126. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  84127. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84128. }
  84129. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit1 { \
  84130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84131. _ezchip_macro_read_value_ &= ~(0xFF); \
  84132. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  84133. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84134. }
  84135. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit2 { \
  84136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84137. _ezchip_macro_read_value_ &= ~(0xFF); \
  84138. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  84139. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84140. }
  84141. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit3 { \
  84142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84143. _ezchip_macro_read_value_ &= ~(0xFF); \
  84144. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  84145. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84146. }
  84147. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit4 { \
  84148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84149. _ezchip_macro_read_value_ &= ~(0xFF); \
  84150. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  84151. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84152. }
  84153. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit5 { \
  84154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84155. _ezchip_macro_read_value_ &= ~(0xFF); \
  84156. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  84157. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84158. }
  84159. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit6 { \
  84160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84161. _ezchip_macro_read_value_ &= ~(0xFF); \
  84162. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  84163. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84164. }
  84165. #define SET_GPIO_51_doen_sdio1_pad_cdata_oe_bit7 { \
  84166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84167. _ezchip_macro_read_value_ &= ~(0xFF); \
  84168. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  84169. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84170. }
  84171. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit0 { \
  84172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84173. _ezchip_macro_read_value_ &= ~(0xFF); \
  84174. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  84175. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84176. }
  84177. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit1 { \
  84178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84179. _ezchip_macro_read_value_ &= ~(0xFF); \
  84180. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  84181. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84182. }
  84183. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit2 { \
  84184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84185. _ezchip_macro_read_value_ &= ~(0xFF); \
  84186. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  84187. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84188. }
  84189. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit3 { \
  84190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84191. _ezchip_macro_read_value_ &= ~(0xFF); \
  84192. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  84193. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84194. }
  84195. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit4 { \
  84196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84197. _ezchip_macro_read_value_ &= ~(0xFF); \
  84198. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  84199. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84200. }
  84201. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit5 { \
  84202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84203. _ezchip_macro_read_value_ &= ~(0xFF); \
  84204. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  84205. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84206. }
  84207. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit6 { \
  84208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84209. _ezchip_macro_read_value_ &= ~(0xFF); \
  84210. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  84211. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84212. }
  84213. #define SET_GPIO_51_doen_sdio1_pad_cdata_out_bit7 { \
  84214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84215. _ezchip_macro_read_value_ &= ~(0xFF); \
  84216. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  84217. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84218. }
  84219. #define SET_GPIO_51_doen_sdio1_pad_rst_n { \
  84220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84221. _ezchip_macro_read_value_ &= ~(0xFF); \
  84222. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  84223. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84224. }
  84225. #define SET_GPIO_51_doen_spdif_tx_sdout { \
  84226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84227. _ezchip_macro_read_value_ &= ~(0xFF); \
  84228. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  84229. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84230. }
  84231. #define SET_GPIO_51_doen_spdif_tx_sdout_oen { \
  84232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84233. _ezchip_macro_read_value_ &= ~(0xFF); \
  84234. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  84235. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84236. }
  84237. #define SET_GPIO_51_doen_spi0_pad_oe_n { \
  84238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84239. _ezchip_macro_read_value_ &= ~(0xFF); \
  84240. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  84241. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84242. }
  84243. #define SET_GPIO_51_doen_spi0_pad_sck_out { \
  84244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84245. _ezchip_macro_read_value_ &= ~(0xFF); \
  84246. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  84247. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84248. }
  84249. #define SET_GPIO_51_doen_spi0_pad_ss_0_n { \
  84250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84251. _ezchip_macro_read_value_ &= ~(0xFF); \
  84252. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  84253. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84254. }
  84255. #define SET_GPIO_51_doen_spi0_pad_ss_1_n { \
  84256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84257. _ezchip_macro_read_value_ &= ~(0xFF); \
  84258. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  84259. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84260. }
  84261. #define SET_GPIO_51_doen_spi0_pad_txd { \
  84262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84263. _ezchip_macro_read_value_ &= ~(0xFF); \
  84264. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  84265. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84266. }
  84267. #define SET_GPIO_51_doen_spi1_pad_oe_n { \
  84268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84269. _ezchip_macro_read_value_ &= ~(0xFF); \
  84270. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  84271. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84272. }
  84273. #define SET_GPIO_51_doen_spi1_pad_sck_out { \
  84274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84275. _ezchip_macro_read_value_ &= ~(0xFF); \
  84276. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  84277. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84278. }
  84279. #define SET_GPIO_51_doen_spi1_pad_ss_0_n { \
  84280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84281. _ezchip_macro_read_value_ &= ~(0xFF); \
  84282. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  84283. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84284. }
  84285. #define SET_GPIO_51_doen_spi1_pad_ss_1_n { \
  84286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84287. _ezchip_macro_read_value_ &= ~(0xFF); \
  84288. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  84289. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84290. }
  84291. #define SET_GPIO_51_doen_spi1_pad_txd { \
  84292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84293. _ezchip_macro_read_value_ &= ~(0xFF); \
  84294. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  84295. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84296. }
  84297. #define SET_GPIO_51_doen_spi2_pad_oe_n { \
  84298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84299. _ezchip_macro_read_value_ &= ~(0xFF); \
  84300. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  84301. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84302. }
  84303. #define SET_GPIO_51_doen_spi2_pad_sck_out { \
  84304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84305. _ezchip_macro_read_value_ &= ~(0xFF); \
  84306. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  84307. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84308. }
  84309. #define SET_GPIO_51_doen_spi2_pad_ss_0_n { \
  84310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84311. _ezchip_macro_read_value_ &= ~(0xFF); \
  84312. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  84313. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84314. }
  84315. #define SET_GPIO_51_doen_spi2_pad_ss_1_n { \
  84316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84317. _ezchip_macro_read_value_ &= ~(0xFF); \
  84318. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  84319. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84320. }
  84321. #define SET_GPIO_51_doen_spi2_pad_txd { \
  84322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84323. _ezchip_macro_read_value_ &= ~(0xFF); \
  84324. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  84325. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84326. }
  84327. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit0 { \
  84328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84329. _ezchip_macro_read_value_ &= ~(0xFF); \
  84330. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  84331. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84332. }
  84333. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit1 { \
  84334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84335. _ezchip_macro_read_value_ &= ~(0xFF); \
  84336. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  84337. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84338. }
  84339. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit2 { \
  84340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84341. _ezchip_macro_read_value_ &= ~(0xFF); \
  84342. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  84343. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84344. }
  84345. #define SET_GPIO_51_doen_spi2ahb_pad_oe_n_bit3 { \
  84346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84347. _ezchip_macro_read_value_ &= ~(0xFF); \
  84348. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  84349. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84350. }
  84351. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit0 { \
  84352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84353. _ezchip_macro_read_value_ &= ~(0xFF); \
  84354. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  84355. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84356. }
  84357. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit1 { \
  84358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84359. _ezchip_macro_read_value_ &= ~(0xFF); \
  84360. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  84361. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84362. }
  84363. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit2 { \
  84364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84365. _ezchip_macro_read_value_ &= ~(0xFF); \
  84366. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  84367. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84368. }
  84369. #define SET_GPIO_51_doen_spi2ahb_pad_txd_bit3 { \
  84370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84371. _ezchip_macro_read_value_ &= ~(0xFF); \
  84372. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  84373. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84374. }
  84375. #define SET_GPIO_51_doen_spi3_pad_oe_n { \
  84376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84377. _ezchip_macro_read_value_ &= ~(0xFF); \
  84378. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  84379. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84380. }
  84381. #define SET_GPIO_51_doen_spi3_pad_sck_out { \
  84382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84383. _ezchip_macro_read_value_ &= ~(0xFF); \
  84384. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  84385. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84386. }
  84387. #define SET_GPIO_51_doen_spi3_pad_ss_0_n { \
  84388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84389. _ezchip_macro_read_value_ &= ~(0xFF); \
  84390. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  84391. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84392. }
  84393. #define SET_GPIO_51_doen_spi3_pad_ss_1_n { \
  84394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84395. _ezchip_macro_read_value_ &= ~(0xFF); \
  84396. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  84397. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84398. }
  84399. #define SET_GPIO_51_doen_spi3_pad_txd { \
  84400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84401. _ezchip_macro_read_value_ &= ~(0xFF); \
  84402. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  84403. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84404. }
  84405. #define SET_GPIO_51_doen_uart0_pad_dtrn { \
  84406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84407. _ezchip_macro_read_value_ &= ~(0xFF); \
  84408. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  84409. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84410. }
  84411. #define SET_GPIO_51_doen_uart0_pad_rtsn { \
  84412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84413. _ezchip_macro_read_value_ &= ~(0xFF); \
  84414. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  84415. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84416. }
  84417. #define SET_GPIO_51_doen_uart0_pad_sout { \
  84418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84419. _ezchip_macro_read_value_ &= ~(0xFF); \
  84420. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  84421. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84422. }
  84423. #define SET_GPIO_51_doen_uart1_pad_sout { \
  84424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84425. _ezchip_macro_read_value_ &= ~(0xFF); \
  84426. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  84427. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84428. }
  84429. #define SET_GPIO_51_doen_uart2_pad_dtr_n { \
  84430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84431. _ezchip_macro_read_value_ &= ~(0xFF); \
  84432. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  84433. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84434. }
  84435. #define SET_GPIO_51_doen_uart2_pad_rts_n { \
  84436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84437. _ezchip_macro_read_value_ &= ~(0xFF); \
  84438. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  84439. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84440. }
  84441. #define SET_GPIO_51_doen_uart2_pad_sout { \
  84442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84443. _ezchip_macro_read_value_ &= ~(0xFF); \
  84444. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  84445. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84446. }
  84447. #define SET_GPIO_51_doen_uart3_pad_sout { \
  84448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84449. _ezchip_macro_read_value_ &= ~(0xFF); \
  84450. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  84451. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84452. }
  84453. #define SET_GPIO_51_doen_usb_drv_bus { \
  84454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_51_doen_REG_ADDR); \
  84455. _ezchip_macro_read_value_ &= ~(0xFF); \
  84456. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  84457. MA_OUTW(gpio_51_doen_REG_ADDR,_ezchip_macro_read_value_); \
  84458. }
  84459. #define SET_GPIO_52_dout_reverse_(en) { \
  84460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84461. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  84462. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  84463. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84464. }
  84465. #define SET_GPIO_52_dout_LOW { \
  84466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84467. _ezchip_macro_read_value_ &= ~(0xFF); \
  84468. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  84469. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84470. }
  84471. #define SET_GPIO_52_dout_HIGH { \
  84472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84473. _ezchip_macro_read_value_ &= ~(0xFF); \
  84474. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  84475. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84476. }
  84477. #define SET_GPIO_52_dout_clk_gmac_tophyref { \
  84478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84479. _ezchip_macro_read_value_ &= ~(0xFF); \
  84480. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  84481. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84482. }
  84483. #define SET_GPIO_52_dout_cpu_jtag_tdo { \
  84484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84485. _ezchip_macro_read_value_ &= ~(0xFF); \
  84486. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  84487. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84488. }
  84489. #define SET_GPIO_52_dout_cpu_jtag_tdo_oen { \
  84490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84491. _ezchip_macro_read_value_ &= ~(0xFF); \
  84492. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  84493. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84494. }
  84495. #define SET_GPIO_52_dout_dmic_clk_out { \
  84496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84497. _ezchip_macro_read_value_ &= ~(0xFF); \
  84498. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  84499. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84500. }
  84501. #define SET_GPIO_52_dout_dsp_JTDOEn_pad { \
  84502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84503. _ezchip_macro_read_value_ &= ~(0xFF); \
  84504. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  84505. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84506. }
  84507. #define SET_GPIO_52_dout_dsp_JTDO_pad { \
  84508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84509. _ezchip_macro_read_value_ &= ~(0xFF); \
  84510. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  84511. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84512. }
  84513. #define SET_GPIO_52_dout_i2c0_pad_sck_oe { \
  84514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84515. _ezchip_macro_read_value_ &= ~(0xFF); \
  84516. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  84517. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84518. }
  84519. #define SET_GPIO_52_dout_i2c0_pad_sda_oe { \
  84520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84521. _ezchip_macro_read_value_ &= ~(0xFF); \
  84522. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  84523. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84524. }
  84525. #define SET_GPIO_52_dout_i2c1_pad_sck_oe { \
  84526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84527. _ezchip_macro_read_value_ &= ~(0xFF); \
  84528. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  84529. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84530. }
  84531. #define SET_GPIO_52_dout_i2c1_pad_sda_oe { \
  84532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84533. _ezchip_macro_read_value_ &= ~(0xFF); \
  84534. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  84535. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84536. }
  84537. #define SET_GPIO_52_dout_i2c2_pad_sck_oe { \
  84538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84539. _ezchip_macro_read_value_ &= ~(0xFF); \
  84540. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  84541. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84542. }
  84543. #define SET_GPIO_52_dout_i2c2_pad_sda_oe { \
  84544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84545. _ezchip_macro_read_value_ &= ~(0xFF); \
  84546. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  84547. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84548. }
  84549. #define SET_GPIO_52_dout_i2c3_pad_sck_oe { \
  84550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84551. _ezchip_macro_read_value_ &= ~(0xFF); \
  84552. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  84553. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84554. }
  84555. #define SET_GPIO_52_dout_i2c3_pad_sda_oe { \
  84556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84557. _ezchip_macro_read_value_ &= ~(0xFF); \
  84558. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  84559. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84560. }
  84561. #define SET_GPIO_52_dout_i2srx_bclk_out { \
  84562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84563. _ezchip_macro_read_value_ &= ~(0xFF); \
  84564. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  84565. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84566. }
  84567. #define SET_GPIO_52_dout_i2srx_bclk_out_oen { \
  84568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84569. _ezchip_macro_read_value_ &= ~(0xFF); \
  84570. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  84571. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84572. }
  84573. #define SET_GPIO_52_dout_i2srx_lrck_out { \
  84574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84575. _ezchip_macro_read_value_ &= ~(0xFF); \
  84576. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  84577. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84578. }
  84579. #define SET_GPIO_52_dout_i2srx_lrck_out_oen { \
  84580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84581. _ezchip_macro_read_value_ &= ~(0xFF); \
  84582. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  84583. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84584. }
  84585. #define SET_GPIO_52_dout_i2srx_mclk_out { \
  84586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84587. _ezchip_macro_read_value_ &= ~(0xFF); \
  84588. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  84589. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84590. }
  84591. #define SET_GPIO_52_dout_i2stx_bclk_out { \
  84592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84593. _ezchip_macro_read_value_ &= ~(0xFF); \
  84594. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  84595. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84596. }
  84597. #define SET_GPIO_52_dout_i2stx_bclk_out_oen { \
  84598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84599. _ezchip_macro_read_value_ &= ~(0xFF); \
  84600. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  84601. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84602. }
  84603. #define SET_GPIO_52_dout_i2stx_lrck_out { \
  84604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84605. _ezchip_macro_read_value_ &= ~(0xFF); \
  84606. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  84607. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84608. }
  84609. #define SET_GPIO_52_dout_i2stx_lrckout_oen { \
  84610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84611. _ezchip_macro_read_value_ &= ~(0xFF); \
  84612. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  84613. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84614. }
  84615. #define SET_GPIO_52_dout_i2stx_mclk_out { \
  84616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84617. _ezchip_macro_read_value_ &= ~(0xFF); \
  84618. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  84619. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84620. }
  84621. #define SET_GPIO_52_dout_i2stx_sdout0 { \
  84622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84623. _ezchip_macro_read_value_ &= ~(0xFF); \
  84624. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  84625. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84626. }
  84627. #define SET_GPIO_52_dout_i2stx_sdout1 { \
  84628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84629. _ezchip_macro_read_value_ &= ~(0xFF); \
  84630. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  84631. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84632. }
  84633. #define SET_GPIO_52_dout_lcd_pad_csm_n { \
  84634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84635. _ezchip_macro_read_value_ &= ~(0xFF); \
  84636. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  84637. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84638. }
  84639. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit0 { \
  84640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84641. _ezchip_macro_read_value_ &= ~(0xFF); \
  84642. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  84643. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84644. }
  84645. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit1 { \
  84646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84647. _ezchip_macro_read_value_ &= ~(0xFF); \
  84648. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  84649. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84650. }
  84651. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit2 { \
  84652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84653. _ezchip_macro_read_value_ &= ~(0xFF); \
  84654. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  84655. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84656. }
  84657. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit3 { \
  84658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84659. _ezchip_macro_read_value_ &= ~(0xFF); \
  84660. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  84661. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84662. }
  84663. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit4 { \
  84664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84665. _ezchip_macro_read_value_ &= ~(0xFF); \
  84666. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  84667. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84668. }
  84669. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit5 { \
  84670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84671. _ezchip_macro_read_value_ &= ~(0xFF); \
  84672. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  84673. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84674. }
  84675. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit6 { \
  84676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84677. _ezchip_macro_read_value_ &= ~(0xFF); \
  84678. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  84679. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84680. }
  84681. #define SET_GPIO_52_dout_pwm_pad_oe_n_bit7 { \
  84682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84683. _ezchip_macro_read_value_ &= ~(0xFF); \
  84684. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  84685. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84686. }
  84687. #define SET_GPIO_52_dout_pwm_pad_out_bit0 { \
  84688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84689. _ezchip_macro_read_value_ &= ~(0xFF); \
  84690. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  84691. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84692. }
  84693. #define SET_GPIO_52_dout_pwm_pad_out_bit1 { \
  84694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84695. _ezchip_macro_read_value_ &= ~(0xFF); \
  84696. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  84697. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84698. }
  84699. #define SET_GPIO_52_dout_pwm_pad_out_bit2 { \
  84700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84701. _ezchip_macro_read_value_ &= ~(0xFF); \
  84702. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  84703. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84704. }
  84705. #define SET_GPIO_52_dout_pwm_pad_out_bit3 { \
  84706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84707. _ezchip_macro_read_value_ &= ~(0xFF); \
  84708. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  84709. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84710. }
  84711. #define SET_GPIO_52_dout_pwm_pad_out_bit4 { \
  84712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84713. _ezchip_macro_read_value_ &= ~(0xFF); \
  84714. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  84715. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84716. }
  84717. #define SET_GPIO_52_dout_pwm_pad_out_bit5 { \
  84718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84719. _ezchip_macro_read_value_ &= ~(0xFF); \
  84720. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  84721. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84722. }
  84723. #define SET_GPIO_52_dout_pwm_pad_out_bit6 { \
  84724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84725. _ezchip_macro_read_value_ &= ~(0xFF); \
  84726. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  84727. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84728. }
  84729. #define SET_GPIO_52_dout_pwm_pad_out_bit7 { \
  84730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84731. _ezchip_macro_read_value_ &= ~(0xFF); \
  84732. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  84733. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84734. }
  84735. #define SET_GPIO_52_dout_pwmdac_left_out { \
  84736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84737. _ezchip_macro_read_value_ &= ~(0xFF); \
  84738. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  84739. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84740. }
  84741. #define SET_GPIO_52_dout_pwmdac_right_out { \
  84742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84743. _ezchip_macro_read_value_ &= ~(0xFF); \
  84744. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  84745. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84746. }
  84747. #define SET_GPIO_52_dout_qspi_csn1_out { \
  84748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84749. _ezchip_macro_read_value_ &= ~(0xFF); \
  84750. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  84751. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84752. }
  84753. #define SET_GPIO_52_dout_qspi_csn2_out { \
  84754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84755. _ezchip_macro_read_value_ &= ~(0xFF); \
  84756. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  84757. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84758. }
  84759. #define SET_GPIO_52_dout_qspi_csn3_out { \
  84760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84761. _ezchip_macro_read_value_ &= ~(0xFF); \
  84762. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  84763. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84764. }
  84765. #define SET_GPIO_52_dout_register23_SCFG_cmsensor_rst0 { \
  84766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84767. _ezchip_macro_read_value_ &= ~(0xFF); \
  84768. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  84769. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84770. }
  84771. #define SET_GPIO_52_dout_register23_SCFG_cmsensor_rst1 { \
  84772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84773. _ezchip_macro_read_value_ &= ~(0xFF); \
  84774. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  84775. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84776. }
  84777. #define SET_GPIO_52_dout_register32_SCFG_gmac_phy_rstn { \
  84778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84779. _ezchip_macro_read_value_ &= ~(0xFF); \
  84780. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  84781. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84782. }
  84783. #define SET_GPIO_52_dout_sdio0_pad_card_power_en { \
  84784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84785. _ezchip_macro_read_value_ &= ~(0xFF); \
  84786. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  84787. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84788. }
  84789. #define SET_GPIO_52_dout_sdio0_pad_cclk_out { \
  84790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84791. _ezchip_macro_read_value_ &= ~(0xFF); \
  84792. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  84793. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84794. }
  84795. #define SET_GPIO_52_dout_sdio0_pad_ccmd_oe { \
  84796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84797. _ezchip_macro_read_value_ &= ~(0xFF); \
  84798. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  84799. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84800. }
  84801. #define SET_GPIO_52_dout_sdio0_pad_ccmd_out { \
  84802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84803. _ezchip_macro_read_value_ &= ~(0xFF); \
  84804. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  84805. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84806. }
  84807. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit0 { \
  84808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84809. _ezchip_macro_read_value_ &= ~(0xFF); \
  84810. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  84811. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84812. }
  84813. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit1 { \
  84814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84815. _ezchip_macro_read_value_ &= ~(0xFF); \
  84816. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  84817. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84818. }
  84819. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit2 { \
  84820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84821. _ezchip_macro_read_value_ &= ~(0xFF); \
  84822. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  84823. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84824. }
  84825. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit3 { \
  84826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84827. _ezchip_macro_read_value_ &= ~(0xFF); \
  84828. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  84829. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84830. }
  84831. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit4 { \
  84832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84833. _ezchip_macro_read_value_ &= ~(0xFF); \
  84834. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  84835. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84836. }
  84837. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit5 { \
  84838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84839. _ezchip_macro_read_value_ &= ~(0xFF); \
  84840. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  84841. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84842. }
  84843. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit6 { \
  84844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84845. _ezchip_macro_read_value_ &= ~(0xFF); \
  84846. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  84847. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84848. }
  84849. #define SET_GPIO_52_dout_sdio0_pad_cdata_oe_bit7 { \
  84850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84851. _ezchip_macro_read_value_ &= ~(0xFF); \
  84852. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  84853. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84854. }
  84855. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit0 { \
  84856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84857. _ezchip_macro_read_value_ &= ~(0xFF); \
  84858. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  84859. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84860. }
  84861. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit1 { \
  84862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84863. _ezchip_macro_read_value_ &= ~(0xFF); \
  84864. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  84865. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84866. }
  84867. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit2 { \
  84868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84869. _ezchip_macro_read_value_ &= ~(0xFF); \
  84870. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  84871. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84872. }
  84873. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit3 { \
  84874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84875. _ezchip_macro_read_value_ &= ~(0xFF); \
  84876. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  84877. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84878. }
  84879. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit4 { \
  84880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84881. _ezchip_macro_read_value_ &= ~(0xFF); \
  84882. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  84883. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84884. }
  84885. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit5 { \
  84886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84887. _ezchip_macro_read_value_ &= ~(0xFF); \
  84888. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  84889. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84890. }
  84891. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit6 { \
  84892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84893. _ezchip_macro_read_value_ &= ~(0xFF); \
  84894. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  84895. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84896. }
  84897. #define SET_GPIO_52_dout_sdio0_pad_cdata_out_bit7 { \
  84898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84899. _ezchip_macro_read_value_ &= ~(0xFF); \
  84900. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  84901. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84902. }
  84903. #define SET_GPIO_52_dout_sdio0_pad_rst_n { \
  84904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84905. _ezchip_macro_read_value_ &= ~(0xFF); \
  84906. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  84907. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84908. }
  84909. #define SET_GPIO_52_dout_sdio1_pad_card_power_en { \
  84910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84911. _ezchip_macro_read_value_ &= ~(0xFF); \
  84912. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  84913. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84914. }
  84915. #define SET_GPIO_52_dout_sdio1_pad_cclk_out { \
  84916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84917. _ezchip_macro_read_value_ &= ~(0xFF); \
  84918. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  84919. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84920. }
  84921. #define SET_GPIO_52_dout_sdio1_pad_ccmd_oe { \
  84922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84923. _ezchip_macro_read_value_ &= ~(0xFF); \
  84924. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  84925. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84926. }
  84927. #define SET_GPIO_52_dout_sdio1_pad_ccmd_out { \
  84928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84929. _ezchip_macro_read_value_ &= ~(0xFF); \
  84930. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  84931. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84932. }
  84933. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit0 { \
  84934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84935. _ezchip_macro_read_value_ &= ~(0xFF); \
  84936. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  84937. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84938. }
  84939. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit1 { \
  84940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84941. _ezchip_macro_read_value_ &= ~(0xFF); \
  84942. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  84943. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84944. }
  84945. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit2 { \
  84946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84947. _ezchip_macro_read_value_ &= ~(0xFF); \
  84948. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  84949. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84950. }
  84951. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit3 { \
  84952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84953. _ezchip_macro_read_value_ &= ~(0xFF); \
  84954. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  84955. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84956. }
  84957. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit4 { \
  84958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84959. _ezchip_macro_read_value_ &= ~(0xFF); \
  84960. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  84961. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84962. }
  84963. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit5 { \
  84964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84965. _ezchip_macro_read_value_ &= ~(0xFF); \
  84966. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  84967. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84968. }
  84969. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit6 { \
  84970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84971. _ezchip_macro_read_value_ &= ~(0xFF); \
  84972. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  84973. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84974. }
  84975. #define SET_GPIO_52_dout_sdio1_pad_cdata_oe_bit7 { \
  84976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84977. _ezchip_macro_read_value_ &= ~(0xFF); \
  84978. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  84979. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84980. }
  84981. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit0 { \
  84982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84983. _ezchip_macro_read_value_ &= ~(0xFF); \
  84984. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  84985. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84986. }
  84987. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit1 { \
  84988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84989. _ezchip_macro_read_value_ &= ~(0xFF); \
  84990. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  84991. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84992. }
  84993. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit2 { \
  84994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  84995. _ezchip_macro_read_value_ &= ~(0xFF); \
  84996. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  84997. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  84998. }
  84999. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit3 { \
  85000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85001. _ezchip_macro_read_value_ &= ~(0xFF); \
  85002. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  85003. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85004. }
  85005. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit4 { \
  85006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85007. _ezchip_macro_read_value_ &= ~(0xFF); \
  85008. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  85009. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85010. }
  85011. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit5 { \
  85012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85013. _ezchip_macro_read_value_ &= ~(0xFF); \
  85014. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  85015. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85016. }
  85017. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit6 { \
  85018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85019. _ezchip_macro_read_value_ &= ~(0xFF); \
  85020. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  85021. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85022. }
  85023. #define SET_GPIO_52_dout_sdio1_pad_cdata_out_bit7 { \
  85024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85025. _ezchip_macro_read_value_ &= ~(0xFF); \
  85026. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  85027. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85028. }
  85029. #define SET_GPIO_52_dout_sdio1_pad_rst_n { \
  85030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85031. _ezchip_macro_read_value_ &= ~(0xFF); \
  85032. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  85033. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85034. }
  85035. #define SET_GPIO_52_dout_spdif_tx_sdout { \
  85036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85037. _ezchip_macro_read_value_ &= ~(0xFF); \
  85038. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  85039. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85040. }
  85041. #define SET_GPIO_52_dout_spdif_tx_sdout_oen { \
  85042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85043. _ezchip_macro_read_value_ &= ~(0xFF); \
  85044. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  85045. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85046. }
  85047. #define SET_GPIO_52_dout_spi0_pad_oe_n { \
  85048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85049. _ezchip_macro_read_value_ &= ~(0xFF); \
  85050. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  85051. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85052. }
  85053. #define SET_GPIO_52_dout_spi0_pad_sck_out { \
  85054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85055. _ezchip_macro_read_value_ &= ~(0xFF); \
  85056. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  85057. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85058. }
  85059. #define SET_GPIO_52_dout_spi0_pad_ss_0_n { \
  85060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85061. _ezchip_macro_read_value_ &= ~(0xFF); \
  85062. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  85063. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85064. }
  85065. #define SET_GPIO_52_dout_spi0_pad_ss_1_n { \
  85066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85067. _ezchip_macro_read_value_ &= ~(0xFF); \
  85068. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  85069. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85070. }
  85071. #define SET_GPIO_52_dout_spi0_pad_txd { \
  85072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85073. _ezchip_macro_read_value_ &= ~(0xFF); \
  85074. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  85075. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85076. }
  85077. #define SET_GPIO_52_dout_spi1_pad_oe_n { \
  85078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85079. _ezchip_macro_read_value_ &= ~(0xFF); \
  85080. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  85081. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85082. }
  85083. #define SET_GPIO_52_dout_spi1_pad_sck_out { \
  85084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85085. _ezchip_macro_read_value_ &= ~(0xFF); \
  85086. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  85087. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85088. }
  85089. #define SET_GPIO_52_dout_spi1_pad_ss_0_n { \
  85090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85091. _ezchip_macro_read_value_ &= ~(0xFF); \
  85092. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  85093. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85094. }
  85095. #define SET_GPIO_52_dout_spi1_pad_ss_1_n { \
  85096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85097. _ezchip_macro_read_value_ &= ~(0xFF); \
  85098. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  85099. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85100. }
  85101. #define SET_GPIO_52_dout_spi1_pad_txd { \
  85102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85103. _ezchip_macro_read_value_ &= ~(0xFF); \
  85104. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  85105. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85106. }
  85107. #define SET_GPIO_52_dout_spi2_pad_oe_n { \
  85108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85109. _ezchip_macro_read_value_ &= ~(0xFF); \
  85110. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  85111. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85112. }
  85113. #define SET_GPIO_52_dout_spi2_pad_sck_out { \
  85114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85115. _ezchip_macro_read_value_ &= ~(0xFF); \
  85116. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  85117. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85118. }
  85119. #define SET_GPIO_52_dout_spi2_pad_ss_0_n { \
  85120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85121. _ezchip_macro_read_value_ &= ~(0xFF); \
  85122. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  85123. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85124. }
  85125. #define SET_GPIO_52_dout_spi2_pad_ss_1_n { \
  85126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85127. _ezchip_macro_read_value_ &= ~(0xFF); \
  85128. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  85129. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85130. }
  85131. #define SET_GPIO_52_dout_spi2_pad_txd { \
  85132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85133. _ezchip_macro_read_value_ &= ~(0xFF); \
  85134. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  85135. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85136. }
  85137. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit0 { \
  85138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85139. _ezchip_macro_read_value_ &= ~(0xFF); \
  85140. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  85141. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85142. }
  85143. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit1 { \
  85144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85145. _ezchip_macro_read_value_ &= ~(0xFF); \
  85146. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  85147. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85148. }
  85149. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit2 { \
  85150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85151. _ezchip_macro_read_value_ &= ~(0xFF); \
  85152. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  85153. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85154. }
  85155. #define SET_GPIO_52_dout_spi2ahb_pad_oe_n_bit3 { \
  85156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85157. _ezchip_macro_read_value_ &= ~(0xFF); \
  85158. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  85159. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85160. }
  85161. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit0 { \
  85162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85163. _ezchip_macro_read_value_ &= ~(0xFF); \
  85164. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  85165. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85166. }
  85167. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit1 { \
  85168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85169. _ezchip_macro_read_value_ &= ~(0xFF); \
  85170. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  85171. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85172. }
  85173. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit2 { \
  85174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85175. _ezchip_macro_read_value_ &= ~(0xFF); \
  85176. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  85177. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85178. }
  85179. #define SET_GPIO_52_dout_spi2ahb_pad_txd_bit3 { \
  85180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85181. _ezchip_macro_read_value_ &= ~(0xFF); \
  85182. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  85183. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85184. }
  85185. #define SET_GPIO_52_dout_spi3_pad_oe_n { \
  85186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85187. _ezchip_macro_read_value_ &= ~(0xFF); \
  85188. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  85189. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85190. }
  85191. #define SET_GPIO_52_dout_spi3_pad_sck_out { \
  85192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85193. _ezchip_macro_read_value_ &= ~(0xFF); \
  85194. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  85195. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85196. }
  85197. #define SET_GPIO_52_dout_spi3_pad_ss_0_n { \
  85198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85199. _ezchip_macro_read_value_ &= ~(0xFF); \
  85200. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  85201. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85202. }
  85203. #define SET_GPIO_52_dout_spi3_pad_ss_1_n { \
  85204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85205. _ezchip_macro_read_value_ &= ~(0xFF); \
  85206. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  85207. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85208. }
  85209. #define SET_GPIO_52_dout_spi3_pad_txd { \
  85210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85211. _ezchip_macro_read_value_ &= ~(0xFF); \
  85212. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  85213. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85214. }
  85215. #define SET_GPIO_52_dout_uart0_pad_dtrn { \
  85216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85217. _ezchip_macro_read_value_ &= ~(0xFF); \
  85218. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  85219. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85220. }
  85221. #define SET_GPIO_52_dout_uart0_pad_rtsn { \
  85222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85223. _ezchip_macro_read_value_ &= ~(0xFF); \
  85224. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  85225. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85226. }
  85227. #define SET_GPIO_52_dout_uart0_pad_sout { \
  85228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85229. _ezchip_macro_read_value_ &= ~(0xFF); \
  85230. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  85231. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85232. }
  85233. #define SET_GPIO_52_dout_uart1_pad_sout { \
  85234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85235. _ezchip_macro_read_value_ &= ~(0xFF); \
  85236. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  85237. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85238. }
  85239. #define SET_GPIO_52_dout_uart2_pad_dtr_n { \
  85240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85241. _ezchip_macro_read_value_ &= ~(0xFF); \
  85242. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  85243. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85244. }
  85245. #define SET_GPIO_52_dout_uart2_pad_rts_n { \
  85246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85247. _ezchip_macro_read_value_ &= ~(0xFF); \
  85248. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  85249. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85250. }
  85251. #define SET_GPIO_52_dout_uart2_pad_sout { \
  85252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85253. _ezchip_macro_read_value_ &= ~(0xFF); \
  85254. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  85255. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85256. }
  85257. #define SET_GPIO_52_dout_uart3_pad_sout { \
  85258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85259. _ezchip_macro_read_value_ &= ~(0xFF); \
  85260. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  85261. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85262. }
  85263. #define SET_GPIO_52_dout_usb_drv_bus { \
  85264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_dout_REG_ADDR); \
  85265. _ezchip_macro_read_value_ &= ~(0xFF); \
  85266. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  85267. MA_OUTW(gpio_52_dout_REG_ADDR,_ezchip_macro_read_value_); \
  85268. }
  85269. #define SET_GPIO_52_doen_reverse_(en) { \
  85270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85271. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  85272. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  85273. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85274. }
  85275. #define SET_GPIO_52_doen_LOW { \
  85276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85277. _ezchip_macro_read_value_ &= ~(0xFF); \
  85278. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  85279. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85280. }
  85281. #define SET_GPIO_52_doen_HIGH { \
  85282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85283. _ezchip_macro_read_value_ &= ~(0xFF); \
  85284. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  85285. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85286. }
  85287. #define SET_GPIO_52_doen_clk_gmac_tophyref { \
  85288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85289. _ezchip_macro_read_value_ &= ~(0xFF); \
  85290. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  85291. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85292. }
  85293. #define SET_GPIO_52_doen_cpu_jtag_tdo { \
  85294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85295. _ezchip_macro_read_value_ &= ~(0xFF); \
  85296. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  85297. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85298. }
  85299. #define SET_GPIO_52_doen_cpu_jtag_tdo_oen { \
  85300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85301. _ezchip_macro_read_value_ &= ~(0xFF); \
  85302. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  85303. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85304. }
  85305. #define SET_GPIO_52_doen_dmic_clk_out { \
  85306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85307. _ezchip_macro_read_value_ &= ~(0xFF); \
  85308. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  85309. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85310. }
  85311. #define SET_GPIO_52_doen_dsp_JTDOEn_pad { \
  85312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85313. _ezchip_macro_read_value_ &= ~(0xFF); \
  85314. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  85315. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85316. }
  85317. #define SET_GPIO_52_doen_dsp_JTDO_pad { \
  85318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85319. _ezchip_macro_read_value_ &= ~(0xFF); \
  85320. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  85321. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85322. }
  85323. #define SET_GPIO_52_doen_i2c0_pad_sck_oe { \
  85324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85325. _ezchip_macro_read_value_ &= ~(0xFF); \
  85326. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  85327. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85328. }
  85329. #define SET_GPIO_52_doen_i2c0_pad_sda_oe { \
  85330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85331. _ezchip_macro_read_value_ &= ~(0xFF); \
  85332. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  85333. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85334. }
  85335. #define SET_GPIO_52_doen_i2c1_pad_sck_oe { \
  85336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85337. _ezchip_macro_read_value_ &= ~(0xFF); \
  85338. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  85339. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85340. }
  85341. #define SET_GPIO_52_doen_i2c1_pad_sda_oe { \
  85342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85343. _ezchip_macro_read_value_ &= ~(0xFF); \
  85344. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  85345. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85346. }
  85347. #define SET_GPIO_52_doen_i2c2_pad_sck_oe { \
  85348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85349. _ezchip_macro_read_value_ &= ~(0xFF); \
  85350. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  85351. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85352. }
  85353. #define SET_GPIO_52_doen_i2c2_pad_sda_oe { \
  85354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85355. _ezchip_macro_read_value_ &= ~(0xFF); \
  85356. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  85357. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85358. }
  85359. #define SET_GPIO_52_doen_i2c3_pad_sck_oe { \
  85360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85361. _ezchip_macro_read_value_ &= ~(0xFF); \
  85362. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  85363. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85364. }
  85365. #define SET_GPIO_52_doen_i2c3_pad_sda_oe { \
  85366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85367. _ezchip_macro_read_value_ &= ~(0xFF); \
  85368. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  85369. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85370. }
  85371. #define SET_GPIO_52_doen_i2srx_bclk_out { \
  85372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85373. _ezchip_macro_read_value_ &= ~(0xFF); \
  85374. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  85375. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85376. }
  85377. #define SET_GPIO_52_doen_i2srx_bclk_out_oen { \
  85378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85379. _ezchip_macro_read_value_ &= ~(0xFF); \
  85380. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  85381. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85382. }
  85383. #define SET_GPIO_52_doen_i2srx_lrck_out { \
  85384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85385. _ezchip_macro_read_value_ &= ~(0xFF); \
  85386. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  85387. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85388. }
  85389. #define SET_GPIO_52_doen_i2srx_lrck_out_oen { \
  85390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85391. _ezchip_macro_read_value_ &= ~(0xFF); \
  85392. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  85393. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85394. }
  85395. #define SET_GPIO_52_doen_i2srx_mclk_out { \
  85396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85397. _ezchip_macro_read_value_ &= ~(0xFF); \
  85398. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  85399. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85400. }
  85401. #define SET_GPIO_52_doen_i2stx_bclk_out { \
  85402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85403. _ezchip_macro_read_value_ &= ~(0xFF); \
  85404. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  85405. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85406. }
  85407. #define SET_GPIO_52_doen_i2stx_bclk_out_oen { \
  85408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85409. _ezchip_macro_read_value_ &= ~(0xFF); \
  85410. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  85411. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85412. }
  85413. #define SET_GPIO_52_doen_i2stx_lrck_out { \
  85414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85415. _ezchip_macro_read_value_ &= ~(0xFF); \
  85416. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  85417. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85418. }
  85419. #define SET_GPIO_52_doen_i2stx_lrckout_oen { \
  85420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85421. _ezchip_macro_read_value_ &= ~(0xFF); \
  85422. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  85423. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85424. }
  85425. #define SET_GPIO_52_doen_i2stx_mclk_out { \
  85426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85427. _ezchip_macro_read_value_ &= ~(0xFF); \
  85428. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  85429. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85430. }
  85431. #define SET_GPIO_52_doen_i2stx_sdout0 { \
  85432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85433. _ezchip_macro_read_value_ &= ~(0xFF); \
  85434. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  85435. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85436. }
  85437. #define SET_GPIO_52_doen_i2stx_sdout1 { \
  85438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85439. _ezchip_macro_read_value_ &= ~(0xFF); \
  85440. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  85441. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85442. }
  85443. #define SET_GPIO_52_doen_lcd_pad_csm_n { \
  85444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85445. _ezchip_macro_read_value_ &= ~(0xFF); \
  85446. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  85447. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85448. }
  85449. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit0 { \
  85450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85451. _ezchip_macro_read_value_ &= ~(0xFF); \
  85452. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  85453. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85454. }
  85455. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit1 { \
  85456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85457. _ezchip_macro_read_value_ &= ~(0xFF); \
  85458. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  85459. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85460. }
  85461. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit2 { \
  85462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85463. _ezchip_macro_read_value_ &= ~(0xFF); \
  85464. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  85465. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85466. }
  85467. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit3 { \
  85468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85469. _ezchip_macro_read_value_ &= ~(0xFF); \
  85470. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  85471. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85472. }
  85473. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit4 { \
  85474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85475. _ezchip_macro_read_value_ &= ~(0xFF); \
  85476. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  85477. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85478. }
  85479. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit5 { \
  85480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85481. _ezchip_macro_read_value_ &= ~(0xFF); \
  85482. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  85483. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85484. }
  85485. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit6 { \
  85486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85487. _ezchip_macro_read_value_ &= ~(0xFF); \
  85488. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  85489. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85490. }
  85491. #define SET_GPIO_52_doen_pwm_pad_oe_n_bit7 { \
  85492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85493. _ezchip_macro_read_value_ &= ~(0xFF); \
  85494. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  85495. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85496. }
  85497. #define SET_GPIO_52_doen_pwm_pad_out_bit0 { \
  85498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85499. _ezchip_macro_read_value_ &= ~(0xFF); \
  85500. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  85501. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85502. }
  85503. #define SET_GPIO_52_doen_pwm_pad_out_bit1 { \
  85504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85505. _ezchip_macro_read_value_ &= ~(0xFF); \
  85506. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  85507. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85508. }
  85509. #define SET_GPIO_52_doen_pwm_pad_out_bit2 { \
  85510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85511. _ezchip_macro_read_value_ &= ~(0xFF); \
  85512. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  85513. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85514. }
  85515. #define SET_GPIO_52_doen_pwm_pad_out_bit3 { \
  85516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85517. _ezchip_macro_read_value_ &= ~(0xFF); \
  85518. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  85519. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85520. }
  85521. #define SET_GPIO_52_doen_pwm_pad_out_bit4 { \
  85522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85523. _ezchip_macro_read_value_ &= ~(0xFF); \
  85524. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  85525. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85526. }
  85527. #define SET_GPIO_52_doen_pwm_pad_out_bit5 { \
  85528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85529. _ezchip_macro_read_value_ &= ~(0xFF); \
  85530. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  85531. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85532. }
  85533. #define SET_GPIO_52_doen_pwm_pad_out_bit6 { \
  85534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85535. _ezchip_macro_read_value_ &= ~(0xFF); \
  85536. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  85537. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85538. }
  85539. #define SET_GPIO_52_doen_pwm_pad_out_bit7 { \
  85540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85541. _ezchip_macro_read_value_ &= ~(0xFF); \
  85542. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  85543. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85544. }
  85545. #define SET_GPIO_52_doen_pwmdac_left_out { \
  85546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85547. _ezchip_macro_read_value_ &= ~(0xFF); \
  85548. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  85549. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85550. }
  85551. #define SET_GPIO_52_doen_pwmdac_right_out { \
  85552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85553. _ezchip_macro_read_value_ &= ~(0xFF); \
  85554. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  85555. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85556. }
  85557. #define SET_GPIO_52_doen_qspi_csn1_out { \
  85558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85559. _ezchip_macro_read_value_ &= ~(0xFF); \
  85560. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  85561. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85562. }
  85563. #define SET_GPIO_52_doen_qspi_csn2_out { \
  85564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85565. _ezchip_macro_read_value_ &= ~(0xFF); \
  85566. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  85567. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85568. }
  85569. #define SET_GPIO_52_doen_qspi_csn3_out { \
  85570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85571. _ezchip_macro_read_value_ &= ~(0xFF); \
  85572. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  85573. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85574. }
  85575. #define SET_GPIO_52_doen_register23_SCFG_cmsensor_rst0 { \
  85576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85577. _ezchip_macro_read_value_ &= ~(0xFF); \
  85578. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  85579. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85580. }
  85581. #define SET_GPIO_52_doen_register23_SCFG_cmsensor_rst1 { \
  85582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85583. _ezchip_macro_read_value_ &= ~(0xFF); \
  85584. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  85585. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85586. }
  85587. #define SET_GPIO_52_doen_register32_SCFG_gmac_phy_rstn { \
  85588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85589. _ezchip_macro_read_value_ &= ~(0xFF); \
  85590. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  85591. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85592. }
  85593. #define SET_GPIO_52_doen_sdio0_pad_card_power_en { \
  85594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85595. _ezchip_macro_read_value_ &= ~(0xFF); \
  85596. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  85597. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85598. }
  85599. #define SET_GPIO_52_doen_sdio0_pad_cclk_out { \
  85600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85601. _ezchip_macro_read_value_ &= ~(0xFF); \
  85602. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  85603. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85604. }
  85605. #define SET_GPIO_52_doen_sdio0_pad_ccmd_oe { \
  85606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85607. _ezchip_macro_read_value_ &= ~(0xFF); \
  85608. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  85609. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85610. }
  85611. #define SET_GPIO_52_doen_sdio0_pad_ccmd_out { \
  85612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85613. _ezchip_macro_read_value_ &= ~(0xFF); \
  85614. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  85615. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85616. }
  85617. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit0 { \
  85618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85619. _ezchip_macro_read_value_ &= ~(0xFF); \
  85620. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  85621. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85622. }
  85623. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit1 { \
  85624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85625. _ezchip_macro_read_value_ &= ~(0xFF); \
  85626. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  85627. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85628. }
  85629. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit2 { \
  85630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85631. _ezchip_macro_read_value_ &= ~(0xFF); \
  85632. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  85633. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85634. }
  85635. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit3 { \
  85636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85637. _ezchip_macro_read_value_ &= ~(0xFF); \
  85638. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  85639. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85640. }
  85641. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit4 { \
  85642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85643. _ezchip_macro_read_value_ &= ~(0xFF); \
  85644. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  85645. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85646. }
  85647. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit5 { \
  85648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85649. _ezchip_macro_read_value_ &= ~(0xFF); \
  85650. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  85651. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85652. }
  85653. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit6 { \
  85654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85655. _ezchip_macro_read_value_ &= ~(0xFF); \
  85656. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  85657. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85658. }
  85659. #define SET_GPIO_52_doen_sdio0_pad_cdata_oe_bit7 { \
  85660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85661. _ezchip_macro_read_value_ &= ~(0xFF); \
  85662. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  85663. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85664. }
  85665. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit0 { \
  85666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85667. _ezchip_macro_read_value_ &= ~(0xFF); \
  85668. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  85669. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85670. }
  85671. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit1 { \
  85672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85673. _ezchip_macro_read_value_ &= ~(0xFF); \
  85674. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  85675. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85676. }
  85677. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit2 { \
  85678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85679. _ezchip_macro_read_value_ &= ~(0xFF); \
  85680. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  85681. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85682. }
  85683. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit3 { \
  85684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85685. _ezchip_macro_read_value_ &= ~(0xFF); \
  85686. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  85687. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85688. }
  85689. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit4 { \
  85690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85691. _ezchip_macro_read_value_ &= ~(0xFF); \
  85692. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  85693. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85694. }
  85695. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit5 { \
  85696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85697. _ezchip_macro_read_value_ &= ~(0xFF); \
  85698. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  85699. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85700. }
  85701. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit6 { \
  85702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85703. _ezchip_macro_read_value_ &= ~(0xFF); \
  85704. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  85705. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85706. }
  85707. #define SET_GPIO_52_doen_sdio0_pad_cdata_out_bit7 { \
  85708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85709. _ezchip_macro_read_value_ &= ~(0xFF); \
  85710. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  85711. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85712. }
  85713. #define SET_GPIO_52_doen_sdio0_pad_rst_n { \
  85714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85715. _ezchip_macro_read_value_ &= ~(0xFF); \
  85716. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  85717. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85718. }
  85719. #define SET_GPIO_52_doen_sdio1_pad_card_power_en { \
  85720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85721. _ezchip_macro_read_value_ &= ~(0xFF); \
  85722. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  85723. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85724. }
  85725. #define SET_GPIO_52_doen_sdio1_pad_cclk_out { \
  85726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85727. _ezchip_macro_read_value_ &= ~(0xFF); \
  85728. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  85729. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85730. }
  85731. #define SET_GPIO_52_doen_sdio1_pad_ccmd_oe { \
  85732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85733. _ezchip_macro_read_value_ &= ~(0xFF); \
  85734. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  85735. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85736. }
  85737. #define SET_GPIO_52_doen_sdio1_pad_ccmd_out { \
  85738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85739. _ezchip_macro_read_value_ &= ~(0xFF); \
  85740. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  85741. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85742. }
  85743. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit0 { \
  85744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85745. _ezchip_macro_read_value_ &= ~(0xFF); \
  85746. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  85747. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85748. }
  85749. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit1 { \
  85750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85751. _ezchip_macro_read_value_ &= ~(0xFF); \
  85752. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  85753. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85754. }
  85755. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit2 { \
  85756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85757. _ezchip_macro_read_value_ &= ~(0xFF); \
  85758. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  85759. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85760. }
  85761. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit3 { \
  85762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85763. _ezchip_macro_read_value_ &= ~(0xFF); \
  85764. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  85765. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85766. }
  85767. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit4 { \
  85768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85769. _ezchip_macro_read_value_ &= ~(0xFF); \
  85770. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  85771. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85772. }
  85773. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit5 { \
  85774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85775. _ezchip_macro_read_value_ &= ~(0xFF); \
  85776. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  85777. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85778. }
  85779. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit6 { \
  85780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85781. _ezchip_macro_read_value_ &= ~(0xFF); \
  85782. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  85783. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85784. }
  85785. #define SET_GPIO_52_doen_sdio1_pad_cdata_oe_bit7 { \
  85786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85787. _ezchip_macro_read_value_ &= ~(0xFF); \
  85788. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  85789. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85790. }
  85791. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit0 { \
  85792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85793. _ezchip_macro_read_value_ &= ~(0xFF); \
  85794. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  85795. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85796. }
  85797. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit1 { \
  85798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85799. _ezchip_macro_read_value_ &= ~(0xFF); \
  85800. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  85801. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85802. }
  85803. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit2 { \
  85804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85805. _ezchip_macro_read_value_ &= ~(0xFF); \
  85806. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  85807. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85808. }
  85809. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit3 { \
  85810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85811. _ezchip_macro_read_value_ &= ~(0xFF); \
  85812. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  85813. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85814. }
  85815. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit4 { \
  85816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85817. _ezchip_macro_read_value_ &= ~(0xFF); \
  85818. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  85819. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85820. }
  85821. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit5 { \
  85822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85823. _ezchip_macro_read_value_ &= ~(0xFF); \
  85824. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  85825. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85826. }
  85827. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit6 { \
  85828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85829. _ezchip_macro_read_value_ &= ~(0xFF); \
  85830. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  85831. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85832. }
  85833. #define SET_GPIO_52_doen_sdio1_pad_cdata_out_bit7 { \
  85834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85835. _ezchip_macro_read_value_ &= ~(0xFF); \
  85836. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  85837. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85838. }
  85839. #define SET_GPIO_52_doen_sdio1_pad_rst_n { \
  85840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85841. _ezchip_macro_read_value_ &= ~(0xFF); \
  85842. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  85843. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85844. }
  85845. #define SET_GPIO_52_doen_spdif_tx_sdout { \
  85846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85847. _ezchip_macro_read_value_ &= ~(0xFF); \
  85848. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  85849. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85850. }
  85851. #define SET_GPIO_52_doen_spdif_tx_sdout_oen { \
  85852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85853. _ezchip_macro_read_value_ &= ~(0xFF); \
  85854. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  85855. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85856. }
  85857. #define SET_GPIO_52_doen_spi0_pad_oe_n { \
  85858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85859. _ezchip_macro_read_value_ &= ~(0xFF); \
  85860. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  85861. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85862. }
  85863. #define SET_GPIO_52_doen_spi0_pad_sck_out { \
  85864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85865. _ezchip_macro_read_value_ &= ~(0xFF); \
  85866. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  85867. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85868. }
  85869. #define SET_GPIO_52_doen_spi0_pad_ss_0_n { \
  85870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85871. _ezchip_macro_read_value_ &= ~(0xFF); \
  85872. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  85873. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85874. }
  85875. #define SET_GPIO_52_doen_spi0_pad_ss_1_n { \
  85876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85877. _ezchip_macro_read_value_ &= ~(0xFF); \
  85878. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  85879. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85880. }
  85881. #define SET_GPIO_52_doen_spi0_pad_txd { \
  85882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85883. _ezchip_macro_read_value_ &= ~(0xFF); \
  85884. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  85885. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85886. }
  85887. #define SET_GPIO_52_doen_spi1_pad_oe_n { \
  85888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85889. _ezchip_macro_read_value_ &= ~(0xFF); \
  85890. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  85891. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85892. }
  85893. #define SET_GPIO_52_doen_spi1_pad_sck_out { \
  85894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85895. _ezchip_macro_read_value_ &= ~(0xFF); \
  85896. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  85897. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85898. }
  85899. #define SET_GPIO_52_doen_spi1_pad_ss_0_n { \
  85900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85901. _ezchip_macro_read_value_ &= ~(0xFF); \
  85902. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  85903. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85904. }
  85905. #define SET_GPIO_52_doen_spi1_pad_ss_1_n { \
  85906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85907. _ezchip_macro_read_value_ &= ~(0xFF); \
  85908. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  85909. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85910. }
  85911. #define SET_GPIO_52_doen_spi1_pad_txd { \
  85912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85913. _ezchip_macro_read_value_ &= ~(0xFF); \
  85914. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  85915. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85916. }
  85917. #define SET_GPIO_52_doen_spi2_pad_oe_n { \
  85918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85919. _ezchip_macro_read_value_ &= ~(0xFF); \
  85920. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  85921. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85922. }
  85923. #define SET_GPIO_52_doen_spi2_pad_sck_out { \
  85924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85925. _ezchip_macro_read_value_ &= ~(0xFF); \
  85926. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  85927. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85928. }
  85929. #define SET_GPIO_52_doen_spi2_pad_ss_0_n { \
  85930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85931. _ezchip_macro_read_value_ &= ~(0xFF); \
  85932. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  85933. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85934. }
  85935. #define SET_GPIO_52_doen_spi2_pad_ss_1_n { \
  85936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85937. _ezchip_macro_read_value_ &= ~(0xFF); \
  85938. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  85939. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85940. }
  85941. #define SET_GPIO_52_doen_spi2_pad_txd { \
  85942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85943. _ezchip_macro_read_value_ &= ~(0xFF); \
  85944. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  85945. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85946. }
  85947. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit0 { \
  85948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85949. _ezchip_macro_read_value_ &= ~(0xFF); \
  85950. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  85951. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85952. }
  85953. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit1 { \
  85954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85955. _ezchip_macro_read_value_ &= ~(0xFF); \
  85956. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  85957. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85958. }
  85959. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit2 { \
  85960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85961. _ezchip_macro_read_value_ &= ~(0xFF); \
  85962. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  85963. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85964. }
  85965. #define SET_GPIO_52_doen_spi2ahb_pad_oe_n_bit3 { \
  85966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85967. _ezchip_macro_read_value_ &= ~(0xFF); \
  85968. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  85969. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85970. }
  85971. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit0 { \
  85972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85973. _ezchip_macro_read_value_ &= ~(0xFF); \
  85974. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  85975. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85976. }
  85977. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit1 { \
  85978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85979. _ezchip_macro_read_value_ &= ~(0xFF); \
  85980. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  85981. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85982. }
  85983. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit2 { \
  85984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85985. _ezchip_macro_read_value_ &= ~(0xFF); \
  85986. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  85987. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85988. }
  85989. #define SET_GPIO_52_doen_spi2ahb_pad_txd_bit3 { \
  85990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85991. _ezchip_macro_read_value_ &= ~(0xFF); \
  85992. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  85993. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  85994. }
  85995. #define SET_GPIO_52_doen_spi3_pad_oe_n { \
  85996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  85997. _ezchip_macro_read_value_ &= ~(0xFF); \
  85998. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  85999. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86000. }
  86001. #define SET_GPIO_52_doen_spi3_pad_sck_out { \
  86002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86003. _ezchip_macro_read_value_ &= ~(0xFF); \
  86004. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  86005. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86006. }
  86007. #define SET_GPIO_52_doen_spi3_pad_ss_0_n { \
  86008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86009. _ezchip_macro_read_value_ &= ~(0xFF); \
  86010. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  86011. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86012. }
  86013. #define SET_GPIO_52_doen_spi3_pad_ss_1_n { \
  86014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86015. _ezchip_macro_read_value_ &= ~(0xFF); \
  86016. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  86017. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86018. }
  86019. #define SET_GPIO_52_doen_spi3_pad_txd { \
  86020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86021. _ezchip_macro_read_value_ &= ~(0xFF); \
  86022. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  86023. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86024. }
  86025. #define SET_GPIO_52_doen_uart0_pad_dtrn { \
  86026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86027. _ezchip_macro_read_value_ &= ~(0xFF); \
  86028. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  86029. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86030. }
  86031. #define SET_GPIO_52_doen_uart0_pad_rtsn { \
  86032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86033. _ezchip_macro_read_value_ &= ~(0xFF); \
  86034. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  86035. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86036. }
  86037. #define SET_GPIO_52_doen_uart0_pad_sout { \
  86038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86039. _ezchip_macro_read_value_ &= ~(0xFF); \
  86040. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  86041. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86042. }
  86043. #define SET_GPIO_52_doen_uart1_pad_sout { \
  86044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86045. _ezchip_macro_read_value_ &= ~(0xFF); \
  86046. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  86047. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86048. }
  86049. #define SET_GPIO_52_doen_uart2_pad_dtr_n { \
  86050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86051. _ezchip_macro_read_value_ &= ~(0xFF); \
  86052. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  86053. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86054. }
  86055. #define SET_GPIO_52_doen_uart2_pad_rts_n { \
  86056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86057. _ezchip_macro_read_value_ &= ~(0xFF); \
  86058. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  86059. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86060. }
  86061. #define SET_GPIO_52_doen_uart2_pad_sout { \
  86062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86063. _ezchip_macro_read_value_ &= ~(0xFF); \
  86064. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  86065. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86066. }
  86067. #define SET_GPIO_52_doen_uart3_pad_sout { \
  86068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86069. _ezchip_macro_read_value_ &= ~(0xFF); \
  86070. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  86071. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86072. }
  86073. #define SET_GPIO_52_doen_usb_drv_bus { \
  86074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_52_doen_REG_ADDR); \
  86075. _ezchip_macro_read_value_ &= ~(0xFF); \
  86076. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  86077. MA_OUTW(gpio_52_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86078. }
  86079. #define SET_GPIO_53_dout_reverse_(en) { \
  86080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86081. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  86082. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  86083. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86084. }
  86085. #define SET_GPIO_53_dout_LOW { \
  86086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86087. _ezchip_macro_read_value_ &= ~(0xFF); \
  86088. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  86089. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86090. }
  86091. #define SET_GPIO_53_dout_HIGH { \
  86092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86093. _ezchip_macro_read_value_ &= ~(0xFF); \
  86094. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  86095. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86096. }
  86097. #define SET_GPIO_53_dout_clk_gmac_tophyref { \
  86098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86099. _ezchip_macro_read_value_ &= ~(0xFF); \
  86100. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  86101. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86102. }
  86103. #define SET_GPIO_53_dout_cpu_jtag_tdo { \
  86104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86105. _ezchip_macro_read_value_ &= ~(0xFF); \
  86106. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  86107. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86108. }
  86109. #define SET_GPIO_53_dout_cpu_jtag_tdo_oen { \
  86110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86111. _ezchip_macro_read_value_ &= ~(0xFF); \
  86112. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  86113. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86114. }
  86115. #define SET_GPIO_53_dout_dmic_clk_out { \
  86116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86117. _ezchip_macro_read_value_ &= ~(0xFF); \
  86118. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  86119. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86120. }
  86121. #define SET_GPIO_53_dout_dsp_JTDOEn_pad { \
  86122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86123. _ezchip_macro_read_value_ &= ~(0xFF); \
  86124. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  86125. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86126. }
  86127. #define SET_GPIO_53_dout_dsp_JTDO_pad { \
  86128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86129. _ezchip_macro_read_value_ &= ~(0xFF); \
  86130. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  86131. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86132. }
  86133. #define SET_GPIO_53_dout_i2c0_pad_sck_oe { \
  86134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86135. _ezchip_macro_read_value_ &= ~(0xFF); \
  86136. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  86137. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86138. }
  86139. #define SET_GPIO_53_dout_i2c0_pad_sda_oe { \
  86140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86141. _ezchip_macro_read_value_ &= ~(0xFF); \
  86142. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  86143. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86144. }
  86145. #define SET_GPIO_53_dout_i2c1_pad_sck_oe { \
  86146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86147. _ezchip_macro_read_value_ &= ~(0xFF); \
  86148. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  86149. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86150. }
  86151. #define SET_GPIO_53_dout_i2c1_pad_sda_oe { \
  86152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86153. _ezchip_macro_read_value_ &= ~(0xFF); \
  86154. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  86155. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86156. }
  86157. #define SET_GPIO_53_dout_i2c2_pad_sck_oe { \
  86158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86159. _ezchip_macro_read_value_ &= ~(0xFF); \
  86160. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  86161. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86162. }
  86163. #define SET_GPIO_53_dout_i2c2_pad_sda_oe { \
  86164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86165. _ezchip_macro_read_value_ &= ~(0xFF); \
  86166. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  86167. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86168. }
  86169. #define SET_GPIO_53_dout_i2c3_pad_sck_oe { \
  86170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86171. _ezchip_macro_read_value_ &= ~(0xFF); \
  86172. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  86173. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86174. }
  86175. #define SET_GPIO_53_dout_i2c3_pad_sda_oe { \
  86176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86177. _ezchip_macro_read_value_ &= ~(0xFF); \
  86178. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  86179. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86180. }
  86181. #define SET_GPIO_53_dout_i2srx_bclk_out { \
  86182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86183. _ezchip_macro_read_value_ &= ~(0xFF); \
  86184. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  86185. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86186. }
  86187. #define SET_GPIO_53_dout_i2srx_bclk_out_oen { \
  86188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86189. _ezchip_macro_read_value_ &= ~(0xFF); \
  86190. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  86191. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86192. }
  86193. #define SET_GPIO_53_dout_i2srx_lrck_out { \
  86194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86195. _ezchip_macro_read_value_ &= ~(0xFF); \
  86196. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  86197. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86198. }
  86199. #define SET_GPIO_53_dout_i2srx_lrck_out_oen { \
  86200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86201. _ezchip_macro_read_value_ &= ~(0xFF); \
  86202. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  86203. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86204. }
  86205. #define SET_GPIO_53_dout_i2srx_mclk_out { \
  86206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86207. _ezchip_macro_read_value_ &= ~(0xFF); \
  86208. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  86209. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86210. }
  86211. #define SET_GPIO_53_dout_i2stx_bclk_out { \
  86212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86213. _ezchip_macro_read_value_ &= ~(0xFF); \
  86214. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  86215. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86216. }
  86217. #define SET_GPIO_53_dout_i2stx_bclk_out_oen { \
  86218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86219. _ezchip_macro_read_value_ &= ~(0xFF); \
  86220. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  86221. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86222. }
  86223. #define SET_GPIO_53_dout_i2stx_lrck_out { \
  86224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86225. _ezchip_macro_read_value_ &= ~(0xFF); \
  86226. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  86227. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86228. }
  86229. #define SET_GPIO_53_dout_i2stx_lrckout_oen { \
  86230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86231. _ezchip_macro_read_value_ &= ~(0xFF); \
  86232. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  86233. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86234. }
  86235. #define SET_GPIO_53_dout_i2stx_mclk_out { \
  86236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86237. _ezchip_macro_read_value_ &= ~(0xFF); \
  86238. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  86239. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86240. }
  86241. #define SET_GPIO_53_dout_i2stx_sdout0 { \
  86242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86243. _ezchip_macro_read_value_ &= ~(0xFF); \
  86244. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  86245. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86246. }
  86247. #define SET_GPIO_53_dout_i2stx_sdout1 { \
  86248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86249. _ezchip_macro_read_value_ &= ~(0xFF); \
  86250. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  86251. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86252. }
  86253. #define SET_GPIO_53_dout_lcd_pad_csm_n { \
  86254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86255. _ezchip_macro_read_value_ &= ~(0xFF); \
  86256. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  86257. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86258. }
  86259. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit0 { \
  86260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86261. _ezchip_macro_read_value_ &= ~(0xFF); \
  86262. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  86263. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86264. }
  86265. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit1 { \
  86266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86267. _ezchip_macro_read_value_ &= ~(0xFF); \
  86268. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  86269. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86270. }
  86271. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit2 { \
  86272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86273. _ezchip_macro_read_value_ &= ~(0xFF); \
  86274. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  86275. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86276. }
  86277. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit3 { \
  86278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86279. _ezchip_macro_read_value_ &= ~(0xFF); \
  86280. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  86281. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86282. }
  86283. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit4 { \
  86284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86285. _ezchip_macro_read_value_ &= ~(0xFF); \
  86286. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  86287. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86288. }
  86289. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit5 { \
  86290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86291. _ezchip_macro_read_value_ &= ~(0xFF); \
  86292. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  86293. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86294. }
  86295. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit6 { \
  86296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86297. _ezchip_macro_read_value_ &= ~(0xFF); \
  86298. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  86299. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86300. }
  86301. #define SET_GPIO_53_dout_pwm_pad_oe_n_bit7 { \
  86302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86303. _ezchip_macro_read_value_ &= ~(0xFF); \
  86304. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  86305. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86306. }
  86307. #define SET_GPIO_53_dout_pwm_pad_out_bit0 { \
  86308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86309. _ezchip_macro_read_value_ &= ~(0xFF); \
  86310. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  86311. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86312. }
  86313. #define SET_GPIO_53_dout_pwm_pad_out_bit1 { \
  86314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86315. _ezchip_macro_read_value_ &= ~(0xFF); \
  86316. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  86317. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86318. }
  86319. #define SET_GPIO_53_dout_pwm_pad_out_bit2 { \
  86320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86321. _ezchip_macro_read_value_ &= ~(0xFF); \
  86322. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  86323. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86324. }
  86325. #define SET_GPIO_53_dout_pwm_pad_out_bit3 { \
  86326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86327. _ezchip_macro_read_value_ &= ~(0xFF); \
  86328. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  86329. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86330. }
  86331. #define SET_GPIO_53_dout_pwm_pad_out_bit4 { \
  86332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86333. _ezchip_macro_read_value_ &= ~(0xFF); \
  86334. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  86335. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86336. }
  86337. #define SET_GPIO_53_dout_pwm_pad_out_bit5 { \
  86338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86339. _ezchip_macro_read_value_ &= ~(0xFF); \
  86340. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  86341. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86342. }
  86343. #define SET_GPIO_53_dout_pwm_pad_out_bit6 { \
  86344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86345. _ezchip_macro_read_value_ &= ~(0xFF); \
  86346. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  86347. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86348. }
  86349. #define SET_GPIO_53_dout_pwm_pad_out_bit7 { \
  86350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86351. _ezchip_macro_read_value_ &= ~(0xFF); \
  86352. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  86353. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86354. }
  86355. #define SET_GPIO_53_dout_pwmdac_left_out { \
  86356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86357. _ezchip_macro_read_value_ &= ~(0xFF); \
  86358. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  86359. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86360. }
  86361. #define SET_GPIO_53_dout_pwmdac_right_out { \
  86362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86363. _ezchip_macro_read_value_ &= ~(0xFF); \
  86364. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  86365. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86366. }
  86367. #define SET_GPIO_53_dout_qspi_csn1_out { \
  86368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86369. _ezchip_macro_read_value_ &= ~(0xFF); \
  86370. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  86371. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86372. }
  86373. #define SET_GPIO_53_dout_qspi_csn2_out { \
  86374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86375. _ezchip_macro_read_value_ &= ~(0xFF); \
  86376. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  86377. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86378. }
  86379. #define SET_GPIO_53_dout_qspi_csn3_out { \
  86380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86381. _ezchip_macro_read_value_ &= ~(0xFF); \
  86382. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  86383. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86384. }
  86385. #define SET_GPIO_53_dout_register23_SCFG_cmsensor_rst0 { \
  86386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86387. _ezchip_macro_read_value_ &= ~(0xFF); \
  86388. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  86389. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86390. }
  86391. #define SET_GPIO_53_dout_register23_SCFG_cmsensor_rst1 { \
  86392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86393. _ezchip_macro_read_value_ &= ~(0xFF); \
  86394. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  86395. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86396. }
  86397. #define SET_GPIO_53_dout_register32_SCFG_gmac_phy_rstn { \
  86398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86399. _ezchip_macro_read_value_ &= ~(0xFF); \
  86400. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  86401. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86402. }
  86403. #define SET_GPIO_53_dout_sdio0_pad_card_power_en { \
  86404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86405. _ezchip_macro_read_value_ &= ~(0xFF); \
  86406. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  86407. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86408. }
  86409. #define SET_GPIO_53_dout_sdio0_pad_cclk_out { \
  86410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86411. _ezchip_macro_read_value_ &= ~(0xFF); \
  86412. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  86413. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86414. }
  86415. #define SET_GPIO_53_dout_sdio0_pad_ccmd_oe { \
  86416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86417. _ezchip_macro_read_value_ &= ~(0xFF); \
  86418. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  86419. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86420. }
  86421. #define SET_GPIO_53_dout_sdio0_pad_ccmd_out { \
  86422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86423. _ezchip_macro_read_value_ &= ~(0xFF); \
  86424. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  86425. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86426. }
  86427. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit0 { \
  86428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86429. _ezchip_macro_read_value_ &= ~(0xFF); \
  86430. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  86431. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86432. }
  86433. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit1 { \
  86434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86435. _ezchip_macro_read_value_ &= ~(0xFF); \
  86436. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  86437. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86438. }
  86439. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit2 { \
  86440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86441. _ezchip_macro_read_value_ &= ~(0xFF); \
  86442. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  86443. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86444. }
  86445. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit3 { \
  86446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86447. _ezchip_macro_read_value_ &= ~(0xFF); \
  86448. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  86449. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86450. }
  86451. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit4 { \
  86452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86453. _ezchip_macro_read_value_ &= ~(0xFF); \
  86454. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  86455. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86456. }
  86457. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit5 { \
  86458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86459. _ezchip_macro_read_value_ &= ~(0xFF); \
  86460. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  86461. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86462. }
  86463. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit6 { \
  86464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86465. _ezchip_macro_read_value_ &= ~(0xFF); \
  86466. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  86467. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86468. }
  86469. #define SET_GPIO_53_dout_sdio0_pad_cdata_oe_bit7 { \
  86470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86471. _ezchip_macro_read_value_ &= ~(0xFF); \
  86472. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  86473. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86474. }
  86475. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit0 { \
  86476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86477. _ezchip_macro_read_value_ &= ~(0xFF); \
  86478. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  86479. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86480. }
  86481. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit1 { \
  86482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86483. _ezchip_macro_read_value_ &= ~(0xFF); \
  86484. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  86485. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86486. }
  86487. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit2 { \
  86488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86489. _ezchip_macro_read_value_ &= ~(0xFF); \
  86490. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  86491. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86492. }
  86493. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit3 { \
  86494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86495. _ezchip_macro_read_value_ &= ~(0xFF); \
  86496. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  86497. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86498. }
  86499. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit4 { \
  86500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86501. _ezchip_macro_read_value_ &= ~(0xFF); \
  86502. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  86503. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86504. }
  86505. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit5 { \
  86506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86507. _ezchip_macro_read_value_ &= ~(0xFF); \
  86508. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  86509. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86510. }
  86511. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit6 { \
  86512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86513. _ezchip_macro_read_value_ &= ~(0xFF); \
  86514. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  86515. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86516. }
  86517. #define SET_GPIO_53_dout_sdio0_pad_cdata_out_bit7 { \
  86518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86519. _ezchip_macro_read_value_ &= ~(0xFF); \
  86520. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  86521. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86522. }
  86523. #define SET_GPIO_53_dout_sdio0_pad_rst_n { \
  86524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86525. _ezchip_macro_read_value_ &= ~(0xFF); \
  86526. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  86527. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86528. }
  86529. #define SET_GPIO_53_dout_sdio1_pad_card_power_en { \
  86530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86531. _ezchip_macro_read_value_ &= ~(0xFF); \
  86532. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  86533. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86534. }
  86535. #define SET_GPIO_53_dout_sdio1_pad_cclk_out { \
  86536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86537. _ezchip_macro_read_value_ &= ~(0xFF); \
  86538. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  86539. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86540. }
  86541. #define SET_GPIO_53_dout_sdio1_pad_ccmd_oe { \
  86542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86543. _ezchip_macro_read_value_ &= ~(0xFF); \
  86544. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  86545. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86546. }
  86547. #define SET_GPIO_53_dout_sdio1_pad_ccmd_out { \
  86548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86549. _ezchip_macro_read_value_ &= ~(0xFF); \
  86550. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  86551. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86552. }
  86553. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit0 { \
  86554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86555. _ezchip_macro_read_value_ &= ~(0xFF); \
  86556. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  86557. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86558. }
  86559. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit1 { \
  86560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86561. _ezchip_macro_read_value_ &= ~(0xFF); \
  86562. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  86563. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86564. }
  86565. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit2 { \
  86566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86567. _ezchip_macro_read_value_ &= ~(0xFF); \
  86568. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  86569. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86570. }
  86571. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit3 { \
  86572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86573. _ezchip_macro_read_value_ &= ~(0xFF); \
  86574. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  86575. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86576. }
  86577. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit4 { \
  86578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86579. _ezchip_macro_read_value_ &= ~(0xFF); \
  86580. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  86581. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86582. }
  86583. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit5 { \
  86584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86585. _ezchip_macro_read_value_ &= ~(0xFF); \
  86586. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  86587. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86588. }
  86589. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit6 { \
  86590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86591. _ezchip_macro_read_value_ &= ~(0xFF); \
  86592. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  86593. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86594. }
  86595. #define SET_GPIO_53_dout_sdio1_pad_cdata_oe_bit7 { \
  86596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86597. _ezchip_macro_read_value_ &= ~(0xFF); \
  86598. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  86599. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86600. }
  86601. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit0 { \
  86602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86603. _ezchip_macro_read_value_ &= ~(0xFF); \
  86604. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  86605. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86606. }
  86607. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit1 { \
  86608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86609. _ezchip_macro_read_value_ &= ~(0xFF); \
  86610. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  86611. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86612. }
  86613. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit2 { \
  86614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86615. _ezchip_macro_read_value_ &= ~(0xFF); \
  86616. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  86617. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86618. }
  86619. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit3 { \
  86620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86621. _ezchip_macro_read_value_ &= ~(0xFF); \
  86622. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  86623. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86624. }
  86625. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit4 { \
  86626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86627. _ezchip_macro_read_value_ &= ~(0xFF); \
  86628. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  86629. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86630. }
  86631. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit5 { \
  86632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86633. _ezchip_macro_read_value_ &= ~(0xFF); \
  86634. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  86635. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86636. }
  86637. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit6 { \
  86638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86639. _ezchip_macro_read_value_ &= ~(0xFF); \
  86640. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  86641. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86642. }
  86643. #define SET_GPIO_53_dout_sdio1_pad_cdata_out_bit7 { \
  86644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86645. _ezchip_macro_read_value_ &= ~(0xFF); \
  86646. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  86647. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86648. }
  86649. #define SET_GPIO_53_dout_sdio1_pad_rst_n { \
  86650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86651. _ezchip_macro_read_value_ &= ~(0xFF); \
  86652. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  86653. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86654. }
  86655. #define SET_GPIO_53_dout_spdif_tx_sdout { \
  86656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86657. _ezchip_macro_read_value_ &= ~(0xFF); \
  86658. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  86659. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86660. }
  86661. #define SET_GPIO_53_dout_spdif_tx_sdout_oen { \
  86662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86663. _ezchip_macro_read_value_ &= ~(0xFF); \
  86664. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  86665. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86666. }
  86667. #define SET_GPIO_53_dout_spi0_pad_oe_n { \
  86668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86669. _ezchip_macro_read_value_ &= ~(0xFF); \
  86670. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  86671. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86672. }
  86673. #define SET_GPIO_53_dout_spi0_pad_sck_out { \
  86674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86675. _ezchip_macro_read_value_ &= ~(0xFF); \
  86676. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  86677. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86678. }
  86679. #define SET_GPIO_53_dout_spi0_pad_ss_0_n { \
  86680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86681. _ezchip_macro_read_value_ &= ~(0xFF); \
  86682. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  86683. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86684. }
  86685. #define SET_GPIO_53_dout_spi0_pad_ss_1_n { \
  86686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86687. _ezchip_macro_read_value_ &= ~(0xFF); \
  86688. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  86689. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86690. }
  86691. #define SET_GPIO_53_dout_spi0_pad_txd { \
  86692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86693. _ezchip_macro_read_value_ &= ~(0xFF); \
  86694. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  86695. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86696. }
  86697. #define SET_GPIO_53_dout_spi1_pad_oe_n { \
  86698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86699. _ezchip_macro_read_value_ &= ~(0xFF); \
  86700. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  86701. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86702. }
  86703. #define SET_GPIO_53_dout_spi1_pad_sck_out { \
  86704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86705. _ezchip_macro_read_value_ &= ~(0xFF); \
  86706. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  86707. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86708. }
  86709. #define SET_GPIO_53_dout_spi1_pad_ss_0_n { \
  86710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86711. _ezchip_macro_read_value_ &= ~(0xFF); \
  86712. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  86713. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86714. }
  86715. #define SET_GPIO_53_dout_spi1_pad_ss_1_n { \
  86716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86717. _ezchip_macro_read_value_ &= ~(0xFF); \
  86718. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  86719. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86720. }
  86721. #define SET_GPIO_53_dout_spi1_pad_txd { \
  86722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86723. _ezchip_macro_read_value_ &= ~(0xFF); \
  86724. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  86725. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86726. }
  86727. #define SET_GPIO_53_dout_spi2_pad_oe_n { \
  86728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86729. _ezchip_macro_read_value_ &= ~(0xFF); \
  86730. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  86731. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86732. }
  86733. #define SET_GPIO_53_dout_spi2_pad_sck_out { \
  86734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86735. _ezchip_macro_read_value_ &= ~(0xFF); \
  86736. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  86737. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86738. }
  86739. #define SET_GPIO_53_dout_spi2_pad_ss_0_n { \
  86740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86741. _ezchip_macro_read_value_ &= ~(0xFF); \
  86742. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  86743. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86744. }
  86745. #define SET_GPIO_53_dout_spi2_pad_ss_1_n { \
  86746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86747. _ezchip_macro_read_value_ &= ~(0xFF); \
  86748. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  86749. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86750. }
  86751. #define SET_GPIO_53_dout_spi2_pad_txd { \
  86752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86753. _ezchip_macro_read_value_ &= ~(0xFF); \
  86754. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  86755. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86756. }
  86757. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit0 { \
  86758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86759. _ezchip_macro_read_value_ &= ~(0xFF); \
  86760. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  86761. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86762. }
  86763. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit1 { \
  86764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86765. _ezchip_macro_read_value_ &= ~(0xFF); \
  86766. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  86767. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86768. }
  86769. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit2 { \
  86770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86771. _ezchip_macro_read_value_ &= ~(0xFF); \
  86772. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  86773. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86774. }
  86775. #define SET_GPIO_53_dout_spi2ahb_pad_oe_n_bit3 { \
  86776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86777. _ezchip_macro_read_value_ &= ~(0xFF); \
  86778. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  86779. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86780. }
  86781. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit0 { \
  86782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86783. _ezchip_macro_read_value_ &= ~(0xFF); \
  86784. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  86785. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86786. }
  86787. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit1 { \
  86788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86789. _ezchip_macro_read_value_ &= ~(0xFF); \
  86790. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  86791. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86792. }
  86793. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit2 { \
  86794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86795. _ezchip_macro_read_value_ &= ~(0xFF); \
  86796. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  86797. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86798. }
  86799. #define SET_GPIO_53_dout_spi2ahb_pad_txd_bit3 { \
  86800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86801. _ezchip_macro_read_value_ &= ~(0xFF); \
  86802. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  86803. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86804. }
  86805. #define SET_GPIO_53_dout_spi3_pad_oe_n { \
  86806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86807. _ezchip_macro_read_value_ &= ~(0xFF); \
  86808. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  86809. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86810. }
  86811. #define SET_GPIO_53_dout_spi3_pad_sck_out { \
  86812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86813. _ezchip_macro_read_value_ &= ~(0xFF); \
  86814. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  86815. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86816. }
  86817. #define SET_GPIO_53_dout_spi3_pad_ss_0_n { \
  86818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86819. _ezchip_macro_read_value_ &= ~(0xFF); \
  86820. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  86821. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86822. }
  86823. #define SET_GPIO_53_dout_spi3_pad_ss_1_n { \
  86824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86825. _ezchip_macro_read_value_ &= ~(0xFF); \
  86826. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  86827. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86828. }
  86829. #define SET_GPIO_53_dout_spi3_pad_txd { \
  86830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86831. _ezchip_macro_read_value_ &= ~(0xFF); \
  86832. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  86833. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86834. }
  86835. #define SET_GPIO_53_dout_uart0_pad_dtrn { \
  86836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86837. _ezchip_macro_read_value_ &= ~(0xFF); \
  86838. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  86839. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86840. }
  86841. #define SET_GPIO_53_dout_uart0_pad_rtsn { \
  86842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86843. _ezchip_macro_read_value_ &= ~(0xFF); \
  86844. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  86845. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86846. }
  86847. #define SET_GPIO_53_dout_uart0_pad_sout { \
  86848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86849. _ezchip_macro_read_value_ &= ~(0xFF); \
  86850. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  86851. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86852. }
  86853. #define SET_GPIO_53_dout_uart1_pad_sout { \
  86854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86855. _ezchip_macro_read_value_ &= ~(0xFF); \
  86856. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  86857. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86858. }
  86859. #define SET_GPIO_53_dout_uart2_pad_dtr_n { \
  86860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86861. _ezchip_macro_read_value_ &= ~(0xFF); \
  86862. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  86863. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86864. }
  86865. #define SET_GPIO_53_dout_uart2_pad_rts_n { \
  86866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86867. _ezchip_macro_read_value_ &= ~(0xFF); \
  86868. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  86869. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86870. }
  86871. #define SET_GPIO_53_dout_uart2_pad_sout { \
  86872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86873. _ezchip_macro_read_value_ &= ~(0xFF); \
  86874. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  86875. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86876. }
  86877. #define SET_GPIO_53_dout_uart3_pad_sout { \
  86878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86879. _ezchip_macro_read_value_ &= ~(0xFF); \
  86880. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  86881. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86882. }
  86883. #define SET_GPIO_53_dout_usb_drv_bus { \
  86884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_dout_REG_ADDR); \
  86885. _ezchip_macro_read_value_ &= ~(0xFF); \
  86886. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  86887. MA_OUTW(gpio_53_dout_REG_ADDR,_ezchip_macro_read_value_); \
  86888. }
  86889. #define SET_GPIO_53_doen_reverse_(en) { \
  86890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86891. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  86892. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  86893. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86894. }
  86895. #define SET_GPIO_53_doen_LOW { \
  86896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86897. _ezchip_macro_read_value_ &= ~(0xFF); \
  86898. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  86899. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86900. }
  86901. #define SET_GPIO_53_doen_HIGH { \
  86902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86903. _ezchip_macro_read_value_ &= ~(0xFF); \
  86904. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  86905. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86906. }
  86907. #define SET_GPIO_53_doen_clk_gmac_tophyref { \
  86908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86909. _ezchip_macro_read_value_ &= ~(0xFF); \
  86910. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  86911. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86912. }
  86913. #define SET_GPIO_53_doen_cpu_jtag_tdo { \
  86914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86915. _ezchip_macro_read_value_ &= ~(0xFF); \
  86916. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  86917. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86918. }
  86919. #define SET_GPIO_53_doen_cpu_jtag_tdo_oen { \
  86920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86921. _ezchip_macro_read_value_ &= ~(0xFF); \
  86922. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  86923. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86924. }
  86925. #define SET_GPIO_53_doen_dmic_clk_out { \
  86926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86927. _ezchip_macro_read_value_ &= ~(0xFF); \
  86928. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  86929. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86930. }
  86931. #define SET_GPIO_53_doen_dsp_JTDOEn_pad { \
  86932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86933. _ezchip_macro_read_value_ &= ~(0xFF); \
  86934. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  86935. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86936. }
  86937. #define SET_GPIO_53_doen_dsp_JTDO_pad { \
  86938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86939. _ezchip_macro_read_value_ &= ~(0xFF); \
  86940. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  86941. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86942. }
  86943. #define SET_GPIO_53_doen_i2c0_pad_sck_oe { \
  86944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86945. _ezchip_macro_read_value_ &= ~(0xFF); \
  86946. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  86947. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86948. }
  86949. #define SET_GPIO_53_doen_i2c0_pad_sda_oe { \
  86950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86951. _ezchip_macro_read_value_ &= ~(0xFF); \
  86952. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  86953. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86954. }
  86955. #define SET_GPIO_53_doen_i2c1_pad_sck_oe { \
  86956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86957. _ezchip_macro_read_value_ &= ~(0xFF); \
  86958. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  86959. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86960. }
  86961. #define SET_GPIO_53_doen_i2c1_pad_sda_oe { \
  86962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86963. _ezchip_macro_read_value_ &= ~(0xFF); \
  86964. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  86965. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86966. }
  86967. #define SET_GPIO_53_doen_i2c2_pad_sck_oe { \
  86968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86969. _ezchip_macro_read_value_ &= ~(0xFF); \
  86970. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  86971. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86972. }
  86973. #define SET_GPIO_53_doen_i2c2_pad_sda_oe { \
  86974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86975. _ezchip_macro_read_value_ &= ~(0xFF); \
  86976. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  86977. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86978. }
  86979. #define SET_GPIO_53_doen_i2c3_pad_sck_oe { \
  86980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86981. _ezchip_macro_read_value_ &= ~(0xFF); \
  86982. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  86983. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86984. }
  86985. #define SET_GPIO_53_doen_i2c3_pad_sda_oe { \
  86986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86987. _ezchip_macro_read_value_ &= ~(0xFF); \
  86988. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  86989. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86990. }
  86991. #define SET_GPIO_53_doen_i2srx_bclk_out { \
  86992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86993. _ezchip_macro_read_value_ &= ~(0xFF); \
  86994. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  86995. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  86996. }
  86997. #define SET_GPIO_53_doen_i2srx_bclk_out_oen { \
  86998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  86999. _ezchip_macro_read_value_ &= ~(0xFF); \
  87000. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  87001. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87002. }
  87003. #define SET_GPIO_53_doen_i2srx_lrck_out { \
  87004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87005. _ezchip_macro_read_value_ &= ~(0xFF); \
  87006. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  87007. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87008. }
  87009. #define SET_GPIO_53_doen_i2srx_lrck_out_oen { \
  87010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87011. _ezchip_macro_read_value_ &= ~(0xFF); \
  87012. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  87013. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87014. }
  87015. #define SET_GPIO_53_doen_i2srx_mclk_out { \
  87016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87017. _ezchip_macro_read_value_ &= ~(0xFF); \
  87018. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  87019. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87020. }
  87021. #define SET_GPIO_53_doen_i2stx_bclk_out { \
  87022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87023. _ezchip_macro_read_value_ &= ~(0xFF); \
  87024. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  87025. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87026. }
  87027. #define SET_GPIO_53_doen_i2stx_bclk_out_oen { \
  87028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87029. _ezchip_macro_read_value_ &= ~(0xFF); \
  87030. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  87031. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87032. }
  87033. #define SET_GPIO_53_doen_i2stx_lrck_out { \
  87034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87035. _ezchip_macro_read_value_ &= ~(0xFF); \
  87036. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  87037. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87038. }
  87039. #define SET_GPIO_53_doen_i2stx_lrckout_oen { \
  87040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87041. _ezchip_macro_read_value_ &= ~(0xFF); \
  87042. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  87043. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87044. }
  87045. #define SET_GPIO_53_doen_i2stx_mclk_out { \
  87046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87047. _ezchip_macro_read_value_ &= ~(0xFF); \
  87048. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  87049. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87050. }
  87051. #define SET_GPIO_53_doen_i2stx_sdout0 { \
  87052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87053. _ezchip_macro_read_value_ &= ~(0xFF); \
  87054. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  87055. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87056. }
  87057. #define SET_GPIO_53_doen_i2stx_sdout1 { \
  87058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87059. _ezchip_macro_read_value_ &= ~(0xFF); \
  87060. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  87061. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87062. }
  87063. #define SET_GPIO_53_doen_lcd_pad_csm_n { \
  87064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87065. _ezchip_macro_read_value_ &= ~(0xFF); \
  87066. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  87067. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87068. }
  87069. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit0 { \
  87070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87071. _ezchip_macro_read_value_ &= ~(0xFF); \
  87072. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  87073. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87074. }
  87075. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit1 { \
  87076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87077. _ezchip_macro_read_value_ &= ~(0xFF); \
  87078. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  87079. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87080. }
  87081. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit2 { \
  87082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87083. _ezchip_macro_read_value_ &= ~(0xFF); \
  87084. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  87085. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87086. }
  87087. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit3 { \
  87088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87089. _ezchip_macro_read_value_ &= ~(0xFF); \
  87090. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  87091. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87092. }
  87093. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit4 { \
  87094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87095. _ezchip_macro_read_value_ &= ~(0xFF); \
  87096. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  87097. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87098. }
  87099. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit5 { \
  87100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87101. _ezchip_macro_read_value_ &= ~(0xFF); \
  87102. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  87103. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87104. }
  87105. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit6 { \
  87106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87107. _ezchip_macro_read_value_ &= ~(0xFF); \
  87108. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  87109. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87110. }
  87111. #define SET_GPIO_53_doen_pwm_pad_oe_n_bit7 { \
  87112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87113. _ezchip_macro_read_value_ &= ~(0xFF); \
  87114. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  87115. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87116. }
  87117. #define SET_GPIO_53_doen_pwm_pad_out_bit0 { \
  87118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87119. _ezchip_macro_read_value_ &= ~(0xFF); \
  87120. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  87121. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87122. }
  87123. #define SET_GPIO_53_doen_pwm_pad_out_bit1 { \
  87124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87125. _ezchip_macro_read_value_ &= ~(0xFF); \
  87126. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  87127. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87128. }
  87129. #define SET_GPIO_53_doen_pwm_pad_out_bit2 { \
  87130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87131. _ezchip_macro_read_value_ &= ~(0xFF); \
  87132. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  87133. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87134. }
  87135. #define SET_GPIO_53_doen_pwm_pad_out_bit3 { \
  87136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87137. _ezchip_macro_read_value_ &= ~(0xFF); \
  87138. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  87139. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87140. }
  87141. #define SET_GPIO_53_doen_pwm_pad_out_bit4 { \
  87142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87143. _ezchip_macro_read_value_ &= ~(0xFF); \
  87144. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  87145. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87146. }
  87147. #define SET_GPIO_53_doen_pwm_pad_out_bit5 { \
  87148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87149. _ezchip_macro_read_value_ &= ~(0xFF); \
  87150. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  87151. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87152. }
  87153. #define SET_GPIO_53_doen_pwm_pad_out_bit6 { \
  87154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87155. _ezchip_macro_read_value_ &= ~(0xFF); \
  87156. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  87157. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87158. }
  87159. #define SET_GPIO_53_doen_pwm_pad_out_bit7 { \
  87160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87161. _ezchip_macro_read_value_ &= ~(0xFF); \
  87162. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  87163. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87164. }
  87165. #define SET_GPIO_53_doen_pwmdac_left_out { \
  87166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87167. _ezchip_macro_read_value_ &= ~(0xFF); \
  87168. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  87169. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87170. }
  87171. #define SET_GPIO_53_doen_pwmdac_right_out { \
  87172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87173. _ezchip_macro_read_value_ &= ~(0xFF); \
  87174. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  87175. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87176. }
  87177. #define SET_GPIO_53_doen_qspi_csn1_out { \
  87178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87179. _ezchip_macro_read_value_ &= ~(0xFF); \
  87180. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  87181. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87182. }
  87183. #define SET_GPIO_53_doen_qspi_csn2_out { \
  87184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87185. _ezchip_macro_read_value_ &= ~(0xFF); \
  87186. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  87187. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87188. }
  87189. #define SET_GPIO_53_doen_qspi_csn3_out { \
  87190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87191. _ezchip_macro_read_value_ &= ~(0xFF); \
  87192. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  87193. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87194. }
  87195. #define SET_GPIO_53_doen_register23_SCFG_cmsensor_rst0 { \
  87196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87197. _ezchip_macro_read_value_ &= ~(0xFF); \
  87198. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  87199. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87200. }
  87201. #define SET_GPIO_53_doen_register23_SCFG_cmsensor_rst1 { \
  87202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87203. _ezchip_macro_read_value_ &= ~(0xFF); \
  87204. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  87205. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87206. }
  87207. #define SET_GPIO_53_doen_register32_SCFG_gmac_phy_rstn { \
  87208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87209. _ezchip_macro_read_value_ &= ~(0xFF); \
  87210. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  87211. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87212. }
  87213. #define SET_GPIO_53_doen_sdio0_pad_card_power_en { \
  87214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87215. _ezchip_macro_read_value_ &= ~(0xFF); \
  87216. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  87217. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87218. }
  87219. #define SET_GPIO_53_doen_sdio0_pad_cclk_out { \
  87220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87221. _ezchip_macro_read_value_ &= ~(0xFF); \
  87222. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  87223. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87224. }
  87225. #define SET_GPIO_53_doen_sdio0_pad_ccmd_oe { \
  87226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87227. _ezchip_macro_read_value_ &= ~(0xFF); \
  87228. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  87229. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87230. }
  87231. #define SET_GPIO_53_doen_sdio0_pad_ccmd_out { \
  87232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87233. _ezchip_macro_read_value_ &= ~(0xFF); \
  87234. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  87235. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87236. }
  87237. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit0 { \
  87238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87239. _ezchip_macro_read_value_ &= ~(0xFF); \
  87240. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  87241. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87242. }
  87243. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit1 { \
  87244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87245. _ezchip_macro_read_value_ &= ~(0xFF); \
  87246. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  87247. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87248. }
  87249. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit2 { \
  87250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87251. _ezchip_macro_read_value_ &= ~(0xFF); \
  87252. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  87253. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87254. }
  87255. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit3 { \
  87256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87257. _ezchip_macro_read_value_ &= ~(0xFF); \
  87258. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  87259. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87260. }
  87261. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit4 { \
  87262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87263. _ezchip_macro_read_value_ &= ~(0xFF); \
  87264. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  87265. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87266. }
  87267. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit5 { \
  87268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87269. _ezchip_macro_read_value_ &= ~(0xFF); \
  87270. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  87271. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87272. }
  87273. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit6 { \
  87274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87275. _ezchip_macro_read_value_ &= ~(0xFF); \
  87276. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  87277. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87278. }
  87279. #define SET_GPIO_53_doen_sdio0_pad_cdata_oe_bit7 { \
  87280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87281. _ezchip_macro_read_value_ &= ~(0xFF); \
  87282. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  87283. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87284. }
  87285. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit0 { \
  87286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87287. _ezchip_macro_read_value_ &= ~(0xFF); \
  87288. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  87289. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87290. }
  87291. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit1 { \
  87292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87293. _ezchip_macro_read_value_ &= ~(0xFF); \
  87294. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  87295. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87296. }
  87297. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit2 { \
  87298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87299. _ezchip_macro_read_value_ &= ~(0xFF); \
  87300. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  87301. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87302. }
  87303. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit3 { \
  87304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87305. _ezchip_macro_read_value_ &= ~(0xFF); \
  87306. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  87307. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87308. }
  87309. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit4 { \
  87310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87311. _ezchip_macro_read_value_ &= ~(0xFF); \
  87312. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  87313. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87314. }
  87315. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit5 { \
  87316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87317. _ezchip_macro_read_value_ &= ~(0xFF); \
  87318. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  87319. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87320. }
  87321. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit6 { \
  87322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87323. _ezchip_macro_read_value_ &= ~(0xFF); \
  87324. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  87325. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87326. }
  87327. #define SET_GPIO_53_doen_sdio0_pad_cdata_out_bit7 { \
  87328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87329. _ezchip_macro_read_value_ &= ~(0xFF); \
  87330. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  87331. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87332. }
  87333. #define SET_GPIO_53_doen_sdio0_pad_rst_n { \
  87334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87335. _ezchip_macro_read_value_ &= ~(0xFF); \
  87336. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  87337. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87338. }
  87339. #define SET_GPIO_53_doen_sdio1_pad_card_power_en { \
  87340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87341. _ezchip_macro_read_value_ &= ~(0xFF); \
  87342. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  87343. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87344. }
  87345. #define SET_GPIO_53_doen_sdio1_pad_cclk_out { \
  87346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87347. _ezchip_macro_read_value_ &= ~(0xFF); \
  87348. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  87349. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87350. }
  87351. #define SET_GPIO_53_doen_sdio1_pad_ccmd_oe { \
  87352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87353. _ezchip_macro_read_value_ &= ~(0xFF); \
  87354. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  87355. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87356. }
  87357. #define SET_GPIO_53_doen_sdio1_pad_ccmd_out { \
  87358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87359. _ezchip_macro_read_value_ &= ~(0xFF); \
  87360. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  87361. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87362. }
  87363. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit0 { \
  87364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87365. _ezchip_macro_read_value_ &= ~(0xFF); \
  87366. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  87367. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87368. }
  87369. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit1 { \
  87370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87371. _ezchip_macro_read_value_ &= ~(0xFF); \
  87372. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  87373. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87374. }
  87375. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit2 { \
  87376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87377. _ezchip_macro_read_value_ &= ~(0xFF); \
  87378. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  87379. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87380. }
  87381. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit3 { \
  87382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87383. _ezchip_macro_read_value_ &= ~(0xFF); \
  87384. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  87385. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87386. }
  87387. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit4 { \
  87388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87389. _ezchip_macro_read_value_ &= ~(0xFF); \
  87390. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  87391. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87392. }
  87393. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit5 { \
  87394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87395. _ezchip_macro_read_value_ &= ~(0xFF); \
  87396. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  87397. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87398. }
  87399. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit6 { \
  87400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87401. _ezchip_macro_read_value_ &= ~(0xFF); \
  87402. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  87403. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87404. }
  87405. #define SET_GPIO_53_doen_sdio1_pad_cdata_oe_bit7 { \
  87406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87407. _ezchip_macro_read_value_ &= ~(0xFF); \
  87408. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  87409. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87410. }
  87411. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit0 { \
  87412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87413. _ezchip_macro_read_value_ &= ~(0xFF); \
  87414. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  87415. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87416. }
  87417. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit1 { \
  87418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87419. _ezchip_macro_read_value_ &= ~(0xFF); \
  87420. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  87421. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87422. }
  87423. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit2 { \
  87424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87425. _ezchip_macro_read_value_ &= ~(0xFF); \
  87426. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  87427. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87428. }
  87429. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit3 { \
  87430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87431. _ezchip_macro_read_value_ &= ~(0xFF); \
  87432. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  87433. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87434. }
  87435. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit4 { \
  87436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87437. _ezchip_macro_read_value_ &= ~(0xFF); \
  87438. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  87439. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87440. }
  87441. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit5 { \
  87442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87443. _ezchip_macro_read_value_ &= ~(0xFF); \
  87444. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  87445. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87446. }
  87447. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit6 { \
  87448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87449. _ezchip_macro_read_value_ &= ~(0xFF); \
  87450. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  87451. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87452. }
  87453. #define SET_GPIO_53_doen_sdio1_pad_cdata_out_bit7 { \
  87454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87455. _ezchip_macro_read_value_ &= ~(0xFF); \
  87456. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  87457. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87458. }
  87459. #define SET_GPIO_53_doen_sdio1_pad_rst_n { \
  87460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87461. _ezchip_macro_read_value_ &= ~(0xFF); \
  87462. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  87463. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87464. }
  87465. #define SET_GPIO_53_doen_spdif_tx_sdout { \
  87466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87467. _ezchip_macro_read_value_ &= ~(0xFF); \
  87468. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  87469. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87470. }
  87471. #define SET_GPIO_53_doen_spdif_tx_sdout_oen { \
  87472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87473. _ezchip_macro_read_value_ &= ~(0xFF); \
  87474. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  87475. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87476. }
  87477. #define SET_GPIO_53_doen_spi0_pad_oe_n { \
  87478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87479. _ezchip_macro_read_value_ &= ~(0xFF); \
  87480. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  87481. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87482. }
  87483. #define SET_GPIO_53_doen_spi0_pad_sck_out { \
  87484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87485. _ezchip_macro_read_value_ &= ~(0xFF); \
  87486. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  87487. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87488. }
  87489. #define SET_GPIO_53_doen_spi0_pad_ss_0_n { \
  87490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87491. _ezchip_macro_read_value_ &= ~(0xFF); \
  87492. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  87493. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87494. }
  87495. #define SET_GPIO_53_doen_spi0_pad_ss_1_n { \
  87496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87497. _ezchip_macro_read_value_ &= ~(0xFF); \
  87498. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  87499. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87500. }
  87501. #define SET_GPIO_53_doen_spi0_pad_txd { \
  87502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87503. _ezchip_macro_read_value_ &= ~(0xFF); \
  87504. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  87505. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87506. }
  87507. #define SET_GPIO_53_doen_spi1_pad_oe_n { \
  87508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87509. _ezchip_macro_read_value_ &= ~(0xFF); \
  87510. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  87511. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87512. }
  87513. #define SET_GPIO_53_doen_spi1_pad_sck_out { \
  87514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87515. _ezchip_macro_read_value_ &= ~(0xFF); \
  87516. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  87517. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87518. }
  87519. #define SET_GPIO_53_doen_spi1_pad_ss_0_n { \
  87520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87521. _ezchip_macro_read_value_ &= ~(0xFF); \
  87522. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  87523. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87524. }
  87525. #define SET_GPIO_53_doen_spi1_pad_ss_1_n { \
  87526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87527. _ezchip_macro_read_value_ &= ~(0xFF); \
  87528. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  87529. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87530. }
  87531. #define SET_GPIO_53_doen_spi1_pad_txd { \
  87532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87533. _ezchip_macro_read_value_ &= ~(0xFF); \
  87534. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  87535. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87536. }
  87537. #define SET_GPIO_53_doen_spi2_pad_oe_n { \
  87538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87539. _ezchip_macro_read_value_ &= ~(0xFF); \
  87540. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  87541. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87542. }
  87543. #define SET_GPIO_53_doen_spi2_pad_sck_out { \
  87544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87545. _ezchip_macro_read_value_ &= ~(0xFF); \
  87546. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  87547. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87548. }
  87549. #define SET_GPIO_53_doen_spi2_pad_ss_0_n { \
  87550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87551. _ezchip_macro_read_value_ &= ~(0xFF); \
  87552. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  87553. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87554. }
  87555. #define SET_GPIO_53_doen_spi2_pad_ss_1_n { \
  87556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87557. _ezchip_macro_read_value_ &= ~(0xFF); \
  87558. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  87559. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87560. }
  87561. #define SET_GPIO_53_doen_spi2_pad_txd { \
  87562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87563. _ezchip_macro_read_value_ &= ~(0xFF); \
  87564. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  87565. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87566. }
  87567. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit0 { \
  87568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87569. _ezchip_macro_read_value_ &= ~(0xFF); \
  87570. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  87571. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87572. }
  87573. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit1 { \
  87574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87575. _ezchip_macro_read_value_ &= ~(0xFF); \
  87576. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  87577. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87578. }
  87579. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit2 { \
  87580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87581. _ezchip_macro_read_value_ &= ~(0xFF); \
  87582. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  87583. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87584. }
  87585. #define SET_GPIO_53_doen_spi2ahb_pad_oe_n_bit3 { \
  87586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87587. _ezchip_macro_read_value_ &= ~(0xFF); \
  87588. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  87589. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87590. }
  87591. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit0 { \
  87592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87593. _ezchip_macro_read_value_ &= ~(0xFF); \
  87594. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  87595. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87596. }
  87597. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit1 { \
  87598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87599. _ezchip_macro_read_value_ &= ~(0xFF); \
  87600. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  87601. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87602. }
  87603. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit2 { \
  87604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87605. _ezchip_macro_read_value_ &= ~(0xFF); \
  87606. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  87607. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87608. }
  87609. #define SET_GPIO_53_doen_spi2ahb_pad_txd_bit3 { \
  87610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87611. _ezchip_macro_read_value_ &= ~(0xFF); \
  87612. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  87613. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87614. }
  87615. #define SET_GPIO_53_doen_spi3_pad_oe_n { \
  87616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87617. _ezchip_macro_read_value_ &= ~(0xFF); \
  87618. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  87619. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87620. }
  87621. #define SET_GPIO_53_doen_spi3_pad_sck_out { \
  87622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87623. _ezchip_macro_read_value_ &= ~(0xFF); \
  87624. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  87625. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87626. }
  87627. #define SET_GPIO_53_doen_spi3_pad_ss_0_n { \
  87628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87629. _ezchip_macro_read_value_ &= ~(0xFF); \
  87630. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  87631. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87632. }
  87633. #define SET_GPIO_53_doen_spi3_pad_ss_1_n { \
  87634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87635. _ezchip_macro_read_value_ &= ~(0xFF); \
  87636. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  87637. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87638. }
  87639. #define SET_GPIO_53_doen_spi3_pad_txd { \
  87640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87641. _ezchip_macro_read_value_ &= ~(0xFF); \
  87642. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  87643. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87644. }
  87645. #define SET_GPIO_53_doen_uart0_pad_dtrn { \
  87646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87647. _ezchip_macro_read_value_ &= ~(0xFF); \
  87648. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  87649. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87650. }
  87651. #define SET_GPIO_53_doen_uart0_pad_rtsn { \
  87652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87653. _ezchip_macro_read_value_ &= ~(0xFF); \
  87654. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  87655. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87656. }
  87657. #define SET_GPIO_53_doen_uart0_pad_sout { \
  87658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87659. _ezchip_macro_read_value_ &= ~(0xFF); \
  87660. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  87661. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87662. }
  87663. #define SET_GPIO_53_doen_uart1_pad_sout { \
  87664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87665. _ezchip_macro_read_value_ &= ~(0xFF); \
  87666. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  87667. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87668. }
  87669. #define SET_GPIO_53_doen_uart2_pad_dtr_n { \
  87670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87671. _ezchip_macro_read_value_ &= ~(0xFF); \
  87672. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  87673. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87674. }
  87675. #define SET_GPIO_53_doen_uart2_pad_rts_n { \
  87676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87677. _ezchip_macro_read_value_ &= ~(0xFF); \
  87678. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  87679. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87680. }
  87681. #define SET_GPIO_53_doen_uart2_pad_sout { \
  87682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87683. _ezchip_macro_read_value_ &= ~(0xFF); \
  87684. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  87685. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87686. }
  87687. #define SET_GPIO_53_doen_uart3_pad_sout { \
  87688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87689. _ezchip_macro_read_value_ &= ~(0xFF); \
  87690. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  87691. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87692. }
  87693. #define SET_GPIO_53_doen_usb_drv_bus { \
  87694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_53_doen_REG_ADDR); \
  87695. _ezchip_macro_read_value_ &= ~(0xFF); \
  87696. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  87697. MA_OUTW(gpio_53_doen_REG_ADDR,_ezchip_macro_read_value_); \
  87698. }
  87699. #define SET_GPIO_54_dout_reverse_(en) { \
  87700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87701. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  87702. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  87703. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87704. }
  87705. #define SET_GPIO_54_dout_LOW { \
  87706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87707. _ezchip_macro_read_value_ &= ~(0xFF); \
  87708. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  87709. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87710. }
  87711. #define SET_GPIO_54_dout_HIGH { \
  87712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87713. _ezchip_macro_read_value_ &= ~(0xFF); \
  87714. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  87715. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87716. }
  87717. #define SET_GPIO_54_dout_clk_gmac_tophyref { \
  87718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87719. _ezchip_macro_read_value_ &= ~(0xFF); \
  87720. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  87721. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87722. }
  87723. #define SET_GPIO_54_dout_cpu_jtag_tdo { \
  87724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87725. _ezchip_macro_read_value_ &= ~(0xFF); \
  87726. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  87727. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87728. }
  87729. #define SET_GPIO_54_dout_cpu_jtag_tdo_oen { \
  87730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87731. _ezchip_macro_read_value_ &= ~(0xFF); \
  87732. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  87733. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87734. }
  87735. #define SET_GPIO_54_dout_dmic_clk_out { \
  87736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87737. _ezchip_macro_read_value_ &= ~(0xFF); \
  87738. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  87739. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87740. }
  87741. #define SET_GPIO_54_dout_dsp_JTDOEn_pad { \
  87742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87743. _ezchip_macro_read_value_ &= ~(0xFF); \
  87744. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  87745. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87746. }
  87747. #define SET_GPIO_54_dout_dsp_JTDO_pad { \
  87748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87749. _ezchip_macro_read_value_ &= ~(0xFF); \
  87750. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  87751. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87752. }
  87753. #define SET_GPIO_54_dout_i2c0_pad_sck_oe { \
  87754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87755. _ezchip_macro_read_value_ &= ~(0xFF); \
  87756. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  87757. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87758. }
  87759. #define SET_GPIO_54_dout_i2c0_pad_sda_oe { \
  87760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87761. _ezchip_macro_read_value_ &= ~(0xFF); \
  87762. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  87763. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87764. }
  87765. #define SET_GPIO_54_dout_i2c1_pad_sck_oe { \
  87766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87767. _ezchip_macro_read_value_ &= ~(0xFF); \
  87768. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  87769. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87770. }
  87771. #define SET_GPIO_54_dout_i2c1_pad_sda_oe { \
  87772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87773. _ezchip_macro_read_value_ &= ~(0xFF); \
  87774. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  87775. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87776. }
  87777. #define SET_GPIO_54_dout_i2c2_pad_sck_oe { \
  87778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87779. _ezchip_macro_read_value_ &= ~(0xFF); \
  87780. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  87781. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87782. }
  87783. #define SET_GPIO_54_dout_i2c2_pad_sda_oe { \
  87784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87785. _ezchip_macro_read_value_ &= ~(0xFF); \
  87786. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  87787. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87788. }
  87789. #define SET_GPIO_54_dout_i2c3_pad_sck_oe { \
  87790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87791. _ezchip_macro_read_value_ &= ~(0xFF); \
  87792. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  87793. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87794. }
  87795. #define SET_GPIO_54_dout_i2c3_pad_sda_oe { \
  87796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87797. _ezchip_macro_read_value_ &= ~(0xFF); \
  87798. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  87799. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87800. }
  87801. #define SET_GPIO_54_dout_i2srx_bclk_out { \
  87802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87803. _ezchip_macro_read_value_ &= ~(0xFF); \
  87804. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  87805. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87806. }
  87807. #define SET_GPIO_54_dout_i2srx_bclk_out_oen { \
  87808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87809. _ezchip_macro_read_value_ &= ~(0xFF); \
  87810. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  87811. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87812. }
  87813. #define SET_GPIO_54_dout_i2srx_lrck_out { \
  87814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87815. _ezchip_macro_read_value_ &= ~(0xFF); \
  87816. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  87817. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87818. }
  87819. #define SET_GPIO_54_dout_i2srx_lrck_out_oen { \
  87820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87821. _ezchip_macro_read_value_ &= ~(0xFF); \
  87822. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  87823. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87824. }
  87825. #define SET_GPIO_54_dout_i2srx_mclk_out { \
  87826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87827. _ezchip_macro_read_value_ &= ~(0xFF); \
  87828. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  87829. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87830. }
  87831. #define SET_GPIO_54_dout_i2stx_bclk_out { \
  87832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87833. _ezchip_macro_read_value_ &= ~(0xFF); \
  87834. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  87835. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87836. }
  87837. #define SET_GPIO_54_dout_i2stx_bclk_out_oen { \
  87838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87839. _ezchip_macro_read_value_ &= ~(0xFF); \
  87840. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  87841. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87842. }
  87843. #define SET_GPIO_54_dout_i2stx_lrck_out { \
  87844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87845. _ezchip_macro_read_value_ &= ~(0xFF); \
  87846. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  87847. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87848. }
  87849. #define SET_GPIO_54_dout_i2stx_lrckout_oen { \
  87850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87851. _ezchip_macro_read_value_ &= ~(0xFF); \
  87852. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  87853. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87854. }
  87855. #define SET_GPIO_54_dout_i2stx_mclk_out { \
  87856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87857. _ezchip_macro_read_value_ &= ~(0xFF); \
  87858. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  87859. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87860. }
  87861. #define SET_GPIO_54_dout_i2stx_sdout0 { \
  87862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87863. _ezchip_macro_read_value_ &= ~(0xFF); \
  87864. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  87865. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87866. }
  87867. #define SET_GPIO_54_dout_i2stx_sdout1 { \
  87868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87869. _ezchip_macro_read_value_ &= ~(0xFF); \
  87870. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  87871. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87872. }
  87873. #define SET_GPIO_54_dout_lcd_pad_csm_n { \
  87874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87875. _ezchip_macro_read_value_ &= ~(0xFF); \
  87876. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  87877. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87878. }
  87879. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit0 { \
  87880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87881. _ezchip_macro_read_value_ &= ~(0xFF); \
  87882. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  87883. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87884. }
  87885. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit1 { \
  87886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87887. _ezchip_macro_read_value_ &= ~(0xFF); \
  87888. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  87889. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87890. }
  87891. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit2 { \
  87892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87893. _ezchip_macro_read_value_ &= ~(0xFF); \
  87894. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  87895. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87896. }
  87897. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit3 { \
  87898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87899. _ezchip_macro_read_value_ &= ~(0xFF); \
  87900. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  87901. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87902. }
  87903. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit4 { \
  87904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87905. _ezchip_macro_read_value_ &= ~(0xFF); \
  87906. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  87907. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87908. }
  87909. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit5 { \
  87910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87911. _ezchip_macro_read_value_ &= ~(0xFF); \
  87912. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  87913. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87914. }
  87915. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit6 { \
  87916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87917. _ezchip_macro_read_value_ &= ~(0xFF); \
  87918. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  87919. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87920. }
  87921. #define SET_GPIO_54_dout_pwm_pad_oe_n_bit7 { \
  87922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87923. _ezchip_macro_read_value_ &= ~(0xFF); \
  87924. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  87925. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87926. }
  87927. #define SET_GPIO_54_dout_pwm_pad_out_bit0 { \
  87928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87929. _ezchip_macro_read_value_ &= ~(0xFF); \
  87930. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  87931. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87932. }
  87933. #define SET_GPIO_54_dout_pwm_pad_out_bit1 { \
  87934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87935. _ezchip_macro_read_value_ &= ~(0xFF); \
  87936. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  87937. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87938. }
  87939. #define SET_GPIO_54_dout_pwm_pad_out_bit2 { \
  87940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87941. _ezchip_macro_read_value_ &= ~(0xFF); \
  87942. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  87943. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87944. }
  87945. #define SET_GPIO_54_dout_pwm_pad_out_bit3 { \
  87946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87947. _ezchip_macro_read_value_ &= ~(0xFF); \
  87948. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  87949. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87950. }
  87951. #define SET_GPIO_54_dout_pwm_pad_out_bit4 { \
  87952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87953. _ezchip_macro_read_value_ &= ~(0xFF); \
  87954. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  87955. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87956. }
  87957. #define SET_GPIO_54_dout_pwm_pad_out_bit5 { \
  87958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87959. _ezchip_macro_read_value_ &= ~(0xFF); \
  87960. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  87961. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87962. }
  87963. #define SET_GPIO_54_dout_pwm_pad_out_bit6 { \
  87964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87965. _ezchip_macro_read_value_ &= ~(0xFF); \
  87966. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  87967. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87968. }
  87969. #define SET_GPIO_54_dout_pwm_pad_out_bit7 { \
  87970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87971. _ezchip_macro_read_value_ &= ~(0xFF); \
  87972. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  87973. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87974. }
  87975. #define SET_GPIO_54_dout_pwmdac_left_out { \
  87976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87977. _ezchip_macro_read_value_ &= ~(0xFF); \
  87978. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  87979. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87980. }
  87981. #define SET_GPIO_54_dout_pwmdac_right_out { \
  87982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87983. _ezchip_macro_read_value_ &= ~(0xFF); \
  87984. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  87985. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87986. }
  87987. #define SET_GPIO_54_dout_qspi_csn1_out { \
  87988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87989. _ezchip_macro_read_value_ &= ~(0xFF); \
  87990. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  87991. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87992. }
  87993. #define SET_GPIO_54_dout_qspi_csn2_out { \
  87994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  87995. _ezchip_macro_read_value_ &= ~(0xFF); \
  87996. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  87997. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  87998. }
  87999. #define SET_GPIO_54_dout_qspi_csn3_out { \
  88000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88001. _ezchip_macro_read_value_ &= ~(0xFF); \
  88002. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  88003. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88004. }
  88005. #define SET_GPIO_54_dout_register23_SCFG_cmsensor_rst0 { \
  88006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88007. _ezchip_macro_read_value_ &= ~(0xFF); \
  88008. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  88009. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88010. }
  88011. #define SET_GPIO_54_dout_register23_SCFG_cmsensor_rst1 { \
  88012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88013. _ezchip_macro_read_value_ &= ~(0xFF); \
  88014. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  88015. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88016. }
  88017. #define SET_GPIO_54_dout_register32_SCFG_gmac_phy_rstn { \
  88018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88019. _ezchip_macro_read_value_ &= ~(0xFF); \
  88020. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  88021. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88022. }
  88023. #define SET_GPIO_54_dout_sdio0_pad_card_power_en { \
  88024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88025. _ezchip_macro_read_value_ &= ~(0xFF); \
  88026. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  88027. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88028. }
  88029. #define SET_GPIO_54_dout_sdio0_pad_cclk_out { \
  88030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88031. _ezchip_macro_read_value_ &= ~(0xFF); \
  88032. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  88033. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88034. }
  88035. #define SET_GPIO_54_dout_sdio0_pad_ccmd_oe { \
  88036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88037. _ezchip_macro_read_value_ &= ~(0xFF); \
  88038. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  88039. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88040. }
  88041. #define SET_GPIO_54_dout_sdio0_pad_ccmd_out { \
  88042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88043. _ezchip_macro_read_value_ &= ~(0xFF); \
  88044. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  88045. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88046. }
  88047. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit0 { \
  88048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88049. _ezchip_macro_read_value_ &= ~(0xFF); \
  88050. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  88051. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88052. }
  88053. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit1 { \
  88054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88055. _ezchip_macro_read_value_ &= ~(0xFF); \
  88056. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  88057. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88058. }
  88059. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit2 { \
  88060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88061. _ezchip_macro_read_value_ &= ~(0xFF); \
  88062. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  88063. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88064. }
  88065. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit3 { \
  88066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88067. _ezchip_macro_read_value_ &= ~(0xFF); \
  88068. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  88069. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88070. }
  88071. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit4 { \
  88072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88073. _ezchip_macro_read_value_ &= ~(0xFF); \
  88074. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  88075. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88076. }
  88077. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit5 { \
  88078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88079. _ezchip_macro_read_value_ &= ~(0xFF); \
  88080. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  88081. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88082. }
  88083. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit6 { \
  88084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88085. _ezchip_macro_read_value_ &= ~(0xFF); \
  88086. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  88087. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88088. }
  88089. #define SET_GPIO_54_dout_sdio0_pad_cdata_oe_bit7 { \
  88090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88091. _ezchip_macro_read_value_ &= ~(0xFF); \
  88092. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  88093. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88094. }
  88095. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit0 { \
  88096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88097. _ezchip_macro_read_value_ &= ~(0xFF); \
  88098. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  88099. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88100. }
  88101. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit1 { \
  88102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88103. _ezchip_macro_read_value_ &= ~(0xFF); \
  88104. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  88105. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88106. }
  88107. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit2 { \
  88108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88109. _ezchip_macro_read_value_ &= ~(0xFF); \
  88110. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  88111. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88112. }
  88113. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit3 { \
  88114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88115. _ezchip_macro_read_value_ &= ~(0xFF); \
  88116. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  88117. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88118. }
  88119. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit4 { \
  88120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88121. _ezchip_macro_read_value_ &= ~(0xFF); \
  88122. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  88123. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88124. }
  88125. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit5 { \
  88126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88127. _ezchip_macro_read_value_ &= ~(0xFF); \
  88128. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  88129. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88130. }
  88131. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit6 { \
  88132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88133. _ezchip_macro_read_value_ &= ~(0xFF); \
  88134. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  88135. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88136. }
  88137. #define SET_GPIO_54_dout_sdio0_pad_cdata_out_bit7 { \
  88138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88139. _ezchip_macro_read_value_ &= ~(0xFF); \
  88140. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  88141. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88142. }
  88143. #define SET_GPIO_54_dout_sdio0_pad_rst_n { \
  88144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88145. _ezchip_macro_read_value_ &= ~(0xFF); \
  88146. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  88147. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88148. }
  88149. #define SET_GPIO_54_dout_sdio1_pad_card_power_en { \
  88150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88151. _ezchip_macro_read_value_ &= ~(0xFF); \
  88152. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  88153. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88154. }
  88155. #define SET_GPIO_54_dout_sdio1_pad_cclk_out { \
  88156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88157. _ezchip_macro_read_value_ &= ~(0xFF); \
  88158. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  88159. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88160. }
  88161. #define SET_GPIO_54_dout_sdio1_pad_ccmd_oe { \
  88162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88163. _ezchip_macro_read_value_ &= ~(0xFF); \
  88164. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  88165. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88166. }
  88167. #define SET_GPIO_54_dout_sdio1_pad_ccmd_out { \
  88168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88169. _ezchip_macro_read_value_ &= ~(0xFF); \
  88170. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  88171. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88172. }
  88173. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit0 { \
  88174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88175. _ezchip_macro_read_value_ &= ~(0xFF); \
  88176. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  88177. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88178. }
  88179. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit1 { \
  88180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88181. _ezchip_macro_read_value_ &= ~(0xFF); \
  88182. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  88183. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88184. }
  88185. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit2 { \
  88186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88187. _ezchip_macro_read_value_ &= ~(0xFF); \
  88188. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  88189. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88190. }
  88191. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit3 { \
  88192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88193. _ezchip_macro_read_value_ &= ~(0xFF); \
  88194. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  88195. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88196. }
  88197. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit4 { \
  88198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88199. _ezchip_macro_read_value_ &= ~(0xFF); \
  88200. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  88201. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88202. }
  88203. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit5 { \
  88204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88205. _ezchip_macro_read_value_ &= ~(0xFF); \
  88206. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  88207. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88208. }
  88209. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit6 { \
  88210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88211. _ezchip_macro_read_value_ &= ~(0xFF); \
  88212. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  88213. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88214. }
  88215. #define SET_GPIO_54_dout_sdio1_pad_cdata_oe_bit7 { \
  88216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88217. _ezchip_macro_read_value_ &= ~(0xFF); \
  88218. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  88219. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88220. }
  88221. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit0 { \
  88222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88223. _ezchip_macro_read_value_ &= ~(0xFF); \
  88224. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  88225. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88226. }
  88227. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit1 { \
  88228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88229. _ezchip_macro_read_value_ &= ~(0xFF); \
  88230. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  88231. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88232. }
  88233. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit2 { \
  88234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88235. _ezchip_macro_read_value_ &= ~(0xFF); \
  88236. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  88237. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88238. }
  88239. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit3 { \
  88240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88241. _ezchip_macro_read_value_ &= ~(0xFF); \
  88242. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  88243. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88244. }
  88245. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit4 { \
  88246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88247. _ezchip_macro_read_value_ &= ~(0xFF); \
  88248. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  88249. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88250. }
  88251. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit5 { \
  88252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88253. _ezchip_macro_read_value_ &= ~(0xFF); \
  88254. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  88255. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88256. }
  88257. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit6 { \
  88258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88259. _ezchip_macro_read_value_ &= ~(0xFF); \
  88260. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  88261. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88262. }
  88263. #define SET_GPIO_54_dout_sdio1_pad_cdata_out_bit7 { \
  88264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88265. _ezchip_macro_read_value_ &= ~(0xFF); \
  88266. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  88267. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88268. }
  88269. #define SET_GPIO_54_dout_sdio1_pad_rst_n { \
  88270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88271. _ezchip_macro_read_value_ &= ~(0xFF); \
  88272. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  88273. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88274. }
  88275. #define SET_GPIO_54_dout_spdif_tx_sdout { \
  88276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88277. _ezchip_macro_read_value_ &= ~(0xFF); \
  88278. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  88279. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88280. }
  88281. #define SET_GPIO_54_dout_spdif_tx_sdout_oen { \
  88282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88283. _ezchip_macro_read_value_ &= ~(0xFF); \
  88284. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  88285. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88286. }
  88287. #define SET_GPIO_54_dout_spi0_pad_oe_n { \
  88288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88289. _ezchip_macro_read_value_ &= ~(0xFF); \
  88290. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  88291. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88292. }
  88293. #define SET_GPIO_54_dout_spi0_pad_sck_out { \
  88294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88295. _ezchip_macro_read_value_ &= ~(0xFF); \
  88296. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  88297. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88298. }
  88299. #define SET_GPIO_54_dout_spi0_pad_ss_0_n { \
  88300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88301. _ezchip_macro_read_value_ &= ~(0xFF); \
  88302. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  88303. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88304. }
  88305. #define SET_GPIO_54_dout_spi0_pad_ss_1_n { \
  88306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88307. _ezchip_macro_read_value_ &= ~(0xFF); \
  88308. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  88309. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88310. }
  88311. #define SET_GPIO_54_dout_spi0_pad_txd { \
  88312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88313. _ezchip_macro_read_value_ &= ~(0xFF); \
  88314. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  88315. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88316. }
  88317. #define SET_GPIO_54_dout_spi1_pad_oe_n { \
  88318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88319. _ezchip_macro_read_value_ &= ~(0xFF); \
  88320. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  88321. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88322. }
  88323. #define SET_GPIO_54_dout_spi1_pad_sck_out { \
  88324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88325. _ezchip_macro_read_value_ &= ~(0xFF); \
  88326. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  88327. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88328. }
  88329. #define SET_GPIO_54_dout_spi1_pad_ss_0_n { \
  88330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88331. _ezchip_macro_read_value_ &= ~(0xFF); \
  88332. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  88333. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88334. }
  88335. #define SET_GPIO_54_dout_spi1_pad_ss_1_n { \
  88336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88337. _ezchip_macro_read_value_ &= ~(0xFF); \
  88338. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  88339. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88340. }
  88341. #define SET_GPIO_54_dout_spi1_pad_txd { \
  88342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88343. _ezchip_macro_read_value_ &= ~(0xFF); \
  88344. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  88345. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88346. }
  88347. #define SET_GPIO_54_dout_spi2_pad_oe_n { \
  88348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88349. _ezchip_macro_read_value_ &= ~(0xFF); \
  88350. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  88351. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88352. }
  88353. #define SET_GPIO_54_dout_spi2_pad_sck_out { \
  88354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88355. _ezchip_macro_read_value_ &= ~(0xFF); \
  88356. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  88357. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88358. }
  88359. #define SET_GPIO_54_dout_spi2_pad_ss_0_n { \
  88360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88361. _ezchip_macro_read_value_ &= ~(0xFF); \
  88362. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  88363. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88364. }
  88365. #define SET_GPIO_54_dout_spi2_pad_ss_1_n { \
  88366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88367. _ezchip_macro_read_value_ &= ~(0xFF); \
  88368. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  88369. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88370. }
  88371. #define SET_GPIO_54_dout_spi2_pad_txd { \
  88372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88373. _ezchip_macro_read_value_ &= ~(0xFF); \
  88374. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  88375. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88376. }
  88377. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit0 { \
  88378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88379. _ezchip_macro_read_value_ &= ~(0xFF); \
  88380. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  88381. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88382. }
  88383. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit1 { \
  88384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88385. _ezchip_macro_read_value_ &= ~(0xFF); \
  88386. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  88387. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88388. }
  88389. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit2 { \
  88390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88391. _ezchip_macro_read_value_ &= ~(0xFF); \
  88392. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  88393. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88394. }
  88395. #define SET_GPIO_54_dout_spi2ahb_pad_oe_n_bit3 { \
  88396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88397. _ezchip_macro_read_value_ &= ~(0xFF); \
  88398. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  88399. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88400. }
  88401. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit0 { \
  88402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88403. _ezchip_macro_read_value_ &= ~(0xFF); \
  88404. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  88405. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88406. }
  88407. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit1 { \
  88408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88409. _ezchip_macro_read_value_ &= ~(0xFF); \
  88410. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  88411. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88412. }
  88413. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit2 { \
  88414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88415. _ezchip_macro_read_value_ &= ~(0xFF); \
  88416. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  88417. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88418. }
  88419. #define SET_GPIO_54_dout_spi2ahb_pad_txd_bit3 { \
  88420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88421. _ezchip_macro_read_value_ &= ~(0xFF); \
  88422. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  88423. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88424. }
  88425. #define SET_GPIO_54_dout_spi3_pad_oe_n { \
  88426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88427. _ezchip_macro_read_value_ &= ~(0xFF); \
  88428. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  88429. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88430. }
  88431. #define SET_GPIO_54_dout_spi3_pad_sck_out { \
  88432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88433. _ezchip_macro_read_value_ &= ~(0xFF); \
  88434. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  88435. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88436. }
  88437. #define SET_GPIO_54_dout_spi3_pad_ss_0_n { \
  88438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88439. _ezchip_macro_read_value_ &= ~(0xFF); \
  88440. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  88441. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88442. }
  88443. #define SET_GPIO_54_dout_spi3_pad_ss_1_n { \
  88444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88445. _ezchip_macro_read_value_ &= ~(0xFF); \
  88446. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  88447. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88448. }
  88449. #define SET_GPIO_54_dout_spi3_pad_txd { \
  88450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88451. _ezchip_macro_read_value_ &= ~(0xFF); \
  88452. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  88453. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88454. }
  88455. #define SET_GPIO_54_dout_uart0_pad_dtrn { \
  88456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88457. _ezchip_macro_read_value_ &= ~(0xFF); \
  88458. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  88459. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88460. }
  88461. #define SET_GPIO_54_dout_uart0_pad_rtsn { \
  88462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88463. _ezchip_macro_read_value_ &= ~(0xFF); \
  88464. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  88465. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88466. }
  88467. #define SET_GPIO_54_dout_uart0_pad_sout { \
  88468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88469. _ezchip_macro_read_value_ &= ~(0xFF); \
  88470. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  88471. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88472. }
  88473. #define SET_GPIO_54_dout_uart1_pad_sout { \
  88474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88475. _ezchip_macro_read_value_ &= ~(0xFF); \
  88476. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  88477. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88478. }
  88479. #define SET_GPIO_54_dout_uart2_pad_dtr_n { \
  88480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88481. _ezchip_macro_read_value_ &= ~(0xFF); \
  88482. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  88483. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88484. }
  88485. #define SET_GPIO_54_dout_uart2_pad_rts_n { \
  88486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88487. _ezchip_macro_read_value_ &= ~(0xFF); \
  88488. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  88489. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88490. }
  88491. #define SET_GPIO_54_dout_uart2_pad_sout { \
  88492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88493. _ezchip_macro_read_value_ &= ~(0xFF); \
  88494. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  88495. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88496. }
  88497. #define SET_GPIO_54_dout_uart3_pad_sout { \
  88498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88499. _ezchip_macro_read_value_ &= ~(0xFF); \
  88500. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  88501. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88502. }
  88503. #define SET_GPIO_54_dout_usb_drv_bus { \
  88504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_dout_REG_ADDR); \
  88505. _ezchip_macro_read_value_ &= ~(0xFF); \
  88506. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  88507. MA_OUTW(gpio_54_dout_REG_ADDR,_ezchip_macro_read_value_); \
  88508. }
  88509. #define SET_GPIO_54_doen_reverse_(en) { \
  88510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88511. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  88512. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  88513. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88514. }
  88515. #define SET_GPIO_54_doen_LOW { \
  88516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88517. _ezchip_macro_read_value_ &= ~(0xFF); \
  88518. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  88519. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88520. }
  88521. #define SET_GPIO_54_doen_HIGH { \
  88522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88523. _ezchip_macro_read_value_ &= ~(0xFF); \
  88524. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  88525. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88526. }
  88527. #define SET_GPIO_54_doen_clk_gmac_tophyref { \
  88528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88529. _ezchip_macro_read_value_ &= ~(0xFF); \
  88530. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  88531. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88532. }
  88533. #define SET_GPIO_54_doen_cpu_jtag_tdo { \
  88534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88535. _ezchip_macro_read_value_ &= ~(0xFF); \
  88536. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  88537. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88538. }
  88539. #define SET_GPIO_54_doen_cpu_jtag_tdo_oen { \
  88540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88541. _ezchip_macro_read_value_ &= ~(0xFF); \
  88542. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  88543. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88544. }
  88545. #define SET_GPIO_54_doen_dmic_clk_out { \
  88546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88547. _ezchip_macro_read_value_ &= ~(0xFF); \
  88548. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  88549. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88550. }
  88551. #define SET_GPIO_54_doen_dsp_JTDOEn_pad { \
  88552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88553. _ezchip_macro_read_value_ &= ~(0xFF); \
  88554. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  88555. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88556. }
  88557. #define SET_GPIO_54_doen_dsp_JTDO_pad { \
  88558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88559. _ezchip_macro_read_value_ &= ~(0xFF); \
  88560. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  88561. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88562. }
  88563. #define SET_GPIO_54_doen_i2c0_pad_sck_oe { \
  88564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88565. _ezchip_macro_read_value_ &= ~(0xFF); \
  88566. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  88567. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88568. }
  88569. #define SET_GPIO_54_doen_i2c0_pad_sda_oe { \
  88570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88571. _ezchip_macro_read_value_ &= ~(0xFF); \
  88572. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  88573. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88574. }
  88575. #define SET_GPIO_54_doen_i2c1_pad_sck_oe { \
  88576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88577. _ezchip_macro_read_value_ &= ~(0xFF); \
  88578. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  88579. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88580. }
  88581. #define SET_GPIO_54_doen_i2c1_pad_sda_oe { \
  88582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88583. _ezchip_macro_read_value_ &= ~(0xFF); \
  88584. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  88585. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88586. }
  88587. #define SET_GPIO_54_doen_i2c2_pad_sck_oe { \
  88588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88589. _ezchip_macro_read_value_ &= ~(0xFF); \
  88590. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  88591. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88592. }
  88593. #define SET_GPIO_54_doen_i2c2_pad_sda_oe { \
  88594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88595. _ezchip_macro_read_value_ &= ~(0xFF); \
  88596. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  88597. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88598. }
  88599. #define SET_GPIO_54_doen_i2c3_pad_sck_oe { \
  88600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88601. _ezchip_macro_read_value_ &= ~(0xFF); \
  88602. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  88603. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88604. }
  88605. #define SET_GPIO_54_doen_i2c3_pad_sda_oe { \
  88606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88607. _ezchip_macro_read_value_ &= ~(0xFF); \
  88608. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  88609. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88610. }
  88611. #define SET_GPIO_54_doen_i2srx_bclk_out { \
  88612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88613. _ezchip_macro_read_value_ &= ~(0xFF); \
  88614. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  88615. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88616. }
  88617. #define SET_GPIO_54_doen_i2srx_bclk_out_oen { \
  88618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88619. _ezchip_macro_read_value_ &= ~(0xFF); \
  88620. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  88621. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88622. }
  88623. #define SET_GPIO_54_doen_i2srx_lrck_out { \
  88624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88625. _ezchip_macro_read_value_ &= ~(0xFF); \
  88626. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  88627. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88628. }
  88629. #define SET_GPIO_54_doen_i2srx_lrck_out_oen { \
  88630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88631. _ezchip_macro_read_value_ &= ~(0xFF); \
  88632. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  88633. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88634. }
  88635. #define SET_GPIO_54_doen_i2srx_mclk_out { \
  88636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88637. _ezchip_macro_read_value_ &= ~(0xFF); \
  88638. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  88639. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88640. }
  88641. #define SET_GPIO_54_doen_i2stx_bclk_out { \
  88642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88643. _ezchip_macro_read_value_ &= ~(0xFF); \
  88644. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  88645. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88646. }
  88647. #define SET_GPIO_54_doen_i2stx_bclk_out_oen { \
  88648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88649. _ezchip_macro_read_value_ &= ~(0xFF); \
  88650. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  88651. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88652. }
  88653. #define SET_GPIO_54_doen_i2stx_lrck_out { \
  88654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88655. _ezchip_macro_read_value_ &= ~(0xFF); \
  88656. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  88657. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88658. }
  88659. #define SET_GPIO_54_doen_i2stx_lrckout_oen { \
  88660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88661. _ezchip_macro_read_value_ &= ~(0xFF); \
  88662. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  88663. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88664. }
  88665. #define SET_GPIO_54_doen_i2stx_mclk_out { \
  88666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88667. _ezchip_macro_read_value_ &= ~(0xFF); \
  88668. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  88669. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88670. }
  88671. #define SET_GPIO_54_doen_i2stx_sdout0 { \
  88672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88673. _ezchip_macro_read_value_ &= ~(0xFF); \
  88674. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  88675. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88676. }
  88677. #define SET_GPIO_54_doen_i2stx_sdout1 { \
  88678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88679. _ezchip_macro_read_value_ &= ~(0xFF); \
  88680. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  88681. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88682. }
  88683. #define SET_GPIO_54_doen_lcd_pad_csm_n { \
  88684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88685. _ezchip_macro_read_value_ &= ~(0xFF); \
  88686. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  88687. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88688. }
  88689. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit0 { \
  88690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88691. _ezchip_macro_read_value_ &= ~(0xFF); \
  88692. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  88693. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88694. }
  88695. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit1 { \
  88696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88697. _ezchip_macro_read_value_ &= ~(0xFF); \
  88698. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  88699. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88700. }
  88701. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit2 { \
  88702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88703. _ezchip_macro_read_value_ &= ~(0xFF); \
  88704. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  88705. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88706. }
  88707. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit3 { \
  88708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88709. _ezchip_macro_read_value_ &= ~(0xFF); \
  88710. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  88711. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88712. }
  88713. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit4 { \
  88714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88715. _ezchip_macro_read_value_ &= ~(0xFF); \
  88716. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  88717. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88718. }
  88719. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit5 { \
  88720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88721. _ezchip_macro_read_value_ &= ~(0xFF); \
  88722. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  88723. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88724. }
  88725. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit6 { \
  88726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88727. _ezchip_macro_read_value_ &= ~(0xFF); \
  88728. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  88729. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88730. }
  88731. #define SET_GPIO_54_doen_pwm_pad_oe_n_bit7 { \
  88732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88733. _ezchip_macro_read_value_ &= ~(0xFF); \
  88734. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  88735. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88736. }
  88737. #define SET_GPIO_54_doen_pwm_pad_out_bit0 { \
  88738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88739. _ezchip_macro_read_value_ &= ~(0xFF); \
  88740. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  88741. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88742. }
  88743. #define SET_GPIO_54_doen_pwm_pad_out_bit1 { \
  88744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88745. _ezchip_macro_read_value_ &= ~(0xFF); \
  88746. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  88747. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88748. }
  88749. #define SET_GPIO_54_doen_pwm_pad_out_bit2 { \
  88750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88751. _ezchip_macro_read_value_ &= ~(0xFF); \
  88752. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  88753. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88754. }
  88755. #define SET_GPIO_54_doen_pwm_pad_out_bit3 { \
  88756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88757. _ezchip_macro_read_value_ &= ~(0xFF); \
  88758. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  88759. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88760. }
  88761. #define SET_GPIO_54_doen_pwm_pad_out_bit4 { \
  88762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88763. _ezchip_macro_read_value_ &= ~(0xFF); \
  88764. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  88765. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88766. }
  88767. #define SET_GPIO_54_doen_pwm_pad_out_bit5 { \
  88768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88769. _ezchip_macro_read_value_ &= ~(0xFF); \
  88770. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  88771. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88772. }
  88773. #define SET_GPIO_54_doen_pwm_pad_out_bit6 { \
  88774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88775. _ezchip_macro_read_value_ &= ~(0xFF); \
  88776. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  88777. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88778. }
  88779. #define SET_GPIO_54_doen_pwm_pad_out_bit7 { \
  88780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88781. _ezchip_macro_read_value_ &= ~(0xFF); \
  88782. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  88783. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88784. }
  88785. #define SET_GPIO_54_doen_pwmdac_left_out { \
  88786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88787. _ezchip_macro_read_value_ &= ~(0xFF); \
  88788. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  88789. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88790. }
  88791. #define SET_GPIO_54_doen_pwmdac_right_out { \
  88792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88793. _ezchip_macro_read_value_ &= ~(0xFF); \
  88794. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  88795. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88796. }
  88797. #define SET_GPIO_54_doen_qspi_csn1_out { \
  88798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88799. _ezchip_macro_read_value_ &= ~(0xFF); \
  88800. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  88801. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88802. }
  88803. #define SET_GPIO_54_doen_qspi_csn2_out { \
  88804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88805. _ezchip_macro_read_value_ &= ~(0xFF); \
  88806. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  88807. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88808. }
  88809. #define SET_GPIO_54_doen_qspi_csn3_out { \
  88810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88811. _ezchip_macro_read_value_ &= ~(0xFF); \
  88812. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  88813. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88814. }
  88815. #define SET_GPIO_54_doen_register23_SCFG_cmsensor_rst0 { \
  88816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88817. _ezchip_macro_read_value_ &= ~(0xFF); \
  88818. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  88819. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88820. }
  88821. #define SET_GPIO_54_doen_register23_SCFG_cmsensor_rst1 { \
  88822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88823. _ezchip_macro_read_value_ &= ~(0xFF); \
  88824. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  88825. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88826. }
  88827. #define SET_GPIO_54_doen_register32_SCFG_gmac_phy_rstn { \
  88828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88829. _ezchip_macro_read_value_ &= ~(0xFF); \
  88830. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  88831. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88832. }
  88833. #define SET_GPIO_54_doen_sdio0_pad_card_power_en { \
  88834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88835. _ezchip_macro_read_value_ &= ~(0xFF); \
  88836. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  88837. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88838. }
  88839. #define SET_GPIO_54_doen_sdio0_pad_cclk_out { \
  88840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88841. _ezchip_macro_read_value_ &= ~(0xFF); \
  88842. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  88843. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88844. }
  88845. #define SET_GPIO_54_doen_sdio0_pad_ccmd_oe { \
  88846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88847. _ezchip_macro_read_value_ &= ~(0xFF); \
  88848. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  88849. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88850. }
  88851. #define SET_GPIO_54_doen_sdio0_pad_ccmd_out { \
  88852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88853. _ezchip_macro_read_value_ &= ~(0xFF); \
  88854. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  88855. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88856. }
  88857. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit0 { \
  88858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88859. _ezchip_macro_read_value_ &= ~(0xFF); \
  88860. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  88861. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88862. }
  88863. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit1 { \
  88864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88865. _ezchip_macro_read_value_ &= ~(0xFF); \
  88866. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  88867. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88868. }
  88869. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit2 { \
  88870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88871. _ezchip_macro_read_value_ &= ~(0xFF); \
  88872. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  88873. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88874. }
  88875. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit3 { \
  88876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88877. _ezchip_macro_read_value_ &= ~(0xFF); \
  88878. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  88879. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88880. }
  88881. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit4 { \
  88882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88883. _ezchip_macro_read_value_ &= ~(0xFF); \
  88884. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  88885. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88886. }
  88887. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit5 { \
  88888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88889. _ezchip_macro_read_value_ &= ~(0xFF); \
  88890. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  88891. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88892. }
  88893. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit6 { \
  88894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88895. _ezchip_macro_read_value_ &= ~(0xFF); \
  88896. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  88897. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88898. }
  88899. #define SET_GPIO_54_doen_sdio0_pad_cdata_oe_bit7 { \
  88900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88901. _ezchip_macro_read_value_ &= ~(0xFF); \
  88902. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  88903. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88904. }
  88905. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit0 { \
  88906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88907. _ezchip_macro_read_value_ &= ~(0xFF); \
  88908. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  88909. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88910. }
  88911. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit1 { \
  88912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88913. _ezchip_macro_read_value_ &= ~(0xFF); \
  88914. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  88915. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88916. }
  88917. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit2 { \
  88918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88919. _ezchip_macro_read_value_ &= ~(0xFF); \
  88920. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  88921. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88922. }
  88923. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit3 { \
  88924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88925. _ezchip_macro_read_value_ &= ~(0xFF); \
  88926. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  88927. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88928. }
  88929. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit4 { \
  88930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88931. _ezchip_macro_read_value_ &= ~(0xFF); \
  88932. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  88933. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88934. }
  88935. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit5 { \
  88936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88937. _ezchip_macro_read_value_ &= ~(0xFF); \
  88938. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  88939. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88940. }
  88941. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit6 { \
  88942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88943. _ezchip_macro_read_value_ &= ~(0xFF); \
  88944. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  88945. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88946. }
  88947. #define SET_GPIO_54_doen_sdio0_pad_cdata_out_bit7 { \
  88948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88949. _ezchip_macro_read_value_ &= ~(0xFF); \
  88950. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  88951. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88952. }
  88953. #define SET_GPIO_54_doen_sdio0_pad_rst_n { \
  88954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88955. _ezchip_macro_read_value_ &= ~(0xFF); \
  88956. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  88957. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88958. }
  88959. #define SET_GPIO_54_doen_sdio1_pad_card_power_en { \
  88960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88961. _ezchip_macro_read_value_ &= ~(0xFF); \
  88962. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  88963. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88964. }
  88965. #define SET_GPIO_54_doen_sdio1_pad_cclk_out { \
  88966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88967. _ezchip_macro_read_value_ &= ~(0xFF); \
  88968. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  88969. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88970. }
  88971. #define SET_GPIO_54_doen_sdio1_pad_ccmd_oe { \
  88972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88973. _ezchip_macro_read_value_ &= ~(0xFF); \
  88974. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  88975. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88976. }
  88977. #define SET_GPIO_54_doen_sdio1_pad_ccmd_out { \
  88978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88979. _ezchip_macro_read_value_ &= ~(0xFF); \
  88980. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  88981. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88982. }
  88983. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit0 { \
  88984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88985. _ezchip_macro_read_value_ &= ~(0xFF); \
  88986. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  88987. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88988. }
  88989. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit1 { \
  88990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88991. _ezchip_macro_read_value_ &= ~(0xFF); \
  88992. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  88993. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  88994. }
  88995. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit2 { \
  88996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  88997. _ezchip_macro_read_value_ &= ~(0xFF); \
  88998. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  88999. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89000. }
  89001. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit3 { \
  89002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89003. _ezchip_macro_read_value_ &= ~(0xFF); \
  89004. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  89005. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89006. }
  89007. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit4 { \
  89008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89009. _ezchip_macro_read_value_ &= ~(0xFF); \
  89010. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  89011. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89012. }
  89013. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit5 { \
  89014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89015. _ezchip_macro_read_value_ &= ~(0xFF); \
  89016. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  89017. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89018. }
  89019. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit6 { \
  89020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89021. _ezchip_macro_read_value_ &= ~(0xFF); \
  89022. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  89023. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89024. }
  89025. #define SET_GPIO_54_doen_sdio1_pad_cdata_oe_bit7 { \
  89026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89027. _ezchip_macro_read_value_ &= ~(0xFF); \
  89028. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  89029. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89030. }
  89031. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit0 { \
  89032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89033. _ezchip_macro_read_value_ &= ~(0xFF); \
  89034. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  89035. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89036. }
  89037. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit1 { \
  89038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89039. _ezchip_macro_read_value_ &= ~(0xFF); \
  89040. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  89041. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89042. }
  89043. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit2 { \
  89044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89045. _ezchip_macro_read_value_ &= ~(0xFF); \
  89046. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  89047. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89048. }
  89049. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit3 { \
  89050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89051. _ezchip_macro_read_value_ &= ~(0xFF); \
  89052. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  89053. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89054. }
  89055. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit4 { \
  89056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89057. _ezchip_macro_read_value_ &= ~(0xFF); \
  89058. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  89059. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89060. }
  89061. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit5 { \
  89062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89063. _ezchip_macro_read_value_ &= ~(0xFF); \
  89064. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  89065. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89066. }
  89067. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit6 { \
  89068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89069. _ezchip_macro_read_value_ &= ~(0xFF); \
  89070. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  89071. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89072. }
  89073. #define SET_GPIO_54_doen_sdio1_pad_cdata_out_bit7 { \
  89074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89075. _ezchip_macro_read_value_ &= ~(0xFF); \
  89076. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  89077. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89078. }
  89079. #define SET_GPIO_54_doen_sdio1_pad_rst_n { \
  89080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89081. _ezchip_macro_read_value_ &= ~(0xFF); \
  89082. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  89083. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89084. }
  89085. #define SET_GPIO_54_doen_spdif_tx_sdout { \
  89086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89087. _ezchip_macro_read_value_ &= ~(0xFF); \
  89088. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  89089. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89090. }
  89091. #define SET_GPIO_54_doen_spdif_tx_sdout_oen { \
  89092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89093. _ezchip_macro_read_value_ &= ~(0xFF); \
  89094. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  89095. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89096. }
  89097. #define SET_GPIO_54_doen_spi0_pad_oe_n { \
  89098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89099. _ezchip_macro_read_value_ &= ~(0xFF); \
  89100. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  89101. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89102. }
  89103. #define SET_GPIO_54_doen_spi0_pad_sck_out { \
  89104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89105. _ezchip_macro_read_value_ &= ~(0xFF); \
  89106. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  89107. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89108. }
  89109. #define SET_GPIO_54_doen_spi0_pad_ss_0_n { \
  89110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89111. _ezchip_macro_read_value_ &= ~(0xFF); \
  89112. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  89113. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89114. }
  89115. #define SET_GPIO_54_doen_spi0_pad_ss_1_n { \
  89116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89117. _ezchip_macro_read_value_ &= ~(0xFF); \
  89118. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  89119. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89120. }
  89121. #define SET_GPIO_54_doen_spi0_pad_txd { \
  89122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89123. _ezchip_macro_read_value_ &= ~(0xFF); \
  89124. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  89125. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89126. }
  89127. #define SET_GPIO_54_doen_spi1_pad_oe_n { \
  89128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89129. _ezchip_macro_read_value_ &= ~(0xFF); \
  89130. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  89131. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89132. }
  89133. #define SET_GPIO_54_doen_spi1_pad_sck_out { \
  89134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89135. _ezchip_macro_read_value_ &= ~(0xFF); \
  89136. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  89137. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89138. }
  89139. #define SET_GPIO_54_doen_spi1_pad_ss_0_n { \
  89140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89141. _ezchip_macro_read_value_ &= ~(0xFF); \
  89142. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  89143. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89144. }
  89145. #define SET_GPIO_54_doen_spi1_pad_ss_1_n { \
  89146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89147. _ezchip_macro_read_value_ &= ~(0xFF); \
  89148. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  89149. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89150. }
  89151. #define SET_GPIO_54_doen_spi1_pad_txd { \
  89152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89153. _ezchip_macro_read_value_ &= ~(0xFF); \
  89154. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  89155. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89156. }
  89157. #define SET_GPIO_54_doen_spi2_pad_oe_n { \
  89158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89159. _ezchip_macro_read_value_ &= ~(0xFF); \
  89160. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  89161. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89162. }
  89163. #define SET_GPIO_54_doen_spi2_pad_sck_out { \
  89164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89165. _ezchip_macro_read_value_ &= ~(0xFF); \
  89166. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  89167. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89168. }
  89169. #define SET_GPIO_54_doen_spi2_pad_ss_0_n { \
  89170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89171. _ezchip_macro_read_value_ &= ~(0xFF); \
  89172. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  89173. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89174. }
  89175. #define SET_GPIO_54_doen_spi2_pad_ss_1_n { \
  89176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89177. _ezchip_macro_read_value_ &= ~(0xFF); \
  89178. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  89179. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89180. }
  89181. #define SET_GPIO_54_doen_spi2_pad_txd { \
  89182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89183. _ezchip_macro_read_value_ &= ~(0xFF); \
  89184. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  89185. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89186. }
  89187. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit0 { \
  89188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89189. _ezchip_macro_read_value_ &= ~(0xFF); \
  89190. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  89191. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89192. }
  89193. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit1 { \
  89194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89195. _ezchip_macro_read_value_ &= ~(0xFF); \
  89196. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  89197. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89198. }
  89199. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit2 { \
  89200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89201. _ezchip_macro_read_value_ &= ~(0xFF); \
  89202. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  89203. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89204. }
  89205. #define SET_GPIO_54_doen_spi2ahb_pad_oe_n_bit3 { \
  89206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89207. _ezchip_macro_read_value_ &= ~(0xFF); \
  89208. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  89209. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89210. }
  89211. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit0 { \
  89212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89213. _ezchip_macro_read_value_ &= ~(0xFF); \
  89214. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  89215. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89216. }
  89217. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit1 { \
  89218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89219. _ezchip_macro_read_value_ &= ~(0xFF); \
  89220. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  89221. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89222. }
  89223. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit2 { \
  89224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89225. _ezchip_macro_read_value_ &= ~(0xFF); \
  89226. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  89227. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89228. }
  89229. #define SET_GPIO_54_doen_spi2ahb_pad_txd_bit3 { \
  89230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89231. _ezchip_macro_read_value_ &= ~(0xFF); \
  89232. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  89233. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89234. }
  89235. #define SET_GPIO_54_doen_spi3_pad_oe_n { \
  89236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89237. _ezchip_macro_read_value_ &= ~(0xFF); \
  89238. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  89239. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89240. }
  89241. #define SET_GPIO_54_doen_spi3_pad_sck_out { \
  89242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89243. _ezchip_macro_read_value_ &= ~(0xFF); \
  89244. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  89245. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89246. }
  89247. #define SET_GPIO_54_doen_spi3_pad_ss_0_n { \
  89248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89249. _ezchip_macro_read_value_ &= ~(0xFF); \
  89250. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  89251. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89252. }
  89253. #define SET_GPIO_54_doen_spi3_pad_ss_1_n { \
  89254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89255. _ezchip_macro_read_value_ &= ~(0xFF); \
  89256. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  89257. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89258. }
  89259. #define SET_GPIO_54_doen_spi3_pad_txd { \
  89260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89261. _ezchip_macro_read_value_ &= ~(0xFF); \
  89262. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  89263. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89264. }
  89265. #define SET_GPIO_54_doen_uart0_pad_dtrn { \
  89266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89267. _ezchip_macro_read_value_ &= ~(0xFF); \
  89268. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  89269. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89270. }
  89271. #define SET_GPIO_54_doen_uart0_pad_rtsn { \
  89272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89273. _ezchip_macro_read_value_ &= ~(0xFF); \
  89274. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  89275. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89276. }
  89277. #define SET_GPIO_54_doen_uart0_pad_sout { \
  89278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89279. _ezchip_macro_read_value_ &= ~(0xFF); \
  89280. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  89281. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89282. }
  89283. #define SET_GPIO_54_doen_uart1_pad_sout { \
  89284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89285. _ezchip_macro_read_value_ &= ~(0xFF); \
  89286. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  89287. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89288. }
  89289. #define SET_GPIO_54_doen_uart2_pad_dtr_n { \
  89290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89291. _ezchip_macro_read_value_ &= ~(0xFF); \
  89292. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  89293. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89294. }
  89295. #define SET_GPIO_54_doen_uart2_pad_rts_n { \
  89296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89297. _ezchip_macro_read_value_ &= ~(0xFF); \
  89298. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  89299. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89300. }
  89301. #define SET_GPIO_54_doen_uart2_pad_sout { \
  89302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89303. _ezchip_macro_read_value_ &= ~(0xFF); \
  89304. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  89305. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89306. }
  89307. #define SET_GPIO_54_doen_uart3_pad_sout { \
  89308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89309. _ezchip_macro_read_value_ &= ~(0xFF); \
  89310. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  89311. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89312. }
  89313. #define SET_GPIO_54_doen_usb_drv_bus { \
  89314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_54_doen_REG_ADDR); \
  89315. _ezchip_macro_read_value_ &= ~(0xFF); \
  89316. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  89317. MA_OUTW(gpio_54_doen_REG_ADDR,_ezchip_macro_read_value_); \
  89318. }
  89319. #define SET_GPIO_55_dout_reverse_(en) { \
  89320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89321. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  89322. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  89323. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89324. }
  89325. #define SET_GPIO_55_dout_LOW { \
  89326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89327. _ezchip_macro_read_value_ &= ~(0xFF); \
  89328. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  89329. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89330. }
  89331. #define SET_GPIO_55_dout_HIGH { \
  89332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89333. _ezchip_macro_read_value_ &= ~(0xFF); \
  89334. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  89335. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89336. }
  89337. #define SET_GPIO_55_dout_clk_gmac_tophyref { \
  89338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89339. _ezchip_macro_read_value_ &= ~(0xFF); \
  89340. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  89341. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89342. }
  89343. #define SET_GPIO_55_dout_cpu_jtag_tdo { \
  89344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89345. _ezchip_macro_read_value_ &= ~(0xFF); \
  89346. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  89347. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89348. }
  89349. #define SET_GPIO_55_dout_cpu_jtag_tdo_oen { \
  89350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89351. _ezchip_macro_read_value_ &= ~(0xFF); \
  89352. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  89353. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89354. }
  89355. #define SET_GPIO_55_dout_dmic_clk_out { \
  89356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89357. _ezchip_macro_read_value_ &= ~(0xFF); \
  89358. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  89359. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89360. }
  89361. #define SET_GPIO_55_dout_dsp_JTDOEn_pad { \
  89362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89363. _ezchip_macro_read_value_ &= ~(0xFF); \
  89364. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  89365. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89366. }
  89367. #define SET_GPIO_55_dout_dsp_JTDO_pad { \
  89368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89369. _ezchip_macro_read_value_ &= ~(0xFF); \
  89370. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  89371. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89372. }
  89373. #define SET_GPIO_55_dout_i2c0_pad_sck_oe { \
  89374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89375. _ezchip_macro_read_value_ &= ~(0xFF); \
  89376. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  89377. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89378. }
  89379. #define SET_GPIO_55_dout_i2c0_pad_sda_oe { \
  89380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89381. _ezchip_macro_read_value_ &= ~(0xFF); \
  89382. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  89383. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89384. }
  89385. #define SET_GPIO_55_dout_i2c1_pad_sck_oe { \
  89386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89387. _ezchip_macro_read_value_ &= ~(0xFF); \
  89388. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  89389. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89390. }
  89391. #define SET_GPIO_55_dout_i2c1_pad_sda_oe { \
  89392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89393. _ezchip_macro_read_value_ &= ~(0xFF); \
  89394. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  89395. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89396. }
  89397. #define SET_GPIO_55_dout_i2c2_pad_sck_oe { \
  89398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89399. _ezchip_macro_read_value_ &= ~(0xFF); \
  89400. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  89401. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89402. }
  89403. #define SET_GPIO_55_dout_i2c2_pad_sda_oe { \
  89404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89405. _ezchip_macro_read_value_ &= ~(0xFF); \
  89406. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  89407. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89408. }
  89409. #define SET_GPIO_55_dout_i2c3_pad_sck_oe { \
  89410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89411. _ezchip_macro_read_value_ &= ~(0xFF); \
  89412. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  89413. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89414. }
  89415. #define SET_GPIO_55_dout_i2c3_pad_sda_oe { \
  89416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89417. _ezchip_macro_read_value_ &= ~(0xFF); \
  89418. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  89419. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89420. }
  89421. #define SET_GPIO_55_dout_i2srx_bclk_out { \
  89422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89423. _ezchip_macro_read_value_ &= ~(0xFF); \
  89424. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  89425. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89426. }
  89427. #define SET_GPIO_55_dout_i2srx_bclk_out_oen { \
  89428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89429. _ezchip_macro_read_value_ &= ~(0xFF); \
  89430. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  89431. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89432. }
  89433. #define SET_GPIO_55_dout_i2srx_lrck_out { \
  89434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89435. _ezchip_macro_read_value_ &= ~(0xFF); \
  89436. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  89437. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89438. }
  89439. #define SET_GPIO_55_dout_i2srx_lrck_out_oen { \
  89440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89441. _ezchip_macro_read_value_ &= ~(0xFF); \
  89442. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  89443. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89444. }
  89445. #define SET_GPIO_55_dout_i2srx_mclk_out { \
  89446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89447. _ezchip_macro_read_value_ &= ~(0xFF); \
  89448. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  89449. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89450. }
  89451. #define SET_GPIO_55_dout_i2stx_bclk_out { \
  89452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89453. _ezchip_macro_read_value_ &= ~(0xFF); \
  89454. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  89455. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89456. }
  89457. #define SET_GPIO_55_dout_i2stx_bclk_out_oen { \
  89458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89459. _ezchip_macro_read_value_ &= ~(0xFF); \
  89460. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  89461. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89462. }
  89463. #define SET_GPIO_55_dout_i2stx_lrck_out { \
  89464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89465. _ezchip_macro_read_value_ &= ~(0xFF); \
  89466. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  89467. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89468. }
  89469. #define SET_GPIO_55_dout_i2stx_lrckout_oen { \
  89470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89471. _ezchip_macro_read_value_ &= ~(0xFF); \
  89472. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  89473. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89474. }
  89475. #define SET_GPIO_55_dout_i2stx_mclk_out { \
  89476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89477. _ezchip_macro_read_value_ &= ~(0xFF); \
  89478. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  89479. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89480. }
  89481. #define SET_GPIO_55_dout_i2stx_sdout0 { \
  89482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89483. _ezchip_macro_read_value_ &= ~(0xFF); \
  89484. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  89485. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89486. }
  89487. #define SET_GPIO_55_dout_i2stx_sdout1 { \
  89488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89489. _ezchip_macro_read_value_ &= ~(0xFF); \
  89490. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  89491. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89492. }
  89493. #define SET_GPIO_55_dout_lcd_pad_csm_n { \
  89494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89495. _ezchip_macro_read_value_ &= ~(0xFF); \
  89496. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  89497. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89498. }
  89499. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit0 { \
  89500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89501. _ezchip_macro_read_value_ &= ~(0xFF); \
  89502. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  89503. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89504. }
  89505. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit1 { \
  89506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89507. _ezchip_macro_read_value_ &= ~(0xFF); \
  89508. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  89509. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89510. }
  89511. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit2 { \
  89512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89513. _ezchip_macro_read_value_ &= ~(0xFF); \
  89514. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  89515. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89516. }
  89517. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit3 { \
  89518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89519. _ezchip_macro_read_value_ &= ~(0xFF); \
  89520. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  89521. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89522. }
  89523. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit4 { \
  89524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89525. _ezchip_macro_read_value_ &= ~(0xFF); \
  89526. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  89527. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89528. }
  89529. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit5 { \
  89530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89531. _ezchip_macro_read_value_ &= ~(0xFF); \
  89532. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  89533. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89534. }
  89535. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit6 { \
  89536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89537. _ezchip_macro_read_value_ &= ~(0xFF); \
  89538. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  89539. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89540. }
  89541. #define SET_GPIO_55_dout_pwm_pad_oe_n_bit7 { \
  89542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89543. _ezchip_macro_read_value_ &= ~(0xFF); \
  89544. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  89545. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89546. }
  89547. #define SET_GPIO_55_dout_pwm_pad_out_bit0 { \
  89548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89549. _ezchip_macro_read_value_ &= ~(0xFF); \
  89550. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  89551. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89552. }
  89553. #define SET_GPIO_55_dout_pwm_pad_out_bit1 { \
  89554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89555. _ezchip_macro_read_value_ &= ~(0xFF); \
  89556. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  89557. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89558. }
  89559. #define SET_GPIO_55_dout_pwm_pad_out_bit2 { \
  89560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89561. _ezchip_macro_read_value_ &= ~(0xFF); \
  89562. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  89563. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89564. }
  89565. #define SET_GPIO_55_dout_pwm_pad_out_bit3 { \
  89566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89567. _ezchip_macro_read_value_ &= ~(0xFF); \
  89568. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  89569. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89570. }
  89571. #define SET_GPIO_55_dout_pwm_pad_out_bit4 { \
  89572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89573. _ezchip_macro_read_value_ &= ~(0xFF); \
  89574. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  89575. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89576. }
  89577. #define SET_GPIO_55_dout_pwm_pad_out_bit5 { \
  89578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89579. _ezchip_macro_read_value_ &= ~(0xFF); \
  89580. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  89581. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89582. }
  89583. #define SET_GPIO_55_dout_pwm_pad_out_bit6 { \
  89584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89585. _ezchip_macro_read_value_ &= ~(0xFF); \
  89586. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  89587. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89588. }
  89589. #define SET_GPIO_55_dout_pwm_pad_out_bit7 { \
  89590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89591. _ezchip_macro_read_value_ &= ~(0xFF); \
  89592. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  89593. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89594. }
  89595. #define SET_GPIO_55_dout_pwmdac_left_out { \
  89596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89597. _ezchip_macro_read_value_ &= ~(0xFF); \
  89598. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  89599. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89600. }
  89601. #define SET_GPIO_55_dout_pwmdac_right_out { \
  89602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89603. _ezchip_macro_read_value_ &= ~(0xFF); \
  89604. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  89605. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89606. }
  89607. #define SET_GPIO_55_dout_qspi_csn1_out { \
  89608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89609. _ezchip_macro_read_value_ &= ~(0xFF); \
  89610. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  89611. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89612. }
  89613. #define SET_GPIO_55_dout_qspi_csn2_out { \
  89614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89615. _ezchip_macro_read_value_ &= ~(0xFF); \
  89616. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  89617. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89618. }
  89619. #define SET_GPIO_55_dout_qspi_csn3_out { \
  89620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89621. _ezchip_macro_read_value_ &= ~(0xFF); \
  89622. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  89623. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89624. }
  89625. #define SET_GPIO_55_dout_register23_SCFG_cmsensor_rst0 { \
  89626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89627. _ezchip_macro_read_value_ &= ~(0xFF); \
  89628. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  89629. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89630. }
  89631. #define SET_GPIO_55_dout_register23_SCFG_cmsensor_rst1 { \
  89632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89633. _ezchip_macro_read_value_ &= ~(0xFF); \
  89634. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  89635. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89636. }
  89637. #define SET_GPIO_55_dout_register32_SCFG_gmac_phy_rstn { \
  89638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89639. _ezchip_macro_read_value_ &= ~(0xFF); \
  89640. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  89641. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89642. }
  89643. #define SET_GPIO_55_dout_sdio0_pad_card_power_en { \
  89644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89645. _ezchip_macro_read_value_ &= ~(0xFF); \
  89646. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  89647. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89648. }
  89649. #define SET_GPIO_55_dout_sdio0_pad_cclk_out { \
  89650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89651. _ezchip_macro_read_value_ &= ~(0xFF); \
  89652. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  89653. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89654. }
  89655. #define SET_GPIO_55_dout_sdio0_pad_ccmd_oe { \
  89656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89657. _ezchip_macro_read_value_ &= ~(0xFF); \
  89658. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  89659. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89660. }
  89661. #define SET_GPIO_55_dout_sdio0_pad_ccmd_out { \
  89662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89663. _ezchip_macro_read_value_ &= ~(0xFF); \
  89664. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  89665. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89666. }
  89667. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit0 { \
  89668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89669. _ezchip_macro_read_value_ &= ~(0xFF); \
  89670. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  89671. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89672. }
  89673. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit1 { \
  89674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89675. _ezchip_macro_read_value_ &= ~(0xFF); \
  89676. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  89677. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89678. }
  89679. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit2 { \
  89680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89681. _ezchip_macro_read_value_ &= ~(0xFF); \
  89682. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  89683. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89684. }
  89685. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit3 { \
  89686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89687. _ezchip_macro_read_value_ &= ~(0xFF); \
  89688. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  89689. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89690. }
  89691. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit4 { \
  89692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89693. _ezchip_macro_read_value_ &= ~(0xFF); \
  89694. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  89695. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89696. }
  89697. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit5 { \
  89698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89699. _ezchip_macro_read_value_ &= ~(0xFF); \
  89700. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  89701. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89702. }
  89703. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit6 { \
  89704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89705. _ezchip_macro_read_value_ &= ~(0xFF); \
  89706. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  89707. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89708. }
  89709. #define SET_GPIO_55_dout_sdio0_pad_cdata_oe_bit7 { \
  89710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89711. _ezchip_macro_read_value_ &= ~(0xFF); \
  89712. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  89713. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89714. }
  89715. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit0 { \
  89716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89717. _ezchip_macro_read_value_ &= ~(0xFF); \
  89718. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  89719. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89720. }
  89721. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit1 { \
  89722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89723. _ezchip_macro_read_value_ &= ~(0xFF); \
  89724. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  89725. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89726. }
  89727. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit2 { \
  89728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89729. _ezchip_macro_read_value_ &= ~(0xFF); \
  89730. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  89731. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89732. }
  89733. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit3 { \
  89734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89735. _ezchip_macro_read_value_ &= ~(0xFF); \
  89736. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  89737. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89738. }
  89739. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit4 { \
  89740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89741. _ezchip_macro_read_value_ &= ~(0xFF); \
  89742. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  89743. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89744. }
  89745. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit5 { \
  89746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89747. _ezchip_macro_read_value_ &= ~(0xFF); \
  89748. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  89749. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89750. }
  89751. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit6 { \
  89752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89753. _ezchip_macro_read_value_ &= ~(0xFF); \
  89754. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  89755. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89756. }
  89757. #define SET_GPIO_55_dout_sdio0_pad_cdata_out_bit7 { \
  89758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89759. _ezchip_macro_read_value_ &= ~(0xFF); \
  89760. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  89761. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89762. }
  89763. #define SET_GPIO_55_dout_sdio0_pad_rst_n { \
  89764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89765. _ezchip_macro_read_value_ &= ~(0xFF); \
  89766. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  89767. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89768. }
  89769. #define SET_GPIO_55_dout_sdio1_pad_card_power_en { \
  89770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89771. _ezchip_macro_read_value_ &= ~(0xFF); \
  89772. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  89773. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89774. }
  89775. #define SET_GPIO_55_dout_sdio1_pad_cclk_out { \
  89776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89777. _ezchip_macro_read_value_ &= ~(0xFF); \
  89778. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  89779. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89780. }
  89781. #define SET_GPIO_55_dout_sdio1_pad_ccmd_oe { \
  89782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89783. _ezchip_macro_read_value_ &= ~(0xFF); \
  89784. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  89785. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89786. }
  89787. #define SET_GPIO_55_dout_sdio1_pad_ccmd_out { \
  89788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89789. _ezchip_macro_read_value_ &= ~(0xFF); \
  89790. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  89791. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89792. }
  89793. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit0 { \
  89794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89795. _ezchip_macro_read_value_ &= ~(0xFF); \
  89796. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  89797. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89798. }
  89799. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit1 { \
  89800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89801. _ezchip_macro_read_value_ &= ~(0xFF); \
  89802. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  89803. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89804. }
  89805. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit2 { \
  89806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89807. _ezchip_macro_read_value_ &= ~(0xFF); \
  89808. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  89809. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89810. }
  89811. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit3 { \
  89812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89813. _ezchip_macro_read_value_ &= ~(0xFF); \
  89814. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  89815. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89816. }
  89817. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit4 { \
  89818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89819. _ezchip_macro_read_value_ &= ~(0xFF); \
  89820. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  89821. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89822. }
  89823. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit5 { \
  89824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89825. _ezchip_macro_read_value_ &= ~(0xFF); \
  89826. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  89827. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89828. }
  89829. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit6 { \
  89830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89831. _ezchip_macro_read_value_ &= ~(0xFF); \
  89832. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  89833. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89834. }
  89835. #define SET_GPIO_55_dout_sdio1_pad_cdata_oe_bit7 { \
  89836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89837. _ezchip_macro_read_value_ &= ~(0xFF); \
  89838. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  89839. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89840. }
  89841. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit0 { \
  89842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89843. _ezchip_macro_read_value_ &= ~(0xFF); \
  89844. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  89845. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89846. }
  89847. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit1 { \
  89848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89849. _ezchip_macro_read_value_ &= ~(0xFF); \
  89850. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  89851. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89852. }
  89853. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit2 { \
  89854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89855. _ezchip_macro_read_value_ &= ~(0xFF); \
  89856. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  89857. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89858. }
  89859. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit3 { \
  89860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89861. _ezchip_macro_read_value_ &= ~(0xFF); \
  89862. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  89863. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89864. }
  89865. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit4 { \
  89866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89867. _ezchip_macro_read_value_ &= ~(0xFF); \
  89868. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  89869. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89870. }
  89871. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit5 { \
  89872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89873. _ezchip_macro_read_value_ &= ~(0xFF); \
  89874. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  89875. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89876. }
  89877. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit6 { \
  89878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89879. _ezchip_macro_read_value_ &= ~(0xFF); \
  89880. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  89881. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89882. }
  89883. #define SET_GPIO_55_dout_sdio1_pad_cdata_out_bit7 { \
  89884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89885. _ezchip_macro_read_value_ &= ~(0xFF); \
  89886. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  89887. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89888. }
  89889. #define SET_GPIO_55_dout_sdio1_pad_rst_n { \
  89890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89891. _ezchip_macro_read_value_ &= ~(0xFF); \
  89892. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  89893. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89894. }
  89895. #define SET_GPIO_55_dout_spdif_tx_sdout { \
  89896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89897. _ezchip_macro_read_value_ &= ~(0xFF); \
  89898. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  89899. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89900. }
  89901. #define SET_GPIO_55_dout_spdif_tx_sdout_oen { \
  89902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89903. _ezchip_macro_read_value_ &= ~(0xFF); \
  89904. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  89905. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89906. }
  89907. #define SET_GPIO_55_dout_spi0_pad_oe_n { \
  89908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89909. _ezchip_macro_read_value_ &= ~(0xFF); \
  89910. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  89911. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89912. }
  89913. #define SET_GPIO_55_dout_spi0_pad_sck_out { \
  89914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89915. _ezchip_macro_read_value_ &= ~(0xFF); \
  89916. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  89917. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89918. }
  89919. #define SET_GPIO_55_dout_spi0_pad_ss_0_n { \
  89920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89921. _ezchip_macro_read_value_ &= ~(0xFF); \
  89922. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  89923. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89924. }
  89925. #define SET_GPIO_55_dout_spi0_pad_ss_1_n { \
  89926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89927. _ezchip_macro_read_value_ &= ~(0xFF); \
  89928. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  89929. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89930. }
  89931. #define SET_GPIO_55_dout_spi0_pad_txd { \
  89932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89933. _ezchip_macro_read_value_ &= ~(0xFF); \
  89934. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  89935. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89936. }
  89937. #define SET_GPIO_55_dout_spi1_pad_oe_n { \
  89938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89939. _ezchip_macro_read_value_ &= ~(0xFF); \
  89940. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  89941. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89942. }
  89943. #define SET_GPIO_55_dout_spi1_pad_sck_out { \
  89944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89945. _ezchip_macro_read_value_ &= ~(0xFF); \
  89946. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  89947. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89948. }
  89949. #define SET_GPIO_55_dout_spi1_pad_ss_0_n { \
  89950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89951. _ezchip_macro_read_value_ &= ~(0xFF); \
  89952. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  89953. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89954. }
  89955. #define SET_GPIO_55_dout_spi1_pad_ss_1_n { \
  89956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89957. _ezchip_macro_read_value_ &= ~(0xFF); \
  89958. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  89959. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89960. }
  89961. #define SET_GPIO_55_dout_spi1_pad_txd { \
  89962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89963. _ezchip_macro_read_value_ &= ~(0xFF); \
  89964. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  89965. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89966. }
  89967. #define SET_GPIO_55_dout_spi2_pad_oe_n { \
  89968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89969. _ezchip_macro_read_value_ &= ~(0xFF); \
  89970. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  89971. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89972. }
  89973. #define SET_GPIO_55_dout_spi2_pad_sck_out { \
  89974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89975. _ezchip_macro_read_value_ &= ~(0xFF); \
  89976. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  89977. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89978. }
  89979. #define SET_GPIO_55_dout_spi2_pad_ss_0_n { \
  89980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89981. _ezchip_macro_read_value_ &= ~(0xFF); \
  89982. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  89983. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89984. }
  89985. #define SET_GPIO_55_dout_spi2_pad_ss_1_n { \
  89986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89987. _ezchip_macro_read_value_ &= ~(0xFF); \
  89988. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  89989. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89990. }
  89991. #define SET_GPIO_55_dout_spi2_pad_txd { \
  89992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89993. _ezchip_macro_read_value_ &= ~(0xFF); \
  89994. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  89995. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  89996. }
  89997. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit0 { \
  89998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  89999. _ezchip_macro_read_value_ &= ~(0xFF); \
  90000. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  90001. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90002. }
  90003. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit1 { \
  90004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90005. _ezchip_macro_read_value_ &= ~(0xFF); \
  90006. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  90007. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90008. }
  90009. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit2 { \
  90010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90011. _ezchip_macro_read_value_ &= ~(0xFF); \
  90012. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  90013. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90014. }
  90015. #define SET_GPIO_55_dout_spi2ahb_pad_oe_n_bit3 { \
  90016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90017. _ezchip_macro_read_value_ &= ~(0xFF); \
  90018. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  90019. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90020. }
  90021. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit0 { \
  90022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90023. _ezchip_macro_read_value_ &= ~(0xFF); \
  90024. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  90025. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90026. }
  90027. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit1 { \
  90028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90029. _ezchip_macro_read_value_ &= ~(0xFF); \
  90030. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  90031. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90032. }
  90033. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit2 { \
  90034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90035. _ezchip_macro_read_value_ &= ~(0xFF); \
  90036. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  90037. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90038. }
  90039. #define SET_GPIO_55_dout_spi2ahb_pad_txd_bit3 { \
  90040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90041. _ezchip_macro_read_value_ &= ~(0xFF); \
  90042. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  90043. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90044. }
  90045. #define SET_GPIO_55_dout_spi3_pad_oe_n { \
  90046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90047. _ezchip_macro_read_value_ &= ~(0xFF); \
  90048. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  90049. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90050. }
  90051. #define SET_GPIO_55_dout_spi3_pad_sck_out { \
  90052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90053. _ezchip_macro_read_value_ &= ~(0xFF); \
  90054. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  90055. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90056. }
  90057. #define SET_GPIO_55_dout_spi3_pad_ss_0_n { \
  90058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90059. _ezchip_macro_read_value_ &= ~(0xFF); \
  90060. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  90061. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90062. }
  90063. #define SET_GPIO_55_dout_spi3_pad_ss_1_n { \
  90064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90065. _ezchip_macro_read_value_ &= ~(0xFF); \
  90066. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  90067. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90068. }
  90069. #define SET_GPIO_55_dout_spi3_pad_txd { \
  90070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90071. _ezchip_macro_read_value_ &= ~(0xFF); \
  90072. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  90073. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90074. }
  90075. #define SET_GPIO_55_dout_uart0_pad_dtrn { \
  90076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90077. _ezchip_macro_read_value_ &= ~(0xFF); \
  90078. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  90079. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90080. }
  90081. #define SET_GPIO_55_dout_uart0_pad_rtsn { \
  90082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90083. _ezchip_macro_read_value_ &= ~(0xFF); \
  90084. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  90085. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90086. }
  90087. #define SET_GPIO_55_dout_uart0_pad_sout { \
  90088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90089. _ezchip_macro_read_value_ &= ~(0xFF); \
  90090. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  90091. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90092. }
  90093. #define SET_GPIO_55_dout_uart1_pad_sout { \
  90094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90095. _ezchip_macro_read_value_ &= ~(0xFF); \
  90096. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  90097. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90098. }
  90099. #define SET_GPIO_55_dout_uart2_pad_dtr_n { \
  90100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90101. _ezchip_macro_read_value_ &= ~(0xFF); \
  90102. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  90103. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90104. }
  90105. #define SET_GPIO_55_dout_uart2_pad_rts_n { \
  90106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90107. _ezchip_macro_read_value_ &= ~(0xFF); \
  90108. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  90109. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90110. }
  90111. #define SET_GPIO_55_dout_uart2_pad_sout { \
  90112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90113. _ezchip_macro_read_value_ &= ~(0xFF); \
  90114. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  90115. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90116. }
  90117. #define SET_GPIO_55_dout_uart3_pad_sout { \
  90118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90119. _ezchip_macro_read_value_ &= ~(0xFF); \
  90120. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  90121. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90122. }
  90123. #define SET_GPIO_55_dout_usb_drv_bus { \
  90124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_dout_REG_ADDR); \
  90125. _ezchip_macro_read_value_ &= ~(0xFF); \
  90126. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  90127. MA_OUTW(gpio_55_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90128. }
  90129. #define SET_GPIO_55_doen_reverse_(en) { \
  90130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90131. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  90132. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  90133. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90134. }
  90135. #define SET_GPIO_55_doen_LOW { \
  90136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90137. _ezchip_macro_read_value_ &= ~(0xFF); \
  90138. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  90139. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90140. }
  90141. #define SET_GPIO_55_doen_HIGH { \
  90142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90143. _ezchip_macro_read_value_ &= ~(0xFF); \
  90144. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  90145. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90146. }
  90147. #define SET_GPIO_55_doen_clk_gmac_tophyref { \
  90148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90149. _ezchip_macro_read_value_ &= ~(0xFF); \
  90150. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  90151. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90152. }
  90153. #define SET_GPIO_55_doen_cpu_jtag_tdo { \
  90154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90155. _ezchip_macro_read_value_ &= ~(0xFF); \
  90156. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  90157. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90158. }
  90159. #define SET_GPIO_55_doen_cpu_jtag_tdo_oen { \
  90160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90161. _ezchip_macro_read_value_ &= ~(0xFF); \
  90162. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  90163. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90164. }
  90165. #define SET_GPIO_55_doen_dmic_clk_out { \
  90166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90167. _ezchip_macro_read_value_ &= ~(0xFF); \
  90168. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  90169. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90170. }
  90171. #define SET_GPIO_55_doen_dsp_JTDOEn_pad { \
  90172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90173. _ezchip_macro_read_value_ &= ~(0xFF); \
  90174. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  90175. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90176. }
  90177. #define SET_GPIO_55_doen_dsp_JTDO_pad { \
  90178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90179. _ezchip_macro_read_value_ &= ~(0xFF); \
  90180. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  90181. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90182. }
  90183. #define SET_GPIO_55_doen_i2c0_pad_sck_oe { \
  90184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90185. _ezchip_macro_read_value_ &= ~(0xFF); \
  90186. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  90187. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90188. }
  90189. #define SET_GPIO_55_doen_i2c0_pad_sda_oe { \
  90190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90191. _ezchip_macro_read_value_ &= ~(0xFF); \
  90192. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  90193. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90194. }
  90195. #define SET_GPIO_55_doen_i2c1_pad_sck_oe { \
  90196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90197. _ezchip_macro_read_value_ &= ~(0xFF); \
  90198. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  90199. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90200. }
  90201. #define SET_GPIO_55_doen_i2c1_pad_sda_oe { \
  90202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90203. _ezchip_macro_read_value_ &= ~(0xFF); \
  90204. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  90205. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90206. }
  90207. #define SET_GPIO_55_doen_i2c2_pad_sck_oe { \
  90208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90209. _ezchip_macro_read_value_ &= ~(0xFF); \
  90210. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  90211. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90212. }
  90213. #define SET_GPIO_55_doen_i2c2_pad_sda_oe { \
  90214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90215. _ezchip_macro_read_value_ &= ~(0xFF); \
  90216. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  90217. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90218. }
  90219. #define SET_GPIO_55_doen_i2c3_pad_sck_oe { \
  90220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90221. _ezchip_macro_read_value_ &= ~(0xFF); \
  90222. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  90223. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90224. }
  90225. #define SET_GPIO_55_doen_i2c3_pad_sda_oe { \
  90226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90227. _ezchip_macro_read_value_ &= ~(0xFF); \
  90228. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  90229. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90230. }
  90231. #define SET_GPIO_55_doen_i2srx_bclk_out { \
  90232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90233. _ezchip_macro_read_value_ &= ~(0xFF); \
  90234. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  90235. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90236. }
  90237. #define SET_GPIO_55_doen_i2srx_bclk_out_oen { \
  90238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90239. _ezchip_macro_read_value_ &= ~(0xFF); \
  90240. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  90241. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90242. }
  90243. #define SET_GPIO_55_doen_i2srx_lrck_out { \
  90244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90245. _ezchip_macro_read_value_ &= ~(0xFF); \
  90246. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  90247. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90248. }
  90249. #define SET_GPIO_55_doen_i2srx_lrck_out_oen { \
  90250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90251. _ezchip_macro_read_value_ &= ~(0xFF); \
  90252. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  90253. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90254. }
  90255. #define SET_GPIO_55_doen_i2srx_mclk_out { \
  90256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90257. _ezchip_macro_read_value_ &= ~(0xFF); \
  90258. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  90259. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90260. }
  90261. #define SET_GPIO_55_doen_i2stx_bclk_out { \
  90262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90263. _ezchip_macro_read_value_ &= ~(0xFF); \
  90264. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  90265. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90266. }
  90267. #define SET_GPIO_55_doen_i2stx_bclk_out_oen { \
  90268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90269. _ezchip_macro_read_value_ &= ~(0xFF); \
  90270. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  90271. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90272. }
  90273. #define SET_GPIO_55_doen_i2stx_lrck_out { \
  90274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90275. _ezchip_macro_read_value_ &= ~(0xFF); \
  90276. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  90277. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90278. }
  90279. #define SET_GPIO_55_doen_i2stx_lrckout_oen { \
  90280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90281. _ezchip_macro_read_value_ &= ~(0xFF); \
  90282. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  90283. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90284. }
  90285. #define SET_GPIO_55_doen_i2stx_mclk_out { \
  90286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90287. _ezchip_macro_read_value_ &= ~(0xFF); \
  90288. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  90289. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90290. }
  90291. #define SET_GPIO_55_doen_i2stx_sdout0 { \
  90292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90293. _ezchip_macro_read_value_ &= ~(0xFF); \
  90294. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  90295. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90296. }
  90297. #define SET_GPIO_55_doen_i2stx_sdout1 { \
  90298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90299. _ezchip_macro_read_value_ &= ~(0xFF); \
  90300. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  90301. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90302. }
  90303. #define SET_GPIO_55_doen_lcd_pad_csm_n { \
  90304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90305. _ezchip_macro_read_value_ &= ~(0xFF); \
  90306. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  90307. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90308. }
  90309. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit0 { \
  90310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90311. _ezchip_macro_read_value_ &= ~(0xFF); \
  90312. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  90313. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90314. }
  90315. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit1 { \
  90316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90317. _ezchip_macro_read_value_ &= ~(0xFF); \
  90318. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  90319. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90320. }
  90321. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit2 { \
  90322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90323. _ezchip_macro_read_value_ &= ~(0xFF); \
  90324. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  90325. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90326. }
  90327. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit3 { \
  90328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90329. _ezchip_macro_read_value_ &= ~(0xFF); \
  90330. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  90331. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90332. }
  90333. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit4 { \
  90334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90335. _ezchip_macro_read_value_ &= ~(0xFF); \
  90336. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  90337. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90338. }
  90339. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit5 { \
  90340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90341. _ezchip_macro_read_value_ &= ~(0xFF); \
  90342. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  90343. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90344. }
  90345. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit6 { \
  90346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90347. _ezchip_macro_read_value_ &= ~(0xFF); \
  90348. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  90349. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90350. }
  90351. #define SET_GPIO_55_doen_pwm_pad_oe_n_bit7 { \
  90352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90353. _ezchip_macro_read_value_ &= ~(0xFF); \
  90354. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  90355. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90356. }
  90357. #define SET_GPIO_55_doen_pwm_pad_out_bit0 { \
  90358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90359. _ezchip_macro_read_value_ &= ~(0xFF); \
  90360. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  90361. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90362. }
  90363. #define SET_GPIO_55_doen_pwm_pad_out_bit1 { \
  90364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90365. _ezchip_macro_read_value_ &= ~(0xFF); \
  90366. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  90367. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90368. }
  90369. #define SET_GPIO_55_doen_pwm_pad_out_bit2 { \
  90370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90371. _ezchip_macro_read_value_ &= ~(0xFF); \
  90372. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  90373. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90374. }
  90375. #define SET_GPIO_55_doen_pwm_pad_out_bit3 { \
  90376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90377. _ezchip_macro_read_value_ &= ~(0xFF); \
  90378. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  90379. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90380. }
  90381. #define SET_GPIO_55_doen_pwm_pad_out_bit4 { \
  90382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90383. _ezchip_macro_read_value_ &= ~(0xFF); \
  90384. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  90385. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90386. }
  90387. #define SET_GPIO_55_doen_pwm_pad_out_bit5 { \
  90388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90389. _ezchip_macro_read_value_ &= ~(0xFF); \
  90390. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  90391. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90392. }
  90393. #define SET_GPIO_55_doen_pwm_pad_out_bit6 { \
  90394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90395. _ezchip_macro_read_value_ &= ~(0xFF); \
  90396. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  90397. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90398. }
  90399. #define SET_GPIO_55_doen_pwm_pad_out_bit7 { \
  90400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90401. _ezchip_macro_read_value_ &= ~(0xFF); \
  90402. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  90403. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90404. }
  90405. #define SET_GPIO_55_doen_pwmdac_left_out { \
  90406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90407. _ezchip_macro_read_value_ &= ~(0xFF); \
  90408. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  90409. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90410. }
  90411. #define SET_GPIO_55_doen_pwmdac_right_out { \
  90412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90413. _ezchip_macro_read_value_ &= ~(0xFF); \
  90414. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  90415. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90416. }
  90417. #define SET_GPIO_55_doen_qspi_csn1_out { \
  90418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90419. _ezchip_macro_read_value_ &= ~(0xFF); \
  90420. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  90421. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90422. }
  90423. #define SET_GPIO_55_doen_qspi_csn2_out { \
  90424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90425. _ezchip_macro_read_value_ &= ~(0xFF); \
  90426. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  90427. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90428. }
  90429. #define SET_GPIO_55_doen_qspi_csn3_out { \
  90430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90431. _ezchip_macro_read_value_ &= ~(0xFF); \
  90432. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  90433. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90434. }
  90435. #define SET_GPIO_55_doen_register23_SCFG_cmsensor_rst0 { \
  90436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90437. _ezchip_macro_read_value_ &= ~(0xFF); \
  90438. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  90439. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90440. }
  90441. #define SET_GPIO_55_doen_register23_SCFG_cmsensor_rst1 { \
  90442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90443. _ezchip_macro_read_value_ &= ~(0xFF); \
  90444. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  90445. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90446. }
  90447. #define SET_GPIO_55_doen_register32_SCFG_gmac_phy_rstn { \
  90448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90449. _ezchip_macro_read_value_ &= ~(0xFF); \
  90450. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  90451. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90452. }
  90453. #define SET_GPIO_55_doen_sdio0_pad_card_power_en { \
  90454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90455. _ezchip_macro_read_value_ &= ~(0xFF); \
  90456. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  90457. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90458. }
  90459. #define SET_GPIO_55_doen_sdio0_pad_cclk_out { \
  90460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90461. _ezchip_macro_read_value_ &= ~(0xFF); \
  90462. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  90463. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90464. }
  90465. #define SET_GPIO_55_doen_sdio0_pad_ccmd_oe { \
  90466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90467. _ezchip_macro_read_value_ &= ~(0xFF); \
  90468. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  90469. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90470. }
  90471. #define SET_GPIO_55_doen_sdio0_pad_ccmd_out { \
  90472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90473. _ezchip_macro_read_value_ &= ~(0xFF); \
  90474. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  90475. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90476. }
  90477. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit0 { \
  90478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90479. _ezchip_macro_read_value_ &= ~(0xFF); \
  90480. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  90481. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90482. }
  90483. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit1 { \
  90484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90485. _ezchip_macro_read_value_ &= ~(0xFF); \
  90486. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  90487. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90488. }
  90489. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit2 { \
  90490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90491. _ezchip_macro_read_value_ &= ~(0xFF); \
  90492. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  90493. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90494. }
  90495. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit3 { \
  90496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90497. _ezchip_macro_read_value_ &= ~(0xFF); \
  90498. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  90499. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90500. }
  90501. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit4 { \
  90502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90503. _ezchip_macro_read_value_ &= ~(0xFF); \
  90504. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  90505. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90506. }
  90507. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit5 { \
  90508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90509. _ezchip_macro_read_value_ &= ~(0xFF); \
  90510. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  90511. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90512. }
  90513. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit6 { \
  90514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90515. _ezchip_macro_read_value_ &= ~(0xFF); \
  90516. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  90517. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90518. }
  90519. #define SET_GPIO_55_doen_sdio0_pad_cdata_oe_bit7 { \
  90520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90521. _ezchip_macro_read_value_ &= ~(0xFF); \
  90522. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  90523. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90524. }
  90525. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit0 { \
  90526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90527. _ezchip_macro_read_value_ &= ~(0xFF); \
  90528. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  90529. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90530. }
  90531. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit1 { \
  90532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90533. _ezchip_macro_read_value_ &= ~(0xFF); \
  90534. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  90535. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90536. }
  90537. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit2 { \
  90538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90539. _ezchip_macro_read_value_ &= ~(0xFF); \
  90540. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  90541. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90542. }
  90543. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit3 { \
  90544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90545. _ezchip_macro_read_value_ &= ~(0xFF); \
  90546. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  90547. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90548. }
  90549. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit4 { \
  90550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90551. _ezchip_macro_read_value_ &= ~(0xFF); \
  90552. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  90553. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90554. }
  90555. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit5 { \
  90556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90557. _ezchip_macro_read_value_ &= ~(0xFF); \
  90558. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  90559. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90560. }
  90561. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit6 { \
  90562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90563. _ezchip_macro_read_value_ &= ~(0xFF); \
  90564. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  90565. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90566. }
  90567. #define SET_GPIO_55_doen_sdio0_pad_cdata_out_bit7 { \
  90568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90569. _ezchip_macro_read_value_ &= ~(0xFF); \
  90570. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  90571. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90572. }
  90573. #define SET_GPIO_55_doen_sdio0_pad_rst_n { \
  90574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90575. _ezchip_macro_read_value_ &= ~(0xFF); \
  90576. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  90577. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90578. }
  90579. #define SET_GPIO_55_doen_sdio1_pad_card_power_en { \
  90580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90581. _ezchip_macro_read_value_ &= ~(0xFF); \
  90582. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  90583. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90584. }
  90585. #define SET_GPIO_55_doen_sdio1_pad_cclk_out { \
  90586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90587. _ezchip_macro_read_value_ &= ~(0xFF); \
  90588. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  90589. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90590. }
  90591. #define SET_GPIO_55_doen_sdio1_pad_ccmd_oe { \
  90592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90593. _ezchip_macro_read_value_ &= ~(0xFF); \
  90594. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  90595. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90596. }
  90597. #define SET_GPIO_55_doen_sdio1_pad_ccmd_out { \
  90598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90599. _ezchip_macro_read_value_ &= ~(0xFF); \
  90600. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  90601. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90602. }
  90603. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit0 { \
  90604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90605. _ezchip_macro_read_value_ &= ~(0xFF); \
  90606. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  90607. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90608. }
  90609. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit1 { \
  90610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90611. _ezchip_macro_read_value_ &= ~(0xFF); \
  90612. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  90613. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90614. }
  90615. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit2 { \
  90616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90617. _ezchip_macro_read_value_ &= ~(0xFF); \
  90618. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  90619. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90620. }
  90621. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit3 { \
  90622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90623. _ezchip_macro_read_value_ &= ~(0xFF); \
  90624. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  90625. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90626. }
  90627. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit4 { \
  90628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90629. _ezchip_macro_read_value_ &= ~(0xFF); \
  90630. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  90631. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90632. }
  90633. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit5 { \
  90634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90635. _ezchip_macro_read_value_ &= ~(0xFF); \
  90636. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  90637. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90638. }
  90639. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit6 { \
  90640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90641. _ezchip_macro_read_value_ &= ~(0xFF); \
  90642. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  90643. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90644. }
  90645. #define SET_GPIO_55_doen_sdio1_pad_cdata_oe_bit7 { \
  90646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90647. _ezchip_macro_read_value_ &= ~(0xFF); \
  90648. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  90649. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90650. }
  90651. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit0 { \
  90652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90653. _ezchip_macro_read_value_ &= ~(0xFF); \
  90654. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  90655. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90656. }
  90657. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit1 { \
  90658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90659. _ezchip_macro_read_value_ &= ~(0xFF); \
  90660. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  90661. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90662. }
  90663. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit2 { \
  90664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90665. _ezchip_macro_read_value_ &= ~(0xFF); \
  90666. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  90667. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90668. }
  90669. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit3 { \
  90670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90671. _ezchip_macro_read_value_ &= ~(0xFF); \
  90672. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  90673. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90674. }
  90675. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit4 { \
  90676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90677. _ezchip_macro_read_value_ &= ~(0xFF); \
  90678. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  90679. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90680. }
  90681. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit5 { \
  90682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90683. _ezchip_macro_read_value_ &= ~(0xFF); \
  90684. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  90685. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90686. }
  90687. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit6 { \
  90688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90689. _ezchip_macro_read_value_ &= ~(0xFF); \
  90690. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  90691. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90692. }
  90693. #define SET_GPIO_55_doen_sdio1_pad_cdata_out_bit7 { \
  90694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90695. _ezchip_macro_read_value_ &= ~(0xFF); \
  90696. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  90697. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90698. }
  90699. #define SET_GPIO_55_doen_sdio1_pad_rst_n { \
  90700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90701. _ezchip_macro_read_value_ &= ~(0xFF); \
  90702. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  90703. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90704. }
  90705. #define SET_GPIO_55_doen_spdif_tx_sdout { \
  90706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90707. _ezchip_macro_read_value_ &= ~(0xFF); \
  90708. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  90709. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90710. }
  90711. #define SET_GPIO_55_doen_spdif_tx_sdout_oen { \
  90712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90713. _ezchip_macro_read_value_ &= ~(0xFF); \
  90714. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  90715. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90716. }
  90717. #define SET_GPIO_55_doen_spi0_pad_oe_n { \
  90718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90719. _ezchip_macro_read_value_ &= ~(0xFF); \
  90720. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  90721. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90722. }
  90723. #define SET_GPIO_55_doen_spi0_pad_sck_out { \
  90724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90725. _ezchip_macro_read_value_ &= ~(0xFF); \
  90726. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  90727. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90728. }
  90729. #define SET_GPIO_55_doen_spi0_pad_ss_0_n { \
  90730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90731. _ezchip_macro_read_value_ &= ~(0xFF); \
  90732. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  90733. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90734. }
  90735. #define SET_GPIO_55_doen_spi0_pad_ss_1_n { \
  90736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90737. _ezchip_macro_read_value_ &= ~(0xFF); \
  90738. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  90739. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90740. }
  90741. #define SET_GPIO_55_doen_spi0_pad_txd { \
  90742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90743. _ezchip_macro_read_value_ &= ~(0xFF); \
  90744. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  90745. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90746. }
  90747. #define SET_GPIO_55_doen_spi1_pad_oe_n { \
  90748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90749. _ezchip_macro_read_value_ &= ~(0xFF); \
  90750. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  90751. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90752. }
  90753. #define SET_GPIO_55_doen_spi1_pad_sck_out { \
  90754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90755. _ezchip_macro_read_value_ &= ~(0xFF); \
  90756. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  90757. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90758. }
  90759. #define SET_GPIO_55_doen_spi1_pad_ss_0_n { \
  90760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90761. _ezchip_macro_read_value_ &= ~(0xFF); \
  90762. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  90763. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90764. }
  90765. #define SET_GPIO_55_doen_spi1_pad_ss_1_n { \
  90766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90767. _ezchip_macro_read_value_ &= ~(0xFF); \
  90768. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  90769. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90770. }
  90771. #define SET_GPIO_55_doen_spi1_pad_txd { \
  90772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90773. _ezchip_macro_read_value_ &= ~(0xFF); \
  90774. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  90775. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90776. }
  90777. #define SET_GPIO_55_doen_spi2_pad_oe_n { \
  90778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90779. _ezchip_macro_read_value_ &= ~(0xFF); \
  90780. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  90781. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90782. }
  90783. #define SET_GPIO_55_doen_spi2_pad_sck_out { \
  90784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90785. _ezchip_macro_read_value_ &= ~(0xFF); \
  90786. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  90787. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90788. }
  90789. #define SET_GPIO_55_doen_spi2_pad_ss_0_n { \
  90790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90791. _ezchip_macro_read_value_ &= ~(0xFF); \
  90792. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  90793. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90794. }
  90795. #define SET_GPIO_55_doen_spi2_pad_ss_1_n { \
  90796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90797. _ezchip_macro_read_value_ &= ~(0xFF); \
  90798. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  90799. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90800. }
  90801. #define SET_GPIO_55_doen_spi2_pad_txd { \
  90802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90803. _ezchip_macro_read_value_ &= ~(0xFF); \
  90804. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  90805. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90806. }
  90807. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit0 { \
  90808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90809. _ezchip_macro_read_value_ &= ~(0xFF); \
  90810. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  90811. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90812. }
  90813. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit1 { \
  90814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90815. _ezchip_macro_read_value_ &= ~(0xFF); \
  90816. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  90817. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90818. }
  90819. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit2 { \
  90820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90821. _ezchip_macro_read_value_ &= ~(0xFF); \
  90822. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  90823. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90824. }
  90825. #define SET_GPIO_55_doen_spi2ahb_pad_oe_n_bit3 { \
  90826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90827. _ezchip_macro_read_value_ &= ~(0xFF); \
  90828. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  90829. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90830. }
  90831. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit0 { \
  90832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90833. _ezchip_macro_read_value_ &= ~(0xFF); \
  90834. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  90835. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90836. }
  90837. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit1 { \
  90838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90839. _ezchip_macro_read_value_ &= ~(0xFF); \
  90840. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  90841. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90842. }
  90843. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit2 { \
  90844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90845. _ezchip_macro_read_value_ &= ~(0xFF); \
  90846. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  90847. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90848. }
  90849. #define SET_GPIO_55_doen_spi2ahb_pad_txd_bit3 { \
  90850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90851. _ezchip_macro_read_value_ &= ~(0xFF); \
  90852. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  90853. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90854. }
  90855. #define SET_GPIO_55_doen_spi3_pad_oe_n { \
  90856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90857. _ezchip_macro_read_value_ &= ~(0xFF); \
  90858. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  90859. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90860. }
  90861. #define SET_GPIO_55_doen_spi3_pad_sck_out { \
  90862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90863. _ezchip_macro_read_value_ &= ~(0xFF); \
  90864. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  90865. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90866. }
  90867. #define SET_GPIO_55_doen_spi3_pad_ss_0_n { \
  90868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90869. _ezchip_macro_read_value_ &= ~(0xFF); \
  90870. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  90871. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90872. }
  90873. #define SET_GPIO_55_doen_spi3_pad_ss_1_n { \
  90874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90875. _ezchip_macro_read_value_ &= ~(0xFF); \
  90876. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  90877. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90878. }
  90879. #define SET_GPIO_55_doen_spi3_pad_txd { \
  90880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90881. _ezchip_macro_read_value_ &= ~(0xFF); \
  90882. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  90883. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90884. }
  90885. #define SET_GPIO_55_doen_uart0_pad_dtrn { \
  90886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90887. _ezchip_macro_read_value_ &= ~(0xFF); \
  90888. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  90889. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90890. }
  90891. #define SET_GPIO_55_doen_uart0_pad_rtsn { \
  90892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90893. _ezchip_macro_read_value_ &= ~(0xFF); \
  90894. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  90895. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90896. }
  90897. #define SET_GPIO_55_doen_uart0_pad_sout { \
  90898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90899. _ezchip_macro_read_value_ &= ~(0xFF); \
  90900. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  90901. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90902. }
  90903. #define SET_GPIO_55_doen_uart1_pad_sout { \
  90904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90905. _ezchip_macro_read_value_ &= ~(0xFF); \
  90906. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  90907. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90908. }
  90909. #define SET_GPIO_55_doen_uart2_pad_dtr_n { \
  90910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90911. _ezchip_macro_read_value_ &= ~(0xFF); \
  90912. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  90913. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90914. }
  90915. #define SET_GPIO_55_doen_uart2_pad_rts_n { \
  90916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90917. _ezchip_macro_read_value_ &= ~(0xFF); \
  90918. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  90919. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90920. }
  90921. #define SET_GPIO_55_doen_uart2_pad_sout { \
  90922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90923. _ezchip_macro_read_value_ &= ~(0xFF); \
  90924. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  90925. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90926. }
  90927. #define SET_GPIO_55_doen_uart3_pad_sout { \
  90928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90929. _ezchip_macro_read_value_ &= ~(0xFF); \
  90930. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  90931. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90932. }
  90933. #define SET_GPIO_55_doen_usb_drv_bus { \
  90934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_55_doen_REG_ADDR); \
  90935. _ezchip_macro_read_value_ &= ~(0xFF); \
  90936. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  90937. MA_OUTW(gpio_55_doen_REG_ADDR,_ezchip_macro_read_value_); \
  90938. }
  90939. #define SET_GPIO_56_dout_reverse_(en) { \
  90940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90941. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  90942. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  90943. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90944. }
  90945. #define SET_GPIO_56_dout_LOW { \
  90946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90947. _ezchip_macro_read_value_ &= ~(0xFF); \
  90948. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  90949. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90950. }
  90951. #define SET_GPIO_56_dout_HIGH { \
  90952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90953. _ezchip_macro_read_value_ &= ~(0xFF); \
  90954. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  90955. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90956. }
  90957. #define SET_GPIO_56_dout_clk_gmac_tophyref { \
  90958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90959. _ezchip_macro_read_value_ &= ~(0xFF); \
  90960. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  90961. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90962. }
  90963. #define SET_GPIO_56_dout_cpu_jtag_tdo { \
  90964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90965. _ezchip_macro_read_value_ &= ~(0xFF); \
  90966. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  90967. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90968. }
  90969. #define SET_GPIO_56_dout_cpu_jtag_tdo_oen { \
  90970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90971. _ezchip_macro_read_value_ &= ~(0xFF); \
  90972. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  90973. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90974. }
  90975. #define SET_GPIO_56_dout_dmic_clk_out { \
  90976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90977. _ezchip_macro_read_value_ &= ~(0xFF); \
  90978. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  90979. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90980. }
  90981. #define SET_GPIO_56_dout_dsp_JTDOEn_pad { \
  90982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90983. _ezchip_macro_read_value_ &= ~(0xFF); \
  90984. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  90985. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90986. }
  90987. #define SET_GPIO_56_dout_dsp_JTDO_pad { \
  90988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90989. _ezchip_macro_read_value_ &= ~(0xFF); \
  90990. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  90991. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90992. }
  90993. #define SET_GPIO_56_dout_i2c0_pad_sck_oe { \
  90994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  90995. _ezchip_macro_read_value_ &= ~(0xFF); \
  90996. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  90997. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  90998. }
  90999. #define SET_GPIO_56_dout_i2c0_pad_sda_oe { \
  91000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91001. _ezchip_macro_read_value_ &= ~(0xFF); \
  91002. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  91003. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91004. }
  91005. #define SET_GPIO_56_dout_i2c1_pad_sck_oe { \
  91006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91007. _ezchip_macro_read_value_ &= ~(0xFF); \
  91008. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  91009. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91010. }
  91011. #define SET_GPIO_56_dout_i2c1_pad_sda_oe { \
  91012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91013. _ezchip_macro_read_value_ &= ~(0xFF); \
  91014. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  91015. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91016. }
  91017. #define SET_GPIO_56_dout_i2c2_pad_sck_oe { \
  91018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91019. _ezchip_macro_read_value_ &= ~(0xFF); \
  91020. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  91021. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91022. }
  91023. #define SET_GPIO_56_dout_i2c2_pad_sda_oe { \
  91024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91025. _ezchip_macro_read_value_ &= ~(0xFF); \
  91026. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  91027. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91028. }
  91029. #define SET_GPIO_56_dout_i2c3_pad_sck_oe { \
  91030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91031. _ezchip_macro_read_value_ &= ~(0xFF); \
  91032. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  91033. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91034. }
  91035. #define SET_GPIO_56_dout_i2c3_pad_sda_oe { \
  91036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91037. _ezchip_macro_read_value_ &= ~(0xFF); \
  91038. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  91039. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91040. }
  91041. #define SET_GPIO_56_dout_i2srx_bclk_out { \
  91042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91043. _ezchip_macro_read_value_ &= ~(0xFF); \
  91044. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  91045. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91046. }
  91047. #define SET_GPIO_56_dout_i2srx_bclk_out_oen { \
  91048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91049. _ezchip_macro_read_value_ &= ~(0xFF); \
  91050. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  91051. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91052. }
  91053. #define SET_GPIO_56_dout_i2srx_lrck_out { \
  91054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91055. _ezchip_macro_read_value_ &= ~(0xFF); \
  91056. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  91057. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91058. }
  91059. #define SET_GPIO_56_dout_i2srx_lrck_out_oen { \
  91060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91061. _ezchip_macro_read_value_ &= ~(0xFF); \
  91062. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  91063. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91064. }
  91065. #define SET_GPIO_56_dout_i2srx_mclk_out { \
  91066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91067. _ezchip_macro_read_value_ &= ~(0xFF); \
  91068. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  91069. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91070. }
  91071. #define SET_GPIO_56_dout_i2stx_bclk_out { \
  91072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91073. _ezchip_macro_read_value_ &= ~(0xFF); \
  91074. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  91075. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91076. }
  91077. #define SET_GPIO_56_dout_i2stx_bclk_out_oen { \
  91078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91079. _ezchip_macro_read_value_ &= ~(0xFF); \
  91080. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  91081. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91082. }
  91083. #define SET_GPIO_56_dout_i2stx_lrck_out { \
  91084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91085. _ezchip_macro_read_value_ &= ~(0xFF); \
  91086. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  91087. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91088. }
  91089. #define SET_GPIO_56_dout_i2stx_lrckout_oen { \
  91090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91091. _ezchip_macro_read_value_ &= ~(0xFF); \
  91092. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  91093. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91094. }
  91095. #define SET_GPIO_56_dout_i2stx_mclk_out { \
  91096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91097. _ezchip_macro_read_value_ &= ~(0xFF); \
  91098. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  91099. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91100. }
  91101. #define SET_GPIO_56_dout_i2stx_sdout0 { \
  91102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91103. _ezchip_macro_read_value_ &= ~(0xFF); \
  91104. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  91105. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91106. }
  91107. #define SET_GPIO_56_dout_i2stx_sdout1 { \
  91108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91109. _ezchip_macro_read_value_ &= ~(0xFF); \
  91110. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  91111. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91112. }
  91113. #define SET_GPIO_56_dout_lcd_pad_csm_n { \
  91114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91115. _ezchip_macro_read_value_ &= ~(0xFF); \
  91116. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  91117. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91118. }
  91119. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit0 { \
  91120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91121. _ezchip_macro_read_value_ &= ~(0xFF); \
  91122. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  91123. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91124. }
  91125. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit1 { \
  91126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91127. _ezchip_macro_read_value_ &= ~(0xFF); \
  91128. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  91129. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91130. }
  91131. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit2 { \
  91132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91133. _ezchip_macro_read_value_ &= ~(0xFF); \
  91134. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  91135. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91136. }
  91137. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit3 { \
  91138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91139. _ezchip_macro_read_value_ &= ~(0xFF); \
  91140. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  91141. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91142. }
  91143. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit4 { \
  91144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91145. _ezchip_macro_read_value_ &= ~(0xFF); \
  91146. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  91147. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91148. }
  91149. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit5 { \
  91150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91151. _ezchip_macro_read_value_ &= ~(0xFF); \
  91152. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  91153. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91154. }
  91155. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit6 { \
  91156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91157. _ezchip_macro_read_value_ &= ~(0xFF); \
  91158. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  91159. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91160. }
  91161. #define SET_GPIO_56_dout_pwm_pad_oe_n_bit7 { \
  91162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91163. _ezchip_macro_read_value_ &= ~(0xFF); \
  91164. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  91165. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91166. }
  91167. #define SET_GPIO_56_dout_pwm_pad_out_bit0 { \
  91168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91169. _ezchip_macro_read_value_ &= ~(0xFF); \
  91170. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  91171. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91172. }
  91173. #define SET_GPIO_56_dout_pwm_pad_out_bit1 { \
  91174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91175. _ezchip_macro_read_value_ &= ~(0xFF); \
  91176. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  91177. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91178. }
  91179. #define SET_GPIO_56_dout_pwm_pad_out_bit2 { \
  91180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91181. _ezchip_macro_read_value_ &= ~(0xFF); \
  91182. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  91183. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91184. }
  91185. #define SET_GPIO_56_dout_pwm_pad_out_bit3 { \
  91186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91187. _ezchip_macro_read_value_ &= ~(0xFF); \
  91188. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  91189. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91190. }
  91191. #define SET_GPIO_56_dout_pwm_pad_out_bit4 { \
  91192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91193. _ezchip_macro_read_value_ &= ~(0xFF); \
  91194. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  91195. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91196. }
  91197. #define SET_GPIO_56_dout_pwm_pad_out_bit5 { \
  91198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91199. _ezchip_macro_read_value_ &= ~(0xFF); \
  91200. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  91201. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91202. }
  91203. #define SET_GPIO_56_dout_pwm_pad_out_bit6 { \
  91204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91205. _ezchip_macro_read_value_ &= ~(0xFF); \
  91206. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  91207. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91208. }
  91209. #define SET_GPIO_56_dout_pwm_pad_out_bit7 { \
  91210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91211. _ezchip_macro_read_value_ &= ~(0xFF); \
  91212. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  91213. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91214. }
  91215. #define SET_GPIO_56_dout_pwmdac_left_out { \
  91216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91217. _ezchip_macro_read_value_ &= ~(0xFF); \
  91218. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  91219. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91220. }
  91221. #define SET_GPIO_56_dout_pwmdac_right_out { \
  91222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91223. _ezchip_macro_read_value_ &= ~(0xFF); \
  91224. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  91225. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91226. }
  91227. #define SET_GPIO_56_dout_qspi_csn1_out { \
  91228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91229. _ezchip_macro_read_value_ &= ~(0xFF); \
  91230. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  91231. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91232. }
  91233. #define SET_GPIO_56_dout_qspi_csn2_out { \
  91234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91235. _ezchip_macro_read_value_ &= ~(0xFF); \
  91236. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  91237. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91238. }
  91239. #define SET_GPIO_56_dout_qspi_csn3_out { \
  91240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91241. _ezchip_macro_read_value_ &= ~(0xFF); \
  91242. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  91243. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91244. }
  91245. #define SET_GPIO_56_dout_register23_SCFG_cmsensor_rst0 { \
  91246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91247. _ezchip_macro_read_value_ &= ~(0xFF); \
  91248. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  91249. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91250. }
  91251. #define SET_GPIO_56_dout_register23_SCFG_cmsensor_rst1 { \
  91252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91253. _ezchip_macro_read_value_ &= ~(0xFF); \
  91254. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  91255. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91256. }
  91257. #define SET_GPIO_56_dout_register32_SCFG_gmac_phy_rstn { \
  91258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91259. _ezchip_macro_read_value_ &= ~(0xFF); \
  91260. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  91261. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91262. }
  91263. #define SET_GPIO_56_dout_sdio0_pad_card_power_en { \
  91264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91265. _ezchip_macro_read_value_ &= ~(0xFF); \
  91266. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  91267. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91268. }
  91269. #define SET_GPIO_56_dout_sdio0_pad_cclk_out { \
  91270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91271. _ezchip_macro_read_value_ &= ~(0xFF); \
  91272. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  91273. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91274. }
  91275. #define SET_GPIO_56_dout_sdio0_pad_ccmd_oe { \
  91276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91277. _ezchip_macro_read_value_ &= ~(0xFF); \
  91278. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  91279. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91280. }
  91281. #define SET_GPIO_56_dout_sdio0_pad_ccmd_out { \
  91282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91283. _ezchip_macro_read_value_ &= ~(0xFF); \
  91284. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  91285. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91286. }
  91287. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit0 { \
  91288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91289. _ezchip_macro_read_value_ &= ~(0xFF); \
  91290. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  91291. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91292. }
  91293. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit1 { \
  91294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91295. _ezchip_macro_read_value_ &= ~(0xFF); \
  91296. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  91297. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91298. }
  91299. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit2 { \
  91300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91301. _ezchip_macro_read_value_ &= ~(0xFF); \
  91302. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  91303. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91304. }
  91305. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit3 { \
  91306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91307. _ezchip_macro_read_value_ &= ~(0xFF); \
  91308. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  91309. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91310. }
  91311. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit4 { \
  91312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91313. _ezchip_macro_read_value_ &= ~(0xFF); \
  91314. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  91315. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91316. }
  91317. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit5 { \
  91318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91319. _ezchip_macro_read_value_ &= ~(0xFF); \
  91320. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  91321. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91322. }
  91323. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit6 { \
  91324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91325. _ezchip_macro_read_value_ &= ~(0xFF); \
  91326. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  91327. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91328. }
  91329. #define SET_GPIO_56_dout_sdio0_pad_cdata_oe_bit7 { \
  91330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91331. _ezchip_macro_read_value_ &= ~(0xFF); \
  91332. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  91333. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91334. }
  91335. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit0 { \
  91336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91337. _ezchip_macro_read_value_ &= ~(0xFF); \
  91338. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  91339. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91340. }
  91341. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit1 { \
  91342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91343. _ezchip_macro_read_value_ &= ~(0xFF); \
  91344. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  91345. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91346. }
  91347. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit2 { \
  91348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91349. _ezchip_macro_read_value_ &= ~(0xFF); \
  91350. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  91351. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91352. }
  91353. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit3 { \
  91354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91355. _ezchip_macro_read_value_ &= ~(0xFF); \
  91356. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  91357. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91358. }
  91359. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit4 { \
  91360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91361. _ezchip_macro_read_value_ &= ~(0xFF); \
  91362. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  91363. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91364. }
  91365. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit5 { \
  91366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91367. _ezchip_macro_read_value_ &= ~(0xFF); \
  91368. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  91369. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91370. }
  91371. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit6 { \
  91372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91373. _ezchip_macro_read_value_ &= ~(0xFF); \
  91374. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  91375. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91376. }
  91377. #define SET_GPIO_56_dout_sdio0_pad_cdata_out_bit7 { \
  91378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91379. _ezchip_macro_read_value_ &= ~(0xFF); \
  91380. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  91381. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91382. }
  91383. #define SET_GPIO_56_dout_sdio0_pad_rst_n { \
  91384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91385. _ezchip_macro_read_value_ &= ~(0xFF); \
  91386. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  91387. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91388. }
  91389. #define SET_GPIO_56_dout_sdio1_pad_card_power_en { \
  91390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91391. _ezchip_macro_read_value_ &= ~(0xFF); \
  91392. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  91393. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91394. }
  91395. #define SET_GPIO_56_dout_sdio1_pad_cclk_out { \
  91396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91397. _ezchip_macro_read_value_ &= ~(0xFF); \
  91398. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  91399. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91400. }
  91401. #define SET_GPIO_56_dout_sdio1_pad_ccmd_oe { \
  91402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91403. _ezchip_macro_read_value_ &= ~(0xFF); \
  91404. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  91405. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91406. }
  91407. #define SET_GPIO_56_dout_sdio1_pad_ccmd_out { \
  91408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91409. _ezchip_macro_read_value_ &= ~(0xFF); \
  91410. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  91411. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91412. }
  91413. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit0 { \
  91414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91415. _ezchip_macro_read_value_ &= ~(0xFF); \
  91416. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  91417. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91418. }
  91419. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit1 { \
  91420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91421. _ezchip_macro_read_value_ &= ~(0xFF); \
  91422. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  91423. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91424. }
  91425. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit2 { \
  91426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91427. _ezchip_macro_read_value_ &= ~(0xFF); \
  91428. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  91429. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91430. }
  91431. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit3 { \
  91432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91433. _ezchip_macro_read_value_ &= ~(0xFF); \
  91434. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  91435. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91436. }
  91437. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit4 { \
  91438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91439. _ezchip_macro_read_value_ &= ~(0xFF); \
  91440. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  91441. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91442. }
  91443. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit5 { \
  91444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91445. _ezchip_macro_read_value_ &= ~(0xFF); \
  91446. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  91447. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91448. }
  91449. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit6 { \
  91450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91451. _ezchip_macro_read_value_ &= ~(0xFF); \
  91452. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  91453. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91454. }
  91455. #define SET_GPIO_56_dout_sdio1_pad_cdata_oe_bit7 { \
  91456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91457. _ezchip_macro_read_value_ &= ~(0xFF); \
  91458. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  91459. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91460. }
  91461. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit0 { \
  91462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91463. _ezchip_macro_read_value_ &= ~(0xFF); \
  91464. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  91465. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91466. }
  91467. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit1 { \
  91468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91469. _ezchip_macro_read_value_ &= ~(0xFF); \
  91470. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  91471. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91472. }
  91473. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit2 { \
  91474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91475. _ezchip_macro_read_value_ &= ~(0xFF); \
  91476. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  91477. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91478. }
  91479. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit3 { \
  91480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91481. _ezchip_macro_read_value_ &= ~(0xFF); \
  91482. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  91483. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91484. }
  91485. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit4 { \
  91486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91487. _ezchip_macro_read_value_ &= ~(0xFF); \
  91488. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  91489. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91490. }
  91491. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit5 { \
  91492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91493. _ezchip_macro_read_value_ &= ~(0xFF); \
  91494. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  91495. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91496. }
  91497. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit6 { \
  91498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91499. _ezchip_macro_read_value_ &= ~(0xFF); \
  91500. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  91501. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91502. }
  91503. #define SET_GPIO_56_dout_sdio1_pad_cdata_out_bit7 { \
  91504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91505. _ezchip_macro_read_value_ &= ~(0xFF); \
  91506. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  91507. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91508. }
  91509. #define SET_GPIO_56_dout_sdio1_pad_rst_n { \
  91510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91511. _ezchip_macro_read_value_ &= ~(0xFF); \
  91512. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  91513. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91514. }
  91515. #define SET_GPIO_56_dout_spdif_tx_sdout { \
  91516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91517. _ezchip_macro_read_value_ &= ~(0xFF); \
  91518. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  91519. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91520. }
  91521. #define SET_GPIO_56_dout_spdif_tx_sdout_oen { \
  91522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91523. _ezchip_macro_read_value_ &= ~(0xFF); \
  91524. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  91525. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91526. }
  91527. #define SET_GPIO_56_dout_spi0_pad_oe_n { \
  91528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91529. _ezchip_macro_read_value_ &= ~(0xFF); \
  91530. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  91531. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91532. }
  91533. #define SET_GPIO_56_dout_spi0_pad_sck_out { \
  91534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91535. _ezchip_macro_read_value_ &= ~(0xFF); \
  91536. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  91537. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91538. }
  91539. #define SET_GPIO_56_dout_spi0_pad_ss_0_n { \
  91540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91541. _ezchip_macro_read_value_ &= ~(0xFF); \
  91542. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  91543. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91544. }
  91545. #define SET_GPIO_56_dout_spi0_pad_ss_1_n { \
  91546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91547. _ezchip_macro_read_value_ &= ~(0xFF); \
  91548. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  91549. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91550. }
  91551. #define SET_GPIO_56_dout_spi0_pad_txd { \
  91552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91553. _ezchip_macro_read_value_ &= ~(0xFF); \
  91554. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  91555. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91556. }
  91557. #define SET_GPIO_56_dout_spi1_pad_oe_n { \
  91558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91559. _ezchip_macro_read_value_ &= ~(0xFF); \
  91560. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  91561. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91562. }
  91563. #define SET_GPIO_56_dout_spi1_pad_sck_out { \
  91564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91565. _ezchip_macro_read_value_ &= ~(0xFF); \
  91566. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  91567. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91568. }
  91569. #define SET_GPIO_56_dout_spi1_pad_ss_0_n { \
  91570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91571. _ezchip_macro_read_value_ &= ~(0xFF); \
  91572. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  91573. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91574. }
  91575. #define SET_GPIO_56_dout_spi1_pad_ss_1_n { \
  91576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91577. _ezchip_macro_read_value_ &= ~(0xFF); \
  91578. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  91579. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91580. }
  91581. #define SET_GPIO_56_dout_spi1_pad_txd { \
  91582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91583. _ezchip_macro_read_value_ &= ~(0xFF); \
  91584. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  91585. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91586. }
  91587. #define SET_GPIO_56_dout_spi2_pad_oe_n { \
  91588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91589. _ezchip_macro_read_value_ &= ~(0xFF); \
  91590. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  91591. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91592. }
  91593. #define SET_GPIO_56_dout_spi2_pad_sck_out { \
  91594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91595. _ezchip_macro_read_value_ &= ~(0xFF); \
  91596. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  91597. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91598. }
  91599. #define SET_GPIO_56_dout_spi2_pad_ss_0_n { \
  91600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91601. _ezchip_macro_read_value_ &= ~(0xFF); \
  91602. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  91603. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91604. }
  91605. #define SET_GPIO_56_dout_spi2_pad_ss_1_n { \
  91606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91607. _ezchip_macro_read_value_ &= ~(0xFF); \
  91608. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  91609. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91610. }
  91611. #define SET_GPIO_56_dout_spi2_pad_txd { \
  91612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91613. _ezchip_macro_read_value_ &= ~(0xFF); \
  91614. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  91615. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91616. }
  91617. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit0 { \
  91618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91619. _ezchip_macro_read_value_ &= ~(0xFF); \
  91620. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  91621. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91622. }
  91623. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit1 { \
  91624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91625. _ezchip_macro_read_value_ &= ~(0xFF); \
  91626. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  91627. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91628. }
  91629. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit2 { \
  91630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91631. _ezchip_macro_read_value_ &= ~(0xFF); \
  91632. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  91633. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91634. }
  91635. #define SET_GPIO_56_dout_spi2ahb_pad_oe_n_bit3 { \
  91636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91637. _ezchip_macro_read_value_ &= ~(0xFF); \
  91638. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  91639. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91640. }
  91641. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit0 { \
  91642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91643. _ezchip_macro_read_value_ &= ~(0xFF); \
  91644. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  91645. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91646. }
  91647. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit1 { \
  91648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91649. _ezchip_macro_read_value_ &= ~(0xFF); \
  91650. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  91651. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91652. }
  91653. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit2 { \
  91654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91655. _ezchip_macro_read_value_ &= ~(0xFF); \
  91656. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  91657. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91658. }
  91659. #define SET_GPIO_56_dout_spi2ahb_pad_txd_bit3 { \
  91660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91661. _ezchip_macro_read_value_ &= ~(0xFF); \
  91662. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  91663. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91664. }
  91665. #define SET_GPIO_56_dout_spi3_pad_oe_n { \
  91666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91667. _ezchip_macro_read_value_ &= ~(0xFF); \
  91668. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  91669. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91670. }
  91671. #define SET_GPIO_56_dout_spi3_pad_sck_out { \
  91672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91673. _ezchip_macro_read_value_ &= ~(0xFF); \
  91674. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  91675. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91676. }
  91677. #define SET_GPIO_56_dout_spi3_pad_ss_0_n { \
  91678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91679. _ezchip_macro_read_value_ &= ~(0xFF); \
  91680. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  91681. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91682. }
  91683. #define SET_GPIO_56_dout_spi3_pad_ss_1_n { \
  91684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91685. _ezchip_macro_read_value_ &= ~(0xFF); \
  91686. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  91687. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91688. }
  91689. #define SET_GPIO_56_dout_spi3_pad_txd { \
  91690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91691. _ezchip_macro_read_value_ &= ~(0xFF); \
  91692. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  91693. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91694. }
  91695. #define SET_GPIO_56_dout_uart0_pad_dtrn { \
  91696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91697. _ezchip_macro_read_value_ &= ~(0xFF); \
  91698. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  91699. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91700. }
  91701. #define SET_GPIO_56_dout_uart0_pad_rtsn { \
  91702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91703. _ezchip_macro_read_value_ &= ~(0xFF); \
  91704. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  91705. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91706. }
  91707. #define SET_GPIO_56_dout_uart0_pad_sout { \
  91708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91709. _ezchip_macro_read_value_ &= ~(0xFF); \
  91710. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  91711. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91712. }
  91713. #define SET_GPIO_56_dout_uart1_pad_sout { \
  91714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91715. _ezchip_macro_read_value_ &= ~(0xFF); \
  91716. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  91717. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91718. }
  91719. #define SET_GPIO_56_dout_uart2_pad_dtr_n { \
  91720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91721. _ezchip_macro_read_value_ &= ~(0xFF); \
  91722. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  91723. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91724. }
  91725. #define SET_GPIO_56_dout_uart2_pad_rts_n { \
  91726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91727. _ezchip_macro_read_value_ &= ~(0xFF); \
  91728. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  91729. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91730. }
  91731. #define SET_GPIO_56_dout_uart2_pad_sout { \
  91732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91733. _ezchip_macro_read_value_ &= ~(0xFF); \
  91734. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  91735. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91736. }
  91737. #define SET_GPIO_56_dout_uart3_pad_sout { \
  91738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91739. _ezchip_macro_read_value_ &= ~(0xFF); \
  91740. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  91741. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91742. }
  91743. #define SET_GPIO_56_dout_usb_drv_bus { \
  91744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_dout_REG_ADDR); \
  91745. _ezchip_macro_read_value_ &= ~(0xFF); \
  91746. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  91747. MA_OUTW(gpio_56_dout_REG_ADDR,_ezchip_macro_read_value_); \
  91748. }
  91749. #define SET_GPIO_56_doen_reverse_(en) { \
  91750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91751. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  91752. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  91753. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91754. }
  91755. #define SET_GPIO_56_doen_LOW { \
  91756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91757. _ezchip_macro_read_value_ &= ~(0xFF); \
  91758. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  91759. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91760. }
  91761. #define SET_GPIO_56_doen_HIGH { \
  91762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91763. _ezchip_macro_read_value_ &= ~(0xFF); \
  91764. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  91765. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91766. }
  91767. #define SET_GPIO_56_doen_clk_gmac_tophyref { \
  91768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91769. _ezchip_macro_read_value_ &= ~(0xFF); \
  91770. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  91771. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91772. }
  91773. #define SET_GPIO_56_doen_cpu_jtag_tdo { \
  91774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91775. _ezchip_macro_read_value_ &= ~(0xFF); \
  91776. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  91777. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91778. }
  91779. #define SET_GPIO_56_doen_cpu_jtag_tdo_oen { \
  91780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91781. _ezchip_macro_read_value_ &= ~(0xFF); \
  91782. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  91783. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91784. }
  91785. #define SET_GPIO_56_doen_dmic_clk_out { \
  91786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91787. _ezchip_macro_read_value_ &= ~(0xFF); \
  91788. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  91789. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91790. }
  91791. #define SET_GPIO_56_doen_dsp_JTDOEn_pad { \
  91792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91793. _ezchip_macro_read_value_ &= ~(0xFF); \
  91794. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  91795. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91796. }
  91797. #define SET_GPIO_56_doen_dsp_JTDO_pad { \
  91798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91799. _ezchip_macro_read_value_ &= ~(0xFF); \
  91800. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  91801. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91802. }
  91803. #define SET_GPIO_56_doen_i2c0_pad_sck_oe { \
  91804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91805. _ezchip_macro_read_value_ &= ~(0xFF); \
  91806. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  91807. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91808. }
  91809. #define SET_GPIO_56_doen_i2c0_pad_sda_oe { \
  91810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91811. _ezchip_macro_read_value_ &= ~(0xFF); \
  91812. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  91813. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91814. }
  91815. #define SET_GPIO_56_doen_i2c1_pad_sck_oe { \
  91816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91817. _ezchip_macro_read_value_ &= ~(0xFF); \
  91818. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  91819. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91820. }
  91821. #define SET_GPIO_56_doen_i2c1_pad_sda_oe { \
  91822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91823. _ezchip_macro_read_value_ &= ~(0xFF); \
  91824. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  91825. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91826. }
  91827. #define SET_GPIO_56_doen_i2c2_pad_sck_oe { \
  91828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91829. _ezchip_macro_read_value_ &= ~(0xFF); \
  91830. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  91831. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91832. }
  91833. #define SET_GPIO_56_doen_i2c2_pad_sda_oe { \
  91834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91835. _ezchip_macro_read_value_ &= ~(0xFF); \
  91836. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  91837. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91838. }
  91839. #define SET_GPIO_56_doen_i2c3_pad_sck_oe { \
  91840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91841. _ezchip_macro_read_value_ &= ~(0xFF); \
  91842. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  91843. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91844. }
  91845. #define SET_GPIO_56_doen_i2c3_pad_sda_oe { \
  91846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91847. _ezchip_macro_read_value_ &= ~(0xFF); \
  91848. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  91849. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91850. }
  91851. #define SET_GPIO_56_doen_i2srx_bclk_out { \
  91852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91853. _ezchip_macro_read_value_ &= ~(0xFF); \
  91854. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  91855. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91856. }
  91857. #define SET_GPIO_56_doen_i2srx_bclk_out_oen { \
  91858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91859. _ezchip_macro_read_value_ &= ~(0xFF); \
  91860. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  91861. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91862. }
  91863. #define SET_GPIO_56_doen_i2srx_lrck_out { \
  91864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91865. _ezchip_macro_read_value_ &= ~(0xFF); \
  91866. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  91867. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91868. }
  91869. #define SET_GPIO_56_doen_i2srx_lrck_out_oen { \
  91870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91871. _ezchip_macro_read_value_ &= ~(0xFF); \
  91872. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  91873. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91874. }
  91875. #define SET_GPIO_56_doen_i2srx_mclk_out { \
  91876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91877. _ezchip_macro_read_value_ &= ~(0xFF); \
  91878. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  91879. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91880. }
  91881. #define SET_GPIO_56_doen_i2stx_bclk_out { \
  91882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91883. _ezchip_macro_read_value_ &= ~(0xFF); \
  91884. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  91885. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91886. }
  91887. #define SET_GPIO_56_doen_i2stx_bclk_out_oen { \
  91888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91889. _ezchip_macro_read_value_ &= ~(0xFF); \
  91890. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  91891. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91892. }
  91893. #define SET_GPIO_56_doen_i2stx_lrck_out { \
  91894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91895. _ezchip_macro_read_value_ &= ~(0xFF); \
  91896. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  91897. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91898. }
  91899. #define SET_GPIO_56_doen_i2stx_lrckout_oen { \
  91900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91901. _ezchip_macro_read_value_ &= ~(0xFF); \
  91902. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  91903. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91904. }
  91905. #define SET_GPIO_56_doen_i2stx_mclk_out { \
  91906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91907. _ezchip_macro_read_value_ &= ~(0xFF); \
  91908. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  91909. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91910. }
  91911. #define SET_GPIO_56_doen_i2stx_sdout0 { \
  91912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91913. _ezchip_macro_read_value_ &= ~(0xFF); \
  91914. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  91915. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91916. }
  91917. #define SET_GPIO_56_doen_i2stx_sdout1 { \
  91918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91919. _ezchip_macro_read_value_ &= ~(0xFF); \
  91920. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  91921. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91922. }
  91923. #define SET_GPIO_56_doen_lcd_pad_csm_n { \
  91924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91925. _ezchip_macro_read_value_ &= ~(0xFF); \
  91926. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  91927. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91928. }
  91929. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit0 { \
  91930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91931. _ezchip_macro_read_value_ &= ~(0xFF); \
  91932. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  91933. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91934. }
  91935. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit1 { \
  91936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91937. _ezchip_macro_read_value_ &= ~(0xFF); \
  91938. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  91939. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91940. }
  91941. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit2 { \
  91942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91943. _ezchip_macro_read_value_ &= ~(0xFF); \
  91944. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  91945. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91946. }
  91947. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit3 { \
  91948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91949. _ezchip_macro_read_value_ &= ~(0xFF); \
  91950. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  91951. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91952. }
  91953. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit4 { \
  91954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91955. _ezchip_macro_read_value_ &= ~(0xFF); \
  91956. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  91957. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91958. }
  91959. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit5 { \
  91960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91961. _ezchip_macro_read_value_ &= ~(0xFF); \
  91962. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  91963. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91964. }
  91965. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit6 { \
  91966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91967. _ezchip_macro_read_value_ &= ~(0xFF); \
  91968. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  91969. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91970. }
  91971. #define SET_GPIO_56_doen_pwm_pad_oe_n_bit7 { \
  91972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91973. _ezchip_macro_read_value_ &= ~(0xFF); \
  91974. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  91975. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91976. }
  91977. #define SET_GPIO_56_doen_pwm_pad_out_bit0 { \
  91978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91979. _ezchip_macro_read_value_ &= ~(0xFF); \
  91980. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  91981. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91982. }
  91983. #define SET_GPIO_56_doen_pwm_pad_out_bit1 { \
  91984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91985. _ezchip_macro_read_value_ &= ~(0xFF); \
  91986. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  91987. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91988. }
  91989. #define SET_GPIO_56_doen_pwm_pad_out_bit2 { \
  91990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91991. _ezchip_macro_read_value_ &= ~(0xFF); \
  91992. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  91993. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  91994. }
  91995. #define SET_GPIO_56_doen_pwm_pad_out_bit3 { \
  91996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  91997. _ezchip_macro_read_value_ &= ~(0xFF); \
  91998. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  91999. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92000. }
  92001. #define SET_GPIO_56_doen_pwm_pad_out_bit4 { \
  92002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92003. _ezchip_macro_read_value_ &= ~(0xFF); \
  92004. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  92005. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92006. }
  92007. #define SET_GPIO_56_doen_pwm_pad_out_bit5 { \
  92008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92009. _ezchip_macro_read_value_ &= ~(0xFF); \
  92010. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  92011. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92012. }
  92013. #define SET_GPIO_56_doen_pwm_pad_out_bit6 { \
  92014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92015. _ezchip_macro_read_value_ &= ~(0xFF); \
  92016. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  92017. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92018. }
  92019. #define SET_GPIO_56_doen_pwm_pad_out_bit7 { \
  92020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92021. _ezchip_macro_read_value_ &= ~(0xFF); \
  92022. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  92023. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92024. }
  92025. #define SET_GPIO_56_doen_pwmdac_left_out { \
  92026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92027. _ezchip_macro_read_value_ &= ~(0xFF); \
  92028. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  92029. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92030. }
  92031. #define SET_GPIO_56_doen_pwmdac_right_out { \
  92032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92033. _ezchip_macro_read_value_ &= ~(0xFF); \
  92034. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  92035. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92036. }
  92037. #define SET_GPIO_56_doen_qspi_csn1_out { \
  92038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92039. _ezchip_macro_read_value_ &= ~(0xFF); \
  92040. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  92041. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92042. }
  92043. #define SET_GPIO_56_doen_qspi_csn2_out { \
  92044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92045. _ezchip_macro_read_value_ &= ~(0xFF); \
  92046. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  92047. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92048. }
  92049. #define SET_GPIO_56_doen_qspi_csn3_out { \
  92050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92051. _ezchip_macro_read_value_ &= ~(0xFF); \
  92052. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  92053. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92054. }
  92055. #define SET_GPIO_56_doen_register23_SCFG_cmsensor_rst0 { \
  92056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92057. _ezchip_macro_read_value_ &= ~(0xFF); \
  92058. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  92059. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92060. }
  92061. #define SET_GPIO_56_doen_register23_SCFG_cmsensor_rst1 { \
  92062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92063. _ezchip_macro_read_value_ &= ~(0xFF); \
  92064. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  92065. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92066. }
  92067. #define SET_GPIO_56_doen_register32_SCFG_gmac_phy_rstn { \
  92068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92069. _ezchip_macro_read_value_ &= ~(0xFF); \
  92070. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  92071. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92072. }
  92073. #define SET_GPIO_56_doen_sdio0_pad_card_power_en { \
  92074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92075. _ezchip_macro_read_value_ &= ~(0xFF); \
  92076. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  92077. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92078. }
  92079. #define SET_GPIO_56_doen_sdio0_pad_cclk_out { \
  92080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92081. _ezchip_macro_read_value_ &= ~(0xFF); \
  92082. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  92083. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92084. }
  92085. #define SET_GPIO_56_doen_sdio0_pad_ccmd_oe { \
  92086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92087. _ezchip_macro_read_value_ &= ~(0xFF); \
  92088. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  92089. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92090. }
  92091. #define SET_GPIO_56_doen_sdio0_pad_ccmd_out { \
  92092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92093. _ezchip_macro_read_value_ &= ~(0xFF); \
  92094. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  92095. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92096. }
  92097. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit0 { \
  92098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92099. _ezchip_macro_read_value_ &= ~(0xFF); \
  92100. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  92101. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92102. }
  92103. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit1 { \
  92104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92105. _ezchip_macro_read_value_ &= ~(0xFF); \
  92106. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  92107. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92108. }
  92109. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit2 { \
  92110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92111. _ezchip_macro_read_value_ &= ~(0xFF); \
  92112. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  92113. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92114. }
  92115. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit3 { \
  92116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92117. _ezchip_macro_read_value_ &= ~(0xFF); \
  92118. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  92119. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92120. }
  92121. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit4 { \
  92122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92123. _ezchip_macro_read_value_ &= ~(0xFF); \
  92124. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  92125. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92126. }
  92127. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit5 { \
  92128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92129. _ezchip_macro_read_value_ &= ~(0xFF); \
  92130. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  92131. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92132. }
  92133. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit6 { \
  92134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92135. _ezchip_macro_read_value_ &= ~(0xFF); \
  92136. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  92137. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92138. }
  92139. #define SET_GPIO_56_doen_sdio0_pad_cdata_oe_bit7 { \
  92140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92141. _ezchip_macro_read_value_ &= ~(0xFF); \
  92142. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  92143. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92144. }
  92145. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit0 { \
  92146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92147. _ezchip_macro_read_value_ &= ~(0xFF); \
  92148. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  92149. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92150. }
  92151. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit1 { \
  92152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92153. _ezchip_macro_read_value_ &= ~(0xFF); \
  92154. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  92155. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92156. }
  92157. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit2 { \
  92158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92159. _ezchip_macro_read_value_ &= ~(0xFF); \
  92160. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  92161. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92162. }
  92163. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit3 { \
  92164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92165. _ezchip_macro_read_value_ &= ~(0xFF); \
  92166. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  92167. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92168. }
  92169. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit4 { \
  92170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92171. _ezchip_macro_read_value_ &= ~(0xFF); \
  92172. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  92173. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92174. }
  92175. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit5 { \
  92176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92177. _ezchip_macro_read_value_ &= ~(0xFF); \
  92178. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  92179. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92180. }
  92181. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit6 { \
  92182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92183. _ezchip_macro_read_value_ &= ~(0xFF); \
  92184. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  92185. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92186. }
  92187. #define SET_GPIO_56_doen_sdio0_pad_cdata_out_bit7 { \
  92188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92189. _ezchip_macro_read_value_ &= ~(0xFF); \
  92190. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  92191. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92192. }
  92193. #define SET_GPIO_56_doen_sdio0_pad_rst_n { \
  92194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92195. _ezchip_macro_read_value_ &= ~(0xFF); \
  92196. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  92197. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92198. }
  92199. #define SET_GPIO_56_doen_sdio1_pad_card_power_en { \
  92200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92201. _ezchip_macro_read_value_ &= ~(0xFF); \
  92202. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  92203. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92204. }
  92205. #define SET_GPIO_56_doen_sdio1_pad_cclk_out { \
  92206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92207. _ezchip_macro_read_value_ &= ~(0xFF); \
  92208. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  92209. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92210. }
  92211. #define SET_GPIO_56_doen_sdio1_pad_ccmd_oe { \
  92212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92213. _ezchip_macro_read_value_ &= ~(0xFF); \
  92214. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  92215. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92216. }
  92217. #define SET_GPIO_56_doen_sdio1_pad_ccmd_out { \
  92218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92219. _ezchip_macro_read_value_ &= ~(0xFF); \
  92220. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  92221. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92222. }
  92223. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit0 { \
  92224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92225. _ezchip_macro_read_value_ &= ~(0xFF); \
  92226. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  92227. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92228. }
  92229. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit1 { \
  92230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92231. _ezchip_macro_read_value_ &= ~(0xFF); \
  92232. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  92233. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92234. }
  92235. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit2 { \
  92236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92237. _ezchip_macro_read_value_ &= ~(0xFF); \
  92238. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  92239. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92240. }
  92241. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit3 { \
  92242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92243. _ezchip_macro_read_value_ &= ~(0xFF); \
  92244. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  92245. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92246. }
  92247. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit4 { \
  92248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92249. _ezchip_macro_read_value_ &= ~(0xFF); \
  92250. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  92251. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92252. }
  92253. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit5 { \
  92254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92255. _ezchip_macro_read_value_ &= ~(0xFF); \
  92256. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  92257. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92258. }
  92259. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit6 { \
  92260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92261. _ezchip_macro_read_value_ &= ~(0xFF); \
  92262. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  92263. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92264. }
  92265. #define SET_GPIO_56_doen_sdio1_pad_cdata_oe_bit7 { \
  92266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92267. _ezchip_macro_read_value_ &= ~(0xFF); \
  92268. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  92269. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92270. }
  92271. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit0 { \
  92272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92273. _ezchip_macro_read_value_ &= ~(0xFF); \
  92274. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  92275. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92276. }
  92277. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit1 { \
  92278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92279. _ezchip_macro_read_value_ &= ~(0xFF); \
  92280. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  92281. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92282. }
  92283. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit2 { \
  92284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92285. _ezchip_macro_read_value_ &= ~(0xFF); \
  92286. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  92287. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92288. }
  92289. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit3 { \
  92290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92291. _ezchip_macro_read_value_ &= ~(0xFF); \
  92292. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  92293. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92294. }
  92295. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit4 { \
  92296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92297. _ezchip_macro_read_value_ &= ~(0xFF); \
  92298. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  92299. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92300. }
  92301. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit5 { \
  92302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92303. _ezchip_macro_read_value_ &= ~(0xFF); \
  92304. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  92305. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92306. }
  92307. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit6 { \
  92308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92309. _ezchip_macro_read_value_ &= ~(0xFF); \
  92310. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  92311. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92312. }
  92313. #define SET_GPIO_56_doen_sdio1_pad_cdata_out_bit7 { \
  92314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92315. _ezchip_macro_read_value_ &= ~(0xFF); \
  92316. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  92317. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92318. }
  92319. #define SET_GPIO_56_doen_sdio1_pad_rst_n { \
  92320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92321. _ezchip_macro_read_value_ &= ~(0xFF); \
  92322. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  92323. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92324. }
  92325. #define SET_GPIO_56_doen_spdif_tx_sdout { \
  92326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92327. _ezchip_macro_read_value_ &= ~(0xFF); \
  92328. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  92329. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92330. }
  92331. #define SET_GPIO_56_doen_spdif_tx_sdout_oen { \
  92332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92333. _ezchip_macro_read_value_ &= ~(0xFF); \
  92334. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  92335. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92336. }
  92337. #define SET_GPIO_56_doen_spi0_pad_oe_n { \
  92338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92339. _ezchip_macro_read_value_ &= ~(0xFF); \
  92340. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  92341. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92342. }
  92343. #define SET_GPIO_56_doen_spi0_pad_sck_out { \
  92344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92345. _ezchip_macro_read_value_ &= ~(0xFF); \
  92346. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  92347. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92348. }
  92349. #define SET_GPIO_56_doen_spi0_pad_ss_0_n { \
  92350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92351. _ezchip_macro_read_value_ &= ~(0xFF); \
  92352. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  92353. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92354. }
  92355. #define SET_GPIO_56_doen_spi0_pad_ss_1_n { \
  92356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92357. _ezchip_macro_read_value_ &= ~(0xFF); \
  92358. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  92359. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92360. }
  92361. #define SET_GPIO_56_doen_spi0_pad_txd { \
  92362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92363. _ezchip_macro_read_value_ &= ~(0xFF); \
  92364. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  92365. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92366. }
  92367. #define SET_GPIO_56_doen_spi1_pad_oe_n { \
  92368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92369. _ezchip_macro_read_value_ &= ~(0xFF); \
  92370. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  92371. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92372. }
  92373. #define SET_GPIO_56_doen_spi1_pad_sck_out { \
  92374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92375. _ezchip_macro_read_value_ &= ~(0xFF); \
  92376. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  92377. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92378. }
  92379. #define SET_GPIO_56_doen_spi1_pad_ss_0_n { \
  92380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92381. _ezchip_macro_read_value_ &= ~(0xFF); \
  92382. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  92383. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92384. }
  92385. #define SET_GPIO_56_doen_spi1_pad_ss_1_n { \
  92386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92387. _ezchip_macro_read_value_ &= ~(0xFF); \
  92388. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  92389. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92390. }
  92391. #define SET_GPIO_56_doen_spi1_pad_txd { \
  92392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92393. _ezchip_macro_read_value_ &= ~(0xFF); \
  92394. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  92395. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92396. }
  92397. #define SET_GPIO_56_doen_spi2_pad_oe_n { \
  92398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92399. _ezchip_macro_read_value_ &= ~(0xFF); \
  92400. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  92401. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92402. }
  92403. #define SET_GPIO_56_doen_spi2_pad_sck_out { \
  92404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92405. _ezchip_macro_read_value_ &= ~(0xFF); \
  92406. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  92407. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92408. }
  92409. #define SET_GPIO_56_doen_spi2_pad_ss_0_n { \
  92410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92411. _ezchip_macro_read_value_ &= ~(0xFF); \
  92412. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  92413. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92414. }
  92415. #define SET_GPIO_56_doen_spi2_pad_ss_1_n { \
  92416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92417. _ezchip_macro_read_value_ &= ~(0xFF); \
  92418. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  92419. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92420. }
  92421. #define SET_GPIO_56_doen_spi2_pad_txd { \
  92422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92423. _ezchip_macro_read_value_ &= ~(0xFF); \
  92424. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  92425. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92426. }
  92427. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit0 { \
  92428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92429. _ezchip_macro_read_value_ &= ~(0xFF); \
  92430. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  92431. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92432. }
  92433. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit1 { \
  92434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92435. _ezchip_macro_read_value_ &= ~(0xFF); \
  92436. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  92437. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92438. }
  92439. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit2 { \
  92440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92441. _ezchip_macro_read_value_ &= ~(0xFF); \
  92442. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  92443. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92444. }
  92445. #define SET_GPIO_56_doen_spi2ahb_pad_oe_n_bit3 { \
  92446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92447. _ezchip_macro_read_value_ &= ~(0xFF); \
  92448. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  92449. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92450. }
  92451. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit0 { \
  92452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92453. _ezchip_macro_read_value_ &= ~(0xFF); \
  92454. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  92455. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92456. }
  92457. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit1 { \
  92458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92459. _ezchip_macro_read_value_ &= ~(0xFF); \
  92460. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  92461. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92462. }
  92463. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit2 { \
  92464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92465. _ezchip_macro_read_value_ &= ~(0xFF); \
  92466. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  92467. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92468. }
  92469. #define SET_GPIO_56_doen_spi2ahb_pad_txd_bit3 { \
  92470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92471. _ezchip_macro_read_value_ &= ~(0xFF); \
  92472. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  92473. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92474. }
  92475. #define SET_GPIO_56_doen_spi3_pad_oe_n { \
  92476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92477. _ezchip_macro_read_value_ &= ~(0xFF); \
  92478. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  92479. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92480. }
  92481. #define SET_GPIO_56_doen_spi3_pad_sck_out { \
  92482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92483. _ezchip_macro_read_value_ &= ~(0xFF); \
  92484. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  92485. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92486. }
  92487. #define SET_GPIO_56_doen_spi3_pad_ss_0_n { \
  92488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92489. _ezchip_macro_read_value_ &= ~(0xFF); \
  92490. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  92491. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92492. }
  92493. #define SET_GPIO_56_doen_spi3_pad_ss_1_n { \
  92494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92495. _ezchip_macro_read_value_ &= ~(0xFF); \
  92496. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  92497. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92498. }
  92499. #define SET_GPIO_56_doen_spi3_pad_txd { \
  92500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92501. _ezchip_macro_read_value_ &= ~(0xFF); \
  92502. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  92503. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92504. }
  92505. #define SET_GPIO_56_doen_uart0_pad_dtrn { \
  92506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92507. _ezchip_macro_read_value_ &= ~(0xFF); \
  92508. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  92509. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92510. }
  92511. #define SET_GPIO_56_doen_uart0_pad_rtsn { \
  92512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92513. _ezchip_macro_read_value_ &= ~(0xFF); \
  92514. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  92515. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92516. }
  92517. #define SET_GPIO_56_doen_uart0_pad_sout { \
  92518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92519. _ezchip_macro_read_value_ &= ~(0xFF); \
  92520. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  92521. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92522. }
  92523. #define SET_GPIO_56_doen_uart1_pad_sout { \
  92524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92525. _ezchip_macro_read_value_ &= ~(0xFF); \
  92526. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  92527. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92528. }
  92529. #define SET_GPIO_56_doen_uart2_pad_dtr_n { \
  92530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92531. _ezchip_macro_read_value_ &= ~(0xFF); \
  92532. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  92533. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92534. }
  92535. #define SET_GPIO_56_doen_uart2_pad_rts_n { \
  92536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92537. _ezchip_macro_read_value_ &= ~(0xFF); \
  92538. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  92539. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92540. }
  92541. #define SET_GPIO_56_doen_uart2_pad_sout { \
  92542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92543. _ezchip_macro_read_value_ &= ~(0xFF); \
  92544. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  92545. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92546. }
  92547. #define SET_GPIO_56_doen_uart3_pad_sout { \
  92548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92549. _ezchip_macro_read_value_ &= ~(0xFF); \
  92550. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  92551. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92552. }
  92553. #define SET_GPIO_56_doen_usb_drv_bus { \
  92554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_56_doen_REG_ADDR); \
  92555. _ezchip_macro_read_value_ &= ~(0xFF); \
  92556. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  92557. MA_OUTW(gpio_56_doen_REG_ADDR,_ezchip_macro_read_value_); \
  92558. }
  92559. #define SET_GPIO_57_dout_reverse_(en) { \
  92560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92561. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  92562. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  92563. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92564. }
  92565. #define SET_GPIO_57_dout_LOW { \
  92566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92567. _ezchip_macro_read_value_ &= ~(0xFF); \
  92568. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  92569. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92570. }
  92571. #define SET_GPIO_57_dout_HIGH { \
  92572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92573. _ezchip_macro_read_value_ &= ~(0xFF); \
  92574. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  92575. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92576. }
  92577. #define SET_GPIO_57_dout_clk_gmac_tophyref { \
  92578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92579. _ezchip_macro_read_value_ &= ~(0xFF); \
  92580. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  92581. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92582. }
  92583. #define SET_GPIO_57_dout_cpu_jtag_tdo { \
  92584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92585. _ezchip_macro_read_value_ &= ~(0xFF); \
  92586. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  92587. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92588. }
  92589. #define SET_GPIO_57_dout_cpu_jtag_tdo_oen { \
  92590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92591. _ezchip_macro_read_value_ &= ~(0xFF); \
  92592. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  92593. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92594. }
  92595. #define SET_GPIO_57_dout_dmic_clk_out { \
  92596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92597. _ezchip_macro_read_value_ &= ~(0xFF); \
  92598. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  92599. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92600. }
  92601. #define SET_GPIO_57_dout_dsp_JTDOEn_pad { \
  92602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92603. _ezchip_macro_read_value_ &= ~(0xFF); \
  92604. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  92605. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92606. }
  92607. #define SET_GPIO_57_dout_dsp_JTDO_pad { \
  92608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92609. _ezchip_macro_read_value_ &= ~(0xFF); \
  92610. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  92611. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92612. }
  92613. #define SET_GPIO_57_dout_i2c0_pad_sck_oe { \
  92614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92615. _ezchip_macro_read_value_ &= ~(0xFF); \
  92616. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  92617. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92618. }
  92619. #define SET_GPIO_57_dout_i2c0_pad_sda_oe { \
  92620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92621. _ezchip_macro_read_value_ &= ~(0xFF); \
  92622. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  92623. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92624. }
  92625. #define SET_GPIO_57_dout_i2c1_pad_sck_oe { \
  92626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92627. _ezchip_macro_read_value_ &= ~(0xFF); \
  92628. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  92629. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92630. }
  92631. #define SET_GPIO_57_dout_i2c1_pad_sda_oe { \
  92632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92633. _ezchip_macro_read_value_ &= ~(0xFF); \
  92634. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  92635. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92636. }
  92637. #define SET_GPIO_57_dout_i2c2_pad_sck_oe { \
  92638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92639. _ezchip_macro_read_value_ &= ~(0xFF); \
  92640. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  92641. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92642. }
  92643. #define SET_GPIO_57_dout_i2c2_pad_sda_oe { \
  92644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92645. _ezchip_macro_read_value_ &= ~(0xFF); \
  92646. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  92647. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92648. }
  92649. #define SET_GPIO_57_dout_i2c3_pad_sck_oe { \
  92650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92651. _ezchip_macro_read_value_ &= ~(0xFF); \
  92652. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  92653. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92654. }
  92655. #define SET_GPIO_57_dout_i2c3_pad_sda_oe { \
  92656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92657. _ezchip_macro_read_value_ &= ~(0xFF); \
  92658. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  92659. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92660. }
  92661. #define SET_GPIO_57_dout_i2srx_bclk_out { \
  92662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92663. _ezchip_macro_read_value_ &= ~(0xFF); \
  92664. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  92665. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92666. }
  92667. #define SET_GPIO_57_dout_i2srx_bclk_out_oen { \
  92668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92669. _ezchip_macro_read_value_ &= ~(0xFF); \
  92670. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  92671. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92672. }
  92673. #define SET_GPIO_57_dout_i2srx_lrck_out { \
  92674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92675. _ezchip_macro_read_value_ &= ~(0xFF); \
  92676. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  92677. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92678. }
  92679. #define SET_GPIO_57_dout_i2srx_lrck_out_oen { \
  92680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92681. _ezchip_macro_read_value_ &= ~(0xFF); \
  92682. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  92683. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92684. }
  92685. #define SET_GPIO_57_dout_i2srx_mclk_out { \
  92686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92687. _ezchip_macro_read_value_ &= ~(0xFF); \
  92688. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  92689. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92690. }
  92691. #define SET_GPIO_57_dout_i2stx_bclk_out { \
  92692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92693. _ezchip_macro_read_value_ &= ~(0xFF); \
  92694. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  92695. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92696. }
  92697. #define SET_GPIO_57_dout_i2stx_bclk_out_oen { \
  92698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92699. _ezchip_macro_read_value_ &= ~(0xFF); \
  92700. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  92701. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92702. }
  92703. #define SET_GPIO_57_dout_i2stx_lrck_out { \
  92704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92705. _ezchip_macro_read_value_ &= ~(0xFF); \
  92706. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  92707. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92708. }
  92709. #define SET_GPIO_57_dout_i2stx_lrckout_oen { \
  92710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92711. _ezchip_macro_read_value_ &= ~(0xFF); \
  92712. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  92713. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92714. }
  92715. #define SET_GPIO_57_dout_i2stx_mclk_out { \
  92716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92717. _ezchip_macro_read_value_ &= ~(0xFF); \
  92718. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  92719. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92720. }
  92721. #define SET_GPIO_57_dout_i2stx_sdout0 { \
  92722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92723. _ezchip_macro_read_value_ &= ~(0xFF); \
  92724. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  92725. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92726. }
  92727. #define SET_GPIO_57_dout_i2stx_sdout1 { \
  92728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92729. _ezchip_macro_read_value_ &= ~(0xFF); \
  92730. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  92731. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92732. }
  92733. #define SET_GPIO_57_dout_lcd_pad_csm_n { \
  92734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92735. _ezchip_macro_read_value_ &= ~(0xFF); \
  92736. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  92737. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92738. }
  92739. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit0 { \
  92740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92741. _ezchip_macro_read_value_ &= ~(0xFF); \
  92742. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  92743. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92744. }
  92745. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit1 { \
  92746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92747. _ezchip_macro_read_value_ &= ~(0xFF); \
  92748. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  92749. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92750. }
  92751. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit2 { \
  92752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92753. _ezchip_macro_read_value_ &= ~(0xFF); \
  92754. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  92755. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92756. }
  92757. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit3 { \
  92758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92759. _ezchip_macro_read_value_ &= ~(0xFF); \
  92760. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  92761. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92762. }
  92763. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit4 { \
  92764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92765. _ezchip_macro_read_value_ &= ~(0xFF); \
  92766. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  92767. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92768. }
  92769. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit5 { \
  92770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92771. _ezchip_macro_read_value_ &= ~(0xFF); \
  92772. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  92773. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92774. }
  92775. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit6 { \
  92776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92777. _ezchip_macro_read_value_ &= ~(0xFF); \
  92778. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  92779. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92780. }
  92781. #define SET_GPIO_57_dout_pwm_pad_oe_n_bit7 { \
  92782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92783. _ezchip_macro_read_value_ &= ~(0xFF); \
  92784. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  92785. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92786. }
  92787. #define SET_GPIO_57_dout_pwm_pad_out_bit0 { \
  92788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92789. _ezchip_macro_read_value_ &= ~(0xFF); \
  92790. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  92791. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92792. }
  92793. #define SET_GPIO_57_dout_pwm_pad_out_bit1 { \
  92794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92795. _ezchip_macro_read_value_ &= ~(0xFF); \
  92796. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  92797. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92798. }
  92799. #define SET_GPIO_57_dout_pwm_pad_out_bit2 { \
  92800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92801. _ezchip_macro_read_value_ &= ~(0xFF); \
  92802. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  92803. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92804. }
  92805. #define SET_GPIO_57_dout_pwm_pad_out_bit3 { \
  92806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92807. _ezchip_macro_read_value_ &= ~(0xFF); \
  92808. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  92809. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92810. }
  92811. #define SET_GPIO_57_dout_pwm_pad_out_bit4 { \
  92812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92813. _ezchip_macro_read_value_ &= ~(0xFF); \
  92814. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  92815. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92816. }
  92817. #define SET_GPIO_57_dout_pwm_pad_out_bit5 { \
  92818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92819. _ezchip_macro_read_value_ &= ~(0xFF); \
  92820. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  92821. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92822. }
  92823. #define SET_GPIO_57_dout_pwm_pad_out_bit6 { \
  92824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92825. _ezchip_macro_read_value_ &= ~(0xFF); \
  92826. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  92827. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92828. }
  92829. #define SET_GPIO_57_dout_pwm_pad_out_bit7 { \
  92830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92831. _ezchip_macro_read_value_ &= ~(0xFF); \
  92832. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  92833. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92834. }
  92835. #define SET_GPIO_57_dout_pwmdac_left_out { \
  92836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92837. _ezchip_macro_read_value_ &= ~(0xFF); \
  92838. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  92839. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92840. }
  92841. #define SET_GPIO_57_dout_pwmdac_right_out { \
  92842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92843. _ezchip_macro_read_value_ &= ~(0xFF); \
  92844. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  92845. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92846. }
  92847. #define SET_GPIO_57_dout_qspi_csn1_out { \
  92848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92849. _ezchip_macro_read_value_ &= ~(0xFF); \
  92850. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  92851. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92852. }
  92853. #define SET_GPIO_57_dout_qspi_csn2_out { \
  92854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92855. _ezchip_macro_read_value_ &= ~(0xFF); \
  92856. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  92857. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92858. }
  92859. #define SET_GPIO_57_dout_qspi_csn3_out { \
  92860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92861. _ezchip_macro_read_value_ &= ~(0xFF); \
  92862. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  92863. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92864. }
  92865. #define SET_GPIO_57_dout_register23_SCFG_cmsensor_rst0 { \
  92866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92867. _ezchip_macro_read_value_ &= ~(0xFF); \
  92868. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  92869. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92870. }
  92871. #define SET_GPIO_57_dout_register23_SCFG_cmsensor_rst1 { \
  92872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92873. _ezchip_macro_read_value_ &= ~(0xFF); \
  92874. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  92875. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92876. }
  92877. #define SET_GPIO_57_dout_register32_SCFG_gmac_phy_rstn { \
  92878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92879. _ezchip_macro_read_value_ &= ~(0xFF); \
  92880. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  92881. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92882. }
  92883. #define SET_GPIO_57_dout_sdio0_pad_card_power_en { \
  92884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92885. _ezchip_macro_read_value_ &= ~(0xFF); \
  92886. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  92887. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92888. }
  92889. #define SET_GPIO_57_dout_sdio0_pad_cclk_out { \
  92890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92891. _ezchip_macro_read_value_ &= ~(0xFF); \
  92892. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  92893. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92894. }
  92895. #define SET_GPIO_57_dout_sdio0_pad_ccmd_oe { \
  92896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92897. _ezchip_macro_read_value_ &= ~(0xFF); \
  92898. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  92899. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92900. }
  92901. #define SET_GPIO_57_dout_sdio0_pad_ccmd_out { \
  92902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92903. _ezchip_macro_read_value_ &= ~(0xFF); \
  92904. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  92905. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92906. }
  92907. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit0 { \
  92908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92909. _ezchip_macro_read_value_ &= ~(0xFF); \
  92910. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  92911. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92912. }
  92913. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit1 { \
  92914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92915. _ezchip_macro_read_value_ &= ~(0xFF); \
  92916. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  92917. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92918. }
  92919. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit2 { \
  92920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92921. _ezchip_macro_read_value_ &= ~(0xFF); \
  92922. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  92923. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92924. }
  92925. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit3 { \
  92926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92927. _ezchip_macro_read_value_ &= ~(0xFF); \
  92928. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  92929. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92930. }
  92931. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit4 { \
  92932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92933. _ezchip_macro_read_value_ &= ~(0xFF); \
  92934. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  92935. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92936. }
  92937. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit5 { \
  92938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92939. _ezchip_macro_read_value_ &= ~(0xFF); \
  92940. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  92941. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92942. }
  92943. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit6 { \
  92944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92945. _ezchip_macro_read_value_ &= ~(0xFF); \
  92946. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  92947. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92948. }
  92949. #define SET_GPIO_57_dout_sdio0_pad_cdata_oe_bit7 { \
  92950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92951. _ezchip_macro_read_value_ &= ~(0xFF); \
  92952. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  92953. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92954. }
  92955. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit0 { \
  92956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92957. _ezchip_macro_read_value_ &= ~(0xFF); \
  92958. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  92959. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92960. }
  92961. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit1 { \
  92962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92963. _ezchip_macro_read_value_ &= ~(0xFF); \
  92964. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  92965. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92966. }
  92967. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit2 { \
  92968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92969. _ezchip_macro_read_value_ &= ~(0xFF); \
  92970. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  92971. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92972. }
  92973. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit3 { \
  92974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92975. _ezchip_macro_read_value_ &= ~(0xFF); \
  92976. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  92977. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92978. }
  92979. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit4 { \
  92980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92981. _ezchip_macro_read_value_ &= ~(0xFF); \
  92982. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  92983. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92984. }
  92985. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit5 { \
  92986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92987. _ezchip_macro_read_value_ &= ~(0xFF); \
  92988. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  92989. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92990. }
  92991. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit6 { \
  92992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92993. _ezchip_macro_read_value_ &= ~(0xFF); \
  92994. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  92995. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  92996. }
  92997. #define SET_GPIO_57_dout_sdio0_pad_cdata_out_bit7 { \
  92998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  92999. _ezchip_macro_read_value_ &= ~(0xFF); \
  93000. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  93001. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93002. }
  93003. #define SET_GPIO_57_dout_sdio0_pad_rst_n { \
  93004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93005. _ezchip_macro_read_value_ &= ~(0xFF); \
  93006. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  93007. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93008. }
  93009. #define SET_GPIO_57_dout_sdio1_pad_card_power_en { \
  93010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93011. _ezchip_macro_read_value_ &= ~(0xFF); \
  93012. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  93013. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93014. }
  93015. #define SET_GPIO_57_dout_sdio1_pad_cclk_out { \
  93016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93017. _ezchip_macro_read_value_ &= ~(0xFF); \
  93018. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  93019. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93020. }
  93021. #define SET_GPIO_57_dout_sdio1_pad_ccmd_oe { \
  93022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93023. _ezchip_macro_read_value_ &= ~(0xFF); \
  93024. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  93025. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93026. }
  93027. #define SET_GPIO_57_dout_sdio1_pad_ccmd_out { \
  93028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93029. _ezchip_macro_read_value_ &= ~(0xFF); \
  93030. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  93031. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93032. }
  93033. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit0 { \
  93034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93035. _ezchip_macro_read_value_ &= ~(0xFF); \
  93036. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  93037. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93038. }
  93039. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit1 { \
  93040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93041. _ezchip_macro_read_value_ &= ~(0xFF); \
  93042. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  93043. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93044. }
  93045. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit2 { \
  93046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93047. _ezchip_macro_read_value_ &= ~(0xFF); \
  93048. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  93049. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93050. }
  93051. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit3 { \
  93052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93053. _ezchip_macro_read_value_ &= ~(0xFF); \
  93054. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  93055. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93056. }
  93057. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit4 { \
  93058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93059. _ezchip_macro_read_value_ &= ~(0xFF); \
  93060. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  93061. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93062. }
  93063. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit5 { \
  93064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93065. _ezchip_macro_read_value_ &= ~(0xFF); \
  93066. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  93067. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93068. }
  93069. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit6 { \
  93070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93071. _ezchip_macro_read_value_ &= ~(0xFF); \
  93072. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  93073. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93074. }
  93075. #define SET_GPIO_57_dout_sdio1_pad_cdata_oe_bit7 { \
  93076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93077. _ezchip_macro_read_value_ &= ~(0xFF); \
  93078. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  93079. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93080. }
  93081. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit0 { \
  93082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93083. _ezchip_macro_read_value_ &= ~(0xFF); \
  93084. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  93085. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93086. }
  93087. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit1 { \
  93088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93089. _ezchip_macro_read_value_ &= ~(0xFF); \
  93090. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  93091. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93092. }
  93093. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit2 { \
  93094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93095. _ezchip_macro_read_value_ &= ~(0xFF); \
  93096. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  93097. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93098. }
  93099. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit3 { \
  93100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93101. _ezchip_macro_read_value_ &= ~(0xFF); \
  93102. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  93103. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93104. }
  93105. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit4 { \
  93106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93107. _ezchip_macro_read_value_ &= ~(0xFF); \
  93108. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  93109. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93110. }
  93111. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit5 { \
  93112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93113. _ezchip_macro_read_value_ &= ~(0xFF); \
  93114. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  93115. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93116. }
  93117. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit6 { \
  93118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93119. _ezchip_macro_read_value_ &= ~(0xFF); \
  93120. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  93121. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93122. }
  93123. #define SET_GPIO_57_dout_sdio1_pad_cdata_out_bit7 { \
  93124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93125. _ezchip_macro_read_value_ &= ~(0xFF); \
  93126. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  93127. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93128. }
  93129. #define SET_GPIO_57_dout_sdio1_pad_rst_n { \
  93130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93131. _ezchip_macro_read_value_ &= ~(0xFF); \
  93132. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  93133. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93134. }
  93135. #define SET_GPIO_57_dout_spdif_tx_sdout { \
  93136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93137. _ezchip_macro_read_value_ &= ~(0xFF); \
  93138. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  93139. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93140. }
  93141. #define SET_GPIO_57_dout_spdif_tx_sdout_oen { \
  93142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93143. _ezchip_macro_read_value_ &= ~(0xFF); \
  93144. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  93145. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93146. }
  93147. #define SET_GPIO_57_dout_spi0_pad_oe_n { \
  93148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93149. _ezchip_macro_read_value_ &= ~(0xFF); \
  93150. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  93151. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93152. }
  93153. #define SET_GPIO_57_dout_spi0_pad_sck_out { \
  93154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93155. _ezchip_macro_read_value_ &= ~(0xFF); \
  93156. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  93157. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93158. }
  93159. #define SET_GPIO_57_dout_spi0_pad_ss_0_n { \
  93160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93161. _ezchip_macro_read_value_ &= ~(0xFF); \
  93162. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  93163. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93164. }
  93165. #define SET_GPIO_57_dout_spi0_pad_ss_1_n { \
  93166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93167. _ezchip_macro_read_value_ &= ~(0xFF); \
  93168. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  93169. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93170. }
  93171. #define SET_GPIO_57_dout_spi0_pad_txd { \
  93172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93173. _ezchip_macro_read_value_ &= ~(0xFF); \
  93174. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  93175. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93176. }
  93177. #define SET_GPIO_57_dout_spi1_pad_oe_n { \
  93178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93179. _ezchip_macro_read_value_ &= ~(0xFF); \
  93180. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  93181. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93182. }
  93183. #define SET_GPIO_57_dout_spi1_pad_sck_out { \
  93184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93185. _ezchip_macro_read_value_ &= ~(0xFF); \
  93186. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  93187. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93188. }
  93189. #define SET_GPIO_57_dout_spi1_pad_ss_0_n { \
  93190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93191. _ezchip_macro_read_value_ &= ~(0xFF); \
  93192. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  93193. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93194. }
  93195. #define SET_GPIO_57_dout_spi1_pad_ss_1_n { \
  93196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93197. _ezchip_macro_read_value_ &= ~(0xFF); \
  93198. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  93199. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93200. }
  93201. #define SET_GPIO_57_dout_spi1_pad_txd { \
  93202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93203. _ezchip_macro_read_value_ &= ~(0xFF); \
  93204. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  93205. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93206. }
  93207. #define SET_GPIO_57_dout_spi2_pad_oe_n { \
  93208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93209. _ezchip_macro_read_value_ &= ~(0xFF); \
  93210. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  93211. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93212. }
  93213. #define SET_GPIO_57_dout_spi2_pad_sck_out { \
  93214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93215. _ezchip_macro_read_value_ &= ~(0xFF); \
  93216. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  93217. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93218. }
  93219. #define SET_GPIO_57_dout_spi2_pad_ss_0_n { \
  93220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93221. _ezchip_macro_read_value_ &= ~(0xFF); \
  93222. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  93223. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93224. }
  93225. #define SET_GPIO_57_dout_spi2_pad_ss_1_n { \
  93226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93227. _ezchip_macro_read_value_ &= ~(0xFF); \
  93228. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  93229. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93230. }
  93231. #define SET_GPIO_57_dout_spi2_pad_txd { \
  93232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93233. _ezchip_macro_read_value_ &= ~(0xFF); \
  93234. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  93235. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93236. }
  93237. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit0 { \
  93238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93239. _ezchip_macro_read_value_ &= ~(0xFF); \
  93240. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  93241. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93242. }
  93243. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit1 { \
  93244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93245. _ezchip_macro_read_value_ &= ~(0xFF); \
  93246. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  93247. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93248. }
  93249. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit2 { \
  93250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93251. _ezchip_macro_read_value_ &= ~(0xFF); \
  93252. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  93253. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93254. }
  93255. #define SET_GPIO_57_dout_spi2ahb_pad_oe_n_bit3 { \
  93256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93257. _ezchip_macro_read_value_ &= ~(0xFF); \
  93258. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  93259. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93260. }
  93261. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit0 { \
  93262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93263. _ezchip_macro_read_value_ &= ~(0xFF); \
  93264. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  93265. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93266. }
  93267. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit1 { \
  93268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93269. _ezchip_macro_read_value_ &= ~(0xFF); \
  93270. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  93271. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93272. }
  93273. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit2 { \
  93274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93275. _ezchip_macro_read_value_ &= ~(0xFF); \
  93276. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  93277. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93278. }
  93279. #define SET_GPIO_57_dout_spi2ahb_pad_txd_bit3 { \
  93280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93281. _ezchip_macro_read_value_ &= ~(0xFF); \
  93282. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  93283. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93284. }
  93285. #define SET_GPIO_57_dout_spi3_pad_oe_n { \
  93286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93287. _ezchip_macro_read_value_ &= ~(0xFF); \
  93288. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  93289. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93290. }
  93291. #define SET_GPIO_57_dout_spi3_pad_sck_out { \
  93292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93293. _ezchip_macro_read_value_ &= ~(0xFF); \
  93294. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  93295. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93296. }
  93297. #define SET_GPIO_57_dout_spi3_pad_ss_0_n { \
  93298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93299. _ezchip_macro_read_value_ &= ~(0xFF); \
  93300. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  93301. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93302. }
  93303. #define SET_GPIO_57_dout_spi3_pad_ss_1_n { \
  93304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93305. _ezchip_macro_read_value_ &= ~(0xFF); \
  93306. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  93307. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93308. }
  93309. #define SET_GPIO_57_dout_spi3_pad_txd { \
  93310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93311. _ezchip_macro_read_value_ &= ~(0xFF); \
  93312. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  93313. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93314. }
  93315. #define SET_GPIO_57_dout_uart0_pad_dtrn { \
  93316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93317. _ezchip_macro_read_value_ &= ~(0xFF); \
  93318. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  93319. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93320. }
  93321. #define SET_GPIO_57_dout_uart0_pad_rtsn { \
  93322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93323. _ezchip_macro_read_value_ &= ~(0xFF); \
  93324. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  93325. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93326. }
  93327. #define SET_GPIO_57_dout_uart0_pad_sout { \
  93328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93329. _ezchip_macro_read_value_ &= ~(0xFF); \
  93330. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  93331. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93332. }
  93333. #define SET_GPIO_57_dout_uart1_pad_sout { \
  93334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93335. _ezchip_macro_read_value_ &= ~(0xFF); \
  93336. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  93337. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93338. }
  93339. #define SET_GPIO_57_dout_uart2_pad_dtr_n { \
  93340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93341. _ezchip_macro_read_value_ &= ~(0xFF); \
  93342. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  93343. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93344. }
  93345. #define SET_GPIO_57_dout_uart2_pad_rts_n { \
  93346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93347. _ezchip_macro_read_value_ &= ~(0xFF); \
  93348. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  93349. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93350. }
  93351. #define SET_GPIO_57_dout_uart2_pad_sout { \
  93352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93353. _ezchip_macro_read_value_ &= ~(0xFF); \
  93354. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  93355. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93356. }
  93357. #define SET_GPIO_57_dout_uart3_pad_sout { \
  93358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93359. _ezchip_macro_read_value_ &= ~(0xFF); \
  93360. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  93361. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93362. }
  93363. #define SET_GPIO_57_dout_usb_drv_bus { \
  93364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_dout_REG_ADDR); \
  93365. _ezchip_macro_read_value_ &= ~(0xFF); \
  93366. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  93367. MA_OUTW(gpio_57_dout_REG_ADDR,_ezchip_macro_read_value_); \
  93368. }
  93369. #define SET_GPIO_57_doen_reverse_(en) { \
  93370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93371. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  93372. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  93373. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93374. }
  93375. #define SET_GPIO_57_doen_LOW { \
  93376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93377. _ezchip_macro_read_value_ &= ~(0xFF); \
  93378. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  93379. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93380. }
  93381. #define SET_GPIO_57_doen_HIGH { \
  93382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93383. _ezchip_macro_read_value_ &= ~(0xFF); \
  93384. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  93385. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93386. }
  93387. #define SET_GPIO_57_doen_clk_gmac_tophyref { \
  93388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93389. _ezchip_macro_read_value_ &= ~(0xFF); \
  93390. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  93391. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93392. }
  93393. #define SET_GPIO_57_doen_cpu_jtag_tdo { \
  93394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93395. _ezchip_macro_read_value_ &= ~(0xFF); \
  93396. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  93397. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93398. }
  93399. #define SET_GPIO_57_doen_cpu_jtag_tdo_oen { \
  93400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93401. _ezchip_macro_read_value_ &= ~(0xFF); \
  93402. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  93403. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93404. }
  93405. #define SET_GPIO_57_doen_dmic_clk_out { \
  93406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93407. _ezchip_macro_read_value_ &= ~(0xFF); \
  93408. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  93409. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93410. }
  93411. #define SET_GPIO_57_doen_dsp_JTDOEn_pad { \
  93412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93413. _ezchip_macro_read_value_ &= ~(0xFF); \
  93414. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  93415. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93416. }
  93417. #define SET_GPIO_57_doen_dsp_JTDO_pad { \
  93418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93419. _ezchip_macro_read_value_ &= ~(0xFF); \
  93420. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  93421. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93422. }
  93423. #define SET_GPIO_57_doen_i2c0_pad_sck_oe { \
  93424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93425. _ezchip_macro_read_value_ &= ~(0xFF); \
  93426. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  93427. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93428. }
  93429. #define SET_GPIO_57_doen_i2c0_pad_sda_oe { \
  93430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93431. _ezchip_macro_read_value_ &= ~(0xFF); \
  93432. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  93433. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93434. }
  93435. #define SET_GPIO_57_doen_i2c1_pad_sck_oe { \
  93436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93437. _ezchip_macro_read_value_ &= ~(0xFF); \
  93438. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  93439. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93440. }
  93441. #define SET_GPIO_57_doen_i2c1_pad_sda_oe { \
  93442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93443. _ezchip_macro_read_value_ &= ~(0xFF); \
  93444. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  93445. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93446. }
  93447. #define SET_GPIO_57_doen_i2c2_pad_sck_oe { \
  93448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93449. _ezchip_macro_read_value_ &= ~(0xFF); \
  93450. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  93451. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93452. }
  93453. #define SET_GPIO_57_doen_i2c2_pad_sda_oe { \
  93454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93455. _ezchip_macro_read_value_ &= ~(0xFF); \
  93456. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  93457. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93458. }
  93459. #define SET_GPIO_57_doen_i2c3_pad_sck_oe { \
  93460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93461. _ezchip_macro_read_value_ &= ~(0xFF); \
  93462. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  93463. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93464. }
  93465. #define SET_GPIO_57_doen_i2c3_pad_sda_oe { \
  93466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93467. _ezchip_macro_read_value_ &= ~(0xFF); \
  93468. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  93469. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93470. }
  93471. #define SET_GPIO_57_doen_i2srx_bclk_out { \
  93472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93473. _ezchip_macro_read_value_ &= ~(0xFF); \
  93474. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  93475. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93476. }
  93477. #define SET_GPIO_57_doen_i2srx_bclk_out_oen { \
  93478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93479. _ezchip_macro_read_value_ &= ~(0xFF); \
  93480. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  93481. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93482. }
  93483. #define SET_GPIO_57_doen_i2srx_lrck_out { \
  93484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93485. _ezchip_macro_read_value_ &= ~(0xFF); \
  93486. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  93487. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93488. }
  93489. #define SET_GPIO_57_doen_i2srx_lrck_out_oen { \
  93490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93491. _ezchip_macro_read_value_ &= ~(0xFF); \
  93492. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  93493. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93494. }
  93495. #define SET_GPIO_57_doen_i2srx_mclk_out { \
  93496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93497. _ezchip_macro_read_value_ &= ~(0xFF); \
  93498. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  93499. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93500. }
  93501. #define SET_GPIO_57_doen_i2stx_bclk_out { \
  93502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93503. _ezchip_macro_read_value_ &= ~(0xFF); \
  93504. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  93505. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93506. }
  93507. #define SET_GPIO_57_doen_i2stx_bclk_out_oen { \
  93508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93509. _ezchip_macro_read_value_ &= ~(0xFF); \
  93510. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  93511. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93512. }
  93513. #define SET_GPIO_57_doen_i2stx_lrck_out { \
  93514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93515. _ezchip_macro_read_value_ &= ~(0xFF); \
  93516. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  93517. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93518. }
  93519. #define SET_GPIO_57_doen_i2stx_lrckout_oen { \
  93520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93521. _ezchip_macro_read_value_ &= ~(0xFF); \
  93522. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  93523. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93524. }
  93525. #define SET_GPIO_57_doen_i2stx_mclk_out { \
  93526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93527. _ezchip_macro_read_value_ &= ~(0xFF); \
  93528. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  93529. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93530. }
  93531. #define SET_GPIO_57_doen_i2stx_sdout0 { \
  93532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93533. _ezchip_macro_read_value_ &= ~(0xFF); \
  93534. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  93535. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93536. }
  93537. #define SET_GPIO_57_doen_i2stx_sdout1 { \
  93538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93539. _ezchip_macro_read_value_ &= ~(0xFF); \
  93540. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  93541. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93542. }
  93543. #define SET_GPIO_57_doen_lcd_pad_csm_n { \
  93544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93545. _ezchip_macro_read_value_ &= ~(0xFF); \
  93546. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  93547. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93548. }
  93549. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit0 { \
  93550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93551. _ezchip_macro_read_value_ &= ~(0xFF); \
  93552. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  93553. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93554. }
  93555. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit1 { \
  93556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93557. _ezchip_macro_read_value_ &= ~(0xFF); \
  93558. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  93559. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93560. }
  93561. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit2 { \
  93562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93563. _ezchip_macro_read_value_ &= ~(0xFF); \
  93564. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  93565. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93566. }
  93567. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit3 { \
  93568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93569. _ezchip_macro_read_value_ &= ~(0xFF); \
  93570. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  93571. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93572. }
  93573. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit4 { \
  93574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93575. _ezchip_macro_read_value_ &= ~(0xFF); \
  93576. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  93577. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93578. }
  93579. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit5 { \
  93580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93581. _ezchip_macro_read_value_ &= ~(0xFF); \
  93582. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  93583. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93584. }
  93585. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit6 { \
  93586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93587. _ezchip_macro_read_value_ &= ~(0xFF); \
  93588. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  93589. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93590. }
  93591. #define SET_GPIO_57_doen_pwm_pad_oe_n_bit7 { \
  93592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93593. _ezchip_macro_read_value_ &= ~(0xFF); \
  93594. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  93595. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93596. }
  93597. #define SET_GPIO_57_doen_pwm_pad_out_bit0 { \
  93598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93599. _ezchip_macro_read_value_ &= ~(0xFF); \
  93600. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  93601. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93602. }
  93603. #define SET_GPIO_57_doen_pwm_pad_out_bit1 { \
  93604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93605. _ezchip_macro_read_value_ &= ~(0xFF); \
  93606. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  93607. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93608. }
  93609. #define SET_GPIO_57_doen_pwm_pad_out_bit2 { \
  93610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93611. _ezchip_macro_read_value_ &= ~(0xFF); \
  93612. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  93613. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93614. }
  93615. #define SET_GPIO_57_doen_pwm_pad_out_bit3 { \
  93616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93617. _ezchip_macro_read_value_ &= ~(0xFF); \
  93618. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  93619. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93620. }
  93621. #define SET_GPIO_57_doen_pwm_pad_out_bit4 { \
  93622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93623. _ezchip_macro_read_value_ &= ~(0xFF); \
  93624. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  93625. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93626. }
  93627. #define SET_GPIO_57_doen_pwm_pad_out_bit5 { \
  93628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93629. _ezchip_macro_read_value_ &= ~(0xFF); \
  93630. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  93631. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93632. }
  93633. #define SET_GPIO_57_doen_pwm_pad_out_bit6 { \
  93634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93635. _ezchip_macro_read_value_ &= ~(0xFF); \
  93636. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  93637. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93638. }
  93639. #define SET_GPIO_57_doen_pwm_pad_out_bit7 { \
  93640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93641. _ezchip_macro_read_value_ &= ~(0xFF); \
  93642. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  93643. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93644. }
  93645. #define SET_GPIO_57_doen_pwmdac_left_out { \
  93646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93647. _ezchip_macro_read_value_ &= ~(0xFF); \
  93648. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  93649. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93650. }
  93651. #define SET_GPIO_57_doen_pwmdac_right_out { \
  93652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93653. _ezchip_macro_read_value_ &= ~(0xFF); \
  93654. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  93655. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93656. }
  93657. #define SET_GPIO_57_doen_qspi_csn1_out { \
  93658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93659. _ezchip_macro_read_value_ &= ~(0xFF); \
  93660. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  93661. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93662. }
  93663. #define SET_GPIO_57_doen_qspi_csn2_out { \
  93664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93665. _ezchip_macro_read_value_ &= ~(0xFF); \
  93666. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  93667. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93668. }
  93669. #define SET_GPIO_57_doen_qspi_csn3_out { \
  93670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93671. _ezchip_macro_read_value_ &= ~(0xFF); \
  93672. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  93673. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93674. }
  93675. #define SET_GPIO_57_doen_register23_SCFG_cmsensor_rst0 { \
  93676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93677. _ezchip_macro_read_value_ &= ~(0xFF); \
  93678. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  93679. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93680. }
  93681. #define SET_GPIO_57_doen_register23_SCFG_cmsensor_rst1 { \
  93682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93683. _ezchip_macro_read_value_ &= ~(0xFF); \
  93684. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  93685. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93686. }
  93687. #define SET_GPIO_57_doen_register32_SCFG_gmac_phy_rstn { \
  93688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93689. _ezchip_macro_read_value_ &= ~(0xFF); \
  93690. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  93691. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93692. }
  93693. #define SET_GPIO_57_doen_sdio0_pad_card_power_en { \
  93694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93695. _ezchip_macro_read_value_ &= ~(0xFF); \
  93696. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  93697. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93698. }
  93699. #define SET_GPIO_57_doen_sdio0_pad_cclk_out { \
  93700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93701. _ezchip_macro_read_value_ &= ~(0xFF); \
  93702. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  93703. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93704. }
  93705. #define SET_GPIO_57_doen_sdio0_pad_ccmd_oe { \
  93706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93707. _ezchip_macro_read_value_ &= ~(0xFF); \
  93708. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  93709. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93710. }
  93711. #define SET_GPIO_57_doen_sdio0_pad_ccmd_out { \
  93712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93713. _ezchip_macro_read_value_ &= ~(0xFF); \
  93714. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  93715. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93716. }
  93717. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit0 { \
  93718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93719. _ezchip_macro_read_value_ &= ~(0xFF); \
  93720. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  93721. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93722. }
  93723. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit1 { \
  93724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93725. _ezchip_macro_read_value_ &= ~(0xFF); \
  93726. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  93727. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93728. }
  93729. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit2 { \
  93730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93731. _ezchip_macro_read_value_ &= ~(0xFF); \
  93732. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  93733. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93734. }
  93735. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit3 { \
  93736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93737. _ezchip_macro_read_value_ &= ~(0xFF); \
  93738. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  93739. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93740. }
  93741. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit4 { \
  93742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93743. _ezchip_macro_read_value_ &= ~(0xFF); \
  93744. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  93745. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93746. }
  93747. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit5 { \
  93748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93749. _ezchip_macro_read_value_ &= ~(0xFF); \
  93750. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  93751. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93752. }
  93753. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit6 { \
  93754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93755. _ezchip_macro_read_value_ &= ~(0xFF); \
  93756. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  93757. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93758. }
  93759. #define SET_GPIO_57_doen_sdio0_pad_cdata_oe_bit7 { \
  93760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93761. _ezchip_macro_read_value_ &= ~(0xFF); \
  93762. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  93763. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93764. }
  93765. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit0 { \
  93766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93767. _ezchip_macro_read_value_ &= ~(0xFF); \
  93768. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  93769. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93770. }
  93771. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit1 { \
  93772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93773. _ezchip_macro_read_value_ &= ~(0xFF); \
  93774. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  93775. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93776. }
  93777. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit2 { \
  93778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93779. _ezchip_macro_read_value_ &= ~(0xFF); \
  93780. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  93781. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93782. }
  93783. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit3 { \
  93784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93785. _ezchip_macro_read_value_ &= ~(0xFF); \
  93786. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  93787. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93788. }
  93789. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit4 { \
  93790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93791. _ezchip_macro_read_value_ &= ~(0xFF); \
  93792. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  93793. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93794. }
  93795. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit5 { \
  93796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93797. _ezchip_macro_read_value_ &= ~(0xFF); \
  93798. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  93799. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93800. }
  93801. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit6 { \
  93802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93803. _ezchip_macro_read_value_ &= ~(0xFF); \
  93804. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  93805. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93806. }
  93807. #define SET_GPIO_57_doen_sdio0_pad_cdata_out_bit7 { \
  93808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93809. _ezchip_macro_read_value_ &= ~(0xFF); \
  93810. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  93811. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93812. }
  93813. #define SET_GPIO_57_doen_sdio0_pad_rst_n { \
  93814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93815. _ezchip_macro_read_value_ &= ~(0xFF); \
  93816. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  93817. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93818. }
  93819. #define SET_GPIO_57_doen_sdio1_pad_card_power_en { \
  93820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93821. _ezchip_macro_read_value_ &= ~(0xFF); \
  93822. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  93823. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93824. }
  93825. #define SET_GPIO_57_doen_sdio1_pad_cclk_out { \
  93826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93827. _ezchip_macro_read_value_ &= ~(0xFF); \
  93828. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  93829. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93830. }
  93831. #define SET_GPIO_57_doen_sdio1_pad_ccmd_oe { \
  93832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93833. _ezchip_macro_read_value_ &= ~(0xFF); \
  93834. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  93835. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93836. }
  93837. #define SET_GPIO_57_doen_sdio1_pad_ccmd_out { \
  93838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93839. _ezchip_macro_read_value_ &= ~(0xFF); \
  93840. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  93841. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93842. }
  93843. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit0 { \
  93844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93845. _ezchip_macro_read_value_ &= ~(0xFF); \
  93846. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  93847. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93848. }
  93849. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit1 { \
  93850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93851. _ezchip_macro_read_value_ &= ~(0xFF); \
  93852. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  93853. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93854. }
  93855. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit2 { \
  93856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93857. _ezchip_macro_read_value_ &= ~(0xFF); \
  93858. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  93859. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93860. }
  93861. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit3 { \
  93862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93863. _ezchip_macro_read_value_ &= ~(0xFF); \
  93864. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  93865. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93866. }
  93867. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit4 { \
  93868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93869. _ezchip_macro_read_value_ &= ~(0xFF); \
  93870. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  93871. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93872. }
  93873. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit5 { \
  93874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93875. _ezchip_macro_read_value_ &= ~(0xFF); \
  93876. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  93877. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93878. }
  93879. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit6 { \
  93880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93881. _ezchip_macro_read_value_ &= ~(0xFF); \
  93882. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  93883. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93884. }
  93885. #define SET_GPIO_57_doen_sdio1_pad_cdata_oe_bit7 { \
  93886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93887. _ezchip_macro_read_value_ &= ~(0xFF); \
  93888. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  93889. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93890. }
  93891. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit0 { \
  93892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93893. _ezchip_macro_read_value_ &= ~(0xFF); \
  93894. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  93895. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93896. }
  93897. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit1 { \
  93898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93899. _ezchip_macro_read_value_ &= ~(0xFF); \
  93900. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  93901. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93902. }
  93903. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit2 { \
  93904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93905. _ezchip_macro_read_value_ &= ~(0xFF); \
  93906. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  93907. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93908. }
  93909. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit3 { \
  93910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93911. _ezchip_macro_read_value_ &= ~(0xFF); \
  93912. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  93913. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93914. }
  93915. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit4 { \
  93916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93917. _ezchip_macro_read_value_ &= ~(0xFF); \
  93918. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  93919. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93920. }
  93921. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit5 { \
  93922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93923. _ezchip_macro_read_value_ &= ~(0xFF); \
  93924. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  93925. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93926. }
  93927. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit6 { \
  93928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93929. _ezchip_macro_read_value_ &= ~(0xFF); \
  93930. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  93931. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93932. }
  93933. #define SET_GPIO_57_doen_sdio1_pad_cdata_out_bit7 { \
  93934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93935. _ezchip_macro_read_value_ &= ~(0xFF); \
  93936. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  93937. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93938. }
  93939. #define SET_GPIO_57_doen_sdio1_pad_rst_n { \
  93940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93941. _ezchip_macro_read_value_ &= ~(0xFF); \
  93942. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  93943. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93944. }
  93945. #define SET_GPIO_57_doen_spdif_tx_sdout { \
  93946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93947. _ezchip_macro_read_value_ &= ~(0xFF); \
  93948. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  93949. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93950. }
  93951. #define SET_GPIO_57_doen_spdif_tx_sdout_oen { \
  93952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93953. _ezchip_macro_read_value_ &= ~(0xFF); \
  93954. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  93955. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93956. }
  93957. #define SET_GPIO_57_doen_spi0_pad_oe_n { \
  93958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93959. _ezchip_macro_read_value_ &= ~(0xFF); \
  93960. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  93961. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93962. }
  93963. #define SET_GPIO_57_doen_spi0_pad_sck_out { \
  93964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93965. _ezchip_macro_read_value_ &= ~(0xFF); \
  93966. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  93967. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93968. }
  93969. #define SET_GPIO_57_doen_spi0_pad_ss_0_n { \
  93970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93971. _ezchip_macro_read_value_ &= ~(0xFF); \
  93972. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  93973. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93974. }
  93975. #define SET_GPIO_57_doen_spi0_pad_ss_1_n { \
  93976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93977. _ezchip_macro_read_value_ &= ~(0xFF); \
  93978. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  93979. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93980. }
  93981. #define SET_GPIO_57_doen_spi0_pad_txd { \
  93982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93983. _ezchip_macro_read_value_ &= ~(0xFF); \
  93984. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  93985. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93986. }
  93987. #define SET_GPIO_57_doen_spi1_pad_oe_n { \
  93988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93989. _ezchip_macro_read_value_ &= ~(0xFF); \
  93990. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  93991. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93992. }
  93993. #define SET_GPIO_57_doen_spi1_pad_sck_out { \
  93994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  93995. _ezchip_macro_read_value_ &= ~(0xFF); \
  93996. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  93997. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  93998. }
  93999. #define SET_GPIO_57_doen_spi1_pad_ss_0_n { \
  94000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94001. _ezchip_macro_read_value_ &= ~(0xFF); \
  94002. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  94003. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94004. }
  94005. #define SET_GPIO_57_doen_spi1_pad_ss_1_n { \
  94006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94007. _ezchip_macro_read_value_ &= ~(0xFF); \
  94008. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  94009. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94010. }
  94011. #define SET_GPIO_57_doen_spi1_pad_txd { \
  94012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94013. _ezchip_macro_read_value_ &= ~(0xFF); \
  94014. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  94015. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94016. }
  94017. #define SET_GPIO_57_doen_spi2_pad_oe_n { \
  94018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94019. _ezchip_macro_read_value_ &= ~(0xFF); \
  94020. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  94021. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94022. }
  94023. #define SET_GPIO_57_doen_spi2_pad_sck_out { \
  94024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94025. _ezchip_macro_read_value_ &= ~(0xFF); \
  94026. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  94027. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94028. }
  94029. #define SET_GPIO_57_doen_spi2_pad_ss_0_n { \
  94030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94031. _ezchip_macro_read_value_ &= ~(0xFF); \
  94032. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  94033. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94034. }
  94035. #define SET_GPIO_57_doen_spi2_pad_ss_1_n { \
  94036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94037. _ezchip_macro_read_value_ &= ~(0xFF); \
  94038. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  94039. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94040. }
  94041. #define SET_GPIO_57_doen_spi2_pad_txd { \
  94042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94043. _ezchip_macro_read_value_ &= ~(0xFF); \
  94044. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  94045. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94046. }
  94047. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit0 { \
  94048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94049. _ezchip_macro_read_value_ &= ~(0xFF); \
  94050. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  94051. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94052. }
  94053. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit1 { \
  94054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94055. _ezchip_macro_read_value_ &= ~(0xFF); \
  94056. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  94057. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94058. }
  94059. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit2 { \
  94060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94061. _ezchip_macro_read_value_ &= ~(0xFF); \
  94062. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  94063. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94064. }
  94065. #define SET_GPIO_57_doen_spi2ahb_pad_oe_n_bit3 { \
  94066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94067. _ezchip_macro_read_value_ &= ~(0xFF); \
  94068. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  94069. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94070. }
  94071. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit0 { \
  94072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94073. _ezchip_macro_read_value_ &= ~(0xFF); \
  94074. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  94075. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94076. }
  94077. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit1 { \
  94078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94079. _ezchip_macro_read_value_ &= ~(0xFF); \
  94080. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  94081. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94082. }
  94083. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit2 { \
  94084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94085. _ezchip_macro_read_value_ &= ~(0xFF); \
  94086. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  94087. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94088. }
  94089. #define SET_GPIO_57_doen_spi2ahb_pad_txd_bit3 { \
  94090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94091. _ezchip_macro_read_value_ &= ~(0xFF); \
  94092. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  94093. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94094. }
  94095. #define SET_GPIO_57_doen_spi3_pad_oe_n { \
  94096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94097. _ezchip_macro_read_value_ &= ~(0xFF); \
  94098. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  94099. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94100. }
  94101. #define SET_GPIO_57_doen_spi3_pad_sck_out { \
  94102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94103. _ezchip_macro_read_value_ &= ~(0xFF); \
  94104. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  94105. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94106. }
  94107. #define SET_GPIO_57_doen_spi3_pad_ss_0_n { \
  94108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94109. _ezchip_macro_read_value_ &= ~(0xFF); \
  94110. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  94111. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94112. }
  94113. #define SET_GPIO_57_doen_spi3_pad_ss_1_n { \
  94114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94115. _ezchip_macro_read_value_ &= ~(0xFF); \
  94116. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  94117. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94118. }
  94119. #define SET_GPIO_57_doen_spi3_pad_txd { \
  94120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94121. _ezchip_macro_read_value_ &= ~(0xFF); \
  94122. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  94123. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94124. }
  94125. #define SET_GPIO_57_doen_uart0_pad_dtrn { \
  94126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94127. _ezchip_macro_read_value_ &= ~(0xFF); \
  94128. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  94129. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94130. }
  94131. #define SET_GPIO_57_doen_uart0_pad_rtsn { \
  94132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94133. _ezchip_macro_read_value_ &= ~(0xFF); \
  94134. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  94135. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94136. }
  94137. #define SET_GPIO_57_doen_uart0_pad_sout { \
  94138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94139. _ezchip_macro_read_value_ &= ~(0xFF); \
  94140. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  94141. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94142. }
  94143. #define SET_GPIO_57_doen_uart1_pad_sout { \
  94144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94145. _ezchip_macro_read_value_ &= ~(0xFF); \
  94146. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  94147. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94148. }
  94149. #define SET_GPIO_57_doen_uart2_pad_dtr_n { \
  94150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94151. _ezchip_macro_read_value_ &= ~(0xFF); \
  94152. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  94153. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94154. }
  94155. #define SET_GPIO_57_doen_uart2_pad_rts_n { \
  94156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94157. _ezchip_macro_read_value_ &= ~(0xFF); \
  94158. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  94159. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94160. }
  94161. #define SET_GPIO_57_doen_uart2_pad_sout { \
  94162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94163. _ezchip_macro_read_value_ &= ~(0xFF); \
  94164. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  94165. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94166. }
  94167. #define SET_GPIO_57_doen_uart3_pad_sout { \
  94168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94169. _ezchip_macro_read_value_ &= ~(0xFF); \
  94170. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  94171. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94172. }
  94173. #define SET_GPIO_57_doen_usb_drv_bus { \
  94174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_57_doen_REG_ADDR); \
  94175. _ezchip_macro_read_value_ &= ~(0xFF); \
  94176. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  94177. MA_OUTW(gpio_57_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94178. }
  94179. #define SET_GPIO_58_dout_reverse_(en) { \
  94180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94181. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  94182. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  94183. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94184. }
  94185. #define SET_GPIO_58_dout_LOW { \
  94186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94187. _ezchip_macro_read_value_ &= ~(0xFF); \
  94188. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  94189. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94190. }
  94191. #define SET_GPIO_58_dout_HIGH { \
  94192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94193. _ezchip_macro_read_value_ &= ~(0xFF); \
  94194. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  94195. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94196. }
  94197. #define SET_GPIO_58_dout_clk_gmac_tophyref { \
  94198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94199. _ezchip_macro_read_value_ &= ~(0xFF); \
  94200. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  94201. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94202. }
  94203. #define SET_GPIO_58_dout_cpu_jtag_tdo { \
  94204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94205. _ezchip_macro_read_value_ &= ~(0xFF); \
  94206. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  94207. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94208. }
  94209. #define SET_GPIO_58_dout_cpu_jtag_tdo_oen { \
  94210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94211. _ezchip_macro_read_value_ &= ~(0xFF); \
  94212. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  94213. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94214. }
  94215. #define SET_GPIO_58_dout_dmic_clk_out { \
  94216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94217. _ezchip_macro_read_value_ &= ~(0xFF); \
  94218. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  94219. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94220. }
  94221. #define SET_GPIO_58_dout_dsp_JTDOEn_pad { \
  94222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94223. _ezchip_macro_read_value_ &= ~(0xFF); \
  94224. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  94225. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94226. }
  94227. #define SET_GPIO_58_dout_dsp_JTDO_pad { \
  94228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94229. _ezchip_macro_read_value_ &= ~(0xFF); \
  94230. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  94231. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94232. }
  94233. #define SET_GPIO_58_dout_i2c0_pad_sck_oe { \
  94234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94235. _ezchip_macro_read_value_ &= ~(0xFF); \
  94236. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  94237. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94238. }
  94239. #define SET_GPIO_58_dout_i2c0_pad_sda_oe { \
  94240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94241. _ezchip_macro_read_value_ &= ~(0xFF); \
  94242. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  94243. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94244. }
  94245. #define SET_GPIO_58_dout_i2c1_pad_sck_oe { \
  94246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94247. _ezchip_macro_read_value_ &= ~(0xFF); \
  94248. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  94249. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94250. }
  94251. #define SET_GPIO_58_dout_i2c1_pad_sda_oe { \
  94252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94253. _ezchip_macro_read_value_ &= ~(0xFF); \
  94254. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  94255. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94256. }
  94257. #define SET_GPIO_58_dout_i2c2_pad_sck_oe { \
  94258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94259. _ezchip_macro_read_value_ &= ~(0xFF); \
  94260. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  94261. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94262. }
  94263. #define SET_GPIO_58_dout_i2c2_pad_sda_oe { \
  94264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94265. _ezchip_macro_read_value_ &= ~(0xFF); \
  94266. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  94267. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94268. }
  94269. #define SET_GPIO_58_dout_i2c3_pad_sck_oe { \
  94270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94271. _ezchip_macro_read_value_ &= ~(0xFF); \
  94272. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  94273. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94274. }
  94275. #define SET_GPIO_58_dout_i2c3_pad_sda_oe { \
  94276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94277. _ezchip_macro_read_value_ &= ~(0xFF); \
  94278. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  94279. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94280. }
  94281. #define SET_GPIO_58_dout_i2srx_bclk_out { \
  94282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94283. _ezchip_macro_read_value_ &= ~(0xFF); \
  94284. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  94285. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94286. }
  94287. #define SET_GPIO_58_dout_i2srx_bclk_out_oen { \
  94288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94289. _ezchip_macro_read_value_ &= ~(0xFF); \
  94290. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  94291. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94292. }
  94293. #define SET_GPIO_58_dout_i2srx_lrck_out { \
  94294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94295. _ezchip_macro_read_value_ &= ~(0xFF); \
  94296. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  94297. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94298. }
  94299. #define SET_GPIO_58_dout_i2srx_lrck_out_oen { \
  94300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94301. _ezchip_macro_read_value_ &= ~(0xFF); \
  94302. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  94303. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94304. }
  94305. #define SET_GPIO_58_dout_i2srx_mclk_out { \
  94306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94307. _ezchip_macro_read_value_ &= ~(0xFF); \
  94308. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  94309. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94310. }
  94311. #define SET_GPIO_58_dout_i2stx_bclk_out { \
  94312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94313. _ezchip_macro_read_value_ &= ~(0xFF); \
  94314. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  94315. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94316. }
  94317. #define SET_GPIO_58_dout_i2stx_bclk_out_oen { \
  94318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94319. _ezchip_macro_read_value_ &= ~(0xFF); \
  94320. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  94321. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94322. }
  94323. #define SET_GPIO_58_dout_i2stx_lrck_out { \
  94324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94325. _ezchip_macro_read_value_ &= ~(0xFF); \
  94326. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  94327. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94328. }
  94329. #define SET_GPIO_58_dout_i2stx_lrckout_oen { \
  94330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94331. _ezchip_macro_read_value_ &= ~(0xFF); \
  94332. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  94333. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94334. }
  94335. #define SET_GPIO_58_dout_i2stx_mclk_out { \
  94336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94337. _ezchip_macro_read_value_ &= ~(0xFF); \
  94338. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  94339. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94340. }
  94341. #define SET_GPIO_58_dout_i2stx_sdout0 { \
  94342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94343. _ezchip_macro_read_value_ &= ~(0xFF); \
  94344. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  94345. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94346. }
  94347. #define SET_GPIO_58_dout_i2stx_sdout1 { \
  94348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94349. _ezchip_macro_read_value_ &= ~(0xFF); \
  94350. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  94351. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94352. }
  94353. #define SET_GPIO_58_dout_lcd_pad_csm_n { \
  94354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94355. _ezchip_macro_read_value_ &= ~(0xFF); \
  94356. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  94357. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94358. }
  94359. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit0 { \
  94360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94361. _ezchip_macro_read_value_ &= ~(0xFF); \
  94362. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  94363. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94364. }
  94365. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit1 { \
  94366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94367. _ezchip_macro_read_value_ &= ~(0xFF); \
  94368. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  94369. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94370. }
  94371. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit2 { \
  94372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94373. _ezchip_macro_read_value_ &= ~(0xFF); \
  94374. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  94375. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94376. }
  94377. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit3 { \
  94378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94379. _ezchip_macro_read_value_ &= ~(0xFF); \
  94380. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  94381. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94382. }
  94383. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit4 { \
  94384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94385. _ezchip_macro_read_value_ &= ~(0xFF); \
  94386. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  94387. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94388. }
  94389. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit5 { \
  94390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94391. _ezchip_macro_read_value_ &= ~(0xFF); \
  94392. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  94393. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94394. }
  94395. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit6 { \
  94396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94397. _ezchip_macro_read_value_ &= ~(0xFF); \
  94398. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  94399. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94400. }
  94401. #define SET_GPIO_58_dout_pwm_pad_oe_n_bit7 { \
  94402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94403. _ezchip_macro_read_value_ &= ~(0xFF); \
  94404. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  94405. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94406. }
  94407. #define SET_GPIO_58_dout_pwm_pad_out_bit0 { \
  94408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94409. _ezchip_macro_read_value_ &= ~(0xFF); \
  94410. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  94411. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94412. }
  94413. #define SET_GPIO_58_dout_pwm_pad_out_bit1 { \
  94414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94415. _ezchip_macro_read_value_ &= ~(0xFF); \
  94416. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  94417. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94418. }
  94419. #define SET_GPIO_58_dout_pwm_pad_out_bit2 { \
  94420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94421. _ezchip_macro_read_value_ &= ~(0xFF); \
  94422. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  94423. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94424. }
  94425. #define SET_GPIO_58_dout_pwm_pad_out_bit3 { \
  94426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94427. _ezchip_macro_read_value_ &= ~(0xFF); \
  94428. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  94429. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94430. }
  94431. #define SET_GPIO_58_dout_pwm_pad_out_bit4 { \
  94432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94433. _ezchip_macro_read_value_ &= ~(0xFF); \
  94434. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  94435. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94436. }
  94437. #define SET_GPIO_58_dout_pwm_pad_out_bit5 { \
  94438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94439. _ezchip_macro_read_value_ &= ~(0xFF); \
  94440. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  94441. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94442. }
  94443. #define SET_GPIO_58_dout_pwm_pad_out_bit6 { \
  94444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94445. _ezchip_macro_read_value_ &= ~(0xFF); \
  94446. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  94447. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94448. }
  94449. #define SET_GPIO_58_dout_pwm_pad_out_bit7 { \
  94450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94451. _ezchip_macro_read_value_ &= ~(0xFF); \
  94452. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  94453. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94454. }
  94455. #define SET_GPIO_58_dout_pwmdac_left_out { \
  94456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94457. _ezchip_macro_read_value_ &= ~(0xFF); \
  94458. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  94459. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94460. }
  94461. #define SET_GPIO_58_dout_pwmdac_right_out { \
  94462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94463. _ezchip_macro_read_value_ &= ~(0xFF); \
  94464. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  94465. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94466. }
  94467. #define SET_GPIO_58_dout_qspi_csn1_out { \
  94468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94469. _ezchip_macro_read_value_ &= ~(0xFF); \
  94470. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  94471. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94472. }
  94473. #define SET_GPIO_58_dout_qspi_csn2_out { \
  94474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94475. _ezchip_macro_read_value_ &= ~(0xFF); \
  94476. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  94477. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94478. }
  94479. #define SET_GPIO_58_dout_qspi_csn3_out { \
  94480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94481. _ezchip_macro_read_value_ &= ~(0xFF); \
  94482. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  94483. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94484. }
  94485. #define SET_GPIO_58_dout_register23_SCFG_cmsensor_rst0 { \
  94486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94487. _ezchip_macro_read_value_ &= ~(0xFF); \
  94488. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  94489. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94490. }
  94491. #define SET_GPIO_58_dout_register23_SCFG_cmsensor_rst1 { \
  94492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94493. _ezchip_macro_read_value_ &= ~(0xFF); \
  94494. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  94495. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94496. }
  94497. #define SET_GPIO_58_dout_register32_SCFG_gmac_phy_rstn { \
  94498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94499. _ezchip_macro_read_value_ &= ~(0xFF); \
  94500. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  94501. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94502. }
  94503. #define SET_GPIO_58_dout_sdio0_pad_card_power_en { \
  94504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94505. _ezchip_macro_read_value_ &= ~(0xFF); \
  94506. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  94507. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94508. }
  94509. #define SET_GPIO_58_dout_sdio0_pad_cclk_out { \
  94510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94511. _ezchip_macro_read_value_ &= ~(0xFF); \
  94512. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  94513. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94514. }
  94515. #define SET_GPIO_58_dout_sdio0_pad_ccmd_oe { \
  94516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94517. _ezchip_macro_read_value_ &= ~(0xFF); \
  94518. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  94519. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94520. }
  94521. #define SET_GPIO_58_dout_sdio0_pad_ccmd_out { \
  94522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94523. _ezchip_macro_read_value_ &= ~(0xFF); \
  94524. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  94525. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94526. }
  94527. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit0 { \
  94528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94529. _ezchip_macro_read_value_ &= ~(0xFF); \
  94530. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  94531. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94532. }
  94533. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit1 { \
  94534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94535. _ezchip_macro_read_value_ &= ~(0xFF); \
  94536. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  94537. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94538. }
  94539. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit2 { \
  94540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94541. _ezchip_macro_read_value_ &= ~(0xFF); \
  94542. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  94543. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94544. }
  94545. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit3 { \
  94546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94547. _ezchip_macro_read_value_ &= ~(0xFF); \
  94548. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  94549. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94550. }
  94551. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit4 { \
  94552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94553. _ezchip_macro_read_value_ &= ~(0xFF); \
  94554. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  94555. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94556. }
  94557. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit5 { \
  94558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94559. _ezchip_macro_read_value_ &= ~(0xFF); \
  94560. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  94561. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94562. }
  94563. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit6 { \
  94564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94565. _ezchip_macro_read_value_ &= ~(0xFF); \
  94566. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  94567. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94568. }
  94569. #define SET_GPIO_58_dout_sdio0_pad_cdata_oe_bit7 { \
  94570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94571. _ezchip_macro_read_value_ &= ~(0xFF); \
  94572. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  94573. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94574. }
  94575. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit0 { \
  94576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94577. _ezchip_macro_read_value_ &= ~(0xFF); \
  94578. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  94579. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94580. }
  94581. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit1 { \
  94582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94583. _ezchip_macro_read_value_ &= ~(0xFF); \
  94584. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  94585. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94586. }
  94587. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit2 { \
  94588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94589. _ezchip_macro_read_value_ &= ~(0xFF); \
  94590. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  94591. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94592. }
  94593. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit3 { \
  94594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94595. _ezchip_macro_read_value_ &= ~(0xFF); \
  94596. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  94597. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94598. }
  94599. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit4 { \
  94600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94601. _ezchip_macro_read_value_ &= ~(0xFF); \
  94602. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  94603. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94604. }
  94605. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit5 { \
  94606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94607. _ezchip_macro_read_value_ &= ~(0xFF); \
  94608. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  94609. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94610. }
  94611. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit6 { \
  94612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94613. _ezchip_macro_read_value_ &= ~(0xFF); \
  94614. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  94615. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94616. }
  94617. #define SET_GPIO_58_dout_sdio0_pad_cdata_out_bit7 { \
  94618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94619. _ezchip_macro_read_value_ &= ~(0xFF); \
  94620. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  94621. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94622. }
  94623. #define SET_GPIO_58_dout_sdio0_pad_rst_n { \
  94624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94625. _ezchip_macro_read_value_ &= ~(0xFF); \
  94626. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  94627. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94628. }
  94629. #define SET_GPIO_58_dout_sdio1_pad_card_power_en { \
  94630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94631. _ezchip_macro_read_value_ &= ~(0xFF); \
  94632. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  94633. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94634. }
  94635. #define SET_GPIO_58_dout_sdio1_pad_cclk_out { \
  94636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94637. _ezchip_macro_read_value_ &= ~(0xFF); \
  94638. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  94639. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94640. }
  94641. #define SET_GPIO_58_dout_sdio1_pad_ccmd_oe { \
  94642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94643. _ezchip_macro_read_value_ &= ~(0xFF); \
  94644. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  94645. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94646. }
  94647. #define SET_GPIO_58_dout_sdio1_pad_ccmd_out { \
  94648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94649. _ezchip_macro_read_value_ &= ~(0xFF); \
  94650. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  94651. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94652. }
  94653. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit0 { \
  94654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94655. _ezchip_macro_read_value_ &= ~(0xFF); \
  94656. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  94657. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94658. }
  94659. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit1 { \
  94660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94661. _ezchip_macro_read_value_ &= ~(0xFF); \
  94662. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  94663. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94664. }
  94665. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit2 { \
  94666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94667. _ezchip_macro_read_value_ &= ~(0xFF); \
  94668. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  94669. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94670. }
  94671. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit3 { \
  94672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94673. _ezchip_macro_read_value_ &= ~(0xFF); \
  94674. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  94675. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94676. }
  94677. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit4 { \
  94678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94679. _ezchip_macro_read_value_ &= ~(0xFF); \
  94680. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  94681. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94682. }
  94683. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit5 { \
  94684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94685. _ezchip_macro_read_value_ &= ~(0xFF); \
  94686. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  94687. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94688. }
  94689. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit6 { \
  94690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94691. _ezchip_macro_read_value_ &= ~(0xFF); \
  94692. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  94693. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94694. }
  94695. #define SET_GPIO_58_dout_sdio1_pad_cdata_oe_bit7 { \
  94696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94697. _ezchip_macro_read_value_ &= ~(0xFF); \
  94698. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  94699. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94700. }
  94701. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit0 { \
  94702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94703. _ezchip_macro_read_value_ &= ~(0xFF); \
  94704. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  94705. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94706. }
  94707. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit1 { \
  94708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94709. _ezchip_macro_read_value_ &= ~(0xFF); \
  94710. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  94711. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94712. }
  94713. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit2 { \
  94714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94715. _ezchip_macro_read_value_ &= ~(0xFF); \
  94716. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  94717. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94718. }
  94719. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit3 { \
  94720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94721. _ezchip_macro_read_value_ &= ~(0xFF); \
  94722. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  94723. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94724. }
  94725. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit4 { \
  94726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94727. _ezchip_macro_read_value_ &= ~(0xFF); \
  94728. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  94729. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94730. }
  94731. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit5 { \
  94732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94733. _ezchip_macro_read_value_ &= ~(0xFF); \
  94734. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  94735. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94736. }
  94737. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit6 { \
  94738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94739. _ezchip_macro_read_value_ &= ~(0xFF); \
  94740. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  94741. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94742. }
  94743. #define SET_GPIO_58_dout_sdio1_pad_cdata_out_bit7 { \
  94744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94745. _ezchip_macro_read_value_ &= ~(0xFF); \
  94746. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  94747. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94748. }
  94749. #define SET_GPIO_58_dout_sdio1_pad_rst_n { \
  94750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94751. _ezchip_macro_read_value_ &= ~(0xFF); \
  94752. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  94753. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94754. }
  94755. #define SET_GPIO_58_dout_spdif_tx_sdout { \
  94756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94757. _ezchip_macro_read_value_ &= ~(0xFF); \
  94758. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  94759. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94760. }
  94761. #define SET_GPIO_58_dout_spdif_tx_sdout_oen { \
  94762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94763. _ezchip_macro_read_value_ &= ~(0xFF); \
  94764. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  94765. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94766. }
  94767. #define SET_GPIO_58_dout_spi0_pad_oe_n { \
  94768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94769. _ezchip_macro_read_value_ &= ~(0xFF); \
  94770. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  94771. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94772. }
  94773. #define SET_GPIO_58_dout_spi0_pad_sck_out { \
  94774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94775. _ezchip_macro_read_value_ &= ~(0xFF); \
  94776. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  94777. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94778. }
  94779. #define SET_GPIO_58_dout_spi0_pad_ss_0_n { \
  94780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94781. _ezchip_macro_read_value_ &= ~(0xFF); \
  94782. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  94783. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94784. }
  94785. #define SET_GPIO_58_dout_spi0_pad_ss_1_n { \
  94786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94787. _ezchip_macro_read_value_ &= ~(0xFF); \
  94788. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  94789. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94790. }
  94791. #define SET_GPIO_58_dout_spi0_pad_txd { \
  94792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94793. _ezchip_macro_read_value_ &= ~(0xFF); \
  94794. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  94795. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94796. }
  94797. #define SET_GPIO_58_dout_spi1_pad_oe_n { \
  94798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94799. _ezchip_macro_read_value_ &= ~(0xFF); \
  94800. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  94801. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94802. }
  94803. #define SET_GPIO_58_dout_spi1_pad_sck_out { \
  94804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94805. _ezchip_macro_read_value_ &= ~(0xFF); \
  94806. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  94807. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94808. }
  94809. #define SET_GPIO_58_dout_spi1_pad_ss_0_n { \
  94810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94811. _ezchip_macro_read_value_ &= ~(0xFF); \
  94812. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  94813. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94814. }
  94815. #define SET_GPIO_58_dout_spi1_pad_ss_1_n { \
  94816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94817. _ezchip_macro_read_value_ &= ~(0xFF); \
  94818. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  94819. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94820. }
  94821. #define SET_GPIO_58_dout_spi1_pad_txd { \
  94822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94823. _ezchip_macro_read_value_ &= ~(0xFF); \
  94824. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  94825. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94826. }
  94827. #define SET_GPIO_58_dout_spi2_pad_oe_n { \
  94828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94829. _ezchip_macro_read_value_ &= ~(0xFF); \
  94830. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  94831. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94832. }
  94833. #define SET_GPIO_58_dout_spi2_pad_sck_out { \
  94834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94835. _ezchip_macro_read_value_ &= ~(0xFF); \
  94836. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  94837. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94838. }
  94839. #define SET_GPIO_58_dout_spi2_pad_ss_0_n { \
  94840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94841. _ezchip_macro_read_value_ &= ~(0xFF); \
  94842. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  94843. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94844. }
  94845. #define SET_GPIO_58_dout_spi2_pad_ss_1_n { \
  94846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94847. _ezchip_macro_read_value_ &= ~(0xFF); \
  94848. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  94849. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94850. }
  94851. #define SET_GPIO_58_dout_spi2_pad_txd { \
  94852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94853. _ezchip_macro_read_value_ &= ~(0xFF); \
  94854. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  94855. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94856. }
  94857. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit0 { \
  94858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94859. _ezchip_macro_read_value_ &= ~(0xFF); \
  94860. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  94861. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94862. }
  94863. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit1 { \
  94864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94865. _ezchip_macro_read_value_ &= ~(0xFF); \
  94866. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  94867. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94868. }
  94869. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit2 { \
  94870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94871. _ezchip_macro_read_value_ &= ~(0xFF); \
  94872. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  94873. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94874. }
  94875. #define SET_GPIO_58_dout_spi2ahb_pad_oe_n_bit3 { \
  94876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94877. _ezchip_macro_read_value_ &= ~(0xFF); \
  94878. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  94879. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94880. }
  94881. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit0 { \
  94882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94883. _ezchip_macro_read_value_ &= ~(0xFF); \
  94884. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  94885. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94886. }
  94887. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit1 { \
  94888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94889. _ezchip_macro_read_value_ &= ~(0xFF); \
  94890. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  94891. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94892. }
  94893. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit2 { \
  94894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94895. _ezchip_macro_read_value_ &= ~(0xFF); \
  94896. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  94897. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94898. }
  94899. #define SET_GPIO_58_dout_spi2ahb_pad_txd_bit3 { \
  94900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94901. _ezchip_macro_read_value_ &= ~(0xFF); \
  94902. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  94903. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94904. }
  94905. #define SET_GPIO_58_dout_spi3_pad_oe_n { \
  94906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94907. _ezchip_macro_read_value_ &= ~(0xFF); \
  94908. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  94909. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94910. }
  94911. #define SET_GPIO_58_dout_spi3_pad_sck_out { \
  94912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94913. _ezchip_macro_read_value_ &= ~(0xFF); \
  94914. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  94915. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94916. }
  94917. #define SET_GPIO_58_dout_spi3_pad_ss_0_n { \
  94918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94919. _ezchip_macro_read_value_ &= ~(0xFF); \
  94920. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  94921. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94922. }
  94923. #define SET_GPIO_58_dout_spi3_pad_ss_1_n { \
  94924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94925. _ezchip_macro_read_value_ &= ~(0xFF); \
  94926. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  94927. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94928. }
  94929. #define SET_GPIO_58_dout_spi3_pad_txd { \
  94930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94931. _ezchip_macro_read_value_ &= ~(0xFF); \
  94932. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  94933. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94934. }
  94935. #define SET_GPIO_58_dout_uart0_pad_dtrn { \
  94936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94937. _ezchip_macro_read_value_ &= ~(0xFF); \
  94938. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  94939. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94940. }
  94941. #define SET_GPIO_58_dout_uart0_pad_rtsn { \
  94942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94943. _ezchip_macro_read_value_ &= ~(0xFF); \
  94944. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  94945. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94946. }
  94947. #define SET_GPIO_58_dout_uart0_pad_sout { \
  94948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94949. _ezchip_macro_read_value_ &= ~(0xFF); \
  94950. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  94951. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94952. }
  94953. #define SET_GPIO_58_dout_uart1_pad_sout { \
  94954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94955. _ezchip_macro_read_value_ &= ~(0xFF); \
  94956. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  94957. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94958. }
  94959. #define SET_GPIO_58_dout_uart2_pad_dtr_n { \
  94960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94961. _ezchip_macro_read_value_ &= ~(0xFF); \
  94962. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  94963. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94964. }
  94965. #define SET_GPIO_58_dout_uart2_pad_rts_n { \
  94966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94967. _ezchip_macro_read_value_ &= ~(0xFF); \
  94968. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  94969. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94970. }
  94971. #define SET_GPIO_58_dout_uart2_pad_sout { \
  94972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94973. _ezchip_macro_read_value_ &= ~(0xFF); \
  94974. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  94975. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94976. }
  94977. #define SET_GPIO_58_dout_uart3_pad_sout { \
  94978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94979. _ezchip_macro_read_value_ &= ~(0xFF); \
  94980. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  94981. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94982. }
  94983. #define SET_GPIO_58_dout_usb_drv_bus { \
  94984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_dout_REG_ADDR); \
  94985. _ezchip_macro_read_value_ &= ~(0xFF); \
  94986. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  94987. MA_OUTW(gpio_58_dout_REG_ADDR,_ezchip_macro_read_value_); \
  94988. }
  94989. #define SET_GPIO_58_doen_reverse_(en) { \
  94990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  94991. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  94992. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  94993. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  94994. }
  94995. #define SET_GPIO_58_doen_LOW { \
  94996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  94997. _ezchip_macro_read_value_ &= ~(0xFF); \
  94998. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  94999. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95000. }
  95001. #define SET_GPIO_58_doen_HIGH { \
  95002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95003. _ezchip_macro_read_value_ &= ~(0xFF); \
  95004. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  95005. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95006. }
  95007. #define SET_GPIO_58_doen_clk_gmac_tophyref { \
  95008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95009. _ezchip_macro_read_value_ &= ~(0xFF); \
  95010. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  95011. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95012. }
  95013. #define SET_GPIO_58_doen_cpu_jtag_tdo { \
  95014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95015. _ezchip_macro_read_value_ &= ~(0xFF); \
  95016. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  95017. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95018. }
  95019. #define SET_GPIO_58_doen_cpu_jtag_tdo_oen { \
  95020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95021. _ezchip_macro_read_value_ &= ~(0xFF); \
  95022. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  95023. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95024. }
  95025. #define SET_GPIO_58_doen_dmic_clk_out { \
  95026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95027. _ezchip_macro_read_value_ &= ~(0xFF); \
  95028. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  95029. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95030. }
  95031. #define SET_GPIO_58_doen_dsp_JTDOEn_pad { \
  95032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95033. _ezchip_macro_read_value_ &= ~(0xFF); \
  95034. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  95035. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95036. }
  95037. #define SET_GPIO_58_doen_dsp_JTDO_pad { \
  95038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95039. _ezchip_macro_read_value_ &= ~(0xFF); \
  95040. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  95041. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95042. }
  95043. #define SET_GPIO_58_doen_i2c0_pad_sck_oe { \
  95044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95045. _ezchip_macro_read_value_ &= ~(0xFF); \
  95046. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  95047. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95048. }
  95049. #define SET_GPIO_58_doen_i2c0_pad_sda_oe { \
  95050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95051. _ezchip_macro_read_value_ &= ~(0xFF); \
  95052. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  95053. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95054. }
  95055. #define SET_GPIO_58_doen_i2c1_pad_sck_oe { \
  95056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95057. _ezchip_macro_read_value_ &= ~(0xFF); \
  95058. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  95059. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95060. }
  95061. #define SET_GPIO_58_doen_i2c1_pad_sda_oe { \
  95062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95063. _ezchip_macro_read_value_ &= ~(0xFF); \
  95064. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  95065. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95066. }
  95067. #define SET_GPIO_58_doen_i2c2_pad_sck_oe { \
  95068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95069. _ezchip_macro_read_value_ &= ~(0xFF); \
  95070. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  95071. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95072. }
  95073. #define SET_GPIO_58_doen_i2c2_pad_sda_oe { \
  95074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95075. _ezchip_macro_read_value_ &= ~(0xFF); \
  95076. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  95077. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95078. }
  95079. #define SET_GPIO_58_doen_i2c3_pad_sck_oe { \
  95080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95081. _ezchip_macro_read_value_ &= ~(0xFF); \
  95082. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  95083. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95084. }
  95085. #define SET_GPIO_58_doen_i2c3_pad_sda_oe { \
  95086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95087. _ezchip_macro_read_value_ &= ~(0xFF); \
  95088. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  95089. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95090. }
  95091. #define SET_GPIO_58_doen_i2srx_bclk_out { \
  95092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95093. _ezchip_macro_read_value_ &= ~(0xFF); \
  95094. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  95095. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95096. }
  95097. #define SET_GPIO_58_doen_i2srx_bclk_out_oen { \
  95098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95099. _ezchip_macro_read_value_ &= ~(0xFF); \
  95100. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  95101. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95102. }
  95103. #define SET_GPIO_58_doen_i2srx_lrck_out { \
  95104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95105. _ezchip_macro_read_value_ &= ~(0xFF); \
  95106. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  95107. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95108. }
  95109. #define SET_GPIO_58_doen_i2srx_lrck_out_oen { \
  95110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95111. _ezchip_macro_read_value_ &= ~(0xFF); \
  95112. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  95113. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95114. }
  95115. #define SET_GPIO_58_doen_i2srx_mclk_out { \
  95116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95117. _ezchip_macro_read_value_ &= ~(0xFF); \
  95118. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  95119. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95120. }
  95121. #define SET_GPIO_58_doen_i2stx_bclk_out { \
  95122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95123. _ezchip_macro_read_value_ &= ~(0xFF); \
  95124. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  95125. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95126. }
  95127. #define SET_GPIO_58_doen_i2stx_bclk_out_oen { \
  95128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95129. _ezchip_macro_read_value_ &= ~(0xFF); \
  95130. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  95131. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95132. }
  95133. #define SET_GPIO_58_doen_i2stx_lrck_out { \
  95134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95135. _ezchip_macro_read_value_ &= ~(0xFF); \
  95136. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  95137. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95138. }
  95139. #define SET_GPIO_58_doen_i2stx_lrckout_oen { \
  95140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95141. _ezchip_macro_read_value_ &= ~(0xFF); \
  95142. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  95143. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95144. }
  95145. #define SET_GPIO_58_doen_i2stx_mclk_out { \
  95146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95147. _ezchip_macro_read_value_ &= ~(0xFF); \
  95148. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  95149. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95150. }
  95151. #define SET_GPIO_58_doen_i2stx_sdout0 { \
  95152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95153. _ezchip_macro_read_value_ &= ~(0xFF); \
  95154. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  95155. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95156. }
  95157. #define SET_GPIO_58_doen_i2stx_sdout1 { \
  95158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95159. _ezchip_macro_read_value_ &= ~(0xFF); \
  95160. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  95161. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95162. }
  95163. #define SET_GPIO_58_doen_lcd_pad_csm_n { \
  95164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95165. _ezchip_macro_read_value_ &= ~(0xFF); \
  95166. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  95167. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95168. }
  95169. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit0 { \
  95170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95171. _ezchip_macro_read_value_ &= ~(0xFF); \
  95172. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  95173. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95174. }
  95175. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit1 { \
  95176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95177. _ezchip_macro_read_value_ &= ~(0xFF); \
  95178. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  95179. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95180. }
  95181. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit2 { \
  95182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95183. _ezchip_macro_read_value_ &= ~(0xFF); \
  95184. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  95185. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95186. }
  95187. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit3 { \
  95188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95189. _ezchip_macro_read_value_ &= ~(0xFF); \
  95190. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  95191. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95192. }
  95193. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit4 { \
  95194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95195. _ezchip_macro_read_value_ &= ~(0xFF); \
  95196. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  95197. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95198. }
  95199. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit5 { \
  95200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95201. _ezchip_macro_read_value_ &= ~(0xFF); \
  95202. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  95203. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95204. }
  95205. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit6 { \
  95206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95207. _ezchip_macro_read_value_ &= ~(0xFF); \
  95208. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  95209. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95210. }
  95211. #define SET_GPIO_58_doen_pwm_pad_oe_n_bit7 { \
  95212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95213. _ezchip_macro_read_value_ &= ~(0xFF); \
  95214. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  95215. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95216. }
  95217. #define SET_GPIO_58_doen_pwm_pad_out_bit0 { \
  95218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95219. _ezchip_macro_read_value_ &= ~(0xFF); \
  95220. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  95221. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95222. }
  95223. #define SET_GPIO_58_doen_pwm_pad_out_bit1 { \
  95224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95225. _ezchip_macro_read_value_ &= ~(0xFF); \
  95226. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  95227. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95228. }
  95229. #define SET_GPIO_58_doen_pwm_pad_out_bit2 { \
  95230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95231. _ezchip_macro_read_value_ &= ~(0xFF); \
  95232. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  95233. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95234. }
  95235. #define SET_GPIO_58_doen_pwm_pad_out_bit3 { \
  95236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95237. _ezchip_macro_read_value_ &= ~(0xFF); \
  95238. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  95239. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95240. }
  95241. #define SET_GPIO_58_doen_pwm_pad_out_bit4 { \
  95242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95243. _ezchip_macro_read_value_ &= ~(0xFF); \
  95244. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  95245. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95246. }
  95247. #define SET_GPIO_58_doen_pwm_pad_out_bit5 { \
  95248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95249. _ezchip_macro_read_value_ &= ~(0xFF); \
  95250. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  95251. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95252. }
  95253. #define SET_GPIO_58_doen_pwm_pad_out_bit6 { \
  95254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95255. _ezchip_macro_read_value_ &= ~(0xFF); \
  95256. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  95257. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95258. }
  95259. #define SET_GPIO_58_doen_pwm_pad_out_bit7 { \
  95260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95261. _ezchip_macro_read_value_ &= ~(0xFF); \
  95262. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  95263. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95264. }
  95265. #define SET_GPIO_58_doen_pwmdac_left_out { \
  95266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95267. _ezchip_macro_read_value_ &= ~(0xFF); \
  95268. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  95269. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95270. }
  95271. #define SET_GPIO_58_doen_pwmdac_right_out { \
  95272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95273. _ezchip_macro_read_value_ &= ~(0xFF); \
  95274. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  95275. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95276. }
  95277. #define SET_GPIO_58_doen_qspi_csn1_out { \
  95278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95279. _ezchip_macro_read_value_ &= ~(0xFF); \
  95280. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  95281. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95282. }
  95283. #define SET_GPIO_58_doen_qspi_csn2_out { \
  95284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95285. _ezchip_macro_read_value_ &= ~(0xFF); \
  95286. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  95287. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95288. }
  95289. #define SET_GPIO_58_doen_qspi_csn3_out { \
  95290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95291. _ezchip_macro_read_value_ &= ~(0xFF); \
  95292. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  95293. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95294. }
  95295. #define SET_GPIO_58_doen_register23_SCFG_cmsensor_rst0 { \
  95296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95297. _ezchip_macro_read_value_ &= ~(0xFF); \
  95298. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  95299. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95300. }
  95301. #define SET_GPIO_58_doen_register23_SCFG_cmsensor_rst1 { \
  95302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95303. _ezchip_macro_read_value_ &= ~(0xFF); \
  95304. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  95305. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95306. }
  95307. #define SET_GPIO_58_doen_register32_SCFG_gmac_phy_rstn { \
  95308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95309. _ezchip_macro_read_value_ &= ~(0xFF); \
  95310. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  95311. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95312. }
  95313. #define SET_GPIO_58_doen_sdio0_pad_card_power_en { \
  95314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95315. _ezchip_macro_read_value_ &= ~(0xFF); \
  95316. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  95317. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95318. }
  95319. #define SET_GPIO_58_doen_sdio0_pad_cclk_out { \
  95320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95321. _ezchip_macro_read_value_ &= ~(0xFF); \
  95322. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  95323. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95324. }
  95325. #define SET_GPIO_58_doen_sdio0_pad_ccmd_oe { \
  95326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95327. _ezchip_macro_read_value_ &= ~(0xFF); \
  95328. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  95329. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95330. }
  95331. #define SET_GPIO_58_doen_sdio0_pad_ccmd_out { \
  95332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95333. _ezchip_macro_read_value_ &= ~(0xFF); \
  95334. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  95335. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95336. }
  95337. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit0 { \
  95338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95339. _ezchip_macro_read_value_ &= ~(0xFF); \
  95340. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  95341. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95342. }
  95343. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit1 { \
  95344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95345. _ezchip_macro_read_value_ &= ~(0xFF); \
  95346. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  95347. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95348. }
  95349. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit2 { \
  95350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95351. _ezchip_macro_read_value_ &= ~(0xFF); \
  95352. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  95353. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95354. }
  95355. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit3 { \
  95356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95357. _ezchip_macro_read_value_ &= ~(0xFF); \
  95358. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  95359. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95360. }
  95361. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit4 { \
  95362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95363. _ezchip_macro_read_value_ &= ~(0xFF); \
  95364. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  95365. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95366. }
  95367. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit5 { \
  95368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95369. _ezchip_macro_read_value_ &= ~(0xFF); \
  95370. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  95371. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95372. }
  95373. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit6 { \
  95374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95375. _ezchip_macro_read_value_ &= ~(0xFF); \
  95376. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  95377. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95378. }
  95379. #define SET_GPIO_58_doen_sdio0_pad_cdata_oe_bit7 { \
  95380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95381. _ezchip_macro_read_value_ &= ~(0xFF); \
  95382. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  95383. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95384. }
  95385. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit0 { \
  95386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95387. _ezchip_macro_read_value_ &= ~(0xFF); \
  95388. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  95389. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95390. }
  95391. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit1 { \
  95392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95393. _ezchip_macro_read_value_ &= ~(0xFF); \
  95394. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  95395. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95396. }
  95397. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit2 { \
  95398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95399. _ezchip_macro_read_value_ &= ~(0xFF); \
  95400. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  95401. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95402. }
  95403. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit3 { \
  95404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95405. _ezchip_macro_read_value_ &= ~(0xFF); \
  95406. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  95407. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95408. }
  95409. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit4 { \
  95410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95411. _ezchip_macro_read_value_ &= ~(0xFF); \
  95412. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  95413. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95414. }
  95415. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit5 { \
  95416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95417. _ezchip_macro_read_value_ &= ~(0xFF); \
  95418. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  95419. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95420. }
  95421. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit6 { \
  95422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95423. _ezchip_macro_read_value_ &= ~(0xFF); \
  95424. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  95425. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95426. }
  95427. #define SET_GPIO_58_doen_sdio0_pad_cdata_out_bit7 { \
  95428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95429. _ezchip_macro_read_value_ &= ~(0xFF); \
  95430. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  95431. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95432. }
  95433. #define SET_GPIO_58_doen_sdio0_pad_rst_n { \
  95434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95435. _ezchip_macro_read_value_ &= ~(0xFF); \
  95436. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  95437. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95438. }
  95439. #define SET_GPIO_58_doen_sdio1_pad_card_power_en { \
  95440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95441. _ezchip_macro_read_value_ &= ~(0xFF); \
  95442. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  95443. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95444. }
  95445. #define SET_GPIO_58_doen_sdio1_pad_cclk_out { \
  95446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95447. _ezchip_macro_read_value_ &= ~(0xFF); \
  95448. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  95449. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95450. }
  95451. #define SET_GPIO_58_doen_sdio1_pad_ccmd_oe { \
  95452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95453. _ezchip_macro_read_value_ &= ~(0xFF); \
  95454. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  95455. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95456. }
  95457. #define SET_GPIO_58_doen_sdio1_pad_ccmd_out { \
  95458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95459. _ezchip_macro_read_value_ &= ~(0xFF); \
  95460. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  95461. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95462. }
  95463. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit0 { \
  95464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95465. _ezchip_macro_read_value_ &= ~(0xFF); \
  95466. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  95467. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95468. }
  95469. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit1 { \
  95470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95471. _ezchip_macro_read_value_ &= ~(0xFF); \
  95472. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  95473. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95474. }
  95475. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit2 { \
  95476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95477. _ezchip_macro_read_value_ &= ~(0xFF); \
  95478. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  95479. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95480. }
  95481. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit3 { \
  95482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95483. _ezchip_macro_read_value_ &= ~(0xFF); \
  95484. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  95485. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95486. }
  95487. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit4 { \
  95488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95489. _ezchip_macro_read_value_ &= ~(0xFF); \
  95490. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  95491. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95492. }
  95493. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit5 { \
  95494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95495. _ezchip_macro_read_value_ &= ~(0xFF); \
  95496. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  95497. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95498. }
  95499. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit6 { \
  95500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95501. _ezchip_macro_read_value_ &= ~(0xFF); \
  95502. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  95503. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95504. }
  95505. #define SET_GPIO_58_doen_sdio1_pad_cdata_oe_bit7 { \
  95506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95507. _ezchip_macro_read_value_ &= ~(0xFF); \
  95508. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  95509. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95510. }
  95511. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit0 { \
  95512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95513. _ezchip_macro_read_value_ &= ~(0xFF); \
  95514. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  95515. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95516. }
  95517. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit1 { \
  95518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95519. _ezchip_macro_read_value_ &= ~(0xFF); \
  95520. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  95521. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95522. }
  95523. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit2 { \
  95524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95525. _ezchip_macro_read_value_ &= ~(0xFF); \
  95526. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  95527. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95528. }
  95529. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit3 { \
  95530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95531. _ezchip_macro_read_value_ &= ~(0xFF); \
  95532. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  95533. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95534. }
  95535. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit4 { \
  95536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95537. _ezchip_macro_read_value_ &= ~(0xFF); \
  95538. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  95539. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95540. }
  95541. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit5 { \
  95542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95543. _ezchip_macro_read_value_ &= ~(0xFF); \
  95544. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  95545. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95546. }
  95547. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit6 { \
  95548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95549. _ezchip_macro_read_value_ &= ~(0xFF); \
  95550. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  95551. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95552. }
  95553. #define SET_GPIO_58_doen_sdio1_pad_cdata_out_bit7 { \
  95554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95555. _ezchip_macro_read_value_ &= ~(0xFF); \
  95556. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  95557. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95558. }
  95559. #define SET_GPIO_58_doen_sdio1_pad_rst_n { \
  95560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95561. _ezchip_macro_read_value_ &= ~(0xFF); \
  95562. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  95563. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95564. }
  95565. #define SET_GPIO_58_doen_spdif_tx_sdout { \
  95566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95567. _ezchip_macro_read_value_ &= ~(0xFF); \
  95568. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  95569. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95570. }
  95571. #define SET_GPIO_58_doen_spdif_tx_sdout_oen { \
  95572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95573. _ezchip_macro_read_value_ &= ~(0xFF); \
  95574. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  95575. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95576. }
  95577. #define SET_GPIO_58_doen_spi0_pad_oe_n { \
  95578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95579. _ezchip_macro_read_value_ &= ~(0xFF); \
  95580. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  95581. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95582. }
  95583. #define SET_GPIO_58_doen_spi0_pad_sck_out { \
  95584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95585. _ezchip_macro_read_value_ &= ~(0xFF); \
  95586. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  95587. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95588. }
  95589. #define SET_GPIO_58_doen_spi0_pad_ss_0_n { \
  95590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95591. _ezchip_macro_read_value_ &= ~(0xFF); \
  95592. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  95593. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95594. }
  95595. #define SET_GPIO_58_doen_spi0_pad_ss_1_n { \
  95596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95597. _ezchip_macro_read_value_ &= ~(0xFF); \
  95598. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  95599. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95600. }
  95601. #define SET_GPIO_58_doen_spi0_pad_txd { \
  95602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95603. _ezchip_macro_read_value_ &= ~(0xFF); \
  95604. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  95605. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95606. }
  95607. #define SET_GPIO_58_doen_spi1_pad_oe_n { \
  95608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95609. _ezchip_macro_read_value_ &= ~(0xFF); \
  95610. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  95611. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95612. }
  95613. #define SET_GPIO_58_doen_spi1_pad_sck_out { \
  95614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95615. _ezchip_macro_read_value_ &= ~(0xFF); \
  95616. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  95617. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95618. }
  95619. #define SET_GPIO_58_doen_spi1_pad_ss_0_n { \
  95620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95621. _ezchip_macro_read_value_ &= ~(0xFF); \
  95622. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  95623. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95624. }
  95625. #define SET_GPIO_58_doen_spi1_pad_ss_1_n { \
  95626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95627. _ezchip_macro_read_value_ &= ~(0xFF); \
  95628. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  95629. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95630. }
  95631. #define SET_GPIO_58_doen_spi1_pad_txd { \
  95632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95633. _ezchip_macro_read_value_ &= ~(0xFF); \
  95634. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  95635. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95636. }
  95637. #define SET_GPIO_58_doen_spi2_pad_oe_n { \
  95638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95639. _ezchip_macro_read_value_ &= ~(0xFF); \
  95640. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  95641. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95642. }
  95643. #define SET_GPIO_58_doen_spi2_pad_sck_out { \
  95644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95645. _ezchip_macro_read_value_ &= ~(0xFF); \
  95646. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  95647. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95648. }
  95649. #define SET_GPIO_58_doen_spi2_pad_ss_0_n { \
  95650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95651. _ezchip_macro_read_value_ &= ~(0xFF); \
  95652. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  95653. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95654. }
  95655. #define SET_GPIO_58_doen_spi2_pad_ss_1_n { \
  95656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95657. _ezchip_macro_read_value_ &= ~(0xFF); \
  95658. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  95659. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95660. }
  95661. #define SET_GPIO_58_doen_spi2_pad_txd { \
  95662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95663. _ezchip_macro_read_value_ &= ~(0xFF); \
  95664. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  95665. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95666. }
  95667. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit0 { \
  95668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95669. _ezchip_macro_read_value_ &= ~(0xFF); \
  95670. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  95671. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95672. }
  95673. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit1 { \
  95674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95675. _ezchip_macro_read_value_ &= ~(0xFF); \
  95676. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  95677. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95678. }
  95679. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit2 { \
  95680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95681. _ezchip_macro_read_value_ &= ~(0xFF); \
  95682. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  95683. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95684. }
  95685. #define SET_GPIO_58_doen_spi2ahb_pad_oe_n_bit3 { \
  95686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95687. _ezchip_macro_read_value_ &= ~(0xFF); \
  95688. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  95689. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95690. }
  95691. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit0 { \
  95692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95693. _ezchip_macro_read_value_ &= ~(0xFF); \
  95694. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  95695. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95696. }
  95697. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit1 { \
  95698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95699. _ezchip_macro_read_value_ &= ~(0xFF); \
  95700. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  95701. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95702. }
  95703. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit2 { \
  95704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95705. _ezchip_macro_read_value_ &= ~(0xFF); \
  95706. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  95707. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95708. }
  95709. #define SET_GPIO_58_doen_spi2ahb_pad_txd_bit3 { \
  95710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95711. _ezchip_macro_read_value_ &= ~(0xFF); \
  95712. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  95713. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95714. }
  95715. #define SET_GPIO_58_doen_spi3_pad_oe_n { \
  95716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95717. _ezchip_macro_read_value_ &= ~(0xFF); \
  95718. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  95719. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95720. }
  95721. #define SET_GPIO_58_doen_spi3_pad_sck_out { \
  95722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95723. _ezchip_macro_read_value_ &= ~(0xFF); \
  95724. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  95725. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95726. }
  95727. #define SET_GPIO_58_doen_spi3_pad_ss_0_n { \
  95728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95729. _ezchip_macro_read_value_ &= ~(0xFF); \
  95730. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  95731. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95732. }
  95733. #define SET_GPIO_58_doen_spi3_pad_ss_1_n { \
  95734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95735. _ezchip_macro_read_value_ &= ~(0xFF); \
  95736. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  95737. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95738. }
  95739. #define SET_GPIO_58_doen_spi3_pad_txd { \
  95740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95741. _ezchip_macro_read_value_ &= ~(0xFF); \
  95742. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  95743. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95744. }
  95745. #define SET_GPIO_58_doen_uart0_pad_dtrn { \
  95746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95747. _ezchip_macro_read_value_ &= ~(0xFF); \
  95748. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  95749. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95750. }
  95751. #define SET_GPIO_58_doen_uart0_pad_rtsn { \
  95752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95753. _ezchip_macro_read_value_ &= ~(0xFF); \
  95754. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  95755. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95756. }
  95757. #define SET_GPIO_58_doen_uart0_pad_sout { \
  95758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95759. _ezchip_macro_read_value_ &= ~(0xFF); \
  95760. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  95761. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95762. }
  95763. #define SET_GPIO_58_doen_uart1_pad_sout { \
  95764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95765. _ezchip_macro_read_value_ &= ~(0xFF); \
  95766. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  95767. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95768. }
  95769. #define SET_GPIO_58_doen_uart2_pad_dtr_n { \
  95770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95771. _ezchip_macro_read_value_ &= ~(0xFF); \
  95772. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  95773. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95774. }
  95775. #define SET_GPIO_58_doen_uart2_pad_rts_n { \
  95776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95777. _ezchip_macro_read_value_ &= ~(0xFF); \
  95778. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  95779. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95780. }
  95781. #define SET_GPIO_58_doen_uart2_pad_sout { \
  95782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95783. _ezchip_macro_read_value_ &= ~(0xFF); \
  95784. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  95785. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95786. }
  95787. #define SET_GPIO_58_doen_uart3_pad_sout { \
  95788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95789. _ezchip_macro_read_value_ &= ~(0xFF); \
  95790. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  95791. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95792. }
  95793. #define SET_GPIO_58_doen_usb_drv_bus { \
  95794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_58_doen_REG_ADDR); \
  95795. _ezchip_macro_read_value_ &= ~(0xFF); \
  95796. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  95797. MA_OUTW(gpio_58_doen_REG_ADDR,_ezchip_macro_read_value_); \
  95798. }
  95799. #define SET_GPIO_59_dout_reverse_(en) { \
  95800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95801. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  95802. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  95803. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95804. }
  95805. #define SET_GPIO_59_dout_LOW { \
  95806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95807. _ezchip_macro_read_value_ &= ~(0xFF); \
  95808. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  95809. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95810. }
  95811. #define SET_GPIO_59_dout_HIGH { \
  95812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95813. _ezchip_macro_read_value_ &= ~(0xFF); \
  95814. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  95815. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95816. }
  95817. #define SET_GPIO_59_dout_clk_gmac_tophyref { \
  95818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95819. _ezchip_macro_read_value_ &= ~(0xFF); \
  95820. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  95821. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95822. }
  95823. #define SET_GPIO_59_dout_cpu_jtag_tdo { \
  95824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95825. _ezchip_macro_read_value_ &= ~(0xFF); \
  95826. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  95827. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95828. }
  95829. #define SET_GPIO_59_dout_cpu_jtag_tdo_oen { \
  95830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95831. _ezchip_macro_read_value_ &= ~(0xFF); \
  95832. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  95833. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95834. }
  95835. #define SET_GPIO_59_dout_dmic_clk_out { \
  95836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95837. _ezchip_macro_read_value_ &= ~(0xFF); \
  95838. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  95839. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95840. }
  95841. #define SET_GPIO_59_dout_dsp_JTDOEn_pad { \
  95842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95843. _ezchip_macro_read_value_ &= ~(0xFF); \
  95844. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  95845. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95846. }
  95847. #define SET_GPIO_59_dout_dsp_JTDO_pad { \
  95848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95849. _ezchip_macro_read_value_ &= ~(0xFF); \
  95850. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  95851. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95852. }
  95853. #define SET_GPIO_59_dout_i2c0_pad_sck_oe { \
  95854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95855. _ezchip_macro_read_value_ &= ~(0xFF); \
  95856. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  95857. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95858. }
  95859. #define SET_GPIO_59_dout_i2c0_pad_sda_oe { \
  95860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95861. _ezchip_macro_read_value_ &= ~(0xFF); \
  95862. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  95863. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95864. }
  95865. #define SET_GPIO_59_dout_i2c1_pad_sck_oe { \
  95866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95867. _ezchip_macro_read_value_ &= ~(0xFF); \
  95868. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  95869. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95870. }
  95871. #define SET_GPIO_59_dout_i2c1_pad_sda_oe { \
  95872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95873. _ezchip_macro_read_value_ &= ~(0xFF); \
  95874. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  95875. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95876. }
  95877. #define SET_GPIO_59_dout_i2c2_pad_sck_oe { \
  95878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95879. _ezchip_macro_read_value_ &= ~(0xFF); \
  95880. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  95881. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95882. }
  95883. #define SET_GPIO_59_dout_i2c2_pad_sda_oe { \
  95884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95885. _ezchip_macro_read_value_ &= ~(0xFF); \
  95886. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  95887. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95888. }
  95889. #define SET_GPIO_59_dout_i2c3_pad_sck_oe { \
  95890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95891. _ezchip_macro_read_value_ &= ~(0xFF); \
  95892. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  95893. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95894. }
  95895. #define SET_GPIO_59_dout_i2c3_pad_sda_oe { \
  95896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95897. _ezchip_macro_read_value_ &= ~(0xFF); \
  95898. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  95899. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95900. }
  95901. #define SET_GPIO_59_dout_i2srx_bclk_out { \
  95902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95903. _ezchip_macro_read_value_ &= ~(0xFF); \
  95904. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  95905. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95906. }
  95907. #define SET_GPIO_59_dout_i2srx_bclk_out_oen { \
  95908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95909. _ezchip_macro_read_value_ &= ~(0xFF); \
  95910. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  95911. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95912. }
  95913. #define SET_GPIO_59_dout_i2srx_lrck_out { \
  95914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95915. _ezchip_macro_read_value_ &= ~(0xFF); \
  95916. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  95917. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95918. }
  95919. #define SET_GPIO_59_dout_i2srx_lrck_out_oen { \
  95920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95921. _ezchip_macro_read_value_ &= ~(0xFF); \
  95922. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  95923. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95924. }
  95925. #define SET_GPIO_59_dout_i2srx_mclk_out { \
  95926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95927. _ezchip_macro_read_value_ &= ~(0xFF); \
  95928. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  95929. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95930. }
  95931. #define SET_GPIO_59_dout_i2stx_bclk_out { \
  95932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95933. _ezchip_macro_read_value_ &= ~(0xFF); \
  95934. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  95935. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95936. }
  95937. #define SET_GPIO_59_dout_i2stx_bclk_out_oen { \
  95938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95939. _ezchip_macro_read_value_ &= ~(0xFF); \
  95940. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  95941. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95942. }
  95943. #define SET_GPIO_59_dout_i2stx_lrck_out { \
  95944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95945. _ezchip_macro_read_value_ &= ~(0xFF); \
  95946. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  95947. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95948. }
  95949. #define SET_GPIO_59_dout_i2stx_lrckout_oen { \
  95950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95951. _ezchip_macro_read_value_ &= ~(0xFF); \
  95952. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  95953. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95954. }
  95955. #define SET_GPIO_59_dout_i2stx_mclk_out { \
  95956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95957. _ezchip_macro_read_value_ &= ~(0xFF); \
  95958. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  95959. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95960. }
  95961. #define SET_GPIO_59_dout_i2stx_sdout0 { \
  95962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95963. _ezchip_macro_read_value_ &= ~(0xFF); \
  95964. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  95965. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95966. }
  95967. #define SET_GPIO_59_dout_i2stx_sdout1 { \
  95968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95969. _ezchip_macro_read_value_ &= ~(0xFF); \
  95970. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  95971. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95972. }
  95973. #define SET_GPIO_59_dout_lcd_pad_csm_n { \
  95974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95975. _ezchip_macro_read_value_ &= ~(0xFF); \
  95976. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  95977. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95978. }
  95979. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit0 { \
  95980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95981. _ezchip_macro_read_value_ &= ~(0xFF); \
  95982. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  95983. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95984. }
  95985. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit1 { \
  95986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95987. _ezchip_macro_read_value_ &= ~(0xFF); \
  95988. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  95989. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95990. }
  95991. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit2 { \
  95992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95993. _ezchip_macro_read_value_ &= ~(0xFF); \
  95994. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  95995. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  95996. }
  95997. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit3 { \
  95998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  95999. _ezchip_macro_read_value_ &= ~(0xFF); \
  96000. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  96001. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96002. }
  96003. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit4 { \
  96004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96005. _ezchip_macro_read_value_ &= ~(0xFF); \
  96006. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  96007. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96008. }
  96009. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit5 { \
  96010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96011. _ezchip_macro_read_value_ &= ~(0xFF); \
  96012. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  96013. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96014. }
  96015. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit6 { \
  96016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96017. _ezchip_macro_read_value_ &= ~(0xFF); \
  96018. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  96019. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96020. }
  96021. #define SET_GPIO_59_dout_pwm_pad_oe_n_bit7 { \
  96022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96023. _ezchip_macro_read_value_ &= ~(0xFF); \
  96024. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  96025. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96026. }
  96027. #define SET_GPIO_59_dout_pwm_pad_out_bit0 { \
  96028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96029. _ezchip_macro_read_value_ &= ~(0xFF); \
  96030. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  96031. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96032. }
  96033. #define SET_GPIO_59_dout_pwm_pad_out_bit1 { \
  96034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96035. _ezchip_macro_read_value_ &= ~(0xFF); \
  96036. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  96037. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96038. }
  96039. #define SET_GPIO_59_dout_pwm_pad_out_bit2 { \
  96040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96041. _ezchip_macro_read_value_ &= ~(0xFF); \
  96042. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  96043. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96044. }
  96045. #define SET_GPIO_59_dout_pwm_pad_out_bit3 { \
  96046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96047. _ezchip_macro_read_value_ &= ~(0xFF); \
  96048. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  96049. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96050. }
  96051. #define SET_GPIO_59_dout_pwm_pad_out_bit4 { \
  96052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96053. _ezchip_macro_read_value_ &= ~(0xFF); \
  96054. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  96055. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96056. }
  96057. #define SET_GPIO_59_dout_pwm_pad_out_bit5 { \
  96058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96059. _ezchip_macro_read_value_ &= ~(0xFF); \
  96060. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  96061. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96062. }
  96063. #define SET_GPIO_59_dout_pwm_pad_out_bit6 { \
  96064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96065. _ezchip_macro_read_value_ &= ~(0xFF); \
  96066. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  96067. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96068. }
  96069. #define SET_GPIO_59_dout_pwm_pad_out_bit7 { \
  96070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96071. _ezchip_macro_read_value_ &= ~(0xFF); \
  96072. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  96073. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96074. }
  96075. #define SET_GPIO_59_dout_pwmdac_left_out { \
  96076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96077. _ezchip_macro_read_value_ &= ~(0xFF); \
  96078. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  96079. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96080. }
  96081. #define SET_GPIO_59_dout_pwmdac_right_out { \
  96082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96083. _ezchip_macro_read_value_ &= ~(0xFF); \
  96084. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  96085. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96086. }
  96087. #define SET_GPIO_59_dout_qspi_csn1_out { \
  96088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96089. _ezchip_macro_read_value_ &= ~(0xFF); \
  96090. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  96091. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96092. }
  96093. #define SET_GPIO_59_dout_qspi_csn2_out { \
  96094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96095. _ezchip_macro_read_value_ &= ~(0xFF); \
  96096. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  96097. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96098. }
  96099. #define SET_GPIO_59_dout_qspi_csn3_out { \
  96100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96101. _ezchip_macro_read_value_ &= ~(0xFF); \
  96102. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  96103. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96104. }
  96105. #define SET_GPIO_59_dout_register23_SCFG_cmsensor_rst0 { \
  96106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96107. _ezchip_macro_read_value_ &= ~(0xFF); \
  96108. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  96109. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96110. }
  96111. #define SET_GPIO_59_dout_register23_SCFG_cmsensor_rst1 { \
  96112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96113. _ezchip_macro_read_value_ &= ~(0xFF); \
  96114. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  96115. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96116. }
  96117. #define SET_GPIO_59_dout_register32_SCFG_gmac_phy_rstn { \
  96118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96119. _ezchip_macro_read_value_ &= ~(0xFF); \
  96120. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  96121. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96122. }
  96123. #define SET_GPIO_59_dout_sdio0_pad_card_power_en { \
  96124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96125. _ezchip_macro_read_value_ &= ~(0xFF); \
  96126. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  96127. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96128. }
  96129. #define SET_GPIO_59_dout_sdio0_pad_cclk_out { \
  96130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96131. _ezchip_macro_read_value_ &= ~(0xFF); \
  96132. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  96133. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96134. }
  96135. #define SET_GPIO_59_dout_sdio0_pad_ccmd_oe { \
  96136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96137. _ezchip_macro_read_value_ &= ~(0xFF); \
  96138. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  96139. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96140. }
  96141. #define SET_GPIO_59_dout_sdio0_pad_ccmd_out { \
  96142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96143. _ezchip_macro_read_value_ &= ~(0xFF); \
  96144. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  96145. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96146. }
  96147. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit0 { \
  96148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96149. _ezchip_macro_read_value_ &= ~(0xFF); \
  96150. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  96151. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96152. }
  96153. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit1 { \
  96154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96155. _ezchip_macro_read_value_ &= ~(0xFF); \
  96156. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  96157. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96158. }
  96159. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit2 { \
  96160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96161. _ezchip_macro_read_value_ &= ~(0xFF); \
  96162. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  96163. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96164. }
  96165. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit3 { \
  96166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96167. _ezchip_macro_read_value_ &= ~(0xFF); \
  96168. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  96169. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96170. }
  96171. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit4 { \
  96172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96173. _ezchip_macro_read_value_ &= ~(0xFF); \
  96174. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  96175. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96176. }
  96177. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit5 { \
  96178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96179. _ezchip_macro_read_value_ &= ~(0xFF); \
  96180. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  96181. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96182. }
  96183. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit6 { \
  96184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96185. _ezchip_macro_read_value_ &= ~(0xFF); \
  96186. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  96187. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96188. }
  96189. #define SET_GPIO_59_dout_sdio0_pad_cdata_oe_bit7 { \
  96190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96191. _ezchip_macro_read_value_ &= ~(0xFF); \
  96192. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  96193. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96194. }
  96195. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit0 { \
  96196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96197. _ezchip_macro_read_value_ &= ~(0xFF); \
  96198. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  96199. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96200. }
  96201. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit1 { \
  96202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96203. _ezchip_macro_read_value_ &= ~(0xFF); \
  96204. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  96205. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96206. }
  96207. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit2 { \
  96208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96209. _ezchip_macro_read_value_ &= ~(0xFF); \
  96210. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  96211. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96212. }
  96213. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit3 { \
  96214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96215. _ezchip_macro_read_value_ &= ~(0xFF); \
  96216. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  96217. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96218. }
  96219. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit4 { \
  96220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96221. _ezchip_macro_read_value_ &= ~(0xFF); \
  96222. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  96223. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96224. }
  96225. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit5 { \
  96226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96227. _ezchip_macro_read_value_ &= ~(0xFF); \
  96228. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  96229. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96230. }
  96231. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit6 { \
  96232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96233. _ezchip_macro_read_value_ &= ~(0xFF); \
  96234. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  96235. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96236. }
  96237. #define SET_GPIO_59_dout_sdio0_pad_cdata_out_bit7 { \
  96238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96239. _ezchip_macro_read_value_ &= ~(0xFF); \
  96240. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  96241. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96242. }
  96243. #define SET_GPIO_59_dout_sdio0_pad_rst_n { \
  96244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96245. _ezchip_macro_read_value_ &= ~(0xFF); \
  96246. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  96247. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96248. }
  96249. #define SET_GPIO_59_dout_sdio1_pad_card_power_en { \
  96250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96251. _ezchip_macro_read_value_ &= ~(0xFF); \
  96252. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  96253. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96254. }
  96255. #define SET_GPIO_59_dout_sdio1_pad_cclk_out { \
  96256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96257. _ezchip_macro_read_value_ &= ~(0xFF); \
  96258. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  96259. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96260. }
  96261. #define SET_GPIO_59_dout_sdio1_pad_ccmd_oe { \
  96262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96263. _ezchip_macro_read_value_ &= ~(0xFF); \
  96264. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  96265. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96266. }
  96267. #define SET_GPIO_59_dout_sdio1_pad_ccmd_out { \
  96268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96269. _ezchip_macro_read_value_ &= ~(0xFF); \
  96270. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  96271. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96272. }
  96273. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit0 { \
  96274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96275. _ezchip_macro_read_value_ &= ~(0xFF); \
  96276. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  96277. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96278. }
  96279. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit1 { \
  96280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96281. _ezchip_macro_read_value_ &= ~(0xFF); \
  96282. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  96283. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96284. }
  96285. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit2 { \
  96286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96287. _ezchip_macro_read_value_ &= ~(0xFF); \
  96288. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  96289. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96290. }
  96291. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit3 { \
  96292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96293. _ezchip_macro_read_value_ &= ~(0xFF); \
  96294. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  96295. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96296. }
  96297. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit4 { \
  96298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96299. _ezchip_macro_read_value_ &= ~(0xFF); \
  96300. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  96301. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96302. }
  96303. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit5 { \
  96304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96305. _ezchip_macro_read_value_ &= ~(0xFF); \
  96306. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  96307. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96308. }
  96309. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit6 { \
  96310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96311. _ezchip_macro_read_value_ &= ~(0xFF); \
  96312. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  96313. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96314. }
  96315. #define SET_GPIO_59_dout_sdio1_pad_cdata_oe_bit7 { \
  96316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96317. _ezchip_macro_read_value_ &= ~(0xFF); \
  96318. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  96319. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96320. }
  96321. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit0 { \
  96322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96323. _ezchip_macro_read_value_ &= ~(0xFF); \
  96324. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  96325. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96326. }
  96327. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit1 { \
  96328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96329. _ezchip_macro_read_value_ &= ~(0xFF); \
  96330. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  96331. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96332. }
  96333. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit2 { \
  96334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96335. _ezchip_macro_read_value_ &= ~(0xFF); \
  96336. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  96337. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96338. }
  96339. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit3 { \
  96340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96341. _ezchip_macro_read_value_ &= ~(0xFF); \
  96342. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  96343. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96344. }
  96345. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit4 { \
  96346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96347. _ezchip_macro_read_value_ &= ~(0xFF); \
  96348. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  96349. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96350. }
  96351. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit5 { \
  96352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96353. _ezchip_macro_read_value_ &= ~(0xFF); \
  96354. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  96355. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96356. }
  96357. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit6 { \
  96358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96359. _ezchip_macro_read_value_ &= ~(0xFF); \
  96360. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  96361. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96362. }
  96363. #define SET_GPIO_59_dout_sdio1_pad_cdata_out_bit7 { \
  96364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96365. _ezchip_macro_read_value_ &= ~(0xFF); \
  96366. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  96367. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96368. }
  96369. #define SET_GPIO_59_dout_sdio1_pad_rst_n { \
  96370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96371. _ezchip_macro_read_value_ &= ~(0xFF); \
  96372. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  96373. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96374. }
  96375. #define SET_GPIO_59_dout_spdif_tx_sdout { \
  96376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96377. _ezchip_macro_read_value_ &= ~(0xFF); \
  96378. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  96379. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96380. }
  96381. #define SET_GPIO_59_dout_spdif_tx_sdout_oen { \
  96382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96383. _ezchip_macro_read_value_ &= ~(0xFF); \
  96384. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  96385. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96386. }
  96387. #define SET_GPIO_59_dout_spi0_pad_oe_n { \
  96388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96389. _ezchip_macro_read_value_ &= ~(0xFF); \
  96390. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  96391. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96392. }
  96393. #define SET_GPIO_59_dout_spi0_pad_sck_out { \
  96394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96395. _ezchip_macro_read_value_ &= ~(0xFF); \
  96396. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  96397. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96398. }
  96399. #define SET_GPIO_59_dout_spi0_pad_ss_0_n { \
  96400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96401. _ezchip_macro_read_value_ &= ~(0xFF); \
  96402. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  96403. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96404. }
  96405. #define SET_GPIO_59_dout_spi0_pad_ss_1_n { \
  96406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96407. _ezchip_macro_read_value_ &= ~(0xFF); \
  96408. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  96409. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96410. }
  96411. #define SET_GPIO_59_dout_spi0_pad_txd { \
  96412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96413. _ezchip_macro_read_value_ &= ~(0xFF); \
  96414. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  96415. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96416. }
  96417. #define SET_GPIO_59_dout_spi1_pad_oe_n { \
  96418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96419. _ezchip_macro_read_value_ &= ~(0xFF); \
  96420. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  96421. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96422. }
  96423. #define SET_GPIO_59_dout_spi1_pad_sck_out { \
  96424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96425. _ezchip_macro_read_value_ &= ~(0xFF); \
  96426. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  96427. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96428. }
  96429. #define SET_GPIO_59_dout_spi1_pad_ss_0_n { \
  96430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96431. _ezchip_macro_read_value_ &= ~(0xFF); \
  96432. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  96433. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96434. }
  96435. #define SET_GPIO_59_dout_spi1_pad_ss_1_n { \
  96436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96437. _ezchip_macro_read_value_ &= ~(0xFF); \
  96438. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  96439. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96440. }
  96441. #define SET_GPIO_59_dout_spi1_pad_txd { \
  96442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96443. _ezchip_macro_read_value_ &= ~(0xFF); \
  96444. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  96445. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96446. }
  96447. #define SET_GPIO_59_dout_spi2_pad_oe_n { \
  96448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96449. _ezchip_macro_read_value_ &= ~(0xFF); \
  96450. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  96451. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96452. }
  96453. #define SET_GPIO_59_dout_spi2_pad_sck_out { \
  96454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96455. _ezchip_macro_read_value_ &= ~(0xFF); \
  96456. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  96457. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96458. }
  96459. #define SET_GPIO_59_dout_spi2_pad_ss_0_n { \
  96460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96461. _ezchip_macro_read_value_ &= ~(0xFF); \
  96462. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  96463. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96464. }
  96465. #define SET_GPIO_59_dout_spi2_pad_ss_1_n { \
  96466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96467. _ezchip_macro_read_value_ &= ~(0xFF); \
  96468. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  96469. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96470. }
  96471. #define SET_GPIO_59_dout_spi2_pad_txd { \
  96472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96473. _ezchip_macro_read_value_ &= ~(0xFF); \
  96474. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  96475. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96476. }
  96477. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit0 { \
  96478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96479. _ezchip_macro_read_value_ &= ~(0xFF); \
  96480. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  96481. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96482. }
  96483. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit1 { \
  96484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96485. _ezchip_macro_read_value_ &= ~(0xFF); \
  96486. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  96487. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96488. }
  96489. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit2 { \
  96490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96491. _ezchip_macro_read_value_ &= ~(0xFF); \
  96492. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  96493. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96494. }
  96495. #define SET_GPIO_59_dout_spi2ahb_pad_oe_n_bit3 { \
  96496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96497. _ezchip_macro_read_value_ &= ~(0xFF); \
  96498. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  96499. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96500. }
  96501. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit0 { \
  96502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96503. _ezchip_macro_read_value_ &= ~(0xFF); \
  96504. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  96505. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96506. }
  96507. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit1 { \
  96508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96509. _ezchip_macro_read_value_ &= ~(0xFF); \
  96510. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  96511. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96512. }
  96513. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit2 { \
  96514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96515. _ezchip_macro_read_value_ &= ~(0xFF); \
  96516. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  96517. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96518. }
  96519. #define SET_GPIO_59_dout_spi2ahb_pad_txd_bit3 { \
  96520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96521. _ezchip_macro_read_value_ &= ~(0xFF); \
  96522. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  96523. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96524. }
  96525. #define SET_GPIO_59_dout_spi3_pad_oe_n { \
  96526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96527. _ezchip_macro_read_value_ &= ~(0xFF); \
  96528. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  96529. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96530. }
  96531. #define SET_GPIO_59_dout_spi3_pad_sck_out { \
  96532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96533. _ezchip_macro_read_value_ &= ~(0xFF); \
  96534. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  96535. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96536. }
  96537. #define SET_GPIO_59_dout_spi3_pad_ss_0_n { \
  96538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96539. _ezchip_macro_read_value_ &= ~(0xFF); \
  96540. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  96541. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96542. }
  96543. #define SET_GPIO_59_dout_spi3_pad_ss_1_n { \
  96544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96545. _ezchip_macro_read_value_ &= ~(0xFF); \
  96546. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  96547. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96548. }
  96549. #define SET_GPIO_59_dout_spi3_pad_txd { \
  96550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96551. _ezchip_macro_read_value_ &= ~(0xFF); \
  96552. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  96553. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96554. }
  96555. #define SET_GPIO_59_dout_uart0_pad_dtrn { \
  96556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96557. _ezchip_macro_read_value_ &= ~(0xFF); \
  96558. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  96559. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96560. }
  96561. #define SET_GPIO_59_dout_uart0_pad_rtsn { \
  96562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96563. _ezchip_macro_read_value_ &= ~(0xFF); \
  96564. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  96565. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96566. }
  96567. #define SET_GPIO_59_dout_uart0_pad_sout { \
  96568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96569. _ezchip_macro_read_value_ &= ~(0xFF); \
  96570. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  96571. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96572. }
  96573. #define SET_GPIO_59_dout_uart1_pad_sout { \
  96574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96575. _ezchip_macro_read_value_ &= ~(0xFF); \
  96576. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  96577. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96578. }
  96579. #define SET_GPIO_59_dout_uart2_pad_dtr_n { \
  96580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96581. _ezchip_macro_read_value_ &= ~(0xFF); \
  96582. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  96583. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96584. }
  96585. #define SET_GPIO_59_dout_uart2_pad_rts_n { \
  96586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96587. _ezchip_macro_read_value_ &= ~(0xFF); \
  96588. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  96589. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96590. }
  96591. #define SET_GPIO_59_dout_uart2_pad_sout { \
  96592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96593. _ezchip_macro_read_value_ &= ~(0xFF); \
  96594. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  96595. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96596. }
  96597. #define SET_GPIO_59_dout_uart3_pad_sout { \
  96598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96599. _ezchip_macro_read_value_ &= ~(0xFF); \
  96600. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  96601. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96602. }
  96603. #define SET_GPIO_59_dout_usb_drv_bus { \
  96604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_dout_REG_ADDR); \
  96605. _ezchip_macro_read_value_ &= ~(0xFF); \
  96606. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  96607. MA_OUTW(gpio_59_dout_REG_ADDR,_ezchip_macro_read_value_); \
  96608. }
  96609. #define SET_GPIO_59_doen_reverse_(en) { \
  96610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96611. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  96612. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  96613. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96614. }
  96615. #define SET_GPIO_59_doen_LOW { \
  96616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96617. _ezchip_macro_read_value_ &= ~(0xFF); \
  96618. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  96619. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96620. }
  96621. #define SET_GPIO_59_doen_HIGH { \
  96622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96623. _ezchip_macro_read_value_ &= ~(0xFF); \
  96624. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  96625. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96626. }
  96627. #define SET_GPIO_59_doen_clk_gmac_tophyref { \
  96628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96629. _ezchip_macro_read_value_ &= ~(0xFF); \
  96630. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  96631. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96632. }
  96633. #define SET_GPIO_59_doen_cpu_jtag_tdo { \
  96634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96635. _ezchip_macro_read_value_ &= ~(0xFF); \
  96636. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  96637. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96638. }
  96639. #define SET_GPIO_59_doen_cpu_jtag_tdo_oen { \
  96640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96641. _ezchip_macro_read_value_ &= ~(0xFF); \
  96642. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  96643. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96644. }
  96645. #define SET_GPIO_59_doen_dmic_clk_out { \
  96646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96647. _ezchip_macro_read_value_ &= ~(0xFF); \
  96648. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  96649. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96650. }
  96651. #define SET_GPIO_59_doen_dsp_JTDOEn_pad { \
  96652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96653. _ezchip_macro_read_value_ &= ~(0xFF); \
  96654. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  96655. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96656. }
  96657. #define SET_GPIO_59_doen_dsp_JTDO_pad { \
  96658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96659. _ezchip_macro_read_value_ &= ~(0xFF); \
  96660. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  96661. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96662. }
  96663. #define SET_GPIO_59_doen_i2c0_pad_sck_oe { \
  96664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96665. _ezchip_macro_read_value_ &= ~(0xFF); \
  96666. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  96667. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96668. }
  96669. #define SET_GPIO_59_doen_i2c0_pad_sda_oe { \
  96670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96671. _ezchip_macro_read_value_ &= ~(0xFF); \
  96672. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  96673. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96674. }
  96675. #define SET_GPIO_59_doen_i2c1_pad_sck_oe { \
  96676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96677. _ezchip_macro_read_value_ &= ~(0xFF); \
  96678. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  96679. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96680. }
  96681. #define SET_GPIO_59_doen_i2c1_pad_sda_oe { \
  96682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96683. _ezchip_macro_read_value_ &= ~(0xFF); \
  96684. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  96685. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96686. }
  96687. #define SET_GPIO_59_doen_i2c2_pad_sck_oe { \
  96688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96689. _ezchip_macro_read_value_ &= ~(0xFF); \
  96690. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  96691. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96692. }
  96693. #define SET_GPIO_59_doen_i2c2_pad_sda_oe { \
  96694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96695. _ezchip_macro_read_value_ &= ~(0xFF); \
  96696. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  96697. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96698. }
  96699. #define SET_GPIO_59_doen_i2c3_pad_sck_oe { \
  96700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96701. _ezchip_macro_read_value_ &= ~(0xFF); \
  96702. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  96703. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96704. }
  96705. #define SET_GPIO_59_doen_i2c3_pad_sda_oe { \
  96706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96707. _ezchip_macro_read_value_ &= ~(0xFF); \
  96708. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  96709. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96710. }
  96711. #define SET_GPIO_59_doen_i2srx_bclk_out { \
  96712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96713. _ezchip_macro_read_value_ &= ~(0xFF); \
  96714. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  96715. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96716. }
  96717. #define SET_GPIO_59_doen_i2srx_bclk_out_oen { \
  96718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96719. _ezchip_macro_read_value_ &= ~(0xFF); \
  96720. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  96721. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96722. }
  96723. #define SET_GPIO_59_doen_i2srx_lrck_out { \
  96724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96725. _ezchip_macro_read_value_ &= ~(0xFF); \
  96726. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  96727. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96728. }
  96729. #define SET_GPIO_59_doen_i2srx_lrck_out_oen { \
  96730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96731. _ezchip_macro_read_value_ &= ~(0xFF); \
  96732. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  96733. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96734. }
  96735. #define SET_GPIO_59_doen_i2srx_mclk_out { \
  96736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96737. _ezchip_macro_read_value_ &= ~(0xFF); \
  96738. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  96739. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96740. }
  96741. #define SET_GPIO_59_doen_i2stx_bclk_out { \
  96742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96743. _ezchip_macro_read_value_ &= ~(0xFF); \
  96744. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  96745. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96746. }
  96747. #define SET_GPIO_59_doen_i2stx_bclk_out_oen { \
  96748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96749. _ezchip_macro_read_value_ &= ~(0xFF); \
  96750. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  96751. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96752. }
  96753. #define SET_GPIO_59_doen_i2stx_lrck_out { \
  96754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96755. _ezchip_macro_read_value_ &= ~(0xFF); \
  96756. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  96757. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96758. }
  96759. #define SET_GPIO_59_doen_i2stx_lrckout_oen { \
  96760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96761. _ezchip_macro_read_value_ &= ~(0xFF); \
  96762. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  96763. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96764. }
  96765. #define SET_GPIO_59_doen_i2stx_mclk_out { \
  96766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96767. _ezchip_macro_read_value_ &= ~(0xFF); \
  96768. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  96769. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96770. }
  96771. #define SET_GPIO_59_doen_i2stx_sdout0 { \
  96772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96773. _ezchip_macro_read_value_ &= ~(0xFF); \
  96774. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  96775. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96776. }
  96777. #define SET_GPIO_59_doen_i2stx_sdout1 { \
  96778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96779. _ezchip_macro_read_value_ &= ~(0xFF); \
  96780. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  96781. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96782. }
  96783. #define SET_GPIO_59_doen_lcd_pad_csm_n { \
  96784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96785. _ezchip_macro_read_value_ &= ~(0xFF); \
  96786. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  96787. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96788. }
  96789. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit0 { \
  96790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96791. _ezchip_macro_read_value_ &= ~(0xFF); \
  96792. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  96793. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96794. }
  96795. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit1 { \
  96796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96797. _ezchip_macro_read_value_ &= ~(0xFF); \
  96798. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  96799. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96800. }
  96801. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit2 { \
  96802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96803. _ezchip_macro_read_value_ &= ~(0xFF); \
  96804. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  96805. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96806. }
  96807. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit3 { \
  96808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96809. _ezchip_macro_read_value_ &= ~(0xFF); \
  96810. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  96811. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96812. }
  96813. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit4 { \
  96814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96815. _ezchip_macro_read_value_ &= ~(0xFF); \
  96816. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  96817. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96818. }
  96819. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit5 { \
  96820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96821. _ezchip_macro_read_value_ &= ~(0xFF); \
  96822. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  96823. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96824. }
  96825. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit6 { \
  96826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96827. _ezchip_macro_read_value_ &= ~(0xFF); \
  96828. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  96829. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96830. }
  96831. #define SET_GPIO_59_doen_pwm_pad_oe_n_bit7 { \
  96832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96833. _ezchip_macro_read_value_ &= ~(0xFF); \
  96834. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  96835. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96836. }
  96837. #define SET_GPIO_59_doen_pwm_pad_out_bit0 { \
  96838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96839. _ezchip_macro_read_value_ &= ~(0xFF); \
  96840. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  96841. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96842. }
  96843. #define SET_GPIO_59_doen_pwm_pad_out_bit1 { \
  96844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96845. _ezchip_macro_read_value_ &= ~(0xFF); \
  96846. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  96847. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96848. }
  96849. #define SET_GPIO_59_doen_pwm_pad_out_bit2 { \
  96850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96851. _ezchip_macro_read_value_ &= ~(0xFF); \
  96852. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  96853. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96854. }
  96855. #define SET_GPIO_59_doen_pwm_pad_out_bit3 { \
  96856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96857. _ezchip_macro_read_value_ &= ~(0xFF); \
  96858. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  96859. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96860. }
  96861. #define SET_GPIO_59_doen_pwm_pad_out_bit4 { \
  96862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96863. _ezchip_macro_read_value_ &= ~(0xFF); \
  96864. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  96865. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96866. }
  96867. #define SET_GPIO_59_doen_pwm_pad_out_bit5 { \
  96868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96869. _ezchip_macro_read_value_ &= ~(0xFF); \
  96870. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  96871. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96872. }
  96873. #define SET_GPIO_59_doen_pwm_pad_out_bit6 { \
  96874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96875. _ezchip_macro_read_value_ &= ~(0xFF); \
  96876. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  96877. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96878. }
  96879. #define SET_GPIO_59_doen_pwm_pad_out_bit7 { \
  96880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96881. _ezchip_macro_read_value_ &= ~(0xFF); \
  96882. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  96883. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96884. }
  96885. #define SET_GPIO_59_doen_pwmdac_left_out { \
  96886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96887. _ezchip_macro_read_value_ &= ~(0xFF); \
  96888. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  96889. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96890. }
  96891. #define SET_GPIO_59_doen_pwmdac_right_out { \
  96892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96893. _ezchip_macro_read_value_ &= ~(0xFF); \
  96894. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  96895. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96896. }
  96897. #define SET_GPIO_59_doen_qspi_csn1_out { \
  96898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96899. _ezchip_macro_read_value_ &= ~(0xFF); \
  96900. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  96901. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96902. }
  96903. #define SET_GPIO_59_doen_qspi_csn2_out { \
  96904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96905. _ezchip_macro_read_value_ &= ~(0xFF); \
  96906. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  96907. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96908. }
  96909. #define SET_GPIO_59_doen_qspi_csn3_out { \
  96910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96911. _ezchip_macro_read_value_ &= ~(0xFF); \
  96912. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  96913. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96914. }
  96915. #define SET_GPIO_59_doen_register23_SCFG_cmsensor_rst0 { \
  96916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96917. _ezchip_macro_read_value_ &= ~(0xFF); \
  96918. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  96919. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96920. }
  96921. #define SET_GPIO_59_doen_register23_SCFG_cmsensor_rst1 { \
  96922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96923. _ezchip_macro_read_value_ &= ~(0xFF); \
  96924. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  96925. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96926. }
  96927. #define SET_GPIO_59_doen_register32_SCFG_gmac_phy_rstn { \
  96928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96929. _ezchip_macro_read_value_ &= ~(0xFF); \
  96930. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  96931. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96932. }
  96933. #define SET_GPIO_59_doen_sdio0_pad_card_power_en { \
  96934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96935. _ezchip_macro_read_value_ &= ~(0xFF); \
  96936. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  96937. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96938. }
  96939. #define SET_GPIO_59_doen_sdio0_pad_cclk_out { \
  96940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96941. _ezchip_macro_read_value_ &= ~(0xFF); \
  96942. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  96943. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96944. }
  96945. #define SET_GPIO_59_doen_sdio0_pad_ccmd_oe { \
  96946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96947. _ezchip_macro_read_value_ &= ~(0xFF); \
  96948. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  96949. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96950. }
  96951. #define SET_GPIO_59_doen_sdio0_pad_ccmd_out { \
  96952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96953. _ezchip_macro_read_value_ &= ~(0xFF); \
  96954. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  96955. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96956. }
  96957. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit0 { \
  96958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96959. _ezchip_macro_read_value_ &= ~(0xFF); \
  96960. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  96961. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96962. }
  96963. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit1 { \
  96964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96965. _ezchip_macro_read_value_ &= ~(0xFF); \
  96966. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  96967. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96968. }
  96969. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit2 { \
  96970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96971. _ezchip_macro_read_value_ &= ~(0xFF); \
  96972. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  96973. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96974. }
  96975. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit3 { \
  96976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96977. _ezchip_macro_read_value_ &= ~(0xFF); \
  96978. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  96979. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96980. }
  96981. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit4 { \
  96982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96983. _ezchip_macro_read_value_ &= ~(0xFF); \
  96984. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  96985. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96986. }
  96987. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit5 { \
  96988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96989. _ezchip_macro_read_value_ &= ~(0xFF); \
  96990. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  96991. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96992. }
  96993. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit6 { \
  96994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  96995. _ezchip_macro_read_value_ &= ~(0xFF); \
  96996. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  96997. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  96998. }
  96999. #define SET_GPIO_59_doen_sdio0_pad_cdata_oe_bit7 { \
  97000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97001. _ezchip_macro_read_value_ &= ~(0xFF); \
  97002. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  97003. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97004. }
  97005. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit0 { \
  97006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97007. _ezchip_macro_read_value_ &= ~(0xFF); \
  97008. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  97009. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97010. }
  97011. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit1 { \
  97012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97013. _ezchip_macro_read_value_ &= ~(0xFF); \
  97014. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  97015. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97016. }
  97017. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit2 { \
  97018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97019. _ezchip_macro_read_value_ &= ~(0xFF); \
  97020. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  97021. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97022. }
  97023. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit3 { \
  97024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97025. _ezchip_macro_read_value_ &= ~(0xFF); \
  97026. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  97027. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97028. }
  97029. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit4 { \
  97030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97031. _ezchip_macro_read_value_ &= ~(0xFF); \
  97032. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  97033. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97034. }
  97035. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit5 { \
  97036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97037. _ezchip_macro_read_value_ &= ~(0xFF); \
  97038. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  97039. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97040. }
  97041. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit6 { \
  97042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97043. _ezchip_macro_read_value_ &= ~(0xFF); \
  97044. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  97045. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97046. }
  97047. #define SET_GPIO_59_doen_sdio0_pad_cdata_out_bit7 { \
  97048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97049. _ezchip_macro_read_value_ &= ~(0xFF); \
  97050. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  97051. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97052. }
  97053. #define SET_GPIO_59_doen_sdio0_pad_rst_n { \
  97054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97055. _ezchip_macro_read_value_ &= ~(0xFF); \
  97056. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  97057. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97058. }
  97059. #define SET_GPIO_59_doen_sdio1_pad_card_power_en { \
  97060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97061. _ezchip_macro_read_value_ &= ~(0xFF); \
  97062. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  97063. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97064. }
  97065. #define SET_GPIO_59_doen_sdio1_pad_cclk_out { \
  97066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97067. _ezchip_macro_read_value_ &= ~(0xFF); \
  97068. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  97069. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97070. }
  97071. #define SET_GPIO_59_doen_sdio1_pad_ccmd_oe { \
  97072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97073. _ezchip_macro_read_value_ &= ~(0xFF); \
  97074. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  97075. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97076. }
  97077. #define SET_GPIO_59_doen_sdio1_pad_ccmd_out { \
  97078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97079. _ezchip_macro_read_value_ &= ~(0xFF); \
  97080. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  97081. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97082. }
  97083. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit0 { \
  97084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97085. _ezchip_macro_read_value_ &= ~(0xFF); \
  97086. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  97087. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97088. }
  97089. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit1 { \
  97090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97091. _ezchip_macro_read_value_ &= ~(0xFF); \
  97092. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  97093. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97094. }
  97095. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit2 { \
  97096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97097. _ezchip_macro_read_value_ &= ~(0xFF); \
  97098. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  97099. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97100. }
  97101. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit3 { \
  97102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97103. _ezchip_macro_read_value_ &= ~(0xFF); \
  97104. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  97105. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97106. }
  97107. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit4 { \
  97108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97109. _ezchip_macro_read_value_ &= ~(0xFF); \
  97110. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  97111. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97112. }
  97113. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit5 { \
  97114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97115. _ezchip_macro_read_value_ &= ~(0xFF); \
  97116. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  97117. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97118. }
  97119. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit6 { \
  97120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97121. _ezchip_macro_read_value_ &= ~(0xFF); \
  97122. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  97123. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97124. }
  97125. #define SET_GPIO_59_doen_sdio1_pad_cdata_oe_bit7 { \
  97126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97127. _ezchip_macro_read_value_ &= ~(0xFF); \
  97128. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  97129. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97130. }
  97131. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit0 { \
  97132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97133. _ezchip_macro_read_value_ &= ~(0xFF); \
  97134. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  97135. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97136. }
  97137. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit1 { \
  97138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97139. _ezchip_macro_read_value_ &= ~(0xFF); \
  97140. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  97141. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97142. }
  97143. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit2 { \
  97144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97145. _ezchip_macro_read_value_ &= ~(0xFF); \
  97146. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  97147. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97148. }
  97149. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit3 { \
  97150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97151. _ezchip_macro_read_value_ &= ~(0xFF); \
  97152. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  97153. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97154. }
  97155. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit4 { \
  97156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97157. _ezchip_macro_read_value_ &= ~(0xFF); \
  97158. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  97159. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97160. }
  97161. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit5 { \
  97162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97163. _ezchip_macro_read_value_ &= ~(0xFF); \
  97164. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  97165. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97166. }
  97167. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit6 { \
  97168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97169. _ezchip_macro_read_value_ &= ~(0xFF); \
  97170. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  97171. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97172. }
  97173. #define SET_GPIO_59_doen_sdio1_pad_cdata_out_bit7 { \
  97174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97175. _ezchip_macro_read_value_ &= ~(0xFF); \
  97176. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  97177. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97178. }
  97179. #define SET_GPIO_59_doen_sdio1_pad_rst_n { \
  97180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97181. _ezchip_macro_read_value_ &= ~(0xFF); \
  97182. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  97183. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97184. }
  97185. #define SET_GPIO_59_doen_spdif_tx_sdout { \
  97186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97187. _ezchip_macro_read_value_ &= ~(0xFF); \
  97188. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  97189. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97190. }
  97191. #define SET_GPIO_59_doen_spdif_tx_sdout_oen { \
  97192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97193. _ezchip_macro_read_value_ &= ~(0xFF); \
  97194. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  97195. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97196. }
  97197. #define SET_GPIO_59_doen_spi0_pad_oe_n { \
  97198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97199. _ezchip_macro_read_value_ &= ~(0xFF); \
  97200. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  97201. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97202. }
  97203. #define SET_GPIO_59_doen_spi0_pad_sck_out { \
  97204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97205. _ezchip_macro_read_value_ &= ~(0xFF); \
  97206. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  97207. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97208. }
  97209. #define SET_GPIO_59_doen_spi0_pad_ss_0_n { \
  97210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97211. _ezchip_macro_read_value_ &= ~(0xFF); \
  97212. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  97213. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97214. }
  97215. #define SET_GPIO_59_doen_spi0_pad_ss_1_n { \
  97216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97217. _ezchip_macro_read_value_ &= ~(0xFF); \
  97218. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  97219. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97220. }
  97221. #define SET_GPIO_59_doen_spi0_pad_txd { \
  97222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97223. _ezchip_macro_read_value_ &= ~(0xFF); \
  97224. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  97225. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97226. }
  97227. #define SET_GPIO_59_doen_spi1_pad_oe_n { \
  97228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97229. _ezchip_macro_read_value_ &= ~(0xFF); \
  97230. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  97231. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97232. }
  97233. #define SET_GPIO_59_doen_spi1_pad_sck_out { \
  97234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97235. _ezchip_macro_read_value_ &= ~(0xFF); \
  97236. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  97237. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97238. }
  97239. #define SET_GPIO_59_doen_spi1_pad_ss_0_n { \
  97240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97241. _ezchip_macro_read_value_ &= ~(0xFF); \
  97242. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  97243. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97244. }
  97245. #define SET_GPIO_59_doen_spi1_pad_ss_1_n { \
  97246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97247. _ezchip_macro_read_value_ &= ~(0xFF); \
  97248. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  97249. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97250. }
  97251. #define SET_GPIO_59_doen_spi1_pad_txd { \
  97252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97253. _ezchip_macro_read_value_ &= ~(0xFF); \
  97254. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  97255. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97256. }
  97257. #define SET_GPIO_59_doen_spi2_pad_oe_n { \
  97258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97259. _ezchip_macro_read_value_ &= ~(0xFF); \
  97260. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  97261. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97262. }
  97263. #define SET_GPIO_59_doen_spi2_pad_sck_out { \
  97264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97265. _ezchip_macro_read_value_ &= ~(0xFF); \
  97266. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  97267. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97268. }
  97269. #define SET_GPIO_59_doen_spi2_pad_ss_0_n { \
  97270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97271. _ezchip_macro_read_value_ &= ~(0xFF); \
  97272. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  97273. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97274. }
  97275. #define SET_GPIO_59_doen_spi2_pad_ss_1_n { \
  97276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97277. _ezchip_macro_read_value_ &= ~(0xFF); \
  97278. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  97279. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97280. }
  97281. #define SET_GPIO_59_doen_spi2_pad_txd { \
  97282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97283. _ezchip_macro_read_value_ &= ~(0xFF); \
  97284. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  97285. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97286. }
  97287. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit0 { \
  97288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97289. _ezchip_macro_read_value_ &= ~(0xFF); \
  97290. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  97291. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97292. }
  97293. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit1 { \
  97294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97295. _ezchip_macro_read_value_ &= ~(0xFF); \
  97296. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  97297. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97298. }
  97299. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit2 { \
  97300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97301. _ezchip_macro_read_value_ &= ~(0xFF); \
  97302. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  97303. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97304. }
  97305. #define SET_GPIO_59_doen_spi2ahb_pad_oe_n_bit3 { \
  97306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97307. _ezchip_macro_read_value_ &= ~(0xFF); \
  97308. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  97309. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97310. }
  97311. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit0 { \
  97312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97313. _ezchip_macro_read_value_ &= ~(0xFF); \
  97314. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  97315. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97316. }
  97317. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit1 { \
  97318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97319. _ezchip_macro_read_value_ &= ~(0xFF); \
  97320. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  97321. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97322. }
  97323. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit2 { \
  97324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97325. _ezchip_macro_read_value_ &= ~(0xFF); \
  97326. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  97327. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97328. }
  97329. #define SET_GPIO_59_doen_spi2ahb_pad_txd_bit3 { \
  97330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97331. _ezchip_macro_read_value_ &= ~(0xFF); \
  97332. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  97333. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97334. }
  97335. #define SET_GPIO_59_doen_spi3_pad_oe_n { \
  97336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97337. _ezchip_macro_read_value_ &= ~(0xFF); \
  97338. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  97339. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97340. }
  97341. #define SET_GPIO_59_doen_spi3_pad_sck_out { \
  97342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97343. _ezchip_macro_read_value_ &= ~(0xFF); \
  97344. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  97345. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97346. }
  97347. #define SET_GPIO_59_doen_spi3_pad_ss_0_n { \
  97348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97349. _ezchip_macro_read_value_ &= ~(0xFF); \
  97350. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  97351. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97352. }
  97353. #define SET_GPIO_59_doen_spi3_pad_ss_1_n { \
  97354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97355. _ezchip_macro_read_value_ &= ~(0xFF); \
  97356. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  97357. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97358. }
  97359. #define SET_GPIO_59_doen_spi3_pad_txd { \
  97360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97361. _ezchip_macro_read_value_ &= ~(0xFF); \
  97362. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  97363. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97364. }
  97365. #define SET_GPIO_59_doen_uart0_pad_dtrn { \
  97366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97367. _ezchip_macro_read_value_ &= ~(0xFF); \
  97368. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  97369. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97370. }
  97371. #define SET_GPIO_59_doen_uart0_pad_rtsn { \
  97372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97373. _ezchip_macro_read_value_ &= ~(0xFF); \
  97374. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  97375. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97376. }
  97377. #define SET_GPIO_59_doen_uart0_pad_sout { \
  97378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97379. _ezchip_macro_read_value_ &= ~(0xFF); \
  97380. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  97381. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97382. }
  97383. #define SET_GPIO_59_doen_uart1_pad_sout { \
  97384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97385. _ezchip_macro_read_value_ &= ~(0xFF); \
  97386. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  97387. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97388. }
  97389. #define SET_GPIO_59_doen_uart2_pad_dtr_n { \
  97390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97391. _ezchip_macro_read_value_ &= ~(0xFF); \
  97392. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  97393. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97394. }
  97395. #define SET_GPIO_59_doen_uart2_pad_rts_n { \
  97396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97397. _ezchip_macro_read_value_ &= ~(0xFF); \
  97398. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  97399. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97400. }
  97401. #define SET_GPIO_59_doen_uart2_pad_sout { \
  97402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97403. _ezchip_macro_read_value_ &= ~(0xFF); \
  97404. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  97405. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97406. }
  97407. #define SET_GPIO_59_doen_uart3_pad_sout { \
  97408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97409. _ezchip_macro_read_value_ &= ~(0xFF); \
  97410. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  97411. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97412. }
  97413. #define SET_GPIO_59_doen_usb_drv_bus { \
  97414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_59_doen_REG_ADDR); \
  97415. _ezchip_macro_read_value_ &= ~(0xFF); \
  97416. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  97417. MA_OUTW(gpio_59_doen_REG_ADDR,_ezchip_macro_read_value_); \
  97418. }
  97419. #define SET_GPIO_60_dout_reverse_(en) { \
  97420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97421. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  97422. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  97423. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97424. }
  97425. #define SET_GPIO_60_dout_LOW { \
  97426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97427. _ezchip_macro_read_value_ &= ~(0xFF); \
  97428. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  97429. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97430. }
  97431. #define SET_GPIO_60_dout_HIGH { \
  97432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97433. _ezchip_macro_read_value_ &= ~(0xFF); \
  97434. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  97435. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97436. }
  97437. #define SET_GPIO_60_dout_clk_gmac_tophyref { \
  97438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97439. _ezchip_macro_read_value_ &= ~(0xFF); \
  97440. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  97441. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97442. }
  97443. #define SET_GPIO_60_dout_cpu_jtag_tdo { \
  97444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97445. _ezchip_macro_read_value_ &= ~(0xFF); \
  97446. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  97447. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97448. }
  97449. #define SET_GPIO_60_dout_cpu_jtag_tdo_oen { \
  97450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97451. _ezchip_macro_read_value_ &= ~(0xFF); \
  97452. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  97453. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97454. }
  97455. #define SET_GPIO_60_dout_dmic_clk_out { \
  97456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97457. _ezchip_macro_read_value_ &= ~(0xFF); \
  97458. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  97459. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97460. }
  97461. #define SET_GPIO_60_dout_dsp_JTDOEn_pad { \
  97462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97463. _ezchip_macro_read_value_ &= ~(0xFF); \
  97464. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  97465. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97466. }
  97467. #define SET_GPIO_60_dout_dsp_JTDO_pad { \
  97468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97469. _ezchip_macro_read_value_ &= ~(0xFF); \
  97470. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  97471. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97472. }
  97473. #define SET_GPIO_60_dout_i2c0_pad_sck_oe { \
  97474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97475. _ezchip_macro_read_value_ &= ~(0xFF); \
  97476. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  97477. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97478. }
  97479. #define SET_GPIO_60_dout_i2c0_pad_sda_oe { \
  97480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97481. _ezchip_macro_read_value_ &= ~(0xFF); \
  97482. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  97483. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97484. }
  97485. #define SET_GPIO_60_dout_i2c1_pad_sck_oe { \
  97486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97487. _ezchip_macro_read_value_ &= ~(0xFF); \
  97488. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  97489. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97490. }
  97491. #define SET_GPIO_60_dout_i2c1_pad_sda_oe { \
  97492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97493. _ezchip_macro_read_value_ &= ~(0xFF); \
  97494. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  97495. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97496. }
  97497. #define SET_GPIO_60_dout_i2c2_pad_sck_oe { \
  97498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97499. _ezchip_macro_read_value_ &= ~(0xFF); \
  97500. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  97501. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97502. }
  97503. #define SET_GPIO_60_dout_i2c2_pad_sda_oe { \
  97504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97505. _ezchip_macro_read_value_ &= ~(0xFF); \
  97506. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  97507. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97508. }
  97509. #define SET_GPIO_60_dout_i2c3_pad_sck_oe { \
  97510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97511. _ezchip_macro_read_value_ &= ~(0xFF); \
  97512. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  97513. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97514. }
  97515. #define SET_GPIO_60_dout_i2c3_pad_sda_oe { \
  97516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97517. _ezchip_macro_read_value_ &= ~(0xFF); \
  97518. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  97519. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97520. }
  97521. #define SET_GPIO_60_dout_i2srx_bclk_out { \
  97522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97523. _ezchip_macro_read_value_ &= ~(0xFF); \
  97524. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  97525. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97526. }
  97527. #define SET_GPIO_60_dout_i2srx_bclk_out_oen { \
  97528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97529. _ezchip_macro_read_value_ &= ~(0xFF); \
  97530. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  97531. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97532. }
  97533. #define SET_GPIO_60_dout_i2srx_lrck_out { \
  97534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97535. _ezchip_macro_read_value_ &= ~(0xFF); \
  97536. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  97537. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97538. }
  97539. #define SET_GPIO_60_dout_i2srx_lrck_out_oen { \
  97540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97541. _ezchip_macro_read_value_ &= ~(0xFF); \
  97542. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  97543. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97544. }
  97545. #define SET_GPIO_60_dout_i2srx_mclk_out { \
  97546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97547. _ezchip_macro_read_value_ &= ~(0xFF); \
  97548. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  97549. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97550. }
  97551. #define SET_GPIO_60_dout_i2stx_bclk_out { \
  97552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97553. _ezchip_macro_read_value_ &= ~(0xFF); \
  97554. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  97555. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97556. }
  97557. #define SET_GPIO_60_dout_i2stx_bclk_out_oen { \
  97558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97559. _ezchip_macro_read_value_ &= ~(0xFF); \
  97560. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  97561. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97562. }
  97563. #define SET_GPIO_60_dout_i2stx_lrck_out { \
  97564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97565. _ezchip_macro_read_value_ &= ~(0xFF); \
  97566. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  97567. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97568. }
  97569. #define SET_GPIO_60_dout_i2stx_lrckout_oen { \
  97570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97571. _ezchip_macro_read_value_ &= ~(0xFF); \
  97572. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  97573. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97574. }
  97575. #define SET_GPIO_60_dout_i2stx_mclk_out { \
  97576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97577. _ezchip_macro_read_value_ &= ~(0xFF); \
  97578. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  97579. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97580. }
  97581. #define SET_GPIO_60_dout_i2stx_sdout0 { \
  97582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97583. _ezchip_macro_read_value_ &= ~(0xFF); \
  97584. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  97585. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97586. }
  97587. #define SET_GPIO_60_dout_i2stx_sdout1 { \
  97588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97589. _ezchip_macro_read_value_ &= ~(0xFF); \
  97590. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  97591. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97592. }
  97593. #define SET_GPIO_60_dout_lcd_pad_csm_n { \
  97594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97595. _ezchip_macro_read_value_ &= ~(0xFF); \
  97596. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  97597. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97598. }
  97599. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit0 { \
  97600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97601. _ezchip_macro_read_value_ &= ~(0xFF); \
  97602. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  97603. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97604. }
  97605. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit1 { \
  97606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97607. _ezchip_macro_read_value_ &= ~(0xFF); \
  97608. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  97609. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97610. }
  97611. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit2 { \
  97612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97613. _ezchip_macro_read_value_ &= ~(0xFF); \
  97614. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  97615. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97616. }
  97617. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit3 { \
  97618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97619. _ezchip_macro_read_value_ &= ~(0xFF); \
  97620. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  97621. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97622. }
  97623. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit4 { \
  97624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97625. _ezchip_macro_read_value_ &= ~(0xFF); \
  97626. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  97627. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97628. }
  97629. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit5 { \
  97630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97631. _ezchip_macro_read_value_ &= ~(0xFF); \
  97632. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  97633. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97634. }
  97635. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit6 { \
  97636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97637. _ezchip_macro_read_value_ &= ~(0xFF); \
  97638. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  97639. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97640. }
  97641. #define SET_GPIO_60_dout_pwm_pad_oe_n_bit7 { \
  97642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97643. _ezchip_macro_read_value_ &= ~(0xFF); \
  97644. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  97645. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97646. }
  97647. #define SET_GPIO_60_dout_pwm_pad_out_bit0 { \
  97648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97649. _ezchip_macro_read_value_ &= ~(0xFF); \
  97650. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  97651. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97652. }
  97653. #define SET_GPIO_60_dout_pwm_pad_out_bit1 { \
  97654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97655. _ezchip_macro_read_value_ &= ~(0xFF); \
  97656. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  97657. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97658. }
  97659. #define SET_GPIO_60_dout_pwm_pad_out_bit2 { \
  97660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97661. _ezchip_macro_read_value_ &= ~(0xFF); \
  97662. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  97663. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97664. }
  97665. #define SET_GPIO_60_dout_pwm_pad_out_bit3 { \
  97666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97667. _ezchip_macro_read_value_ &= ~(0xFF); \
  97668. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  97669. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97670. }
  97671. #define SET_GPIO_60_dout_pwm_pad_out_bit4 { \
  97672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97673. _ezchip_macro_read_value_ &= ~(0xFF); \
  97674. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  97675. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97676. }
  97677. #define SET_GPIO_60_dout_pwm_pad_out_bit5 { \
  97678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97679. _ezchip_macro_read_value_ &= ~(0xFF); \
  97680. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  97681. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97682. }
  97683. #define SET_GPIO_60_dout_pwm_pad_out_bit6 { \
  97684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97685. _ezchip_macro_read_value_ &= ~(0xFF); \
  97686. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  97687. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97688. }
  97689. #define SET_GPIO_60_dout_pwm_pad_out_bit7 { \
  97690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97691. _ezchip_macro_read_value_ &= ~(0xFF); \
  97692. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  97693. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97694. }
  97695. #define SET_GPIO_60_dout_pwmdac_left_out { \
  97696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97697. _ezchip_macro_read_value_ &= ~(0xFF); \
  97698. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  97699. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97700. }
  97701. #define SET_GPIO_60_dout_pwmdac_right_out { \
  97702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97703. _ezchip_macro_read_value_ &= ~(0xFF); \
  97704. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  97705. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97706. }
  97707. #define SET_GPIO_60_dout_qspi_csn1_out { \
  97708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97709. _ezchip_macro_read_value_ &= ~(0xFF); \
  97710. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  97711. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97712. }
  97713. #define SET_GPIO_60_dout_qspi_csn2_out { \
  97714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97715. _ezchip_macro_read_value_ &= ~(0xFF); \
  97716. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  97717. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97718. }
  97719. #define SET_GPIO_60_dout_qspi_csn3_out { \
  97720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97721. _ezchip_macro_read_value_ &= ~(0xFF); \
  97722. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  97723. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97724. }
  97725. #define SET_GPIO_60_dout_register23_SCFG_cmsensor_rst0 { \
  97726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97727. _ezchip_macro_read_value_ &= ~(0xFF); \
  97728. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  97729. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97730. }
  97731. #define SET_GPIO_60_dout_register23_SCFG_cmsensor_rst1 { \
  97732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97733. _ezchip_macro_read_value_ &= ~(0xFF); \
  97734. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  97735. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97736. }
  97737. #define SET_GPIO_60_dout_register32_SCFG_gmac_phy_rstn { \
  97738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97739. _ezchip_macro_read_value_ &= ~(0xFF); \
  97740. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  97741. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97742. }
  97743. #define SET_GPIO_60_dout_sdio0_pad_card_power_en { \
  97744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97745. _ezchip_macro_read_value_ &= ~(0xFF); \
  97746. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  97747. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97748. }
  97749. #define SET_GPIO_60_dout_sdio0_pad_cclk_out { \
  97750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97751. _ezchip_macro_read_value_ &= ~(0xFF); \
  97752. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  97753. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97754. }
  97755. #define SET_GPIO_60_dout_sdio0_pad_ccmd_oe { \
  97756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97757. _ezchip_macro_read_value_ &= ~(0xFF); \
  97758. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  97759. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97760. }
  97761. #define SET_GPIO_60_dout_sdio0_pad_ccmd_out { \
  97762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97763. _ezchip_macro_read_value_ &= ~(0xFF); \
  97764. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  97765. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97766. }
  97767. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit0 { \
  97768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97769. _ezchip_macro_read_value_ &= ~(0xFF); \
  97770. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  97771. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97772. }
  97773. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit1 { \
  97774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97775. _ezchip_macro_read_value_ &= ~(0xFF); \
  97776. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  97777. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97778. }
  97779. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit2 { \
  97780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97781. _ezchip_macro_read_value_ &= ~(0xFF); \
  97782. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  97783. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97784. }
  97785. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit3 { \
  97786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97787. _ezchip_macro_read_value_ &= ~(0xFF); \
  97788. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  97789. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97790. }
  97791. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit4 { \
  97792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97793. _ezchip_macro_read_value_ &= ~(0xFF); \
  97794. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  97795. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97796. }
  97797. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit5 { \
  97798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97799. _ezchip_macro_read_value_ &= ~(0xFF); \
  97800. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  97801. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97802. }
  97803. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit6 { \
  97804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97805. _ezchip_macro_read_value_ &= ~(0xFF); \
  97806. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  97807. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97808. }
  97809. #define SET_GPIO_60_dout_sdio0_pad_cdata_oe_bit7 { \
  97810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97811. _ezchip_macro_read_value_ &= ~(0xFF); \
  97812. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  97813. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97814. }
  97815. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit0 { \
  97816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97817. _ezchip_macro_read_value_ &= ~(0xFF); \
  97818. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  97819. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97820. }
  97821. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit1 { \
  97822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97823. _ezchip_macro_read_value_ &= ~(0xFF); \
  97824. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  97825. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97826. }
  97827. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit2 { \
  97828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97829. _ezchip_macro_read_value_ &= ~(0xFF); \
  97830. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  97831. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97832. }
  97833. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit3 { \
  97834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97835. _ezchip_macro_read_value_ &= ~(0xFF); \
  97836. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  97837. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97838. }
  97839. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit4 { \
  97840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97841. _ezchip_macro_read_value_ &= ~(0xFF); \
  97842. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  97843. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97844. }
  97845. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit5 { \
  97846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97847. _ezchip_macro_read_value_ &= ~(0xFF); \
  97848. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  97849. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97850. }
  97851. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit6 { \
  97852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97853. _ezchip_macro_read_value_ &= ~(0xFF); \
  97854. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  97855. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97856. }
  97857. #define SET_GPIO_60_dout_sdio0_pad_cdata_out_bit7 { \
  97858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97859. _ezchip_macro_read_value_ &= ~(0xFF); \
  97860. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  97861. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97862. }
  97863. #define SET_GPIO_60_dout_sdio0_pad_rst_n { \
  97864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97865. _ezchip_macro_read_value_ &= ~(0xFF); \
  97866. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  97867. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97868. }
  97869. #define SET_GPIO_60_dout_sdio1_pad_card_power_en { \
  97870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97871. _ezchip_macro_read_value_ &= ~(0xFF); \
  97872. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  97873. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97874. }
  97875. #define SET_GPIO_60_dout_sdio1_pad_cclk_out { \
  97876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97877. _ezchip_macro_read_value_ &= ~(0xFF); \
  97878. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  97879. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97880. }
  97881. #define SET_GPIO_60_dout_sdio1_pad_ccmd_oe { \
  97882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97883. _ezchip_macro_read_value_ &= ~(0xFF); \
  97884. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  97885. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97886. }
  97887. #define SET_GPIO_60_dout_sdio1_pad_ccmd_out { \
  97888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97889. _ezchip_macro_read_value_ &= ~(0xFF); \
  97890. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  97891. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97892. }
  97893. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit0 { \
  97894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97895. _ezchip_macro_read_value_ &= ~(0xFF); \
  97896. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  97897. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97898. }
  97899. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit1 { \
  97900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97901. _ezchip_macro_read_value_ &= ~(0xFF); \
  97902. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  97903. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97904. }
  97905. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit2 { \
  97906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97907. _ezchip_macro_read_value_ &= ~(0xFF); \
  97908. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  97909. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97910. }
  97911. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit3 { \
  97912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97913. _ezchip_macro_read_value_ &= ~(0xFF); \
  97914. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  97915. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97916. }
  97917. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit4 { \
  97918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97919. _ezchip_macro_read_value_ &= ~(0xFF); \
  97920. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  97921. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97922. }
  97923. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit5 { \
  97924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97925. _ezchip_macro_read_value_ &= ~(0xFF); \
  97926. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  97927. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97928. }
  97929. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit6 { \
  97930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97931. _ezchip_macro_read_value_ &= ~(0xFF); \
  97932. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  97933. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97934. }
  97935. #define SET_GPIO_60_dout_sdio1_pad_cdata_oe_bit7 { \
  97936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97937. _ezchip_macro_read_value_ &= ~(0xFF); \
  97938. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  97939. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97940. }
  97941. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit0 { \
  97942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97943. _ezchip_macro_read_value_ &= ~(0xFF); \
  97944. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  97945. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97946. }
  97947. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit1 { \
  97948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97949. _ezchip_macro_read_value_ &= ~(0xFF); \
  97950. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  97951. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97952. }
  97953. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit2 { \
  97954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97955. _ezchip_macro_read_value_ &= ~(0xFF); \
  97956. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  97957. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97958. }
  97959. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit3 { \
  97960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97961. _ezchip_macro_read_value_ &= ~(0xFF); \
  97962. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  97963. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97964. }
  97965. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit4 { \
  97966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97967. _ezchip_macro_read_value_ &= ~(0xFF); \
  97968. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  97969. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97970. }
  97971. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit5 { \
  97972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97973. _ezchip_macro_read_value_ &= ~(0xFF); \
  97974. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  97975. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97976. }
  97977. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit6 { \
  97978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97979. _ezchip_macro_read_value_ &= ~(0xFF); \
  97980. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  97981. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97982. }
  97983. #define SET_GPIO_60_dout_sdio1_pad_cdata_out_bit7 { \
  97984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97985. _ezchip_macro_read_value_ &= ~(0xFF); \
  97986. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  97987. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97988. }
  97989. #define SET_GPIO_60_dout_sdio1_pad_rst_n { \
  97990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97991. _ezchip_macro_read_value_ &= ~(0xFF); \
  97992. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  97993. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  97994. }
  97995. #define SET_GPIO_60_dout_spdif_tx_sdout { \
  97996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  97997. _ezchip_macro_read_value_ &= ~(0xFF); \
  97998. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  97999. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98000. }
  98001. #define SET_GPIO_60_dout_spdif_tx_sdout_oen { \
  98002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98003. _ezchip_macro_read_value_ &= ~(0xFF); \
  98004. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  98005. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98006. }
  98007. #define SET_GPIO_60_dout_spi0_pad_oe_n { \
  98008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98009. _ezchip_macro_read_value_ &= ~(0xFF); \
  98010. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  98011. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98012. }
  98013. #define SET_GPIO_60_dout_spi0_pad_sck_out { \
  98014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98015. _ezchip_macro_read_value_ &= ~(0xFF); \
  98016. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  98017. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98018. }
  98019. #define SET_GPIO_60_dout_spi0_pad_ss_0_n { \
  98020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98021. _ezchip_macro_read_value_ &= ~(0xFF); \
  98022. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  98023. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98024. }
  98025. #define SET_GPIO_60_dout_spi0_pad_ss_1_n { \
  98026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98027. _ezchip_macro_read_value_ &= ~(0xFF); \
  98028. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  98029. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98030. }
  98031. #define SET_GPIO_60_dout_spi0_pad_txd { \
  98032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98033. _ezchip_macro_read_value_ &= ~(0xFF); \
  98034. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  98035. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98036. }
  98037. #define SET_GPIO_60_dout_spi1_pad_oe_n { \
  98038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98039. _ezchip_macro_read_value_ &= ~(0xFF); \
  98040. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  98041. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98042. }
  98043. #define SET_GPIO_60_dout_spi1_pad_sck_out { \
  98044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98045. _ezchip_macro_read_value_ &= ~(0xFF); \
  98046. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  98047. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98048. }
  98049. #define SET_GPIO_60_dout_spi1_pad_ss_0_n { \
  98050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98051. _ezchip_macro_read_value_ &= ~(0xFF); \
  98052. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  98053. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98054. }
  98055. #define SET_GPIO_60_dout_spi1_pad_ss_1_n { \
  98056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98057. _ezchip_macro_read_value_ &= ~(0xFF); \
  98058. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  98059. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98060. }
  98061. #define SET_GPIO_60_dout_spi1_pad_txd { \
  98062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98063. _ezchip_macro_read_value_ &= ~(0xFF); \
  98064. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  98065. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98066. }
  98067. #define SET_GPIO_60_dout_spi2_pad_oe_n { \
  98068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98069. _ezchip_macro_read_value_ &= ~(0xFF); \
  98070. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  98071. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98072. }
  98073. #define SET_GPIO_60_dout_spi2_pad_sck_out { \
  98074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98075. _ezchip_macro_read_value_ &= ~(0xFF); \
  98076. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  98077. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98078. }
  98079. #define SET_GPIO_60_dout_spi2_pad_ss_0_n { \
  98080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98081. _ezchip_macro_read_value_ &= ~(0xFF); \
  98082. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  98083. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98084. }
  98085. #define SET_GPIO_60_dout_spi2_pad_ss_1_n { \
  98086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98087. _ezchip_macro_read_value_ &= ~(0xFF); \
  98088. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  98089. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98090. }
  98091. #define SET_GPIO_60_dout_spi2_pad_txd { \
  98092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98093. _ezchip_macro_read_value_ &= ~(0xFF); \
  98094. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  98095. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98096. }
  98097. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit0 { \
  98098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98099. _ezchip_macro_read_value_ &= ~(0xFF); \
  98100. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  98101. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98102. }
  98103. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit1 { \
  98104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98105. _ezchip_macro_read_value_ &= ~(0xFF); \
  98106. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  98107. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98108. }
  98109. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit2 { \
  98110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98111. _ezchip_macro_read_value_ &= ~(0xFF); \
  98112. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  98113. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98114. }
  98115. #define SET_GPIO_60_dout_spi2ahb_pad_oe_n_bit3 { \
  98116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98117. _ezchip_macro_read_value_ &= ~(0xFF); \
  98118. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  98119. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98120. }
  98121. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit0 { \
  98122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98123. _ezchip_macro_read_value_ &= ~(0xFF); \
  98124. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  98125. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98126. }
  98127. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit1 { \
  98128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98129. _ezchip_macro_read_value_ &= ~(0xFF); \
  98130. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  98131. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98132. }
  98133. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit2 { \
  98134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98135. _ezchip_macro_read_value_ &= ~(0xFF); \
  98136. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  98137. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98138. }
  98139. #define SET_GPIO_60_dout_spi2ahb_pad_txd_bit3 { \
  98140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98141. _ezchip_macro_read_value_ &= ~(0xFF); \
  98142. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  98143. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98144. }
  98145. #define SET_GPIO_60_dout_spi3_pad_oe_n { \
  98146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98147. _ezchip_macro_read_value_ &= ~(0xFF); \
  98148. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  98149. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98150. }
  98151. #define SET_GPIO_60_dout_spi3_pad_sck_out { \
  98152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98153. _ezchip_macro_read_value_ &= ~(0xFF); \
  98154. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  98155. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98156. }
  98157. #define SET_GPIO_60_dout_spi3_pad_ss_0_n { \
  98158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98159. _ezchip_macro_read_value_ &= ~(0xFF); \
  98160. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  98161. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98162. }
  98163. #define SET_GPIO_60_dout_spi3_pad_ss_1_n { \
  98164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98165. _ezchip_macro_read_value_ &= ~(0xFF); \
  98166. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  98167. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98168. }
  98169. #define SET_GPIO_60_dout_spi3_pad_txd { \
  98170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98171. _ezchip_macro_read_value_ &= ~(0xFF); \
  98172. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  98173. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98174. }
  98175. #define SET_GPIO_60_dout_uart0_pad_dtrn { \
  98176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98177. _ezchip_macro_read_value_ &= ~(0xFF); \
  98178. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  98179. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98180. }
  98181. #define SET_GPIO_60_dout_uart0_pad_rtsn { \
  98182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98183. _ezchip_macro_read_value_ &= ~(0xFF); \
  98184. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  98185. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98186. }
  98187. #define SET_GPIO_60_dout_uart0_pad_sout { \
  98188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98189. _ezchip_macro_read_value_ &= ~(0xFF); \
  98190. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  98191. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98192. }
  98193. #define SET_GPIO_60_dout_uart1_pad_sout { \
  98194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98195. _ezchip_macro_read_value_ &= ~(0xFF); \
  98196. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  98197. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98198. }
  98199. #define SET_GPIO_60_dout_uart2_pad_dtr_n { \
  98200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98201. _ezchip_macro_read_value_ &= ~(0xFF); \
  98202. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  98203. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98204. }
  98205. #define SET_GPIO_60_dout_uart2_pad_rts_n { \
  98206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98207. _ezchip_macro_read_value_ &= ~(0xFF); \
  98208. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  98209. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98210. }
  98211. #define SET_GPIO_60_dout_uart2_pad_sout { \
  98212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98213. _ezchip_macro_read_value_ &= ~(0xFF); \
  98214. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  98215. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98216. }
  98217. #define SET_GPIO_60_dout_uart3_pad_sout { \
  98218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98219. _ezchip_macro_read_value_ &= ~(0xFF); \
  98220. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  98221. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98222. }
  98223. #define SET_GPIO_60_dout_usb_drv_bus { \
  98224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_dout_REG_ADDR); \
  98225. _ezchip_macro_read_value_ &= ~(0xFF); \
  98226. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  98227. MA_OUTW(gpio_60_dout_REG_ADDR,_ezchip_macro_read_value_); \
  98228. }
  98229. #define SET_GPIO_60_doen_reverse_(en) { \
  98230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98231. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  98232. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  98233. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98234. }
  98235. #define SET_GPIO_60_doen_LOW { \
  98236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98237. _ezchip_macro_read_value_ &= ~(0xFF); \
  98238. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  98239. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98240. }
  98241. #define SET_GPIO_60_doen_HIGH { \
  98242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98243. _ezchip_macro_read_value_ &= ~(0xFF); \
  98244. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  98245. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98246. }
  98247. #define SET_GPIO_60_doen_clk_gmac_tophyref { \
  98248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98249. _ezchip_macro_read_value_ &= ~(0xFF); \
  98250. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  98251. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98252. }
  98253. #define SET_GPIO_60_doen_cpu_jtag_tdo { \
  98254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98255. _ezchip_macro_read_value_ &= ~(0xFF); \
  98256. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  98257. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98258. }
  98259. #define SET_GPIO_60_doen_cpu_jtag_tdo_oen { \
  98260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98261. _ezchip_macro_read_value_ &= ~(0xFF); \
  98262. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  98263. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98264. }
  98265. #define SET_GPIO_60_doen_dmic_clk_out { \
  98266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98267. _ezchip_macro_read_value_ &= ~(0xFF); \
  98268. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  98269. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98270. }
  98271. #define SET_GPIO_60_doen_dsp_JTDOEn_pad { \
  98272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98273. _ezchip_macro_read_value_ &= ~(0xFF); \
  98274. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  98275. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98276. }
  98277. #define SET_GPIO_60_doen_dsp_JTDO_pad { \
  98278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98279. _ezchip_macro_read_value_ &= ~(0xFF); \
  98280. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  98281. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98282. }
  98283. #define SET_GPIO_60_doen_i2c0_pad_sck_oe { \
  98284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98285. _ezchip_macro_read_value_ &= ~(0xFF); \
  98286. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  98287. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98288. }
  98289. #define SET_GPIO_60_doen_i2c0_pad_sda_oe { \
  98290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98291. _ezchip_macro_read_value_ &= ~(0xFF); \
  98292. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  98293. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98294. }
  98295. #define SET_GPIO_60_doen_i2c1_pad_sck_oe { \
  98296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98297. _ezchip_macro_read_value_ &= ~(0xFF); \
  98298. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  98299. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98300. }
  98301. #define SET_GPIO_60_doen_i2c1_pad_sda_oe { \
  98302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98303. _ezchip_macro_read_value_ &= ~(0xFF); \
  98304. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  98305. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98306. }
  98307. #define SET_GPIO_60_doen_i2c2_pad_sck_oe { \
  98308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98309. _ezchip_macro_read_value_ &= ~(0xFF); \
  98310. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  98311. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98312. }
  98313. #define SET_GPIO_60_doen_i2c2_pad_sda_oe { \
  98314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98315. _ezchip_macro_read_value_ &= ~(0xFF); \
  98316. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  98317. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98318. }
  98319. #define SET_GPIO_60_doen_i2c3_pad_sck_oe { \
  98320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98321. _ezchip_macro_read_value_ &= ~(0xFF); \
  98322. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  98323. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98324. }
  98325. #define SET_GPIO_60_doen_i2c3_pad_sda_oe { \
  98326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98327. _ezchip_macro_read_value_ &= ~(0xFF); \
  98328. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  98329. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98330. }
  98331. #define SET_GPIO_60_doen_i2srx_bclk_out { \
  98332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98333. _ezchip_macro_read_value_ &= ~(0xFF); \
  98334. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  98335. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98336. }
  98337. #define SET_GPIO_60_doen_i2srx_bclk_out_oen { \
  98338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98339. _ezchip_macro_read_value_ &= ~(0xFF); \
  98340. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  98341. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98342. }
  98343. #define SET_GPIO_60_doen_i2srx_lrck_out { \
  98344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98345. _ezchip_macro_read_value_ &= ~(0xFF); \
  98346. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  98347. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98348. }
  98349. #define SET_GPIO_60_doen_i2srx_lrck_out_oen { \
  98350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98351. _ezchip_macro_read_value_ &= ~(0xFF); \
  98352. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  98353. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98354. }
  98355. #define SET_GPIO_60_doen_i2srx_mclk_out { \
  98356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98357. _ezchip_macro_read_value_ &= ~(0xFF); \
  98358. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  98359. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98360. }
  98361. #define SET_GPIO_60_doen_i2stx_bclk_out { \
  98362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98363. _ezchip_macro_read_value_ &= ~(0xFF); \
  98364. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  98365. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98366. }
  98367. #define SET_GPIO_60_doen_i2stx_bclk_out_oen { \
  98368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98369. _ezchip_macro_read_value_ &= ~(0xFF); \
  98370. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  98371. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98372. }
  98373. #define SET_GPIO_60_doen_i2stx_lrck_out { \
  98374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98375. _ezchip_macro_read_value_ &= ~(0xFF); \
  98376. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  98377. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98378. }
  98379. #define SET_GPIO_60_doen_i2stx_lrckout_oen { \
  98380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98381. _ezchip_macro_read_value_ &= ~(0xFF); \
  98382. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  98383. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98384. }
  98385. #define SET_GPIO_60_doen_i2stx_mclk_out { \
  98386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98387. _ezchip_macro_read_value_ &= ~(0xFF); \
  98388. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  98389. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98390. }
  98391. #define SET_GPIO_60_doen_i2stx_sdout0 { \
  98392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98393. _ezchip_macro_read_value_ &= ~(0xFF); \
  98394. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  98395. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98396. }
  98397. #define SET_GPIO_60_doen_i2stx_sdout1 { \
  98398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98399. _ezchip_macro_read_value_ &= ~(0xFF); \
  98400. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  98401. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98402. }
  98403. #define SET_GPIO_60_doen_lcd_pad_csm_n { \
  98404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98405. _ezchip_macro_read_value_ &= ~(0xFF); \
  98406. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  98407. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98408. }
  98409. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit0 { \
  98410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98411. _ezchip_macro_read_value_ &= ~(0xFF); \
  98412. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  98413. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98414. }
  98415. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit1 { \
  98416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98417. _ezchip_macro_read_value_ &= ~(0xFF); \
  98418. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  98419. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98420. }
  98421. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit2 { \
  98422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98423. _ezchip_macro_read_value_ &= ~(0xFF); \
  98424. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  98425. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98426. }
  98427. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit3 { \
  98428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98429. _ezchip_macro_read_value_ &= ~(0xFF); \
  98430. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  98431. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98432. }
  98433. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit4 { \
  98434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98435. _ezchip_macro_read_value_ &= ~(0xFF); \
  98436. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  98437. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98438. }
  98439. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit5 { \
  98440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98441. _ezchip_macro_read_value_ &= ~(0xFF); \
  98442. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  98443. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98444. }
  98445. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit6 { \
  98446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98447. _ezchip_macro_read_value_ &= ~(0xFF); \
  98448. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  98449. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98450. }
  98451. #define SET_GPIO_60_doen_pwm_pad_oe_n_bit7 { \
  98452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98453. _ezchip_macro_read_value_ &= ~(0xFF); \
  98454. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  98455. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98456. }
  98457. #define SET_GPIO_60_doen_pwm_pad_out_bit0 { \
  98458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98459. _ezchip_macro_read_value_ &= ~(0xFF); \
  98460. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  98461. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98462. }
  98463. #define SET_GPIO_60_doen_pwm_pad_out_bit1 { \
  98464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98465. _ezchip_macro_read_value_ &= ~(0xFF); \
  98466. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  98467. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98468. }
  98469. #define SET_GPIO_60_doen_pwm_pad_out_bit2 { \
  98470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98471. _ezchip_macro_read_value_ &= ~(0xFF); \
  98472. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  98473. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98474. }
  98475. #define SET_GPIO_60_doen_pwm_pad_out_bit3 { \
  98476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98477. _ezchip_macro_read_value_ &= ~(0xFF); \
  98478. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  98479. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98480. }
  98481. #define SET_GPIO_60_doen_pwm_pad_out_bit4 { \
  98482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98483. _ezchip_macro_read_value_ &= ~(0xFF); \
  98484. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  98485. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98486. }
  98487. #define SET_GPIO_60_doen_pwm_pad_out_bit5 { \
  98488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98489. _ezchip_macro_read_value_ &= ~(0xFF); \
  98490. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  98491. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98492. }
  98493. #define SET_GPIO_60_doen_pwm_pad_out_bit6 { \
  98494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98495. _ezchip_macro_read_value_ &= ~(0xFF); \
  98496. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  98497. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98498. }
  98499. #define SET_GPIO_60_doen_pwm_pad_out_bit7 { \
  98500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98501. _ezchip_macro_read_value_ &= ~(0xFF); \
  98502. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  98503. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98504. }
  98505. #define SET_GPIO_60_doen_pwmdac_left_out { \
  98506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98507. _ezchip_macro_read_value_ &= ~(0xFF); \
  98508. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  98509. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98510. }
  98511. #define SET_GPIO_60_doen_pwmdac_right_out { \
  98512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98513. _ezchip_macro_read_value_ &= ~(0xFF); \
  98514. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  98515. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98516. }
  98517. #define SET_GPIO_60_doen_qspi_csn1_out { \
  98518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98519. _ezchip_macro_read_value_ &= ~(0xFF); \
  98520. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  98521. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98522. }
  98523. #define SET_GPIO_60_doen_qspi_csn2_out { \
  98524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98525. _ezchip_macro_read_value_ &= ~(0xFF); \
  98526. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  98527. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98528. }
  98529. #define SET_GPIO_60_doen_qspi_csn3_out { \
  98530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98531. _ezchip_macro_read_value_ &= ~(0xFF); \
  98532. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  98533. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98534. }
  98535. #define SET_GPIO_60_doen_register23_SCFG_cmsensor_rst0 { \
  98536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98537. _ezchip_macro_read_value_ &= ~(0xFF); \
  98538. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  98539. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98540. }
  98541. #define SET_GPIO_60_doen_register23_SCFG_cmsensor_rst1 { \
  98542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98543. _ezchip_macro_read_value_ &= ~(0xFF); \
  98544. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  98545. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98546. }
  98547. #define SET_GPIO_60_doen_register32_SCFG_gmac_phy_rstn { \
  98548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98549. _ezchip_macro_read_value_ &= ~(0xFF); \
  98550. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  98551. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98552. }
  98553. #define SET_GPIO_60_doen_sdio0_pad_card_power_en { \
  98554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98555. _ezchip_macro_read_value_ &= ~(0xFF); \
  98556. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  98557. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98558. }
  98559. #define SET_GPIO_60_doen_sdio0_pad_cclk_out { \
  98560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98561. _ezchip_macro_read_value_ &= ~(0xFF); \
  98562. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  98563. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98564. }
  98565. #define SET_GPIO_60_doen_sdio0_pad_ccmd_oe { \
  98566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98567. _ezchip_macro_read_value_ &= ~(0xFF); \
  98568. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  98569. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98570. }
  98571. #define SET_GPIO_60_doen_sdio0_pad_ccmd_out { \
  98572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98573. _ezchip_macro_read_value_ &= ~(0xFF); \
  98574. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  98575. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98576. }
  98577. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit0 { \
  98578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98579. _ezchip_macro_read_value_ &= ~(0xFF); \
  98580. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  98581. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98582. }
  98583. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit1 { \
  98584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98585. _ezchip_macro_read_value_ &= ~(0xFF); \
  98586. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  98587. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98588. }
  98589. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit2 { \
  98590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98591. _ezchip_macro_read_value_ &= ~(0xFF); \
  98592. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  98593. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98594. }
  98595. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit3 { \
  98596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98597. _ezchip_macro_read_value_ &= ~(0xFF); \
  98598. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  98599. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98600. }
  98601. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit4 { \
  98602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98603. _ezchip_macro_read_value_ &= ~(0xFF); \
  98604. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  98605. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98606. }
  98607. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit5 { \
  98608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98609. _ezchip_macro_read_value_ &= ~(0xFF); \
  98610. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  98611. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98612. }
  98613. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit6 { \
  98614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98615. _ezchip_macro_read_value_ &= ~(0xFF); \
  98616. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  98617. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98618. }
  98619. #define SET_GPIO_60_doen_sdio0_pad_cdata_oe_bit7 { \
  98620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98621. _ezchip_macro_read_value_ &= ~(0xFF); \
  98622. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  98623. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98624. }
  98625. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit0 { \
  98626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98627. _ezchip_macro_read_value_ &= ~(0xFF); \
  98628. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  98629. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98630. }
  98631. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit1 { \
  98632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98633. _ezchip_macro_read_value_ &= ~(0xFF); \
  98634. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  98635. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98636. }
  98637. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit2 { \
  98638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98639. _ezchip_macro_read_value_ &= ~(0xFF); \
  98640. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  98641. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98642. }
  98643. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit3 { \
  98644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98645. _ezchip_macro_read_value_ &= ~(0xFF); \
  98646. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  98647. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98648. }
  98649. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit4 { \
  98650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98651. _ezchip_macro_read_value_ &= ~(0xFF); \
  98652. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  98653. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98654. }
  98655. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit5 { \
  98656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98657. _ezchip_macro_read_value_ &= ~(0xFF); \
  98658. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  98659. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98660. }
  98661. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit6 { \
  98662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98663. _ezchip_macro_read_value_ &= ~(0xFF); \
  98664. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  98665. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98666. }
  98667. #define SET_GPIO_60_doen_sdio0_pad_cdata_out_bit7 { \
  98668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98669. _ezchip_macro_read_value_ &= ~(0xFF); \
  98670. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  98671. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98672. }
  98673. #define SET_GPIO_60_doen_sdio0_pad_rst_n { \
  98674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98675. _ezchip_macro_read_value_ &= ~(0xFF); \
  98676. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  98677. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98678. }
  98679. #define SET_GPIO_60_doen_sdio1_pad_card_power_en { \
  98680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98681. _ezchip_macro_read_value_ &= ~(0xFF); \
  98682. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  98683. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98684. }
  98685. #define SET_GPIO_60_doen_sdio1_pad_cclk_out { \
  98686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98687. _ezchip_macro_read_value_ &= ~(0xFF); \
  98688. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  98689. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98690. }
  98691. #define SET_GPIO_60_doen_sdio1_pad_ccmd_oe { \
  98692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98693. _ezchip_macro_read_value_ &= ~(0xFF); \
  98694. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  98695. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98696. }
  98697. #define SET_GPIO_60_doen_sdio1_pad_ccmd_out { \
  98698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98699. _ezchip_macro_read_value_ &= ~(0xFF); \
  98700. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  98701. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98702. }
  98703. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit0 { \
  98704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98705. _ezchip_macro_read_value_ &= ~(0xFF); \
  98706. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  98707. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98708. }
  98709. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit1 { \
  98710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98711. _ezchip_macro_read_value_ &= ~(0xFF); \
  98712. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  98713. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98714. }
  98715. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit2 { \
  98716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98717. _ezchip_macro_read_value_ &= ~(0xFF); \
  98718. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  98719. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98720. }
  98721. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit3 { \
  98722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98723. _ezchip_macro_read_value_ &= ~(0xFF); \
  98724. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  98725. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98726. }
  98727. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit4 { \
  98728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98729. _ezchip_macro_read_value_ &= ~(0xFF); \
  98730. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  98731. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98732. }
  98733. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit5 { \
  98734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98735. _ezchip_macro_read_value_ &= ~(0xFF); \
  98736. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  98737. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98738. }
  98739. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit6 { \
  98740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98741. _ezchip_macro_read_value_ &= ~(0xFF); \
  98742. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  98743. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98744. }
  98745. #define SET_GPIO_60_doen_sdio1_pad_cdata_oe_bit7 { \
  98746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98747. _ezchip_macro_read_value_ &= ~(0xFF); \
  98748. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  98749. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98750. }
  98751. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit0 { \
  98752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98753. _ezchip_macro_read_value_ &= ~(0xFF); \
  98754. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  98755. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98756. }
  98757. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit1 { \
  98758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98759. _ezchip_macro_read_value_ &= ~(0xFF); \
  98760. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  98761. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98762. }
  98763. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit2 { \
  98764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98765. _ezchip_macro_read_value_ &= ~(0xFF); \
  98766. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  98767. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98768. }
  98769. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit3 { \
  98770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98771. _ezchip_macro_read_value_ &= ~(0xFF); \
  98772. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  98773. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98774. }
  98775. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit4 { \
  98776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98777. _ezchip_macro_read_value_ &= ~(0xFF); \
  98778. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  98779. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98780. }
  98781. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit5 { \
  98782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98783. _ezchip_macro_read_value_ &= ~(0xFF); \
  98784. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  98785. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98786. }
  98787. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit6 { \
  98788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98789. _ezchip_macro_read_value_ &= ~(0xFF); \
  98790. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  98791. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98792. }
  98793. #define SET_GPIO_60_doen_sdio1_pad_cdata_out_bit7 { \
  98794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98795. _ezchip_macro_read_value_ &= ~(0xFF); \
  98796. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  98797. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98798. }
  98799. #define SET_GPIO_60_doen_sdio1_pad_rst_n { \
  98800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98801. _ezchip_macro_read_value_ &= ~(0xFF); \
  98802. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  98803. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98804. }
  98805. #define SET_GPIO_60_doen_spdif_tx_sdout { \
  98806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98807. _ezchip_macro_read_value_ &= ~(0xFF); \
  98808. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  98809. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98810. }
  98811. #define SET_GPIO_60_doen_spdif_tx_sdout_oen { \
  98812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98813. _ezchip_macro_read_value_ &= ~(0xFF); \
  98814. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  98815. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98816. }
  98817. #define SET_GPIO_60_doen_spi0_pad_oe_n { \
  98818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98819. _ezchip_macro_read_value_ &= ~(0xFF); \
  98820. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  98821. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98822. }
  98823. #define SET_GPIO_60_doen_spi0_pad_sck_out { \
  98824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98825. _ezchip_macro_read_value_ &= ~(0xFF); \
  98826. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  98827. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98828. }
  98829. #define SET_GPIO_60_doen_spi0_pad_ss_0_n { \
  98830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98831. _ezchip_macro_read_value_ &= ~(0xFF); \
  98832. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  98833. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98834. }
  98835. #define SET_GPIO_60_doen_spi0_pad_ss_1_n { \
  98836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98837. _ezchip_macro_read_value_ &= ~(0xFF); \
  98838. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  98839. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98840. }
  98841. #define SET_GPIO_60_doen_spi0_pad_txd { \
  98842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98843. _ezchip_macro_read_value_ &= ~(0xFF); \
  98844. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  98845. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98846. }
  98847. #define SET_GPIO_60_doen_spi1_pad_oe_n { \
  98848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98849. _ezchip_macro_read_value_ &= ~(0xFF); \
  98850. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  98851. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98852. }
  98853. #define SET_GPIO_60_doen_spi1_pad_sck_out { \
  98854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98855. _ezchip_macro_read_value_ &= ~(0xFF); \
  98856. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  98857. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98858. }
  98859. #define SET_GPIO_60_doen_spi1_pad_ss_0_n { \
  98860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98861. _ezchip_macro_read_value_ &= ~(0xFF); \
  98862. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  98863. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98864. }
  98865. #define SET_GPIO_60_doen_spi1_pad_ss_1_n { \
  98866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98867. _ezchip_macro_read_value_ &= ~(0xFF); \
  98868. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  98869. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98870. }
  98871. #define SET_GPIO_60_doen_spi1_pad_txd { \
  98872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98873. _ezchip_macro_read_value_ &= ~(0xFF); \
  98874. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  98875. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98876. }
  98877. #define SET_GPIO_60_doen_spi2_pad_oe_n { \
  98878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98879. _ezchip_macro_read_value_ &= ~(0xFF); \
  98880. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  98881. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98882. }
  98883. #define SET_GPIO_60_doen_spi2_pad_sck_out { \
  98884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98885. _ezchip_macro_read_value_ &= ~(0xFF); \
  98886. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  98887. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98888. }
  98889. #define SET_GPIO_60_doen_spi2_pad_ss_0_n { \
  98890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98891. _ezchip_macro_read_value_ &= ~(0xFF); \
  98892. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  98893. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98894. }
  98895. #define SET_GPIO_60_doen_spi2_pad_ss_1_n { \
  98896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98897. _ezchip_macro_read_value_ &= ~(0xFF); \
  98898. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  98899. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98900. }
  98901. #define SET_GPIO_60_doen_spi2_pad_txd { \
  98902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98903. _ezchip_macro_read_value_ &= ~(0xFF); \
  98904. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  98905. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98906. }
  98907. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit0 { \
  98908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98909. _ezchip_macro_read_value_ &= ~(0xFF); \
  98910. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  98911. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98912. }
  98913. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit1 { \
  98914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98915. _ezchip_macro_read_value_ &= ~(0xFF); \
  98916. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  98917. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98918. }
  98919. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit2 { \
  98920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98921. _ezchip_macro_read_value_ &= ~(0xFF); \
  98922. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  98923. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98924. }
  98925. #define SET_GPIO_60_doen_spi2ahb_pad_oe_n_bit3 { \
  98926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98927. _ezchip_macro_read_value_ &= ~(0xFF); \
  98928. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  98929. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98930. }
  98931. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit0 { \
  98932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98933. _ezchip_macro_read_value_ &= ~(0xFF); \
  98934. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  98935. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98936. }
  98937. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit1 { \
  98938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98939. _ezchip_macro_read_value_ &= ~(0xFF); \
  98940. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  98941. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98942. }
  98943. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit2 { \
  98944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98945. _ezchip_macro_read_value_ &= ~(0xFF); \
  98946. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  98947. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98948. }
  98949. #define SET_GPIO_60_doen_spi2ahb_pad_txd_bit3 { \
  98950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98951. _ezchip_macro_read_value_ &= ~(0xFF); \
  98952. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  98953. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98954. }
  98955. #define SET_GPIO_60_doen_spi3_pad_oe_n { \
  98956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98957. _ezchip_macro_read_value_ &= ~(0xFF); \
  98958. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  98959. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98960. }
  98961. #define SET_GPIO_60_doen_spi3_pad_sck_out { \
  98962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98963. _ezchip_macro_read_value_ &= ~(0xFF); \
  98964. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  98965. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98966. }
  98967. #define SET_GPIO_60_doen_spi3_pad_ss_0_n { \
  98968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98969. _ezchip_macro_read_value_ &= ~(0xFF); \
  98970. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  98971. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98972. }
  98973. #define SET_GPIO_60_doen_spi3_pad_ss_1_n { \
  98974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98975. _ezchip_macro_read_value_ &= ~(0xFF); \
  98976. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  98977. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98978. }
  98979. #define SET_GPIO_60_doen_spi3_pad_txd { \
  98980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98981. _ezchip_macro_read_value_ &= ~(0xFF); \
  98982. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  98983. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98984. }
  98985. #define SET_GPIO_60_doen_uart0_pad_dtrn { \
  98986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98987. _ezchip_macro_read_value_ &= ~(0xFF); \
  98988. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  98989. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98990. }
  98991. #define SET_GPIO_60_doen_uart0_pad_rtsn { \
  98992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98993. _ezchip_macro_read_value_ &= ~(0xFF); \
  98994. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  98995. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  98996. }
  98997. #define SET_GPIO_60_doen_uart0_pad_sout { \
  98998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  98999. _ezchip_macro_read_value_ &= ~(0xFF); \
  99000. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  99001. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99002. }
  99003. #define SET_GPIO_60_doen_uart1_pad_sout { \
  99004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99005. _ezchip_macro_read_value_ &= ~(0xFF); \
  99006. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  99007. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99008. }
  99009. #define SET_GPIO_60_doen_uart2_pad_dtr_n { \
  99010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99011. _ezchip_macro_read_value_ &= ~(0xFF); \
  99012. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  99013. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99014. }
  99015. #define SET_GPIO_60_doen_uart2_pad_rts_n { \
  99016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99017. _ezchip_macro_read_value_ &= ~(0xFF); \
  99018. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  99019. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99020. }
  99021. #define SET_GPIO_60_doen_uart2_pad_sout { \
  99022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99023. _ezchip_macro_read_value_ &= ~(0xFF); \
  99024. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  99025. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99026. }
  99027. #define SET_GPIO_60_doen_uart3_pad_sout { \
  99028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99029. _ezchip_macro_read_value_ &= ~(0xFF); \
  99030. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  99031. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99032. }
  99033. #define SET_GPIO_60_doen_usb_drv_bus { \
  99034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_60_doen_REG_ADDR); \
  99035. _ezchip_macro_read_value_ &= ~(0xFF); \
  99036. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  99037. MA_OUTW(gpio_60_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99038. }
  99039. #define SET_GPIO_61_dout_reverse_(en) { \
  99040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99041. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  99042. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  99043. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99044. }
  99045. #define SET_GPIO_61_dout_LOW { \
  99046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99047. _ezchip_macro_read_value_ &= ~(0xFF); \
  99048. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  99049. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99050. }
  99051. #define SET_GPIO_61_dout_HIGH { \
  99052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99053. _ezchip_macro_read_value_ &= ~(0xFF); \
  99054. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  99055. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99056. }
  99057. #define SET_GPIO_61_dout_clk_gmac_tophyref { \
  99058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99059. _ezchip_macro_read_value_ &= ~(0xFF); \
  99060. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  99061. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99062. }
  99063. #define SET_GPIO_61_dout_cpu_jtag_tdo { \
  99064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99065. _ezchip_macro_read_value_ &= ~(0xFF); \
  99066. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  99067. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99068. }
  99069. #define SET_GPIO_61_dout_cpu_jtag_tdo_oen { \
  99070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99071. _ezchip_macro_read_value_ &= ~(0xFF); \
  99072. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  99073. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99074. }
  99075. #define SET_GPIO_61_dout_dmic_clk_out { \
  99076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99077. _ezchip_macro_read_value_ &= ~(0xFF); \
  99078. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  99079. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99080. }
  99081. #define SET_GPIO_61_dout_dsp_JTDOEn_pad { \
  99082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99083. _ezchip_macro_read_value_ &= ~(0xFF); \
  99084. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  99085. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99086. }
  99087. #define SET_GPIO_61_dout_dsp_JTDO_pad { \
  99088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99089. _ezchip_macro_read_value_ &= ~(0xFF); \
  99090. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  99091. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99092. }
  99093. #define SET_GPIO_61_dout_i2c0_pad_sck_oe { \
  99094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99095. _ezchip_macro_read_value_ &= ~(0xFF); \
  99096. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  99097. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99098. }
  99099. #define SET_GPIO_61_dout_i2c0_pad_sda_oe { \
  99100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99101. _ezchip_macro_read_value_ &= ~(0xFF); \
  99102. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  99103. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99104. }
  99105. #define SET_GPIO_61_dout_i2c1_pad_sck_oe { \
  99106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99107. _ezchip_macro_read_value_ &= ~(0xFF); \
  99108. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  99109. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99110. }
  99111. #define SET_GPIO_61_dout_i2c1_pad_sda_oe { \
  99112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99113. _ezchip_macro_read_value_ &= ~(0xFF); \
  99114. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  99115. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99116. }
  99117. #define SET_GPIO_61_dout_i2c2_pad_sck_oe { \
  99118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99119. _ezchip_macro_read_value_ &= ~(0xFF); \
  99120. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  99121. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99122. }
  99123. #define SET_GPIO_61_dout_i2c2_pad_sda_oe { \
  99124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99125. _ezchip_macro_read_value_ &= ~(0xFF); \
  99126. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  99127. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99128. }
  99129. #define SET_GPIO_61_dout_i2c3_pad_sck_oe { \
  99130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99131. _ezchip_macro_read_value_ &= ~(0xFF); \
  99132. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  99133. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99134. }
  99135. #define SET_GPIO_61_dout_i2c3_pad_sda_oe { \
  99136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99137. _ezchip_macro_read_value_ &= ~(0xFF); \
  99138. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  99139. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99140. }
  99141. #define SET_GPIO_61_dout_i2srx_bclk_out { \
  99142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99143. _ezchip_macro_read_value_ &= ~(0xFF); \
  99144. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  99145. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99146. }
  99147. #define SET_GPIO_61_dout_i2srx_bclk_out_oen { \
  99148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99149. _ezchip_macro_read_value_ &= ~(0xFF); \
  99150. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  99151. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99152. }
  99153. #define SET_GPIO_61_dout_i2srx_lrck_out { \
  99154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99155. _ezchip_macro_read_value_ &= ~(0xFF); \
  99156. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  99157. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99158. }
  99159. #define SET_GPIO_61_dout_i2srx_lrck_out_oen { \
  99160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99161. _ezchip_macro_read_value_ &= ~(0xFF); \
  99162. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  99163. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99164. }
  99165. #define SET_GPIO_61_dout_i2srx_mclk_out { \
  99166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99167. _ezchip_macro_read_value_ &= ~(0xFF); \
  99168. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  99169. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99170. }
  99171. #define SET_GPIO_61_dout_i2stx_bclk_out { \
  99172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99173. _ezchip_macro_read_value_ &= ~(0xFF); \
  99174. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  99175. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99176. }
  99177. #define SET_GPIO_61_dout_i2stx_bclk_out_oen { \
  99178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99179. _ezchip_macro_read_value_ &= ~(0xFF); \
  99180. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  99181. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99182. }
  99183. #define SET_GPIO_61_dout_i2stx_lrck_out { \
  99184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99185. _ezchip_macro_read_value_ &= ~(0xFF); \
  99186. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  99187. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99188. }
  99189. #define SET_GPIO_61_dout_i2stx_lrckout_oen { \
  99190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99191. _ezchip_macro_read_value_ &= ~(0xFF); \
  99192. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  99193. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99194. }
  99195. #define SET_GPIO_61_dout_i2stx_mclk_out { \
  99196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99197. _ezchip_macro_read_value_ &= ~(0xFF); \
  99198. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  99199. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99200. }
  99201. #define SET_GPIO_61_dout_i2stx_sdout0 { \
  99202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99203. _ezchip_macro_read_value_ &= ~(0xFF); \
  99204. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  99205. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99206. }
  99207. #define SET_GPIO_61_dout_i2stx_sdout1 { \
  99208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99209. _ezchip_macro_read_value_ &= ~(0xFF); \
  99210. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  99211. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99212. }
  99213. #define SET_GPIO_61_dout_lcd_pad_csm_n { \
  99214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99215. _ezchip_macro_read_value_ &= ~(0xFF); \
  99216. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  99217. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99218. }
  99219. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit0 { \
  99220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99221. _ezchip_macro_read_value_ &= ~(0xFF); \
  99222. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  99223. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99224. }
  99225. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit1 { \
  99226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99227. _ezchip_macro_read_value_ &= ~(0xFF); \
  99228. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  99229. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99230. }
  99231. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit2 { \
  99232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99233. _ezchip_macro_read_value_ &= ~(0xFF); \
  99234. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  99235. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99236. }
  99237. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit3 { \
  99238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99239. _ezchip_macro_read_value_ &= ~(0xFF); \
  99240. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  99241. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99242. }
  99243. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit4 { \
  99244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99245. _ezchip_macro_read_value_ &= ~(0xFF); \
  99246. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  99247. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99248. }
  99249. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit5 { \
  99250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99251. _ezchip_macro_read_value_ &= ~(0xFF); \
  99252. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  99253. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99254. }
  99255. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit6 { \
  99256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99257. _ezchip_macro_read_value_ &= ~(0xFF); \
  99258. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  99259. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99260. }
  99261. #define SET_GPIO_61_dout_pwm_pad_oe_n_bit7 { \
  99262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99263. _ezchip_macro_read_value_ &= ~(0xFF); \
  99264. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  99265. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99266. }
  99267. #define SET_GPIO_61_dout_pwm_pad_out_bit0 { \
  99268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99269. _ezchip_macro_read_value_ &= ~(0xFF); \
  99270. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  99271. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99272. }
  99273. #define SET_GPIO_61_dout_pwm_pad_out_bit1 { \
  99274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99275. _ezchip_macro_read_value_ &= ~(0xFF); \
  99276. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  99277. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99278. }
  99279. #define SET_GPIO_61_dout_pwm_pad_out_bit2 { \
  99280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99281. _ezchip_macro_read_value_ &= ~(0xFF); \
  99282. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  99283. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99284. }
  99285. #define SET_GPIO_61_dout_pwm_pad_out_bit3 { \
  99286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99287. _ezchip_macro_read_value_ &= ~(0xFF); \
  99288. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  99289. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99290. }
  99291. #define SET_GPIO_61_dout_pwm_pad_out_bit4 { \
  99292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99293. _ezchip_macro_read_value_ &= ~(0xFF); \
  99294. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  99295. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99296. }
  99297. #define SET_GPIO_61_dout_pwm_pad_out_bit5 { \
  99298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99299. _ezchip_macro_read_value_ &= ~(0xFF); \
  99300. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  99301. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99302. }
  99303. #define SET_GPIO_61_dout_pwm_pad_out_bit6 { \
  99304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99305. _ezchip_macro_read_value_ &= ~(0xFF); \
  99306. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  99307. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99308. }
  99309. #define SET_GPIO_61_dout_pwm_pad_out_bit7 { \
  99310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99311. _ezchip_macro_read_value_ &= ~(0xFF); \
  99312. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  99313. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99314. }
  99315. #define SET_GPIO_61_dout_pwmdac_left_out { \
  99316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99317. _ezchip_macro_read_value_ &= ~(0xFF); \
  99318. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  99319. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99320. }
  99321. #define SET_GPIO_61_dout_pwmdac_right_out { \
  99322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99323. _ezchip_macro_read_value_ &= ~(0xFF); \
  99324. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  99325. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99326. }
  99327. #define SET_GPIO_61_dout_qspi_csn1_out { \
  99328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99329. _ezchip_macro_read_value_ &= ~(0xFF); \
  99330. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  99331. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99332. }
  99333. #define SET_GPIO_61_dout_qspi_csn2_out { \
  99334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99335. _ezchip_macro_read_value_ &= ~(0xFF); \
  99336. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  99337. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99338. }
  99339. #define SET_GPIO_61_dout_qspi_csn3_out { \
  99340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99341. _ezchip_macro_read_value_ &= ~(0xFF); \
  99342. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  99343. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99344. }
  99345. #define SET_GPIO_61_dout_register23_SCFG_cmsensor_rst0 { \
  99346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99347. _ezchip_macro_read_value_ &= ~(0xFF); \
  99348. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  99349. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99350. }
  99351. #define SET_GPIO_61_dout_register23_SCFG_cmsensor_rst1 { \
  99352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99353. _ezchip_macro_read_value_ &= ~(0xFF); \
  99354. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  99355. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99356. }
  99357. #define SET_GPIO_61_dout_register32_SCFG_gmac_phy_rstn { \
  99358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99359. _ezchip_macro_read_value_ &= ~(0xFF); \
  99360. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  99361. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99362. }
  99363. #define SET_GPIO_61_dout_sdio0_pad_card_power_en { \
  99364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99365. _ezchip_macro_read_value_ &= ~(0xFF); \
  99366. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  99367. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99368. }
  99369. #define SET_GPIO_61_dout_sdio0_pad_cclk_out { \
  99370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99371. _ezchip_macro_read_value_ &= ~(0xFF); \
  99372. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  99373. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99374. }
  99375. #define SET_GPIO_61_dout_sdio0_pad_ccmd_oe { \
  99376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99377. _ezchip_macro_read_value_ &= ~(0xFF); \
  99378. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  99379. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99380. }
  99381. #define SET_GPIO_61_dout_sdio0_pad_ccmd_out { \
  99382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99383. _ezchip_macro_read_value_ &= ~(0xFF); \
  99384. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  99385. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99386. }
  99387. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit0 { \
  99388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99389. _ezchip_macro_read_value_ &= ~(0xFF); \
  99390. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  99391. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99392. }
  99393. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit1 { \
  99394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99395. _ezchip_macro_read_value_ &= ~(0xFF); \
  99396. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  99397. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99398. }
  99399. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit2 { \
  99400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99401. _ezchip_macro_read_value_ &= ~(0xFF); \
  99402. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  99403. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99404. }
  99405. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit3 { \
  99406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99407. _ezchip_macro_read_value_ &= ~(0xFF); \
  99408. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  99409. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99410. }
  99411. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit4 { \
  99412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99413. _ezchip_macro_read_value_ &= ~(0xFF); \
  99414. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  99415. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99416. }
  99417. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit5 { \
  99418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99419. _ezchip_macro_read_value_ &= ~(0xFF); \
  99420. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  99421. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99422. }
  99423. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit6 { \
  99424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99425. _ezchip_macro_read_value_ &= ~(0xFF); \
  99426. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  99427. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99428. }
  99429. #define SET_GPIO_61_dout_sdio0_pad_cdata_oe_bit7 { \
  99430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99431. _ezchip_macro_read_value_ &= ~(0xFF); \
  99432. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  99433. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99434. }
  99435. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit0 { \
  99436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99437. _ezchip_macro_read_value_ &= ~(0xFF); \
  99438. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  99439. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99440. }
  99441. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit1 { \
  99442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99443. _ezchip_macro_read_value_ &= ~(0xFF); \
  99444. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  99445. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99446. }
  99447. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit2 { \
  99448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99449. _ezchip_macro_read_value_ &= ~(0xFF); \
  99450. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  99451. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99452. }
  99453. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit3 { \
  99454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99455. _ezchip_macro_read_value_ &= ~(0xFF); \
  99456. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  99457. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99458. }
  99459. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit4 { \
  99460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99461. _ezchip_macro_read_value_ &= ~(0xFF); \
  99462. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  99463. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99464. }
  99465. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit5 { \
  99466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99467. _ezchip_macro_read_value_ &= ~(0xFF); \
  99468. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  99469. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99470. }
  99471. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit6 { \
  99472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99473. _ezchip_macro_read_value_ &= ~(0xFF); \
  99474. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  99475. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99476. }
  99477. #define SET_GPIO_61_dout_sdio0_pad_cdata_out_bit7 { \
  99478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99479. _ezchip_macro_read_value_ &= ~(0xFF); \
  99480. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  99481. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99482. }
  99483. #define SET_GPIO_61_dout_sdio0_pad_rst_n { \
  99484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99485. _ezchip_macro_read_value_ &= ~(0xFF); \
  99486. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  99487. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99488. }
  99489. #define SET_GPIO_61_dout_sdio1_pad_card_power_en { \
  99490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99491. _ezchip_macro_read_value_ &= ~(0xFF); \
  99492. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  99493. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99494. }
  99495. #define SET_GPIO_61_dout_sdio1_pad_cclk_out { \
  99496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99497. _ezchip_macro_read_value_ &= ~(0xFF); \
  99498. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  99499. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99500. }
  99501. #define SET_GPIO_61_dout_sdio1_pad_ccmd_oe { \
  99502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99503. _ezchip_macro_read_value_ &= ~(0xFF); \
  99504. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  99505. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99506. }
  99507. #define SET_GPIO_61_dout_sdio1_pad_ccmd_out { \
  99508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99509. _ezchip_macro_read_value_ &= ~(0xFF); \
  99510. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  99511. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99512. }
  99513. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit0 { \
  99514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99515. _ezchip_macro_read_value_ &= ~(0xFF); \
  99516. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  99517. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99518. }
  99519. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit1 { \
  99520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99521. _ezchip_macro_read_value_ &= ~(0xFF); \
  99522. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  99523. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99524. }
  99525. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit2 { \
  99526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99527. _ezchip_macro_read_value_ &= ~(0xFF); \
  99528. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  99529. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99530. }
  99531. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit3 { \
  99532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99533. _ezchip_macro_read_value_ &= ~(0xFF); \
  99534. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  99535. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99536. }
  99537. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit4 { \
  99538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99539. _ezchip_macro_read_value_ &= ~(0xFF); \
  99540. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  99541. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99542. }
  99543. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit5 { \
  99544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99545. _ezchip_macro_read_value_ &= ~(0xFF); \
  99546. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  99547. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99548. }
  99549. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit6 { \
  99550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99551. _ezchip_macro_read_value_ &= ~(0xFF); \
  99552. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  99553. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99554. }
  99555. #define SET_GPIO_61_dout_sdio1_pad_cdata_oe_bit7 { \
  99556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99557. _ezchip_macro_read_value_ &= ~(0xFF); \
  99558. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  99559. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99560. }
  99561. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit0 { \
  99562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99563. _ezchip_macro_read_value_ &= ~(0xFF); \
  99564. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  99565. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99566. }
  99567. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit1 { \
  99568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99569. _ezchip_macro_read_value_ &= ~(0xFF); \
  99570. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  99571. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99572. }
  99573. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit2 { \
  99574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99575. _ezchip_macro_read_value_ &= ~(0xFF); \
  99576. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  99577. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99578. }
  99579. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit3 { \
  99580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99581. _ezchip_macro_read_value_ &= ~(0xFF); \
  99582. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  99583. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99584. }
  99585. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit4 { \
  99586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99587. _ezchip_macro_read_value_ &= ~(0xFF); \
  99588. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  99589. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99590. }
  99591. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit5 { \
  99592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99593. _ezchip_macro_read_value_ &= ~(0xFF); \
  99594. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  99595. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99596. }
  99597. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit6 { \
  99598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99599. _ezchip_macro_read_value_ &= ~(0xFF); \
  99600. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  99601. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99602. }
  99603. #define SET_GPIO_61_dout_sdio1_pad_cdata_out_bit7 { \
  99604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99605. _ezchip_macro_read_value_ &= ~(0xFF); \
  99606. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  99607. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99608. }
  99609. #define SET_GPIO_61_dout_sdio1_pad_rst_n { \
  99610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99611. _ezchip_macro_read_value_ &= ~(0xFF); \
  99612. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  99613. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99614. }
  99615. #define SET_GPIO_61_dout_spdif_tx_sdout { \
  99616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99617. _ezchip_macro_read_value_ &= ~(0xFF); \
  99618. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  99619. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99620. }
  99621. #define SET_GPIO_61_dout_spdif_tx_sdout_oen { \
  99622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99623. _ezchip_macro_read_value_ &= ~(0xFF); \
  99624. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  99625. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99626. }
  99627. #define SET_GPIO_61_dout_spi0_pad_oe_n { \
  99628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99629. _ezchip_macro_read_value_ &= ~(0xFF); \
  99630. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  99631. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99632. }
  99633. #define SET_GPIO_61_dout_spi0_pad_sck_out { \
  99634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99635. _ezchip_macro_read_value_ &= ~(0xFF); \
  99636. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  99637. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99638. }
  99639. #define SET_GPIO_61_dout_spi0_pad_ss_0_n { \
  99640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99641. _ezchip_macro_read_value_ &= ~(0xFF); \
  99642. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  99643. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99644. }
  99645. #define SET_GPIO_61_dout_spi0_pad_ss_1_n { \
  99646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99647. _ezchip_macro_read_value_ &= ~(0xFF); \
  99648. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  99649. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99650. }
  99651. #define SET_GPIO_61_dout_spi0_pad_txd { \
  99652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99653. _ezchip_macro_read_value_ &= ~(0xFF); \
  99654. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  99655. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99656. }
  99657. #define SET_GPIO_61_dout_spi1_pad_oe_n { \
  99658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99659. _ezchip_macro_read_value_ &= ~(0xFF); \
  99660. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  99661. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99662. }
  99663. #define SET_GPIO_61_dout_spi1_pad_sck_out { \
  99664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99665. _ezchip_macro_read_value_ &= ~(0xFF); \
  99666. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  99667. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99668. }
  99669. #define SET_GPIO_61_dout_spi1_pad_ss_0_n { \
  99670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99671. _ezchip_macro_read_value_ &= ~(0xFF); \
  99672. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  99673. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99674. }
  99675. #define SET_GPIO_61_dout_spi1_pad_ss_1_n { \
  99676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99677. _ezchip_macro_read_value_ &= ~(0xFF); \
  99678. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  99679. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99680. }
  99681. #define SET_GPIO_61_dout_spi1_pad_txd { \
  99682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99683. _ezchip_macro_read_value_ &= ~(0xFF); \
  99684. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  99685. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99686. }
  99687. #define SET_GPIO_61_dout_spi2_pad_oe_n { \
  99688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99689. _ezchip_macro_read_value_ &= ~(0xFF); \
  99690. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  99691. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99692. }
  99693. #define SET_GPIO_61_dout_spi2_pad_sck_out { \
  99694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99695. _ezchip_macro_read_value_ &= ~(0xFF); \
  99696. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  99697. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99698. }
  99699. #define SET_GPIO_61_dout_spi2_pad_ss_0_n { \
  99700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99701. _ezchip_macro_read_value_ &= ~(0xFF); \
  99702. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  99703. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99704. }
  99705. #define SET_GPIO_61_dout_spi2_pad_ss_1_n { \
  99706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99707. _ezchip_macro_read_value_ &= ~(0xFF); \
  99708. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  99709. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99710. }
  99711. #define SET_GPIO_61_dout_spi2_pad_txd { \
  99712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99713. _ezchip_macro_read_value_ &= ~(0xFF); \
  99714. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  99715. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99716. }
  99717. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit0 { \
  99718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99719. _ezchip_macro_read_value_ &= ~(0xFF); \
  99720. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  99721. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99722. }
  99723. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit1 { \
  99724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99725. _ezchip_macro_read_value_ &= ~(0xFF); \
  99726. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  99727. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99728. }
  99729. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit2 { \
  99730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99731. _ezchip_macro_read_value_ &= ~(0xFF); \
  99732. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  99733. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99734. }
  99735. #define SET_GPIO_61_dout_spi2ahb_pad_oe_n_bit3 { \
  99736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99737. _ezchip_macro_read_value_ &= ~(0xFF); \
  99738. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  99739. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99740. }
  99741. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit0 { \
  99742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99743. _ezchip_macro_read_value_ &= ~(0xFF); \
  99744. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  99745. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99746. }
  99747. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit1 { \
  99748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99749. _ezchip_macro_read_value_ &= ~(0xFF); \
  99750. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  99751. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99752. }
  99753. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit2 { \
  99754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99755. _ezchip_macro_read_value_ &= ~(0xFF); \
  99756. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  99757. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99758. }
  99759. #define SET_GPIO_61_dout_spi2ahb_pad_txd_bit3 { \
  99760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99761. _ezchip_macro_read_value_ &= ~(0xFF); \
  99762. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  99763. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99764. }
  99765. #define SET_GPIO_61_dout_spi3_pad_oe_n { \
  99766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99767. _ezchip_macro_read_value_ &= ~(0xFF); \
  99768. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  99769. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99770. }
  99771. #define SET_GPIO_61_dout_spi3_pad_sck_out { \
  99772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99773. _ezchip_macro_read_value_ &= ~(0xFF); \
  99774. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  99775. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99776. }
  99777. #define SET_GPIO_61_dout_spi3_pad_ss_0_n { \
  99778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99779. _ezchip_macro_read_value_ &= ~(0xFF); \
  99780. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  99781. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99782. }
  99783. #define SET_GPIO_61_dout_spi3_pad_ss_1_n { \
  99784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99785. _ezchip_macro_read_value_ &= ~(0xFF); \
  99786. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  99787. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99788. }
  99789. #define SET_GPIO_61_dout_spi3_pad_txd { \
  99790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99791. _ezchip_macro_read_value_ &= ~(0xFF); \
  99792. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  99793. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99794. }
  99795. #define SET_GPIO_61_dout_uart0_pad_dtrn { \
  99796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99797. _ezchip_macro_read_value_ &= ~(0xFF); \
  99798. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  99799. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99800. }
  99801. #define SET_GPIO_61_dout_uart0_pad_rtsn { \
  99802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99803. _ezchip_macro_read_value_ &= ~(0xFF); \
  99804. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  99805. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99806. }
  99807. #define SET_GPIO_61_dout_uart0_pad_sout { \
  99808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99809. _ezchip_macro_read_value_ &= ~(0xFF); \
  99810. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  99811. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99812. }
  99813. #define SET_GPIO_61_dout_uart1_pad_sout { \
  99814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99815. _ezchip_macro_read_value_ &= ~(0xFF); \
  99816. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  99817. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99818. }
  99819. #define SET_GPIO_61_dout_uart2_pad_dtr_n { \
  99820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99821. _ezchip_macro_read_value_ &= ~(0xFF); \
  99822. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  99823. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99824. }
  99825. #define SET_GPIO_61_dout_uart2_pad_rts_n { \
  99826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99827. _ezchip_macro_read_value_ &= ~(0xFF); \
  99828. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  99829. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99830. }
  99831. #define SET_GPIO_61_dout_uart2_pad_sout { \
  99832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99833. _ezchip_macro_read_value_ &= ~(0xFF); \
  99834. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  99835. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99836. }
  99837. #define SET_GPIO_61_dout_uart3_pad_sout { \
  99838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99839. _ezchip_macro_read_value_ &= ~(0xFF); \
  99840. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  99841. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99842. }
  99843. #define SET_GPIO_61_dout_usb_drv_bus { \
  99844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_dout_REG_ADDR); \
  99845. _ezchip_macro_read_value_ &= ~(0xFF); \
  99846. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  99847. MA_OUTW(gpio_61_dout_REG_ADDR,_ezchip_macro_read_value_); \
  99848. }
  99849. #define SET_GPIO_61_doen_reverse_(en) { \
  99850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99851. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  99852. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  99853. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99854. }
  99855. #define SET_GPIO_61_doen_LOW { \
  99856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99857. _ezchip_macro_read_value_ &= ~(0xFF); \
  99858. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  99859. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99860. }
  99861. #define SET_GPIO_61_doen_HIGH { \
  99862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99863. _ezchip_macro_read_value_ &= ~(0xFF); \
  99864. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  99865. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99866. }
  99867. #define SET_GPIO_61_doen_clk_gmac_tophyref { \
  99868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99869. _ezchip_macro_read_value_ &= ~(0xFF); \
  99870. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  99871. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99872. }
  99873. #define SET_GPIO_61_doen_cpu_jtag_tdo { \
  99874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99875. _ezchip_macro_read_value_ &= ~(0xFF); \
  99876. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  99877. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99878. }
  99879. #define SET_GPIO_61_doen_cpu_jtag_tdo_oen { \
  99880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99881. _ezchip_macro_read_value_ &= ~(0xFF); \
  99882. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  99883. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99884. }
  99885. #define SET_GPIO_61_doen_dmic_clk_out { \
  99886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99887. _ezchip_macro_read_value_ &= ~(0xFF); \
  99888. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  99889. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99890. }
  99891. #define SET_GPIO_61_doen_dsp_JTDOEn_pad { \
  99892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99893. _ezchip_macro_read_value_ &= ~(0xFF); \
  99894. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  99895. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99896. }
  99897. #define SET_GPIO_61_doen_dsp_JTDO_pad { \
  99898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99899. _ezchip_macro_read_value_ &= ~(0xFF); \
  99900. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  99901. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99902. }
  99903. #define SET_GPIO_61_doen_i2c0_pad_sck_oe { \
  99904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99905. _ezchip_macro_read_value_ &= ~(0xFF); \
  99906. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  99907. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99908. }
  99909. #define SET_GPIO_61_doen_i2c0_pad_sda_oe { \
  99910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99911. _ezchip_macro_read_value_ &= ~(0xFF); \
  99912. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  99913. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99914. }
  99915. #define SET_GPIO_61_doen_i2c1_pad_sck_oe { \
  99916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99917. _ezchip_macro_read_value_ &= ~(0xFF); \
  99918. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  99919. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99920. }
  99921. #define SET_GPIO_61_doen_i2c1_pad_sda_oe { \
  99922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99923. _ezchip_macro_read_value_ &= ~(0xFF); \
  99924. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  99925. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99926. }
  99927. #define SET_GPIO_61_doen_i2c2_pad_sck_oe { \
  99928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99929. _ezchip_macro_read_value_ &= ~(0xFF); \
  99930. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  99931. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99932. }
  99933. #define SET_GPIO_61_doen_i2c2_pad_sda_oe { \
  99934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99935. _ezchip_macro_read_value_ &= ~(0xFF); \
  99936. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  99937. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99938. }
  99939. #define SET_GPIO_61_doen_i2c3_pad_sck_oe { \
  99940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99941. _ezchip_macro_read_value_ &= ~(0xFF); \
  99942. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  99943. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99944. }
  99945. #define SET_GPIO_61_doen_i2c3_pad_sda_oe { \
  99946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99947. _ezchip_macro_read_value_ &= ~(0xFF); \
  99948. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  99949. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99950. }
  99951. #define SET_GPIO_61_doen_i2srx_bclk_out { \
  99952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99953. _ezchip_macro_read_value_ &= ~(0xFF); \
  99954. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  99955. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99956. }
  99957. #define SET_GPIO_61_doen_i2srx_bclk_out_oen { \
  99958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99959. _ezchip_macro_read_value_ &= ~(0xFF); \
  99960. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  99961. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99962. }
  99963. #define SET_GPIO_61_doen_i2srx_lrck_out { \
  99964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99965. _ezchip_macro_read_value_ &= ~(0xFF); \
  99966. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  99967. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99968. }
  99969. #define SET_GPIO_61_doen_i2srx_lrck_out_oen { \
  99970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99971. _ezchip_macro_read_value_ &= ~(0xFF); \
  99972. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  99973. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99974. }
  99975. #define SET_GPIO_61_doen_i2srx_mclk_out { \
  99976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99977. _ezchip_macro_read_value_ &= ~(0xFF); \
  99978. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  99979. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99980. }
  99981. #define SET_GPIO_61_doen_i2stx_bclk_out { \
  99982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99983. _ezchip_macro_read_value_ &= ~(0xFF); \
  99984. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  99985. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99986. }
  99987. #define SET_GPIO_61_doen_i2stx_bclk_out_oen { \
  99988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99989. _ezchip_macro_read_value_ &= ~(0xFF); \
  99990. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  99991. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99992. }
  99993. #define SET_GPIO_61_doen_i2stx_lrck_out { \
  99994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  99995. _ezchip_macro_read_value_ &= ~(0xFF); \
  99996. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  99997. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  99998. }
  99999. #define SET_GPIO_61_doen_i2stx_lrckout_oen { \
  100000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100001. _ezchip_macro_read_value_ &= ~(0xFF); \
  100002. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  100003. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100004. }
  100005. #define SET_GPIO_61_doen_i2stx_mclk_out { \
  100006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100007. _ezchip_macro_read_value_ &= ~(0xFF); \
  100008. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  100009. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100010. }
  100011. #define SET_GPIO_61_doen_i2stx_sdout0 { \
  100012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100013. _ezchip_macro_read_value_ &= ~(0xFF); \
  100014. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  100015. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100016. }
  100017. #define SET_GPIO_61_doen_i2stx_sdout1 { \
  100018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100019. _ezchip_macro_read_value_ &= ~(0xFF); \
  100020. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  100021. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100022. }
  100023. #define SET_GPIO_61_doen_lcd_pad_csm_n { \
  100024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100025. _ezchip_macro_read_value_ &= ~(0xFF); \
  100026. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  100027. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100028. }
  100029. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit0 { \
  100030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100031. _ezchip_macro_read_value_ &= ~(0xFF); \
  100032. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  100033. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100034. }
  100035. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit1 { \
  100036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100037. _ezchip_macro_read_value_ &= ~(0xFF); \
  100038. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  100039. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100040. }
  100041. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit2 { \
  100042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100043. _ezchip_macro_read_value_ &= ~(0xFF); \
  100044. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  100045. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100046. }
  100047. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit3 { \
  100048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100049. _ezchip_macro_read_value_ &= ~(0xFF); \
  100050. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  100051. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100052. }
  100053. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit4 { \
  100054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100055. _ezchip_macro_read_value_ &= ~(0xFF); \
  100056. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  100057. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100058. }
  100059. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit5 { \
  100060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100061. _ezchip_macro_read_value_ &= ~(0xFF); \
  100062. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  100063. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100064. }
  100065. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit6 { \
  100066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100067. _ezchip_macro_read_value_ &= ~(0xFF); \
  100068. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  100069. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100070. }
  100071. #define SET_GPIO_61_doen_pwm_pad_oe_n_bit7 { \
  100072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100073. _ezchip_macro_read_value_ &= ~(0xFF); \
  100074. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  100075. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100076. }
  100077. #define SET_GPIO_61_doen_pwm_pad_out_bit0 { \
  100078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100079. _ezchip_macro_read_value_ &= ~(0xFF); \
  100080. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  100081. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100082. }
  100083. #define SET_GPIO_61_doen_pwm_pad_out_bit1 { \
  100084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100085. _ezchip_macro_read_value_ &= ~(0xFF); \
  100086. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  100087. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100088. }
  100089. #define SET_GPIO_61_doen_pwm_pad_out_bit2 { \
  100090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100091. _ezchip_macro_read_value_ &= ~(0xFF); \
  100092. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  100093. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100094. }
  100095. #define SET_GPIO_61_doen_pwm_pad_out_bit3 { \
  100096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100097. _ezchip_macro_read_value_ &= ~(0xFF); \
  100098. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  100099. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100100. }
  100101. #define SET_GPIO_61_doen_pwm_pad_out_bit4 { \
  100102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100103. _ezchip_macro_read_value_ &= ~(0xFF); \
  100104. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  100105. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100106. }
  100107. #define SET_GPIO_61_doen_pwm_pad_out_bit5 { \
  100108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100109. _ezchip_macro_read_value_ &= ~(0xFF); \
  100110. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  100111. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100112. }
  100113. #define SET_GPIO_61_doen_pwm_pad_out_bit6 { \
  100114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100115. _ezchip_macro_read_value_ &= ~(0xFF); \
  100116. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  100117. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100118. }
  100119. #define SET_GPIO_61_doen_pwm_pad_out_bit7 { \
  100120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100121. _ezchip_macro_read_value_ &= ~(0xFF); \
  100122. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  100123. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100124. }
  100125. #define SET_GPIO_61_doen_pwmdac_left_out { \
  100126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100127. _ezchip_macro_read_value_ &= ~(0xFF); \
  100128. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  100129. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100130. }
  100131. #define SET_GPIO_61_doen_pwmdac_right_out { \
  100132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100133. _ezchip_macro_read_value_ &= ~(0xFF); \
  100134. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  100135. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100136. }
  100137. #define SET_GPIO_61_doen_qspi_csn1_out { \
  100138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100139. _ezchip_macro_read_value_ &= ~(0xFF); \
  100140. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  100141. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100142. }
  100143. #define SET_GPIO_61_doen_qspi_csn2_out { \
  100144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100145. _ezchip_macro_read_value_ &= ~(0xFF); \
  100146. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  100147. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100148. }
  100149. #define SET_GPIO_61_doen_qspi_csn3_out { \
  100150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100151. _ezchip_macro_read_value_ &= ~(0xFF); \
  100152. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  100153. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100154. }
  100155. #define SET_GPIO_61_doen_register23_SCFG_cmsensor_rst0 { \
  100156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100157. _ezchip_macro_read_value_ &= ~(0xFF); \
  100158. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  100159. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100160. }
  100161. #define SET_GPIO_61_doen_register23_SCFG_cmsensor_rst1 { \
  100162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100163. _ezchip_macro_read_value_ &= ~(0xFF); \
  100164. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  100165. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100166. }
  100167. #define SET_GPIO_61_doen_register32_SCFG_gmac_phy_rstn { \
  100168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100169. _ezchip_macro_read_value_ &= ~(0xFF); \
  100170. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  100171. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100172. }
  100173. #define SET_GPIO_61_doen_sdio0_pad_card_power_en { \
  100174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100175. _ezchip_macro_read_value_ &= ~(0xFF); \
  100176. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  100177. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100178. }
  100179. #define SET_GPIO_61_doen_sdio0_pad_cclk_out { \
  100180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100181. _ezchip_macro_read_value_ &= ~(0xFF); \
  100182. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  100183. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100184. }
  100185. #define SET_GPIO_61_doen_sdio0_pad_ccmd_oe { \
  100186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100187. _ezchip_macro_read_value_ &= ~(0xFF); \
  100188. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  100189. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100190. }
  100191. #define SET_GPIO_61_doen_sdio0_pad_ccmd_out { \
  100192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100193. _ezchip_macro_read_value_ &= ~(0xFF); \
  100194. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  100195. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100196. }
  100197. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit0 { \
  100198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100199. _ezchip_macro_read_value_ &= ~(0xFF); \
  100200. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  100201. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100202. }
  100203. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit1 { \
  100204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100205. _ezchip_macro_read_value_ &= ~(0xFF); \
  100206. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  100207. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100208. }
  100209. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit2 { \
  100210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100211. _ezchip_macro_read_value_ &= ~(0xFF); \
  100212. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  100213. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100214. }
  100215. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit3 { \
  100216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100217. _ezchip_macro_read_value_ &= ~(0xFF); \
  100218. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  100219. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100220. }
  100221. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit4 { \
  100222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100223. _ezchip_macro_read_value_ &= ~(0xFF); \
  100224. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  100225. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100226. }
  100227. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit5 { \
  100228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100229. _ezchip_macro_read_value_ &= ~(0xFF); \
  100230. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  100231. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100232. }
  100233. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit6 { \
  100234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100235. _ezchip_macro_read_value_ &= ~(0xFF); \
  100236. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  100237. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100238. }
  100239. #define SET_GPIO_61_doen_sdio0_pad_cdata_oe_bit7 { \
  100240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100241. _ezchip_macro_read_value_ &= ~(0xFF); \
  100242. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  100243. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100244. }
  100245. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit0 { \
  100246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100247. _ezchip_macro_read_value_ &= ~(0xFF); \
  100248. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  100249. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100250. }
  100251. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit1 { \
  100252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100253. _ezchip_macro_read_value_ &= ~(0xFF); \
  100254. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  100255. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100256. }
  100257. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit2 { \
  100258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100259. _ezchip_macro_read_value_ &= ~(0xFF); \
  100260. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  100261. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100262. }
  100263. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit3 { \
  100264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100265. _ezchip_macro_read_value_ &= ~(0xFF); \
  100266. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  100267. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100268. }
  100269. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit4 { \
  100270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100271. _ezchip_macro_read_value_ &= ~(0xFF); \
  100272. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  100273. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100274. }
  100275. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit5 { \
  100276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100277. _ezchip_macro_read_value_ &= ~(0xFF); \
  100278. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  100279. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100280. }
  100281. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit6 { \
  100282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100283. _ezchip_macro_read_value_ &= ~(0xFF); \
  100284. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  100285. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100286. }
  100287. #define SET_GPIO_61_doen_sdio0_pad_cdata_out_bit7 { \
  100288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100289. _ezchip_macro_read_value_ &= ~(0xFF); \
  100290. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  100291. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100292. }
  100293. #define SET_GPIO_61_doen_sdio0_pad_rst_n { \
  100294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100295. _ezchip_macro_read_value_ &= ~(0xFF); \
  100296. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  100297. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100298. }
  100299. #define SET_GPIO_61_doen_sdio1_pad_card_power_en { \
  100300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100301. _ezchip_macro_read_value_ &= ~(0xFF); \
  100302. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  100303. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100304. }
  100305. #define SET_GPIO_61_doen_sdio1_pad_cclk_out { \
  100306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100307. _ezchip_macro_read_value_ &= ~(0xFF); \
  100308. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  100309. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100310. }
  100311. #define SET_GPIO_61_doen_sdio1_pad_ccmd_oe { \
  100312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100313. _ezchip_macro_read_value_ &= ~(0xFF); \
  100314. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  100315. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100316. }
  100317. #define SET_GPIO_61_doen_sdio1_pad_ccmd_out { \
  100318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100319. _ezchip_macro_read_value_ &= ~(0xFF); \
  100320. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  100321. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100322. }
  100323. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit0 { \
  100324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100325. _ezchip_macro_read_value_ &= ~(0xFF); \
  100326. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  100327. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100328. }
  100329. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit1 { \
  100330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100331. _ezchip_macro_read_value_ &= ~(0xFF); \
  100332. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  100333. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100334. }
  100335. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit2 { \
  100336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100337. _ezchip_macro_read_value_ &= ~(0xFF); \
  100338. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  100339. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100340. }
  100341. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit3 { \
  100342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100343. _ezchip_macro_read_value_ &= ~(0xFF); \
  100344. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  100345. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100346. }
  100347. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit4 { \
  100348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100349. _ezchip_macro_read_value_ &= ~(0xFF); \
  100350. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  100351. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100352. }
  100353. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit5 { \
  100354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100355. _ezchip_macro_read_value_ &= ~(0xFF); \
  100356. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  100357. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100358. }
  100359. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit6 { \
  100360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100361. _ezchip_macro_read_value_ &= ~(0xFF); \
  100362. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  100363. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100364. }
  100365. #define SET_GPIO_61_doen_sdio1_pad_cdata_oe_bit7 { \
  100366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100367. _ezchip_macro_read_value_ &= ~(0xFF); \
  100368. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  100369. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100370. }
  100371. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit0 { \
  100372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100373. _ezchip_macro_read_value_ &= ~(0xFF); \
  100374. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  100375. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100376. }
  100377. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit1 { \
  100378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100379. _ezchip_macro_read_value_ &= ~(0xFF); \
  100380. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  100381. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100382. }
  100383. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit2 { \
  100384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100385. _ezchip_macro_read_value_ &= ~(0xFF); \
  100386. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  100387. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100388. }
  100389. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit3 { \
  100390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100391. _ezchip_macro_read_value_ &= ~(0xFF); \
  100392. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  100393. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100394. }
  100395. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit4 { \
  100396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100397. _ezchip_macro_read_value_ &= ~(0xFF); \
  100398. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  100399. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100400. }
  100401. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit5 { \
  100402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100403. _ezchip_macro_read_value_ &= ~(0xFF); \
  100404. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  100405. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100406. }
  100407. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit6 { \
  100408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100409. _ezchip_macro_read_value_ &= ~(0xFF); \
  100410. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  100411. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100412. }
  100413. #define SET_GPIO_61_doen_sdio1_pad_cdata_out_bit7 { \
  100414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100415. _ezchip_macro_read_value_ &= ~(0xFF); \
  100416. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  100417. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100418. }
  100419. #define SET_GPIO_61_doen_sdio1_pad_rst_n { \
  100420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100421. _ezchip_macro_read_value_ &= ~(0xFF); \
  100422. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  100423. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100424. }
  100425. #define SET_GPIO_61_doen_spdif_tx_sdout { \
  100426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100427. _ezchip_macro_read_value_ &= ~(0xFF); \
  100428. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  100429. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100430. }
  100431. #define SET_GPIO_61_doen_spdif_tx_sdout_oen { \
  100432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100433. _ezchip_macro_read_value_ &= ~(0xFF); \
  100434. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  100435. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100436. }
  100437. #define SET_GPIO_61_doen_spi0_pad_oe_n { \
  100438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100439. _ezchip_macro_read_value_ &= ~(0xFF); \
  100440. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  100441. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100442. }
  100443. #define SET_GPIO_61_doen_spi0_pad_sck_out { \
  100444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100445. _ezchip_macro_read_value_ &= ~(0xFF); \
  100446. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  100447. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100448. }
  100449. #define SET_GPIO_61_doen_spi0_pad_ss_0_n { \
  100450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100451. _ezchip_macro_read_value_ &= ~(0xFF); \
  100452. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  100453. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100454. }
  100455. #define SET_GPIO_61_doen_spi0_pad_ss_1_n { \
  100456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100457. _ezchip_macro_read_value_ &= ~(0xFF); \
  100458. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  100459. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100460. }
  100461. #define SET_GPIO_61_doen_spi0_pad_txd { \
  100462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100463. _ezchip_macro_read_value_ &= ~(0xFF); \
  100464. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  100465. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100466. }
  100467. #define SET_GPIO_61_doen_spi1_pad_oe_n { \
  100468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100469. _ezchip_macro_read_value_ &= ~(0xFF); \
  100470. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  100471. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100472. }
  100473. #define SET_GPIO_61_doen_spi1_pad_sck_out { \
  100474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100475. _ezchip_macro_read_value_ &= ~(0xFF); \
  100476. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  100477. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100478. }
  100479. #define SET_GPIO_61_doen_spi1_pad_ss_0_n { \
  100480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100481. _ezchip_macro_read_value_ &= ~(0xFF); \
  100482. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  100483. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100484. }
  100485. #define SET_GPIO_61_doen_spi1_pad_ss_1_n { \
  100486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100487. _ezchip_macro_read_value_ &= ~(0xFF); \
  100488. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  100489. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100490. }
  100491. #define SET_GPIO_61_doen_spi1_pad_txd { \
  100492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100493. _ezchip_macro_read_value_ &= ~(0xFF); \
  100494. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  100495. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100496. }
  100497. #define SET_GPIO_61_doen_spi2_pad_oe_n { \
  100498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100499. _ezchip_macro_read_value_ &= ~(0xFF); \
  100500. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  100501. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100502. }
  100503. #define SET_GPIO_61_doen_spi2_pad_sck_out { \
  100504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100505. _ezchip_macro_read_value_ &= ~(0xFF); \
  100506. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  100507. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100508. }
  100509. #define SET_GPIO_61_doen_spi2_pad_ss_0_n { \
  100510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100511. _ezchip_macro_read_value_ &= ~(0xFF); \
  100512. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  100513. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100514. }
  100515. #define SET_GPIO_61_doen_spi2_pad_ss_1_n { \
  100516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100517. _ezchip_macro_read_value_ &= ~(0xFF); \
  100518. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  100519. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100520. }
  100521. #define SET_GPIO_61_doen_spi2_pad_txd { \
  100522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100523. _ezchip_macro_read_value_ &= ~(0xFF); \
  100524. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  100525. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100526. }
  100527. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit0 { \
  100528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100529. _ezchip_macro_read_value_ &= ~(0xFF); \
  100530. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  100531. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100532. }
  100533. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit1 { \
  100534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100535. _ezchip_macro_read_value_ &= ~(0xFF); \
  100536. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  100537. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100538. }
  100539. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit2 { \
  100540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100541. _ezchip_macro_read_value_ &= ~(0xFF); \
  100542. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  100543. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100544. }
  100545. #define SET_GPIO_61_doen_spi2ahb_pad_oe_n_bit3 { \
  100546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100547. _ezchip_macro_read_value_ &= ~(0xFF); \
  100548. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  100549. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100550. }
  100551. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit0 { \
  100552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100553. _ezchip_macro_read_value_ &= ~(0xFF); \
  100554. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  100555. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100556. }
  100557. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit1 { \
  100558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100559. _ezchip_macro_read_value_ &= ~(0xFF); \
  100560. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  100561. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100562. }
  100563. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit2 { \
  100564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100565. _ezchip_macro_read_value_ &= ~(0xFF); \
  100566. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  100567. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100568. }
  100569. #define SET_GPIO_61_doen_spi2ahb_pad_txd_bit3 { \
  100570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100571. _ezchip_macro_read_value_ &= ~(0xFF); \
  100572. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  100573. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100574. }
  100575. #define SET_GPIO_61_doen_spi3_pad_oe_n { \
  100576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100577. _ezchip_macro_read_value_ &= ~(0xFF); \
  100578. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  100579. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100580. }
  100581. #define SET_GPIO_61_doen_spi3_pad_sck_out { \
  100582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100583. _ezchip_macro_read_value_ &= ~(0xFF); \
  100584. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  100585. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100586. }
  100587. #define SET_GPIO_61_doen_spi3_pad_ss_0_n { \
  100588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100589. _ezchip_macro_read_value_ &= ~(0xFF); \
  100590. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  100591. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100592. }
  100593. #define SET_GPIO_61_doen_spi3_pad_ss_1_n { \
  100594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100595. _ezchip_macro_read_value_ &= ~(0xFF); \
  100596. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  100597. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100598. }
  100599. #define SET_GPIO_61_doen_spi3_pad_txd { \
  100600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100601. _ezchip_macro_read_value_ &= ~(0xFF); \
  100602. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  100603. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100604. }
  100605. #define SET_GPIO_61_doen_uart0_pad_dtrn { \
  100606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100607. _ezchip_macro_read_value_ &= ~(0xFF); \
  100608. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  100609. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100610. }
  100611. #define SET_GPIO_61_doen_uart0_pad_rtsn { \
  100612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100613. _ezchip_macro_read_value_ &= ~(0xFF); \
  100614. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  100615. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100616. }
  100617. #define SET_GPIO_61_doen_uart0_pad_sout { \
  100618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100619. _ezchip_macro_read_value_ &= ~(0xFF); \
  100620. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  100621. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100622. }
  100623. #define SET_GPIO_61_doen_uart1_pad_sout { \
  100624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100625. _ezchip_macro_read_value_ &= ~(0xFF); \
  100626. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  100627. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100628. }
  100629. #define SET_GPIO_61_doen_uart2_pad_dtr_n { \
  100630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100631. _ezchip_macro_read_value_ &= ~(0xFF); \
  100632. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  100633. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100634. }
  100635. #define SET_GPIO_61_doen_uart2_pad_rts_n { \
  100636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100637. _ezchip_macro_read_value_ &= ~(0xFF); \
  100638. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  100639. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100640. }
  100641. #define SET_GPIO_61_doen_uart2_pad_sout { \
  100642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100643. _ezchip_macro_read_value_ &= ~(0xFF); \
  100644. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  100645. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100646. }
  100647. #define SET_GPIO_61_doen_uart3_pad_sout { \
  100648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100649. _ezchip_macro_read_value_ &= ~(0xFF); \
  100650. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  100651. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100652. }
  100653. #define SET_GPIO_61_doen_usb_drv_bus { \
  100654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_61_doen_REG_ADDR); \
  100655. _ezchip_macro_read_value_ &= ~(0xFF); \
  100656. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  100657. MA_OUTW(gpio_61_doen_REG_ADDR,_ezchip_macro_read_value_); \
  100658. }
  100659. #define SET_GPIO_62_dout_reverse_(en) { \
  100660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100661. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  100662. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  100663. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100664. }
  100665. #define SET_GPIO_62_dout_LOW { \
  100666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100667. _ezchip_macro_read_value_ &= ~(0xFF); \
  100668. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  100669. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100670. }
  100671. #define SET_GPIO_62_dout_HIGH { \
  100672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100673. _ezchip_macro_read_value_ &= ~(0xFF); \
  100674. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  100675. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100676. }
  100677. #define SET_GPIO_62_dout_clk_gmac_tophyref { \
  100678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100679. _ezchip_macro_read_value_ &= ~(0xFF); \
  100680. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  100681. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100682. }
  100683. #define SET_GPIO_62_dout_cpu_jtag_tdo { \
  100684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100685. _ezchip_macro_read_value_ &= ~(0xFF); \
  100686. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  100687. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100688. }
  100689. #define SET_GPIO_62_dout_cpu_jtag_tdo_oen { \
  100690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100691. _ezchip_macro_read_value_ &= ~(0xFF); \
  100692. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  100693. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100694. }
  100695. #define SET_GPIO_62_dout_dmic_clk_out { \
  100696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100697. _ezchip_macro_read_value_ &= ~(0xFF); \
  100698. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  100699. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100700. }
  100701. #define SET_GPIO_62_dout_dsp_JTDOEn_pad { \
  100702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100703. _ezchip_macro_read_value_ &= ~(0xFF); \
  100704. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  100705. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100706. }
  100707. #define SET_GPIO_62_dout_dsp_JTDO_pad { \
  100708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100709. _ezchip_macro_read_value_ &= ~(0xFF); \
  100710. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  100711. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100712. }
  100713. #define SET_GPIO_62_dout_i2c0_pad_sck_oe { \
  100714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100715. _ezchip_macro_read_value_ &= ~(0xFF); \
  100716. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  100717. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100718. }
  100719. #define SET_GPIO_62_dout_i2c0_pad_sda_oe { \
  100720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100721. _ezchip_macro_read_value_ &= ~(0xFF); \
  100722. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  100723. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100724. }
  100725. #define SET_GPIO_62_dout_i2c1_pad_sck_oe { \
  100726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100727. _ezchip_macro_read_value_ &= ~(0xFF); \
  100728. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  100729. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100730. }
  100731. #define SET_GPIO_62_dout_i2c1_pad_sda_oe { \
  100732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100733. _ezchip_macro_read_value_ &= ~(0xFF); \
  100734. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  100735. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100736. }
  100737. #define SET_GPIO_62_dout_i2c2_pad_sck_oe { \
  100738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100739. _ezchip_macro_read_value_ &= ~(0xFF); \
  100740. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  100741. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100742. }
  100743. #define SET_GPIO_62_dout_i2c2_pad_sda_oe { \
  100744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100745. _ezchip_macro_read_value_ &= ~(0xFF); \
  100746. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  100747. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100748. }
  100749. #define SET_GPIO_62_dout_i2c3_pad_sck_oe { \
  100750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100751. _ezchip_macro_read_value_ &= ~(0xFF); \
  100752. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  100753. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100754. }
  100755. #define SET_GPIO_62_dout_i2c3_pad_sda_oe { \
  100756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100757. _ezchip_macro_read_value_ &= ~(0xFF); \
  100758. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  100759. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100760. }
  100761. #define SET_GPIO_62_dout_i2srx_bclk_out { \
  100762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100763. _ezchip_macro_read_value_ &= ~(0xFF); \
  100764. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  100765. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100766. }
  100767. #define SET_GPIO_62_dout_i2srx_bclk_out_oen { \
  100768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100769. _ezchip_macro_read_value_ &= ~(0xFF); \
  100770. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  100771. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100772. }
  100773. #define SET_GPIO_62_dout_i2srx_lrck_out { \
  100774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100775. _ezchip_macro_read_value_ &= ~(0xFF); \
  100776. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  100777. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100778. }
  100779. #define SET_GPIO_62_dout_i2srx_lrck_out_oen { \
  100780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100781. _ezchip_macro_read_value_ &= ~(0xFF); \
  100782. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  100783. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100784. }
  100785. #define SET_GPIO_62_dout_i2srx_mclk_out { \
  100786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100787. _ezchip_macro_read_value_ &= ~(0xFF); \
  100788. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  100789. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100790. }
  100791. #define SET_GPIO_62_dout_i2stx_bclk_out { \
  100792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100793. _ezchip_macro_read_value_ &= ~(0xFF); \
  100794. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  100795. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100796. }
  100797. #define SET_GPIO_62_dout_i2stx_bclk_out_oen { \
  100798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100799. _ezchip_macro_read_value_ &= ~(0xFF); \
  100800. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  100801. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100802. }
  100803. #define SET_GPIO_62_dout_i2stx_lrck_out { \
  100804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100805. _ezchip_macro_read_value_ &= ~(0xFF); \
  100806. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  100807. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100808. }
  100809. #define SET_GPIO_62_dout_i2stx_lrckout_oen { \
  100810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100811. _ezchip_macro_read_value_ &= ~(0xFF); \
  100812. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  100813. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100814. }
  100815. #define SET_GPIO_62_dout_i2stx_mclk_out { \
  100816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100817. _ezchip_macro_read_value_ &= ~(0xFF); \
  100818. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  100819. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100820. }
  100821. #define SET_GPIO_62_dout_i2stx_sdout0 { \
  100822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100823. _ezchip_macro_read_value_ &= ~(0xFF); \
  100824. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  100825. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100826. }
  100827. #define SET_GPIO_62_dout_i2stx_sdout1 { \
  100828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100829. _ezchip_macro_read_value_ &= ~(0xFF); \
  100830. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  100831. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100832. }
  100833. #define SET_GPIO_62_dout_lcd_pad_csm_n { \
  100834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100835. _ezchip_macro_read_value_ &= ~(0xFF); \
  100836. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  100837. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100838. }
  100839. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit0 { \
  100840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100841. _ezchip_macro_read_value_ &= ~(0xFF); \
  100842. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  100843. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100844. }
  100845. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit1 { \
  100846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100847. _ezchip_macro_read_value_ &= ~(0xFF); \
  100848. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  100849. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100850. }
  100851. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit2 { \
  100852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100853. _ezchip_macro_read_value_ &= ~(0xFF); \
  100854. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  100855. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100856. }
  100857. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit3 { \
  100858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100859. _ezchip_macro_read_value_ &= ~(0xFF); \
  100860. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  100861. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100862. }
  100863. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit4 { \
  100864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100865. _ezchip_macro_read_value_ &= ~(0xFF); \
  100866. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  100867. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100868. }
  100869. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit5 { \
  100870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100871. _ezchip_macro_read_value_ &= ~(0xFF); \
  100872. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  100873. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100874. }
  100875. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit6 { \
  100876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100877. _ezchip_macro_read_value_ &= ~(0xFF); \
  100878. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  100879. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100880. }
  100881. #define SET_GPIO_62_dout_pwm_pad_oe_n_bit7 { \
  100882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100883. _ezchip_macro_read_value_ &= ~(0xFF); \
  100884. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  100885. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100886. }
  100887. #define SET_GPIO_62_dout_pwm_pad_out_bit0 { \
  100888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100889. _ezchip_macro_read_value_ &= ~(0xFF); \
  100890. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  100891. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100892. }
  100893. #define SET_GPIO_62_dout_pwm_pad_out_bit1 { \
  100894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100895. _ezchip_macro_read_value_ &= ~(0xFF); \
  100896. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  100897. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100898. }
  100899. #define SET_GPIO_62_dout_pwm_pad_out_bit2 { \
  100900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100901. _ezchip_macro_read_value_ &= ~(0xFF); \
  100902. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  100903. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100904. }
  100905. #define SET_GPIO_62_dout_pwm_pad_out_bit3 { \
  100906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100907. _ezchip_macro_read_value_ &= ~(0xFF); \
  100908. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  100909. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100910. }
  100911. #define SET_GPIO_62_dout_pwm_pad_out_bit4 { \
  100912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100913. _ezchip_macro_read_value_ &= ~(0xFF); \
  100914. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  100915. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100916. }
  100917. #define SET_GPIO_62_dout_pwm_pad_out_bit5 { \
  100918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100919. _ezchip_macro_read_value_ &= ~(0xFF); \
  100920. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  100921. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100922. }
  100923. #define SET_GPIO_62_dout_pwm_pad_out_bit6 { \
  100924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100925. _ezchip_macro_read_value_ &= ~(0xFF); \
  100926. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  100927. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100928. }
  100929. #define SET_GPIO_62_dout_pwm_pad_out_bit7 { \
  100930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100931. _ezchip_macro_read_value_ &= ~(0xFF); \
  100932. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  100933. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100934. }
  100935. #define SET_GPIO_62_dout_pwmdac_left_out { \
  100936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100937. _ezchip_macro_read_value_ &= ~(0xFF); \
  100938. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  100939. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100940. }
  100941. #define SET_GPIO_62_dout_pwmdac_right_out { \
  100942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100943. _ezchip_macro_read_value_ &= ~(0xFF); \
  100944. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  100945. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100946. }
  100947. #define SET_GPIO_62_dout_qspi_csn1_out { \
  100948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100949. _ezchip_macro_read_value_ &= ~(0xFF); \
  100950. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  100951. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100952. }
  100953. #define SET_GPIO_62_dout_qspi_csn2_out { \
  100954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100955. _ezchip_macro_read_value_ &= ~(0xFF); \
  100956. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  100957. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100958. }
  100959. #define SET_GPIO_62_dout_qspi_csn3_out { \
  100960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100961. _ezchip_macro_read_value_ &= ~(0xFF); \
  100962. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  100963. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100964. }
  100965. #define SET_GPIO_62_dout_register23_SCFG_cmsensor_rst0 { \
  100966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100967. _ezchip_macro_read_value_ &= ~(0xFF); \
  100968. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  100969. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100970. }
  100971. #define SET_GPIO_62_dout_register23_SCFG_cmsensor_rst1 { \
  100972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100973. _ezchip_macro_read_value_ &= ~(0xFF); \
  100974. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  100975. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100976. }
  100977. #define SET_GPIO_62_dout_register32_SCFG_gmac_phy_rstn { \
  100978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100979. _ezchip_macro_read_value_ &= ~(0xFF); \
  100980. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  100981. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100982. }
  100983. #define SET_GPIO_62_dout_sdio0_pad_card_power_en { \
  100984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100985. _ezchip_macro_read_value_ &= ~(0xFF); \
  100986. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  100987. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100988. }
  100989. #define SET_GPIO_62_dout_sdio0_pad_cclk_out { \
  100990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100991. _ezchip_macro_read_value_ &= ~(0xFF); \
  100992. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  100993. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  100994. }
  100995. #define SET_GPIO_62_dout_sdio0_pad_ccmd_oe { \
  100996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  100997. _ezchip_macro_read_value_ &= ~(0xFF); \
  100998. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  100999. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101000. }
  101001. #define SET_GPIO_62_dout_sdio0_pad_ccmd_out { \
  101002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101003. _ezchip_macro_read_value_ &= ~(0xFF); \
  101004. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  101005. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101006. }
  101007. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit0 { \
  101008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101009. _ezchip_macro_read_value_ &= ~(0xFF); \
  101010. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  101011. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101012. }
  101013. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit1 { \
  101014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101015. _ezchip_macro_read_value_ &= ~(0xFF); \
  101016. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  101017. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101018. }
  101019. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit2 { \
  101020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101021. _ezchip_macro_read_value_ &= ~(0xFF); \
  101022. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  101023. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101024. }
  101025. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit3 { \
  101026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101027. _ezchip_macro_read_value_ &= ~(0xFF); \
  101028. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  101029. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101030. }
  101031. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit4 { \
  101032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101033. _ezchip_macro_read_value_ &= ~(0xFF); \
  101034. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  101035. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101036. }
  101037. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit5 { \
  101038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101039. _ezchip_macro_read_value_ &= ~(0xFF); \
  101040. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  101041. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101042. }
  101043. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit6 { \
  101044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101045. _ezchip_macro_read_value_ &= ~(0xFF); \
  101046. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  101047. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101048. }
  101049. #define SET_GPIO_62_dout_sdio0_pad_cdata_oe_bit7 { \
  101050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101051. _ezchip_macro_read_value_ &= ~(0xFF); \
  101052. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  101053. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101054. }
  101055. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit0 { \
  101056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101057. _ezchip_macro_read_value_ &= ~(0xFF); \
  101058. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  101059. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101060. }
  101061. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit1 { \
  101062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101063. _ezchip_macro_read_value_ &= ~(0xFF); \
  101064. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  101065. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101066. }
  101067. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit2 { \
  101068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101069. _ezchip_macro_read_value_ &= ~(0xFF); \
  101070. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  101071. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101072. }
  101073. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit3 { \
  101074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101075. _ezchip_macro_read_value_ &= ~(0xFF); \
  101076. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  101077. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101078. }
  101079. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit4 { \
  101080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101081. _ezchip_macro_read_value_ &= ~(0xFF); \
  101082. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  101083. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101084. }
  101085. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit5 { \
  101086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101087. _ezchip_macro_read_value_ &= ~(0xFF); \
  101088. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  101089. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101090. }
  101091. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit6 { \
  101092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101093. _ezchip_macro_read_value_ &= ~(0xFF); \
  101094. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  101095. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101096. }
  101097. #define SET_GPIO_62_dout_sdio0_pad_cdata_out_bit7 { \
  101098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101099. _ezchip_macro_read_value_ &= ~(0xFF); \
  101100. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  101101. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101102. }
  101103. #define SET_GPIO_62_dout_sdio0_pad_rst_n { \
  101104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101105. _ezchip_macro_read_value_ &= ~(0xFF); \
  101106. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  101107. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101108. }
  101109. #define SET_GPIO_62_dout_sdio1_pad_card_power_en { \
  101110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101111. _ezchip_macro_read_value_ &= ~(0xFF); \
  101112. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  101113. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101114. }
  101115. #define SET_GPIO_62_dout_sdio1_pad_cclk_out { \
  101116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101117. _ezchip_macro_read_value_ &= ~(0xFF); \
  101118. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  101119. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101120. }
  101121. #define SET_GPIO_62_dout_sdio1_pad_ccmd_oe { \
  101122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101123. _ezchip_macro_read_value_ &= ~(0xFF); \
  101124. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  101125. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101126. }
  101127. #define SET_GPIO_62_dout_sdio1_pad_ccmd_out { \
  101128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101129. _ezchip_macro_read_value_ &= ~(0xFF); \
  101130. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  101131. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101132. }
  101133. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit0 { \
  101134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101135. _ezchip_macro_read_value_ &= ~(0xFF); \
  101136. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  101137. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101138. }
  101139. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit1 { \
  101140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101141. _ezchip_macro_read_value_ &= ~(0xFF); \
  101142. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  101143. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101144. }
  101145. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit2 { \
  101146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101147. _ezchip_macro_read_value_ &= ~(0xFF); \
  101148. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  101149. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101150. }
  101151. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit3 { \
  101152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101153. _ezchip_macro_read_value_ &= ~(0xFF); \
  101154. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  101155. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101156. }
  101157. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit4 { \
  101158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101159. _ezchip_macro_read_value_ &= ~(0xFF); \
  101160. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  101161. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101162. }
  101163. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit5 { \
  101164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101165. _ezchip_macro_read_value_ &= ~(0xFF); \
  101166. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  101167. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101168. }
  101169. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit6 { \
  101170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101171. _ezchip_macro_read_value_ &= ~(0xFF); \
  101172. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  101173. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101174. }
  101175. #define SET_GPIO_62_dout_sdio1_pad_cdata_oe_bit7 { \
  101176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101177. _ezchip_macro_read_value_ &= ~(0xFF); \
  101178. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  101179. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101180. }
  101181. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit0 { \
  101182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101183. _ezchip_macro_read_value_ &= ~(0xFF); \
  101184. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  101185. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101186. }
  101187. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit1 { \
  101188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101189. _ezchip_macro_read_value_ &= ~(0xFF); \
  101190. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  101191. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101192. }
  101193. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit2 { \
  101194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101195. _ezchip_macro_read_value_ &= ~(0xFF); \
  101196. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  101197. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101198. }
  101199. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit3 { \
  101200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101201. _ezchip_macro_read_value_ &= ~(0xFF); \
  101202. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  101203. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101204. }
  101205. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit4 { \
  101206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101207. _ezchip_macro_read_value_ &= ~(0xFF); \
  101208. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  101209. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101210. }
  101211. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit5 { \
  101212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101213. _ezchip_macro_read_value_ &= ~(0xFF); \
  101214. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  101215. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101216. }
  101217. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit6 { \
  101218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101219. _ezchip_macro_read_value_ &= ~(0xFF); \
  101220. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  101221. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101222. }
  101223. #define SET_GPIO_62_dout_sdio1_pad_cdata_out_bit7 { \
  101224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101225. _ezchip_macro_read_value_ &= ~(0xFF); \
  101226. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  101227. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101228. }
  101229. #define SET_GPIO_62_dout_sdio1_pad_rst_n { \
  101230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101231. _ezchip_macro_read_value_ &= ~(0xFF); \
  101232. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  101233. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101234. }
  101235. #define SET_GPIO_62_dout_spdif_tx_sdout { \
  101236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101237. _ezchip_macro_read_value_ &= ~(0xFF); \
  101238. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  101239. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101240. }
  101241. #define SET_GPIO_62_dout_spdif_tx_sdout_oen { \
  101242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101243. _ezchip_macro_read_value_ &= ~(0xFF); \
  101244. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  101245. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101246. }
  101247. #define SET_GPIO_62_dout_spi0_pad_oe_n { \
  101248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101249. _ezchip_macro_read_value_ &= ~(0xFF); \
  101250. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  101251. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101252. }
  101253. #define SET_GPIO_62_dout_spi0_pad_sck_out { \
  101254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101255. _ezchip_macro_read_value_ &= ~(0xFF); \
  101256. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  101257. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101258. }
  101259. #define SET_GPIO_62_dout_spi0_pad_ss_0_n { \
  101260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101261. _ezchip_macro_read_value_ &= ~(0xFF); \
  101262. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  101263. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101264. }
  101265. #define SET_GPIO_62_dout_spi0_pad_ss_1_n { \
  101266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101267. _ezchip_macro_read_value_ &= ~(0xFF); \
  101268. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  101269. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101270. }
  101271. #define SET_GPIO_62_dout_spi0_pad_txd { \
  101272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101273. _ezchip_macro_read_value_ &= ~(0xFF); \
  101274. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  101275. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101276. }
  101277. #define SET_GPIO_62_dout_spi1_pad_oe_n { \
  101278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101279. _ezchip_macro_read_value_ &= ~(0xFF); \
  101280. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  101281. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101282. }
  101283. #define SET_GPIO_62_dout_spi1_pad_sck_out { \
  101284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101285. _ezchip_macro_read_value_ &= ~(0xFF); \
  101286. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  101287. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101288. }
  101289. #define SET_GPIO_62_dout_spi1_pad_ss_0_n { \
  101290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101291. _ezchip_macro_read_value_ &= ~(0xFF); \
  101292. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  101293. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101294. }
  101295. #define SET_GPIO_62_dout_spi1_pad_ss_1_n { \
  101296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101297. _ezchip_macro_read_value_ &= ~(0xFF); \
  101298. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  101299. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101300. }
  101301. #define SET_GPIO_62_dout_spi1_pad_txd { \
  101302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101303. _ezchip_macro_read_value_ &= ~(0xFF); \
  101304. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  101305. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101306. }
  101307. #define SET_GPIO_62_dout_spi2_pad_oe_n { \
  101308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101309. _ezchip_macro_read_value_ &= ~(0xFF); \
  101310. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  101311. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101312. }
  101313. #define SET_GPIO_62_dout_spi2_pad_sck_out { \
  101314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101315. _ezchip_macro_read_value_ &= ~(0xFF); \
  101316. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  101317. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101318. }
  101319. #define SET_GPIO_62_dout_spi2_pad_ss_0_n { \
  101320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101321. _ezchip_macro_read_value_ &= ~(0xFF); \
  101322. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  101323. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101324. }
  101325. #define SET_GPIO_62_dout_spi2_pad_ss_1_n { \
  101326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101327. _ezchip_macro_read_value_ &= ~(0xFF); \
  101328. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  101329. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101330. }
  101331. #define SET_GPIO_62_dout_spi2_pad_txd { \
  101332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101333. _ezchip_macro_read_value_ &= ~(0xFF); \
  101334. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  101335. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101336. }
  101337. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit0 { \
  101338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101339. _ezchip_macro_read_value_ &= ~(0xFF); \
  101340. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  101341. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101342. }
  101343. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit1 { \
  101344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101345. _ezchip_macro_read_value_ &= ~(0xFF); \
  101346. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  101347. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101348. }
  101349. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit2 { \
  101350. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101351. _ezchip_macro_read_value_ &= ~(0xFF); \
  101352. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  101353. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101354. }
  101355. #define SET_GPIO_62_dout_spi2ahb_pad_oe_n_bit3 { \
  101356. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101357. _ezchip_macro_read_value_ &= ~(0xFF); \
  101358. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  101359. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101360. }
  101361. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit0 { \
  101362. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101363. _ezchip_macro_read_value_ &= ~(0xFF); \
  101364. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  101365. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101366. }
  101367. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit1 { \
  101368. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101369. _ezchip_macro_read_value_ &= ~(0xFF); \
  101370. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  101371. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101372. }
  101373. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit2 { \
  101374. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101375. _ezchip_macro_read_value_ &= ~(0xFF); \
  101376. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  101377. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101378. }
  101379. #define SET_GPIO_62_dout_spi2ahb_pad_txd_bit3 { \
  101380. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101381. _ezchip_macro_read_value_ &= ~(0xFF); \
  101382. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  101383. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101384. }
  101385. #define SET_GPIO_62_dout_spi3_pad_oe_n { \
  101386. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101387. _ezchip_macro_read_value_ &= ~(0xFF); \
  101388. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  101389. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101390. }
  101391. #define SET_GPIO_62_dout_spi3_pad_sck_out { \
  101392. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101393. _ezchip_macro_read_value_ &= ~(0xFF); \
  101394. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  101395. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101396. }
  101397. #define SET_GPIO_62_dout_spi3_pad_ss_0_n { \
  101398. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101399. _ezchip_macro_read_value_ &= ~(0xFF); \
  101400. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  101401. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101402. }
  101403. #define SET_GPIO_62_dout_spi3_pad_ss_1_n { \
  101404. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101405. _ezchip_macro_read_value_ &= ~(0xFF); \
  101406. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  101407. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101408. }
  101409. #define SET_GPIO_62_dout_spi3_pad_txd { \
  101410. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101411. _ezchip_macro_read_value_ &= ~(0xFF); \
  101412. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  101413. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101414. }
  101415. #define SET_GPIO_62_dout_uart0_pad_dtrn { \
  101416. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101417. _ezchip_macro_read_value_ &= ~(0xFF); \
  101418. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  101419. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101420. }
  101421. #define SET_GPIO_62_dout_uart0_pad_rtsn { \
  101422. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101423. _ezchip_macro_read_value_ &= ~(0xFF); \
  101424. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  101425. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101426. }
  101427. #define SET_GPIO_62_dout_uart0_pad_sout { \
  101428. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101429. _ezchip_macro_read_value_ &= ~(0xFF); \
  101430. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  101431. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101432. }
  101433. #define SET_GPIO_62_dout_uart1_pad_sout { \
  101434. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101435. _ezchip_macro_read_value_ &= ~(0xFF); \
  101436. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  101437. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101438. }
  101439. #define SET_GPIO_62_dout_uart2_pad_dtr_n { \
  101440. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101441. _ezchip_macro_read_value_ &= ~(0xFF); \
  101442. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  101443. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101444. }
  101445. #define SET_GPIO_62_dout_uart2_pad_rts_n { \
  101446. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101447. _ezchip_macro_read_value_ &= ~(0xFF); \
  101448. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  101449. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101450. }
  101451. #define SET_GPIO_62_dout_uart2_pad_sout { \
  101452. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101453. _ezchip_macro_read_value_ &= ~(0xFF); \
  101454. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  101455. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101456. }
  101457. #define SET_GPIO_62_dout_uart3_pad_sout { \
  101458. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101459. _ezchip_macro_read_value_ &= ~(0xFF); \
  101460. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  101461. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101462. }
  101463. #define SET_GPIO_62_dout_usb_drv_bus { \
  101464. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_dout_REG_ADDR); \
  101465. _ezchip_macro_read_value_ &= ~(0xFF); \
  101466. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  101467. MA_OUTW(gpio_62_dout_REG_ADDR,_ezchip_macro_read_value_); \
  101468. }
  101469. #define SET_GPIO_62_doen_reverse_(en) { \
  101470. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101471. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  101472. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  101473. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101474. }
  101475. #define SET_GPIO_62_doen_LOW { \
  101476. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101477. _ezchip_macro_read_value_ &= ~(0xFF); \
  101478. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  101479. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101480. }
  101481. #define SET_GPIO_62_doen_HIGH { \
  101482. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101483. _ezchip_macro_read_value_ &= ~(0xFF); \
  101484. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  101485. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101486. }
  101487. #define SET_GPIO_62_doen_clk_gmac_tophyref { \
  101488. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101489. _ezchip_macro_read_value_ &= ~(0xFF); \
  101490. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  101491. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101492. }
  101493. #define SET_GPIO_62_doen_cpu_jtag_tdo { \
  101494. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101495. _ezchip_macro_read_value_ &= ~(0xFF); \
  101496. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  101497. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101498. }
  101499. #define SET_GPIO_62_doen_cpu_jtag_tdo_oen { \
  101500. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101501. _ezchip_macro_read_value_ &= ~(0xFF); \
  101502. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  101503. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101504. }
  101505. #define SET_GPIO_62_doen_dmic_clk_out { \
  101506. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101507. _ezchip_macro_read_value_ &= ~(0xFF); \
  101508. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  101509. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101510. }
  101511. #define SET_GPIO_62_doen_dsp_JTDOEn_pad { \
  101512. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101513. _ezchip_macro_read_value_ &= ~(0xFF); \
  101514. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  101515. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101516. }
  101517. #define SET_GPIO_62_doen_dsp_JTDO_pad { \
  101518. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101519. _ezchip_macro_read_value_ &= ~(0xFF); \
  101520. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  101521. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101522. }
  101523. #define SET_GPIO_62_doen_i2c0_pad_sck_oe { \
  101524. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101525. _ezchip_macro_read_value_ &= ~(0xFF); \
  101526. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  101527. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101528. }
  101529. #define SET_GPIO_62_doen_i2c0_pad_sda_oe { \
  101530. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101531. _ezchip_macro_read_value_ &= ~(0xFF); \
  101532. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  101533. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101534. }
  101535. #define SET_GPIO_62_doen_i2c1_pad_sck_oe { \
  101536. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101537. _ezchip_macro_read_value_ &= ~(0xFF); \
  101538. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  101539. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101540. }
  101541. #define SET_GPIO_62_doen_i2c1_pad_sda_oe { \
  101542. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101543. _ezchip_macro_read_value_ &= ~(0xFF); \
  101544. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  101545. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101546. }
  101547. #define SET_GPIO_62_doen_i2c2_pad_sck_oe { \
  101548. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101549. _ezchip_macro_read_value_ &= ~(0xFF); \
  101550. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  101551. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101552. }
  101553. #define SET_GPIO_62_doen_i2c2_pad_sda_oe { \
  101554. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101555. _ezchip_macro_read_value_ &= ~(0xFF); \
  101556. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  101557. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101558. }
  101559. #define SET_GPIO_62_doen_i2c3_pad_sck_oe { \
  101560. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101561. _ezchip_macro_read_value_ &= ~(0xFF); \
  101562. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  101563. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101564. }
  101565. #define SET_GPIO_62_doen_i2c3_pad_sda_oe { \
  101566. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101567. _ezchip_macro_read_value_ &= ~(0xFF); \
  101568. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  101569. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101570. }
  101571. #define SET_GPIO_62_doen_i2srx_bclk_out { \
  101572. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101573. _ezchip_macro_read_value_ &= ~(0xFF); \
  101574. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  101575. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101576. }
  101577. #define SET_GPIO_62_doen_i2srx_bclk_out_oen { \
  101578. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101579. _ezchip_macro_read_value_ &= ~(0xFF); \
  101580. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  101581. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101582. }
  101583. #define SET_GPIO_62_doen_i2srx_lrck_out { \
  101584. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101585. _ezchip_macro_read_value_ &= ~(0xFF); \
  101586. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  101587. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101588. }
  101589. #define SET_GPIO_62_doen_i2srx_lrck_out_oen { \
  101590. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101591. _ezchip_macro_read_value_ &= ~(0xFF); \
  101592. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  101593. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101594. }
  101595. #define SET_GPIO_62_doen_i2srx_mclk_out { \
  101596. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101597. _ezchip_macro_read_value_ &= ~(0xFF); \
  101598. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  101599. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101600. }
  101601. #define SET_GPIO_62_doen_i2stx_bclk_out { \
  101602. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101603. _ezchip_macro_read_value_ &= ~(0xFF); \
  101604. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  101605. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101606. }
  101607. #define SET_GPIO_62_doen_i2stx_bclk_out_oen { \
  101608. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101609. _ezchip_macro_read_value_ &= ~(0xFF); \
  101610. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  101611. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101612. }
  101613. #define SET_GPIO_62_doen_i2stx_lrck_out { \
  101614. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101615. _ezchip_macro_read_value_ &= ~(0xFF); \
  101616. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  101617. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101618. }
  101619. #define SET_GPIO_62_doen_i2stx_lrckout_oen { \
  101620. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101621. _ezchip_macro_read_value_ &= ~(0xFF); \
  101622. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  101623. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101624. }
  101625. #define SET_GPIO_62_doen_i2stx_mclk_out { \
  101626. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101627. _ezchip_macro_read_value_ &= ~(0xFF); \
  101628. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  101629. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101630. }
  101631. #define SET_GPIO_62_doen_i2stx_sdout0 { \
  101632. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101633. _ezchip_macro_read_value_ &= ~(0xFF); \
  101634. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  101635. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101636. }
  101637. #define SET_GPIO_62_doen_i2stx_sdout1 { \
  101638. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101639. _ezchip_macro_read_value_ &= ~(0xFF); \
  101640. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  101641. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101642. }
  101643. #define SET_GPIO_62_doen_lcd_pad_csm_n { \
  101644. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101645. _ezchip_macro_read_value_ &= ~(0xFF); \
  101646. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  101647. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101648. }
  101649. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit0 { \
  101650. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101651. _ezchip_macro_read_value_ &= ~(0xFF); \
  101652. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  101653. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101654. }
  101655. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit1 { \
  101656. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101657. _ezchip_macro_read_value_ &= ~(0xFF); \
  101658. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  101659. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101660. }
  101661. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit2 { \
  101662. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101663. _ezchip_macro_read_value_ &= ~(0xFF); \
  101664. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  101665. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101666. }
  101667. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit3 { \
  101668. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101669. _ezchip_macro_read_value_ &= ~(0xFF); \
  101670. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  101671. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101672. }
  101673. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit4 { \
  101674. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101675. _ezchip_macro_read_value_ &= ~(0xFF); \
  101676. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  101677. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101678. }
  101679. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit5 { \
  101680. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101681. _ezchip_macro_read_value_ &= ~(0xFF); \
  101682. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  101683. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101684. }
  101685. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit6 { \
  101686. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101687. _ezchip_macro_read_value_ &= ~(0xFF); \
  101688. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  101689. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101690. }
  101691. #define SET_GPIO_62_doen_pwm_pad_oe_n_bit7 { \
  101692. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101693. _ezchip_macro_read_value_ &= ~(0xFF); \
  101694. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  101695. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101696. }
  101697. #define SET_GPIO_62_doen_pwm_pad_out_bit0 { \
  101698. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101699. _ezchip_macro_read_value_ &= ~(0xFF); \
  101700. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  101701. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101702. }
  101703. #define SET_GPIO_62_doen_pwm_pad_out_bit1 { \
  101704. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101705. _ezchip_macro_read_value_ &= ~(0xFF); \
  101706. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  101707. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101708. }
  101709. #define SET_GPIO_62_doen_pwm_pad_out_bit2 { \
  101710. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101711. _ezchip_macro_read_value_ &= ~(0xFF); \
  101712. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  101713. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101714. }
  101715. #define SET_GPIO_62_doen_pwm_pad_out_bit3 { \
  101716. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101717. _ezchip_macro_read_value_ &= ~(0xFF); \
  101718. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  101719. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101720. }
  101721. #define SET_GPIO_62_doen_pwm_pad_out_bit4 { \
  101722. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101723. _ezchip_macro_read_value_ &= ~(0xFF); \
  101724. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  101725. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101726. }
  101727. #define SET_GPIO_62_doen_pwm_pad_out_bit5 { \
  101728. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101729. _ezchip_macro_read_value_ &= ~(0xFF); \
  101730. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  101731. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101732. }
  101733. #define SET_GPIO_62_doen_pwm_pad_out_bit6 { \
  101734. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101735. _ezchip_macro_read_value_ &= ~(0xFF); \
  101736. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  101737. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101738. }
  101739. #define SET_GPIO_62_doen_pwm_pad_out_bit7 { \
  101740. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101741. _ezchip_macro_read_value_ &= ~(0xFF); \
  101742. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  101743. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101744. }
  101745. #define SET_GPIO_62_doen_pwmdac_left_out { \
  101746. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101747. _ezchip_macro_read_value_ &= ~(0xFF); \
  101748. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  101749. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101750. }
  101751. #define SET_GPIO_62_doen_pwmdac_right_out { \
  101752. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101753. _ezchip_macro_read_value_ &= ~(0xFF); \
  101754. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  101755. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101756. }
  101757. #define SET_GPIO_62_doen_qspi_csn1_out { \
  101758. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101759. _ezchip_macro_read_value_ &= ~(0xFF); \
  101760. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  101761. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101762. }
  101763. #define SET_GPIO_62_doen_qspi_csn2_out { \
  101764. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101765. _ezchip_macro_read_value_ &= ~(0xFF); \
  101766. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  101767. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101768. }
  101769. #define SET_GPIO_62_doen_qspi_csn3_out { \
  101770. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101771. _ezchip_macro_read_value_ &= ~(0xFF); \
  101772. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  101773. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101774. }
  101775. #define SET_GPIO_62_doen_register23_SCFG_cmsensor_rst0 { \
  101776. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101777. _ezchip_macro_read_value_ &= ~(0xFF); \
  101778. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  101779. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101780. }
  101781. #define SET_GPIO_62_doen_register23_SCFG_cmsensor_rst1 { \
  101782. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101783. _ezchip_macro_read_value_ &= ~(0xFF); \
  101784. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  101785. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101786. }
  101787. #define SET_GPIO_62_doen_register32_SCFG_gmac_phy_rstn { \
  101788. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101789. _ezchip_macro_read_value_ &= ~(0xFF); \
  101790. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  101791. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101792. }
  101793. #define SET_GPIO_62_doen_sdio0_pad_card_power_en { \
  101794. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101795. _ezchip_macro_read_value_ &= ~(0xFF); \
  101796. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  101797. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101798. }
  101799. #define SET_GPIO_62_doen_sdio0_pad_cclk_out { \
  101800. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101801. _ezchip_macro_read_value_ &= ~(0xFF); \
  101802. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  101803. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101804. }
  101805. #define SET_GPIO_62_doen_sdio0_pad_ccmd_oe { \
  101806. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101807. _ezchip_macro_read_value_ &= ~(0xFF); \
  101808. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  101809. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101810. }
  101811. #define SET_GPIO_62_doen_sdio0_pad_ccmd_out { \
  101812. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101813. _ezchip_macro_read_value_ &= ~(0xFF); \
  101814. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  101815. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101816. }
  101817. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit0 { \
  101818. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101819. _ezchip_macro_read_value_ &= ~(0xFF); \
  101820. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  101821. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101822. }
  101823. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit1 { \
  101824. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101825. _ezchip_macro_read_value_ &= ~(0xFF); \
  101826. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  101827. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101828. }
  101829. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit2 { \
  101830. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101831. _ezchip_macro_read_value_ &= ~(0xFF); \
  101832. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  101833. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101834. }
  101835. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit3 { \
  101836. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101837. _ezchip_macro_read_value_ &= ~(0xFF); \
  101838. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  101839. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101840. }
  101841. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit4 { \
  101842. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101843. _ezchip_macro_read_value_ &= ~(0xFF); \
  101844. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  101845. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101846. }
  101847. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit5 { \
  101848. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101849. _ezchip_macro_read_value_ &= ~(0xFF); \
  101850. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  101851. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101852. }
  101853. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit6 { \
  101854. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101855. _ezchip_macro_read_value_ &= ~(0xFF); \
  101856. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  101857. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101858. }
  101859. #define SET_GPIO_62_doen_sdio0_pad_cdata_oe_bit7 { \
  101860. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101861. _ezchip_macro_read_value_ &= ~(0xFF); \
  101862. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  101863. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101864. }
  101865. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit0 { \
  101866. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101867. _ezchip_macro_read_value_ &= ~(0xFF); \
  101868. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  101869. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101870. }
  101871. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit1 { \
  101872. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101873. _ezchip_macro_read_value_ &= ~(0xFF); \
  101874. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  101875. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101876. }
  101877. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit2 { \
  101878. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101879. _ezchip_macro_read_value_ &= ~(0xFF); \
  101880. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  101881. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101882. }
  101883. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit3 { \
  101884. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101885. _ezchip_macro_read_value_ &= ~(0xFF); \
  101886. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  101887. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101888. }
  101889. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit4 { \
  101890. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101891. _ezchip_macro_read_value_ &= ~(0xFF); \
  101892. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  101893. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101894. }
  101895. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit5 { \
  101896. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101897. _ezchip_macro_read_value_ &= ~(0xFF); \
  101898. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  101899. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101900. }
  101901. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit6 { \
  101902. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101903. _ezchip_macro_read_value_ &= ~(0xFF); \
  101904. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  101905. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101906. }
  101907. #define SET_GPIO_62_doen_sdio0_pad_cdata_out_bit7 { \
  101908. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101909. _ezchip_macro_read_value_ &= ~(0xFF); \
  101910. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  101911. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101912. }
  101913. #define SET_GPIO_62_doen_sdio0_pad_rst_n { \
  101914. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101915. _ezchip_macro_read_value_ &= ~(0xFF); \
  101916. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  101917. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101918. }
  101919. #define SET_GPIO_62_doen_sdio1_pad_card_power_en { \
  101920. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101921. _ezchip_macro_read_value_ &= ~(0xFF); \
  101922. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  101923. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101924. }
  101925. #define SET_GPIO_62_doen_sdio1_pad_cclk_out { \
  101926. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101927. _ezchip_macro_read_value_ &= ~(0xFF); \
  101928. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  101929. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101930. }
  101931. #define SET_GPIO_62_doen_sdio1_pad_ccmd_oe { \
  101932. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101933. _ezchip_macro_read_value_ &= ~(0xFF); \
  101934. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  101935. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101936. }
  101937. #define SET_GPIO_62_doen_sdio1_pad_ccmd_out { \
  101938. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101939. _ezchip_macro_read_value_ &= ~(0xFF); \
  101940. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  101941. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101942. }
  101943. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit0 { \
  101944. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101945. _ezchip_macro_read_value_ &= ~(0xFF); \
  101946. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  101947. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101948. }
  101949. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit1 { \
  101950. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101951. _ezchip_macro_read_value_ &= ~(0xFF); \
  101952. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  101953. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101954. }
  101955. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit2 { \
  101956. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101957. _ezchip_macro_read_value_ &= ~(0xFF); \
  101958. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  101959. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101960. }
  101961. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit3 { \
  101962. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101963. _ezchip_macro_read_value_ &= ~(0xFF); \
  101964. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  101965. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101966. }
  101967. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit4 { \
  101968. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101969. _ezchip_macro_read_value_ &= ~(0xFF); \
  101970. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  101971. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101972. }
  101973. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit5 { \
  101974. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101975. _ezchip_macro_read_value_ &= ~(0xFF); \
  101976. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  101977. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101978. }
  101979. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit6 { \
  101980. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101981. _ezchip_macro_read_value_ &= ~(0xFF); \
  101982. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  101983. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101984. }
  101985. #define SET_GPIO_62_doen_sdio1_pad_cdata_oe_bit7 { \
  101986. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101987. _ezchip_macro_read_value_ &= ~(0xFF); \
  101988. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  101989. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101990. }
  101991. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit0 { \
  101992. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101993. _ezchip_macro_read_value_ &= ~(0xFF); \
  101994. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  101995. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  101996. }
  101997. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit1 { \
  101998. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  101999. _ezchip_macro_read_value_ &= ~(0xFF); \
  102000. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  102001. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102002. }
  102003. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit2 { \
  102004. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102005. _ezchip_macro_read_value_ &= ~(0xFF); \
  102006. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  102007. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102008. }
  102009. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit3 { \
  102010. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102011. _ezchip_macro_read_value_ &= ~(0xFF); \
  102012. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  102013. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102014. }
  102015. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit4 { \
  102016. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102017. _ezchip_macro_read_value_ &= ~(0xFF); \
  102018. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  102019. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102020. }
  102021. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit5 { \
  102022. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102023. _ezchip_macro_read_value_ &= ~(0xFF); \
  102024. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  102025. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102026. }
  102027. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit6 { \
  102028. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102029. _ezchip_macro_read_value_ &= ~(0xFF); \
  102030. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  102031. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102032. }
  102033. #define SET_GPIO_62_doen_sdio1_pad_cdata_out_bit7 { \
  102034. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102035. _ezchip_macro_read_value_ &= ~(0xFF); \
  102036. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  102037. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102038. }
  102039. #define SET_GPIO_62_doen_sdio1_pad_rst_n { \
  102040. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102041. _ezchip_macro_read_value_ &= ~(0xFF); \
  102042. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  102043. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102044. }
  102045. #define SET_GPIO_62_doen_spdif_tx_sdout { \
  102046. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102047. _ezchip_macro_read_value_ &= ~(0xFF); \
  102048. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  102049. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102050. }
  102051. #define SET_GPIO_62_doen_spdif_tx_sdout_oen { \
  102052. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102053. _ezchip_macro_read_value_ &= ~(0xFF); \
  102054. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  102055. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102056. }
  102057. #define SET_GPIO_62_doen_spi0_pad_oe_n { \
  102058. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102059. _ezchip_macro_read_value_ &= ~(0xFF); \
  102060. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  102061. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102062. }
  102063. #define SET_GPIO_62_doen_spi0_pad_sck_out { \
  102064. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102065. _ezchip_macro_read_value_ &= ~(0xFF); \
  102066. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  102067. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102068. }
  102069. #define SET_GPIO_62_doen_spi0_pad_ss_0_n { \
  102070. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102071. _ezchip_macro_read_value_ &= ~(0xFF); \
  102072. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  102073. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102074. }
  102075. #define SET_GPIO_62_doen_spi0_pad_ss_1_n { \
  102076. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102077. _ezchip_macro_read_value_ &= ~(0xFF); \
  102078. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  102079. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102080. }
  102081. #define SET_GPIO_62_doen_spi0_pad_txd { \
  102082. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102083. _ezchip_macro_read_value_ &= ~(0xFF); \
  102084. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  102085. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102086. }
  102087. #define SET_GPIO_62_doen_spi1_pad_oe_n { \
  102088. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102089. _ezchip_macro_read_value_ &= ~(0xFF); \
  102090. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  102091. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102092. }
  102093. #define SET_GPIO_62_doen_spi1_pad_sck_out { \
  102094. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102095. _ezchip_macro_read_value_ &= ~(0xFF); \
  102096. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  102097. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102098. }
  102099. #define SET_GPIO_62_doen_spi1_pad_ss_0_n { \
  102100. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102101. _ezchip_macro_read_value_ &= ~(0xFF); \
  102102. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  102103. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102104. }
  102105. #define SET_GPIO_62_doen_spi1_pad_ss_1_n { \
  102106. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102107. _ezchip_macro_read_value_ &= ~(0xFF); \
  102108. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  102109. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102110. }
  102111. #define SET_GPIO_62_doen_spi1_pad_txd { \
  102112. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102113. _ezchip_macro_read_value_ &= ~(0xFF); \
  102114. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  102115. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102116. }
  102117. #define SET_GPIO_62_doen_spi2_pad_oe_n { \
  102118. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102119. _ezchip_macro_read_value_ &= ~(0xFF); \
  102120. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  102121. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102122. }
  102123. #define SET_GPIO_62_doen_spi2_pad_sck_out { \
  102124. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102125. _ezchip_macro_read_value_ &= ~(0xFF); \
  102126. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  102127. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102128. }
  102129. #define SET_GPIO_62_doen_spi2_pad_ss_0_n { \
  102130. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102131. _ezchip_macro_read_value_ &= ~(0xFF); \
  102132. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  102133. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102134. }
  102135. #define SET_GPIO_62_doen_spi2_pad_ss_1_n { \
  102136. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102137. _ezchip_macro_read_value_ &= ~(0xFF); \
  102138. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  102139. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102140. }
  102141. #define SET_GPIO_62_doen_spi2_pad_txd { \
  102142. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102143. _ezchip_macro_read_value_ &= ~(0xFF); \
  102144. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  102145. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102146. }
  102147. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit0 { \
  102148. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102149. _ezchip_macro_read_value_ &= ~(0xFF); \
  102150. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  102151. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102152. }
  102153. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit1 { \
  102154. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102155. _ezchip_macro_read_value_ &= ~(0xFF); \
  102156. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  102157. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102158. }
  102159. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit2 { \
  102160. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102161. _ezchip_macro_read_value_ &= ~(0xFF); \
  102162. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  102163. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102164. }
  102165. #define SET_GPIO_62_doen_spi2ahb_pad_oe_n_bit3 { \
  102166. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102167. _ezchip_macro_read_value_ &= ~(0xFF); \
  102168. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  102169. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102170. }
  102171. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit0 { \
  102172. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102173. _ezchip_macro_read_value_ &= ~(0xFF); \
  102174. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  102175. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102176. }
  102177. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit1 { \
  102178. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102179. _ezchip_macro_read_value_ &= ~(0xFF); \
  102180. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  102181. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102182. }
  102183. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit2 { \
  102184. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102185. _ezchip_macro_read_value_ &= ~(0xFF); \
  102186. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  102187. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102188. }
  102189. #define SET_GPIO_62_doen_spi2ahb_pad_txd_bit3 { \
  102190. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102191. _ezchip_macro_read_value_ &= ~(0xFF); \
  102192. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  102193. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102194. }
  102195. #define SET_GPIO_62_doen_spi3_pad_oe_n { \
  102196. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102197. _ezchip_macro_read_value_ &= ~(0xFF); \
  102198. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  102199. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102200. }
  102201. #define SET_GPIO_62_doen_spi3_pad_sck_out { \
  102202. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102203. _ezchip_macro_read_value_ &= ~(0xFF); \
  102204. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  102205. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102206. }
  102207. #define SET_GPIO_62_doen_spi3_pad_ss_0_n { \
  102208. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102209. _ezchip_macro_read_value_ &= ~(0xFF); \
  102210. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  102211. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102212. }
  102213. #define SET_GPIO_62_doen_spi3_pad_ss_1_n { \
  102214. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102215. _ezchip_macro_read_value_ &= ~(0xFF); \
  102216. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  102217. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102218. }
  102219. #define SET_GPIO_62_doen_spi3_pad_txd { \
  102220. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102221. _ezchip_macro_read_value_ &= ~(0xFF); \
  102222. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  102223. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102224. }
  102225. #define SET_GPIO_62_doen_uart0_pad_dtrn { \
  102226. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102227. _ezchip_macro_read_value_ &= ~(0xFF); \
  102228. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  102229. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102230. }
  102231. #define SET_GPIO_62_doen_uart0_pad_rtsn { \
  102232. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102233. _ezchip_macro_read_value_ &= ~(0xFF); \
  102234. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  102235. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102236. }
  102237. #define SET_GPIO_62_doen_uart0_pad_sout { \
  102238. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102239. _ezchip_macro_read_value_ &= ~(0xFF); \
  102240. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  102241. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102242. }
  102243. #define SET_GPIO_62_doen_uart1_pad_sout { \
  102244. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102245. _ezchip_macro_read_value_ &= ~(0xFF); \
  102246. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  102247. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102248. }
  102249. #define SET_GPIO_62_doen_uart2_pad_dtr_n { \
  102250. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102251. _ezchip_macro_read_value_ &= ~(0xFF); \
  102252. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  102253. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102254. }
  102255. #define SET_GPIO_62_doen_uart2_pad_rts_n { \
  102256. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102257. _ezchip_macro_read_value_ &= ~(0xFF); \
  102258. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  102259. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102260. }
  102261. #define SET_GPIO_62_doen_uart2_pad_sout { \
  102262. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102263. _ezchip_macro_read_value_ &= ~(0xFF); \
  102264. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  102265. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102266. }
  102267. #define SET_GPIO_62_doen_uart3_pad_sout { \
  102268. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102269. _ezchip_macro_read_value_ &= ~(0xFF); \
  102270. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  102271. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102272. }
  102273. #define SET_GPIO_62_doen_usb_drv_bus { \
  102274. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_62_doen_REG_ADDR); \
  102275. _ezchip_macro_read_value_ &= ~(0xFF); \
  102276. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  102277. MA_OUTW(gpio_62_doen_REG_ADDR,_ezchip_macro_read_value_); \
  102278. }
  102279. #define SET_GPIO_63_dout_reverse_(en) { \
  102280. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102281. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  102282. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  102283. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102284. }
  102285. #define SET_GPIO_63_dout_LOW { \
  102286. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102287. _ezchip_macro_read_value_ &= ~(0xFF); \
  102288. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  102289. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102290. }
  102291. #define SET_GPIO_63_dout_HIGH { \
  102292. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102293. _ezchip_macro_read_value_ &= ~(0xFF); \
  102294. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  102295. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102296. }
  102297. #define SET_GPIO_63_dout_clk_gmac_tophyref { \
  102298. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102299. _ezchip_macro_read_value_ &= ~(0xFF); \
  102300. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  102301. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102302. }
  102303. #define SET_GPIO_63_dout_cpu_jtag_tdo { \
  102304. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102305. _ezchip_macro_read_value_ &= ~(0xFF); \
  102306. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  102307. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102308. }
  102309. #define SET_GPIO_63_dout_cpu_jtag_tdo_oen { \
  102310. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102311. _ezchip_macro_read_value_ &= ~(0xFF); \
  102312. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  102313. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102314. }
  102315. #define SET_GPIO_63_dout_dmic_clk_out { \
  102316. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102317. _ezchip_macro_read_value_ &= ~(0xFF); \
  102318. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  102319. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102320. }
  102321. #define SET_GPIO_63_dout_dsp_JTDOEn_pad { \
  102322. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102323. _ezchip_macro_read_value_ &= ~(0xFF); \
  102324. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  102325. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102326. }
  102327. #define SET_GPIO_63_dout_dsp_JTDO_pad { \
  102328. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102329. _ezchip_macro_read_value_ &= ~(0xFF); \
  102330. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  102331. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102332. }
  102333. #define SET_GPIO_63_dout_i2c0_pad_sck_oe { \
  102334. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102335. _ezchip_macro_read_value_ &= ~(0xFF); \
  102336. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  102337. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102338. }
  102339. #define SET_GPIO_63_dout_i2c0_pad_sda_oe { \
  102340. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102341. _ezchip_macro_read_value_ &= ~(0xFF); \
  102342. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  102343. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102344. }
  102345. #define SET_GPIO_63_dout_i2c1_pad_sck_oe { \
  102346. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102347. _ezchip_macro_read_value_ &= ~(0xFF); \
  102348. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  102349. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102350. }
  102351. #define SET_GPIO_63_dout_i2c1_pad_sda_oe { \
  102352. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102353. _ezchip_macro_read_value_ &= ~(0xFF); \
  102354. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  102355. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102356. }
  102357. #define SET_GPIO_63_dout_i2c2_pad_sck_oe { \
  102358. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102359. _ezchip_macro_read_value_ &= ~(0xFF); \
  102360. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  102361. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102362. }
  102363. #define SET_GPIO_63_dout_i2c2_pad_sda_oe { \
  102364. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102365. _ezchip_macro_read_value_ &= ~(0xFF); \
  102366. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  102367. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102368. }
  102369. #define SET_GPIO_63_dout_i2c3_pad_sck_oe { \
  102370. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102371. _ezchip_macro_read_value_ &= ~(0xFF); \
  102372. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  102373. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102374. }
  102375. #define SET_GPIO_63_dout_i2c3_pad_sda_oe { \
  102376. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102377. _ezchip_macro_read_value_ &= ~(0xFF); \
  102378. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  102379. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102380. }
  102381. #define SET_GPIO_63_dout_i2srx_bclk_out { \
  102382. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102383. _ezchip_macro_read_value_ &= ~(0xFF); \
  102384. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  102385. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102386. }
  102387. #define SET_GPIO_63_dout_i2srx_bclk_out_oen { \
  102388. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102389. _ezchip_macro_read_value_ &= ~(0xFF); \
  102390. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  102391. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102392. }
  102393. #define SET_GPIO_63_dout_i2srx_lrck_out { \
  102394. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102395. _ezchip_macro_read_value_ &= ~(0xFF); \
  102396. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  102397. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102398. }
  102399. #define SET_GPIO_63_dout_i2srx_lrck_out_oen { \
  102400. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102401. _ezchip_macro_read_value_ &= ~(0xFF); \
  102402. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  102403. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102404. }
  102405. #define SET_GPIO_63_dout_i2srx_mclk_out { \
  102406. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102407. _ezchip_macro_read_value_ &= ~(0xFF); \
  102408. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  102409. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102410. }
  102411. #define SET_GPIO_63_dout_i2stx_bclk_out { \
  102412. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102413. _ezchip_macro_read_value_ &= ~(0xFF); \
  102414. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  102415. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102416. }
  102417. #define SET_GPIO_63_dout_i2stx_bclk_out_oen { \
  102418. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102419. _ezchip_macro_read_value_ &= ~(0xFF); \
  102420. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  102421. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102422. }
  102423. #define SET_GPIO_63_dout_i2stx_lrck_out { \
  102424. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102425. _ezchip_macro_read_value_ &= ~(0xFF); \
  102426. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  102427. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102428. }
  102429. #define SET_GPIO_63_dout_i2stx_lrckout_oen { \
  102430. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102431. _ezchip_macro_read_value_ &= ~(0xFF); \
  102432. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  102433. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102434. }
  102435. #define SET_GPIO_63_dout_i2stx_mclk_out { \
  102436. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102437. _ezchip_macro_read_value_ &= ~(0xFF); \
  102438. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  102439. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102440. }
  102441. #define SET_GPIO_63_dout_i2stx_sdout0 { \
  102442. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102443. _ezchip_macro_read_value_ &= ~(0xFF); \
  102444. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  102445. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102446. }
  102447. #define SET_GPIO_63_dout_i2stx_sdout1 { \
  102448. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102449. _ezchip_macro_read_value_ &= ~(0xFF); \
  102450. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  102451. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102452. }
  102453. #define SET_GPIO_63_dout_lcd_pad_csm_n { \
  102454. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102455. _ezchip_macro_read_value_ &= ~(0xFF); \
  102456. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  102457. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102458. }
  102459. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit0 { \
  102460. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102461. _ezchip_macro_read_value_ &= ~(0xFF); \
  102462. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  102463. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102464. }
  102465. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit1 { \
  102466. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102467. _ezchip_macro_read_value_ &= ~(0xFF); \
  102468. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  102469. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102470. }
  102471. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit2 { \
  102472. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102473. _ezchip_macro_read_value_ &= ~(0xFF); \
  102474. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  102475. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102476. }
  102477. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit3 { \
  102478. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102479. _ezchip_macro_read_value_ &= ~(0xFF); \
  102480. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  102481. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102482. }
  102483. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit4 { \
  102484. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102485. _ezchip_macro_read_value_ &= ~(0xFF); \
  102486. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  102487. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102488. }
  102489. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit5 { \
  102490. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102491. _ezchip_macro_read_value_ &= ~(0xFF); \
  102492. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  102493. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102494. }
  102495. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit6 { \
  102496. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102497. _ezchip_macro_read_value_ &= ~(0xFF); \
  102498. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  102499. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102500. }
  102501. #define SET_GPIO_63_dout_pwm_pad_oe_n_bit7 { \
  102502. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102503. _ezchip_macro_read_value_ &= ~(0xFF); \
  102504. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  102505. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102506. }
  102507. #define SET_GPIO_63_dout_pwm_pad_out_bit0 { \
  102508. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102509. _ezchip_macro_read_value_ &= ~(0xFF); \
  102510. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  102511. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102512. }
  102513. #define SET_GPIO_63_dout_pwm_pad_out_bit1 { \
  102514. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102515. _ezchip_macro_read_value_ &= ~(0xFF); \
  102516. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  102517. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102518. }
  102519. #define SET_GPIO_63_dout_pwm_pad_out_bit2 { \
  102520. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102521. _ezchip_macro_read_value_ &= ~(0xFF); \
  102522. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  102523. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102524. }
  102525. #define SET_GPIO_63_dout_pwm_pad_out_bit3 { \
  102526. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102527. _ezchip_macro_read_value_ &= ~(0xFF); \
  102528. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  102529. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102530. }
  102531. #define SET_GPIO_63_dout_pwm_pad_out_bit4 { \
  102532. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102533. _ezchip_macro_read_value_ &= ~(0xFF); \
  102534. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  102535. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102536. }
  102537. #define SET_GPIO_63_dout_pwm_pad_out_bit5 { \
  102538. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102539. _ezchip_macro_read_value_ &= ~(0xFF); \
  102540. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  102541. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102542. }
  102543. #define SET_GPIO_63_dout_pwm_pad_out_bit6 { \
  102544. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102545. _ezchip_macro_read_value_ &= ~(0xFF); \
  102546. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  102547. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102548. }
  102549. #define SET_GPIO_63_dout_pwm_pad_out_bit7 { \
  102550. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102551. _ezchip_macro_read_value_ &= ~(0xFF); \
  102552. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  102553. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102554. }
  102555. #define SET_GPIO_63_dout_pwmdac_left_out { \
  102556. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102557. _ezchip_macro_read_value_ &= ~(0xFF); \
  102558. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  102559. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102560. }
  102561. #define SET_GPIO_63_dout_pwmdac_right_out { \
  102562. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102563. _ezchip_macro_read_value_ &= ~(0xFF); \
  102564. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  102565. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102566. }
  102567. #define SET_GPIO_63_dout_qspi_csn1_out { \
  102568. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102569. _ezchip_macro_read_value_ &= ~(0xFF); \
  102570. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  102571. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102572. }
  102573. #define SET_GPIO_63_dout_qspi_csn2_out { \
  102574. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102575. _ezchip_macro_read_value_ &= ~(0xFF); \
  102576. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  102577. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102578. }
  102579. #define SET_GPIO_63_dout_qspi_csn3_out { \
  102580. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102581. _ezchip_macro_read_value_ &= ~(0xFF); \
  102582. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  102583. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102584. }
  102585. #define SET_GPIO_63_dout_register23_SCFG_cmsensor_rst0 { \
  102586. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102587. _ezchip_macro_read_value_ &= ~(0xFF); \
  102588. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  102589. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102590. }
  102591. #define SET_GPIO_63_dout_register23_SCFG_cmsensor_rst1 { \
  102592. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102593. _ezchip_macro_read_value_ &= ~(0xFF); \
  102594. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  102595. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102596. }
  102597. #define SET_GPIO_63_dout_register32_SCFG_gmac_phy_rstn { \
  102598. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102599. _ezchip_macro_read_value_ &= ~(0xFF); \
  102600. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  102601. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102602. }
  102603. #define SET_GPIO_63_dout_sdio0_pad_card_power_en { \
  102604. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102605. _ezchip_macro_read_value_ &= ~(0xFF); \
  102606. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  102607. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102608. }
  102609. #define SET_GPIO_63_dout_sdio0_pad_cclk_out { \
  102610. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102611. _ezchip_macro_read_value_ &= ~(0xFF); \
  102612. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  102613. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102614. }
  102615. #define SET_GPIO_63_dout_sdio0_pad_ccmd_oe { \
  102616. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102617. _ezchip_macro_read_value_ &= ~(0xFF); \
  102618. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  102619. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102620. }
  102621. #define SET_GPIO_63_dout_sdio0_pad_ccmd_out { \
  102622. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102623. _ezchip_macro_read_value_ &= ~(0xFF); \
  102624. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  102625. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102626. }
  102627. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit0 { \
  102628. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102629. _ezchip_macro_read_value_ &= ~(0xFF); \
  102630. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  102631. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102632. }
  102633. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit1 { \
  102634. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102635. _ezchip_macro_read_value_ &= ~(0xFF); \
  102636. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  102637. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102638. }
  102639. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit2 { \
  102640. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102641. _ezchip_macro_read_value_ &= ~(0xFF); \
  102642. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  102643. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102644. }
  102645. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit3 { \
  102646. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102647. _ezchip_macro_read_value_ &= ~(0xFF); \
  102648. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  102649. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102650. }
  102651. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit4 { \
  102652. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102653. _ezchip_macro_read_value_ &= ~(0xFF); \
  102654. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  102655. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102656. }
  102657. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit5 { \
  102658. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102659. _ezchip_macro_read_value_ &= ~(0xFF); \
  102660. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  102661. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102662. }
  102663. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit6 { \
  102664. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102665. _ezchip_macro_read_value_ &= ~(0xFF); \
  102666. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  102667. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102668. }
  102669. #define SET_GPIO_63_dout_sdio0_pad_cdata_oe_bit7 { \
  102670. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102671. _ezchip_macro_read_value_ &= ~(0xFF); \
  102672. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  102673. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102674. }
  102675. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit0 { \
  102676. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102677. _ezchip_macro_read_value_ &= ~(0xFF); \
  102678. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  102679. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102680. }
  102681. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit1 { \
  102682. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102683. _ezchip_macro_read_value_ &= ~(0xFF); \
  102684. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  102685. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102686. }
  102687. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit2 { \
  102688. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102689. _ezchip_macro_read_value_ &= ~(0xFF); \
  102690. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  102691. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102692. }
  102693. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit3 { \
  102694. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102695. _ezchip_macro_read_value_ &= ~(0xFF); \
  102696. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  102697. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102698. }
  102699. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit4 { \
  102700. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102701. _ezchip_macro_read_value_ &= ~(0xFF); \
  102702. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  102703. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102704. }
  102705. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit5 { \
  102706. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102707. _ezchip_macro_read_value_ &= ~(0xFF); \
  102708. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  102709. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102710. }
  102711. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit6 { \
  102712. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102713. _ezchip_macro_read_value_ &= ~(0xFF); \
  102714. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  102715. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102716. }
  102717. #define SET_GPIO_63_dout_sdio0_pad_cdata_out_bit7 { \
  102718. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102719. _ezchip_macro_read_value_ &= ~(0xFF); \
  102720. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  102721. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102722. }
  102723. #define SET_GPIO_63_dout_sdio0_pad_rst_n { \
  102724. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102725. _ezchip_macro_read_value_ &= ~(0xFF); \
  102726. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  102727. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102728. }
  102729. #define SET_GPIO_63_dout_sdio1_pad_card_power_en { \
  102730. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102731. _ezchip_macro_read_value_ &= ~(0xFF); \
  102732. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  102733. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102734. }
  102735. #define SET_GPIO_63_dout_sdio1_pad_cclk_out { \
  102736. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102737. _ezchip_macro_read_value_ &= ~(0xFF); \
  102738. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  102739. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102740. }
  102741. #define SET_GPIO_63_dout_sdio1_pad_ccmd_oe { \
  102742. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102743. _ezchip_macro_read_value_ &= ~(0xFF); \
  102744. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  102745. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102746. }
  102747. #define SET_GPIO_63_dout_sdio1_pad_ccmd_out { \
  102748. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102749. _ezchip_macro_read_value_ &= ~(0xFF); \
  102750. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  102751. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102752. }
  102753. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit0 { \
  102754. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102755. _ezchip_macro_read_value_ &= ~(0xFF); \
  102756. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  102757. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102758. }
  102759. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit1 { \
  102760. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102761. _ezchip_macro_read_value_ &= ~(0xFF); \
  102762. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  102763. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102764. }
  102765. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit2 { \
  102766. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102767. _ezchip_macro_read_value_ &= ~(0xFF); \
  102768. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  102769. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102770. }
  102771. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit3 { \
  102772. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102773. _ezchip_macro_read_value_ &= ~(0xFF); \
  102774. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  102775. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102776. }
  102777. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit4 { \
  102778. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102779. _ezchip_macro_read_value_ &= ~(0xFF); \
  102780. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  102781. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102782. }
  102783. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit5 { \
  102784. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102785. _ezchip_macro_read_value_ &= ~(0xFF); \
  102786. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  102787. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102788. }
  102789. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit6 { \
  102790. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102791. _ezchip_macro_read_value_ &= ~(0xFF); \
  102792. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  102793. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102794. }
  102795. #define SET_GPIO_63_dout_sdio1_pad_cdata_oe_bit7 { \
  102796. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102797. _ezchip_macro_read_value_ &= ~(0xFF); \
  102798. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  102799. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102800. }
  102801. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit0 { \
  102802. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102803. _ezchip_macro_read_value_ &= ~(0xFF); \
  102804. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  102805. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102806. }
  102807. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit1 { \
  102808. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102809. _ezchip_macro_read_value_ &= ~(0xFF); \
  102810. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  102811. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102812. }
  102813. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit2 { \
  102814. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102815. _ezchip_macro_read_value_ &= ~(0xFF); \
  102816. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  102817. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102818. }
  102819. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit3 { \
  102820. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102821. _ezchip_macro_read_value_ &= ~(0xFF); \
  102822. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  102823. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102824. }
  102825. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit4 { \
  102826. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102827. _ezchip_macro_read_value_ &= ~(0xFF); \
  102828. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  102829. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102830. }
  102831. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit5 { \
  102832. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102833. _ezchip_macro_read_value_ &= ~(0xFF); \
  102834. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  102835. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102836. }
  102837. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit6 { \
  102838. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102839. _ezchip_macro_read_value_ &= ~(0xFF); \
  102840. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  102841. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102842. }
  102843. #define SET_GPIO_63_dout_sdio1_pad_cdata_out_bit7 { \
  102844. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102845. _ezchip_macro_read_value_ &= ~(0xFF); \
  102846. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  102847. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102848. }
  102849. #define SET_GPIO_63_dout_sdio1_pad_rst_n { \
  102850. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102851. _ezchip_macro_read_value_ &= ~(0xFF); \
  102852. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  102853. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102854. }
  102855. #define SET_GPIO_63_dout_spdif_tx_sdout { \
  102856. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102857. _ezchip_macro_read_value_ &= ~(0xFF); \
  102858. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  102859. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102860. }
  102861. #define SET_GPIO_63_dout_spdif_tx_sdout_oen { \
  102862. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102863. _ezchip_macro_read_value_ &= ~(0xFF); \
  102864. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  102865. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102866. }
  102867. #define SET_GPIO_63_dout_spi0_pad_oe_n { \
  102868. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102869. _ezchip_macro_read_value_ &= ~(0xFF); \
  102870. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  102871. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102872. }
  102873. #define SET_GPIO_63_dout_spi0_pad_sck_out { \
  102874. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102875. _ezchip_macro_read_value_ &= ~(0xFF); \
  102876. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  102877. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102878. }
  102879. #define SET_GPIO_63_dout_spi0_pad_ss_0_n { \
  102880. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102881. _ezchip_macro_read_value_ &= ~(0xFF); \
  102882. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  102883. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102884. }
  102885. #define SET_GPIO_63_dout_spi0_pad_ss_1_n { \
  102886. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102887. _ezchip_macro_read_value_ &= ~(0xFF); \
  102888. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  102889. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102890. }
  102891. #define SET_GPIO_63_dout_spi0_pad_txd { \
  102892. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102893. _ezchip_macro_read_value_ &= ~(0xFF); \
  102894. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  102895. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102896. }
  102897. #define SET_GPIO_63_dout_spi1_pad_oe_n { \
  102898. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102899. _ezchip_macro_read_value_ &= ~(0xFF); \
  102900. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  102901. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102902. }
  102903. #define SET_GPIO_63_dout_spi1_pad_sck_out { \
  102904. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102905. _ezchip_macro_read_value_ &= ~(0xFF); \
  102906. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  102907. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102908. }
  102909. #define SET_GPIO_63_dout_spi1_pad_ss_0_n { \
  102910. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102911. _ezchip_macro_read_value_ &= ~(0xFF); \
  102912. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  102913. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102914. }
  102915. #define SET_GPIO_63_dout_spi1_pad_ss_1_n { \
  102916. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102917. _ezchip_macro_read_value_ &= ~(0xFF); \
  102918. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  102919. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102920. }
  102921. #define SET_GPIO_63_dout_spi1_pad_txd { \
  102922. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102923. _ezchip_macro_read_value_ &= ~(0xFF); \
  102924. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  102925. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102926. }
  102927. #define SET_GPIO_63_dout_spi2_pad_oe_n { \
  102928. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102929. _ezchip_macro_read_value_ &= ~(0xFF); \
  102930. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  102931. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102932. }
  102933. #define SET_GPIO_63_dout_spi2_pad_sck_out { \
  102934. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102935. _ezchip_macro_read_value_ &= ~(0xFF); \
  102936. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  102937. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102938. }
  102939. #define SET_GPIO_63_dout_spi2_pad_ss_0_n { \
  102940. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102941. _ezchip_macro_read_value_ &= ~(0xFF); \
  102942. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  102943. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102944. }
  102945. #define SET_GPIO_63_dout_spi2_pad_ss_1_n { \
  102946. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102947. _ezchip_macro_read_value_ &= ~(0xFF); \
  102948. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  102949. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102950. }
  102951. #define SET_GPIO_63_dout_spi2_pad_txd { \
  102952. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102953. _ezchip_macro_read_value_ &= ~(0xFF); \
  102954. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  102955. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102956. }
  102957. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit0 { \
  102958. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102959. _ezchip_macro_read_value_ &= ~(0xFF); \
  102960. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  102961. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102962. }
  102963. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit1 { \
  102964. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102965. _ezchip_macro_read_value_ &= ~(0xFF); \
  102966. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  102967. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102968. }
  102969. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit2 { \
  102970. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102971. _ezchip_macro_read_value_ &= ~(0xFF); \
  102972. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  102973. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102974. }
  102975. #define SET_GPIO_63_dout_spi2ahb_pad_oe_n_bit3 { \
  102976. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102977. _ezchip_macro_read_value_ &= ~(0xFF); \
  102978. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  102979. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102980. }
  102981. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit0 { \
  102982. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102983. _ezchip_macro_read_value_ &= ~(0xFF); \
  102984. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  102985. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102986. }
  102987. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit1 { \
  102988. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102989. _ezchip_macro_read_value_ &= ~(0xFF); \
  102990. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  102991. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102992. }
  102993. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit2 { \
  102994. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  102995. _ezchip_macro_read_value_ &= ~(0xFF); \
  102996. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  102997. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  102998. }
  102999. #define SET_GPIO_63_dout_spi2ahb_pad_txd_bit3 { \
  103000. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103001. _ezchip_macro_read_value_ &= ~(0xFF); \
  103002. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  103003. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103004. }
  103005. #define SET_GPIO_63_dout_spi3_pad_oe_n { \
  103006. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103007. _ezchip_macro_read_value_ &= ~(0xFF); \
  103008. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  103009. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103010. }
  103011. #define SET_GPIO_63_dout_spi3_pad_sck_out { \
  103012. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103013. _ezchip_macro_read_value_ &= ~(0xFF); \
  103014. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  103015. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103016. }
  103017. #define SET_GPIO_63_dout_spi3_pad_ss_0_n { \
  103018. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103019. _ezchip_macro_read_value_ &= ~(0xFF); \
  103020. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  103021. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103022. }
  103023. #define SET_GPIO_63_dout_spi3_pad_ss_1_n { \
  103024. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103025. _ezchip_macro_read_value_ &= ~(0xFF); \
  103026. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  103027. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103028. }
  103029. #define SET_GPIO_63_dout_spi3_pad_txd { \
  103030. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103031. _ezchip_macro_read_value_ &= ~(0xFF); \
  103032. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  103033. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103034. }
  103035. #define SET_GPIO_63_dout_uart0_pad_dtrn { \
  103036. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103037. _ezchip_macro_read_value_ &= ~(0xFF); \
  103038. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  103039. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103040. }
  103041. #define SET_GPIO_63_dout_uart0_pad_rtsn { \
  103042. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103043. _ezchip_macro_read_value_ &= ~(0xFF); \
  103044. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  103045. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103046. }
  103047. #define SET_GPIO_63_dout_uart0_pad_sout { \
  103048. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103049. _ezchip_macro_read_value_ &= ~(0xFF); \
  103050. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  103051. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103052. }
  103053. #define SET_GPIO_63_dout_uart1_pad_sout { \
  103054. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103055. _ezchip_macro_read_value_ &= ~(0xFF); \
  103056. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  103057. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103058. }
  103059. #define SET_GPIO_63_dout_uart2_pad_dtr_n { \
  103060. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103061. _ezchip_macro_read_value_ &= ~(0xFF); \
  103062. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  103063. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103064. }
  103065. #define SET_GPIO_63_dout_uart2_pad_rts_n { \
  103066. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103067. _ezchip_macro_read_value_ &= ~(0xFF); \
  103068. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  103069. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103070. }
  103071. #define SET_GPIO_63_dout_uart2_pad_sout { \
  103072. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103073. _ezchip_macro_read_value_ &= ~(0xFF); \
  103074. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  103075. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103076. }
  103077. #define SET_GPIO_63_dout_uart3_pad_sout { \
  103078. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103079. _ezchip_macro_read_value_ &= ~(0xFF); \
  103080. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  103081. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103082. }
  103083. #define SET_GPIO_63_dout_usb_drv_bus { \
  103084. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_dout_REG_ADDR); \
  103085. _ezchip_macro_read_value_ &= ~(0xFF); \
  103086. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  103087. MA_OUTW(gpio_63_dout_REG_ADDR,_ezchip_macro_read_value_); \
  103088. }
  103089. #define SET_GPIO_63_doen_reverse_(en) { \
  103090. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103091. _ezchip_macro_read_value_ &= ~(0x1<<31); \
  103092. _ezchip_macro_read_value_ |= (en&0x1)<<31; \
  103093. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103094. }
  103095. #define SET_GPIO_63_doen_LOW { \
  103096. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103097. _ezchip_macro_read_value_ &= ~(0xFF); \
  103098. _ezchip_macro_read_value_ |= (0x0&0xFF); \
  103099. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103100. }
  103101. #define SET_GPIO_63_doen_HIGH { \
  103102. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103103. _ezchip_macro_read_value_ &= ~(0xFF); \
  103104. _ezchip_macro_read_value_ |= (0x1&0xFF); \
  103105. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103106. }
  103107. #define SET_GPIO_63_doen_clk_gmac_tophyref { \
  103108. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103109. _ezchip_macro_read_value_ &= ~(0xFF); \
  103110. _ezchip_macro_read_value_ |= (0x2&0xFF); \
  103111. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103112. }
  103113. #define SET_GPIO_63_doen_cpu_jtag_tdo { \
  103114. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103115. _ezchip_macro_read_value_ &= ~(0xFF); \
  103116. _ezchip_macro_read_value_ |= (0x3&0xFF); \
  103117. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103118. }
  103119. #define SET_GPIO_63_doen_cpu_jtag_tdo_oen { \
  103120. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103121. _ezchip_macro_read_value_ &= ~(0xFF); \
  103122. _ezchip_macro_read_value_ |= (0x4&0xFF); \
  103123. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103124. }
  103125. #define SET_GPIO_63_doen_dmic_clk_out { \
  103126. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103127. _ezchip_macro_read_value_ &= ~(0xFF); \
  103128. _ezchip_macro_read_value_ |= (0x5&0xFF); \
  103129. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103130. }
  103131. #define SET_GPIO_63_doen_dsp_JTDOEn_pad { \
  103132. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103133. _ezchip_macro_read_value_ &= ~(0xFF); \
  103134. _ezchip_macro_read_value_ |= (0x6&0xFF); \
  103135. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103136. }
  103137. #define SET_GPIO_63_doen_dsp_JTDO_pad { \
  103138. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103139. _ezchip_macro_read_value_ &= ~(0xFF); \
  103140. _ezchip_macro_read_value_ |= (0x7&0xFF); \
  103141. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103142. }
  103143. #define SET_GPIO_63_doen_i2c0_pad_sck_oe { \
  103144. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103145. _ezchip_macro_read_value_ &= ~(0xFF); \
  103146. _ezchip_macro_read_value_ |= (0x8&0xFF); \
  103147. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103148. }
  103149. #define SET_GPIO_63_doen_i2c0_pad_sda_oe { \
  103150. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103151. _ezchip_macro_read_value_ &= ~(0xFF); \
  103152. _ezchip_macro_read_value_ |= (0x9&0xFF); \
  103153. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103154. }
  103155. #define SET_GPIO_63_doen_i2c1_pad_sck_oe { \
  103156. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103157. _ezchip_macro_read_value_ &= ~(0xFF); \
  103158. _ezchip_macro_read_value_ |= (0xA&0xFF); \
  103159. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103160. }
  103161. #define SET_GPIO_63_doen_i2c1_pad_sda_oe { \
  103162. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103163. _ezchip_macro_read_value_ &= ~(0xFF); \
  103164. _ezchip_macro_read_value_ |= (0xB&0xFF); \
  103165. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103166. }
  103167. #define SET_GPIO_63_doen_i2c2_pad_sck_oe { \
  103168. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103169. _ezchip_macro_read_value_ &= ~(0xFF); \
  103170. _ezchip_macro_read_value_ |= (0xC&0xFF); \
  103171. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103172. }
  103173. #define SET_GPIO_63_doen_i2c2_pad_sda_oe { \
  103174. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103175. _ezchip_macro_read_value_ &= ~(0xFF); \
  103176. _ezchip_macro_read_value_ |= (0xD&0xFF); \
  103177. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103178. }
  103179. #define SET_GPIO_63_doen_i2c3_pad_sck_oe { \
  103180. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103181. _ezchip_macro_read_value_ &= ~(0xFF); \
  103182. _ezchip_macro_read_value_ |= (0xE&0xFF); \
  103183. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103184. }
  103185. #define SET_GPIO_63_doen_i2c3_pad_sda_oe { \
  103186. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103187. _ezchip_macro_read_value_ &= ~(0xFF); \
  103188. _ezchip_macro_read_value_ |= (0xF&0xFF); \
  103189. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103190. }
  103191. #define SET_GPIO_63_doen_i2srx_bclk_out { \
  103192. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103193. _ezchip_macro_read_value_ &= ~(0xFF); \
  103194. _ezchip_macro_read_value_ |= (0x10&0xFF); \
  103195. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103196. }
  103197. #define SET_GPIO_63_doen_i2srx_bclk_out_oen { \
  103198. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103199. _ezchip_macro_read_value_ &= ~(0xFF); \
  103200. _ezchip_macro_read_value_ |= (0x11&0xFF); \
  103201. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103202. }
  103203. #define SET_GPIO_63_doen_i2srx_lrck_out { \
  103204. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103205. _ezchip_macro_read_value_ &= ~(0xFF); \
  103206. _ezchip_macro_read_value_ |= (0x12&0xFF); \
  103207. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103208. }
  103209. #define SET_GPIO_63_doen_i2srx_lrck_out_oen { \
  103210. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103211. _ezchip_macro_read_value_ &= ~(0xFF); \
  103212. _ezchip_macro_read_value_ |= (0x13&0xFF); \
  103213. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103214. }
  103215. #define SET_GPIO_63_doen_i2srx_mclk_out { \
  103216. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103217. _ezchip_macro_read_value_ &= ~(0xFF); \
  103218. _ezchip_macro_read_value_ |= (0x14&0xFF); \
  103219. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103220. }
  103221. #define SET_GPIO_63_doen_i2stx_bclk_out { \
  103222. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103223. _ezchip_macro_read_value_ &= ~(0xFF); \
  103224. _ezchip_macro_read_value_ |= (0x15&0xFF); \
  103225. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103226. }
  103227. #define SET_GPIO_63_doen_i2stx_bclk_out_oen { \
  103228. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103229. _ezchip_macro_read_value_ &= ~(0xFF); \
  103230. _ezchip_macro_read_value_ |= (0x16&0xFF); \
  103231. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103232. }
  103233. #define SET_GPIO_63_doen_i2stx_lrck_out { \
  103234. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103235. _ezchip_macro_read_value_ &= ~(0xFF); \
  103236. _ezchip_macro_read_value_ |= (0x17&0xFF); \
  103237. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103238. }
  103239. #define SET_GPIO_63_doen_i2stx_lrckout_oen { \
  103240. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103241. _ezchip_macro_read_value_ &= ~(0xFF); \
  103242. _ezchip_macro_read_value_ |= (0x18&0xFF); \
  103243. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103244. }
  103245. #define SET_GPIO_63_doen_i2stx_mclk_out { \
  103246. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103247. _ezchip_macro_read_value_ &= ~(0xFF); \
  103248. _ezchip_macro_read_value_ |= (0x19&0xFF); \
  103249. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103250. }
  103251. #define SET_GPIO_63_doen_i2stx_sdout0 { \
  103252. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103253. _ezchip_macro_read_value_ &= ~(0xFF); \
  103254. _ezchip_macro_read_value_ |= (0x1A&0xFF); \
  103255. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103256. }
  103257. #define SET_GPIO_63_doen_i2stx_sdout1 { \
  103258. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103259. _ezchip_macro_read_value_ &= ~(0xFF); \
  103260. _ezchip_macro_read_value_ |= (0x1B&0xFF); \
  103261. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103262. }
  103263. #define SET_GPIO_63_doen_lcd_pad_csm_n { \
  103264. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103265. _ezchip_macro_read_value_ &= ~(0xFF); \
  103266. _ezchip_macro_read_value_ |= (0x1C&0xFF); \
  103267. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103268. }
  103269. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit0 { \
  103270. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103271. _ezchip_macro_read_value_ &= ~(0xFF); \
  103272. _ezchip_macro_read_value_ |= (0x1D&0xFF); \
  103273. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103274. }
  103275. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit1 { \
  103276. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103277. _ezchip_macro_read_value_ &= ~(0xFF); \
  103278. _ezchip_macro_read_value_ |= (0x1E&0xFF); \
  103279. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103280. }
  103281. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit2 { \
  103282. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103283. _ezchip_macro_read_value_ &= ~(0xFF); \
  103284. _ezchip_macro_read_value_ |= (0x1F&0xFF); \
  103285. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103286. }
  103287. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit3 { \
  103288. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103289. _ezchip_macro_read_value_ &= ~(0xFF); \
  103290. _ezchip_macro_read_value_ |= (0x20&0xFF); \
  103291. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103292. }
  103293. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit4 { \
  103294. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103295. _ezchip_macro_read_value_ &= ~(0xFF); \
  103296. _ezchip_macro_read_value_ |= (0x21&0xFF); \
  103297. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103298. }
  103299. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit5 { \
  103300. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103301. _ezchip_macro_read_value_ &= ~(0xFF); \
  103302. _ezchip_macro_read_value_ |= (0x22&0xFF); \
  103303. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103304. }
  103305. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit6 { \
  103306. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103307. _ezchip_macro_read_value_ &= ~(0xFF); \
  103308. _ezchip_macro_read_value_ |= (0x23&0xFF); \
  103309. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103310. }
  103311. #define SET_GPIO_63_doen_pwm_pad_oe_n_bit7 { \
  103312. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103313. _ezchip_macro_read_value_ &= ~(0xFF); \
  103314. _ezchip_macro_read_value_ |= (0x24&0xFF); \
  103315. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103316. }
  103317. #define SET_GPIO_63_doen_pwm_pad_out_bit0 { \
  103318. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103319. _ezchip_macro_read_value_ &= ~(0xFF); \
  103320. _ezchip_macro_read_value_ |= (0x25&0xFF); \
  103321. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103322. }
  103323. #define SET_GPIO_63_doen_pwm_pad_out_bit1 { \
  103324. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103325. _ezchip_macro_read_value_ &= ~(0xFF); \
  103326. _ezchip_macro_read_value_ |= (0x26&0xFF); \
  103327. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103328. }
  103329. #define SET_GPIO_63_doen_pwm_pad_out_bit2 { \
  103330. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103331. _ezchip_macro_read_value_ &= ~(0xFF); \
  103332. _ezchip_macro_read_value_ |= (0x27&0xFF); \
  103333. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103334. }
  103335. #define SET_GPIO_63_doen_pwm_pad_out_bit3 { \
  103336. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103337. _ezchip_macro_read_value_ &= ~(0xFF); \
  103338. _ezchip_macro_read_value_ |= (0x28&0xFF); \
  103339. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103340. }
  103341. #define SET_GPIO_63_doen_pwm_pad_out_bit4 { \
  103342. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103343. _ezchip_macro_read_value_ &= ~(0xFF); \
  103344. _ezchip_macro_read_value_ |= (0x29&0xFF); \
  103345. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103346. }
  103347. #define SET_GPIO_63_doen_pwm_pad_out_bit5 { \
  103348. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103349. _ezchip_macro_read_value_ &= ~(0xFF); \
  103350. _ezchip_macro_read_value_ |= (0x2A&0xFF); \
  103351. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103352. }
  103353. #define SET_GPIO_63_doen_pwm_pad_out_bit6 { \
  103354. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103355. _ezchip_macro_read_value_ &= ~(0xFF); \
  103356. _ezchip_macro_read_value_ |= (0x2B&0xFF); \
  103357. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103358. }
  103359. #define SET_GPIO_63_doen_pwm_pad_out_bit7 { \
  103360. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103361. _ezchip_macro_read_value_ &= ~(0xFF); \
  103362. _ezchip_macro_read_value_ |= (0x2C&0xFF); \
  103363. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103364. }
  103365. #define SET_GPIO_63_doen_pwmdac_left_out { \
  103366. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103367. _ezchip_macro_read_value_ &= ~(0xFF); \
  103368. _ezchip_macro_read_value_ |= (0x2D&0xFF); \
  103369. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103370. }
  103371. #define SET_GPIO_63_doen_pwmdac_right_out { \
  103372. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103373. _ezchip_macro_read_value_ &= ~(0xFF); \
  103374. _ezchip_macro_read_value_ |= (0x2E&0xFF); \
  103375. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103376. }
  103377. #define SET_GPIO_63_doen_qspi_csn1_out { \
  103378. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103379. _ezchip_macro_read_value_ &= ~(0xFF); \
  103380. _ezchip_macro_read_value_ |= (0x2F&0xFF); \
  103381. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103382. }
  103383. #define SET_GPIO_63_doen_qspi_csn2_out { \
  103384. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103385. _ezchip_macro_read_value_ &= ~(0xFF); \
  103386. _ezchip_macro_read_value_ |= (0x30&0xFF); \
  103387. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103388. }
  103389. #define SET_GPIO_63_doen_qspi_csn3_out { \
  103390. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103391. _ezchip_macro_read_value_ &= ~(0xFF); \
  103392. _ezchip_macro_read_value_ |= (0x31&0xFF); \
  103393. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103394. }
  103395. #define SET_GPIO_63_doen_register23_SCFG_cmsensor_rst0 { \
  103396. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103397. _ezchip_macro_read_value_ &= ~(0xFF); \
  103398. _ezchip_macro_read_value_ |= (0x32&0xFF); \
  103399. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103400. }
  103401. #define SET_GPIO_63_doen_register23_SCFG_cmsensor_rst1 { \
  103402. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103403. _ezchip_macro_read_value_ &= ~(0xFF); \
  103404. _ezchip_macro_read_value_ |= (0x33&0xFF); \
  103405. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103406. }
  103407. #define SET_GPIO_63_doen_register32_SCFG_gmac_phy_rstn { \
  103408. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103409. _ezchip_macro_read_value_ &= ~(0xFF); \
  103410. _ezchip_macro_read_value_ |= (0x34&0xFF); \
  103411. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103412. }
  103413. #define SET_GPIO_63_doen_sdio0_pad_card_power_en { \
  103414. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103415. _ezchip_macro_read_value_ &= ~(0xFF); \
  103416. _ezchip_macro_read_value_ |= (0x35&0xFF); \
  103417. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103418. }
  103419. #define SET_GPIO_63_doen_sdio0_pad_cclk_out { \
  103420. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103421. _ezchip_macro_read_value_ &= ~(0xFF); \
  103422. _ezchip_macro_read_value_ |= (0x36&0xFF); \
  103423. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103424. }
  103425. #define SET_GPIO_63_doen_sdio0_pad_ccmd_oe { \
  103426. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103427. _ezchip_macro_read_value_ &= ~(0xFF); \
  103428. _ezchip_macro_read_value_ |= (0x37&0xFF); \
  103429. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103430. }
  103431. #define SET_GPIO_63_doen_sdio0_pad_ccmd_out { \
  103432. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103433. _ezchip_macro_read_value_ &= ~(0xFF); \
  103434. _ezchip_macro_read_value_ |= (0x38&0xFF); \
  103435. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103436. }
  103437. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit0 { \
  103438. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103439. _ezchip_macro_read_value_ &= ~(0xFF); \
  103440. _ezchip_macro_read_value_ |= (0x39&0xFF); \
  103441. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103442. }
  103443. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit1 { \
  103444. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103445. _ezchip_macro_read_value_ &= ~(0xFF); \
  103446. _ezchip_macro_read_value_ |= (0x3A&0xFF); \
  103447. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103448. }
  103449. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit2 { \
  103450. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103451. _ezchip_macro_read_value_ &= ~(0xFF); \
  103452. _ezchip_macro_read_value_ |= (0x3B&0xFF); \
  103453. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103454. }
  103455. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit3 { \
  103456. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103457. _ezchip_macro_read_value_ &= ~(0xFF); \
  103458. _ezchip_macro_read_value_ |= (0x3C&0xFF); \
  103459. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103460. }
  103461. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit4 { \
  103462. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103463. _ezchip_macro_read_value_ &= ~(0xFF); \
  103464. _ezchip_macro_read_value_ |= (0x3D&0xFF); \
  103465. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103466. }
  103467. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit5 { \
  103468. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103469. _ezchip_macro_read_value_ &= ~(0xFF); \
  103470. _ezchip_macro_read_value_ |= (0x3E&0xFF); \
  103471. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103472. }
  103473. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit6 { \
  103474. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103475. _ezchip_macro_read_value_ &= ~(0xFF); \
  103476. _ezchip_macro_read_value_ |= (0x3F&0xFF); \
  103477. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103478. }
  103479. #define SET_GPIO_63_doen_sdio0_pad_cdata_oe_bit7 { \
  103480. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103481. _ezchip_macro_read_value_ &= ~(0xFF); \
  103482. _ezchip_macro_read_value_ |= (0x40&0xFF); \
  103483. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103484. }
  103485. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit0 { \
  103486. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103487. _ezchip_macro_read_value_ &= ~(0xFF); \
  103488. _ezchip_macro_read_value_ |= (0x41&0xFF); \
  103489. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103490. }
  103491. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit1 { \
  103492. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103493. _ezchip_macro_read_value_ &= ~(0xFF); \
  103494. _ezchip_macro_read_value_ |= (0x42&0xFF); \
  103495. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103496. }
  103497. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit2 { \
  103498. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103499. _ezchip_macro_read_value_ &= ~(0xFF); \
  103500. _ezchip_macro_read_value_ |= (0x43&0xFF); \
  103501. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103502. }
  103503. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit3 { \
  103504. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103505. _ezchip_macro_read_value_ &= ~(0xFF); \
  103506. _ezchip_macro_read_value_ |= (0x44&0xFF); \
  103507. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103508. }
  103509. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit4 { \
  103510. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103511. _ezchip_macro_read_value_ &= ~(0xFF); \
  103512. _ezchip_macro_read_value_ |= (0x45&0xFF); \
  103513. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103514. }
  103515. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit5 { \
  103516. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103517. _ezchip_macro_read_value_ &= ~(0xFF); \
  103518. _ezchip_macro_read_value_ |= (0x46&0xFF); \
  103519. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103520. }
  103521. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit6 { \
  103522. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103523. _ezchip_macro_read_value_ &= ~(0xFF); \
  103524. _ezchip_macro_read_value_ |= (0x47&0xFF); \
  103525. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103526. }
  103527. #define SET_GPIO_63_doen_sdio0_pad_cdata_out_bit7 { \
  103528. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103529. _ezchip_macro_read_value_ &= ~(0xFF); \
  103530. _ezchip_macro_read_value_ |= (0x48&0xFF); \
  103531. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103532. }
  103533. #define SET_GPIO_63_doen_sdio0_pad_rst_n { \
  103534. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103535. _ezchip_macro_read_value_ &= ~(0xFF); \
  103536. _ezchip_macro_read_value_ |= (0x49&0xFF); \
  103537. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103538. }
  103539. #define SET_GPIO_63_doen_sdio1_pad_card_power_en { \
  103540. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103541. _ezchip_macro_read_value_ &= ~(0xFF); \
  103542. _ezchip_macro_read_value_ |= (0x4A&0xFF); \
  103543. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103544. }
  103545. #define SET_GPIO_63_doen_sdio1_pad_cclk_out { \
  103546. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103547. _ezchip_macro_read_value_ &= ~(0xFF); \
  103548. _ezchip_macro_read_value_ |= (0x4B&0xFF); \
  103549. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103550. }
  103551. #define SET_GPIO_63_doen_sdio1_pad_ccmd_oe { \
  103552. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103553. _ezchip_macro_read_value_ &= ~(0xFF); \
  103554. _ezchip_macro_read_value_ |= (0x4C&0xFF); \
  103555. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103556. }
  103557. #define SET_GPIO_63_doen_sdio1_pad_ccmd_out { \
  103558. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103559. _ezchip_macro_read_value_ &= ~(0xFF); \
  103560. _ezchip_macro_read_value_ |= (0x4D&0xFF); \
  103561. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103562. }
  103563. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit0 { \
  103564. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103565. _ezchip_macro_read_value_ &= ~(0xFF); \
  103566. _ezchip_macro_read_value_ |= (0x4E&0xFF); \
  103567. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103568. }
  103569. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit1 { \
  103570. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103571. _ezchip_macro_read_value_ &= ~(0xFF); \
  103572. _ezchip_macro_read_value_ |= (0x4F&0xFF); \
  103573. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103574. }
  103575. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit2 { \
  103576. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103577. _ezchip_macro_read_value_ &= ~(0xFF); \
  103578. _ezchip_macro_read_value_ |= (0x50&0xFF); \
  103579. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103580. }
  103581. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit3 { \
  103582. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103583. _ezchip_macro_read_value_ &= ~(0xFF); \
  103584. _ezchip_macro_read_value_ |= (0x51&0xFF); \
  103585. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103586. }
  103587. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit4 { \
  103588. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103589. _ezchip_macro_read_value_ &= ~(0xFF); \
  103590. _ezchip_macro_read_value_ |= (0x52&0xFF); \
  103591. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103592. }
  103593. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit5 { \
  103594. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103595. _ezchip_macro_read_value_ &= ~(0xFF); \
  103596. _ezchip_macro_read_value_ |= (0x53&0xFF); \
  103597. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103598. }
  103599. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit6 { \
  103600. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103601. _ezchip_macro_read_value_ &= ~(0xFF); \
  103602. _ezchip_macro_read_value_ |= (0x54&0xFF); \
  103603. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103604. }
  103605. #define SET_GPIO_63_doen_sdio1_pad_cdata_oe_bit7 { \
  103606. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103607. _ezchip_macro_read_value_ &= ~(0xFF); \
  103608. _ezchip_macro_read_value_ |= (0x55&0xFF); \
  103609. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103610. }
  103611. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit0 { \
  103612. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103613. _ezchip_macro_read_value_ &= ~(0xFF); \
  103614. _ezchip_macro_read_value_ |= (0x56&0xFF); \
  103615. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103616. }
  103617. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit1 { \
  103618. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103619. _ezchip_macro_read_value_ &= ~(0xFF); \
  103620. _ezchip_macro_read_value_ |= (0x57&0xFF); \
  103621. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103622. }
  103623. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit2 { \
  103624. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103625. _ezchip_macro_read_value_ &= ~(0xFF); \
  103626. _ezchip_macro_read_value_ |= (0x58&0xFF); \
  103627. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103628. }
  103629. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit3 { \
  103630. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103631. _ezchip_macro_read_value_ &= ~(0xFF); \
  103632. _ezchip_macro_read_value_ |= (0x59&0xFF); \
  103633. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103634. }
  103635. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit4 { \
  103636. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103637. _ezchip_macro_read_value_ &= ~(0xFF); \
  103638. _ezchip_macro_read_value_ |= (0x5A&0xFF); \
  103639. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103640. }
  103641. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit5 { \
  103642. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103643. _ezchip_macro_read_value_ &= ~(0xFF); \
  103644. _ezchip_macro_read_value_ |= (0x5B&0xFF); \
  103645. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103646. }
  103647. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit6 { \
  103648. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103649. _ezchip_macro_read_value_ &= ~(0xFF); \
  103650. _ezchip_macro_read_value_ |= (0x5C&0xFF); \
  103651. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103652. }
  103653. #define SET_GPIO_63_doen_sdio1_pad_cdata_out_bit7 { \
  103654. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103655. _ezchip_macro_read_value_ &= ~(0xFF); \
  103656. _ezchip_macro_read_value_ |= (0x5D&0xFF); \
  103657. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103658. }
  103659. #define SET_GPIO_63_doen_sdio1_pad_rst_n { \
  103660. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103661. _ezchip_macro_read_value_ &= ~(0xFF); \
  103662. _ezchip_macro_read_value_ |= (0x5E&0xFF); \
  103663. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103664. }
  103665. #define SET_GPIO_63_doen_spdif_tx_sdout { \
  103666. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103667. _ezchip_macro_read_value_ &= ~(0xFF); \
  103668. _ezchip_macro_read_value_ |= (0x5F&0xFF); \
  103669. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103670. }
  103671. #define SET_GPIO_63_doen_spdif_tx_sdout_oen { \
  103672. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103673. _ezchip_macro_read_value_ &= ~(0xFF); \
  103674. _ezchip_macro_read_value_ |= (0x60&0xFF); \
  103675. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103676. }
  103677. #define SET_GPIO_63_doen_spi0_pad_oe_n { \
  103678. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103679. _ezchip_macro_read_value_ &= ~(0xFF); \
  103680. _ezchip_macro_read_value_ |= (0x61&0xFF); \
  103681. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103682. }
  103683. #define SET_GPIO_63_doen_spi0_pad_sck_out { \
  103684. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103685. _ezchip_macro_read_value_ &= ~(0xFF); \
  103686. _ezchip_macro_read_value_ |= (0x62&0xFF); \
  103687. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103688. }
  103689. #define SET_GPIO_63_doen_spi0_pad_ss_0_n { \
  103690. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103691. _ezchip_macro_read_value_ &= ~(0xFF); \
  103692. _ezchip_macro_read_value_ |= (0x63&0xFF); \
  103693. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103694. }
  103695. #define SET_GPIO_63_doen_spi0_pad_ss_1_n { \
  103696. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103697. _ezchip_macro_read_value_ &= ~(0xFF); \
  103698. _ezchip_macro_read_value_ |= (0x64&0xFF); \
  103699. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103700. }
  103701. #define SET_GPIO_63_doen_spi0_pad_txd { \
  103702. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103703. _ezchip_macro_read_value_ &= ~(0xFF); \
  103704. _ezchip_macro_read_value_ |= (0x65&0xFF); \
  103705. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103706. }
  103707. #define SET_GPIO_63_doen_spi1_pad_oe_n { \
  103708. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103709. _ezchip_macro_read_value_ &= ~(0xFF); \
  103710. _ezchip_macro_read_value_ |= (0x66&0xFF); \
  103711. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103712. }
  103713. #define SET_GPIO_63_doen_spi1_pad_sck_out { \
  103714. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103715. _ezchip_macro_read_value_ &= ~(0xFF); \
  103716. _ezchip_macro_read_value_ |= (0x67&0xFF); \
  103717. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103718. }
  103719. #define SET_GPIO_63_doen_spi1_pad_ss_0_n { \
  103720. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103721. _ezchip_macro_read_value_ &= ~(0xFF); \
  103722. _ezchip_macro_read_value_ |= (0x68&0xFF); \
  103723. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103724. }
  103725. #define SET_GPIO_63_doen_spi1_pad_ss_1_n { \
  103726. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103727. _ezchip_macro_read_value_ &= ~(0xFF); \
  103728. _ezchip_macro_read_value_ |= (0x69&0xFF); \
  103729. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103730. }
  103731. #define SET_GPIO_63_doen_spi1_pad_txd { \
  103732. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103733. _ezchip_macro_read_value_ &= ~(0xFF); \
  103734. _ezchip_macro_read_value_ |= (0x6A&0xFF); \
  103735. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103736. }
  103737. #define SET_GPIO_63_doen_spi2_pad_oe_n { \
  103738. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103739. _ezchip_macro_read_value_ &= ~(0xFF); \
  103740. _ezchip_macro_read_value_ |= (0x6B&0xFF); \
  103741. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103742. }
  103743. #define SET_GPIO_63_doen_spi2_pad_sck_out { \
  103744. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103745. _ezchip_macro_read_value_ &= ~(0xFF); \
  103746. _ezchip_macro_read_value_ |= (0x6C&0xFF); \
  103747. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103748. }
  103749. #define SET_GPIO_63_doen_spi2_pad_ss_0_n { \
  103750. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103751. _ezchip_macro_read_value_ &= ~(0xFF); \
  103752. _ezchip_macro_read_value_ |= (0x6D&0xFF); \
  103753. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103754. }
  103755. #define SET_GPIO_63_doen_spi2_pad_ss_1_n { \
  103756. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103757. _ezchip_macro_read_value_ &= ~(0xFF); \
  103758. _ezchip_macro_read_value_ |= (0x6E&0xFF); \
  103759. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103760. }
  103761. #define SET_GPIO_63_doen_spi2_pad_txd { \
  103762. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103763. _ezchip_macro_read_value_ &= ~(0xFF); \
  103764. _ezchip_macro_read_value_ |= (0x6F&0xFF); \
  103765. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103766. }
  103767. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit0 { \
  103768. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103769. _ezchip_macro_read_value_ &= ~(0xFF); \
  103770. _ezchip_macro_read_value_ |= (0x70&0xFF); \
  103771. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103772. }
  103773. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit1 { \
  103774. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103775. _ezchip_macro_read_value_ &= ~(0xFF); \
  103776. _ezchip_macro_read_value_ |= (0x71&0xFF); \
  103777. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103778. }
  103779. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit2 { \
  103780. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103781. _ezchip_macro_read_value_ &= ~(0xFF); \
  103782. _ezchip_macro_read_value_ |= (0x72&0xFF); \
  103783. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103784. }
  103785. #define SET_GPIO_63_doen_spi2ahb_pad_oe_n_bit3 { \
  103786. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103787. _ezchip_macro_read_value_ &= ~(0xFF); \
  103788. _ezchip_macro_read_value_ |= (0x73&0xFF); \
  103789. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103790. }
  103791. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit0 { \
  103792. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103793. _ezchip_macro_read_value_ &= ~(0xFF); \
  103794. _ezchip_macro_read_value_ |= (0x74&0xFF); \
  103795. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103796. }
  103797. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit1 { \
  103798. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103799. _ezchip_macro_read_value_ &= ~(0xFF); \
  103800. _ezchip_macro_read_value_ |= (0x75&0xFF); \
  103801. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103802. }
  103803. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit2 { \
  103804. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103805. _ezchip_macro_read_value_ &= ~(0xFF); \
  103806. _ezchip_macro_read_value_ |= (0x76&0xFF); \
  103807. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103808. }
  103809. #define SET_GPIO_63_doen_spi2ahb_pad_txd_bit3 { \
  103810. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103811. _ezchip_macro_read_value_ &= ~(0xFF); \
  103812. _ezchip_macro_read_value_ |= (0x77&0xFF); \
  103813. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103814. }
  103815. #define SET_GPIO_63_doen_spi3_pad_oe_n { \
  103816. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103817. _ezchip_macro_read_value_ &= ~(0xFF); \
  103818. _ezchip_macro_read_value_ |= (0x78&0xFF); \
  103819. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103820. }
  103821. #define SET_GPIO_63_doen_spi3_pad_sck_out { \
  103822. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103823. _ezchip_macro_read_value_ &= ~(0xFF); \
  103824. _ezchip_macro_read_value_ |= (0x79&0xFF); \
  103825. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103826. }
  103827. #define SET_GPIO_63_doen_spi3_pad_ss_0_n { \
  103828. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103829. _ezchip_macro_read_value_ &= ~(0xFF); \
  103830. _ezchip_macro_read_value_ |= (0x7A&0xFF); \
  103831. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103832. }
  103833. #define SET_GPIO_63_doen_spi3_pad_ss_1_n { \
  103834. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103835. _ezchip_macro_read_value_ &= ~(0xFF); \
  103836. _ezchip_macro_read_value_ |= (0x7B&0xFF); \
  103837. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103838. }
  103839. #define SET_GPIO_63_doen_spi3_pad_txd { \
  103840. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103841. _ezchip_macro_read_value_ &= ~(0xFF); \
  103842. _ezchip_macro_read_value_ |= (0x7C&0xFF); \
  103843. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103844. }
  103845. #define SET_GPIO_63_doen_uart0_pad_dtrn { \
  103846. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103847. _ezchip_macro_read_value_ &= ~(0xFF); \
  103848. _ezchip_macro_read_value_ |= (0x7D&0xFF); \
  103849. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103850. }
  103851. #define SET_GPIO_63_doen_uart0_pad_rtsn { \
  103852. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103853. _ezchip_macro_read_value_ &= ~(0xFF); \
  103854. _ezchip_macro_read_value_ |= (0x7E&0xFF); \
  103855. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103856. }
  103857. #define SET_GPIO_63_doen_uart0_pad_sout { \
  103858. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103859. _ezchip_macro_read_value_ &= ~(0xFF); \
  103860. _ezchip_macro_read_value_ |= (0x7F&0xFF); \
  103861. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103862. }
  103863. #define SET_GPIO_63_doen_uart1_pad_sout { \
  103864. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103865. _ezchip_macro_read_value_ &= ~(0xFF); \
  103866. _ezchip_macro_read_value_ |= (0x80&0xFF); \
  103867. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103868. }
  103869. #define SET_GPIO_63_doen_uart2_pad_dtr_n { \
  103870. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103871. _ezchip_macro_read_value_ &= ~(0xFF); \
  103872. _ezchip_macro_read_value_ |= (0x81&0xFF); \
  103873. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103874. }
  103875. #define SET_GPIO_63_doen_uart2_pad_rts_n { \
  103876. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103877. _ezchip_macro_read_value_ &= ~(0xFF); \
  103878. _ezchip_macro_read_value_ |= (0x82&0xFF); \
  103879. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103880. }
  103881. #define SET_GPIO_63_doen_uart2_pad_sout { \
  103882. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103883. _ezchip_macro_read_value_ &= ~(0xFF); \
  103884. _ezchip_macro_read_value_ |= (0x83&0xFF); \
  103885. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103886. }
  103887. #define SET_GPIO_63_doen_uart3_pad_sout { \
  103888. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103889. _ezchip_macro_read_value_ &= ~(0xFF); \
  103890. _ezchip_macro_read_value_ |= (0x84&0xFF); \
  103891. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103892. }
  103893. #define SET_GPIO_63_doen_usb_drv_bus { \
  103894. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_63_doen_REG_ADDR); \
  103895. _ezchip_macro_read_value_ &= ~(0xFF); \
  103896. _ezchip_macro_read_value_ |= (0x85&0xFF); \
  103897. MA_OUTW(gpio_63_doen_REG_ADDR,_ezchip_macro_read_value_); \
  103898. }
  103899. #define SET_GPIO_cpu_jtag_tck(gpio) { \
  103900. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tck_REG_ADDR); \
  103901. _ezchip_macro_read_value_ &= ~(0xFF); \
  103902. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103903. MA_OUTW(gpio_cpu_jtag_tck_REG_ADDR,_ezchip_macro_read_value_); \
  103904. }
  103905. #define SET_GPIO_cpu_jtag_tdi(gpio) { \
  103906. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tdi_REG_ADDR); \
  103907. _ezchip_macro_read_value_ &= ~(0xFF); \
  103908. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103909. MA_OUTW(gpio_cpu_jtag_tdi_REG_ADDR,_ezchip_macro_read_value_); \
  103910. }
  103911. #define SET_GPIO_cpu_jtag_tms(gpio) { \
  103912. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_tms_REG_ADDR); \
  103913. _ezchip_macro_read_value_ &= ~(0xFF); \
  103914. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103915. MA_OUTW(gpio_cpu_jtag_tms_REG_ADDR,_ezchip_macro_read_value_); \
  103916. }
  103917. #define SET_GPIO_cpu_jtag_trst(gpio) { \
  103918. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_cpu_jtag_trst_REG_ADDR); \
  103919. _ezchip_macro_read_value_ &= ~(0xFF); \
  103920. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103921. MA_OUTW(gpio_cpu_jtag_trst_REG_ADDR,_ezchip_macro_read_value_); \
  103922. }
  103923. #define SET_GPIO_dmic_sdin_bit0(gpio) { \
  103924. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dmic_sdin_bit0_REG_ADDR); \
  103925. _ezchip_macro_read_value_ &= ~(0xFF); \
  103926. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103927. MA_OUTW(gpio_dmic_sdin_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  103928. }
  103929. #define SET_GPIO_dmic_sdin_bit1(gpio) { \
  103930. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dmic_sdin_bit1_REG_ADDR); \
  103931. _ezchip_macro_read_value_ &= ~(0xFF); \
  103932. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103933. MA_OUTW(gpio_dmic_sdin_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  103934. }
  103935. #define SET_GPIO_dsp_JTCK_pad(gpio) { \
  103936. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTCK_pad_REG_ADDR); \
  103937. _ezchip_macro_read_value_ &= ~(0xFF); \
  103938. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103939. MA_OUTW(gpio_dsp_JTCK_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103940. }
  103941. #define SET_GPIO_dsp_JTDI_pad(gpio) { \
  103942. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTDI_pad_REG_ADDR); \
  103943. _ezchip_macro_read_value_ &= ~(0xFF); \
  103944. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103945. MA_OUTW(gpio_dsp_JTDI_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103946. }
  103947. #define SET_GPIO_dsp_JTMS_pad(gpio) { \
  103948. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_JTMS_pad_REG_ADDR); \
  103949. _ezchip_macro_read_value_ &= ~(0xFF); \
  103950. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103951. MA_OUTW(gpio_dsp_JTMS_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103952. }
  103953. #define SET_GPIO_dsp_TRST_pad(gpio) { \
  103954. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_dsp_TRST_pad_REG_ADDR); \
  103955. _ezchip_macro_read_value_ &= ~(0xFF); \
  103956. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103957. MA_OUTW(gpio_dsp_TRST_pad_REG_ADDR,_ezchip_macro_read_value_); \
  103958. }
  103959. #define SET_GPIO_i2c0_pad_sck_in(gpio) { \
  103960. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c0_pad_sck_in_REG_ADDR); \
  103961. _ezchip_macro_read_value_ &= ~(0xFF); \
  103962. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103963. MA_OUTW(gpio_i2c0_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  103964. }
  103965. #define SET_GPIO_i2c0_pad_sda_in(gpio) { \
  103966. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c0_pad_sda_in_REG_ADDR); \
  103967. _ezchip_macro_read_value_ &= ~(0xFF); \
  103968. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103969. MA_OUTW(gpio_i2c0_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  103970. }
  103971. #define SET_GPIO_i2c1_pad_sck_in(gpio) { \
  103972. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c1_pad_sck_in_REG_ADDR); \
  103973. _ezchip_macro_read_value_ &= ~(0xFF); \
  103974. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103975. MA_OUTW(gpio_i2c1_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  103976. }
  103977. #define SET_GPIO_i2c1_pad_sda_in(gpio) { \
  103978. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c1_pad_sda_in_REG_ADDR); \
  103979. _ezchip_macro_read_value_ &= ~(0xFF); \
  103980. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103981. MA_OUTW(gpio_i2c1_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  103982. }
  103983. #define SET_GPIO_i2c2_pad_sck_in(gpio) { \
  103984. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c2_pad_sck_in_REG_ADDR); \
  103985. _ezchip_macro_read_value_ &= ~(0xFF); \
  103986. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103987. MA_OUTW(gpio_i2c2_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  103988. }
  103989. #define SET_GPIO_i2c2_pad_sda_in(gpio) { \
  103990. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c2_pad_sda_in_REG_ADDR); \
  103991. _ezchip_macro_read_value_ &= ~(0xFF); \
  103992. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103993. MA_OUTW(gpio_i2c2_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  103994. }
  103995. #define SET_GPIO_i2c3_pad_sck_in(gpio) { \
  103996. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c3_pad_sck_in_REG_ADDR); \
  103997. _ezchip_macro_read_value_ &= ~(0xFF); \
  103998. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  103999. MA_OUTW(gpio_i2c3_pad_sck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104000. }
  104001. #define SET_GPIO_i2c3_pad_sda_in(gpio) { \
  104002. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2c3_pad_sda_in_REG_ADDR); \
  104003. _ezchip_macro_read_value_ &= ~(0xFF); \
  104004. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104005. MA_OUTW(gpio_i2c3_pad_sda_in_REG_ADDR,_ezchip_macro_read_value_); \
  104006. }
  104007. #define SET_GPIO_i2srx_bclk_in(gpio) { \
  104008. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_bclk_in_REG_ADDR); \
  104009. _ezchip_macro_read_value_ &= ~(0xFF); \
  104010. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104011. MA_OUTW(gpio_i2srx_bclk_in_REG_ADDR,_ezchip_macro_read_value_); \
  104012. }
  104013. #define SET_GPIO_i2srx_lrck_in(gpio) { \
  104014. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_lrck_in_REG_ADDR); \
  104015. _ezchip_macro_read_value_ &= ~(0xFF); \
  104016. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104017. MA_OUTW(gpio_i2srx_lrck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104018. }
  104019. #define SET_GPIO_i2srx_sdin_bit0(gpio) { \
  104020. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit0_REG_ADDR); \
  104021. _ezchip_macro_read_value_ &= ~(0xFF); \
  104022. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104023. MA_OUTW(gpio_i2srx_sdin_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104024. }
  104025. #define SET_GPIO_i2srx_sdin_bit1(gpio) { \
  104026. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit1_REG_ADDR); \
  104027. _ezchip_macro_read_value_ &= ~(0xFF); \
  104028. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104029. MA_OUTW(gpio_i2srx_sdin_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104030. }
  104031. #define SET_GPIO_i2srx_sdin_bit2(gpio) { \
  104032. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2srx_sdin_bit2_REG_ADDR); \
  104033. _ezchip_macro_read_value_ &= ~(0xFF); \
  104034. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104035. MA_OUTW(gpio_i2srx_sdin_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104036. }
  104037. #define SET_GPIO_i2stx_bclk_in(gpio) { \
  104038. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2stx_bclk_in_REG_ADDR); \
  104039. _ezchip_macro_read_value_ &= ~(0xFF); \
  104040. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104041. MA_OUTW(gpio_i2stx_bclk_in_REG_ADDR,_ezchip_macro_read_value_); \
  104042. }
  104043. #define SET_GPIO_i2stx_lrck_in(gpio) { \
  104044. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_i2stx_lrck_in_REG_ADDR); \
  104045. _ezchip_macro_read_value_ &= ~(0xFF); \
  104046. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104047. MA_OUTW(gpio_i2stx_lrck_in_REG_ADDR,_ezchip_macro_read_value_); \
  104048. }
  104049. #define SET_GPIO_sdio0_pad_card_detect_n(gpio) { \
  104050. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_card_detect_n_REG_ADDR); \
  104051. _ezchip_macro_read_value_ &= ~(0xFF); \
  104052. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104053. MA_OUTW(gpio_sdio0_pad_card_detect_n_REG_ADDR,_ezchip_macro_read_value_); \
  104054. }
  104055. #define SET_GPIO_sdio0_pad_card_write_prt(gpio) { \
  104056. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_card_write_prt_REG_ADDR); \
  104057. _ezchip_macro_read_value_ &= ~(0xFF); \
  104058. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104059. MA_OUTW(gpio_sdio0_pad_card_write_prt_REG_ADDR,_ezchip_macro_read_value_); \
  104060. }
  104061. #define SET_GPIO_sdio0_pad_ccmd_in(gpio) { \
  104062. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_ccmd_in_REG_ADDR); \
  104063. _ezchip_macro_read_value_ &= ~(0xFF); \
  104064. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104065. MA_OUTW(gpio_sdio0_pad_ccmd_in_REG_ADDR,_ezchip_macro_read_value_); \
  104066. }
  104067. #define SET_GPIO_sdio0_pad_cdata_in_bit0(gpio) { \
  104068. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit0_REG_ADDR); \
  104069. _ezchip_macro_read_value_ &= ~(0xFF); \
  104070. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104071. MA_OUTW(gpio_sdio0_pad_cdata_in_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104072. }
  104073. #define SET_GPIO_sdio0_pad_cdata_in_bit1(gpio) { \
  104074. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit1_REG_ADDR); \
  104075. _ezchip_macro_read_value_ &= ~(0xFF); \
  104076. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104077. MA_OUTW(gpio_sdio0_pad_cdata_in_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104078. }
  104079. #define SET_GPIO_sdio0_pad_cdata_in_bit2(gpio) { \
  104080. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit2_REG_ADDR); \
  104081. _ezchip_macro_read_value_ &= ~(0xFF); \
  104082. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104083. MA_OUTW(gpio_sdio0_pad_cdata_in_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104084. }
  104085. #define SET_GPIO_sdio0_pad_cdata_in_bit3(gpio) { \
  104086. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit3_REG_ADDR); \
  104087. _ezchip_macro_read_value_ &= ~(0xFF); \
  104088. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104089. MA_OUTW(gpio_sdio0_pad_cdata_in_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104090. }
  104091. #define SET_GPIO_sdio0_pad_cdata_in_bit4(gpio) { \
  104092. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit4_REG_ADDR); \
  104093. _ezchip_macro_read_value_ &= ~(0xFF); \
  104094. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104095. MA_OUTW(gpio_sdio0_pad_cdata_in_bit4_REG_ADDR,_ezchip_macro_read_value_); \
  104096. }
  104097. #define SET_GPIO_sdio0_pad_cdata_in_bit5(gpio) { \
  104098. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit5_REG_ADDR); \
  104099. _ezchip_macro_read_value_ &= ~(0xFF); \
  104100. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104101. MA_OUTW(gpio_sdio0_pad_cdata_in_bit5_REG_ADDR,_ezchip_macro_read_value_); \
  104102. }
  104103. #define SET_GPIO_sdio0_pad_cdata_in_bit6(gpio) { \
  104104. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit6_REG_ADDR); \
  104105. _ezchip_macro_read_value_ &= ~(0xFF); \
  104106. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104107. MA_OUTW(gpio_sdio0_pad_cdata_in_bit6_REG_ADDR,_ezchip_macro_read_value_); \
  104108. }
  104109. #define SET_GPIO_sdio0_pad_cdata_in_bit7(gpio) { \
  104110. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio0_pad_cdata_in_bit7_REG_ADDR); \
  104111. _ezchip_macro_read_value_ &= ~(0xFF); \
  104112. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104113. MA_OUTW(gpio_sdio0_pad_cdata_in_bit7_REG_ADDR,_ezchip_macro_read_value_); \
  104114. }
  104115. #define SET_GPIO_sdio1_pad_card_detect_n(gpio) { \
  104116. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_card_detect_n_REG_ADDR); \
  104117. _ezchip_macro_read_value_ &= ~(0xFF); \
  104118. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104119. MA_OUTW(gpio_sdio1_pad_card_detect_n_REG_ADDR,_ezchip_macro_read_value_); \
  104120. }
  104121. #define SET_GPIO_sdio1_pad_card_write_prt(gpio) { \
  104122. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_card_write_prt_REG_ADDR); \
  104123. _ezchip_macro_read_value_ &= ~(0xFF); \
  104124. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104125. MA_OUTW(gpio_sdio1_pad_card_write_prt_REG_ADDR,_ezchip_macro_read_value_); \
  104126. }
  104127. #define SET_GPIO_sdio1_pad_ccmd_in(gpio) { \
  104128. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_ccmd_in_REG_ADDR); \
  104129. _ezchip_macro_read_value_ &= ~(0xFF); \
  104130. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104131. MA_OUTW(gpio_sdio1_pad_ccmd_in_REG_ADDR,_ezchip_macro_read_value_); \
  104132. }
  104133. #define SET_GPIO_sdio1_pad_cdata_in_bit0(gpio) { \
  104134. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit0_REG_ADDR); \
  104135. _ezchip_macro_read_value_ &= ~(0xFF); \
  104136. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104137. MA_OUTW(gpio_sdio1_pad_cdata_in_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104138. }
  104139. #define SET_GPIO_sdio1_pad_cdata_in_bit1(gpio) { \
  104140. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit1_REG_ADDR); \
  104141. _ezchip_macro_read_value_ &= ~(0xFF); \
  104142. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104143. MA_OUTW(gpio_sdio1_pad_cdata_in_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104144. }
  104145. #define SET_GPIO_sdio1_pad_cdata_in_bit2(gpio) { \
  104146. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit2_REG_ADDR); \
  104147. _ezchip_macro_read_value_ &= ~(0xFF); \
  104148. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104149. MA_OUTW(gpio_sdio1_pad_cdata_in_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104150. }
  104151. #define SET_GPIO_sdio1_pad_cdata_in_bit3(gpio) { \
  104152. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit3_REG_ADDR); \
  104153. _ezchip_macro_read_value_ &= ~(0xFF); \
  104154. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104155. MA_OUTW(gpio_sdio1_pad_cdata_in_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104156. }
  104157. #define SET_GPIO_sdio1_pad_cdata_in_bit4(gpio) { \
  104158. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit4_REG_ADDR); \
  104159. _ezchip_macro_read_value_ &= ~(0xFF); \
  104160. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104161. MA_OUTW(gpio_sdio1_pad_cdata_in_bit4_REG_ADDR,_ezchip_macro_read_value_); \
  104162. }
  104163. #define SET_GPIO_sdio1_pad_cdata_in_bit5(gpio) { \
  104164. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit5_REG_ADDR); \
  104165. _ezchip_macro_read_value_ &= ~(0xFF); \
  104166. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104167. MA_OUTW(gpio_sdio1_pad_cdata_in_bit5_REG_ADDR,_ezchip_macro_read_value_); \
  104168. }
  104169. #define SET_GPIO_sdio1_pad_cdata_in_bit6(gpio) { \
  104170. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit6_REG_ADDR); \
  104171. _ezchip_macro_read_value_ &= ~(0xFF); \
  104172. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104173. MA_OUTW(gpio_sdio1_pad_cdata_in_bit6_REG_ADDR,_ezchip_macro_read_value_); \
  104174. }
  104175. #define SET_GPIO_sdio1_pad_cdata_in_bit7(gpio) { \
  104176. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_sdio1_pad_cdata_in_bit7_REG_ADDR); \
  104177. _ezchip_macro_read_value_ &= ~(0xFF); \
  104178. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104179. MA_OUTW(gpio_sdio1_pad_cdata_in_bit7_REG_ADDR,_ezchip_macro_read_value_); \
  104180. }
  104181. #define SET_GPIO_spdif_rx_sdin(gpio) { \
  104182. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spdif_rx_sdin_REG_ADDR); \
  104183. _ezchip_macro_read_value_ &= ~(0xFF); \
  104184. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104185. MA_OUTW(gpio_spdif_rx_sdin_REG_ADDR,_ezchip_macro_read_value_); \
  104186. }
  104187. #define SET_GPIO_spi0_pad_rxd(gpio) { \
  104188. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi0_pad_rxd_REG_ADDR); \
  104189. _ezchip_macro_read_value_ &= ~(0xFF); \
  104190. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104191. MA_OUTW(gpio_spi0_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104192. }
  104193. #define SET_GPIO_spi0_pad_ss_in_n(gpio) { \
  104194. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi0_pad_ss_in_n_REG_ADDR); \
  104195. _ezchip_macro_read_value_ &= ~(0xFF); \
  104196. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104197. MA_OUTW(gpio_spi0_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104198. }
  104199. #define SET_GPIO_spi1_pad_rxd(gpio) { \
  104200. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi1_pad_rxd_REG_ADDR); \
  104201. _ezchip_macro_read_value_ &= ~(0xFF); \
  104202. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104203. MA_OUTW(gpio_spi1_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104204. }
  104205. #define SET_GPIO_spi1_pad_ss_in_n(gpio) { \
  104206. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi1_pad_ss_in_n_REG_ADDR); \
  104207. _ezchip_macro_read_value_ &= ~(0xFF); \
  104208. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104209. MA_OUTW(gpio_spi1_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104210. }
  104211. #define SET_GPIO_spi2_pad_rxd(gpio) { \
  104212. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2_pad_rxd_REG_ADDR); \
  104213. _ezchip_macro_read_value_ &= ~(0xFF); \
  104214. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104215. MA_OUTW(gpio_spi2_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104216. }
  104217. #define SET_GPIO_spi2_pad_ss_in_n(gpio) { \
  104218. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2_pad_ss_in_n_REG_ADDR); \
  104219. _ezchip_macro_read_value_ &= ~(0xFF); \
  104220. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104221. MA_OUTW(gpio_spi2_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104222. }
  104223. #define SET_GPIO_spi2ahb_pad_rxd_bit0(gpio) { \
  104224. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit0_REG_ADDR); \
  104225. _ezchip_macro_read_value_ &= ~(0xFF); \
  104226. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104227. MA_OUTW(gpio_spi2ahb_pad_rxd_bit0_REG_ADDR,_ezchip_macro_read_value_); \
  104228. }
  104229. #define SET_GPIO_spi2ahb_pad_rxd_bit1(gpio) { \
  104230. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit1_REG_ADDR); \
  104231. _ezchip_macro_read_value_ &= ~(0xFF); \
  104232. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104233. MA_OUTW(gpio_spi2ahb_pad_rxd_bit1_REG_ADDR,_ezchip_macro_read_value_); \
  104234. }
  104235. #define SET_GPIO_spi2ahb_pad_rxd_bit2(gpio) { \
  104236. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit2_REG_ADDR); \
  104237. _ezchip_macro_read_value_ &= ~(0xFF); \
  104238. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104239. MA_OUTW(gpio_spi2ahb_pad_rxd_bit2_REG_ADDR,_ezchip_macro_read_value_); \
  104240. }
  104241. #define SET_GPIO_spi2ahb_pad_rxd_bit3(gpio) { \
  104242. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_rxd_bit3_REG_ADDR); \
  104243. _ezchip_macro_read_value_ &= ~(0xFF); \
  104244. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104245. MA_OUTW(gpio_spi2ahb_pad_rxd_bit3_REG_ADDR,_ezchip_macro_read_value_); \
  104246. }
  104247. #define SET_GPIO_spi2ahb_pad_ss_n(gpio) { \
  104248. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_pad_ss_n_REG_ADDR); \
  104249. _ezchip_macro_read_value_ &= ~(0xFF); \
  104250. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104251. MA_OUTW(gpio_spi2ahb_pad_ss_n_REG_ADDR,_ezchip_macro_read_value_); \
  104252. }
  104253. #define SET_GPIO_spi2ahb_slv_sclkin(gpio) { \
  104254. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi2ahb_slv_sclkin_REG_ADDR); \
  104255. _ezchip_macro_read_value_ &= ~(0xFF); \
  104256. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104257. MA_OUTW(gpio_spi2ahb_slv_sclkin_REG_ADDR,_ezchip_macro_read_value_); \
  104258. }
  104259. #define SET_GPIO_spi3_pad_rxd(gpio) { \
  104260. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi3_pad_rxd_REG_ADDR); \
  104261. _ezchip_macro_read_value_ &= ~(0xFF); \
  104262. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104263. MA_OUTW(gpio_spi3_pad_rxd_REG_ADDR,_ezchip_macro_read_value_); \
  104264. }
  104265. #define SET_GPIO_spi3_pad_ss_in_n(gpio) { \
  104266. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_spi3_pad_ss_in_n_REG_ADDR); \
  104267. _ezchip_macro_read_value_ &= ~(0xFF); \
  104268. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104269. MA_OUTW(gpio_spi3_pad_ss_in_n_REG_ADDR,_ezchip_macro_read_value_); \
  104270. }
  104271. #define SET_GPIO_uart0_pad_ctsn(gpio) { \
  104272. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_ctsn_REG_ADDR); \
  104273. _ezchip_macro_read_value_ &= ~(0xFF); \
  104274. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104275. MA_OUTW(gpio_uart0_pad_ctsn_REG_ADDR,_ezchip_macro_read_value_); \
  104276. }
  104277. #define SET_GPIO_uart0_pad_dcdn(gpio) { \
  104278. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_dcdn_REG_ADDR); \
  104279. _ezchip_macro_read_value_ &= ~(0xFF); \
  104280. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104281. MA_OUTW(gpio_uart0_pad_dcdn_REG_ADDR,_ezchip_macro_read_value_); \
  104282. }
  104283. #define SET_GPIO_uart0_pad_dsrn(gpio) { \
  104284. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_dsrn_REG_ADDR); \
  104285. _ezchip_macro_read_value_ &= ~(0xFF); \
  104286. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104287. MA_OUTW(gpio_uart0_pad_dsrn_REG_ADDR,_ezchip_macro_read_value_); \
  104288. }
  104289. #define SET_GPIO_uart0_pad_rin(gpio) { \
  104290. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_rin_REG_ADDR); \
  104291. _ezchip_macro_read_value_ &= ~(0xFF); \
  104292. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104293. MA_OUTW(gpio_uart0_pad_rin_REG_ADDR,_ezchip_macro_read_value_); \
  104294. }
  104295. #define SET_GPIO_uart0_pad_sin(gpio) { \
  104296. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart0_pad_sin_REG_ADDR); \
  104297. _ezchip_macro_read_value_ &= ~(0xFF); \
  104298. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104299. MA_OUTW(gpio_uart0_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104300. }
  104301. #define SET_GPIO_uart1_pad_sin(gpio) { \
  104302. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart1_pad_sin_REG_ADDR); \
  104303. _ezchip_macro_read_value_ &= ~(0xFF); \
  104304. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104305. MA_OUTW(gpio_uart1_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104306. }
  104307. #define SET_GPIO_uart2_pad_cts_n(gpio) { \
  104308. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_cts_n_REG_ADDR); \
  104309. _ezchip_macro_read_value_ &= ~(0xFF); \
  104310. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104311. MA_OUTW(gpio_uart2_pad_cts_n_REG_ADDR,_ezchip_macro_read_value_); \
  104312. }
  104313. #define SET_GPIO_uart2_pad_dcd_n(gpio) { \
  104314. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_dcd_n_REG_ADDR); \
  104315. _ezchip_macro_read_value_ &= ~(0xFF); \
  104316. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104317. MA_OUTW(gpio_uart2_pad_dcd_n_REG_ADDR,_ezchip_macro_read_value_); \
  104318. }
  104319. #define SET_GPIO_uart2_pad_dsr_n(gpio) { \
  104320. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_dsr_n_REG_ADDR); \
  104321. _ezchip_macro_read_value_ &= ~(0xFF); \
  104322. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104323. MA_OUTW(gpio_uart2_pad_dsr_n_REG_ADDR,_ezchip_macro_read_value_); \
  104324. }
  104325. #define SET_GPIO_uart2_pad_ri_n(gpio) { \
  104326. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_ri_n_REG_ADDR); \
  104327. _ezchip_macro_read_value_ &= ~(0xFF); \
  104328. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104329. MA_OUTW(gpio_uart2_pad_ri_n_REG_ADDR,_ezchip_macro_read_value_); \
  104330. }
  104331. #define SET_GPIO_uart2_pad_sin(gpio) { \
  104332. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart2_pad_sin_REG_ADDR); \
  104333. _ezchip_macro_read_value_ &= ~(0xFF); \
  104334. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104335. MA_OUTW(gpio_uart2_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104336. }
  104337. #define SET_GPIO_uart3_pad_sin(gpio) { \
  104338. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_uart3_pad_sin_REG_ADDR); \
  104339. _ezchip_macro_read_value_ &= ~(0xFF); \
  104340. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104341. MA_OUTW(gpio_uart3_pad_sin_REG_ADDR,_ezchip_macro_read_value_); \
  104342. }
  104343. #define SET_GPIO_usb_over_current(gpio) { \
  104344. uint32_t _ezchip_macro_read_value_=MA_INW(gpio_usb_over_current_REG_ADDR); \
  104345. _ezchip_macro_read_value_ &= ~(0xFF); \
  104346. _ezchip_macro_read_value_ |= ((gpio+2)&0xFF); \
  104347. MA_OUTW(gpio_usb_over_current_REG_ADDR,_ezchip_macro_read_value_); \
  104348. }
  104349. #endif //_EZGPIO_FULLMUX_MACRO_H_