12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697989910010110210310410510610710810911011111211311411511611711811912012112212312412512612712812913013113213313413513613713813914014114214314414514614714814915015115215315415515615715815916016116216316416516616716816917017117217317417517617717817918018118218318418518618718818919019119219319419519619719819920020120220320420520620720820921021121221321421521621721821922022122222322422522622722822923023123223323423523623723823924024124224324424524624724824925025125225325425525625725825926026126226326426526626726826927027127227327427527627727827928028128228328428528628728828929029129229329429529629729829930030130230330430530630730830931031131231331431531631731831932032132232332432532632732832933033133233333433533633733833934034134234334434534634734834935035135235335435535635735835936036136236336436536636736836937037137237337437537637737837938038138238338438538638738838939039139239339439539639739839940040140240340440540640740840941041141241341441541641741841942042142242342442542642742842943043143243343443543643743843944044144244344444544644744844945045145245345445545645745845946046146246346446546646746846947047147247347447547647747847948048148248348448548648748848949049149249349449549649749849950050150250350450550650750850951051151251351451551651751851952052152252352452552652752852953053153253353453553653753853954054154254354454554654754854955055155255355455555655755855956056156256356456556656756856957057157257357457557657757857958058158258358458558658758858959059159259359459559659759859960060160260360460560660760860961061161261361461561661761861962062162262362462562662762862963063163263363463563663763863964064164264364464564664764864965065165265365465565665765865966066166266366466566666766866967067167267367467567667767867968068168268368468568668768868969069169269369469569669769869970070170270370470570670770870971071171271371471571671771871972072172272372472572672772872973073173273373473573673773873974074174274374474574674774874975075175275375475575675775875976076176276376476576676776876977077177277377477577677777877978078178278378478578678778878979079179279379479579679779879980080180280380480580680780880981081181281381481581681781881982082182282382482582682782882983083183283383483583683783883984084184284384484584684784884985085185285385485585685785885986086186286386486586686786886987087187287387487587687787887988088188288388488588688788888989089189289389489589689789889990090190290390490590690790890991091191291391491591691791891992092192292392492592692792892993093193293393493593693793893994094194294394494594694794894995095195295395495595695795895996096196296396496596696796896997097197297397497597697797897998098198298398498598698798898999099199299399499599699799899910001001100210031004100510061007100810091010101110121013101410151016101710181019102010211022102310241025102610271028102910301031103210331034103510361037103810391040104110421043104410451046104710481049105010511052105310541055105610571058105910601061106210631064106510661067106810691070107110721073107410751076107710781079108010811082108310841085108610871088108910901091109210931094109510961097109810991100110111021103110411051106110711081109111011111112111311141115111611171118111911201121112211231124112511261127112811291130113111321133113411351136113711381139114011411142114311441145114611471148114911501151115211531154115511561157115811591160116111621163116411651166116711681169117011711172117311741175117611771178117911801181118211831184118511861187118811891190119111921193119411951196119711981199120012011202120312041205120612071208120912101211121212131214121512161217121812191220122112221223122412251226122712281229123012311232123312341235123612371238123912401241124212431244124512461247124812491250125112521253125412551256125712581259126012611262126312641265126612671268126912701271127212731274127512761277127812791280128112821283128412851286128712881289129012911292129312941295129612971298129913001301130213031304130513061307130813091310131113121313131413151316131713181319132013211322132313241325132613271328132913301331133213331334133513361337133813391340134113421343134413451346134713481349135013511352135313541355135613571358135913601361136213631364136513661367136813691370137113721373137413751376137713781379138013811382138313841385138613871388138913901391139213931394139513961397139813991400140114021403140414051406140714081409141014111412141314141415141614171418141914201421142214231424142514261427142814291430143114321433143414351436143714381439144014411442144314441445144614471448144914501451145214531454145514561457145814591460146114621463146414651466146714681469147014711472147314741475147614771478147914801481148214831484148514861487148814891490149114921493149414951496149714981499150015011502150315041505150615071508150915101511151215131514151515161517151815191520152115221523152415251526152715281529153015311532153315341535153615371538153915401541154215431544154515461547154815491550155115521553155415551556155715581559156015611562156315641565156615671568156915701571157215731574157515761577157815791580158115821583158415851586158715881589159015911592159315941595159615971598159916001601160216031604160516061607160816091610161116121613161416151616161716181619162016211622162316241625162616271628162916301631163216331634163516361637163816391640164116421643164416451646164716481649165016511652165316541655165616571658165916601661166216631664166516661667166816691670167116721673167416751676167716781679168016811682168316841685168616871688168916901691169216931694169516961697169816991700170117021703170417051706170717081709171017111712171317141715171617171718171917201721172217231724172517261727172817291730173117321733173417351736173717381739174017411742174317441745174617471748174917501751175217531754175517561757175817591760176117621763176417651766176717681769177017711772177317741775177617771778177917801781178217831784178517861787178817891790179117921793179417951796179717981799180018011802180318041805180618071808180918101811181218131814181518161817181818191820182118221823182418251826182718281829183018311832183318341835183618371838183918401841184218431844184518461847184818491850185118521853185418551856185718581859186018611862186318641865186618671868186918701871187218731874187518761877187818791880188118821883188418851886188718881889189018911892189318941895189618971898189919001901190219031904190519061907190819091910191119121913191419151916191719181919192019211922192319241925192619271928192919301931193219331934193519361937193819391940194119421943194419451946194719481949195019511952195319541955195619571958195919601961196219631964196519661967196819691970197119721973197419751976197719781979198019811982198319841985198619871988198919901991199219931994199519961997199819992000200120022003200420052006200720082009201020112012201320142015201620172018201920202021202220232024202520262027202820292030203120322033203420352036203720382039204020412042204320442045204620472048204920502051205220532054205520562057205820592060206120622063206420652066206720682069207020712072207320742075207620772078207920802081208220832084208520862087208820892090209120922093209420952096209720982099210021012102210321042105210621072108210921102111211221132114211521162117211821192120212121222123212421252126212721282129213021312132213321342135213621372138213921402141214221432144214521462147214821492150215121522153215421552156215721582159216021612162216321642165216621672168216921702171217221732174217521762177217821792180218121822183218421852186218721882189219021912192219321942195219621972198219922002201220222032204220522062207220822092210221122122213221422152216221722182219222022212222222322242225222622272228222922302231223222332234223522362237223822392240224122422243224422452246224722482249225022512252225322542255225622572258225922602261226222632264226522662267226822692270227122722273227422752276227722782279228022812282228322842285228622872288228922902291229222932294229522962297229822992300230123022303230423052306230723082309231023112312231323142315231623172318231923202321232223232324232523262327232823292330233123322333233423352336233723382339234023412342234323442345234623472348234923502351235223532354235523562357235823592360236123622363236423652366236723682369237023712372237323742375237623772378237923802381238223832384238523862387238823892390239123922393239423952396239723982399240024012402240324042405240624072408240924102411241224132414241524162417241824192420242124222423242424252426242724282429243024312432243324342435243624372438243924402441244224432444244524462447244824492450245124522453245424552456245724582459246024612462246324642465246624672468246924702471247224732474247524762477247824792480248124822483248424852486248724882489249024912492249324942495249624972498249925002501250225032504250525062507250825092510251125122513251425152516251725182519252025212522252325242525252625272528252925302531253225332534253525362537253825392540254125422543254425452546254725482549255025512552255325542555255625572558255925602561256225632564256525662567256825692570257125722573257425752576257725782579258025812582258325842585258625872588258925902591259225932594259525962597259825992600260126022603260426052606260726082609261026112612261326142615261626172618261926202621262226232624262526262627262826292630263126322633263426352636263726382639264026412642264326442645264626472648264926502651265226532654265526562657265826592660266126622663266426652666266726682669267026712672267326742675267626772678267926802681268226832684268526862687268826892690269126922693269426952696269726982699270027012702270327042705270627072708270927102711271227132714271527162717271827192720272127222723272427252726272727282729273027312732273327342735273627372738273927402741274227432744274527462747274827492750275127522753275427552756275727582759276027612762276327642765276627672768276927702771277227732774277527762777277827792780278127822783278427852786278727882789279027912792279327942795279627972798279928002801280228032804280528062807280828092810281128122813281428152816281728182819282028212822282328242825282628272828282928302831283228332834283528362837283828392840284128422843284428452846284728482849285028512852285328542855285628572858285928602861286228632864286528662867286828692870287128722873287428752876287728782879288028812882288328842885288628872888288928902891289228932894289528962897289828992900290129022903290429052906290729082909291029112912291329142915291629172918291929202921292229232924292529262927292829292930293129322933293429352936293729382939294029412942294329442945294629472948294929502951295229532954295529562957295829592960296129622963296429652966296729682969297029712972297329742975297629772978297929802981298229832984298529862987298829892990299129922993299429952996299729982999300030013002300330043005300630073008300930103011301230133014301530163017301830193020302130223023302430253026302730283029303030313032303330343035303630373038303930403041304230433044304530463047304830493050305130523053305430553056305730583059306030613062306330643065306630673068306930703071307230733074307530763077307830793080308130823083308430853086308730883089309030913092309330943095309630973098309931003101310231033104310531063107310831093110311131123113 |
- /**
- ******************************************************************************
- * @file rstgen_ctrl_macro.h
- * @author StarFive Technology
- * @version V1.0
- * @date 07/20/2020
- * @brief
- ******************************************************************************
- * @copy
- *
- * THE PRESENT SOFTWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS
- * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE
- * TIME. AS A RESULT, STARFIVE SHALL NOT BE HELD LIABLE FOR ANY
- * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING
- * FROM THE CONTENT OF SUCH SOFTWARE AND/OR THE USE MADE BY CUSTOMERS OF THE
- * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.
- *
- * COPYRIGHT 2020 Shanghai StarFive Technology Co., Ltd.
- */
- #ifndef _RSTGEN_MACRO_H_
- #define _RSTGEN_MACRO_H_
- //#define RSTGEN_BASE_ADDR 0x0
- #define rstgen_Software_RESET_assert0_REG_ADDR RSTGEN_BASE_ADDR + 0x0
- #define rstgen_Software_RESET_assert1_REG_ADDR RSTGEN_BASE_ADDR + 0x4
- #define rstgen_Software_RESET_assert2_REG_ADDR RSTGEN_BASE_ADDR + 0x8
- #define rstgen_Software_RESET_assert3_REG_ADDR RSTGEN_BASE_ADDR + 0xC
- #define rstgen_Software_RESET_status0_REG_ADDR RSTGEN_BASE_ADDR + 0x10
- #define rstgen_Software_RESET_status1_REG_ADDR RSTGEN_BASE_ADDR + 0x14
- #define rstgen_Software_RESET_status2_REG_ADDR RSTGEN_BASE_ADDR + 0x18
- #define rstgen_Software_RESET_status3_REG_ADDR RSTGEN_BASE_ADDR + 0x1C
- #define _READ_RESET_STATUS_rstgen_rstn_dom3ahb_bus_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dom3ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dom3ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dom7ahb_bus_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dom7ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dom7ahb_bus_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_u74_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_u74_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_u74_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_u74_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_u74_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_u74_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma2p_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma2p_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma2p_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma2p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma2p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma2p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dma2pnoc_aix_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dma2pnoc_aix_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dma2pnoc_aix_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dla_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dla_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dla_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dlanoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dlanoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dlanoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dla_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dla_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dla_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_vp6_DReset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_vp6_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_vp6_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_vp6_Breset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_vp6_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_vp6_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vp6_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vp6_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vp6_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdecbrg_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdecbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdecbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_bclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vdec_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vdec_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vdec_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpeg_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpeg_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpeg_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_jpcgc300_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_jpcgc300_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_jpcgc300_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_2x_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_2x_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_2x_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gc300_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gc300_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gc300_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vencbrg_main_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vencbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vencbrg_main_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_bclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_bclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_cclk_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_cclk_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_venc_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_venc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_venc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ddrphy_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ddrphy_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ddrphy_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_noc_rob_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status0_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_noc_rob_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_noc_rob_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert0_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert0_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status0_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_noc_cog_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_noc_cog_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_noc_cog_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_hifi4_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_hifi4_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_hifi4_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_hifi4noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_hifi4noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_hifi4noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_hifi4_DReset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_hifi4_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_hifi4_DReset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_hifi4_Breset_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_hifi4_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_hifi4_Breset_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_usb_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_usb_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_usb_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_usbnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_usbnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_usbnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sgdma1p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sgdma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sgdma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dma1p_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dma1p_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_x2c_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_x2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_x2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nne_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nne_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nne_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nne_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nne_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nne_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_nnenoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_nnenoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_nnenoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dlaslv_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dlaslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dlaslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dspx2c_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dspx2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dspx2c_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vin_src_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vin_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vin_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ispslv_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ispslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ispslv_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vin_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vin_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vin_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vinnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vinnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vinnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp0_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp0_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp0_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp0noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp0noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp0noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp1_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp1_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp1_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_isp1noc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_isp1noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_isp1noc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vout_src_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vout_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vout_src_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_disp_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_disp_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_disp_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_dispnoc_axi_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_dispnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_dispnoc_axi_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sdio0_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sdio0_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sdio0_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sdio1_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sdio1_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sdio1_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gmac_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gmac_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gmac_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2ahb_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2ahb_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2ahb_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2ahb_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2ahb_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2ahb_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_ezmaster_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status1_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_ezmaster_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_ezmaster_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert1_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert1_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status1_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rst_e24_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rst_e24_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _CLEAR_RESET_rstgen_rst_e24_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_qspi_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_qspi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_qspi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sec_ahb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sec_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sec_ahb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_aes_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_aes_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_aes_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_pka_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_pka_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_pka_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_sha_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_sha_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_sha_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_trng_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_trng_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_trng_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_otp_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_otp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_otp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c0_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 18; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c0_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<18); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<18; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>18; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c0_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 19; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c0_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<19); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<19; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>19; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c1_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 20; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c1_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<20); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<20; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>20; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c1_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 21; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c1_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<21); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<21; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>21; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_gpio_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 22; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_gpio_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_gpio_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<22); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<22; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>22; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 23; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<23); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<23; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>23; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 24; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<24); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<24; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>24; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 25; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<25); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<25; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>25; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_uart3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 26; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_uart3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_uart3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<26); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<26; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>26; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 27; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<27); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<27; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>27; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 28; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<28); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<28; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>28; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 29; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<29); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<29; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>29; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_spi3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 30; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_spi3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_spi3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<30); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<30; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>30; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c2_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status2_REG_ADDR) >> 31; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c2_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert2_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<31); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<31; \
- MA_OUTW(rstgen_Software_RESET_assert2_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status2_REG_ADDR)>>31; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c2_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x1&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c2_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1); \
- _ezchip_macro_read_value_ |= (0x0&0x1); \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR); \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c3_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 1; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c3_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<1); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<1; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>1; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_i2c3_core_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 2; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_i2c3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_i2c3_core_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<2); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<2; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>2; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_wdtimer_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 3; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_wdtimer_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_wdtimer_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<3); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<3; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>3; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_wdt_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 4; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_wdt_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_wdt_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<4); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<4; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>4; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer0_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 5; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer0_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer0_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<5); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<5; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>5; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer1_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 6; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer1_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer1_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<6); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<6; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>6; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer2_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 7; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer2_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer2_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<7); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<7; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>7; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer3_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 8; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer3_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer3_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<8); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<8; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>8; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer4_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 9; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer4_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer4_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<9); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<9; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>9; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer5_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 10; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer5_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer5_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<10); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<10; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>10; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_timer6_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 11; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_timer6_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_timer6_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<11); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<11; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>11; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_vp6intc_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 12; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_vp6intc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_vp6intc_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<12); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<12; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>12; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_pwm_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 13; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_pwm_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_pwm_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<13); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<13; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>13; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_msi_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 14; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_msi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_msi_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<14); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<14; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>14; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_temp_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 15; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_temp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_temp_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<15); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<15; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>15; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_temp_sense_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 16; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_temp_sense_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_temp_sense_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<16); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<16; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>16; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #define _READ_RESET_STATUS_rstgen_rstn_syserr_apb_(_ezchip_macro_read_value_) { \
- _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_status3_REG_ADDR) >> 17; \
- _ezchip_macro_read_value_ &= 0x1;\
- }
- #define _ASSERT_RESET_rstgen_rstn_syserr_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x1&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x0); \
- }
- #define _CLEAR_RESET_rstgen_rstn_syserr_apb_ { \
- uint32_t _ezchip_macro_read_value_=MA_INW(rstgen_Software_RESET_assert3_REG_ADDR); \
- _ezchip_macro_read_value_ &= ~(0x1<<17); \
- _ezchip_macro_read_value_ |= (0x0&0x1)<<17; \
- MA_OUTW(rstgen_Software_RESET_assert3_REG_ADDR,_ezchip_macro_read_value_); \
- do { \
- _ezchip_macro_read_value_ = MA_INW(rstgen_Software_RESET_status3_REG_ADDR)>>17; \
- _ezchip_macro_read_value_ &= 0x1;\
- } while(_ezchip_macro_read_value_!=0x1); \
- }
- #endif //_RSTGEN_MACRO_H_
|