atmel_pio4.h 3.1 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687
  1. /* SPDX-License-Identifier: GPL-2.0+ */
  2. /*
  3. * Copyright (C) 2015 Atmel Corporation.
  4. * Wenyou Yang <wenyou.yang@atmel.com>
  5. */
  6. #ifndef __ATMEL_PIO4_H
  7. #define __ATMEL_PIO4_H
  8. #ifndef __ASSEMBLY__
  9. #include <linux/bitops.h>
  10. struct atmel_pio4_port {
  11. u32 mskr; /* 0x00 PIO Mask Register */
  12. u32 cfgr; /* 0x04 PIO Configuration Register */
  13. u32 pdsr; /* 0x08 PIO Pin Data Status Register */
  14. u32 locksr; /* 0x0C PIO Lock Status Register */
  15. u32 sodr; /* 0x10 PIO Set Output Data Register */
  16. u32 codr; /* 0x14 PIO Clear Output Data Register */
  17. u32 odsr; /* 0x18 PIO Output Data Status Register */
  18. u32 reserved0;
  19. u32 ier; /* 0x20 PIO Interrupt Enable Register */
  20. u32 idr; /* 0x24 PIO Interrupt Disable Register */
  21. u32 imr; /* 0x28 PIO Interrupt Mask Register */
  22. u32 isr; /* 0x2C PIO Interrupt Status Register */
  23. u32 reserved1[3];
  24. u32 iofr; /* 0x3C PIO I/O Freeze Register */
  25. };
  26. #endif
  27. /*
  28. * PIO Configuration Register Fields
  29. */
  30. #define ATMEL_PIO_CFGR_FUNC_MASK GENMASK(2, 0)
  31. #define ATMEL_PIO_CFGR_FUNC_GPIO (0x0 << 0)
  32. #define ATMEL_PIO_CFGR_FUNC_PERIPH_A (0x1 << 0)
  33. #define ATMEL_PIO_CFGR_FUNC_PERIPH_B (0x2 << 0)
  34. #define ATMEL_PIO_CFGR_FUNC_PERIPH_C (0x3 << 0)
  35. #define ATMEL_PIO_CFGR_FUNC_PERIPH_D (0x4 << 0)
  36. #define ATMEL_PIO_CFGR_FUNC_PERIPH_E (0x5 << 0)
  37. #define ATMEL_PIO_CFGR_FUNC_PERIPH_F (0x6 << 0)
  38. #define ATMEL_PIO_CFGR_FUNC_PERIPH_G (0x7 << 0)
  39. #define ATMEL_PIO_DIR_MASK BIT(8)
  40. #define ATMEL_PIO_PUEN_MASK BIT(9)
  41. #define ATMEL_PIO_PDEN_MASK BIT(10)
  42. #define ATMEL_PIO_IFEN_MASK BIT(12)
  43. #define ATMEL_PIO_IFSCEN_MASK BIT(13)
  44. #define ATMEL_PIO_OPD_MASK BIT(14)
  45. #define ATMEL_PIO_SCHMITT_MASK BIT(15)
  46. #define ATMEL_PIO_DRVSTR_MASK GENMASK(17, 16)
  47. #define ATMEL_PIO_DRVSTR_LO (1 << 16)
  48. #define ATMEL_PIO_DRVSTR_ME (2 << 16)
  49. #define ATMEL_PIO_DRVSTR_HI (3 << 16)
  50. #define ATMEL_PIO_CFGR_EVTSEL_MASK GENMASK(26, 24)
  51. #define ATMEL_PIO_CFGR_EVTSEL_FALLING (0 << 24)
  52. #define ATMEL_PIO_CFGR_EVTSEL_RISING (1 << 24)
  53. #define ATMEL_PIO_CFGR_EVTSEL_BOTH (2 << 24)
  54. #define ATMEL_PIO_CFGR_EVTSEL_LOW (3 << 24)
  55. #define ATMEL_PIO_CFGR_EVTSEL_HIGH (4 << 24)
  56. #define ATMEL_PIO_NPINS_PER_BANK 32
  57. #define ATMEL_PIO_BANK(pin_id) (pin_id / ATMEL_PIO_NPINS_PER_BANK)
  58. #define ATMEL_PIO_LINE(pin_id) (pin_id % ATMEL_PIO_NPINS_PER_BANK)
  59. #define ATMEL_PIO_BANK_OFFSET 0x40
  60. #define ATMEL_GET_PIN_NO(pinfunc) ((pinfunc) & 0xff)
  61. #define ATMEL_GET_PIN_FUNC(pinfunc) ((pinfunc >> 16) & 0xf)
  62. #define ATMEL_GET_PIN_IOSET(pinfunc) ((pinfunc >> 20) & 0xf)
  63. #define AT91_PIO_PORTA 0x0
  64. #define AT91_PIO_PORTB 0x1
  65. #define AT91_PIO_PORTC 0x2
  66. #define AT91_PIO_PORTD 0x3
  67. int atmel_pio4_set_gpio(u32 port, u32 pin, u32 config);
  68. int atmel_pio4_set_a_periph(u32 port, u32 pin, u32 config);
  69. int atmel_pio4_set_b_periph(u32 port, u32 pin, u32 config);
  70. int atmel_pio4_set_c_periph(u32 port, u32 pin, u32 config);
  71. int atmel_pio4_set_d_periph(u32 port, u32 pin, u32 config);
  72. int atmel_pio4_set_e_periph(u32 port, u32 pin, u32 config);
  73. int atmel_pio4_set_f_periph(u32 port, u32 pin, u32 config);
  74. int atmel_pio4_set_g_periph(u32 port, u32 pin, u32 config);
  75. int atmel_pio4_set_pio_output(u32 port, u32 pin, u32 value);
  76. int atmel_pio4_get_pio_input(u32 port, u32 pin);
  77. #endif