da8xx_gpio.c 13 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * GPIO driver for TI DaVinci DA8xx SOCs.
  4. *
  5. * (C) Copyright 2011 Guralp Systems Ltd.
  6. * Laurence Withers <lwithers@guralp.com>
  7. */
  8. #include <common.h>
  9. #include <dm.h>
  10. #include <fdtdec.h>
  11. #include <asm/io.h>
  12. #include <asm/gpio.h>
  13. #include <dt-bindings/gpio/gpio.h>
  14. #include "da8xx_gpio.h"
  15. #if !CONFIG_IS_ENABLED(DM_GPIO)
  16. #include <asm/arch/hardware.h>
  17. #include <asm/arch/davinci_misc.h>
  18. static struct gpio_registry {
  19. int is_registered;
  20. char name[GPIO_NAME_SIZE];
  21. } gpio_registry[MAX_NUM_GPIOS];
  22. #if defined(CONFIG_SOC_DA8XX)
  23. #define pinmux(x) (&davinci_syscfg_regs->pinmux[x])
  24. #if defined(CONFIG_SOC_DA8XX) && !defined(CONFIG_SOC_DA850)
  25. static const struct pinmux_config gpio_pinmux[] = {
  26. { pinmux(13), 8, 6 }, /* GP0[0] */
  27. { pinmux(13), 8, 7 },
  28. { pinmux(14), 8, 0 },
  29. { pinmux(14), 8, 1 },
  30. { pinmux(14), 8, 2 },
  31. { pinmux(14), 8, 3 },
  32. { pinmux(14), 8, 4 },
  33. { pinmux(14), 8, 5 },
  34. { pinmux(14), 8, 6 },
  35. { pinmux(14), 8, 7 },
  36. { pinmux(15), 8, 0 },
  37. { pinmux(15), 8, 1 },
  38. { pinmux(15), 8, 2 },
  39. { pinmux(15), 8, 3 },
  40. { pinmux(15), 8, 4 },
  41. { pinmux(15), 8, 5 },
  42. { pinmux(15), 8, 6 }, /* GP1[0] */
  43. { pinmux(15), 8, 7 },
  44. { pinmux(16), 8, 0 },
  45. { pinmux(16), 8, 1 },
  46. { pinmux(16), 8, 2 },
  47. { pinmux(16), 8, 3 },
  48. { pinmux(16), 8, 4 },
  49. { pinmux(16), 8, 5 },
  50. { pinmux(16), 8, 6 },
  51. { pinmux(16), 8, 7 },
  52. { pinmux(17), 8, 0 },
  53. { pinmux(17), 8, 1 },
  54. { pinmux(17), 8, 2 },
  55. { pinmux(17), 8, 3 },
  56. { pinmux(17), 8, 4 },
  57. { pinmux(17), 8, 5 },
  58. { pinmux(17), 8, 6 }, /* GP2[0] */
  59. { pinmux(17), 8, 7 },
  60. { pinmux(18), 8, 0 },
  61. { pinmux(18), 8, 1 },
  62. { pinmux(18), 8, 2 },
  63. { pinmux(18), 8, 3 },
  64. { pinmux(18), 8, 4 },
  65. { pinmux(18), 8, 5 },
  66. { pinmux(18), 8, 6 },
  67. { pinmux(18), 8, 7 },
  68. { pinmux(19), 8, 0 },
  69. { pinmux(9), 8, 2 },
  70. { pinmux(9), 8, 3 },
  71. { pinmux(9), 8, 4 },
  72. { pinmux(9), 8, 5 },
  73. { pinmux(9), 8, 6 },
  74. { pinmux(10), 8, 1 }, /* GP3[0] */
  75. { pinmux(10), 8, 2 },
  76. { pinmux(10), 8, 3 },
  77. { pinmux(10), 8, 4 },
  78. { pinmux(10), 8, 5 },
  79. { pinmux(10), 8, 6 },
  80. { pinmux(10), 8, 7 },
  81. { pinmux(11), 8, 0 },
  82. { pinmux(11), 8, 1 },
  83. { pinmux(11), 8, 2 },
  84. { pinmux(11), 8, 3 },
  85. { pinmux(11), 8, 4 },
  86. { pinmux(9), 8, 7 },
  87. { pinmux(2), 8, 6 },
  88. { pinmux(11), 8, 5 },
  89. { pinmux(11), 8, 6 },
  90. { pinmux(12), 8, 4 }, /* GP4[0] */
  91. { pinmux(12), 8, 5 },
  92. { pinmux(12), 8, 6 },
  93. { pinmux(12), 8, 7 },
  94. { pinmux(13), 8, 0 },
  95. { pinmux(13), 8, 1 },
  96. { pinmux(13), 8, 2 },
  97. { pinmux(13), 8, 3 },
  98. { pinmux(13), 8, 4 },
  99. { pinmux(13), 8, 5 },
  100. { pinmux(11), 8, 7 },
  101. { pinmux(12), 8, 0 },
  102. { pinmux(12), 8, 1 },
  103. { pinmux(12), 8, 2 },
  104. { pinmux(12), 8, 3 },
  105. { pinmux(9), 8, 1 },
  106. { pinmux(7), 8, 3 }, /* GP5[0] */
  107. { pinmux(7), 8, 4 },
  108. { pinmux(7), 8, 5 },
  109. { pinmux(7), 8, 6 },
  110. { pinmux(7), 8, 7 },
  111. { pinmux(8), 8, 0 },
  112. { pinmux(8), 8, 1 },
  113. { pinmux(8), 8, 2 },
  114. { pinmux(8), 8, 3 },
  115. { pinmux(8), 8, 4 },
  116. { pinmux(8), 8, 5 },
  117. { pinmux(8), 8, 6 },
  118. { pinmux(8), 8, 7 },
  119. { pinmux(9), 8, 0 },
  120. { pinmux(7), 8, 1 },
  121. { pinmux(7), 8, 2 },
  122. { pinmux(5), 8, 1 }, /* GP6[0] */
  123. { pinmux(5), 8, 2 },
  124. { pinmux(5), 8, 3 },
  125. { pinmux(5), 8, 4 },
  126. { pinmux(5), 8, 5 },
  127. { pinmux(5), 8, 6 },
  128. { pinmux(5), 8, 7 },
  129. { pinmux(6), 8, 0 },
  130. { pinmux(6), 8, 1 },
  131. { pinmux(6), 8, 2 },
  132. { pinmux(6), 8, 3 },
  133. { pinmux(6), 8, 4 },
  134. { pinmux(6), 8, 5 },
  135. { pinmux(6), 8, 6 },
  136. { pinmux(6), 8, 7 },
  137. { pinmux(7), 8, 0 },
  138. { pinmux(1), 8, 0 }, /* GP7[0] */
  139. { pinmux(1), 8, 1 },
  140. { pinmux(1), 8, 2 },
  141. { pinmux(1), 8, 3 },
  142. { pinmux(1), 8, 4 },
  143. { pinmux(1), 8, 5 },
  144. { pinmux(1), 8, 6 },
  145. { pinmux(1), 8, 7 },
  146. { pinmux(2), 8, 0 },
  147. { pinmux(2), 8, 1 },
  148. { pinmux(2), 8, 2 },
  149. { pinmux(2), 8, 3 },
  150. { pinmux(2), 8, 4 },
  151. { pinmux(2), 8, 5 },
  152. { pinmux(0), 1, 0 },
  153. { pinmux(0), 1, 1 },
  154. };
  155. #else /* CONFIG_SOC_DA8XX && CONFIG_SOC_DA850 */
  156. static const struct pinmux_config gpio_pinmux[] = {
  157. { pinmux(1), 8, 7 }, /* GP0[0] */
  158. { pinmux(1), 8, 6 },
  159. { pinmux(1), 8, 5 },
  160. { pinmux(1), 8, 4 },
  161. { pinmux(1), 8, 3 },
  162. { pinmux(1), 8, 2 },
  163. { pinmux(1), 8, 1 },
  164. { pinmux(1), 8, 0 },
  165. { pinmux(0), 8, 7 },
  166. { pinmux(0), 8, 6 },
  167. { pinmux(0), 8, 5 },
  168. { pinmux(0), 8, 4 },
  169. { pinmux(0), 8, 3 },
  170. { pinmux(0), 8, 2 },
  171. { pinmux(0), 8, 1 },
  172. { pinmux(0), 8, 0 },
  173. { pinmux(4), 8, 7 }, /* GP1[0] */
  174. { pinmux(4), 8, 6 },
  175. { pinmux(4), 8, 5 },
  176. { pinmux(4), 8, 4 },
  177. { pinmux(4), 8, 3 },
  178. { pinmux(4), 8, 2 },
  179. { pinmux(4), 4, 1 },
  180. { pinmux(4), 4, 0 },
  181. { pinmux(3), 4, 0 },
  182. { pinmux(2), 4, 6 },
  183. { pinmux(2), 4, 5 },
  184. { pinmux(2), 4, 4 },
  185. { pinmux(2), 4, 3 },
  186. { pinmux(2), 4, 2 },
  187. { pinmux(2), 4, 1 },
  188. { pinmux(2), 8, 0 },
  189. { pinmux(6), 8, 7 }, /* GP2[0] */
  190. { pinmux(6), 8, 6 },
  191. { pinmux(6), 8, 5 },
  192. { pinmux(6), 8, 4 },
  193. { pinmux(6), 8, 3 },
  194. { pinmux(6), 8, 2 },
  195. { pinmux(6), 8, 1 },
  196. { pinmux(6), 8, 0 },
  197. { pinmux(5), 8, 7 },
  198. { pinmux(5), 8, 6 },
  199. { pinmux(5), 8, 5 },
  200. { pinmux(5), 8, 4 },
  201. { pinmux(5), 8, 3 },
  202. { pinmux(5), 8, 2 },
  203. { pinmux(5), 8, 1 },
  204. { pinmux(5), 8, 0 },
  205. { pinmux(8), 8, 7 }, /* GP3[0] */
  206. { pinmux(8), 8, 6 },
  207. { pinmux(8), 8, 5 },
  208. { pinmux(8), 8, 4 },
  209. { pinmux(8), 8, 3 },
  210. { pinmux(8), 8, 2 },
  211. { pinmux(8), 8, 1 },
  212. { pinmux(8), 8, 0 },
  213. { pinmux(7), 8, 7 },
  214. { pinmux(7), 8, 6 },
  215. { pinmux(7), 8, 5 },
  216. { pinmux(7), 8, 4 },
  217. { pinmux(7), 8, 3 },
  218. { pinmux(7), 8, 2 },
  219. { pinmux(7), 8, 1 },
  220. { pinmux(7), 8, 0 },
  221. { pinmux(10), 8, 7 }, /* GP4[0] */
  222. { pinmux(10), 8, 6 },
  223. { pinmux(10), 8, 5 },
  224. { pinmux(10), 8, 4 },
  225. { pinmux(10), 8, 3 },
  226. { pinmux(10), 8, 2 },
  227. { pinmux(10), 8, 1 },
  228. { pinmux(10), 8, 0 },
  229. { pinmux(9), 8, 7 },
  230. { pinmux(9), 8, 6 },
  231. { pinmux(9), 8, 5 },
  232. { pinmux(9), 8, 4 },
  233. { pinmux(9), 8, 3 },
  234. { pinmux(9), 8, 2 },
  235. { pinmux(9), 8, 1 },
  236. { pinmux(9), 8, 0 },
  237. { pinmux(12), 8, 7 }, /* GP5[0] */
  238. { pinmux(12), 8, 6 },
  239. { pinmux(12), 8, 5 },
  240. { pinmux(12), 8, 4 },
  241. { pinmux(12), 8, 3 },
  242. { pinmux(12), 8, 2 },
  243. { pinmux(12), 8, 1 },
  244. { pinmux(12), 8, 0 },
  245. { pinmux(11), 8, 7 },
  246. { pinmux(11), 8, 6 },
  247. { pinmux(11), 8, 5 },
  248. { pinmux(11), 8, 4 },
  249. { pinmux(11), 8, 3 },
  250. { pinmux(11), 8, 2 },
  251. { pinmux(11), 8, 1 },
  252. { pinmux(11), 8, 0 },
  253. { pinmux(19), 8, 6 }, /* GP6[0] */
  254. { pinmux(19), 8, 5 },
  255. { pinmux(19), 8, 4 },
  256. { pinmux(19), 8, 3 },
  257. { pinmux(19), 8, 2 },
  258. { pinmux(16), 8, 1 },
  259. { pinmux(14), 8, 1 },
  260. { pinmux(14), 8, 0 },
  261. { pinmux(13), 8, 7 },
  262. { pinmux(13), 8, 6 },
  263. { pinmux(13), 8, 5 },
  264. { pinmux(13), 8, 4 },
  265. { pinmux(13), 8, 3 },
  266. { pinmux(13), 8, 2 },
  267. { pinmux(13), 8, 1 },
  268. { pinmux(13), 8, 0 },
  269. { pinmux(18), 8, 1 }, /* GP7[0] */
  270. { pinmux(18), 8, 0 },
  271. { pinmux(17), 8, 7 },
  272. { pinmux(17), 8, 6 },
  273. { pinmux(17), 8, 5 },
  274. { pinmux(17), 8, 4 },
  275. { pinmux(17), 8, 3 },
  276. { pinmux(17), 8, 2 },
  277. { pinmux(17), 8, 1 },
  278. { pinmux(17), 8, 0 },
  279. { pinmux(16), 8, 7 },
  280. { pinmux(16), 8, 6 },
  281. { pinmux(16), 8, 5 },
  282. { pinmux(16), 8, 4 },
  283. { pinmux(16), 8, 3 },
  284. { pinmux(16), 8, 2 },
  285. { pinmux(19), 8, 0 }, /* GP8[0] */
  286. { pinmux(3), 4, 7 },
  287. { pinmux(3), 4, 6 },
  288. { pinmux(3), 4, 5 },
  289. { pinmux(3), 4, 4 },
  290. { pinmux(3), 4, 3 },
  291. { pinmux(3), 4, 2 },
  292. { pinmux(2), 4, 7 },
  293. { pinmux(19), 8, 1 },
  294. { pinmux(19), 8, 0 },
  295. { pinmux(18), 8, 7 },
  296. { pinmux(18), 8, 6 },
  297. { pinmux(18), 8, 5 },
  298. { pinmux(18), 8, 4 },
  299. { pinmux(18), 8, 3 },
  300. { pinmux(18), 8, 2 },
  301. };
  302. #endif /* CONFIG_SOC_DA8XX && !CONFIG_SOC_DA850 */
  303. #else /* !CONFIG_SOC_DA8XX */
  304. #define davinci_configure_pin_mux(a, b)
  305. #endif /* CONFIG_SOC_DA8XX */
  306. int gpio_request(unsigned int gpio, const char *label)
  307. {
  308. if (gpio >= MAX_NUM_GPIOS)
  309. return -1;
  310. if (gpio_registry[gpio].is_registered)
  311. return -1;
  312. gpio_registry[gpio].is_registered = 1;
  313. strncpy(gpio_registry[gpio].name, label, GPIO_NAME_SIZE);
  314. gpio_registry[gpio].name[GPIO_NAME_SIZE - 1] = 0;
  315. davinci_configure_pin_mux(&gpio_pinmux[gpio], 1);
  316. return 0;
  317. }
  318. int gpio_free(unsigned int gpio)
  319. {
  320. if (gpio >= MAX_NUM_GPIOS)
  321. return -1;
  322. if (!gpio_registry[gpio].is_registered)
  323. return -1;
  324. gpio_registry[gpio].is_registered = 0;
  325. gpio_registry[gpio].name[0] = '\0';
  326. /* Do not configure as input or change pin mux here */
  327. return 0;
  328. }
  329. #endif
  330. static int _gpio_direction_input(struct davinci_gpio *bank, unsigned int gpio)
  331. {
  332. setbits_le32(&bank->dir, 1U << GPIO_BIT(gpio));
  333. return 0;
  334. }
  335. static int _gpio_get_value(struct davinci_gpio *bank, unsigned int gpio)
  336. {
  337. unsigned int ip;
  338. ip = in_le32(&bank->in_data) & (1U << GPIO_BIT(gpio));
  339. return ip ? 1 : 0;
  340. }
  341. static int _gpio_set_value(struct davinci_gpio *bank, unsigned int gpio, int value)
  342. {
  343. if (value)
  344. bank->set_data = 1U << GPIO_BIT(gpio);
  345. else
  346. bank->clr_data = 1U << GPIO_BIT(gpio);
  347. return 0;
  348. }
  349. static int _gpio_get_dir(struct davinci_gpio *bank, unsigned int gpio)
  350. {
  351. return in_le32(&bank->dir) & (1U << GPIO_BIT(gpio));
  352. }
  353. static int _gpio_direction_output(struct davinci_gpio *bank, unsigned int gpio,
  354. int value)
  355. {
  356. clrbits_le32(&bank->dir, 1U << GPIO_BIT(gpio));
  357. _gpio_set_value(bank, gpio, value);
  358. return 0;
  359. }
  360. #if !CONFIG_IS_ENABLED(DM_GPIO)
  361. void gpio_info(void)
  362. {
  363. unsigned int gpio, dir, val;
  364. struct davinci_gpio *bank;
  365. for (gpio = 0; gpio < MAX_NUM_GPIOS; ++gpio) {
  366. bank = GPIO_BANK(gpio);
  367. dir = _gpio_get_dir(bank, gpio);
  368. val = gpio_get_value(gpio);
  369. printf("% 4d: %s: %d [%c] %s\n",
  370. gpio, dir ? " in" : "out", val,
  371. gpio_registry[gpio].is_registered ? 'x' : ' ',
  372. gpio_registry[gpio].name);
  373. }
  374. }
  375. int gpio_direction_input(unsigned int gpio)
  376. {
  377. struct davinci_gpio *bank;
  378. bank = GPIO_BANK(gpio);
  379. return _gpio_direction_input(bank, gpio);
  380. }
  381. int gpio_direction_output(unsigned int gpio, int value)
  382. {
  383. struct davinci_gpio *bank;
  384. bank = GPIO_BANK(gpio);
  385. return _gpio_direction_output(bank, gpio, value);
  386. }
  387. int gpio_get_value(unsigned int gpio)
  388. {
  389. struct davinci_gpio *bank;
  390. bank = GPIO_BANK(gpio);
  391. return _gpio_get_value(bank, gpio);
  392. }
  393. int gpio_set_value(unsigned int gpio, int value)
  394. {
  395. struct davinci_gpio *bank;
  396. bank = GPIO_BANK(gpio);
  397. return _gpio_set_value(bank, gpio, value);
  398. }
  399. #else /* DM_GPIO */
  400. static struct davinci_gpio *davinci_get_gpio_bank(struct udevice *dev, unsigned int offset)
  401. {
  402. struct davinci_gpio_bank *bank = dev_get_priv(dev);
  403. unsigned int addr;
  404. /*
  405. * The device tree is not broken into banks but the infrastructure is
  406. * expecting it this way, so we'll first include the 0x10 offset, then
  407. * calculate the bank manually based on the offset.
  408. * Casting 'addr' as Unsigned long is needed to make the math work.
  409. */
  410. addr = ((unsigned long)(struct davinci_gpio *)bank->base) +
  411. 0x10 + (0x28 * (offset >> 5));
  412. return (struct davinci_gpio *)addr;
  413. }
  414. static int davinci_gpio_direction_input(struct udevice *dev, unsigned int offset)
  415. {
  416. struct davinci_gpio *base = davinci_get_gpio_bank(dev, offset);
  417. /*
  418. * Fetch the address based on GPIO, but only pass the masked low 32-bits
  419. */
  420. _gpio_direction_input(base, (offset & 0x1f));
  421. return 0;
  422. }
  423. static int davinci_gpio_direction_output(struct udevice *dev, unsigned int offset,
  424. int value)
  425. {
  426. struct davinci_gpio *base = davinci_get_gpio_bank(dev, offset);
  427. _gpio_direction_output(base, (offset & 0x1f), value);
  428. return 0;
  429. }
  430. static int davinci_gpio_get_value(struct udevice *dev, unsigned int offset)
  431. {
  432. struct davinci_gpio *base = davinci_get_gpio_bank(dev, offset);
  433. return _gpio_get_value(base, (offset & 0x1f));
  434. }
  435. static int davinci_gpio_set_value(struct udevice *dev, unsigned int offset,
  436. int value)
  437. {
  438. struct davinci_gpio *base = davinci_get_gpio_bank(dev, offset);
  439. _gpio_set_value(base, (offset & 0x1f), value);
  440. return 0;
  441. }
  442. static int davinci_gpio_get_function(struct udevice *dev, unsigned int offset)
  443. {
  444. unsigned int dir;
  445. struct davinci_gpio *base = davinci_get_gpio_bank(dev, offset);
  446. dir = _gpio_get_dir(base, offset);
  447. if (dir)
  448. return GPIOF_INPUT;
  449. return GPIOF_OUTPUT;
  450. }
  451. static int davinci_gpio_xlate(struct udevice *dev, struct gpio_desc *desc,
  452. struct ofnode_phandle_args *args)
  453. {
  454. desc->offset = args->args[0];
  455. if (args->args[1] & GPIO_ACTIVE_LOW)
  456. desc->flags = GPIOD_ACTIVE_LOW;
  457. else
  458. desc->flags = 0;
  459. return 0;
  460. }
  461. static const struct dm_gpio_ops gpio_davinci_ops = {
  462. .direction_input = davinci_gpio_direction_input,
  463. .direction_output = davinci_gpio_direction_output,
  464. .get_value = davinci_gpio_get_value,
  465. .set_value = davinci_gpio_set_value,
  466. .get_function = davinci_gpio_get_function,
  467. .xlate = davinci_gpio_xlate,
  468. };
  469. static int davinci_gpio_probe(struct udevice *dev)
  470. {
  471. struct davinci_gpio_bank *bank = dev_get_priv(dev);
  472. struct davinci_gpio_platdata *plat = dev_get_platdata(dev);
  473. struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev);
  474. const void *fdt = gd->fdt_blob;
  475. int node = dev_of_offset(dev);
  476. uc_priv->bank_name = plat->port_name;
  477. uc_priv->gpio_count = fdtdec_get_int(fdt, node, "ti,ngpio", -1);
  478. bank->base = (struct davinci_gpio *)plat->base;
  479. return 0;
  480. }
  481. static const struct udevice_id davinci_gpio_ids[] = {
  482. { .compatible = "ti,dm6441-gpio" },
  483. { .compatible = "ti,k2g-gpio" },
  484. { }
  485. };
  486. static int davinci_gpio_ofdata_to_platdata(struct udevice *dev)
  487. {
  488. struct davinci_gpio_platdata *plat = dev_get_platdata(dev);
  489. fdt_addr_t addr;
  490. addr = devfdt_get_addr(dev);
  491. if (addr == FDT_ADDR_T_NONE)
  492. return -EINVAL;
  493. plat->base = addr;
  494. return 0;
  495. }
  496. U_BOOT_DRIVER(gpio_davinci) = {
  497. .name = "gpio_davinci",
  498. .id = UCLASS_GPIO,
  499. .ops = &gpio_davinci_ops,
  500. .ofdata_to_platdata = of_match_ptr(davinci_gpio_ofdata_to_platdata),
  501. .of_match = davinci_gpio_ids,
  502. .bind = dm_scan_fdt_dev,
  503. .platdata_auto_alloc_size = sizeof(struct davinci_gpio_platdata),
  504. .probe = davinci_gpio_probe,
  505. .priv_auto_alloc_size = sizeof(struct davinci_gpio_bank),
  506. };
  507. #endif