p4080_serdes.c 3.0 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright 2009-2010 Freescale Semiconductor, Inc.
  4. */
  5. #include <common.h>
  6. #include <asm/io.h>
  7. #include <asm/fsl_serdes.h>
  8. #include <asm/processor.h>
  9. #include <asm/io.h>
  10. #include "fsl_corenet_serdes.h"
  11. static u8 serdes_cfg_tbl[][SRDS_MAX_LANES] = {
  12. [0x2] = {PCIE1, PCIE1, PCIE1, PCIE1, PCIE1, PCIE1, PCIE1, PCIE1,
  13. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  14. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  15. [0x5] = {PCIE1, PCIE1, PCIE1, PCIE1, PCIE2, PCIE2, PCIE2, PCIE2,
  16. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  17. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  18. [0x8] = {PCIE1, PCIE1, PCIE3, PCIE3, PCIE2, PCIE2, PCIE2, PCIE2,
  19. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  20. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  21. [0xd] = {PCIE1, PCIE1, PCIE1, PCIE1, PCIE2, PCIE2, SGMII_FM2_DTSEC3,
  22. SGMII_FM2_DTSEC4, AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  23. XAUI_FM2, XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  24. [0xe] = {PCIE1, PCIE1, PCIE3, PCIE3, PCIE2, PCIE2, SGMII_FM2_DTSEC3,
  25. SGMII_FM2_DTSEC4, AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  26. XAUI_FM2, XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  27. [0xf] = {PCIE1, PCIE1, PCIE1, PCIE1, SGMII_FM2_DTSEC1, SGMII_FM2_DTSEC2,
  28. SGMII_FM2_DTSEC3, SGMII_FM2_DTSEC4, AURORA, AURORA, XAUI_FM2,
  29. XAUI_FM2, XAUI_FM2, XAUI_FM2, NONE, NONE, NONE, NONE},
  30. [0x10] = {PCIE1, PCIE1, PCIE3, PCIE3, SGMII_FM2_DTSEC1,
  31. SGMII_FM2_DTSEC2, SGMII_FM2_DTSEC3, SGMII_FM2_DTSEC4,
  32. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  33. NONE, NONE, NONE, NONE},
  34. [0x13] = {SRIO2, SRIO2, SRIO2, SRIO2, SRIO1, SRIO1, SRIO1, SRIO1,
  35. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  36. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  37. [0x16] = {SRIO2, SRIO2, SRIO2, SRIO2, SRIO1, SRIO1, SRIO1, SRIO1,
  38. AURORA, AURORA, SGMII_FM2_DTSEC1, SGMII_FM2_DTSEC2,
  39. SGMII_FM2_DTSEC3, SGMII_FM2_DTSEC4, SGMII_FM1_DTSEC1,
  40. SGMII_FM1_DTSEC2, SGMII_FM1_DTSEC3, SGMII_FM1_DTSEC4},
  41. [0x19] = {SRIO2, SRIO2, SRIO2, SRIO2, SRIO1, SRIO1, SRIO1, SRIO1,
  42. AURORA, AURORA, PCIE3, PCIE3, PCIE3, PCIE3, SGMII_FM1_DTSEC1,
  43. SGMII_FM1_DTSEC2, SGMII_FM1_DTSEC3, SGMII_FM1_DTSEC4},
  44. [0x1d] = {PCIE1, PCIE1, PCIE3, PCIE3, NONE, SRIO2, NONE, SRIO1,
  45. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  46. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  47. [0x22] = {PCIE1, PCIE1, PCIE1, PCIE1, SRIO1, SRIO1, SRIO1, SRIO1,
  48. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  49. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  50. [0x25] = {PCIE1, PCIE1, PCIE3, PCIE3, SRIO1, SRIO1, SRIO1, SRIO1,
  51. AURORA, AURORA, XAUI_FM2, XAUI_FM2, XAUI_FM2, XAUI_FM2,
  52. XAUI_FM1, XAUI_FM1, XAUI_FM1, XAUI_FM1},
  53. };
  54. #ifdef CONFIG_SYS_P4080_ERRATUM_SERDES8
  55. uint16_t srds_lpd_b[SRDS_MAX_BANK];
  56. #endif
  57. enum srds_prtcl serdes_get_prtcl(int cfg, int lane)
  58. {
  59. if (!serdes_lane_enabled(lane))
  60. return NONE;
  61. return serdes_cfg_tbl[cfg][lane];
  62. }
  63. int is_serdes_prtcl_valid(u32 prtcl) {
  64. int i;
  65. if (prtcl >= ARRAY_SIZE(serdes_cfg_tbl))
  66. return 0;
  67. for (i = 0; i < SRDS_MAX_LANES; i++) {
  68. if (serdes_cfg_tbl[prtcl][i] != NONE)
  69. return 1;
  70. }
  71. return 0;
  72. }