reset-uniphier.c 10 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2016 Socionext Inc.
  4. * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
  5. */
  6. #include <common.h>
  7. #include <dm.h>
  8. #include <log.h>
  9. #include <malloc.h>
  10. #include <reset-uclass.h>
  11. #include <dm/device_compat.h>
  12. #include <linux/bitops.h>
  13. #include <linux/io.h>
  14. #include <linux/sizes.h>
  15. struct uniphier_reset_data {
  16. unsigned int id;
  17. unsigned int reg;
  18. unsigned int bit;
  19. unsigned int flags;
  20. #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
  21. };
  22. #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
  23. #define UNIPHIER_RESET_END \
  24. { .id = UNIPHIER_RESET_ID_END }
  25. #define UNIPHIER_RESET(_id, _reg, _bit) \
  26. { \
  27. .id = (_id), \
  28. .reg = (_reg), \
  29. .bit = (_bit), \
  30. }
  31. #define UNIPHIER_RESETX(_id, _reg, _bit) \
  32. { \
  33. .id = (_id), \
  34. .reg = (_reg), \
  35. .bit = (_bit), \
  36. .flags = UNIPHIER_RESET_ACTIVE_LOW, \
  37. }
  38. /* System reset data */
  39. static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
  40. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  41. UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
  42. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
  43. UNIPHIER_RESETX(12, 0x2000, 6), /* GIO */
  44. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  45. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  46. UNIPHIER_RESET_END,
  47. };
  48. static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
  49. UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
  50. UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
  51. UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
  52. UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
  53. UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
  54. UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
  55. UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
  56. UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
  57. UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
  58. UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
  59. UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
  60. UNIPHIER_RESET(29, 0x2014, 8), /* SATA-PHY (active high) */
  61. UNIPHIER_RESET_END,
  62. };
  63. static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
  64. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  65. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  66. UNIPHIER_RESETX(6, 0x200c, 6), /* ETHER */
  67. UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC */
  68. UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
  69. UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
  70. UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
  71. UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
  72. UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
  73. UNIPHIER_RESET_END,
  74. };
  75. static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
  76. UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
  77. UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
  78. UNIPHIER_RESETX(6, 0x200c, 9), /* ETHER0 */
  79. UNIPHIER_RESETX(7, 0x200c, 10), /* ETHER1 */
  80. UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
  81. UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
  82. UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
  83. UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
  84. UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
  85. UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
  86. UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
  87. UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
  88. UNIPHIER_RESET_END,
  89. };
  90. /* Media I/O reset data */
  91. #define UNIPHIER_MIO_RESET_SD(id, ch) \
  92. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
  93. #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
  94. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
  95. #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
  96. UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
  97. #define UNIPHIER_MIO_RESET_USB2(id, ch) \
  98. UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
  99. #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
  100. UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
  101. #define UNIPHIER_MIO_RESET_DMAC(id) \
  102. UNIPHIER_RESETX((id), 0x110, 17)
  103. static const struct uniphier_reset_data uniphier_mio_reset_data[] = {
  104. UNIPHIER_MIO_RESET_SD(0, 0),
  105. UNIPHIER_MIO_RESET_SD(1, 1),
  106. UNIPHIER_MIO_RESET_SD(2, 2),
  107. UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
  108. UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
  109. UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
  110. UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
  111. UNIPHIER_MIO_RESET_DMAC(7),
  112. UNIPHIER_MIO_RESET_USB2(8, 0),
  113. UNIPHIER_MIO_RESET_USB2(9, 1),
  114. UNIPHIER_MIO_RESET_USB2(10, 2),
  115. UNIPHIER_MIO_RESET_USB2(11, 3),
  116. UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
  117. UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
  118. UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
  119. UNIPHIER_MIO_RESET_USB2_BRIDGE(15, 3),
  120. UNIPHIER_RESET_END,
  121. };
  122. /* Peripheral reset data */
  123. #define UNIPHIER_PERI_RESET_UART(id, ch) \
  124. UNIPHIER_RESETX((id), 0x114, 19 + (ch))
  125. #define UNIPHIER_PERI_RESET_I2C(id, ch) \
  126. UNIPHIER_RESETX((id), 0x114, 5 + (ch))
  127. #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
  128. UNIPHIER_RESETX((id), 0x114, 24 + (ch))
  129. static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
  130. UNIPHIER_PERI_RESET_UART(0, 0),
  131. UNIPHIER_PERI_RESET_UART(1, 1),
  132. UNIPHIER_PERI_RESET_UART(2, 2),
  133. UNIPHIER_PERI_RESET_UART(3, 3),
  134. UNIPHIER_PERI_RESET_I2C(4, 0),
  135. UNIPHIER_PERI_RESET_I2C(5, 1),
  136. UNIPHIER_PERI_RESET_I2C(6, 2),
  137. UNIPHIER_PERI_RESET_I2C(7, 3),
  138. UNIPHIER_PERI_RESET_I2C(8, 4),
  139. UNIPHIER_RESET_END,
  140. };
  141. static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
  142. UNIPHIER_PERI_RESET_UART(0, 0),
  143. UNIPHIER_PERI_RESET_UART(1, 1),
  144. UNIPHIER_PERI_RESET_UART(2, 2),
  145. UNIPHIER_PERI_RESET_UART(3, 3),
  146. UNIPHIER_PERI_RESET_FI2C(4, 0),
  147. UNIPHIER_PERI_RESET_FI2C(5, 1),
  148. UNIPHIER_PERI_RESET_FI2C(6, 2),
  149. UNIPHIER_PERI_RESET_FI2C(7, 3),
  150. UNIPHIER_PERI_RESET_FI2C(8, 4),
  151. UNIPHIER_PERI_RESET_FI2C(9, 5),
  152. UNIPHIER_PERI_RESET_FI2C(10, 6),
  153. UNIPHIER_RESET_END,
  154. };
  155. /* core implementaton */
  156. struct uniphier_reset_priv {
  157. void __iomem *base;
  158. const struct uniphier_reset_data *data;
  159. };
  160. static int uniphier_reset_request(struct reset_ctl *reset_ctl)
  161. {
  162. return 0;
  163. }
  164. static int uniphier_reset_free(struct reset_ctl *reset_ctl)
  165. {
  166. return 0;
  167. }
  168. static int uniphier_reset_update(struct reset_ctl *reset_ctl, int assert)
  169. {
  170. struct uniphier_reset_priv *priv = dev_get_priv(reset_ctl->dev);
  171. unsigned long id = reset_ctl->id;
  172. const struct uniphier_reset_data *p;
  173. for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
  174. u32 mask, val;
  175. if (p->id != id)
  176. continue;
  177. val = readl(priv->base + p->reg);
  178. if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
  179. assert = !assert;
  180. mask = BIT(p->bit);
  181. if (assert)
  182. val |= mask;
  183. else
  184. val &= ~mask;
  185. writel(val, priv->base + p->reg);
  186. return 0;
  187. }
  188. dev_err(reset_ctl->dev, "reset_id=%lu was not handled\n", id);
  189. return -EINVAL;
  190. }
  191. static int uniphier_reset_assert(struct reset_ctl *reset_ctl)
  192. {
  193. return uniphier_reset_update(reset_ctl, 1);
  194. }
  195. static int uniphier_reset_deassert(struct reset_ctl *reset_ctl)
  196. {
  197. return uniphier_reset_update(reset_ctl, 0);
  198. }
  199. static const struct reset_ops uniphier_reset_ops = {
  200. .request = uniphier_reset_request,
  201. .rfree = uniphier_reset_free,
  202. .rst_assert = uniphier_reset_assert,
  203. .rst_deassert = uniphier_reset_deassert,
  204. };
  205. static int uniphier_reset_probe(struct udevice *dev)
  206. {
  207. struct uniphier_reset_priv *priv = dev_get_priv(dev);
  208. fdt_addr_t addr;
  209. addr = dev_read_addr(dev->parent);
  210. if (addr == FDT_ADDR_T_NONE)
  211. return -EINVAL;
  212. priv->base = devm_ioremap(dev, addr, SZ_4K);
  213. if (!priv->base)
  214. return -ENOMEM;
  215. priv->data = (void *)dev_get_driver_data(dev);
  216. return 0;
  217. }
  218. static const struct udevice_id uniphier_reset_match[] = {
  219. /* System reset */
  220. {
  221. .compatible = "socionext,uniphier-ld4-reset",
  222. .data = (ulong)uniphier_pro4_sys_reset_data,
  223. },
  224. {
  225. .compatible = "socionext,uniphier-pro4-reset",
  226. .data = (ulong)uniphier_pro4_sys_reset_data,
  227. },
  228. {
  229. .compatible = "socionext,uniphier-sld8-reset",
  230. .data = (ulong)uniphier_pro4_sys_reset_data,
  231. },
  232. {
  233. .compatible = "socionext,uniphier-pro5-reset",
  234. .data = (ulong)uniphier_pro4_sys_reset_data,
  235. },
  236. {
  237. .compatible = "socionext,uniphier-pxs2-reset",
  238. .data = (ulong)uniphier_pxs2_sys_reset_data,
  239. },
  240. {
  241. .compatible = "socionext,uniphier-ld11-reset",
  242. .data = (ulong)uniphier_ld20_sys_reset_data,
  243. },
  244. {
  245. .compatible = "socionext,uniphier-ld20-reset",
  246. .data = (ulong)uniphier_ld20_sys_reset_data,
  247. },
  248. {
  249. .compatible = "socionext,uniphier-pxs3-reset",
  250. .data = (ulong)uniphier_pxs3_sys_reset_data,
  251. },
  252. /* Media I/O reset */
  253. {
  254. .compatible = "socionext,uniphier-ld4-mio-reset",
  255. .data = (ulong)uniphier_mio_reset_data,
  256. },
  257. {
  258. .compatible = "socionext,uniphier-pro4-mio-reset",
  259. .data = (ulong)uniphier_mio_reset_data,
  260. },
  261. {
  262. .compatible = "socionext,uniphier-sld8-mio-reset",
  263. .data = (ulong)uniphier_mio_reset_data,
  264. },
  265. {
  266. .compatible = "socionext,uniphier-pro5-mio-reset",
  267. .data = (ulong)uniphier_mio_reset_data,
  268. },
  269. {
  270. .compatible = "socionext,uniphier-pxs2-mio-reset",
  271. .data = (ulong)uniphier_mio_reset_data,
  272. },
  273. {
  274. .compatible = "socionext,uniphier-ld11-mio-reset",
  275. .data = (ulong)uniphier_mio_reset_data,
  276. },
  277. {
  278. .compatible = "socionext,uniphier-ld11-sd-reset",
  279. .data = (ulong)uniphier_mio_reset_data,
  280. },
  281. {
  282. .compatible = "socionext,uniphier-ld20-sd-reset",
  283. .data = (ulong)uniphier_mio_reset_data,
  284. },
  285. {
  286. .compatible = "socionext,uniphier-pxs3-sd-reset",
  287. .data = (ulong)uniphier_mio_reset_data,
  288. },
  289. /* Peripheral reset */
  290. {
  291. .compatible = "socionext,uniphier-ld4-peri-reset",
  292. .data = (ulong)uniphier_ld4_peri_reset_data,
  293. },
  294. {
  295. .compatible = "socionext,uniphier-pro4-peri-reset",
  296. .data = (ulong)uniphier_pro4_peri_reset_data,
  297. },
  298. {
  299. .compatible = "socionext,uniphier-sld8-peri-reset",
  300. .data = (ulong)uniphier_ld4_peri_reset_data,
  301. },
  302. {
  303. .compatible = "socionext,uniphier-pro5-peri-reset",
  304. .data = (ulong)uniphier_pro4_peri_reset_data,
  305. },
  306. {
  307. .compatible = "socionext,uniphier-pxs2-peri-reset",
  308. .data = (ulong)uniphier_pro4_peri_reset_data,
  309. },
  310. {
  311. .compatible = "socionext,uniphier-ld11-peri-reset",
  312. .data = (ulong)uniphier_pro4_peri_reset_data,
  313. },
  314. {
  315. .compatible = "socionext,uniphier-ld20-peri-reset",
  316. .data = (ulong)uniphier_pro4_peri_reset_data,
  317. },
  318. {
  319. .compatible = "socionext,uniphier-pxs3-peri-reset",
  320. .data = (ulong)uniphier_pro4_peri_reset_data,
  321. },
  322. { /* sentinel */ }
  323. };
  324. U_BOOT_DRIVER(uniphier_reset) = {
  325. .name = "uniphier-reset",
  326. .id = UCLASS_RESET,
  327. .of_match = uniphier_reset_match,
  328. .probe = uniphier_reset_probe,
  329. .priv_auto_alloc_size = sizeof(struct uniphier_reset_priv),
  330. .ops = &uniphier_reset_ops,
  331. };