imx8qxp-clock.h 21 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572573574575576577578579580581582583
  1. /* SPDX-License-Identifier: GPL-2.0+ */
  2. /*
  3. * Copyright 2018 NXP
  4. */
  5. #ifndef __DT_BINDINGS_CLOCK_IMX8QXP_H
  6. #define __DT_BINDINGS_CLOCK_IMX8QXP_H
  7. #define IMX8QXP_CLK_DUMMY 0
  8. #define IMX8QXP_UART0_IPG_CLK 1
  9. #define IMX8QXP_UART0_DIV 2
  10. #define IMX8QXP_UART0_CLK 3
  11. #define IMX8QXP_IPG_DMA_CLK_ROOT 4
  12. /* GPU Clocks. */
  13. #define IMX8QXP_GPU0_CORE_DIV 5
  14. #define IMX8QXP_GPU0_CORE_CLK 6
  15. #define IMX8QXP_GPU0_SHADER_DIV 7
  16. #define IMX8QXP_GPU0_SHADER_CLK 8
  17. #define IMX8QXP_24MHZ 9
  18. #define IMX8QXP_GPT_3M 10
  19. #define IMX8QXP_32KHZ 11
  20. /* LSIO SS */
  21. #define IMX8QXP_LSIO_MEM_CLK 12
  22. #define IMX8QXP_LSIO_BUS_CLK 13
  23. #define IMX8QXP_LSIO_PWM0_DIV 14
  24. #define IMX8QXP_LSIO_PWM0_IPG_S_CLK 15
  25. #define IMX8QXP_LSIO_PWM0_IPG_SLV_CLK 16
  26. #define IMX8QXP_LSIO_PWM0_IPG_MSTR_CLK 17
  27. #define IMX8QXP_LSIO_PWM0_HF_CLK 18
  28. #define IMX8QXP_LSIO_PWM0_CLK 19
  29. #define IMX8QXP_LSIO_PWM1_DIV 20
  30. #define IMX8QXP_LSIO_PWM1_IPG_S_CLK 21
  31. #define IMX8QXP_LSIO_PWM1_IPG_SLV_CLK 22
  32. #define IMX8QXP_LSIO_PWM1_IPG_MSTR_CLK 23
  33. #define IMX8QXP_LSIO_PWM1_HF_CLK 24
  34. #define IMX8QXP_LSIO_PWM1_CLK 25
  35. #define IMX8QXP_LSIO_PWM2_DIV 26
  36. #define IMX8QXP_LSIO_PWM2_IPG_S_CLK 27
  37. #define IMX8QXP_LSIO_PWM2_IPG_SLV_CLK 28
  38. #define IMX8QXP_LSIO_PWM2_IPG_MSTR_CLK 29
  39. #define IMX8QXP_LSIO_PWM2_HF_CLK 30
  40. #define IMX8QXP_LSIO_PWM2_CLK 31
  41. #define IMX8QXP_LSIO_PWM3_DIV 32
  42. #define IMX8QXP_LSIO_PWM3_IPG_S_CLK 33
  43. #define IMX8QXP_LSIO_PWM3_IPG_SLV_CLK 34
  44. #define IMX8QXP_LSIO_PWM3_IPG_MSTR_CLK 35
  45. #define IMX8QXP_LSIO_PWM3_HF_CLK 36
  46. #define IMX8QXP_LSIO_PWM3_CLK 37
  47. #define IMX8QXP_LSIO_PWM4_DIV 38
  48. #define IMX8QXP_LSIO_PWM4_IPG_S_CLK 39
  49. #define IMX8QXP_LSIO_PWM4_IPG_SLV_CLK 40
  50. #define IMX8QXP_LSIO_PWM4_IPG_MSTR_CLK 42
  51. #define IMX8QXP_LSIO_PWM4_HF_CLK 43
  52. #define IMX8QXP_LSIO_PWM4_CLK 44
  53. #define IMX8QXP_LSIO_PWM5_DIV 45
  54. #define IMX8QXP_LSIO_PWM5_IPG_S_CLK 46
  55. #define IMX8QXP_LSIO_PWM5_IPG_SLV_CLK 47
  56. #define IMX8QXP_LSIO_PWM5_IPG_MSTR_CLK 48
  57. #define IMX8QXP_LSIO_PWM5_HF_CLK 49
  58. #define IMX8QXP_LSIO_PWM5_CLK 50
  59. #define IMX8QXP_LSIO_PWM6_DIV 51
  60. #define IMX8QXP_LSIO_PWM6_IPG_S_CLK 52
  61. #define IMX8QXP_LSIO_PWM6_IPG_SLV_CLK 53
  62. #define IMX8QXP_LSIO_PWM6_IPG_MSTR_CLK 54
  63. #define IMX8QXP_LSIO_PWM6_HF_CLK 55
  64. #define IMX8QXP_LSIO_PWM6_CLK 56
  65. #define IMX8QXP_LSIO_PWM7_DIV 57
  66. #define IMX8QXP_LSIO_PWM7_IPG_S_CLK 58
  67. #define IMX8QXP_LSIO_PWM7_IPG_SLV_CLK 59
  68. #define IMX8QXP_LSIO_PWM7_IPG_MSTR_CLK 60
  69. #define IMX8QXP_LSIO_PWM7_HF_CLK 61
  70. #define IMX8QXP_LSIO_PWM7_CLK 62
  71. #define IMX8QXP_LSIO_GPT0_DIV 63
  72. #define IMX8QXP_LSIO_GPT0_IPG_S_CLK 64
  73. #define IMX8QXP_LSIO_GPT0_IPG_SLV_CLK 65
  74. #define IMX8QXP_LSIO_GPT0_IPG_MSTR_CLK 66
  75. #define IMX8QXP_LSIO_GPT0_HF_CLK 67
  76. #define IMX8QXP_LSIO_GPT0_CLK 68
  77. #define IMX8QXP_LSIO_GPT1_DIV 69
  78. #define IMX8QXP_LSIO_GPT1_IPG_S_CLK 70
  79. #define IMX8QXP_LSIO_GPT1_IPG_SLV_CLK 71
  80. #define IMX8QXP_LSIO_GPT1_IPG_MSTR_CLK 72
  81. #define IMX8QXP_LSIO_GPT1_HF_CLK 73
  82. #define IMX8QXP_LSIO_GPT1_CLK 74
  83. #define IMX8QXP_LSIO_GPT2_DIV 75
  84. #define IMX8QXP_LSIO_GPT2_IPG_S_CLK 76
  85. #define IMX8QXP_LSIO_GPT2_IPG_SLV_CLK 77
  86. #define IMX8QXP_LSIO_GPT2_IPG_MSTR_CLK 78
  87. #define IMX8QXP_LSIO_GPT2_HF_CLK 79
  88. #define IMX8QXP_LSIO_GPT2_CLK 80
  89. #define IMX8QXP_LSIO_GPT3_DIV 81
  90. #define IMX8QXP_LSIO_GPT3_IPG_S_CLK 82
  91. #define IMX8QXP_LSIO_GPT3_IPG_SLV_CLK 83
  92. #define IMX8QXP_LSIO_GPT3_IPG_MSTR_CLK 84
  93. #define IMX8QXP_LSIO_GPT3_HF_CLK 85
  94. #define IMX8QXP_LSIO_GPT3_CLK 86
  95. #define IMX8QXP_LSIO_GPT4_DIV 87
  96. #define IMX8QXP_LSIO_GPT4_IPG_S_CLK 88
  97. #define IMX8QXP_LSIO_GPT4_IPG_SLV_CLK 89
  98. #define IMX8QXP_LSIO_GPT4_IPG_MSTR_CLK 90
  99. #define IMX8QXP_LSIO_GPT4_HF_CLK 91
  100. #define IMX8QXP_LSIO_GPT4_CLK 92
  101. #define IMX8QXP_LSIO_FSPI0_DIV 93
  102. #define IMX8QXP_LSIO_FSPI0_HCLK 94
  103. #define IMX8QXP_LSIO_FSPI0_IPG_S_CLK 95
  104. #define IMX8QXP_LSIO_FSPI0_IPG_CLK 96
  105. #define IMX8QXP_LSIO_FSPI0_CLK 97
  106. #define IMX8QXP_LSIO_FSPI1_DIV 98
  107. #define IMX8QXP_LSIO_FSPI1_HCLK 99
  108. #define IMX8QXP_LSIO_FSPI1_IPG_S_CLK 100
  109. #define IMX8QXP_LSIO_FSPI1_IPG_CLK 101
  110. #define IMX8QXP_LSIO_FSPI1_CLK 102
  111. #define IMX8QXP_LSIO_GPIO0_IPG_S_CLK 103
  112. #define IMX8QXP_LSIO_GPIO1_IPG_S_CLK 104
  113. #define IMX8QXP_LSIO_GPIO2_IPG_S_CLK 105
  114. #define IMX8QXP_LSIO_GPIO3_IPG_S_CLK 106
  115. #define IMX8QXP_LSIO_GPIO4_IPG_S_CLK 107
  116. #define IMX8QXP_LSIO_GPIO5_IPG_S_CLK 108
  117. #define IMX8QXP_LSIO_GPIO6_IPG_S_CLK 109
  118. #define IMX8QXP_LSIO_GPIO7_IPG_S_CLK 110
  119. #define IMX8QXP_LSIO_ROMCP_REG_CLK 111
  120. #define IMX8QXP_LSIO_ROMCP_CLK 112
  121. #define IMX8QXP_LSIO_96KROM_CLK 113
  122. #define IMX8QXP_LSIO_OCRAM_MEM_CLK 114
  123. #define IMX8QXP_LSIO_OCRAM_CTRL_CLK 115
  124. /* ADMA SS */
  125. #define IMX8QXP_UART1_IPG_CLK 116
  126. #define IMX8QXP_UART2_IPG_CLK 117
  127. #define IMX8QXP_UART3_IPG_CLK 118
  128. #define IMX8QXP_UART1_DIV 119
  129. #define IMX8QXP_UART2_DIV 120
  130. #define IMX8QXP_UART3_DIV 121
  131. #define IMX8QXP_UART1_CLK 122
  132. #define IMX8QXP_UART2_CLK 123
  133. #define IMX8QXP_UART3_CLK 124
  134. #define IMX8QXP_SPI0_IPG_CLK 125
  135. #define IMX8QXP_SPI1_IPG_CLK 126
  136. #define IMX8QXP_SPI2_IPG_CLK 127
  137. #define IMX8QXP_SPI3_IPG_CLK 128
  138. #define IMX8QXP_SPI0_DIV 129
  139. #define IMX8QXP_SPI1_DIV 130
  140. #define IMX8QXP_SPI2_DIV 131
  141. #define IMX8QXP_SPI3_DIV 132
  142. #define IMX8QXP_SPI0_CLK 133
  143. #define IMX8QXP_SPI1_CLK 134
  144. #define IMX8QXP_SPI2_CLK 135
  145. #define IMX8QXP_SPI3_CLK 136
  146. #define IMX8QXP_CAN0_IPG_CHI_CLK 137
  147. #define IMX8QXP_CAN1_IPG_CHI_CLK 138
  148. #define IMX8QXP_CAN2_IPG_CHI_CLK 139
  149. #define IMX8QXP_CAN0_IPG_CLK 140
  150. #define IMX8QXP_CAN1_IPG_CLK 141
  151. #define IMX8QXP_CAN2_IPG_CLK 142
  152. #define IMX8QXP_CAN0_DIV 143
  153. #define IMX8QXP_CAN1_DIV 144
  154. #define IMX8QXP_CAN2_DIV 145
  155. #define IMX8QXP_CAN0_CLK 146
  156. #define IMX8QXP_CAN1_CLK 147
  157. #define IMX8QXP_CAN2_CLK 148
  158. #define IMX8QXP_I2C0_IPG_CLK 149
  159. #define IMX8QXP_I2C1_IPG_CLK 150
  160. #define IMX8QXP_I2C2_IPG_CLK 151
  161. #define IMX8QXP_I2C3_IPG_CLK 152
  162. #define IMX8QXP_I2C0_DIV 153
  163. #define IMX8QXP_I2C1_DIV 154
  164. #define IMX8QXP_I2C2_DIV 155
  165. #define IMX8QXP_I2C3_DIV 156
  166. #define IMX8QXP_I2C0_CLK 157
  167. #define IMX8QXP_I2C1_CLK 158
  168. #define IMX8QXP_I2C2_CLK 159
  169. #define IMX8QXP_I2C3_CLK 160
  170. #define IMX8QXP_FTM0_IPG_CLK 161
  171. #define IMX8QXP_FTM1_IPG_CLK 162
  172. #define IMX8QXP_FTM0_DIV 163
  173. #define IMX8QXP_FTM1_DIV 164
  174. #define IMX8QXP_FTM0_CLK 165
  175. #define IMX8QXP_FTM1_CLK 166
  176. #define IMX8QXP_ADC0_IPG_CLK 167
  177. #define IMX8QXP_ADC0_DIV 168
  178. #define IMX8QXP_ADC0_CLK 169
  179. #define IMX8QXP_PWM_IPG_CLK 170
  180. #define IMX8QXP_PWM_DIV 171
  181. #define IMX8QXP_PWM_CLK 172
  182. #define IMX8QXP_LCD_IPG_CLK 173
  183. #define IMX8QXP_LCD_DIV 174
  184. #define IMX8QXP_LCD_CLK 175
  185. /* Connectivity SS */
  186. #define IMX8QXP_AXI_CONN_CLK_ROOT 176
  187. #define IMX8QXP_AHB_CONN_CLK_ROOT 177
  188. #define IMX8QXP_IPG_CONN_CLK_ROOT 178
  189. #define IMX8QXP_SDHC0_IPG_CLK 179
  190. #define IMX8QXP_SDHC1_IPG_CLK 180
  191. #define IMX8QXP_SDHC2_IPG_CLK 181
  192. #define IMX8QXP_SDHC0_DIV 182
  193. #define IMX8QXP_SDHC1_DIV 183
  194. #define IMX8QXP_SDHC2_DIV 184
  195. #define IMX8QXP_SDHC0_CLK 185
  196. #define IMX8QXP_SDHC1_CLK 186
  197. #define IMX8QXP_SDHC2_CLK 187
  198. #define IMX8QXP_ENET0_ROOT_DIV 188
  199. #define IMX8QXP_ENET0_REF_DIV 189
  200. #define IMX8QXP_ENET1_REF_DIV 190
  201. #define IMX8QXP_ENET0_BYPASS_DIV 191
  202. #define IMX8QXP_ENET0_RGMII_DIV 192
  203. #define IMX8QXP_ENET1_ROOT_DIV 193
  204. #define IMX8QXP_ENET1_BYPASS_DIV 194
  205. #define IMX8QXP_ENET1_RGMII_DIV 195
  206. #define IMX8QXP_ENET0_AHB_CLK 196
  207. #define IMX8QXP_ENET0_IPG_S_CLK 197
  208. #define IMX8QXP_ENET0_IPG_CLK 198
  209. #define IMX8QXP_ENET1_AHB_CLK 199
  210. #define IMX8QXP_ENET1_IPG_S_CLK 200
  211. #define IMX8QXP_ENET1_IPG_CLK 201
  212. #define IMX8QXP_ENET0_ROOT_CLK 202
  213. #define IMX8QXP_ENET1_ROOT_CLK 203
  214. #define IMX8QXP_ENET0_TX_CLK 204
  215. #define IMX8QXP_ENET1_TX_CLK 205
  216. #define IMX8QXP_ENET0_PTP_CLK 206
  217. #define IMX8QXP_ENET1_PTP_CLK 207
  218. #define IMX8QXP_ENET0_REF_25MHZ_125MHZ_SEL 208
  219. #define IMX8QXP_ENET1_REF_25MHZ_125MHZ_SEL 209
  220. #define IMX8QXP_ENET0_RMII_TX_SEL 210
  221. #define IMX8QXP_ENET1_RMII_TX_SEL 211
  222. #define IMX8QXP_ENET0_RGMII_TX_CLK 212
  223. #define IMX8QXP_ENET1_RGMII_TX_CLK 213
  224. #define IMX8QXP_ENET0_RMII_RX_CLK 214
  225. #define IMX8QXP_ENET1_RMII_RX_CLK 215
  226. #define IMX8QXP_ENET0_REF_25MHZ_125MHZ_CLK 216
  227. #define IMX8QXP_ENET1_REF_25MHZ_125MHZ_CLK 217
  228. #define IMX8QXP_ENET0_REF_50MHZ_CLK 218
  229. #define IMX8QXP_ENET1_REF_50MHZ_CLK 219
  230. #define IMX8QXP_GPMI_BCH_IO_DIV 220
  231. #define IMX8QXP_GPMI_BCH_DIV 221
  232. #define IMX8QXP_GPMI_APB_CLK 222
  233. #define IMX8QXP_GPMI_APB_BCH_CLK 223
  234. #define IMX8QXP_GPMI_BCH_IO_CLK 224
  235. #define IMX8QXP_GPMI_BCH_CLK 225
  236. #define IMX8QXP_APBHDMA_CLK 226
  237. #define IMX8QXP_USB3_ACLK_DIV 227
  238. #define IMX8QXP_USB3_BUS_DIV 228
  239. #define IMX8QXP_USB3_LPM_DIV 229
  240. #define IMX8QXP_USB3_IPG_CLK 230
  241. #define IMX8QXP_USB3_CORE_PCLK 231
  242. #define IMX8QXP_USB3_PHY_CLK 232
  243. #define IMX8QXP_USB3_ACLK 233
  244. #define IMX8QXP_USB3_BUS_CLK 234
  245. #define IMX8QXP_USB3_LPM_CLK 235
  246. #define IMX8QXP_USB2_OH_AHB_CLK 236
  247. #define IMX8QXP_USB2_OH_IPG_S_CLK 237
  248. #define IMX8QXP_USB2_OH_IPG_S_PL301_CLK 238
  249. #define IMX8QXP_USB2_PHY_IPG_CLK 239
  250. #define IMX8QXP_EDMA_CLK 240
  251. #define IMX8QXP_EDMA_IPG_CLK 241
  252. #define IMX8QXP_MLB_HCLK 242
  253. #define IMX8QXP_MLB_CLK 243
  254. #define IMX8QXP_MLB_IPG_CLK 244
  255. /* Display controller SS */
  256. /* DC part1 */
  257. #define IMX8QXP_DC_AXI_EXT_CLK 245
  258. #define IMX8QXP_DC_AXI_INT_CLK 246
  259. #define IMX8QXP_DC_CFG_CLK 247
  260. #define IMX8QXP_DC0_DISP0_CLK 248
  261. #define IMX8QXP_DC0_DISP1_CLK 249
  262. #define IMX8QXP_DC0_PRG0_RTRAM_CLK 250
  263. #define IMX8QXP_DC0_PRG0_APB_CLK 251
  264. #define IMX8QXP_DC0_PRG1_RTRAM_CLK 252
  265. #define IMX8QXP_DC0_PRG1_APB_CLK 253
  266. #define IMX8QXP_DC0_PRG2_RTRAM_CLK 254
  267. #define IMX8QXP_DC0_PRG2_APB_CLK 255
  268. #define IMX8QXP_DC0_PRG3_RTRAM_CLK 256
  269. #define IMX8QXP_DC0_PRG3_APB_CLK 257
  270. #define IMX8QXP_DC0_PRG4_RTRAM_CLK 258
  271. #define IMX8QXP_DC0_PRG4_APB_CLK 259
  272. #define IMX8QXP_DC0_PRG5_RTRAM_CLK 260
  273. #define IMX8QXP_DC0_PRG5_APB_CLK 261
  274. #define IMX8QXP_DC0_PRG6_RTRAM_CLK 262
  275. #define IMX8QXP_DC0_PRG6_APB_CLK 263
  276. #define IMX8QXP_DC0_PRG7_RTRAM_CLK 264
  277. #define IMX8QXP_DC0_PRG7_APB_CLK 265
  278. #define IMX8QXP_DC0_PRG8_RTRAM_CLK 266
  279. #define IMX8QXP_DC0_PRG8_APB_CLK 267
  280. #define IMX8QXP_DC0_DPR0_APB_CLK 268
  281. #define IMX8QXP_DC0_DPR0_B_CLK 269
  282. #define IMX8QXP_DC0_RTRAM0_CLK 270
  283. #define IMX8QXP_DC0_RTRAM1_CLK 271
  284. /* MIPI-LVDS part1 */
  285. #define IMX8QXP_MIPI_IPG_CLK 272
  286. #define IMX8QXP_MIPI0_I2C0_DIV 273
  287. #define IMX8QXP_MIPI0_I2C1_DIV 274
  288. #define IMX8QXP_MIPI0_I2C0_CLK 275
  289. #define IMX8QXP_MIPI0_I2C1_CLK 276
  290. #define IMX8QXP_MIPI0_I2C0_IPG_S_CLK 277
  291. #define IMX8QXP_MIPI0_I2C0_IPG_CLK 278
  292. #define IMX8QXP_MIPI0_I2C1_IPG_S_CLK 279
  293. #define IMX8QXP_MIPI0_I2C1_IPG_CLK 280
  294. #define IMX8QXP_MIPI0_PWM_IPG_S_CLK 281
  295. #define IMX8QXP_MIPI0_PWM_IPG_CLK 282
  296. #define IMX8QXP_MIPI0_PWM_32K_CLK 283
  297. #define IMX8QXP_MIPI0_GPIO_IPG_CLK 284
  298. #define IMX8QXP_IMG_JPEG_ENC_IPG_CLK 285
  299. #define IMX8QXP_IMG_JPEG_ENC_CLK 286
  300. #define IMX8QXP_IMG_JPEG_DEC_IPG_CLK 287
  301. #define IMX8QXP_IMG_JPEG_DEC_CLK 288
  302. #define IMX8QXP_IMG_PXL_LINK_DC0_CLK 289
  303. #define IMX8QXP_IMG_PXL_LINK_DC1_CLK 290
  304. #define IMX8QXP_IMG_PXL_LINK_CSI0_CLK 291
  305. #define IMX8QXP_IMG_PXL_LINK_CSI1_CLK 292
  306. #define IMX8QXP_IMG_PXL_LINK_HDMI_IN_CLK 293
  307. #define IMX8QXP_IMG_PDMA_0_CLK 294
  308. #define IMX8QXP_IMG_PDMA_1_CLK 295
  309. #define IMX8QXP_IMG_PDMA_2_CLK 296
  310. #define IMX8QXP_IMG_PDMA_3_CLK 297
  311. #define IMX8QXP_IMG_PDMA_4_CLK 298
  312. #define IMX8QXP_IMG_PDMA_5_CLK 299
  313. #define IMX8QXP_IMG_PDMA_6_CLK 300
  314. #define IMX8QXP_IMG_PDMA_7_CLK 301
  315. #define IMX8QXP_IMG_AXI_CLK 302
  316. #define IMX8QXP_IMG_IPG_CLK 303
  317. #define IMX8QXP_IMG_PXL_CLK 304
  318. #define IMX8QXP_CSI0_I2C0_DIV 305
  319. #define IMX8QXP_CSI0_PWM0_DIV 306
  320. #define IMX8QXP_CSI0_CORE_DIV 307
  321. #define IMX8QXP_CSI0_ESC_DIV 308
  322. #define IMX8QXP_CSI0_IPG_CLK_S 309
  323. #define IMX8QXP_CSI0_IPG_CLK 310
  324. #define IMX8QXP_CSI0_APB_CLK 311
  325. #define IMX8QXP_CSI0_I2C0_IPG_CLK 312
  326. #define IMX8QXP_CSI0_I2C0_CLK 313
  327. #define IMX8QXP_CSI0_PWM0_IPG_CLK 314
  328. #define IMX8QXP_CSI0_PWM0_CLK 315
  329. #define IMX8QXP_CSI0_CORE_CLK 316
  330. #define IMX8QXP_CSI0_ESC_CLK 317
  331. #define IMX8QXP_HSIO_AXI_CLK 318
  332. #define IMX8QXP_HSIO_PER_CLK 319
  333. #define IMX8QXP_HSIO_PCIE_MSTR_AXI_CLK 320
  334. #define IMX8QXP_HSIO_PCIE_SLV_AXI_CLK 321
  335. #define IMX8QXP_HSIO_PCIE_DBI_AXI_CLK 322
  336. #define IMX8QXP_HSIO_PCIE_X1_PER_CLK 323
  337. #define IMX8QXP_HSIO_PHY_X1_PER_CLK 324
  338. #define IMX8QXP_HSIO_MISC_PER_CLK 325
  339. #define IMX8QXP_HSIO_PHY_X1_APB_CLK 326
  340. #define IMX8QXP_HSIO_GPIO_CLK 327
  341. #define IMX8QXP_HSIO_PHY_X1_PCLK 328
  342. #define IMX8QXP_A35_DIV 329
  343. /* ACM */
  344. #define IMX8QXP_EXT_AUD_MCLK0 330
  345. #define IMX8QXP_EXT_AUD_MCLK1 331
  346. #define IMX8QXP_ESAI0_RX_CLK 332
  347. #define IMX8QXP_ESAI0_RX_HF_CLK 333
  348. #define IMX8QXP_ESAI0_TX_CLK 334
  349. #define IMX8QXP_ESAI0_TX_HF_CLK 335
  350. #define IMX8QXP_SPDIF0_RX 336
  351. #define IMX8QXP_SAI0_RX_BCLK 337
  352. #define IMX8QXP_SAI0_TX_BCLK 338
  353. #define IMX8QXP_SAI1_RX_BCLK 339
  354. #define IMX8QXP_SAI1_TX_BCLK 340
  355. #define IMX8QXP_SAI2_RX_BCLK 341
  356. #define IMX8QXP_SAI3_RX_BCLK 342
  357. #define IMX8QXP_SAI4_RX_BCLK 343
  358. #define IMX8QXP_ACM_AUD_CLK0_SEL 344
  359. #define IMX8QXP_ACM_AUD_CLK0_CLK 345
  360. #define IMX8QXP_ACM_AUD_CLK1_SEL 346
  361. #define IMX8QXP_ACM_AUD_CLK1_CLK 347
  362. #define IMX8QXP_ACM_MCLKOUT0_SEL 348
  363. #define IMX8QXP_ACM_MCLKOUT0_CLK 349
  364. #define IMX8QXP_ACM_MCLKOUT1_SEL 350
  365. #define IMX8QXP_ACM_MCLKOUT1_CLK 351
  366. #define IMX8QXP_ACM_ESAI0_MCLK_SEL 352
  367. #define IMX8QXP_ACM_ESAI0_MCLK_CLK 353
  368. #define IMX8QXP_ACM_GPT0_MUX_CLK_SEL 354
  369. #define IMX8QXP_ACM_GPT0_MUX_CLK_CLK 355
  370. #define IMX8QXP_ACM_GPT1_MUX_CLK_SEL 356
  371. #define IMX8QXP_ACM_GPT1_MUX_CLK_CLK 357
  372. #define IMX8QXP_ACM_GPT2_MUX_CLK_SEL 358
  373. #define IMX8QXP_ACM_GPT2_MUX_CLK_CLK 359
  374. #define IMX8QXP_ACM_GPT3_MUX_CLK_SEL 360
  375. #define IMX8QXP_ACM_GPT3_MUX_CLK_CLK 361
  376. #define IMX8QXP_ACM_GPT4_MUX_CLK_SEL 362
  377. #define IMX8QXP_ACM_GPT4_MUX_CLK_CLK 363
  378. #define IMX8QXP_ACM_GPT5_MUX_CLK_SEL 364
  379. #define IMX8QXP_ACM_GPT5_MUX_CLK_CLK 365
  380. #define IMX8QXP_ACM_SAI0_MCLK_SEL 366
  381. #define IMX8QXP_ACM_SAI0_MCLK_CLK 367
  382. #define IMX8QXP_ACM_SAI1_MCLK_SEL 368
  383. #define IMX8QXP_ACM_SAI1_MCLK_CLK 369
  384. #define IMX8QXP_ACM_SAI2_MCLK_SEL 370
  385. #define IMX8QXP_ACM_SAI2_MCLK_CLK 371
  386. #define IMX8QXP_ACM_SAI3_MCLK_SEL 372
  387. #define IMX8QXP_ACM_SAI3_MCLK_CLK 373
  388. #define IMX8QXP_ACM_SAI4_MCLK_SEL 374
  389. #define IMX8QXP_ACM_SAI4_MCLK_CLK 375
  390. #define IMX8QXP_ACM_SAI5_MCLK_SEL 376
  391. #define IMX8QXP_ACM_SAI5_MCLK_CLK 377
  392. #define IMX8QXP_ACM_SPDIF0_TX_CLK_SEL 378
  393. #define IMX8QXP_ACM_SPDIF0_TX_CLK_CLK 379
  394. #define IMX8QXP_ACM_MQS_TX_CLK_SEL 380
  395. #define IMX8QXP_ACM_MQS_TX_CLK_CLK 381
  396. #define IMX8QXP_ACM_ASRC0_MUX_CLK_SEL 382
  397. #define IMX8QXP_ACM_ASRC1_MUX_CLK_SEL 383
  398. #define IMX8QXP_ACM_ASRC0_MUX_CLK_CLK 384
  399. #define IMX8QXP_ACM_ASRC1_MUX_CLK_CLK 385
  400. #define IMX8QXP_IPG_AUD_CLK_ROOT 386
  401. /* Audio */
  402. #define IMX8QXP_AUD_PLL0_DIV 387
  403. #define IMX8QXP_AUD_PLL0 388
  404. #define IMX8QXP_AUD_PLL1_DIV 389
  405. #define IMX8QXP_AUD_PLL1 390
  406. #define IMX8QXP_AUD_AMIX_IPG 391
  407. #define IMX8QXP_AUD_ESAI_0_IPG 392
  408. #define IMX8QXP_AUD_ESAI_0_EXTAL_IPG 393
  409. #define IMX8QXP_AUD_SAI_0_IPG 394
  410. #define IMX8QXP_AUD_SAI_0_MCLK 395
  411. #define IMX8QXP_AUD_SAI_1_IPG 396
  412. #define IMX8QXP_AUD_SAI_1_MCLK 397
  413. #define IMX8QXP_AUD_SAI_2_IPG 398
  414. #define IMX8QXP_AUD_SAI_2_MCLK 399
  415. #define IMX8QXP_AUD_SAI_3_IPG 400
  416. #define IMX8QXP_AUD_SAI_3_MCLK 401
  417. #define IMX8QXP_AUD_SAI_4_IPG 402
  418. #define IMX8QXP_AUD_SAI_4_MCLK 403
  419. #define IMX8QXP_AUD_SAI_5_IPG 404
  420. #define IMX8QXP_AUD_SAI_5_MCLK 405
  421. #define IMX8QXP_AUD_MQS_IPG 406
  422. #define IMX8QXP_AUD_MQS_HMCLK 407
  423. #define IMX8QXP_AUD_GPT5_IPG 408
  424. #define IMX8QXP_AUD_GPT5_CLKIN 409
  425. #define IMX8QXP_AUD_GPT6_IPG 410
  426. #define IMX8QXP_AUD_GPT6_CLKIN 411
  427. #define IMX8QXP_AUD_GPT7_IPG 412
  428. #define IMX8QXP_AUD_GPT7_CLKIN 413
  429. #define IMX8QXP_AUD_GPT8_IPG 414
  430. #define IMX8QXP_AUD_GPT8_CLKIN 415
  431. #define IMX8QXP_AUD_GPT9_IPG 416
  432. #define IMX8QXP_AUD_GPT9_CLKIN 417
  433. #define IMX8QXP_AUD_GPT10_IPG 418
  434. #define IMX8QXP_AUD_GPT10_CLKIN 419
  435. #define IMX8QXP_AUD_ACM_AUD_PLL_CLK0_DIV 420
  436. #define IMX8QXP_AUD_ACM_AUD_PLL_CLK0_CLK 421
  437. #define IMX8QXP_AUD_ACM_AUD_PLL_CLK1_DIV 422
  438. #define IMX8QXP_AUD_ACM_AUD_PLL_CLK1_CLK 423
  439. #define IMX8QXP_AUD_ACM_AUD_REC_CLK0_DIV 424
  440. #define IMX8QXP_AUD_ACM_AUD_REC_CLK0_CLK 425
  441. #define IMX8QXP_AUD_ACM_AUD_REC_CLK1_DIV 426
  442. #define IMX8QXP_AUD_ACM_AUD_REC_CLK1_CLK 427
  443. #define IMX8QXP_AUD_MCLKOUT0 428
  444. #define IMX8QXP_AUD_MCLKOUT1 429
  445. #define IMX8QXP_AUD_SPDIF_0_TX_CLK 430
  446. #define IMX8QXP_AUD_SPDIF_0_GCLKW 431
  447. #define IMX8QXP_AUD_SPDIF_0_IPG 432
  448. #define IMX8QXP_AUD_ASRC_0_IPG 433
  449. #define IMX8QXP_AUD_ASRC_1_IPG 434
  450. #define IMX8QXP_AUD_DSP_ADB_ACLK 435
  451. #define IMX8QXP_AUD_DSP_IPG 436
  452. #define IMX8QXP_AUD_DSP_CORE_CLK 437
  453. #define IMX8QXP_AUD_OCRAM_IPG 438
  454. /* DC part2 */
  455. #define IMX8QXP_DC0_DISP0_DIV 439
  456. #define IMX8QXP_DC0_DISP1_DIV 440
  457. #define IMX8QXP_DC0_BYPASS_0_DIV 441
  458. #define IMX8QXP_DC0_BYPASS_1_DIV 442
  459. #define IMX8QXP_DC0_PLL0_DIV 443
  460. #define IMX8QXP_DC0_PLL1_DIV 444
  461. #define IMX8QXP_DC0_PLL0_CLK 445
  462. #define IMX8QXP_DC0_PLL1_CLK 446
  463. /* MIPI-LVDS part2 */
  464. #define IMX8QXP_MIPI0_BYPASS_CLK 447
  465. #define IMX8QXP_MIPI0_PIXEL_DIV 448
  466. #define IMX8QXP_MIPI0_PIXEL_CLK 449
  467. #define IMX8QXP_MIPI0_LVDS_PIXEL_DIV 450
  468. #define IMX8QXP_MIPI0_LVDS_PIXEL_CLK 451
  469. #define IMX8QXP_MIPI0_LVDS_BYPASS_CLK 452
  470. #define IMX8QXP_MIPI0_LVDS_PHY_DIV 453
  471. #define IMX8QXP_MIPI0_LVDS_PHY_CLK 454
  472. #define IMX8QXP_MIPI0_DSI_TX_ESC_DIV 455
  473. #define IMX8QXP_MIPI0_DSI_RX_ESC_DIV 456
  474. #define IMX8QXP_MIPI0_DSI_TX_ESC_CLK 457
  475. #define IMX8QXP_MIPI0_DSI_RX_ESC_CLK 458
  476. #define IMX8QXP_MIPI0_LIS_IPG_CLK 459
  477. #define IMX8QXP_MIPI1_I2C0_DIV 460
  478. #define IMX8QXP_MIPI1_I2C1_DIV 461
  479. #define IMX8QXP_MIPI1_I2C0_CLK 462
  480. #define IMX8QXP_MIPI1_I2C1_CLK 463
  481. #define IMX8QXP_MIPI1_I2C0_IPG_S_CLK 464
  482. #define IMX8QXP_MIPI1_I2C0_IPG_CLK 465
  483. #define IMX8QXP_MIPI1_I2C1_IPG_S_CLK 466
  484. #define IMX8QXP_MIPI1_I2C1_IPG_CLK 467
  485. #define IMX8QXP_MIPI1_PWM_IPG_S_CLK 468
  486. #define IMX8QXP_MIPI1_PWM_IPG_CLK 469
  487. #define IMX8QXP_MIPI1_PWM_32K_CLK 470
  488. #define IMX8QXP_MIPI1_GPIO_IPG_CLK 471
  489. #define IMX8QXP_MIPI1_BYPASS_CLK 472
  490. #define IMX8QXP_MIPI1_PIXEL_DIV 473
  491. #define IMX8QXP_MIPI1_PIXEL_CLK 474
  492. #define IMX8QXP_MIPI1_LVDS_PIXEL_DIV 475
  493. #define IMX8QXP_MIPI1_LVDS_PIXEL_CLK 476
  494. #define IMX8QXP_MIPI1_LVDS_BYPASS_CLK 477
  495. #define IMX8QXP_MIPI1_LVDS_PHY_DIV 478
  496. #define IMX8QXP_MIPI1_LVDS_PHY_CLK 479
  497. #define IMX8QXP_MIPI1_DSI_TX_ESC_DIV 480
  498. #define IMX8QXP_MIPI1_DSI_RX_ESC_DIV 481
  499. #define IMX8QXP_MIPI1_DSI_TX_ESC_CLK 482
  500. #define IMX8QXP_MIPI1_DSI_RX_ESC_CLK 483
  501. #define IMX8QXP_MIPI1_LIS_IPG_CLK 484
  502. /* CM40 */
  503. #define IMX8QXP_CM40_IPG_CLK 485
  504. #define IMX8QXP_CM40_I2C_DIV 486
  505. #define IMX8QXP_CM40_I2C_CLK 487
  506. #define IMX8QXP_CM40_I2C_IPG_CLK 488
  507. /* VPU clocks. */
  508. #define IMX8QXP_VPU_ENC_CLK 489
  509. #define IMX8QXP_VPU_DEC_CLK 490
  510. /* MIPI-LVDS part3 */
  511. #define IMX8QXP_MIPI0_DSI_PLL_CLK 491
  512. #define IMX8QXP_MIPI0_DSI_PLL_DIV2_CLK 492
  513. #define IMX8QXP_MIPI0_LVDS_PIXEL_SEL 493
  514. #define IMX8QXP_MIPI0_LVDS_PHY_SEL 494
  515. #define IMX8QXP_MIPI0_DSI_TX_ESC_SEL 495
  516. #define IMX8QXP_MIPI0_DSI_RX_ESC_SEL 496
  517. #define IMX8QXP_MIPI0_DSI_PHY_SEL 498
  518. #define IMX8QXP_MIPI0_DSI_PHY_DIV 499
  519. #define IMX8QXP_MIPI0_DSI_PHY_CLK 500
  520. #define IMX8QXP_MIPI1_DSI_PLL_CLK 501
  521. #define IMX8QXP_MIPI1_DSI_PLL_DIV2_CLK 502
  522. #define IMX8QXP_MIPI1_LVDS_PIXEL_SEL 503
  523. #define IMX8QXP_MIPI1_LVDS_PHY_SEL 504
  524. #define IMX8QXP_MIPI1_DSI_TX_ESC_SEL 505
  525. #define IMX8QXP_MIPI1_DSI_RX_ESC_SEL 506
  526. #define IMX8QXP_MIPI1_DSI_PHY_SEL 507
  527. #define IMX8QXP_MIPI1_DSI_PHY_DIV 508
  528. #define IMX8QXP_MIPI1_DSI_PHY_CLK 509
  529. /* DC part3 */
  530. #define IMX8QXP_DC0_DPR1_APB_CLK 510
  531. #define IMX8QXP_DC0_DPR1_B_CLK 511
  532. #define IMX8QXP_CONN_PLL0_CLK 512
  533. #define IMX8QXP_CONN_PLL1_CLK 513
  534. #define IMX8QXP_SDHC0_SEL 514
  535. #define IMX8QXP_SDHC1_SEL 515
  536. #define IMX8QXP_SDHC2_SEL 516
  537. /* PARALLER CSI */
  538. #define IMX8QXP_PARALLEL_CSI_CLK_DPLL 517
  539. #define IMX8QXP_PARALLEL_CSI_CLK_SEL 518
  540. #define IMX8QXP_PARALLEL_CSI_PER_CLK_DIV 519
  541. #define IMX8QXP_PARALLEL_CSI_PIXEL_CLK 520
  542. #define IMX8QXP_PARALLEL_CSI_IPG_CLK 521
  543. #define IMX8QXP_PARALLEL_CSI_MCLK_DIV 522
  544. #define IMX8QXP_PARALLEL_CSI_MISC0_CLK 523
  545. #define IMX8QXP_MIPI0_PWM_DIV 524
  546. #define IMX8QXP_MIPI1_PWM_DIV 525
  547. #define IMX8QXP_MIPI0_PWM_CLK 526
  548. #define IMX8QXP_MIPI1_PWM_CLK 527
  549. #define IMX8QXP_LSIO_MU5A_IPG_S_CLK 528
  550. #define IMX8QXP_LSIO_MU5A_IPG_CLK 529
  551. #define IMX8QXP_CLK_END 530
  552. #endif /* __DT_BINDINGS_CLOCK_IMX8QXP_H */