sama5d3_devices.c 6.0 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204
  1. /*
  2. * Copyright (C) 2012-2013 Atmel Corporation
  3. * Bo Shen <voice.shen@atmel.com>
  4. *
  5. * SPDX-License-Identifier: GPL-2.0+
  6. */
  7. #include <common.h>
  8. #include <asm/arch/sama5d3.h>
  9. #include <asm/arch/at91_common.h>
  10. #include <asm/arch/at91_pmc.h>
  11. #include <asm/arch/clk.h>
  12. #include <asm/arch/gpio.h>
  13. #include <asm/io.h>
  14. unsigned int has_emac()
  15. {
  16. return cpu_is_sama5d31() || cpu_is_sama5d35();
  17. }
  18. unsigned int has_gmac()
  19. {
  20. return !cpu_is_sama5d31();
  21. }
  22. unsigned int has_lcdc()
  23. {
  24. return !cpu_is_sama5d35();
  25. }
  26. char *get_cpu_name()
  27. {
  28. unsigned int extension_id = get_extension_chip_id();
  29. if (cpu_is_sama5d3())
  30. switch (extension_id) {
  31. case ARCH_EXID_SAMA5D31:
  32. return "SAMA5D31";
  33. case ARCH_EXID_SAMA5D33:
  34. return "SAMA5D33";
  35. case ARCH_EXID_SAMA5D34:
  36. return "SAMA5D34";
  37. case ARCH_EXID_SAMA5D35:
  38. return "SAMA5D35";
  39. default:
  40. return "Unknown CPU type";
  41. }
  42. else
  43. return "Unknown CPU type";
  44. }
  45. void at91_serial0_hw_init(void)
  46. {
  47. at91_set_a_periph(AT91_PIO_PORTD, 18, 1); /* TXD0 */
  48. at91_set_a_periph(AT91_PIO_PORTD, 17, 0); /* RXD0 */
  49. /* Enable clock */
  50. at91_periph_clk_enable(ATMEL_ID_USART0);
  51. }
  52. void at91_serial1_hw_init(void)
  53. {
  54. at91_set_a_periph(AT91_PIO_PORTB, 29, 1); /* TXD1 */
  55. at91_set_a_periph(AT91_PIO_PORTB, 28, 0); /* RXD1 */
  56. /* Enable clock */
  57. at91_periph_clk_enable(ATMEL_ID_USART1);
  58. }
  59. void at91_serial2_hw_init(void)
  60. {
  61. at91_set_b_periph(AT91_PIO_PORTE, 26, 1); /* TXD2 */
  62. at91_set_b_periph(AT91_PIO_PORTE, 25, 0); /* RXD2 */
  63. /* Enable clock */
  64. at91_periph_clk_enable(ATMEL_ID_USART2);
  65. }
  66. void at91_seriald_hw_init(void)
  67. {
  68. at91_set_a_periph(AT91_PIO_PORTB, 31, 1); /* DTXD */
  69. at91_set_a_periph(AT91_PIO_PORTB, 30, 0); /* DRXD */
  70. /* Enable clock */
  71. at91_periph_clk_enable(ATMEL_ID_SYS);
  72. }
  73. #if defined(CONFIG_ATMEL_SPI)
  74. void at91_spi0_hw_init(unsigned long cs_mask)
  75. {
  76. at91_set_a_periph(AT91_PIO_PORTD, 10, 0); /* SPI0_MISO */
  77. at91_set_a_periph(AT91_PIO_PORTD, 11, 0); /* SPI0_MOSI */
  78. at91_set_a_periph(AT91_PIO_PORTD, 12, 0); /* SPI0_SPCK */
  79. if (cs_mask & (1 << 0))
  80. at91_set_pio_output(AT91_PIO_PORTD, 13, 1);
  81. if (cs_mask & (1 << 1))
  82. at91_set_pio_output(AT91_PIO_PORTD, 14, 1);
  83. if (cs_mask & (1 << 2))
  84. at91_set_pio_output(AT91_PIO_PORTD, 15, 1);
  85. if (cs_mask & (1 << 3))
  86. at91_set_pio_output(AT91_PIO_PORTD, 16, 1);
  87. /* Enable clock */
  88. at91_periph_clk_enable(ATMEL_ID_SPI0);
  89. }
  90. #endif
  91. #ifdef CONFIG_GENERIC_ATMEL_MCI
  92. void at91_mci_hw_init(void)
  93. {
  94. at91_set_a_periph(AT91_PIO_PORTD, 0, 0); /* MCI0 CMD */
  95. at91_set_a_periph(AT91_PIO_PORTD, 1, 0); /* MCI0 DA0 */
  96. at91_set_a_periph(AT91_PIO_PORTD, 2, 0); /* MCI0 DA1 */
  97. at91_set_a_periph(AT91_PIO_PORTD, 3, 0); /* MCI0 DA2 */
  98. at91_set_a_periph(AT91_PIO_PORTD, 4, 0); /* MCI0 DA3 */
  99. #ifdef CONFIG_ATMEL_MCI_8BIT
  100. at91_set_a_periph(AT91_PIO_PORTD, 5, 0); /* MCI0 DA4 */
  101. at91_set_a_periph(AT91_PIO_PORTD, 6, 0); /* MCI0 DA5 */
  102. at91_set_a_periph(AT91_PIO_PORTD, 7, 0); /* MCI0 DA6 */
  103. at91_set_a_periph(AT91_PIO_PORTD, 8, 0); /* MCI0 DA7 */
  104. #endif
  105. at91_set_a_periph(AT91_PIO_PORTD, 9, 0); /* MCI0 CLK */
  106. /* Enable clock */
  107. at91_periph_clk_enable(ATMEL_ID_MCI0);
  108. }
  109. #endif
  110. #ifdef CONFIG_MACB
  111. void at91_macb_hw_init(void)
  112. {
  113. at91_set_a_periph(AT91_PIO_PORTC, 7, 0); /* ETXCK_EREFCK */
  114. at91_set_a_periph(AT91_PIO_PORTC, 5, 0); /* ERXDV */
  115. at91_set_a_periph(AT91_PIO_PORTC, 2, 0); /* ERX0 */
  116. at91_set_a_periph(AT91_PIO_PORTC, 3, 0); /* ERX1 */
  117. at91_set_a_periph(AT91_PIO_PORTC, 6, 0); /* ERXER */
  118. at91_set_a_periph(AT91_PIO_PORTC, 4, 0); /* ETXEN */
  119. at91_set_a_periph(AT91_PIO_PORTC, 0, 0); /* ETX0 */
  120. at91_set_a_periph(AT91_PIO_PORTC, 1, 0); /* ETX1 */
  121. at91_set_a_periph(AT91_PIO_PORTC, 9, 0); /* EMDIO */
  122. at91_set_a_periph(AT91_PIO_PORTC, 8, 0); /* EMDC */
  123. /* Enable clock */
  124. at91_periph_clk_enable(ATMEL_ID_EMAC);
  125. }
  126. void at91_gmac_hw_init(void)
  127. {
  128. at91_set_a_periph(AT91_PIO_PORTB, 0, 0); /* GTX0 */
  129. at91_set_a_periph(AT91_PIO_PORTB, 1, 0); /* GTX1 */
  130. at91_set_a_periph(AT91_PIO_PORTB, 2, 0); /* GTX2 */
  131. at91_set_a_periph(AT91_PIO_PORTB, 3, 0); /* GTX3 */
  132. at91_set_a_periph(AT91_PIO_PORTB, 4, 0); /* GRX0 */
  133. at91_set_a_periph(AT91_PIO_PORTB, 5, 0); /* GRX1 */
  134. at91_set_a_periph(AT91_PIO_PORTB, 6, 0); /* GRX2 */
  135. at91_set_a_periph(AT91_PIO_PORTB, 7, 0); /* GRX3 */
  136. at91_set_a_periph(AT91_PIO_PORTB, 8, 0); /* GTXCK */
  137. at91_set_a_periph(AT91_PIO_PORTB, 9, 0); /* GTXEN */
  138. at91_set_a_periph(AT91_PIO_PORTB, 11, 0); /* GRXCK */
  139. at91_set_a_periph(AT91_PIO_PORTB, 13, 0); /* GRXER */
  140. at91_set_a_periph(AT91_PIO_PORTB, 16, 0); /* GMDC */
  141. at91_set_a_periph(AT91_PIO_PORTB, 17, 0); /* GMDIO */
  142. at91_set_a_periph(AT91_PIO_PORTB, 18, 0); /* G125CK */
  143. /* Enable clock */
  144. at91_periph_clk_enable(ATMEL_ID_GMAC);
  145. }
  146. #endif
  147. #ifdef CONFIG_LCD
  148. void at91_lcd_hw_init(void)
  149. {
  150. at91_set_a_periph(AT91_PIO_PORTA, 24, 0); /* LCDPWM */
  151. at91_set_a_periph(AT91_PIO_PORTA, 25, 0); /* LCDDISP */
  152. at91_set_a_periph(AT91_PIO_PORTA, 26, 0); /* LCDVSYNC */
  153. at91_set_a_periph(AT91_PIO_PORTA, 27, 0); /* LCDHSYNC */
  154. at91_set_a_periph(AT91_PIO_PORTA, 28, 0); /* LCDDOTCK */
  155. at91_set_a_periph(AT91_PIO_PORTA, 29, 0); /* LCDDEN */
  156. /* The lower 16-bit of LCD only available on Port A */
  157. at91_set_a_periph(AT91_PIO_PORTA, 0, 0); /* LCDD0 */
  158. at91_set_a_periph(AT91_PIO_PORTA, 1, 0); /* LCDD1 */
  159. at91_set_a_periph(AT91_PIO_PORTA, 2, 0); /* LCDD2 */
  160. at91_set_a_periph(AT91_PIO_PORTA, 3, 0); /* LCDD3 */
  161. at91_set_a_periph(AT91_PIO_PORTA, 4, 0); /* LCDD4 */
  162. at91_set_a_periph(AT91_PIO_PORTA, 5, 0); /* LCDD5 */
  163. at91_set_a_periph(AT91_PIO_PORTA, 6, 0); /* LCDD6 */
  164. at91_set_a_periph(AT91_PIO_PORTA, 7, 0); /* LCDD7 */
  165. at91_set_a_periph(AT91_PIO_PORTA, 8, 0); /* LCDD8 */
  166. at91_set_a_periph(AT91_PIO_PORTA, 9, 0); /* LCDD9 */
  167. at91_set_a_periph(AT91_PIO_PORTA, 10, 0); /* LCDD10 */
  168. at91_set_a_periph(AT91_PIO_PORTA, 11, 0); /* LCDD11 */
  169. at91_set_a_periph(AT91_PIO_PORTA, 12, 0); /* LCDD12 */
  170. at91_set_a_periph(AT91_PIO_PORTA, 13, 0); /* LCDD13 */
  171. at91_set_a_periph(AT91_PIO_PORTA, 14, 0); /* LCDD14 */
  172. at91_set_a_periph(AT91_PIO_PORTA, 15, 0); /* LCDD15 */
  173. /* Enable clock */
  174. at91_periph_clk_enable(ATMEL_ID_LCDC);
  175. }
  176. #endif