virtio_pci_legacy.c 14 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422
  1. // SPDX-License-Identifier: GPL-2.0+
  2. /*
  3. * Copyright (C) 2018, Bin Meng <bmeng.cn@gmail.com>
  4. *
  5. * VirtIO PCI bus transport driver
  6. * Ported from Linux drivers/virtio/virtio_pci*.c
  7. */
  8. #include <common.h>
  9. #include <dm.h>
  10. #include <virtio_types.h>
  11. #include <virtio.h>
  12. #include <virtio_ring.h>
  13. #include <dm/device.h>
  14. #include <linux/compat.h>
  15. #include <linux/err.h>
  16. #include <linux/io.h>
  17. #include "virtio_pci.h"
  18. #define VIRTIO_PCI_DRV_NAME "virtio-pci.l"
  19. /* PCI device ID in the range 0x1000 to 0x103f */
  20. #define VIRTIO_PCI_VENDOR_ID 0x1af4
  21. #define VIRTIO_PCI_DEVICE_ID00 0x1000
  22. #define VIRTIO_PCI_DEVICE_ID01 0x1001
  23. #define VIRTIO_PCI_DEVICE_ID02 0x1002
  24. #define VIRTIO_PCI_DEVICE_ID03 0x1003
  25. #define VIRTIO_PCI_DEVICE_ID04 0x1004
  26. #define VIRTIO_PCI_DEVICE_ID05 0x1005
  27. #define VIRTIO_PCI_DEVICE_ID06 0x1006
  28. #define VIRTIO_PCI_DEVICE_ID07 0x1007
  29. #define VIRTIO_PCI_DEVICE_ID08 0x1008
  30. #define VIRTIO_PCI_DEVICE_ID09 0x1009
  31. #define VIRTIO_PCI_DEVICE_ID0A 0x100a
  32. #define VIRTIO_PCI_DEVICE_ID0B 0x100b
  33. #define VIRTIO_PCI_DEVICE_ID0C 0x100c
  34. #define VIRTIO_PCI_DEVICE_ID0D 0x100d
  35. #define VIRTIO_PCI_DEVICE_ID0E 0x100e
  36. #define VIRTIO_PCI_DEVICE_ID0F 0x100f
  37. #define VIRTIO_PCI_DEVICE_ID10 0x1010
  38. #define VIRTIO_PCI_DEVICE_ID11 0x1011
  39. #define VIRTIO_PCI_DEVICE_ID12 0x1012
  40. #define VIRTIO_PCI_DEVICE_ID13 0x1013
  41. #define VIRTIO_PCI_DEVICE_ID14 0x1014
  42. #define VIRTIO_PCI_DEVICE_ID15 0x1015
  43. #define VIRTIO_PCI_DEVICE_ID16 0x1016
  44. #define VIRTIO_PCI_DEVICE_ID17 0x1017
  45. #define VIRTIO_PCI_DEVICE_ID18 0x1018
  46. #define VIRTIO_PCI_DEVICE_ID19 0x1019
  47. #define VIRTIO_PCI_DEVICE_ID1A 0x101a
  48. #define VIRTIO_PCI_DEVICE_ID1B 0x101b
  49. #define VIRTIO_PCI_DEVICE_ID1C 0x101c
  50. #define VIRTIO_PCI_DEVICE_ID1D 0x101d
  51. #define VIRTIO_PCI_DEVICE_ID1E 0x101e
  52. #define VIRTIO_PCI_DEVICE_ID1F 0x101f
  53. #define VIRTIO_PCI_DEVICE_ID20 0x1020
  54. #define VIRTIO_PCI_DEVICE_ID21 0x1021
  55. #define VIRTIO_PCI_DEVICE_ID22 0x1022
  56. #define VIRTIO_PCI_DEVICE_ID23 0x1023
  57. #define VIRTIO_PCI_DEVICE_ID24 0x1024
  58. #define VIRTIO_PCI_DEVICE_ID25 0x1025
  59. #define VIRTIO_PCI_DEVICE_ID26 0x1026
  60. #define VIRTIO_PCI_DEVICE_ID27 0x1027
  61. #define VIRTIO_PCI_DEVICE_ID28 0x1028
  62. #define VIRTIO_PCI_DEVICE_ID29 0x1029
  63. #define VIRTIO_PCI_DEVICE_ID2A 0x102a
  64. #define VIRTIO_PCI_DEVICE_ID2B 0x102b
  65. #define VIRTIO_PCI_DEVICE_ID2C 0x102c
  66. #define VIRTIO_PCI_DEVICE_ID2D 0x102d
  67. #define VIRTIO_PCI_DEVICE_ID2E 0x102e
  68. #define VIRTIO_PCI_DEVICE_ID2F 0x102f
  69. #define VIRTIO_PCI_DEVICE_ID30 0x1030
  70. #define VIRTIO_PCI_DEVICE_ID31 0x1031
  71. #define VIRTIO_PCI_DEVICE_ID32 0x1032
  72. #define VIRTIO_PCI_DEVICE_ID33 0x1033
  73. #define VIRTIO_PCI_DEVICE_ID34 0x1034
  74. #define VIRTIO_PCI_DEVICE_ID35 0x1035
  75. #define VIRTIO_PCI_DEVICE_ID36 0x1036
  76. #define VIRTIO_PCI_DEVICE_ID37 0x1037
  77. #define VIRTIO_PCI_DEVICE_ID38 0x1038
  78. #define VIRTIO_PCI_DEVICE_ID39 0x1039
  79. #define VIRTIO_PCI_DEVICE_ID3A 0x103a
  80. #define VIRTIO_PCI_DEVICE_ID3B 0x103b
  81. #define VIRTIO_PCI_DEVICE_ID3C 0x103c
  82. #define VIRTIO_PCI_DEVICE_ID3D 0x103d
  83. #define VIRTIO_PCI_DEVICE_ID3E 0x103e
  84. #define VIRTIO_PCI_DEVICE_ID3F 0x103f
  85. /**
  86. * virtio pci transport driver private data
  87. *
  88. * @ioaddr: pci transport device register base
  89. * @version: pci transport device version
  90. */
  91. struct virtio_pci_priv {
  92. void __iomem *ioaddr;
  93. };
  94. static int virtio_pci_get_config(struct udevice *udev, unsigned int offset,
  95. void *buf, unsigned int len)
  96. {
  97. struct virtio_pci_priv *priv = dev_get_priv(udev);
  98. void __iomem *ioaddr = priv->ioaddr + VIRTIO_PCI_CONFIG_OFF(false);
  99. u8 *ptr = buf;
  100. int i;
  101. for (i = 0; i < len; i++)
  102. ptr[i] = ioread8(ioaddr + i);
  103. return 0;
  104. }
  105. static int virtio_pci_set_config(struct udevice *udev, unsigned int offset,
  106. const void *buf, unsigned int len)
  107. {
  108. struct virtio_pci_priv *priv = dev_get_priv(udev);
  109. void __iomem *ioaddr = priv->ioaddr + VIRTIO_PCI_CONFIG_OFF(false);
  110. const u8 *ptr = buf;
  111. int i;
  112. for (i = 0; i < len; i++)
  113. iowrite8(ptr[i], ioaddr + i);
  114. return 0;
  115. }
  116. static int virtio_pci_get_status(struct udevice *udev, u8 *status)
  117. {
  118. struct virtio_pci_priv *priv = dev_get_priv(udev);
  119. *status = ioread8(priv->ioaddr + VIRTIO_PCI_STATUS);
  120. return 0;
  121. }
  122. static int virtio_pci_set_status(struct udevice *udev, u8 status)
  123. {
  124. struct virtio_pci_priv *priv = dev_get_priv(udev);
  125. /* We should never be setting status to 0 */
  126. WARN_ON(status == 0);
  127. iowrite8(status, priv->ioaddr + VIRTIO_PCI_STATUS);
  128. return 0;
  129. }
  130. static int virtio_pci_reset(struct udevice *udev)
  131. {
  132. struct virtio_pci_priv *priv = dev_get_priv(udev);
  133. /* 0 status means a reset */
  134. iowrite8(0, priv->ioaddr + VIRTIO_PCI_STATUS);
  135. /*
  136. * Flush out the status write, and flush in device writes,
  137. * including MSI-X interrupts, if any.
  138. */
  139. ioread8(priv->ioaddr + VIRTIO_PCI_STATUS);
  140. return 0;
  141. }
  142. static int virtio_pci_get_features(struct udevice *udev, u64 *features)
  143. {
  144. struct virtio_pci_priv *priv = dev_get_priv(udev);
  145. /*
  146. * When someone needs more than 32 feature bits, we'll need to
  147. * steal a bit to indicate that the rest are somewhere else.
  148. */
  149. *features = ioread32(priv->ioaddr + VIRTIO_PCI_HOST_FEATURES);
  150. return 0;
  151. }
  152. static int virtio_pci_set_features(struct udevice *udev)
  153. {
  154. struct virtio_pci_priv *priv = dev_get_priv(udev);
  155. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  156. /* Make sure we don't have any features > 32 bits! */
  157. WARN_ON((u32)uc_priv->features != uc_priv->features);
  158. /* We only support 32 feature bits */
  159. iowrite32(uc_priv->features, priv->ioaddr + VIRTIO_PCI_GUEST_FEATURES);
  160. return 0;
  161. }
  162. static struct virtqueue *virtio_pci_setup_vq(struct udevice *udev,
  163. unsigned int index)
  164. {
  165. struct virtio_pci_priv *priv = dev_get_priv(udev);
  166. struct virtqueue *vq;
  167. unsigned int num;
  168. int err;
  169. /* Select the queue we're interested in */
  170. iowrite16(index, priv->ioaddr + VIRTIO_PCI_QUEUE_SEL);
  171. /* Check if queue is either not available or already active */
  172. num = ioread16(priv->ioaddr + VIRTIO_PCI_QUEUE_NUM);
  173. if (!num || ioread32(priv->ioaddr + VIRTIO_PCI_QUEUE_PFN)) {
  174. err = -ENOENT;
  175. goto error_available;
  176. }
  177. /* Create the vring */
  178. vq = vring_create_virtqueue(index, num, VIRTIO_PCI_VRING_ALIGN, udev);
  179. if (!vq) {
  180. err = -ENOMEM;
  181. goto error_available;
  182. }
  183. /* Activate the queue */
  184. iowrite32(virtqueue_get_desc_addr(vq) >> VIRTIO_PCI_QUEUE_ADDR_SHIFT,
  185. priv->ioaddr + VIRTIO_PCI_QUEUE_PFN);
  186. return vq;
  187. error_available:
  188. return ERR_PTR(err);
  189. }
  190. static void virtio_pci_del_vq(struct virtqueue *vq)
  191. {
  192. struct virtio_pci_priv *priv = dev_get_priv(vq->vdev);
  193. unsigned int index = vq->index;
  194. iowrite16(index, priv->ioaddr + VIRTIO_PCI_QUEUE_SEL);
  195. /* Select and deactivate the queue */
  196. iowrite32(0, priv->ioaddr + VIRTIO_PCI_QUEUE_PFN);
  197. vring_del_virtqueue(vq);
  198. }
  199. static int virtio_pci_del_vqs(struct udevice *udev)
  200. {
  201. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  202. struct virtqueue *vq, *n;
  203. list_for_each_entry_safe(vq, n, &uc_priv->vqs, list)
  204. virtio_pci_del_vq(vq);
  205. return 0;
  206. }
  207. static int virtio_pci_find_vqs(struct udevice *udev, unsigned int nvqs,
  208. struct virtqueue *vqs[])
  209. {
  210. int i;
  211. for (i = 0; i < nvqs; ++i) {
  212. vqs[i] = virtio_pci_setup_vq(udev, i);
  213. if (IS_ERR(vqs[i])) {
  214. virtio_pci_del_vqs(udev);
  215. return PTR_ERR(vqs[i]);
  216. }
  217. }
  218. return 0;
  219. }
  220. static int virtio_pci_notify(struct udevice *udev, struct virtqueue *vq)
  221. {
  222. struct virtio_pci_priv *priv = dev_get_priv(udev);
  223. /*
  224. * We write the queue's selector into the notification register
  225. * to signal the other end
  226. */
  227. iowrite16(vq->index, priv->ioaddr + VIRTIO_PCI_QUEUE_NOTIFY);
  228. return 0;
  229. }
  230. static int virtio_pci_bind(struct udevice *udev)
  231. {
  232. static unsigned int num_devs;
  233. char name[20];
  234. /* Create a unique device name for PCI type devices */
  235. sprintf(name, "%s#%u", VIRTIO_PCI_DRV_NAME, num_devs++);
  236. device_set_name(udev, name);
  237. return 0;
  238. }
  239. static int virtio_pci_probe(struct udevice *udev)
  240. {
  241. struct pci_child_platdata *pplat = dev_get_parent_platdata(udev);
  242. struct virtio_dev_priv *uc_priv = dev_get_uclass_priv(udev);
  243. struct virtio_pci_priv *priv = dev_get_priv(udev);
  244. u16 subvendor, subdevice;
  245. u8 revision;
  246. /* We only own devices >= 0x1000 and <= 0x103f: leave the rest. */
  247. if (pplat->device < 0x1000 || pplat->device > 0x103f)
  248. return -ENODEV;
  249. /* Transitional devices must have a PCI revision ID of 0 */
  250. dm_pci_read_config8(udev, PCI_REVISION_ID, &revision);
  251. if (revision != VIRTIO_PCI_ABI_VERSION) {
  252. printf("(%s): virtio_pci expected ABI version %d, got %d\n",
  253. udev->name, VIRTIO_PCI_ABI_VERSION, revision);
  254. return -ENODEV;
  255. }
  256. /*
  257. * Transitional devices must have the PCI subsystem device ID matching
  258. * the virtio device ID
  259. */
  260. dm_pci_read_config16(udev, PCI_SUBSYSTEM_ID, &subdevice);
  261. dm_pci_read_config16(udev, PCI_SUBSYSTEM_VENDOR_ID, &subvendor);
  262. uc_priv->device = subdevice;
  263. uc_priv->vendor = subvendor;
  264. priv->ioaddr = dm_pci_map_bar(udev, PCI_BASE_ADDRESS_0, PCI_REGION_IO);
  265. if (!priv->ioaddr)
  266. return -ENXIO;
  267. debug("(%s): virtio legacy device reg base %04lx\n",
  268. udev->name, (ulong)priv->ioaddr);
  269. debug("(%s): device (%d) vendor (%08x) version (%d)\n", udev->name,
  270. uc_priv->device, uc_priv->vendor, revision);
  271. return 0;
  272. }
  273. static const struct dm_virtio_ops virtio_pci_ops = {
  274. .get_config = virtio_pci_get_config,
  275. .set_config = virtio_pci_set_config,
  276. .get_status = virtio_pci_get_status,
  277. .set_status = virtio_pci_set_status,
  278. .reset = virtio_pci_reset,
  279. .get_features = virtio_pci_get_features,
  280. .set_features = virtio_pci_set_features,
  281. .find_vqs = virtio_pci_find_vqs,
  282. .del_vqs = virtio_pci_del_vqs,
  283. .notify = virtio_pci_notify,
  284. };
  285. U_BOOT_DRIVER(virtio_pci_legacy) = {
  286. .name = VIRTIO_PCI_DRV_NAME,
  287. .id = UCLASS_VIRTIO,
  288. .ops = &virtio_pci_ops,
  289. .bind = virtio_pci_bind,
  290. .probe = virtio_pci_probe,
  291. .priv_auto_alloc_size = sizeof(struct virtio_pci_priv),
  292. };
  293. static struct pci_device_id virtio_pci_supported[] = {
  294. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID00) },
  295. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID01) },
  296. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID02) },
  297. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID03) },
  298. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID04) },
  299. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID05) },
  300. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID06) },
  301. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID07) },
  302. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID08) },
  303. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID09) },
  304. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0A) },
  305. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0B) },
  306. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0C) },
  307. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0D) },
  308. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0E) },
  309. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID0F) },
  310. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID10) },
  311. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID11) },
  312. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID12) },
  313. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID13) },
  314. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID14) },
  315. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID15) },
  316. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID16) },
  317. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID17) },
  318. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID18) },
  319. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID19) },
  320. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1A) },
  321. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1B) },
  322. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1C) },
  323. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1D) },
  324. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1E) },
  325. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID1F) },
  326. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID20) },
  327. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID21) },
  328. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID22) },
  329. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID23) },
  330. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID24) },
  331. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID25) },
  332. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID26) },
  333. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID27) },
  334. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID28) },
  335. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID29) },
  336. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2A) },
  337. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2B) },
  338. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2C) },
  339. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2D) },
  340. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2E) },
  341. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID2F) },
  342. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID30) },
  343. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID31) },
  344. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID32) },
  345. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID33) },
  346. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID34) },
  347. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID35) },
  348. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID36) },
  349. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID37) },
  350. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID38) },
  351. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID39) },
  352. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3A) },
  353. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3B) },
  354. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3C) },
  355. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3D) },
  356. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3E) },
  357. { PCI_DEVICE(VIRTIO_PCI_VENDOR_ID, VIRTIO_PCI_DEVICE_ID3F) },
  358. {},
  359. };
  360. U_BOOT_PCI_DEVICE(virtio_pci_legacy, virtio_pci_supported);